半導体装置の製造方法
【課題】 半導体装置の組み立てにおいてワイヤボンディングの接続信頼性の向上を図る。
【解決手段】 パッケージ基板5の主面5aにソルダレジスト膜5hの表面より凹んだ溝部5dが形成され、この溝部5dが半導体チップ1の内側から外側にまたがるように半導体チップ1を配置し、その後、半導体チップ1を押圧してフリップチップ接続することにより、半導体チップ1の下部からはみ出ようとするNCP7を溝部5dに流れ込ませてNCP7のはみ出し量を低減することができ、その結果、NCP7はチップ搭載領域の外側に配置されたワイヤ接続用端子まで到達しないため、ワイヤ接続用端子にNCP7が付着することを防止でき、半導体装置におけるワイヤボンディングの接続信頼性を向上できる。
【解決手段】 パッケージ基板5の主面5aにソルダレジスト膜5hの表面より凹んだ溝部5dが形成され、この溝部5dが半導体チップ1の内側から外側にまたがるように半導体チップ1を配置し、その後、半導体チップ1を押圧してフリップチップ接続することにより、半導体チップ1の下部からはみ出ようとするNCP7を溝部5dに流れ込ませてNCP7のはみ出し量を低減することができ、その結果、NCP7はチップ搭載領域の外側に配置されたワイヤ接続用端子まで到達しないため、ワイヤ接続用端子にNCP7が付着することを防止でき、半導体装置におけるワイヤボンディングの接続信頼性を向上できる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置の製造方法に関し、特に、フリップチップ接続に適用して有効な技術に関する。
【背景技術】
【0002】
従来のチップ積層型の半導体装置(マルチチップモジュール)では、そのパッケージ基板の主面上に実装された3個のチップのうち、DRAM(Dynamic Random Access Memory) が形成されたチップおよびフラッシュメモリが形成されたチップは、それぞれAuバンプを介してパッケージ基板の配線と電気的に接続されており、さらに2個のチップの上には高速マイクロプロセッサが形成されたチップが実装され、このチップはAuワイヤを介してパッケージ基板のボンディングパッドと電気的に接続されている(例えば、特許文献1参照)。
【特許文献1】国際公開番号WO 02/103793 A1号公報(図2)
【発明の開示】
【発明が解決しようとする課題】
【0003】
フリップチップ接続を適用した半導体装置の一例として、複数の半導体チップを多段に積み重ねたチップ積層型の半導体装置が知られており、このようなチップ積層型の半導体装置では、主に、最下段の半導体チップが配線基板にフリップチップ接続される。
【0004】
なお、チップ積層型の半導体装置では、今後、小型化や多ピン化によるパッド(電極)の狭ピッチ化がますます要求されるが、パッドの狭ピッチ化により、フリップチップ接続部へのアンダーフィル封止は、樹脂の浸透などに時間がかかるため、非常に困難になりつつあり、したがって、半導体チップを配置する前に、接着剤を配線基板上に先に塗布し、この接着剤上に半導体チップを配置した後、半導体チップを加圧・加熱してフリップチップ接続を行う技術が開発されている。
【0005】
本発明者は、接着剤を配線基板上に先に塗布した状態でフリップチップ接続を行う技術について検討した結果、以下のような問題を見出した。
【0006】
チップ積層型の半導体装置の配線基板では、チップ搭載領域の外側に上段の半導体チップとワイヤ接続を行うための複数のワイヤ接続用端子が設けられている。そこで、フリップチップ接続の際に半導体チップをその裏面側から加圧すると、接着剤が先に塗布されているため、半導体チップから接着剤がはみ出していき、その後、ワイヤ接続用端子まで到達してワイヤ接続用端子に付着する。これによって、ワイヤ接続用端子ではワイヤボンディングが行えなくなるという問題が起こる。
【0007】
さらに、接着剤の半導体チップからのはみ出し量はコントロールが困難なため、半導体チップの端部からワイヤ接続用端子までの距離を短くすることができない。すなわち、ワイヤ接続用端子に接着剤が到達しないように半導体チップの端部から十分離れた領域にワイヤ接続用端子が配置されている。これにより、配線基板の大きさを小さくすることができずに、その結果、半導体装置の小型化を図れないことが問題となる。
【0008】
なお、前記特許文献1(国際公開番号WO 02/103793 A1号公報)には、ワイヤ接続用端子とチップ実装領域の間に溝(ダム領域)が設けられた構造(前記特許文献1の図8)が記載されているが、この構造では、チップ実装領域の外側に溝が設けられているため、接着剤の半導体チップからのはみ出し量を確実に制御するのが困難であるとともに、ワイヤ接続用端子とチップ実装領域との間の距離を大きく取る必要があり、半導体装置の小型化を図ることが難しくなる。
【0009】
本発明の目的は、ワイヤボンディングの接続信頼性の向上を図ることができる半導体装置の製造方法を提供することにある。
【0010】
また、本発明の他の目的は、小型化を図ることができる半導体装置の製造方法を提供することにある。
【0011】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【0012】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【0013】
すなわち、本発明は、主面と裏面を有しており、前記主面に複数の配線と複数の端子と前記複数の配線を覆う絶縁膜とが形成され、前記絶縁膜の表面より凹んだ溝部を有する配線基板を準備する工程と、前記配線基板の前記主面上に接着剤を配置する工程と、前記配線基板の前記主面上において前記溝部が半導体チップの内側から外側にまたがるように前記半導体チップを前記接着剤を介して配置する工程と、前記半導体チップの電極上に接続された突起電極と、前記配線基板の端子とを熱圧着によって接続して前記配線基板に前記半導体チップをフリップチップ接続する工程とを有し、前記半導体チップの裏面を押圧した際に、前記半導体チップの下部からはみ出ようとする前記接着剤を前記溝部に流れ込ませるものである。
【0014】
また、本発明は、主面と裏面を有しており、前記主面に複数の配線と複数の端子と前記複数の配線を覆う絶縁膜とが形成され、前記絶縁膜の表面より凹んだ溝部を有する配線基板を準備する工程と、前記配線基板の前記主面上に接着剤を配置する工程と、前記配線基板の前記主面上において前記溝部が半導体チップの側面の下部に配置されるように前記半導体チップを前記接着剤を介して配置する工程と、前記半導体チップの電極上に接続された突起電極と、前記配線基板の端子とを熱圧着によって接続して前記配線基板に前記半導体チップをフリップチップ接続する工程とを有し、前記半導体チップの裏面を押圧した際に、前記半導体チップの下部からはみ出ようとする前記接着剤を前記溝部に流れ込ませるものである。
【発明の効果】
【0015】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【0016】
配線基板がその主面に絶縁膜の表面より凹んだ溝部を有しており、前記溝部が半導体チップの内側から外側にまたがるように半導体チップを配置して半導体チップの裏面を押圧してフリップチップ接続する際に、半導体チップの下部からはみ出ようとする接着剤を溝部に流れ込ませることができる。これにより、フリップチップ接続時に半導体チップの下部からはみ出そうとする接着剤の流速を溝部によって低減することができるとともに、溝部に接着剤を溜めることができ、接着剤を溝部に留まらせることができる。その結果、ワイヤ接続用端子に接着剤が付着することを防止でき、ワイヤ接続用端子におけるワイヤとの接続を確実に行うことができる。これにより、チップ積層型の半導体装置におけるワイヤボンディングの接続信頼性の向上を図ることができる。
【発明を実施するための最良の形態】
【0017】
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【0018】
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
【0019】
また、以下の実施の形態において、要素の数など(個数、数値、量、範囲などを含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
【0020】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【0021】
(実施の形態1)
図1は本発明の実施の形態1の半導体装置の製造に用いられる配線基板の構造と接着剤の塗布位置の一例を示す平面図、図2は本発明の実施の形態1の半導体装置の製造方法におけるフリップチップ接続までの組み立ての一例を示す組み立てフロー図、図3は本発明の実施の形態1の半導体装置の製造方法におけるフリップチップ接続後の組み立ての一例を示す組み立てフロー図、図4は図2に示す組み立てフローにおける熱圧着工程の一例を示す拡大断面図、図5は図4に示すA部の構造を示す拡大部分断面図、図6は本発明の実施の形態1の変形例の配線基板の配線パターンを示す平面図、図7は図6に示すB部の構造を示す拡大部分平面図、図8は図6に示す変形例の配線基板を用いた半導体装置の製造方法におけるフリップチップ接続後の構造の一例を示す平面図、図9は図6に示す変形例の配線基板を用いた半導体装置の製造方法における2段めの半導体チップへのワイヤボンディング後の構造の一例を示す平面図である。
【0022】
本実施の形態1の半導体装置の製造方法は、図2および図3に示すように、半導体チップ1が配線基板にフリップチップ接続される半導体装置の製造方法であり、本実施の形態1では、前記半導体装置の一例として、2つの半導体チップ1,2を積み重ねて搭載したチップ積層型のSIP(System In Package)10を取り上げて説明する。
【0023】
本実施の形態1のSIP10は、1段めの半導体チップ1と、その上に積み重ねられた2段めの半導体チップ(他の半導体チップ)2とを有しており、1段めの半導体チップ1は、配線基板であるパッケージ基板5の主面5a上に金バンプ(突起電極)1dを介してフリップチップ接続され、また、2段めの半導体チップ2は、1段めの半導体チップ1の裏面1b上に積層して搭載され、パッケージ基板5とワイヤボンディングによって電気的に接続されている。
【0024】
すなわち、SIP10では、1段めの半導体チップ1は、パッケージ基板5上にフェイスダウン実装され、また、2段めの半導体チップ2は、1段めの半導体チップ1上にフェイスアップ実装されている。
【0025】
なお、SIP10では、半導体チップ1,2のそれぞれの機能が、フリップチップ接続される1段めの半導体チップ1がメモリ回路を有したメモリチップであり、また、ワイヤボンディングされる2段めの半導体チップ2が制御回路を有したマイコンチップである場合を一例として取り上げて説明する。
【0026】
次に、SIP10に用いられる図1に示す配線基板であるパッケージ基板5について説明する。
【0027】
パッケージ基板5の主面5aには、銅などからなる図6に示す複数の配線5cと、フリップチップ接続用の複数のフリップチップ用端子(端子)5eと、ワイヤボンディング用の複数のワイヤ接続用端子(端子)5fと、各配線5cの一部または全部を覆って絶縁する図4に示す絶縁膜であるソルダレジスト膜5hと、ソルダレジスト膜5hを開口させて形成した溝部5dとが形成されている。
【0028】
なお、フリップチップ用端子5eは、パッケージ基板5の主面5a上において、1段めの半導体チップ1の主面1aの電極であるパッド1c(図4参照)の配列に対応して配置されている。半導体チップ1が、例えば、対向する2辺に沿ってパッド1cが配列されている場合、パッケージ基板5上のフリップチップ用端子5eもこれに応じて、図1に示すように向かい合って2列に配置されている。
【0029】
また、ワイヤ接続用端子5fは、2段めの半導体チップ2の主面2aの電極であるパッド2c(図9参照)の配列に対応して、例えば、外周全体に配置されている。
【0030】
また、本実施の形態1のSIP10には、そのパッケージ基板5の主面5aに、図1に示すような溝部5dが形成されている。溝部5dは、図5に示すようにソルダレジスト膜5hの表面より凹んでおり、1段めの半導体チップ1のフリップチップ接続時に半導体チップ1をその裏面1b側から押圧した際に、半導体チップ1の下部に配置した接着剤(NCP7)の半導体チップ1からのはみ出しを低減するものである。
【0031】
すなわち、半導体チップ1を押圧した際に半導体チップ1とパッケージ基板5との間で外側に向かって拡散して半導体チップ1からはみ出そうとする接着剤を溝部5dに留まらせ、かつはみ出そうとする際の接着剤の流速を溝部5dで小さくして半導体チップ1からの接着剤のはみ出しを低減するものである。
【0032】
したがって、溝部5dは、半導体チップ1の端部に沿って配置されていることが好ましい。さらに、溝部5dは、半導体チップ1のパッド1cが設けられていない箇所に対応して配置されていることが好ましい。すなわち、半導体チップ1のパッド1cが設けられていて基板側とフリップチップ接続する箇所では、フリップチップ接続用の突起電極である金バンプ1dや基板側のフリップチップ用端子5eが存在するため、接着剤のはみ出しをこの金バンプ1dやフリップチップ用端子5eによって防ぐことが可能である。したがって、溝部5dは、半導体チップ1のパッド1cが設けられていない箇所、もしくはパッド1cは設けられているが基板側とフリップチップ接続を行わない箇所に対応して配置されていることが好ましい。
【0033】
本実施の形態1のSIP10の場合、フリップチップ接続される1段めの半導体チップ1は、主面1aの対向する2辺に沿ってパッド1cおよび金バンプ1dが配置されているため、この主面1aの金バンプ1dが設けられていない対向する2辺の端部にそれぞれ対応して溝部5dが形成されている。
【0034】
これにより、金バンプ1dが設けられている辺に対応する箇所では、金バンプ1dと基板側のフリップチップ用端子5eによって接着剤のはみ出しを抑えることができ、一方、金バンプ1dが設けられていない辺に対応する箇所では溝部5dによって接着剤のはみ出しを低減することができる。
【0035】
ただし、溝部5dを形成する箇所としては、半導体チップ1の辺単位に限るものではなく、同一の辺に対応した箇所においても金バンプ1dの数が少ない場合等には、前記その辺に対応した箇所で、かつ金バンプ1dが配置されていない箇所に溝部5dを形成してもよい。
【0036】
なお、溝部5dは、半導体チップ1の端部に沿って細長く形成され、図5に示すようにソルダレジスト膜5hを開口して形成されたものである。つまり、ソルダレジスト膜5hの開口部でもある。そこで、SIP10においては、半導体チップ1をパッケージ基板5に搭載した際に、溝部5dが半導体チップ1の内側と外側とにまたがるような位置および幅で形成されている。
【0037】
これにより、フリップチップ接続時に、半導体チップ1をその裏面1b側から押圧した際の半導体チップ1からの接着剤のはみ出しを低減することができる。
【0038】
また、本実施の形態1のSIP10には、そのパッケージ基板5に図1に示すように、第2溝部5gが形成されている。この第2溝部5gは、溝部5dと同様に、ソルダレジスト膜5hの表面より凹んで、かつソルダレジスト膜5hを開口して細長く形成されたものであり、溝部5dとフリップチップ用端子5eの外側で、かつワイヤ接続用端子5fの列より内側の領域に形成されており、フリップチップ接続時に、溝部5d上や金バンプ1d間の隙間を通過してはみ出した接着剤をワイヤ接続用端子5fに到達する前に確実に留まらせる2次的な溝である。
【0039】
したがって、第2溝部5gは、ワイヤ接続用端子5fの配列に対応してその内側に形成されており、フリップチップ接続の際に溝部5d上や金バンプ1d間の隙間を通過してはみ出した接着剤を、第2溝部5gによってワイヤ接続用端子5fに到達させることなくその手前で留まらせることができ、ワイヤ接続用端子5fに接着剤が付着することを防止できる。
【0040】
なお、本実施の形態1の半導体装置の製造方法でフリップチップ接続の際に使用する接着剤は、例えば、異方性導電フィルム(ACF(Anisotropic Conductive Film))、非導電性の樹脂フィルム(NCF(Non-Conductive Film))、異方性導電ペースト(ACP(Anisotropic Conductive Paste))もしくは非導電性の樹脂ペースト(NCP(Non-Conductive Paste) )などであるが、ペースト状の接着剤を用いた場合に、接着剤のはみ出しがより多い傾向にあるため、本実施の形態1のパッケージ基板5における溝部5dは、ペースト状の接着剤に対してより有効である。
【0041】
次に、図2〜図5を用いて、本実施の形態1の半導体装置の製造方法について説明する。
【0042】
まず、図2に示すステップS1に示す配線基板の準備を行う。
【0043】
ここでは、図1に示すようなパッケージ基板5を準備する。パッケージ基板5の主面5aには、フリップチップ接続される半導体チップ1のパッド(電極)1cの配列に対応して対向する2列に配置された複数のフリップチップ用端子5eが設けられており、さらに、このフリップチップ用端子5e列と直角を成す方向に同じく対向する2列に細長い溝部5dが形成されている。
【0044】
また、パッケージ基板5の主面5aにはその外周部に複数のワイヤ接続用端子5fが全周に亘って形成されており、さらにその内側には第2溝部5gが形成されている。
【0045】
なお、このワイヤ接続用端子5fは、半導体チップ1の上に積層して搭載される2段めの半導体チップ2とワイヤ6で接続するための端子である。
【0046】
その後、図2のステップS2に示すように、半田塗布(はんだ塗布)を行う。すなわち、各フリップチップ用端子5e上に迎え半田用の半田層4を形成する。これは、SIP10のパッケージ基板5における半導体チップ1とのフリップチップ接続については、金バンプ1dと半田とによる金−半田接続を行うため、各フリップチップ用端子5e上に半田層4(半田プリコート)を形成する必要があるためである。
【0047】
その後、図2のステップS3に示すように、NCP(Non-Conductive Paste) 塗布を行う。すなわち、ステップS2の半田塗布工程の後、パッケージ基板5の主面5a上に非導電性の樹脂接着剤であるNCP7を配置する。なお、チップ固定用の接着剤としては、NCP7に限らず、ACFやNCFもしくはACPなどを用いてもよいが、ここではNCP7を用いる場合を一例として取り上げて説明する。
【0048】
NCP7は、ノズル14からパッケージ基板5上に滴下させて供給する。その際、図1に示すようにパッケージ基板5の主面5a上において溝部5dの内側の領域にNCP7を塗布する。すなわち、それぞれ対向する2つの溝部5d間およびフリップチップ用端子5e列間にNCP7を塗布する。また、ノズル14からNCP7を滴下する際には、2つの溝部5d間およびフリップチップ用端子5e列間の領域にほぼ均等にNCP7が塗布されるように、例えば、図1に示すように、滴下後形状が2つの十字形を45°回転方向にずらして重ね合わせた形状となるように滴下する。ただし、NCP7の滴下後形状は、図1に示す形状に限定されるものではない。
【0049】
なお、チップ固定用の接着剤としてACFやNCFなどのフィルム状の接着剤を用いる場合には、ステップS3のNCP塗布工程において、溝部5dより内側に前記フィルム状の接着剤を貼り付ける。
【0050】
その後、図2のステップS4に示すチップ搭載を行う。ここでは、NCP7を介してパッケージ基板5の主面5a上に半導体チップ1を配置する。その際、半導体チップ1の主面1aをパッケージ基板5の主面5aと対向させてフェイスダウンで半導体チップ1を配置する。
【0051】
さらに、パッケージ基板5に形成された溝部5dが、図5に示すように、半導体チップ1の内側から外側にまたがるような位置に半導体チップ1を配置する。
【0052】
その後、図2のステップS5に示す熱圧着を行う。ここでは、ステージ17上のパッケージ基板5上に配置した半導体チップ1の上方から加圧ブロック15によって熱と荷重を半導体チップ1に付与して熱圧着で半導体チップ1をパッケージ基板5に固着する。
【0053】
その際、図4に示すように、半導体チップ1のパッド1cに接続された金バンプ1dと、これに対応するパッケージ基板5のフリップチップ用端子5eとを位置合わせして熱圧着し、これによって半導体チップ1上の金バンプ1dとフリップチップ用端子5e上の図2に示す半田層4とが接続してフリップチップ接続が完了する。なお、図4に示すようにチップ下に配置されたNCP7は、熱圧着によって半導体チップ1の主面1a全体に広がり、各フリップチップ接続部を保護する。
【0054】
ここで、本実施の形態1の半導体装置の製造方法では、パッケージ基板5の主面5aに絶縁性のソルダレジスト膜5hの表面より凹んだ溝部5dが形成されており、さらにこの溝部5dが半導体チップ1の内側から外側にまたがるような位置に半導体チップ1を配置することにより、フリップチップ接続時に、半導体チップ1の裏面1bを押圧してNCP7が全体に広がった際に、半導体チップ1の下部から外部にはみ出ようとするNCP7を溝部5dに流れ込ませることができる。
【0055】
これにより、フリップチップ接続時に、半導体チップ1の下部からはみ出そうとするNCP7の流速を溝部5dによって低減することができるとともに、溝部5dにNCP7を溜めることができ、その結果、NCP7を溝部5dに留まらせることができる。
【0056】
したがって、NCP7は、チップ搭載領域の外側に配置されたワイヤ接続用端子5fまで到達しないため、ワイヤ接続用端子5fにNCP7が付着することを防止でき、ワイヤ接続用端子5fにおけるワイヤ6との接続を確実に行うことができる。
【0057】
これにより、チップ積層型のSIP10におけるワイヤボンディングの接続信頼性の向上を図ることができる。
【0058】
また、パッケージ基板5の主面5aに、半導体チップ1の内側と外側にまたがる溝部5dが形成されたことにより、NCP7の半導体チップ1の下部からのはみ出し量を制御することができ、はみ出し量を低減することができる。
【0059】
これにより、図5に示すようなNCP7の半導体チップ1からのはみ出し距離9を小さくすることが可能になり、したがって、ワイヤ接続用端子5fの配置位置をチップ搭載領域に近づける(中央寄りに配置する)ことができる。
【0060】
したがって、パッケージ基板5の大きさを小さくすることができ、その結果、SIP10の小型化を図ることができる。
【0061】
また、溝部5dの外側で、かつワイヤ接続用端子5fの列より内側の領域に第2溝部5gが形成されていることにより、フリップチップ接続の際に溝部5d上や金バンプ1d間の隙間を通過してはみ出したNCP7をワイヤ接続用端子5fに到達する前に確実に留まらせることができる。すなわち、溝部5dと合わせてその外側に第2溝部5gが形成されていることにより、はみ出したNCP7をワイヤ接続用端子5fに到達させることなくその手前で留まらせることができ、ワイヤ接続用端子5fにNCP7が付着することを確実に防止できる。
【0062】
1段めの半導体チップ1のフリップチップ接続完了後、半導体チップ1の裏面1b上に他の半導体チップである2段めの半導体チップ2を積み重ねて搭載する。
【0063】
その際、まず、図3のステップS6に示すように、多点式ノズル16によって1段めの半導体チップ1の裏面1b上にペースト材を塗布するペースト塗布を行う。
【0064】
その後、ステップS7に示すように、半導体チップ1の裏面1b上に2段めの半導体チップ2を積み重ねて搭載するチップ搭載を行う。ここでは、半導体チップ2の主面2aを上方に向けて半導体チップ2の裏面2bと半導体チップ1の裏面1bとを接続する。すなわち、半導体チップ2を半導体チップ1上にフェイスアップ実装する。
【0065】
その後、ステップS8に示すワイヤボンディングを行う。すなわち、半導体チップ2のパッド2c(図9参照)とパッケージ基板5のワイヤ接続用端子5fとを導電性のワイヤ(例えば、金線)6で接続する。本実施の形態1の半導体装置の製造方法では、ワイヤ接続用端子5fにNCP7が付着することを防止できるため、ワイヤ6とワイヤ接続用端子5fとを確実に接続することができる。
【0066】
その後、ステップS9に示すモールディングを行う。すなわち、封止用樹脂を用いて樹脂モールディングを行って封止体12を形成する。なお、封止体12を形成する封止用樹脂は、例えば、エポキシ系の熱硬化性樹脂などである。
【0067】
その後、ステップS10に示すボール付けを行う。ここでは、パッケージ基板5の裏面5bに外部端子となる複数の半田ボール11を取り付ける。例えば、パッケージ基板5の裏面5bに、複数の半田ボール11を格子状に配置する。これにより、SIP10の組み立て完了となる。
【0068】
次に、図6〜図9に示す本実施の形態1の変形例について説明する。
【0069】
図6は、変形例のパッケージ基板5を示すものであり、チップ積層型の半導体装置に用いられる基板である。図6に示すパッケージ基板5においても、その主面5aに溝部5dと第2溝部5gが形成されている。図7の拡大図に示すように、この一例では溝部5dには配線5cが露出している。本実施の形態1の半導体装置の製造方法におけるパッケージ基板5の溝部5dは、ソルダレジスト膜5hから配線5cを露出させて他の導体部と電気的に接続させるためのものではなく、フリップチップ接続時のNCP7などの接着剤のはみ出しを低減させるための凹部であり、ソルダレジスト膜5hを開口して形成されたものである。
【0070】
したがって、図7に示すように、溝部5dには配線5cが露出していてもよいし、また、露出していなくてもよい。つまり、溝部5dは、フリップチップ接続用の接着剤のはみ出しを防ぐための凹部である。
【0071】
なお、図6に示すパッケージ基板5は、図8に示すようにメモリ用チップ8の実装が可能となっている。すなわち、1段めの半導体チップ1に隣接してメモリ用チップ8を実装することが可能になっており、半導体装置として大きなメモリ容量を必要とする場合にも対応可能になっている。メモリ用チップ8は、パッケージ基板5とワイヤ6によって電気的に接続されている。
【0072】
また、図7、図8に示すように、パッケージ基板5には半導体チップ1の内側と外側にまたがるように2つの溝部5dが形成されており、さらにワイヤ接続用端子5fの列の内側に第2溝部5gが形成されている。
【0073】
また、図9には、2段めの半導体チップ2がパッケージ基板5とワイヤ6によって接続された構造が示されており、図6に示すパッケージ基板5によって組み立てられる半導体装置には、3つのチップ(半導体チップ1,2およびメモリ用チップ8)が搭載されている。
【0074】
例えば、半導体チップ1とメモリ用チップ8がメモリ回路を有したチップであり、また、半導体チップ2が制御回路を有したマイコンチップである。つまり、メモリ回路を有したチップ同士が横並びで搭載されている。
【0075】
なお、図6に示すパッケージ基板5を用いた半導体装置においても、溝部5dと第2溝部5gが形成されているため、フリップチップ接続時の接着剤のはみ出しを低減することができる。
【0076】
(実施の形態2)
図10は本発明の実施の形態2の半導体装置の製造方法によって組み立てられた半導体装置の構造の一例を示す断面図、図11は図10に示す半導体装置の組み立てに用いられる配線基板の構造と接着剤の塗布位置の一例を示す平面図、図12は図10に示す半導体装置の組み立てにおけるフリップチップ接続後の構造の一例を示す平面図、図13は図10に示す半導体装置の組み立てにおける2段めの半導体チップへのワイヤボンディング後の構造の一例を示す平面図、図14は図10に示す半導体装置の組み立てにおける3段めの半導体チップへのワイヤボンディング後の構造の一例を示す平面図である。
【0077】
本実施の形態2では、図10に示すような3つの半導体チップ1,2,3を積み重ねて搭載したチップ積層型のSIP13の一例を取り上げて説明する。
【0078】
SIP13は、1段めの半導体チップ1と、その上に積み重ねられた2段めの半導体チップ(他の半導体チップ)2と、さらにその上に積み重ねられた3段めの半導体チップ3を有しており、1段めの半導体チップ1は、配線基板であるパッケージ基板5の主面5a上に金バンプ1dを介してフリップチップ接続され、また、2段めの半導体チップ2は、1段めの半導体チップ1の裏面1b上に積層して搭載され、かつパッケージ基板5とワイヤボンディングによって電気的に接続され、さらに、3段めの半導体チップ3は、2段めの半導体チップ2の主面2a上にその裏面3bを接続して搭載され、かつパッケージ基板5とワイヤボンディングによって電気的に接続されている。
【0079】
すなわち、SIP13では、1段めの半導体チップ1は、パッケージ基板5上にフリップチップ接続によってフェイスダウン実装され、また、2段めの半導体チップ2は、1段めの半導体チップ1上にフェイスアップ実装され、さらに、3段めの半導体チップ3も2段めの半導体チップ2上にフェイスアップ実装されている。
【0080】
なお、SIP13では、1段めの半導体チップ1と2段めの半導体チップ2がメモリ回路を有したメモリチップであり、さらに、3段めの半導体チップ3が制御回路を有したマイコンチップである場合を一例として取り上げて説明する。
【0081】
SIP13に用いられるパッケージ基板5においても、半導体チップ1の内側と外側にまたがるように、図11に示すように2つの溝部5dが形成されており、さらに溝部5dの外側で、かつワイヤ接続用端子5fの列の内側に第2溝部5gが形成されている。
【0082】
これにより、本実施の形態2のSIP13においても、溝部5dと第2溝部5gが形成されているため、図12に示すように1段めの半導体チップ1のフリップチップ接続時の接着剤であるNCP7のはみ出しを低減することができる。
【0083】
また、SIP13では、1段めの半導体チップ1と2段めの半導体チップ2がメモリ回路を有したメモリチップである。したがって、両チップとも比較的パッド数が少ないため、それぞれ主面1a,2aにおいて対向する2辺に沿ってパッド1cおよびパッド2c(図13参照)が設けられている。なお、図12に示すパッド1cは、半導体チップ1を透過して示したものであり、本来、半導体チップ1の上方からは見えないものである。
【0084】
このような構造においては、相互の半導体チップ1,2のパッド列を90°向きを変えて積層することが好ましい。すなわち、図11および図12に示す半導体チップ1のパッド列の方向に対して、図13に示すように半導体チップ2のパッド列の方向を90°変えて半導体チップ1上に配置する。
【0085】
これにより、パッケージ基板5において半導体チップ1と半導体チップ2それぞれに対する配線5c(図6参照)の引き出し方向が90°変わるため、パッケージ基板5における配線5cの引きまわしを容易にすることができる。その際、図11に示すように、2列に配置された複数のフリップチップ用端子5eと、これに90°向きを変えて対向する2列に溝部5dが形成されていることにより、金バンプ1dや基板側のフリップチップ用端子5eが設けられた方向へのNCP7のはみ出しは、この金バンプ1dや基板側のフリップチップ用端子5eによって防ぐことができ、一方、これと90°向きを変えた方向に対しては、溝部5dによってNCP7のはみ出しを防ぐことができる。
【0086】
また、図14には、3段めの半導体チップ3がその主面3aを上方に向けて搭載され、さらに主面3aのパッド3cとこれに対応するパッケージ基板5のワイヤ接続用端子5fとがそれぞれワイヤ6によって接続された構造が示されている。
【0087】
なお、本実施の形態2の半導体装置の製造方法によって得られるその他の効果については、実施の形態1と同様であるため、その重複説明は省略する。
【0088】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【0089】
例えば、前記実施の形態1,2では、パッケージ基板5に形成された溝部5dが半導体チップ1の内側と外側にまたがっている場合を説明したが、溝部5dは、必ずしも半導体チップ1の内側と外側にまたがっていなくてもよく、半導体チップ1の側面1eの下部もしくは半導体チップ1の端部の際に対応した箇所に形成されていてもよい。
【0090】
また、第2溝部5gは、必ずしも形成されていなくてもよく、少なくとも溝部5dが形成されていればよい。
【0091】
さらに、実施の形態1では、図2に示す組み立てにおいて、ステップS2としてフリップチップ用端子5e上に半田層4を形成するはんだ塗布工程を説明したが、予めフリップチップ用端子5e上に半田層4が形成されたパッケージ基板5を納入してそこから半導体装置の組み立てを開始してもよく、その場合ステップS2に示すはんだ塗布工程を省略することができる。
【0092】
すなわち、本発明の半導体装置の製造方法は、予め各フリップチップ用端子5e上に半田層4が形成されたパッケージ基板(配線基板)5を納品して準備し、このパッケージ基板5を使用してSIP10などの半導体装置を組み立ててもよい。
【0093】
また、実施の形態1,2では、半導体装置の一例としてSIP10やSIP13を取り上げて説明したが、前記半導体装置は、フリップチップ接続が行われて組み立てられる装置であれば、SIP10,13以外のBGAやLGA(Land Grid Array)などの他の半導体装置であってもよい。
【産業上の利用可能性】
【0094】
本発明は、半導体製造技術に好適である。
【図面の簡単な説明】
【0095】
【図1】本発明の実施の形態1の半導体装置の製造に用いられる配線基板の構造と接着剤の塗布位置の一例を示す平面図である。
【図2】本発明の実施の形態1の半導体装置の製造方法におけるフリップチップ接続までの組み立ての一例を示す組み立てフロー図である。
【図3】本発明の実施の形態1の半導体装置の製造方法におけるフリップチップ接続後の組み立ての一例を示す組み立てフロー図である。
【図4】図2に示す組み立てフローにおける熱圧着工程の一例を示す拡大断面図である。
【図5】図4に示すA部の構造を示す拡大部分断面図である。
【図6】本発明の実施の形態1の変形例の配線基板の配線パターンを示す平面図である。
【図7】図6に示すB部の構造を示す拡大部分平面図である。
【図8】図6に示す変形例の配線基板を用いた半導体装置の製造方法におけるフリップチップ接続後の構造の一例を示す平面図である。
【図9】図6に示す変形例の配線基板を用いた半導体装置の製造方法における2段めの半導体チップへのワイヤボンディング後の構造の一例を示す平面図である。
【図10】本発明の実施の形態2の半導体装置の製造方法によって組み立てられた半導体装置の構造の一例を示す断面図である。
【図11】図10に示す半導体装置の組み立てに用いられる配線基板の構造と接着剤の塗布位置の一例を示す平面図である。
【図12】図10に示す半導体装置の組み立てにおけるフリップチップ接続後の構造の一例を示す平面図である。
【図13】図10に示す半導体装置の組み立てにおける2段めの半導体チップへのワイヤボンディング後の構造の一例を示す平面図である。
【図14】図10に示す半導体装置の組み立てにおける3段めの半導体チップへのワイヤボンディング後の構造の一例を示す平面図である。
【符号の説明】
【0096】
1 半導体チップ
1a 主面
1b 裏面
1c パッド(電極)
1d 金バンプ(突起電極)
1e 側面
2 半導体チップ(他の半導体チップ)
2a 主面
2b 裏面
2c パッド(電極)
3 半導体チップ
3a 主面
3b 裏面
3c パッド
4 半田層
5 パッケージ基板(配線基板)
5a 主面
5b 裏面
5c 配線
5d 溝部
5e フリップチップ用端子(端子)
5f ワイヤ接続用端子(端子)
5g 第2溝部
5h ソルダレジスト膜(絶縁膜)
6 ワイヤ
7 NCP(接着剤)
8 メモリ用チップ
9 はみ出し距離
10 SIP(半導体装置)
11 半田ボール
12 封止体
13 SIP(半導体装置)
14 ノズル
15 加圧ブロック
16 多点式ノズル
17 ステージ
【技術分野】
【0001】
本発明は、半導体装置の製造方法に関し、特に、フリップチップ接続に適用して有効な技術に関する。
【背景技術】
【0002】
従来のチップ積層型の半導体装置(マルチチップモジュール)では、そのパッケージ基板の主面上に実装された3個のチップのうち、DRAM(Dynamic Random Access Memory) が形成されたチップおよびフラッシュメモリが形成されたチップは、それぞれAuバンプを介してパッケージ基板の配線と電気的に接続されており、さらに2個のチップの上には高速マイクロプロセッサが形成されたチップが実装され、このチップはAuワイヤを介してパッケージ基板のボンディングパッドと電気的に接続されている(例えば、特許文献1参照)。
【特許文献1】国際公開番号WO 02/103793 A1号公報(図2)
【発明の開示】
【発明が解決しようとする課題】
【0003】
フリップチップ接続を適用した半導体装置の一例として、複数の半導体チップを多段に積み重ねたチップ積層型の半導体装置が知られており、このようなチップ積層型の半導体装置では、主に、最下段の半導体チップが配線基板にフリップチップ接続される。
【0004】
なお、チップ積層型の半導体装置では、今後、小型化や多ピン化によるパッド(電極)の狭ピッチ化がますます要求されるが、パッドの狭ピッチ化により、フリップチップ接続部へのアンダーフィル封止は、樹脂の浸透などに時間がかかるため、非常に困難になりつつあり、したがって、半導体チップを配置する前に、接着剤を配線基板上に先に塗布し、この接着剤上に半導体チップを配置した後、半導体チップを加圧・加熱してフリップチップ接続を行う技術が開発されている。
【0005】
本発明者は、接着剤を配線基板上に先に塗布した状態でフリップチップ接続を行う技術について検討した結果、以下のような問題を見出した。
【0006】
チップ積層型の半導体装置の配線基板では、チップ搭載領域の外側に上段の半導体チップとワイヤ接続を行うための複数のワイヤ接続用端子が設けられている。そこで、フリップチップ接続の際に半導体チップをその裏面側から加圧すると、接着剤が先に塗布されているため、半導体チップから接着剤がはみ出していき、その後、ワイヤ接続用端子まで到達してワイヤ接続用端子に付着する。これによって、ワイヤ接続用端子ではワイヤボンディングが行えなくなるという問題が起こる。
【0007】
さらに、接着剤の半導体チップからのはみ出し量はコントロールが困難なため、半導体チップの端部からワイヤ接続用端子までの距離を短くすることができない。すなわち、ワイヤ接続用端子に接着剤が到達しないように半導体チップの端部から十分離れた領域にワイヤ接続用端子が配置されている。これにより、配線基板の大きさを小さくすることができずに、その結果、半導体装置の小型化を図れないことが問題となる。
【0008】
なお、前記特許文献1(国際公開番号WO 02/103793 A1号公報)には、ワイヤ接続用端子とチップ実装領域の間に溝(ダム領域)が設けられた構造(前記特許文献1の図8)が記載されているが、この構造では、チップ実装領域の外側に溝が設けられているため、接着剤の半導体チップからのはみ出し量を確実に制御するのが困難であるとともに、ワイヤ接続用端子とチップ実装領域との間の距離を大きく取る必要があり、半導体装置の小型化を図ることが難しくなる。
【0009】
本発明の目的は、ワイヤボンディングの接続信頼性の向上を図ることができる半導体装置の製造方法を提供することにある。
【0010】
また、本発明の他の目的は、小型化を図ることができる半導体装置の製造方法を提供することにある。
【0011】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【0012】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【0013】
すなわち、本発明は、主面と裏面を有しており、前記主面に複数の配線と複数の端子と前記複数の配線を覆う絶縁膜とが形成され、前記絶縁膜の表面より凹んだ溝部を有する配線基板を準備する工程と、前記配線基板の前記主面上に接着剤を配置する工程と、前記配線基板の前記主面上において前記溝部が半導体チップの内側から外側にまたがるように前記半導体チップを前記接着剤を介して配置する工程と、前記半導体チップの電極上に接続された突起電極と、前記配線基板の端子とを熱圧着によって接続して前記配線基板に前記半導体チップをフリップチップ接続する工程とを有し、前記半導体チップの裏面を押圧した際に、前記半導体チップの下部からはみ出ようとする前記接着剤を前記溝部に流れ込ませるものである。
【0014】
また、本発明は、主面と裏面を有しており、前記主面に複数の配線と複数の端子と前記複数の配線を覆う絶縁膜とが形成され、前記絶縁膜の表面より凹んだ溝部を有する配線基板を準備する工程と、前記配線基板の前記主面上に接着剤を配置する工程と、前記配線基板の前記主面上において前記溝部が半導体チップの側面の下部に配置されるように前記半導体チップを前記接着剤を介して配置する工程と、前記半導体チップの電極上に接続された突起電極と、前記配線基板の端子とを熱圧着によって接続して前記配線基板に前記半導体チップをフリップチップ接続する工程とを有し、前記半導体チップの裏面を押圧した際に、前記半導体チップの下部からはみ出ようとする前記接着剤を前記溝部に流れ込ませるものである。
【発明の効果】
【0015】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【0016】
配線基板がその主面に絶縁膜の表面より凹んだ溝部を有しており、前記溝部が半導体チップの内側から外側にまたがるように半導体チップを配置して半導体チップの裏面を押圧してフリップチップ接続する際に、半導体チップの下部からはみ出ようとする接着剤を溝部に流れ込ませることができる。これにより、フリップチップ接続時に半導体チップの下部からはみ出そうとする接着剤の流速を溝部によって低減することができるとともに、溝部に接着剤を溜めることができ、接着剤を溝部に留まらせることができる。その結果、ワイヤ接続用端子に接着剤が付着することを防止でき、ワイヤ接続用端子におけるワイヤとの接続を確実に行うことができる。これにより、チップ積層型の半導体装置におけるワイヤボンディングの接続信頼性の向上を図ることができる。
【発明を実施するための最良の形態】
【0017】
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【0018】
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
【0019】
また、以下の実施の形態において、要素の数など(個数、数値、量、範囲などを含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
【0020】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【0021】
(実施の形態1)
図1は本発明の実施の形態1の半導体装置の製造に用いられる配線基板の構造と接着剤の塗布位置の一例を示す平面図、図2は本発明の実施の形態1の半導体装置の製造方法におけるフリップチップ接続までの組み立ての一例を示す組み立てフロー図、図3は本発明の実施の形態1の半導体装置の製造方法におけるフリップチップ接続後の組み立ての一例を示す組み立てフロー図、図4は図2に示す組み立てフローにおける熱圧着工程の一例を示す拡大断面図、図5は図4に示すA部の構造を示す拡大部分断面図、図6は本発明の実施の形態1の変形例の配線基板の配線パターンを示す平面図、図7は図6に示すB部の構造を示す拡大部分平面図、図8は図6に示す変形例の配線基板を用いた半導体装置の製造方法におけるフリップチップ接続後の構造の一例を示す平面図、図9は図6に示す変形例の配線基板を用いた半導体装置の製造方法における2段めの半導体チップへのワイヤボンディング後の構造の一例を示す平面図である。
【0022】
本実施の形態1の半導体装置の製造方法は、図2および図3に示すように、半導体チップ1が配線基板にフリップチップ接続される半導体装置の製造方法であり、本実施の形態1では、前記半導体装置の一例として、2つの半導体チップ1,2を積み重ねて搭載したチップ積層型のSIP(System In Package)10を取り上げて説明する。
【0023】
本実施の形態1のSIP10は、1段めの半導体チップ1と、その上に積み重ねられた2段めの半導体チップ(他の半導体チップ)2とを有しており、1段めの半導体チップ1は、配線基板であるパッケージ基板5の主面5a上に金バンプ(突起電極)1dを介してフリップチップ接続され、また、2段めの半導体チップ2は、1段めの半導体チップ1の裏面1b上に積層して搭載され、パッケージ基板5とワイヤボンディングによって電気的に接続されている。
【0024】
すなわち、SIP10では、1段めの半導体チップ1は、パッケージ基板5上にフェイスダウン実装され、また、2段めの半導体チップ2は、1段めの半導体チップ1上にフェイスアップ実装されている。
【0025】
なお、SIP10では、半導体チップ1,2のそれぞれの機能が、フリップチップ接続される1段めの半導体チップ1がメモリ回路を有したメモリチップであり、また、ワイヤボンディングされる2段めの半導体チップ2が制御回路を有したマイコンチップである場合を一例として取り上げて説明する。
【0026】
次に、SIP10に用いられる図1に示す配線基板であるパッケージ基板5について説明する。
【0027】
パッケージ基板5の主面5aには、銅などからなる図6に示す複数の配線5cと、フリップチップ接続用の複数のフリップチップ用端子(端子)5eと、ワイヤボンディング用の複数のワイヤ接続用端子(端子)5fと、各配線5cの一部または全部を覆って絶縁する図4に示す絶縁膜であるソルダレジスト膜5hと、ソルダレジスト膜5hを開口させて形成した溝部5dとが形成されている。
【0028】
なお、フリップチップ用端子5eは、パッケージ基板5の主面5a上において、1段めの半導体チップ1の主面1aの電極であるパッド1c(図4参照)の配列に対応して配置されている。半導体チップ1が、例えば、対向する2辺に沿ってパッド1cが配列されている場合、パッケージ基板5上のフリップチップ用端子5eもこれに応じて、図1に示すように向かい合って2列に配置されている。
【0029】
また、ワイヤ接続用端子5fは、2段めの半導体チップ2の主面2aの電極であるパッド2c(図9参照)の配列に対応して、例えば、外周全体に配置されている。
【0030】
また、本実施の形態1のSIP10には、そのパッケージ基板5の主面5aに、図1に示すような溝部5dが形成されている。溝部5dは、図5に示すようにソルダレジスト膜5hの表面より凹んでおり、1段めの半導体チップ1のフリップチップ接続時に半導体チップ1をその裏面1b側から押圧した際に、半導体チップ1の下部に配置した接着剤(NCP7)の半導体チップ1からのはみ出しを低減するものである。
【0031】
すなわち、半導体チップ1を押圧した際に半導体チップ1とパッケージ基板5との間で外側に向かって拡散して半導体チップ1からはみ出そうとする接着剤を溝部5dに留まらせ、かつはみ出そうとする際の接着剤の流速を溝部5dで小さくして半導体チップ1からの接着剤のはみ出しを低減するものである。
【0032】
したがって、溝部5dは、半導体チップ1の端部に沿って配置されていることが好ましい。さらに、溝部5dは、半導体チップ1のパッド1cが設けられていない箇所に対応して配置されていることが好ましい。すなわち、半導体チップ1のパッド1cが設けられていて基板側とフリップチップ接続する箇所では、フリップチップ接続用の突起電極である金バンプ1dや基板側のフリップチップ用端子5eが存在するため、接着剤のはみ出しをこの金バンプ1dやフリップチップ用端子5eによって防ぐことが可能である。したがって、溝部5dは、半導体チップ1のパッド1cが設けられていない箇所、もしくはパッド1cは設けられているが基板側とフリップチップ接続を行わない箇所に対応して配置されていることが好ましい。
【0033】
本実施の形態1のSIP10の場合、フリップチップ接続される1段めの半導体チップ1は、主面1aの対向する2辺に沿ってパッド1cおよび金バンプ1dが配置されているため、この主面1aの金バンプ1dが設けられていない対向する2辺の端部にそれぞれ対応して溝部5dが形成されている。
【0034】
これにより、金バンプ1dが設けられている辺に対応する箇所では、金バンプ1dと基板側のフリップチップ用端子5eによって接着剤のはみ出しを抑えることができ、一方、金バンプ1dが設けられていない辺に対応する箇所では溝部5dによって接着剤のはみ出しを低減することができる。
【0035】
ただし、溝部5dを形成する箇所としては、半導体チップ1の辺単位に限るものではなく、同一の辺に対応した箇所においても金バンプ1dの数が少ない場合等には、前記その辺に対応した箇所で、かつ金バンプ1dが配置されていない箇所に溝部5dを形成してもよい。
【0036】
なお、溝部5dは、半導体チップ1の端部に沿って細長く形成され、図5に示すようにソルダレジスト膜5hを開口して形成されたものである。つまり、ソルダレジスト膜5hの開口部でもある。そこで、SIP10においては、半導体チップ1をパッケージ基板5に搭載した際に、溝部5dが半導体チップ1の内側と外側とにまたがるような位置および幅で形成されている。
【0037】
これにより、フリップチップ接続時に、半導体チップ1をその裏面1b側から押圧した際の半導体チップ1からの接着剤のはみ出しを低減することができる。
【0038】
また、本実施の形態1のSIP10には、そのパッケージ基板5に図1に示すように、第2溝部5gが形成されている。この第2溝部5gは、溝部5dと同様に、ソルダレジスト膜5hの表面より凹んで、かつソルダレジスト膜5hを開口して細長く形成されたものであり、溝部5dとフリップチップ用端子5eの外側で、かつワイヤ接続用端子5fの列より内側の領域に形成されており、フリップチップ接続時に、溝部5d上や金バンプ1d間の隙間を通過してはみ出した接着剤をワイヤ接続用端子5fに到達する前に確実に留まらせる2次的な溝である。
【0039】
したがって、第2溝部5gは、ワイヤ接続用端子5fの配列に対応してその内側に形成されており、フリップチップ接続の際に溝部5d上や金バンプ1d間の隙間を通過してはみ出した接着剤を、第2溝部5gによってワイヤ接続用端子5fに到達させることなくその手前で留まらせることができ、ワイヤ接続用端子5fに接着剤が付着することを防止できる。
【0040】
なお、本実施の形態1の半導体装置の製造方法でフリップチップ接続の際に使用する接着剤は、例えば、異方性導電フィルム(ACF(Anisotropic Conductive Film))、非導電性の樹脂フィルム(NCF(Non-Conductive Film))、異方性導電ペースト(ACP(Anisotropic Conductive Paste))もしくは非導電性の樹脂ペースト(NCP(Non-Conductive Paste) )などであるが、ペースト状の接着剤を用いた場合に、接着剤のはみ出しがより多い傾向にあるため、本実施の形態1のパッケージ基板5における溝部5dは、ペースト状の接着剤に対してより有効である。
【0041】
次に、図2〜図5を用いて、本実施の形態1の半導体装置の製造方法について説明する。
【0042】
まず、図2に示すステップS1に示す配線基板の準備を行う。
【0043】
ここでは、図1に示すようなパッケージ基板5を準備する。パッケージ基板5の主面5aには、フリップチップ接続される半導体チップ1のパッド(電極)1cの配列に対応して対向する2列に配置された複数のフリップチップ用端子5eが設けられており、さらに、このフリップチップ用端子5e列と直角を成す方向に同じく対向する2列に細長い溝部5dが形成されている。
【0044】
また、パッケージ基板5の主面5aにはその外周部に複数のワイヤ接続用端子5fが全周に亘って形成されており、さらにその内側には第2溝部5gが形成されている。
【0045】
なお、このワイヤ接続用端子5fは、半導体チップ1の上に積層して搭載される2段めの半導体チップ2とワイヤ6で接続するための端子である。
【0046】
その後、図2のステップS2に示すように、半田塗布(はんだ塗布)を行う。すなわち、各フリップチップ用端子5e上に迎え半田用の半田層4を形成する。これは、SIP10のパッケージ基板5における半導体チップ1とのフリップチップ接続については、金バンプ1dと半田とによる金−半田接続を行うため、各フリップチップ用端子5e上に半田層4(半田プリコート)を形成する必要があるためである。
【0047】
その後、図2のステップS3に示すように、NCP(Non-Conductive Paste) 塗布を行う。すなわち、ステップS2の半田塗布工程の後、パッケージ基板5の主面5a上に非導電性の樹脂接着剤であるNCP7を配置する。なお、チップ固定用の接着剤としては、NCP7に限らず、ACFやNCFもしくはACPなどを用いてもよいが、ここではNCP7を用いる場合を一例として取り上げて説明する。
【0048】
NCP7は、ノズル14からパッケージ基板5上に滴下させて供給する。その際、図1に示すようにパッケージ基板5の主面5a上において溝部5dの内側の領域にNCP7を塗布する。すなわち、それぞれ対向する2つの溝部5d間およびフリップチップ用端子5e列間にNCP7を塗布する。また、ノズル14からNCP7を滴下する際には、2つの溝部5d間およびフリップチップ用端子5e列間の領域にほぼ均等にNCP7が塗布されるように、例えば、図1に示すように、滴下後形状が2つの十字形を45°回転方向にずらして重ね合わせた形状となるように滴下する。ただし、NCP7の滴下後形状は、図1に示す形状に限定されるものではない。
【0049】
なお、チップ固定用の接着剤としてACFやNCFなどのフィルム状の接着剤を用いる場合には、ステップS3のNCP塗布工程において、溝部5dより内側に前記フィルム状の接着剤を貼り付ける。
【0050】
その後、図2のステップS4に示すチップ搭載を行う。ここでは、NCP7を介してパッケージ基板5の主面5a上に半導体チップ1を配置する。その際、半導体チップ1の主面1aをパッケージ基板5の主面5aと対向させてフェイスダウンで半導体チップ1を配置する。
【0051】
さらに、パッケージ基板5に形成された溝部5dが、図5に示すように、半導体チップ1の内側から外側にまたがるような位置に半導体チップ1を配置する。
【0052】
その後、図2のステップS5に示す熱圧着を行う。ここでは、ステージ17上のパッケージ基板5上に配置した半導体チップ1の上方から加圧ブロック15によって熱と荷重を半導体チップ1に付与して熱圧着で半導体チップ1をパッケージ基板5に固着する。
【0053】
その際、図4に示すように、半導体チップ1のパッド1cに接続された金バンプ1dと、これに対応するパッケージ基板5のフリップチップ用端子5eとを位置合わせして熱圧着し、これによって半導体チップ1上の金バンプ1dとフリップチップ用端子5e上の図2に示す半田層4とが接続してフリップチップ接続が完了する。なお、図4に示すようにチップ下に配置されたNCP7は、熱圧着によって半導体チップ1の主面1a全体に広がり、各フリップチップ接続部を保護する。
【0054】
ここで、本実施の形態1の半導体装置の製造方法では、パッケージ基板5の主面5aに絶縁性のソルダレジスト膜5hの表面より凹んだ溝部5dが形成されており、さらにこの溝部5dが半導体チップ1の内側から外側にまたがるような位置に半導体チップ1を配置することにより、フリップチップ接続時に、半導体チップ1の裏面1bを押圧してNCP7が全体に広がった際に、半導体チップ1の下部から外部にはみ出ようとするNCP7を溝部5dに流れ込ませることができる。
【0055】
これにより、フリップチップ接続時に、半導体チップ1の下部からはみ出そうとするNCP7の流速を溝部5dによって低減することができるとともに、溝部5dにNCP7を溜めることができ、その結果、NCP7を溝部5dに留まらせることができる。
【0056】
したがって、NCP7は、チップ搭載領域の外側に配置されたワイヤ接続用端子5fまで到達しないため、ワイヤ接続用端子5fにNCP7が付着することを防止でき、ワイヤ接続用端子5fにおけるワイヤ6との接続を確実に行うことができる。
【0057】
これにより、チップ積層型のSIP10におけるワイヤボンディングの接続信頼性の向上を図ることができる。
【0058】
また、パッケージ基板5の主面5aに、半導体チップ1の内側と外側にまたがる溝部5dが形成されたことにより、NCP7の半導体チップ1の下部からのはみ出し量を制御することができ、はみ出し量を低減することができる。
【0059】
これにより、図5に示すようなNCP7の半導体チップ1からのはみ出し距離9を小さくすることが可能になり、したがって、ワイヤ接続用端子5fの配置位置をチップ搭載領域に近づける(中央寄りに配置する)ことができる。
【0060】
したがって、パッケージ基板5の大きさを小さくすることができ、その結果、SIP10の小型化を図ることができる。
【0061】
また、溝部5dの外側で、かつワイヤ接続用端子5fの列より内側の領域に第2溝部5gが形成されていることにより、フリップチップ接続の際に溝部5d上や金バンプ1d間の隙間を通過してはみ出したNCP7をワイヤ接続用端子5fに到達する前に確実に留まらせることができる。すなわち、溝部5dと合わせてその外側に第2溝部5gが形成されていることにより、はみ出したNCP7をワイヤ接続用端子5fに到達させることなくその手前で留まらせることができ、ワイヤ接続用端子5fにNCP7が付着することを確実に防止できる。
【0062】
1段めの半導体チップ1のフリップチップ接続完了後、半導体チップ1の裏面1b上に他の半導体チップである2段めの半導体チップ2を積み重ねて搭載する。
【0063】
その際、まず、図3のステップS6に示すように、多点式ノズル16によって1段めの半導体チップ1の裏面1b上にペースト材を塗布するペースト塗布を行う。
【0064】
その後、ステップS7に示すように、半導体チップ1の裏面1b上に2段めの半導体チップ2を積み重ねて搭載するチップ搭載を行う。ここでは、半導体チップ2の主面2aを上方に向けて半導体チップ2の裏面2bと半導体チップ1の裏面1bとを接続する。すなわち、半導体チップ2を半導体チップ1上にフェイスアップ実装する。
【0065】
その後、ステップS8に示すワイヤボンディングを行う。すなわち、半導体チップ2のパッド2c(図9参照)とパッケージ基板5のワイヤ接続用端子5fとを導電性のワイヤ(例えば、金線)6で接続する。本実施の形態1の半導体装置の製造方法では、ワイヤ接続用端子5fにNCP7が付着することを防止できるため、ワイヤ6とワイヤ接続用端子5fとを確実に接続することができる。
【0066】
その後、ステップS9に示すモールディングを行う。すなわち、封止用樹脂を用いて樹脂モールディングを行って封止体12を形成する。なお、封止体12を形成する封止用樹脂は、例えば、エポキシ系の熱硬化性樹脂などである。
【0067】
その後、ステップS10に示すボール付けを行う。ここでは、パッケージ基板5の裏面5bに外部端子となる複数の半田ボール11を取り付ける。例えば、パッケージ基板5の裏面5bに、複数の半田ボール11を格子状に配置する。これにより、SIP10の組み立て完了となる。
【0068】
次に、図6〜図9に示す本実施の形態1の変形例について説明する。
【0069】
図6は、変形例のパッケージ基板5を示すものであり、チップ積層型の半導体装置に用いられる基板である。図6に示すパッケージ基板5においても、その主面5aに溝部5dと第2溝部5gが形成されている。図7の拡大図に示すように、この一例では溝部5dには配線5cが露出している。本実施の形態1の半導体装置の製造方法におけるパッケージ基板5の溝部5dは、ソルダレジスト膜5hから配線5cを露出させて他の導体部と電気的に接続させるためのものではなく、フリップチップ接続時のNCP7などの接着剤のはみ出しを低減させるための凹部であり、ソルダレジスト膜5hを開口して形成されたものである。
【0070】
したがって、図7に示すように、溝部5dには配線5cが露出していてもよいし、また、露出していなくてもよい。つまり、溝部5dは、フリップチップ接続用の接着剤のはみ出しを防ぐための凹部である。
【0071】
なお、図6に示すパッケージ基板5は、図8に示すようにメモリ用チップ8の実装が可能となっている。すなわち、1段めの半導体チップ1に隣接してメモリ用チップ8を実装することが可能になっており、半導体装置として大きなメモリ容量を必要とする場合にも対応可能になっている。メモリ用チップ8は、パッケージ基板5とワイヤ6によって電気的に接続されている。
【0072】
また、図7、図8に示すように、パッケージ基板5には半導体チップ1の内側と外側にまたがるように2つの溝部5dが形成されており、さらにワイヤ接続用端子5fの列の内側に第2溝部5gが形成されている。
【0073】
また、図9には、2段めの半導体チップ2がパッケージ基板5とワイヤ6によって接続された構造が示されており、図6に示すパッケージ基板5によって組み立てられる半導体装置には、3つのチップ(半導体チップ1,2およびメモリ用チップ8)が搭載されている。
【0074】
例えば、半導体チップ1とメモリ用チップ8がメモリ回路を有したチップであり、また、半導体チップ2が制御回路を有したマイコンチップである。つまり、メモリ回路を有したチップ同士が横並びで搭載されている。
【0075】
なお、図6に示すパッケージ基板5を用いた半導体装置においても、溝部5dと第2溝部5gが形成されているため、フリップチップ接続時の接着剤のはみ出しを低減することができる。
【0076】
(実施の形態2)
図10は本発明の実施の形態2の半導体装置の製造方法によって組み立てられた半導体装置の構造の一例を示す断面図、図11は図10に示す半導体装置の組み立てに用いられる配線基板の構造と接着剤の塗布位置の一例を示す平面図、図12は図10に示す半導体装置の組み立てにおけるフリップチップ接続後の構造の一例を示す平面図、図13は図10に示す半導体装置の組み立てにおける2段めの半導体チップへのワイヤボンディング後の構造の一例を示す平面図、図14は図10に示す半導体装置の組み立てにおける3段めの半導体チップへのワイヤボンディング後の構造の一例を示す平面図である。
【0077】
本実施の形態2では、図10に示すような3つの半導体チップ1,2,3を積み重ねて搭載したチップ積層型のSIP13の一例を取り上げて説明する。
【0078】
SIP13は、1段めの半導体チップ1と、その上に積み重ねられた2段めの半導体チップ(他の半導体チップ)2と、さらにその上に積み重ねられた3段めの半導体チップ3を有しており、1段めの半導体チップ1は、配線基板であるパッケージ基板5の主面5a上に金バンプ1dを介してフリップチップ接続され、また、2段めの半導体チップ2は、1段めの半導体チップ1の裏面1b上に積層して搭載され、かつパッケージ基板5とワイヤボンディングによって電気的に接続され、さらに、3段めの半導体チップ3は、2段めの半導体チップ2の主面2a上にその裏面3bを接続して搭載され、かつパッケージ基板5とワイヤボンディングによって電気的に接続されている。
【0079】
すなわち、SIP13では、1段めの半導体チップ1は、パッケージ基板5上にフリップチップ接続によってフェイスダウン実装され、また、2段めの半導体チップ2は、1段めの半導体チップ1上にフェイスアップ実装され、さらに、3段めの半導体チップ3も2段めの半導体チップ2上にフェイスアップ実装されている。
【0080】
なお、SIP13では、1段めの半導体チップ1と2段めの半導体チップ2がメモリ回路を有したメモリチップであり、さらに、3段めの半導体チップ3が制御回路を有したマイコンチップである場合を一例として取り上げて説明する。
【0081】
SIP13に用いられるパッケージ基板5においても、半導体チップ1の内側と外側にまたがるように、図11に示すように2つの溝部5dが形成されており、さらに溝部5dの外側で、かつワイヤ接続用端子5fの列の内側に第2溝部5gが形成されている。
【0082】
これにより、本実施の形態2のSIP13においても、溝部5dと第2溝部5gが形成されているため、図12に示すように1段めの半導体チップ1のフリップチップ接続時の接着剤であるNCP7のはみ出しを低減することができる。
【0083】
また、SIP13では、1段めの半導体チップ1と2段めの半導体チップ2がメモリ回路を有したメモリチップである。したがって、両チップとも比較的パッド数が少ないため、それぞれ主面1a,2aにおいて対向する2辺に沿ってパッド1cおよびパッド2c(図13参照)が設けられている。なお、図12に示すパッド1cは、半導体チップ1を透過して示したものであり、本来、半導体チップ1の上方からは見えないものである。
【0084】
このような構造においては、相互の半導体チップ1,2のパッド列を90°向きを変えて積層することが好ましい。すなわち、図11および図12に示す半導体チップ1のパッド列の方向に対して、図13に示すように半導体チップ2のパッド列の方向を90°変えて半導体チップ1上に配置する。
【0085】
これにより、パッケージ基板5において半導体チップ1と半導体チップ2それぞれに対する配線5c(図6参照)の引き出し方向が90°変わるため、パッケージ基板5における配線5cの引きまわしを容易にすることができる。その際、図11に示すように、2列に配置された複数のフリップチップ用端子5eと、これに90°向きを変えて対向する2列に溝部5dが形成されていることにより、金バンプ1dや基板側のフリップチップ用端子5eが設けられた方向へのNCP7のはみ出しは、この金バンプ1dや基板側のフリップチップ用端子5eによって防ぐことができ、一方、これと90°向きを変えた方向に対しては、溝部5dによってNCP7のはみ出しを防ぐことができる。
【0086】
また、図14には、3段めの半導体チップ3がその主面3aを上方に向けて搭載され、さらに主面3aのパッド3cとこれに対応するパッケージ基板5のワイヤ接続用端子5fとがそれぞれワイヤ6によって接続された構造が示されている。
【0087】
なお、本実施の形態2の半導体装置の製造方法によって得られるその他の効果については、実施の形態1と同様であるため、その重複説明は省略する。
【0088】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【0089】
例えば、前記実施の形態1,2では、パッケージ基板5に形成された溝部5dが半導体チップ1の内側と外側にまたがっている場合を説明したが、溝部5dは、必ずしも半導体チップ1の内側と外側にまたがっていなくてもよく、半導体チップ1の側面1eの下部もしくは半導体チップ1の端部の際に対応した箇所に形成されていてもよい。
【0090】
また、第2溝部5gは、必ずしも形成されていなくてもよく、少なくとも溝部5dが形成されていればよい。
【0091】
さらに、実施の形態1では、図2に示す組み立てにおいて、ステップS2としてフリップチップ用端子5e上に半田層4を形成するはんだ塗布工程を説明したが、予めフリップチップ用端子5e上に半田層4が形成されたパッケージ基板5を納入してそこから半導体装置の組み立てを開始してもよく、その場合ステップS2に示すはんだ塗布工程を省略することができる。
【0092】
すなわち、本発明の半導体装置の製造方法は、予め各フリップチップ用端子5e上に半田層4が形成されたパッケージ基板(配線基板)5を納品して準備し、このパッケージ基板5を使用してSIP10などの半導体装置を組み立ててもよい。
【0093】
また、実施の形態1,2では、半導体装置の一例としてSIP10やSIP13を取り上げて説明したが、前記半導体装置は、フリップチップ接続が行われて組み立てられる装置であれば、SIP10,13以外のBGAやLGA(Land Grid Array)などの他の半導体装置であってもよい。
【産業上の利用可能性】
【0094】
本発明は、半導体製造技術に好適である。
【図面の簡単な説明】
【0095】
【図1】本発明の実施の形態1の半導体装置の製造に用いられる配線基板の構造と接着剤の塗布位置の一例を示す平面図である。
【図2】本発明の実施の形態1の半導体装置の製造方法におけるフリップチップ接続までの組み立ての一例を示す組み立てフロー図である。
【図3】本発明の実施の形態1の半導体装置の製造方法におけるフリップチップ接続後の組み立ての一例を示す組み立てフロー図である。
【図4】図2に示す組み立てフローにおける熱圧着工程の一例を示す拡大断面図である。
【図5】図4に示すA部の構造を示す拡大部分断面図である。
【図6】本発明の実施の形態1の変形例の配線基板の配線パターンを示す平面図である。
【図7】図6に示すB部の構造を示す拡大部分平面図である。
【図8】図6に示す変形例の配線基板を用いた半導体装置の製造方法におけるフリップチップ接続後の構造の一例を示す平面図である。
【図9】図6に示す変形例の配線基板を用いた半導体装置の製造方法における2段めの半導体チップへのワイヤボンディング後の構造の一例を示す平面図である。
【図10】本発明の実施の形態2の半導体装置の製造方法によって組み立てられた半導体装置の構造の一例を示す断面図である。
【図11】図10に示す半導体装置の組み立てに用いられる配線基板の構造と接着剤の塗布位置の一例を示す平面図である。
【図12】図10に示す半導体装置の組み立てにおけるフリップチップ接続後の構造の一例を示す平面図である。
【図13】図10に示す半導体装置の組み立てにおける2段めの半導体チップへのワイヤボンディング後の構造の一例を示す平面図である。
【図14】図10に示す半導体装置の組み立てにおける3段めの半導体チップへのワイヤボンディング後の構造の一例を示す平面図である。
【符号の説明】
【0096】
1 半導体チップ
1a 主面
1b 裏面
1c パッド(電極)
1d 金バンプ(突起電極)
1e 側面
2 半導体チップ(他の半導体チップ)
2a 主面
2b 裏面
2c パッド(電極)
3 半導体チップ
3a 主面
3b 裏面
3c パッド
4 半田層
5 パッケージ基板(配線基板)
5a 主面
5b 裏面
5c 配線
5d 溝部
5e フリップチップ用端子(端子)
5f ワイヤ接続用端子(端子)
5g 第2溝部
5h ソルダレジスト膜(絶縁膜)
6 ワイヤ
7 NCP(接着剤)
8 メモリ用チップ
9 はみ出し距離
10 SIP(半導体装置)
11 半田ボール
12 封止体
13 SIP(半導体装置)
14 ノズル
15 加圧ブロック
16 多点式ノズル
17 ステージ
【特許請求の範囲】
【請求項1】
半導体チップがフリップチップ接続される半導体装置の製造方法であって、
(a)主面と裏面を有しており、前記主面に複数の配線と複数の端子と前記複数の配線を覆う絶縁膜とが形成され、前記絶縁膜の表面より凹んだ溝部を有する配線基板を準備する工程と、
(b)前記配線基板の前記主面上に接着剤を配置する工程と、
(c)前記配線基板の前記主面上において前記溝部が半導体チップの内側から外側にまたがるように前記半導体チップを前記接着剤を介して配置する工程と、
(d)前記半導体チップの電極上に接続された突起電極と、前記配線基板の端子とを熱圧着によって接続して前記配線基板に前記半導体チップをフリップチップ接続する工程とを有し、
前記(d)工程において前記半導体チップの裏面を押圧した際に、前記半導体チップの下部からはみ出ようとする前記接着剤を前記溝部に流れ込ませることを特徴とする半導体装置の製造方法。
【請求項2】
請求項1記載の半導体装置の製造方法において、前記(b)工程で、前記接着剤として、異方性導電フィルム、非導電性の樹脂フィルム、異方性導電ペーストもしくは非導電性の樹脂ペーストの何れかを配置することを特徴とする半導体装置の製造方法。
【請求項3】
請求項1記載の半導体装置の製造方法において、前記(b)工程で、前記配線基板の前記主面上において前記溝部より内側に前記接着剤を配置することを特徴とする半導体装置の製造方法。
【請求項4】
請求項3記載の半導体装置の製造方法において、前記溝部より内側に前記接着剤を塗布することを特徴とする半導体装置の製造方法。
【請求項5】
請求項3記載の半導体装置の製造方法において、前記溝部より内側に前記接着剤を貼り付けることを特徴とする半導体装置の製造方法。
【請求項6】
請求項3記載の半導体装置の製造方法において、前記接着剤としてペースト状の接着剤を配置することを特徴とする半導体装置の製造方法。
【請求項7】
請求項1記載の半導体装置の製造方法において、前記溝部は、前記半導体チップの電極が設けられていない箇所に対応して配置されており、さらに前記半導体チップの端部に沿って配置されていることを特徴とする半導体装置の製造方法。
【請求項8】
請求項1記載の半導体装置の製造方法において、前記(d)工程の後、前記半導体チップの裏面上に他の半導体チップを搭載し、その後、前記他の半導体チップの電極と前記配線基板の前記溝部の外側に配置された端子とを導電性のワイヤで接続することを特徴とする半導体装置の製造方法。
【請求項9】
請求項8記載の半導体装置の製造方法において、前記半導体チップおよび前記他の半導体チップは、両者とも対向する2辺に沿って電極を有しており、前記半導体チップの電極列の方向に対して前記他の半導体チップの電極列の方向を90°変えて配置することを特徴とする半導体装置の製造方法。
【請求項10】
請求項9記載の半導体装置の製造方法において、前記半導体チップおよび前記他の半導体チップは、両者ともメモリ回路を有したメモリチップであることを特徴とする半導体装置の製造方法。
【請求項11】
請求項1記載の半導体装置の製造方法において、前記溝部は、前記絶縁膜の開口によって形成されていることを特徴とする半導体装置の製造方法。
【請求項12】
半導体チップがフリップチップ接続される半導体装置の製造方法であって、
(a)主面と裏面を有しており、前記主面に複数の配線と複数の端子と前記複数の配線を覆う絶縁膜とが形成され、前記絶縁膜の表面より凹んだ溝部を有する配線基板を準備する工程と、
(b)前記配線基板の前記主面上に接着剤を配置する工程と、
(c)前記配線基板の前記主面上において前記溝部が半導体チップの側面の下部に配置されるように前記半導体チップを前記接着剤を介して配置する工程と、
(d)前記半導体チップの電極上に接続された突起電極と、前記配線基板の端子とを熱圧着によって接続して前記配線基板に前記半導体チップをフリップチップ接続する工程とを有し、
前記(d)工程において前記半導体チップの裏面を押圧した際に、前記半導体チップの下部からはみ出ようとする前記接着剤を前記溝部に流れ込ませることを特徴とする半導体装置の製造方法。
【請求項13】
請求項12記載の半導体装置の製造方法において、前記(b)工程で、前記接着剤として、異方性導電フィルム、非導電性の樹脂フィルム、異方性導電ペーストもしくは非導電性の樹脂ペーストの何れかを配置することを特徴とする半導体装置の製造方法。
【請求項14】
請求項12記載の半導体装置の製造方法において、前記(b)工程で、前記配線基板の前記主面上において前記溝部より内側に前記接着剤を配置することを特徴とする半導体装置の製造方法。
【請求項15】
請求項14記載の半導体装置の製造方法において、前記接着剤としてペースト状の接着剤を配置することを特徴とする半導体装置の製造方法。
【請求項16】
請求項12記載の半導体装置の製造方法において、前記溝部は、前記半導体チップの電極が設けられていない箇所に対応して配置されており、さらに前記半導体チップの端部に沿って配置されていることを特徴とする半導体装置の製造方法。
【請求項17】
請求項12記載の半導体装置の製造方法において、前記溝部は、前記絶縁膜の開口によって形成されていることを特徴とする半導体装置の製造方法。
【請求項1】
半導体チップがフリップチップ接続される半導体装置の製造方法であって、
(a)主面と裏面を有しており、前記主面に複数の配線と複数の端子と前記複数の配線を覆う絶縁膜とが形成され、前記絶縁膜の表面より凹んだ溝部を有する配線基板を準備する工程と、
(b)前記配線基板の前記主面上に接着剤を配置する工程と、
(c)前記配線基板の前記主面上において前記溝部が半導体チップの内側から外側にまたがるように前記半導体チップを前記接着剤を介して配置する工程と、
(d)前記半導体チップの電極上に接続された突起電極と、前記配線基板の端子とを熱圧着によって接続して前記配線基板に前記半導体チップをフリップチップ接続する工程とを有し、
前記(d)工程において前記半導体チップの裏面を押圧した際に、前記半導体チップの下部からはみ出ようとする前記接着剤を前記溝部に流れ込ませることを特徴とする半導体装置の製造方法。
【請求項2】
請求項1記載の半導体装置の製造方法において、前記(b)工程で、前記接着剤として、異方性導電フィルム、非導電性の樹脂フィルム、異方性導電ペーストもしくは非導電性の樹脂ペーストの何れかを配置することを特徴とする半導体装置の製造方法。
【請求項3】
請求項1記載の半導体装置の製造方法において、前記(b)工程で、前記配線基板の前記主面上において前記溝部より内側に前記接着剤を配置することを特徴とする半導体装置の製造方法。
【請求項4】
請求項3記載の半導体装置の製造方法において、前記溝部より内側に前記接着剤を塗布することを特徴とする半導体装置の製造方法。
【請求項5】
請求項3記載の半導体装置の製造方法において、前記溝部より内側に前記接着剤を貼り付けることを特徴とする半導体装置の製造方法。
【請求項6】
請求項3記載の半導体装置の製造方法において、前記接着剤としてペースト状の接着剤を配置することを特徴とする半導体装置の製造方法。
【請求項7】
請求項1記載の半導体装置の製造方法において、前記溝部は、前記半導体チップの電極が設けられていない箇所に対応して配置されており、さらに前記半導体チップの端部に沿って配置されていることを特徴とする半導体装置の製造方法。
【請求項8】
請求項1記載の半導体装置の製造方法において、前記(d)工程の後、前記半導体チップの裏面上に他の半導体チップを搭載し、その後、前記他の半導体チップの電極と前記配線基板の前記溝部の外側に配置された端子とを導電性のワイヤで接続することを特徴とする半導体装置の製造方法。
【請求項9】
請求項8記載の半導体装置の製造方法において、前記半導体チップおよび前記他の半導体チップは、両者とも対向する2辺に沿って電極を有しており、前記半導体チップの電極列の方向に対して前記他の半導体チップの電極列の方向を90°変えて配置することを特徴とする半導体装置の製造方法。
【請求項10】
請求項9記載の半導体装置の製造方法において、前記半導体チップおよび前記他の半導体チップは、両者ともメモリ回路を有したメモリチップであることを特徴とする半導体装置の製造方法。
【請求項11】
請求項1記載の半導体装置の製造方法において、前記溝部は、前記絶縁膜の開口によって形成されていることを特徴とする半導体装置の製造方法。
【請求項12】
半導体チップがフリップチップ接続される半導体装置の製造方法であって、
(a)主面と裏面を有しており、前記主面に複数の配線と複数の端子と前記複数の配線を覆う絶縁膜とが形成され、前記絶縁膜の表面より凹んだ溝部を有する配線基板を準備する工程と、
(b)前記配線基板の前記主面上に接着剤を配置する工程と、
(c)前記配線基板の前記主面上において前記溝部が半導体チップの側面の下部に配置されるように前記半導体チップを前記接着剤を介して配置する工程と、
(d)前記半導体チップの電極上に接続された突起電極と、前記配線基板の端子とを熱圧着によって接続して前記配線基板に前記半導体チップをフリップチップ接続する工程とを有し、
前記(d)工程において前記半導体チップの裏面を押圧した際に、前記半導体チップの下部からはみ出ようとする前記接着剤を前記溝部に流れ込ませることを特徴とする半導体装置の製造方法。
【請求項13】
請求項12記載の半導体装置の製造方法において、前記(b)工程で、前記接着剤として、異方性導電フィルム、非導電性の樹脂フィルム、異方性導電ペーストもしくは非導電性の樹脂ペーストの何れかを配置することを特徴とする半導体装置の製造方法。
【請求項14】
請求項12記載の半導体装置の製造方法において、前記(b)工程で、前記配線基板の前記主面上において前記溝部より内側に前記接着剤を配置することを特徴とする半導体装置の製造方法。
【請求項15】
請求項14記載の半導体装置の製造方法において、前記接着剤としてペースト状の接着剤を配置することを特徴とする半導体装置の製造方法。
【請求項16】
請求項12記載の半導体装置の製造方法において、前記溝部は、前記半導体チップの電極が設けられていない箇所に対応して配置されており、さらに前記半導体チップの端部に沿って配置されていることを特徴とする半導体装置の製造方法。
【請求項17】
請求項12記載の半導体装置の製造方法において、前記溝部は、前記絶縁膜の開口によって形成されていることを特徴とする半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図6】
【図2】
【図3】
【図4】
【図5】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図6】
【公開番号】特開2006−66551(P2006−66551A)
【公開日】平成18年3月9日(2006.3.9)
【国際特許分類】
【出願番号】特願2004−245893(P2004−245893)
【出願日】平成16年8月25日(2004.8.25)
【出願人】(503121103)株式会社ルネサステクノロジ (4,790)
【Fターム(参考)】
【公開日】平成18年3月9日(2006.3.9)
【国際特許分類】
【出願日】平成16年8月25日(2004.8.25)
【出願人】(503121103)株式会社ルネサステクノロジ (4,790)
【Fターム(参考)】
[ Back to top ]