半導体装置の製造方法
【課題】製造工程の増大が抑制され、且つ振動子間の静電容量が安定した半導体装置の製造方法を提供する。
【解決手段】半導体基板１０の上面に形成された凹部１００内に自由端が延在し、半導体基板１０に固定端が固定された梁型の振動子２１、２２を備える半導体装置１の製造方法であって、半導体基板１０の上面の一部をエッチングして、振動子２１、２２の側面を露出させると同時に、振動子２２と半導体基板１０間の絶縁分離領域３０が形成される分離溝を形成するステップと、分離溝の表面を熱酸化して、分離溝を酸化膜で埋め込んだ絶縁分離領域３０を形成するステップと、振動子２１、２２の側面を熱酸化して、側面保護膜を形成するステップと、側面保護膜をマスクにした半導体基板１０のエッチングにより振動子２１、２２の下面を露出させて、半導体基板１０に形成された凹部１００内に配置された振動子２１、２２を形成するステップとを含む。
【解決手段】半導体基板１０の上面に形成された凹部１００内に自由端が延在し、半導体基板１０に固定端が固定された梁型の振動子２１、２２を備える半導体装置１の製造方法であって、半導体基板１０の上面の一部をエッチングして、振動子２１、２２の側面を露出させると同時に、振動子２２と半導体基板１０間の絶縁分離領域３０が形成される分離溝を形成するステップと、分離溝の表面を熱酸化して、分離溝を酸化膜で埋め込んだ絶縁分離領域３０を形成するステップと、振動子２１、２２の側面を熱酸化して、側面保護膜を形成するステップと、側面保護膜をマスクにした半導体基板１０のエッチングにより振動子２１、２２の下面を露出させて、半導体基板１０に形成された凹部１００内に配置された振動子２１、２２を形成するステップとを含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、梁型の振動子を備える半導体装置の製造方法に関する。
【背景技術】
【０００２】
梁型の振動子を備えるＭＥＭＳ（Micro Electro Mechanical System）素子、表面弾性波（ＳＡＷ）素子、圧電材料を使用した圧電薄膜共振器（ＦＢＡＲ）等の半導体装置が、加速度センサやジャイロセンサ等に使用されている。例えば、２つの振動子間の静電容量の変化を検知して加速度を検出する静電容量型加速度センサ等が実用化されている。
【０００３】
自由端を有する梁型の振動子を形成するために、シリコン基板上に絶縁膜層とシリコン層を積層したＳＯＩ基板が一般的に使用されている。絶縁膜層は犠牲層として使用され、シリコン層が自由端として使用される。一方、犠牲層を用いない製造方法も提案されている（例えば、特許文献１参照。）。犠牲層を用いない製造方法では、振動子の自由端とシリコン基板に固定された振動子の固定端との間に形成したアイソレーション用トレンチに絶縁性材料を充填して、振動子の自由端とシリコン基板との間に絶縁分離領域が形成される。
【特許文献１】特表２００２−５１０１３９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記に提案された犠牲層を用いない製造方法においては、絶縁分離領域を形成するエッチングと振動子を形成するエッチングのために、深堀り反応性イオンエッチング（Ｄ−ＲＩＥ）工程が２回必要であり、工程数や工程時間が増大する。更に、化学気相成長（ＣＶＤ）法によって振動子の側面に側面絶縁膜を形成するため、振動子の下面に近いほど側面絶縁膜が薄くなり、側面絶縁膜の膜厚が均一にならないという問題があった。振動子の側面絶縁膜の膜厚が均一でないと、振動子間の静電容量の変化を検知する半導体装置の特性が不安定になる。
【０００５】
上記問題点を鑑み、本発明は、製造工程の増大が抑制され、且つ振動子間の静電容量が安定した半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様によれば、半導体基板の上面に形成された凹部内に自由端が延在し、半導体基板に固定端が固定された複数の梁型の振動子を備える半導体装置の製造方法であって、（イ）半導体基板の上面の一部をエッチングして、振動子の側面を露出させると同時に、振動子と半導体基板間の絶縁分離領域が形成される分離溝を形成するステップと、（ロ）分離溝の表面を熱酸化して、分離溝を酸化膜で埋め込んだ絶縁分離領域を形成するステップと、（ハ）振動子の側面を熱酸化して、側面保護膜を形成するステップと、（ニ）側面保護膜をマスクにした半導体基板のエッチングにより振動子の下面を露出させて、半導体基板に形成された凹部内に配置された振動子を形成するステップとを含む半導体装置の製造方法が提供される。
【発明の効果】
【０００７】
本発明によれば、製造工程の増大が抑制され、且つ振動子間の静電容量が安定した半導体装置の製造方法を提供できる。
【発明を実施するための最良の形態】
【０００８】
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【０００９】
又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
【００１０】
本発明の実施の形態における半導体装置の製造方法は、図１に示すような、半導体基板１０の上面に形成された凹部１００内に自由端が延在し、半導体基板１０に固定端が固定された梁型の振動子２１、２２を備える半導体装置１の製造方法である。即ち、半導体基板１０の上面の一部をエッチングして、振動子２１、２２の側面を露出させると同時に、振動子２２と半導体基板１０間の絶縁分離領域３０が形成される分離溝を形成するステップと、分離溝の表面を熱酸化して、分離溝を酸化膜で埋め込んだ絶縁分離領域３０を形成するステップと、振動子２１、２２の側面を熱酸化して、側面保護膜を形成するステップと、側面保護膜をマスクにした半導体基板１０のエッチングにより振動子２１、２２の下面を露出させて、半導体基板１０に形成された凹部１００内に配置された振動子２１、２２を形成するステップとを含む。
【００１１】
振動子２１、２２は梁型の振動子であり、半導体装置１は、振動子２１と振動子２２間の距離に依存する静電量容量の変動を用いて加速度を検出する静電容量型加速度センサである。半導体基板１０には、例えばシリコン基板を採用可能である。
【００１２】
振動子２１は、両端が半導体基板１０に固定されて凹部１００内に配置された中心ストライプ部と、中心ストライプ部に固定された固定端側から凹部１００内に自由端が延伸する複数の梁部とを有するフィッシュボーン構造の梁型振動子である。振動子２２は、凹部１００を囲む周辺部において半導体基板１０に固定された固定端と凹部１００内に延在する自由端とを有する梁型振動子である。振動子２２の固定端と自由端との間に、絶縁分離領域３０が形成される。図１に示すように、自由端と半導体基板１０との間に絶縁分離領域３０が形成された振動子２２の梁部と、自由端が半導体基板１０と電気的に接続する振動子２１の梁部とが交互に配列され、振動子２１の自由端と振動子２２の自由端は凹部１００内で交差指状に配置される。
【００１３】
図１のＩＩａ−ＩＩａ方向に沿った断面図を図２（ａ）に、ＩＩｂ−ＩＩｂ方向に沿った断面図を図２（ｂ）に、図１のＩＩｃ−ＩＩｃ方向に沿った断面図を図２（ｃ）にそれぞれ示す。また、図１の領域Ｄの斜視図を図２（ｄ）に示す。
【００１４】
図２（ａ）に示すように、振動子２１、２２の側面上に側面絶縁膜４０が形成されている。振動子２１、２２の上面上に上面酸化膜５０が形成され、上面酸化膜５０上にＰＳＧ膜５２が形成されている。振動子２１、２２の下面は凹部１００内で露出している。
【００１５】
図２（ｂ）に示すように、振動子２２上の上面酸化膜５０及びＰＳＧ膜５２の一部を除去して開口部５５が形成されている。開口部５５において振動子２２と電気的に接続する金属電極６２が、ＰＳＧ膜５２上に形成されている。図１では、開口部５５を破線で示している。
【００１６】
図２（ｃ）に示すように、半導体基板１０上の上面酸化膜５０及びＰＳＧ膜５２の一部を除去して開口部５５が形成され、開口部５５において半導体基板１０と接する金属電極６１がＰＳＧ膜５２上に形成されている。金属電極６１は、半導体基板１０を介して振動子２１と電気的に接続する
振動子２１、２２は凹部１００内に自由端が延在する梁型振動子であり、振動子２１、２２の自由端は外部からの衝撃等の外因に応じて位置が変化する。振動子２１の自由端と振動子２２の自由端は交差指状に配置されるため、振動子２１、２２の位置が変化すると、振動子２１と振動子２２間の静電容量が変化する。
【００１７】
半導体装置１の動作例を以下に説明する。半導体装置１に外力が加わると、外力の影響により振動子２１と振動子２２間の距離が変化する。振動子２１と振動子２２間に電圧を印加した状態で半導体装置１に外力が加わると、振動子２１と振動子２２間の距離の変化は、静電容量の変化として検知される。半導体装置１は、検知された静電容量の変化を検出信号で信号処理回路（図示略）に伝達する。信号処理回路は、検出信号を処理して半導体装置１に生じた加速度を検出する。つまり、半導体装置１は、振動子２１と振動子２２間の静電容量の変化に基づいて加速度を検出する加速度検出装置の一部である。信号処理回路は、半導体装置１と同一チップ上に配置してもよいし、半導体装置１が配置されたチップと異なるチップ上に配置してもよい。
【００１８】
振動子２２と半導体基板１０の間に、振動子２２と半導体基板１０とを電気的に分離する絶縁分離領域３０が配置される。このため、振動子２１と振動子２２がキャパシタプレートとして機能する。振動子２２からの電気信号は、金属電極６２を介して半導体装置１の外部に出力される。振動子２１からの電気信号は、半導体基板１０と接触する金属電極６１を介して半導体装置１の外部に出力される。
【００１９】
図１に示した半導体装置１では、感度をよくするために、振動子２１の半導体基板１０との接続部分をバネ形状にして振動子２１を振動しやすくしている。このため、半導体基板１０を介して振動子２１からの電気信号を金属電極６１に伝達する構成を採用している。しかし、振動子２１と半導体基板１０との間にも絶縁分離領域３０を設け、振動子２１と金属電極６１を直接接続してもよい。
【００２０】
図３〜図１２を参照して、本発明の実施の形態に係る半導体装置の製造方法を説明する。図３〜図１２において、図（ａ）は図２（ａ）と同方向に沿った断面図であり、図（ｂ）は図２（ｂ）と同方向に沿った断面図であり、図（ｃ）は図２（ｃ）と同方向に沿った断面図である。また、図（ｄ）は図１の領域Ｄと同領域の斜視図、図（ｅ）は上面図である。図３〜図１２の図（ａ）〜図（ｃ）の切断面の方向、及び図（ｄ）の領域Ｄの位置を、図（ｅ）に示す。なお、以下に述べる半導体装置の製造方法は一例であり、この変形例を含めて、これ以外の種々の製造方法により実現可能であることは勿論である。
【００２１】
（イ）図３（ａ）〜図３（ｅ）に示すように、シリコン基板である半導体基板１０の上面を熱酸化して上面酸化膜５０を形成する。上面酸化膜５０の膜厚は、例えば５００ｎｍ程度である。図４（ａ）〜図４（ｅ）に示すように、上面酸化膜５０上にＣＶＤ法等によって膜厚１μｍ程度のＰＳＧ膜５２を形成し、上面酸化膜５０とＰＳＧ膜５２とが積層された上面絶縁膜を形成する。
【００２２】
（ロ）フォトリソグラフィ技術を用いて、フォトレジスト膜をマスクにした選択的エッチングにより上面絶縁膜の一部を除去し、図５（ａ）〜図５（ｅ）に示すように、開口部５５を形成する。
【００２３】
（ハ）後述する窒化シリコン（ＳｉＮ）膜５４による結晶欠陥を防止するために、開口部５５で露出した半導体基板１０の上面を５０ｎｍ程度熱酸化し、図６（ａ）〜図６（ｅ）に示すように犠牲酸化膜５６を形成する。
【００２４】
（ニ）半導体基板１０の全面に、減圧ＣＶＤ法等によって膜厚１５０〜３５０ｎｍ程度のＳｉＮ膜５４を形成する。次いで、フォトリソグラフィ技術等を用いてＳｉＮ膜５４、ＰＳＧ膜５２及び上面酸化膜５０をパターニングし、半導体基板１０の上面の一部を露出させる。具体的には、図７（ａ）〜図７（ｅ）に示すように、凹部１００が形成される領域の半導体基板１０の上面が露出された開口部４１０、及び絶縁分離領域３０が形成される領域の半導体基板１０の上面が露出された開口部３１０を形成する。振動子２１、２２間の距離である開口部４１０の幅ｄ１は、例えば２μｍである。絶縁分離領域３０が延伸する方向と垂直方向の開口部３１０の幅ｄ２は、例えば０．５μｍである。
【００２５】
（ホ）パターニングされたＳｉＮ膜５４をマスクにして半導体基板１０の上面をエッチングし、図８（ａ）〜図８（ｅ）に示すように、側面溝４２０を形成し、振動子２１、２２の側面を露出させる。側面溝４２０の形成と同時に、分離溝３２０を形成する。側面溝４２０及び分離溝３２０の深さは例えば２５μｍ程度である。側面溝４２０及び分離溝３２０を形成するエッチングには、深堀り反応性イオンエッチング（Ｄ−ＲＩＥ）法を用いたボッシュ法等が採用可能である。
【００２６】
（ヘ）図９（ａ）〜図９（ｅ）に示すように、側面溝４２０の表面を熱酸化して、側面絶縁膜４０及び底面絶縁膜４２を形成する。側面絶縁膜４０及び底面絶縁膜４２の膜厚は、例えば１〜２μｍ程度である。側面溝４２０の表面の熱酸化と同時に分離溝３２０の表面を熱酸化して、分離溝３２０を熱酸化膜で埋め込んだ絶縁分離領域３０を形成する。なお、分離溝３２０が酸化膜で埋め込まれると、分離溝３２０の表面での熱酸化プロセスは停止する。
【００２７】
（ト）図１０（ａ）〜図１０（ｅ）に示すように、ＳｉＮ膜５４を除去する。次いで、開口部５５の底面に露出された犠牲酸化膜５６を、バッファードフッ酸又は希フッ酸を用いて除去する。
【００２８】
（チ）図１１（ａ）〜図１１（ｅ）に示すように、リフトオフ法等を用いて、所望のパターンの金属電極６１、６２を形成する。金属電極６１、６２には、アルミニウム（Ａｌ）膜や銅（Ｃｕ）膜等が採用可能である。例えば、リフトオフ用のフォトレジスト膜を半導体基板１０の上面全体に成膜した後、フォトリソグラフィ技術等を用いてフォトレジスト膜をパターニングする。その後、スパッタ法又は蒸着法により半導体基板１０の上面全体に膜厚１〜３μｍ程度のＡｌ膜を形成する。そして、フォトレジスト膜を用いたリフトオフ法によりＡｌ膜の一部を除去し、Ａｌ膜からなる金属電極６１、６２を所望のパターンに形成する。具体的には、開口部５５において振動子２１と半導体基板１０を介して電気的に接続する金属電極６１、及び開口部５５において振動子２２と電気的に接続する金属電極６２が、ＰＳＧ膜５２上にそれぞれ形成される。振動子２１と振動子２２間で検知された静電容量の変化は、金属電極６１、６２を介して半導体装置１の外部に出力される。
【００２９】
（リ）図１２（ａ）〜図１２（ｅ）に示すように、側面溝４２０の底部に露出された底面絶縁膜４２をＲＩＥ法により除去する。ＲＩＥ法を用いるため、側面絶縁膜４０はエッチングされずに側面溝４２０の側面上に残る。
【００３０】
（ヌ）ＰＳＧ膜５２、側面絶縁膜４０をマスクにして半導体基板１０の露出した上面をエッチング除去し、振動子２１、２２の下面を露出させる。半導体基板１０のエッチングには、二フッ化キセノン（ＸｅＦ2）を使用した等方性エッチャー等が使用可能である。上記の半導体基板１０のエッチングによって、半導体基板１０の上面に凹部１００が形成され、振動子２１、２２が凹部１００内に配置される。以上により、図１に示した半導体装置１が完成する。
【００３１】
上記では、ＰＳＧ膜５２を形成する工程の直後に、図５（ａ）〜図５（ｅ）に示したように開口部５５を形成する方法を示した。しかし、例えば 図９（ａ）〜図９（ｅ）に示した側面絶縁膜４０及び絶縁分離領域３０を形成する工程の後で、開口部５５を形成してもよい。
【００３２】
以上に説明したように、振動子２１、２２の側面上に配置される側面絶縁膜４０、及び分離溝３２０を酸化膜で埋め込んだ絶縁分離領域３０が、熱酸化によって形成される。このため、分離溝３２０の溝の幅ｄ２は１μｍ以下であることが好ましい。例えば幅ｄ２が１μｍの場合は、熱酸化により半導体基板１０の側面上に形成される側面絶縁膜４０の膜厚は２μｍ程度に設定される。また、幅ｄ２が０．５μｍの場合は、側面絶縁膜４０の膜厚は１．５μｍ程度でもよい。絶縁分離領域３０と側面絶縁膜４０を同時に形成する場合は、絶縁分離領域３０の上面を平坦にするために、幅ｄ２の１．５倍程度の厚さに側面絶縁膜４０を形成することが好ましい。熱酸化時間が長すぎると、絶縁分離領域３０の上面が粗くなるためである。
【００３３】
上記のように幅ｄ２を微細にすることにより、熱酸化工程のみで分離溝３２０を酸化膜で埋め込むことができる。熱酸化工程によって側面溝４２０及び分離溝３２０を同時に形成することにより、側面絶縁膜４０と絶縁分離領域３０の位置合わせ精度が向上すると共に、製造工程数を削減できる。
【００３４】
また、半導体装置１では、振動子２１、２２の側面が側面絶縁膜４０で覆われているため、側面絶縁膜４０より深い位置の半導体基板１０が基板厚さ方向に水平な方向にもエッチングされて、振動子２１、２２の下面が露出される。したがって、振動子２１、２２の厚みは側面溝４２０の深さによって決まる。つまり、振動子２１、２２の厚みはＤ−ＲＩＥ装置の性能に依存する。例えばアスペクト比が６０〜１００のＤ−ＲＩＥ装置を使用すれば、幅ｄ２が１μｍの場合に振動子２１、２２の厚みは６０〜１００μｍまで可能である。一方、側面絶縁膜４０をＣＶＤ法で形成する場合は、側面絶縁膜４０を安定して形成できる深さは２０〜２５μｍ程度である。
【００３５】
なお、振動子２１、２２の下面は絶縁膜で覆われていないため、凹部１００を形成する際に振動子２１、２２の下面が若干エッチングされる。しかし、凹部１００に露出した絶縁分離領域３０の下面と振動子２１、２２の下面はほぼ同一平面レベルにある。
【００３６】
以上のように、図３〜図１２を参照して説明した半導体装置１の製造法では、振動子２１、２２の側面を露出させるための側面溝４２０の形成と、分離溝３２０の形成とが同時に行われる。このため、Ｄ−ＲＩＥ装置を使用する工程は１回である。また、振動子２１、２２の側面上の側面絶縁膜４０と分離溝３２０を埋め込む絶縁分離領域３０が、熱酸化によって形成される。このため、ＣＶＤ法によって側面絶縁膜４０を形成する方法等と異なり、側面絶縁膜４０の膜厚が均一になり、且つ膜質が安定する。したがって、本発明の実施の形態に係る半導体装置の製造法によれば、製造工程の増大が抑制され、且つ振動子間の静電容量が安定した半導体装置の製造方法を提供できる。
【００３７】
＜変形例＞
図１０（ａ）〜図１０（ｅ）では、振動子２１、２２上のＳｉＮ膜５４をすべて除去する例を示した。ただし、縦方向の加速度を検出する場合には、振動子２１、２２のいずれか一方について、振動子上にＳｉＮ膜５４の一部を残してもよい。ここで「縦方向」とは、半導体基板１０の厚さ方向である。図１３は振動子２２上のＳｉＮ膜５４を除去しない例を示す。図１３は、図１０（ｂ）と同じ領域の断面図である。
【００３８】
振動子２１と振動子２２のいずれかの上面にＳｉＮ膜５４を残した場合、応力の差によって梁の反り方が振動子２１と振動子２２とで異なる。図１４に示したように振動子２２上にＳｉＮ膜５４を残した場合は、図１５に示すように、振動子２２の自由端の上面が振動子２１の自由端の上面より高くなる。これにより、縦方向の加速度を検出することができる。
【００３９】
（その他の実施の形態）
上記のように、本発明は実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００４０】
既に述べた実施の形態の説明においては、半導体装置１が振動子２１、２２からなる一組の振動子組を有する例を示した。しかし、二組の振動子組を用いて、Ｘ方向とＹ方向の加速度を検出する加速度センサを構成してもよい。Ｘ方向の加速度を検出する加速度センサとＹ方向の加速度を検出する加速度センサとでは、振動子の自由端が延伸する方向が互いに垂直になるように配置する。或いは、図１３〜図１５で説明した縦方向（基板厚さ方向）の加速度を検出する振動子組を更に追加し、３次元の加速度を検出する加速度センサを構成してもよい。
【００４１】
また、半導体装置１が加速度センサである例を示したが、半導体装置１がＭＥＭＳ素子以外の、例えばＳＡＷ素子或いはＦＢＡＲであってもよい。また、振動子を有する半導体装置であれば、加速度センサ以外の、例えばジャイロセンサ等の製造方法にも本発明は適用可能である。
【００４２】
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【図面の簡単な説明】
【００４３】
【図１】本発明の実施の形態に係る半導体装置の製造方法で製造される半導体装置の構成を示す模式図である。
【図２】図１に示した半導体装置の断面図であり、図２（ａ）は図１のＩＩａ−ＩＩａ方向に沿った断面図、図２（ｂ）は図１のＩＩｂ−ＩＩｂ方向に沿った断面図、図２（ｃ）は図１のＩＩｃ−ＩＩｃ方向に沿った断面図、図２（ｄ）は図１の領域Ｄの斜視図である。
【図３】本発明の実施の形態に係る半導体装置の製造方法を説明するための工程図である（その１）。
【図４】本発明の実施の形態に係る半導体装置の製造方法を説明するための工程図である（その２）。
【図５】本発明の実施の形態に係る半導体装置の製造方法を説明するための工程図である（その３）。
【図６】本発明の実施の形態に係る半導体装置の製造方法を説明するための工程図である（その４）。
【図７】本発明の実施の形態に係る半導体装置の製造方法を説明するための工程図である（その５）。
【図８】本発明の実施の形態に係る半導体装置の製造方法を説明するための工程図である（その６）。
【図９】本発明の実施の形態に係る半導体装置の製造方法を説明するための工程図である（その７）。
【図１０】本発明の実施の形態に係る半導体装置の製造方法を説明するための工程図である（その８）。
【図１１】本発明の実施の形態に係る半導体装置の製造方法を説明するための工程図である（その９）。
【図１２】本発明の実施の形態に係る半導体装置の製造方法を説明するための工程図である（その１０）。
【図１３】本発明の実施の形態の変形例に係る半導体装置の製造方法を説明するための工程断面図である。
【図１４】本発明の実施の形態の変形例に係る半導体装置の振動子を示す模式図である。
【図１５】本発明の実施の形態の変形例に係る半導体装置の振動子の自由端を示す模式図である。
【符号の説明】
【００４４】
１…半導体装置
１０…半導体基板
２１、２２…振動子
３０…絶縁分離領域
４０…側面絶縁膜
４２…底面絶縁膜
５０…上面酸化膜
５２…ＰＳＧ膜
５４…ＳｉＮ膜
５５…開口部
５６…犠牲酸化膜
６１、６２…金属電極
１００…凹部
３１０…開口部
３２０…分離溝
４１０…開口部
４２０…側面溝
【技術分野】
【０００１】
本発明は、梁型の振動子を備える半導体装置の製造方法に関する。
【背景技術】
【０００２】
梁型の振動子を備えるＭＥＭＳ（Micro Electro Mechanical System）素子、表面弾性波（ＳＡＷ）素子、圧電材料を使用した圧電薄膜共振器（ＦＢＡＲ）等の半導体装置が、加速度センサやジャイロセンサ等に使用されている。例えば、２つの振動子間の静電容量の変化を検知して加速度を検出する静電容量型加速度センサ等が実用化されている。
【０００３】
自由端を有する梁型の振動子を形成するために、シリコン基板上に絶縁膜層とシリコン層を積層したＳＯＩ基板が一般的に使用されている。絶縁膜層は犠牲層として使用され、シリコン層が自由端として使用される。一方、犠牲層を用いない製造方法も提案されている（例えば、特許文献１参照。）。犠牲層を用いない製造方法では、振動子の自由端とシリコン基板に固定された振動子の固定端との間に形成したアイソレーション用トレンチに絶縁性材料を充填して、振動子の自由端とシリコン基板との間に絶縁分離領域が形成される。
【特許文献１】特表２００２−５１０１３９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記に提案された犠牲層を用いない製造方法においては、絶縁分離領域を形成するエッチングと振動子を形成するエッチングのために、深堀り反応性イオンエッチング（Ｄ−ＲＩＥ）工程が２回必要であり、工程数や工程時間が増大する。更に、化学気相成長（ＣＶＤ）法によって振動子の側面に側面絶縁膜を形成するため、振動子の下面に近いほど側面絶縁膜が薄くなり、側面絶縁膜の膜厚が均一にならないという問題があった。振動子の側面絶縁膜の膜厚が均一でないと、振動子間の静電容量の変化を検知する半導体装置の特性が不安定になる。
【０００５】
上記問題点を鑑み、本発明は、製造工程の増大が抑制され、且つ振動子間の静電容量が安定した半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様によれば、半導体基板の上面に形成された凹部内に自由端が延在し、半導体基板に固定端が固定された複数の梁型の振動子を備える半導体装置の製造方法であって、（イ）半導体基板の上面の一部をエッチングして、振動子の側面を露出させると同時に、振動子と半導体基板間の絶縁分離領域が形成される分離溝を形成するステップと、（ロ）分離溝の表面を熱酸化して、分離溝を酸化膜で埋め込んだ絶縁分離領域を形成するステップと、（ハ）振動子の側面を熱酸化して、側面保護膜を形成するステップと、（ニ）側面保護膜をマスクにした半導体基板のエッチングにより振動子の下面を露出させて、半導体基板に形成された凹部内に配置された振動子を形成するステップとを含む半導体装置の製造方法が提供される。
【発明の効果】
【０００７】
本発明によれば、製造工程の増大が抑制され、且つ振動子間の静電容量が安定した半導体装置の製造方法を提供できる。
【発明を実施するための最良の形態】
【０００８】
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【０００９】
又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
【００１０】
本発明の実施の形態における半導体装置の製造方法は、図１に示すような、半導体基板１０の上面に形成された凹部１００内に自由端が延在し、半導体基板１０に固定端が固定された梁型の振動子２１、２２を備える半導体装置１の製造方法である。即ち、半導体基板１０の上面の一部をエッチングして、振動子２１、２２の側面を露出させると同時に、振動子２２と半導体基板１０間の絶縁分離領域３０が形成される分離溝を形成するステップと、分離溝の表面を熱酸化して、分離溝を酸化膜で埋め込んだ絶縁分離領域３０を形成するステップと、振動子２１、２２の側面を熱酸化して、側面保護膜を形成するステップと、側面保護膜をマスクにした半導体基板１０のエッチングにより振動子２１、２２の下面を露出させて、半導体基板１０に形成された凹部１００内に配置された振動子２１、２２を形成するステップとを含む。
【００１１】
振動子２１、２２は梁型の振動子であり、半導体装置１は、振動子２１と振動子２２間の距離に依存する静電量容量の変動を用いて加速度を検出する静電容量型加速度センサである。半導体基板１０には、例えばシリコン基板を採用可能である。
【００１２】
振動子２１は、両端が半導体基板１０に固定されて凹部１００内に配置された中心ストライプ部と、中心ストライプ部に固定された固定端側から凹部１００内に自由端が延伸する複数の梁部とを有するフィッシュボーン構造の梁型振動子である。振動子２２は、凹部１００を囲む周辺部において半導体基板１０に固定された固定端と凹部１００内に延在する自由端とを有する梁型振動子である。振動子２２の固定端と自由端との間に、絶縁分離領域３０が形成される。図１に示すように、自由端と半導体基板１０との間に絶縁分離領域３０が形成された振動子２２の梁部と、自由端が半導体基板１０と電気的に接続する振動子２１の梁部とが交互に配列され、振動子２１の自由端と振動子２２の自由端は凹部１００内で交差指状に配置される。
【００１３】
図１のＩＩａ−ＩＩａ方向に沿った断面図を図２（ａ）に、ＩＩｂ−ＩＩｂ方向に沿った断面図を図２（ｂ）に、図１のＩＩｃ−ＩＩｃ方向に沿った断面図を図２（ｃ）にそれぞれ示す。また、図１の領域Ｄの斜視図を図２（ｄ）に示す。
【００１４】
図２（ａ）に示すように、振動子２１、２２の側面上に側面絶縁膜４０が形成されている。振動子２１、２２の上面上に上面酸化膜５０が形成され、上面酸化膜５０上にＰＳＧ膜５２が形成されている。振動子２１、２２の下面は凹部１００内で露出している。
【００１５】
図２（ｂ）に示すように、振動子２２上の上面酸化膜５０及びＰＳＧ膜５２の一部を除去して開口部５５が形成されている。開口部５５において振動子２２と電気的に接続する金属電極６２が、ＰＳＧ膜５２上に形成されている。図１では、開口部５５を破線で示している。
【００１６】
図２（ｃ）に示すように、半導体基板１０上の上面酸化膜５０及びＰＳＧ膜５２の一部を除去して開口部５５が形成され、開口部５５において半導体基板１０と接する金属電極６１がＰＳＧ膜５２上に形成されている。金属電極６１は、半導体基板１０を介して振動子２１と電気的に接続する
振動子２１、２２は凹部１００内に自由端が延在する梁型振動子であり、振動子２１、２２の自由端は外部からの衝撃等の外因に応じて位置が変化する。振動子２１の自由端と振動子２２の自由端は交差指状に配置されるため、振動子２１、２２の位置が変化すると、振動子２１と振動子２２間の静電容量が変化する。
【００１７】
半導体装置１の動作例を以下に説明する。半導体装置１に外力が加わると、外力の影響により振動子２１と振動子２２間の距離が変化する。振動子２１と振動子２２間に電圧を印加した状態で半導体装置１に外力が加わると、振動子２１と振動子２２間の距離の変化は、静電容量の変化として検知される。半導体装置１は、検知された静電容量の変化を検出信号で信号処理回路（図示略）に伝達する。信号処理回路は、検出信号を処理して半導体装置１に生じた加速度を検出する。つまり、半導体装置１は、振動子２１と振動子２２間の静電容量の変化に基づいて加速度を検出する加速度検出装置の一部である。信号処理回路は、半導体装置１と同一チップ上に配置してもよいし、半導体装置１が配置されたチップと異なるチップ上に配置してもよい。
【００１８】
振動子２２と半導体基板１０の間に、振動子２２と半導体基板１０とを電気的に分離する絶縁分離領域３０が配置される。このため、振動子２１と振動子２２がキャパシタプレートとして機能する。振動子２２からの電気信号は、金属電極６２を介して半導体装置１の外部に出力される。振動子２１からの電気信号は、半導体基板１０と接触する金属電極６１を介して半導体装置１の外部に出力される。
【００１９】
図１に示した半導体装置１では、感度をよくするために、振動子２１の半導体基板１０との接続部分をバネ形状にして振動子２１を振動しやすくしている。このため、半導体基板１０を介して振動子２１からの電気信号を金属電極６１に伝達する構成を採用している。しかし、振動子２１と半導体基板１０との間にも絶縁分離領域３０を設け、振動子２１と金属電極６１を直接接続してもよい。
【００２０】
図３〜図１２を参照して、本発明の実施の形態に係る半導体装置の製造方法を説明する。図３〜図１２において、図（ａ）は図２（ａ）と同方向に沿った断面図であり、図（ｂ）は図２（ｂ）と同方向に沿った断面図であり、図（ｃ）は図２（ｃ）と同方向に沿った断面図である。また、図（ｄ）は図１の領域Ｄと同領域の斜視図、図（ｅ）は上面図である。図３〜図１２の図（ａ）〜図（ｃ）の切断面の方向、及び図（ｄ）の領域Ｄの位置を、図（ｅ）に示す。なお、以下に述べる半導体装置の製造方法は一例であり、この変形例を含めて、これ以外の種々の製造方法により実現可能であることは勿論である。
【００２１】
（イ）図３（ａ）〜図３（ｅ）に示すように、シリコン基板である半導体基板１０の上面を熱酸化して上面酸化膜５０を形成する。上面酸化膜５０の膜厚は、例えば５００ｎｍ程度である。図４（ａ）〜図４（ｅ）に示すように、上面酸化膜５０上にＣＶＤ法等によって膜厚１μｍ程度のＰＳＧ膜５２を形成し、上面酸化膜５０とＰＳＧ膜５２とが積層された上面絶縁膜を形成する。
【００２２】
（ロ）フォトリソグラフィ技術を用いて、フォトレジスト膜をマスクにした選択的エッチングにより上面絶縁膜の一部を除去し、図５（ａ）〜図５（ｅ）に示すように、開口部５５を形成する。
【００２３】
（ハ）後述する窒化シリコン（ＳｉＮ）膜５４による結晶欠陥を防止するために、開口部５５で露出した半導体基板１０の上面を５０ｎｍ程度熱酸化し、図６（ａ）〜図６（ｅ）に示すように犠牲酸化膜５６を形成する。
【００２４】
（ニ）半導体基板１０の全面に、減圧ＣＶＤ法等によって膜厚１５０〜３５０ｎｍ程度のＳｉＮ膜５４を形成する。次いで、フォトリソグラフィ技術等を用いてＳｉＮ膜５４、ＰＳＧ膜５２及び上面酸化膜５０をパターニングし、半導体基板１０の上面の一部を露出させる。具体的には、図７（ａ）〜図７（ｅ）に示すように、凹部１００が形成される領域の半導体基板１０の上面が露出された開口部４１０、及び絶縁分離領域３０が形成される領域の半導体基板１０の上面が露出された開口部３１０を形成する。振動子２１、２２間の距離である開口部４１０の幅ｄ１は、例えば２μｍである。絶縁分離領域３０が延伸する方向と垂直方向の開口部３１０の幅ｄ２は、例えば０．５μｍである。
【００２５】
（ホ）パターニングされたＳｉＮ膜５４をマスクにして半導体基板１０の上面をエッチングし、図８（ａ）〜図８（ｅ）に示すように、側面溝４２０を形成し、振動子２１、２２の側面を露出させる。側面溝４２０の形成と同時に、分離溝３２０を形成する。側面溝４２０及び分離溝３２０の深さは例えば２５μｍ程度である。側面溝４２０及び分離溝３２０を形成するエッチングには、深堀り反応性イオンエッチング（Ｄ−ＲＩＥ）法を用いたボッシュ法等が採用可能である。
【００２６】
（ヘ）図９（ａ）〜図９（ｅ）に示すように、側面溝４２０の表面を熱酸化して、側面絶縁膜４０及び底面絶縁膜４２を形成する。側面絶縁膜４０及び底面絶縁膜４２の膜厚は、例えば１〜２μｍ程度である。側面溝４２０の表面の熱酸化と同時に分離溝３２０の表面を熱酸化して、分離溝３２０を熱酸化膜で埋め込んだ絶縁分離領域３０を形成する。なお、分離溝３２０が酸化膜で埋め込まれると、分離溝３２０の表面での熱酸化プロセスは停止する。
【００２７】
（ト）図１０（ａ）〜図１０（ｅ）に示すように、ＳｉＮ膜５４を除去する。次いで、開口部５５の底面に露出された犠牲酸化膜５６を、バッファードフッ酸又は希フッ酸を用いて除去する。
【００２８】
（チ）図１１（ａ）〜図１１（ｅ）に示すように、リフトオフ法等を用いて、所望のパターンの金属電極６１、６２を形成する。金属電極６１、６２には、アルミニウム（Ａｌ）膜や銅（Ｃｕ）膜等が採用可能である。例えば、リフトオフ用のフォトレジスト膜を半導体基板１０の上面全体に成膜した後、フォトリソグラフィ技術等を用いてフォトレジスト膜をパターニングする。その後、スパッタ法又は蒸着法により半導体基板１０の上面全体に膜厚１〜３μｍ程度のＡｌ膜を形成する。そして、フォトレジスト膜を用いたリフトオフ法によりＡｌ膜の一部を除去し、Ａｌ膜からなる金属電極６１、６２を所望のパターンに形成する。具体的には、開口部５５において振動子２１と半導体基板１０を介して電気的に接続する金属電極６１、及び開口部５５において振動子２２と電気的に接続する金属電極６２が、ＰＳＧ膜５２上にそれぞれ形成される。振動子２１と振動子２２間で検知された静電容量の変化は、金属電極６１、６２を介して半導体装置１の外部に出力される。
【００２９】
（リ）図１２（ａ）〜図１２（ｅ）に示すように、側面溝４２０の底部に露出された底面絶縁膜４２をＲＩＥ法により除去する。ＲＩＥ法を用いるため、側面絶縁膜４０はエッチングされずに側面溝４２０の側面上に残る。
【００３０】
（ヌ）ＰＳＧ膜５２、側面絶縁膜４０をマスクにして半導体基板１０の露出した上面をエッチング除去し、振動子２１、２２の下面を露出させる。半導体基板１０のエッチングには、二フッ化キセノン（ＸｅＦ2）を使用した等方性エッチャー等が使用可能である。上記の半導体基板１０のエッチングによって、半導体基板１０の上面に凹部１００が形成され、振動子２１、２２が凹部１００内に配置される。以上により、図１に示した半導体装置１が完成する。
【００３１】
上記では、ＰＳＧ膜５２を形成する工程の直後に、図５（ａ）〜図５（ｅ）に示したように開口部５５を形成する方法を示した。しかし、例えば 図９（ａ）〜図９（ｅ）に示した側面絶縁膜４０及び絶縁分離領域３０を形成する工程の後で、開口部５５を形成してもよい。
【００３２】
以上に説明したように、振動子２１、２２の側面上に配置される側面絶縁膜４０、及び分離溝３２０を酸化膜で埋め込んだ絶縁分離領域３０が、熱酸化によって形成される。このため、分離溝３２０の溝の幅ｄ２は１μｍ以下であることが好ましい。例えば幅ｄ２が１μｍの場合は、熱酸化により半導体基板１０の側面上に形成される側面絶縁膜４０の膜厚は２μｍ程度に設定される。また、幅ｄ２が０．５μｍの場合は、側面絶縁膜４０の膜厚は１．５μｍ程度でもよい。絶縁分離領域３０と側面絶縁膜４０を同時に形成する場合は、絶縁分離領域３０の上面を平坦にするために、幅ｄ２の１．５倍程度の厚さに側面絶縁膜４０を形成することが好ましい。熱酸化時間が長すぎると、絶縁分離領域３０の上面が粗くなるためである。
【００３３】
上記のように幅ｄ２を微細にすることにより、熱酸化工程のみで分離溝３２０を酸化膜で埋め込むことができる。熱酸化工程によって側面溝４２０及び分離溝３２０を同時に形成することにより、側面絶縁膜４０と絶縁分離領域３０の位置合わせ精度が向上すると共に、製造工程数を削減できる。
【００３４】
また、半導体装置１では、振動子２１、２２の側面が側面絶縁膜４０で覆われているため、側面絶縁膜４０より深い位置の半導体基板１０が基板厚さ方向に水平な方向にもエッチングされて、振動子２１、２２の下面が露出される。したがって、振動子２１、２２の厚みは側面溝４２０の深さによって決まる。つまり、振動子２１、２２の厚みはＤ−ＲＩＥ装置の性能に依存する。例えばアスペクト比が６０〜１００のＤ−ＲＩＥ装置を使用すれば、幅ｄ２が１μｍの場合に振動子２１、２２の厚みは６０〜１００μｍまで可能である。一方、側面絶縁膜４０をＣＶＤ法で形成する場合は、側面絶縁膜４０を安定して形成できる深さは２０〜２５μｍ程度である。
【００３５】
なお、振動子２１、２２の下面は絶縁膜で覆われていないため、凹部１００を形成する際に振動子２１、２２の下面が若干エッチングされる。しかし、凹部１００に露出した絶縁分離領域３０の下面と振動子２１、２２の下面はほぼ同一平面レベルにある。
【００３６】
以上のように、図３〜図１２を参照して説明した半導体装置１の製造法では、振動子２１、２２の側面を露出させるための側面溝４２０の形成と、分離溝３２０の形成とが同時に行われる。このため、Ｄ−ＲＩＥ装置を使用する工程は１回である。また、振動子２１、２２の側面上の側面絶縁膜４０と分離溝３２０を埋め込む絶縁分離領域３０が、熱酸化によって形成される。このため、ＣＶＤ法によって側面絶縁膜４０を形成する方法等と異なり、側面絶縁膜４０の膜厚が均一になり、且つ膜質が安定する。したがって、本発明の実施の形態に係る半導体装置の製造法によれば、製造工程の増大が抑制され、且つ振動子間の静電容量が安定した半導体装置の製造方法を提供できる。
【００３７】
＜変形例＞
図１０（ａ）〜図１０（ｅ）では、振動子２１、２２上のＳｉＮ膜５４をすべて除去する例を示した。ただし、縦方向の加速度を検出する場合には、振動子２１、２２のいずれか一方について、振動子上にＳｉＮ膜５４の一部を残してもよい。ここで「縦方向」とは、半導体基板１０の厚さ方向である。図１３は振動子２２上のＳｉＮ膜５４を除去しない例を示す。図１３は、図１０（ｂ）と同じ領域の断面図である。
【００３８】
振動子２１と振動子２２のいずれかの上面にＳｉＮ膜５４を残した場合、応力の差によって梁の反り方が振動子２１と振動子２２とで異なる。図１４に示したように振動子２２上にＳｉＮ膜５４を残した場合は、図１５に示すように、振動子２２の自由端の上面が振動子２１の自由端の上面より高くなる。これにより、縦方向の加速度を検出することができる。
【００３９】
（その他の実施の形態）
上記のように、本発明は実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００４０】
既に述べた実施の形態の説明においては、半導体装置１が振動子２１、２２からなる一組の振動子組を有する例を示した。しかし、二組の振動子組を用いて、Ｘ方向とＹ方向の加速度を検出する加速度センサを構成してもよい。Ｘ方向の加速度を検出する加速度センサとＹ方向の加速度を検出する加速度センサとでは、振動子の自由端が延伸する方向が互いに垂直になるように配置する。或いは、図１３〜図１５で説明した縦方向（基板厚さ方向）の加速度を検出する振動子組を更に追加し、３次元の加速度を検出する加速度センサを構成してもよい。
【００４１】
また、半導体装置１が加速度センサである例を示したが、半導体装置１がＭＥＭＳ素子以外の、例えばＳＡＷ素子或いはＦＢＡＲであってもよい。また、振動子を有する半導体装置であれば、加速度センサ以外の、例えばジャイロセンサ等の製造方法にも本発明は適用可能である。
【００４２】
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【図面の簡単な説明】
【００４３】
【図１】本発明の実施の形態に係る半導体装置の製造方法で製造される半導体装置の構成を示す模式図である。
【図２】図１に示した半導体装置の断面図であり、図２（ａ）は図１のＩＩａ−ＩＩａ方向に沿った断面図、図２（ｂ）は図１のＩＩｂ−ＩＩｂ方向に沿った断面図、図２（ｃ）は図１のＩＩｃ−ＩＩｃ方向に沿った断面図、図２（ｄ）は図１の領域Ｄの斜視図である。
【図３】本発明の実施の形態に係る半導体装置の製造方法を説明するための工程図である（その１）。
【図４】本発明の実施の形態に係る半導体装置の製造方法を説明するための工程図である（その２）。
【図５】本発明の実施の形態に係る半導体装置の製造方法を説明するための工程図である（その３）。
【図６】本発明の実施の形態に係る半導体装置の製造方法を説明するための工程図である（その４）。
【図７】本発明の実施の形態に係る半導体装置の製造方法を説明するための工程図である（その５）。
【図８】本発明の実施の形態に係る半導体装置の製造方法を説明するための工程図である（その６）。
【図９】本発明の実施の形態に係る半導体装置の製造方法を説明するための工程図である（その７）。
【図１０】本発明の実施の形態に係る半導体装置の製造方法を説明するための工程図である（その８）。
【図１１】本発明の実施の形態に係る半導体装置の製造方法を説明するための工程図である（その９）。
【図１２】本発明の実施の形態に係る半導体装置の製造方法を説明するための工程図である（その１０）。
【図１３】本発明の実施の形態の変形例に係る半導体装置の製造方法を説明するための工程断面図である。
【図１４】本発明の実施の形態の変形例に係る半導体装置の振動子を示す模式図である。
【図１５】本発明の実施の形態の変形例に係る半導体装置の振動子の自由端を示す模式図である。
【符号の説明】
【００４４】
１…半導体装置
１０…半導体基板
２１、２２…振動子
３０…絶縁分離領域
４０…側面絶縁膜
４２…底面絶縁膜
５０…上面酸化膜
５２…ＰＳＧ膜
５４…ＳｉＮ膜
５５…開口部
５６…犠牲酸化膜
６１、６２…金属電極
１００…凹部
３１０…開口部
３２０…分離溝
４１０…開口部
４２０…側面溝
【特許請求の範囲】
【請求項１】
半導体基板の上面に形成された凹部内に自由端が延在し、前記半導体基板に固定端が固定された複数の梁型の振動子を備える半導体装置の製造方法であって、
前記半導体基板の上面の一部をエッチングして、前記振動子の側面を露出させると同時に、前記振動子と前記半導体基板間の絶縁分離領域が形成される分離溝を形成するステップと、
前記分離溝の表面を熱酸化して、前記分離溝を酸化膜で埋め込んだ前記絶縁分離領域を形成するステップと、
前記振動子の前記側面を熱酸化して、側面保護膜を形成するステップと、
前記側面保護膜をマスクにした前記半導体基板のエッチングにより前記振動子の下面を露出させて、前記半導体基板に形成された前記凹部内に配置された前記振動子を形成するステップと
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記分離溝の表面の熱酸化と、前記振動子の前記側面の熱酸化を同時に行うことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記複数の振動子が、前記自由端と前記半導体基板との間に前記絶縁分離領域が形成された振動子と、前記自由端が前記半導体基板と電気的に接続する振動子とが、交互に配列されていることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記振動子上に上面絶縁膜を形成するステップと、
前記上面絶縁膜の一部を除去して開口部を形成するステップと、
前記開口部で前記振動子と電気的に接続する金属電極を前記上面絶縁膜上に形成するステップと
を更に含むことを特徴とする請求項１乃至３のいずれか１項に記載載の半導体装置の製造方法。
【請求項５】
前記上面絶縁膜が、前記半導体基板を熱酸化して形成された熱酸化膜を含むことを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記分離溝の幅が１μｍ以下であることを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置の製造方法。
【請求項７】
前記半導体基板がシリコン基板であることを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置の製造方法。
【請求項１】
半導体基板の上面に形成された凹部内に自由端が延在し、前記半導体基板に固定端が固定された複数の梁型の振動子を備える半導体装置の製造方法であって、
前記半導体基板の上面の一部をエッチングして、前記振動子の側面を露出させると同時に、前記振動子と前記半導体基板間の絶縁分離領域が形成される分離溝を形成するステップと、
前記分離溝の表面を熱酸化して、前記分離溝を酸化膜で埋め込んだ前記絶縁分離領域を形成するステップと、
前記振動子の前記側面を熱酸化して、側面保護膜を形成するステップと、
前記側面保護膜をマスクにした前記半導体基板のエッチングにより前記振動子の下面を露出させて、前記半導体基板に形成された前記凹部内に配置された前記振動子を形成するステップと
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記分離溝の表面の熱酸化と、前記振動子の前記側面の熱酸化を同時に行うことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記複数の振動子が、前記自由端と前記半導体基板との間に前記絶縁分離領域が形成された振動子と、前記自由端が前記半導体基板と電気的に接続する振動子とが、交互に配列されていることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記振動子上に上面絶縁膜を形成するステップと、
前記上面絶縁膜の一部を除去して開口部を形成するステップと、
前記開口部で前記振動子と電気的に接続する金属電極を前記上面絶縁膜上に形成するステップと
を更に含むことを特徴とする請求項１乃至３のいずれか１項に記載載の半導体装置の製造方法。
【請求項５】
前記上面絶縁膜が、前記半導体基板を熱酸化して形成された熱酸化膜を含むことを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記分離溝の幅が１μｍ以下であることを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置の製造方法。
【請求項７】
前記半導体基板がシリコン基板であることを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２０１０−１４７１５０（Ｐ２０１０−１４７１５０Ａ）
【公開日】平成２２年７月１日（２０１０．７．１）
【国際特許分類】
【出願番号】特願２００８−３２１０１４（Ｐ２００８−３２１０１４）
【出願日】平成２０年１２月１７日（２００８．１２．１７）
【出願人】（０００１１６０２４）ローム株式会社 (3,539)
【Ｆターム（参考）】
【公開日】平成２２年７月１日（２０１０．７．１）
【国際特許分類】
【出願日】平成２０年１２月１７日（２００８．１２．１７）
【出願人】（０００１１６０２４）ローム株式会社 (3,539)
【Ｆターム（参考）】
[ Back to top ]