半導体装置の製造装置および半導体装置の製造方法
【課題】レーザを照射して半導体ウエハにマーキングを施すことにより、半導体ウエハに大きな反りが生じ、半導体装置の製造が困難となる。
【解決手段】半導体基板１１が研削されて薄型化された半導体チップ１０は、半導体基板１１の裏面がダイシングテープ２１に接着され、ロード部５０からチャック部６４に搬送される。半導体チップ１０は、順次、ピックアップされてマーキング前検査部７０にてマーキング基板面の検査がなされた後、マーキング部８０で半導体基板１１の裏面にレーザによりマークが形成される。このように、半導体チップ１０は個々に分離された状態でマーキングが施されるので、半導体基板１１に反りが発生しない。
【解決手段】半導体基板１１が研削されて薄型化された半導体チップ１０は、半導体基板１１の裏面がダイシングテープ２１に接着され、ロード部５０からチャック部６４に搬送される。半導体チップ１０は、順次、ピックアップされてマーキング前検査部７０にてマーキング基板面の検査がなされた後、マーキング部８０で半導体基板１１の裏面にレーザによりマークが形成される。このように、半導体チップ１０は個々に分離された状態でマーキングが施されるので、半導体基板１１に反りが発生しない。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置の製造装置および半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体ウエハをダイシングして得られた半導体チップには、通常、製造番号等のマークを付す。マークは半導体チップの主面側に形成された絶縁膜に形成する場合と、主面側とは反対側の半導体基板の裏面に付す場合がある。半導体基板の裏面にマーキングする方法として、ＹＶＯ４（Yttrium Orthovanadate）レーザ、ＹＡＧ（Yttrium aluminum garnet）レーザまたはＣＯ2レーザを用いる方法が知られている。この方法は、半導体ウエハ状態において、半導体ウエハの裏面にレーザによりマーキングを行い、この後、ダイシングして個々の半導体チップを得る（例えば、特許文献１、図３参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−１５０１７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記特許文献１では、半導体ウエハの状態で、当該半導体ウエハの裏面にレーザを照射してマークを形成する、いわゆる、マーキングを行っている。この方法の場合、半導体ウエハが薄いとレーザの照射により半導体ウエハが熱を吸収し大きな反りが生じる。このため、半導体ウエハへのマーキングのみでなく半導体装置を製造する際に必要なマーキング後の処理工程を行うことが困難であった。
【課題を解決するための手段】
【０００５】
請求項１に記載の発明に係る半導体装置の製造装置は、それぞれ、半導体基板上に外部接続用電極が形成され、前記外部接続用電極の周囲に封止樹脂膜が形成された複数の半導体チップが接着シートに接着された半導体チップ集合体を搭載する半導体チップ集合体搭載部と、前記半導体チップ集合体の半導体チップをピックアップしてテーブル上に搬送する搬送部と、前記マーキング前検査において良品と判断された前記半導体チップに対し、レーザによりマークを形成するマーキング部と、を具備することを特徴とする。
請求項２に記載の発明に係る半導体装置の製造装置は、請求項１に記載の半導体装置の製造装置において、前記テーブル上に保持された前記半導体チップのマーキング前検査を行うマーキング前検査部と、前記マーキング部によるマーキング後に前記半導体チップの検査を行うマーキング後検査部と、を具備することを特徴とする。
請求項３に記載の発明に係る半導体装置の製造装置は、請求項１または２に記載の半導体装置の製造装置において、前記半導体チップは集積回路部に低誘電率膜を有し、前記マーキング前検査部は、前記低誘電率膜の内部の破損状況を観察可能な内部破損検査部を含むことを特徴とする。
請求項４に記載の発明に係る半導体装置の製造装置は、請求項１乃至３のいずれか１項に記載の半導体装置の製造装置において、前記マーキング前検査部は、さらに、前記封止樹脂膜の検査を行う封止樹脂膜検査部を含むことを特徴とする。
請求項５に記載の発明に係る半導体装置の製造装置は、請求項１乃至４のいずれか１項に記載の半導体装置の製造装置において、前記マーキング前検査部は、さらに、前記外部接続用電極の外観検査を行う外部接続用電極外観検査部を含むことを特徴とする。
請求項６に記載の発明に係る半導体装置の製造装置は、請求項１に記載の半導体装置の製造装置において、前記半導体チップは集積回路部に低誘電率膜を有し、前記マーキング後検査部は、前記低誘電率膜が前記封止樹脂膜から露出している否かを検査することが可能な低誘電率膜露出検査部を含むことを特徴とする。
請求項７に記載の発明に係る半導体装置の製造装置は、請求項１乃至６のいずれか１項に記載の半導体装置の製造装置において、さらに、前記マーキング前検査部およびマーキング後検査部における検査結果に基づいて、前記半導体チップを良品および不良品に仕分けし、不良品の場合は、不良内容別に仕分ける仕分け部を含むことを特徴とする。
請求項８に記載の発明に係る半導体装置の製造装置は、請求項１乃至７のいずれか１項に記載の半導体装置の製造装置において、前記マーキング前検査を行うテーブルは回転テーブルであることを特徴とする。
請求項９に記載の発明に係る半導体装置の製造装置は、請求項１乃至８のいずれか１項に記載の半導体装置の製造装置において、前記マーキング後検査部は、前記レーザにより形成されたマークの検査を行うマーキング検査部を含むことを特徴とする。
請求項１０に記載の発明に係る半導体装置の製造装置は、請求項１乃至９のいずれか１項に記載の半導体装置の製造装置において、さらに、別の回転テーブルを有し、レーザによりマークを形成するマーク形成および前記マーキング後検査は、前記別の回転テーブルに前記半導体チップを保持して行うことを特徴とする。
請求項１１に記載の発明に係る半導体装置の製造装置は、請求項１０に記載の半導体装置の製造装置において、前記回転テーブルおよび前記別の回転テーブルは、それぞれ、前記半導体チップを真空吸着により保持する真空吸着部を有することを特徴とする。
請求項１２に記載の発明に係る半導体装置の製造方法は、主面側の各デバイス領域内に集積回路部、前記集積回路部に接続された外部接続用電極および前記外部接続用電極の周囲に形成された封止樹脂膜を有する半導体ウエハを、前記デバイス領域毎に分離して半導体チップを形成すると共に、前記半導体チップの裏面を接着シートに接着して半導体チップ集合体を形成する工程と、前記半導体チップ集合体の半導体チップをピックアップしてテーブル上に配置する工程と、前記半導体チップに対し、レーザによりマークを形成する工程と、を含むことを特徴とする。
請求項１３に記載の発明に係る半導体装置の製造方法は、請求項１２に記載の半導体装置の製造方法において、前記半導体チップのマーキング前検査を行う工程と、前記半導体チップのマーキング後検査を行う工程と、前記マーキング前検査または前記マーキング後検査における良品と不良品を仕分けして収容器に収容する工程を含むことを特徴とする。
請求項１４に記載の発明に係る半導体装置の製造方法は、請求項１３に記載の半導体装置の製造方法において、前記半導体チップは集積回路部に低誘電率膜を有し、前記マーキング前検査は、前記低誘電率膜の内部の破損を観察する工程を含むことを特徴とする。
請求項１５に記載の発明に係る半導体装置の製造方法は、請求項１２乃至１４のいずれか１項に記載の半導体装置の製造方法において、前記マーキング前検査は、前記封止樹脂膜の検査を行う工程を含むことを特徴とする。
請求項１６に記載の発明に係る半導体装置の製造方法は、請求項１２乃至１５のいずれか１項に記載の半導体装置の製造方法において、前記マーキング前検査は、前記外部接続用電極の外観検査を行う工程を含むことを特徴とする。
請求項１７に記載の発明に係る半導体装置の製造方法は、請求項１２または１３に記載の半導体装置の製造方法において、前記半導体チップは集積回路部に低誘電率膜を有し、前記マーキング後検査は、前記低誘電率膜が前記封止樹脂膜から露出している否かを検査する工程を含むことを特徴とする。
請求項１８に記載の発明に係る半導体装置の製造方法は、請求項１７に記載の半導体装置の製造方法において、前記低誘電率膜が前記封止樹脂膜から露出している否かを検査する工程は、前記半導体チップ集合体の抜き取り検査で行うことを特徴とする。
【発明の効果】
【０００６】
半導体チップ集合体から半導体チップをピックアップしてマーキング前検査、レーザによるマーキングおよびマーキング後検査を行う。つまり、半導体ウエハの状態ではなく個々に分離した状態で、半導体基板の裏面にマーキングを行うので、半導体ウエハに反りが発生するという問題を生じることなく製造することができる。
【図面の簡単な説明】
【０００７】
【図１】この発明に係る半導体チップ集合体の平面図。
【図２】図１の半導体チップ集合体を構成する一個の半導体チップの平面図。
【図３】図１のIII−III線切断拡大断面図。
【図４】この発明の半導体装置の製造方法の一例を示す処理フローチャート。
【図５】図４の半導体装置の製造方法を示す拡大断面図。
【図６】図５に続く工程の拡大断面図。
【図７】図６に続く工程の拡大断面図。
【図８】この発明の半導体装置の製造装置の一例を示す平面図。
【発明を実施するための形態】
【０００８】
以下、この発明の半導体装置の製造装置および製造方法の一実施形態を図面と共に説明する。
図１は、多数の半導体チップがダイシングテープに接着された半導体チップ集合体１の平面図である。半導体チップ集合体１は、１枚の半導体ウエハをダイシシングライン２に沿って切断することにより多数の半導体チップ（半導体装置）１０を形成し、各半導体チップ１０の裏面をダイシングテープに接着したものである。半導体チップ１０は行方向および列方向にマトリクス状に配列されている。各半導体チップ１０は、後述する如く、外部接続用電極上に半田ボールを形成した後、半導体ウエハの裏面を研削することにより薄型化されている。
【０００９】
図２は、図１において二点鎖線の円で囲まれた一個の半導体チップ１０の拡大平面図である。
半導体チップ１０は、四つの側辺の各側辺に沿ってパッド部３が配列され、パッド部３が配列された領域の内側には多数の外部接続用電極１７が配列されている。外部接続用電極１７は、通常は、半導体チップ１０の周側辺から中心に向かう環状に配列されるが、これとは異なるように配列されることもある。各外部接続用電極１７とパッド部３とは配線１５により接続されている。後述するが、各配線１５は、外部接続用電極１７に対応する部分に、外部接続用電極１７の直径とほぼ同一サイズか、僅かに大きいサイズの接続パッド部を有しており、各外部接続用電極１７は、配線１５の接続パッド部上に形成される。
【００１０】
図３は、図１のIII―III線切断拡大断面図であり、半導体チップ集合体１の断面構造を示している。以下、図３を参照して半導体チップ集合体１の構造について説明をする。
【００１１】
半導体チップ集合体１は、例えば、シリコン基板などの半導体基板１１を有する。半導体基板１１は、後述するが、半導体ウエハの状態で裏面側を研削されて薄型化されており、５０〜１５０μｍ程度の厚さを有する。半導体基板１１の主面（上面）側には、図示はしないが、トランジスタ、抵抗、コンデンサなどの回路素子を有する集積回路素子形成領域１９が形成されている。集積回路素子形成領域１９上には、低誘電率（Ｌｏｗ−ｋ）膜４および内部配線５が交互に積層された低誘電率膜配線積層部６が形成されている。低誘電率膜配線積層部６の内部配線５は、集積回路素子形成領域１９内に形成された集積回路素子に接続されており、銅またはアルミニウム等の金属薄膜で形成されている。半導体基板１１の主面における低誘電率膜配線積層部６の周囲は、凹凸面１ａとなっている。この凹凸面１ａは、後述する、レーザビーム照射の痕跡である。集積回路素子形成領域１９および低誘電率膜配線積層部６は集積回路部を構成する。
【００１２】
低誘電率膜４は、比誘電率が３．０以下の誘電体で形成されている。誘電体材料としては、Ｓｉ−Ｏ結合とＳｉ−Ｈ結合を有するポリシロキサン系材料（ＨＳＱ：Hydrogen silsesquioxane、比誘電率３．０）、Ｓｉ−Ｏ結合とＳｉ−ＣＨ3 結合を有するポリシロキサン系材料（ＭＳＱ：Methyl silsesquioxane、比誘電率２．７〜２．９）、炭素添加酸化シリコン（ＳｉＯＣ：Carbon doped silicon oxide、比誘電率２．７〜２．９）、有機ポリマー系のＬｏｗ−ｋ材料等が挙げられ、比誘電率が３．０以下でガラス転移温度が４００℃以上であるものを用いることができる。
【００１３】
有機ポリマー系のＬｏｗ−ｋ材料としては、Dow Chemical社製の「ＳｉＬＫ（比誘電率２．６）」、Honeywell Electronic Materials社製の「ＦＬＡＲＥ（比誘電率２．８）」等が挙げられる。ここで、ガラス転移温度が４００℃以上であるということは、製造工程における温度に十分に耐え得るようにするためである。なお、上記各材料のポーラス型も用いることができる。
【００１４】
また、低誘電率膜４の材料としては、以上のほかに、通常の状態における比誘電率が３．０よりも大きいが、ポーラス型とすることにより、比誘電率が３．０以下でガラス転移温度が４００℃以上であるものを用いることができる。例えば、フッ素添加酸化シリコン（ＦＳＧ：Fluorinated Silicate Glass、比誘電率３．５〜３．７）、ボロン添加酸化シリコン（ＢＳＧ：Boron-doped Silicate Glass、比誘電率３．５）、酸化シリコン（比誘電率４．０〜４．２）などがあげられる。
【００１５】
低誘電率膜配線積層部６において、各層の内部配線５は層間で互いに接続されている。最下層の内部配線５の一端部は、最下層の低誘電率膜４に設けられた開口部を介してパッド部５ａに接続されている。パッド部５ａは、上述した如く、集積回路素子形成領域１９内に形成された集積回路素子に接続されている。最下層の内部配線５よりも上層に位置する内部配線５の中にも、直接、集積回路素子形成領域１９内に形成された集積回路素子に接続されているものもある。最上層の内部配線５は、パッド部３を有する。パッド部３は、図２に図示されるように半導体装置１０の四辺の各辺に沿って配列されている。
【００１６】
低誘電率膜配線積層部６の最上層の低誘電率膜４および内部配線５上には、第１の絶縁膜８が形成されている。第１の絶縁膜８は、酸化シリコン、窒化シリコンなどの無機材料で形成されている。第１の絶縁膜８は、平面視で、低誘電率膜配線積層部６の外形サイズより少し小さく形成され、低誘電率膜４の周縁部は第１の絶縁膜８の周側面から露出している。第１の絶縁膜８には、低誘電率膜配線積層部６の最上層の内部配線５のパッド部３を露出する開口部が形成されている。
【００１７】
第１の絶縁膜８上に第２の絶縁膜１２が形成されている。第２の絶縁膜１２は、ポリイミド系樹脂、ＰＢＯ（Poly-Phenylene-Benzobisoxazole；ポリパラフェニレンベンゾビスオキサゾール）系樹脂等の有機樹脂材料によって形成されている。第２の絶縁膜１２にも、パッド部３を露出する開口部が形成されている。第２の絶縁膜１２は、平面視で、第１の絶縁膜８より小さいサイズに形成され、第１の絶縁膜８の周縁部は第２の絶縁膜１２の周側面から露出している。
【００１８】
第２の絶縁膜１２上には、一端側が第２の絶縁膜１２の開口部および第１の絶縁膜８の開口部を介してパッド部３に接続された配線１５が形成されている。配線１５は下部配線１３と下部配線１３上に形成された上部配線１４の二層積層構造を有する。
下部配線１３および上部配線１４は、銅系金属により形成することができる。配線１５は、二層積層構造に限らず、三層以上の積層構造とすることもできる。その場合には、例えば、チタン（Ｔｉ）、タングステン（Ｗ）またはチタンとタングステンの合金などからなる金属層を１層以上介在させる。
【００１９】
上部配線１４は、他端側に接続パッド部１４ａを有し、この接続パッド部１４ａ上には、外部接続用電極１７が形成されている。外部接続用電極１７は平坦な上面１７ａを有し、例えば、直径１００〜１５０μｍ、高さ６０〜１００μｍの円柱形状を有し、銅系金属などで形成されている。半導体基板１１上の全領域を覆って、例えば、ポリイミド系樹脂またはエポキシ系樹脂からなる封止樹脂膜１６が形成されている。すなわち、封止樹脂膜１６は、第２の絶縁膜１２上および低誘電率膜配線積層部６の周囲における半導体基板１１上に形成されており、低誘電率膜配線積層部６の周側面および第１の絶縁膜８の周側面を覆っている。封止樹脂膜１６は第２の絶縁膜１２上における外部接続用電極１７の間にも形成されており、また、第１の絶縁膜８の周側縁および第２の絶縁膜１２の周側面を覆っている。
【００２０】
外部接続用電極１７の上面１７ａは封止樹脂膜１６の上面１６ａとほぼ同一平面となっているか、わずかに低く形成されている。外部接続用電極１７の上面１７ａには半田ボール１８が接合されている。半田ボール１８は、ほぼ球状を有している。この場合、半田ボール１８は少なくとも半球よりも球状に近い形状を有している。
【００２１】
図４は、本発明の半導体装置の製造方法を示す処理フローチャートである。図４に図示された処理フローは２つの工程に大別される。１つはステップＳ１〜Ｓ１０に係り、半導体チップ集合体１を形成する半導体チップ集合体の製造工程であり、もう１つは、ステップＳ１１〜Ｓ２０に係り、半導体チップ集合体１の各半導体チップをピックアップして完成品を得るまでの半導体装置の処理製造工程である。２つ目の工程は、後述するが、図８に図示される本発明の半導体装置の製造装置を用いて行う。
先ず、図５乃至図７を参照して、ステップＳ１〜Ｓ１０に係る半導体チップ集合体１を製造する方法について説明する。
【００２２】
まず、主面上に、低誘電率膜配線積層部６、第１の絶縁膜８および第２の絶縁膜１２を有する半導体ウエハ１１Ａを準備する（ステップＳ１）。半導体ウエハ１１Ａは、ダイシングライン２を境界とする複数のデバイス領域ＤＡを有する。デバイス領域ＤＡは、半導体ウエハ１１Ａをダイシングライン２に沿って切断することにより半導体チップ１０となるものである。半導体ウエハ１１Ａの厚さは、最終的な半導体チップ１０を構成する半導体基板１１よりも厚いもので、例えば、２００〜５００μｍの厚さを有する。
【００２３】
半導体ウエハ１１Ａを準備したら、ステップＳ２で低誘電率膜をデバイス領域ＤＡ毎に分離する。低誘電率膜配線積層部６は、半導体ウエハ１１Ａの主面側の全面に形成されており、レーザビームを照射してダイシングライン２に沿って、ダイシングライン２の幅よりも少し幅広く除去する。低誘電率配線積層部６の低誘電率膜４は脆くて切断時に側端部が崩落するのでレーザビームにより切断する方法が好ましい。
【００２４】
半導体ウエハ１１Ａに配線１５（ステップＳ３）、外部接続用電極１７（ステップＳ４）および封止樹脂膜１６（ステップＳ５）を形成する。
低誘電率膜配線積層部６、第１の絶縁膜８および第２の絶縁膜１２の露出部分全面に金属膜を成膜し、この金属膜を電流路として電解めっきにより上部配線１４および外部接続用電極１７を形成する。そして、上部配線１４をおよび外部接続用電極１７をマスクとして金属膜をエッチングすることにより下部配線１３を形成する。上部配線１４と下部配線１３により配線１５が構成される。
【００２５】
次に、封止樹脂膜１６を形成する。封止樹脂膜１６は、第２の絶縁膜１２上に、一旦、外部接続用電極１７の上面を覆うように厚く形成する。そして、外部接続用電極１７の上面が露出されるまで封止樹脂膜１６の上部側を研削する。研削により外部接続用電極１７の上面にダレが形成され場合には、このダレと共に外部接続用電極１７の上面をウエットエッチングにより除去する。これにより、外部接続用電極１７の上面１７ａは、封止樹脂膜１６の上面より数μｍ程度低くなる。
【００２６】
次に、外部接続用電極１７の上面１７ａ上にフラックス層を印刷法等により形成する（図示せず)。そして、このフラックス層上に半田ボール１８を搭載し、リフロー炉に装入してリフロー処理を行う。このリフロー処理により、半田ボール１８が外部接続用電極１７の上面に接合される（ステップＳ６）。
【００２７】
次に、半導体ウエハ１１Ａの裏面をダイシングテープ２１に貼り付け、ダイシングブレードを用いて、封止樹脂膜１６の上面１６ａ側から半導体ウエハ１１Ａの厚さの中間までダイシングライン２に沿って切断して、封止樹脂膜１６および半導体ウエハ１１Ａに溝２２を形成する（ステップＳ７）。この状態を図５に図示する。この場合、溝２２の深さは、最終的に形成される半導体基板１１の厚さよりも多少深く形成する。例えば、最終的な半導体基板１１の厚さを１００μｍ程度とする場合には、溝２２の深さを１２０〜１４０μｍ程度とする。
【００２８】
図５に図示された状態が得られたら、次に、封止樹脂膜１６の上面１６ａ上および半田ボール１８の全周囲に支持用接着剤２３を貼り付ける（ステップＳ８）。この状態を図６に示す。支持用接着剤２３は、例えば、紫外線硬化型接着剤であり、図６に図示されるように、半田ボール１８の最上部を含む全体を覆う厚さのものを用いる。一例として、半田ボール１８の高さＨ＝１２０〜１５０μｍの場合、支持用接着剤２３の厚さを１６０ｍ〜２００μｍとする。
【００２９】
次に、ダイシングテープ２１を半導体ウエハ１１Ａの裏面から剥離し、支持用接着剤２３を支持部材として、半導体ウエハ１１Ａの裏面を研削する（ステップＳ９）。この状態を図７に図示する。研削は、最終の半導体基板１１の厚さとなるまで行う。溝２２は、予め、最終的な半導体基板１１の厚さより深くなる位置まで形成されているので、図７に二点鎖線で示すように、溝２２の底部よりも深く研削することになる。半導体ウエハ１１Ａを図７に二点鎖線で示す位置まで研削すると、半導体ウエハ１１Ａは、デバイスエリアＤＡ毎に分離されて多数の半導体チップ１０の集合体となっている。
【００３０】
次に、研削された半導体ウエハ１１Ａの裏面をダイシングテープ２１に貼り付ける。そして、支持用接着剤２３に紫外線を照射して支持用接着剤２３硬化させ、支持用接着剤６２をピーリング法により剥離する（ステップＳ１０）。このようにして、図３に図示された半導体チップ集合体１が得られる。
【００３１】
ここで、ステップＳ１１以下の説明をする前に、図８に図示された本発明の半導体装置の製造装置５０について説明する。
半導体装置の製造装置１００は、半導体チップ集合体１をロードするロード部５０と、半導体チップ集合体１から半導体チップ１０をピックアップするチェンジャー部６０と、マーキング前検査部７０と、マーキング部８０と、マーキング後検査部９０とスタッカ部９５を有する。
【００３２】
ロード部５０には、半導体チップ集合体１を保持するダイシングフレーム５１を収納したカセット５２がローディングおよびアンローディングされる。半導体チップ集合体１は、ダイシングテープ（接着シート）２１を有しており、このダイシングテープ２１がダイシングフレーム５１に接着されている。カセット５２内には半導体チップ集合体１が接着されたダイシングフレーム５１が複数枚、収納されており、図示しないモータにより回転される多数のローラ５３により、カセット５２はロード部５０からチェンジャー部６０に搬送される。２９は、ダイシングテープ２１に接着された各半導体ウエハ１１Ａの情報が記録されたバーコードラベルである。
なお、搬送機構は、モータとローラによる機構に限らず、例えば、油圧シリンダ等による機構としてもよい。
【００３３】
チェンジャー部６０には、搭載用テーブル６１、転載機構６３が設けられている。転載機構６３はアームを有し、また、アームの先端にチャック部６４を有しており、チャック部６４によりカセット５２内のダイシングフレーム５１を保持し、搭載用テーブル６１上に載置する。搭載用テーブル６１は点線で示す搭載位置から実線で示すピックアップ位置まで移動可能である。
【００３４】
搭載用テーブル６１の上方に第１の回転テーブル７１が設けられ、第１の回転テーブル７１の下方に第２の回転テーブル７５が設けられている。また、第１の回転テーブル７１と第２の回転テーブル７５との間にチップ移転機構７４が設けられている。第１の回転テーブル７１の下面側には真空吸着部（図示せず）が設けられており、第２の回転テーブル７５の上面側には真空吸着部（図示せず）が設けられている。
【００３５】
ピックアップ機構６５は複数のアームと真空吸着部６６を有しており、真空吸着部６６を半導体チップ集合体１の半導体チップ１０の封止樹脂膜１６に密着して、各半導体チップ１０を吸着する。ピックアップ機構６５は真空吸着部６６の表裏面を反転させる機構を備えており、吸着した半導体チップ１０の表裏面を反転して第１の回転テーブル７１の真空吸着部に位置決めする。これにより、半導体チップ１０の半導体基板１１の裏面が第１の回転テーブル７１の下面側に設けられた真空吸着部に吸着され、保持される。
【００３６】
マーキング前検査部７０は、封止樹脂膜１６の膜状態及び外部接続用電極１７の外観を検査する封止樹脂膜・電極検査装置７２、７３、マーキング前の半導体チップ１０の半導体基板１１のマーキング面の外観を検査するマーキング前基板面検査装置７６および低誘電率膜４の内部の破損状態を検査する内部破損検査装置７７を有する。各検査装置は、それぞれ、検査部位を撮影するカメラ７２ａ、７３ａ、７６ａおよび７７ａを有する。
【００３７】
すなわち、第１の回転テーブル７１は時計方向に回転し、半導体チップ１０は封止樹脂膜・電極検査装置７２の位置および封止樹脂膜・電極検査装置７３の位置に順次移送される。半導体チップ１０の封止樹脂膜１６は、半田ボール１８側から封止樹脂膜・電極検査装置検査装置７２のカメラ７２ａにより撮像され、封止樹脂膜１６中のボイドおよび異物の状況が画像表示される。この表示画像に基づいて、検査員は良品または不良品の判断をする。半導体チップ１０の外部接続用電極１７は封止樹脂膜・電極検査装置７３のカメラ７３ａにより撮像され、外部接続用電極１７の破損、バリ、短絡の有無等の状況が画像表示される。この表示画像を、予め撮影した基準画像と比較して、閾値を越えたか否かにより、良品または不良品の判断をする（自動外観検査）。なお、封止樹脂膜・電極検査装置７２と７３とでは、設置するカメラ７２ａ、７３ａの位置はそれぞれ同じであるが、照明装置の角度はそれぞれ異なるため、検査内容は同じであるが、互いに見えないものを補う働きがある。上方に固定された半導体チップ１０に、下側から照明を当て、下側に取り付けられたカメラ７２ａ、７３ａで撮影する。
【００３８】
封止樹脂膜・電極検査装置７３での検査を終了した半導体チップ１０は、チップ移転機構７４により第１の回転テーブル７１から第２の回転テーブル７５に転載される。チップ移転機構７４は、吸着した半導体チップ１０を第２の回転テーブル７５の上面側に設けられた真空吸着部に位置決めする。これにより、半導体チップ１０の半導体基板１１の表面が第２の回転テーブル７５の真空吸着部に吸着され、保持される。
【００３９】
第２の回転テーブル７５は反時計方向に回転し、半導体チップ１０はマーキング前基板検査装置７６の位置および内部破損検査装置７７の位置に順次移送される。そして、マーキング前基板検査装置７６のカメラ７６ａによりマーキング前の半導体基板１１の裏面が撮像され、半導体基板１１のクラック、破損および表面の凹凸等の状況が画像表示される。この表示画像に基づいて、検査員は良品または不良品の判断をする。また、内部破損検査装置７７は赤外線照射部（図示せず）を有し、カメラ７７ａにより低誘電率膜４が撮像され、低誘電率膜４のクラックの状況が画像表示される。この表示画像を、予め撮影した基準画像と比較して、閾値を越えたか否かにより、良品または不良品の判断をする（自動外観検査）。
【００４０】
封止樹脂膜・電極検査装置７２、７３、マーキング前基板面検査装置７６および内部破損検査装置７７における検査により不良とされた半導体チップには、図示しない捺印装置により不良表示がなされる。不良表示は、各検査別に異なるマークでなされ、どの検査での不良であるかが判別可能とされる。
【００４１】
そして、マーキング前検査のすべてにおいて良品とされた半導体チップ１０には、マーキング部８０においてマークが形成される。マーキング部８０は、ＹＶＯ４等の第２高調波レーザを照射するレーザ照射部８１を有し、このレーザ照射部８１から半導体チップ１０の半導体基板１１の裏面にレーザを照射して製造日を含む製造番号等をマーキングする。いずれかの検査装置で不良とされた半導体チップ１０にはマーキングは施されない。不良チップも含めて、全チップマーキングすることは可能であり、選択できる。
【００４２】
マークを形成された半導体チップ１０は、マーキング後検査部９０に移送される。マーキング後検査部９０は、マーキングされたマークの状態を検査するマーキング検査装置９１および低誘電率膜４の露出状態を検査する低誘電率膜露出検査装置９３を有する。
詳細には、マーキング検査装置９１では、カメラ９１ａにより半導体チップ１０の半導体基板１１の裏面に形成されたマークの状況が撮像され、マークの位置および文字の形状・傷などの状況が画像表示される。この表示画像を、予め撮影した基準画像と比較して、閾値を越えたか否かにより、良品または不良品の判断をする（自動外観検査）。
【００４３】
また、低誘電率膜露出検査装置９３では、カメラ９４により半導体チップ１０の側面が撮像され、周囲を封止樹脂膜１６により被覆されている筈の低誘電率膜４の露出状況が画像表示される。この表示画像表示に基づいて、検査員は良品または不良品の判断をする。
この低誘電率膜の露出部検査は、抜き取り検査で行うようにしてもよい。
【００４４】
次に、図４の処理フローチャートに基づいて本発明の半導体装置の製造方法を簡潔に説明する。
各半導体チップ１０の裏面がダイシングテープ２１で接着された半導体チップ集合体１が、カセット５２に収容されて半導体装置の製造装置１００のロード部５０に搭載され、チェンジャー部６０に搬送される。
チェンジャー部６０に搬送されるとステップＳ１１で、ピックアップ機構６５により、半導体チップ１０が第１の回転テーブル７１に吸着され、保持される。
【００４５】
第１の回転テーブル７１に保持された半導体チップ１０は、第１の回転テーブル７１の回転によりマーキング前検査部７０に向けて移送される。封止樹脂膜装置７２の位置に移送されると、第１の回転テーブル７１の回転は停止され、半導体チップ１０の封止樹脂膜１６が封止樹脂膜・電極検査装置７２のカメラ７２ａにより撮像される。そして、封止樹脂膜１６中のボイドおよび異物の状況が画像表示される。この表示画像を、予め撮影した基準画像と比較して、閾値を越えたか否かにより、良品または不良品の判断をする（自動外観検査）（ステップＳ１２）。
【００４６】
第１の回転テーブル７１により更に移送されて、封止樹脂膜・電極検査装置７３により外部接続用電極１７の破損、バリ、短絡の有無等の状況が画像表示される。この表示画像を、予め撮影した基準画像と比較して、閾値を越えたか否かにより、良品または不良品の判断をする（自動外観検査）（ステップＳ１３）。
【００４７】
次に、チップ移転機構７４により、半導体チップ１０は第１の回転テーブル７１から第２の回転テーブル７５に転載される。そして、第２の回転テーブル７５の回転により移送されてマーキング前基板面検査装置７６により検査される。マーキング前基板面検査装置７６では半導体基板１１の裏面が撮像され、半導体基板１１のクラックや割れおよび表面の凹凸等の状況が画像表示される。この表示画像を、予め撮影した基準画像と比較して、閾値を越えたか否かにより、良品または不良品の判断をする（自動外観検査）（ステップＳ１４）。
【００４８】
半導体チップ１０は第２の回転テーブル７５により更に移送されて、内部破損検査装置７７で検査される。内部破損検査装置７７では赤外線により低誘電率膜４が撮像され、低誘電率膜４のクラックの状況が画像表示される。この表示画像を、予め撮影した基準画像と比較して、閾値を越えたか否かにより、良品または不良品の判断をする（自動外観検査）（ステップＳ１５）。
【００４９】
そして、マーキング前検査のすべてにおいて良品とされた半導体チップ１０は、第２の回転テーブル７５の回転によりさらに移送され、マーキング部８０においてレーザによりマークを形成される（ステップＳ１６）。
【００５０】
マークを形成された半導体チップ１０は、第２の回転テーブル７５の回転によりさらに移送され、マーキング検査装置９１によりマーキング状況を検査される（ステップＳ１７）。マーキング状況の検査が完了した半導体チップ１０は、スタッカ部９５に搬送され、半導体チップ１０を吸着した状態で検査する。具体的には、低誘電率膜露出検査装置９３により、半導体チップ１０の側面が撮像され、周囲を封止樹脂膜１６により被覆されている筈の低誘電率膜４の露出状況が画像表示される。この表示画像に基づいて、検査員は良品または不良品の判断をする（ステップＳ１８）。
【００５１】
次に、良品と不良品とに仕分けされてトレイ９６に収容される。不良品は、不良マークを付され、いずれの検査での不良であるかにより、グループ化して収容される（ステップＳ１９）。
この低誘電率膜の露出部検査は、抜き取り検査で行う。
そして、ステップＳ１９で良品と判断されたグループは完成品として出荷用に取り出され（ステップＳ２０）終了する。
【００５２】
以上のように本発明の半導体装置の製造装置および半導体装置の製造方法によれば、半導体チップ集合体１から半導体チップ１０をピックアップしてマーキング前検査、レーザによるマーキングおよびマーキング後検査を行うので、半導体ウエハに反りを生じさせることなく製造することが可能となる。
【００５３】
また、マーキング前検査およびマーキング後検査を、複数の回転テーブル７１および７５に保持して行うので、１つの回転テーブルで行う場合に比して回転テーブルの直径を小さくすることができ、製造装置全体の寸法を小さくすることができる。
【００５４】
なお、上記実施形態では、半導体チップ１０が低誘電率膜４を有する場合で説明したが、この発明は、低誘電率膜４を有していない半導体チップ１０に対しても適用可能である。
マーキング前検査およびマーキング後検査の検査内容は、適宜、異なる検査内容に変更することが可能である。
【００５５】
また、各検査を全数実施するか抜き取りで実施するかは、不良の発生頻度、製造する半導体チップ１０が新規生産であるか継続生産であるか等により、種々、変更することができる。本発明は、抜き取りであっても、マーキング前検査およびマーキング後検査の工程を行うものをすべて含むものである。
半導体チップ１０を吸着するテーブルを２個の回転テーブル７１および７５としたが、テーブルの数を増減したり、回転テーブルではなく、スライド式の移動テーブルにしたりしてもよい。
【００５６】
その他、本発明の半導体装置の製造装置は発明の趣旨の範囲内において、種々、変形して構成することが可能であり、要は、それぞれ、半導体基板上に外部接続用電極が形成され、外部接続用電極の周囲に封止樹脂膜が形成された複数の半導体チップが接着シートに接着された半導体チップ集合体を搭載する半導体チップ集合体搭載部と、半導体チップ集合体の半導体チップをピックアップしてテーブル上に搬送する搬送部と、マーキング前検査において良品と判断された半導体チップに対し、レーザによりマークを形成するマーキング部と、を具備するものであればよい。
【００５７】
また、本発明の半導体装置の製造方法は、主面側の各デバイス領域内に集積回路部、集積回路部に接続された外部接続用電極および外部接続用電極の周囲に形成された封止樹脂膜を有する半導体ウエハを、デバイス領域毎に分離して半導体チップを形成すると共に、半導体チップの裏面を接着シートに接着して半導体チップ集合体を形成する工程と、半導体チップ集合体の半導体チップをピックアップしてテーブル上に配置する工程と、半導体チップに対し、レーザによりマークを形成する工程と、を含むものであればよい。
【符号の説明】
【００５８】
１ 半導体チップ集合体
４ 低誘電率膜
１０ 半導体チップ（半導体装置）
１１ 半導体基板
１１Ａ 半導体ウエハ
１６ 封止樹脂膜
１７ 外部接続用電極
１８ 半田ボール
２１ ダイシングテープ（接着シート）
７０ マーキング前検査部
８０ マーキング部
９０ マーキング後検査部
１００ 半導体装置の製造装置
【技術分野】
【０００１】
この発明は、半導体装置の製造装置および半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体ウエハをダイシングして得られた半導体チップには、通常、製造番号等のマークを付す。マークは半導体チップの主面側に形成された絶縁膜に形成する場合と、主面側とは反対側の半導体基板の裏面に付す場合がある。半導体基板の裏面にマーキングする方法として、ＹＶＯ４（Yttrium Orthovanadate）レーザ、ＹＡＧ（Yttrium aluminum garnet）レーザまたはＣＯ2レーザを用いる方法が知られている。この方法は、半導体ウエハ状態において、半導体ウエハの裏面にレーザによりマーキングを行い、この後、ダイシングして個々の半導体チップを得る（例えば、特許文献１、図３参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−１５０１７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記特許文献１では、半導体ウエハの状態で、当該半導体ウエハの裏面にレーザを照射してマークを形成する、いわゆる、マーキングを行っている。この方法の場合、半導体ウエハが薄いとレーザの照射により半導体ウエハが熱を吸収し大きな反りが生じる。このため、半導体ウエハへのマーキングのみでなく半導体装置を製造する際に必要なマーキング後の処理工程を行うことが困難であった。
【課題を解決するための手段】
【０００５】
請求項１に記載の発明に係る半導体装置の製造装置は、それぞれ、半導体基板上に外部接続用電極が形成され、前記外部接続用電極の周囲に封止樹脂膜が形成された複数の半導体チップが接着シートに接着された半導体チップ集合体を搭載する半導体チップ集合体搭載部と、前記半導体チップ集合体の半導体チップをピックアップしてテーブル上に搬送する搬送部と、前記マーキング前検査において良品と判断された前記半導体チップに対し、レーザによりマークを形成するマーキング部と、を具備することを特徴とする。
請求項２に記載の発明に係る半導体装置の製造装置は、請求項１に記載の半導体装置の製造装置において、前記テーブル上に保持された前記半導体チップのマーキング前検査を行うマーキング前検査部と、前記マーキング部によるマーキング後に前記半導体チップの検査を行うマーキング後検査部と、を具備することを特徴とする。
請求項３に記載の発明に係る半導体装置の製造装置は、請求項１または２に記載の半導体装置の製造装置において、前記半導体チップは集積回路部に低誘電率膜を有し、前記マーキング前検査部は、前記低誘電率膜の内部の破損状況を観察可能な内部破損検査部を含むことを特徴とする。
請求項４に記載の発明に係る半導体装置の製造装置は、請求項１乃至３のいずれか１項に記載の半導体装置の製造装置において、前記マーキング前検査部は、さらに、前記封止樹脂膜の検査を行う封止樹脂膜検査部を含むことを特徴とする。
請求項５に記載の発明に係る半導体装置の製造装置は、請求項１乃至４のいずれか１項に記載の半導体装置の製造装置において、前記マーキング前検査部は、さらに、前記外部接続用電極の外観検査を行う外部接続用電極外観検査部を含むことを特徴とする。
請求項６に記載の発明に係る半導体装置の製造装置は、請求項１に記載の半導体装置の製造装置において、前記半導体チップは集積回路部に低誘電率膜を有し、前記マーキング後検査部は、前記低誘電率膜が前記封止樹脂膜から露出している否かを検査することが可能な低誘電率膜露出検査部を含むことを特徴とする。
請求項７に記載の発明に係る半導体装置の製造装置は、請求項１乃至６のいずれか１項に記載の半導体装置の製造装置において、さらに、前記マーキング前検査部およびマーキング後検査部における検査結果に基づいて、前記半導体チップを良品および不良品に仕分けし、不良品の場合は、不良内容別に仕分ける仕分け部を含むことを特徴とする。
請求項８に記載の発明に係る半導体装置の製造装置は、請求項１乃至７のいずれか１項に記載の半導体装置の製造装置において、前記マーキング前検査を行うテーブルは回転テーブルであることを特徴とする。
請求項９に記載の発明に係る半導体装置の製造装置は、請求項１乃至８のいずれか１項に記載の半導体装置の製造装置において、前記マーキング後検査部は、前記レーザにより形成されたマークの検査を行うマーキング検査部を含むことを特徴とする。
請求項１０に記載の発明に係る半導体装置の製造装置は、請求項１乃至９のいずれか１項に記載の半導体装置の製造装置において、さらに、別の回転テーブルを有し、レーザによりマークを形成するマーク形成および前記マーキング後検査は、前記別の回転テーブルに前記半導体チップを保持して行うことを特徴とする。
請求項１１に記載の発明に係る半導体装置の製造装置は、請求項１０に記載の半導体装置の製造装置において、前記回転テーブルおよび前記別の回転テーブルは、それぞれ、前記半導体チップを真空吸着により保持する真空吸着部を有することを特徴とする。
請求項１２に記載の発明に係る半導体装置の製造方法は、主面側の各デバイス領域内に集積回路部、前記集積回路部に接続された外部接続用電極および前記外部接続用電極の周囲に形成された封止樹脂膜を有する半導体ウエハを、前記デバイス領域毎に分離して半導体チップを形成すると共に、前記半導体チップの裏面を接着シートに接着して半導体チップ集合体を形成する工程と、前記半導体チップ集合体の半導体チップをピックアップしてテーブル上に配置する工程と、前記半導体チップに対し、レーザによりマークを形成する工程と、を含むことを特徴とする。
請求項１３に記載の発明に係る半導体装置の製造方法は、請求項１２に記載の半導体装置の製造方法において、前記半導体チップのマーキング前検査を行う工程と、前記半導体チップのマーキング後検査を行う工程と、前記マーキング前検査または前記マーキング後検査における良品と不良品を仕分けして収容器に収容する工程を含むことを特徴とする。
請求項１４に記載の発明に係る半導体装置の製造方法は、請求項１３に記載の半導体装置の製造方法において、前記半導体チップは集積回路部に低誘電率膜を有し、前記マーキング前検査は、前記低誘電率膜の内部の破損を観察する工程を含むことを特徴とする。
請求項１５に記載の発明に係る半導体装置の製造方法は、請求項１２乃至１４のいずれか１項に記載の半導体装置の製造方法において、前記マーキング前検査は、前記封止樹脂膜の検査を行う工程を含むことを特徴とする。
請求項１６に記載の発明に係る半導体装置の製造方法は、請求項１２乃至１５のいずれか１項に記載の半導体装置の製造方法において、前記マーキング前検査は、前記外部接続用電極の外観検査を行う工程を含むことを特徴とする。
請求項１７に記載の発明に係る半導体装置の製造方法は、請求項１２または１３に記載の半導体装置の製造方法において、前記半導体チップは集積回路部に低誘電率膜を有し、前記マーキング後検査は、前記低誘電率膜が前記封止樹脂膜から露出している否かを検査する工程を含むことを特徴とする。
請求項１８に記載の発明に係る半導体装置の製造方法は、請求項１７に記載の半導体装置の製造方法において、前記低誘電率膜が前記封止樹脂膜から露出している否かを検査する工程は、前記半導体チップ集合体の抜き取り検査で行うことを特徴とする。
【発明の効果】
【０００６】
半導体チップ集合体から半導体チップをピックアップしてマーキング前検査、レーザによるマーキングおよびマーキング後検査を行う。つまり、半導体ウエハの状態ではなく個々に分離した状態で、半導体基板の裏面にマーキングを行うので、半導体ウエハに反りが発生するという問題を生じることなく製造することができる。
【図面の簡単な説明】
【０００７】
【図１】この発明に係る半導体チップ集合体の平面図。
【図２】図１の半導体チップ集合体を構成する一個の半導体チップの平面図。
【図３】図１のIII−III線切断拡大断面図。
【図４】この発明の半導体装置の製造方法の一例を示す処理フローチャート。
【図５】図４の半導体装置の製造方法を示す拡大断面図。
【図６】図５に続く工程の拡大断面図。
【図７】図６に続く工程の拡大断面図。
【図８】この発明の半導体装置の製造装置の一例を示す平面図。
【発明を実施するための形態】
【０００８】
以下、この発明の半導体装置の製造装置および製造方法の一実施形態を図面と共に説明する。
図１は、多数の半導体チップがダイシングテープに接着された半導体チップ集合体１の平面図である。半導体チップ集合体１は、１枚の半導体ウエハをダイシシングライン２に沿って切断することにより多数の半導体チップ（半導体装置）１０を形成し、各半導体チップ１０の裏面をダイシングテープに接着したものである。半導体チップ１０は行方向および列方向にマトリクス状に配列されている。各半導体チップ１０は、後述する如く、外部接続用電極上に半田ボールを形成した後、半導体ウエハの裏面を研削することにより薄型化されている。
【０００９】
図２は、図１において二点鎖線の円で囲まれた一個の半導体チップ１０の拡大平面図である。
半導体チップ１０は、四つの側辺の各側辺に沿ってパッド部３が配列され、パッド部３が配列された領域の内側には多数の外部接続用電極１７が配列されている。外部接続用電極１７は、通常は、半導体チップ１０の周側辺から中心に向かう環状に配列されるが、これとは異なるように配列されることもある。各外部接続用電極１７とパッド部３とは配線１５により接続されている。後述するが、各配線１５は、外部接続用電極１７に対応する部分に、外部接続用電極１７の直径とほぼ同一サイズか、僅かに大きいサイズの接続パッド部を有しており、各外部接続用電極１７は、配線１５の接続パッド部上に形成される。
【００１０】
図３は、図１のIII―III線切断拡大断面図であり、半導体チップ集合体１の断面構造を示している。以下、図３を参照して半導体チップ集合体１の構造について説明をする。
【００１１】
半導体チップ集合体１は、例えば、シリコン基板などの半導体基板１１を有する。半導体基板１１は、後述するが、半導体ウエハの状態で裏面側を研削されて薄型化されており、５０〜１５０μｍ程度の厚さを有する。半導体基板１１の主面（上面）側には、図示はしないが、トランジスタ、抵抗、コンデンサなどの回路素子を有する集積回路素子形成領域１９が形成されている。集積回路素子形成領域１９上には、低誘電率（Ｌｏｗ−ｋ）膜４および内部配線５が交互に積層された低誘電率膜配線積層部６が形成されている。低誘電率膜配線積層部６の内部配線５は、集積回路素子形成領域１９内に形成された集積回路素子に接続されており、銅またはアルミニウム等の金属薄膜で形成されている。半導体基板１１の主面における低誘電率膜配線積層部６の周囲は、凹凸面１ａとなっている。この凹凸面１ａは、後述する、レーザビーム照射の痕跡である。集積回路素子形成領域１９および低誘電率膜配線積層部６は集積回路部を構成する。
【００１２】
低誘電率膜４は、比誘電率が３．０以下の誘電体で形成されている。誘電体材料としては、Ｓｉ−Ｏ結合とＳｉ−Ｈ結合を有するポリシロキサン系材料（ＨＳＱ：Hydrogen silsesquioxane、比誘電率３．０）、Ｓｉ−Ｏ結合とＳｉ−ＣＨ3 結合を有するポリシロキサン系材料（ＭＳＱ：Methyl silsesquioxane、比誘電率２．７〜２．９）、炭素添加酸化シリコン（ＳｉＯＣ：Carbon doped silicon oxide、比誘電率２．７〜２．９）、有機ポリマー系のＬｏｗ−ｋ材料等が挙げられ、比誘電率が３．０以下でガラス転移温度が４００℃以上であるものを用いることができる。
【００１３】
有機ポリマー系のＬｏｗ−ｋ材料としては、Dow Chemical社製の「ＳｉＬＫ（比誘電率２．６）」、Honeywell Electronic Materials社製の「ＦＬＡＲＥ（比誘電率２．８）」等が挙げられる。ここで、ガラス転移温度が４００℃以上であるということは、製造工程における温度に十分に耐え得るようにするためである。なお、上記各材料のポーラス型も用いることができる。
【００１４】
また、低誘電率膜４の材料としては、以上のほかに、通常の状態における比誘電率が３．０よりも大きいが、ポーラス型とすることにより、比誘電率が３．０以下でガラス転移温度が４００℃以上であるものを用いることができる。例えば、フッ素添加酸化シリコン（ＦＳＧ：Fluorinated Silicate Glass、比誘電率３．５〜３．７）、ボロン添加酸化シリコン（ＢＳＧ：Boron-doped Silicate Glass、比誘電率３．５）、酸化シリコン（比誘電率４．０〜４．２）などがあげられる。
【００１５】
低誘電率膜配線積層部６において、各層の内部配線５は層間で互いに接続されている。最下層の内部配線５の一端部は、最下層の低誘電率膜４に設けられた開口部を介してパッド部５ａに接続されている。パッド部５ａは、上述した如く、集積回路素子形成領域１９内に形成された集積回路素子に接続されている。最下層の内部配線５よりも上層に位置する内部配線５の中にも、直接、集積回路素子形成領域１９内に形成された集積回路素子に接続されているものもある。最上層の内部配線５は、パッド部３を有する。パッド部３は、図２に図示されるように半導体装置１０の四辺の各辺に沿って配列されている。
【００１６】
低誘電率膜配線積層部６の最上層の低誘電率膜４および内部配線５上には、第１の絶縁膜８が形成されている。第１の絶縁膜８は、酸化シリコン、窒化シリコンなどの無機材料で形成されている。第１の絶縁膜８は、平面視で、低誘電率膜配線積層部６の外形サイズより少し小さく形成され、低誘電率膜４の周縁部は第１の絶縁膜８の周側面から露出している。第１の絶縁膜８には、低誘電率膜配線積層部６の最上層の内部配線５のパッド部３を露出する開口部が形成されている。
【００１７】
第１の絶縁膜８上に第２の絶縁膜１２が形成されている。第２の絶縁膜１２は、ポリイミド系樹脂、ＰＢＯ（Poly-Phenylene-Benzobisoxazole；ポリパラフェニレンベンゾビスオキサゾール）系樹脂等の有機樹脂材料によって形成されている。第２の絶縁膜１２にも、パッド部３を露出する開口部が形成されている。第２の絶縁膜１２は、平面視で、第１の絶縁膜８より小さいサイズに形成され、第１の絶縁膜８の周縁部は第２の絶縁膜１２の周側面から露出している。
【００１８】
第２の絶縁膜１２上には、一端側が第２の絶縁膜１２の開口部および第１の絶縁膜８の開口部を介してパッド部３に接続された配線１５が形成されている。配線１５は下部配線１３と下部配線１３上に形成された上部配線１４の二層積層構造を有する。
下部配線１３および上部配線１４は、銅系金属により形成することができる。配線１５は、二層積層構造に限らず、三層以上の積層構造とすることもできる。その場合には、例えば、チタン（Ｔｉ）、タングステン（Ｗ）またはチタンとタングステンの合金などからなる金属層を１層以上介在させる。
【００１９】
上部配線１４は、他端側に接続パッド部１４ａを有し、この接続パッド部１４ａ上には、外部接続用電極１７が形成されている。外部接続用電極１７は平坦な上面１７ａを有し、例えば、直径１００〜１５０μｍ、高さ６０〜１００μｍの円柱形状を有し、銅系金属などで形成されている。半導体基板１１上の全領域を覆って、例えば、ポリイミド系樹脂またはエポキシ系樹脂からなる封止樹脂膜１６が形成されている。すなわち、封止樹脂膜１６は、第２の絶縁膜１２上および低誘電率膜配線積層部６の周囲における半導体基板１１上に形成されており、低誘電率膜配線積層部６の周側面および第１の絶縁膜８の周側面を覆っている。封止樹脂膜１６は第２の絶縁膜１２上における外部接続用電極１７の間にも形成されており、また、第１の絶縁膜８の周側縁および第２の絶縁膜１２の周側面を覆っている。
【００２０】
外部接続用電極１７の上面１７ａは封止樹脂膜１６の上面１６ａとほぼ同一平面となっているか、わずかに低く形成されている。外部接続用電極１７の上面１７ａには半田ボール１８が接合されている。半田ボール１８は、ほぼ球状を有している。この場合、半田ボール１８は少なくとも半球よりも球状に近い形状を有している。
【００２１】
図４は、本発明の半導体装置の製造方法を示す処理フローチャートである。図４に図示された処理フローは２つの工程に大別される。１つはステップＳ１〜Ｓ１０に係り、半導体チップ集合体１を形成する半導体チップ集合体の製造工程であり、もう１つは、ステップＳ１１〜Ｓ２０に係り、半導体チップ集合体１の各半導体チップをピックアップして完成品を得るまでの半導体装置の処理製造工程である。２つ目の工程は、後述するが、図８に図示される本発明の半導体装置の製造装置を用いて行う。
先ず、図５乃至図７を参照して、ステップＳ１〜Ｓ１０に係る半導体チップ集合体１を製造する方法について説明する。
【００２２】
まず、主面上に、低誘電率膜配線積層部６、第１の絶縁膜８および第２の絶縁膜１２を有する半導体ウエハ１１Ａを準備する（ステップＳ１）。半導体ウエハ１１Ａは、ダイシングライン２を境界とする複数のデバイス領域ＤＡを有する。デバイス領域ＤＡは、半導体ウエハ１１Ａをダイシングライン２に沿って切断することにより半導体チップ１０となるものである。半導体ウエハ１１Ａの厚さは、最終的な半導体チップ１０を構成する半導体基板１１よりも厚いもので、例えば、２００〜５００μｍの厚さを有する。
【００２３】
半導体ウエハ１１Ａを準備したら、ステップＳ２で低誘電率膜をデバイス領域ＤＡ毎に分離する。低誘電率膜配線積層部６は、半導体ウエハ１１Ａの主面側の全面に形成されており、レーザビームを照射してダイシングライン２に沿って、ダイシングライン２の幅よりも少し幅広く除去する。低誘電率配線積層部６の低誘電率膜４は脆くて切断時に側端部が崩落するのでレーザビームにより切断する方法が好ましい。
【００２４】
半導体ウエハ１１Ａに配線１５（ステップＳ３）、外部接続用電極１７（ステップＳ４）および封止樹脂膜１６（ステップＳ５）を形成する。
低誘電率膜配線積層部６、第１の絶縁膜８および第２の絶縁膜１２の露出部分全面に金属膜を成膜し、この金属膜を電流路として電解めっきにより上部配線１４および外部接続用電極１７を形成する。そして、上部配線１４をおよび外部接続用電極１７をマスクとして金属膜をエッチングすることにより下部配線１３を形成する。上部配線１４と下部配線１３により配線１５が構成される。
【００２５】
次に、封止樹脂膜１６を形成する。封止樹脂膜１６は、第２の絶縁膜１２上に、一旦、外部接続用電極１７の上面を覆うように厚く形成する。そして、外部接続用電極１７の上面が露出されるまで封止樹脂膜１６の上部側を研削する。研削により外部接続用電極１７の上面にダレが形成され場合には、このダレと共に外部接続用電極１７の上面をウエットエッチングにより除去する。これにより、外部接続用電極１７の上面１７ａは、封止樹脂膜１６の上面より数μｍ程度低くなる。
【００２６】
次に、外部接続用電極１７の上面１７ａ上にフラックス層を印刷法等により形成する（図示せず)。そして、このフラックス層上に半田ボール１８を搭載し、リフロー炉に装入してリフロー処理を行う。このリフロー処理により、半田ボール１８が外部接続用電極１７の上面に接合される（ステップＳ６）。
【００２７】
次に、半導体ウエハ１１Ａの裏面をダイシングテープ２１に貼り付け、ダイシングブレードを用いて、封止樹脂膜１６の上面１６ａ側から半導体ウエハ１１Ａの厚さの中間までダイシングライン２に沿って切断して、封止樹脂膜１６および半導体ウエハ１１Ａに溝２２を形成する（ステップＳ７）。この状態を図５に図示する。この場合、溝２２の深さは、最終的に形成される半導体基板１１の厚さよりも多少深く形成する。例えば、最終的な半導体基板１１の厚さを１００μｍ程度とする場合には、溝２２の深さを１２０〜１４０μｍ程度とする。
【００２８】
図５に図示された状態が得られたら、次に、封止樹脂膜１６の上面１６ａ上および半田ボール１８の全周囲に支持用接着剤２３を貼り付ける（ステップＳ８）。この状態を図６に示す。支持用接着剤２３は、例えば、紫外線硬化型接着剤であり、図６に図示されるように、半田ボール１８の最上部を含む全体を覆う厚さのものを用いる。一例として、半田ボール１８の高さＨ＝１２０〜１５０μｍの場合、支持用接着剤２３の厚さを１６０ｍ〜２００μｍとする。
【００２９】
次に、ダイシングテープ２１を半導体ウエハ１１Ａの裏面から剥離し、支持用接着剤２３を支持部材として、半導体ウエハ１１Ａの裏面を研削する（ステップＳ９）。この状態を図７に図示する。研削は、最終の半導体基板１１の厚さとなるまで行う。溝２２は、予め、最終的な半導体基板１１の厚さより深くなる位置まで形成されているので、図７に二点鎖線で示すように、溝２２の底部よりも深く研削することになる。半導体ウエハ１１Ａを図７に二点鎖線で示す位置まで研削すると、半導体ウエハ１１Ａは、デバイスエリアＤＡ毎に分離されて多数の半導体チップ１０の集合体となっている。
【００３０】
次に、研削された半導体ウエハ１１Ａの裏面をダイシングテープ２１に貼り付ける。そして、支持用接着剤２３に紫外線を照射して支持用接着剤２３硬化させ、支持用接着剤６２をピーリング法により剥離する（ステップＳ１０）。このようにして、図３に図示された半導体チップ集合体１が得られる。
【００３１】
ここで、ステップＳ１１以下の説明をする前に、図８に図示された本発明の半導体装置の製造装置５０について説明する。
半導体装置の製造装置１００は、半導体チップ集合体１をロードするロード部５０と、半導体チップ集合体１から半導体チップ１０をピックアップするチェンジャー部６０と、マーキング前検査部７０と、マーキング部８０と、マーキング後検査部９０とスタッカ部９５を有する。
【００３２】
ロード部５０には、半導体チップ集合体１を保持するダイシングフレーム５１を収納したカセット５２がローディングおよびアンローディングされる。半導体チップ集合体１は、ダイシングテープ（接着シート）２１を有しており、このダイシングテープ２１がダイシングフレーム５１に接着されている。カセット５２内には半導体チップ集合体１が接着されたダイシングフレーム５１が複数枚、収納されており、図示しないモータにより回転される多数のローラ５３により、カセット５２はロード部５０からチェンジャー部６０に搬送される。２９は、ダイシングテープ２１に接着された各半導体ウエハ１１Ａの情報が記録されたバーコードラベルである。
なお、搬送機構は、モータとローラによる機構に限らず、例えば、油圧シリンダ等による機構としてもよい。
【００３３】
チェンジャー部６０には、搭載用テーブル６１、転載機構６３が設けられている。転載機構６３はアームを有し、また、アームの先端にチャック部６４を有しており、チャック部６４によりカセット５２内のダイシングフレーム５１を保持し、搭載用テーブル６１上に載置する。搭載用テーブル６１は点線で示す搭載位置から実線で示すピックアップ位置まで移動可能である。
【００３４】
搭載用テーブル６１の上方に第１の回転テーブル７１が設けられ、第１の回転テーブル７１の下方に第２の回転テーブル７５が設けられている。また、第１の回転テーブル７１と第２の回転テーブル７５との間にチップ移転機構７４が設けられている。第１の回転テーブル７１の下面側には真空吸着部（図示せず）が設けられており、第２の回転テーブル７５の上面側には真空吸着部（図示せず）が設けられている。
【００３５】
ピックアップ機構６５は複数のアームと真空吸着部６６を有しており、真空吸着部６６を半導体チップ集合体１の半導体チップ１０の封止樹脂膜１６に密着して、各半導体チップ１０を吸着する。ピックアップ機構６５は真空吸着部６６の表裏面を反転させる機構を備えており、吸着した半導体チップ１０の表裏面を反転して第１の回転テーブル７１の真空吸着部に位置決めする。これにより、半導体チップ１０の半導体基板１１の裏面が第１の回転テーブル７１の下面側に設けられた真空吸着部に吸着され、保持される。
【００３６】
マーキング前検査部７０は、封止樹脂膜１６の膜状態及び外部接続用電極１７の外観を検査する封止樹脂膜・電極検査装置７２、７３、マーキング前の半導体チップ１０の半導体基板１１のマーキング面の外観を検査するマーキング前基板面検査装置７６および低誘電率膜４の内部の破損状態を検査する内部破損検査装置７７を有する。各検査装置は、それぞれ、検査部位を撮影するカメラ７２ａ、７３ａ、７６ａおよび７７ａを有する。
【００３７】
すなわち、第１の回転テーブル７１は時計方向に回転し、半導体チップ１０は封止樹脂膜・電極検査装置７２の位置および封止樹脂膜・電極検査装置７３の位置に順次移送される。半導体チップ１０の封止樹脂膜１６は、半田ボール１８側から封止樹脂膜・電極検査装置検査装置７２のカメラ７２ａにより撮像され、封止樹脂膜１６中のボイドおよび異物の状況が画像表示される。この表示画像に基づいて、検査員は良品または不良品の判断をする。半導体チップ１０の外部接続用電極１７は封止樹脂膜・電極検査装置７３のカメラ７３ａにより撮像され、外部接続用電極１７の破損、バリ、短絡の有無等の状況が画像表示される。この表示画像を、予め撮影した基準画像と比較して、閾値を越えたか否かにより、良品または不良品の判断をする（自動外観検査）。なお、封止樹脂膜・電極検査装置７２と７３とでは、設置するカメラ７２ａ、７３ａの位置はそれぞれ同じであるが、照明装置の角度はそれぞれ異なるため、検査内容は同じであるが、互いに見えないものを補う働きがある。上方に固定された半導体チップ１０に、下側から照明を当て、下側に取り付けられたカメラ７２ａ、７３ａで撮影する。
【００３８】
封止樹脂膜・電極検査装置７３での検査を終了した半導体チップ１０は、チップ移転機構７４により第１の回転テーブル７１から第２の回転テーブル７５に転載される。チップ移転機構７４は、吸着した半導体チップ１０を第２の回転テーブル７５の上面側に設けられた真空吸着部に位置決めする。これにより、半導体チップ１０の半導体基板１１の表面が第２の回転テーブル７５の真空吸着部に吸着され、保持される。
【００３９】
第２の回転テーブル７５は反時計方向に回転し、半導体チップ１０はマーキング前基板検査装置７６の位置および内部破損検査装置７７の位置に順次移送される。そして、マーキング前基板検査装置７６のカメラ７６ａによりマーキング前の半導体基板１１の裏面が撮像され、半導体基板１１のクラック、破損および表面の凹凸等の状況が画像表示される。この表示画像に基づいて、検査員は良品または不良品の判断をする。また、内部破損検査装置７７は赤外線照射部（図示せず）を有し、カメラ７７ａにより低誘電率膜４が撮像され、低誘電率膜４のクラックの状況が画像表示される。この表示画像を、予め撮影した基準画像と比較して、閾値を越えたか否かにより、良品または不良品の判断をする（自動外観検査）。
【００４０】
封止樹脂膜・電極検査装置７２、７３、マーキング前基板面検査装置７６および内部破損検査装置７７における検査により不良とされた半導体チップには、図示しない捺印装置により不良表示がなされる。不良表示は、各検査別に異なるマークでなされ、どの検査での不良であるかが判別可能とされる。
【００４１】
そして、マーキング前検査のすべてにおいて良品とされた半導体チップ１０には、マーキング部８０においてマークが形成される。マーキング部８０は、ＹＶＯ４等の第２高調波レーザを照射するレーザ照射部８１を有し、このレーザ照射部８１から半導体チップ１０の半導体基板１１の裏面にレーザを照射して製造日を含む製造番号等をマーキングする。いずれかの検査装置で不良とされた半導体チップ１０にはマーキングは施されない。不良チップも含めて、全チップマーキングすることは可能であり、選択できる。
【００４２】
マークを形成された半導体チップ１０は、マーキング後検査部９０に移送される。マーキング後検査部９０は、マーキングされたマークの状態を検査するマーキング検査装置９１および低誘電率膜４の露出状態を検査する低誘電率膜露出検査装置９３を有する。
詳細には、マーキング検査装置９１では、カメラ９１ａにより半導体チップ１０の半導体基板１１の裏面に形成されたマークの状況が撮像され、マークの位置および文字の形状・傷などの状況が画像表示される。この表示画像を、予め撮影した基準画像と比較して、閾値を越えたか否かにより、良品または不良品の判断をする（自動外観検査）。
【００４３】
また、低誘電率膜露出検査装置９３では、カメラ９４により半導体チップ１０の側面が撮像され、周囲を封止樹脂膜１６により被覆されている筈の低誘電率膜４の露出状況が画像表示される。この表示画像表示に基づいて、検査員は良品または不良品の判断をする。
この低誘電率膜の露出部検査は、抜き取り検査で行うようにしてもよい。
【００４４】
次に、図４の処理フローチャートに基づいて本発明の半導体装置の製造方法を簡潔に説明する。
各半導体チップ１０の裏面がダイシングテープ２１で接着された半導体チップ集合体１が、カセット５２に収容されて半導体装置の製造装置１００のロード部５０に搭載され、チェンジャー部６０に搬送される。
チェンジャー部６０に搬送されるとステップＳ１１で、ピックアップ機構６５により、半導体チップ１０が第１の回転テーブル７１に吸着され、保持される。
【００４５】
第１の回転テーブル７１に保持された半導体チップ１０は、第１の回転テーブル７１の回転によりマーキング前検査部７０に向けて移送される。封止樹脂膜装置７２の位置に移送されると、第１の回転テーブル７１の回転は停止され、半導体チップ１０の封止樹脂膜１６が封止樹脂膜・電極検査装置７２のカメラ７２ａにより撮像される。そして、封止樹脂膜１６中のボイドおよび異物の状況が画像表示される。この表示画像を、予め撮影した基準画像と比較して、閾値を越えたか否かにより、良品または不良品の判断をする（自動外観検査）（ステップＳ１２）。
【００４６】
第１の回転テーブル７１により更に移送されて、封止樹脂膜・電極検査装置７３により外部接続用電極１７の破損、バリ、短絡の有無等の状況が画像表示される。この表示画像を、予め撮影した基準画像と比較して、閾値を越えたか否かにより、良品または不良品の判断をする（自動外観検査）（ステップＳ１３）。
【００４７】
次に、チップ移転機構７４により、半導体チップ１０は第１の回転テーブル７１から第２の回転テーブル７５に転載される。そして、第２の回転テーブル７５の回転により移送されてマーキング前基板面検査装置７６により検査される。マーキング前基板面検査装置７６では半導体基板１１の裏面が撮像され、半導体基板１１のクラックや割れおよび表面の凹凸等の状況が画像表示される。この表示画像を、予め撮影した基準画像と比較して、閾値を越えたか否かにより、良品または不良品の判断をする（自動外観検査）（ステップＳ１４）。
【００４８】
半導体チップ１０は第２の回転テーブル７５により更に移送されて、内部破損検査装置７７で検査される。内部破損検査装置７７では赤外線により低誘電率膜４が撮像され、低誘電率膜４のクラックの状況が画像表示される。この表示画像を、予め撮影した基準画像と比較して、閾値を越えたか否かにより、良品または不良品の判断をする（自動外観検査）（ステップＳ１５）。
【００４９】
そして、マーキング前検査のすべてにおいて良品とされた半導体チップ１０は、第２の回転テーブル７５の回転によりさらに移送され、マーキング部８０においてレーザによりマークを形成される（ステップＳ１６）。
【００５０】
マークを形成された半導体チップ１０は、第２の回転テーブル７５の回転によりさらに移送され、マーキング検査装置９１によりマーキング状況を検査される（ステップＳ１７）。マーキング状況の検査が完了した半導体チップ１０は、スタッカ部９５に搬送され、半導体チップ１０を吸着した状態で検査する。具体的には、低誘電率膜露出検査装置９３により、半導体チップ１０の側面が撮像され、周囲を封止樹脂膜１６により被覆されている筈の低誘電率膜４の露出状況が画像表示される。この表示画像に基づいて、検査員は良品または不良品の判断をする（ステップＳ１８）。
【００５１】
次に、良品と不良品とに仕分けされてトレイ９６に収容される。不良品は、不良マークを付され、いずれの検査での不良であるかにより、グループ化して収容される（ステップＳ１９）。
この低誘電率膜の露出部検査は、抜き取り検査で行う。
そして、ステップＳ１９で良品と判断されたグループは完成品として出荷用に取り出され（ステップＳ２０）終了する。
【００５２】
以上のように本発明の半導体装置の製造装置および半導体装置の製造方法によれば、半導体チップ集合体１から半導体チップ１０をピックアップしてマーキング前検査、レーザによるマーキングおよびマーキング後検査を行うので、半導体ウエハに反りを生じさせることなく製造することが可能となる。
【００５３】
また、マーキング前検査およびマーキング後検査を、複数の回転テーブル７１および７５に保持して行うので、１つの回転テーブルで行う場合に比して回転テーブルの直径を小さくすることができ、製造装置全体の寸法を小さくすることができる。
【００５４】
なお、上記実施形態では、半導体チップ１０が低誘電率膜４を有する場合で説明したが、この発明は、低誘電率膜４を有していない半導体チップ１０に対しても適用可能である。
マーキング前検査およびマーキング後検査の検査内容は、適宜、異なる検査内容に変更することが可能である。
【００５５】
また、各検査を全数実施するか抜き取りで実施するかは、不良の発生頻度、製造する半導体チップ１０が新規生産であるか継続生産であるか等により、種々、変更することができる。本発明は、抜き取りであっても、マーキング前検査およびマーキング後検査の工程を行うものをすべて含むものである。
半導体チップ１０を吸着するテーブルを２個の回転テーブル７１および７５としたが、テーブルの数を増減したり、回転テーブルではなく、スライド式の移動テーブルにしたりしてもよい。
【００５６】
その他、本発明の半導体装置の製造装置は発明の趣旨の範囲内において、種々、変形して構成することが可能であり、要は、それぞれ、半導体基板上に外部接続用電極が形成され、外部接続用電極の周囲に封止樹脂膜が形成された複数の半導体チップが接着シートに接着された半導体チップ集合体を搭載する半導体チップ集合体搭載部と、半導体チップ集合体の半導体チップをピックアップしてテーブル上に搬送する搬送部と、マーキング前検査において良品と判断された半導体チップに対し、レーザによりマークを形成するマーキング部と、を具備するものであればよい。
【００５７】
また、本発明の半導体装置の製造方法は、主面側の各デバイス領域内に集積回路部、集積回路部に接続された外部接続用電極および外部接続用電極の周囲に形成された封止樹脂膜を有する半導体ウエハを、デバイス領域毎に分離して半導体チップを形成すると共に、半導体チップの裏面を接着シートに接着して半導体チップ集合体を形成する工程と、半導体チップ集合体の半導体チップをピックアップしてテーブル上に配置する工程と、半導体チップに対し、レーザによりマークを形成する工程と、を含むものであればよい。
【符号の説明】
【００５８】
１ 半導体チップ集合体
４ 低誘電率膜
１０ 半導体チップ（半導体装置）
１１ 半導体基板
１１Ａ 半導体ウエハ
１６ 封止樹脂膜
１７ 外部接続用電極
１８ 半田ボール
２１ ダイシングテープ（接着シート）
７０ マーキング前検査部
８０ マーキング部
９０ マーキング後検査部
１００ 半導体装置の製造装置
【特許請求の範囲】
【請求項１】
それぞれ、半導体基板上に外部接続用電極が形成され、前記外部接続用電極の周囲に封止樹脂膜が形成された複数の半導体チップが接着シートに接着された半導体チップ集合体を搭載する半導体チップ集合体搭載部と、
前記半導体チップ集合体の半導体チップをピックアップしてテーブル上に搬送する搬送部と、
前記マーキング前検査において良品と判断された前記半導体チップに対し、レーザによりマークを形成するマーキング部と、
を具備することを特徴とする半導体装置の製造装置。
【請求項２】
請求項１に記載の半導体装置の製造装置において、
前記テーブル上に保持された前記半導体チップのマーキング前検査を行うマーキング前検査部と、
前記マーキング部によるマーキング後に前記半導体チップの検査を行うマーキング後検査部と、
を具備することを特徴とする半導体装置の製造装置。
【請求項３】
請求項１または２に記載の半導体装置の製造装置において、前記半導体チップは集積回路部に低誘電率膜を有し、前記マーキング前検査部は、前記低誘電率膜の内部の破損状況を観察可能な内部破損検査部を含むことを特徴とする半導体装置の製造装置。
【請求項４】
請求項１乃至３のいずれか１項に記載の半導体装置の製造装置において、前記マーキング前検査部は、さらに、前記封止樹脂膜の検査を行う封止樹脂膜検査部を含むことを特徴とする半導体装置の製造装置。
【請求項５】
請求項１乃至４のいずれか１項に記載の半導体装置の製造装置において、前記マーキング前検査部は、さらに、前記外部接続用電極の外観検査を行う外部接続用電極外観検査部を含むことを特徴とする半導体装置の製造装置。
【請求項６】
請求項１に記載の半導体装置の製造装置において、前記半導体チップは集積回路部に低誘電率膜を有し、前記マーキング後検査部は、前記低誘電率膜が前記封止樹脂膜から露出している否かを検査することが可能な低誘電率膜露出検査部を含むことを特徴とする半導体装置の製造装置。
【請求項７】
請求項１乃至６のいずれか１項に記載の半導体装置の製造装置において、さらに、前記マーキング前検査部およびマーキング後検査部における検査結果に基づいて、前記半導体チップを良品および不良品に仕分けし、不良品の場合は、不良内容別に仕分ける仕分け部を含むことを特徴とする半導体装置の製造装置。
【請求項８】
請求項１乃至７のいずれか１項に記載の半導体装置の製造装置において、前記マーキング前検査を行うテーブルは回転テーブルであることを特徴とする半導体装置の製造装置。
【請求項９】
請求項１乃至８のいずれか１項に記載の半導体装置の製造装置において、前記マーキング後検査部は、前記レーザにより形成されたマークの検査を行うマーキング検査部を含むことを特徴とする半導体装置の製造装置。
【請求項１０】
請求項１乃至９のいずれか１項に記載の半導体装置の製造装置において、さらに、別の回転テーブルを有し、レーザによりマークを形成するマーク形成および前記マーキング後検査は、前記別の回転テーブルに前記半導体チップを保持して行うことを特徴とする半導体装置の製造装置。
【請求項１１】
請求項１０に記載の半導体装置の製造装置において、前記回転テーブルおよび前記別の回転テーブルは、それぞれ、前記半導体チップを真空吸着により保持する真空吸着部を有することを特徴とする半導体装置の製造装置。
【請求項１２】
主面側の各デバイス領域内に集積回路部、前記集積回路部に接続された外部接続用電極および前記外部接続用電極の周囲に形成された封止樹脂膜を有する半導体ウエハを、前記デバイス領域毎に分離して半導体チップを形成すると共に、前記半導体チップの裏面を接着シートに接着して半導体チップ集合体を形成する工程と、
前記半導体チップ集合体の半導体チップをピックアップしてテーブル上に配置する工程と、
前記半導体チップに対し、レーザによりマークを形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項１３】
請求項１２に記載の半導体装置の製造方法において、
前記半導体チップのマーキング前検査を行う工程と、
前記半導体チップのマーキング後検査を行う工程と、
前記マーキング前検査または前記マーキング後検査における良品と不良品を仕分けして収容器に収容する工程を含むことを特徴とする半導体装置の製造方法。
【請求項１４】
請求項１３に記載の半導体装置の製造方法において、前記半導体チップは集積回路部に低誘電率膜を有し、前記マーキング前検査は、前記低誘電率膜の内部の破損を観察する工程を含むことを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１２乃至１４のいずれか１項に記載の半導体装置の製造方法において、前記マーキング前検査は、前記封止樹脂膜の検査を行う工程を含むことを特徴とする半導体装置の製造方法。
【請求項１６】
請求項１２乃至１５のいずれか１項に記載の半導体装置の製造方法において、前記マーキング前検査は、前記外部接続用電極の外観検査を行う工程を含むことを特徴とする半導体装置の製造方法。
【請求項１７】
請求項１２または１３に記載の半導体装置の製造方法において、前記半導体チップは集積回路部に低誘電率膜を有し、前記マーキング後検査は、前記低誘電率膜が前記封止樹脂膜から露出している否かを検査する工程を含むことを特徴とする半導体装置の製造方法。
【請求項１８】
請求項１７に記載の半導体装置の製造方法において、前記低誘電率膜が前記封止樹脂膜から露出している否かを検査する工程は、前記半導体チップ集合体の抜き取り検査で行うことを特徴とする半導体装置の製造方法。
【請求項１】
それぞれ、半導体基板上に外部接続用電極が形成され、前記外部接続用電極の周囲に封止樹脂膜が形成された複数の半導体チップが接着シートに接着された半導体チップ集合体を搭載する半導体チップ集合体搭載部と、
前記半導体チップ集合体の半導体チップをピックアップしてテーブル上に搬送する搬送部と、
前記マーキング前検査において良品と判断された前記半導体チップに対し、レーザによりマークを形成するマーキング部と、
を具備することを特徴とする半導体装置の製造装置。
【請求項２】
請求項１に記載の半導体装置の製造装置において、
前記テーブル上に保持された前記半導体チップのマーキング前検査を行うマーキング前検査部と、
前記マーキング部によるマーキング後に前記半導体チップの検査を行うマーキング後検査部と、
を具備することを特徴とする半導体装置の製造装置。
【請求項３】
請求項１または２に記載の半導体装置の製造装置において、前記半導体チップは集積回路部に低誘電率膜を有し、前記マーキング前検査部は、前記低誘電率膜の内部の破損状況を観察可能な内部破損検査部を含むことを特徴とする半導体装置の製造装置。
【請求項４】
請求項１乃至３のいずれか１項に記載の半導体装置の製造装置において、前記マーキング前検査部は、さらに、前記封止樹脂膜の検査を行う封止樹脂膜検査部を含むことを特徴とする半導体装置の製造装置。
【請求項５】
請求項１乃至４のいずれか１項に記載の半導体装置の製造装置において、前記マーキング前検査部は、さらに、前記外部接続用電極の外観検査を行う外部接続用電極外観検査部を含むことを特徴とする半導体装置の製造装置。
【請求項６】
請求項１に記載の半導体装置の製造装置において、前記半導体チップは集積回路部に低誘電率膜を有し、前記マーキング後検査部は、前記低誘電率膜が前記封止樹脂膜から露出している否かを検査することが可能な低誘電率膜露出検査部を含むことを特徴とする半導体装置の製造装置。
【請求項７】
請求項１乃至６のいずれか１項に記載の半導体装置の製造装置において、さらに、前記マーキング前検査部およびマーキング後検査部における検査結果に基づいて、前記半導体チップを良品および不良品に仕分けし、不良品の場合は、不良内容別に仕分ける仕分け部を含むことを特徴とする半導体装置の製造装置。
【請求項８】
請求項１乃至７のいずれか１項に記載の半導体装置の製造装置において、前記マーキング前検査を行うテーブルは回転テーブルであることを特徴とする半導体装置の製造装置。
【請求項９】
請求項１乃至８のいずれか１項に記載の半導体装置の製造装置において、前記マーキング後検査部は、前記レーザにより形成されたマークの検査を行うマーキング検査部を含むことを特徴とする半導体装置の製造装置。
【請求項１０】
請求項１乃至９のいずれか１項に記載の半導体装置の製造装置において、さらに、別の回転テーブルを有し、レーザによりマークを形成するマーク形成および前記マーキング後検査は、前記別の回転テーブルに前記半導体チップを保持して行うことを特徴とする半導体装置の製造装置。
【請求項１１】
請求項１０に記載の半導体装置の製造装置において、前記回転テーブルおよび前記別の回転テーブルは、それぞれ、前記半導体チップを真空吸着により保持する真空吸着部を有することを特徴とする半導体装置の製造装置。
【請求項１２】
主面側の各デバイス領域内に集積回路部、前記集積回路部に接続された外部接続用電極および前記外部接続用電極の周囲に形成された封止樹脂膜を有する半導体ウエハを、前記デバイス領域毎に分離して半導体チップを形成すると共に、前記半導体チップの裏面を接着シートに接着して半導体チップ集合体を形成する工程と、
前記半導体チップ集合体の半導体チップをピックアップしてテーブル上に配置する工程と、
前記半導体チップに対し、レーザによりマークを形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項１３】
請求項１２に記載の半導体装置の製造方法において、
前記半導体チップのマーキング前検査を行う工程と、
前記半導体チップのマーキング後検査を行う工程と、
前記マーキング前検査または前記マーキング後検査における良品と不良品を仕分けして収容器に収容する工程を含むことを特徴とする半導体装置の製造方法。
【請求項１４】
請求項１３に記載の半導体装置の製造方法において、前記半導体チップは集積回路部に低誘電率膜を有し、前記マーキング前検査は、前記低誘電率膜の内部の破損を観察する工程を含むことを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１２乃至１４のいずれか１項に記載の半導体装置の製造方法において、前記マーキング前検査は、前記封止樹脂膜の検査を行う工程を含むことを特徴とする半導体装置の製造方法。
【請求項１６】
請求項１２乃至１５のいずれか１項に記載の半導体装置の製造方法において、前記マーキング前検査は、前記外部接続用電極の外観検査を行う工程を含むことを特徴とする半導体装置の製造方法。
【請求項１７】
請求項１２または１３に記載の半導体装置の製造方法において、前記半導体チップは集積回路部に低誘電率膜を有し、前記マーキング後検査は、前記低誘電率膜が前記封止樹脂膜から露出している否かを検査する工程を含むことを特徴とする半導体装置の製造方法。
【請求項１８】
請求項１７に記載の半導体装置の製造方法において、前記低誘電率膜が前記封止樹脂膜から露出している否かを検査する工程は、前記半導体チップ集合体の抜き取り検査で行うことを特徴とする半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１１−１２９８１４（Ｐ２０１１−１２９８１４Ａ）
【公開日】平成２３年６月３０日（２０１１．６．３０）
【国際特許分類】
【出願番号】特願２００９−２８９１１５（Ｐ２００９−２８９１１５）
【出願日】平成２１年１２月２１日（２００９．１２．２１）
【出願人】（０００００１４４３）カシオ計算機株式会社 (8,748)
【Ｆターム（参考）】
【公開日】平成２３年６月３０日（２０１１．６．３０）
【国際特許分類】
【出願日】平成２１年１２月２１日（２００９．１２．２１）
【出願人】（０００００１４４３）カシオ計算機株式会社 (8,748)
【Ｆターム（参考）】
[ Back to top ]