固体撮像装置
【課題】固定パターンノイズの発生を防止する
【解決手段】 入射光に応じた光発生電荷を発生させる光電変換素子と、前記光電変換素子に隣り合う領域に配置された変調トランジスタであって、前記光発生電荷の電荷量に応じた信号を生成する前記変調トランジスタと、含む固体撮像装置において、前記変調トランジスタは、環状ゲート４と、前記環状ゲートの内側に形成されたソース領域５と、前記環状ゲートの外側に形成されたドレイン領域と、前記ソース領域と前記光電変換素子との間に位置する前記環状ゲートの下方に形成されたキャリアポケットであって、前記光電変換素子からの光発生電荷を保持して前記変調トランジスタの閾値を変化させる前記キャリアポケット７と、前記キャリアポケットが形成されていない前記環状ゲートの下方に、前記キャリアポケットとの間に電位障壁を介して配置された制御ポケット９と、を含む。
【解決手段】 入射光に応じた光発生電荷を発生させる光電変換素子と、前記光電変換素子に隣り合う領域に配置された変調トランジスタであって、前記光発生電荷の電荷量に応じた信号を生成する前記変調トランジスタと、含む固体撮像装置において、前記変調トランジスタは、環状ゲート４と、前記環状ゲートの内側に形成されたソース領域５と、前記環状ゲートの外側に形成されたドレイン領域と、前記ソース領域と前記光電変換素子との間に位置する前記環状ゲートの下方に形成されたキャリアポケットであって、前記光電変換素子からの光発生電荷を保持して前記変調トランジスタの閾値を変化させる前記キャリアポケット７と、前記キャリアポケットが形成されていない前記環状ゲートの下方に、前記キャリアポケットとの間に電位障壁を介して配置された制御ポケット９と、を含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高画質特性及び低消費電力特性を有する固体撮像装置に関する。
【背景技術】
【０００２】
携帯電話などに搭載される固体撮像装置として、ＣＣＤ（電荷結合素子）型のイメージセンサと、ＣＭＯＳ型のイメージセンサと、がある。ＣＣＤ型のイメージセンサは画質に優れ、ＣＭＯＳ型のイメージセンサは消費電力が少なく、プロセスコストが低い。近年、高画質と低消費電力とを共に兼ね備えた閾値電圧変調方式のＭＯＳ型固体撮像装置が提案されている。閾値電圧変調方式のＭＯＳ型固体撮像装置については、例えば、特許文献１に開示されている。
【０００３】
イメージセンサは、センサセルをマトリクス状に配列し、初期化、蓄積、読み出しの３つの状態を繰り返すことで、画像出力を得ている。特許文献１によって開示されたイメージセンサは、各単位画素が、蓄積を行うための受光ダイオードと、読み出しを行うためのトランジスタとを有している。
【０００４】
特許文献１のイメージセンサは、基板上において、各単位画素毎に、受光ダイオードと光信号検出用ＭＯＳトランジスタとが隣接配置されている。このトランジスタのゲート電極はリング状に形成されており、ゲート電極の中央の開口部分に、ソース領域が形成されている。ゲート電極の周辺にはドレイン領域が形成されている。
【０００５】
受光ダイオードの開口領域から入射した光によって発生した電荷（光発生電荷）は、ゲート電極下方のＰ型のウェル領域に転送されて、この部分に形成されたキャリアポケットに蓄積される。キャリアポケットに蓄積された光発生電荷によってトランジスタの閾値電圧が変化する。これにより、入射光に対応した信号（画素信号）を、トランジスタのソース領域から取り出すことができるようになっている。
【０００６】
なお、特許文献１の装置では、同一列に配列された単位画素の出力は、共通のソース線を介して取り出されるようになっている。トランジスタのゲートに印加する電圧をライン毎に制御することで、共通のソース線に接続された各単位画素のうち所定のラインの単位画素からの選択的な読み出しを可能にしている。即ち、読み出しを行う単位画素（選択画素）のトランジスタには比較的高いゲート電圧を印加し、他の読み出しを行わない単位画素（非選択画素）のトランジスタには比較的低いゲート電圧を印加する。高いゲート電圧を印加したトランジスタの出力の方が低いゲート電圧を印加したトランジスタの出力よりも高く、ソース線から選択画素の出力を得ることができる。
【０００７】
なお、特許文献２等においては、変調トランジスタを棒型で構成する技術が開示されている。しかしながら、棒型の変調トランジスタを構成する場合には、拡散層による分離又はＬＯＣＯＳによる分離領域を設ける必要がある。このため、ゲート電極を２層にする等、複雑な構造が要求され、駆動シーケンスも複雑となってしまうという欠点がある。
【特許文献１】特開２００２−５７３１５号公報
【特許文献２】特開平１０−６５１３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、キャリアポケットは比較的高い濃度で形成されて、正孔のポテンシャルを基準にすると、そのポテンシャルは初期化時に十分に低い値となる。これにより、受光ダイオードにおいて発生した光発生電荷がキャリアポケットに蓄積されるようになっている。ところが、キャリアポケットのポテンシャルは、ドレインやゲート等の周辺電位の影響を受ける。キャリアポケットの濃度が一定であるものとすると、周辺からの距離に比例してホールを基準としたポテンシャルは低下する。
【０００９】
ところで、特許文献１の装置においては、キャリアポケットは平面的には四角形状に形成されている。従って、キャリアポケットの角部と辺部とではキャリアポケットの幅が異なり、ポテンシャルはキャリアポケットの角部において他の部分よりも部分的に低下してしまう。なお、拡散工程におけるマスク形状を考慮すると、キャリアポケットを完全な円形状に形成することは困難であり、キャリアポケットにはポテンシャルが部分的に低い部分が必ず生じてしまう。また、キャリアポケットの濃度の不均一性等によっても、キャリアポケット内に部分的に他の部分よりもポテンシャルが低い部分が存在することもある。
【００１０】
キャリアポケットは、光発生電荷が蓄積されることでポテンシャルが高くなり、これにより表面チャネル電位を変化させてチャネル電流を流れやすくする。ところが、例えば、低照度の場合のように、光発生電荷の発生量が比較的少ない場合には、キャリアポケットのポテンシャルが低い部分のみに、光発生電荷が蓄積されやすくなる。
【００１１】
即ち、低照度時には、キャリアポケットの一部の領域のみに光発生電荷が蓄積されて閾値変調が行われるが、キャリアポケットの大部分の領域については、光発生電荷が蓄積されず閾値変調は行われない。
【００１２】
このため、光発生電荷の発生量が比較的少ない状態では、信号出力の立上りが鈍く、リニアリティも悪い。このような画素が１次元又は２次元に配列されて画面が構成される場合には、例えば低照度時には、画素毎に出力にばらつきが生じやすく、固定パターンノイズが現れてしまうという問題点があった。
【００１３】
本発明はかかる問題点に鑑みてなされたものであって、キャリアポケットの形状を変形させることによって、光発生電荷の発生量が少ない場合でも信号出力のリニアリティを確保することができ、固定パターンノイズの発生を抑制することができる固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明に係る固体撮像装置は、
入射光に応じた光発生電荷を発生させる光電変換素子と、
前記光電変換素子に隣り合う領域に配置された変調トランジスタであって、前記光発生電荷の電荷量に応じた信号を生成する前記変調トランジスタと、
を含む固体撮像装置において、
前記変調トランジスタは、
環状ゲートと、
前記環状ゲートの内側に形成されたソース領域と、
前記環状ゲートの外側に形成されたドレイン領域と、
前記ソース領域と前記光電変換素子との間に位置する前記環状ゲートの下方に形成されたキャリアポケットであって、前記光電変換素子からの光発生電荷を保持して前記変調トランジスタの閾値を変化させる前記キャリアポケットと、
前記キャリアポケットが形成されていない前記環状ゲートの下方に、前記キャリアポケットとの間に電位障壁を介して配置された制御ポケットと、
を含む。
【００１５】
本発明の実施の形態によれば、光電変換素子は、入射した光に応じた光発生電荷を発生する。光電変換素子には変調トランジスタが隣接配置されており、変調トランジスタを構成する環状のゲートの中央開口には、ソース領域が形成される。このソース領域と光電変換素子との間には、キャリアポケットが形成される。光電変換素子からの光発生電荷は、キャリアポケットに保持される。こうして、変調トランジスタの閾値が変化して、変調トランジスタから入射光量に応じた出力が得られる。また、キャリアポケットが形成されていないソース領域の周辺には、キャリアポケットとの間に電位障壁を介して制御ポケットが配置される。制御ポケットによって閾値は高くなり、制御ポケット上の表面チャネルの寄生電流が抑制される。これにより、出力のリニアリティが確保される。
【００１６】
また、前記キャリアポケットは、前記ソース領域と前記光電変換素子との間に直線的な形状を有して形成される。
【００１７】
本発明の実施の形態によれば、キャリアポケットが直線的な形状を有しており、キャリアポケット上の表面チャネルにはいずれの部分においても一様な電流が流れる。これにより、出力のリニアリティが得られる。
【００１８】
また、前記環状ゲートは、平面的には前記光電変換素子に対向する辺を有し、前記キャリアポケットは、前記環状ゲートの前記光電変換素子に対向する辺に沿って直線的な形状を有する。
【００１９】
本発明の実施の形態によれば、キャリアポケットは、環状ゲートの光電変換素子に対向する辺に沿って直線的な形状を有していることから、キャリアポケットのポケット長は、キャリアポケット上の表面チャネル幅方向の全域において等しく、キャリアポケットのポテンシャルは一様である。従って、光発生電荷の量が小さい場合でも、キャリアポケット上の表面チャネルの全域において一様にチャネル電流が流れる。これにより、出力のリニアリティが確保される。
【００２０】
また、前記制御ポケットは、前記キャリアポケットと同一濃度に設定される。
【００２１】
本発明の実施の形態によれば、制御ポケットの濃度が十分に高いので、制御ポケット上の表面チャネルに流れる寄生電流を抑制することができる。
【００２２】
前記制御ポケットは、前記キャリアポケットよりも高濃度に設定される。
【００２３】
本発明の実施の形態によれば、制御ポケットの濃度がキャリアポケットの濃度よりも高いので、制御ポケット上の表面チャネルに流れる寄生電流を一層抑制することができる。
【発明を実施するための最良の形態】
【００２４】
以下、図面を参照して本発明の実施の形態について詳細に説明する。図１は本発明の第１の実施の形態に係る固体撮像装置の１センサセルの平面形状を示す平面図、図２は変調トランジスタの平面形状が８角形の例を示す説明図である。図３は固定パターンノイズを回避するための基本構造を示す説明図である。
【００２５】
先ず、図３を参照して、固定パターンノイズを回避するための変調トランジスタの構造について説明する。本実施の形態における固体撮像装置は、単位画素であるセンサセルがマトリクス状に配列されて構成されたセンサセルアレイを有している。各センサセルは、入射光に応じて発生させた光発生電荷を収集・蓄積し、蓄積した光発生電荷に基づくレベルの画素信号を出力する。センサセルをマトリクス状に配列することで１画面の画像信号が得られる。
【００２６】
図３は固定パターンノイズを回避可能にしたセンサセル３１，４１の構造を示している。図３（ａ）は変調トランジスタが４角形状の例を示し、図３（ｂ）は変調トランジスタが８角形状の例を示している。なお、図３（ａ），図３（ｂ）のセンサセル３１，４１は、変調トランジスタの平面形状が４角形状である８角形状であるかが相違するのみである。
【００２７】
図３に示すセンサセル３１，４１は、半導体基板上に半導体プロセスによって構成されている。センサセル３１，４１は、夫々フォトダイオード形成領域３２，４２において、入射光に応じて光発生電荷を発生させるフォトダイオードが形成されている。また、センサセル３１，４１は、このフォトダイオード形成領域３２，４２に隣接して、光発生電荷に応じた画素信号を出力するための変調トランジスタの形成領域（変調トランジスタ形成領域）が設けられる。
【００２８】
フォトダイオード形成領域３２，４２において、入射光に応じた光発生電荷が発生する。フォトダイオード形成領域３２，４２に隣接して、変調トランジスタを構成する環状のリングゲート３４，４４が形成されている。リングゲート３４の平面形状は４角形であり、リングゲート４４の平面形状は８角形である。リングゲート３４，４４は中央が開口しており、この開口部分に夫々ソース領域３５，４５が設けられる。ソース領域３５，４５は夫々コンタクト部３６，４６を介して図示しないソース線（データ線）に接続される。
【００２９】
なお、フォトダイオード形成領域３２及び変調トランジスタのリングゲート３４の外側の領域はドレイン領域３３であり、ドレイン領域３３はコンタクト部３８を介して図示しないドレイン配線に接続される。また、フォトダイオード形成領域４２及び変調トランジスタのリングゲート４４の外側の領域はドレイン領域４３であり、ドレイン領域４３はコンタクト部４８を介して図示しないドレイン配線に接続される。なお、基板表面においては、フォトダイオード形成領域３２，４２上にも、夫々ドレイン領域３３，４３が形成されている。
【００３０】
図３（ａ）の例では、リングゲート３４の下方（基板内）に、光発生電荷が蓄積されるキャリアポケット３７が形成されている。キャリアポケット３７は、フォトダイオード形成領域３２に対向するソース領域３５の一辺に沿って、平面的には所定幅を有する直線形状に構成される。キャリアポケット３７は、屈曲した形状を有していないことから、ドレイン領域３３からソース領域３５への表面チャネルの形成方向の距離（以下、ポケット長という）は、いずれの部分においても等距離に形成される。
【００３１】
従って、キャリアポケット３７のポテンシャルは、表面チャネルの形成方向に対して垂直な方向（ポケット長方向に垂直な方向）のいずれの部分においても、略均一である。これにより、図３（ａ）のセンサセル３１を用いて固体撮像装置を構成した場合には、低照度時においても光量に応じた出力を発生することができ、低照度時から高照度時まで出力のリニアリティを得ることができる。
【００３２】
また、図３（ｂ）の例では、リングゲート４４の下方（基板内）に、光発生電荷が蓄積されるキャリアポケット４７が形成されている。キャリアポケット４７も、フォトダイオード形成領域４２に対向するソース領域４５の一辺に沿って、平面的には所定幅を有する直線形状に構成される。キャリアポケット４７は、屈曲した形状を有していないことから、ポケット長はいずれの部分においても等距離に形成される。
【００３３】
従って、キャリアポケット４７のポテンシャルは、ポケット長方向に垂直な方向のいずれの部分においても略均一である。これにより、図３（ｂ）のセンサセル４１を用いて固体撮像装置を構成した場合には、低照度時においても光量に応じた出力を発生することができ、低照度時から高照度時まで出力のリニアリティを得ることができる。
【００３４】
ところが、図３（ａ），（ｂ）の例においては、ソース領域３５，４５には、夫々キャリアポケット３７，４７の形成領域以外の部分においても、ドレイン領域３３，４３からの寄生電流がチャネル電流として流れる。この寄生電流によって、実際には、出力のリニアリティが悪化する。
【００３５】
そこで、本実施の形態においては、寄生電流の経路下方の基板内に、寄生電流を抑制するための高濃度の制御ポケットを形成するようになっている。
【００３６】
図１において、センサセル１は図３（ａ）のセンサセル３１と同様に４角形状の変調トランジスタＴＭを有している。また、図２のセンサセル１１は、図４（ｂ）のセンサセル４１と同様に８角形状の変調トランジスタＴＭ’を有している。これらのセンサセル１，１１は相互に変調トランジスタの平面形状が異なるのみである。即ち、図２中のフォトダイオード形成領域１２、ドレイン領域１３、リングゲート１４、ソース領域１５、コンタクト部１６，１８、キャリアポケット１７、制御ポケット１９及び電位障壁２０は、夫々図１中のフォトダイオード形成領域２、ドレイン領域３、リングゲート４、ソース領域５、コンタクト部６，８、キャリアポケット７、制御ポケット９及び電位障壁１０はと同一の機能を有するものである。以下、説明の簡略化のために、主に図１のセンサセル１について説明し、図２のセンサセル１１については相違点のみを説明する。なお、センサセル１又はセンサセル１１がマトリクス状に配列されて、センサセルアレイが構成される。
【００３７】
＜各センサセルの断面構造＞
先ず、図４を参照してセンサセル１，１１の断面構造を説明する。図４はセンサセル１の断面構造を示す模式的断面図である。図４は図１のＡ−Ａ’線の断面構造を示している。なお、図２のセンサセル１１についても、図２のＡ−Ａ’線で切断した断面形状は図４と同様であり、説明を省略する。本実施の形態は光発生電荷として正孔を用いる例を示している。光発生電荷として電子を用いる場合でも同様に構成可能である。
【００３８】
各セルは、フォトダイオード形成領域と変調トランジスタ形成領域とを有している。Ｐ型基板５０の全域にＮ型ウェル５１，５２が形成されている。フォトダイオード形成領域のＮ型ウェル５１上には、Ｐ型の収集ウェル５３が形成されている。収集ウェル５３上の基板表面側には、ピニング層であるＮ型の拡散層５５が形成されている。Ｎ型ウェル５１は基板の比較的深い位置まで形成されている。
【００３９】
一方、変調トランジスタＴＭ形成領域においては、Ｎ型ウェル５２は基板５０の比較的浅い位置までに制限される。Ｎ型ウェル５２上には、Ｐ型の変調用ウェル５４が形成されている。変調用ウェル５４内には、キャリアポケット７が形成されている。キャリアポケット７は、Ｐ+拡散による比較的濃い濃度の拡散層である。基板表面の変調トランジスタ形成領域には、環状のリングゲート４が形成されている。図１の例ではリングゲート４は平面的には４角形状に形成されている。また、図２の例ではリングゲート１４は、平面的には８角形状に形成されている。
【００４０】
リングゲート４の中央開口部の基板表面にはＮ+拡散層が形成されてソース領域５を構成する。また、リングゲート４の周囲の基板表面にはＮ型拡散層が形成されてドレイン領域３を構成する。同様に、リングゲート１４の中央開口部の基板表面にはＮ+拡散層が形成されてソース領域１５を構成する。また、リングゲート１４の周囲の基板表面にはＮ型拡散層が形成されてドレイン領域１３を構成する。
【００４１】
リングゲート４下の基板表面にはチャネルを構成するＮ型の拡散層５６が形成され、Ｎ型拡散層５６はソース領域５とドレイン領域３とに電気的に接続される。同様に、リングゲート１４下の基板表面にはチャネルを構成するＮ型の拡散層５６が形成され、Ｎ型拡散層５６はソース領域１５とドレイン領域１３とに電気的に接続される。このように、変調トランジスタＴＭとしては、例えば、ＮチャネルディプレッションＭＯＳトランジスタが用いられる。
【００４２】
ドレイン領域３、ウェル５１、ウェル５２及び拡散層５５がドレイン電圧の印加によって正の電位にバイアスされることによって、フォトダイオードの開口領域下方においては、拡散層５５と収集ウェル５３との境界面、ウェル５１と収集ウェル５３の境界面から空乏層が収集ウェル５３の全体およびその周囲に広がる。空乏領域において、開口領域を介して入射した光による光発生電荷が生じる。そして、上述したように、発生した光発生電荷は収集ウェル５３に収集され、更に変調用ウェル５４に転送されてキャリアポケット７に保持される。これにより、変調トランジスタＴＭのソース電位は、変調用ウェル５４に転送された電荷の量、即ち、フォトダイオードＰＤへの入射光に応じたものとなる。
【００４３】
なお、変調トランジスタ形成領域のリングゲート１４を８角形状に構成した図２のセンサセル１１についての他の構成も、図１のセンサセル１と同様に図４に示す断面構造を有する。
【００４４】
＜装置全体の回路構成＞
図５はセンサセル１をマトリクス状に配置して構成したセンサセルアレイを用いた固体撮像装置全体の回路構成を等価回路によって示す回路ブロック図である。
【００４５】
図５に示すように、図１のセンサセル１をマトリクス状に配置してセンサセルアレイ６２が構成される。本実施の形態における固体撮像装置６１は、センサセルアレイ６２とセンサセルアレイ６２中の各センサセル１を駆動する回路６３〜６５とを有している。センサセルアレイ６２は、例えば、６４０×４８０のセル１と、オプティカルブラック（ＯＢ）のための領域（ＯＢ領域）を含む。ＯＢ領域を含めると、センサセルアレイ６２は例えば７１２×５００のセル１で構成される。なお、本実施の形態の固体撮像装置６１は、センサセル１に代えて、図２のセンサセル１１を用いても、同様に構成可能である。
【００４６】
図１のフォトダイオード形成領域２又は図２のフォトダイオード形成領域１２に構成されるフォトダイオードは、図５におけるフォトダイオードＰＤに相当する。また、センサセル１，１１の変調トランジスタ形成領域（図４参照）に構成される変調トランジスタは、図５において変調トランジスタＴＭで示している。
【００４７】
上述したように、各センサセル１は、光電変換を行うフォトダイオードＰＤと、光信号を検出して読み出すための変調トランジスタＴＭとを含む。フォトダイオードＰＤは入射光に応じた電荷（光発生電荷）を生じさせ、生じた電荷は収集ウェル５３（図５では接続点ＰＤＷに相当）を介して変調トランジスタＴＭの閾値変調用の変調用ウェル５４（図５では接続点ＴＭＷに相当）内のキャリアポケット７に転送されて保持される。
【００４８】
変調トランジスタＴＭは、キャリアポケット７に光発生電荷が保持されることでバックゲートバイアスが変化したことと等価となり、キャリアポケット７内の電荷量に応じてチャネルの閾値電圧が変化する。これにより、変調トランジスタＴＭのソース電圧は、キャリアポケット７内の電荷に応じたもの、即ち、フォトダイオードＰＤの入射光の明るさに対応したものとなる。
【００４９】
このように各セル１は、変調トランジスタＴＭのリングゲート４、ソース領域５及びドレイン領域３に駆動信号が印加されることで、蓄積、転送、読み出し及びクリア等の動作を呈する。セル１の各部には図５に示すように、垂直駆動走査回路６３、ドレイン駆動回路６４及び水平駆動走査回路６５から信号が供給されるようになっている。垂直駆動走査回路６３は、各行のゲート線６７に走査信号を供給し、ドレイン駆動回路６４は各列のドレイン領域３にドレイン電圧を印加する。また、水平駆動走査回路６５は、各ソース線６６に接続されたスイッチ６８に駆動信号を供給する。
【００５０】
各セル１は、センサセルアレイ６２に水平方向に配列された複数のソース線６６と垂直方向に配列された複数のゲート線６７との交点に対応して設けられている。水平方向に配列された各ラインの各セル１は、変調トランジスタＴＭのリングゲート４が共通のゲート線６７に接続され、垂直方向に配列された各列の各セル１は、変調トランジスタＴＭのソース領域５が共通のソース線６６に接続される。
【００５１】
複数のゲート線６７の１つにオン信号（選択ゲート電圧）を供給することで、オン信号が供給されたゲート線６７に共通接続された各セルが同時に選択されて、これらの選択されたセルの各ソース領域５から各ソース線６６を介して画素信号が出力される。垂直駆動走査回路６３は１フレーム期間においてゲート線６７にオン信号を順次シフトさせながら供給する。オン信号が供給されたラインの各セルからの画素信号が１ライン分同時に各ソース線６６から読み出されて各スイッチ６８に供給される。１ライン分の画素信号は水平駆動走査回路６５によって、スイッチ６８から画素毎に順次出力（ライン出力）される。
【００５２】
各ソース線６６に接続されたスイッチ６８は、共通の定電流源（負荷回路）６９を介して映像信号出力端子７０に接続されている。各センサセル１の変調トランジスタＴＭのソース領域５は定電流源６９に接続されることになり、センサセル１のソースフォロワ回路が構成される。
【００５３】
＜センサセルの平面形状＞
図１は変調トランジスタのリングゲート４が４角形状の例を示し、図２は変調トランジスタのリングゲート１４が８角形状の例を示している。
【００５４】
図１の平面図に示すように、単位画素であるセンサセル１内に、フォトダイオード形成領域２と変調トランジスタＴＭの形成領域とが隣接して設けられている。上述したように、変調トランジスタＴＭとしては、例えば、ＮチャネルディプレッションＭＯＳトランジスタが用いられる。
【００５５】
フォトダイオードＰＤ形成領域においては、基板５０の表面に配線層を形成する工程において、光を透過する開口領域が形成される。基板５０表面の比較的浅い位置には前記開口領域よりも広い領域にＰ型のウェルであり、光電変換素子によって発生した光発生電荷を収集する収集ウェル５３が形成されている。開口領域下のＮ型ウェル５１及び収集ウェル５３によってフォトダイオード形成領域２が構成される。
【００５６】
フォトダイオード形成領域２に隣接して、４角形状のリングゲート４が配置される。リングゲート４下方の基板の比較的浅い位置には、変調用ウェル５４が形成される。この変調用ウェル５４は、収集ウェル５３と略連続的に形成されており、収集ウェル５３において収集された光発生電荷が変調用ウェル５４に転送されるようになっている。なお、図４の例では、収集ウェル５３と変調用ウェル５４とは、一体的に形成されているが、別々に形成してもよい。
【００５７】
リングゲート４の中央の開口部分の基板５０表面近傍領域には、高濃度Ｎ型領域であるソース領域５が形成されている。リングゲート４の周囲にはＮ型のドレイン領域３が形成されている。ドレイン領域３の所定位置には、基板５０表面近傍にＮ+層のコンタクト部８が形成される。
【００５８】
変調用ウェル５４は変調トランジスタのチャネルの閾値電圧を制御するものである。変調用ウェル５４内には、リングゲート４の下方にＰ型の高濃度領域であるキャリアポケット７が形成されている。キャリアポケット７は、リングゲート４のフォトダイオード形成領域２に対向する辺に沿って、直線的に形成されている。キャリアポケット７のポケット長は、いずれの位置においても等距離である。
【００５９】
変調トランジスタＴＭは、変調用ウェル５４、リングゲート４、ソース領域５及びドレイン領域３によって構成されて、キャリアポケット７に蓄積された電荷に応じてチャネルの閾値電圧が変化するようになっている。
【００６０】
本実施の形態においては、リングゲート４下方のキャリアポケット７が形成されていない領域には、キャリアポケット７と同様の基板深さにおいて、リングゲート４の各辺（ソース領域５の３辺）に沿ったコ字状の制御ポケット９が形成されている。即ち、平面的には、制御ポケット９は、キャリアポケット７形成領域を除く部分において、略ソース領域５を囲むように形成される。また、キャリアポケット７と制御ポケット９との間のソース領域５の２カ所の角部近傍は、濃い濃度の拡散層が形成されておらず、この部分は、比較的濃度が低い電位障壁領域１０を構成する。
【００６１】
制御ポケット９は十分に高い濃度に設定されており、ホールを基準としたポテンシャルはクリア時において十分に低い。従って、制御ポケット９の形成領域における閾値は十分に高く、この領域における表面チャネル電流（寄生電流）は十分に抑制されるようになっている。
【００６２】
なお、図２のセンサセル１１についても、リングゲート１４が８角形である点、及び各部がリングゲート１４の形状に沿った形状となる点を除いて、図１のセンサセル１と同様の構成である。
【００６３】
＜動作＞
次に、このように構成された実施の形態の作用について図６及び図７を参照して説明する。図６は図４のＢ−Ｂ’線の位置におけるホールを基準としたポテンシャルを示す説明図であり、図７は横軸に光強度をとり縦軸に画素信号のレベルをとって、入射光の光強度と出力との関係を示すグラフである。
【００６４】
変調トランジスタＴＭのリングゲート４に低いゲート電圧を印加し、ドレイン領域３にトランジスタの動作に必要な例えば約０〜２Ｖの電圧（ＶＤＤ）を印加する。これにより、収集ウェル５３およびその周囲が空乏化する。また、ドレイン領域３とソース領域５との間に電界が生じる。
【００６５】
フォトダイオード形成領域２に入射した光が、空乏化したＮ型ウェル５１に入射することで、電子−正孔対（光発生電荷）が生じる。Ｐ型の収集ウェル５３は高濃度のＰ型不純物が導入されてポテンシャルが低くなっており、収集ウェル５３とＮ型ウェル５１により形成される空乏層内に発生した光発生電荷は収集ウェル５３に収集される。更に、光発生電荷は収集ウェル５３から変調トランジスタ形成領域内の変調用ウェル５４に転送されて、キャリアポケット７に蓄積される。
【００６６】
トランジスタ形成領域には、高濃度拡散層であるキャリアポケット７及び制御ポケット９が形成されている。しかし、フォトダイオード形成領域に対向する部分にキャリアポケット７が形成されており、収集ウェル５３から変調用ウェル５４側に転送された光発生電荷は、先ずキャリアポケット７に蓄積される。
【００６７】
図６に示すように、キャリアポケット７は、基板深さ方向にはＮ型ウェル５２の高いポテンシャルに比べて十分に低いポテンシャルとなっており、収集ウェル５３から転送されたホール（図６の黒丸）を蓄積する。また、十分に低いポテンシャルの制御ポケット９とキャリアポケット７との間には、十分に高いポテンシャルの電位障壁１０が設けられており、基板水平方向においても、キャリアポケット７に転送された光発生電荷が、制御ポケット９側に流れ出すことはない。
【００６８】
従って、キャリアポケット７からのオーバーフローした光発生電荷以外には、制御ポケット９に光発生電荷が蓄積されることはない。つまり、通常の入射光量では、制御ポケット９のポテンシャルは低いままである。
【００６９】
これにより、制御ポケット９のポテンシャルに基づく閾値は十分に高く、制御ポケット９上の表面チャネルに寄生電流が流れることが、確実に防止される。
【００７０】
一方、キャリアポケット７は、線状に形成されており、ポケット長は一様である。即ち、キャリアポケット７の全域において、一様に光発生電荷が蓄積される。キャリアポケット７に蓄積された光発生電荷によって、変調トランジスタＴＭの閾値電圧が変化する。この状態で、選択画素のリングゲート４に例えば約２〜４Ｖのゲート電圧（選択ゲート電圧）を印加し、ドレイン領域３に例えば約２〜４Ｖの電圧ＶＤＤを印加する。更に、変調トランジスタＴＭのソース領域５に定電流源６９によって一定の電流を流す。これにより、変調トランジスタＴＭはソースフォロワ回路を形成し、光発生電荷による変調トランジスタＴＭの閾値電圧の変動に追随してソース電位が変化して、出力電圧が変化する。即ち、入射光に応じた出力が得られる。
【００７１】
この場合において、キャリアポケット７の全域において一様に光発生電荷が蓄積されるので、表面チャネルはいずれの位置においても同様に電流が流れやすくなって均一にチャネル電流が流れる。従って、図７に示すように、低照度時であっても、入射光量に応じたリニアリティに優れた出力（ソース電位）を得ることができる。これにより、低照度時のように光発生電荷の発生量が少ない場合でも、固定パターンノイズの発生を防止することができる。
【００７２】
しかも、キャリアポケット７に対向する辺以外のソース領域５の３辺は、コ字状に形成された制御ポケット９によって囲まれており、寄生電流がソース領域５に流れ込むことを防止することができる。従って、入射光量に応じて各センサセル１の出力のリニアリティを得ることができる。
【００７３】
なお、キャリアポケット７に蓄積された光発生電荷がオーバーフローして制御ポケット９に流れ込んだ場合には、制御ポケット９に蓄積された光発生電荷に基づく変調出力が得られる。即ち、キャリアポケット７から光発生電荷をオーバーフローさせる強い入射光が生じると、図７の特性の変化に示すように、制御ポケット９の基板変調に基づいてソース電位が変化することになり、出力のリニアリティが失われる。従って、図７のリニアリティが得られる光強度の範囲を信号出力を用いる範囲とする必要がある。
【００７４】
なお、初期化時には、キャリアポケット７、制御ポケット９、収集ウェル５３及び変調用ウェル５４内に残留する電荷は排出される。例えば、変調トランジスタＴＭのドレイン領域３及びリングゲート４に５Ｖ以上の正電圧を印加する。変調用ウェル５４下方のＮ型ウェル５２の厚さは薄く、リングゲート４に印加した電圧は変調用ウェル５４及びその隣接領域にのみ作用する。即ち、変調用ウェル５４に急激なポテンシャル変化が生じ、光発生電荷を基板５０側に掃き出すような強い電界が主として変調用ウェル５４に印加されて、残留した光発生電荷は、比較的低いリセット電圧でより確実に基板５０に排出される。
【００７５】
初期化後において、非選択画素のリングゲート４には、比較的低い電圧値の非選択ゲート電圧を印加すると共に、選択画素のリングゲート４には比較的高い電圧値の選択ゲート電圧を印加する。そして、共通接続されたソース線６６から、選択画素の初期化後の信号出力を得る。
【００７６】
このように、本実施の形態においては、フォトダイオード形成領域に対向させて直線状のキャリアポケットを形成すると共に、キャリアポケットが形成されていないソース領域の３辺に沿って高濃度の制御ポケットを形成して、ポテンシャル的に両者を分断する。こうして、ポテンシャルが一様なキャリアポケットに光発生電荷を蓄積して基板変調させることで、リニアリティに優れた出力を得る。また、制御ポケットには光発生電荷は流込せず、高濃度の制御ポケットは低いポテンシャルを維持し、十分に高い閾値を得る。これにより、制御ポケット上の表面チャネルにチャネル電流が流れることを防止して寄生電流を抑制する。これにより、出力のリニアリティを確保することができる。従って、本実施の形態を採用することで、固定パターンノイズが生じない高画質の画像を得ることができる。
【００７７】
なお、図１では４角形状のリングゲート４を用いる例を説明したが、図２の８角形状であっても、同様に構成可能であることは明らかである。更に、環状であれは、任意の多角形状を採用することができる。
【００７８】
図８及び図９は本発明の第２の実施の形態に係り、図８は第２の実施の形態に係る固体撮像装置の１センサセルの平面形状を示す平面図であり、図９は図８のセンサセルの断面形状を示す模式的な断面図である。図９は図８のＡ−Ａ’線の断面を示している。図８及び図９において、図２及び図４と同一の構成要素には同一符号を付して説明を省略する。
【００７９】
本実施の形態はリングゲートの平面形状が図２の第１の実施の形態と異なる。上述したように、制御ポケット１９上においては、寄生電流は流れない。即ち、制御ポケット１９上のリングゲートはチャネル電流に寄与しない。従って、この部分のリングゲートは不要である。
【００８０】
本実施の形態においては、第１の実施の形態におけるリングゲート１４（図８の破線）のうち、チャネル電流に寄与しない制御ポケット１９上の部分を除去して、リングゲート１４’を構成している。
【００８１】
このような構成によれば、基板変調に影響を与えることなく、チャネル電流に寄与しないリングゲートの一部を除去する。これにより、微細化を促進することができる。
【００８２】
他の構成及び作用は第１の実施の形態と同様である。
【００８３】
なお、本実施の形態においても、リングゲートを含む変調トランジスタの形状として、例えば４角形状等の任意の多角形状を採用することができることは明らかである。
【００８４】
図１０乃至図１３は本発明の第３の実施の形態に係り、図１０は第３の実施の形態に係る固体撮像装置の１センサセルの平面形状を示す平面図であり、図１１は図１０のセンサセルの断面形状を示す模式的な断面図である。図１１は図１０のＡ−Ａ’線の断面を示している。図１０及び図１１において、図２及び図４と同一の構成要素には同一符号を付して説明を省略する。
【００８５】
本実施の形態は制御ポケットの濃度が図２の第１の実施の形態と異なる。本実施の形態においては、制御ポケット１９’の濃度はキャリアポケット１７の濃度よりも高い濃度に設定されるようになっている。
【００８６】
このように構成された実施の形態の作用について図１２及び図１３を参照して説明する。図１２は図１１のＢ−Ｂ’線の位置におけるホールを基準としたポテンシャルを示す説明図であり、図１３は横軸に光強度をとり縦軸に画素信号のレベルをとって、入射光の光強度と出力との関係を示すグラフである。
【００８７】
フォトダイオード形成領域２に入射した光によって光発生電荷が生じ、収集ウェル５３を介して変調用ウェル５４に転送され、キャリアポケット１７に蓄積される。
【００８８】
トランジスタ形成領域には、キャリアポケット１７及び制御ポケット１９’が形成されている。しかし、フォトダイオード形成領域に対向する部分にはキャリアポケット１７が形成されており、光発生電荷はキャリアポケット１７に蓄積される。
【００８９】
図１２の黒丸は、収集ウェル５３から転送されてキャリアポケット１７に蓄積されたホールを示している。キャリアポケット１７に蓄積されたホールは、十分に高いポテンシャルの電位障壁１０によって遮られて、制御ポケット１９’側に流れ出すことはない。
【００９０】
しかも、制御ポケット１９’のポテンシャルは、図１２に示すように、キャリアポケット１７のポテンシャルよりも低い。即ち、制御ポケット１９’のポテンシャルに基づく閾値は十分に高く、制御ポケット１９’上の表面チャネルに寄生電流が流れることが、確実に防止される。
【００９１】
図１３は破線よりも１点鎖線が第１の実施の形態の特性を示し、２点鎖線が本実施の形態の特性を示している。図１３からも明らかなように、本実施の形態においては、寄生電流を一層抑制することができる。
【００９２】
このように本実施の形態においては、制御ポケットのポテンシャルをキャリアポケットのポテンシャルよりも低く設定しており、制御ポケットによる閾値を第１の実施の形態よりも高くして、寄生電流の発生を一層確実に阻止することができる。
【図面の簡単な説明】
【００９３】
【図１】本発明の第１の実施の形態に係る固体撮像装置の１センサセルの平面形状を示す平面図。
【図２】変調トランジスタの平面形状が８角形の例を示す説明図。
【図３】固定パターンノイズを回避するための基本構造を示す説明図。
【図４】センサセル１の断面構造を示す模式的断面図。
【図５】センサセル１をマトリクス状に配置して構成したセンサセルアレイを用いた固体撮像装置全体の回路構成を等価回路によって示す回路ブロック図。
【図６】図４のＢ−Ｂ’線の位置におけるホールを基準としたポテンシャルを示す説明図。
【図７】横軸に光強度をとり縦軸に画素信号のレベルをとって、入射光の光強度と出力との関係を示すグラフ。
【図８】第２の実施の形態に係る固体撮像装置の１センサセルの平面形状を示す平面図。
【図９】センサセルの断面形状を示す模式的な断面図。
【図１０】第３の実施の形態に係る固体撮像装置の１センサセルの平面形状を示す平面図。
【図１１】図１０のセンサセルの断面形状を示す模式的な断面図。
【図１２】図１１のＢ−Ｂ’線の位置におけるホールを基準としたポテンシャルを示す説明図。
【図１３】横軸に光強度をとり縦軸に画素信号のレベルをとって、入射光の光強度と出力との関係を示すグラフ。
【符号の説明】
【００９４】
１…センサセル、２…フォトダイオード形成領域、３…ドレイン領域、４…リングゲート、５…ソース領域、７…キャリアポケット、９…制御ポケット。
【技術分野】
【０００１】
本発明は、高画質特性及び低消費電力特性を有する固体撮像装置に関する。
【背景技術】
【０００２】
携帯電話などに搭載される固体撮像装置として、ＣＣＤ（電荷結合素子）型のイメージセンサと、ＣＭＯＳ型のイメージセンサと、がある。ＣＣＤ型のイメージセンサは画質に優れ、ＣＭＯＳ型のイメージセンサは消費電力が少なく、プロセスコストが低い。近年、高画質と低消費電力とを共に兼ね備えた閾値電圧変調方式のＭＯＳ型固体撮像装置が提案されている。閾値電圧変調方式のＭＯＳ型固体撮像装置については、例えば、特許文献１に開示されている。
【０００３】
イメージセンサは、センサセルをマトリクス状に配列し、初期化、蓄積、読み出しの３つの状態を繰り返すことで、画像出力を得ている。特許文献１によって開示されたイメージセンサは、各単位画素が、蓄積を行うための受光ダイオードと、読み出しを行うためのトランジスタとを有している。
【０００４】
特許文献１のイメージセンサは、基板上において、各単位画素毎に、受光ダイオードと光信号検出用ＭＯＳトランジスタとが隣接配置されている。このトランジスタのゲート電極はリング状に形成されており、ゲート電極の中央の開口部分に、ソース領域が形成されている。ゲート電極の周辺にはドレイン領域が形成されている。
【０００５】
受光ダイオードの開口領域から入射した光によって発生した電荷（光発生電荷）は、ゲート電極下方のＰ型のウェル領域に転送されて、この部分に形成されたキャリアポケットに蓄積される。キャリアポケットに蓄積された光発生電荷によってトランジスタの閾値電圧が変化する。これにより、入射光に対応した信号（画素信号）を、トランジスタのソース領域から取り出すことができるようになっている。
【０００６】
なお、特許文献１の装置では、同一列に配列された単位画素の出力は、共通のソース線を介して取り出されるようになっている。トランジスタのゲートに印加する電圧をライン毎に制御することで、共通のソース線に接続された各単位画素のうち所定のラインの単位画素からの選択的な読み出しを可能にしている。即ち、読み出しを行う単位画素（選択画素）のトランジスタには比較的高いゲート電圧を印加し、他の読み出しを行わない単位画素（非選択画素）のトランジスタには比較的低いゲート電圧を印加する。高いゲート電圧を印加したトランジスタの出力の方が低いゲート電圧を印加したトランジスタの出力よりも高く、ソース線から選択画素の出力を得ることができる。
【０００７】
なお、特許文献２等においては、変調トランジスタを棒型で構成する技術が開示されている。しかしながら、棒型の変調トランジスタを構成する場合には、拡散層による分離又はＬＯＣＯＳによる分離領域を設ける必要がある。このため、ゲート電極を２層にする等、複雑な構造が要求され、駆動シーケンスも複雑となってしまうという欠点がある。
【特許文献１】特開２００２−５７３１５号公報
【特許文献２】特開平１０−６５１３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、キャリアポケットは比較的高い濃度で形成されて、正孔のポテンシャルを基準にすると、そのポテンシャルは初期化時に十分に低い値となる。これにより、受光ダイオードにおいて発生した光発生電荷がキャリアポケットに蓄積されるようになっている。ところが、キャリアポケットのポテンシャルは、ドレインやゲート等の周辺電位の影響を受ける。キャリアポケットの濃度が一定であるものとすると、周辺からの距離に比例してホールを基準としたポテンシャルは低下する。
【０００９】
ところで、特許文献１の装置においては、キャリアポケットは平面的には四角形状に形成されている。従って、キャリアポケットの角部と辺部とではキャリアポケットの幅が異なり、ポテンシャルはキャリアポケットの角部において他の部分よりも部分的に低下してしまう。なお、拡散工程におけるマスク形状を考慮すると、キャリアポケットを完全な円形状に形成することは困難であり、キャリアポケットにはポテンシャルが部分的に低い部分が必ず生じてしまう。また、キャリアポケットの濃度の不均一性等によっても、キャリアポケット内に部分的に他の部分よりもポテンシャルが低い部分が存在することもある。
【００１０】
キャリアポケットは、光発生電荷が蓄積されることでポテンシャルが高くなり、これにより表面チャネル電位を変化させてチャネル電流を流れやすくする。ところが、例えば、低照度の場合のように、光発生電荷の発生量が比較的少ない場合には、キャリアポケットのポテンシャルが低い部分のみに、光発生電荷が蓄積されやすくなる。
【００１１】
即ち、低照度時には、キャリアポケットの一部の領域のみに光発生電荷が蓄積されて閾値変調が行われるが、キャリアポケットの大部分の領域については、光発生電荷が蓄積されず閾値変調は行われない。
【００１２】
このため、光発生電荷の発生量が比較的少ない状態では、信号出力の立上りが鈍く、リニアリティも悪い。このような画素が１次元又は２次元に配列されて画面が構成される場合には、例えば低照度時には、画素毎に出力にばらつきが生じやすく、固定パターンノイズが現れてしまうという問題点があった。
【００１３】
本発明はかかる問題点に鑑みてなされたものであって、キャリアポケットの形状を変形させることによって、光発生電荷の発生量が少ない場合でも信号出力のリニアリティを確保することができ、固定パターンノイズの発生を抑制することができる固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明に係る固体撮像装置は、
入射光に応じた光発生電荷を発生させる光電変換素子と、
前記光電変換素子に隣り合う領域に配置された変調トランジスタであって、前記光発生電荷の電荷量に応じた信号を生成する前記変調トランジスタと、
を含む固体撮像装置において、
前記変調トランジスタは、
環状ゲートと、
前記環状ゲートの内側に形成されたソース領域と、
前記環状ゲートの外側に形成されたドレイン領域と、
前記ソース領域と前記光電変換素子との間に位置する前記環状ゲートの下方に形成されたキャリアポケットであって、前記光電変換素子からの光発生電荷を保持して前記変調トランジスタの閾値を変化させる前記キャリアポケットと、
前記キャリアポケットが形成されていない前記環状ゲートの下方に、前記キャリアポケットとの間に電位障壁を介して配置された制御ポケットと、
を含む。
【００１５】
本発明の実施の形態によれば、光電変換素子は、入射した光に応じた光発生電荷を発生する。光電変換素子には変調トランジスタが隣接配置されており、変調トランジスタを構成する環状のゲートの中央開口には、ソース領域が形成される。このソース領域と光電変換素子との間には、キャリアポケットが形成される。光電変換素子からの光発生電荷は、キャリアポケットに保持される。こうして、変調トランジスタの閾値が変化して、変調トランジスタから入射光量に応じた出力が得られる。また、キャリアポケットが形成されていないソース領域の周辺には、キャリアポケットとの間に電位障壁を介して制御ポケットが配置される。制御ポケットによって閾値は高くなり、制御ポケット上の表面チャネルの寄生電流が抑制される。これにより、出力のリニアリティが確保される。
【００１６】
また、前記キャリアポケットは、前記ソース領域と前記光電変換素子との間に直線的な形状を有して形成される。
【００１７】
本発明の実施の形態によれば、キャリアポケットが直線的な形状を有しており、キャリアポケット上の表面チャネルにはいずれの部分においても一様な電流が流れる。これにより、出力のリニアリティが得られる。
【００１８】
また、前記環状ゲートは、平面的には前記光電変換素子に対向する辺を有し、前記キャリアポケットは、前記環状ゲートの前記光電変換素子に対向する辺に沿って直線的な形状を有する。
【００１９】
本発明の実施の形態によれば、キャリアポケットは、環状ゲートの光電変換素子に対向する辺に沿って直線的な形状を有していることから、キャリアポケットのポケット長は、キャリアポケット上の表面チャネル幅方向の全域において等しく、キャリアポケットのポテンシャルは一様である。従って、光発生電荷の量が小さい場合でも、キャリアポケット上の表面チャネルの全域において一様にチャネル電流が流れる。これにより、出力のリニアリティが確保される。
【００２０】
また、前記制御ポケットは、前記キャリアポケットと同一濃度に設定される。
【００２１】
本発明の実施の形態によれば、制御ポケットの濃度が十分に高いので、制御ポケット上の表面チャネルに流れる寄生電流を抑制することができる。
【００２２】
前記制御ポケットは、前記キャリアポケットよりも高濃度に設定される。
【００２３】
本発明の実施の形態によれば、制御ポケットの濃度がキャリアポケットの濃度よりも高いので、制御ポケット上の表面チャネルに流れる寄生電流を一層抑制することができる。
【発明を実施するための最良の形態】
【００２４】
以下、図面を参照して本発明の実施の形態について詳細に説明する。図１は本発明の第１の実施の形態に係る固体撮像装置の１センサセルの平面形状を示す平面図、図２は変調トランジスタの平面形状が８角形の例を示す説明図である。図３は固定パターンノイズを回避するための基本構造を示す説明図である。
【００２５】
先ず、図３を参照して、固定パターンノイズを回避するための変調トランジスタの構造について説明する。本実施の形態における固体撮像装置は、単位画素であるセンサセルがマトリクス状に配列されて構成されたセンサセルアレイを有している。各センサセルは、入射光に応じて発生させた光発生電荷を収集・蓄積し、蓄積した光発生電荷に基づくレベルの画素信号を出力する。センサセルをマトリクス状に配列することで１画面の画像信号が得られる。
【００２６】
図３は固定パターンノイズを回避可能にしたセンサセル３１，４１の構造を示している。図３（ａ）は変調トランジスタが４角形状の例を示し、図３（ｂ）は変調トランジスタが８角形状の例を示している。なお、図３（ａ），図３（ｂ）のセンサセル３１，４１は、変調トランジスタの平面形状が４角形状である８角形状であるかが相違するのみである。
【００２７】
図３に示すセンサセル３１，４１は、半導体基板上に半導体プロセスによって構成されている。センサセル３１，４１は、夫々フォトダイオード形成領域３２，４２において、入射光に応じて光発生電荷を発生させるフォトダイオードが形成されている。また、センサセル３１，４１は、このフォトダイオード形成領域３２，４２に隣接して、光発生電荷に応じた画素信号を出力するための変調トランジスタの形成領域（変調トランジスタ形成領域）が設けられる。
【００２８】
フォトダイオード形成領域３２，４２において、入射光に応じた光発生電荷が発生する。フォトダイオード形成領域３２，４２に隣接して、変調トランジスタを構成する環状のリングゲート３４，４４が形成されている。リングゲート３４の平面形状は４角形であり、リングゲート４４の平面形状は８角形である。リングゲート３４，４４は中央が開口しており、この開口部分に夫々ソース領域３５，４５が設けられる。ソース領域３５，４５は夫々コンタクト部３６，４６を介して図示しないソース線（データ線）に接続される。
【００２９】
なお、フォトダイオード形成領域３２及び変調トランジスタのリングゲート３４の外側の領域はドレイン領域３３であり、ドレイン領域３３はコンタクト部３８を介して図示しないドレイン配線に接続される。また、フォトダイオード形成領域４２及び変調トランジスタのリングゲート４４の外側の領域はドレイン領域４３であり、ドレイン領域４３はコンタクト部４８を介して図示しないドレイン配線に接続される。なお、基板表面においては、フォトダイオード形成領域３２，４２上にも、夫々ドレイン領域３３，４３が形成されている。
【００３０】
図３（ａ）の例では、リングゲート３４の下方（基板内）に、光発生電荷が蓄積されるキャリアポケット３７が形成されている。キャリアポケット３７は、フォトダイオード形成領域３２に対向するソース領域３５の一辺に沿って、平面的には所定幅を有する直線形状に構成される。キャリアポケット３７は、屈曲した形状を有していないことから、ドレイン領域３３からソース領域３５への表面チャネルの形成方向の距離（以下、ポケット長という）は、いずれの部分においても等距離に形成される。
【００３１】
従って、キャリアポケット３７のポテンシャルは、表面チャネルの形成方向に対して垂直な方向（ポケット長方向に垂直な方向）のいずれの部分においても、略均一である。これにより、図３（ａ）のセンサセル３１を用いて固体撮像装置を構成した場合には、低照度時においても光量に応じた出力を発生することができ、低照度時から高照度時まで出力のリニアリティを得ることができる。
【００３２】
また、図３（ｂ）の例では、リングゲート４４の下方（基板内）に、光発生電荷が蓄積されるキャリアポケット４７が形成されている。キャリアポケット４７も、フォトダイオード形成領域４２に対向するソース領域４５の一辺に沿って、平面的には所定幅を有する直線形状に構成される。キャリアポケット４７は、屈曲した形状を有していないことから、ポケット長はいずれの部分においても等距離に形成される。
【００３３】
従って、キャリアポケット４７のポテンシャルは、ポケット長方向に垂直な方向のいずれの部分においても略均一である。これにより、図３（ｂ）のセンサセル４１を用いて固体撮像装置を構成した場合には、低照度時においても光量に応じた出力を発生することができ、低照度時から高照度時まで出力のリニアリティを得ることができる。
【００３４】
ところが、図３（ａ），（ｂ）の例においては、ソース領域３５，４５には、夫々キャリアポケット３７，４７の形成領域以外の部分においても、ドレイン領域３３，４３からの寄生電流がチャネル電流として流れる。この寄生電流によって、実際には、出力のリニアリティが悪化する。
【００３５】
そこで、本実施の形態においては、寄生電流の経路下方の基板内に、寄生電流を抑制するための高濃度の制御ポケットを形成するようになっている。
【００３６】
図１において、センサセル１は図３（ａ）のセンサセル３１と同様に４角形状の変調トランジスタＴＭを有している。また、図２のセンサセル１１は、図４（ｂ）のセンサセル４１と同様に８角形状の変調トランジスタＴＭ’を有している。これらのセンサセル１，１１は相互に変調トランジスタの平面形状が異なるのみである。即ち、図２中のフォトダイオード形成領域１２、ドレイン領域１３、リングゲート１４、ソース領域１５、コンタクト部１６，１８、キャリアポケット１７、制御ポケット１９及び電位障壁２０は、夫々図１中のフォトダイオード形成領域２、ドレイン領域３、リングゲート４、ソース領域５、コンタクト部６，８、キャリアポケット７、制御ポケット９及び電位障壁１０はと同一の機能を有するものである。以下、説明の簡略化のために、主に図１のセンサセル１について説明し、図２のセンサセル１１については相違点のみを説明する。なお、センサセル１又はセンサセル１１がマトリクス状に配列されて、センサセルアレイが構成される。
【００３７】
＜各センサセルの断面構造＞
先ず、図４を参照してセンサセル１，１１の断面構造を説明する。図４はセンサセル１の断面構造を示す模式的断面図である。図４は図１のＡ−Ａ’線の断面構造を示している。なお、図２のセンサセル１１についても、図２のＡ−Ａ’線で切断した断面形状は図４と同様であり、説明を省略する。本実施の形態は光発生電荷として正孔を用いる例を示している。光発生電荷として電子を用いる場合でも同様に構成可能である。
【００３８】
各セルは、フォトダイオード形成領域と変調トランジスタ形成領域とを有している。Ｐ型基板５０の全域にＮ型ウェル５１，５２が形成されている。フォトダイオード形成領域のＮ型ウェル５１上には、Ｐ型の収集ウェル５３が形成されている。収集ウェル５３上の基板表面側には、ピニング層であるＮ型の拡散層５５が形成されている。Ｎ型ウェル５１は基板の比較的深い位置まで形成されている。
【００３９】
一方、変調トランジスタＴＭ形成領域においては、Ｎ型ウェル５２は基板５０の比較的浅い位置までに制限される。Ｎ型ウェル５２上には、Ｐ型の変調用ウェル５４が形成されている。変調用ウェル５４内には、キャリアポケット７が形成されている。キャリアポケット７は、Ｐ+拡散による比較的濃い濃度の拡散層である。基板表面の変調トランジスタ形成領域には、環状のリングゲート４が形成されている。図１の例ではリングゲート４は平面的には４角形状に形成されている。また、図２の例ではリングゲート１４は、平面的には８角形状に形成されている。
【００４０】
リングゲート４の中央開口部の基板表面にはＮ+拡散層が形成されてソース領域５を構成する。また、リングゲート４の周囲の基板表面にはＮ型拡散層が形成されてドレイン領域３を構成する。同様に、リングゲート１４の中央開口部の基板表面にはＮ+拡散層が形成されてソース領域１５を構成する。また、リングゲート１４の周囲の基板表面にはＮ型拡散層が形成されてドレイン領域１３を構成する。
【００４１】
リングゲート４下の基板表面にはチャネルを構成するＮ型の拡散層５６が形成され、Ｎ型拡散層５６はソース領域５とドレイン領域３とに電気的に接続される。同様に、リングゲート１４下の基板表面にはチャネルを構成するＮ型の拡散層５６が形成され、Ｎ型拡散層５６はソース領域１５とドレイン領域１３とに電気的に接続される。このように、変調トランジスタＴＭとしては、例えば、ＮチャネルディプレッションＭＯＳトランジスタが用いられる。
【００４２】
ドレイン領域３、ウェル５１、ウェル５２及び拡散層５５がドレイン電圧の印加によって正の電位にバイアスされることによって、フォトダイオードの開口領域下方においては、拡散層５５と収集ウェル５３との境界面、ウェル５１と収集ウェル５３の境界面から空乏層が収集ウェル５３の全体およびその周囲に広がる。空乏領域において、開口領域を介して入射した光による光発生電荷が生じる。そして、上述したように、発生した光発生電荷は収集ウェル５３に収集され、更に変調用ウェル５４に転送されてキャリアポケット７に保持される。これにより、変調トランジスタＴＭのソース電位は、変調用ウェル５４に転送された電荷の量、即ち、フォトダイオードＰＤへの入射光に応じたものとなる。
【００４３】
なお、変調トランジスタ形成領域のリングゲート１４を８角形状に構成した図２のセンサセル１１についての他の構成も、図１のセンサセル１と同様に図４に示す断面構造を有する。
【００４４】
＜装置全体の回路構成＞
図５はセンサセル１をマトリクス状に配置して構成したセンサセルアレイを用いた固体撮像装置全体の回路構成を等価回路によって示す回路ブロック図である。
【００４５】
図５に示すように、図１のセンサセル１をマトリクス状に配置してセンサセルアレイ６２が構成される。本実施の形態における固体撮像装置６１は、センサセルアレイ６２とセンサセルアレイ６２中の各センサセル１を駆動する回路６３〜６５とを有している。センサセルアレイ６２は、例えば、６４０×４８０のセル１と、オプティカルブラック（ＯＢ）のための領域（ＯＢ領域）を含む。ＯＢ領域を含めると、センサセルアレイ６２は例えば７１２×５００のセル１で構成される。なお、本実施の形態の固体撮像装置６１は、センサセル１に代えて、図２のセンサセル１１を用いても、同様に構成可能である。
【００４６】
図１のフォトダイオード形成領域２又は図２のフォトダイオード形成領域１２に構成されるフォトダイオードは、図５におけるフォトダイオードＰＤに相当する。また、センサセル１，１１の変調トランジスタ形成領域（図４参照）に構成される変調トランジスタは、図５において変調トランジスタＴＭで示している。
【００４７】
上述したように、各センサセル１は、光電変換を行うフォトダイオードＰＤと、光信号を検出して読み出すための変調トランジスタＴＭとを含む。フォトダイオードＰＤは入射光に応じた電荷（光発生電荷）を生じさせ、生じた電荷は収集ウェル５３（図５では接続点ＰＤＷに相当）を介して変調トランジスタＴＭの閾値変調用の変調用ウェル５４（図５では接続点ＴＭＷに相当）内のキャリアポケット７に転送されて保持される。
【００４８】
変調トランジスタＴＭは、キャリアポケット７に光発生電荷が保持されることでバックゲートバイアスが変化したことと等価となり、キャリアポケット７内の電荷量に応じてチャネルの閾値電圧が変化する。これにより、変調トランジスタＴＭのソース電圧は、キャリアポケット７内の電荷に応じたもの、即ち、フォトダイオードＰＤの入射光の明るさに対応したものとなる。
【００４９】
このように各セル１は、変調トランジスタＴＭのリングゲート４、ソース領域５及びドレイン領域３に駆動信号が印加されることで、蓄積、転送、読み出し及びクリア等の動作を呈する。セル１の各部には図５に示すように、垂直駆動走査回路６３、ドレイン駆動回路６４及び水平駆動走査回路６５から信号が供給されるようになっている。垂直駆動走査回路６３は、各行のゲート線６７に走査信号を供給し、ドレイン駆動回路６４は各列のドレイン領域３にドレイン電圧を印加する。また、水平駆動走査回路６５は、各ソース線６６に接続されたスイッチ６８に駆動信号を供給する。
【００５０】
各セル１は、センサセルアレイ６２に水平方向に配列された複数のソース線６６と垂直方向に配列された複数のゲート線６７との交点に対応して設けられている。水平方向に配列された各ラインの各セル１は、変調トランジスタＴＭのリングゲート４が共通のゲート線６７に接続され、垂直方向に配列された各列の各セル１は、変調トランジスタＴＭのソース領域５が共通のソース線６６に接続される。
【００５１】
複数のゲート線６７の１つにオン信号（選択ゲート電圧）を供給することで、オン信号が供給されたゲート線６７に共通接続された各セルが同時に選択されて、これらの選択されたセルの各ソース領域５から各ソース線６６を介して画素信号が出力される。垂直駆動走査回路６３は１フレーム期間においてゲート線６７にオン信号を順次シフトさせながら供給する。オン信号が供給されたラインの各セルからの画素信号が１ライン分同時に各ソース線６６から読み出されて各スイッチ６８に供給される。１ライン分の画素信号は水平駆動走査回路６５によって、スイッチ６８から画素毎に順次出力（ライン出力）される。
【００５２】
各ソース線６６に接続されたスイッチ６８は、共通の定電流源（負荷回路）６９を介して映像信号出力端子７０に接続されている。各センサセル１の変調トランジスタＴＭのソース領域５は定電流源６９に接続されることになり、センサセル１のソースフォロワ回路が構成される。
【００５３】
＜センサセルの平面形状＞
図１は変調トランジスタのリングゲート４が４角形状の例を示し、図２は変調トランジスタのリングゲート１４が８角形状の例を示している。
【００５４】
図１の平面図に示すように、単位画素であるセンサセル１内に、フォトダイオード形成領域２と変調トランジスタＴＭの形成領域とが隣接して設けられている。上述したように、変調トランジスタＴＭとしては、例えば、ＮチャネルディプレッションＭＯＳトランジスタが用いられる。
【００５５】
フォトダイオードＰＤ形成領域においては、基板５０の表面に配線層を形成する工程において、光を透過する開口領域が形成される。基板５０表面の比較的浅い位置には前記開口領域よりも広い領域にＰ型のウェルであり、光電変換素子によって発生した光発生電荷を収集する収集ウェル５３が形成されている。開口領域下のＮ型ウェル５１及び収集ウェル５３によってフォトダイオード形成領域２が構成される。
【００５６】
フォトダイオード形成領域２に隣接して、４角形状のリングゲート４が配置される。リングゲート４下方の基板の比較的浅い位置には、変調用ウェル５４が形成される。この変調用ウェル５４は、収集ウェル５３と略連続的に形成されており、収集ウェル５３において収集された光発生電荷が変調用ウェル５４に転送されるようになっている。なお、図４の例では、収集ウェル５３と変調用ウェル５４とは、一体的に形成されているが、別々に形成してもよい。
【００５７】
リングゲート４の中央の開口部分の基板５０表面近傍領域には、高濃度Ｎ型領域であるソース領域５が形成されている。リングゲート４の周囲にはＮ型のドレイン領域３が形成されている。ドレイン領域３の所定位置には、基板５０表面近傍にＮ+層のコンタクト部８が形成される。
【００５８】
変調用ウェル５４は変調トランジスタのチャネルの閾値電圧を制御するものである。変調用ウェル５４内には、リングゲート４の下方にＰ型の高濃度領域であるキャリアポケット７が形成されている。キャリアポケット７は、リングゲート４のフォトダイオード形成領域２に対向する辺に沿って、直線的に形成されている。キャリアポケット７のポケット長は、いずれの位置においても等距離である。
【００５９】
変調トランジスタＴＭは、変調用ウェル５４、リングゲート４、ソース領域５及びドレイン領域３によって構成されて、キャリアポケット７に蓄積された電荷に応じてチャネルの閾値電圧が変化するようになっている。
【００６０】
本実施の形態においては、リングゲート４下方のキャリアポケット７が形成されていない領域には、キャリアポケット７と同様の基板深さにおいて、リングゲート４の各辺（ソース領域５の３辺）に沿ったコ字状の制御ポケット９が形成されている。即ち、平面的には、制御ポケット９は、キャリアポケット７形成領域を除く部分において、略ソース領域５を囲むように形成される。また、キャリアポケット７と制御ポケット９との間のソース領域５の２カ所の角部近傍は、濃い濃度の拡散層が形成されておらず、この部分は、比較的濃度が低い電位障壁領域１０を構成する。
【００６１】
制御ポケット９は十分に高い濃度に設定されており、ホールを基準としたポテンシャルはクリア時において十分に低い。従って、制御ポケット９の形成領域における閾値は十分に高く、この領域における表面チャネル電流（寄生電流）は十分に抑制されるようになっている。
【００６２】
なお、図２のセンサセル１１についても、リングゲート１４が８角形である点、及び各部がリングゲート１４の形状に沿った形状となる点を除いて、図１のセンサセル１と同様の構成である。
【００６３】
＜動作＞
次に、このように構成された実施の形態の作用について図６及び図７を参照して説明する。図６は図４のＢ−Ｂ’線の位置におけるホールを基準としたポテンシャルを示す説明図であり、図７は横軸に光強度をとり縦軸に画素信号のレベルをとって、入射光の光強度と出力との関係を示すグラフである。
【００６４】
変調トランジスタＴＭのリングゲート４に低いゲート電圧を印加し、ドレイン領域３にトランジスタの動作に必要な例えば約０〜２Ｖの電圧（ＶＤＤ）を印加する。これにより、収集ウェル５３およびその周囲が空乏化する。また、ドレイン領域３とソース領域５との間に電界が生じる。
【００６５】
フォトダイオード形成領域２に入射した光が、空乏化したＮ型ウェル５１に入射することで、電子−正孔対（光発生電荷）が生じる。Ｐ型の収集ウェル５３は高濃度のＰ型不純物が導入されてポテンシャルが低くなっており、収集ウェル５３とＮ型ウェル５１により形成される空乏層内に発生した光発生電荷は収集ウェル５３に収集される。更に、光発生電荷は収集ウェル５３から変調トランジスタ形成領域内の変調用ウェル５４に転送されて、キャリアポケット７に蓄積される。
【００６６】
トランジスタ形成領域には、高濃度拡散層であるキャリアポケット７及び制御ポケット９が形成されている。しかし、フォトダイオード形成領域に対向する部分にキャリアポケット７が形成されており、収集ウェル５３から変調用ウェル５４側に転送された光発生電荷は、先ずキャリアポケット７に蓄積される。
【００６７】
図６に示すように、キャリアポケット７は、基板深さ方向にはＮ型ウェル５２の高いポテンシャルに比べて十分に低いポテンシャルとなっており、収集ウェル５３から転送されたホール（図６の黒丸）を蓄積する。また、十分に低いポテンシャルの制御ポケット９とキャリアポケット７との間には、十分に高いポテンシャルの電位障壁１０が設けられており、基板水平方向においても、キャリアポケット７に転送された光発生電荷が、制御ポケット９側に流れ出すことはない。
【００６８】
従って、キャリアポケット７からのオーバーフローした光発生電荷以外には、制御ポケット９に光発生電荷が蓄積されることはない。つまり、通常の入射光量では、制御ポケット９のポテンシャルは低いままである。
【００６９】
これにより、制御ポケット９のポテンシャルに基づく閾値は十分に高く、制御ポケット９上の表面チャネルに寄生電流が流れることが、確実に防止される。
【００７０】
一方、キャリアポケット７は、線状に形成されており、ポケット長は一様である。即ち、キャリアポケット７の全域において、一様に光発生電荷が蓄積される。キャリアポケット７に蓄積された光発生電荷によって、変調トランジスタＴＭの閾値電圧が変化する。この状態で、選択画素のリングゲート４に例えば約２〜４Ｖのゲート電圧（選択ゲート電圧）を印加し、ドレイン領域３に例えば約２〜４Ｖの電圧ＶＤＤを印加する。更に、変調トランジスタＴＭのソース領域５に定電流源６９によって一定の電流を流す。これにより、変調トランジスタＴＭはソースフォロワ回路を形成し、光発生電荷による変調トランジスタＴＭの閾値電圧の変動に追随してソース電位が変化して、出力電圧が変化する。即ち、入射光に応じた出力が得られる。
【００７１】
この場合において、キャリアポケット７の全域において一様に光発生電荷が蓄積されるので、表面チャネルはいずれの位置においても同様に電流が流れやすくなって均一にチャネル電流が流れる。従って、図７に示すように、低照度時であっても、入射光量に応じたリニアリティに優れた出力（ソース電位）を得ることができる。これにより、低照度時のように光発生電荷の発生量が少ない場合でも、固定パターンノイズの発生を防止することができる。
【００７２】
しかも、キャリアポケット７に対向する辺以外のソース領域５の３辺は、コ字状に形成された制御ポケット９によって囲まれており、寄生電流がソース領域５に流れ込むことを防止することができる。従って、入射光量に応じて各センサセル１の出力のリニアリティを得ることができる。
【００７３】
なお、キャリアポケット７に蓄積された光発生電荷がオーバーフローして制御ポケット９に流れ込んだ場合には、制御ポケット９に蓄積された光発生電荷に基づく変調出力が得られる。即ち、キャリアポケット７から光発生電荷をオーバーフローさせる強い入射光が生じると、図７の特性の変化に示すように、制御ポケット９の基板変調に基づいてソース電位が変化することになり、出力のリニアリティが失われる。従って、図７のリニアリティが得られる光強度の範囲を信号出力を用いる範囲とする必要がある。
【００７４】
なお、初期化時には、キャリアポケット７、制御ポケット９、収集ウェル５３及び変調用ウェル５４内に残留する電荷は排出される。例えば、変調トランジスタＴＭのドレイン領域３及びリングゲート４に５Ｖ以上の正電圧を印加する。変調用ウェル５４下方のＮ型ウェル５２の厚さは薄く、リングゲート４に印加した電圧は変調用ウェル５４及びその隣接領域にのみ作用する。即ち、変調用ウェル５４に急激なポテンシャル変化が生じ、光発生電荷を基板５０側に掃き出すような強い電界が主として変調用ウェル５４に印加されて、残留した光発生電荷は、比較的低いリセット電圧でより確実に基板５０に排出される。
【００７５】
初期化後において、非選択画素のリングゲート４には、比較的低い電圧値の非選択ゲート電圧を印加すると共に、選択画素のリングゲート４には比較的高い電圧値の選択ゲート電圧を印加する。そして、共通接続されたソース線６６から、選択画素の初期化後の信号出力を得る。
【００７６】
このように、本実施の形態においては、フォトダイオード形成領域に対向させて直線状のキャリアポケットを形成すると共に、キャリアポケットが形成されていないソース領域の３辺に沿って高濃度の制御ポケットを形成して、ポテンシャル的に両者を分断する。こうして、ポテンシャルが一様なキャリアポケットに光発生電荷を蓄積して基板変調させることで、リニアリティに優れた出力を得る。また、制御ポケットには光発生電荷は流込せず、高濃度の制御ポケットは低いポテンシャルを維持し、十分に高い閾値を得る。これにより、制御ポケット上の表面チャネルにチャネル電流が流れることを防止して寄生電流を抑制する。これにより、出力のリニアリティを確保することができる。従って、本実施の形態を採用することで、固定パターンノイズが生じない高画質の画像を得ることができる。
【００７７】
なお、図１では４角形状のリングゲート４を用いる例を説明したが、図２の８角形状であっても、同様に構成可能であることは明らかである。更に、環状であれは、任意の多角形状を採用することができる。
【００７８】
図８及び図９は本発明の第２の実施の形態に係り、図８は第２の実施の形態に係る固体撮像装置の１センサセルの平面形状を示す平面図であり、図９は図８のセンサセルの断面形状を示す模式的な断面図である。図９は図８のＡ−Ａ’線の断面を示している。図８及び図９において、図２及び図４と同一の構成要素には同一符号を付して説明を省略する。
【００７９】
本実施の形態はリングゲートの平面形状が図２の第１の実施の形態と異なる。上述したように、制御ポケット１９上においては、寄生電流は流れない。即ち、制御ポケット１９上のリングゲートはチャネル電流に寄与しない。従って、この部分のリングゲートは不要である。
【００８０】
本実施の形態においては、第１の実施の形態におけるリングゲート１４（図８の破線）のうち、チャネル電流に寄与しない制御ポケット１９上の部分を除去して、リングゲート１４’を構成している。
【００８１】
このような構成によれば、基板変調に影響を与えることなく、チャネル電流に寄与しないリングゲートの一部を除去する。これにより、微細化を促進することができる。
【００８２】
他の構成及び作用は第１の実施の形態と同様である。
【００８３】
なお、本実施の形態においても、リングゲートを含む変調トランジスタの形状として、例えば４角形状等の任意の多角形状を採用することができることは明らかである。
【００８４】
図１０乃至図１３は本発明の第３の実施の形態に係り、図１０は第３の実施の形態に係る固体撮像装置の１センサセルの平面形状を示す平面図であり、図１１は図１０のセンサセルの断面形状を示す模式的な断面図である。図１１は図１０のＡ−Ａ’線の断面を示している。図１０及び図１１において、図２及び図４と同一の構成要素には同一符号を付して説明を省略する。
【００８５】
本実施の形態は制御ポケットの濃度が図２の第１の実施の形態と異なる。本実施の形態においては、制御ポケット１９’の濃度はキャリアポケット１７の濃度よりも高い濃度に設定されるようになっている。
【００８６】
このように構成された実施の形態の作用について図１２及び図１３を参照して説明する。図１２は図１１のＢ−Ｂ’線の位置におけるホールを基準としたポテンシャルを示す説明図であり、図１３は横軸に光強度をとり縦軸に画素信号のレベルをとって、入射光の光強度と出力との関係を示すグラフである。
【００８７】
フォトダイオード形成領域２に入射した光によって光発生電荷が生じ、収集ウェル５３を介して変調用ウェル５４に転送され、キャリアポケット１７に蓄積される。
【００８８】
トランジスタ形成領域には、キャリアポケット１７及び制御ポケット１９’が形成されている。しかし、フォトダイオード形成領域に対向する部分にはキャリアポケット１７が形成されており、光発生電荷はキャリアポケット１７に蓄積される。
【００８９】
図１２の黒丸は、収集ウェル５３から転送されてキャリアポケット１７に蓄積されたホールを示している。キャリアポケット１７に蓄積されたホールは、十分に高いポテンシャルの電位障壁１０によって遮られて、制御ポケット１９’側に流れ出すことはない。
【００９０】
しかも、制御ポケット１９’のポテンシャルは、図１２に示すように、キャリアポケット１７のポテンシャルよりも低い。即ち、制御ポケット１９’のポテンシャルに基づく閾値は十分に高く、制御ポケット１９’上の表面チャネルに寄生電流が流れることが、確実に防止される。
【００９１】
図１３は破線よりも１点鎖線が第１の実施の形態の特性を示し、２点鎖線が本実施の形態の特性を示している。図１３からも明らかなように、本実施の形態においては、寄生電流を一層抑制することができる。
【００９２】
このように本実施の形態においては、制御ポケットのポテンシャルをキャリアポケットのポテンシャルよりも低く設定しており、制御ポケットによる閾値を第１の実施の形態よりも高くして、寄生電流の発生を一層確実に阻止することができる。
【図面の簡単な説明】
【００９３】
【図１】本発明の第１の実施の形態に係る固体撮像装置の１センサセルの平面形状を示す平面図。
【図２】変調トランジスタの平面形状が８角形の例を示す説明図。
【図３】固定パターンノイズを回避するための基本構造を示す説明図。
【図４】センサセル１の断面構造を示す模式的断面図。
【図５】センサセル１をマトリクス状に配置して構成したセンサセルアレイを用いた固体撮像装置全体の回路構成を等価回路によって示す回路ブロック図。
【図６】図４のＢ−Ｂ’線の位置におけるホールを基準としたポテンシャルを示す説明図。
【図７】横軸に光強度をとり縦軸に画素信号のレベルをとって、入射光の光強度と出力との関係を示すグラフ。
【図８】第２の実施の形態に係る固体撮像装置の１センサセルの平面形状を示す平面図。
【図９】センサセルの断面形状を示す模式的な断面図。
【図１０】第３の実施の形態に係る固体撮像装置の１センサセルの平面形状を示す平面図。
【図１１】図１０のセンサセルの断面形状を示す模式的な断面図。
【図１２】図１１のＢ−Ｂ’線の位置におけるホールを基準としたポテンシャルを示す説明図。
【図１３】横軸に光強度をとり縦軸に画素信号のレベルをとって、入射光の光強度と出力との関係を示すグラフ。
【符号の説明】
【００９４】
１…センサセル、２…フォトダイオード形成領域、３…ドレイン領域、４…リングゲート、５…ソース領域、７…キャリアポケット、９…制御ポケット。
【特許請求の範囲】
【請求項１】
入射光に応じた光発生電荷を発生させる光電変換素子と、
前記光電変換素子に隣り合う領域に配置された変調トランジスタであって、前記光発生電荷の電荷量に応じた信号を生成する前記変調トランジスタと、
を含む固体撮像装置において、
前記変調トランジスタは、
環状ゲートと、
前記環状ゲートの内側に形成されたソース領域と、
前記環状ゲートの外側に形成されたドレイン領域と、
前記ソース領域と前記光電変換素子との間に位置する前記環状ゲートの下方に形成されたキャリアポケットであって、前記光電変換素子からの光発生電荷を保持して前記変調トランジスタの閾値を変化させる前記キャリアポケットと、
前記キャリアポケットが形成されていない前記環状ゲートの下方に、前記キャリアポケットとの間に電位障壁を介して配置された制御ポケットと、
を含む固体撮像装置。
【請求項２】
前記キャリアポケットは、前記ソース領域と前記光電変換素子との間に直線的な形状を有して形成される請求項１に記載の固体撮像装置。
【請求項３】
前記環状ゲートは、平面的には前記光電変換素子に対向する辺を有し、
前記キャリアポケットは、前記環状ゲートの前記光電変換素子に対向する辺に沿って直線的な形状を有する請求項１に記載の固体撮像装置。
【請求項４】
前記制御ポケットは、前記キャリアポケットと同一濃度に設定される請求項１に記載の固体撮像装置。
【請求項５】
前記制御ポケットは、前記キャリアポケットよりも高濃度に設定される請求項１に記載の固体撮像装置。
【請求項１】
入射光に応じた光発生電荷を発生させる光電変換素子と、
前記光電変換素子に隣り合う領域に配置された変調トランジスタであって、前記光発生電荷の電荷量に応じた信号を生成する前記変調トランジスタと、
を含む固体撮像装置において、
前記変調トランジスタは、
環状ゲートと、
前記環状ゲートの内側に形成されたソース領域と、
前記環状ゲートの外側に形成されたドレイン領域と、
前記ソース領域と前記光電変換素子との間に位置する前記環状ゲートの下方に形成されたキャリアポケットであって、前記光電変換素子からの光発生電荷を保持して前記変調トランジスタの閾値を変化させる前記キャリアポケットと、
前記キャリアポケットが形成されていない前記環状ゲートの下方に、前記キャリアポケットとの間に電位障壁を介して配置された制御ポケットと、
を含む固体撮像装置。
【請求項２】
前記キャリアポケットは、前記ソース領域と前記光電変換素子との間に直線的な形状を有して形成される請求項１に記載の固体撮像装置。
【請求項３】
前記環状ゲートは、平面的には前記光電変換素子に対向する辺を有し、
前記キャリアポケットは、前記環状ゲートの前記光電変換素子に対向する辺に沿って直線的な形状を有する請求項１に記載の固体撮像装置。
【請求項４】
前記制御ポケットは、前記キャリアポケットと同一濃度に設定される請求項１に記載の固体撮像装置。
【請求項５】
前記制御ポケットは、前記キャリアポケットよりも高濃度に設定される請求項１に記載の固体撮像装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２００６−３２４７２（Ｐ２００６−３２４７２Ａ）
【公開日】平成１８年２月２日（２００６．２．２）
【国際特許分類】
【出願番号】特願２００４−２０５９３３（Ｐ２００４−２０５９３３）
【出願日】平成１６年７月１３日（２００４．７．１３）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成１８年２月２日（２００６．２．２）
【国際特許分類】
【出願日】平成１６年７月１３日（２００４．７．１３）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]