基準電流電圧発生回路
【課題】基準電流電圧発生回路の起動後には、起動回路が基準電流電圧発生回路の動作へ与える影響を軽減することができる基準電流電圧発生回路を提供すること。
【解決手段】本発明にかかる基準電流電圧発生回路は、複数のトランジスタにより自己帰還回路を構成し、基準電流または基準電圧を発生させる基準電流電圧発生回路であって、基準電流電圧回路の非動作時には、電位が第１の電源と実質的に等しく、基準電流電圧発生回路の動作時には、電位が、第１の電源の電圧から第２の電源ＶＤＤの電圧の方向に所定値以上変動する節点１０１と、第２の電源と、の間に接続され、ゲートが第１の電源に接続されているノーマリーオン型トランジスタ２１、を備える
【解決手段】本発明にかかる基準電流電圧発生回路は、複数のトランジスタにより自己帰還回路を構成し、基準電流または基準電圧を発生させる基準電流電圧発生回路であって、基準電流電圧回路の非動作時には、電位が第１の電源と実質的に等しく、基準電流電圧発生回路の動作時には、電位が、第１の電源の電圧から第２の電源ＶＤＤの電圧の方向に所定値以上変動する節点１０１と、第２の電源と、の間に接続され、ゲートが第１の電源に接続されているノーマリーオン型トランジスタ２１、を備える
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は基準電流電圧発生回路に関し、特に起動回路を備える基準電流電圧発生回路に関する。
【背景技術】
【０００２】
電子回路において、回路に電源が投入される前であれば、当然ながら回路全体の電位は零である。しかし、例えば、トランジスタのような電圧の印加により電流が流れる素子を備え、流れた電流が再びその素子に帰還する経路を有する電子回路は、回路に電源が投入された直後の状態において、回路全体の電位が零であるため、当該素子に電圧の印加がされず、回路が動作するために十分な電源電圧を投入しても回路が動作しないことがある。
【０００３】
このとき、回路外からのノイズや外乱の電磁界の到来によりリーク電流が生じて、それが要因となって回路が動作する場合もあるが、このような要因はいずれも偶然性に支配される。したがって、偶然の要因により起動される回路は、現実的に利用することが難しいため、このような回路を利用する場合には、人工的な外乱等を回路に与えるための起動回路を備えている。
【０００４】
非特許文献１には、起動回路としてエンハンスメント型のＭＯＳＦＥＴ(Metal-Oxide-Semiconductor Field-Effect Transistor)を備える基準電流電圧発生回路７が開示されている。図１１は、非特許文献に示された回路図である。この回路に用いられているトランジスタはエンハンスメント型のＭＯＳＦＥＴであり、ＭＯＳＦＥＴ１１、１２、１５はＮｃｈＭＯＳＦＥＴを、ＭＯＳＦＥＴ１３、１４はＰｃｈＭＯＳＦＥＴをそれぞれ示している。抵抗素子１６は、ＭＯＳＦＥＴ１２とグランドとの間に接続されている。
【０００５】
また、図１１には端子ＣＭ１、ＣＭ２が示されている。基準電流電圧発生回路７は、端子ＣＭ１にＮｃｈＭＯＳＦＥＴのゲートを接続することで、当該ＮｃｈＭＯＳＦＥＴのドレインから基準電流を出力する。また、基準電流電圧発生回路７は、端子ＣＭ１にゲートが接続されたＮｃｈＭＯＳＦＥＴのドレインへ抵抗を接続することで、基準電流と当該抵抗の抵抗値との掛け算によって決定される電圧を出力する。さらに、基準電流電圧発生回路７は、端子ＣＭ２にＰｃｈＭＯＳＦＥＴのゲートを接続することで、当該ＰｃｈＭＯＳＦＥＴのドレインから基準電流を出力する。また、基準電流電圧発生回路７は、端子ＣＭ２にゲートが接続されたＰｃｈＭＯＳＦＥＴのドレインへ抵抗を接続することで、基準電流と当該抵抗の抵抗値との掛け算によって決定される電圧を出力する。つまり、基準電流電圧発生回路７は、端子ＣＭ１、ＣＭ２に接続した回路を介して電流と電圧との少なくとも一方を出力する回路である。
【０００６】
図１１に示した基準電流電圧発生回路７は、ＮｃｈＭＯＳＦＥＴ１１とＮｃｈＭＯＳＦＥＴ１２とにより入出力電流が非線形特性を有するカレントミラー回路を構成しており、ＰｃｈＭＯＳＦＥＴ１３とＰｃｈＭＯＳＦＥＴ１４とにより入出力電流が線形特性を有するカレントミラー回路を構成している。また、ＮｃｈＭＯＳＦＥＴ１１のドレインにＰｃｈＭＯＳＦＥＴ１３のドレインが、ＮｃｈＭＯＳＦＥＴ１２のドレインにＰｃｈＭＯＳＦＥＴ１４のドレインが、それぞれ接続されており、自己帰還回路を構成している。ＮｃｈＭＯＳＦＥＴ１５については、ソース及びドレインが各々ＮｃｈＭＯＳＦＥＴ１１、１２のゲート及びＰｃｈＭＯＳＦＥＴ１３、１４のゲートに接続されている。
【０００７】
基準電流電圧発生回路７の電源ＶＤＤが投入された直後の状態を考える。ＮｃｈＭＯＳＦＥＴ１５がない場合には、ＭＯＳＦＥＴ１１〜１４のゲート・ソース間の電圧は何れも零であるため、これらのＭＯＳＦＥＴは全てオフ状態にある。したがって、回路全体に流れる電流が零のまま安定し、動作しない。
【０００８】
一方、ＮｃｈＭＯＳＦＥＴ１５が接続されている場合には、電源ＶＤＤ投入直後は、近似的に電圧Ｖ１はグランドに、電圧Ｖ２は電源ＶＤＤになるため、ＮｃｈＭＯＳＦＥＴ１５のゲート・ソース間に電圧差が発生し、回路が動作する。ここで、ＭＯＳＦＥＴ１１、１４、１５の閾値電圧をそれぞれＶｔｈ１１、Ｖｔｈ１４、Ｖｔｈ１５とすると、Ｖｔｈ１１＋Ｖｔｈ１５＋Ｖｔｈ１４＜ＶＤＤであれば、ＭＯＳＦＥＴ１１、１４、１５がオンの状態となり、ＮｃｈＭＯＳＦＥＴ１５のドレイン電流Ｉ３が流れる。この電流Ｉ３が流れると、カレントミラー回路が動作を開始し、基準電流電圧発生回路全体が起動する。
【先行技術文献】
【非特許文献】
【０００９】
【非特許文献１】Behzad Razavi, "Design of Analog CMOS Integrated Circuits", McGraw-Hill Higher Education, pp.380〜381, Boston, MA, 2002
【発明の概要】
【発明が解決しようとする課題】
【００１０】
図１１に示す基準電流電圧発生回路７において、ＮｃｈＭＯＳＦＥＴ１１とＰｃｈＭＯＳＦＥＴ１４に、所望のドレイン電流が流れる状態でのゲート・ソース間の電圧をそれぞれＶＧＳ１、ＶＧＳ４とすると、ＶＧＳ１＋Ｖｔｈ１５＋｜ＶＧＳ４｜＞ＶＤＤであれば、ＮｃｈＭＯＳＦＥＴ１５はオフ状態となる。よって、この条件であれば、回路が正常に起動した後は起動回路が動作を停止する。
【００１１】
しかしながら、一般的な半導体上に構成されるエンハンスメント型ＭＯＳＦＥＴを考えると、ＶＧＳ１、Ｖｔｈ５、｜ＶＧＳ４｜はいずれも１．０Ｖ前後の値である。そのため、当該回路の電源電圧ＶＤＤは、３．０Ｖ程度以上の値を取りえないことになる。なお、この３．０Ｖ程度以上の電源電圧は、現実的に極端な値ではない。
【００１２】
したがって、図１１に示す基準電流電圧発生回路７は、実用的な電源電圧範囲において起動させると、上記の式の条件を満たさない場合があり、その場合にはＮｃｈＭＯＳＦＥＴ１５はオフ状態とはならない。よって、回路が正常に起動した後も、ＮｃｈＭＯＳＦＥＴ１５による起動回路は動作を停止せず、当該起動回路により起動した基準電流電圧発生回路の動作に対して外乱要因を与えてしまうという問題が生じていた。
【課題を解決するための手段】
【００１３】
本発明にかかる基準電流電圧発生回路は、複数のトランジスタにより自己帰還回路を構成し、基準電流または基準電圧を発生させる基準電流電圧発生回路であって、前記基準電流電圧回路の非動作時には、電位が第１の電源と実質的に等しく、前記基準電流電圧発生回路の動作時には、前記電位が、第１の電源の電圧から第２の電源の電圧の方向に所定値以上変動する節点と、前記第２の電源と、の間に接続され、ゲートが前記第１の電源に接続されているノーマリーオン型トランジスタを備えるものである。このような構成により、電源投入後に、基準電流電圧発生回路を起動させ、基準電流電圧発生回路の起動後には、起動回路の動作を停止することができるので、起動回路が基準電流電圧発生回路に与える影響を軽減することができる。
【発明の効果】
【００１４】
本発明により、基準電流電圧発生回路の起動後には、起動回路が基準電流電圧発生回路の動作へ与える影響を軽減することができる基準電流電圧発生回路を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】実施の形態１にかかる基準電流電圧発生回路の回路図である。
【図２】実施の形態１にかかる基準電流電圧発生回路を用いた基準電流発生回路の回路図である。
【図３】実施の形態１にかかる基準電流電圧発生回路を用いた基準電流発生回路の回路図である。
【図４】実施の形態１にかかる基準電流電圧発生回路を用いた基準電圧発生回路の回路図である。
【図５】実施の形態１にかかる基準電流電圧発生回路を用いた基準電圧発生回路の回路図である。
【図６】実施の形態２にかかる基準電流電圧発生回路の回路図である。
【図７】実施の形態３にかかる基準電流電圧発生回路の回路図である。
【図８】実施の形態４にかかる基準電流電圧発生回路の回路図である。
【図９】実施の形態４にかかる基準電流電圧発生回路の回路図である。
【図１０】実施の形態５にかかるバンドギャップ・リファレンス回路の回路図である。
【図１１】従来の基準電流電圧発生回路の回路図である。
【発明を実施するための形態】
【００１６】
実施の形態１
本発明の実施の形態１について図１を用いて説明する。図１は、基準電流電圧発生回路１の回路例を示した図である。基準電流電圧発生回路１は、エンハンスメント型（ノーマリーオフ型）ＭＯＳＦＥＴ１１〜１４、抵抗素子１６、ノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１を備えている。このノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１が、起動回路として機能する。なお、ＭＯＳＦＥＴ１１、１２はＮｃｈＭＯＳＦＥＴであり、ＭＯＳＦＥＴ１３、１４はＰｃｈＭＯＳＦＥＴである。また、図１に示す基準電流電圧発生回路１は、端子ＣＭ１、ＣＭ２を備える。基準電流電圧発生回路１は、端子ＣＭ１、ＣＭ２に接続される後段回路（図１では不図示）により基準電流又は基準電圧を出力する。基準電流又は基準電圧を出力するための回路構成の詳細については後述する。
【００１７】
ＮｃｈＭＯＳＦＥＴ１１は、ソースが、グランド（接地電圧）に接続され、そのゲートは、ＮｃｈＭＯＳＦＥＴ１１のドレイン及びＮｃｈＭＯＳＦＥＴ１２ゲートと接続されている。ＮｃｈＭＯＳＦＥＴ１２のソースは、抵抗素子１６を介してグランドに接続されている。つまり、ＮｃｈＭＯＳＦＥＴ１１及びＮｃｈＭＯＳＦＥＴ１２は、Ｗｉｄｌａｒ型カレントミラー回路を構成している。
【００１８】
ＰｃｈＭＯＳＦＥＴ１４は、ソースが、電源ＶＤＤに接続され、そのゲートは、ＰｃｈＭＯＳＦＥＴ１４のドレイン及びＰｃｈＭＯＳＦＥＴ１３のゲートと接続されている。ＰｃｈＭＯＳＦＥＴ１４のソースは、電源ＶＤＤに接続されている。つまり、ＰｃｈＭＯＳＦＥＴ１３及びＰｃｈＭＯＳＦＥＴ１４は、一般的な線形特性のカレントミラー回路を構成している。また、ＮｃｈＭＯＳＦＥＴ１１のドレインとＰｃｈＭＯＳＦＥＴ１３のドレインが接続され、ＮｃｈＭＯＳＦＥＴ１２のドレインとＰｃｈＭＯＳＦＥＴ１４のドレインとが接続されている。
【００１９】
上記の接続関係によって、基準電流電圧発生回路１は、非線形特性を有するＷｉｄｌａｒ型カレントミラーと、一般的な線形特性を有するカレントミラーとを接続し、全体として自己帰還回路を構成している。このように、非線形特性を有するカレントミラーの入出力を、線形特性を有するカレントミラーと接続すると、回路全体に流れる電流は、双方のカレントミラーの入出力電流値が一致するそれぞれの回路定数で決定されるある特定の値、或いは全ての零の何れかの値に安定して収束する。このとき、回路定数で決定されるある特定の電流値は、ＮｃｈＭＯＳＦＥＴ１１とＮｃｈＭＯＳＦＥＴ１２の特性比、及び抵抗素子１６の値で決定される。この電流値は、近似的に電源電圧の影響を受けない上に、回路が動作する接合面温度による影響や、回路を構成する各種類の素子が実際に製造される場合に生じる特性の変動による影響も少ない。よって、基準電流電圧発生回路１は、基準電流または基準電圧を発生させる回路として動作する。
【００２０】
ノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１は、ゲートがグランドに接続されており、ソースは基準電流電圧発生回路１に、ドレインは電源ＶＤＤに接続されている。このとき、ノーマリーオン型ＭＯＳＦＥＴ２１のゲートに接続された電源を第１の電源とし、ノーマリーオン型ＭＯＳＦＥＴ２１のドレインに接続された電源を第２の電源とする。図１においては、第１の電源はグランドであり、第２の電源は電源ＶＤＤである。なお、本実施の形態においては、第２の電源を電源ＶＤＤとしているが、第２の電源は電源ＶＤＤに限られたものではない。
【００２１】
ノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１のソースは、図１に示すように基準電流電圧発生回路１の節点１０１に接続されている。節点１０１の電位は、基準電流電圧発生回路１の非動作時には、グランドと実質的に等しい。また、基準電流電圧発生回路１の動作時には、節点１０１の電位は、グランドから電源ＶＤＤの方向に所定値（例えば、ＮｃｈＭＯＳＦＥＴ１１の閾値）以上変動する。
【００２２】
続いて、図１に示した基準電流電圧発生回路１の動作例について説明する。電源ＶＤＤが投入されると、まず、基準電流電圧発生回路１のＮｃｈＭＯＳＦＥＴ１１、１２のゲートの電位は、グランドと実質的に同じなる。また、ＰｃｈＭＯＳＦＥＴ１３、１４のゲートの電位も、電源ＶＤＤと実質的に同じになる。このとき、ノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１のゲート・ソース間の電圧は、零となる。そのため、ノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１は、オン状態となり電流Ｉ４を接点１０１に流す。
【００２３】
すると、電流Ｉ４により、ＮｃｈＭＯＳＦＥＴ１１、１２のゲートの電位が上昇する。そして、ＮｃｈＭＯＳＦＥＴ１１、１２のゲート電圧が、ＮｃｈＭＯＳＦＥＴ１１、１２の閾値電圧を超えると、ＮｃｈＭＯＳＦＥＴ１１、１２により構成されるカレントミラーが動作し電流Ｉ１が流れる。この電流Ｉ１は、ＮｃｈＭＯＳＦＥＴ１２により折り返され、この折り返し電流がＰｃｈＭＯＳＦＥＴ１４に与えられる。続いて、折り返し電流により、ＰｃｈＭＯＳＦＥＴ１３、１４のゲートの電位が降下する。そして、ＰｃｈＭＯＳＦＥＴ１３、１４の電圧が下がり、ＰｃｈＭＯＳＦＥＴ１３、１４のゲート・ソース間電圧がＰｃｈＭＯＳＦＥＴ１３、１４の閾値電圧を超えるとＰｃｈＭＯＳＦＥＴ１３、１４により構成されるカレントミラーが動作し電流Ｉ２が流れる。以上の過程を経て、基準電流電圧発生回路１全体が起動する。
【００２４】
次に、基準電流電圧発生回路１が起動した後の起動回路の動作停止について説明する。基準電流電圧発生回路１が安定して動作する状態に至ると、ＮｃｈＭＯＳＦＥＴ１１のゲート・ソース間の電圧Ｖ１は、ドレイン電流Ｉ１が流れる閾値電圧に至る。このＮｃｈＭＯＳＦＥＴ１１のゲート・ソース間の閾値電圧は、例えば１．０Ｖ程度である。つまり、基準電流電圧発生回路１の安定動作時においては、電圧Ｖ１は１．０Ｖ程度となり、節点１０１の電圧も同様に１．０Ｖ程度の値となるため、ノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１のゲート・ソース間電圧は−１．０Ｖ程度となる。
【００２５】
ここで、ノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１は、ソースとゲートとの間に閾値電圧以上の電位差が生じた場合にオフする。上記の例に合わせて、ノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１の閾値電圧を、例えば−１．０Ｖとして考える。上述したように、基準電流電圧発生回路１の安定動作時には、ノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１のゲート・ソース間の電圧は−１．０Ｖ程度となるため、閾値電圧の電位差に至り、ノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１はオフ状態となり動作を停止する。
【００２６】
一般に、ノーマリーオフ型ＭＯＳＦＥＴの閾値電圧の極性を反転させた電圧は、ノーマリーオン型ＭＯＳＦＥＴをオフ状態にするために十分な電圧である。したがって、ノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１の閾値電圧をＮｃｈＭＯＳＦＥＴ１１の閾値電圧の極性を反転させた電圧に設定しておけば、基準電流電圧発生回路１の非動作時には、電流Ｉ４により基準電流電圧発生回路１に外乱を与え、基準電流電圧発生回路１の正常な動作開始に伴って、電流Ｉ４を停止させて基準電流電圧発生回路１の動作に起動回路（ノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１）が与える影響をなくすことができる。
【００２７】
ここで、図１に示す基準電流電圧発生回路１を用いて基準電流又は基準電圧を出力するための構成について説明する。本発明にかかる基準電流電圧発生回路１は、端子ＣＭ１及びＣＭ２から基準電流または基準電圧を直接出力するわけではない。そこで、基準電流電圧発生回路１を用いて、基準電流Ｉｏｕｔを出力する基準電流発生回路及び基準電圧Ｖｏｕｔを出力する基準電圧発生回路の構成例を図２、３及び図４、５に示す。
【００２８】
図２に示す回路例は、端子ＣＭ１に接続したＮｃｈＭＯＳＦＥＴ６１により基準電流を出力する基準電流発生回路である。図２に示す基準電流発生回路は、基準電流電圧発生回路１の端子ＣＭ１に、ＮｃｈＭＯＳＦＥＴ６１のゲートが接続される。また、ＮｃｈＭＯＳＦＥＴ６１のソースはグランドに接続されている。つまり、ＮｃｈＭＯＳＦＥＴ１１とＮｃｈＭＯＳＦＥＴ６１が線形特性を有するカレントミラー回路を構成している。ＮｃｈＭＯＳＦＥＴ６１のドレインは、図示していない他の回路に接続され、当該他の回路に基準電流Ｉｏｕｔを供給する。
【００２９】
図３に示す回路例は、端子ＣＭ２に接続したＰｃｈＭＯＳＦＥＴ６３により基準電流を出力する基準電流発生回路である。図３に示す基準電流発生回路は、基準電流電圧発生回路１の端子ＣＭ２に、ＰｃｈＭＯＳＦＥＴ６３のゲートが接続される。また、ＰｃｈＭＯＳＦＥＴ６３のソースは電源ＶＤＤに接続されている。つまり、ＰｃｈＭＯＳＦＥＴ１４とＰｃｈＭＯＳＦＥＴ６３が線形特性を有するカレントミラー回路を構成している。ＰｃｈＭＯＳＦＥＴ６３のドレインは、図示していない他の回路に接続され、当該他の回路に基準電流Ｉｏｕｔを供給する。
【００３０】
図４に示す回路例は、図２に示した基準電流発生回路のＮｃｈＭＯＳＦＥＴ６１のドレインと電源ＶＤＤとの間に抵抗素子６２を接続したものである。上記したように、基準電流電圧発生回路１の動作時には、ＮｃｈＭＯＳＦＥＴ６１のドレイン・ソース間に電流Ｉｏｕｔが流れるため、当該電流の経路に抵抗素子６２を接続すると、抵抗素子６２の抵抗値と電流Ｉｏｕｔとの掛け算によって決定される電圧が抵抗素子６２の両端子間に発生し、電源ＶＤＤの電圧から抵抗素子６２の両端子間に発生した電圧を引いた電圧が基準電圧Ｖｏｕｔとして他の回路に供給される。つまり、図４に示す回路例は、電源ＶＤＤの電圧との差が一定となる基準電圧Ｖｏｕｔを生成する基準電圧発生回路として機能する。
【００３１】
図５に示す回路例は、図３に示した基準電流発生回路のＰｃｈＭＯＳＦＥＴ６３のドレインとグランドとの間に抵抗素子６４を接続したものである。上記したように、基準電流電圧発生回路１の動作時には、ＰｃｈＭＯＳＦＥＴ６３のソース・ドレイン間に電流Ｉｏｕｔが流れるため、当該電流の経路に抵抗素子６４を接続すると、抵抗素子６４の抵抗値と電流Ｉｏｕｔとの掛け算によって決定される電圧が抵抗素子６４の両端子間に発生し、発生した電圧が基準電圧Ｖｏｕｔとして他の回路に供給される。つまり、図５に示す回路例は、基準電圧Ｖｏｕｔを生成する基準電圧発生回路として機能する。
【００３２】
なお、後述する実施の形態２〜４で示す基準電流電圧発生回路においても、図２〜図５で示すようなＮｃｈＭＯＳＦＥＴ６１、ＰｃｈＭＯＳＦＥＴ６３、抵抗６２、６４を選択的に備えることで基準電流又は基準電圧を出力する。
【００３３】
以上のように、実施の形態１にかかる基準電流電圧発生回路１は、起動回路としてノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１を用いる。そして、ノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１は、基準電流電圧発生回路１の節点１０１の電圧に基づきオン・オフ動作を行う。このとき、節点１０１の電位は、基準電流電圧発生回路１の非動作時にはグランドと実質的に等しく、基準電流電圧発生回路１の動作時にはグランドから電源ＶＤＤの方向にＮｃｈＭＯＳＦＥＴ１１の閾値以上変動する。つまり、実施の形態１にかかる基準電流電圧発生回路１は、電源電圧の大きさには依存せずにオン・オフ動作を切り替えることができる。
【００３４】
また、実施の形態１にかかる基準電流電圧発生回路１は、基準電流電圧発生回路１の起動後に、起動回路（ノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１）から基準電流電圧発生回路１に供給される電流Ｉ４を停止する。この電流Ｉ４の停止は、節点１０１の電位に基づき行われるため、電源電圧の大きさには依存しない。これにより、実施の形態１にかかる基準電流電圧発生回路１は、起動後の基準電流電圧発生回路１が回路定数に従った変動の少ない基準電流または基準電圧を生成することができる。
【００３５】
実施の形態２
図６に、本発明の実施の形態２にかかる基準電流電圧発生回路２を示す。図６に示した基準電流電圧発生回路２は、起動回路を構成するノーマリーオン型ＮｃｈＭＯＳＦＥＴを２つ備えている。なお、ＭＯＳＦＥＴ１１〜１４による回路の構成は図１の基準電流電圧発生回路１と同様の構成であるので説明は省略する。
【００３６】
ノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１、２２は、節点１０２（図１の節点１０１に相当する節点）に対して直列に接続されており、いずれのノーマリーオン型ＮｃｈＭＯＳＦＥＴもゲートはグランドに接続されている。一般的に、ＭＯＳＦＥＴのドレイン電流は、ゲート幅Ｗとゲート長Ｌの比Ｗ／Ｌに比例する。
【００３７】
図６において、ノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１と２２が全く同一のＭＯＳＦＥＴである場合のＷ／Ｌ比について考える。ノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１、２２は直列接続のため、図６のノーマリーオン型ＮｃｈＭＯＳＦＥＴのゲート幅Ｗは、図１に示した基準電流電圧発生回路１と同じである。一方、ゲート長Ｌについて考えると、基準電流電圧発生回路２にはノーマリーオン型ＮｃｈＭＯＳＦＥＴ２２が直列に接続されているので、ノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１だけを有する場合、つまり、基準電流電圧発生回路１の場合と比べて、ゲート長Ｌは２倍の長さであると考えられる。
【００３８】
したがって、この２つのＭＯＳＦＥＴを介して流れる電流Ｉ４は、図１の基準電流電圧発生回路１と比較すると、１／２倍である。また、起動回路がオフの状態におけるリーク電流も１／２倍となる。一方、図示はしていないが、２つのノーマリーオン型ＮｃｈＭＯＳＦＥＴが並列に接続されている場合には、ゲート長Ｌはそのままで、ゲート幅Ｗが２倍になるので、起動回路から流れるドレイン電流及びリーク電流は、１つのノーマリーオン型ＮｃｈＭＯＳＦＥＴを有する起動回路に比べて２倍の値となる。なお、動作分析の簡単のため、ノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１と２２は同一のＭＯＳＦＥＴとして説明したが、同一のＭＯＳＦＥＴに限られたものではない。また、起動回路に用いるノーマリーオン型のＭＯＳＦＥＴの個数は２個に限られたものではなく、それ以上であってもよい。
【００３９】
一般的に、起動回路がオン状態で流れる電流が多い方が、目的とする回路を確実に起動させることができるが、その分リーク電流も多くなってしまうという特性がある。実際の回路設計では、起動回路が起動させる回路に用いられているＭＯＳＦＥＴの閾値等の回路特性に基づいて、この相反する特性が両立する回路定数を決定しなければならない。
【００４０】
本実施の形態にかかる基準電流電圧発生回路２を用いることで、上述した回路特性と回路定数との関係を明確にすることができるので、回路定数の決定が容易となる。
【００４１】
実施の形態３
本発明の実施の形態３にかかる基準電流電圧発生回路３について説明する。図７は、基準電流電圧発生回路３の回路例を示した図である。基準電流電圧発生回路３は、図１に示した基準電流電圧発生回路１の構成に加えて、エンハンスメント型ＮｃｈＭＯＳＦＥＴ３１、エンハンスメント型ＰｃｈＭＯＳＦＥＴ３２、３３を備えている。ここで、ＰｃｈＭＯＳＦＥＴ３３は、第１のスイッチとして機能し、ＮｃｈＭＯＳＦＥＴ３１は第２のスイッチとして機能する。
【００４２】
ＮｃｈＭＯＳＦＥＴ３１は、端子ＣＭ１とグランドとの間に、ＰｃｈＭＯＳＦＥＴ３２は、端子ＣＭ２と電源ＶＤＤとの間に接続されている。ＰｃｈＭＯＳＦＥＴ３３は、ノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１のドレインと電源ＶＤＤとの間に接続されている。
【００４３】
また、ＮｃｈＭＯＳＦＥＴ３１及びＰｃｈＭＯＳＦＥＴ３３には、図示していない他の回路から信号ＰＤ(Power Down)が入力されている。ＮｃｈＭＯＳＦＥＴ３１は、信号ＰＤがＨ(High)の場合にオン状態となり、信号ＰＤがＬ(Low)の場合にオフ状態となる。また、ＰｃｈＭＯＳＦＥＴ３３は、信号ＰＤがＨの場合にオフ状態となり、信号ＰＤがＬの場合にオン状態となる。ＰｃｈＭＯＳＦＥＴ３２には、信号ＰＤの反転論理値を有する信号ＸＰＤが入力される。ＰｃｈＭＯＳＦＥＴ３２は、信号ＸＰＤがＨの場合にオフ状態となり、Ｌの場合にオン状態となる。
【００４４】
続いて、図７に示した基準電流電圧発生回路３の動作例について説明する。通常の動作状態においては、ＮｃｈＭＯＳＦＥＴ３１とＰｃｈＭＯＳＦＥＴ３２がオフ状態であり、ＰｃｈＭＯＳＦＥＴ３３がオン状態となっている。つまり、実施の形態１にかかる基準電流電圧発生回路１と等価の回路となる。なお、回路の動作は、図１に示した基準電流電圧発生回路１と同様であるので説明を省略する。
【００４５】
一方、基準電流電圧発生回路３は、パワーダウン機能を有する。パワーダウン機能は、回路の動作が必要ない場合に回路で消費される電源電流を近似的に零とするものである。パワーダウン機能により回路をパワーダウン状態とする場合、信号ＰＤをＨとし、信号ＸＰＤをＬとする。信号ＰＤ及び信号ＸＰＤをこのような論理レベルとすると、ＮｃｈＭＯＳＦＥＴ３１とＰｃｈＭＯＳＦＥＴ３２がオン状態となり、ＰｃｈＭＯＳＦＥＴ３３がオフ状態となる。これにより、基準電流電圧発生回路３では、ＭＯＳＦＥＴ１１〜１４のゲート・ソース間電圧が強制的に零に設定され、基準電流電圧発生回路３の動作を停止させる。また、ＰｃｈＭＯＳＦＥＴ３３がオフ状態となり、ＰｃｈＭＯＳＦＥＴ３３、ノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１、ＮｃｈＭＯＳＦＥＴ３１を介して電源ＶＤＤからグランドに流れる電流を遮断する。なお、図７においては、スイッチ回路としてＭＯＳＦＥＴを用いているが、接続のオン・オフができる素子であればよい。
【００４６】
基準電流電圧発生回路３では、パワーダウン状態を有することで電源ＶＤＤをオン／オフさせることなく回路の動作を停止することが可能になる。つまり、基準電流電圧発生回路３では、このパワーダウン状態を用いることで電子機器全体の消費電流を細かく節約制御することが可能となる。
【００４７】
近年は電子機器においても環境へ与える負担が少ないことが社会的に要求されており、パワーダウン機能を用いればこうした動作が実現できる。さらに、パワーダウン機能によりパワーダウン状態とされた基準電流電圧発生回路３では、端子ＣＭ１がグランドと接続され、端子ＣＭ２がＶＤＤと接続された状態となる。つまり、端子ＣＭ１へ接続されるＮｃｈＭＯＳＦＥＴ、端子ＣＭ２へ接続されるＰｃｈＭＯＳＦＥＴの双方ともにゲート・ソース間電圧を零として、出力側のＭＯＳＦＥＴもオフの状態となる。これにより、パワーダウン状態となった基準電流電圧発生回路３は、基準電流や基準電圧の提供を受ける回路で消費される電源電流を安定に零とすることができる。
【００４８】
実施の形態４
図８は、実施の形態４にかかる基準電流電圧発生回路４の回路例を示した図である。基準電流電圧発生回路４は、図１に示した基準電流電圧発生回路１におけるＷｉｄｌａｒ型カレントミラー回路をＰｅａｋｉｎｇ型カレントミラー回路に置き換えたものである。図８に示す基準電流電圧発生回路４では、Ｐｅａｋｉｎｇ型カレントミラー回路を、ＮｃｈＭＯＳＦＥＴ１１、１２、抵抗素子Ｒ４１を用いて構成する。
【００４９】
図８において、抵抗素子４１は、一方の端子がＮｃｈＭＯＳＦＥＴ１１のドレイン及びＮｃｈＭＯＳＦＥＴ１２のゲートと接続されており、他方の端子はＰｃｈＭＯＳＦＥＴ１３のドレインと接続されている。また、図１と異なり、ＮｃｈＭＯＳＦＥＴ１１のドレインとＮｃｈＭＯＳＦＥＴ１２のゲートが接続されており、ノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１のソースはＮｃｈＭＯＳＦＥＴ１１のゲートと抵抗素子４１との節点１０３に接続されている。
【００５０】
つまり、図１の基準電流電圧発生回路１においては、ＮｃｈＭＯＳＦＥＴ１１、１２と抵抗素子１６とにより、Ｗｉｄｌａｒ型カレントミラーが構成されていたが、基準電流電圧発生回路４では、ＮｃｈＭＯＳＦＥＴ１１、１２と抵抗素子４１とによりＰｅａｋｉｎｇ型カレントミラーを構成している。Ｗｉｄｌａｒ型カレントミラーとＰｅａｋｉｎｇ型カレントミラーとは、具体的な特性は異なるが、双方とも電流Ｉ１及び電流Ｉ２の関係については非線形特性を有している。
【００５１】
よって、Ｐｅａｋｉｎｇ型カレントミラーも、線形特性を有するカレントミラーと接続して自己帰還回路を構成すると、回路全体に流れる電流は、回路定数で決定される特定の値となるので、基準電流電圧発生回路として動作する。回路の動作は、実施の形態１と同様に、電流Ｉ４によって、ＮｃｈＭＯＳＦＥＴ１１のゲートの電圧が上昇し、電流Ｉ１が流れ、これと同時にＮｃｈＭＯＳＦＥＴ１２のゲートの電圧も上昇するため、ＮｃｈＭＯＳＦＥＴ１２がオン状態となる。そして、ＰｃｈＭＯＳＦＥＴ１４に電流Ｉ２が流れることでＰｃｈＭＯＳＦＥＴ１３もオン状態となり、回路全体が起動する。なお、起動回路の具体的な動作は、図１の基準電流電圧発生回路１と同様であるので説明を省略する。
【００５２】
ここで、図８に示す基準電流電圧発生回路４の変形例を示す回路図を図９に示す。図８に示す基準電流電圧発生回路４において、ＮｃｈＭＯＳＦＥＴ１１をオン状態として基準電流電圧発生回路４を起動させることを考えるならば、ＮｃｈＭＯＳＦＥＴ１１のゲート・ソース間に電圧差を発生させればよい。このようなことから、図９に示す変形例では、ノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１のソースをＮｃｈＭＯＳＦＥＴ１２のゲートに接続する。このような構成としても、本発明の効果を発揮することができる。具体的には、電源ＶＤＤ投入直後に電流Ｉ４が流れようとすることで、ＮｃｈＭＯＳＦＥＴ１２のゲートの電圧が上昇するので、ＮｃｈＭＯＳＦＥＴ１２はオン状態となる。また、基準電流電圧発生回路５の動作時には、ＮｃｈＭＯＳＦＥＴ１２のゲート電圧は、閾値電圧まで上昇しているため、ノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１のゲート・ソース間に電圧差が生じ、ノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１は動作を停止する。
【００５３】
本実施の形態にかかる基準電流電圧発生回路４を用いることで、非線形特性を有するカレントミラーとして、Ｐｅａｋｉｎｇ型カレントミラーを用いた場合においても、基準電流または基準電圧を発生させることができる。
【００５４】
実施の形態５
実施の形態５では、基準電流電圧発生回路の一例として、一般的なバンドギャップ・リファレンス回路について説明する。このバンドギャップ・リファレンス回路は、基準電流を用いることなく基準電圧を生成する。そこで、実施の形態５の説明では、本発明にかかる回路の名称としてバンドギャップ・リファレンス回路を用いる。このバンドギャップ・リファレンス回路６について図１０を用いて説明する。バンドギャップ・リファレンス回路６は、一般的なバンドギャップ・リファレンス回路を構成する。バンドギャップ・リファレンス回路６は、電源電圧、接合面温度、回路を構成する各種類の素子が実際に製造される場合に生じる特性の変動等に対して影響を受けずにＶｏｕｔから約１．２Ｖの電圧を安定して出力する。バンドギャップ・リファレンス回路６は、図２〜図５に示すＮｃｈＭＯＳＦＥＴ６１、ＰｃｈＭＯＳＦＥＴ６３、抵抗６２、６４を用いることなく基準電圧Ｖｏｕｔを出力する。バンドギャップ・リファレンス回路６はオペアンプ５１、抵抗素子５２、５３、５４、ＰＮ接合ダイオード５５、５６を備えている。
【００５５】
オペアンプ５１の出力ノードは、抵抗素子５２を経てオペアンプ５１のプラス（非反転）入力に接続される。また、オペアンプ５１の出力ノードは、抵抗素子５３を経てオペアンプ５１のマイナス（反転）入力に接続される。また、抵抗素子５４及びＰＮ接合ダイオード５５は、抵抗素子５３と直列に接続されており、ＰＮ接合ダイオード５６は抵抗素子５２と直列に接続されている。そして、起動回路のノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１のソースは、オペアンプ５１のプラス入力を経路とする自己帰還回路の節点１０４に接続されている。
【００５６】
バンドギャップ・リファレンス回路６は、回路の全体で自己帰還回路を構成しているため電源を投入しても確実に回路が起動する保証が得られず、これを解決する起動回路を備える必要がある。
【００５７】
まず、バンドギャップ・リファレンス回路６においてノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１がないと仮定した場合の動作を具体的に説明する。バンドギャップ・リファレンス回路６の電源が投入された直後の状態を考える。バンドギャップ・リファレンス回路６においては、回路を構成するノードは全て電位が零である。つまり、オペアンプ５１のプラス入力の電圧Ｖ３、マイナス入力の電圧Ｖ４、出力電圧Ｖｏｕｔは全て零である。このようなことから、電源が投入され電源電圧がバンドギャップ・リファレンス回路６が動作するために十分な電圧に到達したとしても、特にＶｏｕｔがＰＮ接合ダイオード５５、５６のオン時順方向電圧である約０．６Ｖ〜０．７Ｖを超える電圧を必ず発生する保証が得られない。バンドギャップ・リファレンス回路６では、オペアンプ５１が約０．６Ｖ〜０．７Ｖを超える基準電圧Ｖｏｕｔを発生しない限りＰＮ接合ダイオード５５、５６は導通状態とはならない。よって、バンドギャップ・リファレンス回路６は永久に動作しないことになる。
【００５８】
次にバンドギャップ・リファレンス回路６においてノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１を備えた場合の動作を説明する。バンドギャップ・リファレンス回路６の電源が投入された直後の状態を考えて、オペアンプ５１のプラス入力の電圧Ｖ３が零であれば、ノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１のゲート・ソース間電圧も零である。このとき、ノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１はディプレッション型ＭＯＳＦＥＴであるから、ゲート・ソース間電圧が零の時にオンの状態となり、電流Ｉ４が流れようとする。電流Ｉ４が流れようとすればオペアンプ５１のプラス入力の電圧Ｖ３が少なくとも約０．６Ｖ〜０．７Ｖを超える電圧まで上昇し、オペアンプ５１のマイナス入力の電圧Ｖ４が零のままであるからオペアンプ５１はこの差電圧を増幅し、Ｖｏｕｔは近似的にＶＤＤまで上昇する。すると、抵抗素子５２〜５４を通じてプラス入力の電圧Ｖ３とマイナス入力の電圧Ｖ４はＰＮ接合ダイオード５５、５６のオン時順方向電圧まで上昇し、電流が流れる。以上の過程を経てバンドギャップ・リファレンス回路６の全体が起動する。
【００５９】
バンドギャップ・リファレンス回路６の全体が安定して動作する状態に至れば、プラス入力の電圧Ｖ３はＰＮ接合ダイオード５６のオン時順方向電圧約０．６Ｖ〜０．７Ｖを超える電圧に至る。プラス入力の電圧Ｖ３はノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１に対して極性が反転されたゲート・ソース間電圧として与えられる。ここで、ノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１の閾値電圧が約−０．６Ｖ〜−０．７Ｖであれば、この電圧がゲート・ソース間電圧として与えられたノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１はオフの状態となる。
【００６０】
以上のように、本実施の形態にかかるバンドギャップ・リファレンス回路６は、バンドギャップ・リファレンス回路６が起動するまではノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１によりオペアンプ５１のプラス入力に電流Ｉ４を与えて当該ノードの電圧を上昇させる。これにより、バンドギャップ・リファレンス回路６は、確実に起動する。一方、バンドギャップ・リファレンス回路６の起動後は、プラス入力の電圧Ｖ３によりノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１がオフ状態となる。この動作は近似的に電源電圧に対する影響を受けない。すると、目的とする回路が正常に起動した後も起動回路が停止することが確実ではないと言う問題点を解決できる。
【００６１】
なお、本発明は、上記実施の形態で示された具体的な回路構成に限られたものではなく、例えば、ＰｃｈＭＯＳＦＥＴにより非線形特性を有するカレントミラー回路を構成し、ＮｃｈＭＯＳＦＥＴにより線形特性を有するカレントミラー回路を構成することも可能である。また、ノーマリーオン型ＭＯＳＦＥＴの極性を変更し、当該極性に変更に応じて適宜接続形態を変更することは当業者であれば当然なし得るものである。
【符号の説明】
【００６２】
１〜５、７ 基準電流電圧発生回路
６ バンドギャップ・リファレンス回路
１１、１２、１５ ＮｃｈＭＯＳＦＥＴ
１３、１４ ＰｃｈＭＯＳＦＥＴ
１６ 抵抗素子
２１、２２ ノーマリーオン型ＮｃｈＭＯＳＦＥＴ
３１ ＮｃｈＭＯＳＦＥＴ
３２、３３ ＰｃｈＭＯＳＦＥＴ
４１ 抵抗素子
５１ オペアンプ
５２〜５４ 抵抗素子
５５、５６ ＰＮ接合ダイオード
６１ ＮｃｈＭＯＳＦＥＴ
６２ 抵抗素子
６３ ＰｃｈＭＯＳＦＥＴ
６４ 抵抗素子
１０１〜１０４ 節点
【技術分野】
【０００１】
本発明は基準電流電圧発生回路に関し、特に起動回路を備える基準電流電圧発生回路に関する。
【背景技術】
【０００２】
電子回路において、回路に電源が投入される前であれば、当然ながら回路全体の電位は零である。しかし、例えば、トランジスタのような電圧の印加により電流が流れる素子を備え、流れた電流が再びその素子に帰還する経路を有する電子回路は、回路に電源が投入された直後の状態において、回路全体の電位が零であるため、当該素子に電圧の印加がされず、回路が動作するために十分な電源電圧を投入しても回路が動作しないことがある。
【０００３】
このとき、回路外からのノイズや外乱の電磁界の到来によりリーク電流が生じて、それが要因となって回路が動作する場合もあるが、このような要因はいずれも偶然性に支配される。したがって、偶然の要因により起動される回路は、現実的に利用することが難しいため、このような回路を利用する場合には、人工的な外乱等を回路に与えるための起動回路を備えている。
【０００４】
非特許文献１には、起動回路としてエンハンスメント型のＭＯＳＦＥＴ(Metal-Oxide-Semiconductor Field-Effect Transistor)を備える基準電流電圧発生回路７が開示されている。図１１は、非特許文献に示された回路図である。この回路に用いられているトランジスタはエンハンスメント型のＭＯＳＦＥＴであり、ＭＯＳＦＥＴ１１、１２、１５はＮｃｈＭＯＳＦＥＴを、ＭＯＳＦＥＴ１３、１４はＰｃｈＭＯＳＦＥＴをそれぞれ示している。抵抗素子１６は、ＭＯＳＦＥＴ１２とグランドとの間に接続されている。
【０００５】
また、図１１には端子ＣＭ１、ＣＭ２が示されている。基準電流電圧発生回路７は、端子ＣＭ１にＮｃｈＭＯＳＦＥＴのゲートを接続することで、当該ＮｃｈＭＯＳＦＥＴのドレインから基準電流を出力する。また、基準電流電圧発生回路７は、端子ＣＭ１にゲートが接続されたＮｃｈＭＯＳＦＥＴのドレインへ抵抗を接続することで、基準電流と当該抵抗の抵抗値との掛け算によって決定される電圧を出力する。さらに、基準電流電圧発生回路７は、端子ＣＭ２にＰｃｈＭＯＳＦＥＴのゲートを接続することで、当該ＰｃｈＭＯＳＦＥＴのドレインから基準電流を出力する。また、基準電流電圧発生回路７は、端子ＣＭ２にゲートが接続されたＰｃｈＭＯＳＦＥＴのドレインへ抵抗を接続することで、基準電流と当該抵抗の抵抗値との掛け算によって決定される電圧を出力する。つまり、基準電流電圧発生回路７は、端子ＣＭ１、ＣＭ２に接続した回路を介して電流と電圧との少なくとも一方を出力する回路である。
【０００６】
図１１に示した基準電流電圧発生回路７は、ＮｃｈＭＯＳＦＥＴ１１とＮｃｈＭＯＳＦＥＴ１２とにより入出力電流が非線形特性を有するカレントミラー回路を構成しており、ＰｃｈＭＯＳＦＥＴ１３とＰｃｈＭＯＳＦＥＴ１４とにより入出力電流が線形特性を有するカレントミラー回路を構成している。また、ＮｃｈＭＯＳＦＥＴ１１のドレインにＰｃｈＭＯＳＦＥＴ１３のドレインが、ＮｃｈＭＯＳＦＥＴ１２のドレインにＰｃｈＭＯＳＦＥＴ１４のドレインが、それぞれ接続されており、自己帰還回路を構成している。ＮｃｈＭＯＳＦＥＴ１５については、ソース及びドレインが各々ＮｃｈＭＯＳＦＥＴ１１、１２のゲート及びＰｃｈＭＯＳＦＥＴ１３、１４のゲートに接続されている。
【０００７】
基準電流電圧発生回路７の電源ＶＤＤが投入された直後の状態を考える。ＮｃｈＭＯＳＦＥＴ１５がない場合には、ＭＯＳＦＥＴ１１〜１４のゲート・ソース間の電圧は何れも零であるため、これらのＭＯＳＦＥＴは全てオフ状態にある。したがって、回路全体に流れる電流が零のまま安定し、動作しない。
【０００８】
一方、ＮｃｈＭＯＳＦＥＴ１５が接続されている場合には、電源ＶＤＤ投入直後は、近似的に電圧Ｖ１はグランドに、電圧Ｖ２は電源ＶＤＤになるため、ＮｃｈＭＯＳＦＥＴ１５のゲート・ソース間に電圧差が発生し、回路が動作する。ここで、ＭＯＳＦＥＴ１１、１４、１５の閾値電圧をそれぞれＶｔｈ１１、Ｖｔｈ１４、Ｖｔｈ１５とすると、Ｖｔｈ１１＋Ｖｔｈ１５＋Ｖｔｈ１４＜ＶＤＤであれば、ＭＯＳＦＥＴ１１、１４、１５がオンの状態となり、ＮｃｈＭＯＳＦＥＴ１５のドレイン電流Ｉ３が流れる。この電流Ｉ３が流れると、カレントミラー回路が動作を開始し、基準電流電圧発生回路全体が起動する。
【先行技術文献】
【非特許文献】
【０００９】
【非特許文献１】Behzad Razavi, "Design of Analog CMOS Integrated Circuits", McGraw-Hill Higher Education, pp.380〜381, Boston, MA, 2002
【発明の概要】
【発明が解決しようとする課題】
【００１０】
図１１に示す基準電流電圧発生回路７において、ＮｃｈＭＯＳＦＥＴ１１とＰｃｈＭＯＳＦＥＴ１４に、所望のドレイン電流が流れる状態でのゲート・ソース間の電圧をそれぞれＶＧＳ１、ＶＧＳ４とすると、ＶＧＳ１＋Ｖｔｈ１５＋｜ＶＧＳ４｜＞ＶＤＤであれば、ＮｃｈＭＯＳＦＥＴ１５はオフ状態となる。よって、この条件であれば、回路が正常に起動した後は起動回路が動作を停止する。
【００１１】
しかしながら、一般的な半導体上に構成されるエンハンスメント型ＭＯＳＦＥＴを考えると、ＶＧＳ１、Ｖｔｈ５、｜ＶＧＳ４｜はいずれも１．０Ｖ前後の値である。そのため、当該回路の電源電圧ＶＤＤは、３．０Ｖ程度以上の値を取りえないことになる。なお、この３．０Ｖ程度以上の電源電圧は、現実的に極端な値ではない。
【００１２】
したがって、図１１に示す基準電流電圧発生回路７は、実用的な電源電圧範囲において起動させると、上記の式の条件を満たさない場合があり、その場合にはＮｃｈＭＯＳＦＥＴ１５はオフ状態とはならない。よって、回路が正常に起動した後も、ＮｃｈＭＯＳＦＥＴ１５による起動回路は動作を停止せず、当該起動回路により起動した基準電流電圧発生回路の動作に対して外乱要因を与えてしまうという問題が生じていた。
【課題を解決するための手段】
【００１３】
本発明にかかる基準電流電圧発生回路は、複数のトランジスタにより自己帰還回路を構成し、基準電流または基準電圧を発生させる基準電流電圧発生回路であって、前記基準電流電圧回路の非動作時には、電位が第１の電源と実質的に等しく、前記基準電流電圧発生回路の動作時には、前記電位が、第１の電源の電圧から第２の電源の電圧の方向に所定値以上変動する節点と、前記第２の電源と、の間に接続され、ゲートが前記第１の電源に接続されているノーマリーオン型トランジスタを備えるものである。このような構成により、電源投入後に、基準電流電圧発生回路を起動させ、基準電流電圧発生回路の起動後には、起動回路の動作を停止することができるので、起動回路が基準電流電圧発生回路に与える影響を軽減することができる。
【発明の効果】
【００１４】
本発明により、基準電流電圧発生回路の起動後には、起動回路が基準電流電圧発生回路の動作へ与える影響を軽減することができる基準電流電圧発生回路を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】実施の形態１にかかる基準電流電圧発生回路の回路図である。
【図２】実施の形態１にかかる基準電流電圧発生回路を用いた基準電流発生回路の回路図である。
【図３】実施の形態１にかかる基準電流電圧発生回路を用いた基準電流発生回路の回路図である。
【図４】実施の形態１にかかる基準電流電圧発生回路を用いた基準電圧発生回路の回路図である。
【図５】実施の形態１にかかる基準電流電圧発生回路を用いた基準電圧発生回路の回路図である。
【図６】実施の形態２にかかる基準電流電圧発生回路の回路図である。
【図７】実施の形態３にかかる基準電流電圧発生回路の回路図である。
【図８】実施の形態４にかかる基準電流電圧発生回路の回路図である。
【図９】実施の形態４にかかる基準電流電圧発生回路の回路図である。
【図１０】実施の形態５にかかるバンドギャップ・リファレンス回路の回路図である。
【図１１】従来の基準電流電圧発生回路の回路図である。
【発明を実施するための形態】
【００１６】
実施の形態１
本発明の実施の形態１について図１を用いて説明する。図１は、基準電流電圧発生回路１の回路例を示した図である。基準電流電圧発生回路１は、エンハンスメント型（ノーマリーオフ型）ＭＯＳＦＥＴ１１〜１４、抵抗素子１６、ノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１を備えている。このノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１が、起動回路として機能する。なお、ＭＯＳＦＥＴ１１、１２はＮｃｈＭＯＳＦＥＴであり、ＭＯＳＦＥＴ１３、１４はＰｃｈＭＯＳＦＥＴである。また、図１に示す基準電流電圧発生回路１は、端子ＣＭ１、ＣＭ２を備える。基準電流電圧発生回路１は、端子ＣＭ１、ＣＭ２に接続される後段回路（図１では不図示）により基準電流又は基準電圧を出力する。基準電流又は基準電圧を出力するための回路構成の詳細については後述する。
【００１７】
ＮｃｈＭＯＳＦＥＴ１１は、ソースが、グランド（接地電圧）に接続され、そのゲートは、ＮｃｈＭＯＳＦＥＴ１１のドレイン及びＮｃｈＭＯＳＦＥＴ１２ゲートと接続されている。ＮｃｈＭＯＳＦＥＴ１２のソースは、抵抗素子１６を介してグランドに接続されている。つまり、ＮｃｈＭＯＳＦＥＴ１１及びＮｃｈＭＯＳＦＥＴ１２は、Ｗｉｄｌａｒ型カレントミラー回路を構成している。
【００１８】
ＰｃｈＭＯＳＦＥＴ１４は、ソースが、電源ＶＤＤに接続され、そのゲートは、ＰｃｈＭＯＳＦＥＴ１４のドレイン及びＰｃｈＭＯＳＦＥＴ１３のゲートと接続されている。ＰｃｈＭＯＳＦＥＴ１４のソースは、電源ＶＤＤに接続されている。つまり、ＰｃｈＭＯＳＦＥＴ１３及びＰｃｈＭＯＳＦＥＴ１４は、一般的な線形特性のカレントミラー回路を構成している。また、ＮｃｈＭＯＳＦＥＴ１１のドレインとＰｃｈＭＯＳＦＥＴ１３のドレインが接続され、ＮｃｈＭＯＳＦＥＴ１２のドレインとＰｃｈＭＯＳＦＥＴ１４のドレインとが接続されている。
【００１９】
上記の接続関係によって、基準電流電圧発生回路１は、非線形特性を有するＷｉｄｌａｒ型カレントミラーと、一般的な線形特性を有するカレントミラーとを接続し、全体として自己帰還回路を構成している。このように、非線形特性を有するカレントミラーの入出力を、線形特性を有するカレントミラーと接続すると、回路全体に流れる電流は、双方のカレントミラーの入出力電流値が一致するそれぞれの回路定数で決定されるある特定の値、或いは全ての零の何れかの値に安定して収束する。このとき、回路定数で決定されるある特定の電流値は、ＮｃｈＭＯＳＦＥＴ１１とＮｃｈＭＯＳＦＥＴ１２の特性比、及び抵抗素子１６の値で決定される。この電流値は、近似的に電源電圧の影響を受けない上に、回路が動作する接合面温度による影響や、回路を構成する各種類の素子が実際に製造される場合に生じる特性の変動による影響も少ない。よって、基準電流電圧発生回路１は、基準電流または基準電圧を発生させる回路として動作する。
【００２０】
ノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１は、ゲートがグランドに接続されており、ソースは基準電流電圧発生回路１に、ドレインは電源ＶＤＤに接続されている。このとき、ノーマリーオン型ＭＯＳＦＥＴ２１のゲートに接続された電源を第１の電源とし、ノーマリーオン型ＭＯＳＦＥＴ２１のドレインに接続された電源を第２の電源とする。図１においては、第１の電源はグランドであり、第２の電源は電源ＶＤＤである。なお、本実施の形態においては、第２の電源を電源ＶＤＤとしているが、第２の電源は電源ＶＤＤに限られたものではない。
【００２１】
ノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１のソースは、図１に示すように基準電流電圧発生回路１の節点１０１に接続されている。節点１０１の電位は、基準電流電圧発生回路１の非動作時には、グランドと実質的に等しい。また、基準電流電圧発生回路１の動作時には、節点１０１の電位は、グランドから電源ＶＤＤの方向に所定値（例えば、ＮｃｈＭＯＳＦＥＴ１１の閾値）以上変動する。
【００２２】
続いて、図１に示した基準電流電圧発生回路１の動作例について説明する。電源ＶＤＤが投入されると、まず、基準電流電圧発生回路１のＮｃｈＭＯＳＦＥＴ１１、１２のゲートの電位は、グランドと実質的に同じなる。また、ＰｃｈＭＯＳＦＥＴ１３、１４のゲートの電位も、電源ＶＤＤと実質的に同じになる。このとき、ノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１のゲート・ソース間の電圧は、零となる。そのため、ノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１は、オン状態となり電流Ｉ４を接点１０１に流す。
【００２３】
すると、電流Ｉ４により、ＮｃｈＭＯＳＦＥＴ１１、１２のゲートの電位が上昇する。そして、ＮｃｈＭＯＳＦＥＴ１１、１２のゲート電圧が、ＮｃｈＭＯＳＦＥＴ１１、１２の閾値電圧を超えると、ＮｃｈＭＯＳＦＥＴ１１、１２により構成されるカレントミラーが動作し電流Ｉ１が流れる。この電流Ｉ１は、ＮｃｈＭＯＳＦＥＴ１２により折り返され、この折り返し電流がＰｃｈＭＯＳＦＥＴ１４に与えられる。続いて、折り返し電流により、ＰｃｈＭＯＳＦＥＴ１３、１４のゲートの電位が降下する。そして、ＰｃｈＭＯＳＦＥＴ１３、１４の電圧が下がり、ＰｃｈＭＯＳＦＥＴ１３、１４のゲート・ソース間電圧がＰｃｈＭＯＳＦＥＴ１３、１４の閾値電圧を超えるとＰｃｈＭＯＳＦＥＴ１３、１４により構成されるカレントミラーが動作し電流Ｉ２が流れる。以上の過程を経て、基準電流電圧発生回路１全体が起動する。
【００２４】
次に、基準電流電圧発生回路１が起動した後の起動回路の動作停止について説明する。基準電流電圧発生回路１が安定して動作する状態に至ると、ＮｃｈＭＯＳＦＥＴ１１のゲート・ソース間の電圧Ｖ１は、ドレイン電流Ｉ１が流れる閾値電圧に至る。このＮｃｈＭＯＳＦＥＴ１１のゲート・ソース間の閾値電圧は、例えば１．０Ｖ程度である。つまり、基準電流電圧発生回路１の安定動作時においては、電圧Ｖ１は１．０Ｖ程度となり、節点１０１の電圧も同様に１．０Ｖ程度の値となるため、ノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１のゲート・ソース間電圧は−１．０Ｖ程度となる。
【００２５】
ここで、ノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１は、ソースとゲートとの間に閾値電圧以上の電位差が生じた場合にオフする。上記の例に合わせて、ノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１の閾値電圧を、例えば−１．０Ｖとして考える。上述したように、基準電流電圧発生回路１の安定動作時には、ノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１のゲート・ソース間の電圧は−１．０Ｖ程度となるため、閾値電圧の電位差に至り、ノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１はオフ状態となり動作を停止する。
【００２６】
一般に、ノーマリーオフ型ＭＯＳＦＥＴの閾値電圧の極性を反転させた電圧は、ノーマリーオン型ＭＯＳＦＥＴをオフ状態にするために十分な電圧である。したがって、ノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１の閾値電圧をＮｃｈＭＯＳＦＥＴ１１の閾値電圧の極性を反転させた電圧に設定しておけば、基準電流電圧発生回路１の非動作時には、電流Ｉ４により基準電流電圧発生回路１に外乱を与え、基準電流電圧発生回路１の正常な動作開始に伴って、電流Ｉ４を停止させて基準電流電圧発生回路１の動作に起動回路（ノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１）が与える影響をなくすことができる。
【００２７】
ここで、図１に示す基準電流電圧発生回路１を用いて基準電流又は基準電圧を出力するための構成について説明する。本発明にかかる基準電流電圧発生回路１は、端子ＣＭ１及びＣＭ２から基準電流または基準電圧を直接出力するわけではない。そこで、基準電流電圧発生回路１を用いて、基準電流Ｉｏｕｔを出力する基準電流発生回路及び基準電圧Ｖｏｕｔを出力する基準電圧発生回路の構成例を図２、３及び図４、５に示す。
【００２８】
図２に示す回路例は、端子ＣＭ１に接続したＮｃｈＭＯＳＦＥＴ６１により基準電流を出力する基準電流発生回路である。図２に示す基準電流発生回路は、基準電流電圧発生回路１の端子ＣＭ１に、ＮｃｈＭＯＳＦＥＴ６１のゲートが接続される。また、ＮｃｈＭＯＳＦＥＴ６１のソースはグランドに接続されている。つまり、ＮｃｈＭＯＳＦＥＴ１１とＮｃｈＭＯＳＦＥＴ６１が線形特性を有するカレントミラー回路を構成している。ＮｃｈＭＯＳＦＥＴ６１のドレインは、図示していない他の回路に接続され、当該他の回路に基準電流Ｉｏｕｔを供給する。
【００２９】
図３に示す回路例は、端子ＣＭ２に接続したＰｃｈＭＯＳＦＥＴ６３により基準電流を出力する基準電流発生回路である。図３に示す基準電流発生回路は、基準電流電圧発生回路１の端子ＣＭ２に、ＰｃｈＭＯＳＦＥＴ６３のゲートが接続される。また、ＰｃｈＭＯＳＦＥＴ６３のソースは電源ＶＤＤに接続されている。つまり、ＰｃｈＭＯＳＦＥＴ１４とＰｃｈＭＯＳＦＥＴ６３が線形特性を有するカレントミラー回路を構成している。ＰｃｈＭＯＳＦＥＴ６３のドレインは、図示していない他の回路に接続され、当該他の回路に基準電流Ｉｏｕｔを供給する。
【００３０】
図４に示す回路例は、図２に示した基準電流発生回路のＮｃｈＭＯＳＦＥＴ６１のドレインと電源ＶＤＤとの間に抵抗素子６２を接続したものである。上記したように、基準電流電圧発生回路１の動作時には、ＮｃｈＭＯＳＦＥＴ６１のドレイン・ソース間に電流Ｉｏｕｔが流れるため、当該電流の経路に抵抗素子６２を接続すると、抵抗素子６２の抵抗値と電流Ｉｏｕｔとの掛け算によって決定される電圧が抵抗素子６２の両端子間に発生し、電源ＶＤＤの電圧から抵抗素子６２の両端子間に発生した電圧を引いた電圧が基準電圧Ｖｏｕｔとして他の回路に供給される。つまり、図４に示す回路例は、電源ＶＤＤの電圧との差が一定となる基準電圧Ｖｏｕｔを生成する基準電圧発生回路として機能する。
【００３１】
図５に示す回路例は、図３に示した基準電流発生回路のＰｃｈＭＯＳＦＥＴ６３のドレインとグランドとの間に抵抗素子６４を接続したものである。上記したように、基準電流電圧発生回路１の動作時には、ＰｃｈＭＯＳＦＥＴ６３のソース・ドレイン間に電流Ｉｏｕｔが流れるため、当該電流の経路に抵抗素子６４を接続すると、抵抗素子６４の抵抗値と電流Ｉｏｕｔとの掛け算によって決定される電圧が抵抗素子６４の両端子間に発生し、発生した電圧が基準電圧Ｖｏｕｔとして他の回路に供給される。つまり、図５に示す回路例は、基準電圧Ｖｏｕｔを生成する基準電圧発生回路として機能する。
【００３２】
なお、後述する実施の形態２〜４で示す基準電流電圧発生回路においても、図２〜図５で示すようなＮｃｈＭＯＳＦＥＴ６１、ＰｃｈＭＯＳＦＥＴ６３、抵抗６２、６４を選択的に備えることで基準電流又は基準電圧を出力する。
【００３３】
以上のように、実施の形態１にかかる基準電流電圧発生回路１は、起動回路としてノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１を用いる。そして、ノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１は、基準電流電圧発生回路１の節点１０１の電圧に基づきオン・オフ動作を行う。このとき、節点１０１の電位は、基準電流電圧発生回路１の非動作時にはグランドと実質的に等しく、基準電流電圧発生回路１の動作時にはグランドから電源ＶＤＤの方向にＮｃｈＭＯＳＦＥＴ１１の閾値以上変動する。つまり、実施の形態１にかかる基準電流電圧発生回路１は、電源電圧の大きさには依存せずにオン・オフ動作を切り替えることができる。
【００３４】
また、実施の形態１にかかる基準電流電圧発生回路１は、基準電流電圧発生回路１の起動後に、起動回路（ノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１）から基準電流電圧発生回路１に供給される電流Ｉ４を停止する。この電流Ｉ４の停止は、節点１０１の電位に基づき行われるため、電源電圧の大きさには依存しない。これにより、実施の形態１にかかる基準電流電圧発生回路１は、起動後の基準電流電圧発生回路１が回路定数に従った変動の少ない基準電流または基準電圧を生成することができる。
【００３５】
実施の形態２
図６に、本発明の実施の形態２にかかる基準電流電圧発生回路２を示す。図６に示した基準電流電圧発生回路２は、起動回路を構成するノーマリーオン型ＮｃｈＭＯＳＦＥＴを２つ備えている。なお、ＭＯＳＦＥＴ１１〜１４による回路の構成は図１の基準電流電圧発生回路１と同様の構成であるので説明は省略する。
【００３６】
ノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１、２２は、節点１０２（図１の節点１０１に相当する節点）に対して直列に接続されており、いずれのノーマリーオン型ＮｃｈＭＯＳＦＥＴもゲートはグランドに接続されている。一般的に、ＭＯＳＦＥＴのドレイン電流は、ゲート幅Ｗとゲート長Ｌの比Ｗ／Ｌに比例する。
【００３７】
図６において、ノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１と２２が全く同一のＭＯＳＦＥＴである場合のＷ／Ｌ比について考える。ノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１、２２は直列接続のため、図６のノーマリーオン型ＮｃｈＭＯＳＦＥＴのゲート幅Ｗは、図１に示した基準電流電圧発生回路１と同じである。一方、ゲート長Ｌについて考えると、基準電流電圧発生回路２にはノーマリーオン型ＮｃｈＭＯＳＦＥＴ２２が直列に接続されているので、ノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１だけを有する場合、つまり、基準電流電圧発生回路１の場合と比べて、ゲート長Ｌは２倍の長さであると考えられる。
【００３８】
したがって、この２つのＭＯＳＦＥＴを介して流れる電流Ｉ４は、図１の基準電流電圧発生回路１と比較すると、１／２倍である。また、起動回路がオフの状態におけるリーク電流も１／２倍となる。一方、図示はしていないが、２つのノーマリーオン型ＮｃｈＭＯＳＦＥＴが並列に接続されている場合には、ゲート長Ｌはそのままで、ゲート幅Ｗが２倍になるので、起動回路から流れるドレイン電流及びリーク電流は、１つのノーマリーオン型ＮｃｈＭＯＳＦＥＴを有する起動回路に比べて２倍の値となる。なお、動作分析の簡単のため、ノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１と２２は同一のＭＯＳＦＥＴとして説明したが、同一のＭＯＳＦＥＴに限られたものではない。また、起動回路に用いるノーマリーオン型のＭＯＳＦＥＴの個数は２個に限られたものではなく、それ以上であってもよい。
【００３９】
一般的に、起動回路がオン状態で流れる電流が多い方が、目的とする回路を確実に起動させることができるが、その分リーク電流も多くなってしまうという特性がある。実際の回路設計では、起動回路が起動させる回路に用いられているＭＯＳＦＥＴの閾値等の回路特性に基づいて、この相反する特性が両立する回路定数を決定しなければならない。
【００４０】
本実施の形態にかかる基準電流電圧発生回路２を用いることで、上述した回路特性と回路定数との関係を明確にすることができるので、回路定数の決定が容易となる。
【００４１】
実施の形態３
本発明の実施の形態３にかかる基準電流電圧発生回路３について説明する。図７は、基準電流電圧発生回路３の回路例を示した図である。基準電流電圧発生回路３は、図１に示した基準電流電圧発生回路１の構成に加えて、エンハンスメント型ＮｃｈＭＯＳＦＥＴ３１、エンハンスメント型ＰｃｈＭＯＳＦＥＴ３２、３３を備えている。ここで、ＰｃｈＭＯＳＦＥＴ３３は、第１のスイッチとして機能し、ＮｃｈＭＯＳＦＥＴ３１は第２のスイッチとして機能する。
【００４２】
ＮｃｈＭＯＳＦＥＴ３１は、端子ＣＭ１とグランドとの間に、ＰｃｈＭＯＳＦＥＴ３２は、端子ＣＭ２と電源ＶＤＤとの間に接続されている。ＰｃｈＭＯＳＦＥＴ３３は、ノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１のドレインと電源ＶＤＤとの間に接続されている。
【００４３】
また、ＮｃｈＭＯＳＦＥＴ３１及びＰｃｈＭＯＳＦＥＴ３３には、図示していない他の回路から信号ＰＤ(Power Down)が入力されている。ＮｃｈＭＯＳＦＥＴ３１は、信号ＰＤがＨ(High)の場合にオン状態となり、信号ＰＤがＬ(Low)の場合にオフ状態となる。また、ＰｃｈＭＯＳＦＥＴ３３は、信号ＰＤがＨの場合にオフ状態となり、信号ＰＤがＬの場合にオン状態となる。ＰｃｈＭＯＳＦＥＴ３２には、信号ＰＤの反転論理値を有する信号ＸＰＤが入力される。ＰｃｈＭＯＳＦＥＴ３２は、信号ＸＰＤがＨの場合にオフ状態となり、Ｌの場合にオン状態となる。
【００４４】
続いて、図７に示した基準電流電圧発生回路３の動作例について説明する。通常の動作状態においては、ＮｃｈＭＯＳＦＥＴ３１とＰｃｈＭＯＳＦＥＴ３２がオフ状態であり、ＰｃｈＭＯＳＦＥＴ３３がオン状態となっている。つまり、実施の形態１にかかる基準電流電圧発生回路１と等価の回路となる。なお、回路の動作は、図１に示した基準電流電圧発生回路１と同様であるので説明を省略する。
【００４５】
一方、基準電流電圧発生回路３は、パワーダウン機能を有する。パワーダウン機能は、回路の動作が必要ない場合に回路で消費される電源電流を近似的に零とするものである。パワーダウン機能により回路をパワーダウン状態とする場合、信号ＰＤをＨとし、信号ＸＰＤをＬとする。信号ＰＤ及び信号ＸＰＤをこのような論理レベルとすると、ＮｃｈＭＯＳＦＥＴ３１とＰｃｈＭＯＳＦＥＴ３２がオン状態となり、ＰｃｈＭＯＳＦＥＴ３３がオフ状態となる。これにより、基準電流電圧発生回路３では、ＭＯＳＦＥＴ１１〜１４のゲート・ソース間電圧が強制的に零に設定され、基準電流電圧発生回路３の動作を停止させる。また、ＰｃｈＭＯＳＦＥＴ３３がオフ状態となり、ＰｃｈＭＯＳＦＥＴ３３、ノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１、ＮｃｈＭＯＳＦＥＴ３１を介して電源ＶＤＤからグランドに流れる電流を遮断する。なお、図７においては、スイッチ回路としてＭＯＳＦＥＴを用いているが、接続のオン・オフができる素子であればよい。
【００４６】
基準電流電圧発生回路３では、パワーダウン状態を有することで電源ＶＤＤをオン／オフさせることなく回路の動作を停止することが可能になる。つまり、基準電流電圧発生回路３では、このパワーダウン状態を用いることで電子機器全体の消費電流を細かく節約制御することが可能となる。
【００４７】
近年は電子機器においても環境へ与える負担が少ないことが社会的に要求されており、パワーダウン機能を用いればこうした動作が実現できる。さらに、パワーダウン機能によりパワーダウン状態とされた基準電流電圧発生回路３では、端子ＣＭ１がグランドと接続され、端子ＣＭ２がＶＤＤと接続された状態となる。つまり、端子ＣＭ１へ接続されるＮｃｈＭＯＳＦＥＴ、端子ＣＭ２へ接続されるＰｃｈＭＯＳＦＥＴの双方ともにゲート・ソース間電圧を零として、出力側のＭＯＳＦＥＴもオフの状態となる。これにより、パワーダウン状態となった基準電流電圧発生回路３は、基準電流や基準電圧の提供を受ける回路で消費される電源電流を安定に零とすることができる。
【００４８】
実施の形態４
図８は、実施の形態４にかかる基準電流電圧発生回路４の回路例を示した図である。基準電流電圧発生回路４は、図１に示した基準電流電圧発生回路１におけるＷｉｄｌａｒ型カレントミラー回路をＰｅａｋｉｎｇ型カレントミラー回路に置き換えたものである。図８に示す基準電流電圧発生回路４では、Ｐｅａｋｉｎｇ型カレントミラー回路を、ＮｃｈＭＯＳＦＥＴ１１、１２、抵抗素子Ｒ４１を用いて構成する。
【００４９】
図８において、抵抗素子４１は、一方の端子がＮｃｈＭＯＳＦＥＴ１１のドレイン及びＮｃｈＭＯＳＦＥＴ１２のゲートと接続されており、他方の端子はＰｃｈＭＯＳＦＥＴ１３のドレインと接続されている。また、図１と異なり、ＮｃｈＭＯＳＦＥＴ１１のドレインとＮｃｈＭＯＳＦＥＴ１２のゲートが接続されており、ノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１のソースはＮｃｈＭＯＳＦＥＴ１１のゲートと抵抗素子４１との節点１０３に接続されている。
【００５０】
つまり、図１の基準電流電圧発生回路１においては、ＮｃｈＭＯＳＦＥＴ１１、１２と抵抗素子１６とにより、Ｗｉｄｌａｒ型カレントミラーが構成されていたが、基準電流電圧発生回路４では、ＮｃｈＭＯＳＦＥＴ１１、１２と抵抗素子４１とによりＰｅａｋｉｎｇ型カレントミラーを構成している。Ｗｉｄｌａｒ型カレントミラーとＰｅａｋｉｎｇ型カレントミラーとは、具体的な特性は異なるが、双方とも電流Ｉ１及び電流Ｉ２の関係については非線形特性を有している。
【００５１】
よって、Ｐｅａｋｉｎｇ型カレントミラーも、線形特性を有するカレントミラーと接続して自己帰還回路を構成すると、回路全体に流れる電流は、回路定数で決定される特定の値となるので、基準電流電圧発生回路として動作する。回路の動作は、実施の形態１と同様に、電流Ｉ４によって、ＮｃｈＭＯＳＦＥＴ１１のゲートの電圧が上昇し、電流Ｉ１が流れ、これと同時にＮｃｈＭＯＳＦＥＴ１２のゲートの電圧も上昇するため、ＮｃｈＭＯＳＦＥＴ１２がオン状態となる。そして、ＰｃｈＭＯＳＦＥＴ１４に電流Ｉ２が流れることでＰｃｈＭＯＳＦＥＴ１３もオン状態となり、回路全体が起動する。なお、起動回路の具体的な動作は、図１の基準電流電圧発生回路１と同様であるので説明を省略する。
【００５２】
ここで、図８に示す基準電流電圧発生回路４の変形例を示す回路図を図９に示す。図８に示す基準電流電圧発生回路４において、ＮｃｈＭＯＳＦＥＴ１１をオン状態として基準電流電圧発生回路４を起動させることを考えるならば、ＮｃｈＭＯＳＦＥＴ１１のゲート・ソース間に電圧差を発生させればよい。このようなことから、図９に示す変形例では、ノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１のソースをＮｃｈＭＯＳＦＥＴ１２のゲートに接続する。このような構成としても、本発明の効果を発揮することができる。具体的には、電源ＶＤＤ投入直後に電流Ｉ４が流れようとすることで、ＮｃｈＭＯＳＦＥＴ１２のゲートの電圧が上昇するので、ＮｃｈＭＯＳＦＥＴ１２はオン状態となる。また、基準電流電圧発生回路５の動作時には、ＮｃｈＭＯＳＦＥＴ１２のゲート電圧は、閾値電圧まで上昇しているため、ノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１のゲート・ソース間に電圧差が生じ、ノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１は動作を停止する。
【００５３】
本実施の形態にかかる基準電流電圧発生回路４を用いることで、非線形特性を有するカレントミラーとして、Ｐｅａｋｉｎｇ型カレントミラーを用いた場合においても、基準電流または基準電圧を発生させることができる。
【００５４】
実施の形態５
実施の形態５では、基準電流電圧発生回路の一例として、一般的なバンドギャップ・リファレンス回路について説明する。このバンドギャップ・リファレンス回路は、基準電流を用いることなく基準電圧を生成する。そこで、実施の形態５の説明では、本発明にかかる回路の名称としてバンドギャップ・リファレンス回路を用いる。このバンドギャップ・リファレンス回路６について図１０を用いて説明する。バンドギャップ・リファレンス回路６は、一般的なバンドギャップ・リファレンス回路を構成する。バンドギャップ・リファレンス回路６は、電源電圧、接合面温度、回路を構成する各種類の素子が実際に製造される場合に生じる特性の変動等に対して影響を受けずにＶｏｕｔから約１．２Ｖの電圧を安定して出力する。バンドギャップ・リファレンス回路６は、図２〜図５に示すＮｃｈＭＯＳＦＥＴ６１、ＰｃｈＭＯＳＦＥＴ６３、抵抗６２、６４を用いることなく基準電圧Ｖｏｕｔを出力する。バンドギャップ・リファレンス回路６はオペアンプ５１、抵抗素子５２、５３、５４、ＰＮ接合ダイオード５５、５６を備えている。
【００５５】
オペアンプ５１の出力ノードは、抵抗素子５２を経てオペアンプ５１のプラス（非反転）入力に接続される。また、オペアンプ５１の出力ノードは、抵抗素子５３を経てオペアンプ５１のマイナス（反転）入力に接続される。また、抵抗素子５４及びＰＮ接合ダイオード５５は、抵抗素子５３と直列に接続されており、ＰＮ接合ダイオード５６は抵抗素子５２と直列に接続されている。そして、起動回路のノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１のソースは、オペアンプ５１のプラス入力を経路とする自己帰還回路の節点１０４に接続されている。
【００５６】
バンドギャップ・リファレンス回路６は、回路の全体で自己帰還回路を構成しているため電源を投入しても確実に回路が起動する保証が得られず、これを解決する起動回路を備える必要がある。
【００５７】
まず、バンドギャップ・リファレンス回路６においてノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１がないと仮定した場合の動作を具体的に説明する。バンドギャップ・リファレンス回路６の電源が投入された直後の状態を考える。バンドギャップ・リファレンス回路６においては、回路を構成するノードは全て電位が零である。つまり、オペアンプ５１のプラス入力の電圧Ｖ３、マイナス入力の電圧Ｖ４、出力電圧Ｖｏｕｔは全て零である。このようなことから、電源が投入され電源電圧がバンドギャップ・リファレンス回路６が動作するために十分な電圧に到達したとしても、特にＶｏｕｔがＰＮ接合ダイオード５５、５６のオン時順方向電圧である約０．６Ｖ〜０．７Ｖを超える電圧を必ず発生する保証が得られない。バンドギャップ・リファレンス回路６では、オペアンプ５１が約０．６Ｖ〜０．７Ｖを超える基準電圧Ｖｏｕｔを発生しない限りＰＮ接合ダイオード５５、５６は導通状態とはならない。よって、バンドギャップ・リファレンス回路６は永久に動作しないことになる。
【００５８】
次にバンドギャップ・リファレンス回路６においてノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１を備えた場合の動作を説明する。バンドギャップ・リファレンス回路６の電源が投入された直後の状態を考えて、オペアンプ５１のプラス入力の電圧Ｖ３が零であれば、ノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１のゲート・ソース間電圧も零である。このとき、ノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１はディプレッション型ＭＯＳＦＥＴであるから、ゲート・ソース間電圧が零の時にオンの状態となり、電流Ｉ４が流れようとする。電流Ｉ４が流れようとすればオペアンプ５１のプラス入力の電圧Ｖ３が少なくとも約０．６Ｖ〜０．７Ｖを超える電圧まで上昇し、オペアンプ５１のマイナス入力の電圧Ｖ４が零のままであるからオペアンプ５１はこの差電圧を増幅し、Ｖｏｕｔは近似的にＶＤＤまで上昇する。すると、抵抗素子５２〜５４を通じてプラス入力の電圧Ｖ３とマイナス入力の電圧Ｖ４はＰＮ接合ダイオード５５、５６のオン時順方向電圧まで上昇し、電流が流れる。以上の過程を経てバンドギャップ・リファレンス回路６の全体が起動する。
【００５９】
バンドギャップ・リファレンス回路６の全体が安定して動作する状態に至れば、プラス入力の電圧Ｖ３はＰＮ接合ダイオード５６のオン時順方向電圧約０．６Ｖ〜０．７Ｖを超える電圧に至る。プラス入力の電圧Ｖ３はノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１に対して極性が反転されたゲート・ソース間電圧として与えられる。ここで、ノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１の閾値電圧が約−０．６Ｖ〜−０．７Ｖであれば、この電圧がゲート・ソース間電圧として与えられたノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１はオフの状態となる。
【００６０】
以上のように、本実施の形態にかかるバンドギャップ・リファレンス回路６は、バンドギャップ・リファレンス回路６が起動するまではノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１によりオペアンプ５１のプラス入力に電流Ｉ４を与えて当該ノードの電圧を上昇させる。これにより、バンドギャップ・リファレンス回路６は、確実に起動する。一方、バンドギャップ・リファレンス回路６の起動後は、プラス入力の電圧Ｖ３によりノーマリーオン型ＮｃｈＭＯＳＦＥＴ２１がオフ状態となる。この動作は近似的に電源電圧に対する影響を受けない。すると、目的とする回路が正常に起動した後も起動回路が停止することが確実ではないと言う問題点を解決できる。
【００６１】
なお、本発明は、上記実施の形態で示された具体的な回路構成に限られたものではなく、例えば、ＰｃｈＭＯＳＦＥＴにより非線形特性を有するカレントミラー回路を構成し、ＮｃｈＭＯＳＦＥＴにより線形特性を有するカレントミラー回路を構成することも可能である。また、ノーマリーオン型ＭＯＳＦＥＴの極性を変更し、当該極性に変更に応じて適宜接続形態を変更することは当業者であれば当然なし得るものである。
【符号の説明】
【００６２】
１〜５、７ 基準電流電圧発生回路
６ バンドギャップ・リファレンス回路
１１、１２、１５ ＮｃｈＭＯＳＦＥＴ
１３、１４ ＰｃｈＭＯＳＦＥＴ
１６ 抵抗素子
２１、２２ ノーマリーオン型ＮｃｈＭＯＳＦＥＴ
３１ ＮｃｈＭＯＳＦＥＴ
３２、３３ ＰｃｈＭＯＳＦＥＴ
４１ 抵抗素子
５１ オペアンプ
５２〜５４ 抵抗素子
５５、５６ ＰＮ接合ダイオード
６１ ＮｃｈＭＯＳＦＥＴ
６２ 抵抗素子
６３ ＰｃｈＭＯＳＦＥＴ
６４ 抵抗素子
１０１〜１０４ 節点
【特許請求の範囲】
【請求項１】
複数のトランジスタにより自己帰還回路を構成し、基準電流または基準電圧を発生させる基準電流電圧発生回路であって、
前記基準電流電圧回路の非動作時には、電位が第１の電源と実質的に等しく、前記基準電流電圧発生回路の動作時には、前記電位が、第１の電源の電圧から第２の電源の電圧の方向に所定値以上変動する節点と、前記第２の電源と、の間に接続され、ゲートが前記第１の電源に接続されているノーマリーオン型トランジスタを備える基準電流電圧発生回路。
【請求項２】
前記ノーマリーオン型トランジスタは、当該ノーマリーオン型トランジスタのソースとゲートとの電位差が前記所定値以上の場合にオフする請求項１に記載の基準電流電圧発生回路。
【請求項３】
前記節点と前記第１の電源との間に設けられる第１のスイッチと、
前記ノーマリーオン型トランジスタと前記第２の電源との間に設けられる第２のスイッチと、を備え、
前記第１のスイッチと前記第２のスイッチとは、排他的に導通状態となる請求項１または２に記載の基準電流電圧発生回路。
【請求項４】
前記基準電流電圧発生回路は、
第１の電流経路上に設けられた第１のトランジスタのゲートと、第２の電流経路上に設けられた第２のトランジスタのゲートとが接続された第１のカレントミラー回路と、
前記第１の電流経路上に設けられた第３のトランジスタのゲートと、前記第２の電流経路上に設けられた第４のトランジスタのゲートとが接続された第２のカレントミラー回路と、
前記第２のトランジスタと、前記第１の電源または第２の電源との間に設けられた抵抗素子と、を備え、
前記ノーマリーオン型トランジスタのソースが、前記第１のトランジスタのドレイン及びゲートが接続された接点に接続されている請求項１〜３のいずれか一項に記載の基準電流電圧発生回路。
【請求項５】
前記基準電流電圧発生回路は、
第１の電流経路上に設けられた第１のトランジスタのゲートと、第２の電流経路上に設けられた第２のトランジスタのゲートとが接続された第１のカレントミラー回路と、
前記第１の電流経路上に設けられた第３のトランジスタのゲートと、前記第２の電流経路上に設けられた第４のトランジスタのゲートとが接続された第２のカレントミラー回路と、
前記第１の電流経路に設けられ、前記第１のトランジスタのドレイン及び前記第２のトランジスタのゲートが接続されている接点に、一方の端子が接続され、前記第１の電流経路と前記第１のトランジスタのゲートとの接点に、他方の端子が接続されている抵抗素子と、を備え、
前記ノーマリーオン型トランジスタのソースが、前記第１の電流経路と前記第１のトランジスタのゲートとが接続された接点に接続されている請求項１〜３のいずれか一項に記載の基準電流電圧発生回路。
【請求項６】
前記基準電流電圧発生回路は、
第１の電流経路上に設けられた第１のトランジスタのゲートと、第２の電流経路上に設けられた第２のトランジスタのゲートとが接続された第１のカレントミラー回路と、
前記第１の電流経路上に設けられた第３のトランジスタのゲートと、前記第２の電流経路上に設けられた第４のトランジスタのゲートとが接続された第２のカレントミラー回路と、
前記第１の電流経路に設けられ、前記第１のトランジスタのドレイン及び前記第２のトランジスタのゲートが接続されている接点に、一方の端子が接続され、前記第１の電流経路と前記第１のトランジスタのゲートとの接点に、他方の端子が接続されている抵抗素子と、を備え、
前記ノーマリーオン型トランジスタのソースが、前記第２のトランジスタのゲートと接続されている請求項１〜３のいずれか一項に記載の基準電流電圧発生回路。
【請求項７】
前記基準電流電圧発生回路は、
オペアンプと、
前記オペアンプの出力と、前記オペアンプの反転端子との間に設けられた第１の抵抗素子と、
前記オペアンプの出力と、前記オペアンプの非反転端子との間に設けられた第２の抵抗素子と、
前記第１の抵抗素子と、前記第１の電源との間に、前記第１の電源に対して順方向に設けられた第１のダイオードと、
前記第１の抵抗素子と、前記第１のダイオードとの間に設けられた第３の抵抗素子と、
前記第２の抵抗素子と、前記第１の電源との間に、前記第１の電源に対して順方向に設けられた第２のダイオードと、を備え、
前記ノーマリーオン型トランジスタのソースが、前記第２の抵抗素子と前記非反転端子との間に接続されている請求項１または２に記載の基準電流電圧発生回路。
【請求項１】
複数のトランジスタにより自己帰還回路を構成し、基準電流または基準電圧を発生させる基準電流電圧発生回路であって、
前記基準電流電圧回路の非動作時には、電位が第１の電源と実質的に等しく、前記基準電流電圧発生回路の動作時には、前記電位が、第１の電源の電圧から第２の電源の電圧の方向に所定値以上変動する節点と、前記第２の電源と、の間に接続され、ゲートが前記第１の電源に接続されているノーマリーオン型トランジスタを備える基準電流電圧発生回路。
【請求項２】
前記ノーマリーオン型トランジスタは、当該ノーマリーオン型トランジスタのソースとゲートとの電位差が前記所定値以上の場合にオフする請求項１に記載の基準電流電圧発生回路。
【請求項３】
前記節点と前記第１の電源との間に設けられる第１のスイッチと、
前記ノーマリーオン型トランジスタと前記第２の電源との間に設けられる第２のスイッチと、を備え、
前記第１のスイッチと前記第２のスイッチとは、排他的に導通状態となる請求項１または２に記載の基準電流電圧発生回路。
【請求項４】
前記基準電流電圧発生回路は、
第１の電流経路上に設けられた第１のトランジスタのゲートと、第２の電流経路上に設けられた第２のトランジスタのゲートとが接続された第１のカレントミラー回路と、
前記第１の電流経路上に設けられた第３のトランジスタのゲートと、前記第２の電流経路上に設けられた第４のトランジスタのゲートとが接続された第２のカレントミラー回路と、
前記第２のトランジスタと、前記第１の電源または第２の電源との間に設けられた抵抗素子と、を備え、
前記ノーマリーオン型トランジスタのソースが、前記第１のトランジスタのドレイン及びゲートが接続された接点に接続されている請求項１〜３のいずれか一項に記載の基準電流電圧発生回路。
【請求項５】
前記基準電流電圧発生回路は、
第１の電流経路上に設けられた第１のトランジスタのゲートと、第２の電流経路上に設けられた第２のトランジスタのゲートとが接続された第１のカレントミラー回路と、
前記第１の電流経路上に設けられた第３のトランジスタのゲートと、前記第２の電流経路上に設けられた第４のトランジスタのゲートとが接続された第２のカレントミラー回路と、
前記第１の電流経路に設けられ、前記第１のトランジスタのドレイン及び前記第２のトランジスタのゲートが接続されている接点に、一方の端子が接続され、前記第１の電流経路と前記第１のトランジスタのゲートとの接点に、他方の端子が接続されている抵抗素子と、を備え、
前記ノーマリーオン型トランジスタのソースが、前記第１の電流経路と前記第１のトランジスタのゲートとが接続された接点に接続されている請求項１〜３のいずれか一項に記載の基準電流電圧発生回路。
【請求項６】
前記基準電流電圧発生回路は、
第１の電流経路上に設けられた第１のトランジスタのゲートと、第２の電流経路上に設けられた第２のトランジスタのゲートとが接続された第１のカレントミラー回路と、
前記第１の電流経路上に設けられた第３のトランジスタのゲートと、前記第２の電流経路上に設けられた第４のトランジスタのゲートとが接続された第２のカレントミラー回路と、
前記第１の電流経路に設けられ、前記第１のトランジスタのドレイン及び前記第２のトランジスタのゲートが接続されている接点に、一方の端子が接続され、前記第１の電流経路と前記第１のトランジスタのゲートとの接点に、他方の端子が接続されている抵抗素子と、を備え、
前記ノーマリーオン型トランジスタのソースが、前記第２のトランジスタのゲートと接続されている請求項１〜３のいずれか一項に記載の基準電流電圧発生回路。
【請求項７】
前記基準電流電圧発生回路は、
オペアンプと、
前記オペアンプの出力と、前記オペアンプの反転端子との間に設けられた第１の抵抗素子と、
前記オペアンプの出力と、前記オペアンプの非反転端子との間に設けられた第２の抵抗素子と、
前記第１の抵抗素子と、前記第１の電源との間に、前記第１の電源に対して順方向に設けられた第１のダイオードと、
前記第１の抵抗素子と、前記第１のダイオードとの間に設けられた第３の抵抗素子と、
前記第２の抵抗素子と、前記第１の電源との間に、前記第１の電源に対して順方向に設けられた第２のダイオードと、を備え、
前記ノーマリーオン型トランジスタのソースが、前記第２の抵抗素子と前記非反転端子との間に接続されている請求項１または２に記載の基準電流電圧発生回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１１−４８６０１（Ｐ２０１１−４８６０１Ａ）
【公開日】平成２３年３月１０日（２０１１．３．１０）
【国際特許分類】
【出願番号】特願２００９−１９６１７５（Ｐ２００９−１９６１７５）
【出願日】平成２１年８月２７日（２００９．８．２７）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２３年３月１０日（２０１１．３．１０）
【国際特許分類】
【出願日】平成２１年８月２７日（２００９．８．２７）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]