多結晶シリコン抵抗
【課題】多結晶シリコン抵抗の特性バラツキを抑制する。
【解決手段】結晶粒を有する多結晶シリコン膜（２）と、多結晶シリコン膜（２）の上に設けられ、多結晶シリコン膜（２）の第１端部から第１距離（ｄ１）の位置に配置された第１接続領域（３）と、多結晶シリコン膜（２）の上に設けられ、第１端部と異なる第２端部から第２距離（ｄ２）の位置に設けられた第２接続領域（３）とを具備する多結晶シリコン抵抗（１）を構成する。その多結晶シリコン抵抗（１）おいて、多結晶シリコン膜（２）は、第１端部と第１接続領域（３）との間の第１部分（６）と、第２端部と第２接続領域（３）との間の第２部分（７）と、第１接続領域（３）と第２接続領域（３）との間の第３部分（８）とを具備するものとする。そして、第３部分（８）に含まれる結晶粒の結晶粒径は、第１部分（６）または第２部分（７）に含まれる結晶粒の結晶粒径よりも小さい。
【解決手段】結晶粒を有する多結晶シリコン膜（２）と、多結晶シリコン膜（２）の上に設けられ、多結晶シリコン膜（２）の第１端部から第１距離（ｄ１）の位置に配置された第１接続領域（３）と、多結晶シリコン膜（２）の上に設けられ、第１端部と異なる第２端部から第２距離（ｄ２）の位置に設けられた第２接続領域（３）とを具備する多結晶シリコン抵抗（１）を構成する。その多結晶シリコン抵抗（１）おいて、多結晶シリコン膜（２）は、第１端部と第１接続領域（３）との間の第１部分（６）と、第２端部と第２接続領域（３）との間の第２部分（７）と、第１接続領域（３）と第２接続領域（３）との間の第３部分（８）とを具備するものとする。そして、第３部分（８）に含まれる結晶粒の結晶粒径は、第１部分（６）または第２部分（７）に含まれる結晶粒の結晶粒径よりも小さい。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多結晶シリコンを用いた多結晶シリコン抵抗に関する。
【背景技術】
【０００２】
半導体集積回路において用いられる抵抗には、単結晶シリコン半導体基板に、半導体基板と逆導電型の不純物を注入した拡散抵抗や、不純物を注入した多結晶シリコンを材料とした多結晶シリコン抵抗などが用いられている。
【０００３】
多結晶シリコン抵抗は、周囲を絶縁膜で囲まれているためにリーク電流が少ない事や、グレイン境界に存在する欠陥により、高い高抵抗値が得られる事などの利点がある。そのため幅広く半導体集積回路に採用されている。多結晶シリコンを抵抗素子として使用する技術が知られている（例えば、特許文献１、２参照）。
【０００４】
特許文献１には、抵抗値変動が少なく安定的で出力電圧精度が高く、半導体製造工程に関わるプラズマチャージや熱・応力などの影響を抑制し、多結晶シリコン抵抗体からなる抵抗回路に関する技術が開示されている。特許文献１を参照すると、抵抗回路を構成する多結晶シリコン抵抗体からなる複数の抵抗群のそれぞれの上に、金属電極を形成し、その金属電極の面積を同一にする技術が記載されている。そのような技術を多結晶シリコン抵抗体に適用することで、金属電極が受ける半導体プロセスの外的影響を均一化し、抵抗値ばらつきを抑制している。
【０００５】
特許文献２には、シート抵抗値（測定の単位はohm/square）が異なる製造ライン、においても適切な機能性を確実に与えることができるように、高精度の抵抗器の抵抗値を変更するための技術が開示されている。特許文献２を参照すると、半導体デバイスの一部として形成されるとともに全長を有する抵抗構造を形成し、要求された抵抗値を決定し、第１プロセスを用いて製造される第１複数のデバイスに所望の抵抗値が得られるように、シリサイド化される抵抗構造の全長の第１部分を決定している。このとき、同時的に、第２プロセスを用いて製造される第２複数のデバイス上に要求される抵抗値が得られるように、シリサイド化される抵抗構造の全長の第２部分を決定している。
【０００６】
素子寸法の微細化に伴うロジックＣＭＯＳプロセスにおいて用いられる技術の一例として、ミリ秒アニール（フラッシュランプアニール）が知られている。ミリ秒アニール技術は、数ミリ秒の短時間に大光量のパルス光を放射して、短時間で照射物の表面のみの温度を上げることで、トランジスタのソース・ドレイン部分などに極浅接合を形成する場合などに用いられる技術である。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−２６９５７３号公報
【特許文献２】特表２００７−５０３７２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ミリ秒アニールを多結晶シリコンに実施して多結晶シリコン抵抗を形成したときに、その多結晶シリコン抵抗の特性バラツキが増大する傾向にあることがわかってきた。このような課題は、ミリ秒アニールという新たな技術に対応して発生した新たな課題である。
【０００９】
半導体集積回路の製造工程でミリ秒アニール技術が使用される場合に対応するため、多結晶シリコン抵抗を利用した回路設計を行う場合には、特性バラツキを抑制し、シート抵抗(sheet resistance)の相対精度を向上させることが求められている。
【００１０】
本発明が解決しようとする課題は、多結晶シリコン抵抗の特性バラツキを抑制し、シート抵抗(sheet
resistance)の相対精度を向上させる技術を提供することにある。
【課題を解決するための手段】
【００１１】
以下に、［発明を実施するための形態］で使用される番号を用いて、［課題を解決するための手段］を説明する。これらの番号は、［特許請求の範囲］の記載と［発明を実施するための形態］との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１２】
上記の課題を解決するために、結晶粒を有する多結晶シリコン膜（２）と、前記多結晶シリコン膜（２）の上に設けられ、前記多結晶シリコン膜（２）の第１端部から第１距離（ｄ１）の位置に配置された第１接続領域（３）と、前記多結晶シリコン膜（２）の上に設けられ、前記第１端部と異なる第２端部から第２距離（ｄ２）の位置に設けられた第２接続領域（３）とを具備する多結晶シリコン抵抗（１）を構成する。その多結晶シリコン抵抗（１）おいて、前記多結晶シリコン膜（２）は、前記第１端部と前記第１接続領域（３）との間の第１部分（６）と、前記第２端部と前記第２接続領域（３）との間の第２部分（７）と、前記第１接続領域（３）と前記第２接続領域（３）との間の第３部分（８）とを具備するものとする。そして、前記第３部分（８）に含まれる結晶粒の結晶粒径は、前記第１部分（６）または前記第２部分（７）に含まれる結晶粒の結晶粒径よりも小さい。
【００１３】
電気抵抗の主成分は、グレイン（結晶粒）中の伝導とグレインバウンダリ（結晶粒界）を通る伝導とで決定する。グレインサイズ（結晶粒径）が小さく、かつ、その粒子径がそろっている領域を抵抗体として使用することで特性バラツキを抑制する。
【発明の効果】
【００１４】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、多結晶シリコン抵抗の特性バラツキを抑制し、シート抵抗(sheet resistance)の相対精度を向上させることができる効果がある。
【図面の簡単な説明】
【００１５】
【図１】図１は、本実施形態の多結晶シリコン抵抗１の構成を例示する図である。
【図２】図２は、多結晶シリコン膜２に対してミリ秒アニールを実施したときの、端部からの距離とシート抵抗との関係を例示するグラフである。
【図３】図３は、多結晶シリコン膜２にミリ秒アニールを行ったときの状態を概念的に例示する概念図である。
【図４】図４は、多結晶シリコン膜２の結晶の状態を例示する平面図である。
【図５】図５は、本実施形態の多結晶シリコン抵抗１の多結晶シリコン膜２における、グレインサイズとシート抵抗との関係を示すグラフである。
【図６】図６は、本実施形態の多結晶シリコン抵抗１が基板などに形成された状態を例示する断面図である。
【図７】図７は、本実施形態の多結晶シリコン抵抗１に適用される多結晶シリコン膜２の性質を示すグラフである。
【図８】図８は、第２実施形態の多結晶シリコン抵抗１の構成を例示する図である。
【図９】図９は、第３実施形態の多結晶シリコン抵抗１の構成を例示する平面図である。
【図１０】図１０は、第４実施形態の多結晶シリコン抵抗１の構成を例示する平面図である。
【図１１】図１１は、第５実施形態の多結晶シリコン抵抗１の構成を例示する平面図である。
【図１２】図１２は、第６実施形態の多結晶シリコン抵抗１の構成を例示する平面図である。
【発明を実施するための形態】
【００１６】
［第１実施形態］
以下、本発明の実施の形態を図面に基づいて説明する。なお、実施の形態を説明するための図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、以下の実施形態においては、多結晶シリコン抵抗１に適用する多結晶シリコンがＰ型半導体出る場合を例示して、本願発明の説明を行っていく。
【００１７】
図１は、本実施形態の多結晶シリコン抵抗１の構成を例示する図である。図１の（ａ）は、多結晶シリコン抵抗１を上から見た状態を例示する平面図であり、図１の（ｂ）は、多結晶シリコン抵抗１のＡ−Ａ’断面の状態を例示する断面図である。図１を参照すると、多結晶シリコン抵抗１は、多結晶シリコン膜２を備えている。また、その多結晶シリコン膜２は、シリサイド領域３と、コンタクト４と、配線５とを備えている。
【００１８】
本実施形態の多結晶シリコン抵抗１において、多結晶シリコン膜２は、第１部分６と、第２部分７と、第３部分８とを含んでいる。第１部分６は、多結晶シリコン膜２の端部から、第１距離ｄ１までの領域である。第２部分７は、多結晶シリコン膜２の他の端部から第２距離ｄ２までの領域である。本実施形態の多結晶シリコン抵抗１において、第１距離ｄ１は概ね第２距離ｄ２と同じ長さである。第３部分８は、第１部分６と第２部分７との間の領域である。
【００１９】
第１部分６と第２部分７は、多結晶シリコン抵抗１の多結晶シリコン膜２におけるシート抵抗が、多結晶シリコン膜２の端部からの距離に応じて変化する領域である。第３部分８は、多結晶シリコン抵抗１の多結晶シリコン膜２におけるシート抵抗が、多結晶シリコン膜２の端部からの距離に依存することなく一定か、若しくは、多結晶シリコン膜２の端部からの距離に応じた変化が極めて微小な領域である。
【００２０】
図１に示されているように、多結晶シリコン膜２は、第１部分６の近傍領域に設けられたシリサイド領域３と、第２部分７の近傍領域に設けられたシリサイド領域３とを備えている。それらのシリサイド領域３は、それぞれ、コンタクト４を介して配線５に接続されている。これによって、本実施形態の多結晶シリコン抵抗１は、多結晶シリコン膜２の第３部分８を抵抗体として機能させている。
【００２１】
多結晶シリコン抵抗１は、安定したシート抵抗を有する第３部分８を抵抗体として使用し、その第３部分８の両端には、電極となるシリサイド領域３が配置されている。第３部分８のみを抵抗体として使用することで、ばらつきの小さい安定した抵抗値を有する多結晶シリコン抵抗１を構成することができる。
【００２２】
図２は、多結晶シリコン膜２に対してミリ秒アニールを実施したときの、端部からの距離とシート抵抗との関係を例示するグラフである。図２の（ａ）は、多結晶シリコン膜２と測定点との関係を概念的に例示している。図２の（ｂ）は、異なる幅の多結晶シリコンの測定結果を例示している。
【００２３】
図２に示されているように、一体に形成されている多結晶シリコン膜２に、ミリ秒アニールを実施したとき、抵抗体中の抵抗値分布は、端部からの距離が２０μｍ付近でシート抵抗の変化を示すグラフの傾きが減少し、３０μｍ程度の距離で、シート抵抗が略一定になっている。
【００２４】
本実施形態の多結晶シリコン抵抗１において、シリサイド領域３を、多結晶シリコン膜２の端部からの距離が２０μｍ程度離れた位置に形成することで、ばらつきの小さい安定した抵抗値を有する多結晶シリコン抵抗１を構成することができる。好ましくは、多結晶シリコン膜２の端部からの距離が３０μｍ程度離れた位置にシリサイド領域３を形成することで、より、ばらつきの小さい安定した抵抗値を有する多結晶シリコン抵抗１を構成することができる。
【００２５】
以下に、本実施形態の多結晶シリコン抵抗１が構成される仕組みについて説明する。図３は、多結晶シリコン膜２にミリ秒アニールを行ったときの状態を概念的に例示する概念図である。図３の矢印は、多結晶シリコン膜２の側面に照射される光を例示している。また、多結晶シリコン膜２の上面に照射される光は、本実施形態の理解を容易にするために、表現することを省略する。
【００２６】
多結晶シリコン膜２に含まれる不純物イオンは、多結晶シリコン膜２の上面に照射される光と、多結晶シリコン膜２の側面に照射される光によって活性化される。図３に示されているように、多結晶シリコン膜２の端部付近の側面には、ｙ方向に沿った光以外にも、ｘ方向に沿った光や斜め方向の光が照射され、各々の光が不純物イオンの活性化に影響を与える。それに対し、多結晶シリコン膜２の端部付近を除いた側面領域は、ｙ方向に沿った光のみが、不純物イオンの活性化に影響を与える。
【００２７】
多結晶シリコン膜２の大部分の領域は、ｘ方向に沿った光や斜め方向の光による影響が小さい領域である。また、端部付近を除いた領域は、端部付近に比べてイオンの活性化が平均的に行われる。換言すると、端部付近では、端部に近づくにしたがって、活性化の度合いが変化する。
【００２８】
本実施形態の多結晶シリコン抵抗１は、活性化の度合いが変化する端部付近を除外した位置に接続点を配置し、活性化の度合いのバラツキが小さい安定した領域を抵抗体として使用すること、で、特性バラツキを抑制した多結晶シリコン抵抗１を構成することができる。
【００２９】
図４は、図３に示した多結晶シリコン膜２の結晶の状態を例示する平面図である。図４の平面図は、ミリ秒アニールを実施した多結晶シリコン膜２を、上面に平行に切断した断面における、グレインサイズ（結晶粒径）が異なっている状態を概念的に例示している。なお、本実施形態において、グレインサイズ（結晶粒径）の測定方法に制限は無い。
【００３０】
上述したように、多結晶シリコン膜２の端部付近では、側面にｙ方向に沿った光以外にも、ｘ方向に沿った光や斜め方向の光が照射される。交流的に与えられた熱（温度）が物質中を拡散していく（伝わっていく）とき、どこまでその波形が残るかを示す指標である熱拡散長を考慮すると、多結晶シリコン膜２の端部から数十μｍ程度の距離は、他の部分より高温になる。
【００３１】
図４に示されているように、高温になった多結晶シリコンは、低温の多結晶シリコンよりもグレイン（結晶粒）１１が相対的に大きく成長する。また、グレイン１１のサイズ（グレインサイズ：結晶粒径）がばらつく領域では、グレイン１１の間のグレインバウンダリ（結晶粒界）が大きくなる。
【００３２】
電気抵抗の主成分は、グレイン中の伝導とグレインバウンダリを通る伝導とで決定する。グレインサイズが大きい場合、グレインバウンダリで反射される成分が減少するため、抵抗値が小さくなる。第１部分６や第２部分７では、グレインサイズにバラツキがあり、シート抵抗が、位置によって変化してしまう。本実施形態の多結晶シリコン抵抗１は、グレインサイズが小さく、かつ、その粒子径がそろっている領域を抵抗体として使用することになるので、特性バラツキを抑制した多結晶シリコン抵抗１を構成することができる。
【００３３】
図５は、本実施形態の多結晶シリコン抵抗１の多結晶シリコン膜２における、グレインサイズとシート抵抗との関係を示すグラフである。図５のグラフは、多結晶シリコン膜２のグレインサイズと、多結晶シリコン膜２のシート抵抗とには、強い相関が存在していることを示している。多結晶シリコン抵抗１は、グレインサイズがそろっている領域をシート抵抗が安定している領域として特定することで、特性バラツキを抑制した多結晶シリコン抵抗１を構成する。
【００３４】
図６は、本実施形態の多結晶シリコン抵抗１が基板などに形成された状態を例示する断面図である。図６の（ａ）は、Ｐ型半導体基板１２の上に形成されたときの多結晶シリコン抵抗１の状態を例示している。図６の（ｂ）は、ウェル１３に形成されたＳＴＩ１４に多結晶シリコン抵抗１が形成されたときの状態を例示している。図６の（ｃ）は、ゲート絶縁膜１５の上に形成されたときの多結晶シリコン抵抗１の状態を例示している。図６に示されているように、本実施形態の多結晶シリコン抵抗１は、形成される位置や、下層に設けられる材料に依存することなく、多結晶シリコン抵抗１としての機能を提供することができる。
【００３５】
［参考例］
図７は、本実施形態の多結晶シリコン抵抗１に適用される多結晶シリコン膜２の性質を示すグラフである。図７は、幅が異なる複数の多結晶シリコンに対しミリ秒アニールを実施し、ぞれぞれの多結晶シリコンの長さが変化するときのシート抵抗と多結晶シリコン長との関係を例示している。図７に示されているように、ミリ秒アニールを実施した多結晶シリコンの幅を一定にしたまま長さを変化させた場合、シート抵抗は、非一次関数的に増加している。
この特性は、ミリ秒アニールを多結晶シリコンに実施して多結晶シリコン抵抗を形成したときの、多結晶シリコン抵抗の特性バラツキの要因となっている。このような特性は、発明者らによって発見された。この発見に基づいて、本実施形態の多結晶シリコン抵抗１の構造が導き出されている。
【００３６】
［第２実施形態］
以下に、図面を参照して本願発明の第２実施形態について説明を行う。図８は、第２実施形態の多結晶シリコン抵抗１の構成を例示する図である。図８の（ａ）は、第２実施形態の多結晶シリコン抵抗１を上から見た状態を例示する平面図であり、図８の（ｂ）は、第２実施形態の多結晶シリコン抵抗１のＢ−Ｂ’断面の状態を例示する断面図である。第２実施形態の多結晶シリコン抵抗１は、第２部分７における端部からの距離が、第３距離ｄ３となるように形成されている。図８に例示されているように、多結晶シリコン抵抗１は、シート抵抗が変化する領域を第１部分６および第２部分７として特定し、その内側を第３部分８としている。第１実施形態の多結晶シリコン抵抗１と異なり、第１部分６および第２部分７が、第３部分８に対して非対称の構造であっても、その多結晶シリコン抵抗１において、シート抵抗が変化しない領域を第３部分８として特定するように、シリサイド領域３が配置されることで、適切な抵抗値の多結晶シリコン抵抗１を構成することができる。
【００３７】
［第３実施形態］
以下に、図面を参照して本願発明の第３実施形態について説明を行う。図９は、第３実施形態の多結晶シリコン抵抗１の構成を例示する平面図である。図９の（ａ）、および図９の（ｂ）は、配線５の幅よりも、多結晶シリコン膜２の幅が大きい場合の多結晶シリコン抵抗１の構成を例示している。図９に示されているように、多結晶シリコン抵抗１に形成されるシリサイド領域３は、シート抵抗が変化する領域を第１部分６および第２部分７として特定し、その内側を第３部分８として特定するような位置に形成されていれば良い。したがって、シリサイド領域３とコンタクト４とを、配線５の位置に依存して、多結晶シリコン膜２の幅方向の任意の位置に配置することができる。
【００３８】
［第４実施形態］
以下に、図面を参照して本願発明の第４実施形態について説明を行う。図１０は、第４実施形態の多結晶シリコン抵抗１の構成を例示する平面図である。図１０は、多結晶シリコン膜２が延伸する方向に交差するように引き出し配線１６が配置されているときの多結晶シリコン抵抗１の構成を例示している。図１０に示されているように、第４実施形態の多結晶シリコン抵抗１は、多結晶シリコン膜２が延伸する方向に交差する方向に形成された引き出し配線１６に接続されている。多結晶シリコン膜２に交差するように引き出し配線１６を配置することで、第１部分６や第２部分７の上層を有効に使用することが可能となる。
【００３９】
［第５実施形態］
以下に、図面を参照して本願発明の第５実施形態について説明を行う。図１１は、第５実施形態の多結晶シリコン抵抗１の構成を例示する平面図である。図１１は、多結晶シリコン抵抗１を抵抗分圧器として用いる場合の構成を例示している。図１１に示されているように、多結晶シリコン抵抗１は、引き出し配線１６のほかに、更に、少なくとも１つの抵抗分圧用配線１７を備えることで、分圧器として機能することが可能となる。
【００４０】
［第６実施形態］
以下に、図面を参照して本願発明の第６実施形態について説明を行う。図１２は、第６実施形態の多結晶シリコン抵抗１の構成を例示する平面図である。図１２の（ａ）、および図１２の（ｂ）は、屈曲する多結晶シリコン膜２を有する多結晶シリコン抵抗１の構成を例示している。上述の第１〜第５実施形態においては、多結晶シリコン膜２が直方体に近い形状の多結晶シリコン抵抗１の構成を例示して、本願発明の説明を行ってきた。第６実施形態の多結晶シリコン抵抗１は、屈曲した部分を有している。第３部分８に屈曲するような部分があっても、シート抵抗が変化しない領域を第３部分８として特定するように、シリサイド領域３が配置されることで、適切な抵抗値の多結晶シリコン抵抗１を構成することができる。
【００４１】
以上、本願発明の実施の形態を具体的に説明した。本願発明は上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。また、上述の複数の実施形態は、その構成・動作に矛盾が生じない範囲において組み合わせて実施することが可能である。
【符号の説明】
【００４２】
１…多結晶シリコン抵抗
２…多結晶シリコン膜
３…シリサイド領域
４…コンタクト
５…配線
６…第１部分
７…第２部分
８…第３部分
１１…グレイン
１２…Ｐ型半導体基板
１３…ウェル
１４…ＳＴＩ
１５…ゲート絶縁膜
１６…引き出し配線
１７…抵抗分圧用配線
ｄ１…第１距離
ｄ２…第２距離
ｄ３…第３距離
【技術分野】
【０００１】
本発明は、多結晶シリコンを用いた多結晶シリコン抵抗に関する。
【背景技術】
【０００２】
半導体集積回路において用いられる抵抗には、単結晶シリコン半導体基板に、半導体基板と逆導電型の不純物を注入した拡散抵抗や、不純物を注入した多結晶シリコンを材料とした多結晶シリコン抵抗などが用いられている。
【０００３】
多結晶シリコン抵抗は、周囲を絶縁膜で囲まれているためにリーク電流が少ない事や、グレイン境界に存在する欠陥により、高い高抵抗値が得られる事などの利点がある。そのため幅広く半導体集積回路に採用されている。多結晶シリコンを抵抗素子として使用する技術が知られている（例えば、特許文献１、２参照）。
【０００４】
特許文献１には、抵抗値変動が少なく安定的で出力電圧精度が高く、半導体製造工程に関わるプラズマチャージや熱・応力などの影響を抑制し、多結晶シリコン抵抗体からなる抵抗回路に関する技術が開示されている。特許文献１を参照すると、抵抗回路を構成する多結晶シリコン抵抗体からなる複数の抵抗群のそれぞれの上に、金属電極を形成し、その金属電極の面積を同一にする技術が記載されている。そのような技術を多結晶シリコン抵抗体に適用することで、金属電極が受ける半導体プロセスの外的影響を均一化し、抵抗値ばらつきを抑制している。
【０００５】
特許文献２には、シート抵抗値（測定の単位はohm/square）が異なる製造ライン、においても適切な機能性を確実に与えることができるように、高精度の抵抗器の抵抗値を変更するための技術が開示されている。特許文献２を参照すると、半導体デバイスの一部として形成されるとともに全長を有する抵抗構造を形成し、要求された抵抗値を決定し、第１プロセスを用いて製造される第１複数のデバイスに所望の抵抗値が得られるように、シリサイド化される抵抗構造の全長の第１部分を決定している。このとき、同時的に、第２プロセスを用いて製造される第２複数のデバイス上に要求される抵抗値が得られるように、シリサイド化される抵抗構造の全長の第２部分を決定している。
【０００６】
素子寸法の微細化に伴うロジックＣＭＯＳプロセスにおいて用いられる技術の一例として、ミリ秒アニール（フラッシュランプアニール）が知られている。ミリ秒アニール技術は、数ミリ秒の短時間に大光量のパルス光を放射して、短時間で照射物の表面のみの温度を上げることで、トランジスタのソース・ドレイン部分などに極浅接合を形成する場合などに用いられる技術である。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−２６９５７３号公報
【特許文献２】特表２００７−５０３７２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ミリ秒アニールを多結晶シリコンに実施して多結晶シリコン抵抗を形成したときに、その多結晶シリコン抵抗の特性バラツキが増大する傾向にあることがわかってきた。このような課題は、ミリ秒アニールという新たな技術に対応して発生した新たな課題である。
【０００９】
半導体集積回路の製造工程でミリ秒アニール技術が使用される場合に対応するため、多結晶シリコン抵抗を利用した回路設計を行う場合には、特性バラツキを抑制し、シート抵抗(sheet resistance)の相対精度を向上させることが求められている。
【００１０】
本発明が解決しようとする課題は、多結晶シリコン抵抗の特性バラツキを抑制し、シート抵抗(sheet
resistance)の相対精度を向上させる技術を提供することにある。
【課題を解決するための手段】
【００１１】
以下に、［発明を実施するための形態］で使用される番号を用いて、［課題を解決するための手段］を説明する。これらの番号は、［特許請求の範囲］の記載と［発明を実施するための形態］との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１２】
上記の課題を解決するために、結晶粒を有する多結晶シリコン膜（２）と、前記多結晶シリコン膜（２）の上に設けられ、前記多結晶シリコン膜（２）の第１端部から第１距離（ｄ１）の位置に配置された第１接続領域（３）と、前記多結晶シリコン膜（２）の上に設けられ、前記第１端部と異なる第２端部から第２距離（ｄ２）の位置に設けられた第２接続領域（３）とを具備する多結晶シリコン抵抗（１）を構成する。その多結晶シリコン抵抗（１）おいて、前記多結晶シリコン膜（２）は、前記第１端部と前記第１接続領域（３）との間の第１部分（６）と、前記第２端部と前記第２接続領域（３）との間の第２部分（７）と、前記第１接続領域（３）と前記第２接続領域（３）との間の第３部分（８）とを具備するものとする。そして、前記第３部分（８）に含まれる結晶粒の結晶粒径は、前記第１部分（６）または前記第２部分（７）に含まれる結晶粒の結晶粒径よりも小さい。
【００１３】
電気抵抗の主成分は、グレイン（結晶粒）中の伝導とグレインバウンダリ（結晶粒界）を通る伝導とで決定する。グレインサイズ（結晶粒径）が小さく、かつ、その粒子径がそろっている領域を抵抗体として使用することで特性バラツキを抑制する。
【発明の効果】
【００１４】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、多結晶シリコン抵抗の特性バラツキを抑制し、シート抵抗(sheet resistance)の相対精度を向上させることができる効果がある。
【図面の簡単な説明】
【００１５】
【図１】図１は、本実施形態の多結晶シリコン抵抗１の構成を例示する図である。
【図２】図２は、多結晶シリコン膜２に対してミリ秒アニールを実施したときの、端部からの距離とシート抵抗との関係を例示するグラフである。
【図３】図３は、多結晶シリコン膜２にミリ秒アニールを行ったときの状態を概念的に例示する概念図である。
【図４】図４は、多結晶シリコン膜２の結晶の状態を例示する平面図である。
【図５】図５は、本実施形態の多結晶シリコン抵抗１の多結晶シリコン膜２における、グレインサイズとシート抵抗との関係を示すグラフである。
【図６】図６は、本実施形態の多結晶シリコン抵抗１が基板などに形成された状態を例示する断面図である。
【図７】図７は、本実施形態の多結晶シリコン抵抗１に適用される多結晶シリコン膜２の性質を示すグラフである。
【図８】図８は、第２実施形態の多結晶シリコン抵抗１の構成を例示する図である。
【図９】図９は、第３実施形態の多結晶シリコン抵抗１の構成を例示する平面図である。
【図１０】図１０は、第４実施形態の多結晶シリコン抵抗１の構成を例示する平面図である。
【図１１】図１１は、第５実施形態の多結晶シリコン抵抗１の構成を例示する平面図である。
【図１２】図１２は、第６実施形態の多結晶シリコン抵抗１の構成を例示する平面図である。
【発明を実施するための形態】
【００１６】
［第１実施形態］
以下、本発明の実施の形態を図面に基づいて説明する。なお、実施の形態を説明するための図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、以下の実施形態においては、多結晶シリコン抵抗１に適用する多結晶シリコンがＰ型半導体出る場合を例示して、本願発明の説明を行っていく。
【００１７】
図１は、本実施形態の多結晶シリコン抵抗１の構成を例示する図である。図１の（ａ）は、多結晶シリコン抵抗１を上から見た状態を例示する平面図であり、図１の（ｂ）は、多結晶シリコン抵抗１のＡ−Ａ’断面の状態を例示する断面図である。図１を参照すると、多結晶シリコン抵抗１は、多結晶シリコン膜２を備えている。また、その多結晶シリコン膜２は、シリサイド領域３と、コンタクト４と、配線５とを備えている。
【００１８】
本実施形態の多結晶シリコン抵抗１において、多結晶シリコン膜２は、第１部分６と、第２部分７と、第３部分８とを含んでいる。第１部分６は、多結晶シリコン膜２の端部から、第１距離ｄ１までの領域である。第２部分７は、多結晶シリコン膜２の他の端部から第２距離ｄ２までの領域である。本実施形態の多結晶シリコン抵抗１において、第１距離ｄ１は概ね第２距離ｄ２と同じ長さである。第３部分８は、第１部分６と第２部分７との間の領域である。
【００１９】
第１部分６と第２部分７は、多結晶シリコン抵抗１の多結晶シリコン膜２におけるシート抵抗が、多結晶シリコン膜２の端部からの距離に応じて変化する領域である。第３部分８は、多結晶シリコン抵抗１の多結晶シリコン膜２におけるシート抵抗が、多結晶シリコン膜２の端部からの距離に依存することなく一定か、若しくは、多結晶シリコン膜２の端部からの距離に応じた変化が極めて微小な領域である。
【００２０】
図１に示されているように、多結晶シリコン膜２は、第１部分６の近傍領域に設けられたシリサイド領域３と、第２部分７の近傍領域に設けられたシリサイド領域３とを備えている。それらのシリサイド領域３は、それぞれ、コンタクト４を介して配線５に接続されている。これによって、本実施形態の多結晶シリコン抵抗１は、多結晶シリコン膜２の第３部分８を抵抗体として機能させている。
【００２１】
多結晶シリコン抵抗１は、安定したシート抵抗を有する第３部分８を抵抗体として使用し、その第３部分８の両端には、電極となるシリサイド領域３が配置されている。第３部分８のみを抵抗体として使用することで、ばらつきの小さい安定した抵抗値を有する多結晶シリコン抵抗１を構成することができる。
【００２２】
図２は、多結晶シリコン膜２に対してミリ秒アニールを実施したときの、端部からの距離とシート抵抗との関係を例示するグラフである。図２の（ａ）は、多結晶シリコン膜２と測定点との関係を概念的に例示している。図２の（ｂ）は、異なる幅の多結晶シリコンの測定結果を例示している。
【００２３】
図２に示されているように、一体に形成されている多結晶シリコン膜２に、ミリ秒アニールを実施したとき、抵抗体中の抵抗値分布は、端部からの距離が２０μｍ付近でシート抵抗の変化を示すグラフの傾きが減少し、３０μｍ程度の距離で、シート抵抗が略一定になっている。
【００２４】
本実施形態の多結晶シリコン抵抗１において、シリサイド領域３を、多結晶シリコン膜２の端部からの距離が２０μｍ程度離れた位置に形成することで、ばらつきの小さい安定した抵抗値を有する多結晶シリコン抵抗１を構成することができる。好ましくは、多結晶シリコン膜２の端部からの距離が３０μｍ程度離れた位置にシリサイド領域３を形成することで、より、ばらつきの小さい安定した抵抗値を有する多結晶シリコン抵抗１を構成することができる。
【００２５】
以下に、本実施形態の多結晶シリコン抵抗１が構成される仕組みについて説明する。図３は、多結晶シリコン膜２にミリ秒アニールを行ったときの状態を概念的に例示する概念図である。図３の矢印は、多結晶シリコン膜２の側面に照射される光を例示している。また、多結晶シリコン膜２の上面に照射される光は、本実施形態の理解を容易にするために、表現することを省略する。
【００２６】
多結晶シリコン膜２に含まれる不純物イオンは、多結晶シリコン膜２の上面に照射される光と、多結晶シリコン膜２の側面に照射される光によって活性化される。図３に示されているように、多結晶シリコン膜２の端部付近の側面には、ｙ方向に沿った光以外にも、ｘ方向に沿った光や斜め方向の光が照射され、各々の光が不純物イオンの活性化に影響を与える。それに対し、多結晶シリコン膜２の端部付近を除いた側面領域は、ｙ方向に沿った光のみが、不純物イオンの活性化に影響を与える。
【００２７】
多結晶シリコン膜２の大部分の領域は、ｘ方向に沿った光や斜め方向の光による影響が小さい領域である。また、端部付近を除いた領域は、端部付近に比べてイオンの活性化が平均的に行われる。換言すると、端部付近では、端部に近づくにしたがって、活性化の度合いが変化する。
【００２８】
本実施形態の多結晶シリコン抵抗１は、活性化の度合いが変化する端部付近を除外した位置に接続点を配置し、活性化の度合いのバラツキが小さい安定した領域を抵抗体として使用すること、で、特性バラツキを抑制した多結晶シリコン抵抗１を構成することができる。
【００２９】
図４は、図３に示した多結晶シリコン膜２の結晶の状態を例示する平面図である。図４の平面図は、ミリ秒アニールを実施した多結晶シリコン膜２を、上面に平行に切断した断面における、グレインサイズ（結晶粒径）が異なっている状態を概念的に例示している。なお、本実施形態において、グレインサイズ（結晶粒径）の測定方法に制限は無い。
【００３０】
上述したように、多結晶シリコン膜２の端部付近では、側面にｙ方向に沿った光以外にも、ｘ方向に沿った光や斜め方向の光が照射される。交流的に与えられた熱（温度）が物質中を拡散していく（伝わっていく）とき、どこまでその波形が残るかを示す指標である熱拡散長を考慮すると、多結晶シリコン膜２の端部から数十μｍ程度の距離は、他の部分より高温になる。
【００３１】
図４に示されているように、高温になった多結晶シリコンは、低温の多結晶シリコンよりもグレイン（結晶粒）１１が相対的に大きく成長する。また、グレイン１１のサイズ（グレインサイズ：結晶粒径）がばらつく領域では、グレイン１１の間のグレインバウンダリ（結晶粒界）が大きくなる。
【００３２】
電気抵抗の主成分は、グレイン中の伝導とグレインバウンダリを通る伝導とで決定する。グレインサイズが大きい場合、グレインバウンダリで反射される成分が減少するため、抵抗値が小さくなる。第１部分６や第２部分７では、グレインサイズにバラツキがあり、シート抵抗が、位置によって変化してしまう。本実施形態の多結晶シリコン抵抗１は、グレインサイズが小さく、かつ、その粒子径がそろっている領域を抵抗体として使用することになるので、特性バラツキを抑制した多結晶シリコン抵抗１を構成することができる。
【００３３】
図５は、本実施形態の多結晶シリコン抵抗１の多結晶シリコン膜２における、グレインサイズとシート抵抗との関係を示すグラフである。図５のグラフは、多結晶シリコン膜２のグレインサイズと、多結晶シリコン膜２のシート抵抗とには、強い相関が存在していることを示している。多結晶シリコン抵抗１は、グレインサイズがそろっている領域をシート抵抗が安定している領域として特定することで、特性バラツキを抑制した多結晶シリコン抵抗１を構成する。
【００３４】
図６は、本実施形態の多結晶シリコン抵抗１が基板などに形成された状態を例示する断面図である。図６の（ａ）は、Ｐ型半導体基板１２の上に形成されたときの多結晶シリコン抵抗１の状態を例示している。図６の（ｂ）は、ウェル１３に形成されたＳＴＩ１４に多結晶シリコン抵抗１が形成されたときの状態を例示している。図６の（ｃ）は、ゲート絶縁膜１５の上に形成されたときの多結晶シリコン抵抗１の状態を例示している。図６に示されているように、本実施形態の多結晶シリコン抵抗１は、形成される位置や、下層に設けられる材料に依存することなく、多結晶シリコン抵抗１としての機能を提供することができる。
【００３５】
［参考例］
図７は、本実施形態の多結晶シリコン抵抗１に適用される多結晶シリコン膜２の性質を示すグラフである。図７は、幅が異なる複数の多結晶シリコンに対しミリ秒アニールを実施し、ぞれぞれの多結晶シリコンの長さが変化するときのシート抵抗と多結晶シリコン長との関係を例示している。図７に示されているように、ミリ秒アニールを実施した多結晶シリコンの幅を一定にしたまま長さを変化させた場合、シート抵抗は、非一次関数的に増加している。
この特性は、ミリ秒アニールを多結晶シリコンに実施して多結晶シリコン抵抗を形成したときの、多結晶シリコン抵抗の特性バラツキの要因となっている。このような特性は、発明者らによって発見された。この発見に基づいて、本実施形態の多結晶シリコン抵抗１の構造が導き出されている。
【００３６】
［第２実施形態］
以下に、図面を参照して本願発明の第２実施形態について説明を行う。図８は、第２実施形態の多結晶シリコン抵抗１の構成を例示する図である。図８の（ａ）は、第２実施形態の多結晶シリコン抵抗１を上から見た状態を例示する平面図であり、図８の（ｂ）は、第２実施形態の多結晶シリコン抵抗１のＢ−Ｂ’断面の状態を例示する断面図である。第２実施形態の多結晶シリコン抵抗１は、第２部分７における端部からの距離が、第３距離ｄ３となるように形成されている。図８に例示されているように、多結晶シリコン抵抗１は、シート抵抗が変化する領域を第１部分６および第２部分７として特定し、その内側を第３部分８としている。第１実施形態の多結晶シリコン抵抗１と異なり、第１部分６および第２部分７が、第３部分８に対して非対称の構造であっても、その多結晶シリコン抵抗１において、シート抵抗が変化しない領域を第３部分８として特定するように、シリサイド領域３が配置されることで、適切な抵抗値の多結晶シリコン抵抗１を構成することができる。
【００３７】
［第３実施形態］
以下に、図面を参照して本願発明の第３実施形態について説明を行う。図９は、第３実施形態の多結晶シリコン抵抗１の構成を例示する平面図である。図９の（ａ）、および図９の（ｂ）は、配線５の幅よりも、多結晶シリコン膜２の幅が大きい場合の多結晶シリコン抵抗１の構成を例示している。図９に示されているように、多結晶シリコン抵抗１に形成されるシリサイド領域３は、シート抵抗が変化する領域を第１部分６および第２部分７として特定し、その内側を第３部分８として特定するような位置に形成されていれば良い。したがって、シリサイド領域３とコンタクト４とを、配線５の位置に依存して、多結晶シリコン膜２の幅方向の任意の位置に配置することができる。
【００３８】
［第４実施形態］
以下に、図面を参照して本願発明の第４実施形態について説明を行う。図１０は、第４実施形態の多結晶シリコン抵抗１の構成を例示する平面図である。図１０は、多結晶シリコン膜２が延伸する方向に交差するように引き出し配線１６が配置されているときの多結晶シリコン抵抗１の構成を例示している。図１０に示されているように、第４実施形態の多結晶シリコン抵抗１は、多結晶シリコン膜２が延伸する方向に交差する方向に形成された引き出し配線１６に接続されている。多結晶シリコン膜２に交差するように引き出し配線１６を配置することで、第１部分６や第２部分７の上層を有効に使用することが可能となる。
【００３９】
［第５実施形態］
以下に、図面を参照して本願発明の第５実施形態について説明を行う。図１１は、第５実施形態の多結晶シリコン抵抗１の構成を例示する平面図である。図１１は、多結晶シリコン抵抗１を抵抗分圧器として用いる場合の構成を例示している。図１１に示されているように、多結晶シリコン抵抗１は、引き出し配線１６のほかに、更に、少なくとも１つの抵抗分圧用配線１７を備えることで、分圧器として機能することが可能となる。
【００４０】
［第６実施形態］
以下に、図面を参照して本願発明の第６実施形態について説明を行う。図１２は、第６実施形態の多結晶シリコン抵抗１の構成を例示する平面図である。図１２の（ａ）、および図１２の（ｂ）は、屈曲する多結晶シリコン膜２を有する多結晶シリコン抵抗１の構成を例示している。上述の第１〜第５実施形態においては、多結晶シリコン膜２が直方体に近い形状の多結晶シリコン抵抗１の構成を例示して、本願発明の説明を行ってきた。第６実施形態の多結晶シリコン抵抗１は、屈曲した部分を有している。第３部分８に屈曲するような部分があっても、シート抵抗が変化しない領域を第３部分８として特定するように、シリサイド領域３が配置されることで、適切な抵抗値の多結晶シリコン抵抗１を構成することができる。
【００４１】
以上、本願発明の実施の形態を具体的に説明した。本願発明は上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。また、上述の複数の実施形態は、その構成・動作に矛盾が生じない範囲において組み合わせて実施することが可能である。
【符号の説明】
【００４２】
１…多結晶シリコン抵抗
２…多結晶シリコン膜
３…シリサイド領域
４…コンタクト
５…配線
６…第１部分
７…第２部分
８…第３部分
１１…グレイン
１２…Ｐ型半導体基板
１３…ウェル
１４…ＳＴＩ
１５…ゲート絶縁膜
１６…引き出し配線
１７…抵抗分圧用配線
ｄ１…第１距離
ｄ２…第２距離
ｄ３…第３距離
【特許請求の範囲】
【請求項１】
結晶粒を有する多結晶シリコン膜と、
前記多結晶シリコン膜の上に設けられ、前記多結晶シリコン膜の第１端部から第１距離の位置に配置された第１接続領域と、
前記多結晶シリコン膜の上に設けられ、前記第１端部と異なる第２端部から第２距離の位置に設けられた第２接続領域と
を具備し、
前記多結晶シリコン膜は、
前記第１端部と前記第１接続領域との間の第１部分と、
前記第２端部と前記第２接続領域との間の第２部分と、
前記第１接続領域と前記第２接続領域との間の第３部分と
を具備し、
前記第３部分に含まれる結晶粒の結晶粒径は、前記第１部分または前記第２部分に含まれる結晶粒の結晶粒径よりも小さい
多結晶シリコン抵抗。
【請求項２】
請求項１に記載の多結晶シリコン抵抗において、
前記第１部分に含まれる結晶粒の結晶粒径は、
前記第１接続領域から前記第１端部までの距離に依存して変化し、
前記第２部分に含まれる結晶粒の結晶粒径は、
前記第２接続領域から前記第２端部までの距離に依存して変化し、
前記第３部分に含まれる結晶粒の結晶粒径は、
前記第１接続領域または前記第２接続領域からの距離に依存することなく略均一に形成されている
多結晶シリコン抵抗。
【請求項３】
請求項１または２に記載の多結晶シリコン抵抗において、
前記多結晶シリコン膜は、
前記多結晶シリコン膜と異なる部材の上に形成され、
ミリ秒アニールが実施されたときに照射される光を受ける側面を有する
多結晶シリコン抵抗。
【請求項４】
請求項１から３のいずれか１項に記載の多結晶シリコン抵抗において、
前記多結晶シリコン膜は、
長さと幅とを有し、
前記第１端部と前記第２端部との各々は、
前記長さの方向を示す線に交差し、
前記第１接続領域は、
前記第１端部から、前記多結晶シリコン膜の長さ方向に２０μｍ以上離れた位置に配置された第１シリサイドを有し、
前記第２接続領域は、
前記第２端部から、前記多結晶シリコン膜の長さ方向に２０μｍ以上離れた位置に配置された第２シリサイドを有する
多結晶シリコン抵抗。
【請求項５】
請求項１から４のいずれか１項に記載の多結晶シリコン抵抗において、
前記第１シリサイドは、
コンタクトを介して第１配線に接続され、
前記第２シリサイドは、
コンタクトを介して第２配線に接続される
多結晶シリコン抵抗。
【請求項６】
結晶粒を有する多結晶シリコン膜を形成するステップと、
前記多結晶シリコン膜にミリ秒アニールを実施するステップと、
前記多結晶シリコン膜の第１端部から第１距離の位置に配置された第１接続領域を特定するステップと、
前記多結晶シリコン膜の、前記第１端部と異なる第２端部から第２距離の位置に設けられた第２接続領域を特定するステップと
を具備し、
前記ミリ秒アニールを実施するステップは、
前記第１接続領域と前記第２接続領域との間に含まれる前記多結晶シリコンの結晶粒の結晶粒径が、前記第１接続領域とまたは前記第２接続領域の外側部分に含まれる結晶粒の結晶粒径よりも小さくなるように前記ミリ秒アニールを実施する
多結晶シリコン抵抗の製造方法。
【請求項７】
請求項６に記載の多結晶シリコン抵抗の製造方法であって、
前記多結晶シリコン膜を形成するステップは、
前記多結晶シリコン膜と異なる部材の上に、前記ミリ秒アニールが実施されたときに照射される光を受ける側面を有するように前記多結晶シリコン膜を形成する
多結晶シリコン抵抗の製造方法。
【請求項１】
結晶粒を有する多結晶シリコン膜と、
前記多結晶シリコン膜の上に設けられ、前記多結晶シリコン膜の第１端部から第１距離の位置に配置された第１接続領域と、
前記多結晶シリコン膜の上に設けられ、前記第１端部と異なる第２端部から第２距離の位置に設けられた第２接続領域と
を具備し、
前記多結晶シリコン膜は、
前記第１端部と前記第１接続領域との間の第１部分と、
前記第２端部と前記第２接続領域との間の第２部分と、
前記第１接続領域と前記第２接続領域との間の第３部分と
を具備し、
前記第３部分に含まれる結晶粒の結晶粒径は、前記第１部分または前記第２部分に含まれる結晶粒の結晶粒径よりも小さい
多結晶シリコン抵抗。
【請求項２】
請求項１に記載の多結晶シリコン抵抗において、
前記第１部分に含まれる結晶粒の結晶粒径は、
前記第１接続領域から前記第１端部までの距離に依存して変化し、
前記第２部分に含まれる結晶粒の結晶粒径は、
前記第２接続領域から前記第２端部までの距離に依存して変化し、
前記第３部分に含まれる結晶粒の結晶粒径は、
前記第１接続領域または前記第２接続領域からの距離に依存することなく略均一に形成されている
多結晶シリコン抵抗。
【請求項３】
請求項１または２に記載の多結晶シリコン抵抗において、
前記多結晶シリコン膜は、
前記多結晶シリコン膜と異なる部材の上に形成され、
ミリ秒アニールが実施されたときに照射される光を受ける側面を有する
多結晶シリコン抵抗。
【請求項４】
請求項１から３のいずれか１項に記載の多結晶シリコン抵抗において、
前記多結晶シリコン膜は、
長さと幅とを有し、
前記第１端部と前記第２端部との各々は、
前記長さの方向を示す線に交差し、
前記第１接続領域は、
前記第１端部から、前記多結晶シリコン膜の長さ方向に２０μｍ以上離れた位置に配置された第１シリサイドを有し、
前記第２接続領域は、
前記第２端部から、前記多結晶シリコン膜の長さ方向に２０μｍ以上離れた位置に配置された第２シリサイドを有する
多結晶シリコン抵抗。
【請求項５】
請求項１から４のいずれか１項に記載の多結晶シリコン抵抗において、
前記第１シリサイドは、
コンタクトを介して第１配線に接続され、
前記第２シリサイドは、
コンタクトを介して第２配線に接続される
多結晶シリコン抵抗。
【請求項６】
結晶粒を有する多結晶シリコン膜を形成するステップと、
前記多結晶シリコン膜にミリ秒アニールを実施するステップと、
前記多結晶シリコン膜の第１端部から第１距離の位置に配置された第１接続領域を特定するステップと、
前記多結晶シリコン膜の、前記第１端部と異なる第２端部から第２距離の位置に設けられた第２接続領域を特定するステップと
を具備し、
前記ミリ秒アニールを実施するステップは、
前記第１接続領域と前記第２接続領域との間に含まれる前記多結晶シリコンの結晶粒の結晶粒径が、前記第１接続領域とまたは前記第２接続領域の外側部分に含まれる結晶粒の結晶粒径よりも小さくなるように前記ミリ秒アニールを実施する
多結晶シリコン抵抗の製造方法。
【請求項７】
請求項６に記載の多結晶シリコン抵抗の製造方法であって、
前記多結晶シリコン膜を形成するステップは、
前記多結晶シリコン膜と異なる部材の上に、前記ミリ秒アニールが実施されたときに照射される光を受ける側面を有するように前記多結晶シリコン膜を形成する
多結晶シリコン抵抗の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１１−２３３８０９（Ｐ２０１１−２３３８０９Ａ）
【公開日】平成２３年１１月１７日（２０１１．１１．１７）
【国際特許分類】
【出願番号】特願２０１０−１０４８７４（Ｐ２０１０−１０４８７４）
【出願日】平成２２年４月３０日（２０１０．４．３０）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２３年１１月１７日（２０１１．１１．１７）
【国際特許分類】
【出願日】平成２２年４月３０日（２０１０．４．３０）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]