実装構造体、電気光学装置および電子機器
【課題】基板と実装部品との間の端子同士の接続抵抗を任意のタイミングで検出することのでき、さらに、端子同士の接続抵抗の変化に応じて、動作条件を自動的に補正することのできる実装構造体、電気光学装置および電子機器を提供すること。
【解決手段】実装構造体１において、半導体ＩＣ３には、短絡した状態の２つの第１検査端子３０１ａ、３０１ｂが形成され、基板２には、第１検査端子３０１ａ、３０１ｂに接続された２つの第２検査端子２０１ａ、２０１ｂが形成されている。このため、端子間抵抗検出部９１が第２検査端子２０１ａ、２０１ｂの接続抵抗Ｒ２３を検出すると、かかる検出結果は、第１検査端子３０１ａ、３０１ｂと第２検査端子２０１ａ、２０１ｂとの接続抵抗に対応するため、同様に接続された基板側入出力端子２０１ｓと実装部品側入出力端子３０１ｓとの接続抵抗を監視することができる。
【解決手段】実装構造体１において、半導体ＩＣ３には、短絡した状態の２つの第１検査端子３０１ａ、３０１ｂが形成され、基板２には、第１検査端子３０１ａ、３０１ｂに接続された２つの第２検査端子２０１ａ、２０１ｂが形成されている。このため、端子間抵抗検出部９１が第２検査端子２０１ａ、２０１ｂの接続抵抗Ｒ２３を検出すると、かかる検出結果は、第１検査端子３０１ａ、３０１ｂと第２検査端子２０１ａ、２０１ｂとの接続抵抗に対応するため、同様に接続された基板側入出力端子２０１ｓと実装部品側入出力端子３０１ｓとの接続抵抗を監視することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板上にフレキシブル配線基板やＩＣなどの実装部品が実装された実装構造体、この実装構造体を備えた電気光学装置、およびこの電気光学装置を備えた電子機器に関するものである。
【背景技術】
【０００２】
アクティブマトリクス型液晶装置、有機エレクトロルミネッセンス表示装置、プラズマディスプレイなどの電気光学装置では、多数のデータ線と多数の走査線との各交点に相当する位置に画素が形成されており、データ線および走査線を介して各画素に所定の信号を供給して各画素の駆動を行う。このため、電気光学装置では、データ線および走査線が形成された基板に対して、駆動用の半導体ＩＣやフレキシブル配線基板などの実装部品が実装された実装構造体を有する構造になっている（例えば、特許文献１参照）。
【特許文献１】特開２００３−６６４８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
このような電気光学装置において、基板の端子と半導体ＩＣの端子との接続抵抗や、基板の端子とフレキシブル配線基板の端子との接続抵抗が大きい場合、画素に供給される電位が変動し、表示品位が低下してしまう。例えば、液晶装置において、上記の接続抵抗の変動によって、共通電極に供給される共通電位が変化すると、液晶の配向度合いが変化してしまう。また、液晶装置では、フリッカなどを防止することを目的に、１フレーム毎に共通電位の極性を反転させる反転駆動が行なわれているが、かかる共通電位の電圧値が適正な設定値から変動すると、適正な反転駆動を行なえなくなってしまう。
【０００４】
そこで、電気光学装置の製造工程では、基板に半導体ＩＣやフレキシブル配線基板などを実装する際、十分な工程管理や検査が行なわれている。しかしながら、工程管理や検査では、端子同士の接続抵抗の経時変化を検出することができないという問題点がある。
【０００５】
以上の問題点に鑑みて、本発明の課題は、基板とこの基板に実装された実装部品との間の端子同士の接続抵抗を任意のタイミングで検出することのできる実装構造体、電気光学装置および電子機器を提供することにある。
【０００６】
また、本発明の課題は、端子同士の接続抵抗の変化に応じて、動作条件を自動的に補正することのできる実装構造体、電気光学装置および電子機器を提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明に係る実装構造体では、基板側入出力端子を備えた基板と、該基板に実装され、前記基板側入出力端子に接続する実装部品側入出力端子を備えた実装部品と、前記基板および前記実装部品の一方側において短絡した状態の第１検査端子対と、前記基板および前記実装部品の他方側において前記第１検査端子対に接続された第２検査端子対と、前記第２検査端子対の端子間抵抗を検出する端子間抵抗検出部と、を有していることを特徴とする。
【０００８】
本発明に係る実装構造体において、前記基板および前記実装部品の一方側には、短絡した状態の第１検査端子対が形成され、他方側には、前記第１検査端子対に接続された第２検査端子対が形成されている。このため、端子間抵抗検出部が前記第２検査端子対の端子間抵抗を検出すると、かかる検出結果には、第２検査端子、第１検査端子、第１検査端子、および第２検査端子で構成される電気経路の抵抗が検出される。従って、第２検査端子対の端子間抵抗を検出すれば、第１検査端子と第２検査端子との接続抵抗がわかるので、同様に接続された基板側入出力端子と実装部品側入出力端子との接続抵抗もわかる。それ故、本発明によれば、任意のタイミングで基板側入出力端子と実装部品側入出力端子との接続状態をチェックできる。また、第２検査端子、第１検査端子、第１検査端子、および第２検査端子で構成される電気経路の抵抗を検出するため、端子間抵抗検出部が検出する端子（第２検査端子対）は、基板側あるいは実装部品側のいずれか一方側のみにある。従って、本発明によれば、抵抗を検出するための２つの端子が基板および実装部品の各々にある場合と違って、端子間抵抗検出部の構成を簡素することができる。さらに、第２検査端子、第１検査端子、第１検査端子、および第２検査端子で構成される電気経路では、第１検査端子と第２検査端子との接続部分が２個所、直列に電気的に接続された状態にある。従って、第１検査端子と第２検査端子との接続抵抗を１箇所のみで検出する場合と比較して、第１検査端子と第２検査端子との接続状態（基板側入出力端子と実装部品側入出力端子との接続状態）を精度よく検出することができる。
【０００９】
本発明において、前記端子間抵抗検出部は、予め設定されたタイミングで前記第２検査端子対の端子間抵抗を検出することが好ましい。このように構成すると、第１検査端子と第２検査端子との接続状態（基板側入出力端子と実装部品側入出力端子との接続状態）の経時変化を自動的に検出することができる。
【００１０】
本発明において、さらに、前記端子間抵抗検出部での検出結果に基づいて、前記基板および前記実装部品のうちの一方側での動作条件を補正する補正指令部を有していることが好ましい。このように構成すると、第１検査端子と第２検査端子との接続状態（基板側入出力端子と実装部品側入出力端子との接続状態）に応じた動作条件の補正を自動的に行なうことができる。
【００１１】
本発明においては、さらに、前記基板および前記実装部品の少なくとも一方での動作に用いる１乃至複数の定電位を生成する電源回路を備え、前記補正指令部は、前記端子間抵抗検出部での検出結果に基づいて、前記電源回路に対して、前記１乃至複数の定電位の電圧値を変更するように指令する構成を採用することができる。
【００１２】
本発明においては、例えば、前記基板は、前記第２検査端子対を備え、前記実装部品は、前記第１検査端子対と、該第１検査端子対を短絡させる短絡部と、を備えている構成を採用することができる。
【００１３】
本発明においては、前記実装部品は、前記第２検査端子対を備え、前記基板は、前記第１検査端子対と、該第１検査端子対を短絡させる短絡部と、を備えている構成を採用してもよい。
【００１４】
本発明においては、前記実装部品として、各々が前記実装部品側入出力端子を備えた第１実装部品と第２実装部品とを有し、前記第１実装部品は、前記第２検査端子対を備え、前記基板は、前記第１検査端子対と、該第１検査端子対に接続された第３検査端子対と、を備え、前記第２実装部品は、前記第３検査端子対に接続された第４検査端子対と、該第４検査端子対を短絡させる短絡部と、を備え、前記第１検査端子対は、前記第４検査端子対および前記短絡部を介して短絡していることが好ましい。このように構成すると、端子間抵抗検出部が前記第２検査端子対の端子間抵抗を検出すると、かかる検出結果は、第２検査端子、第１検査端子、第３検査端子、第４検査端子、第４検査端子、第３検査端子、第１検査端子、第２検査端子で構成される電気経路の抵抗に対応する。従って、第２検査端子対の端子間抵抗を検出すれば、第２検査端子と第１検査端子との接続抵抗と、第３検査端子と第４検査端子との接続抵抗との和がわかる。それ故、基板と第１実装部品との間での基板側入出力端子と実装部品側入出力端子との接続状態、および基板と第２実装部品との間での基板側入出力端子と実装部品側入出力端子との接続状態の双方を監視することができる。
【００１５】
かかる構成を採用した場合、前記基板は、前記第１検査端子対を複数組備え、前記実装部品は、前記第２検査端子対を複数組備え、前記第３検査端子対は、前記複数組の第１検査端子対のうち、一部の第１検査端子対に接続し、前記基板は、前記複数組の第１検査端子対のうち、他の第１検査端子対を短絡させる短絡部を備えていることが好ましい。このように構成すると、端子間抵抗検出部は、第２検査端子、第１検査端子、第３検査端子、第４検査端子、第４検査端子、第３検査端子、第１検査端子、第２検査端子で構成される電気経路の抵抗と、第２検査端子、第１検査端子、第１検査端子、第２検査端子で構成される電気経路の抵抗を検出することができる。従って、後者の電気経路の抵抗の検出結果によれば、第２検査端子と第１検査端子との接続抵抗がわかり、２つの経路の抵抗の検出結果の差を求めれば、第３検査端子と第４検査端子との接続抵抗がわかる。それ故、基板と第１実装部品との間での基板側入出力端子と実装部品側入出力端子との接続状態、および基板と第２実装部品との間での基板側入出力端子と実装部品側入出力端子との接続状態の双方を各々、独立して監視することができる。
【００１６】
本発明において、前記実装部品は、例えば、フレキシブル配線基板あるいは半導体ＩＣである。
【００１７】
本発明を適用した実装構造体は、電気光学装置に用いることができる。この場合、前記基板は、複数の画素の各々に画素電極が形成された電気光学装置用基板である。
【００１８】
本発明を適用した電気光学装置が液晶装置である場合、前記電気光学装置用基板は、該電気光学装置用基板と対向配置された別の基板との間に液晶を保持している。また、本発明を適用した電気光学装置がエレクトロルミネッセンス装置である場合、前記電気光学装置用基板には、エレクトロルミネッセンス素子が形成されることになる。
【００１９】
本発明を適用した電気光学装置は、携帯電話機あるいはモバイルコンピュータなどの電子機器において直視型の表示部などとして用いられる。また、本発明を適用した液晶装置（電気光学装置）は、投射型表示装置のライトバルブとして用いることもできる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明に係る実装構造体を説明した後、実装構造体の具体例としての液晶装置や有機エレクトロルミネッセンス装置などの電気光学装置を説明する。なお、以下の説明で参照する図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各部材毎に縮尺を異ならしめてある。また、端子や配線などの数を減らして図示してある。なお、薄膜トランジスタでは、印加する電圧によってソースとドレインが入れ替わるが、以下の説明では、説明の便宜上、画素電極が接続されている側をドレインとして説明する。
【００２１】
［実施の形態１］
（構成）
図１は、本発明の実施の形態１に係る実装構造体の説明図であり、実装部品として半導体ＩＣを基板に実装した形態の説明図である。図１（ａ）は、本発明の実施の形態１に係る実装構造体の要部を示す説明図であり、図１（ｂ）、（ｃ）は各々、本発明の実施の形態１に係る実装構造体において、第１検査端子を半導体ＩＣの側に設け、第２検査端子を基板の側に設けたときの説明図である。
【００２２】
図１（ａ）、（ｂ）に示すように、本形態の実装構造体１は、ガラス基板などの基板２上に半導体ＩＣ３が実装された構造を有している。ガラス基板は、例えば、後述する電気光学装置の素子基板であり、半導体ＩＣ３は、ガラス基板上に形成された配線や各種電極に定電位や信号を出力する。基板２の上面には、半導体ＩＣ３の実装領域に複数の基板側入出力端子２０１ｓが形成されており、半導体ＩＣ３の下面には、基板２側の基板側入出力端子２０１ｓの各々に接続される実装部品側入出力端子３０１ｓが形成されている。
【００２３】
本形態の実装構造体１において、半導体ＩＣ３には、２つの第１検査端子３０１ａ、３０１ｂ（第１検査端子対）と、第１検査端子３０１ａ、３０１ｂを短絡させる短絡部３０５とが形成されている。基板２の上面には、第１検査端子３０１ａ、３０１ｂと重なる位置に２つの第２検査端子２０１ａ、２０１ｂ（第２検査端子対）が形成されている。第１検査端子３０１ａ、３０１ｂは、実装部品側入出力端子３０１ｓと同時形成された端子であり、サイズなどは、実装部品側入出力端子３０１ｓと同一である。第２検査端子２０１ａ、２０１ｂは、基板側入出力端子２０１ｓと同時形成された端子であり、サイズなどは、基板側入出力端子２０１ｓと同一である。
【００２４】
このように構成した基板２に半導体ＩＣ３を、例えば、異方性導電膜で実装すると、基板側入出力端子２０１ｓと実装部品側入出力端子３０１ｓとが１対１で接続し、第１検査端子３０１ａ、３０１ｂと第２検査端子２０１ａ、２０１ｂとが１対１で接続する。
【００２５】
図１（ｂ）、（ｃ）に示すように、基板２には、２つの第２検査端子２０１ａ、２０１ｂの端子間抵抗を検出する端子間抵抗検出部９１が形成されており、かかる端子間抵抗検出部９１は、第２検査端子２０１ａ、２０１ｂの端子間抵抗の検出結果を記憶しておく抵抗検出結果記憶部９１０を備えている。本形態の実装構造体１では、端子間抵抗検出部９１が第２検査端子２０１ａ、２０１ｂの端子間抵抗を検出するタイミングが予め設定されており、端子間抵抗検出部９１は、例えば、実装構造体１が起動する度に端子間抵抗を検出し、測定結果を抵抗検出結果記憶部９１０に記憶しておく。抵抗検出結果記憶部９１０においては、例えば、最初に測定した初期結果と、最新の測定結果とを記憶しておく構成を採用することができる。
【００２６】
端子間抵抗検出部９１が第２検査端子２０１ａ、２０１ｂの端子間抵抗を検出すると、かかる検出結果は、第２検査端子２０１ａ、第１検査端子３０１ａ、短絡部３０５、第１検査端子３０１ｂ、および第２検査端子２０１ｂで構成される電気経路の抵抗である。従って、第２検査端子２０１ａ、２０１ｂの端子間抵抗を検出すれば、かかる検出結果は、第１検査端子３０１ａ、３０１ｂと第２検査端子２０１ａ、２０１ｂとの接続抵抗Ｒ２３に対応する。それ故、第２検査端子２０１ａ、２０１ｂの端子間抵抗の検出結果は、第１検査端子３０１ａ、３０１ｂおよび第２検査端子２０１ａ、２０１ｂと同様に接続された基板側入出力端子２０１ｓと実装部品側入出力端子３０１ｓとの接続抵抗に対応することになる。
【００２７】
また、基板２には、端子間抵抗検出部９１での検出結果に基づいて基板２および半導体ＩＣ３での動作条件を補正する補正指令部９２が構成されている。補正指令部９２は、端子間抵抗の検出結果と、動作条件に対する補正内容との対応関係を規定する補正条件が格納されたルックアップテーブル９２０を備えており、かかるルックアップテーブル９２０に格納されている補正条件に基づいて、端子間抵抗検出部９１での検出結果に対応する指令を行なう。本形態では、基板２上に、基板２側および半導体ＩＣ３側での動作に用いる１乃至複数の定電位を生成する電源生成部９３が構成されており、補正指令部９２は、端子間抵抗検出部９１での検出結果に基づいて、電源生成部９３が生成する１乃至複数の定電位の電圧値を補正するように電源生成部９３に指令する。具体的には、補正指令部９２は、予め設定されたインターバルで、抵抗検出結果記憶部９１０に記憶させている直近の端子間抵抗の絶対値を確認する。そして、補正指令部９２は、接続抵抗Ｒ２３が基準値を超えていると判断すると、ルックアップテーブル９２０を参照し、接続抵抗Ｒ２３が基準値を超えていることに起因する動作変化を補償するように、電源生成部９３に対して、生成する定電位の電圧値を補正するように指令する。例えば、接続抵抗Ｒ２３が増大すると、基板側入出力端子２０１ｓと実装部品側入出力端子３０１ｓとの接続抵抗も増大していることになるので、その抵抗増大に起因する電圧効果によって、基板側入出力端子２０１ｓと実装部品側入出力端子３０１ｓを介して、基板２と半導体ＩＣ３との間で入出力される電位が低下する。従って、補正指令部９２は、電源生成部９３に対して、生成する定電位の電圧値を高くするように指令する。なお、電源生成部９３では、補正指令部９２からの指令内容が記憶されており、新たな指令が補正指令部９２から発せられたとき、記憶された指令内容の更新が行なわれる。
【００２８】
かかる処理は、その後も繰り返し行なわれる。従って、本形態の実装構造体１では、第１検査端子３０１ａ、３０１ｂと第２検査端子２０１ａ、２０１ｂとの接続抵抗が増大して、第２検査端子２０１ａ、２０１ｂの端子間抵抗が上昇した場合でも、かかる端子間抵抗の測定結果の増加分を補償するのに適正な定電位が電源生成部９３で生成されるので、実装構造体１は、常に適正な動作を行なうことになる。
【００２９】
なお、本形態では、端子間抵抗検出部９１、補正指令部９２、および電源生成部９３が全て基板２上に構成されていたが、基板２と半導体ＩＣ３とは各々に形成された端子を介して電気的に接続されているので、端子間抵抗検出部９１、補正指令部９２、および電源生成部９３の一部あるいは全部を半導体ＩＣ３に構成してもよい。
【００３０】
（本形態の主な効果）
以上説明したように、本形態の実装構造体１において、半導体ＩＣ３には、短絡した状態の２つの第１検査端子３０１ａ、３０１ｂ（第１検査端子対）が形成され、基板２には、第１検査端子３０１ａ、３０１ｂに接続された２つの第２検査端子２０１ａ、２０１ｂ（第２検査端子対）が形成されている。このため、端子間抵抗検出部９１が第２検査端子２０１ａ、２０１ｂの接続抵抗Ｒ２３を検出すると、かかる検出結果は、第１検査端子３０１ａ、３０１ｂと第２検査端子２０１ａ、２０１ｂとの接続抵抗に対応するため、同様に接続された基板側入出力端子２０１ｓと実装部品側入出力端子３０１ｓとの接続抵抗を監視することができる。それ故、本発明によれば、任意のタイミングで基板側入出力端子２０１ｓと実装部品側入出力端子３０１ｓとの接続状態を自動的にチェックすることができる。
【００３１】
また、本形態では、第２検査端子２０１ａ、第１検査端子３０１ａ、短絡部３０５、第１検査端子３０１ｂ、および第２検査端子２０１ｂで構成される電気経路の抵抗を検出するため、端子間抵抗検出部９１が検出する端子（第２検査端子２０１ａ、２０１ｂ）は、基板２側のみにある。従って、抵抗を検出するための２つの端子が基板２および半導体ＩＣ３の各々に形成した場合と違って、端子間抵抗検出部９１の構成を簡素することができる。
【００３２】
さらに、第２検査端子２０１ａ、第１検査端子３０１ａ、短絡部３０５、第１検査端子３０１ｂ、および第２検査端子２０１ｂで構成される電気経路には、第１検査端子３０１ａ、３０１ｂと第２検査端子２０１ａ、２０１ｂとの接続部分が２個所、直列に電気的に接続された状態にある。従って、第１検査端子と第２検査端子との接続抵抗Ｒ２３を１箇所のみで検出する場合と比較して、第１検査端子３０１ａ、３０１ｂと第２検査端子２０１ａ、２０１ｂとの接続状態（基板側入出力端子２０１ｓと実装部品側入出力端子３０１ｓとの接続状態）を精度よく検出することができる。
【００３３】
さらにまた、端子間抵抗検出部９１は、予め設定されたタイミングで第２検査端子２０１ａ、２０１ｂの端子間抵抗を検出するため、第１検査端子３０１ａ、３０１ｂと第２検査端子２０１ａ、２０１ｂとの接続状態（基板側入出力端子２０１ｓと実装部品側入出力端子３０１ｓとの接続状態）の経時変化を自動的に監視することができる。
【００３４】
また、本形態の実装構造体１には補正指令部９２が構成されているため、第１検査端子３０１ａ、３０１ｂと第２検査端子２０１ａ、２０１ｂとの接続状態（基板側入出力端子２０１ｓと実装部品側入出力端子３０１ｓとの接続状態）に応じた動作条件の補正を自動的に行なうことができる。
【００３５】
なお、第１検査端子３０１ａ，３０１ｂを短絡させるにあたっては、第１検査端子３０１ａ，３０１ｂを一つの大きな端子として形成してもよい。但し、第１検査端子３０１ａ，３０１ｂを実装部品側入出力端子３０１ｓと同サイズとした場合には、第１検査端子３０１ａ，３０１ｂでの接続が実装部品側入出力端子３０１ｓと同条件で行なわれるので、実装部品側入出力端子３０１ｓでの接続抵抗を精度よく監視することができる。
【００３６】
［実施の形態１の変形例］
図１（ｄ）、（ｅ）は各々、本発明の実施の形態１に係る実装構造体１において、第１検査端子を基板２の側に設け、第２検査端子を半導体ＩＣ３の側に設けたときの説明図である。なお、本例の基本的な構成は実施の形態１と同様であるため、共通する部分には同一の符号を付して図示し、それらの詳細な説明を省略する。
【００３７】
図１（ａ）、（ｄ）に示すように、本形態の実装構造体１は、図１（ｂ）、（ｃ）を参照して説明した形態と同様、基板２上に半導体ＩＣ３が実装された構造を有している。但し、本形態の実装構造体１においては、図１（ｂ）を参照して説明した形態と反対に、基板２の上面に、２つの第１検査端子２０１ｃ、２０１ｄ（第１検査端子対）と、第１検査端子２０１ｃ、２０１ｄを短絡させる短絡部２０５とが形成されている。また、半導体ＩＣ３の下面には、２つの第２検査端子３０１ｃ、３０１ｄ（第２検査端子対）が形成されている。第２検査端子３０１ｃ、３０１ｄは、実装部品側入出力端子３０１ｓと同時形成された端子であり、サイズなどは、実装部品側入出力端子３０１ｓと同一である。第１検査端子２０１ｃ、２０１ｄは、基板側入出力端子２０１ｓと同時形成された端子であり、サイズなどは、基板側入出力端子２０１ｓと同一である。
【００３８】
このように構成した基板２に半導体ＩＣ３を、例えば、異方性導電膜で実装すると、基板側入出力端子２０１ｓと実装部品側入出力端子３０１ｓとが１対１で接続し、第１検査端子２０１ｃ、２０１ｄと第２検査端子３０１ｃ、３０１ｄとが１対１で接続する。
【００３９】
図１（ｄ）、（ｅ）に示すように、半導体ＩＣ３には、２つの第２検査端子３０１ｃ、３０１ｄの接続抵抗Ｒ２３を検出する端子間抵抗検出部９１と、端子間抵抗検出部９１での検出結果に基づいて、電源生成部９３に対して、生成する定電位の電圧値を補正するように指令する補正指令部９２とが構成されている。その他の構成は、実施の形態１と略同様であるため、説明を省略する。
【００４０】
このように構成した実装構造体１でも、図１（ｂ）、（ｃ）を参照して説明した形態と同様、任意のタイミングで基板側入出力端子２０１ｓと実装部品側入出力端子３０１ｓとの接続状態を自動的にチェックすることができる。また、補正指令部９２によって、第１検査端子２０１ｃ、２０１ｄと第２検査端子３０１ｃ、３０１ｄとの接続状態（基板側入出力端子２０１ｓと実装部品側入出力端子３０１ｓとの接続状態）に応じた動作条件の補正を自動的に行なうことができる。
【００４１】
なお、本形態では、端子間抵抗検出部９１、補正指令部９２、および電源生成部９３が全て半導体ＩＣ３上に構成されていたが、基板２と半導体ＩＣ３とは各々に形成された端子を介して電気的に接続されているので、端子間抵抗検出部９１、補正指令部９２、および電源生成部９３の一部あるいは全部を基板２に構成してもよい。
【００４２】
［実施の形態２］
図２は、本発明の実施の形態２に係る実装構造体１の説明図であり、実装部品としてフレキシブル配線基板を基板２に実装した形態の説明図である。図２（ａ）は、本発明の実施の形態２に係る実装構造体１の要部を示す説明図であり、図２（ｂ）、（ｃ）は各々、本発明の実施の形態２に係る実装構造体１において、第１検査端子をフレキシブル配線基板４の側に設け、第２検査端子を基板２の側に設けたときの説明図である。なお、本形態の基本的な構成は実施の形態１と同様であるため、共通する部分には同一の符号を付して図示し、それらの詳細な説明を省略する。
【００４３】
図２（ａ）、（ｂ）に示すように、本形態の実装構造体１は、基板２上にフレキシブル配線基板４が実装された構造を有しており、フレキシブル配線基板４は、基板２上に形成された回路や配線、各種電極に定電位や信号を出力する。基板２の上面には複数の基板側入出力端子２０３ｓが形成されており、フレキシブル配線基板４の下面には、基板２側の基板側入出力端子２０３ｓの各々に接続される実装部品側入出力端子４０３ｓが形成されている。
【００４４】
本形態の実装構造体１において、フレキシブル配線基板４の下面には、２つの第１検査端子４０３ａ、４０３ｂ（第１検査端子対）と、第１検査端子４０３ａ、４０３ｂを短絡させる短絡部４０５が形成されている。また、基板２の上面には２つの第２検査端子２０３ａ、２０３ｂ（第２検査端子対）が形成されている。第１検査端子４０３ａ、４０３ｂは、実装部品側入出力端子４０３ｓと同時形成された端子であり、サイズなどは、実装部品側入出力端子４０３ｓと同一である。第２検査端子２０３ａ、２０３ｂは、基板側入出力端子２０３ｓと同時形成された端子であり、サイズなどは、基板側入出力端子２０３ｓと同一である。
【００４５】
このように構成した基板２にフレキシブル配線基板４を、例えば、異方性導電膜で実装すると、基板側入出力端子２０３ｓと実装部品側入出力端子４０３ｓとが１対１で接続し、第１検査端子４０３ａ、４０３ｂと第２検査端子２０３ａ、２０３ｂとが１対１で接続する。
【００４６】
図２（ｂ）、（ｃ）に示すように、基板２には、２つの第２検査端子２０３ａ、２０３ｂの端子間抵抗を検出する端子間抵抗検出部９１と、端子間抵抗検出部９１での検出結果に基づいて、電源生成部９３に対して、生成する定電位の電圧値を補正するように指令する補正指令部９２とが構成されている。その他の構成は、実施の形態１と同様であるため、説明を省略する。
【００４７】
このように構成した実装構造体１において、端子間抵抗検出部９１が第２検査端子２０３ａ、２０３ｂの端子間抵抗を検出すると、かかる検出結果は、第２検査端子２０３ａ、第１検査端子４０３ａ、短絡部４０５、第１検査端子４０３ｂ、および第２検査端子２０３ｂで構成される電気経路の抵抗である。従って、第２検査端子２０３ａ、２０３ｂの端子間抵抗を検出すれば、かかる検出結果は、第１検査端子４０３ａ、４０３ｂと第２検査端子２０３ａ、２０３ｂとの接続抵抗Ｒ２４に対応するので、同様に接続された基板側入出力端子２０３ｓと実装部品側入出力端子４０３ｓとの接続抵抗にも対応することになる。従って、本形態の実装構造体１によれば、任意のタイミングで基板側入出力端子２０３ｓと実装部品側入出力端子４０３ｓとの接続状態を自動的にチェックすることができる。
【００４８】
また、補正指令部９２によって、第１検査端子４０３ａ、４０３ｂと第２検査端子２０３ａ、２０３ｂとの接続状態（基板側入出力端子２０３ｓと実装部品側入出力端子４０３ｓとの接続状態）に応じた動作条件の補正を自動的に行なうことができる。
【００４９】
なお、本形態では、端子間抵抗検出部９１、補正指令部９２、および電源生成部９３が全て基板２上に構成されていたが、基板２とフレキシブル配線基板４とは、各々に形成された端子を介して電気的に接続されているので、端子間抵抗検出部９１、補正指令部９２、および電源生成部９３の一部あるいは全部をフレキブル配線基板４に構成してもよい。
【００５０】
［実施の形態２の変形例］
図２（ｄ）、（ｅ）は各々、本発明の実施の形態２に係る実装構造体１において、第１検査端子を基板２の側に設け、第２検査端子をフレキシブル配線基板４の側に設けたときの説明図である。なお、本例の基本的な構成は実施の形態１と同様であるため、共通する部分には同一の符号を付して図示し、それらの詳細な説明を省略する。
【００５１】
図２（ａ）、（ｄ）に示すように、本形態の実装構造体１は、実施の形態２と同様、基板２上にフレキシブル配線基板４が実装された構造を有している。但し、本形態の実装構造体１においては、図２（ｂ）、（ｃ）を参照して説明した形態と反対に、基板２の上面には、２つの第１検査端子２０３ｃ、２０３ｄ（第１検査端子対）と、第１検査端子２０３ｃ、２０３ｄを短絡させる短絡部２０６が形成されている。また、フレキシブル配線基板４の下面には、２つの第２検査端子４０３ｃ、４０３ｄ（第２検査端子対）が形成されている。第２検査端子４０３ｃ、４０３ｄは、実装部品側入出力端子４０３ｓと同時形成された端子であり、サイズなどは、実装部品側入出力端子４０３ｓと同一である。第１検査端子２０３ｃ、２０３ｄは、基板側入出力端子２０３ｓと同時形成された端子であり、サイズなどは、基板側入出力端子２０３ｓと同一である。
【００５２】
このように構成した基板２にフレキシブル配線基板４を、例えば、異方性導電膜で実装すると、基板側入出力端子２０３ｓと実装部品側入出力端子４０３ｓとが１対１で接続し、第１検査端子２０３ｃ、２０３ｄと第２検査端子４０３ｃ、４０３ｄとが１対１で接続する。
【００５３】
図２（ｄ）、（ｅ）に示すように、フレキシブル配線基板４には、各種電気素子や半導体ＩＣが実装されており、これらの電子部品によって、２つの第２検査端子４０３ｃ、４０３ｄの端子間抵抗を検出する端子間抵抗検出部９１と、端子間抵抗検出部９１での検出結果に基づいて、電源生成部９３に対して、生成する定電位の電圧値を補正するように指令する補正指令部９２とが構成されている。その他の構成は、実施の形態２と同様であるため、説明を省略する。
【００５４】
このように構成した実装構造体１でも、図２（ｂ）、（ｃ）を参照して説明した形態と同様、任意のタイミングで基板側入出力端子２０３ｓと実装部品側入出力端子４０３ｓとの接続状態を自動的にチェックすることができる。また、補正指令部９２によって、第１検査端子４０３ａ、４０３ｂと第２検査端子２０３ａ、２０３ｂとの接続状態（基板側入出力端子２０３ｓと実装部品側入出力端子４０３ｓとの接続状態）に応じた動作条件の補正を自動的に行なうことができる。
【００５５】
なお、本形態では、端子間抵抗検出部９１、補正指令部９２、および電源生成部９３が全てフレキシブル配線基板４上に構成されていたが、基板２とフレキシブル配線基板４とは、各々に形成された端子を介して電気的に接続されているので、端子間抵抗検出部９１、補正指令部９２、および電源生成部９３の一部あるいは全部を基板２に構成してもよい。
【００５６】
［実施の形態３］
図３は、本発明の実施の形態３に係る実装構造体１の説明図であり、実装部品として、半導体ＩＣ３およびフレキシブル配線基板４を基板２に実装した形態の説明図である。図３（ａ）は、本発明の実施の形態３に係る実装構造体１の要部を示す説明図であり、図３（ｂ）、（ｃ）は各々、本発明の実施の形態３に係る実装構造体１において、第１検査端子および第３検査端子を基板２の側に設け、第２検査端子を半導体ＩＣ３の側に設け、第４検査端子をフレキシブル配線基板４の側に設けたときの説明図である。なお、本形態の基本的な構成は実施の形態１、２と同様であるため、共通する部分には同一の符号を付して図示し、それらの詳細な説明を省略する。
【００５７】
図３（ａ）、（ｂ）に示すように、本形態の実装構造体１は、基板２上に半導体ＩＣ３およびフレキシブル配線基板４が実装された構造を有している。基板２の上面には、半導体ＩＣ３を実装するための複数の基板側入出力端子２０１ｓが形成されており、半導体ＩＣ３の下面には、基板２側の基板側入出力端子２０１ｓの各々に接続される実装部品側入出力端子３０１ｓが形成されている。また、基板２の上面には、フレキシブル配線基板４を実装するための複数の基板側入出力端子２０３ｓが形成されており、フレキシブル配線基板４の下面には、基板２側の基板側入出力端子２０３ｓの各々に接続される実装部品側入出力端子４０３ｓが形成されている。
【００５８】
本形態の実装構造体１において、基板２の上面には、半導体ＩＣ３が実装される領域に２つの第１検査端子２０１ｅ、２０１ｆ（第１検査端子対）が形成され、半導体ＩＣ３の下面には、２つの第２検査端子３０１ｅ、３０１ｆ（第２検査端子対）が形成されている。第２検査端子３０１ｅ、３０１ｆは、実装部品側入出力端子３０１ｓと同時形成された端子であり、サイズなどは、実装部品側入出力端子３０１ｓと同一である。第１検査端子２０１ｅ、２０１ｆは、基板側入出力端子２０１ｓと同時形成された端子であり、サイズなどは、基板側入出力端子２０１ｓと同一である。
【００５９】
基板２の上面には、フレキシブル配線基板４が実装される領域に２つの第３検査端子２０３ｅ、２０３ｆ（第３検査端子対）が形成され、２つの第３検査端子２０３ｅ、２０３ｆは各々、基板２上で第１検査端子２０１ｅ、２０１ｆに各々接続されている。フレキシブル配線基板４の下面には、２つの第４検査端子４０３ｅ、４０３ｆ（第４検査端子対）と、第４検査端子４０３ｅ、４０３ｆを短絡させる短絡部４０５とが形成されている。第４検査端子４０３ｅ、４０３ｆは、実装部品側入出力端子４０３ｓと同時形成された端子であり、サイズなどは、実装部品側入出力端子４０３ｓと同一である。第３検査端子２０３ｅ、２０３ｆは、基板側入出力端子２０３ｓと同時形成された端子であり、サイズなどは、基板側入出力端子２０３ｓと同一である。
【００６０】
このように構成した基板２に半導体ＩＣ３およびフレキシブル配線基板４を、例えば、異方性導電膜で実装すると、基板側入出力端子２０３ｓと、半導体ＩＣ３の実装部品側入出力端子３０１ｓとが１対１で接続するとともに、基板側入出力端子２０３ｓとフレキシブル配線基板４の実装部品側入出力端子４０３ｓとが１対１で接続する。また、第１検査端子２０１ｅ、２０１ｆと第２検査端子３０１ｅ、３０１ｆとが１対１で接続するとともに、第３検査端子２０３ｅ、２０３ｆと第４検査端子４０３ｅ、４０３ｆとが１対１で接続する。このため、２つの第１検査端子２０１ｅ、２０１ｆは、第３検査端子２０３ｅ、第４検査端子４０３ｅ、短絡部４０５、第４検査端子４０３ｆ、および第３検査端子２０３ｆを介して導電接続し、半導体ＩＣ３の側からみると基板２の側で短絡した状態となる。
【００６１】
図３（ｂ）、（ｃ）に示すように、半導体ＩＣ３には、２つの第２検査端子３０１ｅ、３０１ｆの端子間抵抗を検出する端子間抵抗検出部９１と、端子間抵抗検出部９１での検出結果に基づいて、電源生成部９３に対して、生成する定電位の電圧値を補正するように指令する補正指令部９２とが構成されている。その他の構成は、実施の形態１、２と同様であるため、説明を省略する。
【００６２】
このように構成した実装構造体１において、端子間抵抗検出部９１が第２検査端子３０１ｅ、３０１ｆの端子間抵抗を検出すると、かかる検出結果は、第２検査端子３０１ｅ、第１検査端子２０１ｅ、第３検査端子２０３ｅ、第４検査端子４０３ｅ、短絡部４０５、第４検査端子４０３ｆ、第３検査端子２０３ｆ、第１検査端子２０１ｆ、および第２検査端子３０１ｆで構成される電気経路の抵抗に対応する。従って、第２検査端子３０１ｅ、３０１ｆの端子間抵抗を検出すれば、第１検査端子２０１ｅ、２０１ｆと第２検査端子３０１ｅ、３０１ｆとの接続抵抗Ｒ２３と、第３検査端子２０３ｅ、２０３ｆと第４検査端子４０３ｅ、４０３ｆとの接続抵抗Ｒ２４との和がわかる。従って、基板側入出力端子２０１ｓと実装部品側入出力端子３０１ｓとの接続状態、および基板側入出力端子２０３ｓと実装部品側入出力端子４０３ｓとの接続状態の双方を監視することができる。また、補正指令部９２によって、基板側入出力端子２０１ｓと実装部品側入出力端子３０１ｓとの接続状態、および基板側入出力端子２０３ｓと実装部品側入出力端子４０３ｓとの接続状態に応じた動作条件の補正を自動的に行なうことができる。
【００６３】
なお、本形態では、端子間抵抗検出部９１、補正指令部９２、および電源生成部９３が全て半導体ＩＣ３に構成されていたが、フレキシブル配線基板４、基板２および半導体ＩＣ３は、各々に形成された端子を介して電気的に接続されているので、端子間抵抗検出部９１、補正指令部９２、および電源生成部９３の一部あるいは全部をフレキブル配線基板４や基板２に構成してもよい。
【００６４】
（実施の形態３の変形例）
図３（ｄ）、（ｅ）は各々、本発明の実施の形態３に係る実装構造体１において、第１検査端子および第３検査端子を基板２の側に設け、第２検査端子をフレキシブル配線基板４の側に設け、第４検査端子を半導体ＩＣ３の側に設けたときの説明図である。なお、本例の基本的な構成は実施の形態１と同様であるため、共通する部分には同一の符号を付して図示し、それらの詳細な説明を省略する。
【００６５】
図３（ａ）、（ｄ）に示すように、本形態の実装構造体１も、図３（ｂ）、（ｃ）を参照して説明した形態と同様、基板２上に半導体ＩＣ３およびフレキシブル配線基板４が実装された構造を有している。但し、本形態の実装構造体１においては、図３（ｂ）、（ｃ）を参照して説明した形態と反対に、基板２の上面には、フレキシブル配線基板４が実装される領域に２つの第１検査端子２０３ｇ、２０３ｈ（第１検査端子対）が形成され、フレキシブル配線基板４の下面には、２つの第２検査端子４０３ｇ、４０３ｈ（第２検査端子対）が形成されている。第２検査端子４０３ｇ、４０３ｈは、実装部品側入出力端子４０３ｓと同時形成された端子であり、サイズなどは、実装部品側入出力端子４０３ｓと同一である。また、第１検査端子２０３ｇ、２０３ｈは、基板側入出力端子２０３ｓと同時形成された端子であり、サイズなどは、基板側入出力端子２０３ｓと同一である。
【００６６】
また、基板２の上面には、半導体ＩＣ３が実装される領域に２つの第３検査端子２０１ｇ、２０１ｈ（第３検査端子対）が形成され、２つの第３検査端子２０１ｇ、２０１ｈは各々、基板２上で第１検査端子２０３ｇ、２０３ｈに各々接続されている。半導体ＩＣ３の下面には、２つの第４検査端子３０１ｇ、３０１ｈ（第４検査端子対）と、第４検査端子３０１ｇ、３０１ｈを短絡させる短絡部３０５とが形成されている。第４検査端子３０１ｇ、３０１ｈは、実装部品側入出力端子３０１ｓと同時形成された端子であり、サイズなどは、実装部品側入出力端子３０１ｓと同一である。また、第３検査端子２０１ｇ、２０１ｈは、基板側入出力端子２０１ｓと同時形成された端子であり、サイズなどは、基板側入出力端子２０１ｓと同一である。その他の構成は、実施の形態３と同様であるため、説明を省略する。
【００６７】
このように構成した基板２に半導体ＩＣ３およびフレキシブル配線基板４を、例えば、異方性導電膜で実装すると、基板側入出力端子２０１ｓと、半導体ＩＣ３の実装部品側入出力端子３０１ｓとが１対１で接続するとともに、基板側入出力端子２０３ｓとフレキシブル配線基板４の実装部品側入出力端子４０３ｓとが１対１で接続する。また、第１検査端子２０３ｇ、２０３ｈと第２検査端子４０３ｇ、４０３ｈとが１対１で接続するとともに、第３検査端子２０１ｇ、２０１ｈと第４検査端子３０１ｇ、３０１ｈとが１対１で接続する。このため、２つの第１検査端子２０３ｇ、２０３ｈは、第３検査端子２０１ｇ、第４検査端子３０１ｇ、短絡部３０５、第４検査端子３０１ｈ、第３検査端子２０１ｈを介して導電接続し、フレキシブル配線基板４からみると基板２の側で短絡した状態となる。
【００６８】
図３（ｄ）、（ｅ）に示すように、フレキシブル配線基板４には、各種電気素子や半導体ＩＣ３が実装されており、これらの電子部品によって、２つの第２検査端子４０３ｇ、４０３ｈの端子間抵抗を検出する端子間抵抗検出部９１と、端子間抵抗検出部９１での検出結果に基づいて、電源生成部９３に対して、生成する定電位の電圧値を補正するように指令する補正指令部９２とが構成されている。その他の構成は、実施の形態１、２と同様であるため、説明を省略する。
【００６９】
このように構成した実装構造体１では、端子間抵抗検出部９１が第２検査端子４０３ｇ、４０３ｈの端子間抵抗を検出すると、かかる検出結果によって、第１検査端子２０３ｇ、２０３ｈと第２検査端子４０３ｇ、４０３ｈとの接続抵抗と、第３検査端子２０１ｇ、２０１ｈと第４検査端子３０１ｇ、３０１ｈの接続抵抗との和がわかる。従って、基板側入出力端子２０１ｓと実装部品側入出力端子３０１ｓとの接続状態、および基板側入出力端子２０３ｓと実装部品側入出力端子４０３ｓとの接続状態の双方を監視することができる。
【００７０】
このように、本形態の実装構造体１によれば、実施の形態２と同様、任意のタイミングで、基板側入出力端子２０１ｓと実装部品側入出力端子３０１ｓとの接続状態、および基板側入出力端子２０３ｓと実装部品側入出力端子４０３ｓとの接続状態を自動的にチェックすることができる。それ故、補正指令部９２によって、基板側入出力端子２０１ｓと実装部品側入出力端子３０１ｓとの接続状態、および基板側入出力端子２０３ｓと実装部品側入出力端子４０３ｓとの接続状態に応じた動作条件の補正を自動的に行なうことができる。
【００７１】
なお、本形態では、端子間抵抗検出部９１、補正指令部９２、および電源生成部９３が全てフレキシブル配線基板４に構成されていたが、フレキシブル配線基板４、基板２および半導体ＩＣ３は、各々に形成された端子を介して電気的に接続されているので、端子間抵抗検出部９１、補正指令部９２、および電源生成部９３の一部あるいは全部を基板２や半導体ＩＣ３に構成してもよい。
【００７２】
［実施の形態４］
図４は、本発明の実施の形態４に係る実装構造体１の説明図であり、実装部品として、半導体ＩＣ３およびフレキシブル配線基板４を基板２に実装した形態の説明図である。図４（ａ）は、本発明の実施の形態４に係る実装構造体１の要部を示す説明図であり、図４（ｂ）、（ｃ）は各々、本発明の実施の形態４に係る実装構造体１において、２組の第１検査端子および第３検査端子を基板２の側に設け、２組の第２検査端子を半導体ＩＣ３の側に設け、第４検査端子をフレキシブル配線基板４に設けたときの説明図である。なお、本形態の基本的な構成は実施の形態１〜３と同様であるため、共通する部分には同一の符号を付して図示し、それらの詳細な説明を省略する。
【００７３】
図４（ａ）、（ｂ）に示すように、本形態の実装構造体１は、実施の形態３と同様、基板２上に半導体ＩＣ３およびフレキシブル配線基板４が実装された構造を有している。
【００７４】
本形態の実装構造体１において、基板２の上面には、半導体ＩＣ３が実装される領域に、２つの第１検査端子２０１ｅ、２０１ｆからなる第１組目の第１検査端子対と、２つの第１検査端子２０１ｃ、２０１ｄからなる第２組目の第１検査端子対が形成されている。また、基板２の上面において、フレキシブル配線基板４が実装される領域には、２つの第３検査端子２０３ｅ、２０３ｆからなる第３検査端子対が形成され、２つの第３検査端子２０３ｅ、２０３ｆは各々基板２上において、第１組目の第１検査端子２０１ｅ、２０１ｆに接続されている。さらに、基板２の上面には、第２組目の第１検査端子２０１ｃ、２０１ｄを基板２上で短絡させる短絡部２０５が形成されている。第１検査端子２０１ｃ、２０１ｄ、２０１ｅ、２０１ｆは、基板側入出力端子２０１ｓと同時形成された端子であり、サイズなどは、基板側入出力端子２０１ｓと同一である。第３検査端子２０３ｅ、２０３ｆは、基板側入出力端子２０３ｓと同時形成された端子であり、サイズなどは、基板側入出力端子２０３ｓと同一である。
【００７５】
半導体ＩＣ３の下面には、２つの第２検査端子３０１ｅ、３０１ｆからなる第１組目の第２検査端子対と、２つの第２検査端子３０１ｃ、３０１ｄからなる第２組目の第２検査端子対が形成されている。第２検査端子３０１ｃ、３０１ｄ、３０１ｅ、３０１ｆは、実装部品側入出力端子３０１ｓと同時形成された端子であり、サイズなどは、実装部品側入出力端子３０１ｓと同一である。
【００７６】
フレキシブル配線基板４の下面には、２つの第４検査端子４０３ｅ、４０３ｆからなる第４検査端子対と、第４検査端子４０３ｅ、４０３ｆを短絡させる短絡部４０５とが形成されている。第４検査端子４０３ｅ、４０３ｆは、実装部品側入出力端子４０３ｓと同時形成された端子であり、サイズなどは、実装部品側入出力端子４０３ｓと同一である。
【００７７】
このように構成した基板２に半導体ＩＣ３およびフレキシブル配線基板４を、例えば、異方性導電膜で実装すると、基板側入出力端子２０１ｓと、半導体ＩＣ３の実装部品側入出力端子３０１ｓとが１対１で接続するとともに、基板側入出力端子２０３ｓとフレキシブル配線基板４の実装部品側入出力端子４０３ｓとが１対１で接続する。また、第１検査端子２０１ｃ、２０１ｄ、２０１ｅ、２０１ｆと、第２検査端子３０１ｃ、３０１ｄ、３０１ｅ、３０１ｆとが１対１で接続するとともに、第３検査端子２０３ｅ、２０３ｆと第４検査端子４０３ｅ、４０３ｆとが１対１で接続する。このため、２組の第１検査端子対のうち、第１組目の第１検査端子２０１ｅ、２０１ｆは、第３検査端子２０３ｅ、第４検査端子４０３ｅ、短絡部４０５、第４検査端子４０３ｆ、第３検査端子２０３ｆを介して導電接続し、半導体ＩＣ３からみると、基板２の側で短絡した状態にある。また、第２組目の第１検査端子２０１ｃ、２０１ｄは、基板２に形成された短絡部２０５により、基板２の側で短絡した状態にある。
【００７８】
図４（ｂ）、（ｃ）に示すように、半導体ＩＣ３には、２組の第２検査端子３０１ｃ、３０１ｄ、３０１ｅ、３０１ｆの端子間抵抗を各組毎に検出する端子間抵抗検出部９１が形成されており、かかる端子間抵抗検出部９１は、第２検査端子３０１ｃ、３０１ｄ、３０１ｅ、３０１ｆの各組毎の端子間抵抗の検出結果を記憶しておく抵抗検出結果記憶部９１０を備えている。また、本形態の実装構造体１では、半導体ＩＣ３には、端子間抵抗検出部９１での検出結果に基づいて、電源生成部９３に対して、生成する定電位の電圧値を補正するように指令する補正指令部９２が構成されている。
【００７９】
ここで、端子間抵抗検出部９１が第１組目の第２検査端子３０１ｅ、３０１ｆの端子間抵抗を検出した結果によれば、第２検査端子３０１ｅ、３０１ｆと第１検査端子２０１ｅ、２０１ｆとの接続抵抗Ｒ２３と、第３検査端子２０３ｅ、２０３ｆと第４検査端子４０３ｅ、４０３ｆとの接続抵抗Ｒ２４との和がわかる。それ故、基板２と半導体ＩＣ３との間での基板側入出力端子２０１ｓと実装部品側入出力端子３０１ｓとの接続状態、および基板２とフレキシブル配線基板４との間での基板側入出力端子２０３ｓと実装部品側入出力端子４０３ｓとの接続状態を一括して監視することができる。
【００８０】
また、端子間抵抗検出部９１が第２組目の第２検査端子３０１ｃ、３０１ｄの端子間抵抗を検出した結果によれば、第２検査端子３０１ｅ、３０１ｆと第１検査端子２０１ｅ、２０１ｆとの接続抵抗Ｒ２３がわかる。それ故、基板２と半導体ＩＣ３との間での基板側入出力端子２０１ｓと実装部品側入出力端子３０１ｓとの接続状態を一括して監視することができる。
【００８１】
さらに、端子間抵抗検出部９１が第１組目の第２検査端子３０１ｅ、３０１ｆの端子間抵抗を検出した結果と、端子間抵抗検出部９１が第２組目の第２検査端子３０１ｃ、３０１ｄの端子間抵抗を検出した結果との差を求めれば、第３検査端子２０３ｅ、２０３ｆと第４検査端子４０３ｅ、４０３ｆとの接続抵抗Ｒ２４がわかる。それ故、基板２とフレキシブル配線基板２との間での基板側入出力端子２０３ｓと実装部品側入出力端子４０３ｓとの接続状態を監視することができる。
【００８２】
［実施の形態４の変形例］
図４（ｄ）、（ｅ）は各々、本発明の実施の形態４に係る実装構造体１において、２組の第１検査端子および第３検査端子を基板２の側に設け、２組の第２検査端子をフレキシブル配線基板４の側に設け、第４検査端子を半導体ＩＣ３の側に設けたときの説明図である。なお、本例の基本的な構成は実施の形態１と同様であるため、共通する部分には同一の符号を付して図示し、それらの詳細な説明を省略する。
【００８３】
図４（ａ）、（ｄ）に示すように、本形態の実装構造体１は、実施の形態３、４と同様、基板２上に半導体ＩＣ３およびフレキシブル配線基板４が実装された構造を有している。但し、本形態の実装構造体１においては、図４（ｂ）、（ｃ）を参照して説明した形態と反対に、基板２の上面には、フレキシブル配線基板４が実装される領域に、２つの第１検査端子２０３ｇ、２０３ｈからなる第１組目の第１検査端子対と、２つの第１検査端子２０３ｃ、２０３ｄからなる第２組目の第１検査端子対が形成されている。また、基板２の上面において、半導体ＩＣ３が実装される領域には、２つの第３検査端子２０１ｇ、２０１ｈからなる第３検査端子対が形成され、２つの第３検査端子２０１ｇ、２０１ｈは各々、基板２上で第１組目の第１検査端子２０３ｇ、２０３ｈに接続されている。さらに、基板２の上面には、第２組目の第１検査端子２０３ｇ、２０３ｈを短絡させる短絡部２０６が形成されている。第１検査端子２０３ｃ、２０３ｄ、２０３ｇ、２０３ｈは、基板側入出力端子２０３ｓと同時形成された端子であり、サイズなどは、基板側入出力端子２０３ｓと同一である。第３検査端子２０１ｇ、２０１ｈは、基板側入出力端子２０１ｓと同時形成された端子であり、サイズなどは、基板側入出力端子２０１ｓと同一である。
【００８４】
フレキシブル配線基板３の下面には、２つの第２検査端子４０３ｇ、４０３ｈからなる第１組目の第２検査端子対と、２つの第２検査端子４０３ｃ、４０３ｄからなる第２組目の第２検査端子対が形成されている。第２検査端子４０３ｃ、４０３ｄ、４０３ｇ、４０３ｈは、実装部品側入出力端子４０３ｓと同時形成された端子であり、サイズなどは、実装部品側入出力端子４０３ｓと同一である。
【００８５】
半導体ＩＣ３の下面には、２つの第４検査端子３０１ｇ、３０１ｈからなる第４検査端子対と、第４検査端子３０１ｇ、３０１ｈを短絡させる短絡部３０５とが形成されている。第４検査端子３０１ｇ、３０１ｈは、実装部品側入出力端子３０１ｓと同時形成された端子であり、サイズなどは、実装部品側入出力端子３０１ｓと同一である。
【００８６】
このように構成した基板２に半導体ＩＣ３およびフレキシブル配線基板４を、例えば、異方性導電膜で実装すると、基板側入出力端子２０３ｓと、半導体ＩＣ３の実装部品側入出力端子４０３ｓとが１対１で接続するとともに、基板側入出力端子２０３ｓとフレキシブル配線基板４の実装部品側入出力端子４０３ｓとが１対１で接続する。また、第１検査端子２０３ｃ、２０３ｄ、２０３ｇ、２０３ｈと、第２検査端子４０３ｃ、４０３ｄ、４０３ｇ、４０３ｈとが１対１で接続するとともに、第３検査端子２０１ｇ、２０１ｈと第４検査端子３０１ｇ、３０１ｈとが１対１で接続する。このため、第１組目の第１検査端子２０３ｇ、２０３ｈは、第３検査端子２０１ｇ、第４検査端子３０１ｇ、短絡部３０５、第４検査端子３０１ｈ、第３検査端子２０１ｈを介して導電接続し、フレキシブル配線基板４からみたとき基板２の側で短絡した状態にある。また、第２組目の第１検査端子２０３ｃ、２０３ｄは、基板２に形成された短絡部２０６により、基板２の側で短絡した状態にある。
【００８７】
図４（ｄ）、（ｅ）に示すように、フレキシブル配線基板４には、各種電気素子や半導体ＩＣ３が実装されており、これらの電子部品によって、２つの第２検査端子４０３ｇ、４０３ｈの端子間抵抗、および２つの第２検査端子４０３ｃ、４０３ｄの端子間抵抗を検出する端子間抵抗検出部９１と、端子間抵抗検出部９１での検出結果に基づいて、基板２、フレキシブル配線基板４および半導体ＩＣ３での動作条件を補正する補正指令部９２と、電源生成部９３とが構成されている。その他の構成は、実施の形態４と同様であるため、説明を省略する。
【００８８】
このように構成した場合も、第２検査端子４０３ｇ、４０３ｈの端子間抵抗の検出結果に基づいて、基板２と半導体ＩＣ３との間での基板側入出力端子２０１ｓと実装部品側入出力端子３０１ｓとの接続状態、および基板２とフレキシブル配線基板２との間での基板側入出力端子２０３ｓと実装部品側入出力端子４０３ｓとの接続状態を一括して監視することができる。また、第２検査端子４０３ｃ、４０３ｄの端子間抵抗の検出結果に基づいて、基板２とフレキシブル配線基板３との間での基板側入出力端子２０３ｓと実装部品側入出力端子４０３ｓとの接続状態を監視することができる。さらに、第２検査端子４０３ｇ、４０３ｈの端子間抵抗の検出結果と、第２検査端子４０３ｃ、４０３ｄの端子間抵抗の検出結果との差に基づいて、基板２と半導体ＩＣ３との間での基板側入出力端子２０１ｓと実装部品側入出力端子３０１ｓとの接続状態を監視することができる。
【００８９】
［電気光学装置への適用例１］
（全体構成）
図５は、本発明に係る実装構造体を備えた電気光学装置（液晶装置）において、第１基板（素子基板／電気光学装置用基板）の電気的な構成を示す等価回路図である。図６（ａ）、（ｂ）は各々、図５に示す電気光学装置をその上に形成された各構成要素と共に対向基板の側から見た平面図、およびそのＩ−Ｉ′断面図である。
【００９０】
図５に示すように、本形態の電気光学装置１００は液晶装置であり、後述する第１基板１０（素子基板／電気光学装置用基板）において、画素領域１０ｂには複数の画素１００ａがマトリクス状に形成されている。複数の画素１００ａの各々には、画素電極１０９、および画素電極１０９を制御するための画素スイッチング用の薄膜トランジスタ３０ａ（画素トランジスタ）が形成されており、かかる薄膜トランジスタ３０ａは、アモルファスシリコン膜、ポリシリコン膜、単結晶シリコン層を能動層として備えている。
【００９１】
第１基板１０には、画素領域１０ｂの外側に、データ線駆動回路および走査線駆動回路などを内蔵した駆動用ＩＣとしての半導体ＩＣ３が実装されているとともに、第１基板１０の端部にはフレキシブル配線基板４が実装されている。
【００９２】
第１基板１０において、半導体ＩＣ３のデータ線駆動回路からはデータ線１０６ａが延在しており、かかるデータ線１０６ａは、薄膜トランジスタ３０ａのソースに電気的に接続されている。データ線駆動回路は、データ線１０６ａに画像信号を線順次で供給する。半導体ＩＣ３の走査線駆動回路からは走査線１０３ａが延在しており、かかる走査線１０３ａは、薄膜トランジスタ３０ａのゲートに電気的に接続されている。走査線駆動回路は、走査線１０３ａに走査信号を線順次で供給する。薄膜トランジスタ３０ａのドレインには画素電極１０９が電気的に接続されている。かかる電気光学装置１００では、薄膜トランジスタ３０ａを一定期間だけそのオン状態とすることにより、データ線１０６ａから供給される画像信号を各画素１００ａの液晶容量５０ａに所定のタイミングで書き込む。液晶容量５０ａに書き込まれた所定レベルの画像信号は、第１基板１０に形成された画素電極１０９と、後述する対向基板の共通電極との間で一定期間保持される。共通電極には共通電位Ｖcomが印加されている。
【００９３】
画素電極１０９と共通電極との間には保持容量１６０が形成されており、画素電極１０９の電圧は、例えば、ソース電圧が印加された時間よりも３桁も長い時間だけ保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い表示を行うことのできる電気光学装置１００が実現される。本形態では、保持容量１６０を構成するにあたって、走査線１０３ａと並行するように容量線１０３ｂが形成されているが、前段の走査線１０３ａとの間に保持容量１６０が形成される場合もある。
【００９４】
図６（ａ）、（ｂ）において、電気光学装置１００は、具体的には、素子基板としての第１基板１０の上にシール部９０が矩形枠状に設けられており、シール部９０によって、対向基板としての第２基板２０と、第１基板１０とが貼り合わされている。第２基板２０とシール部９０とは略同一の輪郭を備えており、シール部９０で囲まれた領域内に液晶層５０が保持されている。液晶層５０は、例えば一種または数種のネマティック液晶を混合したものなどからなる。また、シール部９０は一部が途切れており、かかる途切れ部分を利用して、シール部９０で囲まれた領域内に液晶が充填された後、途切れ部分は封止材１０７で塞がれる。
【００９５】
第１基板１０は、第２基板２０より大きく、第２基板２０の基板縁から張り出す張り出し領域１１を備えている。かかる張り出し領域１１には、データ線駆動回路および走査線駆動回路を内蔵する半導体ＩＣ３が実装されているとともに、第１基板１０と外部回路との電気的な接続を行なうフレキシブル配線基板４が実装されている。
【００９６】
第１基板１０には、画素電極１０９がマトリクス状に形成されている。これに対して、第２基板２０には、シール部９０の内側領域に遮光性材料からなる額縁２３ｂが形成され、その内側が画像表示領域１０ａとされている。第２基板２０には共通電極２１などが形成されている。シール部９０の角部分には第１基板１０と第２基板２０との間で電気的な接続を行なうための基板間導通部１９０が配置されており、共通電極２１には、基板間導通部１９０を介して第１基板１０の側から共通電位Ｖcomが供給される。なお、フリンジフィールドスイッチング（ＦＦＳ（Fringe Field Switching））モードの液晶装置の場合、共通電極は、画素電極１０９と同様、第１基板１０上に形成される。
【００９７】
このように構成した電気光学装置１００において、画像表示領域１０ａは、図５を参照して説明した画素領域１０ｂと重なる領域であるが、画素領域１０ｂの外周に沿って、表示に直接寄与しないダミーの画素が形成される場合があり、この場合、画素領域１０ｂのうち、ダミーの画素を除いた領域によって画像表示領域１０ａが構成される。
【００９８】
かかる電気光学装置１００では、第１基板１０、半導体ＩＣ３およびフレキシブル配線基板４によって実装構造体１が構成されており、第１基板１０は、図１〜図４を参照して説明した基板２に相当する。
【００９９】
かかる実装構造体１においては、第１基板１０に半導体ＩＣ３およびフレキシブル配線基板４が実装されていることから、図４を参照して説明した実施の形態４の構成を適用することができる。例えば、図４（ｂ）、（ｃ）を参照して説明した構成を採用した場合、第１基板１０の上面には、半導体ＩＣ３が実装される領域に、２つの第１検査端子２０１ｅ、２０１ｆからなる第１組目の第１検査端子対と、２つの第１検査端子２０１ｃ、２０１ｄからなる第２組目の第１検査端子対が形成される。また、基板２の上面において、フレキシブル配線基板４が実装される領域には、２つの第３検査端子２０３ｅ、２０３ｆからなる第３検査端子対が形成され、２つの第３検査端子２０３ｅ、２０３ｆは各々基板２上において、第１組目の第１検査端子２０１ｅ、２０１ｆに接続される。さらに、基板２の上面には、第２組目の第１検査端子２０１ｃ、２０１ｄを基板２上で短絡させる短絡部２０５が形成される。
【０１００】
半導体ＩＣ３の下面には、２つの第２検査端子３０１ｅ、３０１ｆからなる第１組目の第２検査端子対と、２つの第２検査端子３０１ｃ、３０１ｄからなる第２組目の第２検査端子対が形成される。フレキシブル配線基板４の下面には、２つの第４検査端子４０３ｅ、４０３ｆからなる第４検査端子対と、第４検査端子４０３ｅ、４０３ｆを短絡させる短絡部４０５とが形成される。
【０１０１】
そして、第１基板１０に半導体ＩＣ３およびフレキシブル配線基板４を、例えば、異方性導電膜で実装すると、基板側入出力端子２０１ｓと、半導体ＩＣ３の実装部品側入出力端子３０１ｓとが１対１で接続するとともに、基板側入出力端子２０３ｓとフレキシブル配線基板４の実装部品側入出力端子４０３ｓとが１対１で接続する。また、第１検査端子２０１ｃ、２０１ｄ、２０１ｅ、２０１ｆと、第２検査端子３０１ｃ、３０１ｄ、３０１ｅ、３０１ｆとが１対１で接続するとともに、第３検査端子２０３ｅ、２０３ｆと第４検査端子４０３ｅ、４０３ｆとが１対１で接続する。このため、２組の第１検査端子対のうち、第１組目の第１検査端子２０１ｅ、２０１ｆは、第３検査端子２０３ｅ、第４検査端子４０３ｅ、短絡部４０５、第４検査端子４０３ｆ、第３検査端子２０３ｆを介して導電接続し、半導体ＩＣ３からみると、第１基板１０の側で短絡した状態にある。また、第２組目の第１検査端子２０１ｃ、２０１ｄは、第１基板１０に形成された短絡部２０５により、第１基板１０の側で短絡した状態にある。
【０１０２】
また、半導体ＩＣ３には、図４（ｂ）、（ｃ）に示すように、２組の第２検査端子３０１ｃ、３０１ｄ、３０１ｅ、３０１ｆの端子間抵抗を各組毎に検出する端子間抵抗検出部９１と、端子間抵抗検出部９１での検出結果に基づいて、電源生成部９３に対して、生成する定電位の電圧値を補正するように指令する補正指令部９２とが構成される。
【０１０３】
このように構成した実装構造体１においては、例えば、第１組目の第２検査端子３０１ｅ、３０１ｆの端子間抵抗を検出した結果、端子間抵抗が増大している場合には、電源生成部９３で生成する定電位、例えば、共通電位Ｖcomの電圧値を補正するため、端子間抵抗が増大した場合でも、品位の高い画像を常に表示することができる。
【０１０４】
なお、端子間抵抗検出部９１、補正指令部９２、および電源生成部９３の一部あるいは全部をフレキシブル配線基板４の側に構成してもよい。また、電気光学装置１００に対しては、図４（ｄ）、（ｅ）を参照して説明した構成や、実施の形態１乃至３に係る構成を適用してもよい。
【０１０５】
［電気光学装置への適用例２］
図７は、本発明に係る実装構造体を備えた別の電気光学装置（液晶装置）において、第１基板（素子基板／電気光学装置用基板）の電気的な構成を示す等価回路図である。図８（ａ）、（ｂ）は各々、図７に示す電気光学装置をその上に形成された各構成要素と共に対向基板の側から見た平面図、およびそのＨ−Ｈ′断面図である。なお、本例の電気光学装置の構成は、図５および図６を参照して説明した例と同様であるため、共通する部分には同一の符号を付して図示し、それらの詳細な説明を省略する。
【０１０６】
図７および図８に示すように、本形態の電気光学装置１００も液晶装置であり、素子基板としての第１基板１０と、対向基板としての第２基板２０との間に液晶層５０が保持されている。かかる構成の電気光学装置１００でも、共通電極２１には共通電位Ｖcomが印加されている。本形態において、薄膜トランジスタ３０ａは、ポリシリコン膜あるいは単結晶シリコン層を能動層として備えている。このため、本形態の電気光学装置１００では、薄膜トランジスタ３０ａと同時形成された薄膜トランジスタなどを用いてデータ線駆動回路１０１および走査線駆動回路１０４が構成されている。このため、本形態では、第１基板１０とフレキシブル配線基板４とによって実装構造体１が構成されている。
【０１０７】
このため、本形態の実装構造体１においては、図２を参照して説明した実施の形態２の構成を適用することができる。例えば、図２（ｄ）、（ｅ）を参照して説明した構成を採用した場合、第１基板１０の上面には、２つの第１検査端子２０３ｃ、２０３ｄ（第１検査端子対）と、第１検査端子２０３ｃ、２０３ｄを短絡させる短絡部２０６とが形成される。また、フレキシブル配線基板４の下面には、２つの第２検査端子４０３ｃ、４０３ｄ（第２検査端子対）が形成される。このように構成した基板２にフレキシブル配線基板４を、例えば、異方性導電膜で実装すると、基板側入出力端子２０３ｓと実装部品側入出力端子４０３ｓとが１対１で接続し、第１検査端子２０３ｃ、２０３ｄと第２検査端子４０３ｃ、４０３ｄとが１対１で接続する。
【０１０８】
また、フレキシブル配線基板４の側には、図２（ｄ）、（ｅ）に示すように、第２検査端子４０３ｃ、４０３ｄの端子間抵抗を検出する端子間抵抗検出部９１と、端子間抵抗検出部９１での検出結果に基づいて、電源生成部９３に対して、生成する定電位の電圧値を補正するように指令する補正指令部９２とが構成される。
【０１０９】
このように構成した実装構造体１においては、第２検査端子４０３ｃ、４０３ｄの端子間抵抗を検出した結果、端子間抵抗が増大している場合には、電源生成部９３で生成する定電位、例えば、共通電位Ｖcomの電圧値を補正するため、端子間抵抗が増大した場合でも、品位の高い画像を常に表示することができる。
【０１１０】
なお、端子間抵抗検出部９１、補正指令部９２、および電源生成部９３の一部あるいは全部を第１基板１０の側に構成してもよい。また、電気光学装置１００に対しては、図２（ａ）、（ｂ）を参照して説明した構成を適用してもよい。
【０１１１】
［電気光学装置への適用例３］
以下、本発明を有機エレクトロルミネッセンス装置に適用した例を説明する。なお、以下の説明では、図５〜図８を参照して説明した電気光学装置との対応がわかりやすいように、可能な限り、対応する部分には同一の符号を付して説明する。
【０１１２】
図９は、本発明に係る実装構造体を備えた電気光学装置（有機エレクトロルミネッセンス装置）の電気的構成を示すブロック図である。図１０（ａ）、（ｂ）は各々、図９に示す電気光学装置をその上に形成された各構成要素と共に対向基板の側から見た平面図、およびそのＪ−Ｊ′断面図である。
【０１１３】
図９に示す電気光学装置１００は、有機エレクトロルミネッセンス装置であり、第１基板１０上には、複数の走査線１０３ａと、走査線１０３ａに対して交差する方向に延びる複数のデータ線１０６ａと、走査線１０３ａに対して並列して延在する複数の電源線１０３ｅとを有している。また、第１基板１０において、矩形形状の画素領域１０ｂには複数の画素１００ａがマトリクス状に配列されている。データ線１０６ａにはデータ線駆動回路１０１が接続され、走査線１０３ａには走査線駆動回路１０４が接続されている。画素領域１０ｂの各々には、走査線１０３ａを介して走査信号がゲート電極に供給されるスイッチング用の薄膜トランジスタ３０ｂと、このスイッチング用の薄膜トランジスタ３０ｂを介してデータ線１０６ａから供給される画素信号を保持する保持容量７０と、保持容量７０によって保持された画素信号がゲート電極に供給される駆動用の薄膜トランジスタ３０ｃとが形成されている。
【０１１４】
薄膜トランジスタ３０ｃには、画素電極１０９（陽極層）が電気的に接続されており、薄膜トランジスタ３０ｃがオン状態になったとき、画素電極１０９には、電源線１０３ｅから駆動電流が流れ込む。画素電極１０９と陰極層との間には、有機機能層が挟まれた有機エレクトロルミネッセンス素子８０が構成されている。陰極層および電源線１０３ｅには、定電位が印加されている。
【０１１５】
かかる構成によれば、走査線１０３ａが駆動されてスイッチング用の薄膜トランジスタ３０ｂがオンになると、そのときのデータ線１０６ａの電位が保持容量７０に保持され、保持容量７０が保持する電荷に応じて、駆動用の薄膜トランジスタ３０ｃのオン・オフ状態が決まる。そして、駆動用の薄膜トランジスタ３０ｃのチャネルを介して、電源線１０３ｅから画素電極１０９に電流が流れ、さらに有機機能層を介して対極層に電流が流れる。その結果、有機エレクトロルミネッセンス素子８０は、これを流れる電流量に応じて発光する。
【０１１６】
なお、図９に示す構成では、電源線１０３ｅは走査線１０３ａと並列していたが、電源線１０３ｅがデータ線１０６ａに並列している構成を採用してもよい。また、図９に示す構成では、電源線１０３ｅを利用して保持容量７０を構成していたが、電源線１０３ｅとは別に容量線を形成し、かかる容量線によって保持容量７０を構成してもよい。
【０１１７】
図１０（ａ）、（ｂ）において、本形態の電気光学装置１００では、素子基板としての第１基板１０と、封止基板としての第２基板２０とがシール部９０によって貼り合わされており、第１基板１０と第２基板との間は、窒素雰囲気あるいは充填材が保持された構造になっている。第１基板１０において、シール部９０の外側の領域には、薄膜トランジスタ３０ｂ、３０ｃと同時形成された薄膜トランジスタなどによって、データ線駆動回路１０１、および走査線駆動回路１０４が形成されているとともに、第１基板１０には、フレキシブル配線基板４が接続されている。また、第１基板１０には、画素電極（陽極）、有機機能層および陰極がこの順に積層された有機エレクトロルミネッセンス素子８０がマトリクス状に形成されている。
【０１１８】
このように構成した電気光学装置１００においては、第１基板１０とフレキシブル配線基板４とによって実装構造体１が構成されている。このため、本形態の実装構造体１においては、図２を参照して説明した実施の形態２の構成を適用することができる。例えば、図２（ｄ）、（ｅ）を参照して説明した構成を採用した場合、第１基板１０の上面には、２つの第１検査端子２０３ｃ、２０３ｄ（第１検査端子対）と、第１検査端子２０３ｃ、２０３ｄを短絡させる短絡部２０６とが形成される。また、フレキシブル配線基板４の下面には、２つの第２検査端子４０３ｃ、４０３ｄ（第２検査端子対）が形成される。このように構成した基板２にフレキシブル配線基板４を、例えば、異方性導電膜で実装すると、基板側入出力端子２０３ｓと実装部品側入出力端子４０３ｓとが１対１で接続し、第１検査端子２０３ｃ、２０３ｄと第２検査端子４０３ｃ、４０３ｄとが１対１で接続する。
【０１１９】
また、フレキシブル配線基板４の側には、図２（ｄ）、（ｅ）に示すように、第２検査端子４０３ｃ、４０３ｄの端子間抵抗を検出する端子間抵抗検出部９１と、端子間抵抗検出部９１での検出結果に基づいて、電源生成部９３に対して、生成する定電位の電圧値を補正するように指令する補正指令部９２とが構成される。
【０１２０】
このように構成した実装構造体１においては、第２検査端子４０３ｃ、４０３ｄの端子間抵抗を検出した結果、端子間抵抗が増大している場合には、電源生成部９３で生成する定電位を補正するため、端子間抵抗が増大した場合でも、品位の高い画像を常に表示することができる。
【０１２１】
なお、端子間抵抗検出部９１、補正指令部９２、および電源生成部９３の一部あるいは全部を第１基板１０の側に構成してもよい。また、電気光学装置１００に対しては、図２（ａ）、（ｂ）を参照して説明した構成を適用してもよい。
【０１２２】
［他の実施の形態］
上記形態では、本発明を適用した実装構造体１を電気光学装置に適用した例を説明したが、本発明を適用した実装構造体１については、複数の画素の各々に受光素子を備えた撮像装置や、タッチパネルなどに用いてもよい。
【０１２３】
［電子機器への搭載例］
次に、図１１を参照して、上述した電気光学装置１００を適用した電子機器について説明する。図１１は、本発明に係る電気光学装置を用いた電子機器の説明図である。
【０１２４】
図１１（ａ）に、電気光学装置１００を備えたモバイル型のパーソナルコンピュータの構成を示す。パーソナルコンピュータ２０００は、表示ユニットとしての電気光学装置１００と本体部２０１０を備える。本体部２０１０には、電源スイッチ２００１及びキーボード２００２が設けられている。図１１（ｂ）に、電気光学装置１００を備えた携帯電話機の構成を示す。携帯電話機３０００は、複数の操作ボタン３００１及びスクロールボタン３００２、並びに表示ユニットとしての電気光学装置１００を備える。スクロールボタン３００２を操作することによって、電気光学装置１００に表示される画面がスクロールされる。図１１（ｃ）に、電気光学装置１００を適用した情報携帯端末（ＰＤＡ：Personal Digital Assistants）の構成を示す。情報携帯端末４０００は、複数の操作ボタン４００１及び電源スイッチ４００２、並びに表示ユニットとしての電気光学装置１００を備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった各種の情報が電気光学装置１００に表示される。なお、電気光学装置１００が適用される電子機器としては、図１１（ａ）〜（ｃ）に示すものの他、デジタルスチルカメラ、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器の表示部として、前述した電気光学装置１００（液晶装置や有機エレクトロルミネッセンス装置）を用いることができる。
【図面の簡単な説明】
【０１２５】
【図１】本発明の実施の形態１に係る実装構造体の説明図である。
【図２】本発明の実施の形態２に係る実装構造体の説明図である。
【図３】本発明の実施の形態３に係る実装構造体の説明図である。
【図４】本発明の実施の形態４に係る実装構造体の説明図である。
【図５】本発明に係る実装構造体を備えた電気光学装置（液晶装置）において、第１基板（素子基板／電気光学装置用基板）の電気的な構成を示す等価回路図である。
【図６】（ａ）、（ｂ）は各々、図５に示す電気光学装置をその上に形成された各構成要素と共に対向基板の側から見た平面図、およびそのＩ−Ｉ′断面図である。
【図７】本発明に係る実装構造体を備えた別の電気光学装置（液晶装置）において、第１基板（素子基板／電気光学装置用基板）の電気的な構成を示す等価回路図である。
【図８】（ａ）、（ｂ）は各々、図７に示す電気光学装置をその上に形成された各構成要素と共に対向基板の側から見た平面図、およびそのＨ−Ｈ′断面図である。
【図９】本発明に係る実装構造体を備えた電気光学装置（有機ＥＬ装置）の電気的構成を示すブロック図である。
【図１０】（ａ）、（ｂ）は各々、図９に示す電気光学装置をその上に形成された各構成要素と共に対向基板の側から見た平面図、およびそのＪ−Ｊ′断面図である。
【図１１】本発明に係る電気光学装置を用いた電子機器の説明図である。
【符号の説明】
【０１２６】
１・・実装構造体、２・・基板、３・・半導体ＩＣ、９１・・端子間抵抗検出部、９２・・補正指令部、９３・・電源生成部、１００・・電気光学装置、２０１ａ、ｂ、２０３ａ、ｂ、３０１ｃ〜ｆ、４０３ｃ、ｄ、ｇ、ｈ・・第２検査端子、２０１ｃ〜ｆ、２０３ｃ、ｄ、ｇ、ｈ、３０１ａ、ｂ、４０３ａ、ｂ・・第１検査端子、２０１ｓ・・基板側入出力端子、２０３ｅ、２０３ｆ、２０１ｇ、２０１ｈ・・第３検査端子、２０５、２０６、３０５、４０５・・短絡部、３０１ｇ、３０１ｈ、４０３ｅ、４０３ｆ・・第４検査端子、３０１ｓ、４０３ｓ・・実装部品側入出力端子
【技術分野】
【０００１】
本発明は、基板上にフレキシブル配線基板やＩＣなどの実装部品が実装された実装構造体、この実装構造体を備えた電気光学装置、およびこの電気光学装置を備えた電子機器に関するものである。
【背景技術】
【０００２】
アクティブマトリクス型液晶装置、有機エレクトロルミネッセンス表示装置、プラズマディスプレイなどの電気光学装置では、多数のデータ線と多数の走査線との各交点に相当する位置に画素が形成されており、データ線および走査線を介して各画素に所定の信号を供給して各画素の駆動を行う。このため、電気光学装置では、データ線および走査線が形成された基板に対して、駆動用の半導体ＩＣやフレキシブル配線基板などの実装部品が実装された実装構造体を有する構造になっている（例えば、特許文献１参照）。
【特許文献１】特開２００３−６６４８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
このような電気光学装置において、基板の端子と半導体ＩＣの端子との接続抵抗や、基板の端子とフレキシブル配線基板の端子との接続抵抗が大きい場合、画素に供給される電位が変動し、表示品位が低下してしまう。例えば、液晶装置において、上記の接続抵抗の変動によって、共通電極に供給される共通電位が変化すると、液晶の配向度合いが変化してしまう。また、液晶装置では、フリッカなどを防止することを目的に、１フレーム毎に共通電位の極性を反転させる反転駆動が行なわれているが、かかる共通電位の電圧値が適正な設定値から変動すると、適正な反転駆動を行なえなくなってしまう。
【０００４】
そこで、電気光学装置の製造工程では、基板に半導体ＩＣやフレキシブル配線基板などを実装する際、十分な工程管理や検査が行なわれている。しかしながら、工程管理や検査では、端子同士の接続抵抗の経時変化を検出することができないという問題点がある。
【０００５】
以上の問題点に鑑みて、本発明の課題は、基板とこの基板に実装された実装部品との間の端子同士の接続抵抗を任意のタイミングで検出することのできる実装構造体、電気光学装置および電子機器を提供することにある。
【０００６】
また、本発明の課題は、端子同士の接続抵抗の変化に応じて、動作条件を自動的に補正することのできる実装構造体、電気光学装置および電子機器を提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明に係る実装構造体では、基板側入出力端子を備えた基板と、該基板に実装され、前記基板側入出力端子に接続する実装部品側入出力端子を備えた実装部品と、前記基板および前記実装部品の一方側において短絡した状態の第１検査端子対と、前記基板および前記実装部品の他方側において前記第１検査端子対に接続された第２検査端子対と、前記第２検査端子対の端子間抵抗を検出する端子間抵抗検出部と、を有していることを特徴とする。
【０００８】
本発明に係る実装構造体において、前記基板および前記実装部品の一方側には、短絡した状態の第１検査端子対が形成され、他方側には、前記第１検査端子対に接続された第２検査端子対が形成されている。このため、端子間抵抗検出部が前記第２検査端子対の端子間抵抗を検出すると、かかる検出結果には、第２検査端子、第１検査端子、第１検査端子、および第２検査端子で構成される電気経路の抵抗が検出される。従って、第２検査端子対の端子間抵抗を検出すれば、第１検査端子と第２検査端子との接続抵抗がわかるので、同様に接続された基板側入出力端子と実装部品側入出力端子との接続抵抗もわかる。それ故、本発明によれば、任意のタイミングで基板側入出力端子と実装部品側入出力端子との接続状態をチェックできる。また、第２検査端子、第１検査端子、第１検査端子、および第２検査端子で構成される電気経路の抵抗を検出するため、端子間抵抗検出部が検出する端子（第２検査端子対）は、基板側あるいは実装部品側のいずれか一方側のみにある。従って、本発明によれば、抵抗を検出するための２つの端子が基板および実装部品の各々にある場合と違って、端子間抵抗検出部の構成を簡素することができる。さらに、第２検査端子、第１検査端子、第１検査端子、および第２検査端子で構成される電気経路では、第１検査端子と第２検査端子との接続部分が２個所、直列に電気的に接続された状態にある。従って、第１検査端子と第２検査端子との接続抵抗を１箇所のみで検出する場合と比較して、第１検査端子と第２検査端子との接続状態（基板側入出力端子と実装部品側入出力端子との接続状態）を精度よく検出することができる。
【０００９】
本発明において、前記端子間抵抗検出部は、予め設定されたタイミングで前記第２検査端子対の端子間抵抗を検出することが好ましい。このように構成すると、第１検査端子と第２検査端子との接続状態（基板側入出力端子と実装部品側入出力端子との接続状態）の経時変化を自動的に検出することができる。
【００１０】
本発明において、さらに、前記端子間抵抗検出部での検出結果に基づいて、前記基板および前記実装部品のうちの一方側での動作条件を補正する補正指令部を有していることが好ましい。このように構成すると、第１検査端子と第２検査端子との接続状態（基板側入出力端子と実装部品側入出力端子との接続状態）に応じた動作条件の補正を自動的に行なうことができる。
【００１１】
本発明においては、さらに、前記基板および前記実装部品の少なくとも一方での動作に用いる１乃至複数の定電位を生成する電源回路を備え、前記補正指令部は、前記端子間抵抗検出部での検出結果に基づいて、前記電源回路に対して、前記１乃至複数の定電位の電圧値を変更するように指令する構成を採用することができる。
【００１２】
本発明においては、例えば、前記基板は、前記第２検査端子対を備え、前記実装部品は、前記第１検査端子対と、該第１検査端子対を短絡させる短絡部と、を備えている構成を採用することができる。
【００１３】
本発明においては、前記実装部品は、前記第２検査端子対を備え、前記基板は、前記第１検査端子対と、該第１検査端子対を短絡させる短絡部と、を備えている構成を採用してもよい。
【００１４】
本発明においては、前記実装部品として、各々が前記実装部品側入出力端子を備えた第１実装部品と第２実装部品とを有し、前記第１実装部品は、前記第２検査端子対を備え、前記基板は、前記第１検査端子対と、該第１検査端子対に接続された第３検査端子対と、を備え、前記第２実装部品は、前記第３検査端子対に接続された第４検査端子対と、該第４検査端子対を短絡させる短絡部と、を備え、前記第１検査端子対は、前記第４検査端子対および前記短絡部を介して短絡していることが好ましい。このように構成すると、端子間抵抗検出部が前記第２検査端子対の端子間抵抗を検出すると、かかる検出結果は、第２検査端子、第１検査端子、第３検査端子、第４検査端子、第４検査端子、第３検査端子、第１検査端子、第２検査端子で構成される電気経路の抵抗に対応する。従って、第２検査端子対の端子間抵抗を検出すれば、第２検査端子と第１検査端子との接続抵抗と、第３検査端子と第４検査端子との接続抵抗との和がわかる。それ故、基板と第１実装部品との間での基板側入出力端子と実装部品側入出力端子との接続状態、および基板と第２実装部品との間での基板側入出力端子と実装部品側入出力端子との接続状態の双方を監視することができる。
【００１５】
かかる構成を採用した場合、前記基板は、前記第１検査端子対を複数組備え、前記実装部品は、前記第２検査端子対を複数組備え、前記第３検査端子対は、前記複数組の第１検査端子対のうち、一部の第１検査端子対に接続し、前記基板は、前記複数組の第１検査端子対のうち、他の第１検査端子対を短絡させる短絡部を備えていることが好ましい。このように構成すると、端子間抵抗検出部は、第２検査端子、第１検査端子、第３検査端子、第４検査端子、第４検査端子、第３検査端子、第１検査端子、第２検査端子で構成される電気経路の抵抗と、第２検査端子、第１検査端子、第１検査端子、第２検査端子で構成される電気経路の抵抗を検出することができる。従って、後者の電気経路の抵抗の検出結果によれば、第２検査端子と第１検査端子との接続抵抗がわかり、２つの経路の抵抗の検出結果の差を求めれば、第３検査端子と第４検査端子との接続抵抗がわかる。それ故、基板と第１実装部品との間での基板側入出力端子と実装部品側入出力端子との接続状態、および基板と第２実装部品との間での基板側入出力端子と実装部品側入出力端子との接続状態の双方を各々、独立して監視することができる。
【００１６】
本発明において、前記実装部品は、例えば、フレキシブル配線基板あるいは半導体ＩＣである。
【００１７】
本発明を適用した実装構造体は、電気光学装置に用いることができる。この場合、前記基板は、複数の画素の各々に画素電極が形成された電気光学装置用基板である。
【００１８】
本発明を適用した電気光学装置が液晶装置である場合、前記電気光学装置用基板は、該電気光学装置用基板と対向配置された別の基板との間に液晶を保持している。また、本発明を適用した電気光学装置がエレクトロルミネッセンス装置である場合、前記電気光学装置用基板には、エレクトロルミネッセンス素子が形成されることになる。
【００１９】
本発明を適用した電気光学装置は、携帯電話機あるいはモバイルコンピュータなどの電子機器において直視型の表示部などとして用いられる。また、本発明を適用した液晶装置（電気光学装置）は、投射型表示装置のライトバルブとして用いることもできる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明に係る実装構造体を説明した後、実装構造体の具体例としての液晶装置や有機エレクトロルミネッセンス装置などの電気光学装置を説明する。なお、以下の説明で参照する図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各部材毎に縮尺を異ならしめてある。また、端子や配線などの数を減らして図示してある。なお、薄膜トランジスタでは、印加する電圧によってソースとドレインが入れ替わるが、以下の説明では、説明の便宜上、画素電極が接続されている側をドレインとして説明する。
【００２１】
［実施の形態１］
（構成）
図１は、本発明の実施の形態１に係る実装構造体の説明図であり、実装部品として半導体ＩＣを基板に実装した形態の説明図である。図１（ａ）は、本発明の実施の形態１に係る実装構造体の要部を示す説明図であり、図１（ｂ）、（ｃ）は各々、本発明の実施の形態１に係る実装構造体において、第１検査端子を半導体ＩＣの側に設け、第２検査端子を基板の側に設けたときの説明図である。
【００２２】
図１（ａ）、（ｂ）に示すように、本形態の実装構造体１は、ガラス基板などの基板２上に半導体ＩＣ３が実装された構造を有している。ガラス基板は、例えば、後述する電気光学装置の素子基板であり、半導体ＩＣ３は、ガラス基板上に形成された配線や各種電極に定電位や信号を出力する。基板２の上面には、半導体ＩＣ３の実装領域に複数の基板側入出力端子２０１ｓが形成されており、半導体ＩＣ３の下面には、基板２側の基板側入出力端子２０１ｓの各々に接続される実装部品側入出力端子３０１ｓが形成されている。
【００２３】
本形態の実装構造体１において、半導体ＩＣ３には、２つの第１検査端子３０１ａ、３０１ｂ（第１検査端子対）と、第１検査端子３０１ａ、３０１ｂを短絡させる短絡部３０５とが形成されている。基板２の上面には、第１検査端子３０１ａ、３０１ｂと重なる位置に２つの第２検査端子２０１ａ、２０１ｂ（第２検査端子対）が形成されている。第１検査端子３０１ａ、３０１ｂは、実装部品側入出力端子３０１ｓと同時形成された端子であり、サイズなどは、実装部品側入出力端子３０１ｓと同一である。第２検査端子２０１ａ、２０１ｂは、基板側入出力端子２０１ｓと同時形成された端子であり、サイズなどは、基板側入出力端子２０１ｓと同一である。
【００２４】
このように構成した基板２に半導体ＩＣ３を、例えば、異方性導電膜で実装すると、基板側入出力端子２０１ｓと実装部品側入出力端子３０１ｓとが１対１で接続し、第１検査端子３０１ａ、３０１ｂと第２検査端子２０１ａ、２０１ｂとが１対１で接続する。
【００２５】
図１（ｂ）、（ｃ）に示すように、基板２には、２つの第２検査端子２０１ａ、２０１ｂの端子間抵抗を検出する端子間抵抗検出部９１が形成されており、かかる端子間抵抗検出部９１は、第２検査端子２０１ａ、２０１ｂの端子間抵抗の検出結果を記憶しておく抵抗検出結果記憶部９１０を備えている。本形態の実装構造体１では、端子間抵抗検出部９１が第２検査端子２０１ａ、２０１ｂの端子間抵抗を検出するタイミングが予め設定されており、端子間抵抗検出部９１は、例えば、実装構造体１が起動する度に端子間抵抗を検出し、測定結果を抵抗検出結果記憶部９１０に記憶しておく。抵抗検出結果記憶部９１０においては、例えば、最初に測定した初期結果と、最新の測定結果とを記憶しておく構成を採用することができる。
【００２６】
端子間抵抗検出部９１が第２検査端子２０１ａ、２０１ｂの端子間抵抗を検出すると、かかる検出結果は、第２検査端子２０１ａ、第１検査端子３０１ａ、短絡部３０５、第１検査端子３０１ｂ、および第２検査端子２０１ｂで構成される電気経路の抵抗である。従って、第２検査端子２０１ａ、２０１ｂの端子間抵抗を検出すれば、かかる検出結果は、第１検査端子３０１ａ、３０１ｂと第２検査端子２０１ａ、２０１ｂとの接続抵抗Ｒ２３に対応する。それ故、第２検査端子２０１ａ、２０１ｂの端子間抵抗の検出結果は、第１検査端子３０１ａ、３０１ｂおよび第２検査端子２０１ａ、２０１ｂと同様に接続された基板側入出力端子２０１ｓと実装部品側入出力端子３０１ｓとの接続抵抗に対応することになる。
【００２７】
また、基板２には、端子間抵抗検出部９１での検出結果に基づいて基板２および半導体ＩＣ３での動作条件を補正する補正指令部９２が構成されている。補正指令部９２は、端子間抵抗の検出結果と、動作条件に対する補正内容との対応関係を規定する補正条件が格納されたルックアップテーブル９２０を備えており、かかるルックアップテーブル９２０に格納されている補正条件に基づいて、端子間抵抗検出部９１での検出結果に対応する指令を行なう。本形態では、基板２上に、基板２側および半導体ＩＣ３側での動作に用いる１乃至複数の定電位を生成する電源生成部９３が構成されており、補正指令部９２は、端子間抵抗検出部９１での検出結果に基づいて、電源生成部９３が生成する１乃至複数の定電位の電圧値を補正するように電源生成部９３に指令する。具体的には、補正指令部９２は、予め設定されたインターバルで、抵抗検出結果記憶部９１０に記憶させている直近の端子間抵抗の絶対値を確認する。そして、補正指令部９２は、接続抵抗Ｒ２３が基準値を超えていると判断すると、ルックアップテーブル９２０を参照し、接続抵抗Ｒ２３が基準値を超えていることに起因する動作変化を補償するように、電源生成部９３に対して、生成する定電位の電圧値を補正するように指令する。例えば、接続抵抗Ｒ２３が増大すると、基板側入出力端子２０１ｓと実装部品側入出力端子３０１ｓとの接続抵抗も増大していることになるので、その抵抗増大に起因する電圧効果によって、基板側入出力端子２０１ｓと実装部品側入出力端子３０１ｓを介して、基板２と半導体ＩＣ３との間で入出力される電位が低下する。従って、補正指令部９２は、電源生成部９３に対して、生成する定電位の電圧値を高くするように指令する。なお、電源生成部９３では、補正指令部９２からの指令内容が記憶されており、新たな指令が補正指令部９２から発せられたとき、記憶された指令内容の更新が行なわれる。
【００２８】
かかる処理は、その後も繰り返し行なわれる。従って、本形態の実装構造体１では、第１検査端子３０１ａ、３０１ｂと第２検査端子２０１ａ、２０１ｂとの接続抵抗が増大して、第２検査端子２０１ａ、２０１ｂの端子間抵抗が上昇した場合でも、かかる端子間抵抗の測定結果の増加分を補償するのに適正な定電位が電源生成部９３で生成されるので、実装構造体１は、常に適正な動作を行なうことになる。
【００２９】
なお、本形態では、端子間抵抗検出部９１、補正指令部９２、および電源生成部９３が全て基板２上に構成されていたが、基板２と半導体ＩＣ３とは各々に形成された端子を介して電気的に接続されているので、端子間抵抗検出部９１、補正指令部９２、および電源生成部９３の一部あるいは全部を半導体ＩＣ３に構成してもよい。
【００３０】
（本形態の主な効果）
以上説明したように、本形態の実装構造体１において、半導体ＩＣ３には、短絡した状態の２つの第１検査端子３０１ａ、３０１ｂ（第１検査端子対）が形成され、基板２には、第１検査端子３０１ａ、３０１ｂに接続された２つの第２検査端子２０１ａ、２０１ｂ（第２検査端子対）が形成されている。このため、端子間抵抗検出部９１が第２検査端子２０１ａ、２０１ｂの接続抵抗Ｒ２３を検出すると、かかる検出結果は、第１検査端子３０１ａ、３０１ｂと第２検査端子２０１ａ、２０１ｂとの接続抵抗に対応するため、同様に接続された基板側入出力端子２０１ｓと実装部品側入出力端子３０１ｓとの接続抵抗を監視することができる。それ故、本発明によれば、任意のタイミングで基板側入出力端子２０１ｓと実装部品側入出力端子３０１ｓとの接続状態を自動的にチェックすることができる。
【００３１】
また、本形態では、第２検査端子２０１ａ、第１検査端子３０１ａ、短絡部３０５、第１検査端子３０１ｂ、および第２検査端子２０１ｂで構成される電気経路の抵抗を検出するため、端子間抵抗検出部９１が検出する端子（第２検査端子２０１ａ、２０１ｂ）は、基板２側のみにある。従って、抵抗を検出するための２つの端子が基板２および半導体ＩＣ３の各々に形成した場合と違って、端子間抵抗検出部９１の構成を簡素することができる。
【００３２】
さらに、第２検査端子２０１ａ、第１検査端子３０１ａ、短絡部３０５、第１検査端子３０１ｂ、および第２検査端子２０１ｂで構成される電気経路には、第１検査端子３０１ａ、３０１ｂと第２検査端子２０１ａ、２０１ｂとの接続部分が２個所、直列に電気的に接続された状態にある。従って、第１検査端子と第２検査端子との接続抵抗Ｒ２３を１箇所のみで検出する場合と比較して、第１検査端子３０１ａ、３０１ｂと第２検査端子２０１ａ、２０１ｂとの接続状態（基板側入出力端子２０１ｓと実装部品側入出力端子３０１ｓとの接続状態）を精度よく検出することができる。
【００３３】
さらにまた、端子間抵抗検出部９１は、予め設定されたタイミングで第２検査端子２０１ａ、２０１ｂの端子間抵抗を検出するため、第１検査端子３０１ａ、３０１ｂと第２検査端子２０１ａ、２０１ｂとの接続状態（基板側入出力端子２０１ｓと実装部品側入出力端子３０１ｓとの接続状態）の経時変化を自動的に監視することができる。
【００３４】
また、本形態の実装構造体１には補正指令部９２が構成されているため、第１検査端子３０１ａ、３０１ｂと第２検査端子２０１ａ、２０１ｂとの接続状態（基板側入出力端子２０１ｓと実装部品側入出力端子３０１ｓとの接続状態）に応じた動作条件の補正を自動的に行なうことができる。
【００３５】
なお、第１検査端子３０１ａ，３０１ｂを短絡させるにあたっては、第１検査端子３０１ａ，３０１ｂを一つの大きな端子として形成してもよい。但し、第１検査端子３０１ａ，３０１ｂを実装部品側入出力端子３０１ｓと同サイズとした場合には、第１検査端子３０１ａ，３０１ｂでの接続が実装部品側入出力端子３０１ｓと同条件で行なわれるので、実装部品側入出力端子３０１ｓでの接続抵抗を精度よく監視することができる。
【００３６】
［実施の形態１の変形例］
図１（ｄ）、（ｅ）は各々、本発明の実施の形態１に係る実装構造体１において、第１検査端子を基板２の側に設け、第２検査端子を半導体ＩＣ３の側に設けたときの説明図である。なお、本例の基本的な構成は実施の形態１と同様であるため、共通する部分には同一の符号を付して図示し、それらの詳細な説明を省略する。
【００３７】
図１（ａ）、（ｄ）に示すように、本形態の実装構造体１は、図１（ｂ）、（ｃ）を参照して説明した形態と同様、基板２上に半導体ＩＣ３が実装された構造を有している。但し、本形態の実装構造体１においては、図１（ｂ）を参照して説明した形態と反対に、基板２の上面に、２つの第１検査端子２０１ｃ、２０１ｄ（第１検査端子対）と、第１検査端子２０１ｃ、２０１ｄを短絡させる短絡部２０５とが形成されている。また、半導体ＩＣ３の下面には、２つの第２検査端子３０１ｃ、３０１ｄ（第２検査端子対）が形成されている。第２検査端子３０１ｃ、３０１ｄは、実装部品側入出力端子３０１ｓと同時形成された端子であり、サイズなどは、実装部品側入出力端子３０１ｓと同一である。第１検査端子２０１ｃ、２０１ｄは、基板側入出力端子２０１ｓと同時形成された端子であり、サイズなどは、基板側入出力端子２０１ｓと同一である。
【００３８】
このように構成した基板２に半導体ＩＣ３を、例えば、異方性導電膜で実装すると、基板側入出力端子２０１ｓと実装部品側入出力端子３０１ｓとが１対１で接続し、第１検査端子２０１ｃ、２０１ｄと第２検査端子３０１ｃ、３０１ｄとが１対１で接続する。
【００３９】
図１（ｄ）、（ｅ）に示すように、半導体ＩＣ３には、２つの第２検査端子３０１ｃ、３０１ｄの接続抵抗Ｒ２３を検出する端子間抵抗検出部９１と、端子間抵抗検出部９１での検出結果に基づいて、電源生成部９３に対して、生成する定電位の電圧値を補正するように指令する補正指令部９２とが構成されている。その他の構成は、実施の形態１と略同様であるため、説明を省略する。
【００４０】
このように構成した実装構造体１でも、図１（ｂ）、（ｃ）を参照して説明した形態と同様、任意のタイミングで基板側入出力端子２０１ｓと実装部品側入出力端子３０１ｓとの接続状態を自動的にチェックすることができる。また、補正指令部９２によって、第１検査端子２０１ｃ、２０１ｄと第２検査端子３０１ｃ、３０１ｄとの接続状態（基板側入出力端子２０１ｓと実装部品側入出力端子３０１ｓとの接続状態）に応じた動作条件の補正を自動的に行なうことができる。
【００４１】
なお、本形態では、端子間抵抗検出部９１、補正指令部９２、および電源生成部９３が全て半導体ＩＣ３上に構成されていたが、基板２と半導体ＩＣ３とは各々に形成された端子を介して電気的に接続されているので、端子間抵抗検出部９１、補正指令部９２、および電源生成部９３の一部あるいは全部を基板２に構成してもよい。
【００４２】
［実施の形態２］
図２は、本発明の実施の形態２に係る実装構造体１の説明図であり、実装部品としてフレキシブル配線基板を基板２に実装した形態の説明図である。図２（ａ）は、本発明の実施の形態２に係る実装構造体１の要部を示す説明図であり、図２（ｂ）、（ｃ）は各々、本発明の実施の形態２に係る実装構造体１において、第１検査端子をフレキシブル配線基板４の側に設け、第２検査端子を基板２の側に設けたときの説明図である。なお、本形態の基本的な構成は実施の形態１と同様であるため、共通する部分には同一の符号を付して図示し、それらの詳細な説明を省略する。
【００４３】
図２（ａ）、（ｂ）に示すように、本形態の実装構造体１は、基板２上にフレキシブル配線基板４が実装された構造を有しており、フレキシブル配線基板４は、基板２上に形成された回路や配線、各種電極に定電位や信号を出力する。基板２の上面には複数の基板側入出力端子２０３ｓが形成されており、フレキシブル配線基板４の下面には、基板２側の基板側入出力端子２０３ｓの各々に接続される実装部品側入出力端子４０３ｓが形成されている。
【００４４】
本形態の実装構造体１において、フレキシブル配線基板４の下面には、２つの第１検査端子４０３ａ、４０３ｂ（第１検査端子対）と、第１検査端子４０３ａ、４０３ｂを短絡させる短絡部４０５が形成されている。また、基板２の上面には２つの第２検査端子２０３ａ、２０３ｂ（第２検査端子対）が形成されている。第１検査端子４０３ａ、４０３ｂは、実装部品側入出力端子４０３ｓと同時形成された端子であり、サイズなどは、実装部品側入出力端子４０３ｓと同一である。第２検査端子２０３ａ、２０３ｂは、基板側入出力端子２０３ｓと同時形成された端子であり、サイズなどは、基板側入出力端子２０３ｓと同一である。
【００４５】
このように構成した基板２にフレキシブル配線基板４を、例えば、異方性導電膜で実装すると、基板側入出力端子２０３ｓと実装部品側入出力端子４０３ｓとが１対１で接続し、第１検査端子４０３ａ、４０３ｂと第２検査端子２０３ａ、２０３ｂとが１対１で接続する。
【００４６】
図２（ｂ）、（ｃ）に示すように、基板２には、２つの第２検査端子２０３ａ、２０３ｂの端子間抵抗を検出する端子間抵抗検出部９１と、端子間抵抗検出部９１での検出結果に基づいて、電源生成部９３に対して、生成する定電位の電圧値を補正するように指令する補正指令部９２とが構成されている。その他の構成は、実施の形態１と同様であるため、説明を省略する。
【００４７】
このように構成した実装構造体１において、端子間抵抗検出部９１が第２検査端子２０３ａ、２０３ｂの端子間抵抗を検出すると、かかる検出結果は、第２検査端子２０３ａ、第１検査端子４０３ａ、短絡部４０５、第１検査端子４０３ｂ、および第２検査端子２０３ｂで構成される電気経路の抵抗である。従って、第２検査端子２０３ａ、２０３ｂの端子間抵抗を検出すれば、かかる検出結果は、第１検査端子４０３ａ、４０３ｂと第２検査端子２０３ａ、２０３ｂとの接続抵抗Ｒ２４に対応するので、同様に接続された基板側入出力端子２０３ｓと実装部品側入出力端子４０３ｓとの接続抵抗にも対応することになる。従って、本形態の実装構造体１によれば、任意のタイミングで基板側入出力端子２０３ｓと実装部品側入出力端子４０３ｓとの接続状態を自動的にチェックすることができる。
【００４８】
また、補正指令部９２によって、第１検査端子４０３ａ、４０３ｂと第２検査端子２０３ａ、２０３ｂとの接続状態（基板側入出力端子２０３ｓと実装部品側入出力端子４０３ｓとの接続状態）に応じた動作条件の補正を自動的に行なうことができる。
【００４９】
なお、本形態では、端子間抵抗検出部９１、補正指令部９２、および電源生成部９３が全て基板２上に構成されていたが、基板２とフレキシブル配線基板４とは、各々に形成された端子を介して電気的に接続されているので、端子間抵抗検出部９１、補正指令部９２、および電源生成部９３の一部あるいは全部をフレキブル配線基板４に構成してもよい。
【００５０】
［実施の形態２の変形例］
図２（ｄ）、（ｅ）は各々、本発明の実施の形態２に係る実装構造体１において、第１検査端子を基板２の側に設け、第２検査端子をフレキシブル配線基板４の側に設けたときの説明図である。なお、本例の基本的な構成は実施の形態１と同様であるため、共通する部分には同一の符号を付して図示し、それらの詳細な説明を省略する。
【００５１】
図２（ａ）、（ｄ）に示すように、本形態の実装構造体１は、実施の形態２と同様、基板２上にフレキシブル配線基板４が実装された構造を有している。但し、本形態の実装構造体１においては、図２（ｂ）、（ｃ）を参照して説明した形態と反対に、基板２の上面には、２つの第１検査端子２０３ｃ、２０３ｄ（第１検査端子対）と、第１検査端子２０３ｃ、２０３ｄを短絡させる短絡部２０６が形成されている。また、フレキシブル配線基板４の下面には、２つの第２検査端子４０３ｃ、４０３ｄ（第２検査端子対）が形成されている。第２検査端子４０３ｃ、４０３ｄは、実装部品側入出力端子４０３ｓと同時形成された端子であり、サイズなどは、実装部品側入出力端子４０３ｓと同一である。第１検査端子２０３ｃ、２０３ｄは、基板側入出力端子２０３ｓと同時形成された端子であり、サイズなどは、基板側入出力端子２０３ｓと同一である。
【００５２】
このように構成した基板２にフレキシブル配線基板４を、例えば、異方性導電膜で実装すると、基板側入出力端子２０３ｓと実装部品側入出力端子４０３ｓとが１対１で接続し、第１検査端子２０３ｃ、２０３ｄと第２検査端子４０３ｃ、４０３ｄとが１対１で接続する。
【００５３】
図２（ｄ）、（ｅ）に示すように、フレキシブル配線基板４には、各種電気素子や半導体ＩＣが実装されており、これらの電子部品によって、２つの第２検査端子４０３ｃ、４０３ｄの端子間抵抗を検出する端子間抵抗検出部９１と、端子間抵抗検出部９１での検出結果に基づいて、電源生成部９３に対して、生成する定電位の電圧値を補正するように指令する補正指令部９２とが構成されている。その他の構成は、実施の形態２と同様であるため、説明を省略する。
【００５４】
このように構成した実装構造体１でも、図２（ｂ）、（ｃ）を参照して説明した形態と同様、任意のタイミングで基板側入出力端子２０３ｓと実装部品側入出力端子４０３ｓとの接続状態を自動的にチェックすることができる。また、補正指令部９２によって、第１検査端子４０３ａ、４０３ｂと第２検査端子２０３ａ、２０３ｂとの接続状態（基板側入出力端子２０３ｓと実装部品側入出力端子４０３ｓとの接続状態）に応じた動作条件の補正を自動的に行なうことができる。
【００５５】
なお、本形態では、端子間抵抗検出部９１、補正指令部９２、および電源生成部９３が全てフレキシブル配線基板４上に構成されていたが、基板２とフレキシブル配線基板４とは、各々に形成された端子を介して電気的に接続されているので、端子間抵抗検出部９１、補正指令部９２、および電源生成部９３の一部あるいは全部を基板２に構成してもよい。
【００５６】
［実施の形態３］
図３は、本発明の実施の形態３に係る実装構造体１の説明図であり、実装部品として、半導体ＩＣ３およびフレキシブル配線基板４を基板２に実装した形態の説明図である。図３（ａ）は、本発明の実施の形態３に係る実装構造体１の要部を示す説明図であり、図３（ｂ）、（ｃ）は各々、本発明の実施の形態３に係る実装構造体１において、第１検査端子および第３検査端子を基板２の側に設け、第２検査端子を半導体ＩＣ３の側に設け、第４検査端子をフレキシブル配線基板４の側に設けたときの説明図である。なお、本形態の基本的な構成は実施の形態１、２と同様であるため、共通する部分には同一の符号を付して図示し、それらの詳細な説明を省略する。
【００５７】
図３（ａ）、（ｂ）に示すように、本形態の実装構造体１は、基板２上に半導体ＩＣ３およびフレキシブル配線基板４が実装された構造を有している。基板２の上面には、半導体ＩＣ３を実装するための複数の基板側入出力端子２０１ｓが形成されており、半導体ＩＣ３の下面には、基板２側の基板側入出力端子２０１ｓの各々に接続される実装部品側入出力端子３０１ｓが形成されている。また、基板２の上面には、フレキシブル配線基板４を実装するための複数の基板側入出力端子２０３ｓが形成されており、フレキシブル配線基板４の下面には、基板２側の基板側入出力端子２０３ｓの各々に接続される実装部品側入出力端子４０３ｓが形成されている。
【００５８】
本形態の実装構造体１において、基板２の上面には、半導体ＩＣ３が実装される領域に２つの第１検査端子２０１ｅ、２０１ｆ（第１検査端子対）が形成され、半導体ＩＣ３の下面には、２つの第２検査端子３０１ｅ、３０１ｆ（第２検査端子対）が形成されている。第２検査端子３０１ｅ、３０１ｆは、実装部品側入出力端子３０１ｓと同時形成された端子であり、サイズなどは、実装部品側入出力端子３０１ｓと同一である。第１検査端子２０１ｅ、２０１ｆは、基板側入出力端子２０１ｓと同時形成された端子であり、サイズなどは、基板側入出力端子２０１ｓと同一である。
【００５９】
基板２の上面には、フレキシブル配線基板４が実装される領域に２つの第３検査端子２０３ｅ、２０３ｆ（第３検査端子対）が形成され、２つの第３検査端子２０３ｅ、２０３ｆは各々、基板２上で第１検査端子２０１ｅ、２０１ｆに各々接続されている。フレキシブル配線基板４の下面には、２つの第４検査端子４０３ｅ、４０３ｆ（第４検査端子対）と、第４検査端子４０３ｅ、４０３ｆを短絡させる短絡部４０５とが形成されている。第４検査端子４０３ｅ、４０３ｆは、実装部品側入出力端子４０３ｓと同時形成された端子であり、サイズなどは、実装部品側入出力端子４０３ｓと同一である。第３検査端子２０３ｅ、２０３ｆは、基板側入出力端子２０３ｓと同時形成された端子であり、サイズなどは、基板側入出力端子２０３ｓと同一である。
【００６０】
このように構成した基板２に半導体ＩＣ３およびフレキシブル配線基板４を、例えば、異方性導電膜で実装すると、基板側入出力端子２０３ｓと、半導体ＩＣ３の実装部品側入出力端子３０１ｓとが１対１で接続するとともに、基板側入出力端子２０３ｓとフレキシブル配線基板４の実装部品側入出力端子４０３ｓとが１対１で接続する。また、第１検査端子２０１ｅ、２０１ｆと第２検査端子３０１ｅ、３０１ｆとが１対１で接続するとともに、第３検査端子２０３ｅ、２０３ｆと第４検査端子４０３ｅ、４０３ｆとが１対１で接続する。このため、２つの第１検査端子２０１ｅ、２０１ｆは、第３検査端子２０３ｅ、第４検査端子４０３ｅ、短絡部４０５、第４検査端子４０３ｆ、および第３検査端子２０３ｆを介して導電接続し、半導体ＩＣ３の側からみると基板２の側で短絡した状態となる。
【００６１】
図３（ｂ）、（ｃ）に示すように、半導体ＩＣ３には、２つの第２検査端子３０１ｅ、３０１ｆの端子間抵抗を検出する端子間抵抗検出部９１と、端子間抵抗検出部９１での検出結果に基づいて、電源生成部９３に対して、生成する定電位の電圧値を補正するように指令する補正指令部９２とが構成されている。その他の構成は、実施の形態１、２と同様であるため、説明を省略する。
【００６２】
このように構成した実装構造体１において、端子間抵抗検出部９１が第２検査端子３０１ｅ、３０１ｆの端子間抵抗を検出すると、かかる検出結果は、第２検査端子３０１ｅ、第１検査端子２０１ｅ、第３検査端子２０３ｅ、第４検査端子４０３ｅ、短絡部４０５、第４検査端子４０３ｆ、第３検査端子２０３ｆ、第１検査端子２０１ｆ、および第２検査端子３０１ｆで構成される電気経路の抵抗に対応する。従って、第２検査端子３０１ｅ、３０１ｆの端子間抵抗を検出すれば、第１検査端子２０１ｅ、２０１ｆと第２検査端子３０１ｅ、３０１ｆとの接続抵抗Ｒ２３と、第３検査端子２０３ｅ、２０３ｆと第４検査端子４０３ｅ、４０３ｆとの接続抵抗Ｒ２４との和がわかる。従って、基板側入出力端子２０１ｓと実装部品側入出力端子３０１ｓとの接続状態、および基板側入出力端子２０３ｓと実装部品側入出力端子４０３ｓとの接続状態の双方を監視することができる。また、補正指令部９２によって、基板側入出力端子２０１ｓと実装部品側入出力端子３０１ｓとの接続状態、および基板側入出力端子２０３ｓと実装部品側入出力端子４０３ｓとの接続状態に応じた動作条件の補正を自動的に行なうことができる。
【００６３】
なお、本形態では、端子間抵抗検出部９１、補正指令部９２、および電源生成部９３が全て半導体ＩＣ３に構成されていたが、フレキシブル配線基板４、基板２および半導体ＩＣ３は、各々に形成された端子を介して電気的に接続されているので、端子間抵抗検出部９１、補正指令部９２、および電源生成部９３の一部あるいは全部をフレキブル配線基板４や基板２に構成してもよい。
【００６４】
（実施の形態３の変形例）
図３（ｄ）、（ｅ）は各々、本発明の実施の形態３に係る実装構造体１において、第１検査端子および第３検査端子を基板２の側に設け、第２検査端子をフレキシブル配線基板４の側に設け、第４検査端子を半導体ＩＣ３の側に設けたときの説明図である。なお、本例の基本的な構成は実施の形態１と同様であるため、共通する部分には同一の符号を付して図示し、それらの詳細な説明を省略する。
【００６５】
図３（ａ）、（ｄ）に示すように、本形態の実装構造体１も、図３（ｂ）、（ｃ）を参照して説明した形態と同様、基板２上に半導体ＩＣ３およびフレキシブル配線基板４が実装された構造を有している。但し、本形態の実装構造体１においては、図３（ｂ）、（ｃ）を参照して説明した形態と反対に、基板２の上面には、フレキシブル配線基板４が実装される領域に２つの第１検査端子２０３ｇ、２０３ｈ（第１検査端子対）が形成され、フレキシブル配線基板４の下面には、２つの第２検査端子４０３ｇ、４０３ｈ（第２検査端子対）が形成されている。第２検査端子４０３ｇ、４０３ｈは、実装部品側入出力端子４０３ｓと同時形成された端子であり、サイズなどは、実装部品側入出力端子４０３ｓと同一である。また、第１検査端子２０３ｇ、２０３ｈは、基板側入出力端子２０３ｓと同時形成された端子であり、サイズなどは、基板側入出力端子２０３ｓと同一である。
【００６６】
また、基板２の上面には、半導体ＩＣ３が実装される領域に２つの第３検査端子２０１ｇ、２０１ｈ（第３検査端子対）が形成され、２つの第３検査端子２０１ｇ、２０１ｈは各々、基板２上で第１検査端子２０３ｇ、２０３ｈに各々接続されている。半導体ＩＣ３の下面には、２つの第４検査端子３０１ｇ、３０１ｈ（第４検査端子対）と、第４検査端子３０１ｇ、３０１ｈを短絡させる短絡部３０５とが形成されている。第４検査端子３０１ｇ、３０１ｈは、実装部品側入出力端子３０１ｓと同時形成された端子であり、サイズなどは、実装部品側入出力端子３０１ｓと同一である。また、第３検査端子２０１ｇ、２０１ｈは、基板側入出力端子２０１ｓと同時形成された端子であり、サイズなどは、基板側入出力端子２０１ｓと同一である。その他の構成は、実施の形態３と同様であるため、説明を省略する。
【００６７】
このように構成した基板２に半導体ＩＣ３およびフレキシブル配線基板４を、例えば、異方性導電膜で実装すると、基板側入出力端子２０１ｓと、半導体ＩＣ３の実装部品側入出力端子３０１ｓとが１対１で接続するとともに、基板側入出力端子２０３ｓとフレキシブル配線基板４の実装部品側入出力端子４０３ｓとが１対１で接続する。また、第１検査端子２０３ｇ、２０３ｈと第２検査端子４０３ｇ、４０３ｈとが１対１で接続するとともに、第３検査端子２０１ｇ、２０１ｈと第４検査端子３０１ｇ、３０１ｈとが１対１で接続する。このため、２つの第１検査端子２０３ｇ、２０３ｈは、第３検査端子２０１ｇ、第４検査端子３０１ｇ、短絡部３０５、第４検査端子３０１ｈ、第３検査端子２０１ｈを介して導電接続し、フレキシブル配線基板４からみると基板２の側で短絡した状態となる。
【００６８】
図３（ｄ）、（ｅ）に示すように、フレキシブル配線基板４には、各種電気素子や半導体ＩＣ３が実装されており、これらの電子部品によって、２つの第２検査端子４０３ｇ、４０３ｈの端子間抵抗を検出する端子間抵抗検出部９１と、端子間抵抗検出部９１での検出結果に基づいて、電源生成部９３に対して、生成する定電位の電圧値を補正するように指令する補正指令部９２とが構成されている。その他の構成は、実施の形態１、２と同様であるため、説明を省略する。
【００６９】
このように構成した実装構造体１では、端子間抵抗検出部９１が第２検査端子４０３ｇ、４０３ｈの端子間抵抗を検出すると、かかる検出結果によって、第１検査端子２０３ｇ、２０３ｈと第２検査端子４０３ｇ、４０３ｈとの接続抵抗と、第３検査端子２０１ｇ、２０１ｈと第４検査端子３０１ｇ、３０１ｈの接続抵抗との和がわかる。従って、基板側入出力端子２０１ｓと実装部品側入出力端子３０１ｓとの接続状態、および基板側入出力端子２０３ｓと実装部品側入出力端子４０３ｓとの接続状態の双方を監視することができる。
【００７０】
このように、本形態の実装構造体１によれば、実施の形態２と同様、任意のタイミングで、基板側入出力端子２０１ｓと実装部品側入出力端子３０１ｓとの接続状態、および基板側入出力端子２０３ｓと実装部品側入出力端子４０３ｓとの接続状態を自動的にチェックすることができる。それ故、補正指令部９２によって、基板側入出力端子２０１ｓと実装部品側入出力端子３０１ｓとの接続状態、および基板側入出力端子２０３ｓと実装部品側入出力端子４０３ｓとの接続状態に応じた動作条件の補正を自動的に行なうことができる。
【００７１】
なお、本形態では、端子間抵抗検出部９１、補正指令部９２、および電源生成部９３が全てフレキシブル配線基板４に構成されていたが、フレキシブル配線基板４、基板２および半導体ＩＣ３は、各々に形成された端子を介して電気的に接続されているので、端子間抵抗検出部９１、補正指令部９２、および電源生成部９３の一部あるいは全部を基板２や半導体ＩＣ３に構成してもよい。
【００７２】
［実施の形態４］
図４は、本発明の実施の形態４に係る実装構造体１の説明図であり、実装部品として、半導体ＩＣ３およびフレキシブル配線基板４を基板２に実装した形態の説明図である。図４（ａ）は、本発明の実施の形態４に係る実装構造体１の要部を示す説明図であり、図４（ｂ）、（ｃ）は各々、本発明の実施の形態４に係る実装構造体１において、２組の第１検査端子および第３検査端子を基板２の側に設け、２組の第２検査端子を半導体ＩＣ３の側に設け、第４検査端子をフレキシブル配線基板４に設けたときの説明図である。なお、本形態の基本的な構成は実施の形態１〜３と同様であるため、共通する部分には同一の符号を付して図示し、それらの詳細な説明を省略する。
【００７３】
図４（ａ）、（ｂ）に示すように、本形態の実装構造体１は、実施の形態３と同様、基板２上に半導体ＩＣ３およびフレキシブル配線基板４が実装された構造を有している。
【００７４】
本形態の実装構造体１において、基板２の上面には、半導体ＩＣ３が実装される領域に、２つの第１検査端子２０１ｅ、２０１ｆからなる第１組目の第１検査端子対と、２つの第１検査端子２０１ｃ、２０１ｄからなる第２組目の第１検査端子対が形成されている。また、基板２の上面において、フレキシブル配線基板４が実装される領域には、２つの第３検査端子２０３ｅ、２０３ｆからなる第３検査端子対が形成され、２つの第３検査端子２０３ｅ、２０３ｆは各々基板２上において、第１組目の第１検査端子２０１ｅ、２０１ｆに接続されている。さらに、基板２の上面には、第２組目の第１検査端子２０１ｃ、２０１ｄを基板２上で短絡させる短絡部２０５が形成されている。第１検査端子２０１ｃ、２０１ｄ、２０１ｅ、２０１ｆは、基板側入出力端子２０１ｓと同時形成された端子であり、サイズなどは、基板側入出力端子２０１ｓと同一である。第３検査端子２０３ｅ、２０３ｆは、基板側入出力端子２０３ｓと同時形成された端子であり、サイズなどは、基板側入出力端子２０３ｓと同一である。
【００７５】
半導体ＩＣ３の下面には、２つの第２検査端子３０１ｅ、３０１ｆからなる第１組目の第２検査端子対と、２つの第２検査端子３０１ｃ、３０１ｄからなる第２組目の第２検査端子対が形成されている。第２検査端子３０１ｃ、３０１ｄ、３０１ｅ、３０１ｆは、実装部品側入出力端子３０１ｓと同時形成された端子であり、サイズなどは、実装部品側入出力端子３０１ｓと同一である。
【００７６】
フレキシブル配線基板４の下面には、２つの第４検査端子４０３ｅ、４０３ｆからなる第４検査端子対と、第４検査端子４０３ｅ、４０３ｆを短絡させる短絡部４０５とが形成されている。第４検査端子４０３ｅ、４０３ｆは、実装部品側入出力端子４０３ｓと同時形成された端子であり、サイズなどは、実装部品側入出力端子４０３ｓと同一である。
【００７７】
このように構成した基板２に半導体ＩＣ３およびフレキシブル配線基板４を、例えば、異方性導電膜で実装すると、基板側入出力端子２０１ｓと、半導体ＩＣ３の実装部品側入出力端子３０１ｓとが１対１で接続するとともに、基板側入出力端子２０３ｓとフレキシブル配線基板４の実装部品側入出力端子４０３ｓとが１対１で接続する。また、第１検査端子２０１ｃ、２０１ｄ、２０１ｅ、２０１ｆと、第２検査端子３０１ｃ、３０１ｄ、３０１ｅ、３０１ｆとが１対１で接続するとともに、第３検査端子２０３ｅ、２０３ｆと第４検査端子４０３ｅ、４０３ｆとが１対１で接続する。このため、２組の第１検査端子対のうち、第１組目の第１検査端子２０１ｅ、２０１ｆは、第３検査端子２０３ｅ、第４検査端子４０３ｅ、短絡部４０５、第４検査端子４０３ｆ、第３検査端子２０３ｆを介して導電接続し、半導体ＩＣ３からみると、基板２の側で短絡した状態にある。また、第２組目の第１検査端子２０１ｃ、２０１ｄは、基板２に形成された短絡部２０５により、基板２の側で短絡した状態にある。
【００７８】
図４（ｂ）、（ｃ）に示すように、半導体ＩＣ３には、２組の第２検査端子３０１ｃ、３０１ｄ、３０１ｅ、３０１ｆの端子間抵抗を各組毎に検出する端子間抵抗検出部９１が形成されており、かかる端子間抵抗検出部９１は、第２検査端子３０１ｃ、３０１ｄ、３０１ｅ、３０１ｆの各組毎の端子間抵抗の検出結果を記憶しておく抵抗検出結果記憶部９１０を備えている。また、本形態の実装構造体１では、半導体ＩＣ３には、端子間抵抗検出部９１での検出結果に基づいて、電源生成部９３に対して、生成する定電位の電圧値を補正するように指令する補正指令部９２が構成されている。
【００７９】
ここで、端子間抵抗検出部９１が第１組目の第２検査端子３０１ｅ、３０１ｆの端子間抵抗を検出した結果によれば、第２検査端子３０１ｅ、３０１ｆと第１検査端子２０１ｅ、２０１ｆとの接続抵抗Ｒ２３と、第３検査端子２０３ｅ、２０３ｆと第４検査端子４０３ｅ、４０３ｆとの接続抵抗Ｒ２４との和がわかる。それ故、基板２と半導体ＩＣ３との間での基板側入出力端子２０１ｓと実装部品側入出力端子３０１ｓとの接続状態、および基板２とフレキシブル配線基板４との間での基板側入出力端子２０３ｓと実装部品側入出力端子４０３ｓとの接続状態を一括して監視することができる。
【００８０】
また、端子間抵抗検出部９１が第２組目の第２検査端子３０１ｃ、３０１ｄの端子間抵抗を検出した結果によれば、第２検査端子３０１ｅ、３０１ｆと第１検査端子２０１ｅ、２０１ｆとの接続抵抗Ｒ２３がわかる。それ故、基板２と半導体ＩＣ３との間での基板側入出力端子２０１ｓと実装部品側入出力端子３０１ｓとの接続状態を一括して監視することができる。
【００８１】
さらに、端子間抵抗検出部９１が第１組目の第２検査端子３０１ｅ、３０１ｆの端子間抵抗を検出した結果と、端子間抵抗検出部９１が第２組目の第２検査端子３０１ｃ、３０１ｄの端子間抵抗を検出した結果との差を求めれば、第３検査端子２０３ｅ、２０３ｆと第４検査端子４０３ｅ、４０３ｆとの接続抵抗Ｒ２４がわかる。それ故、基板２とフレキシブル配線基板２との間での基板側入出力端子２０３ｓと実装部品側入出力端子４０３ｓとの接続状態を監視することができる。
【００８２】
［実施の形態４の変形例］
図４（ｄ）、（ｅ）は各々、本発明の実施の形態４に係る実装構造体１において、２組の第１検査端子および第３検査端子を基板２の側に設け、２組の第２検査端子をフレキシブル配線基板４の側に設け、第４検査端子を半導体ＩＣ３の側に設けたときの説明図である。なお、本例の基本的な構成は実施の形態１と同様であるため、共通する部分には同一の符号を付して図示し、それらの詳細な説明を省略する。
【００８３】
図４（ａ）、（ｄ）に示すように、本形態の実装構造体１は、実施の形態３、４と同様、基板２上に半導体ＩＣ３およびフレキシブル配線基板４が実装された構造を有している。但し、本形態の実装構造体１においては、図４（ｂ）、（ｃ）を参照して説明した形態と反対に、基板２の上面には、フレキシブル配線基板４が実装される領域に、２つの第１検査端子２０３ｇ、２０３ｈからなる第１組目の第１検査端子対と、２つの第１検査端子２０３ｃ、２０３ｄからなる第２組目の第１検査端子対が形成されている。また、基板２の上面において、半導体ＩＣ３が実装される領域には、２つの第３検査端子２０１ｇ、２０１ｈからなる第３検査端子対が形成され、２つの第３検査端子２０１ｇ、２０１ｈは各々、基板２上で第１組目の第１検査端子２０３ｇ、２０３ｈに接続されている。さらに、基板２の上面には、第２組目の第１検査端子２０３ｇ、２０３ｈを短絡させる短絡部２０６が形成されている。第１検査端子２０３ｃ、２０３ｄ、２０３ｇ、２０３ｈは、基板側入出力端子２０３ｓと同時形成された端子であり、サイズなどは、基板側入出力端子２０３ｓと同一である。第３検査端子２０１ｇ、２０１ｈは、基板側入出力端子２０１ｓと同時形成された端子であり、サイズなどは、基板側入出力端子２０１ｓと同一である。
【００８４】
フレキシブル配線基板３の下面には、２つの第２検査端子４０３ｇ、４０３ｈからなる第１組目の第２検査端子対と、２つの第２検査端子４０３ｃ、４０３ｄからなる第２組目の第２検査端子対が形成されている。第２検査端子４０３ｃ、４０３ｄ、４０３ｇ、４０３ｈは、実装部品側入出力端子４０３ｓと同時形成された端子であり、サイズなどは、実装部品側入出力端子４０３ｓと同一である。
【００８５】
半導体ＩＣ３の下面には、２つの第４検査端子３０１ｇ、３０１ｈからなる第４検査端子対と、第４検査端子３０１ｇ、３０１ｈを短絡させる短絡部３０５とが形成されている。第４検査端子３０１ｇ、３０１ｈは、実装部品側入出力端子３０１ｓと同時形成された端子であり、サイズなどは、実装部品側入出力端子３０１ｓと同一である。
【００８６】
このように構成した基板２に半導体ＩＣ３およびフレキシブル配線基板４を、例えば、異方性導電膜で実装すると、基板側入出力端子２０３ｓと、半導体ＩＣ３の実装部品側入出力端子４０３ｓとが１対１で接続するとともに、基板側入出力端子２０３ｓとフレキシブル配線基板４の実装部品側入出力端子４０３ｓとが１対１で接続する。また、第１検査端子２０３ｃ、２０３ｄ、２０３ｇ、２０３ｈと、第２検査端子４０３ｃ、４０３ｄ、４０３ｇ、４０３ｈとが１対１で接続するとともに、第３検査端子２０１ｇ、２０１ｈと第４検査端子３０１ｇ、３０１ｈとが１対１で接続する。このため、第１組目の第１検査端子２０３ｇ、２０３ｈは、第３検査端子２０１ｇ、第４検査端子３０１ｇ、短絡部３０５、第４検査端子３０１ｈ、第３検査端子２０１ｈを介して導電接続し、フレキシブル配線基板４からみたとき基板２の側で短絡した状態にある。また、第２組目の第１検査端子２０３ｃ、２０３ｄは、基板２に形成された短絡部２０６により、基板２の側で短絡した状態にある。
【００８７】
図４（ｄ）、（ｅ）に示すように、フレキシブル配線基板４には、各種電気素子や半導体ＩＣ３が実装されており、これらの電子部品によって、２つの第２検査端子４０３ｇ、４０３ｈの端子間抵抗、および２つの第２検査端子４０３ｃ、４０３ｄの端子間抵抗を検出する端子間抵抗検出部９１と、端子間抵抗検出部９１での検出結果に基づいて、基板２、フレキシブル配線基板４および半導体ＩＣ３での動作条件を補正する補正指令部９２と、電源生成部９３とが構成されている。その他の構成は、実施の形態４と同様であるため、説明を省略する。
【００８８】
このように構成した場合も、第２検査端子４０３ｇ、４０３ｈの端子間抵抗の検出結果に基づいて、基板２と半導体ＩＣ３との間での基板側入出力端子２０１ｓと実装部品側入出力端子３０１ｓとの接続状態、および基板２とフレキシブル配線基板２との間での基板側入出力端子２０３ｓと実装部品側入出力端子４０３ｓとの接続状態を一括して監視することができる。また、第２検査端子４０３ｃ、４０３ｄの端子間抵抗の検出結果に基づいて、基板２とフレキシブル配線基板３との間での基板側入出力端子２０３ｓと実装部品側入出力端子４０３ｓとの接続状態を監視することができる。さらに、第２検査端子４０３ｇ、４０３ｈの端子間抵抗の検出結果と、第２検査端子４０３ｃ、４０３ｄの端子間抵抗の検出結果との差に基づいて、基板２と半導体ＩＣ３との間での基板側入出力端子２０１ｓと実装部品側入出力端子３０１ｓとの接続状態を監視することができる。
【００８９】
［電気光学装置への適用例１］
（全体構成）
図５は、本発明に係る実装構造体を備えた電気光学装置（液晶装置）において、第１基板（素子基板／電気光学装置用基板）の電気的な構成を示す等価回路図である。図６（ａ）、（ｂ）は各々、図５に示す電気光学装置をその上に形成された各構成要素と共に対向基板の側から見た平面図、およびそのＩ−Ｉ′断面図である。
【００９０】
図５に示すように、本形態の電気光学装置１００は液晶装置であり、後述する第１基板１０（素子基板／電気光学装置用基板）において、画素領域１０ｂには複数の画素１００ａがマトリクス状に形成されている。複数の画素１００ａの各々には、画素電極１０９、および画素電極１０９を制御するための画素スイッチング用の薄膜トランジスタ３０ａ（画素トランジスタ）が形成されており、かかる薄膜トランジスタ３０ａは、アモルファスシリコン膜、ポリシリコン膜、単結晶シリコン層を能動層として備えている。
【００９１】
第１基板１０には、画素領域１０ｂの外側に、データ線駆動回路および走査線駆動回路などを内蔵した駆動用ＩＣとしての半導体ＩＣ３が実装されているとともに、第１基板１０の端部にはフレキシブル配線基板４が実装されている。
【００９２】
第１基板１０において、半導体ＩＣ３のデータ線駆動回路からはデータ線１０６ａが延在しており、かかるデータ線１０６ａは、薄膜トランジスタ３０ａのソースに電気的に接続されている。データ線駆動回路は、データ線１０６ａに画像信号を線順次で供給する。半導体ＩＣ３の走査線駆動回路からは走査線１０３ａが延在しており、かかる走査線１０３ａは、薄膜トランジスタ３０ａのゲートに電気的に接続されている。走査線駆動回路は、走査線１０３ａに走査信号を線順次で供給する。薄膜トランジスタ３０ａのドレインには画素電極１０９が電気的に接続されている。かかる電気光学装置１００では、薄膜トランジスタ３０ａを一定期間だけそのオン状態とすることにより、データ線１０６ａから供給される画像信号を各画素１００ａの液晶容量５０ａに所定のタイミングで書き込む。液晶容量５０ａに書き込まれた所定レベルの画像信号は、第１基板１０に形成された画素電極１０９と、後述する対向基板の共通電極との間で一定期間保持される。共通電極には共通電位Ｖcomが印加されている。
【００９３】
画素電極１０９と共通電極との間には保持容量１６０が形成されており、画素電極１０９の電圧は、例えば、ソース電圧が印加された時間よりも３桁も長い時間だけ保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い表示を行うことのできる電気光学装置１００が実現される。本形態では、保持容量１６０を構成するにあたって、走査線１０３ａと並行するように容量線１０３ｂが形成されているが、前段の走査線１０３ａとの間に保持容量１６０が形成される場合もある。
【００９４】
図６（ａ）、（ｂ）において、電気光学装置１００は、具体的には、素子基板としての第１基板１０の上にシール部９０が矩形枠状に設けられており、シール部９０によって、対向基板としての第２基板２０と、第１基板１０とが貼り合わされている。第２基板２０とシール部９０とは略同一の輪郭を備えており、シール部９０で囲まれた領域内に液晶層５０が保持されている。液晶層５０は、例えば一種または数種のネマティック液晶を混合したものなどからなる。また、シール部９０は一部が途切れており、かかる途切れ部分を利用して、シール部９０で囲まれた領域内に液晶が充填された後、途切れ部分は封止材１０７で塞がれる。
【００９５】
第１基板１０は、第２基板２０より大きく、第２基板２０の基板縁から張り出す張り出し領域１１を備えている。かかる張り出し領域１１には、データ線駆動回路および走査線駆動回路を内蔵する半導体ＩＣ３が実装されているとともに、第１基板１０と外部回路との電気的な接続を行なうフレキシブル配線基板４が実装されている。
【００９６】
第１基板１０には、画素電極１０９がマトリクス状に形成されている。これに対して、第２基板２０には、シール部９０の内側領域に遮光性材料からなる額縁２３ｂが形成され、その内側が画像表示領域１０ａとされている。第２基板２０には共通電極２１などが形成されている。シール部９０の角部分には第１基板１０と第２基板２０との間で電気的な接続を行なうための基板間導通部１９０が配置されており、共通電極２１には、基板間導通部１９０を介して第１基板１０の側から共通電位Ｖcomが供給される。なお、フリンジフィールドスイッチング（ＦＦＳ（Fringe Field Switching））モードの液晶装置の場合、共通電極は、画素電極１０９と同様、第１基板１０上に形成される。
【００９７】
このように構成した電気光学装置１００において、画像表示領域１０ａは、図５を参照して説明した画素領域１０ｂと重なる領域であるが、画素領域１０ｂの外周に沿って、表示に直接寄与しないダミーの画素が形成される場合があり、この場合、画素領域１０ｂのうち、ダミーの画素を除いた領域によって画像表示領域１０ａが構成される。
【００９８】
かかる電気光学装置１００では、第１基板１０、半導体ＩＣ３およびフレキシブル配線基板４によって実装構造体１が構成されており、第１基板１０は、図１〜図４を参照して説明した基板２に相当する。
【００９９】
かかる実装構造体１においては、第１基板１０に半導体ＩＣ３およびフレキシブル配線基板４が実装されていることから、図４を参照して説明した実施の形態４の構成を適用することができる。例えば、図４（ｂ）、（ｃ）を参照して説明した構成を採用した場合、第１基板１０の上面には、半導体ＩＣ３が実装される領域に、２つの第１検査端子２０１ｅ、２０１ｆからなる第１組目の第１検査端子対と、２つの第１検査端子２０１ｃ、２０１ｄからなる第２組目の第１検査端子対が形成される。また、基板２の上面において、フレキシブル配線基板４が実装される領域には、２つの第３検査端子２０３ｅ、２０３ｆからなる第３検査端子対が形成され、２つの第３検査端子２０３ｅ、２０３ｆは各々基板２上において、第１組目の第１検査端子２０１ｅ、２０１ｆに接続される。さらに、基板２の上面には、第２組目の第１検査端子２０１ｃ、２０１ｄを基板２上で短絡させる短絡部２０５が形成される。
【０１００】
半導体ＩＣ３の下面には、２つの第２検査端子３０１ｅ、３０１ｆからなる第１組目の第２検査端子対と、２つの第２検査端子３０１ｃ、３０１ｄからなる第２組目の第２検査端子対が形成される。フレキシブル配線基板４の下面には、２つの第４検査端子４０３ｅ、４０３ｆからなる第４検査端子対と、第４検査端子４０３ｅ、４０３ｆを短絡させる短絡部４０５とが形成される。
【０１０１】
そして、第１基板１０に半導体ＩＣ３およびフレキシブル配線基板４を、例えば、異方性導電膜で実装すると、基板側入出力端子２０１ｓと、半導体ＩＣ３の実装部品側入出力端子３０１ｓとが１対１で接続するとともに、基板側入出力端子２０３ｓとフレキシブル配線基板４の実装部品側入出力端子４０３ｓとが１対１で接続する。また、第１検査端子２０１ｃ、２０１ｄ、２０１ｅ、２０１ｆと、第２検査端子３０１ｃ、３０１ｄ、３０１ｅ、３０１ｆとが１対１で接続するとともに、第３検査端子２０３ｅ、２０３ｆと第４検査端子４０３ｅ、４０３ｆとが１対１で接続する。このため、２組の第１検査端子対のうち、第１組目の第１検査端子２０１ｅ、２０１ｆは、第３検査端子２０３ｅ、第４検査端子４０３ｅ、短絡部４０５、第４検査端子４０３ｆ、第３検査端子２０３ｆを介して導電接続し、半導体ＩＣ３からみると、第１基板１０の側で短絡した状態にある。また、第２組目の第１検査端子２０１ｃ、２０１ｄは、第１基板１０に形成された短絡部２０５により、第１基板１０の側で短絡した状態にある。
【０１０２】
また、半導体ＩＣ３には、図４（ｂ）、（ｃ）に示すように、２組の第２検査端子３０１ｃ、３０１ｄ、３０１ｅ、３０１ｆの端子間抵抗を各組毎に検出する端子間抵抗検出部９１と、端子間抵抗検出部９１での検出結果に基づいて、電源生成部９３に対して、生成する定電位の電圧値を補正するように指令する補正指令部９２とが構成される。
【０１０３】
このように構成した実装構造体１においては、例えば、第１組目の第２検査端子３０１ｅ、３０１ｆの端子間抵抗を検出した結果、端子間抵抗が増大している場合には、電源生成部９３で生成する定電位、例えば、共通電位Ｖcomの電圧値を補正するため、端子間抵抗が増大した場合でも、品位の高い画像を常に表示することができる。
【０１０４】
なお、端子間抵抗検出部９１、補正指令部９２、および電源生成部９３の一部あるいは全部をフレキシブル配線基板４の側に構成してもよい。また、電気光学装置１００に対しては、図４（ｄ）、（ｅ）を参照して説明した構成や、実施の形態１乃至３に係る構成を適用してもよい。
【０１０５】
［電気光学装置への適用例２］
図７は、本発明に係る実装構造体を備えた別の電気光学装置（液晶装置）において、第１基板（素子基板／電気光学装置用基板）の電気的な構成を示す等価回路図である。図８（ａ）、（ｂ）は各々、図７に示す電気光学装置をその上に形成された各構成要素と共に対向基板の側から見た平面図、およびそのＨ−Ｈ′断面図である。なお、本例の電気光学装置の構成は、図５および図６を参照して説明した例と同様であるため、共通する部分には同一の符号を付して図示し、それらの詳細な説明を省略する。
【０１０６】
図７および図８に示すように、本形態の電気光学装置１００も液晶装置であり、素子基板としての第１基板１０と、対向基板としての第２基板２０との間に液晶層５０が保持されている。かかる構成の電気光学装置１００でも、共通電極２１には共通電位Ｖcomが印加されている。本形態において、薄膜トランジスタ３０ａは、ポリシリコン膜あるいは単結晶シリコン層を能動層として備えている。このため、本形態の電気光学装置１００では、薄膜トランジスタ３０ａと同時形成された薄膜トランジスタなどを用いてデータ線駆動回路１０１および走査線駆動回路１０４が構成されている。このため、本形態では、第１基板１０とフレキシブル配線基板４とによって実装構造体１が構成されている。
【０１０７】
このため、本形態の実装構造体１においては、図２を参照して説明した実施の形態２の構成を適用することができる。例えば、図２（ｄ）、（ｅ）を参照して説明した構成を採用した場合、第１基板１０の上面には、２つの第１検査端子２０３ｃ、２０３ｄ（第１検査端子対）と、第１検査端子２０３ｃ、２０３ｄを短絡させる短絡部２０６とが形成される。また、フレキシブル配線基板４の下面には、２つの第２検査端子４０３ｃ、４０３ｄ（第２検査端子対）が形成される。このように構成した基板２にフレキシブル配線基板４を、例えば、異方性導電膜で実装すると、基板側入出力端子２０３ｓと実装部品側入出力端子４０３ｓとが１対１で接続し、第１検査端子２０３ｃ、２０３ｄと第２検査端子４０３ｃ、４０３ｄとが１対１で接続する。
【０１０８】
また、フレキシブル配線基板４の側には、図２（ｄ）、（ｅ）に示すように、第２検査端子４０３ｃ、４０３ｄの端子間抵抗を検出する端子間抵抗検出部９１と、端子間抵抗検出部９１での検出結果に基づいて、電源生成部９３に対して、生成する定電位の電圧値を補正するように指令する補正指令部９２とが構成される。
【０１０９】
このように構成した実装構造体１においては、第２検査端子４０３ｃ、４０３ｄの端子間抵抗を検出した結果、端子間抵抗が増大している場合には、電源生成部９３で生成する定電位、例えば、共通電位Ｖcomの電圧値を補正するため、端子間抵抗が増大した場合でも、品位の高い画像を常に表示することができる。
【０１１０】
なお、端子間抵抗検出部９１、補正指令部９２、および電源生成部９３の一部あるいは全部を第１基板１０の側に構成してもよい。また、電気光学装置１００に対しては、図２（ａ）、（ｂ）を参照して説明した構成を適用してもよい。
【０１１１】
［電気光学装置への適用例３］
以下、本発明を有機エレクトロルミネッセンス装置に適用した例を説明する。なお、以下の説明では、図５〜図８を参照して説明した電気光学装置との対応がわかりやすいように、可能な限り、対応する部分には同一の符号を付して説明する。
【０１１２】
図９は、本発明に係る実装構造体を備えた電気光学装置（有機エレクトロルミネッセンス装置）の電気的構成を示すブロック図である。図１０（ａ）、（ｂ）は各々、図９に示す電気光学装置をその上に形成された各構成要素と共に対向基板の側から見た平面図、およびそのＪ−Ｊ′断面図である。
【０１１３】
図９に示す電気光学装置１００は、有機エレクトロルミネッセンス装置であり、第１基板１０上には、複数の走査線１０３ａと、走査線１０３ａに対して交差する方向に延びる複数のデータ線１０６ａと、走査線１０３ａに対して並列して延在する複数の電源線１０３ｅとを有している。また、第１基板１０において、矩形形状の画素領域１０ｂには複数の画素１００ａがマトリクス状に配列されている。データ線１０６ａにはデータ線駆動回路１０１が接続され、走査線１０３ａには走査線駆動回路１０４が接続されている。画素領域１０ｂの各々には、走査線１０３ａを介して走査信号がゲート電極に供給されるスイッチング用の薄膜トランジスタ３０ｂと、このスイッチング用の薄膜トランジスタ３０ｂを介してデータ線１０６ａから供給される画素信号を保持する保持容量７０と、保持容量７０によって保持された画素信号がゲート電極に供給される駆動用の薄膜トランジスタ３０ｃとが形成されている。
【０１１４】
薄膜トランジスタ３０ｃには、画素電極１０９（陽極層）が電気的に接続されており、薄膜トランジスタ３０ｃがオン状態になったとき、画素電極１０９には、電源線１０３ｅから駆動電流が流れ込む。画素電極１０９と陰極層との間には、有機機能層が挟まれた有機エレクトロルミネッセンス素子８０が構成されている。陰極層および電源線１０３ｅには、定電位が印加されている。
【０１１５】
かかる構成によれば、走査線１０３ａが駆動されてスイッチング用の薄膜トランジスタ３０ｂがオンになると、そのときのデータ線１０６ａの電位が保持容量７０に保持され、保持容量７０が保持する電荷に応じて、駆動用の薄膜トランジスタ３０ｃのオン・オフ状態が決まる。そして、駆動用の薄膜トランジスタ３０ｃのチャネルを介して、電源線１０３ｅから画素電極１０９に電流が流れ、さらに有機機能層を介して対極層に電流が流れる。その結果、有機エレクトロルミネッセンス素子８０は、これを流れる電流量に応じて発光する。
【０１１６】
なお、図９に示す構成では、電源線１０３ｅは走査線１０３ａと並列していたが、電源線１０３ｅがデータ線１０６ａに並列している構成を採用してもよい。また、図９に示す構成では、電源線１０３ｅを利用して保持容量７０を構成していたが、電源線１０３ｅとは別に容量線を形成し、かかる容量線によって保持容量７０を構成してもよい。
【０１１７】
図１０（ａ）、（ｂ）において、本形態の電気光学装置１００では、素子基板としての第１基板１０と、封止基板としての第２基板２０とがシール部９０によって貼り合わされており、第１基板１０と第２基板との間は、窒素雰囲気あるいは充填材が保持された構造になっている。第１基板１０において、シール部９０の外側の領域には、薄膜トランジスタ３０ｂ、３０ｃと同時形成された薄膜トランジスタなどによって、データ線駆動回路１０１、および走査線駆動回路１０４が形成されているとともに、第１基板１０には、フレキシブル配線基板４が接続されている。また、第１基板１０には、画素電極（陽極）、有機機能層および陰極がこの順に積層された有機エレクトロルミネッセンス素子８０がマトリクス状に形成されている。
【０１１８】
このように構成した電気光学装置１００においては、第１基板１０とフレキシブル配線基板４とによって実装構造体１が構成されている。このため、本形態の実装構造体１においては、図２を参照して説明した実施の形態２の構成を適用することができる。例えば、図２（ｄ）、（ｅ）を参照して説明した構成を採用した場合、第１基板１０の上面には、２つの第１検査端子２０３ｃ、２０３ｄ（第１検査端子対）と、第１検査端子２０３ｃ、２０３ｄを短絡させる短絡部２０６とが形成される。また、フレキシブル配線基板４の下面には、２つの第２検査端子４０３ｃ、４０３ｄ（第２検査端子対）が形成される。このように構成した基板２にフレキシブル配線基板４を、例えば、異方性導電膜で実装すると、基板側入出力端子２０３ｓと実装部品側入出力端子４０３ｓとが１対１で接続し、第１検査端子２０３ｃ、２０３ｄと第２検査端子４０３ｃ、４０３ｄとが１対１で接続する。
【０１１９】
また、フレキシブル配線基板４の側には、図２（ｄ）、（ｅ）に示すように、第２検査端子４０３ｃ、４０３ｄの端子間抵抗を検出する端子間抵抗検出部９１と、端子間抵抗検出部９１での検出結果に基づいて、電源生成部９３に対して、生成する定電位の電圧値を補正するように指令する補正指令部９２とが構成される。
【０１２０】
このように構成した実装構造体１においては、第２検査端子４０３ｃ、４０３ｄの端子間抵抗を検出した結果、端子間抵抗が増大している場合には、電源生成部９３で生成する定電位を補正するため、端子間抵抗が増大した場合でも、品位の高い画像を常に表示することができる。
【０１２１】
なお、端子間抵抗検出部９１、補正指令部９２、および電源生成部９３の一部あるいは全部を第１基板１０の側に構成してもよい。また、電気光学装置１００に対しては、図２（ａ）、（ｂ）を参照して説明した構成を適用してもよい。
【０１２２】
［他の実施の形態］
上記形態では、本発明を適用した実装構造体１を電気光学装置に適用した例を説明したが、本発明を適用した実装構造体１については、複数の画素の各々に受光素子を備えた撮像装置や、タッチパネルなどに用いてもよい。
【０１２３】
［電子機器への搭載例］
次に、図１１を参照して、上述した電気光学装置１００を適用した電子機器について説明する。図１１は、本発明に係る電気光学装置を用いた電子機器の説明図である。
【０１２４】
図１１（ａ）に、電気光学装置１００を備えたモバイル型のパーソナルコンピュータの構成を示す。パーソナルコンピュータ２０００は、表示ユニットとしての電気光学装置１００と本体部２０１０を備える。本体部２０１０には、電源スイッチ２００１及びキーボード２００２が設けられている。図１１（ｂ）に、電気光学装置１００を備えた携帯電話機の構成を示す。携帯電話機３０００は、複数の操作ボタン３００１及びスクロールボタン３００２、並びに表示ユニットとしての電気光学装置１００を備える。スクロールボタン３００２を操作することによって、電気光学装置１００に表示される画面がスクロールされる。図１１（ｃ）に、電気光学装置１００を適用した情報携帯端末（ＰＤＡ：Personal Digital Assistants）の構成を示す。情報携帯端末４０００は、複数の操作ボタン４００１及び電源スイッチ４００２、並びに表示ユニットとしての電気光学装置１００を備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった各種の情報が電気光学装置１００に表示される。なお、電気光学装置１００が適用される電子機器としては、図１１（ａ）〜（ｃ）に示すものの他、デジタルスチルカメラ、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器の表示部として、前述した電気光学装置１００（液晶装置や有機エレクトロルミネッセンス装置）を用いることができる。
【図面の簡単な説明】
【０１２５】
【図１】本発明の実施の形態１に係る実装構造体の説明図である。
【図２】本発明の実施の形態２に係る実装構造体の説明図である。
【図３】本発明の実施の形態３に係る実装構造体の説明図である。
【図４】本発明の実施の形態４に係る実装構造体の説明図である。
【図５】本発明に係る実装構造体を備えた電気光学装置（液晶装置）において、第１基板（素子基板／電気光学装置用基板）の電気的な構成を示す等価回路図である。
【図６】（ａ）、（ｂ）は各々、図５に示す電気光学装置をその上に形成された各構成要素と共に対向基板の側から見た平面図、およびそのＩ−Ｉ′断面図である。
【図７】本発明に係る実装構造体を備えた別の電気光学装置（液晶装置）において、第１基板（素子基板／電気光学装置用基板）の電気的な構成を示す等価回路図である。
【図８】（ａ）、（ｂ）は各々、図７に示す電気光学装置をその上に形成された各構成要素と共に対向基板の側から見た平面図、およびそのＨ−Ｈ′断面図である。
【図９】本発明に係る実装構造体を備えた電気光学装置（有機ＥＬ装置）の電気的構成を示すブロック図である。
【図１０】（ａ）、（ｂ）は各々、図９に示す電気光学装置をその上に形成された各構成要素と共に対向基板の側から見た平面図、およびそのＪ−Ｊ′断面図である。
【図１１】本発明に係る電気光学装置を用いた電子機器の説明図である。
【符号の説明】
【０１２６】
１・・実装構造体、２・・基板、３・・半導体ＩＣ、９１・・端子間抵抗検出部、９２・・補正指令部、９３・・電源生成部、１００・・電気光学装置、２０１ａ、ｂ、２０３ａ、ｂ、３０１ｃ〜ｆ、４０３ｃ、ｄ、ｇ、ｈ・・第２検査端子、２０１ｃ〜ｆ、２０３ｃ、ｄ、ｇ、ｈ、３０１ａ、ｂ、４０３ａ、ｂ・・第１検査端子、２０１ｓ・・基板側入出力端子、２０３ｅ、２０３ｆ、２０１ｇ、２０１ｈ・・第３検査端子、２０５、２０６、３０５、４０５・・短絡部、３０１ｇ、３０１ｈ、４０３ｅ、４０３ｆ・・第４検査端子、３０１ｓ、４０３ｓ・・実装部品側入出力端子
【特許請求の範囲】
【請求項１】
基板側入出力端子を備えた基板と、
該基板に実装され、前記基板側入出力端子に接続する実装部品側入出力端子を備えた実装部品と、
前記基板および前記実装部品の一方側において短絡した状態の第１検査端子対と、
前記基板および前記実装部品の他方側において前記第１検査端子対に接続された第２検査端子対と、
前記第２検査端子対の端子間抵抗を検出する端子間抵抗検出部と、
を有していることを特徴とする実装構造体。
【請求項２】
前記端子間抵抗検出部は、予め設定されたタイミングで前記第２検査端子対の端子間抵抗を検出することを特徴とする請求項１に記載の実装構造体。
【請求項３】
さらに、前記端子間抵抗検出部での検出結果に基づいて、前記基板および前記実装部品のうちの一方側での動作条件を補正する補正指令部を有することを特徴とする請求項１または２に記載の実装構造体。
【請求項４】
さらに、前記基板および前記実装部品の少なくとも一方での動作に用いる１乃至複数の定電位を生成する電源回路を備え、
前記補正指令部は、前記端子間抵抗検出部での検出結果に基づいて、前記電源回路に対して前記１乃至複数の定電位の電圧値を変更するように指令することを特徴とする請求項３に記載の実装構造体。
【請求項５】
前記基板は、前記第２検査端子対を備え、
前記実装部品は、前記第１検査端子対と、該第１検査端子対を短絡させる短絡部と、を備えていることを特徴とする請求項１乃至４の何れか一項に記載の実装構造体。
【請求項６】
前記実装部品は、前記第２検査端子対を備え、
前記基板は、前記第１検査端子対と、該第１検査端子対を短絡させる短絡部と、を備えていることを特徴とする請求項１乃至４の何れか一項に記載の実装構造体。
【請求項７】
前記実装部品として、各々が前記実装部品側入出力端子を備えた第１実装部品と第２実装部品とを有し、
前記第１実装部品は、前記第２検査端子対を備え、
前記基板は、前記第１検査端子対と、該第１検査端子対に接続された第３検査端子対と、を備え、
前記第２実装部品は、前記第３検査端子対に接続された第４検査端子対と、該第４検査端子対を短絡させる短絡部と、を備え、
前記第１検査端子対は、前記第４検査端子対および前記短絡部を介して短絡していることを特徴とする請求項１乃至４の何れか一項に記載の実装構造体。
【請求項８】
前記基板は、前記第１検査端子対を複数組備え、
前記実装部品は、前記第２検査端子対を複数組備え、
前記第３検査端子対は、前記複数組の第１検査端子対のうち、一部の第１検査端子対に接続し、
前記基板は、前記複数組の第１検査端子対のうち、他の第１検査端子対を短絡させる短絡部を備えていることを特徴とする請求項７に記載の実装構造体。
【請求項９】
前記実装部品は、フレキシブル配線基板あるいは半導体ＩＣであることを特徴とする請求項１乃至８の何れか一項に記載の実装構造体。
【請求項１０】
請求項１乃至９の何れか一項に記載の実装構造体を備えた電気光学装置であって、
前記基板は、複数の画素の各々に画素電極が形成された電気光学装置用基板であることを特徴とする電気光学装置。
【請求項１１】
前記電気光学装置用基板は、該電気光学装置用基板と対向配置された別の基板との間に液晶を保持していることを特徴とする請求項１０に記載の電気光学装置。
【請求項１２】
請求項１０または１１に記載の電気光学装置を備えていることを特徴とする電子機器。
【請求項１】
基板側入出力端子を備えた基板と、
該基板に実装され、前記基板側入出力端子に接続する実装部品側入出力端子を備えた実装部品と、
前記基板および前記実装部品の一方側において短絡した状態の第１検査端子対と、
前記基板および前記実装部品の他方側において前記第１検査端子対に接続された第２検査端子対と、
前記第２検査端子対の端子間抵抗を検出する端子間抵抗検出部と、
を有していることを特徴とする実装構造体。
【請求項２】
前記端子間抵抗検出部は、予め設定されたタイミングで前記第２検査端子対の端子間抵抗を検出することを特徴とする請求項１に記載の実装構造体。
【請求項３】
さらに、前記端子間抵抗検出部での検出結果に基づいて、前記基板および前記実装部品のうちの一方側での動作条件を補正する補正指令部を有することを特徴とする請求項１または２に記載の実装構造体。
【請求項４】
さらに、前記基板および前記実装部品の少なくとも一方での動作に用いる１乃至複数の定電位を生成する電源回路を備え、
前記補正指令部は、前記端子間抵抗検出部での検出結果に基づいて、前記電源回路に対して前記１乃至複数の定電位の電圧値を変更するように指令することを特徴とする請求項３に記載の実装構造体。
【請求項５】
前記基板は、前記第２検査端子対を備え、
前記実装部品は、前記第１検査端子対と、該第１検査端子対を短絡させる短絡部と、を備えていることを特徴とする請求項１乃至４の何れか一項に記載の実装構造体。
【請求項６】
前記実装部品は、前記第２検査端子対を備え、
前記基板は、前記第１検査端子対と、該第１検査端子対を短絡させる短絡部と、を備えていることを特徴とする請求項１乃至４の何れか一項に記載の実装構造体。
【請求項７】
前記実装部品として、各々が前記実装部品側入出力端子を備えた第１実装部品と第２実装部品とを有し、
前記第１実装部品は、前記第２検査端子対を備え、
前記基板は、前記第１検査端子対と、該第１検査端子対に接続された第３検査端子対と、を備え、
前記第２実装部品は、前記第３検査端子対に接続された第４検査端子対と、該第４検査端子対を短絡させる短絡部と、を備え、
前記第１検査端子対は、前記第４検査端子対および前記短絡部を介して短絡していることを特徴とする請求項１乃至４の何れか一項に記載の実装構造体。
【請求項８】
前記基板は、前記第１検査端子対を複数組備え、
前記実装部品は、前記第２検査端子対を複数組備え、
前記第３検査端子対は、前記複数組の第１検査端子対のうち、一部の第１検査端子対に接続し、
前記基板は、前記複数組の第１検査端子対のうち、他の第１検査端子対を短絡させる短絡部を備えていることを特徴とする請求項７に記載の実装構造体。
【請求項９】
前記実装部品は、フレキシブル配線基板あるいは半導体ＩＣであることを特徴とする請求項１乃至８の何れか一項に記載の実装構造体。
【請求項１０】
請求項１乃至９の何れか一項に記載の実装構造体を備えた電気光学装置であって、
前記基板は、複数の画素の各々に画素電極が形成された電気光学装置用基板であることを特徴とする電気光学装置。
【請求項１１】
前記電気光学装置用基板は、該電気光学装置用基板と対向配置された別の基板との間に液晶を保持していることを特徴とする請求項１０に記載の電気光学装置。
【請求項１２】
請求項１０または１１に記載の電気光学装置を備えていることを特徴とする電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１０−６０８６５（Ｐ２０１０−６０８６５Ａ）
【公開日】平成２２年３月１８日（２０１０．３．１８）
【国際特許分類】
【出願番号】特願２００８−２２６７２８（Ｐ２００８−２２６７２８）
【出願日】平成２０年９月４日（２００８．９．４）
【出願人】（３０４０５３８５４）エプソンイメージングデバイス株式会社 (2,386)
【Ｆターム（参考）】
【公開日】平成２２年３月１８日（２０１０．３．１８）
【国際特許分類】
【出願日】平成２０年９月４日（２００８．９．４）
【出願人】（３０４０５３８５４）エプソンイメージングデバイス株式会社 (2,386)
【Ｆターム（参考）】
[ Back to top ]