情報処理装置及び情報処理方法、並びにコンピュータ・プログラム
【課題】 可能な限り書き込みを同一ページで行なわせるようにすることで、書き込み時間の長期化や書き込み動作中の電源遮断の問題を解決する。
【解決手段】 複数の論理アドレスに書き込みが発生したとき、空きページを検索し、可能な限りその空いているページ内にデータの書き込みを行なう。その結果、書き込みページ数を削減することで書き込み時間の削減を行なうようにする。なお、同一ページに入りきらないバイト数の書き込みが必要である場合には、次の空いているページに書き込みを行なうが、このときも同様なアルゴリズムを動作させ、可能な限りそのページに書き込みを行なわせる。
【解決手段】 複数の論理アドレスに書き込みが発生したとき、空きページを検索し、可能な限りその空いているページ内にデータの書き込みを行なう。その結果、書き込みページ数を削減することで書き込み時間の削減を行なうようにする。なお、同一ページに入りきらないバイト数の書き込みが必要である場合には、次の空いているページに書き込みを行なうが、このときも同様なアルゴリズムを動作させ、可能な限りそのページに書き込みを行なわせる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、消去後に書き込み動作を行なうメモリに対するデータ書き込み動作を行なう情報処理装置及び情報処理方法、並びにコンピュータ・プログラムに係り、特に、複数バイトからなるページ単位で消去書き込み動作を一括して行なうメモリに対するデータ書き込み動作を行なう情報処理装置及び情報処理方法、並びにコンピュータ・プログラムに関する。
【０００２】
さらに詳しくは、本発明は、ＩＣカード若しくはカード互換機能を搭載した機器のように、受信信号の電力によって動作して受信信号に基づいたメモリ・アクセス動作を行なう情報処理装置及び情報処理方法、並びにコンピュータ・プログラムに係り、特に、ページ単位での消去書き込み動作を効率的に行ない、より高速なトランザクション・スピードを実現する情報処理装置及び情報処理方法、並びにコンピュータ・プログラムに関する。
【背景技術】
【０００３】
ＩＣカードを使用するＲＦＩＤシステムに代表される非接触・近接通信システムは、操作上の手軽さから、広範に普及している。例えば、暗証コードやその他の個人認証情報、電子チケットなどの価値情報などをＩＣカードに格納しておくことにより、キャッシュ・ディスペンサやコンサート会場の出入口、駅の改札口などにおいて、入場者や乗車者の認証処理を行なうことができる。例えば、定期券等価の非接触式ＩＣカード及びプリペイド方式に対応した非接触式ＩＣカードを利用する乗客に対して、乗車経路に応じた適切な運賃を徴収することができる（例えば、特許文献１を参照のこと）。
【０００４】
この種の無線通信には、一般に、電磁誘導の原理に基づいて実現される。すなわち、メモリ機能を有するＩＣカードと、ＩＣカードのメモリに対して読み書きアクセスをするカード・リーダ／ライタで構成され、１次コイルとしてのＩＣカード側のループ・コイルと２次コイルとしてのカード・リーダ／ライタ側のアンテナが系として１個のトランスを形成している。そして、カード・リーダ／ライタ側からＩＣカードに対して、電力と情報を同じく電磁誘導作用により伝送し、ＩＣカード側では供給された電力によって駆動してカード・リーダ／ライタ側からの質問信号に対して応答することができる。したがって、ＩＣカード自体は、バッテリなどの駆動電源を持つ必要がない。
【０００５】
ＩＣカードの一般的な使用方法は、利用者がＩＣカードをカード・リーダ／ライタをかざすことによって行なわれる。カード・リーダ／ライタ側では常にＩＣカードをポーリングしており外部のＩＣカードを発見することにより、両者間の通信動作が開始する。
【０００６】
最近では、微細化技術の向上とも相俟って、比較的大容量のメモリを持つＩＣカードが出現している。大容量メモリ付きのＩＣカードによれば、メモリ空間上にファイル・システムを展開し、複数のアプリケーションを同時に格納しておくことにより、１枚のＩＣカードを複数の用途に利用することができる。例えば、１枚のＩＣカード上に、電子決済を行なうための電子マネーや、特定のコンサート会場に入場するための電子チケットなど、複数のアプリケーションを格納しておくことにより、１枚のＩＣカードをさまざまな用途に適用させることができる（例えば、非特許文献１を参照のこと）。また、ＩＣカード内に複数のエリアを設けて、電子マネー情報とともにポイント情報、サービス内容の情報を記憶させて、プレミアムサービスを客に対して実施することができる（例えば、特許文献２を参照のこと）。ここで言う電子マネーや電子チケットは、利用者が提供する資金に応じて発行される電子データを通じて決済（電子決済）される仕組み、又はこのような電子データ自体を指す。
【０００７】
ＩＣカード自体は、基本的にはバッテリなど駆動電源を持たない（前述）。このため、内蔵メモリにはＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ＆Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）など、「フラッシュ・メモリ」と呼ばれる無電源状態でもデータを保持し続けることができる不揮発性メモリが使用される。この種の不揮発性メモリは、データ領域を一旦消去した後に書き込みが可能な状態となる。フラッシュ・メモリは、一般に、ＳＲＡＭやＤＲＡＭなどの他の書き換え可能な半導体メモリに比べて、消去及び書き込みに時間がかかる（数ミリ秒程度）。また、そのメモリ空間は、通常、複数バイトからなるページ単位に分割して構成されている。同じページ内であれば、複数バイトの書き込みも１回の書き込み動作で完結することができる。
【０００８】
鉄道の自動改札などでは、非接触ＩＣカード・システムが導入されており、ＩＣカードやカード互換機能を搭載したＰＤＡなどを自動改札に翳しして、アクセス・コントロールすることが行なわれている。この場合、ゲートでの人待ちの問題を回避するためには、１００ミリ秒程度でＩＣカード内のメモリへ読み書き動作を完了するという、非常に高速なトランザクション・スピードが必要とされるが、不揮発性メモリの書き込み速度がネックになることが多い。
【０００９】
例えば、リーダ／ライタからのデータの受信処理とＥＥＰＲＯＭの消去処理を少なくとも部分的に並行して実行することにより、関連する書き込みコマンドを処理するのに必要な時間を短縮することができる（例えば、特許文献３を参照のこと）。しかしながら、非接触ＩＣカード・システムは、リーダ／ライタより供される限定されたエネルギにて動作しているため、ＥＥＰＲＯＭ８４に対し無造作に同時書き込みを行なうことは通信性能の犠牲に繋がる。
【００１０】
ページ構造のメモリに対しては、複数バイトの書き込みが発生しても、同一ページ内であれば非常に高速に書き込み動作を行なうことができるが（上述）、異なるページにまたがって書き込みが発生した場合には、関連するページ数分だけ書き込み動作が必要となるので、それに対応した書き込み時間が必要となってしまう。
【００１１】
また、ＩＣカードがカード・リーダ／ライタから離れ、あるいはその他の原因により電磁波の受信状態が不良になった場合には、十分な駆動電力が得られなくなる。したがって、複数のページに渡って長時間の書き込みを行なうと、書き込み途中に電源が遮断されて、書き込みデータが破壊される可能性が高くなる。
【００１２】
同じデータ量であっても、書き込みに使用するページ数が多いほど（すなわち、より多くのページに分散してデータが配置されると）、その分だけ書き込み時間が長くなるとともに、書き込みの最中に電源が遮断する危険が増す。
【００１３】
また、ＩＣカード内のメモリ空間は、データを読み出すリーダ／ライタ（若しくはホスト）側が使用する論理アドレスと、メモリ内の物理アドレスをマッピングにより対応付けてアドレス指定するようになっている。ここで、特定の論理アドレスへのデータ書き込みが集中的に発生しても特定の物理ブロックへのデータ書き込みが集中しないように、データの書き込み、消去が行なわれる物理ブロックを分散化するマッピング方法について提案がなされている（例えば、特許文献４、特許文献５を参照のこと）。また、すべての物理ブロック内にその物理ブロックの管理に必要な物理ブロック管理情報を保持しておくことにより、何らかの原因でマッピング・テーブルが破壊されても、各物理ブロックの管理情報を読み出してマッピング・テーブルを高速に回復することができる（例えば、特許文献６を参照のこと）。
【００１４】
しかしながら、これらで提案されているメモリ・マッピング方法は書き込みデータが複数のページにまたがって配置されることによる書き込み時間の長期化や書き込み動作中の電源遮断の問題を解決するものではない。
【００１５】
【特許文献１】特開平７−３７１３２号公報
【特許文献２】特開平９−２０４４８４号公報
【特許文献３】特表２００３−５３３８０７号公報
【特許文献４】特開平５−２４１７４１号公報
【特許文献５】特開平５−２７９２４号公報
【特許文献６】特開平８−７７０７４号公報
【非特許文献１】「無線ＩＣタグのすべて ゴマ粒チップでビジネスが変わる」（１０６〜１０７頁、ＲＦＩＤテクノロジ編集部、日経ＢＰ社、２００４年４月２０日発行）
【発明の開示】
【発明が解決しようとする課題】
【００１６】
本発明の目的は、複数バイトからなるページ単位で消去書き込み動作を一括して行なうメモリに対するデータ書き込み動作を好適に行なうことができる、優れた情報処理装置及び情報処理方法、並びにコンピュータ・プログラムを提供することにある。
【００１７】
本発明のさらなる目的は、ＩＣカード若しくはカード互換機能を搭載した機器のように、受信信号の電力によって動作して受信信号に基づいたメモリ・アクセス動作を好適に行なうことができる、優れた情報処理装置及び情報処理方法、並びにコンピュータ・プログラムを提供することにある。
【００１８】
本発明のさらなる目的は、ページ単位での書き込み動作を効率的に行ない、より高速なトランザクション・スピードを実現することができる、優れた情報処理装置及び情報処理方法、並びにコンピュータ・プログラムを提供することにある。
【００１９】
本発明のさらなる目的は、ページ単位での消去書き込み動作を行なうメモリに対し、書き込みデータが複数のページにまたがって配置されることによる書き込み時間の長期化や書き込み動作中の電源遮断の確率を低下させることができる、優れた情報処理装置及び情報処理方法、並びにコンピュータ・プログラムを提供することにある。
【課題を解決するための手段】
【００２０】
本発明は、上記課題を参酌してなされたものであり、その第１の側面は、ページ単位での消去書き込み可能なメモリへのアクセス動作を行なう情報処理装置であって、前記メモリにおけるメモリ空間の論理アドレスと物理アドレスの対応関係を管理する管理テーブルと、論理アドレスが指定されたメモリへのアクセス要求を受信処理する受信処理部と、指定された論理アドレスに対応する物理アドレスを前記管理テーブル上で探索し、前記メモリ上の該当する物理アドレスにアクセスするメモリ・アクセス制御部とを備えている。
【００２１】
ここで言う情報処理装置は、受信信号から得られる電力により駆動するとともに受信信号に基づいてメモリへのアクセス動作を行なう。すなわち、情報処理装置無線通信部及び、データ送受信機能とデータ処理部を有するＩＣチップを内蔵する非接触ＩＣカード、表面に端子を有する接触ＩＣカード、接触／非接触ＩＣカードと同様の機能を有するＩＣチップを携帯電話機、ＰＨＳ（Ｐｅｒｓｏｎａｌ Ｈａｎｄｙｐｈｏｎｅ Ｓｙｓｔｅｍ）、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｃｅ）などの情報通信端末装置に内蔵した装置であり、ＲＦＩＤシステムを利用して、比較的近距離に限定される機器間で価値情報などの非接触なデータ伝送を実現するものである。以下では、これらを総称して、単に「ＩＣカード」と呼ぶこともある。
【００２２】
例えば、鉄道の自動改札などでは、非接触ＩＣカード・システムが導入されている。このような適用例では、ゲートでの人待ちの問題を回避するためには、１００ミリ秒程度でＩＣカード内のメモリへ読み書き動作を完了するという、非常に高速なトランザクション・スピードが必要とされるが、不揮発性メモリの書き込み速度がネックになることが多い。ところが、ＩＣカードへのアクセス速度は通信距離とトレードオフの関係にある。比較的離れた距離でＩＣカードとリーダ／ライタ間で通信を行なうことができれば、ユーザにとって操作性はよいが、十分な受信電力が得られないため、メモリへのアクセス速度は低下する。
【００２３】
ここで、メモリ空間は、通常、複数バイトからなるページ単位に分割して構成されている。同じページ内であれば、複数バイトの書き込みも１回の書き込み動作で完結することができる、また、ページ単位でのデータ書き込みに関しては動作が保証されている。しかしながら、異なるページにまたがって書き込みが発生した場合には、関連するページ数分だけ書き込み動作が必要となるので、それに対応した書き込み時間が必要となってしまう。したがって、書き込みを行なっている最中に電源が瞬断することによりデータが破壊される確率を低下することができる。
【００２４】
そこで、本発明では、論理アドレスという概念を導入し、可能な限り書き込みを同一ページに行なわせるようにした。これにより高速書き込み機能を提供するとともに、電源瞬断時に書き込む前のデータを保証する機能を提供することができる。
【００２５】
具体的には、メモリ・アクセス制御部は、複数の論理アドレスに書き込みが発生したとき、空きページを検索し、可能な限りその空いているページ内にデータの書き込みを行なう。その結果、書き込みページ数を削減することで書き込み時間の削減を行なうようにする。なお、同一ページに入りきらないバイト数の書き込みが必要である場合には、次の空いているページに書き込みを行なうが、このときも同様なアルゴリズムを動作させ、書き込みページ数を削減可能である。
【００２６】
また、書き込みバイト数がページ・サイズに満たない場合には、余りのバイト数以下のバイト数が使われているページを見つけ出し、それらのデータを合わせて同一ページに書き込みを行なうことにより、書き込むページが有効に使われるようにする。このようなデータ書き込みアルゴリズムを適用することで、空きページの確保ができる可能性を増大させ、高速書き込みアルゴリズムを有効に活用させることが可能となる。
【００２７】
但し、このようなデータ書き込みアルゴリズムを実行する場合、リンク・テーブル上で物理アドレスから論理アドレスを検索する必要性がある。この検索時間を削減するために、論理アドレスがどの物理アドレスにリンクしているかを示すリンク・テーブルとともに、物理アドレスがどの論理アドレスからリンクさせられているか示す逆引きテーブルを用意するようにしてもよい。
【００２８】
また、本発明の第２の側面は、ページ単位での消去書き込み可能なメモリへのアクセス動作を行なうための処理をコンピュータ・システム上で実行するようにコンピュータ可読形式で記述されたコンピュータ・プログラムであって、
前記メモリにおけるメモリ空間の論理アドレスと物理アドレスの対応関係を管理テーブルを用いて管理するアドレス管理ステップと、
論理アドレスが指定されたメモリへのアクセス要求を受信処理する受信処理ステップと、
指定された論理アドレスに対応する物理アドレスを前記管理テーブル上で探索し、前記メモリ上の該当する物理アドレスにアクセスするメモリ・アクセス制御ステップとを備え、
メモリ・アクセス制御ステップでは、複数の論理アドレスに書き込みが発生したとき、前記管理テーブル上で空きページを検索し、可能な限りその空いているページ内にデータの書き込みを行なうことを特徴とするコンピュータ・プログラムである。
【００２９】
本発明の第２の側面に係るコンピュータ・プログラムは、コンピュータ・システム上で所定の処理を実現するようにコンピュータ可読形式で記述されたコンピュータ・プログラムを定義したものである。換言すれば、本発明の第２の側面に係るコンピュータ・プログラムをコンピュータ・システムにインストールすることによって、コンピュータ・システム上では協働的作用が発揮され、本発明の第１の側面に係る情報処理装置と同様の作用効果を得ることができる。
【発明の効果】
【００３０】
本発明によれば、複数バイトからなるページ単位で消去書き込み動作を一括して行なうメモリに対するデータ書き込み動作を好適に行なうことができる、優れた情報処理装置及び情報処理方法、並びにコンピュータ・プログラムを提供することができる。
【００３１】
また、本発明によれば、ＩＣカード若しくはカード互換機能を搭載した機器のように、受信信号の電力によって動作して受信信号に基づいたメモリ・アクセス動作を好適に行なうことができる、優れた情報処理装置及び情報処理方法、並びにコンピュータ・プログラムを提供することができる。
【００３２】
また、本発明によれば、ページ単位での書き込み動作を効率的に行ない、より高速なトランザクション・スピードを実現することができる、優れた情報処理装置及び情報処理方法、並びにコンピュータ・プログラムを提供することができる。
【００３３】
また、本発明によれば、ページ単位での消去書き込み動作を行なうメモリに対し、論理アドレスの仕組みを導入することにより、可能な限り書き込みを同一ページで行なわせるようにすることで、書き込み時間の長期化や書き込み動作中の電源遮断の問題を解決することができる、優れた情報処理装置及び情報処理方法、並びにコンピュータ・プログラムを提供することができる。
【００３４】
本発明のさらに他の目的、特徴や利点は、後述する本発明の実施形態や添付する図面に基づくより詳細な説明によって明らかになるであろう。
【発明を実施するための最良の形態】
【００３５】
以下、図面を参照しながら本発明の実施形態について詳解する。
【００３６】
本発明は、ＲＦＩＤシステムを利用して比較的近距離に限定される機器間で価値情報などの非接触なデータ伝送を実現することを目的とするものである。ＲＦＩＤシステム自体は、局所でのみ適用可能な無線通信手段の一例として当業界において広く知られている。タグとリーダライタの間の通信方法には、電磁結合方式、電磁誘導方式、電波通信方式などが挙げられる。
【００３７】
Ａ．システム構成：
図１には、本発明を適用可能な非接触ＩＣカード通信システムの構成を模式的に示している。
【００３８】
この非接触カード・システムは、カード・リーダ／ライタ１と、ＩＣカード２と、コントローラ３で構成され、カード・リーダ／ライタ１とＩＣカード２との間では、電磁波を利用して非接触で、データの送受信が行なわれる。すなわち、カード・リーダ／ライタ１がＩＣカード２に所定のコマンドを送信し、ＩＣカード２は受信したコマンドに対応する処理を行なう。そして、ＩＣカード２は、その処理結果に対応する応答データをカード・リーダ／ライタ１に送信する。
【００３９】
カード・リーダ／ライタ１は、所定のインターフェース（例えば、ＲＳ−４８５Ａの規格などに準拠したもの）を介してコントローラ３に接続されている。コントローラ３は、カード・リーダ／ライタ１に対し制御信号を供給することで、所定の処理を行なわせる。
【００４０】
図２には、図１に示したカード・リーダ／ライタ１の構成例を示している。
【００４１】
ＩＣチップ・モジュール２１は、データの処理を行なうＤＰＵ（Ｄａｔａ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）３１と、ＩＣカード２への送信信号及びＩＣカード２からの受信信号の処理を行なうＳＰＵ（Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）３２と、コントローラ３との通信を行なうＳＣＣ（Ｓｅｒｉａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｃｏｎｔｒｏｌｌｅｒ）３３と、データの処理に必要な情報をあらかじめ記憶しているＲＯＭ部４１並びに処理中の作業データを一時的に記憶するＲＡＭ部４２を含んだメモリ部３４で構成され、これらの機能モジュールがバスを介して相互接続されている。また、このバスには、所定のデータを記憶するフラッシュ・メモリ２２も接続されている。
【００４２】
ＤＰＵ３１は、ＩＣカード２への送信コマンドをＳＰＵ３２に出力するとともに、ＩＣカード２から受信した応答データをＳＰＵ３２から受け取り、所定のデータ処理を行なう。
【００４３】
ＳＰＵ３２は、ＩＣカード２への送信コマンドに対し、例えばＢＰＳＫ（ＢｉＰｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）などの変調処理を行なった後、変調回路２３に出力するとともに、ＩＣカード２からの応答データを復調回路２５から受け取り、そのデータに対し、ＢＰＳＫなどの所定の復調処理を行なう。
【００４４】
変調回路２３は、発振器２６より供給された所定の周波数（例えば１３．５６ＭＨｚ）の搬送波を、ＳＰＵ３２より供給されたデータでＡＳＫ（Ａｍｐｌｉｔｕｄｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）変調し、生成された変調波をアンテナ２７から電磁波としてＩＣカード２に出力する。このとき、変調回路２３は、変調度を１未満にして、ＡＳＫ変調を行なう。すなわち、データがロー・レベルのときにおいても、十分な変調波の振幅を確保することができる。
【００４５】
復調回路２５は、アンテナ２７を介して受信した変調波（ＡＳＫ変調波）を復調し、復調されたデータをＳＰＵ３２に出力するようになされている。
【００４６】
図３には、図１に示したＩＣカード２の構成例を示している。このＩＣカードは、ＩＣチップ・モジュール５１と、ループ上のアンテナ５３とで構成される。
【００４７】
ＩＣチップ・モジュール５１は、カード・リーダ／ライタ１から送信された変調波を、アンテナ５３を介して受信する。なお、コンデンサ５２は、アンテナ５３とともにＬＣ回路を構成し、所定の周波数（キャリア周波数）の電磁波に同調（共振）するようになされている。
【００４８】
図示のように、ＩＣチップ・モジュール５１内は、アナログ部回路６０と、論部回路８０で構成される。アナログ部回路６０では、ＲＦ送受信信号の処理、で減供給、電圧検出、ＲＦ受信信号のクロック検出などが行なわれる。また、論理部回路８０では、ＲＦ信号によるデータ伝送のプロトコル制御、ＲＦ信号の変復調処理、コマンド処理、暗号処理、ＥＥＰＲＯＭなどの内蔵不揮発性メモリの管理などが行なわれる。
【００４９】
図４には、アナログ部回路６０の内部構成を示している。
【００５０】
整流器（Ｒｅｃｔｉｆｉｅｒ（若しくはＡＳＫ検波部））６１は、ＣＰ端子とグランド間にあるコンデンサと相俟って、リーダ／ライタ側で送信データによって振幅変調された変調波から直流電圧を取得するとともに、その振幅成分を検波する。また、整流器６１により取り出された直流電圧を伝送する搬送路上には、定格以上の電流の発生から回路の破壊を防ぐために、過電流保護回路（Ｐｒｏｔｅｃｔｏｒ）６３が挿設されている。
【００５１】
電源電圧制御部（ＶｏｌｔａｇｅＲｅｇｕｌａｔｏｒ）６４は、電磁誘導によりアンテナ・コイルの端子に生じた誘導電圧が整流器にて直流化された後、参照電圧生成部（Ｖｏｌｔａｇｅ Ｒｅｆｅｒｅｎｃｅ）６５で設定される参照電圧を用いて、安定化された一定の電源電圧を生成する。
【００５２】
クロック検出部（Ｃｌｏｃｋ Ｄｅｔｅｃｔｏｒ）６６は、リーダ／ライタから送信される振幅変調波から、キャリア成分のみを抽出し、カード内部で使用されるクロックを抽出する。
【００５３】
復調部（Ｄｅｍｏｄｕｌａｔｏｒ）６７は、ＡＳＫ検波兼用整流器（Ｒｅｃｔｉｆｉｅｒ）で検波された振幅成分を２値化して、論理部回路８０へ送出する。
【００５４】
変調部（Ｍｏｄｕｌａｔｏｒ）６８は、ＩＣカード５１のアンテナ・コイル５３に対し、負荷変動を与える。論理部回路８０で生成される送信データでこの変調部を駆動することにより、外部のリーダ／ライタへデータを返信することができる。
【００５５】
図５には、論理部回路８０の内部構成を示している。
【００５６】
論理部回路８０は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）８１による統括的な制御下で動作する。ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）８２には、ＣＰＵ８１において実行するプログラム・コードが格納されている。ＣＰＵ８１は、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）８３を作業エリアに用いて、プログラム・コードによって規定される処理を実行する。ＣＰＵ８１は、論理部回路８０内の各部とは内部バス経由で相互接続され、各種の指令を発行する。またＣＰＵ８１は、クロックギア８９経由で供給されるクロック周波数に基づいて動作する。
【００５７】
クロックギア８９は、外部から供給されるクロック周波数ｃｌｋを逓倍（あるいは分周並びに分周信号の周波数合成）により、ＣＰＵ８１駆動用の所要のクロック周波数を得る。
【００５８】
ＥＥＰＲＯＭ８４は、電子マネーなどの価値情報や、ＩＣカードを利用したサービスを実現するためのデータを格納する不揮発性メモリであり、データ領域を一旦消去した後に書き込みが可能な状態となるが、ＳＲＡＭやＤＲＡＭなどの他の書き換え可能な半導体メモリに比べて、消去及び書き込みに時間がかかる（数ミリ秒程度）。そのメモリ空間は、通常、複数バイトからなるページ単位に分割して構成されている。但し、複数バンク構成は一例であり、メモリ空間は１バンク構成であってもよい。同じページ内であれば、複数バイトの書き込みも１回の書き込み動作で完結することができる。このメモリ空間への書き込み動作の詳細については、後述に譲る。
【００５９】
また、ＥＥＰＲＯＭ８４は、書き込み動作に必要なチャージポンプや書き込み用のバッファ・メモリなどの周辺回路が備わっているが、複数のバンクに分割されている。それぞれのバンクは、ＣＰＵ８１に独立にインターフェースされており、ＣＰＵ８１からはすべてのバンクを同時に書き込むことができるようになっている（但し、複数バンク構成の場合）。
【００６０】
ＳＰＵ８６は、アナログ部回路６０とメモリ間でデータの受け渡しを行なう。データ受信時は、サンプリング・クロックの抽出を行ない、そのサンプリング・クロックに基づきデータを８ビットのシフトレジスタに取り込み、ＲＡＭ８３内部の受信バッファへＤＭＡ転送する。また、データ送信時には、ＲＡＭ８３内部の送受信バッファから８ビットずつシフトレジスタに転送し、サンプリング・レートに従ってシリアル・データとして送出する。
【００６１】
暗号処理部（Ｅｎｃ／Ｄｅｃｒｙｐｔ）８５は、リーダ／ライタとの間で送受信されるデータ系列の暗号処理を行なう。データ系列の暗号処理ではＣＢＣモードが良く使われるが、その際、暗号文の信憑性を確認するチェック・データを作るために、ＣＢＣモードで使われた鍵を変換した鍵により暗号演算を行なう。暗号処理の高速化のため、受信電力が十分である場合には、これらの処理を複数のバンクで並列化するようにしてもよい（但し、複数バンク構成の場合）。
【００６２】
ＣＲＣ論理部８７は、送受信されるデータを巡回冗長コード（ＣＲＣ：Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｏｄｅ）を用いてエラー訂正処理を行なう。データ送信時には、送信データにＣＲＣを付加し、データ受信時には、受信データに付加されているＣＲＣを用いてエラー検出並びに訂正を行なう。
【００６３】
Ｉ／Ｏ部８８は、アナログ部回路６０とのインターフェースであり、ＳＰＵ８６はＩ／Ｏ部８８を経由してアナログ部回路６０とメモリ間でデータの受け渡しを行なう。
【００６４】
Ｂ．データ伝送動作：
ＩＣカードがリーダ／ライタからデータを受信し、ＥＥＰＲＯＭから読み出したデータを送信するまでの処理手順は以下の通りとなる。
【００６５】
１）ＩＣカードがリーダ／ライタの出力する磁界領域に翳される。
【００６６】
２）ＬＳＩを動作させる為に十分な電圧が得られる領域では、クロックが生成され、マスクＲＯＭのプログラムが起動する。その後、初期化処理が終わると、リーダライタからの受信データを待機する状態になる。
【００６７】
３）リーダ／ライタからＡＳＫ変調された変調波を検出したら、この振幅変化が復調部で２値化され、ＳＰＵ内部でクロック抽出を行ないながらデータの受信を行なう。
【００６８】
４）ＳＰＵ８６内部では、データの受信を行ないながら、あらかじめ設定しておいたシンクコードの検出を行ない、シンクコードが検出されたらＲＡＭ８３内部の受信バッファ領域に受信データをＤＭＡ転送します。
【００６９】
５）ＳＰＵ８６内部では、受信しているデータのＣＲＣを同時に計算し、誤りがあれば再び３の受信データ待ちに戻ります。誤りが無ければＤＭＡを解除し、ＣＰＵ８１に制御を移す。
【００７０】
６）ＣＰＵ８１は、ＲＡＭ８３内部の受信データを解析し、そのコマンドに従った動作を行ない、返信データを送信バッファに用意する。また、受信エネルギも併せて解析し、エネルギの余裕度がある限りは、クロックの高速化や書き込みや暗号化などの並列処理を行なう。
【００７１】
７）送信バッファに用意された送信データは、ＳＰＵ８６へ１バイトずつＤＭＡ転送される。ＳＰＵ８６では、シリアル・データに変換しながら変調部に送出する。
【００７２】
８）変調部６８では、アンテナ・コイル５３の返信データに応じた負荷変動をアンテナ・コイル５３に与え、その結果、返信データを送信する。リーダ／ライタ側では、この負荷変動を検出して、カードからの返信データとして処理する。
【００７３】
９）リーダ／ライタの磁界領域であれば、再び３の受信データ待ちに戻る。
【００７４】
Ｃ．メモリ・システム
ＥＥＰＲＯＭ８４は、電子マネーなどの価値情報や、ＩＣカードを利用したサービスを実現するためのデータを格納する不揮発性メモリである。この項では、ＥＥＰＲＯＭ８４で構成されるメモリ・システムにおける書き込み動作について説明する。
【００７５】
ＥＥＰＲＯＭ８４は、データ領域を一旦消去した後に書き込みが可能な状態となる。ＳＲＡＭやＤＲＡＭなどの他の書き換え可能な半導体メモリに比べて、消去及び書き込みに時間がかかる（数ミリ秒程度）。
【００７６】
また、そのメモリ空間は、通常、複数バイトからなるページ単位に分割して構成されている。同じページ内であれば、複数バイトの書き込みも１回の書き込み動作で完結することができる。ところが、異なるページにまたがって書き込みが発生した場合には、関連するページ数分だけ書き込み動作が必要となるので、それに対応した書き込み時間が必要となってしまう。
【００７７】
そこで、本実施形態では、論理アドレスという概念を導入し、可能な限り書き込みを同一ページに行なわせるようにした。これにより、高速書き込み機能を提供するとともに、電源が瞬断したときであっても書き込む前のデータを保証する機能を提供する。物理アドレスと論理アドレスとの対応関係を記述した管理テーブルを複数備え、メモリ・アクセス時には信憑性が高く且つ新しい方の管理テーブルを参照して物理アドレスにアクセスするようにする。
【００７８】
図６には、本実施形態に係るメモリ・システムの基本構成を示している。図示のメモリ・システムの実態である物理アドレス空間には、保存すべきデータを格納するデータ領域の他に、このデータ領域における消去書き込み動作の単位であるページ毎に物理的な配置を管理する管理テーブルが設けられている。
【００７９】
ここで言う管理テーブルは、論理アドレスと物理アドレスの紐付け関係をページ単位で記述したテーブルであり、コンピュータ分野において広く知られるＭＳ−ＤＯＳ（Ｍｉｃｒｏｓｏｆｔ−Ｄｉｓｋ Ｏｐｅｒａｔｉｎｇ Ｓｙｓｔｅｍ）（登録商標）のファイル・システムにおいて、ファイル空間上の各データ単位（例えば「セクタ」）の物理的な配置を管理するＦＡＴ（Ｆｉｌｅ Ａｌｌｏｃａｔｉｏｎ Ｔａｂｌｅ）に相当する。本明細書中では、不揮発性メモリにおける管理テーブルのことを、「リンク・テーブル」とも呼ぶ。
【００８０】
図示の例では、説明の便宜上、論理アドレスと物理アドレスの単位を１バイトとする。また、１つの物理ページは４バイトで構成され、ページ単位で消去書き込み動作が一括して行なわれる。論理アドレスは＃０番地から＃Ｎ−１番地までのＮ番地からなる。また、物理アドレスは、＄０番地から＄Ｍ−１番地までのＭ番地からなる。物理アドレスの先頭から順に４バイトずつ区切られ、各物理ページＰ０、Ｐ１、Ｐ２…を構成している。そして、リンク・テーブルでは、論理アドレスがどの物理アドレスにリンクしているかを示している。Ｍ≧Ｎであれば、本発明に係るデータ書き込みアルゴリズムを動作させることが可能である。
【００８１】
リーダ／ライタなどのＩＣカード外のシステムからＩＣカード内のメモリ・システムに対する読み書きやその他のアクセス動作は、基本的に、論理アドレス空間上で行なわれる。そして、メモリ空間上では、バイト単位でアドレスを指定することができるが、メモリに対する消去書き込み動作はページ単位で行なわれる。
【００８２】
ある論理アドレスを読み出するためには、リンク・テーブルの論理アドレスのエントリ・ポイントに格納されているアドレスを読み出す。その後、読み出されたアドレスに格納されているデータを読み出すことで、論理アドレスを読み出すことになる。
【００８３】
次に、ある論理アドレスに書き込みを行なうことを考える。この場合、リンク・テーブルのエントリ・ポイントに格納されているアドレスに直接書いてしまうと、電源が書き込み途中に瞬断したときにデータ内容が破壊されたままになってしまう。リンク・テーブルのデータが破壊されると、配置情報が失われることから、メモリ・システム全体にアクセスできなくなってしまうことになる。そこで、論理アドレスがマップされていないページを検索し、そのページ内に書き込みを行ない、その後、リンク・テーブルのエントリ・ポイントに格納されるアドレスを書き込んだブロック・アドレスを格納することを行なう。
【００８４】
本実施形態では、リンク・テーブルは２面用意されていて、それぞれの面の中にカウンタ（ＣＴ）が用意されており、リンク・テーブルを更新する度に、交信した面のＣＴをインクリメントする。したがって、いずれの面のＣＴの値が大きいかによって、最新の管理テーブルが分かるようになっている。このリンク・テーブルにおいても電源の瞬断が起こったときにも直前のデータ内容を保証するために、古い管理テーブルに新しいリンク関係と更新されたカウンタ値とＣＲＣなどのエラー・チェック・コードを書き込み、完全に書き込まれたことを以ってリンク・テーブルを更新することを行なう。
【００８５】
なお、特開平１１−２５００３号公報には、消去書き込み動作時における突発的な電源遮断の対策として、ルート・テーブルを２ページの対からなる２面構成とし、各ページを交互に有効ページ及び無効ページとして用い、データの保全を図るという方法について提案がなされている。
【００８６】
本実施形態に係るデータ書き込みアルゴリズムでは、複数の論理アドレスに書き込みが発生したとき、空きページを検索し、可能な限りその空いているページ内にデータの書き込みを行なう。その結果、書き込みページ数を削減することで書き込み時間の削減を行なうようにする。なお、同一ページに入りきらないバイト数の書き込みが必要である場合には、次の空いているページに書き込みを行なうが、このときも同様なアルゴリズムを動作させ、可能な限りそのページに書き込みを行なわせる。
【００８７】
また、書き込みバイト数がページ・サイズに満たない場合には（上述のように、可能な限り空きページにデータ書き込みを繰り返し行なった結果、最後にページ・サイズに満たないデータが残った場合を含む）、余りのバイト数以下のバイト数が使われているページを見つけ出し、それらのデータを合わせて同一ページに書き込みを行なうことにより、書き込むページが有効に使われるようにする。このようにすることにより、空きページの確保ができる可能性を増大させ、高速書き込みアルゴリズムを有効に活用させることが可能となる。
【００８８】
但し、この場合、リンク・テーブル上で物理アドレスから論理アドレスを検索する必要性がある。この検索時間を削減するために、論理アドレスがどの物理アドレスにリンクしているかを示すリンク・テーブルとともに、物理アドレスがどの論理アドレスからリンクさせられているか示す逆引きテーブルを用意するようにしてもよい。
【００８９】
ここで、書き込みサイズがちょうどページ・サイズとなる場合のデータ書き込み動作の具体例について、図７及び図８を参照しながら説明する。同図では１ページは４バイトとする。
【００９０】
図７のリンク・テーブルに示すように、各論理アドレス＃０、＃１、＃２、＃３、…は、それぞれ物理アドレス＄０、＄５、＄８、＄１３にリンクしている。ここで、＃０、＃１、＃２、＃３へ新規のデータＤ０〜Ｄ３の書き込みを行なうとする。
【００９１】
図示の例では、データ書き込み対象となっている論理アドレス＃０、＃１、＃２、＃３は論理アドレス空間上では連続しているが、物理アドレス空間では、それぞれ別々の物理ページＰ０、Ｐ１、Ｐ２、Ｐ３にマッピングされている。
【００９２】
このような場合、リンク・テーブルを検索して、物理ページＰ４上に、データ書き込みバイト数である４バイト分の物理アドレス＄１６〜＄１９が空いていることを把握する。そして、物理ページＰ４上の物理アドレス＄１６〜＄１９へ書き込み要求されているデータ＃０〜＃３の書き込みを行なう。
【００９３】
そして、リンク・テーブルの古い方に新しいリンク関係とインクリメントされたカウンタ値（ＣＴ＋１）、並びにエラー・チェック・コード（ＣＲＣ）を書き込んで書き込み動作を完了する（図８を参照のこと）。
【００９４】
次に、書き込みサイズがページ・サイズ未満となる場合のデータ書き込み動作の具体例について、図９及び図１０を参照しながら説明する。同図では１ページは４バイトとする。
【００９５】
図９のリンク・テーブルに示すように、各論理アドレス＃０、＃１、＃２、＃３、…は、それぞれ物理アドレス＄０、＄５、＄８、＄１３、…にリンクしている。ここで、＃０へ新規のデータＤ０の書き込み、すなわち１バイト分のデータ書き込みを行なうとする。
【００９６】
まず、リンク・テーブルを検索し、物理ページＰ４が空いていることを把握する。
【００９７】
さらに、ページ・サイズからデータ書き込みバイト数を引いた３バイト分だけが使用されている物理ページをリンク・テーブル上で探索する。図示の例では、＄１３、＄１４、＄１５の３バイトだけ使用されている物理ページＰ３が見つけ出される。物理アドレス＄１３、＄１４、＄１５には、それぞれ論理アドレス＃３、＃Ｋ、＃Ｎ−１のデータが書き込まれている。
【００９８】
そして、新規の書き込みデータ＃０と、物理ページＰ３上の３バイト分のデータ＃３、＃Ｋ、＃Ｎ−１を空いている物理ページＰ４上の各物理アドレスＳ１６〜＄１９へ書き込む。
【００９９】
そして、リンク・テーブルの古い方に新しいリンク関係とインクリメントされたカウンタ値（ＣＴ＋１）、並びにエラー・チェック・コード（ＣＲＣ）を書き込んで書き込み動作を完了する（図１０を参照のこと）。
【０１００】
このように論理アドレス１バイト分のデータ書き込み時に他の論理アドレスのデータを他の物理アドレスにコピーすることで、１ページ分の空きページを確保することができる。
【０１０１】
次に、書き込みサイズがページ・サイズ未満となる場合のデータ書き込み動作についての他の具体例について、図１１及び図１２を参照しながら説明する。同図では１ページは４バイトとする。
【０１０２】
図１１のリンク・テーブルに示すように、各論理アドレス＃０、＃１、＃２、…は、それぞれ物理アドレス＄０、＄５、＄８、…にリンクしている。ここで、＃０へ新規のデータＤ０の書き込み、すなわち１バイト分のデータ書き込みを行なうとする。
【０１０３】
まず、リンク・テーブルを検索し、物理ページＰ４が空いていることを把握する。
【０１０４】
さらに、データ書き込みバイト数がページ・サイズに満たない物理ページを、リンク・テーブル上で探索する。このとき、各物理ページにおけるデータ書き込みバイトの総数が、ページ・サイズから今回のデータ書き込みバイト数を引いた３バイト分となるように探索する。図示の例では、論理アドレス＃１の１バイトのみが物理アドレス＄５に書き込まれた物理ページＰ１、並びに論理アドレス＃Ｋ及び＃Ｎ−１の２バイトが物理アドレス＄１４及び＄１５に書き込まれた物理ページＰ３が見つけ出される。
【０１０５】
そして、新規の書き込みデータ＃０と、物理ページＰ１上の１バイト分のデータ＃１、及び物理ページＰ３上の２バイト分の＃Ｋ、＃Ｎ−１を、空いている物理ページＰ４上の各物理アドレスＳ１６〜＄１９へ書き込む。
【０１０６】
そして、リンク・テーブルの古い方に新しいリンク関係とインクリメントされたカウンタ値（ＣＴ＋１）、並びにエラー・チェック・コード（ＣＲＣ）を書き込んで書き込み動作を完了する（図１２を参照のこと）。
【０１０７】
このように物理アドレス１バイト分のデータ書き込みを行なうときに他の論理アドレスのデータを他の物理アドレスにコピーすることで、１ページ分の空きページを確保することができる。
【０１０８】
図１３には、本実施形態に係るデータ書き込み処理の手順をフローチャートの形式で示している。以下では、書き込み要求データのバイト数をＮw、１ページのバイト数をＰs、残りの書き込みデータのバイト数をＲw、実際に書き込むデータのバイト数をＡwとする。
【０１０９】
まず、残りの書き込みバイト数Ｒwの初期値として、書き込み要求のバイト数Ｎwを代入する（ステップＳ１）。
【０１１０】
そして、残りの書き込みバイト数Ｒwがページ・サイズのバイト数Ｐs以上であるかどうかをチェックする（ステップＳ２）。
【０１１１】
残りの書き込みバイト数Ｒwがページ・サイズのバイト数Ｐs以上である場合には、リンク・テーブルを参照して、空いている物理ページを探索する（ステップＳ３）。書き込み要求されているデータのうちページ・サイズ分のバイト数Ｐsだけ、見つけ出された空き物理ページＰ１に書き込む（ステップＳ４）。
【０１１２】
次いで、残りの書き込みバイト数を、書き込みが終わったページ・サイズ分のバイト数Ｐsだけ減じて（ステップＳ５）、リンク・テーブルの内容を更新する（ステップＳ６）。その後、ステップＳ２に戻り、残りの書き込みデータについての処理を繰り返し行なう。
【０１１３】
一方、残りの書き込みバイト数Ｒwがページ・サイズのバイト数Ｐsに満たない場合には（ステップＳ２）、残りの書き込みバイト数Ｒwが０すなわち書き込み動作が完了しているかどうかをチェックする（ステップＳ７）。残りの書き込みバイト数Ｒwが０であれば、本処理ルーチン全体を終了する。
【０１１４】
残りの書き込みデータが残っている場合には、リンク・テーブルを参照して、空いている物理ページを探索する（ステップＳ８）。そして、ページ・サイズのバイト数Ｐsから残りのデータ書き込みバイト数Ｒwを引いた空きバイト数を持つ物理ページを探索する（ステップＳ９）。ない場合には、Ｐs−Ｒwバイト以下でＰs−Ｒwに最も近い物理ページを検索する。ここでは、Ｐs−Ｒwに相当する空きバイト数を持つ物理ページとしてＰ２が見つけ出されたとする。
【０１１５】
ここで、物理アドレスから論理アドレスを検索する検索時間を削減するために、物理アドレスがどの論理アドレスからリンクさせられているか示す逆引きテーブルを使用してもよい。
【０１１６】
次いで、Ｒwバイト分の残りの書き込みデータと、物理ページＰ２内のデータを併せて、空きページＰ１へ書き込みを行なう（ステップＳ１０）。そして、リンク・テーブルの内容を更新した後（ステップＳ１１）、本処理ルーチン全体を終了する。
【０１１７】
なお、上述した実施形態では、論理アドレスと物理アドレスの単位を１バイトとして説明したが、複数バイトを１ブロックとして考えた場合においても本実施形態に係るデータ書き込みアルゴリズムは適用可能である。
【０１１８】
また、リンク・テーブルは説明の便宜上１ページ分の長さを想定したが、１ページ分で表現しきれない場合は、複数の長さで構成することや階層構造をとることも可能である。
【産業上の利用可能性】
【０１１９】
以上、特定の実施形態を参照しながら、本発明について詳解してきた。しかしながら、本発明の要旨を逸脱しない範囲で当業者が該実施形態の修正や代用を成し得ることは自明である。
【０１２０】
本明細書では、ＩＣカードに内蔵された不揮発性メモリに対するデータの消去書き込み動作を例にとって本発明の実施形態について説明したが、本発明の要旨はこれに限定されるものではない。すなわち、複数のページにまたがる消去書き込み動作時における書き込み時間や、書き込み動作中における突発的な電源遮断によるデータ破壊の問題は、ＩＣカードのような非接触通信装置に限るものではない。例えば、消去書き込み式の不揮発性メモリを内蔵した携帯電話機やその他の情報機器においても、複数のページにまたがる消去書き込み動作時における書き込み時間が長期化するという問題があり、本発明によって同様に解決することができる。
【０１２１】
要するに、例示という形態で本発明を開示してきたのであり、本明細書の記載内容を限定的に解釈するべきではない。本発明の要旨を判断するためには、特許請求の範囲を参酌すべきである。
【図面の簡単な説明】
【０１２２】
【図１】図１は、本発明を適用可能な非接触ＩＣカード通信システムの構成を模式的に示した図である。
【図２】図２は、図１に示したカード・リーダ／ライタ１の構成例を示した図である。
【図３】図３は、図１に示したＩＣカード２の構成例を示した図である。
【図４】図４は、アナログ部回路６０の内部構成を示した図である。
【図５】図５は、論理部回路８０の内部構成を示した図である。
【図６】図６は、本発明に係るメモリ・システムの基本構成例を示した図である。
【図７】図７は、書き込みサイズがちょうどページ・サイズとなる場合のデータ書き込み動作の具体例を示した図である。
【図８】図８は、書き込みサイズがちょうどページ・サイズとなる場合のデータ書き込み動作の具体例を示した図である。
【図９】図９は、書き込みサイズがページ・サイズ未満となる場合のデータ書き込み動作の具体例を示した図である。
【図１０】図１０は、書き込みサイズがページ・サイズ未満となる場合のデータ書き込み動作の具体例を示した図である。
【図１１】図１１は、書き込みサイズがページ・サイズ未満となる場合のデータ書き込み動作の具体例を示した図である。
【図１２】図１２は、書き込みサイズがページ・サイズ未満となる場合のデータ書き込み動作の具体例を示した図である。
【図１３】図１３は、データ書き込み処理の手順を示したフローチャートである。
【符号の説明】
【０１２３】
１…カード・リーダ／ライタ
２…ＩＣカード
３…コントローラ
２１…ＩＣチップ・モジュール
２２…フラッシュ・メモリ
２３…変調回路
２５…復調回路
２６…発振器
２７…アンテナ
３１…ＤＰＵ
３２…ＳＰＵ
３３…ＳＣＣ
３４…メモリ部
４１…ＲＯＭ部
４２…ＲＡＭ部
５１…ＩＣチップ・モジュール
５２…コンデンサ
５３…ループ・アンテナ
６０…アナログ部回路
６１…整流器
６２…エネルギ監視部
６３…過電流保護回路
６４…電源電圧制御部
６５…参照電圧生成部
６６…クロック検出部
６７…復調部
６８…変調部
８０…論理部回路
８１…ＣＰＵ
８２…ＲＯＭ
８３…ＲＡＭ
８４…ＥＥＰＲＯＭ
８５…ＳＰＵ
８６…暗号処理部
８７…ＣＲＣ論理部
８８…Ｉ／Ｏ部
８９…クロックギア
【技術分野】
【０００１】
本発明は、消去後に書き込み動作を行なうメモリに対するデータ書き込み動作を行なう情報処理装置及び情報処理方法、並びにコンピュータ・プログラムに係り、特に、複数バイトからなるページ単位で消去書き込み動作を一括して行なうメモリに対するデータ書き込み動作を行なう情報処理装置及び情報処理方法、並びにコンピュータ・プログラムに関する。
【０００２】
さらに詳しくは、本発明は、ＩＣカード若しくはカード互換機能を搭載した機器のように、受信信号の電力によって動作して受信信号に基づいたメモリ・アクセス動作を行なう情報処理装置及び情報処理方法、並びにコンピュータ・プログラムに係り、特に、ページ単位での消去書き込み動作を効率的に行ない、より高速なトランザクション・スピードを実現する情報処理装置及び情報処理方法、並びにコンピュータ・プログラムに関する。
【背景技術】
【０００３】
ＩＣカードを使用するＲＦＩＤシステムに代表される非接触・近接通信システムは、操作上の手軽さから、広範に普及している。例えば、暗証コードやその他の個人認証情報、電子チケットなどの価値情報などをＩＣカードに格納しておくことにより、キャッシュ・ディスペンサやコンサート会場の出入口、駅の改札口などにおいて、入場者や乗車者の認証処理を行なうことができる。例えば、定期券等価の非接触式ＩＣカード及びプリペイド方式に対応した非接触式ＩＣカードを利用する乗客に対して、乗車経路に応じた適切な運賃を徴収することができる（例えば、特許文献１を参照のこと）。
【０００４】
この種の無線通信には、一般に、電磁誘導の原理に基づいて実現される。すなわち、メモリ機能を有するＩＣカードと、ＩＣカードのメモリに対して読み書きアクセスをするカード・リーダ／ライタで構成され、１次コイルとしてのＩＣカード側のループ・コイルと２次コイルとしてのカード・リーダ／ライタ側のアンテナが系として１個のトランスを形成している。そして、カード・リーダ／ライタ側からＩＣカードに対して、電力と情報を同じく電磁誘導作用により伝送し、ＩＣカード側では供給された電力によって駆動してカード・リーダ／ライタ側からの質問信号に対して応答することができる。したがって、ＩＣカード自体は、バッテリなどの駆動電源を持つ必要がない。
【０００５】
ＩＣカードの一般的な使用方法は、利用者がＩＣカードをカード・リーダ／ライタをかざすことによって行なわれる。カード・リーダ／ライタ側では常にＩＣカードをポーリングしており外部のＩＣカードを発見することにより、両者間の通信動作が開始する。
【０００６】
最近では、微細化技術の向上とも相俟って、比較的大容量のメモリを持つＩＣカードが出現している。大容量メモリ付きのＩＣカードによれば、メモリ空間上にファイル・システムを展開し、複数のアプリケーションを同時に格納しておくことにより、１枚のＩＣカードを複数の用途に利用することができる。例えば、１枚のＩＣカード上に、電子決済を行なうための電子マネーや、特定のコンサート会場に入場するための電子チケットなど、複数のアプリケーションを格納しておくことにより、１枚のＩＣカードをさまざまな用途に適用させることができる（例えば、非特許文献１を参照のこと）。また、ＩＣカード内に複数のエリアを設けて、電子マネー情報とともにポイント情報、サービス内容の情報を記憶させて、プレミアムサービスを客に対して実施することができる（例えば、特許文献２を参照のこと）。ここで言う電子マネーや電子チケットは、利用者が提供する資金に応じて発行される電子データを通じて決済（電子決済）される仕組み、又はこのような電子データ自体を指す。
【０００７】
ＩＣカード自体は、基本的にはバッテリなど駆動電源を持たない（前述）。このため、内蔵メモリにはＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ＆Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）など、「フラッシュ・メモリ」と呼ばれる無電源状態でもデータを保持し続けることができる不揮発性メモリが使用される。この種の不揮発性メモリは、データ領域を一旦消去した後に書き込みが可能な状態となる。フラッシュ・メモリは、一般に、ＳＲＡＭやＤＲＡＭなどの他の書き換え可能な半導体メモリに比べて、消去及び書き込みに時間がかかる（数ミリ秒程度）。また、そのメモリ空間は、通常、複数バイトからなるページ単位に分割して構成されている。同じページ内であれば、複数バイトの書き込みも１回の書き込み動作で完結することができる。
【０００８】
鉄道の自動改札などでは、非接触ＩＣカード・システムが導入されており、ＩＣカードやカード互換機能を搭載したＰＤＡなどを自動改札に翳しして、アクセス・コントロールすることが行なわれている。この場合、ゲートでの人待ちの問題を回避するためには、１００ミリ秒程度でＩＣカード内のメモリへ読み書き動作を完了するという、非常に高速なトランザクション・スピードが必要とされるが、不揮発性メモリの書き込み速度がネックになることが多い。
【０００９】
例えば、リーダ／ライタからのデータの受信処理とＥＥＰＲＯＭの消去処理を少なくとも部分的に並行して実行することにより、関連する書き込みコマンドを処理するのに必要な時間を短縮することができる（例えば、特許文献３を参照のこと）。しかしながら、非接触ＩＣカード・システムは、リーダ／ライタより供される限定されたエネルギにて動作しているため、ＥＥＰＲＯＭ８４に対し無造作に同時書き込みを行なうことは通信性能の犠牲に繋がる。
【００１０】
ページ構造のメモリに対しては、複数バイトの書き込みが発生しても、同一ページ内であれば非常に高速に書き込み動作を行なうことができるが（上述）、異なるページにまたがって書き込みが発生した場合には、関連するページ数分だけ書き込み動作が必要となるので、それに対応した書き込み時間が必要となってしまう。
【００１１】
また、ＩＣカードがカード・リーダ／ライタから離れ、あるいはその他の原因により電磁波の受信状態が不良になった場合には、十分な駆動電力が得られなくなる。したがって、複数のページに渡って長時間の書き込みを行なうと、書き込み途中に電源が遮断されて、書き込みデータが破壊される可能性が高くなる。
【００１２】
同じデータ量であっても、書き込みに使用するページ数が多いほど（すなわち、より多くのページに分散してデータが配置されると）、その分だけ書き込み時間が長くなるとともに、書き込みの最中に電源が遮断する危険が増す。
【００１３】
また、ＩＣカード内のメモリ空間は、データを読み出すリーダ／ライタ（若しくはホスト）側が使用する論理アドレスと、メモリ内の物理アドレスをマッピングにより対応付けてアドレス指定するようになっている。ここで、特定の論理アドレスへのデータ書き込みが集中的に発生しても特定の物理ブロックへのデータ書き込みが集中しないように、データの書き込み、消去が行なわれる物理ブロックを分散化するマッピング方法について提案がなされている（例えば、特許文献４、特許文献５を参照のこと）。また、すべての物理ブロック内にその物理ブロックの管理に必要な物理ブロック管理情報を保持しておくことにより、何らかの原因でマッピング・テーブルが破壊されても、各物理ブロックの管理情報を読み出してマッピング・テーブルを高速に回復することができる（例えば、特許文献６を参照のこと）。
【００１４】
しかしながら、これらで提案されているメモリ・マッピング方法は書き込みデータが複数のページにまたがって配置されることによる書き込み時間の長期化や書き込み動作中の電源遮断の問題を解決するものではない。
【００１５】
【特許文献１】特開平７−３７１３２号公報
【特許文献２】特開平９−２０４４８４号公報
【特許文献３】特表２００３−５３３８０７号公報
【特許文献４】特開平５−２４１７４１号公報
【特許文献５】特開平５−２７９２４号公報
【特許文献６】特開平８−７７０７４号公報
【非特許文献１】「無線ＩＣタグのすべて ゴマ粒チップでビジネスが変わる」（１０６〜１０７頁、ＲＦＩＤテクノロジ編集部、日経ＢＰ社、２００４年４月２０日発行）
【発明の開示】
【発明が解決しようとする課題】
【００１６】
本発明の目的は、複数バイトからなるページ単位で消去書き込み動作を一括して行なうメモリに対するデータ書き込み動作を好適に行なうことができる、優れた情報処理装置及び情報処理方法、並びにコンピュータ・プログラムを提供することにある。
【００１７】
本発明のさらなる目的は、ＩＣカード若しくはカード互換機能を搭載した機器のように、受信信号の電力によって動作して受信信号に基づいたメモリ・アクセス動作を好適に行なうことができる、優れた情報処理装置及び情報処理方法、並びにコンピュータ・プログラムを提供することにある。
【００１８】
本発明のさらなる目的は、ページ単位での書き込み動作を効率的に行ない、より高速なトランザクション・スピードを実現することができる、優れた情報処理装置及び情報処理方法、並びにコンピュータ・プログラムを提供することにある。
【００１９】
本発明のさらなる目的は、ページ単位での消去書き込み動作を行なうメモリに対し、書き込みデータが複数のページにまたがって配置されることによる書き込み時間の長期化や書き込み動作中の電源遮断の確率を低下させることができる、優れた情報処理装置及び情報処理方法、並びにコンピュータ・プログラムを提供することにある。
【課題を解決するための手段】
【００２０】
本発明は、上記課題を参酌してなされたものであり、その第１の側面は、ページ単位での消去書き込み可能なメモリへのアクセス動作を行なう情報処理装置であって、前記メモリにおけるメモリ空間の論理アドレスと物理アドレスの対応関係を管理する管理テーブルと、論理アドレスが指定されたメモリへのアクセス要求を受信処理する受信処理部と、指定された論理アドレスに対応する物理アドレスを前記管理テーブル上で探索し、前記メモリ上の該当する物理アドレスにアクセスするメモリ・アクセス制御部とを備えている。
【００２１】
ここで言う情報処理装置は、受信信号から得られる電力により駆動するとともに受信信号に基づいてメモリへのアクセス動作を行なう。すなわち、情報処理装置無線通信部及び、データ送受信機能とデータ処理部を有するＩＣチップを内蔵する非接触ＩＣカード、表面に端子を有する接触ＩＣカード、接触／非接触ＩＣカードと同様の機能を有するＩＣチップを携帯電話機、ＰＨＳ（Ｐｅｒｓｏｎａｌ Ｈａｎｄｙｐｈｏｎｅ Ｓｙｓｔｅｍ）、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｃｅ）などの情報通信端末装置に内蔵した装置であり、ＲＦＩＤシステムを利用して、比較的近距離に限定される機器間で価値情報などの非接触なデータ伝送を実現するものである。以下では、これらを総称して、単に「ＩＣカード」と呼ぶこともある。
【００２２】
例えば、鉄道の自動改札などでは、非接触ＩＣカード・システムが導入されている。このような適用例では、ゲートでの人待ちの問題を回避するためには、１００ミリ秒程度でＩＣカード内のメモリへ読み書き動作を完了するという、非常に高速なトランザクション・スピードが必要とされるが、不揮発性メモリの書き込み速度がネックになることが多い。ところが、ＩＣカードへのアクセス速度は通信距離とトレードオフの関係にある。比較的離れた距離でＩＣカードとリーダ／ライタ間で通信を行なうことができれば、ユーザにとって操作性はよいが、十分な受信電力が得られないため、メモリへのアクセス速度は低下する。
【００２３】
ここで、メモリ空間は、通常、複数バイトからなるページ単位に分割して構成されている。同じページ内であれば、複数バイトの書き込みも１回の書き込み動作で完結することができる、また、ページ単位でのデータ書き込みに関しては動作が保証されている。しかしながら、異なるページにまたがって書き込みが発生した場合には、関連するページ数分だけ書き込み動作が必要となるので、それに対応した書き込み時間が必要となってしまう。したがって、書き込みを行なっている最中に電源が瞬断することによりデータが破壊される確率を低下することができる。
【００２４】
そこで、本発明では、論理アドレスという概念を導入し、可能な限り書き込みを同一ページに行なわせるようにした。これにより高速書き込み機能を提供するとともに、電源瞬断時に書き込む前のデータを保証する機能を提供することができる。
【００２５】
具体的には、メモリ・アクセス制御部は、複数の論理アドレスに書き込みが発生したとき、空きページを検索し、可能な限りその空いているページ内にデータの書き込みを行なう。その結果、書き込みページ数を削減することで書き込み時間の削減を行なうようにする。なお、同一ページに入りきらないバイト数の書き込みが必要である場合には、次の空いているページに書き込みを行なうが、このときも同様なアルゴリズムを動作させ、書き込みページ数を削減可能である。
【００２６】
また、書き込みバイト数がページ・サイズに満たない場合には、余りのバイト数以下のバイト数が使われているページを見つけ出し、それらのデータを合わせて同一ページに書き込みを行なうことにより、書き込むページが有効に使われるようにする。このようなデータ書き込みアルゴリズムを適用することで、空きページの確保ができる可能性を増大させ、高速書き込みアルゴリズムを有効に活用させることが可能となる。
【００２７】
但し、このようなデータ書き込みアルゴリズムを実行する場合、リンク・テーブル上で物理アドレスから論理アドレスを検索する必要性がある。この検索時間を削減するために、論理アドレスがどの物理アドレスにリンクしているかを示すリンク・テーブルとともに、物理アドレスがどの論理アドレスからリンクさせられているか示す逆引きテーブルを用意するようにしてもよい。
【００２８】
また、本発明の第２の側面は、ページ単位での消去書き込み可能なメモリへのアクセス動作を行なうための処理をコンピュータ・システム上で実行するようにコンピュータ可読形式で記述されたコンピュータ・プログラムであって、
前記メモリにおけるメモリ空間の論理アドレスと物理アドレスの対応関係を管理テーブルを用いて管理するアドレス管理ステップと、
論理アドレスが指定されたメモリへのアクセス要求を受信処理する受信処理ステップと、
指定された論理アドレスに対応する物理アドレスを前記管理テーブル上で探索し、前記メモリ上の該当する物理アドレスにアクセスするメモリ・アクセス制御ステップとを備え、
メモリ・アクセス制御ステップでは、複数の論理アドレスに書き込みが発生したとき、前記管理テーブル上で空きページを検索し、可能な限りその空いているページ内にデータの書き込みを行なうことを特徴とするコンピュータ・プログラムである。
【００２９】
本発明の第２の側面に係るコンピュータ・プログラムは、コンピュータ・システム上で所定の処理を実現するようにコンピュータ可読形式で記述されたコンピュータ・プログラムを定義したものである。換言すれば、本発明の第２の側面に係るコンピュータ・プログラムをコンピュータ・システムにインストールすることによって、コンピュータ・システム上では協働的作用が発揮され、本発明の第１の側面に係る情報処理装置と同様の作用効果を得ることができる。
【発明の効果】
【００３０】
本発明によれば、複数バイトからなるページ単位で消去書き込み動作を一括して行なうメモリに対するデータ書き込み動作を好適に行なうことができる、優れた情報処理装置及び情報処理方法、並びにコンピュータ・プログラムを提供することができる。
【００３１】
また、本発明によれば、ＩＣカード若しくはカード互換機能を搭載した機器のように、受信信号の電力によって動作して受信信号に基づいたメモリ・アクセス動作を好適に行なうことができる、優れた情報処理装置及び情報処理方法、並びにコンピュータ・プログラムを提供することができる。
【００３２】
また、本発明によれば、ページ単位での書き込み動作を効率的に行ない、より高速なトランザクション・スピードを実現することができる、優れた情報処理装置及び情報処理方法、並びにコンピュータ・プログラムを提供することができる。
【００３３】
また、本発明によれば、ページ単位での消去書き込み動作を行なうメモリに対し、論理アドレスの仕組みを導入することにより、可能な限り書き込みを同一ページで行なわせるようにすることで、書き込み時間の長期化や書き込み動作中の電源遮断の問題を解決することができる、優れた情報処理装置及び情報処理方法、並びにコンピュータ・プログラムを提供することができる。
【００３４】
本発明のさらに他の目的、特徴や利点は、後述する本発明の実施形態や添付する図面に基づくより詳細な説明によって明らかになるであろう。
【発明を実施するための最良の形態】
【００３５】
以下、図面を参照しながら本発明の実施形態について詳解する。
【００３６】
本発明は、ＲＦＩＤシステムを利用して比較的近距離に限定される機器間で価値情報などの非接触なデータ伝送を実現することを目的とするものである。ＲＦＩＤシステム自体は、局所でのみ適用可能な無線通信手段の一例として当業界において広く知られている。タグとリーダライタの間の通信方法には、電磁結合方式、電磁誘導方式、電波通信方式などが挙げられる。
【００３７】
Ａ．システム構成：
図１には、本発明を適用可能な非接触ＩＣカード通信システムの構成を模式的に示している。
【００３８】
この非接触カード・システムは、カード・リーダ／ライタ１と、ＩＣカード２と、コントローラ３で構成され、カード・リーダ／ライタ１とＩＣカード２との間では、電磁波を利用して非接触で、データの送受信が行なわれる。すなわち、カード・リーダ／ライタ１がＩＣカード２に所定のコマンドを送信し、ＩＣカード２は受信したコマンドに対応する処理を行なう。そして、ＩＣカード２は、その処理結果に対応する応答データをカード・リーダ／ライタ１に送信する。
【００３９】
カード・リーダ／ライタ１は、所定のインターフェース（例えば、ＲＳ−４８５Ａの規格などに準拠したもの）を介してコントローラ３に接続されている。コントローラ３は、カード・リーダ／ライタ１に対し制御信号を供給することで、所定の処理を行なわせる。
【００４０】
図２には、図１に示したカード・リーダ／ライタ１の構成例を示している。
【００４１】
ＩＣチップ・モジュール２１は、データの処理を行なうＤＰＵ（Ｄａｔａ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）３１と、ＩＣカード２への送信信号及びＩＣカード２からの受信信号の処理を行なうＳＰＵ（Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）３２と、コントローラ３との通信を行なうＳＣＣ（Ｓｅｒｉａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｃｏｎｔｒｏｌｌｅｒ）３３と、データの処理に必要な情報をあらかじめ記憶しているＲＯＭ部４１並びに処理中の作業データを一時的に記憶するＲＡＭ部４２を含んだメモリ部３４で構成され、これらの機能モジュールがバスを介して相互接続されている。また、このバスには、所定のデータを記憶するフラッシュ・メモリ２２も接続されている。
【００４２】
ＤＰＵ３１は、ＩＣカード２への送信コマンドをＳＰＵ３２に出力するとともに、ＩＣカード２から受信した応答データをＳＰＵ３２から受け取り、所定のデータ処理を行なう。
【００４３】
ＳＰＵ３２は、ＩＣカード２への送信コマンドに対し、例えばＢＰＳＫ（ＢｉＰｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）などの変調処理を行なった後、変調回路２３に出力するとともに、ＩＣカード２からの応答データを復調回路２５から受け取り、そのデータに対し、ＢＰＳＫなどの所定の復調処理を行なう。
【００４４】
変調回路２３は、発振器２６より供給された所定の周波数（例えば１３．５６ＭＨｚ）の搬送波を、ＳＰＵ３２より供給されたデータでＡＳＫ（Ａｍｐｌｉｔｕｄｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）変調し、生成された変調波をアンテナ２７から電磁波としてＩＣカード２に出力する。このとき、変調回路２３は、変調度を１未満にして、ＡＳＫ変調を行なう。すなわち、データがロー・レベルのときにおいても、十分な変調波の振幅を確保することができる。
【００４５】
復調回路２５は、アンテナ２７を介して受信した変調波（ＡＳＫ変調波）を復調し、復調されたデータをＳＰＵ３２に出力するようになされている。
【００４６】
図３には、図１に示したＩＣカード２の構成例を示している。このＩＣカードは、ＩＣチップ・モジュール５１と、ループ上のアンテナ５３とで構成される。
【００４７】
ＩＣチップ・モジュール５１は、カード・リーダ／ライタ１から送信された変調波を、アンテナ５３を介して受信する。なお、コンデンサ５２は、アンテナ５３とともにＬＣ回路を構成し、所定の周波数（キャリア周波数）の電磁波に同調（共振）するようになされている。
【００４８】
図示のように、ＩＣチップ・モジュール５１内は、アナログ部回路６０と、論部回路８０で構成される。アナログ部回路６０では、ＲＦ送受信信号の処理、で減供給、電圧検出、ＲＦ受信信号のクロック検出などが行なわれる。また、論理部回路８０では、ＲＦ信号によるデータ伝送のプロトコル制御、ＲＦ信号の変復調処理、コマンド処理、暗号処理、ＥＥＰＲＯＭなどの内蔵不揮発性メモリの管理などが行なわれる。
【００４９】
図４には、アナログ部回路６０の内部構成を示している。
【００５０】
整流器（Ｒｅｃｔｉｆｉｅｒ（若しくはＡＳＫ検波部））６１は、ＣＰ端子とグランド間にあるコンデンサと相俟って、リーダ／ライタ側で送信データによって振幅変調された変調波から直流電圧を取得するとともに、その振幅成分を検波する。また、整流器６１により取り出された直流電圧を伝送する搬送路上には、定格以上の電流の発生から回路の破壊を防ぐために、過電流保護回路（Ｐｒｏｔｅｃｔｏｒ）６３が挿設されている。
【００５１】
電源電圧制御部（ＶｏｌｔａｇｅＲｅｇｕｌａｔｏｒ）６４は、電磁誘導によりアンテナ・コイルの端子に生じた誘導電圧が整流器にて直流化された後、参照電圧生成部（Ｖｏｌｔａｇｅ Ｒｅｆｅｒｅｎｃｅ）６５で設定される参照電圧を用いて、安定化された一定の電源電圧を生成する。
【００５２】
クロック検出部（Ｃｌｏｃｋ Ｄｅｔｅｃｔｏｒ）６６は、リーダ／ライタから送信される振幅変調波から、キャリア成分のみを抽出し、カード内部で使用されるクロックを抽出する。
【００５３】
復調部（Ｄｅｍｏｄｕｌａｔｏｒ）６７は、ＡＳＫ検波兼用整流器（Ｒｅｃｔｉｆｉｅｒ）で検波された振幅成分を２値化して、論理部回路８０へ送出する。
【００５４】
変調部（Ｍｏｄｕｌａｔｏｒ）６８は、ＩＣカード５１のアンテナ・コイル５３に対し、負荷変動を与える。論理部回路８０で生成される送信データでこの変調部を駆動することにより、外部のリーダ／ライタへデータを返信することができる。
【００５５】
図５には、論理部回路８０の内部構成を示している。
【００５６】
論理部回路８０は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）８１による統括的な制御下で動作する。ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）８２には、ＣＰＵ８１において実行するプログラム・コードが格納されている。ＣＰＵ８１は、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）８３を作業エリアに用いて、プログラム・コードによって規定される処理を実行する。ＣＰＵ８１は、論理部回路８０内の各部とは内部バス経由で相互接続され、各種の指令を発行する。またＣＰＵ８１は、クロックギア８９経由で供給されるクロック周波数に基づいて動作する。
【００５７】
クロックギア８９は、外部から供給されるクロック周波数ｃｌｋを逓倍（あるいは分周並びに分周信号の周波数合成）により、ＣＰＵ８１駆動用の所要のクロック周波数を得る。
【００５８】
ＥＥＰＲＯＭ８４は、電子マネーなどの価値情報や、ＩＣカードを利用したサービスを実現するためのデータを格納する不揮発性メモリであり、データ領域を一旦消去した後に書き込みが可能な状態となるが、ＳＲＡＭやＤＲＡＭなどの他の書き換え可能な半導体メモリに比べて、消去及び書き込みに時間がかかる（数ミリ秒程度）。そのメモリ空間は、通常、複数バイトからなるページ単位に分割して構成されている。但し、複数バンク構成は一例であり、メモリ空間は１バンク構成であってもよい。同じページ内であれば、複数バイトの書き込みも１回の書き込み動作で完結することができる。このメモリ空間への書き込み動作の詳細については、後述に譲る。
【００５９】
また、ＥＥＰＲＯＭ８４は、書き込み動作に必要なチャージポンプや書き込み用のバッファ・メモリなどの周辺回路が備わっているが、複数のバンクに分割されている。それぞれのバンクは、ＣＰＵ８１に独立にインターフェースされており、ＣＰＵ８１からはすべてのバンクを同時に書き込むことができるようになっている（但し、複数バンク構成の場合）。
【００６０】
ＳＰＵ８６は、アナログ部回路６０とメモリ間でデータの受け渡しを行なう。データ受信時は、サンプリング・クロックの抽出を行ない、そのサンプリング・クロックに基づきデータを８ビットのシフトレジスタに取り込み、ＲＡＭ８３内部の受信バッファへＤＭＡ転送する。また、データ送信時には、ＲＡＭ８３内部の送受信バッファから８ビットずつシフトレジスタに転送し、サンプリング・レートに従ってシリアル・データとして送出する。
【００６１】
暗号処理部（Ｅｎｃ／Ｄｅｃｒｙｐｔ）８５は、リーダ／ライタとの間で送受信されるデータ系列の暗号処理を行なう。データ系列の暗号処理ではＣＢＣモードが良く使われるが、その際、暗号文の信憑性を確認するチェック・データを作るために、ＣＢＣモードで使われた鍵を変換した鍵により暗号演算を行なう。暗号処理の高速化のため、受信電力が十分である場合には、これらの処理を複数のバンクで並列化するようにしてもよい（但し、複数バンク構成の場合）。
【００６２】
ＣＲＣ論理部８７は、送受信されるデータを巡回冗長コード（ＣＲＣ：Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｏｄｅ）を用いてエラー訂正処理を行なう。データ送信時には、送信データにＣＲＣを付加し、データ受信時には、受信データに付加されているＣＲＣを用いてエラー検出並びに訂正を行なう。
【００６３】
Ｉ／Ｏ部８８は、アナログ部回路６０とのインターフェースであり、ＳＰＵ８６はＩ／Ｏ部８８を経由してアナログ部回路６０とメモリ間でデータの受け渡しを行なう。
【００６４】
Ｂ．データ伝送動作：
ＩＣカードがリーダ／ライタからデータを受信し、ＥＥＰＲＯＭから読み出したデータを送信するまでの処理手順は以下の通りとなる。
【００６５】
１）ＩＣカードがリーダ／ライタの出力する磁界領域に翳される。
【００６６】
２）ＬＳＩを動作させる為に十分な電圧が得られる領域では、クロックが生成され、マスクＲＯＭのプログラムが起動する。その後、初期化処理が終わると、リーダライタからの受信データを待機する状態になる。
【００６７】
３）リーダ／ライタからＡＳＫ変調された変調波を検出したら、この振幅変化が復調部で２値化され、ＳＰＵ内部でクロック抽出を行ないながらデータの受信を行なう。
【００６８】
４）ＳＰＵ８６内部では、データの受信を行ないながら、あらかじめ設定しておいたシンクコードの検出を行ない、シンクコードが検出されたらＲＡＭ８３内部の受信バッファ領域に受信データをＤＭＡ転送します。
【００６９】
５）ＳＰＵ８６内部では、受信しているデータのＣＲＣを同時に計算し、誤りがあれば再び３の受信データ待ちに戻ります。誤りが無ければＤＭＡを解除し、ＣＰＵ８１に制御を移す。
【００７０】
６）ＣＰＵ８１は、ＲＡＭ８３内部の受信データを解析し、そのコマンドに従った動作を行ない、返信データを送信バッファに用意する。また、受信エネルギも併せて解析し、エネルギの余裕度がある限りは、クロックの高速化や書き込みや暗号化などの並列処理を行なう。
【００７１】
７）送信バッファに用意された送信データは、ＳＰＵ８６へ１バイトずつＤＭＡ転送される。ＳＰＵ８６では、シリアル・データに変換しながら変調部に送出する。
【００７２】
８）変調部６８では、アンテナ・コイル５３の返信データに応じた負荷変動をアンテナ・コイル５３に与え、その結果、返信データを送信する。リーダ／ライタ側では、この負荷変動を検出して、カードからの返信データとして処理する。
【００７３】
９）リーダ／ライタの磁界領域であれば、再び３の受信データ待ちに戻る。
【００７４】
Ｃ．メモリ・システム
ＥＥＰＲＯＭ８４は、電子マネーなどの価値情報や、ＩＣカードを利用したサービスを実現するためのデータを格納する不揮発性メモリである。この項では、ＥＥＰＲＯＭ８４で構成されるメモリ・システムにおける書き込み動作について説明する。
【００７５】
ＥＥＰＲＯＭ８４は、データ領域を一旦消去した後に書き込みが可能な状態となる。ＳＲＡＭやＤＲＡＭなどの他の書き換え可能な半導体メモリに比べて、消去及び書き込みに時間がかかる（数ミリ秒程度）。
【００７６】
また、そのメモリ空間は、通常、複数バイトからなるページ単位に分割して構成されている。同じページ内であれば、複数バイトの書き込みも１回の書き込み動作で完結することができる。ところが、異なるページにまたがって書き込みが発生した場合には、関連するページ数分だけ書き込み動作が必要となるので、それに対応した書き込み時間が必要となってしまう。
【００７７】
そこで、本実施形態では、論理アドレスという概念を導入し、可能な限り書き込みを同一ページに行なわせるようにした。これにより、高速書き込み機能を提供するとともに、電源が瞬断したときであっても書き込む前のデータを保証する機能を提供する。物理アドレスと論理アドレスとの対応関係を記述した管理テーブルを複数備え、メモリ・アクセス時には信憑性が高く且つ新しい方の管理テーブルを参照して物理アドレスにアクセスするようにする。
【００７８】
図６には、本実施形態に係るメモリ・システムの基本構成を示している。図示のメモリ・システムの実態である物理アドレス空間には、保存すべきデータを格納するデータ領域の他に、このデータ領域における消去書き込み動作の単位であるページ毎に物理的な配置を管理する管理テーブルが設けられている。
【００７９】
ここで言う管理テーブルは、論理アドレスと物理アドレスの紐付け関係をページ単位で記述したテーブルであり、コンピュータ分野において広く知られるＭＳ−ＤＯＳ（Ｍｉｃｒｏｓｏｆｔ−Ｄｉｓｋ Ｏｐｅｒａｔｉｎｇ Ｓｙｓｔｅｍ）（登録商標）のファイル・システムにおいて、ファイル空間上の各データ単位（例えば「セクタ」）の物理的な配置を管理するＦＡＴ（Ｆｉｌｅ Ａｌｌｏｃａｔｉｏｎ Ｔａｂｌｅ）に相当する。本明細書中では、不揮発性メモリにおける管理テーブルのことを、「リンク・テーブル」とも呼ぶ。
【００８０】
図示の例では、説明の便宜上、論理アドレスと物理アドレスの単位を１バイトとする。また、１つの物理ページは４バイトで構成され、ページ単位で消去書き込み動作が一括して行なわれる。論理アドレスは＃０番地から＃Ｎ−１番地までのＮ番地からなる。また、物理アドレスは、＄０番地から＄Ｍ−１番地までのＭ番地からなる。物理アドレスの先頭から順に４バイトずつ区切られ、各物理ページＰ０、Ｐ１、Ｐ２…を構成している。そして、リンク・テーブルでは、論理アドレスがどの物理アドレスにリンクしているかを示している。Ｍ≧Ｎであれば、本発明に係るデータ書き込みアルゴリズムを動作させることが可能である。
【００８１】
リーダ／ライタなどのＩＣカード外のシステムからＩＣカード内のメモリ・システムに対する読み書きやその他のアクセス動作は、基本的に、論理アドレス空間上で行なわれる。そして、メモリ空間上では、バイト単位でアドレスを指定することができるが、メモリに対する消去書き込み動作はページ単位で行なわれる。
【００８２】
ある論理アドレスを読み出するためには、リンク・テーブルの論理アドレスのエントリ・ポイントに格納されているアドレスを読み出す。その後、読み出されたアドレスに格納されているデータを読み出すことで、論理アドレスを読み出すことになる。
【００８３】
次に、ある論理アドレスに書き込みを行なうことを考える。この場合、リンク・テーブルのエントリ・ポイントに格納されているアドレスに直接書いてしまうと、電源が書き込み途中に瞬断したときにデータ内容が破壊されたままになってしまう。リンク・テーブルのデータが破壊されると、配置情報が失われることから、メモリ・システム全体にアクセスできなくなってしまうことになる。そこで、論理アドレスがマップされていないページを検索し、そのページ内に書き込みを行ない、その後、リンク・テーブルのエントリ・ポイントに格納されるアドレスを書き込んだブロック・アドレスを格納することを行なう。
【００８４】
本実施形態では、リンク・テーブルは２面用意されていて、それぞれの面の中にカウンタ（ＣＴ）が用意されており、リンク・テーブルを更新する度に、交信した面のＣＴをインクリメントする。したがって、いずれの面のＣＴの値が大きいかによって、最新の管理テーブルが分かるようになっている。このリンク・テーブルにおいても電源の瞬断が起こったときにも直前のデータ内容を保証するために、古い管理テーブルに新しいリンク関係と更新されたカウンタ値とＣＲＣなどのエラー・チェック・コードを書き込み、完全に書き込まれたことを以ってリンク・テーブルを更新することを行なう。
【００８５】
なお、特開平１１−２５００３号公報には、消去書き込み動作時における突発的な電源遮断の対策として、ルート・テーブルを２ページの対からなる２面構成とし、各ページを交互に有効ページ及び無効ページとして用い、データの保全を図るという方法について提案がなされている。
【００８６】
本実施形態に係るデータ書き込みアルゴリズムでは、複数の論理アドレスに書き込みが発生したとき、空きページを検索し、可能な限りその空いているページ内にデータの書き込みを行なう。その結果、書き込みページ数を削減することで書き込み時間の削減を行なうようにする。なお、同一ページに入りきらないバイト数の書き込みが必要である場合には、次の空いているページに書き込みを行なうが、このときも同様なアルゴリズムを動作させ、可能な限りそのページに書き込みを行なわせる。
【００８７】
また、書き込みバイト数がページ・サイズに満たない場合には（上述のように、可能な限り空きページにデータ書き込みを繰り返し行なった結果、最後にページ・サイズに満たないデータが残った場合を含む）、余りのバイト数以下のバイト数が使われているページを見つけ出し、それらのデータを合わせて同一ページに書き込みを行なうことにより、書き込むページが有効に使われるようにする。このようにすることにより、空きページの確保ができる可能性を増大させ、高速書き込みアルゴリズムを有効に活用させることが可能となる。
【００８８】
但し、この場合、リンク・テーブル上で物理アドレスから論理アドレスを検索する必要性がある。この検索時間を削減するために、論理アドレスがどの物理アドレスにリンクしているかを示すリンク・テーブルとともに、物理アドレスがどの論理アドレスからリンクさせられているか示す逆引きテーブルを用意するようにしてもよい。
【００８９】
ここで、書き込みサイズがちょうどページ・サイズとなる場合のデータ書き込み動作の具体例について、図７及び図８を参照しながら説明する。同図では１ページは４バイトとする。
【００９０】
図７のリンク・テーブルに示すように、各論理アドレス＃０、＃１、＃２、＃３、…は、それぞれ物理アドレス＄０、＄５、＄８、＄１３にリンクしている。ここで、＃０、＃１、＃２、＃３へ新規のデータＤ０〜Ｄ３の書き込みを行なうとする。
【００９１】
図示の例では、データ書き込み対象となっている論理アドレス＃０、＃１、＃２、＃３は論理アドレス空間上では連続しているが、物理アドレス空間では、それぞれ別々の物理ページＰ０、Ｐ１、Ｐ２、Ｐ３にマッピングされている。
【００９２】
このような場合、リンク・テーブルを検索して、物理ページＰ４上に、データ書き込みバイト数である４バイト分の物理アドレス＄１６〜＄１９が空いていることを把握する。そして、物理ページＰ４上の物理アドレス＄１６〜＄１９へ書き込み要求されているデータ＃０〜＃３の書き込みを行なう。
【００９３】
そして、リンク・テーブルの古い方に新しいリンク関係とインクリメントされたカウンタ値（ＣＴ＋１）、並びにエラー・チェック・コード（ＣＲＣ）を書き込んで書き込み動作を完了する（図８を参照のこと）。
【００９４】
次に、書き込みサイズがページ・サイズ未満となる場合のデータ書き込み動作の具体例について、図９及び図１０を参照しながら説明する。同図では１ページは４バイトとする。
【００９５】
図９のリンク・テーブルに示すように、各論理アドレス＃０、＃１、＃２、＃３、…は、それぞれ物理アドレス＄０、＄５、＄８、＄１３、…にリンクしている。ここで、＃０へ新規のデータＤ０の書き込み、すなわち１バイト分のデータ書き込みを行なうとする。
【００９６】
まず、リンク・テーブルを検索し、物理ページＰ４が空いていることを把握する。
【００９７】
さらに、ページ・サイズからデータ書き込みバイト数を引いた３バイト分だけが使用されている物理ページをリンク・テーブル上で探索する。図示の例では、＄１３、＄１４、＄１５の３バイトだけ使用されている物理ページＰ３が見つけ出される。物理アドレス＄１３、＄１４、＄１５には、それぞれ論理アドレス＃３、＃Ｋ、＃Ｎ−１のデータが書き込まれている。
【００９８】
そして、新規の書き込みデータ＃０と、物理ページＰ３上の３バイト分のデータ＃３、＃Ｋ、＃Ｎ−１を空いている物理ページＰ４上の各物理アドレスＳ１６〜＄１９へ書き込む。
【００９９】
そして、リンク・テーブルの古い方に新しいリンク関係とインクリメントされたカウンタ値（ＣＴ＋１）、並びにエラー・チェック・コード（ＣＲＣ）を書き込んで書き込み動作を完了する（図１０を参照のこと）。
【０１００】
このように論理アドレス１バイト分のデータ書き込み時に他の論理アドレスのデータを他の物理アドレスにコピーすることで、１ページ分の空きページを確保することができる。
【０１０１】
次に、書き込みサイズがページ・サイズ未満となる場合のデータ書き込み動作についての他の具体例について、図１１及び図１２を参照しながら説明する。同図では１ページは４バイトとする。
【０１０２】
図１１のリンク・テーブルに示すように、各論理アドレス＃０、＃１、＃２、…は、それぞれ物理アドレス＄０、＄５、＄８、…にリンクしている。ここで、＃０へ新規のデータＤ０の書き込み、すなわち１バイト分のデータ書き込みを行なうとする。
【０１０３】
まず、リンク・テーブルを検索し、物理ページＰ４が空いていることを把握する。
【０１０４】
さらに、データ書き込みバイト数がページ・サイズに満たない物理ページを、リンク・テーブル上で探索する。このとき、各物理ページにおけるデータ書き込みバイトの総数が、ページ・サイズから今回のデータ書き込みバイト数を引いた３バイト分となるように探索する。図示の例では、論理アドレス＃１の１バイトのみが物理アドレス＄５に書き込まれた物理ページＰ１、並びに論理アドレス＃Ｋ及び＃Ｎ−１の２バイトが物理アドレス＄１４及び＄１５に書き込まれた物理ページＰ３が見つけ出される。
【０１０５】
そして、新規の書き込みデータ＃０と、物理ページＰ１上の１バイト分のデータ＃１、及び物理ページＰ３上の２バイト分の＃Ｋ、＃Ｎ−１を、空いている物理ページＰ４上の各物理アドレスＳ１６〜＄１９へ書き込む。
【０１０６】
そして、リンク・テーブルの古い方に新しいリンク関係とインクリメントされたカウンタ値（ＣＴ＋１）、並びにエラー・チェック・コード（ＣＲＣ）を書き込んで書き込み動作を完了する（図１２を参照のこと）。
【０１０７】
このように物理アドレス１バイト分のデータ書き込みを行なうときに他の論理アドレスのデータを他の物理アドレスにコピーすることで、１ページ分の空きページを確保することができる。
【０１０８】
図１３には、本実施形態に係るデータ書き込み処理の手順をフローチャートの形式で示している。以下では、書き込み要求データのバイト数をＮw、１ページのバイト数をＰs、残りの書き込みデータのバイト数をＲw、実際に書き込むデータのバイト数をＡwとする。
【０１０９】
まず、残りの書き込みバイト数Ｒwの初期値として、書き込み要求のバイト数Ｎwを代入する（ステップＳ１）。
【０１１０】
そして、残りの書き込みバイト数Ｒwがページ・サイズのバイト数Ｐs以上であるかどうかをチェックする（ステップＳ２）。
【０１１１】
残りの書き込みバイト数Ｒwがページ・サイズのバイト数Ｐs以上である場合には、リンク・テーブルを参照して、空いている物理ページを探索する（ステップＳ３）。書き込み要求されているデータのうちページ・サイズ分のバイト数Ｐsだけ、見つけ出された空き物理ページＰ１に書き込む（ステップＳ４）。
【０１１２】
次いで、残りの書き込みバイト数を、書き込みが終わったページ・サイズ分のバイト数Ｐsだけ減じて（ステップＳ５）、リンク・テーブルの内容を更新する（ステップＳ６）。その後、ステップＳ２に戻り、残りの書き込みデータについての処理を繰り返し行なう。
【０１１３】
一方、残りの書き込みバイト数Ｒwがページ・サイズのバイト数Ｐsに満たない場合には（ステップＳ２）、残りの書き込みバイト数Ｒwが０すなわち書き込み動作が完了しているかどうかをチェックする（ステップＳ７）。残りの書き込みバイト数Ｒwが０であれば、本処理ルーチン全体を終了する。
【０１１４】
残りの書き込みデータが残っている場合には、リンク・テーブルを参照して、空いている物理ページを探索する（ステップＳ８）。そして、ページ・サイズのバイト数Ｐsから残りのデータ書き込みバイト数Ｒwを引いた空きバイト数を持つ物理ページを探索する（ステップＳ９）。ない場合には、Ｐs−Ｒwバイト以下でＰs−Ｒwに最も近い物理ページを検索する。ここでは、Ｐs−Ｒwに相当する空きバイト数を持つ物理ページとしてＰ２が見つけ出されたとする。
【０１１５】
ここで、物理アドレスから論理アドレスを検索する検索時間を削減するために、物理アドレスがどの論理アドレスからリンクさせられているか示す逆引きテーブルを使用してもよい。
【０１１６】
次いで、Ｒwバイト分の残りの書き込みデータと、物理ページＰ２内のデータを併せて、空きページＰ１へ書き込みを行なう（ステップＳ１０）。そして、リンク・テーブルの内容を更新した後（ステップＳ１１）、本処理ルーチン全体を終了する。
【０１１７】
なお、上述した実施形態では、論理アドレスと物理アドレスの単位を１バイトとして説明したが、複数バイトを１ブロックとして考えた場合においても本実施形態に係るデータ書き込みアルゴリズムは適用可能である。
【０１１８】
また、リンク・テーブルは説明の便宜上１ページ分の長さを想定したが、１ページ分で表現しきれない場合は、複数の長さで構成することや階層構造をとることも可能である。
【産業上の利用可能性】
【０１１９】
以上、特定の実施形態を参照しながら、本発明について詳解してきた。しかしながら、本発明の要旨を逸脱しない範囲で当業者が該実施形態の修正や代用を成し得ることは自明である。
【０１２０】
本明細書では、ＩＣカードに内蔵された不揮発性メモリに対するデータの消去書き込み動作を例にとって本発明の実施形態について説明したが、本発明の要旨はこれに限定されるものではない。すなわち、複数のページにまたがる消去書き込み動作時における書き込み時間や、書き込み動作中における突発的な電源遮断によるデータ破壊の問題は、ＩＣカードのような非接触通信装置に限るものではない。例えば、消去書き込み式の不揮発性メモリを内蔵した携帯電話機やその他の情報機器においても、複数のページにまたがる消去書き込み動作時における書き込み時間が長期化するという問題があり、本発明によって同様に解決することができる。
【０１２１】
要するに、例示という形態で本発明を開示してきたのであり、本明細書の記載内容を限定的に解釈するべきではない。本発明の要旨を判断するためには、特許請求の範囲を参酌すべきである。
【図面の簡単な説明】
【０１２２】
【図１】図１は、本発明を適用可能な非接触ＩＣカード通信システムの構成を模式的に示した図である。
【図２】図２は、図１に示したカード・リーダ／ライタ１の構成例を示した図である。
【図３】図３は、図１に示したＩＣカード２の構成例を示した図である。
【図４】図４は、アナログ部回路６０の内部構成を示した図である。
【図５】図５は、論理部回路８０の内部構成を示した図である。
【図６】図６は、本発明に係るメモリ・システムの基本構成例を示した図である。
【図７】図７は、書き込みサイズがちょうどページ・サイズとなる場合のデータ書き込み動作の具体例を示した図である。
【図８】図８は、書き込みサイズがちょうどページ・サイズとなる場合のデータ書き込み動作の具体例を示した図である。
【図９】図９は、書き込みサイズがページ・サイズ未満となる場合のデータ書き込み動作の具体例を示した図である。
【図１０】図１０は、書き込みサイズがページ・サイズ未満となる場合のデータ書き込み動作の具体例を示した図である。
【図１１】図１１は、書き込みサイズがページ・サイズ未満となる場合のデータ書き込み動作の具体例を示した図である。
【図１２】図１２は、書き込みサイズがページ・サイズ未満となる場合のデータ書き込み動作の具体例を示した図である。
【図１３】図１３は、データ書き込み処理の手順を示したフローチャートである。
【符号の説明】
【０１２３】
１…カード・リーダ／ライタ
２…ＩＣカード
３…コントローラ
２１…ＩＣチップ・モジュール
２２…フラッシュ・メモリ
２３…変調回路
２５…復調回路
２６…発振器
２７…アンテナ
３１…ＤＰＵ
３２…ＳＰＵ
３３…ＳＣＣ
３４…メモリ部
４１…ＲＯＭ部
４２…ＲＡＭ部
５１…ＩＣチップ・モジュール
５２…コンデンサ
５３…ループ・アンテナ
６０…アナログ部回路
６１…整流器
６２…エネルギ監視部
６３…過電流保護回路
６４…電源電圧制御部
６５…参照電圧生成部
６６…クロック検出部
６７…復調部
６８…変調部
８０…論理部回路
８１…ＣＰＵ
８２…ＲＯＭ
８３…ＲＡＭ
８４…ＥＥＰＲＯＭ
８５…ＳＰＵ
８６…暗号処理部
８７…ＣＲＣ論理部
８８…Ｉ／Ｏ部
８９…クロックギア
【特許請求の範囲】
【請求項１】
ページ単位での消去書き込み可能なメモリへのアクセス動作を行なう情報処理装置であって、
前記メモリにおけるメモリ空間の論理アドレスと物理アドレスの対応関係を管理する管理テーブルと、
論理アドレスが指定されたメモリへのアクセス要求を受信処理する受信処理部と、
指定された論理アドレスに対応する物理アドレスを前記管理テーブル上で探索し、前記メモリ上の該当する物理アドレスにアクセスするメモリ・アクセス制御部とを備え、
メモリ・アクセス制御部は、複数の論理アドレスに書き込みが発生したとき、前記管理テーブル上で空きページを検索し、可能な限りその空いているページ内にデータの書き込みを行なう、
ことを特徴とする情報処理装置。
【請求項２】
前記受信処理部は、受信信号を受信処理するとともに受信信号から駆動電力を取り出し、受信信号から得られる電力により駆動するとともに受信信号に基づいてメモリへのアクセス動作を行なう、
ことを特徴とする請求項１に記載の情報処理装置。
【請求項３】
書き込み要求されたデータが同一ページに入りきらないバイト数の書き込みが必要である場合には、前記メモリ・アクセス制御部は、可能な限りそのページに書き込みを行なわせるように、次の空いているページに書き込みを行なう、
ことを特徴とする請求項１に記載の情報処理装置。
【請求項４】
書き込み要求されたデータの書き込みバイト数がページ・サイズに満たない場合には、前記メモリ・アクセス制御部は、余りのバイト数以下のバイト数が使われているページを見つけ出し、それらのデータを併せて同一ページに書き込みを行なう、
ことを特徴とする請求項１に記載の情報処理装置。
【請求項５】
前記管理テーブルは、論理アドレスがどの物理アドレスにリンクしているかを示すリンク・テーブルと、物理アドレスがどの論理アドレスからリンクさせられているか示す逆引きテーブルを備える、
ことを特徴とする請求項１に記載の情報処理装置。
【請求項６】
複数の管理テーブルを備え、
前記メモリ・アクセス制御部は信憑性が高く且つ新しい方の管理テーブルを参照して前記メモリ上の物理アドレスにアクセスする、
ことを特徴とする請求項１に記載の情報処理装置。
【請求項７】
ページ単位での消去書き込み可能なメモリへのアクセス動作を行なう情報処理方法であって、
前記メモリにおけるメモリ空間の論理アドレスと物理アドレスの対応関係を管理テーブルで管理するアドレス管理ステップと、
論理アドレスが指定されたメモリへのアクセス要求を受信処理する受信処理ステップと、
指定された論理アドレスに対応する物理アドレスを前記管理テーブル上で探索し、前記メモリ上の該当する物理アドレスにアクセスするメモリ・アクセス制御ステップとを備え、
メモリ・アクセス制御ステップでは、複数の論理アドレスに書き込みが発生したとき、前記管理テーブル上で空きページを検索し、可能な限りその空いているページ内にデータの書き込みを行なう、
ことを特徴とする情報処理方法。
【請求項８】
前記受信処理ステップでは、受信信号を受信処理するとともに受信信号から駆動電力を取り出し、受信信号から得られる電力により駆動するとともに受信信号に基づいてメモリへのアクセス動作を行なう、
ことを特徴とする請求項７に記載の情報処理方法。
【請求項９】
書き込み要求されたデータが同一ページに入りきらないバイト数の書き込みが必要である場合には、前記メモリ・アクセス制御ステップでは、可能な限りそのページに書き込みを行なわせるように、次の空いているページに書き込みを行なう、
ことを特徴とする請求項７に記載の情報処理方法。
【請求項１０】
書き込み要求されたデータの書き込みバイト数がページ・サイズに満たない場合には、前記メモリ・アクセス制御ステップでは、余りのバイト数以下のバイト数が使われているページを見つけ出し、それらのデータを併せて同一ページに書き込みを行なう、
ことを特徴とする請求項７に記載の情報処理方法。
【請求項１１】
前記アドレス管理ステップでは、論理アドレスがどの物理アドレスにリンクしているかを示すリンク・テーブルと、物理アドレスがどの論理アドレスからリンクさせられているか示す逆引きテーブルを管理する、
ことを特徴とする請求項７に記載の情報処理方法。
【請求項１２】
前記アドレス管理ステップでは複数の管理テーブルを管理し、
前記メモリ・アクセス制御ステップでは、信憑性が高く且つ新しい方の管理テーブルを参照して前記メモリ上の物理アドレスにアクセスする、
ことを特徴とする請求項７に記載の情報処理方法。
【請求項１３】
ページ単位での消去書き込み可能なメモリへのアクセス動作を行なうための処理をコンピュータ・システム上で実行するようにコンピュータ可読形式で記述されたコンピュータ・プログラムであって、
前記メモリにおけるメモリ空間の論理アドレスと物理アドレスの対応関係を管理テーブルで管理するアドレス管理ステップと、
論理アドレスが指定されたメモリへのアクセス要求を受信処理する受信処理ステップと、
指定された論理アドレスに対応する物理アドレスを前記管理テーブル上で探索し、前記メモリ上の該当する物理アドレスにアクセスするメモリ・アクセス制御ステップとを備え、
メモリ・アクセス制御ステップでは、複数の論理アドレスに書き込みが発生したとき、前記管理テーブル上で空きページを検索し、可能な限りその空いているページ内にデータの書き込みを行なう、
ことを特徴とするコンピュータ・プログラム。
【請求項１】
ページ単位での消去書き込み可能なメモリへのアクセス動作を行なう情報処理装置であって、
前記メモリにおけるメモリ空間の論理アドレスと物理アドレスの対応関係を管理する管理テーブルと、
論理アドレスが指定されたメモリへのアクセス要求を受信処理する受信処理部と、
指定された論理アドレスに対応する物理アドレスを前記管理テーブル上で探索し、前記メモリ上の該当する物理アドレスにアクセスするメモリ・アクセス制御部とを備え、
メモリ・アクセス制御部は、複数の論理アドレスに書き込みが発生したとき、前記管理テーブル上で空きページを検索し、可能な限りその空いているページ内にデータの書き込みを行なう、
ことを特徴とする情報処理装置。
【請求項２】
前記受信処理部は、受信信号を受信処理するとともに受信信号から駆動電力を取り出し、受信信号から得られる電力により駆動するとともに受信信号に基づいてメモリへのアクセス動作を行なう、
ことを特徴とする請求項１に記載の情報処理装置。
【請求項３】
書き込み要求されたデータが同一ページに入りきらないバイト数の書き込みが必要である場合には、前記メモリ・アクセス制御部は、可能な限りそのページに書き込みを行なわせるように、次の空いているページに書き込みを行なう、
ことを特徴とする請求項１に記載の情報処理装置。
【請求項４】
書き込み要求されたデータの書き込みバイト数がページ・サイズに満たない場合には、前記メモリ・アクセス制御部は、余りのバイト数以下のバイト数が使われているページを見つけ出し、それらのデータを併せて同一ページに書き込みを行なう、
ことを特徴とする請求項１に記載の情報処理装置。
【請求項５】
前記管理テーブルは、論理アドレスがどの物理アドレスにリンクしているかを示すリンク・テーブルと、物理アドレスがどの論理アドレスからリンクさせられているか示す逆引きテーブルを備える、
ことを特徴とする請求項１に記載の情報処理装置。
【請求項６】
複数の管理テーブルを備え、
前記メモリ・アクセス制御部は信憑性が高く且つ新しい方の管理テーブルを参照して前記メモリ上の物理アドレスにアクセスする、
ことを特徴とする請求項１に記載の情報処理装置。
【請求項７】
ページ単位での消去書き込み可能なメモリへのアクセス動作を行なう情報処理方法であって、
前記メモリにおけるメモリ空間の論理アドレスと物理アドレスの対応関係を管理テーブルで管理するアドレス管理ステップと、
論理アドレスが指定されたメモリへのアクセス要求を受信処理する受信処理ステップと、
指定された論理アドレスに対応する物理アドレスを前記管理テーブル上で探索し、前記メモリ上の該当する物理アドレスにアクセスするメモリ・アクセス制御ステップとを備え、
メモリ・アクセス制御ステップでは、複数の論理アドレスに書き込みが発生したとき、前記管理テーブル上で空きページを検索し、可能な限りその空いているページ内にデータの書き込みを行なう、
ことを特徴とする情報処理方法。
【請求項８】
前記受信処理ステップでは、受信信号を受信処理するとともに受信信号から駆動電力を取り出し、受信信号から得られる電力により駆動するとともに受信信号に基づいてメモリへのアクセス動作を行なう、
ことを特徴とする請求項７に記載の情報処理方法。
【請求項９】
書き込み要求されたデータが同一ページに入りきらないバイト数の書き込みが必要である場合には、前記メモリ・アクセス制御ステップでは、可能な限りそのページに書き込みを行なわせるように、次の空いているページに書き込みを行なう、
ことを特徴とする請求項７に記載の情報処理方法。
【請求項１０】
書き込み要求されたデータの書き込みバイト数がページ・サイズに満たない場合には、前記メモリ・アクセス制御ステップでは、余りのバイト数以下のバイト数が使われているページを見つけ出し、それらのデータを併せて同一ページに書き込みを行なう、
ことを特徴とする請求項７に記載の情報処理方法。
【請求項１１】
前記アドレス管理ステップでは、論理アドレスがどの物理アドレスにリンクしているかを示すリンク・テーブルと、物理アドレスがどの論理アドレスからリンクさせられているか示す逆引きテーブルを管理する、
ことを特徴とする請求項７に記載の情報処理方法。
【請求項１２】
前記アドレス管理ステップでは複数の管理テーブルを管理し、
前記メモリ・アクセス制御ステップでは、信憑性が高く且つ新しい方の管理テーブルを参照して前記メモリ上の物理アドレスにアクセスする、
ことを特徴とする請求項７に記載の情報処理方法。
【請求項１３】
ページ単位での消去書き込み可能なメモリへのアクセス動作を行なうための処理をコンピュータ・システム上で実行するようにコンピュータ可読形式で記述されたコンピュータ・プログラムであって、
前記メモリにおけるメモリ空間の論理アドレスと物理アドレスの対応関係を管理テーブルで管理するアドレス管理ステップと、
論理アドレスが指定されたメモリへのアクセス要求を受信処理する受信処理ステップと、
指定された論理アドレスに対応する物理アドレスを前記管理テーブル上で探索し、前記メモリ上の該当する物理アドレスにアクセスするメモリ・アクセス制御ステップとを備え、
メモリ・アクセス制御ステップでは、複数の論理アドレスに書き込みが発生したとき、前記管理テーブル上で空きページを検索し、可能な限りその空いているページ内にデータの書き込みを行なう、
ことを特徴とするコンピュータ・プログラム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２００６−１０７３７９（Ｐ２００６−１０７３７９Ａ）
【公開日】平成１８年４月２０日（２００６．４．２０）
【国際特許分類】
【出願番号】特願２００４−２９６７７３（Ｐ２００４−２９６７７３）
【出願日】平成１６年１０月８日（２００４．１０．８）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成１８年４月２０日（２００６．４．２０）
【国際特許分類】
【出願日】平成１６年１０月８日（２００４．１０．８）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]