撮像装置及び撮像システム、それらの制御方法及びそのプログラム
【課題】 簡易な構成及び簡便な処理により、複数のＡ／Ｄ変換器の非直線性の相違に起因する画像の段差等の違和感を低減し得る。
【解決手段】 複数の画素が第１の画素群１０１ａと第２の画素群１０１ｂとに分割された検出部１０１と、第１の読出回路１０３ａと第２の読出回路１０３ｂとを含む読出回路部１０３と、第１のＡ／Ｄ変換器１０４ａと第２のＡ／Ｄ変換器１０４ｂとを含むＡ／Ｄ変換部１０４と、デジタルデータ処理回路１０５と、を含む信号処理部１０６と、制御部１０８と、を有する撮像装置であって、制御部は、信号処理部が、読出回路部から出力される所定の画素のアナログ電気信号に直流電位を付加してＡ／Ｄ変換部に入力してデジタルデータ処理回路にデジタルデータを出力する動作を直流電位を変更して複数回行う動作と、出力された所定の画素の複数のデジタルデータをデジタルデータ処理回路によって平均化する動作と、を行うように制御する。
【解決手段】 複数の画素が第１の画素群１０１ａと第２の画素群１０１ｂとに分割された検出部１０１と、第１の読出回路１０３ａと第２の読出回路１０３ｂとを含む読出回路部１０３と、第１のＡ／Ｄ変換器１０４ａと第２のＡ／Ｄ変換器１０４ｂとを含むＡ／Ｄ変換部１０４と、デジタルデータ処理回路１０５と、を含む信号処理部１０６と、制御部１０８と、を有する撮像装置であって、制御部は、信号処理部が、読出回路部から出力される所定の画素のアナログ電気信号に直流電位を付加してＡ／Ｄ変換部に入力してデジタルデータ処理回路にデジタルデータを出力する動作を直流電位を変更して複数回行う動作と、出力された所定の画素の複数のデジタルデータをデジタルデータ処理回路によって平均化する動作と、を行うように制御する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置及び撮像システム、それらの制御方法及びそのプログラムに関するものである。より具体的には、医療診断における一般撮影などの静止画撮影や透視撮影などの動画撮影に好適に用いられる、放射線撮像装置及び放射線撮像システム、それらの制御方法及びそのプログラムに関する。なお、本発明において放射線は、放射線崩壊によって放出される粒子（光子を含む）の作るビームであるα線、β線、γ線などの他に、同程度以上のエネルギーを有するビーム、例えばＸ線や粒子線、宇宙線なども、含まれるものとする。
【背景技術】
【０００２】
近年、Ｘ線による医療画像診断や非破壊検査に用いる撮像装置として、半導体材料によって形成された平面検出器（Ｆｌａｔ Ｐａｎｅｌ Ｄｅｔｅｃｔｏｒ、以下ＦＰＤと略す）を用いた放射線撮像装置が実用化され始めている。このような放射線撮像装置は、例えば医療画像診断においては、一般撮影のような静止画撮影や、透視撮影のような動画撮影のデジタル撮像装置として用いられている。
【０００３】
このような放射線撮像装置には、前述の検出器と、検出器を駆動するための駆動回路と、検出器からのアナログ電気信号を読み出すための読み出し回路と、そのアナログ電気信号をデジタル信号に変換するＡ／Ｄ変換器とが含まれている。Ａ／Ｄ変換器からは、デジタル化された撮影時の画像信号や補正用の画像信号がそれぞれ出力される。撮像装置から画像信号をより短時間で出力したい場合には、撮像装置にはＡ／Ｄ変換器が複数設けられる。
【０００４】
しかしながら、Ａ／Ｄ変換器は、その入力されるアナログ電気信号と出力されるデジタル信号との間の変換特性（Ａ／Ｄ変換特性）において、理想的な線形的な特性とならない非線形性を生ずる場合がある。特に複数のＡ／Ｄ変換器を有する撮像装置にあっては、各Ａ／Ｄ変換器の非線形性が相違し、デジタル信号から作成された画像に段差等の違和感が生じる場合がある。このような段差等の違和感が生じる場合には、非直線性を抑える、或いは、非直線性による影響を補正することが望ましい。
【０００５】
特許文献１には、Ａ／Ｄ変換手段の出力信号をアドレスデータとして同期した基準信号をＡ／Ｄ変換手段の出力によって指定されたアドレスに記憶し、その基準信号に合わせてＡ／Ｄ変換手段の出力信号を補正するＡ／Ｄ変換回路が開示されている。これによって、Ａ／Ｄ変換手段の非直線性によって発生する画像違和感を低減でき、高画質化を実現できることが開示されている。
【０００６】
また、特許文献２には、複数のＡ／Ｄ変換手段の出力信号を、複数のＡ／Ｄ変換手段のうちいずれか１つのＡ／Ｄ変換手段の出力信号に合わせて補正する補正手段を有するＡ／Ｄ変換回路が開示されている。これによって、複数のＡ／Ｄ変換手段相互の非直線性の相違によって発生する画像違和感を低減でき、高画質化を実現できることが開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００５−２１０４８０号公報
【特許文献２】特開２００５−２１０３９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
特許文献１及び特許文献２では、上述のようにＡ／Ｄ変換器からのデジタル出力に補正を行うことで、Ａ／Ｄ変換器の非直線性に起因する違和感を抑えている。しかしながら、特許文献１及び特許文献２のような補正を行う場合、デジタル出力を補正するために膨大な回路が必要となってしまうという問題点を有していた。また、予め各Ａ／Ｄ変換器の非直線性を補正するための変換データを取得しておく工程や、デジタル出力の度にデジタル補正処理する工程が必要となり、結果的にシステムが複雑化する問題点を有していた。
【０００９】
本発明は、上記問題点を鑑みて、簡易な構成及び簡便な処理により、複数のＡ／Ｄ変換器の非直線性の相違に起因する画像の段差等の違和感を低減し得る撮像装置又は撮像システムを提供することを課題とするものである。
【課題を解決するための手段】
【００１０】
本願発明者は、上述の課題を解決すべく鋭意検討を重ねた結果、以下に示す発明の諸態様に想到した。
本発明に係る撮像装置は、放射線又は光をアナログ電気信号に変換するための画素を行列状に複数備え、複数の前記画素が少なくとも第１の画素群と第２の画素群とに分割された検出部と、前記第１の画素群に電気的に接続する第１の読出回路と前記第２の画素群に電気的に接続する第２の読出回路とを含み、前記検出部から行単位で出力されたアナログ電気信号を読み出す読出回路部と、前記第１の読出回路に電気的に接続する第１のＡ／Ｄ変換器と前記第２の読出回路に電気的に接続する第２のＡ／Ｄ変換器とを含み、前記読出回路部から出力されたアナログ電気信号をデジタルデータに変換して出力するＡ／Ｄ変換部と、前記デジタルデータを処理するデジタルデータ処理回路と、を含む信号処理部と、前記信号処理部を制御する制御部と、を有する撮像装置であって、前記読出回路は、前記Ａ／Ｄ変換器にリセット信号を出力するリセット手段を更に有し、前記制御部は、前記第１及び第２の読出回路が所定行の画素のアナログ電気信号を読み出すための期間内に複数のリセット信号に第１の直流電位を付与して前記Ａ／Ｄ変換器に出力し、前記Ａ／Ｄ変換器が前記期間内にデジタルデータである複数の第１のリセットデータに変換し、前記期間内に前記Ａ／Ｄ変換器から出力された複数の前記第１のリセットデータを加算平均処理し、前記期間内に前記画素のアナログ電気信号に前記第１の直流電位を付与して前記Ａ／Ｄ変換器に出力し、前記Ａ／Ｄ変換器がデジタルデータである第１の画素データに変換し、前記第１の画素データと加算平均処理された複数の前記第１のリセットデータとを減算処理して補正後の第１の画素データを取得する第１の信号処理動作と、前記期間内に複数のリセット信号に第２の直流電位を付与して前記Ａ／Ｄ変換器に出力し、前記Ａ／Ｄ変換器が前記期間内にデジタルデータである複数の第２のリセットデータに変換し、前記期間内に前記Ａ／Ｄ変換器から出力された前記複数の第２のリセットデータを加算平均処理し、前記期間内に前記画素のアナログ電気信号に前記第２の直流電位を付与して前記Ａ／Ｄ変換器に出力し、前記Ａ／Ｄ変換器がデジタルデータである第２の画素データに変換し、前記第２の画素データと加算平均処理された複数の前記第２のリセットデータとを減算処理して補正後の第２の画素データを取得する第２の信号処理動作と、を含む信号処理動作と、前記補正後の第１の画素データと前記補正後の第２の画素データとを前記デジタルデータ処理回路によって平均化する平均処理動作と、を前記信号処理部が行うように、前記信号処理部を制御する。
【００１１】
本発明に係る撮像装置の制御方法は、放射線又は光をアナログ電気信号に変換するための画素を行列状に複数備え、複数の前記画素が少なくとも第１の画素群と第２の画素群とに分割された検出部と、前記第１の画素群に電気的に接続する第１の読出回路と前記第２の画素群に電気的に接続する第２の読出回路とを含み、前記検出部から行単位で出力されたアナログ電気信号を読み出す読出回路部と、前記第１の読出回路に電気的に接続する第１のＡ／Ｄ変換器と前記第２の読出回路に電気的に接続する第２のＡ／Ｄ変換器とを含み、前記読出回路部から出力されたアナログ電気信号をデジタルデータに変換して出力するＡ／Ｄ変換部と、前記デジタルデータを処理するデジタルデータ処理回路と、を含む信号処理部と、を含み、前記読出回路が前記Ａ／Ｄ変換器にリセット信号を出力するリセット手段を更に有する撮像装置の制御方法であって、前記第１及び第２の読出回路が所定行の画素のアナログ電気信号を読み出すための期間内に複数のリセット信号に第１の直流電位を付与して前記Ａ／Ｄ変換器に出力し、前記Ａ／Ｄ変換器が前記期間内にデジタルデータである複数の第１のリセットデータに変換し、前記期間内に前記Ａ／Ｄ変換器から出力された複数の前記第１のリセットデータを加算平均処理し、前記期間内に前記画素のアナログ電気信号に前記第１の直流電位を付与して前記Ａ／Ｄ変換器に出力し、前記Ａ／Ｄ変換器がデジタルデータである第１の画素データに変換し、前記第１の画素データと加算平均処理された複数の前記第１のリセットデータとを減算処理して補正後の第１の画素データを取得する第１の信号処理動作と、前記期間内に複数のリセット信号に第２の直流電位を付与して前記Ａ／Ｄ変換器に出力し、前記Ａ／Ｄ変換器が前記期間内にデジタルデータである複数の第２のリセットデータに変換し、前記期間内に前記Ａ／Ｄ変換器から出力された前記複数の第２のリセットデータを加算平均処理し、前記期間内に前記画素のアナログ電気信号に前記第２の直流電位を付与して前記Ａ／Ｄ変換器に出力し、前記Ａ／Ｄ変換器がデジタルデータである第２の画素データに変換し、前記第２の画素データと加算平均処理された複数の前記第２のリセットデータとを減算処理して補正後の第２の画素データを取得する第２の信号処理動作と、前記補正後の第１の画素データと前記補正後の第２の画素データとを前記デジタルデータ処理回路によって平均化する平均処理動作と、を行う。
【００１２】
本発明に係るプログラムは、放射線又は光をアナログ電気信号に変換するための画素を行列状に複数備え、複数の前記画素が少なくとも第１の画素群と第２の画素群とに分割された検出部と、前記第１の画素群に電気的に接続する第１の読出回路と前記第２の画素群に電気的に接続する第２の読出回路とを含み、前記検出部から行単位で出力されたアナログ電気信号を読み出す読出回路部と、前記第１の読出回路に電気的に接続する第１のＡ／Ｄ変換器と前記第２の読出回路に電気的に接続する第２のＡ／Ｄ変換器とを含み、前記読出回路部から出力されたアナログ電気信号をデジタルデータに変換して出力するＡ／Ｄ変換部と、前記デジタルデータを処理するデジタルデータ処理回路と、を含む信号処理部と、を含み、前記読出回路が前記Ａ／Ｄ変換器にリセット信号を出力するリセット手段を更に有する撮像装置の制御をコンピュータに実行させるためのプログラムであって、前記第１及び第２の読出回路が所定行の画素のアナログ電気信号を読み出すための期間内に複数のリセット信号に第１の直流電位を付与して前記Ａ／Ｄ変換器に出力し、前記Ａ／Ｄ変換器が前記期間内にデジタルデータである複数の第１のリセットデータに変換し、前記期間内に前記Ａ／Ｄ変換器から出力された複数の前記第１のリセットデータを加算平均処理し、前記期間内に前記画素のアナログ電気信号に前記第１の直流電位を付与して前記Ａ／Ｄ変換器に出力し、前記Ａ／Ｄ変換器がデジタルデータである第１の画素データに変換し、前記第１の画素データと加算平均処理された複数の前記第１のリセットデータとを減算処理して補正後の第１の画素データを取得するステップと、前記期間内に複数のリセット信号に第２の直流電位を付与して前記Ａ／Ｄ変換器に出力し、前記Ａ／Ｄ変換器が前記期間内にデジタルデータである複数の第２のリセットデータに変換し、前記期間内に前記Ａ／Ｄ変換器から出力された前記複数の第２のリセットデータを加算平均処理し、前記期間内に前記画素のアナログ電気信号に前記第２の直流電位を付与して前記Ａ／Ｄ変換器に出力し、前記Ａ／Ｄ変換器がデジタルデータである第２の画素データに変換し、前記第２の画素データと加算平均処理された複数の前記第２のリセットデータとを減算処理して補正後の第２の画素データを取得するステップと、前記補正後の第１の画素データと前記補正後の第２の画素データとを前記デジタルデータ処理回路によって平均化するステップと、を行う前記撮像装置の制御をコンピュータに実行させる。
【発明の効果】
【００１３】
本発明によれば、簡易な構成及び簡便な処理により、複数のＡ／Ｄ変換器の非直線性の相違に起因する画像の段差等の違和感を低減し得る撮像装置又は撮像システムを提供することが可能となる。
【図面の簡単な説明】
【００１４】
【図１】本発明に係る撮像装置の概念的ブロック図である。
【図２】本発明の第１の実施形態に係る撮像装置の概念的な等価回路図を含む撮像システムの概念図である。
【図３】本発明の第１の実施形態に係る撮像装置の動作を説明するためのタイミングチャートである。
【図４】本発明の第１の実施形態に係る信号処理手段の動作を説明するためのブロック図である。
【図５】Ａ／Ｄ変換器のＡ／Ｄ変換特性の相違による影響について説明するための特性図である。
【図６】本発明の効果を示す説明図である。
【図７】本発明の撮像装置を用いた放射線撮像システムの概念図である。
【発明を実施するための形態】
【００１５】
以下、本発明を好適に適用可能な実施形態について図面を参照しながら説明する。
図１は、本発明の実施形態に係る撮像装置の概念的ブロック図である。図１の撮像装置１００は、放射線又は光をアナログ電気信号に変換するための画素を行列状に複数備えた検出部１０１と、検出部１０１からアナログ電気信号を出力するために検出部１０１を駆動する駆動回路１０２と、を有する。本実施形態では、説明の簡便化のために検出部１０１は、８行８列の画素を有する形態とし、４画素列分を一組とする第１の画素群１０１ａ、第２の画素群１０１ｂに分割されている。第１の画素群１０１ａの画素から出力されたアナログ電気信号である画素信号は、電気的に接続する第１の読出回路１０３ａによって読み出される。第１の読出回路１０３ａの画素から出力されたアナログ電気信号である画素信号１１３は、電気的に接続する第１のＡ／Ｄ変換器１０４ａによってデジタルデータ１１４に変換される。同様に、第２の画素群１０１ｂからのアナログ電気信号は、電気的に接続する第２の読出回路１０３ｂ及び第２のＡ／Ｄ変換器１０４ｂによって読み出されてデジタルデータに変換される。第１及び第２のＡ／Ｄ変換器１０４ａ，ｂからのデジタルデータは、デジタルデータ処理回路１０５によって、後述する信号処理やデジタルマルチプレックス処理、オフセット補正等が行われ、デジタル画像信号として出力される。信号処理部１０６は、第１及び第２の読出回路１０３ａ，ｂを含む読出回路部１０３と、第１及び第２のＡ／Ｄ変換器１０４ａ，ｂを含むＡ／Ｄ変換部１０４と、デジタルデータ処理回路１０５とを有する。そして、撮像装置１００は、信号処理部１０６に対して夫々に対応するバイアスを与える電源部１０７を有する。電源部１０７は、読出回路部１０３に対して基準電圧Ｖｒｅｆ１，Ｖｒｅｆ２，Ｖｒｅｆ３を与える。撮像装置１００は更に、信号処理部１０６及び電源部１０７の少なくとも一方を制御するための制御部１０８を有する。この制御部１０８は電源部１０７に対して制御信号１１８を供給している。また、制御部１０８は、読出回路部１０３に対して制御信号１１６、１１７、１２０を供給している。そして、制御部１０８は、駆動回路１０２に駆動制御信号１１９を供給し、駆動回路１０２はそれに基づいて検出部１０１に駆動信号１１１を供給している。更に制御部１０８は、読出回路部１０３に対して後述する差動増幅器から出力される信号に付加する直流電位を変更可能なオフセット制御信号１４０を供給している。
【００１６】
図２（ａ）は、本発明の実施形態に係る撮像装置の概念的な等価回路図を含む撮像システムの概念図である。なお、図１を用いて説明した構成と同じものは同じ番号を付与してあり、詳細な説明は割愛する。検出部１０１は、行列状に複数配置された画素２０１を有する。図２（ａ）には８行８列にわたって８×８個の画素２０１が配置されている。画素２０１は、放射線又は光を電荷に変換する変換素子Ｓと、その電荷に応じた電気信号を出力するスイッチ素子Ｔと、を有する。光を電荷に変換する変換素子Ｓとしては、ガラス基板等の絶縁性基板上に配置され、アモルファスシリコンを主材料とするＰＩＮ型フォトダイオードなどの、光電変換素子が好適に用いられる。放射線を電荷に変換する変換素子としては、上述の光電変換素子の放射線入射側に放射線を光電変換素子が感知可能な波長帯域の光に変換する波長変換体を備えた間接型の変換素子や、放射線を直接電荷に変換する直接型の変換素子が好適に用いられる。スイッチ素子Ｔとしては、制御端子と２つの主端子を有するトランジスタが好適に用いられ、光電変換素子が絶縁性基板上の備えられる画素の場合には、薄膜トランジスタ（ＴＦＴ）が好適に用いられる。変換素子Ｓの一方の電極はスイッチ素子Ｔの２つの主端子の一方に電気的に接続され、他方の電極は共通の配線を介してバイアス電源１０６ａと電気的に接続される。行方向の複数の画素のスイッチ素子、例えばＴ１１〜Ｔ１８は、それらの制御端子が１行目の駆動配線Ｇ１に共通に電気的に接続されており、駆動回路１０２からスイッチ素子の導通状態を制御する駆動信号が、駆動配線を介して行単位で与えられる。列方向の複数の画素のスイッチ素子、例えばＴ１１〜Ｔ８１は、それらの他方の主端子が１列目の信号配線Ｓｉｇ１に電気的に接続されており、導通状態になっている間に、変換素子の電荷に応じた電気信号を、信号配線を介して読出回路１０３に出力する。列方向に複数配列された信号配線Ｓｉｇ１〜Ｓｉｇ８は、検出部１０１の複数の画素から出力された電気信号を並列に読出回路部１０３に伝送する。本実施形態では、検出部１０１は４画素列分を一組とする第１の画素群１０１ａ、第２の画素群１０１ｂに分割されている。本実施形態では、１〜４列目の各画素が第１の画素群に含まれる第１の画素に相当し、５〜８列目の各画素が第２の画素群に含まれる第２の画素に相当する。第１の画素群１０１ａから出力されたアナログ電気信号は、読出回路１０３内の対応する第１の読出回路１０３ａによって並列に読み出され、第２の画素群１０１ｂから出力されたアナログ電気信号は、第２の読出回路１０３ｂによって並列に読み出される。
【００１７】
第１の読出回路１０３ａは、第１の画素群１０１ａから並列に出力された電気信号を増幅する第１の増幅回路部２０２ａと、第１の増幅回路部２０２ａからの電気信号をサンプルしホールドするための第１のサンプルホールド回路部２０３ａと、を有する。第２の読出回路１０３ｂも同様に、第２の増幅回路部２０２ｂと第２のサンプルホールド回路部２０３ｂとを有する。また第１及び第２の読出回路は、第１又は第２のサンプルホールド回路部から並列に読み出された電気信号を、それぞれ順次出力して直列信号の画像信号として出力する第１及び第２のマルチプレクサ２０４ａ，ｂを有する。更に第１及び第２の読出回路は、画像信号をインピーダンス変換して出力する出力バッファである第１及び第２の差動増幅器２０５ａ，ｂを夫々有する。差動増幅器２０５ａ，ｂは差動アンプと可変容量で構成されている。また差動増幅器２０５ａ，ｂの入力端子にはそれぞれ容量を介してＤ／Ａ変換器ＤＡＣａ，ｂが接続されている。このＤ／Ａ変換器ＤＡＣａ，ｂに制御信号１４０が供給されることにより、差動増幅器２０５ａ，ｂから出力される信号に付加される直流電位が制御され得る。このＤ／Ａ変換器ＤＡＣａ，ｂと容量を含む回路構成が本発明の直流電位制御回路に相当する。画素からの電気信号は、信号用バッファＳＦＳを介して第１の差動増幅器２０５ａ又は第２の差動増幅器２０５ｂに入力される。また、ノイズ成分は、ノイズ用バッファＳＦＮを介して第１の差動増幅器２０５ａ又は第２の差動増幅器２０５ｂに入力される。第１の差動増幅器２０５ａに入力された画素からの電気信号とノイズ成分は減算されて出力され、第１のＡ／Ｄ変換器１０４ａに入力される。同様に、第２の差動増幅器２０５ｂに入力された画素からの電気信号とノイズ成分は減算されて出力され、第２のＡ／Ｄ変換器１０４ｂに入力される。第１の及び第２のＡ／Ｄ変換器１０４ａ，ｂには、電源部１０７から基準電圧Ｖｒｅｆ３が入力される。ここで、第１及び第２の読み出し回路１０３ａ，ｂの信号用バッファＳＦＳのゲートにはリセットスイッチＳＲＳを介して電源部１０７から所定のタイミングで基準電圧Ｖｒｅｆ２が入力される。また、第１及び第２の読み出し回路１０３ａ，ｂのノイズ用バッファＳＦＮのゲートにはリセットスイッチＳＲＮを介して電源部１０７から所定のタイミングで基準電圧Ｖｒｅｆ２が入力される。つまりリセットスイッチＳＲは、所定のタイミングでバッファＳＦのゲートに基準電圧Ｖｒｅｆ２を与えることにより、所定のタイミングで差動増幅器の入力をリセットするものである。
【００１８】
制御回路１０８は、第１及び第２の増幅回路部２０２ａ，ｂに対して制御信号１１６を与えている。また制御回路１０８は、リセットスイッチＳＲＳ，ＳＲＮに対して制御信号１１７ａを、第１及び第２のマルチプレクサに対して制御信号１１７ｂを、夫々与えている。そして、制御回路１０８は、第１及び第２のサンプルホールド回路部に対して制御信号１２０ｓ、１２０ｎを、夫々与えている。更に、制御回路１０８は、第１及び第２のＡ／Ｄ変換器に対して制御信号１２９を、デジタルデータ処理回路１０５に対して制御信号１３０を、それぞれ与えて制御する。また制御回路１０８は、差動増幅器に接続されたＤ／Ａ変換器に制御信号１４０を与えて、差動増幅器から出力されるアナログ電気信号に付加する直流電位を制御する。
【００１９】
図２（ｂ）は、読出回路１０３を詳細に説明するための等価回路図である。増幅回路部２０２は各信号配線に対応してそれぞれ、画素から読み出された電気信号（画素信号）を増幅して出力する演算増幅器Ａと、積分容量Ｃｆと、積分容量をリセットするリセットスイッチＲＣと、を有する増幅回路を備える。演算増幅器Ａの反転入力端子には出力された電気信号が入力され、出力端子から増幅された電気信号が出力される。演算増幅器Ａの正転入力端子には電源部１０７から基準電圧Ｖｒｅｆ１が入力される。また、積分容量Ｃｆが演算増幅器Ａの反転入力端子と出力端子の間に配置され、積分容量Ｃｆと並列にリセットスイッチＲＣが接続される。サンプルホールド回路部２０３は、各増幅回路に対応して奇数行信号用サンプルホールド回路、偶数行信号用サンプルホールド回路、奇数行ノイズ用サンプルホールド回路、偶数行ノイズ用サンプルホールド回路を備えている。奇数行信号用サンプルホールド回路は、奇数行の画素からの電気信号をサンプリングするサンプリングスイッチＳＨＯＳと、奇数行の画素信号を保持するサンプリング容量Ｃｈｏｓとを有している。偶数行信号用サンプルホールド回路は、偶数行の画素信号をサンプリングするサンプリングスイッチＳＨＥＳと、偶数行の画素信号を保持するサンプリング容量Ｃｈｅｓとを有している。奇数行ノイズ用サンプルホールド回路は、奇数行の画素信号をサンプリングする前に演算増幅器のノイズ成分をサンプリングするサンプリングスイッチＳＨＯＮと、当該ノイズ信号を保持するサンプリング容量Ｃｈｏｎとを有している。偶数行ノイズ用サンプルホールド回路は、偶数行の画素信号をサンプリングする前に演算増幅器のノイズをサンプリングするサンプリングスイッチＳＨＥＮと、当該ノイズ信号を保持するサンプリング容量Ｃｈｅｎとを有している。マルチプレクサ２０４は、奇数行信号用サンプルホールド回路に対応してスイッチＭＳＯＳを、偶数行信号用サンプルホールド回路に対応してスイッチＭＳＥＳを、各増幅回路に対応して夫々備えている。また、奇数行ノイズ用サンプルホールド回路に対応してスイッチＭＳＯＮを、偶数行ノイズ用サンプルホールド回路に対応してスイッチＭＳＥＮを各増幅回路に対応して夫々備えている。そして、各スイッチを順次選択することにより、画素信号又はノイズ成分の並列信号を直列信号に変換する動作が行われる。
【００２０】
次に、図２及び図３を参照して、本発明の撮像装置の動作を説明する。図３は、本発明の実施形態に係る撮像装置の撮像動作を説明するためのタイミングチャートである。
本発明の動作において、特に留意すべきは以下の点である。まず本発明の撮像装置は、行単位の出力動作に対して、複数回（ここでは２回）のＡ／Ｄ変換動作を行っている、すなわち、一つの信号に対して変換動作を複数回行っている。次に本発明の撮像装置は、その複数回のＡ／Ｄ変換動作を、読出回路部から出力されたＡ／Ｄ変換器の入力信号に異なる直流電位を与えて行っている。そして本発明の撮像装置は、一つの信号に対して複数回のＡ／Ｄ変換動作によって得られた複数のデジタルデータを平均化して一つのデータを提供する。
【００２１】
まず、撮像装置１００は行単位の画素の出力動作を行う。ここで、出力動作の前に検出部１０１に放射線又は光が照射されて、各変換素子Ｓには照射された放射線又は光に応じた電荷が生成されているものとする。行単位の出力動作のはじめに、制御部１０８から制御信号１４０がＤ／Ａ変換器ＤＡＣａ，ｂに与えられ、読出回路部から出力されるアナログ電気信号である差動増幅器の出力に与えられる直流電位が第１の直流電位に設定される。続いて制御部１０８から制御信号１１６が与えられたリセットスイッチＲＣによって積分容量Ｃｆがリセットされ、増幅回路がリセットされる。次に、制御部１０８からサンプルホールド回路部に制御信号１２０ｎ，１２０ｏｅが与えられる。それにより奇数行ノイズ用サンプルホールド回路のサンプリングスイッチＳＨＯＮが導通され、リセットされた増幅回路から増幅回路のノイズ成分がサンプリング容量Ｃｈｏｎに転送される。サンプリングスイッチＳＨＯＮが非導通にされてノイズ成分がサンプリング容量Ｃｈｏｎに保持される。次に、駆動回路１０２から１行目の駆動配線Ｇ１に駆動信号１１１が与えられて１行目のスイッチ素子Ｔ１１〜Ｔ１８が導通される。それにより、１行目の変換素子Ｓ１１〜Ｓ１４で発生された電荷に基づくアナログ電気信号が、各画素から信号配線Ｓｉｇ１〜Ｓｉｇ４を介して並列に第１の読出回路１０３ａに伝送される。また１行目の変換素子Ｓ１５〜Ｓ１８で発生された電荷に基づくアナログ電気信号が、各画素から信号配線Ｓｉｇ５〜Ｓｉｇ８を介して並列に第２の読出回路１０３ｂに伝送される。そして、制御部１０８からサンプルホールド回路部に制御信号１２０ｓ，１２０ｏｅが与えられる。それにより奇数行信号用サンプルホールド回路のサンプリングスイッチＳＨＯＳが導通され、読み出された画素信号が増幅回路を介してサンプリング容量Ｃｈｏｓに転送される。この際、画素信号には増幅回路のノイズ成分が付加される。そしてサンプリングスイッチＳＨＯＳが非導通にされてノイズ成分が付加された画素信号がサンプリング容量Ｃｈｏｓに保持される。
【００２２】
次に、撮像装置１００は以下に示す信号処理動作を行う。制御部１０８から各リセットスイッチＳＲＳ，ＳＲＮに制御信号１１７ａが与えられる。それにより各リセットスイッチＳＲＳ，ＳＲＮが導通されて各バッファＳＦＳ，ＳＦＮのゲートに基準電圧Ｖｒｅｆ２が与えられ、各差動増幅器２０５ａ，２０５ｂの入力がリセットされる。つまり、リセットスイッチＳＲＳ，ＳＲＮは、Ａ／Ｄ変換器にリセット信号を出力するリセット手段である。この際、それぞれリセットされた差動増幅器２０５ａ，２０５ｂからの出力に、それぞれＤ／Ａ変換器ＤＡＣａ，ｂによって第１の直流電位が付加された信号が、各Ａ／Ｄ変換器１０４ａ，１０４ｂに入力される。つまり、Ｄ／Ａ変換器ＤＡＣａ，ｂによって読出回路部から出力されるアナログ電気信号に第１の直流電位が付加されてＡ／Ｄ変換器に入力される。そして各Ａ／Ｄ変換器１０４ａ，１０４ｂは、入力された信号をデジタルデータＮｄ１，Ｎｄ４に変換してデジタルデータ処理回路１０５に出力する。このデジタルデータＮｄ１，Ｎｄ４は、第１の直流電位を含む各差動増幅器のリセットデータである。次に、各リセットスイッチＳＲＳ，ＳＲＮが非導通にされ、この際にもそれぞれＤ／Ａ変換器ＤＡＣａ，ｂによって第１の直流電位が付加された信号が、各Ａ／Ｄ変換器１０４ａ，１０４ｂに入力される。そして各Ａ／Ｄ変換器１０４ａ，１０４ｂは、入力された信号をデジタルデータＳｄ１，Ｓｄ１に変換してデジタルデータ処理回路１０５に出力する。この動作を擬似データ出力動作と称する。
【００２３】
次に、各リセットスイッチＳＲＳ，ＳＲＮが再度導通されて各バッファＳＦＳ，ＳＦＮのゲートに基準電圧Ｖｒｅｆ２が与えられ、各差動増幅器２０５ａ，２０５ｂの入力が再度リセットされる。この際に、それぞれ差動増幅器２０５ａ，２０５ｂからの出力にそれぞれＤ／Ａ変換器ＤＡＣａ，ｂによって第１の直流電位が付加された信号が、各Ａ／Ｄ変換器１０４ａ，１０４ｂに入力される。そして各Ａ／Ｄ変換器１０４ａ，１０４ｂは、入力された信号をデジタルデータＮ（１，１），Ｎ（１，５）に変換してデジタルデータ処理回路１０５に出力する。このデジタルデータＮ（１，１），Ｎ（１，５）はデジタルデータＮｄ１，Ｎｄ４と同様に、第１の直流電位を含む各差動増幅器のリセットデータである。この動作をリセットデータ出力動作と称する。
【００２４】
次に、制御部１０８から各マルチプレクサに制御信号１１７ｂが与えられる。それに応じて、第１のマルチプレクサ２０４ａのスイッチＭＳＯＳ１及びスイッチＭＳＯＮ１が導通される。それにより、ノイズ成分が付加された１列目の画素の画素信号がバッファＳＦＳを介して、ノイズ成分がバッファＳＦＮを介して、それぞれ第１の差動増幅器２０５ａに入力される。また、第２のマルチプレクサ２０４ｂのスイッチＭＳＯＳ５及びスイッチＭＳＯＮ５が同時に導通される。それにより、ノイズ成分が付加された５列目の画素の画素信号がバッファＳＦＳを介して、ノイズ成分がバッファＳＦＮを介して、それぞれ第２の差動増幅器２０５ｂに入力される。ノイズ成分が付加された画素信号とノイズ成分は、各差動増幅器において差分処理される。そして、差分処理された画素信号が増幅されて差動増幅器から出力される。これにより増幅回路からの出力から各増幅回路のノイズ成分が除去される。各Ａ／Ｄ変換器１０４ａ，１０４ｂは出力された各画素信号をデジタルデータＳ（１，１）、Ｓ（１，５）に変換してデジタルデータ処理回路１０５に出力する。このデジタルデータＳ（１，１）、Ｓ（１，５）は、差動増幅器２０５ａ，２０５ｂから出力された画素信号に第１の直流電位が付加されたデータである。この動作を画素データ出力動作と称する。
【００２５】
次に、再びリセットデータ出力動作が行われ、各Ａ／Ｄ変換器１０４ａ，１０４ｂからデジタルデータＮ（１，２），Ｎ（１，６）がデジタルデータ処理回路１０５に出力される。このデジタルデータＮ（１，２）、Ｎ（１，６）は、リセットされた差動増幅器２０５ａ，２０５ｂからの出力に第１の直流電位が付加されたデータである。
【００２６】
そして、２列目及び６列目に対して画素データ出力動作が行われ、各Ａ／Ｄ変換器１０４ａ，１０４ｂからデジタルデータＳ（１，２）、Ｓ（１，６）がデジタルデータ処理回路１０５に出力される。このデジタルデータＳ（１，２）、Ｓ（１，６）は、差動増幅器２０５ａ，２０５ｂから出力された画素信号に第１の直流電位が付加されたデータである。
【００２７】
同様に、リセットデータ出力動作、３列目及び７列目に対する画素データ出力動作、リセットデータ出力動作、４列目及び８列目に対する画素データ出力動作が順次行われる。それによりデジタルデータ処理回路１０５にデジタルデータＮ（１，３）とＮ（１，７）、Ｓ（１，３）とＳ（１，７）、Ｎ（１，４）とＮ（１，８）、Ｓ（１，４）とＳ（１，８）がそれぞれ出力される。ここで、デジタルデータＮ（１，３）、Ｎ（１，７）、Ｎ（１，４）、Ｎ（１，８）は、リセットされた差動増幅器２０５ａ，２０５ｂからの出力に第１の直流電位が付加されたデータである。また、デジタルデータＳ（１，３）、Ｓ（１，７）、Ｓ（１，４）、Ｓ（１，８）は、差動増幅器２０５ａ，２０５ｂから出力された画素信号に第１の直流電位が付加されたデータである。
【００２８】
その後、擬似リセットデータ出力動作が２回繰り返し行われ、デジタルデータ処理回路１０５にデジタルデータＮｄ２とＮｄ５、Ｓｄ２とＳｄ５、Ｎｄ３とＮｄ６、Ｓｄ３とＳｄ６、が出力される。これらのデジタルデータは、先の擬似リセットデータ出力動作と同様に、それぞれ差動増幅器２０５ａ，２０５ｂからの出力にそれぞれＤ／Ａ変換器ＤＡＣａ，ｂによって第１の直流電位が付加されたものである。
【００２９】
これらの各Ａ／Ｄ変換器から出力された各データは、デジタルデータ処理回路１０５で後に説明する補正処理が行われて、各補正後画素データＤ（１，１）〜Ｄ（１，４）、Ｄ（１，５）〜Ｄ（１，８）が得られる。
【００３０】
このように、行単位の画素に対して、第１の信号処理動作が行われる。第１の信号処理動作には、それぞれ第１の直流電位が付加された、擬似リセットデータ出力動作と、各列単位のリセットデータ出力動作及び画素データ出力動作と、その後の２回の擬似リセットデータ出力動作が含まれている。これら第１の信号処理動作でＡ／Ｄ変換部から出力された各デジタルデータを第１のデジタルデータを総称する。
【００３１】
続いて、制御部１０８から制御信号１４０がＤ／Ａ変換器ＤＡＣａ，ｂに与えられ、差動増幅器の出力の直流電位が第２の直流電位に設定され、行単位の画素に対して第１の信号処理動作と同様の第２の信号処理動作が行われる。具体的には、擬似リセット出力動作により、デジタルデータＮ’ｄ１，Ｎ’ｄ４が出力される。次に、各列単位のリセットデータ出力動作によりデジタルデータＮ’（１，１），Ｎ’（１，５）、Ｎ’（１，２），Ｎ’（１，６）、Ｎ’（１，３），Ｎ’（１，７）、Ｎ’（１，４），Ｎ’（１，８）が出力される。また、画素データ出力動作により、デジタルデータＳ’（１，１），Ｓ’（１，５）、Ｓ’（１，２），Ｓ’（１，６）、Ｓ’（１，３），Ｓ’（１，７）、Ｓ’（１，４），Ｓ’（１，８）が出力される。そして２回の擬似リセットデータ出力動作により、デジタルデータＮ’ｄ２、Ｎ’ｄ５、Ｓ’ｄ２、Ｓ’ｄ５、Ｎ’ｄ３、Ｎ’ｄ６、Ｓ’ｄ３とＳ’ｄ６が出力される。そして、第１の信号処理動作と同様に、デジタルデータ処理回路１０５で後に説明する補正処理が行われて、各補正後画素データＤ’（１，１）〜Ｄ’（１，４）、Ｄ’（１，５）〜Ｄ’（１，８）が得られる。これら第２の信号処理動作でＡ／Ｄ変換部から出力された各デジタルデータを第２のデジタルデータを総称する。
【００３２】
そしてデジタルデータ処理回路１０５は、各画素に対応したデータ毎に、第１の信号処理動作による補正後画素データＤ（ｍ、ｎ）と、第２の信号処理動作による補正後画素データＤ’（ｍ、ｎ）を平均化して、出力データＤＡ（ｍ、ｎ）を生成する。この動作を平均処理動作と称する。そして、行単位の画素の出力動作と、第１及び第２の信号処理動作と平均処理動作を含むデータ処理動作により、行単位の画素の読出動作が達成される。そしてこの行単位の画素の読出動作が繰り返し行われて、１画像分の読出動作が達成される。
【００３３】
このように、本実施例においては、同一行に含まれる所定の画素の画素信号に対して、直流電位を変更しながら、２度のＡ／Ｄ変換動作を行い、各画素に対応するデジタルデータ同士を平均化する処理を行うことにより、最終的な出力データを得ている。
【００３４】
ここで本実施形態において、２行目の画素の出力動作は、１行目のデータ処理動作がなされる期間内で行われている。まず１行目と同様にリセットスイッチＲＣによって積分容量Ｃｆがリセットされ、増幅回路がリセットされる。次に偶数行ノイズ用サンプルホールド回路のサンプリングスイッチＳＨＥＮが導通され、リセットされた増幅回路から増幅回路のノイズ成分がサンプリング容量Ｃｈｅｎに転送される。サンプリングスイッチＳＨＥＮが非導通にされてノイズ成分がサンプリング容量Ｃｈｅｎに保持される。次に、駆動回路１０２から２行目の駆動配線Ｇ２に駆動信号１１１が与えられて２行目のスイッチ素子Ｔ２１〜Ｔ２８が導通される。それにより、２行目の変換素子Ｓ２１〜Ｓ２４で発生された電荷に基づくアナログ電気信号が、各画素から信号配線Ｓｉｇ１〜Ｓｉｇ４を介して並列に第１の読出回路１０３ａに伝送される。また２行目の変換素子Ｓ２５〜Ｓ２８で発生された電荷に基づくアナログ電気信号が、各画素から信号配線Ｓｉｇ５〜Ｓｉｇ８を介して並列に第２の読出回路１０３ｂに伝送される。そして、偶数行信号用サンプルホールド回路のサンプリングスイッチＳＨＥＳが導通され、読み出された画素信号が増幅回路を介してサンプリング容量Ｃｈｅｓに転送される。この際、画素信号には増幅回路のノイズ成分が付加される。そしてサンプリングスイッチＳＨＥＳが非導通にされてノイズ成分が付加された画素信号がサンプリング容量Ｃｈｅｎに保持される。２行目の画素データ出力動作においては、各マルチプレクサのスイッチＭＳＥＳ及びスイッチＭＳＥＮが、１行目と同様順次導通される。それ以外は１行目と同様の動作が行われる。このような出力動作及びデータ処理動作を行うため、次の行単位の出力動作を、先の行単位の信号処理動作がなされる期間内で行うことができる。そのため、次の行単位のデータ処理動作後に先の行単位の出力動作を行う場合に比べて、１画像分の読み出し動作にかかる時間を短縮することができる。
【００３５】
次に、図４を用いてデジタルデータ処理回路１０５で行われる補正処理を説明する。図４（ａ）は、デジタルデータ処理回路１０５に含まれる補正処理部４００を説明するためのブロック図である。図４（ｂ）は、リセットデータ処理部４０１と画素データ処理部４０２と加算器４０３にて行われる補正処理を説明するためのタイミングチャートである。なお、本実施形態において、図４（ａ）の補正処理部４００は各Ａ／Ｄ変換器毎に備えられており、以下の説明では、第１のＡ／Ｄ変換器１０４ａに対応して設けられたものとして説明を行う。ただし本補正処理部は上記に限定されるものではなく、第１及び第２のＡ／Ｄ変換器からのデータをデジタルマルチプレックスした後のデータに対して補正処理するように設けられていてもよい。
【００３６】
補正処理部４００は、リセットデータ処理部４０１と画素データ処理部４０２と加算器４０３と記憶部４０４と平均処理部４０５と並列直列変換部４０６とを含む。ここで、リセットデータ処理部４０１は、複数の遅延素子４１１〜４１４と加算器４１５と乗算器４１６とを含む。画素データ処理部４０２は、複数の遅延素子４２１〜４２２を含む。
【００３７】
制御部１０８からの制御信号１３０に基づいて、リセットデータ処理部４０１の各遅延素子４１１〜４１４にはＮ＿ＣＬＫが、画素データ処理部４０２の各遅延素子４２１〜４２２にはＳ＿ＣＬＫが、それぞれ与えられている。第１の信号処理動作に対して第１のＡ／Ｄ変換器１０４ａから出力されたデジタルデータＮｄ１が補正処理部４００に入力され、Ｎ＿ＣＬＫの立ち上がりに応じてリセットデータ処理部４０１の遅延素子４１１に保持される。次に、Ｓｄ１が補正処理部４００に入力され、Ｓ＿ＣＬＫの立ち上がりに応じて画素データ処理部４０２の遅延素子４２１に保持される。次に、Ｎ（１，１）が補正処理部４００に入力され、Ｎ＿ＣＬＫの立ち上がりに応じて遅延素子４１１に保持され、Ｎｄ１は遅延素子４１２に保持される。次に、Ｓ（１，１）が補正処理部４００に入力され、Ｓ＿ＣＬＫの立ち上がりに応じて遅延素子４２１に保持される。次に、Ｎ（１，２）が補正処理部４００に入力され、Ｎ＿ＣＬＫの立ち上がりに応じて遅延素子４１１に保持され、Ｎ（１，１）は遅延素子４１２に保持され、Ｎｄ１は遅延素子４１３に保持される。次に、Ｓ（１，２）が補正処理部４００に入力され、Ｓ＿ＣＬＫの立ち上がりに応じて遅延素子４２１に保持され、Ｓ（１，１）は遅延素子４２２に保持され、遅延素子４２２から加算機４０３にＳ（１，１）が出力される。次に、Ｎ（１，３）が補正処理部４００に入力され、Ｎ＿ＣＬＫの立ち上がりに応じて遅延素子４１１に保持され、Ｎ（１，２）は遅延素子４１２に保持され、Ｎ（１，１）は遅延素子４１３に保持され、Ｎｄ１は遅延素子４１４に保持される。そして、各遅延素子４１１〜４１４からの出力が加算器４１５に出力されて加算され、乗算器４１６で平均化のために１／４倍されて加算器４０３に出力される。加算器４０３は、画素データ処理部４０２から出力されたデータとリセットデータ処理部４０１から出力されたデータを減算処理し、補正された画素データＤ（１，１）を出力する。この処理により、画素データＤ（１，１）は、Ｓ（１，１）−（Ｎｄ１＋Ｎ（１，１）＋Ｎ（１，２）＋Ｎ（１，３））／４となる。同様に画素データＤ（１，２）は、Ｓ（１，２）−（Ｎ（１，１）＋Ｎ（１，２）＋Ｎ（１，３）＋Ｎ（１，４））／４となる。つまり、本補正処理では、まず行単位の信号処理動作の期間内に読出回路が複数のリセット信号をＡ／Ｄ変換器に与える。Ａ／Ｄ変換器は複数のリセット信号を複数のリセットデータに変換する。補正処理部は、Ａ／Ｄ変換器から出力された複数のリセットデータを加算平均処理する。そして補正処理部は、同じ期間内にＡ／Ｄ変換器から出力された所定行の画素データと加算平均処理されたリセットデータとを減算処理することにより、画素データＤ（ｍ，ｎ）を取得する。また、本実施形態では、補正処理される画素データに対して時間的に近傍で且つ前後２つずつの計４つのリセットデータを加算平均処理している。これは、高周波なノイズ成分と低周波な１／ｆノイズ成分とを含むリセットデータを加算平均処理することにより、処理されたリセットデータ中の高周波なノイズ成分が抑制される。つまり、加算平均処理はリセットデータに対してローパスフィルタ（ＬＰＦ）がかけられたと考えることができる。そのため、加算平均処理されたリセットデータは、低周波な１／ｆノイズ成分が主体的となる。このＬＰＦ処理は、加算平均処理するリセットデータの数が多くなれば精度が向上する。そして、低周波な１／ｆノイズ成分を含む画素データと加算平均処理されたリセットデータを減算することにより、画素データから良好に１／ｆノイズ成分を低減することができる。この減算処理は、画素データに対してハイパスフィルタ（ＨＰＦ）がかけられたと考えることができる。つまり本補正処理は、画素データに対してＬＰＦ処理とＨＰＦ処理の両方を行うことができるものであり、良好な補正処理が行い得る。ただし本実施形態は前後２つずつに限定されるものではなく、前後同数ずつであればよい。加算機４０３から出力された各画素データＤ（１，１）〜Ｄ（１，４）は、記憶部４０４に格納される。上記処理は、第２の信号処理動作に対しても同様に行われ、Ｄ’（１，１）〜Ｄ’（１，４）も記憶部４０４に格納される。
【００３８】
次に平均処理部４０５は、同じ１行１列目の画素の画素データであるＤ（１，１）とＤ’（１，１）を一組として平均化処理を行い、補正後の画素データＤＡ（１，１）を出力する。Ｄ（１，２）とＤ’（１，２）の組、Ｄ（１，３）とＤ’（１，３）の組、Ｄ（１，４）とＤ’（１，４）の組も同様に平均処理部４０５で平均化処理される。平均化処理された画素データは並列直列変換部で直列のデータに変換され、補正後の画素データとしてＤＡ（１，１）、ＤＡ（１，２）、ＤＡ（１，３）、ＤＡ（１，４）が順次出力される。
【００３９】
次に、Ａ／Ｄ変換器の非直線性に関する情報について説明する。この非直線性とは、実際のアナログ入力とデジタル出力（Ａ／Ｄ変換値）の関係が理想直線からどれだけ外れているかを示すもので、具体的には微分非直線性（ＤＮＬ）或いは積分非直線性（ＩＮＬ）で示される。ＩＮＬとは、Ａ／Ｄ変換器の入出力特性全体を見渡したときの理想の入出力直線に対する実際の入出力特性のずれを意味する。ＤＮＬとは、入出力の各ステップを個別に見た場合の理想ステップとのずれを意味する。
【００４０】
以下に図５（ａ）〜（ｂ）を用いて、第１及び第２のＡ／Ｄ変換器のＡ／Ｄ変換特性の相違による影響について説明する。図５（ａ）を用いて第１及び第２のＡ／Ｄ変換器１０４ａ，ｂのそれぞれの非直線性を示す。ここでは、第１のＡ／Ｄ変換器１０４ａが理想的なＡ／Ｄ変換特性を有し、第２のＡ／Ｄ変換器１０４ｂが理想的な特性からずれた非線形性を有する場合を例示している。図５（ａ）において、横軸はＡ／Ｄ変換器に入力される入力電圧、縦軸はＡ／Ｄ変換器から出力されるデジタル値（コード）をそれぞれ示す。なお、図５（ａ）では、説明の簡略化のために分解能８ビットのＡ／Ｄ変換器を想定して示したものである。
【００４１】
図５（ｂ）は第１及び第２のＡ／Ｄ変換器１０４ａ，ｂの入力電圧に対するデジタル値の差分を示すものである。図５（ｂ）によると、第１及び第２のＡ／Ｄ変換器１０４ａ，ｂの入力電圧をそのままデジタル値に変換して出力すると、両Ａ／Ｄ変換器の間で最大約３０ＬＳＢの出力差が生じることとなる。そのため、第１及び第２のＡ／Ｄ変換器１０４ａ，ｂがそれぞれ対応する第１及び第２の画素群１０１ａ，ｂ間において最大約３０ＬＳＢの画像上の濃度段差が生じるおそれがある。特に、本実施形態のように、第１及び第２の画素群が検出部１０１全体を領域的に分割した形態であれば、第１及び第２の画素群の境界において濃度段差が視覚上著しく目立つ結果となり、取得される画像の品質を著しく低下させる。
【００４２】
そこで、本願発明では、制御部１０８が第１及び第２のＡ／Ｄ変換器に接続された差動増幅器の出力に直流電位を付加することにより、第１及び第２のＡ／Ｄ変換器に入力され得るアナログ電気信号に、直流電位を付加する処理を行う。例えば、第１の信号処理動作で３００ｍＶの直流電位が設定され、第１および第２のＡ／Ｄ変換器に４００ｍＶに相当する信号が入力されたとする。その場合、第１の画素群と第２の画素群の間には、Ａ／Ｄ変換器の非直線性の差に起因して約−１５ＬＳＢの段差が生じる。続いて、第２の信号処理動作で５００ｍＶの直流電位が設定され、第１および第２のＡ／Ｄ変換器に６００ｍＶに相当する信号が入力されたとする。その場合、第１の画素群と第２の画素群の間には、Ａ／Ｄ変換器の非直線性の差に起因して約＋１５ＬＳＢの段差が生じる。そして、第１、第２の信号処理の結果が平均化され、段差を低減することが可能となる。ここで２つのＡ／Ｄ変換器の特性が既知の場合は、付加する直流電位を適切に選ぶことにより、段差低減を効果的に行うことができる。そのため制御部１０８は、例えば他の記憶手段に記憶された第１及び第２のＡ／Ｄ変換器１０４ａ，ｂの非直線性に関する情報に基づいて上述の処理を行うことが好ましい。その情報に基づいて、第１のＡ／Ｄ変換器から出力されたデジタル信号の平均値と第２のＡ／Ｄ変換器から出力されたデジタル信号の平均値との間の差異を低減させるように処理を行うことが可能となる。それにより、更に高い精度で濃度段差を低減させる処理を行うことができる。しかしながら、本発明はＡ／Ｄ変換器の特性が未知であっても、適用可能であり、段差低減の効果を得ることができる。Ａ／Ｄ変換器の特性が未知の場合は、同一行に対して異なる直流電位でより多くの回数、少なくとも４回の信号処理動作を行うことがより望ましい。特に４回以上の場合は、Ａ／Ｄ変換器の量子化誤差が１／２以下になるなど、非直線性の誤差低減以外にも格別の効果を生ずる。また、Ａ／Ｄ変換器として、構造的に非線形誤差が生じやすいパイプライン型Ａ／Ｄ変換器を用いた撮像装置に対して、本発明を適用することは望ましい。
【００４３】
ただし、上記処理を撮影時の画像信号に対してのみ行うと、取得すべき画像信号に不要な信号成分を付加することとなり、得られた画像信号の正確性が低下してしまう恐れがある。そこで本願発明では、暗時出力の補正を行うオフセット補正用の画像信号や、感度補正用の画像信号といった、撮影時の画像信号の補正を行うための補正用の画像信号と、撮影時の画像信号と、を略同等の処理を行って取得する。そして、デジタルデータ処理回路１０５が取得された補正用の画像データと撮影時の画像データとを用いて補正処理し、補正後の画像データを出力する。このような処理により、付加された不要な信号成分は除去もしくは低減され、段差等の違和感が低減され且つ良好な画質の画像を取得することが可能となる。
【００４４】
なお、本実施形態において、第１の信号処理動作における差動増幅器から出力される直流電位と第２の信号処理動作における直流電位の間の変化量は、記憶手段（不図示）の情報を基に制御回路１０８が計算によりリアルタイムに求めても良い。また、第１及び第２のＡ／Ｄ変換器それぞれの非直線性に関する情報を基に予め定めてもよい。
【００４５】
また、本実施形態ではＡ／Ｄ変換器が２個の場合について説明したが、さらに多い場合に適用可能であることは言うまでもない。複数のＡ／Ｄ変換器うち、全てに対して上記処理することは望ましいが、複数のＡ／Ｄ変換器のうちの一部に対してのみ上記処理を行ってもよい。
【００４６】
また、Ａ／Ｄ変換器への入力に直流電位を付加する方法として、本実施形態では差動増幅器の入力側に容量で結合されたＤ／Ａ変換器を用いた。これは簡単な構成で本件課題を実現する構成として望ましいが、本発明はこれに限定されるものではない。さらに本実施形態では、Ａ／Ｄ変換器に入力されるアナログ信号の直流電位を変更しているが、差動増幅器として可変容量を有するものを用いてゲインを変更しても同一の効果を得ることができる。また、本実施形態では、加算平均処理及び減算処理された画素データＤ（ｍ，ｎ）を用いて平均化処理を行っているが、本発明はそれに限定されるものではない。画素データＳ（ｍ，ｎ）とＳ‘（ｍ，ｎ）を平均化処理するだけのものも本発明の効果は得られる。そしてその後に加算平均処理及び減算処理を行ってもよい。
【００４７】
図６（ａ）及び（ｂ）を用いて本発明の効果を説明する。図６（ａ）は本補正処理を行っていない画像データを示すものであり、図６（ｂ）は本補正処理を行った画像データを示すものである。ここでは、検出部を４つの画素群に分割した例を示している。本補正処理を行った画像データは、本補正処理を行っていない画像データに比べて、各画素群間の段差が目立たなく良好な画像となっている。このように画素群間の段差を低減することにより、画像に与えるアーチファクトを低減することが可能となる。このように、本補正処理を行う補正処理部４００によって、Ａ／Ｄ変換器の非直線性（ＩＮＬ）の差異により発生する段差が、取得された画像に与えるアーチファクトを低減することが可能となる。
【００４８】
次に、図７に本発明の撮像装置を用いた移動可能な放射線撮像システムへの応用例を示す。図７は、動画／静止画の撮影が可能な可搬型の撮像装置を用いた撮像システムの概念図である。図７において、６００は放射線発生装置、６０１は撮像装置１００を保持可能な保持部として機能するＣ型アーム、６０２は放射線発生装置６００、撮像装置１００、及びＣ型アーム６０１を移動可能にする台車である。また、６０３は被検体６０４を載せるための寝台、６０５はそれらを制御可能な構成を有する移動型の制御装置、６０６は撮像装置１００で得られた画像信号の表示が可能な表示装置である。制御装置６０５は、制御コンピュータや制御卓、放射線制御装置等を有しており、また撮像装置１００で得られた画像信号を画像処理して表示装置６０６等に伝送することも可能である。また、制御装置６０５による画像処理により生成された画像データは、電話回線等の伝送手段により遠隔地へ転送することができる。それにより、遠隔地の医師が転送された画像データに基づく画像を診断することが可能となる。また、伝送された画像データをフィルムに記録することや光ディスク等の保存手段に保存することも可能である。
【００４９】
ただし、撮像装置１００をＣ型アーム６０１から取り外し可能な構成とし、Ｃ型アーム６０１の放射線発生装置６００とは別の放射線発生装置を用いて撮影を行ってもよい。
以上のように本発明の撮像装置を放射線撮像システムへ適用することで、所望のフレーム時間を達成しつつ良好なＳ／Ｎ比の画像信号を取得することが可能となる。
【００５０】
なお、本発明において、制御部１０８の処理ステップは、制御部１０８が有するコンピュータがプログラムを実行することによって実現してもよい。その際、ルックアップテーブルＬＵＴ及びプログラムは、制御部１０８に記憶される。また、プログラムをコンピュータに供給するための手段、例えばかかるプログラムを記録したＣＤ−ＲＯＭ等のコンピュータ読み取り可能な記録媒体又はかかるプログラムを伝送するインターネット等の伝送媒体も本発明の実施形態として適用することができる。また、上記のプログラムを記録したコンピュータ読み取り可能な記録媒体等のコンピュータプログラムプロダクトも本発明の実施形態として適用することができる。上記のプログラム、記録媒体、伝送媒体及びコンピュータプログラムプロダクトは、本発明の範疇に含まれる。記録媒体としては、例えばフレキシブルディスク、ハードディスク、光ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、磁気テープ、不揮発性のメモリカード、ＲＯＭ等を用いることができる。
【符号の説明】
【００５１】
１００ 撮像装置
１０１ 変換部
１０２ 駆動回路
１０３ 読出回路
１０４ Ａ／Ｄ変換器
１０５ デジタルデータ処理回路
１０６ 信号処理部
１０７ 電源部
１０８ 制御部
【技術分野】
【０００１】
本発明は、撮像装置及び撮像システム、それらの制御方法及びそのプログラムに関するものである。より具体的には、医療診断における一般撮影などの静止画撮影や透視撮影などの動画撮影に好適に用いられる、放射線撮像装置及び放射線撮像システム、それらの制御方法及びそのプログラムに関する。なお、本発明において放射線は、放射線崩壊によって放出される粒子（光子を含む）の作るビームであるα線、β線、γ線などの他に、同程度以上のエネルギーを有するビーム、例えばＸ線や粒子線、宇宙線なども、含まれるものとする。
【背景技術】
【０００２】
近年、Ｘ線による医療画像診断や非破壊検査に用いる撮像装置として、半導体材料によって形成された平面検出器（Ｆｌａｔ Ｐａｎｅｌ Ｄｅｔｅｃｔｏｒ、以下ＦＰＤと略す）を用いた放射線撮像装置が実用化され始めている。このような放射線撮像装置は、例えば医療画像診断においては、一般撮影のような静止画撮影や、透視撮影のような動画撮影のデジタル撮像装置として用いられている。
【０００３】
このような放射線撮像装置には、前述の検出器と、検出器を駆動するための駆動回路と、検出器からのアナログ電気信号を読み出すための読み出し回路と、そのアナログ電気信号をデジタル信号に変換するＡ／Ｄ変換器とが含まれている。Ａ／Ｄ変換器からは、デジタル化された撮影時の画像信号や補正用の画像信号がそれぞれ出力される。撮像装置から画像信号をより短時間で出力したい場合には、撮像装置にはＡ／Ｄ変換器が複数設けられる。
【０００４】
しかしながら、Ａ／Ｄ変換器は、その入力されるアナログ電気信号と出力されるデジタル信号との間の変換特性（Ａ／Ｄ変換特性）において、理想的な線形的な特性とならない非線形性を生ずる場合がある。特に複数のＡ／Ｄ変換器を有する撮像装置にあっては、各Ａ／Ｄ変換器の非線形性が相違し、デジタル信号から作成された画像に段差等の違和感が生じる場合がある。このような段差等の違和感が生じる場合には、非直線性を抑える、或いは、非直線性による影響を補正することが望ましい。
【０００５】
特許文献１には、Ａ／Ｄ変換手段の出力信号をアドレスデータとして同期した基準信号をＡ／Ｄ変換手段の出力によって指定されたアドレスに記憶し、その基準信号に合わせてＡ／Ｄ変換手段の出力信号を補正するＡ／Ｄ変換回路が開示されている。これによって、Ａ／Ｄ変換手段の非直線性によって発生する画像違和感を低減でき、高画質化を実現できることが開示されている。
【０００６】
また、特許文献２には、複数のＡ／Ｄ変換手段の出力信号を、複数のＡ／Ｄ変換手段のうちいずれか１つのＡ／Ｄ変換手段の出力信号に合わせて補正する補正手段を有するＡ／Ｄ変換回路が開示されている。これによって、複数のＡ／Ｄ変換手段相互の非直線性の相違によって発生する画像違和感を低減でき、高画質化を実現できることが開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００５−２１０４８０号公報
【特許文献２】特開２００５−２１０３９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
特許文献１及び特許文献２では、上述のようにＡ／Ｄ変換器からのデジタル出力に補正を行うことで、Ａ／Ｄ変換器の非直線性に起因する違和感を抑えている。しかしながら、特許文献１及び特許文献２のような補正を行う場合、デジタル出力を補正するために膨大な回路が必要となってしまうという問題点を有していた。また、予め各Ａ／Ｄ変換器の非直線性を補正するための変換データを取得しておく工程や、デジタル出力の度にデジタル補正処理する工程が必要となり、結果的にシステムが複雑化する問題点を有していた。
【０００９】
本発明は、上記問題点を鑑みて、簡易な構成及び簡便な処理により、複数のＡ／Ｄ変換器の非直線性の相違に起因する画像の段差等の違和感を低減し得る撮像装置又は撮像システムを提供することを課題とするものである。
【課題を解決するための手段】
【００１０】
本願発明者は、上述の課題を解決すべく鋭意検討を重ねた結果、以下に示す発明の諸態様に想到した。
本発明に係る撮像装置は、放射線又は光をアナログ電気信号に変換するための画素を行列状に複数備え、複数の前記画素が少なくとも第１の画素群と第２の画素群とに分割された検出部と、前記第１の画素群に電気的に接続する第１の読出回路と前記第２の画素群に電気的に接続する第２の読出回路とを含み、前記検出部から行単位で出力されたアナログ電気信号を読み出す読出回路部と、前記第１の読出回路に電気的に接続する第１のＡ／Ｄ変換器と前記第２の読出回路に電気的に接続する第２のＡ／Ｄ変換器とを含み、前記読出回路部から出力されたアナログ電気信号をデジタルデータに変換して出力するＡ／Ｄ変換部と、前記デジタルデータを処理するデジタルデータ処理回路と、を含む信号処理部と、前記信号処理部を制御する制御部と、を有する撮像装置であって、前記読出回路は、前記Ａ／Ｄ変換器にリセット信号を出力するリセット手段を更に有し、前記制御部は、前記第１及び第２の読出回路が所定行の画素のアナログ電気信号を読み出すための期間内に複数のリセット信号に第１の直流電位を付与して前記Ａ／Ｄ変換器に出力し、前記Ａ／Ｄ変換器が前記期間内にデジタルデータである複数の第１のリセットデータに変換し、前記期間内に前記Ａ／Ｄ変換器から出力された複数の前記第１のリセットデータを加算平均処理し、前記期間内に前記画素のアナログ電気信号に前記第１の直流電位を付与して前記Ａ／Ｄ変換器に出力し、前記Ａ／Ｄ変換器がデジタルデータである第１の画素データに変換し、前記第１の画素データと加算平均処理された複数の前記第１のリセットデータとを減算処理して補正後の第１の画素データを取得する第１の信号処理動作と、前記期間内に複数のリセット信号に第２の直流電位を付与して前記Ａ／Ｄ変換器に出力し、前記Ａ／Ｄ変換器が前記期間内にデジタルデータである複数の第２のリセットデータに変換し、前記期間内に前記Ａ／Ｄ変換器から出力された前記複数の第２のリセットデータを加算平均処理し、前記期間内に前記画素のアナログ電気信号に前記第２の直流電位を付与して前記Ａ／Ｄ変換器に出力し、前記Ａ／Ｄ変換器がデジタルデータである第２の画素データに変換し、前記第２の画素データと加算平均処理された複数の前記第２のリセットデータとを減算処理して補正後の第２の画素データを取得する第２の信号処理動作と、を含む信号処理動作と、前記補正後の第１の画素データと前記補正後の第２の画素データとを前記デジタルデータ処理回路によって平均化する平均処理動作と、を前記信号処理部が行うように、前記信号処理部を制御する。
【００１１】
本発明に係る撮像装置の制御方法は、放射線又は光をアナログ電気信号に変換するための画素を行列状に複数備え、複数の前記画素が少なくとも第１の画素群と第２の画素群とに分割された検出部と、前記第１の画素群に電気的に接続する第１の読出回路と前記第２の画素群に電気的に接続する第２の読出回路とを含み、前記検出部から行単位で出力されたアナログ電気信号を読み出す読出回路部と、前記第１の読出回路に電気的に接続する第１のＡ／Ｄ変換器と前記第２の読出回路に電気的に接続する第２のＡ／Ｄ変換器とを含み、前記読出回路部から出力されたアナログ電気信号をデジタルデータに変換して出力するＡ／Ｄ変換部と、前記デジタルデータを処理するデジタルデータ処理回路と、を含む信号処理部と、を含み、前記読出回路が前記Ａ／Ｄ変換器にリセット信号を出力するリセット手段を更に有する撮像装置の制御方法であって、前記第１及び第２の読出回路が所定行の画素のアナログ電気信号を読み出すための期間内に複数のリセット信号に第１の直流電位を付与して前記Ａ／Ｄ変換器に出力し、前記Ａ／Ｄ変換器が前記期間内にデジタルデータである複数の第１のリセットデータに変換し、前記期間内に前記Ａ／Ｄ変換器から出力された複数の前記第１のリセットデータを加算平均処理し、前記期間内に前記画素のアナログ電気信号に前記第１の直流電位を付与して前記Ａ／Ｄ変換器に出力し、前記Ａ／Ｄ変換器がデジタルデータである第１の画素データに変換し、前記第１の画素データと加算平均処理された複数の前記第１のリセットデータとを減算処理して補正後の第１の画素データを取得する第１の信号処理動作と、前記期間内に複数のリセット信号に第２の直流電位を付与して前記Ａ／Ｄ変換器に出力し、前記Ａ／Ｄ変換器が前記期間内にデジタルデータである複数の第２のリセットデータに変換し、前記期間内に前記Ａ／Ｄ変換器から出力された前記複数の第２のリセットデータを加算平均処理し、前記期間内に前記画素のアナログ電気信号に前記第２の直流電位を付与して前記Ａ／Ｄ変換器に出力し、前記Ａ／Ｄ変換器がデジタルデータである第２の画素データに変換し、前記第２の画素データと加算平均処理された複数の前記第２のリセットデータとを減算処理して補正後の第２の画素データを取得する第２の信号処理動作と、前記補正後の第１の画素データと前記補正後の第２の画素データとを前記デジタルデータ処理回路によって平均化する平均処理動作と、を行う。
【００１２】
本発明に係るプログラムは、放射線又は光をアナログ電気信号に変換するための画素を行列状に複数備え、複数の前記画素が少なくとも第１の画素群と第２の画素群とに分割された検出部と、前記第１の画素群に電気的に接続する第１の読出回路と前記第２の画素群に電気的に接続する第２の読出回路とを含み、前記検出部から行単位で出力されたアナログ電気信号を読み出す読出回路部と、前記第１の読出回路に電気的に接続する第１のＡ／Ｄ変換器と前記第２の読出回路に電気的に接続する第２のＡ／Ｄ変換器とを含み、前記読出回路部から出力されたアナログ電気信号をデジタルデータに変換して出力するＡ／Ｄ変換部と、前記デジタルデータを処理するデジタルデータ処理回路と、を含む信号処理部と、を含み、前記読出回路が前記Ａ／Ｄ変換器にリセット信号を出力するリセット手段を更に有する撮像装置の制御をコンピュータに実行させるためのプログラムであって、前記第１及び第２の読出回路が所定行の画素のアナログ電気信号を読み出すための期間内に複数のリセット信号に第１の直流電位を付与して前記Ａ／Ｄ変換器に出力し、前記Ａ／Ｄ変換器が前記期間内にデジタルデータである複数の第１のリセットデータに変換し、前記期間内に前記Ａ／Ｄ変換器から出力された複数の前記第１のリセットデータを加算平均処理し、前記期間内に前記画素のアナログ電気信号に前記第１の直流電位を付与して前記Ａ／Ｄ変換器に出力し、前記Ａ／Ｄ変換器がデジタルデータである第１の画素データに変換し、前記第１の画素データと加算平均処理された複数の前記第１のリセットデータとを減算処理して補正後の第１の画素データを取得するステップと、前記期間内に複数のリセット信号に第２の直流電位を付与して前記Ａ／Ｄ変換器に出力し、前記Ａ／Ｄ変換器が前記期間内にデジタルデータである複数の第２のリセットデータに変換し、前記期間内に前記Ａ／Ｄ変換器から出力された前記複数の第２のリセットデータを加算平均処理し、前記期間内に前記画素のアナログ電気信号に前記第２の直流電位を付与して前記Ａ／Ｄ変換器に出力し、前記Ａ／Ｄ変換器がデジタルデータである第２の画素データに変換し、前記第２の画素データと加算平均処理された複数の前記第２のリセットデータとを減算処理して補正後の第２の画素データを取得するステップと、前記補正後の第１の画素データと前記補正後の第２の画素データとを前記デジタルデータ処理回路によって平均化するステップと、を行う前記撮像装置の制御をコンピュータに実行させる。
【発明の効果】
【００１３】
本発明によれば、簡易な構成及び簡便な処理により、複数のＡ／Ｄ変換器の非直線性の相違に起因する画像の段差等の違和感を低減し得る撮像装置又は撮像システムを提供することが可能となる。
【図面の簡単な説明】
【００１４】
【図１】本発明に係る撮像装置の概念的ブロック図である。
【図２】本発明の第１の実施形態に係る撮像装置の概念的な等価回路図を含む撮像システムの概念図である。
【図３】本発明の第１の実施形態に係る撮像装置の動作を説明するためのタイミングチャートである。
【図４】本発明の第１の実施形態に係る信号処理手段の動作を説明するためのブロック図である。
【図５】Ａ／Ｄ変換器のＡ／Ｄ変換特性の相違による影響について説明するための特性図である。
【図６】本発明の効果を示す説明図である。
【図７】本発明の撮像装置を用いた放射線撮像システムの概念図である。
【発明を実施するための形態】
【００１５】
以下、本発明を好適に適用可能な実施形態について図面を参照しながら説明する。
図１は、本発明の実施形態に係る撮像装置の概念的ブロック図である。図１の撮像装置１００は、放射線又は光をアナログ電気信号に変換するための画素を行列状に複数備えた検出部１０１と、検出部１０１からアナログ電気信号を出力するために検出部１０１を駆動する駆動回路１０２と、を有する。本実施形態では、説明の簡便化のために検出部１０１は、８行８列の画素を有する形態とし、４画素列分を一組とする第１の画素群１０１ａ、第２の画素群１０１ｂに分割されている。第１の画素群１０１ａの画素から出力されたアナログ電気信号である画素信号は、電気的に接続する第１の読出回路１０３ａによって読み出される。第１の読出回路１０３ａの画素から出力されたアナログ電気信号である画素信号１１３は、電気的に接続する第１のＡ／Ｄ変換器１０４ａによってデジタルデータ１１４に変換される。同様に、第２の画素群１０１ｂからのアナログ電気信号は、電気的に接続する第２の読出回路１０３ｂ及び第２のＡ／Ｄ変換器１０４ｂによって読み出されてデジタルデータに変換される。第１及び第２のＡ／Ｄ変換器１０４ａ，ｂからのデジタルデータは、デジタルデータ処理回路１０５によって、後述する信号処理やデジタルマルチプレックス処理、オフセット補正等が行われ、デジタル画像信号として出力される。信号処理部１０６は、第１及び第２の読出回路１０３ａ，ｂを含む読出回路部１０３と、第１及び第２のＡ／Ｄ変換器１０４ａ，ｂを含むＡ／Ｄ変換部１０４と、デジタルデータ処理回路１０５とを有する。そして、撮像装置１００は、信号処理部１０６に対して夫々に対応するバイアスを与える電源部１０７を有する。電源部１０７は、読出回路部１０３に対して基準電圧Ｖｒｅｆ１，Ｖｒｅｆ２，Ｖｒｅｆ３を与える。撮像装置１００は更に、信号処理部１０６及び電源部１０７の少なくとも一方を制御するための制御部１０８を有する。この制御部１０８は電源部１０７に対して制御信号１１８を供給している。また、制御部１０８は、読出回路部１０３に対して制御信号１１６、１１７、１２０を供給している。そして、制御部１０８は、駆動回路１０２に駆動制御信号１１９を供給し、駆動回路１０２はそれに基づいて検出部１０１に駆動信号１１１を供給している。更に制御部１０８は、読出回路部１０３に対して後述する差動増幅器から出力される信号に付加する直流電位を変更可能なオフセット制御信号１４０を供給している。
【００１６】
図２（ａ）は、本発明の実施形態に係る撮像装置の概念的な等価回路図を含む撮像システムの概念図である。なお、図１を用いて説明した構成と同じものは同じ番号を付与してあり、詳細な説明は割愛する。検出部１０１は、行列状に複数配置された画素２０１を有する。図２（ａ）には８行８列にわたって８×８個の画素２０１が配置されている。画素２０１は、放射線又は光を電荷に変換する変換素子Ｓと、その電荷に応じた電気信号を出力するスイッチ素子Ｔと、を有する。光を電荷に変換する変換素子Ｓとしては、ガラス基板等の絶縁性基板上に配置され、アモルファスシリコンを主材料とするＰＩＮ型フォトダイオードなどの、光電変換素子が好適に用いられる。放射線を電荷に変換する変換素子としては、上述の光電変換素子の放射線入射側に放射線を光電変換素子が感知可能な波長帯域の光に変換する波長変換体を備えた間接型の変換素子や、放射線を直接電荷に変換する直接型の変換素子が好適に用いられる。スイッチ素子Ｔとしては、制御端子と２つの主端子を有するトランジスタが好適に用いられ、光電変換素子が絶縁性基板上の備えられる画素の場合には、薄膜トランジスタ（ＴＦＴ）が好適に用いられる。変換素子Ｓの一方の電極はスイッチ素子Ｔの２つの主端子の一方に電気的に接続され、他方の電極は共通の配線を介してバイアス電源１０６ａと電気的に接続される。行方向の複数の画素のスイッチ素子、例えばＴ１１〜Ｔ１８は、それらの制御端子が１行目の駆動配線Ｇ１に共通に電気的に接続されており、駆動回路１０２からスイッチ素子の導通状態を制御する駆動信号が、駆動配線を介して行単位で与えられる。列方向の複数の画素のスイッチ素子、例えばＴ１１〜Ｔ８１は、それらの他方の主端子が１列目の信号配線Ｓｉｇ１に電気的に接続されており、導通状態になっている間に、変換素子の電荷に応じた電気信号を、信号配線を介して読出回路１０３に出力する。列方向に複数配列された信号配線Ｓｉｇ１〜Ｓｉｇ８は、検出部１０１の複数の画素から出力された電気信号を並列に読出回路部１０３に伝送する。本実施形態では、検出部１０１は４画素列分を一組とする第１の画素群１０１ａ、第２の画素群１０１ｂに分割されている。本実施形態では、１〜４列目の各画素が第１の画素群に含まれる第１の画素に相当し、５〜８列目の各画素が第２の画素群に含まれる第２の画素に相当する。第１の画素群１０１ａから出力されたアナログ電気信号は、読出回路１０３内の対応する第１の読出回路１０３ａによって並列に読み出され、第２の画素群１０１ｂから出力されたアナログ電気信号は、第２の読出回路１０３ｂによって並列に読み出される。
【００１７】
第１の読出回路１０３ａは、第１の画素群１０１ａから並列に出力された電気信号を増幅する第１の増幅回路部２０２ａと、第１の増幅回路部２０２ａからの電気信号をサンプルしホールドするための第１のサンプルホールド回路部２０３ａと、を有する。第２の読出回路１０３ｂも同様に、第２の増幅回路部２０２ｂと第２のサンプルホールド回路部２０３ｂとを有する。また第１及び第２の読出回路は、第１又は第２のサンプルホールド回路部から並列に読み出された電気信号を、それぞれ順次出力して直列信号の画像信号として出力する第１及び第２のマルチプレクサ２０４ａ，ｂを有する。更に第１及び第２の読出回路は、画像信号をインピーダンス変換して出力する出力バッファである第１及び第２の差動増幅器２０５ａ，ｂを夫々有する。差動増幅器２０５ａ，ｂは差動アンプと可変容量で構成されている。また差動増幅器２０５ａ，ｂの入力端子にはそれぞれ容量を介してＤ／Ａ変換器ＤＡＣａ，ｂが接続されている。このＤ／Ａ変換器ＤＡＣａ，ｂに制御信号１４０が供給されることにより、差動増幅器２０５ａ，ｂから出力される信号に付加される直流電位が制御され得る。このＤ／Ａ変換器ＤＡＣａ，ｂと容量を含む回路構成が本発明の直流電位制御回路に相当する。画素からの電気信号は、信号用バッファＳＦＳを介して第１の差動増幅器２０５ａ又は第２の差動増幅器２０５ｂに入力される。また、ノイズ成分は、ノイズ用バッファＳＦＮを介して第１の差動増幅器２０５ａ又は第２の差動増幅器２０５ｂに入力される。第１の差動増幅器２０５ａに入力された画素からの電気信号とノイズ成分は減算されて出力され、第１のＡ／Ｄ変換器１０４ａに入力される。同様に、第２の差動増幅器２０５ｂに入力された画素からの電気信号とノイズ成分は減算されて出力され、第２のＡ／Ｄ変換器１０４ｂに入力される。第１の及び第２のＡ／Ｄ変換器１０４ａ，ｂには、電源部１０７から基準電圧Ｖｒｅｆ３が入力される。ここで、第１及び第２の読み出し回路１０３ａ，ｂの信号用バッファＳＦＳのゲートにはリセットスイッチＳＲＳを介して電源部１０７から所定のタイミングで基準電圧Ｖｒｅｆ２が入力される。また、第１及び第２の読み出し回路１０３ａ，ｂのノイズ用バッファＳＦＮのゲートにはリセットスイッチＳＲＮを介して電源部１０７から所定のタイミングで基準電圧Ｖｒｅｆ２が入力される。つまりリセットスイッチＳＲは、所定のタイミングでバッファＳＦのゲートに基準電圧Ｖｒｅｆ２を与えることにより、所定のタイミングで差動増幅器の入力をリセットするものである。
【００１８】
制御回路１０８は、第１及び第２の増幅回路部２０２ａ，ｂに対して制御信号１１６を与えている。また制御回路１０８は、リセットスイッチＳＲＳ，ＳＲＮに対して制御信号１１７ａを、第１及び第２のマルチプレクサに対して制御信号１１７ｂを、夫々与えている。そして、制御回路１０８は、第１及び第２のサンプルホールド回路部に対して制御信号１２０ｓ、１２０ｎを、夫々与えている。更に、制御回路１０８は、第１及び第２のＡ／Ｄ変換器に対して制御信号１２９を、デジタルデータ処理回路１０５に対して制御信号１３０を、それぞれ与えて制御する。また制御回路１０８は、差動増幅器に接続されたＤ／Ａ変換器に制御信号１４０を与えて、差動増幅器から出力されるアナログ電気信号に付加する直流電位を制御する。
【００１９】
図２（ｂ）は、読出回路１０３を詳細に説明するための等価回路図である。増幅回路部２０２は各信号配線に対応してそれぞれ、画素から読み出された電気信号（画素信号）を増幅して出力する演算増幅器Ａと、積分容量Ｃｆと、積分容量をリセットするリセットスイッチＲＣと、を有する増幅回路を備える。演算増幅器Ａの反転入力端子には出力された電気信号が入力され、出力端子から増幅された電気信号が出力される。演算増幅器Ａの正転入力端子には電源部１０７から基準電圧Ｖｒｅｆ１が入力される。また、積分容量Ｃｆが演算増幅器Ａの反転入力端子と出力端子の間に配置され、積分容量Ｃｆと並列にリセットスイッチＲＣが接続される。サンプルホールド回路部２０３は、各増幅回路に対応して奇数行信号用サンプルホールド回路、偶数行信号用サンプルホールド回路、奇数行ノイズ用サンプルホールド回路、偶数行ノイズ用サンプルホールド回路を備えている。奇数行信号用サンプルホールド回路は、奇数行の画素からの電気信号をサンプリングするサンプリングスイッチＳＨＯＳと、奇数行の画素信号を保持するサンプリング容量Ｃｈｏｓとを有している。偶数行信号用サンプルホールド回路は、偶数行の画素信号をサンプリングするサンプリングスイッチＳＨＥＳと、偶数行の画素信号を保持するサンプリング容量Ｃｈｅｓとを有している。奇数行ノイズ用サンプルホールド回路は、奇数行の画素信号をサンプリングする前に演算増幅器のノイズ成分をサンプリングするサンプリングスイッチＳＨＯＮと、当該ノイズ信号を保持するサンプリング容量Ｃｈｏｎとを有している。偶数行ノイズ用サンプルホールド回路は、偶数行の画素信号をサンプリングする前に演算増幅器のノイズをサンプリングするサンプリングスイッチＳＨＥＮと、当該ノイズ信号を保持するサンプリング容量Ｃｈｅｎとを有している。マルチプレクサ２０４は、奇数行信号用サンプルホールド回路に対応してスイッチＭＳＯＳを、偶数行信号用サンプルホールド回路に対応してスイッチＭＳＥＳを、各増幅回路に対応して夫々備えている。また、奇数行ノイズ用サンプルホールド回路に対応してスイッチＭＳＯＮを、偶数行ノイズ用サンプルホールド回路に対応してスイッチＭＳＥＮを各増幅回路に対応して夫々備えている。そして、各スイッチを順次選択することにより、画素信号又はノイズ成分の並列信号を直列信号に変換する動作が行われる。
【００２０】
次に、図２及び図３を参照して、本発明の撮像装置の動作を説明する。図３は、本発明の実施形態に係る撮像装置の撮像動作を説明するためのタイミングチャートである。
本発明の動作において、特に留意すべきは以下の点である。まず本発明の撮像装置は、行単位の出力動作に対して、複数回（ここでは２回）のＡ／Ｄ変換動作を行っている、すなわち、一つの信号に対して変換動作を複数回行っている。次に本発明の撮像装置は、その複数回のＡ／Ｄ変換動作を、読出回路部から出力されたＡ／Ｄ変換器の入力信号に異なる直流電位を与えて行っている。そして本発明の撮像装置は、一つの信号に対して複数回のＡ／Ｄ変換動作によって得られた複数のデジタルデータを平均化して一つのデータを提供する。
【００２１】
まず、撮像装置１００は行単位の画素の出力動作を行う。ここで、出力動作の前に検出部１０１に放射線又は光が照射されて、各変換素子Ｓには照射された放射線又は光に応じた電荷が生成されているものとする。行単位の出力動作のはじめに、制御部１０８から制御信号１４０がＤ／Ａ変換器ＤＡＣａ，ｂに与えられ、読出回路部から出力されるアナログ電気信号である差動増幅器の出力に与えられる直流電位が第１の直流電位に設定される。続いて制御部１０８から制御信号１１６が与えられたリセットスイッチＲＣによって積分容量Ｃｆがリセットされ、増幅回路がリセットされる。次に、制御部１０８からサンプルホールド回路部に制御信号１２０ｎ，１２０ｏｅが与えられる。それにより奇数行ノイズ用サンプルホールド回路のサンプリングスイッチＳＨＯＮが導通され、リセットされた増幅回路から増幅回路のノイズ成分がサンプリング容量Ｃｈｏｎに転送される。サンプリングスイッチＳＨＯＮが非導通にされてノイズ成分がサンプリング容量Ｃｈｏｎに保持される。次に、駆動回路１０２から１行目の駆動配線Ｇ１に駆動信号１１１が与えられて１行目のスイッチ素子Ｔ１１〜Ｔ１８が導通される。それにより、１行目の変換素子Ｓ１１〜Ｓ１４で発生された電荷に基づくアナログ電気信号が、各画素から信号配線Ｓｉｇ１〜Ｓｉｇ４を介して並列に第１の読出回路１０３ａに伝送される。また１行目の変換素子Ｓ１５〜Ｓ１８で発生された電荷に基づくアナログ電気信号が、各画素から信号配線Ｓｉｇ５〜Ｓｉｇ８を介して並列に第２の読出回路１０３ｂに伝送される。そして、制御部１０８からサンプルホールド回路部に制御信号１２０ｓ，１２０ｏｅが与えられる。それにより奇数行信号用サンプルホールド回路のサンプリングスイッチＳＨＯＳが導通され、読み出された画素信号が増幅回路を介してサンプリング容量Ｃｈｏｓに転送される。この際、画素信号には増幅回路のノイズ成分が付加される。そしてサンプリングスイッチＳＨＯＳが非導通にされてノイズ成分が付加された画素信号がサンプリング容量Ｃｈｏｓに保持される。
【００２２】
次に、撮像装置１００は以下に示す信号処理動作を行う。制御部１０８から各リセットスイッチＳＲＳ，ＳＲＮに制御信号１１７ａが与えられる。それにより各リセットスイッチＳＲＳ，ＳＲＮが導通されて各バッファＳＦＳ，ＳＦＮのゲートに基準電圧Ｖｒｅｆ２が与えられ、各差動増幅器２０５ａ，２０５ｂの入力がリセットされる。つまり、リセットスイッチＳＲＳ，ＳＲＮは、Ａ／Ｄ変換器にリセット信号を出力するリセット手段である。この際、それぞれリセットされた差動増幅器２０５ａ，２０５ｂからの出力に、それぞれＤ／Ａ変換器ＤＡＣａ，ｂによって第１の直流電位が付加された信号が、各Ａ／Ｄ変換器１０４ａ，１０４ｂに入力される。つまり、Ｄ／Ａ変換器ＤＡＣａ，ｂによって読出回路部から出力されるアナログ電気信号に第１の直流電位が付加されてＡ／Ｄ変換器に入力される。そして各Ａ／Ｄ変換器１０４ａ，１０４ｂは、入力された信号をデジタルデータＮｄ１，Ｎｄ４に変換してデジタルデータ処理回路１０５に出力する。このデジタルデータＮｄ１，Ｎｄ４は、第１の直流電位を含む各差動増幅器のリセットデータである。次に、各リセットスイッチＳＲＳ，ＳＲＮが非導通にされ、この際にもそれぞれＤ／Ａ変換器ＤＡＣａ，ｂによって第１の直流電位が付加された信号が、各Ａ／Ｄ変換器１０４ａ，１０４ｂに入力される。そして各Ａ／Ｄ変換器１０４ａ，１０４ｂは、入力された信号をデジタルデータＳｄ１，Ｓｄ１に変換してデジタルデータ処理回路１０５に出力する。この動作を擬似データ出力動作と称する。
【００２３】
次に、各リセットスイッチＳＲＳ，ＳＲＮが再度導通されて各バッファＳＦＳ，ＳＦＮのゲートに基準電圧Ｖｒｅｆ２が与えられ、各差動増幅器２０５ａ，２０５ｂの入力が再度リセットされる。この際に、それぞれ差動増幅器２０５ａ，２０５ｂからの出力にそれぞれＤ／Ａ変換器ＤＡＣａ，ｂによって第１の直流電位が付加された信号が、各Ａ／Ｄ変換器１０４ａ，１０４ｂに入力される。そして各Ａ／Ｄ変換器１０４ａ，１０４ｂは、入力された信号をデジタルデータＮ（１，１），Ｎ（１，５）に変換してデジタルデータ処理回路１０５に出力する。このデジタルデータＮ（１，１），Ｎ（１，５）はデジタルデータＮｄ１，Ｎｄ４と同様に、第１の直流電位を含む各差動増幅器のリセットデータである。この動作をリセットデータ出力動作と称する。
【００２４】
次に、制御部１０８から各マルチプレクサに制御信号１１７ｂが与えられる。それに応じて、第１のマルチプレクサ２０４ａのスイッチＭＳＯＳ１及びスイッチＭＳＯＮ１が導通される。それにより、ノイズ成分が付加された１列目の画素の画素信号がバッファＳＦＳを介して、ノイズ成分がバッファＳＦＮを介して、それぞれ第１の差動増幅器２０５ａに入力される。また、第２のマルチプレクサ２０４ｂのスイッチＭＳＯＳ５及びスイッチＭＳＯＮ５が同時に導通される。それにより、ノイズ成分が付加された５列目の画素の画素信号がバッファＳＦＳを介して、ノイズ成分がバッファＳＦＮを介して、それぞれ第２の差動増幅器２０５ｂに入力される。ノイズ成分が付加された画素信号とノイズ成分は、各差動増幅器において差分処理される。そして、差分処理された画素信号が増幅されて差動増幅器から出力される。これにより増幅回路からの出力から各増幅回路のノイズ成分が除去される。各Ａ／Ｄ変換器１０４ａ，１０４ｂは出力された各画素信号をデジタルデータＳ（１，１）、Ｓ（１，５）に変換してデジタルデータ処理回路１０５に出力する。このデジタルデータＳ（１，１）、Ｓ（１，５）は、差動増幅器２０５ａ，２０５ｂから出力された画素信号に第１の直流電位が付加されたデータである。この動作を画素データ出力動作と称する。
【００２５】
次に、再びリセットデータ出力動作が行われ、各Ａ／Ｄ変換器１０４ａ，１０４ｂからデジタルデータＮ（１，２），Ｎ（１，６）がデジタルデータ処理回路１０５に出力される。このデジタルデータＮ（１，２）、Ｎ（１，６）は、リセットされた差動増幅器２０５ａ，２０５ｂからの出力に第１の直流電位が付加されたデータである。
【００２６】
そして、２列目及び６列目に対して画素データ出力動作が行われ、各Ａ／Ｄ変換器１０４ａ，１０４ｂからデジタルデータＳ（１，２）、Ｓ（１，６）がデジタルデータ処理回路１０５に出力される。このデジタルデータＳ（１，２）、Ｓ（１，６）は、差動増幅器２０５ａ，２０５ｂから出力された画素信号に第１の直流電位が付加されたデータである。
【００２７】
同様に、リセットデータ出力動作、３列目及び７列目に対する画素データ出力動作、リセットデータ出力動作、４列目及び８列目に対する画素データ出力動作が順次行われる。それによりデジタルデータ処理回路１０５にデジタルデータＮ（１，３）とＮ（１，７）、Ｓ（１，３）とＳ（１，７）、Ｎ（１，４）とＮ（１，８）、Ｓ（１，４）とＳ（１，８）がそれぞれ出力される。ここで、デジタルデータＮ（１，３）、Ｎ（１，７）、Ｎ（１，４）、Ｎ（１，８）は、リセットされた差動増幅器２０５ａ，２０５ｂからの出力に第１の直流電位が付加されたデータである。また、デジタルデータＳ（１，３）、Ｓ（１，７）、Ｓ（１，４）、Ｓ（１，８）は、差動増幅器２０５ａ，２０５ｂから出力された画素信号に第１の直流電位が付加されたデータである。
【００２８】
その後、擬似リセットデータ出力動作が２回繰り返し行われ、デジタルデータ処理回路１０５にデジタルデータＮｄ２とＮｄ５、Ｓｄ２とＳｄ５、Ｎｄ３とＮｄ６、Ｓｄ３とＳｄ６、が出力される。これらのデジタルデータは、先の擬似リセットデータ出力動作と同様に、それぞれ差動増幅器２０５ａ，２０５ｂからの出力にそれぞれＤ／Ａ変換器ＤＡＣａ，ｂによって第１の直流電位が付加されたものである。
【００２９】
これらの各Ａ／Ｄ変換器から出力された各データは、デジタルデータ処理回路１０５で後に説明する補正処理が行われて、各補正後画素データＤ（１，１）〜Ｄ（１，４）、Ｄ（１，５）〜Ｄ（１，８）が得られる。
【００３０】
このように、行単位の画素に対して、第１の信号処理動作が行われる。第１の信号処理動作には、それぞれ第１の直流電位が付加された、擬似リセットデータ出力動作と、各列単位のリセットデータ出力動作及び画素データ出力動作と、その後の２回の擬似リセットデータ出力動作が含まれている。これら第１の信号処理動作でＡ／Ｄ変換部から出力された各デジタルデータを第１のデジタルデータを総称する。
【００３１】
続いて、制御部１０８から制御信号１４０がＤ／Ａ変換器ＤＡＣａ，ｂに与えられ、差動増幅器の出力の直流電位が第２の直流電位に設定され、行単位の画素に対して第１の信号処理動作と同様の第２の信号処理動作が行われる。具体的には、擬似リセット出力動作により、デジタルデータＮ’ｄ１，Ｎ’ｄ４が出力される。次に、各列単位のリセットデータ出力動作によりデジタルデータＮ’（１，１），Ｎ’（１，５）、Ｎ’（１，２），Ｎ’（１，６）、Ｎ’（１，３），Ｎ’（１，７）、Ｎ’（１，４），Ｎ’（１，８）が出力される。また、画素データ出力動作により、デジタルデータＳ’（１，１），Ｓ’（１，５）、Ｓ’（１，２），Ｓ’（１，６）、Ｓ’（１，３），Ｓ’（１，７）、Ｓ’（１，４），Ｓ’（１，８）が出力される。そして２回の擬似リセットデータ出力動作により、デジタルデータＮ’ｄ２、Ｎ’ｄ５、Ｓ’ｄ２、Ｓ’ｄ５、Ｎ’ｄ３、Ｎ’ｄ６、Ｓ’ｄ３とＳ’ｄ６が出力される。そして、第１の信号処理動作と同様に、デジタルデータ処理回路１０５で後に説明する補正処理が行われて、各補正後画素データＤ’（１，１）〜Ｄ’（１，４）、Ｄ’（１，５）〜Ｄ’（１，８）が得られる。これら第２の信号処理動作でＡ／Ｄ変換部から出力された各デジタルデータを第２のデジタルデータを総称する。
【００３２】
そしてデジタルデータ処理回路１０５は、各画素に対応したデータ毎に、第１の信号処理動作による補正後画素データＤ（ｍ、ｎ）と、第２の信号処理動作による補正後画素データＤ’（ｍ、ｎ）を平均化して、出力データＤＡ（ｍ、ｎ）を生成する。この動作を平均処理動作と称する。そして、行単位の画素の出力動作と、第１及び第２の信号処理動作と平均処理動作を含むデータ処理動作により、行単位の画素の読出動作が達成される。そしてこの行単位の画素の読出動作が繰り返し行われて、１画像分の読出動作が達成される。
【００３３】
このように、本実施例においては、同一行に含まれる所定の画素の画素信号に対して、直流電位を変更しながら、２度のＡ／Ｄ変換動作を行い、各画素に対応するデジタルデータ同士を平均化する処理を行うことにより、最終的な出力データを得ている。
【００３４】
ここで本実施形態において、２行目の画素の出力動作は、１行目のデータ処理動作がなされる期間内で行われている。まず１行目と同様にリセットスイッチＲＣによって積分容量Ｃｆがリセットされ、増幅回路がリセットされる。次に偶数行ノイズ用サンプルホールド回路のサンプリングスイッチＳＨＥＮが導通され、リセットされた増幅回路から増幅回路のノイズ成分がサンプリング容量Ｃｈｅｎに転送される。サンプリングスイッチＳＨＥＮが非導通にされてノイズ成分がサンプリング容量Ｃｈｅｎに保持される。次に、駆動回路１０２から２行目の駆動配線Ｇ２に駆動信号１１１が与えられて２行目のスイッチ素子Ｔ２１〜Ｔ２８が導通される。それにより、２行目の変換素子Ｓ２１〜Ｓ２４で発生された電荷に基づくアナログ電気信号が、各画素から信号配線Ｓｉｇ１〜Ｓｉｇ４を介して並列に第１の読出回路１０３ａに伝送される。また２行目の変換素子Ｓ２５〜Ｓ２８で発生された電荷に基づくアナログ電気信号が、各画素から信号配線Ｓｉｇ５〜Ｓｉｇ８を介して並列に第２の読出回路１０３ｂに伝送される。そして、偶数行信号用サンプルホールド回路のサンプリングスイッチＳＨＥＳが導通され、読み出された画素信号が増幅回路を介してサンプリング容量Ｃｈｅｓに転送される。この際、画素信号には増幅回路のノイズ成分が付加される。そしてサンプリングスイッチＳＨＥＳが非導通にされてノイズ成分が付加された画素信号がサンプリング容量Ｃｈｅｎに保持される。２行目の画素データ出力動作においては、各マルチプレクサのスイッチＭＳＥＳ及びスイッチＭＳＥＮが、１行目と同様順次導通される。それ以外は１行目と同様の動作が行われる。このような出力動作及びデータ処理動作を行うため、次の行単位の出力動作を、先の行単位の信号処理動作がなされる期間内で行うことができる。そのため、次の行単位のデータ処理動作後に先の行単位の出力動作を行う場合に比べて、１画像分の読み出し動作にかかる時間を短縮することができる。
【００３５】
次に、図４を用いてデジタルデータ処理回路１０５で行われる補正処理を説明する。図４（ａ）は、デジタルデータ処理回路１０５に含まれる補正処理部４００を説明するためのブロック図である。図４（ｂ）は、リセットデータ処理部４０１と画素データ処理部４０２と加算器４０３にて行われる補正処理を説明するためのタイミングチャートである。なお、本実施形態において、図４（ａ）の補正処理部４００は各Ａ／Ｄ変換器毎に備えられており、以下の説明では、第１のＡ／Ｄ変換器１０４ａに対応して設けられたものとして説明を行う。ただし本補正処理部は上記に限定されるものではなく、第１及び第２のＡ／Ｄ変換器からのデータをデジタルマルチプレックスした後のデータに対して補正処理するように設けられていてもよい。
【００３６】
補正処理部４００は、リセットデータ処理部４０１と画素データ処理部４０２と加算器４０３と記憶部４０４と平均処理部４０５と並列直列変換部４０６とを含む。ここで、リセットデータ処理部４０１は、複数の遅延素子４１１〜４１４と加算器４１５と乗算器４１６とを含む。画素データ処理部４０２は、複数の遅延素子４２１〜４２２を含む。
【００３７】
制御部１０８からの制御信号１３０に基づいて、リセットデータ処理部４０１の各遅延素子４１１〜４１４にはＮ＿ＣＬＫが、画素データ処理部４０２の各遅延素子４２１〜４２２にはＳ＿ＣＬＫが、それぞれ与えられている。第１の信号処理動作に対して第１のＡ／Ｄ変換器１０４ａから出力されたデジタルデータＮｄ１が補正処理部４００に入力され、Ｎ＿ＣＬＫの立ち上がりに応じてリセットデータ処理部４０１の遅延素子４１１に保持される。次に、Ｓｄ１が補正処理部４００に入力され、Ｓ＿ＣＬＫの立ち上がりに応じて画素データ処理部４０２の遅延素子４２１に保持される。次に、Ｎ（１，１）が補正処理部４００に入力され、Ｎ＿ＣＬＫの立ち上がりに応じて遅延素子４１１に保持され、Ｎｄ１は遅延素子４１２に保持される。次に、Ｓ（１，１）が補正処理部４００に入力され、Ｓ＿ＣＬＫの立ち上がりに応じて遅延素子４２１に保持される。次に、Ｎ（１，２）が補正処理部４００に入力され、Ｎ＿ＣＬＫの立ち上がりに応じて遅延素子４１１に保持され、Ｎ（１，１）は遅延素子４１２に保持され、Ｎｄ１は遅延素子４１３に保持される。次に、Ｓ（１，２）が補正処理部４００に入力され、Ｓ＿ＣＬＫの立ち上がりに応じて遅延素子４２１に保持され、Ｓ（１，１）は遅延素子４２２に保持され、遅延素子４２２から加算機４０３にＳ（１，１）が出力される。次に、Ｎ（１，３）が補正処理部４００に入力され、Ｎ＿ＣＬＫの立ち上がりに応じて遅延素子４１１に保持され、Ｎ（１，２）は遅延素子４１２に保持され、Ｎ（１，１）は遅延素子４１３に保持され、Ｎｄ１は遅延素子４１４に保持される。そして、各遅延素子４１１〜４１４からの出力が加算器４１５に出力されて加算され、乗算器４１６で平均化のために１／４倍されて加算器４０３に出力される。加算器４０３は、画素データ処理部４０２から出力されたデータとリセットデータ処理部４０１から出力されたデータを減算処理し、補正された画素データＤ（１，１）を出力する。この処理により、画素データＤ（１，１）は、Ｓ（１，１）−（Ｎｄ１＋Ｎ（１，１）＋Ｎ（１，２）＋Ｎ（１，３））／４となる。同様に画素データＤ（１，２）は、Ｓ（１，２）−（Ｎ（１，１）＋Ｎ（１，２）＋Ｎ（１，３）＋Ｎ（１，４））／４となる。つまり、本補正処理では、まず行単位の信号処理動作の期間内に読出回路が複数のリセット信号をＡ／Ｄ変換器に与える。Ａ／Ｄ変換器は複数のリセット信号を複数のリセットデータに変換する。補正処理部は、Ａ／Ｄ変換器から出力された複数のリセットデータを加算平均処理する。そして補正処理部は、同じ期間内にＡ／Ｄ変換器から出力された所定行の画素データと加算平均処理されたリセットデータとを減算処理することにより、画素データＤ（ｍ，ｎ）を取得する。また、本実施形態では、補正処理される画素データに対して時間的に近傍で且つ前後２つずつの計４つのリセットデータを加算平均処理している。これは、高周波なノイズ成分と低周波な１／ｆノイズ成分とを含むリセットデータを加算平均処理することにより、処理されたリセットデータ中の高周波なノイズ成分が抑制される。つまり、加算平均処理はリセットデータに対してローパスフィルタ（ＬＰＦ）がかけられたと考えることができる。そのため、加算平均処理されたリセットデータは、低周波な１／ｆノイズ成分が主体的となる。このＬＰＦ処理は、加算平均処理するリセットデータの数が多くなれば精度が向上する。そして、低周波な１／ｆノイズ成分を含む画素データと加算平均処理されたリセットデータを減算することにより、画素データから良好に１／ｆノイズ成分を低減することができる。この減算処理は、画素データに対してハイパスフィルタ（ＨＰＦ）がかけられたと考えることができる。つまり本補正処理は、画素データに対してＬＰＦ処理とＨＰＦ処理の両方を行うことができるものであり、良好な補正処理が行い得る。ただし本実施形態は前後２つずつに限定されるものではなく、前後同数ずつであればよい。加算機４０３から出力された各画素データＤ（１，１）〜Ｄ（１，４）は、記憶部４０４に格納される。上記処理は、第２の信号処理動作に対しても同様に行われ、Ｄ’（１，１）〜Ｄ’（１，４）も記憶部４０４に格納される。
【００３８】
次に平均処理部４０５は、同じ１行１列目の画素の画素データであるＤ（１，１）とＤ’（１，１）を一組として平均化処理を行い、補正後の画素データＤＡ（１，１）を出力する。Ｄ（１，２）とＤ’（１，２）の組、Ｄ（１，３）とＤ’（１，３）の組、Ｄ（１，４）とＤ’（１，４）の組も同様に平均処理部４０５で平均化処理される。平均化処理された画素データは並列直列変換部で直列のデータに変換され、補正後の画素データとしてＤＡ（１，１）、ＤＡ（１，２）、ＤＡ（１，３）、ＤＡ（１，４）が順次出力される。
【００３９】
次に、Ａ／Ｄ変換器の非直線性に関する情報について説明する。この非直線性とは、実際のアナログ入力とデジタル出力（Ａ／Ｄ変換値）の関係が理想直線からどれだけ外れているかを示すもので、具体的には微分非直線性（ＤＮＬ）或いは積分非直線性（ＩＮＬ）で示される。ＩＮＬとは、Ａ／Ｄ変換器の入出力特性全体を見渡したときの理想の入出力直線に対する実際の入出力特性のずれを意味する。ＤＮＬとは、入出力の各ステップを個別に見た場合の理想ステップとのずれを意味する。
【００４０】
以下に図５（ａ）〜（ｂ）を用いて、第１及び第２のＡ／Ｄ変換器のＡ／Ｄ変換特性の相違による影響について説明する。図５（ａ）を用いて第１及び第２のＡ／Ｄ変換器１０４ａ，ｂのそれぞれの非直線性を示す。ここでは、第１のＡ／Ｄ変換器１０４ａが理想的なＡ／Ｄ変換特性を有し、第２のＡ／Ｄ変換器１０４ｂが理想的な特性からずれた非線形性を有する場合を例示している。図５（ａ）において、横軸はＡ／Ｄ変換器に入力される入力電圧、縦軸はＡ／Ｄ変換器から出力されるデジタル値（コード）をそれぞれ示す。なお、図５（ａ）では、説明の簡略化のために分解能８ビットのＡ／Ｄ変換器を想定して示したものである。
【００４１】
図５（ｂ）は第１及び第２のＡ／Ｄ変換器１０４ａ，ｂの入力電圧に対するデジタル値の差分を示すものである。図５（ｂ）によると、第１及び第２のＡ／Ｄ変換器１０４ａ，ｂの入力電圧をそのままデジタル値に変換して出力すると、両Ａ／Ｄ変換器の間で最大約３０ＬＳＢの出力差が生じることとなる。そのため、第１及び第２のＡ／Ｄ変換器１０４ａ，ｂがそれぞれ対応する第１及び第２の画素群１０１ａ，ｂ間において最大約３０ＬＳＢの画像上の濃度段差が生じるおそれがある。特に、本実施形態のように、第１及び第２の画素群が検出部１０１全体を領域的に分割した形態であれば、第１及び第２の画素群の境界において濃度段差が視覚上著しく目立つ結果となり、取得される画像の品質を著しく低下させる。
【００４２】
そこで、本願発明では、制御部１０８が第１及び第２のＡ／Ｄ変換器に接続された差動増幅器の出力に直流電位を付加することにより、第１及び第２のＡ／Ｄ変換器に入力され得るアナログ電気信号に、直流電位を付加する処理を行う。例えば、第１の信号処理動作で３００ｍＶの直流電位が設定され、第１および第２のＡ／Ｄ変換器に４００ｍＶに相当する信号が入力されたとする。その場合、第１の画素群と第２の画素群の間には、Ａ／Ｄ変換器の非直線性の差に起因して約−１５ＬＳＢの段差が生じる。続いて、第２の信号処理動作で５００ｍＶの直流電位が設定され、第１および第２のＡ／Ｄ変換器に６００ｍＶに相当する信号が入力されたとする。その場合、第１の画素群と第２の画素群の間には、Ａ／Ｄ変換器の非直線性の差に起因して約＋１５ＬＳＢの段差が生じる。そして、第１、第２の信号処理の結果が平均化され、段差を低減することが可能となる。ここで２つのＡ／Ｄ変換器の特性が既知の場合は、付加する直流電位を適切に選ぶことにより、段差低減を効果的に行うことができる。そのため制御部１０８は、例えば他の記憶手段に記憶された第１及び第２のＡ／Ｄ変換器１０４ａ，ｂの非直線性に関する情報に基づいて上述の処理を行うことが好ましい。その情報に基づいて、第１のＡ／Ｄ変換器から出力されたデジタル信号の平均値と第２のＡ／Ｄ変換器から出力されたデジタル信号の平均値との間の差異を低減させるように処理を行うことが可能となる。それにより、更に高い精度で濃度段差を低減させる処理を行うことができる。しかしながら、本発明はＡ／Ｄ変換器の特性が未知であっても、適用可能であり、段差低減の効果を得ることができる。Ａ／Ｄ変換器の特性が未知の場合は、同一行に対して異なる直流電位でより多くの回数、少なくとも４回の信号処理動作を行うことがより望ましい。特に４回以上の場合は、Ａ／Ｄ変換器の量子化誤差が１／２以下になるなど、非直線性の誤差低減以外にも格別の効果を生ずる。また、Ａ／Ｄ変換器として、構造的に非線形誤差が生じやすいパイプライン型Ａ／Ｄ変換器を用いた撮像装置に対して、本発明を適用することは望ましい。
【００４３】
ただし、上記処理を撮影時の画像信号に対してのみ行うと、取得すべき画像信号に不要な信号成分を付加することとなり、得られた画像信号の正確性が低下してしまう恐れがある。そこで本願発明では、暗時出力の補正を行うオフセット補正用の画像信号や、感度補正用の画像信号といった、撮影時の画像信号の補正を行うための補正用の画像信号と、撮影時の画像信号と、を略同等の処理を行って取得する。そして、デジタルデータ処理回路１０５が取得された補正用の画像データと撮影時の画像データとを用いて補正処理し、補正後の画像データを出力する。このような処理により、付加された不要な信号成分は除去もしくは低減され、段差等の違和感が低減され且つ良好な画質の画像を取得することが可能となる。
【００４４】
なお、本実施形態において、第１の信号処理動作における差動増幅器から出力される直流電位と第２の信号処理動作における直流電位の間の変化量は、記憶手段（不図示）の情報を基に制御回路１０８が計算によりリアルタイムに求めても良い。また、第１及び第２のＡ／Ｄ変換器それぞれの非直線性に関する情報を基に予め定めてもよい。
【００４５】
また、本実施形態ではＡ／Ｄ変換器が２個の場合について説明したが、さらに多い場合に適用可能であることは言うまでもない。複数のＡ／Ｄ変換器うち、全てに対して上記処理することは望ましいが、複数のＡ／Ｄ変換器のうちの一部に対してのみ上記処理を行ってもよい。
【００４６】
また、Ａ／Ｄ変換器への入力に直流電位を付加する方法として、本実施形態では差動増幅器の入力側に容量で結合されたＤ／Ａ変換器を用いた。これは簡単な構成で本件課題を実現する構成として望ましいが、本発明はこれに限定されるものではない。さらに本実施形態では、Ａ／Ｄ変換器に入力されるアナログ信号の直流電位を変更しているが、差動増幅器として可変容量を有するものを用いてゲインを変更しても同一の効果を得ることができる。また、本実施形態では、加算平均処理及び減算処理された画素データＤ（ｍ，ｎ）を用いて平均化処理を行っているが、本発明はそれに限定されるものではない。画素データＳ（ｍ，ｎ）とＳ‘（ｍ，ｎ）を平均化処理するだけのものも本発明の効果は得られる。そしてその後に加算平均処理及び減算処理を行ってもよい。
【００４７】
図６（ａ）及び（ｂ）を用いて本発明の効果を説明する。図６（ａ）は本補正処理を行っていない画像データを示すものであり、図６（ｂ）は本補正処理を行った画像データを示すものである。ここでは、検出部を４つの画素群に分割した例を示している。本補正処理を行った画像データは、本補正処理を行っていない画像データに比べて、各画素群間の段差が目立たなく良好な画像となっている。このように画素群間の段差を低減することにより、画像に与えるアーチファクトを低減することが可能となる。このように、本補正処理を行う補正処理部４００によって、Ａ／Ｄ変換器の非直線性（ＩＮＬ）の差異により発生する段差が、取得された画像に与えるアーチファクトを低減することが可能となる。
【００４８】
次に、図７に本発明の撮像装置を用いた移動可能な放射線撮像システムへの応用例を示す。図７は、動画／静止画の撮影が可能な可搬型の撮像装置を用いた撮像システムの概念図である。図７において、６００は放射線発生装置、６０１は撮像装置１００を保持可能な保持部として機能するＣ型アーム、６０２は放射線発生装置６００、撮像装置１００、及びＣ型アーム６０１を移動可能にする台車である。また、６０３は被検体６０４を載せるための寝台、６０５はそれらを制御可能な構成を有する移動型の制御装置、６０６は撮像装置１００で得られた画像信号の表示が可能な表示装置である。制御装置６０５は、制御コンピュータや制御卓、放射線制御装置等を有しており、また撮像装置１００で得られた画像信号を画像処理して表示装置６０６等に伝送することも可能である。また、制御装置６０５による画像処理により生成された画像データは、電話回線等の伝送手段により遠隔地へ転送することができる。それにより、遠隔地の医師が転送された画像データに基づく画像を診断することが可能となる。また、伝送された画像データをフィルムに記録することや光ディスク等の保存手段に保存することも可能である。
【００４９】
ただし、撮像装置１００をＣ型アーム６０１から取り外し可能な構成とし、Ｃ型アーム６０１の放射線発生装置６００とは別の放射線発生装置を用いて撮影を行ってもよい。
以上のように本発明の撮像装置を放射線撮像システムへ適用することで、所望のフレーム時間を達成しつつ良好なＳ／Ｎ比の画像信号を取得することが可能となる。
【００５０】
なお、本発明において、制御部１０８の処理ステップは、制御部１０８が有するコンピュータがプログラムを実行することによって実現してもよい。その際、ルックアップテーブルＬＵＴ及びプログラムは、制御部１０８に記憶される。また、プログラムをコンピュータに供給するための手段、例えばかかるプログラムを記録したＣＤ−ＲＯＭ等のコンピュータ読み取り可能な記録媒体又はかかるプログラムを伝送するインターネット等の伝送媒体も本発明の実施形態として適用することができる。また、上記のプログラムを記録したコンピュータ読み取り可能な記録媒体等のコンピュータプログラムプロダクトも本発明の実施形態として適用することができる。上記のプログラム、記録媒体、伝送媒体及びコンピュータプログラムプロダクトは、本発明の範疇に含まれる。記録媒体としては、例えばフレキシブルディスク、ハードディスク、光ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、磁気テープ、不揮発性のメモリカード、ＲＯＭ等を用いることができる。
【符号の説明】
【００５１】
１００ 撮像装置
１０１ 変換部
１０２ 駆動回路
１０３ 読出回路
１０４ Ａ／Ｄ変換器
１０５ デジタルデータ処理回路
１０６ 信号処理部
１０７ 電源部
１０８ 制御部
【特許請求の範囲】
【請求項１】
放射線又は光をアナログ電気信号に変換するための画素を行列状に複数備え、複数の前記画素が少なくとも第１の画素群と第２の画素群とに分割された検出部と、
前記第１の画素群に電気的に接続する第１の読出回路と前記第２の画素群に電気的に接続する第２の読出回路とを含み、前記検出部から行単位で出力されたアナログ電気信号を読み出す読出回路部と、前記第１の読出回路に電気的に接続する第１のＡ／Ｄ変換器と前記第２の読出回路に電気的に接続する第２のＡ／Ｄ変換器とを含み、前記読出回路部から出力されたアナログ電気信号をデジタルデータに変換して出力するＡ／Ｄ変換部と、前記デジタルデータを処理するデジタルデータ処理回路と、を含む信号処理部と、
前記信号処理部を制御する制御部と、
を有する撮像装置であって、
前記読出回路は、前記Ａ／Ｄ変換部にリセット信号を出力するリセット手段を更に有し、
前記制御部は、前記第１及び第２の読出回路が所定行の画素のアナログ電気信号を読み出すための期間内に複数のリセット信号に第１の直流電位を付与して前記Ａ／Ｄ変換部に出力し、前記Ａ／Ｄ変換部が前記期間内にデジタルデータである複数の第１のリセットデータに変換し、前記期間内に前記Ａ／Ｄ変換部から出力された複数の前記第１のリセットデータを加算平均処理し、前記期間内に前記画素のアナログ電気信号に前記第１の直流電位を付与して前記Ａ／Ｄ変換部に出力し、前記Ａ／Ｄ変換器がデジタルデータである第１の画素データに変換し、前記第１の画素データと加算平均処理された複数の前記第１のリセットデータとを減算処理して補正後の第１の画素データを取得する第１の信号処理動作と、前記期間内に複数のリセット信号に第２の直流電位を付与して前記Ａ／Ｄ変換部に出力し、前記Ａ／Ｄ変換部が前記期間内にデジタルデータである複数の第２のリセットデータに変換し、前記期間内に前記Ａ／Ｄ変換部から出力された前記複数の第２のリセットデータを加算平均処理し、前記期間内に前記画素のアナログ電気信号に前記第２の直流電位を付与して前記Ａ／Ｄ変換部に出力し、前記Ａ／Ｄ変換器がデジタルデータである第２の画素データに変換し、前記第２の画素データと加算平均処理された複数の前記第２のリセットデータとを減算処理して補正後の第２の画素データを取得する第２の信号処理動作と、を含む信号処理動作と、前記補正後の第１の画素データと前記補正後の第２の画素データとを前記デジタルデータ処理回路によって平均化する平均処理動作と、を前記信号処理部が行うように、前記信号処理部を制御することを特徴とする撮像装置。
【請求項２】
前記信号処理部は、前記制御部からの制御信号に応じて前記直流電位を変更する直流電位制御回路を更に有することを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記第１及び第２のＡ／Ｄ変換器の非直線性に関する情報を記憶する記憶手段を更に有し、
前記制御部は、前記記憶手段の情報に基づき前記直流電位制御回路を制御することを特徴とする請求項２に記載の撮像装置。
【請求項４】
前記制御部は、前記第１及び第２のＡ／Ｄ変換器の非直線性に関する情報を基に予め定められた変化量に基づき前記直流電位制御回路を制御することを特徴とする請求項２に記載の撮像装置。
【請求項５】
前記直流電位制御回路は、Ｄ／Ａ変換器と容量を含むことを特徴とする請求項１から４のいずれか１項に記載の撮像装置。
【請求項６】
前記読出回路部は、前記Ａ／Ｄ変換部に接続された増幅器を更に有し、
前記制御部は、前記増幅器のゲインを変更することにより前記第１の直流電位と前記第２の直流電位とを変更するように、前記信号処理部を制御することを特徴とする請求項１から５のいずれか１項に記載の撮像装置。
【請求項７】
前記第１及び第２のＡ／Ｄ変換器は、パイプライン型Ａ／Ｄ変換器であることを特徴とする請求項１から６のいずれか１項に記載の撮像装置。
【請求項８】
請求項１から７のいずれか１項に記載の撮像装置と、
少なくとも前記撮像装置を制御する制御装置と、
を含む撮像システム。
【請求項９】
放射線又は光をアナログ電気信号に変換するための画素を行列状に複数備え、複数の前記画素が少なくとも第１の画素群と第２の画素群とに分割された検出部と、前記第１の画素群に電気的に接続する第１の読出回路と前記第２の画素群に電気的に接続する第２の読出回路とを含み、前記検出部から行単位で出力されたアナログ電気信号を読み出す読出回路部と、前記第１の読出回路に電気的に接続する第１のＡ／Ｄ変換器と前記第２の読出回路に電気的に接続する第２のＡ／Ｄ変換器とを含み、前記読出回路部から出力されたアナログ電気信号をデジタルデータに変換して出力するＡ／Ｄ変換部と、前記デジタルデータを処理するデジタルデータ処理回路と、を含む信号処理部と、を含み、前記読出回路が前記Ａ／Ｄ変換器にリセット信号を出力するリセット手段を更に有する撮像装置の制御方法であって、
前記第１及び第２の読出回路が所定行の画素のアナログ電気信号を読み出すための期間内に複数のリセット信号に第１の直流電位を付与して前記Ａ／Ｄ変換器に出力し、前記Ａ／Ｄ変換器が前記期間内にデジタルデータである複数の第１のリセットデータに変換し、前記期間内に前記Ａ／Ｄ変換器から出力された複数の前記第１のリセットデータを加算平均処理し、前記期間内に前記画素のアナログ電気信号に前記第１の直流電位を付与して前記Ａ／Ｄ変換器に出力し、前記Ａ／Ｄ変換器がデジタルデータである第１の画素データに変換し、前記第１の画素データと加算平均処理された複数の前記第１のリセットデータとを減算処理して補正後の第１の画素データを取得する第１の信号処理動作と、
前記期間内に複数のリセット信号に第２の直流電位を付与して前記Ａ／Ｄ変換器に出力し、前記Ａ／Ｄ変換器が前記期間内にデジタルデータである複数の第２のリセットデータに変換し、前記期間内に前記Ａ／Ｄ変換器から出力された前記複数の第２のリセットデータを加算平均処理し、前記期間内に前記画素のアナログ電気信号に前記第２の直流電位を付与して前記Ａ／Ｄ変換器に出力し、前記Ａ／Ｄ変換器がデジタルデータである第２の画素データに変換し、前記第２の画素データと加算平均処理された複数の前記第２のリセットデータとを減算処理して補正後の第２の画素データを取得する第２の信号処理動作と、
前記補正後の第１の画素データと前記補正後の第２の画素データとを前記デジタルデータ処理回路によって平均化する平均処理動作と、
を行うことを特徴とする制御方法。
【請求項１０】
放射線又は光をアナログ電気信号に変換するための画素を行列状に複数備え、複数の前記画素が少なくとも第１の画素群と第２の画素群とに分割された検出部と、前記第１の画素群に電気的に接続する第１の読出回路と前記第２の画素群に電気的に接続する第２の読出回路とを含み、前記検出部から行単位で出力されたアナログ電気信号を読み出す読出回路部と、前記第１の読出回路に電気的に接続する第１のＡ／Ｄ変換器と前記第２の読出回路に電気的に接続する第２のＡ／Ｄ変換器とを含み、前記読出回路部から出力されたアナログ電気信号をデジタルデータに変換して出力するＡ／Ｄ変換部と、前記デジタルデータを処理するデジタルデータ処理回路と、を含む信号処理部と、を含み、前記読出回路が前記Ａ／Ｄ変換器にリセット信号を出力するリセット手段を更に有する撮像装置の制御をコンピュータに実行させるためのプログラムであって、
前記第１及び第２の読出回路が所定行の画素のアナログ電気信号を読み出すための期間内に複数のリセット信号に第１の直流電位を付与して前記Ａ／Ｄ変換器に出力し、前記Ａ／Ｄ変換器が前記期間内にデジタルデータである複数の第１のリセットデータに変換し、前記期間内に前記Ａ／Ｄ変換器から出力された複数の前記第１のリセットデータを加算平均処理し、前記期間内に前記画素のアナログ電気信号に前記第１の直流電位を付与して前記Ａ／Ｄ変換器に出力し、前記Ａ／Ｄ変換器がデジタルデータである第１の画素データに変換し、前記第１の画素データと加算平均処理された複数の前記第１のリセットデータとを減算処理して補正後の第１の画素データを取得するステップと、
前記期間内に複数のリセット信号に第２の直流電位を付与して前記Ａ／Ｄ変換器に出力し、前記Ａ／Ｄ変換器が前記期間内にデジタルデータである複数の第２のリセットデータに変換し、前記期間内に前記Ａ／Ｄ変換器から出力された前記複数の第２のリセットデータを加算平均処理し、前記期間内に前記画素のアナログ電気信号に前記第２の直流電位を付与して前記Ａ／Ｄ変換器に出力し、前記Ａ／Ｄ変換器がデジタルデータである第２の画素データに変換し、前記第２の画素データと加算平均処理された複数の前記第２のリセットデータとを減算処理して補正後の第２の画素データを取得するステップと、
前記補正後の第１の画素データと前記補正後の第２の画素データとを前記デジタルデータ処理回路によって平均化するステップと、
を行う前記撮像装置の制御をコンピュータに実行させることを特徴とするプログラム。
【請求項１】
放射線又は光をアナログ電気信号に変換するための画素を行列状に複数備え、複数の前記画素が少なくとも第１の画素群と第２の画素群とに分割された検出部と、
前記第１の画素群に電気的に接続する第１の読出回路と前記第２の画素群に電気的に接続する第２の読出回路とを含み、前記検出部から行単位で出力されたアナログ電気信号を読み出す読出回路部と、前記第１の読出回路に電気的に接続する第１のＡ／Ｄ変換器と前記第２の読出回路に電気的に接続する第２のＡ／Ｄ変換器とを含み、前記読出回路部から出力されたアナログ電気信号をデジタルデータに変換して出力するＡ／Ｄ変換部と、前記デジタルデータを処理するデジタルデータ処理回路と、を含む信号処理部と、
前記信号処理部を制御する制御部と、
を有する撮像装置であって、
前記読出回路は、前記Ａ／Ｄ変換部にリセット信号を出力するリセット手段を更に有し、
前記制御部は、前記第１及び第２の読出回路が所定行の画素のアナログ電気信号を読み出すための期間内に複数のリセット信号に第１の直流電位を付与して前記Ａ／Ｄ変換部に出力し、前記Ａ／Ｄ変換部が前記期間内にデジタルデータである複数の第１のリセットデータに変換し、前記期間内に前記Ａ／Ｄ変換部から出力された複数の前記第１のリセットデータを加算平均処理し、前記期間内に前記画素のアナログ電気信号に前記第１の直流電位を付与して前記Ａ／Ｄ変換部に出力し、前記Ａ／Ｄ変換器がデジタルデータである第１の画素データに変換し、前記第１の画素データと加算平均処理された複数の前記第１のリセットデータとを減算処理して補正後の第１の画素データを取得する第１の信号処理動作と、前記期間内に複数のリセット信号に第２の直流電位を付与して前記Ａ／Ｄ変換部に出力し、前記Ａ／Ｄ変換部が前記期間内にデジタルデータである複数の第２のリセットデータに変換し、前記期間内に前記Ａ／Ｄ変換部から出力された前記複数の第２のリセットデータを加算平均処理し、前記期間内に前記画素のアナログ電気信号に前記第２の直流電位を付与して前記Ａ／Ｄ変換部に出力し、前記Ａ／Ｄ変換器がデジタルデータである第２の画素データに変換し、前記第２の画素データと加算平均処理された複数の前記第２のリセットデータとを減算処理して補正後の第２の画素データを取得する第２の信号処理動作と、を含む信号処理動作と、前記補正後の第１の画素データと前記補正後の第２の画素データとを前記デジタルデータ処理回路によって平均化する平均処理動作と、を前記信号処理部が行うように、前記信号処理部を制御することを特徴とする撮像装置。
【請求項２】
前記信号処理部は、前記制御部からの制御信号に応じて前記直流電位を変更する直流電位制御回路を更に有することを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記第１及び第２のＡ／Ｄ変換器の非直線性に関する情報を記憶する記憶手段を更に有し、
前記制御部は、前記記憶手段の情報に基づき前記直流電位制御回路を制御することを特徴とする請求項２に記載の撮像装置。
【請求項４】
前記制御部は、前記第１及び第２のＡ／Ｄ変換器の非直線性に関する情報を基に予め定められた変化量に基づき前記直流電位制御回路を制御することを特徴とする請求項２に記載の撮像装置。
【請求項５】
前記直流電位制御回路は、Ｄ／Ａ変換器と容量を含むことを特徴とする請求項１から４のいずれか１項に記載の撮像装置。
【請求項６】
前記読出回路部は、前記Ａ／Ｄ変換部に接続された増幅器を更に有し、
前記制御部は、前記増幅器のゲインを変更することにより前記第１の直流電位と前記第２の直流電位とを変更するように、前記信号処理部を制御することを特徴とする請求項１から５のいずれか１項に記載の撮像装置。
【請求項７】
前記第１及び第２のＡ／Ｄ変換器は、パイプライン型Ａ／Ｄ変換器であることを特徴とする請求項１から６のいずれか１項に記載の撮像装置。
【請求項８】
請求項１から７のいずれか１項に記載の撮像装置と、
少なくとも前記撮像装置を制御する制御装置と、
を含む撮像システム。
【請求項９】
放射線又は光をアナログ電気信号に変換するための画素を行列状に複数備え、複数の前記画素が少なくとも第１の画素群と第２の画素群とに分割された検出部と、前記第１の画素群に電気的に接続する第１の読出回路と前記第２の画素群に電気的に接続する第２の読出回路とを含み、前記検出部から行単位で出力されたアナログ電気信号を読み出す読出回路部と、前記第１の読出回路に電気的に接続する第１のＡ／Ｄ変換器と前記第２の読出回路に電気的に接続する第２のＡ／Ｄ変換器とを含み、前記読出回路部から出力されたアナログ電気信号をデジタルデータに変換して出力するＡ／Ｄ変換部と、前記デジタルデータを処理するデジタルデータ処理回路と、を含む信号処理部と、を含み、前記読出回路が前記Ａ／Ｄ変換器にリセット信号を出力するリセット手段を更に有する撮像装置の制御方法であって、
前記第１及び第２の読出回路が所定行の画素のアナログ電気信号を読み出すための期間内に複数のリセット信号に第１の直流電位を付与して前記Ａ／Ｄ変換器に出力し、前記Ａ／Ｄ変換器が前記期間内にデジタルデータである複数の第１のリセットデータに変換し、前記期間内に前記Ａ／Ｄ変換器から出力された複数の前記第１のリセットデータを加算平均処理し、前記期間内に前記画素のアナログ電気信号に前記第１の直流電位を付与して前記Ａ／Ｄ変換器に出力し、前記Ａ／Ｄ変換器がデジタルデータである第１の画素データに変換し、前記第１の画素データと加算平均処理された複数の前記第１のリセットデータとを減算処理して補正後の第１の画素データを取得する第１の信号処理動作と、
前記期間内に複数のリセット信号に第２の直流電位を付与して前記Ａ／Ｄ変換器に出力し、前記Ａ／Ｄ変換器が前記期間内にデジタルデータである複数の第２のリセットデータに変換し、前記期間内に前記Ａ／Ｄ変換器から出力された前記複数の第２のリセットデータを加算平均処理し、前記期間内に前記画素のアナログ電気信号に前記第２の直流電位を付与して前記Ａ／Ｄ変換器に出力し、前記Ａ／Ｄ変換器がデジタルデータである第２の画素データに変換し、前記第２の画素データと加算平均処理された複数の前記第２のリセットデータとを減算処理して補正後の第２の画素データを取得する第２の信号処理動作と、
前記補正後の第１の画素データと前記補正後の第２の画素データとを前記デジタルデータ処理回路によって平均化する平均処理動作と、
を行うことを特徴とする制御方法。
【請求項１０】
放射線又は光をアナログ電気信号に変換するための画素を行列状に複数備え、複数の前記画素が少なくとも第１の画素群と第２の画素群とに分割された検出部と、前記第１の画素群に電気的に接続する第１の読出回路と前記第２の画素群に電気的に接続する第２の読出回路とを含み、前記検出部から行単位で出力されたアナログ電気信号を読み出す読出回路部と、前記第１の読出回路に電気的に接続する第１のＡ／Ｄ変換器と前記第２の読出回路に電気的に接続する第２のＡ／Ｄ変換器とを含み、前記読出回路部から出力されたアナログ電気信号をデジタルデータに変換して出力するＡ／Ｄ変換部と、前記デジタルデータを処理するデジタルデータ処理回路と、を含む信号処理部と、を含み、前記読出回路が前記Ａ／Ｄ変換器にリセット信号を出力するリセット手段を更に有する撮像装置の制御をコンピュータに実行させるためのプログラムであって、
前記第１及び第２の読出回路が所定行の画素のアナログ電気信号を読み出すための期間内に複数のリセット信号に第１の直流電位を付与して前記Ａ／Ｄ変換器に出力し、前記Ａ／Ｄ変換器が前記期間内にデジタルデータである複数の第１のリセットデータに変換し、前記期間内に前記Ａ／Ｄ変換器から出力された複数の前記第１のリセットデータを加算平均処理し、前記期間内に前記画素のアナログ電気信号に前記第１の直流電位を付与して前記Ａ／Ｄ変換器に出力し、前記Ａ／Ｄ変換器がデジタルデータである第１の画素データに変換し、前記第１の画素データと加算平均処理された複数の前記第１のリセットデータとを減算処理して補正後の第１の画素データを取得するステップと、
前記期間内に複数のリセット信号に第２の直流電位を付与して前記Ａ／Ｄ変換器に出力し、前記Ａ／Ｄ変換器が前記期間内にデジタルデータである複数の第２のリセットデータに変換し、前記期間内に前記Ａ／Ｄ変換器から出力された前記複数の第２のリセットデータを加算平均処理し、前記期間内に前記画素のアナログ電気信号に前記第２の直流電位を付与して前記Ａ／Ｄ変換器に出力し、前記Ａ／Ｄ変換器がデジタルデータである第２の画素データに変換し、前記第２の画素データと加算平均処理された複数の前記第２のリセットデータとを減算処理して補正後の第２の画素データを取得するステップと、
前記補正後の第１の画素データと前記補正後の第２の画素データとを前記デジタルデータ処理回路によって平均化するステップと、
を行う前記撮像装置の制御をコンピュータに実行させることを特徴とするプログラム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１１−８７９６９（Ｐ２０１１−８７９６９Ａ）
【公開日】平成２３年５月６日（２０１１．５．６）
【国際特許分類】
【出願番号】特願２０１１−３０６４（Ｐ２０１１−３０６４）
【出願日】平成２３年１月１１日（２０１１．１．１１）
【分割の表示】特願２００９−２４５８０５（Ｐ２００９−２４５８０５）の分割
【原出願日】平成２１年１０月２６日（２００９．１０．２６）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成２３年５月６日（２０１１．５．６）
【国際特許分類】
【出願日】平成２３年１月１１日（２０１１．１．１１）
【分割の表示】特願２００９−２４５８０５（Ｐ２００９−２４５８０５）の分割
【原出願日】平成２１年１０月２６日（２００９．１０．２６）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]