放射線撮像装置及び放射線撮像システム
【課題】 例えば、変換素子の感度を向上させることができることを課題とする。
【解決手段】 放射線撮像装置は、絶縁性基板１００上に、放射線を電荷に変換する変換素子１０１と変換素子１０１に接続されたスイッチング素子１０２とを含む画素がマトリクス状に配置された画素領域を有する。変換素子１０１は、上部電極層１１９と、下部電極層１１５と、上部電極層１１９と下部電極層１１５との間に配置された半導体層１１７とを有する。上部電極層１１９は、少なくとも半導体層１１７が配置された領域内に間隙２００を有する。
【解決手段】 放射線撮像装置は、絶縁性基板１００上に、放射線を電荷に変換する変換素子１０１と変換素子１０１に接続されたスイッチング素子１０２とを含む画素がマトリクス状に配置された画素領域を有する。変換素子１０１は、上部電極層１１９と、下部電極層１１５と、上部電極層１１９と下部電極層１１５との間に配置された半導体層１１７とを有する。上部電極層１１９は、少なくとも半導体層１１７が配置された領域内に間隙２００を有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、医療用画像診断装置、非破壊検査装置、放射線を用いた分析装置などに応用可能な放射線撮像装置及び放射線撮像システムに関する。
【背景技術】
【０００２】
放射線撮像装置は、レントゲン撮影などの静止画像を取得する一般撮影から、動画像を取得する透視撮影まで幅広く応用され始めている。放射線撮像装置には、基板上に放射線又は波長変換体からの光を電荷に変換する変換素子とスイッチ素子とを有する画素が２次元に複数配置されたセンサパネルが用いられている。特に、絶縁性基板上にアモルファスシリコン（以下「ａ−Ｓｉ」という。）等の非結晶半導体で形成された変換素子と、非結晶半導体で形成された薄膜トランジスタ（以下「ＴＦＴ」という。）とを有する画素が２次元に複数配置されたフラットパネル検出器（以下「ＦＰＤ」という。）が注目されている。
【０００３】
特許文献１は、ＰＩＮ型フォトダイオードとＴＦＴとを含む画素が２次元に複数配置されたＰＩＮ型ＦＰＤを開示している。ＰＩＮ型ＦＰＤは、基板上のＴＦＴを構成する層の上にＰＩＮ型フォトダイオードを構成する層を設けた積層構造となっている。
【０００４】
特許文献２は、ａ−Ｓｉにより形成されたＭＩＳ型フォトセンサとＴＦＴとで構成された画素が２次元に複数配置されて構成されたセンサパネルを用いたＭＩＳ型ＦＰＤを開示している。このＭＩＳ型ＦＰＤは、基板上のＴＦＴを構成する層と同一層構成によりＭＩＳ型フォトセンサを設けた平面構造となっている。
【０００５】
特許文献３は、基板上のＴＦＴを構成する層の上にＭＩＳ型フォトセンサを構成する層を設けた積層構造のＭＩＳ型ＦＰＤを開示している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特表平０７−５０２８６５号公報
【特許文献２】特開平０８−１１６０４４号公報
【特許文献３】特開２００４−０１５００２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来の放射線撮像装置では、変換素子の感度を向上させることが困難である。変換素子の感度を向上させる方法としては、変換素子の出力の向上又はノイズの低減が考えられる。一般的には、出力の向上は、変換素子の開口率の増大により達成されるが、変換素子の開口率を拡大すると、変換素子の容量が増大して、ノイズの増大につながる。一方、ノイズの低減は、変換素子の容量の低減により達成されるが、変換素子の容量を低減するには、変換素子の開口率を減少させなければならない。変換素子の開口率を減少させると出力が低下してしまう。
【０００８】
このように、変換素子の出力の向上とノイズの低減とは、トレードオフの関係にあり、変換素子の感度の更なる向上が望めない状況となっていた。
【０００９】
本発明は、上記の課題に鑑みてなされたものであり、変換素子の感度を向上させることを例示的目的とする。
【課題を解決するための手段】
【００１０】
本発明の第１の側面は、基板上に、放射線を電荷に変換する変換素子と前記変換素子に接続されたスイッチ素子とを含む画素がマトリクス状に配置された画素領域を有する放射線撮像装置に係り、前記変換素子は、第１の電極層と、第２の電極層と、前記第１の電極層と前記第２の電極層との間に配置された半導体層とを有し、前記第１の電極層は、少なくとも前記半導体層が配置された領域内に間隙を有することを特徴とする。
【００１１】
本発明の第２の側面は、放射線撮像システムに係り、上記の放射線撮像装置と、前記放射線撮像装置からの信号を処理する信号処理手段と、を備えることを特徴とする。
【発明の効果】
【００１２】
本発明によれば、例えば、変換素子の感度を向上させることができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の好適な実施の形態に係る放射線撮像装置の構成を例示的に示す平面図である。
【図２】本発明の好適な第１の実施形態に係る１画素の模式的平面図である。
【図３】図２のＸ−Ｘ’における模式的断面図である。
【図４】図２のＹ−Ｙ’における模式的断面図である。
【図５】本発明の好適な第２の実施形態に係る変換素子リペアの模式的平面図である。
【図６】本発明の好適な第３の実施形態に係る１画素の模式的平面図である。
【図７】図６のＸ−Ｘ’における模式的断面図である。
【図８】放射線撮像装置の模式的断面図である。
【図９】本発明の好適な第４の実施形態に係る１画素の模式的平面図である。
【図１０】図９のＸ−Ｘ’における模式的断面図である。
【図１１】本発明の好適な第５の実施形態に係る１画素の模式的平面図である。
【図１２】図１１のＸ−Ｘ’における模式的断面図である。
【図１３】本発明の好適な第６の実施形態と同様の積層構造における１画素センサ部の模式的平面図である。
【図１４】変換素子の下部電極の模式的平面図である。
【図１５】変換素子の上部電極の模式的平面図である。
【図１６】図１４のＸ−Ｘ’における模式的断面図である。
【図１７】本発明の好適な第７の実施形態に係る１画素の模式的平面図である。
【図１８】図１７のＸ−Ｘ’における模式的断面図である。
【図１９】図１７のＹ−Ｙ’における模式的断面図である。
【図２０】本発明の好適な第８の実施形態に係る１画素の模式的平面図である。
【図２１】図２０のＸ−Ｘ’における模式的断面図である。
【図２２】本発明の好適な第９の実施形態に係る１画素の模式的平面図である。
【図２３】図２２のＸ−Ｘ’における模式的断面図である。
【図２４】本発明の好適な第１０の実施形態に係る１画素の模式的平面図である。
【図２５】図２４のＸ−Ｘ’における模式的断面図である。
【図２６】第１０の実施形態の１画素に関して、図１３のＸ−Ｘ’における模式的断面図である。
【図２７】本発明の好適な実施の形態に係る放射線撮像装置を放射線撮像システムへ適用した場合の応用例を示す図である。
【発明を実施するための形態】
【００１４】
図１は、放射線撮像装置の構成を例示的に示す平面図である。１０１は放射線を電荷に変換する変換素子、１０２はスイッチング素子、１０３は駆動配線、１０４は信号配線、１０５はバイアス配線である。また、１０６は信号処理回路、１０７は駆動回路、１０８はＡ／Ｄ変換部、１０９はバイアス電源部である。１つの画素は、変換素子１０１とスイッチング素子１０２で構成されている。画素は、２次元に複数配置され、画素領域を構成している。
【００１５】
絶縁性基板１００としては、ガラス基板、石英基板、プラスチック基板などの絶縁性の基板が好適に用いられる。変換素子１０１としては、例えば、光電変換素子が好適に用いられる。光電変換素子は、放射線を光電変換素子で感知可能な波長帯域の光に変換する波長変換体と組み合わせて用いられる。このような光電変換素子としては、例えば、ＭＩＳ型光電変換素子及びＰＩＮ型光電変換素子を用いることができる。ＭＩＳ型光電変換素子及びＰＩＮ型光電変換素子は、例えば、ａ−Ｓｉを用いて形成されることが好ましい。また、他の変換素子１０１としては、放射線を直接電荷に変換可能な直接型変換素子を用いてもよい。このような直接型変換素子としては、例えば、アモルファスセレン、ガリウム砒素、ガリウムリン、ヨウ化鉛、ヨウ化水銀、ＣｄＴｅ、ＣｄＺｎＴｅのいずれかを用いて形成された変換素子が挙げられる。なお、第１〜第６の実施形態では、ＭＩＳ型光電変換素子を適用した例について説明し、第７〜第１１の実施形態では、ＰＩＮ型光電変換素子を適用した例について説明するが、これらの例のみに限定されない。
【００１６】
スイッチング素子１０２としては、例えば、薄膜トランジスタ（ＴＦＴ）を用いることができる。薄膜トランジスタ（ＴＦＴ）は、ａ−Ｓｉを用いて形成されることが好ましい。
【００１７】
駆動配線１０３は、行方向に配列された複数のスイッチング素子１０２のゲート電極に接続され、駆動回路１０７からの駆動信号をスイッチング素子１０２に印加するための配線である。信号配線１０４は、列方向に配列された複数のスイッチング素子１０２のソース電極又はドレイン電極に接続され、変換素子１０１で発生しスイッチング素子１０２で転送された信号電荷を信号処理回路１０６に伝送するためのものである。複数の画素から並列的に転送された信号電荷は、信号処理回路１０６により直列信号に変換され、Ａ／Ｄ変換部１０８によってアナログ信号からデジタル信号に変換されて出力される。バイアス電源部１０９は、変換素子１０１が光電変換するためのバイアスと、変換素子１０１を初期状態にするためのバイアスとを供給するよう構成され、変換素子１０１の一方の電極にバイアス配線１０５を介して接続されている。
【００１８】
上記の放射線撮像装置には様々なノイズが発生しうる。例えば、ショットノイズ、ｋＴＣノイズ、信号配線ノイズ、ＩＣノイズ、ゲート配線ノイズなどが挙げられる。ショットノイズは、センサ開口率の平方根に比例するノイズである。ｋＴＣノイズは、変換素子の容量の平方根に比例するノイズである。信号配線ノイズは、配線抵抗の平方根及び配線寄生容量に比例する配線ノイズである。ＩＣノイズは、信号配線の寄生容量に比例するノイズである。そして、ゲート配線ノイズは、配線抵抗の平方根に比例する配線ノイズである。この中で、ｋＴＣノイズ及び信号配線ノイズが支配的であり、これらのノイズを低減するためには、変換素子の容量を低減させることが有効である。
【００１９】
本発明者らは、変換素子の容量が概ね上下電極の重なり部分で形成されることに注目し、上下電極が重ならない部分の電界の広がりを考慮することにより、変換素子としての出力を確保しながら変換素子の上下電極の重なり部分を小さくする構成を見出した。この構成によれば、変換素子の開口率を減少させることなく、変換素子の容量を小さくすることが可能である。
【００２０】
以下、本発明の好適な実施の形態に係る放射線撮像装置について図を用いて詳しく説明する。なお、本明細書では、可視光等の電磁波やＸ線、α線、β線、γ線なども、放射線に含まれるものとする。
［第１の実施形態］
図２は、本発明の好適な第１の実施形態に係る放射線撮像装置に配置された１画素の構成例を説明するための模式的平面図である。図２に示すように、１つの画素は、変換素子１０１とスイッチング素子１０２により構成されている。駆動配線１０３は、スイッチング素子１０２のゲート電極に接続されている。信号配線１０４は、スイッチング素子１０２のソース電極１１４ａに接続されている。変換素子１０１の上部電極層１１９は、バイアス配線１０５に接続された複数の帯状の電極１１９ａ、ｂ、…に分割された構成を持つ。これにより、上部電極層１１９には、オーミックコンタクト層としての不純物半導体層１１８が存在しない間隙２００が存在する。
【００２１】
図３は、図２のＸ−Ｘ’における模式的断面図であり、図４は図２のＹ−Ｙ’における模式的断面図である。以下、図３及び図４を用いて本実施形態における画素の構成及びその形成法を順を追って説明する。
【００２２】
まず、絶縁性基板１００上に、スイッチング素子１０２のゲート電極１１０と、変換素子１０１の下部電極層１１５とを形成する。次いで、スイッチング素子１０２のゲート絶縁膜となる第１の絶縁層１１１と、変換素子１０１の絶縁層となる第２の絶縁層１１６とを形成する。次いで、スイッチング素子１０２の活性層となる第１の半導体層１１２と、変換素子１０１の変換層となる第２の半導体層１１７とを形成する。図３では、第１の半導体層１１２を第２の半導体層１１７よりも薄くしているが、第２の半導体層１１７と同程度の厚さのままにしてもよい。その後、スイッチング素子１０２のオーミックコンタクト層となる第１の不純物半導体層１１３と、変換素子１０１の第２の不純物半導体層１１８とが形成される。そして、バイアス配線１０５と、スイッチング素子１０２のソース電極１１４ａ及びドレイン電極１１４ｂを形成し、第１の不純物半導体層１１３をエッチングしてチャネル部を構成している。その後、変換素子１０１の上部電極層（透明電極層）１１９、保護層１２０、波長変換体（不図示）が順次形成される。変換素子１０１は、１１５〜１１９によって構成され、スイッチング素子１０２は、１１０〜１１４ａ、１１４ｂによって構成される。
【００２３】
本実施形態では、上部電極層１１９は、少なくとも第２の半導体層１１７が配置された領域内に間隙２００を有し、複数の電極が分割されて領域内に分散して構成された電極群１１９ａ、ｂ、…を含む。電極群１１９ａ、ｂ、…はそれぞれバイアス配線１０５と電気的に接続されている。間隙２００の幅は、電極群１１９ａ、ｂ、…からの電界の広がりにより第２の半導体層１１７で光電変換により生じるキャリアを捕獲可能な範囲内であればよい。第２の半導体層１１７の膜厚や不純物濃度などにも依存するが、間隙２００は、電極群１１９ａ、ｂ、…の各々の端部から５μｍの領域内に含まれることが好ましい。すなわち、間隙２００の幅は、電界の広がりから、１０μｍ程度であることが好ましい。間隙２００は、この範囲内で形成されればよく、その形状は特に限定されない。例えば、多角形、円形、楕円形、不定形など任意の形状をとることができる。なお、上記の間隙２００の構成は、後述する第２〜第１１の実施形態についても同様に適用されうる。変換素子１０１の容量は、概ね変換素子１０１の上下電極の重なり面積で決定されるため、本実施形態の変換素子は、従来の変換素子と比較すると、容量が低減された構造となっており、変換素子の容量に起因するノイズが低減される。
【００２４】
また、変換素子の感度は、いくつの要因により決定されるが、例えば、変換素子の半導体層への入射光量により決定される。本実施形態に係る放射線撮像装置では、間隙２００、即ち、変換素子１０１の不純物半導体層１１８が除去されて、不純物半導体層での出力に寄与しない光吸収などの無駄な光吸収が無い領域が存在するため、変換素子の光利用効率が高まり、高い感度を得ることができる。
【００２５】
また、本実施形態によれば、変換素子の容量を低減することができるため、変換素子に接続するスイッチ素子のサイズが小さくて済み、変換素子の開口率を上げることができる。また、変換素子の上下電極の重なり面積が低減され、変換素子の開口率の増大に伴う変換素子の容量の増加を抑えることによって、感度の低下を防ぐことができる。また、スイッチ素子のサイズが小さくて済むため、スイッチング素子１０２のゲート電極１１０とソース電極１１４ａとの間の重なり容量が減少し、それによって、信号配線１０４の寄生容量が低減され、更にノイズが低減される。
［第２の実施形態］
図５は、本発明の好適な第２の実施形態に係る放射線撮像装置に配置された１画素の構成例を説明するための模式的平面図である。なお、第１の実施形態と同様の構成要素には、同一の符号を付している。Ｐはショートの原因となる異物を示す。Ｒは変換素子１０１の上部電極層１１９及び不純物半導体層１１８の一部が除去された領域を示す。本実施形態は、変換素子の上部電極層１１９と下部電極層１１５との間でショートが発生した場合に、ショートが発生した部分に対応する上部電極層１１９を切断することを特徴とする。これによって、上部電極層１１９と下部電極層１１５との間のショートをリペアし、無欠陥基板を安価に作成することができる。この場合、変換素子の出力は多少低下するが、出力補正などにより出力低下を補うことができる。
［第３の実施形態］
図６は、本発明の好適な第３の実施形態に係る１画素の模式的平面図である。なお、第１の実施形態と同様の構成要素には、同一の符号を付している。
【００２６】
図６のＸ−Ｘ’における模式的断面図を図７に示す。１１５は変換素子１０１の下部電極層、１１６は変換素子１０１の絶縁層となる第２の絶縁層、１１７は変換素子１０１の光電変換層となる第２の半導体層である。また、１１８は変換素子１０１の第２の不純物半導体層、１１９は変換素子１０１の上部電極層（透明電極層）である。変換素子１０１は、１１６〜１１９によって構成されている。１２０は保護層であり、保護層１２０上に波長変換体（不図示）が積層されている。
【００２７】
本実施形態では、変換素子１０１の下部電極層１１５は、少なくとも第２の半導体層１１７が配置された領域内にスリット６００が形成された、櫛歯型の電極構造を有している。各櫛歯は１０μｍ程度の間隔を有しており、基本的には、コンタクトホールを介して、スイッチング素子１０２のソース電極１１４ａ、或いは、ドレイン電極１１４ｂの一方に接続されている。第１の実施形態と同様、変換素子１０１の容量は概ねセンサ上下電極の重なり面積で決定されるため、従来の変換素子と比較して容量が低減された構造となっており、変換素子の容量に起因するノイズが低減される。また、変換素子の容量の低減により、スイッチング素子のサイズを縮小することができ、その結果、変換素子の開口率を更に上げることができる。
【００２８】
一般に、非晶質シリコン（以下「ａ−Ｓｉ」という。）を用いた変換素子は、長時間のバイアス印加により。センサ特性の劣化を誘発する場合がある。そのため、撮影時以外は零電位バイアスを印加して、長時間使用による変動を低減する場合がある。一方、撮影時にのみ所定のバイアス印加が行われると、ａ−Ｓｉ材料の欠陥等による不要な電流が発生し、感度を低下させる場合もある。
【００２９】
そこで、所定のバイアス印加後、数１０秒待機することで、この現象を低減させることは可能であるが、実際の装置稼動においては即時性を考え、読み込み動作前に光照射を行い、直ちに、画像読み込みが可能となる駆動方法により、即時読み込みを可能としている。
【００３０】
図８は、本実施形態に係る放射線撮像装置の模式的断面図である。８０１はセンサ基板、８０２は光源、８０３は放射線源、８０４は検体である。センサ基板８０１は、絶縁性基板８１０上に２次元に画素８１１が複数配列されており、その上部には放射線を波長変換する波長変換体８１２が配置されている。検体８０４を通過した放射線は、波長変換体８１２で可視光８１３に変換され、画素８１１に入射する。一方、光源８０２は、光源基板８１４上に２次元にＬＥＤ８１５が複数配置されており、センサ基板８０１の裏面に配置される。光源８０２より照射された光８１６はセンサ基板８０１の裏面より画素８１１に入射する。
【００３１】
以上のように、センサ基板の裏面より光入射を行う場合には、本実施形態のように変換素子の下部電極層に間隙を有している構造とすれば、効率良く変換素子に光を入射することが可能となる。その結果、光源の小型化が可能となり、小型、軽量の装置を可能となる。但し、変換素子の下部電極層の加工形状は、変換素子の上下間のショートの原因となるため、精度の高いテーパーコントロールが必要である。
［第４の実施形態］
図９（ａ）、（ｂ）は、本発明の好適な第４の実施形態に係る１画素の模式的平面図である。図９（ａ）は下部電極層側を、図９（ｂ）は上部電極層側をそれぞれ示している。なお、第１の実施形態と同様の構成要素には、同一の符号を付している。
【００３２】
図９のＸ−Ｘ’における模式的断面図を図１０に示す。１１５は変換素子１０１の下部電極層、１１６は変換素子１０１の絶縁層となる第２の絶縁層、１１７は変換素子１０１の光電変換層となる第２の半導体層である。また、１１８は変換素子１０１の第２の不純物半導体層、１１９は変換素子１０１の上部電極層（透明電極層）である。変換素子１０１は、１１６〜１１９によって構成されている。１２０は保護層であり、保護層１２０上に波長変換体（不図示）が積層されている。
【００３３】
変換素子１０１の上部電極層１１９が配置されていない領域Ａ（間隙２００）の下方には、変換素子１０１の下部電極層１１５が配置されている。逆に、変換素子１０１の下部電極層１１５が配置されていない領域Ｂ（スリット６００）の上方には、変換素子１０１の上部電極層１１９が配置されている。また、変換素子１０１の上部電極層１１９及び下部電極層１１５は、隙間無く重なるように配置されている。これは、隙間がある場合、電界の広がりが十分に起こらず、光電変換されて発生したキャリアのドリフトがスムーズに行われないためである。夫々の変換素子１０１の電極の隙間（間隙２００及びスリット６００の幅）は、上述の実施形態と同様に１０μｍ程度である。また、図９のＹ−Ｙ’における模式的断面図は、上述の変換素子の上下間電極の重なり部分であり、第１の実施形態の図３と同様となる。
［第５の実施形態］
図１１は、本発明の好適な第５の実施形態に係る１画素の模式的平面図である。なお、第１の実施形態と同様の構成要素には、同一の符号を付している。
【００３４】
図１１のＸ−Ｘ’における模式的断面図を図１２に示す。１００は絶縁性基板、１１０はスイッチング素子１０２のゲート電極、１１１はスイッチング素子１０２のゲート絶縁膜となる第１の絶縁層、１１２はスイッチング素子１０２の活性層となる第１の半導体層である。また、１１３はスイッチング素子１０２のオーミックコンタクト層となる第１の不純物半導体層、１１４はスイッチング素子１０２のソース電極１１４ａ又はドレイン電極１１４ｂである。また、１３０はスイッチング素子１０２のチャネル保護層、１３１は第１の層間絶縁層、１３２は第２の層間絶縁層である。
【００３５】
１１５は変換素子１０１の下部電極層、１１６は変換素子１０１の絶縁層となる第２の絶縁層、１１７は変換素子１０１の光電変換層となる第２の半導体層である。また、１１８は変換素子１０１の第２の不純物半導体層、１１９は変換素子１０１の上部電極層（透明電極層）である。これら１１６〜１１９によって変換素子１０１が構成されている。１２０は保護層であり、保護層１２０上に波長変換体（不図示）が積層されている。上部電極層１１９は、少なくとも第２の半導体層１１７が配置された領域内に間隙２００を有する電極１１９を含む。
【００３６】
本実施形態は、スイッチング素子１０２のアレイ上に層間絶縁膜を介して、変換素子１０１を積層配置したものである。変換素子１０１の下部電極層１１５はコンタクトホールを介してスイッチング素子１０２のソース電極１１４ａ或いはドレイン電極１１４ｂに接続されており、変換素子１０１の上部電極層１１９は１０μｍ角程度の間隙２００がくり抜かれた形状となっている。
［第６の実施形態］
図１３は、本発明の好適な第５の実施形態と同様の積層構造における１画素センサ部の模式的平面図である。図１４は、変換素子１０１の下部電極層の模式的平面図、図１５は、変換素子１０１の上部電極層の模式的平面図である。図中、黒部は電極が存在している領域であり、重ね合わせた状態が図１３となる。図１３より明らかな様に、変換素子１０１の上部電極層及び下部電極層は、隙間無く重なるように配置されている。これは、隙間がある場合、電界の広がりが十分に起こらず、光電変換され、発生したキャリアのドリフトがスムーズに行われない問題が起こるためである。
【００３７】
図１３のＸ−Ｘ’における模式的断面図を図１６に示す。１００は絶縁性基板、１１０はスイッチング素子１０２のゲート電極、１１１はスイッチング素子１０２のゲート絶縁膜となる第１の絶縁層、１１２はスイッチング素子１０２の活性層となる第１の半導体層である。また、１１３はスイッチング素子１０２のオーミックコンタクト層となる第１の不純物半導体層、１１４はスイッチング素子１０２のソース電極１１４ａ又はドレイン電極１１４ｂである。また、１３０はスイッチング素子１０２のチャネル保護層、１３１は第１の層間絶縁層、１３２は第２の層間絶縁層である。
【００３８】
１１５は変換素子１０１の下部電極層、１１６は変換素子１０１の絶縁層となる第２の絶縁層、１１７は変換素子１０１の光電変換層となる第２の半導体層である。また、１１８は変換素子１０１の第２の不純物半導体層、１１９は変換素子１０１の上部電極層（透明電極層）である。変換素子１０１は、１１６〜１１９によって構成されている。１２０は保護層であり、保護層１２０上に波長変換体（不図示）が積層されている。
［第７の実施形態］
図１７は、本発明の好適な第７の実施形態の１画素の模式的平面図である。なお、本願の画素も図１に示すように構成された放射線撮像装置に適用されうる。
【００３９】
図１７のＸ−Ｘ’における模式的断面図を図１８に示す。２１５は変換素子２０１の下部電極層、２１６は変換素子２０１の第１の不純物半導体層、２１７は変換素子２０１の光電変換層となる第２の半導体層、２１８は変換素子２０１の第２の不純物半導体層、２１９は変換素子２０１の上部電極層（透明電極層）である。変換素子２０１は、２１６〜２１９によって構成されるＰＩＮ型光電変換素子である。２２０は保護層であり、保護層２２０上に波長変換体（不図示）が積層されている。
【００４０】
図１７のＹ−Ｙ’における模式的断面図を図１９に示す。２１０はスイッチング素子２０２のゲート電極、２１１はスイッチング素子２０２のゲート絶縁膜となる第１の絶縁層、２１２はスイッチング素子２０２の活性層となる第１の半導体層である。また、２１３はスイッチング素子２０２のオーミックコンタクト層となる第１の不純物半導体層、２１４ａはスイッチング素子２０２のソース電極であり、２１４ｂはスイッチング素子２０２のドレイン電極である。また、２１５はスイッチング素子２０２のソース電極２１４ａ又はドレイン電極２１４ｂでもある変換素子２０１の下部電極層、２１６は変換素子２０１の絶縁層となる第２の絶縁層である。また、２１７は変換素子２０１の光電変換層となる第２の半導体層、２１８は変換素子２０１の第２の不純物半導体層、２１９は変換素子２０１の上部電極層（透明電極層）である。変換素子２０１は、２１６〜２１９によって構成され、バイアス配線２０５と上部電極層２１９が接続されて変換素子２０１の上部電極層を構成している。２２０は保護層であり、保護層２２０上に波長変換体（不図示）が積層されている。
【００４１】
本実施形態では、上部電極層２１９は、少なくとも第２の半導体層２１７が配置された領域内に間隙２００を有し、バイアス配線２０５に接続され、複数の帯状の電極で構成された電極群２１９ａ、ｂ、…を含む。電極群２１９ａ、ｂ、…は、複数の帯状の電極が分割されて領域内に分散して構成されており、それぞれバイアス配線２０５と電気的に接続されている。間隙２００には、第２の不純物半導体層２１８が存在しない。開口部２００の幅は、電界の広がりから１０μ程度であることが好ましい。変換素子２０１の容量は概ね変換素子２０１の上下電極の重なり面積で決定されるため、従来に比較して変換素子２０１の容量が低減されている構造となる。即ち、変換素子２０１の容量に関わるノイズの低減が可能となる。
【００４２】
一方、変換素子２０１の感度は変換素子２０１の開口率で概ね決まるため、間隙２００、即ち、センサ素子の第２の不純物半導体層２１８が除去され、無駄な光吸収が無い領域があるため、出力は改善される。また、変換素子２０１の容量の低減により、スイッチング素子２０２のサイズが縮小され、その結果、変換素子２０１の開口率を更に上げることが可能となる。また、図５に示したように、変換素子２０１の上下間ショートが発生した場合、対応する変換素子２０１の上部電極層を切断することにより上下ショートをリペアすることができる。
［第８の実施形態］
図２０は、本発明の好適な第８の実施形態に係る１画素の模式的平面図である。なお、第７の実施形態と同様の構成要素には、同一の符号を付している。
【００４３】
図２０のＸ−Ｘ’における模式的断面図を図２１に示す。２１５は変換素子２０１の下部電極層、２１６は変換素子２０１の第１の不純物半導体層、２１７は変換素子２０１の光電変換層となる第２の半導体層、２１８は変換素子２０１の第２の不純物半導体層、２１９は変換素子２０１の上部電極層（透明電極層）である。変換素子２０１は、２１６〜２１９によって構成されている。２２０は保護層であり、保護層２２０上に波長変換体（不図示）が積層されている。
【００４４】
本実施形態では、変換素子２０１の下部電極層２１５は、少なくとも第２の半導体層２１７が配置された領域内にスリット６００が形成された、櫛歯型の電極構造を有している。各櫛歯は１０μｍ程度の間隔を有している。変換素子２０１の容量は概ね変換素子２０１の上下電極の重なり面積で決定されるため、従来に比較して容量が低減されている構造となる。即ち、変換素子２０１の容量に関わるノイズの低減が可能となる。また、変換素子２０１の容量の低減は、スイッチング素子２０２のサイズを縮小でき、その結果、変換素子２０１の開口率を更に上げることが可能となる。
【００４５】
なお、本実施形態においても、ａ−Ｓｉを用いた変換素子の場合、図８に示すようにセンサ基板の裏面より光入射を行うよう構成し、効率良く変換素子に光を入射することが可能である。
［第９の実施形態］
図２２は、本発明の好適な第９の実施形態に係る１画素の模式的平面図である。図２２（ａ）は下部電極層側を、図２２（ｂ）は上部電極層側をそれぞれ示している。なお、第７の実施形態と同様の構成要素には、同一の符号を付している。
【００４６】
図２２のＸ−Ｘ’における模式的断面図を図２３に示す。２１５は変換素子２０１の下部電極層、２１６は変換素子２０１の第１の不純物半導体層、２１７は変換素子２０１の光電変換層となる第２の半導体層、２１８は変換素子２０１の第２の不純物半導体層、２１９は変換素子２０１の上部電極層（透明電極層）である。変換素子２０１は、２１６〜２１９によって構成されている。２２０は保護層であり、保護層２２０上に波長変換体（不図示）が積層されている。
【００４７】
変換素子２０１の上部電極層が配置されていない領域Ａ（間隙２００）の下方には、変換素子２０１の下部電極層が配置されている。逆に、変換素子２０１の下部電極層が配置されていない領域Ｂ（スリット６００）の上方には、変換素子２０１の上部電極層が配置されている。また、変換素子２０１の上部電極層及び下部電極は、隙間無く重なるように配置されている。これは、隙間がある場合、電界の広がりが十分に起こらず、光電変換され、発生したキャリアのドリフトがスムーズに行われない問題が起こるためである。夫々のセンサ電極の隙間は、上述の実施形態と同様に１０μｍ程度である。また、図２２のＹ−Ｙ’における模式的断面図は、上述の変換素子２０１の上下間電極の重なり部分であり、第７の実施形態の図１８と同様となる。
［第１０の実施形態］
図２４は、本発明の好適な第１０の実施形態に係る１画素の模式的平面図である。なお、第７の実施形態と同様の構成要素には、同一の符号を付している。
【００４８】
図２４のＸ−Ｘ’における模式的断面図を図２５に示す。２００は絶縁性基板、２１０はスイッチング素子２０２のゲート電極、２１１はスイッチング素子２０２のゲート絶縁膜となる第１の絶縁層、２１２はスイッチング素子２０２の活性層となる第１の半導体層である。また、２１３はスイッチング素子２０２のオーミックコンタクト層となる第１の不純物半導体層、２１４はスイッチング素子２０２のソース電極２１４ａ又はドレイン電極２１４ｂである。また、２３０はスイッチング素子２０２のチャネル保護層、２３１は第１の層間絶縁層、２３２は第２の層間絶縁層である。
【００４９】
２１５は変換素子２０１の下部電極層、２１６は変換素子２０１の第１の不純物半導体層、２１７は変換素子２０１の光電変換層となる第２の半導体層である。また、２１８は変換素子２０１の第２の不純物半導体層、２１９は変換素子２０１の上部電極層（透明電極層）である。変換素子２０１は、ＰＩＮ型光電変換素子であり、２１６〜２１９によって構成されている。２２０は保護層であり、保護層２２０上に波長変換体（不図示）が積層されている。上部電極層２１９は、少なくとも第２の半導体層２１７が配置された領域内に間隙２００を有する電極２１９を含む。
【００５０】
本実施形態では、スイッチング素子２０２のアレイ上に平坦化された層間絶縁膜を介して、変換素子２０１が積層配置されている。下部電極層２１５はコンタクトホールを介してスイッチング素子２０２のソース電極２１４ａ或いはドレイン電極２１４ｂに接続されており、上部電極層２１９は１０μｍ角程度の間隙２００がくり抜かれた形状となっている。
［第１１の実施形態］
第１０の実施形態と同様の積層構造における１画素の模式的平面図は、図１３と同様である。また、変換素子１０１の下部電極層は図１４と同様であり、変換素子１０１の上部電極層は図１５と同様である。
【００５１】
本実施形態においても、ＰＩＮ型光電変換素子で構成された変換素子２０１の上部電極層及び下部電極層が、隙間無く重なるように配置される。これは、隙間がある場合、電界の広がりが十分に起こらず、光電変換され、発生したキャリアのドリフトがスムーズに行われない問題が起こるためである。
【００５２】
第１０の実施形態の１画素に関して、図１３のＸ−Ｘ’における模式的断面図と同様な位置での断面図を図２６に示す。２００は絶縁性基板、２１０はスイッチング素子２０２のゲート電極、２１１はスイッチング素子２０２のゲート絶縁膜となる第１の絶縁層、２１２はスイッチング素子２０２の活性層となる第１の半導体層である。また、２１３はスイッチング素子２０２のオーミックコンタクト層となる第１の不純物半導体層、２１４はスイッチング素子２０２のソース電極２１４ａ又はドレイン電極２１４ｂである。また、２３０はスイッチング素子２０２のチャネル保護層、２３１は第１の層間絶縁層、２３２は第２の層間絶縁層である。
【００５３】
２１５は変換素子２０１の下部電極、２１６は変換素子２０１の第１の不純物半導体層、２１７は変換素子２０１の光電変換層となる第２の半導体層、２１８は変換素子２０１の第２の不純物半導体層、２１９は変換素子２０１の上部電極層（透明電極層）である。変換素子２０１は、２１６〜２１９によって構成されている。２２０は保護層であり、保護層２２０上に波長変換体（不図示）が積層されている。
［応用例］
図２７は、本発明の好適な実施の形態に係る放射線撮像装置を放射線撮像システムへ適用した場合の応用例を示す図である。
【００５４】
放射線チューブ３００１で発生した放射線３００２は、被験者（患者など）３００３の胸部などの体の部位３００４を透過し、シンチレーター（蛍光体）を上部に実装した放射線撮像装置３０００に入射する。この入射した放射線３００２には被験者３００３の体内部の情報が含まれている。放射線撮像装置３０００では、放射線３００２の入射に対応してシンチレーターが発光し、これを光電変換して電気的情報を得る。また、放射線撮像装置３０００では、放射線３００２を直接電荷に変換して、電気的情報を得てもよい。この情報はデジタルに変換され、信号処理手段としてのイメージプロセッサ３００５により画像処理されて、制御室の表示手段としてのディスプレイ３００６に表示される。
【００５５】
また、この情報は、無線又は電話回線などの有線等の伝送手段３００７により遠隔地へ転送することができる。これによって、別の場所のドクタールーム等に設置された、表示手段としてのディスプレイ３００８に表示するか、或いは、記憶手段としてのフィルムプロセッサ３００９により光ディスク等の記録媒体に保存することができる。これによって、遠隔地の医師が診断することも可能である。また、フィルムプロセッサ３００９は、印刷手段としてのレーザプリンタ３０１１に接続され、伝送手段３００７により伝送された情報をフィルム等の記録媒体３０１０に記録することができる。
【００５６】
以上のように、本発明の好適な実施の形態によれば、変換素子の開口率を減少させることなく、容量を格段に低減できるため、容量に起因するｋＴＣノイズなどの低減が可能となる。更に、センサ容量が低減されるため転送速度を改善できる。その結果、スイッチ素子の小型化が可能となり、センサ開口率を向上させることができる上に、スイッチング素子のゲート・ソース間の重なり容量が減少することにより信号線寄生容量が低減され、更に、ノイズが低減される。
【００５７】
また、直接、半導体層に入射する光を増大させることもでき入射光量を向上させ、或いは、動画駆動における、光リセットなどの裏面からの光入射などが容易になると言った様々な効果がある。
【符号の説明】
【００５８】
１００ 基板
１０１ 変換素子
１０２ スイッチ素子
１１５ 第２の電極層
１１９ 第１の電極層
１１９ａ、ｂ、… 電極群
２００ 間隙
【技術分野】
【０００１】
本発明は、医療用画像診断装置、非破壊検査装置、放射線を用いた分析装置などに応用可能な放射線撮像装置及び放射線撮像システムに関する。
【背景技術】
【０００２】
放射線撮像装置は、レントゲン撮影などの静止画像を取得する一般撮影から、動画像を取得する透視撮影まで幅広く応用され始めている。放射線撮像装置には、基板上に放射線又は波長変換体からの光を電荷に変換する変換素子とスイッチ素子とを有する画素が２次元に複数配置されたセンサパネルが用いられている。特に、絶縁性基板上にアモルファスシリコン（以下「ａ−Ｓｉ」という。）等の非結晶半導体で形成された変換素子と、非結晶半導体で形成された薄膜トランジスタ（以下「ＴＦＴ」という。）とを有する画素が２次元に複数配置されたフラットパネル検出器（以下「ＦＰＤ」という。）が注目されている。
【０００３】
特許文献１は、ＰＩＮ型フォトダイオードとＴＦＴとを含む画素が２次元に複数配置されたＰＩＮ型ＦＰＤを開示している。ＰＩＮ型ＦＰＤは、基板上のＴＦＴを構成する層の上にＰＩＮ型フォトダイオードを構成する層を設けた積層構造となっている。
【０００４】
特許文献２は、ａ−Ｓｉにより形成されたＭＩＳ型フォトセンサとＴＦＴとで構成された画素が２次元に複数配置されて構成されたセンサパネルを用いたＭＩＳ型ＦＰＤを開示している。このＭＩＳ型ＦＰＤは、基板上のＴＦＴを構成する層と同一層構成によりＭＩＳ型フォトセンサを設けた平面構造となっている。
【０００５】
特許文献３は、基板上のＴＦＴを構成する層の上にＭＩＳ型フォトセンサを構成する層を設けた積層構造のＭＩＳ型ＦＰＤを開示している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特表平０７−５０２８６５号公報
【特許文献２】特開平０８−１１６０４４号公報
【特許文献３】特開２００４−０１５００２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来の放射線撮像装置では、変換素子の感度を向上させることが困難である。変換素子の感度を向上させる方法としては、変換素子の出力の向上又はノイズの低減が考えられる。一般的には、出力の向上は、変換素子の開口率の増大により達成されるが、変換素子の開口率を拡大すると、変換素子の容量が増大して、ノイズの増大につながる。一方、ノイズの低減は、変換素子の容量の低減により達成されるが、変換素子の容量を低減するには、変換素子の開口率を減少させなければならない。変換素子の開口率を減少させると出力が低下してしまう。
【０００８】
このように、変換素子の出力の向上とノイズの低減とは、トレードオフの関係にあり、変換素子の感度の更なる向上が望めない状況となっていた。
【０００９】
本発明は、上記の課題に鑑みてなされたものであり、変換素子の感度を向上させることを例示的目的とする。
【課題を解決するための手段】
【００１０】
本発明の第１の側面は、基板上に、放射線を電荷に変換する変換素子と前記変換素子に接続されたスイッチ素子とを含む画素がマトリクス状に配置された画素領域を有する放射線撮像装置に係り、前記変換素子は、第１の電極層と、第２の電極層と、前記第１の電極層と前記第２の電極層との間に配置された半導体層とを有し、前記第１の電極層は、少なくとも前記半導体層が配置された領域内に間隙を有することを特徴とする。
【００１１】
本発明の第２の側面は、放射線撮像システムに係り、上記の放射線撮像装置と、前記放射線撮像装置からの信号を処理する信号処理手段と、を備えることを特徴とする。
【発明の効果】
【００１２】
本発明によれば、例えば、変換素子の感度を向上させることができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の好適な実施の形態に係る放射線撮像装置の構成を例示的に示す平面図である。
【図２】本発明の好適な第１の実施形態に係る１画素の模式的平面図である。
【図３】図２のＸ−Ｘ’における模式的断面図である。
【図４】図２のＹ−Ｙ’における模式的断面図である。
【図５】本発明の好適な第２の実施形態に係る変換素子リペアの模式的平面図である。
【図６】本発明の好適な第３の実施形態に係る１画素の模式的平面図である。
【図７】図６のＸ−Ｘ’における模式的断面図である。
【図８】放射線撮像装置の模式的断面図である。
【図９】本発明の好適な第４の実施形態に係る１画素の模式的平面図である。
【図１０】図９のＸ−Ｘ’における模式的断面図である。
【図１１】本発明の好適な第５の実施形態に係る１画素の模式的平面図である。
【図１２】図１１のＸ−Ｘ’における模式的断面図である。
【図１３】本発明の好適な第６の実施形態と同様の積層構造における１画素センサ部の模式的平面図である。
【図１４】変換素子の下部電極の模式的平面図である。
【図１５】変換素子の上部電極の模式的平面図である。
【図１６】図１４のＸ−Ｘ’における模式的断面図である。
【図１７】本発明の好適な第７の実施形態に係る１画素の模式的平面図である。
【図１８】図１７のＸ−Ｘ’における模式的断面図である。
【図１９】図１７のＹ−Ｙ’における模式的断面図である。
【図２０】本発明の好適な第８の実施形態に係る１画素の模式的平面図である。
【図２１】図２０のＸ−Ｘ’における模式的断面図である。
【図２２】本発明の好適な第９の実施形態に係る１画素の模式的平面図である。
【図２３】図２２のＸ−Ｘ’における模式的断面図である。
【図２４】本発明の好適な第１０の実施形態に係る１画素の模式的平面図である。
【図２５】図２４のＸ−Ｘ’における模式的断面図である。
【図２６】第１０の実施形態の１画素に関して、図１３のＸ−Ｘ’における模式的断面図である。
【図２７】本発明の好適な実施の形態に係る放射線撮像装置を放射線撮像システムへ適用した場合の応用例を示す図である。
【発明を実施するための形態】
【００１４】
図１は、放射線撮像装置の構成を例示的に示す平面図である。１０１は放射線を電荷に変換する変換素子、１０２はスイッチング素子、１０３は駆動配線、１０４は信号配線、１０５はバイアス配線である。また、１０６は信号処理回路、１０７は駆動回路、１０８はＡ／Ｄ変換部、１０９はバイアス電源部である。１つの画素は、変換素子１０１とスイッチング素子１０２で構成されている。画素は、２次元に複数配置され、画素領域を構成している。
【００１５】
絶縁性基板１００としては、ガラス基板、石英基板、プラスチック基板などの絶縁性の基板が好適に用いられる。変換素子１０１としては、例えば、光電変換素子が好適に用いられる。光電変換素子は、放射線を光電変換素子で感知可能な波長帯域の光に変換する波長変換体と組み合わせて用いられる。このような光電変換素子としては、例えば、ＭＩＳ型光電変換素子及びＰＩＮ型光電変換素子を用いることができる。ＭＩＳ型光電変換素子及びＰＩＮ型光電変換素子は、例えば、ａ−Ｓｉを用いて形成されることが好ましい。また、他の変換素子１０１としては、放射線を直接電荷に変換可能な直接型変換素子を用いてもよい。このような直接型変換素子としては、例えば、アモルファスセレン、ガリウム砒素、ガリウムリン、ヨウ化鉛、ヨウ化水銀、ＣｄＴｅ、ＣｄＺｎＴｅのいずれかを用いて形成された変換素子が挙げられる。なお、第１〜第６の実施形態では、ＭＩＳ型光電変換素子を適用した例について説明し、第７〜第１１の実施形態では、ＰＩＮ型光電変換素子を適用した例について説明するが、これらの例のみに限定されない。
【００１６】
スイッチング素子１０２としては、例えば、薄膜トランジスタ（ＴＦＴ）を用いることができる。薄膜トランジスタ（ＴＦＴ）は、ａ−Ｓｉを用いて形成されることが好ましい。
【００１７】
駆動配線１０３は、行方向に配列された複数のスイッチング素子１０２のゲート電極に接続され、駆動回路１０７からの駆動信号をスイッチング素子１０２に印加するための配線である。信号配線１０４は、列方向に配列された複数のスイッチング素子１０２のソース電極又はドレイン電極に接続され、変換素子１０１で発生しスイッチング素子１０２で転送された信号電荷を信号処理回路１０６に伝送するためのものである。複数の画素から並列的に転送された信号電荷は、信号処理回路１０６により直列信号に変換され、Ａ／Ｄ変換部１０８によってアナログ信号からデジタル信号に変換されて出力される。バイアス電源部１０９は、変換素子１０１が光電変換するためのバイアスと、変換素子１０１を初期状態にするためのバイアスとを供給するよう構成され、変換素子１０１の一方の電極にバイアス配線１０５を介して接続されている。
【００１８】
上記の放射線撮像装置には様々なノイズが発生しうる。例えば、ショットノイズ、ｋＴＣノイズ、信号配線ノイズ、ＩＣノイズ、ゲート配線ノイズなどが挙げられる。ショットノイズは、センサ開口率の平方根に比例するノイズである。ｋＴＣノイズは、変換素子の容量の平方根に比例するノイズである。信号配線ノイズは、配線抵抗の平方根及び配線寄生容量に比例する配線ノイズである。ＩＣノイズは、信号配線の寄生容量に比例するノイズである。そして、ゲート配線ノイズは、配線抵抗の平方根に比例する配線ノイズである。この中で、ｋＴＣノイズ及び信号配線ノイズが支配的であり、これらのノイズを低減するためには、変換素子の容量を低減させることが有効である。
【００１９】
本発明者らは、変換素子の容量が概ね上下電極の重なり部分で形成されることに注目し、上下電極が重ならない部分の電界の広がりを考慮することにより、変換素子としての出力を確保しながら変換素子の上下電極の重なり部分を小さくする構成を見出した。この構成によれば、変換素子の開口率を減少させることなく、変換素子の容量を小さくすることが可能である。
【００２０】
以下、本発明の好適な実施の形態に係る放射線撮像装置について図を用いて詳しく説明する。なお、本明細書では、可視光等の電磁波やＸ線、α線、β線、γ線なども、放射線に含まれるものとする。
［第１の実施形態］
図２は、本発明の好適な第１の実施形態に係る放射線撮像装置に配置された１画素の構成例を説明するための模式的平面図である。図２に示すように、１つの画素は、変換素子１０１とスイッチング素子１０２により構成されている。駆動配線１０３は、スイッチング素子１０２のゲート電極に接続されている。信号配線１０４は、スイッチング素子１０２のソース電極１１４ａに接続されている。変換素子１０１の上部電極層１１９は、バイアス配線１０５に接続された複数の帯状の電極１１９ａ、ｂ、…に分割された構成を持つ。これにより、上部電極層１１９には、オーミックコンタクト層としての不純物半導体層１１８が存在しない間隙２００が存在する。
【００２１】
図３は、図２のＸ−Ｘ’における模式的断面図であり、図４は図２のＹ−Ｙ’における模式的断面図である。以下、図３及び図４を用いて本実施形態における画素の構成及びその形成法を順を追って説明する。
【００２２】
まず、絶縁性基板１００上に、スイッチング素子１０２のゲート電極１１０と、変換素子１０１の下部電極層１１５とを形成する。次いで、スイッチング素子１０２のゲート絶縁膜となる第１の絶縁層１１１と、変換素子１０１の絶縁層となる第２の絶縁層１１６とを形成する。次いで、スイッチング素子１０２の活性層となる第１の半導体層１１２と、変換素子１０１の変換層となる第２の半導体層１１７とを形成する。図３では、第１の半導体層１１２を第２の半導体層１１７よりも薄くしているが、第２の半導体層１１７と同程度の厚さのままにしてもよい。その後、スイッチング素子１０２のオーミックコンタクト層となる第１の不純物半導体層１１３と、変換素子１０１の第２の不純物半導体層１１８とが形成される。そして、バイアス配線１０５と、スイッチング素子１０２のソース電極１１４ａ及びドレイン電極１１４ｂを形成し、第１の不純物半導体層１１３をエッチングしてチャネル部を構成している。その後、変換素子１０１の上部電極層（透明電極層）１１９、保護層１２０、波長変換体（不図示）が順次形成される。変換素子１０１は、１１５〜１１９によって構成され、スイッチング素子１０２は、１１０〜１１４ａ、１１４ｂによって構成される。
【００２３】
本実施形態では、上部電極層１１９は、少なくとも第２の半導体層１１７が配置された領域内に間隙２００を有し、複数の電極が分割されて領域内に分散して構成された電極群１１９ａ、ｂ、…を含む。電極群１１９ａ、ｂ、…はそれぞれバイアス配線１０５と電気的に接続されている。間隙２００の幅は、電極群１１９ａ、ｂ、…からの電界の広がりにより第２の半導体層１１７で光電変換により生じるキャリアを捕獲可能な範囲内であればよい。第２の半導体層１１７の膜厚や不純物濃度などにも依存するが、間隙２００は、電極群１１９ａ、ｂ、…の各々の端部から５μｍの領域内に含まれることが好ましい。すなわち、間隙２００の幅は、電界の広がりから、１０μｍ程度であることが好ましい。間隙２００は、この範囲内で形成されればよく、その形状は特に限定されない。例えば、多角形、円形、楕円形、不定形など任意の形状をとることができる。なお、上記の間隙２００の構成は、後述する第２〜第１１の実施形態についても同様に適用されうる。変換素子１０１の容量は、概ね変換素子１０１の上下電極の重なり面積で決定されるため、本実施形態の変換素子は、従来の変換素子と比較すると、容量が低減された構造となっており、変換素子の容量に起因するノイズが低減される。
【００２４】
また、変換素子の感度は、いくつの要因により決定されるが、例えば、変換素子の半導体層への入射光量により決定される。本実施形態に係る放射線撮像装置では、間隙２００、即ち、変換素子１０１の不純物半導体層１１８が除去されて、不純物半導体層での出力に寄与しない光吸収などの無駄な光吸収が無い領域が存在するため、変換素子の光利用効率が高まり、高い感度を得ることができる。
【００２５】
また、本実施形態によれば、変換素子の容量を低減することができるため、変換素子に接続するスイッチ素子のサイズが小さくて済み、変換素子の開口率を上げることができる。また、変換素子の上下電極の重なり面積が低減され、変換素子の開口率の増大に伴う変換素子の容量の増加を抑えることによって、感度の低下を防ぐことができる。また、スイッチ素子のサイズが小さくて済むため、スイッチング素子１０２のゲート電極１１０とソース電極１１４ａとの間の重なり容量が減少し、それによって、信号配線１０４の寄生容量が低減され、更にノイズが低減される。
［第２の実施形態］
図５は、本発明の好適な第２の実施形態に係る放射線撮像装置に配置された１画素の構成例を説明するための模式的平面図である。なお、第１の実施形態と同様の構成要素には、同一の符号を付している。Ｐはショートの原因となる異物を示す。Ｒは変換素子１０１の上部電極層１１９及び不純物半導体層１１８の一部が除去された領域を示す。本実施形態は、変換素子の上部電極層１１９と下部電極層１１５との間でショートが発生した場合に、ショートが発生した部分に対応する上部電極層１１９を切断することを特徴とする。これによって、上部電極層１１９と下部電極層１１５との間のショートをリペアし、無欠陥基板を安価に作成することができる。この場合、変換素子の出力は多少低下するが、出力補正などにより出力低下を補うことができる。
［第３の実施形態］
図６は、本発明の好適な第３の実施形態に係る１画素の模式的平面図である。なお、第１の実施形態と同様の構成要素には、同一の符号を付している。
【００２６】
図６のＸ−Ｘ’における模式的断面図を図７に示す。１１５は変換素子１０１の下部電極層、１１６は変換素子１０１の絶縁層となる第２の絶縁層、１１７は変換素子１０１の光電変換層となる第２の半導体層である。また、１１８は変換素子１０１の第２の不純物半導体層、１１９は変換素子１０１の上部電極層（透明電極層）である。変換素子１０１は、１１６〜１１９によって構成されている。１２０は保護層であり、保護層１２０上に波長変換体（不図示）が積層されている。
【００２７】
本実施形態では、変換素子１０１の下部電極層１１５は、少なくとも第２の半導体層１１７が配置された領域内にスリット６００が形成された、櫛歯型の電極構造を有している。各櫛歯は１０μｍ程度の間隔を有しており、基本的には、コンタクトホールを介して、スイッチング素子１０２のソース電極１１４ａ、或いは、ドレイン電極１１４ｂの一方に接続されている。第１の実施形態と同様、変換素子１０１の容量は概ねセンサ上下電極の重なり面積で決定されるため、従来の変換素子と比較して容量が低減された構造となっており、変換素子の容量に起因するノイズが低減される。また、変換素子の容量の低減により、スイッチング素子のサイズを縮小することができ、その結果、変換素子の開口率を更に上げることができる。
【００２８】
一般に、非晶質シリコン（以下「ａ−Ｓｉ」という。）を用いた変換素子は、長時間のバイアス印加により。センサ特性の劣化を誘発する場合がある。そのため、撮影時以外は零電位バイアスを印加して、長時間使用による変動を低減する場合がある。一方、撮影時にのみ所定のバイアス印加が行われると、ａ−Ｓｉ材料の欠陥等による不要な電流が発生し、感度を低下させる場合もある。
【００２９】
そこで、所定のバイアス印加後、数１０秒待機することで、この現象を低減させることは可能であるが、実際の装置稼動においては即時性を考え、読み込み動作前に光照射を行い、直ちに、画像読み込みが可能となる駆動方法により、即時読み込みを可能としている。
【００３０】
図８は、本実施形態に係る放射線撮像装置の模式的断面図である。８０１はセンサ基板、８０２は光源、８０３は放射線源、８０４は検体である。センサ基板８０１は、絶縁性基板８１０上に２次元に画素８１１が複数配列されており、その上部には放射線を波長変換する波長変換体８１２が配置されている。検体８０４を通過した放射線は、波長変換体８１２で可視光８１３に変換され、画素８１１に入射する。一方、光源８０２は、光源基板８１４上に２次元にＬＥＤ８１５が複数配置されており、センサ基板８０１の裏面に配置される。光源８０２より照射された光８１６はセンサ基板８０１の裏面より画素８１１に入射する。
【００３１】
以上のように、センサ基板の裏面より光入射を行う場合には、本実施形態のように変換素子の下部電極層に間隙を有している構造とすれば、効率良く変換素子に光を入射することが可能となる。その結果、光源の小型化が可能となり、小型、軽量の装置を可能となる。但し、変換素子の下部電極層の加工形状は、変換素子の上下間のショートの原因となるため、精度の高いテーパーコントロールが必要である。
［第４の実施形態］
図９（ａ）、（ｂ）は、本発明の好適な第４の実施形態に係る１画素の模式的平面図である。図９（ａ）は下部電極層側を、図９（ｂ）は上部電極層側をそれぞれ示している。なお、第１の実施形態と同様の構成要素には、同一の符号を付している。
【００３２】
図９のＸ−Ｘ’における模式的断面図を図１０に示す。１１５は変換素子１０１の下部電極層、１１６は変換素子１０１の絶縁層となる第２の絶縁層、１１７は変換素子１０１の光電変換層となる第２の半導体層である。また、１１８は変換素子１０１の第２の不純物半導体層、１１９は変換素子１０１の上部電極層（透明電極層）である。変換素子１０１は、１１６〜１１９によって構成されている。１２０は保護層であり、保護層１２０上に波長変換体（不図示）が積層されている。
【００３３】
変換素子１０１の上部電極層１１９が配置されていない領域Ａ（間隙２００）の下方には、変換素子１０１の下部電極層１１５が配置されている。逆に、変換素子１０１の下部電極層１１５が配置されていない領域Ｂ（スリット６００）の上方には、変換素子１０１の上部電極層１１９が配置されている。また、変換素子１０１の上部電極層１１９及び下部電極層１１５は、隙間無く重なるように配置されている。これは、隙間がある場合、電界の広がりが十分に起こらず、光電変換されて発生したキャリアのドリフトがスムーズに行われないためである。夫々の変換素子１０１の電極の隙間（間隙２００及びスリット６００の幅）は、上述の実施形態と同様に１０μｍ程度である。また、図９のＹ−Ｙ’における模式的断面図は、上述の変換素子の上下間電極の重なり部分であり、第１の実施形態の図３と同様となる。
［第５の実施形態］
図１１は、本発明の好適な第５の実施形態に係る１画素の模式的平面図である。なお、第１の実施形態と同様の構成要素には、同一の符号を付している。
【００３４】
図１１のＸ−Ｘ’における模式的断面図を図１２に示す。１００は絶縁性基板、１１０はスイッチング素子１０２のゲート電極、１１１はスイッチング素子１０２のゲート絶縁膜となる第１の絶縁層、１１２はスイッチング素子１０２の活性層となる第１の半導体層である。また、１１３はスイッチング素子１０２のオーミックコンタクト層となる第１の不純物半導体層、１１４はスイッチング素子１０２のソース電極１１４ａ又はドレイン電極１１４ｂである。また、１３０はスイッチング素子１０２のチャネル保護層、１３１は第１の層間絶縁層、１３２は第２の層間絶縁層である。
【００３５】
１１５は変換素子１０１の下部電極層、１１６は変換素子１０１の絶縁層となる第２の絶縁層、１１７は変換素子１０１の光電変換層となる第２の半導体層である。また、１１８は変換素子１０１の第２の不純物半導体層、１１９は変換素子１０１の上部電極層（透明電極層）である。これら１１６〜１１９によって変換素子１０１が構成されている。１２０は保護層であり、保護層１２０上に波長変換体（不図示）が積層されている。上部電極層１１９は、少なくとも第２の半導体層１１７が配置された領域内に間隙２００を有する電極１１９を含む。
【００３６】
本実施形態は、スイッチング素子１０２のアレイ上に層間絶縁膜を介して、変換素子１０１を積層配置したものである。変換素子１０１の下部電極層１１５はコンタクトホールを介してスイッチング素子１０２のソース電極１１４ａ或いはドレイン電極１１４ｂに接続されており、変換素子１０１の上部電極層１１９は１０μｍ角程度の間隙２００がくり抜かれた形状となっている。
［第６の実施形態］
図１３は、本発明の好適な第５の実施形態と同様の積層構造における１画素センサ部の模式的平面図である。図１４は、変換素子１０１の下部電極層の模式的平面図、図１５は、変換素子１０１の上部電極層の模式的平面図である。図中、黒部は電極が存在している領域であり、重ね合わせた状態が図１３となる。図１３より明らかな様に、変換素子１０１の上部電極層及び下部電極層は、隙間無く重なるように配置されている。これは、隙間がある場合、電界の広がりが十分に起こらず、光電変換され、発生したキャリアのドリフトがスムーズに行われない問題が起こるためである。
【００３７】
図１３のＸ−Ｘ’における模式的断面図を図１６に示す。１００は絶縁性基板、１１０はスイッチング素子１０２のゲート電極、１１１はスイッチング素子１０２のゲート絶縁膜となる第１の絶縁層、１１２はスイッチング素子１０２の活性層となる第１の半導体層である。また、１１３はスイッチング素子１０２のオーミックコンタクト層となる第１の不純物半導体層、１１４はスイッチング素子１０２のソース電極１１４ａ又はドレイン電極１１４ｂである。また、１３０はスイッチング素子１０２のチャネル保護層、１３１は第１の層間絶縁層、１３２は第２の層間絶縁層である。
【００３８】
１１５は変換素子１０１の下部電極層、１１６は変換素子１０１の絶縁層となる第２の絶縁層、１１７は変換素子１０１の光電変換層となる第２の半導体層である。また、１１８は変換素子１０１の第２の不純物半導体層、１１９は変換素子１０１の上部電極層（透明電極層）である。変換素子１０１は、１１６〜１１９によって構成されている。１２０は保護層であり、保護層１２０上に波長変換体（不図示）が積層されている。
［第７の実施形態］
図１７は、本発明の好適な第７の実施形態の１画素の模式的平面図である。なお、本願の画素も図１に示すように構成された放射線撮像装置に適用されうる。
【００３９】
図１７のＸ−Ｘ’における模式的断面図を図１８に示す。２１５は変換素子２０１の下部電極層、２１６は変換素子２０１の第１の不純物半導体層、２１７は変換素子２０１の光電変換層となる第２の半導体層、２１８は変換素子２０１の第２の不純物半導体層、２１９は変換素子２０１の上部電極層（透明電極層）である。変換素子２０１は、２１６〜２１９によって構成されるＰＩＮ型光電変換素子である。２２０は保護層であり、保護層２２０上に波長変換体（不図示）が積層されている。
【００４０】
図１７のＹ−Ｙ’における模式的断面図を図１９に示す。２１０はスイッチング素子２０２のゲート電極、２１１はスイッチング素子２０２のゲート絶縁膜となる第１の絶縁層、２１２はスイッチング素子２０２の活性層となる第１の半導体層である。また、２１３はスイッチング素子２０２のオーミックコンタクト層となる第１の不純物半導体層、２１４ａはスイッチング素子２０２のソース電極であり、２１４ｂはスイッチング素子２０２のドレイン電極である。また、２１５はスイッチング素子２０２のソース電極２１４ａ又はドレイン電極２１４ｂでもある変換素子２０１の下部電極層、２１６は変換素子２０１の絶縁層となる第２の絶縁層である。また、２１７は変換素子２０１の光電変換層となる第２の半導体層、２１８は変換素子２０１の第２の不純物半導体層、２１９は変換素子２０１の上部電極層（透明電極層）である。変換素子２０１は、２１６〜２１９によって構成され、バイアス配線２０５と上部電極層２１９が接続されて変換素子２０１の上部電極層を構成している。２２０は保護層であり、保護層２２０上に波長変換体（不図示）が積層されている。
【００４１】
本実施形態では、上部電極層２１９は、少なくとも第２の半導体層２１７が配置された領域内に間隙２００を有し、バイアス配線２０５に接続され、複数の帯状の電極で構成された電極群２１９ａ、ｂ、…を含む。電極群２１９ａ、ｂ、…は、複数の帯状の電極が分割されて領域内に分散して構成されており、それぞれバイアス配線２０５と電気的に接続されている。間隙２００には、第２の不純物半導体層２１８が存在しない。開口部２００の幅は、電界の広がりから１０μ程度であることが好ましい。変換素子２０１の容量は概ね変換素子２０１の上下電極の重なり面積で決定されるため、従来に比較して変換素子２０１の容量が低減されている構造となる。即ち、変換素子２０１の容量に関わるノイズの低減が可能となる。
【００４２】
一方、変換素子２０１の感度は変換素子２０１の開口率で概ね決まるため、間隙２００、即ち、センサ素子の第２の不純物半導体層２１８が除去され、無駄な光吸収が無い領域があるため、出力は改善される。また、変換素子２０１の容量の低減により、スイッチング素子２０２のサイズが縮小され、その結果、変換素子２０１の開口率を更に上げることが可能となる。また、図５に示したように、変換素子２０１の上下間ショートが発生した場合、対応する変換素子２０１の上部電極層を切断することにより上下ショートをリペアすることができる。
［第８の実施形態］
図２０は、本発明の好適な第８の実施形態に係る１画素の模式的平面図である。なお、第７の実施形態と同様の構成要素には、同一の符号を付している。
【００４３】
図２０のＸ−Ｘ’における模式的断面図を図２１に示す。２１５は変換素子２０１の下部電極層、２１６は変換素子２０１の第１の不純物半導体層、２１７は変換素子２０１の光電変換層となる第２の半導体層、２１８は変換素子２０１の第２の不純物半導体層、２１９は変換素子２０１の上部電極層（透明電極層）である。変換素子２０１は、２１６〜２１９によって構成されている。２２０は保護層であり、保護層２２０上に波長変換体（不図示）が積層されている。
【００４４】
本実施形態では、変換素子２０１の下部電極層２１５は、少なくとも第２の半導体層２１７が配置された領域内にスリット６００が形成された、櫛歯型の電極構造を有している。各櫛歯は１０μｍ程度の間隔を有している。変換素子２０１の容量は概ね変換素子２０１の上下電極の重なり面積で決定されるため、従来に比較して容量が低減されている構造となる。即ち、変換素子２０１の容量に関わるノイズの低減が可能となる。また、変換素子２０１の容量の低減は、スイッチング素子２０２のサイズを縮小でき、その結果、変換素子２０１の開口率を更に上げることが可能となる。
【００４５】
なお、本実施形態においても、ａ−Ｓｉを用いた変換素子の場合、図８に示すようにセンサ基板の裏面より光入射を行うよう構成し、効率良く変換素子に光を入射することが可能である。
［第９の実施形態］
図２２は、本発明の好適な第９の実施形態に係る１画素の模式的平面図である。図２２（ａ）は下部電極層側を、図２２（ｂ）は上部電極層側をそれぞれ示している。なお、第７の実施形態と同様の構成要素には、同一の符号を付している。
【００４６】
図２２のＸ−Ｘ’における模式的断面図を図２３に示す。２１５は変換素子２０１の下部電極層、２１６は変換素子２０１の第１の不純物半導体層、２１７は変換素子２０１の光電変換層となる第２の半導体層、２１８は変換素子２０１の第２の不純物半導体層、２１９は変換素子２０１の上部電極層（透明電極層）である。変換素子２０１は、２１６〜２１９によって構成されている。２２０は保護層であり、保護層２２０上に波長変換体（不図示）が積層されている。
【００４７】
変換素子２０１の上部電極層が配置されていない領域Ａ（間隙２００）の下方には、変換素子２０１の下部電極層が配置されている。逆に、変換素子２０１の下部電極層が配置されていない領域Ｂ（スリット６００）の上方には、変換素子２０１の上部電極層が配置されている。また、変換素子２０１の上部電極層及び下部電極は、隙間無く重なるように配置されている。これは、隙間がある場合、電界の広がりが十分に起こらず、光電変換され、発生したキャリアのドリフトがスムーズに行われない問題が起こるためである。夫々のセンサ電極の隙間は、上述の実施形態と同様に１０μｍ程度である。また、図２２のＹ−Ｙ’における模式的断面図は、上述の変換素子２０１の上下間電極の重なり部分であり、第７の実施形態の図１８と同様となる。
［第１０の実施形態］
図２４は、本発明の好適な第１０の実施形態に係る１画素の模式的平面図である。なお、第７の実施形態と同様の構成要素には、同一の符号を付している。
【００４８】
図２４のＸ−Ｘ’における模式的断面図を図２５に示す。２００は絶縁性基板、２１０はスイッチング素子２０２のゲート電極、２１１はスイッチング素子２０２のゲート絶縁膜となる第１の絶縁層、２１２はスイッチング素子２０２の活性層となる第１の半導体層である。また、２１３はスイッチング素子２０２のオーミックコンタクト層となる第１の不純物半導体層、２１４はスイッチング素子２０２のソース電極２１４ａ又はドレイン電極２１４ｂである。また、２３０はスイッチング素子２０２のチャネル保護層、２３１は第１の層間絶縁層、２３２は第２の層間絶縁層である。
【００４９】
２１５は変換素子２０１の下部電極層、２１６は変換素子２０１の第１の不純物半導体層、２１７は変換素子２０１の光電変換層となる第２の半導体層である。また、２１８は変換素子２０１の第２の不純物半導体層、２１９は変換素子２０１の上部電極層（透明電極層）である。変換素子２０１は、ＰＩＮ型光電変換素子であり、２１６〜２１９によって構成されている。２２０は保護層であり、保護層２２０上に波長変換体（不図示）が積層されている。上部電極層２１９は、少なくとも第２の半導体層２１７が配置された領域内に間隙２００を有する電極２１９を含む。
【００５０】
本実施形態では、スイッチング素子２０２のアレイ上に平坦化された層間絶縁膜を介して、変換素子２０１が積層配置されている。下部電極層２１５はコンタクトホールを介してスイッチング素子２０２のソース電極２１４ａ或いはドレイン電極２１４ｂに接続されており、上部電極層２１９は１０μｍ角程度の間隙２００がくり抜かれた形状となっている。
［第１１の実施形態］
第１０の実施形態と同様の積層構造における１画素の模式的平面図は、図１３と同様である。また、変換素子１０１の下部電極層は図１４と同様であり、変換素子１０１の上部電極層は図１５と同様である。
【００５１】
本実施形態においても、ＰＩＮ型光電変換素子で構成された変換素子２０１の上部電極層及び下部電極層が、隙間無く重なるように配置される。これは、隙間がある場合、電界の広がりが十分に起こらず、光電変換され、発生したキャリアのドリフトがスムーズに行われない問題が起こるためである。
【００５２】
第１０の実施形態の１画素に関して、図１３のＸ−Ｘ’における模式的断面図と同様な位置での断面図を図２６に示す。２００は絶縁性基板、２１０はスイッチング素子２０２のゲート電極、２１１はスイッチング素子２０２のゲート絶縁膜となる第１の絶縁層、２１２はスイッチング素子２０２の活性層となる第１の半導体層である。また、２１３はスイッチング素子２０２のオーミックコンタクト層となる第１の不純物半導体層、２１４はスイッチング素子２０２のソース電極２１４ａ又はドレイン電極２１４ｂである。また、２３０はスイッチング素子２０２のチャネル保護層、２３１は第１の層間絶縁層、２３２は第２の層間絶縁層である。
【００５３】
２１５は変換素子２０１の下部電極、２１６は変換素子２０１の第１の不純物半導体層、２１７は変換素子２０１の光電変換層となる第２の半導体層、２１８は変換素子２０１の第２の不純物半導体層、２１９は変換素子２０１の上部電極層（透明電極層）である。変換素子２０１は、２１６〜２１９によって構成されている。２２０は保護層であり、保護層２２０上に波長変換体（不図示）が積層されている。
［応用例］
図２７は、本発明の好適な実施の形態に係る放射線撮像装置を放射線撮像システムへ適用した場合の応用例を示す図である。
【００５４】
放射線チューブ３００１で発生した放射線３００２は、被験者（患者など）３００３の胸部などの体の部位３００４を透過し、シンチレーター（蛍光体）を上部に実装した放射線撮像装置３０００に入射する。この入射した放射線３００２には被験者３００３の体内部の情報が含まれている。放射線撮像装置３０００では、放射線３００２の入射に対応してシンチレーターが発光し、これを光電変換して電気的情報を得る。また、放射線撮像装置３０００では、放射線３００２を直接電荷に変換して、電気的情報を得てもよい。この情報はデジタルに変換され、信号処理手段としてのイメージプロセッサ３００５により画像処理されて、制御室の表示手段としてのディスプレイ３００６に表示される。
【００５５】
また、この情報は、無線又は電話回線などの有線等の伝送手段３００７により遠隔地へ転送することができる。これによって、別の場所のドクタールーム等に設置された、表示手段としてのディスプレイ３００８に表示するか、或いは、記憶手段としてのフィルムプロセッサ３００９により光ディスク等の記録媒体に保存することができる。これによって、遠隔地の医師が診断することも可能である。また、フィルムプロセッサ３００９は、印刷手段としてのレーザプリンタ３０１１に接続され、伝送手段３００７により伝送された情報をフィルム等の記録媒体３０１０に記録することができる。
【００５６】
以上のように、本発明の好適な実施の形態によれば、変換素子の開口率を減少させることなく、容量を格段に低減できるため、容量に起因するｋＴＣノイズなどの低減が可能となる。更に、センサ容量が低減されるため転送速度を改善できる。その結果、スイッチ素子の小型化が可能となり、センサ開口率を向上させることができる上に、スイッチング素子のゲート・ソース間の重なり容量が減少することにより信号線寄生容量が低減され、更に、ノイズが低減される。
【００５７】
また、直接、半導体層に入射する光を増大させることもでき入射光量を向上させ、或いは、動画駆動における、光リセットなどの裏面からの光入射などが容易になると言った様々な効果がある。
【符号の説明】
【００５８】
１００ 基板
１０１ 変換素子
１０２ スイッチ素子
１１５ 第２の電極層
１１９ 第１の電極層
１１９ａ、ｂ、… 電極群
２００ 間隙
【特許請求の範囲】
【請求項１】
基板上に、放射線を電荷に変換する変換素子と前記変換素子に接続されたスイッチ素子とを含む画素がマトリクス状に配置された画素領域を有する放射線撮像装置であって、
前記変換素子は、第１の電極層と、第２の電極層と、前記第１の電極層と前記第２の電極層との間に配置された半導体層とを有し、
前記第１の電極層又は前記第２の電極層は、少なくとも前記半導体層が配置された領域内に間隙を有することを特徴とする放射線撮像装置。
【請求項２】
前記第１の電極層は、複数の電極で構成された電極群を含むことを特徴とする請求項１に記載の放射線撮像装置。
【請求項３】
前記電極群のうち少なくとも１つは、その一部が電気的に切断されていることを特徴とする請求項２に記載の放射線撮像装置。
【請求項４】
前記第２の電極層は、少なくとも前記半導体層が配置された領域内にスリットを有することを特徴とする請求項１に記載の放射線撮像装置。
【請求項５】
前記第１の電極は、前記スリットの上方に配置されていることを特徴とする請求項４に記載の放射線撮像装置。
【請求項６】
前記変換素子は、前記スイッチ素子の上方に層間絶縁膜を介して配置されていることを特徴とする請求項１に記載の放射線撮像装置。
【請求項７】
前記変換素子は、ＭＩＳ型光電変換素子であることを特徴とする請求項１乃至請求項６のいずれか１項に記載の放射線撮像装置。
【請求項８】
前記変換素子は、ＰＩＮ型光電変換素子であることを特徴とする請求項１乃至請求項６のいずれか１項に記載の放射線撮像装置。
【請求項９】
請求項１乃至請求項８のいずれかに記載の放射線撮像装置と、
前記放射線撮像装置からの信号を処理する信号処理手段と、
を備えることを特徴とする放射線撮像システム。
【請求項１】
基板上に、放射線を電荷に変換する変換素子と前記変換素子に接続されたスイッチ素子とを含む画素がマトリクス状に配置された画素領域を有する放射線撮像装置であって、
前記変換素子は、第１の電極層と、第２の電極層と、前記第１の電極層と前記第２の電極層との間に配置された半導体層とを有し、
前記第１の電極層又は前記第２の電極層は、少なくとも前記半導体層が配置された領域内に間隙を有することを特徴とする放射線撮像装置。
【請求項２】
前記第１の電極層は、複数の電極で構成された電極群を含むことを特徴とする請求項１に記載の放射線撮像装置。
【請求項３】
前記電極群のうち少なくとも１つは、その一部が電気的に切断されていることを特徴とする請求項２に記載の放射線撮像装置。
【請求項４】
前記第２の電極層は、少なくとも前記半導体層が配置された領域内にスリットを有することを特徴とする請求項１に記載の放射線撮像装置。
【請求項５】
前記第１の電極は、前記スリットの上方に配置されていることを特徴とする請求項４に記載の放射線撮像装置。
【請求項６】
前記変換素子は、前記スイッチ素子の上方に層間絶縁膜を介して配置されていることを特徴とする請求項１に記載の放射線撮像装置。
【請求項７】
前記変換素子は、ＭＩＳ型光電変換素子であることを特徴とする請求項１乃至請求項６のいずれか１項に記載の放射線撮像装置。
【請求項８】
前記変換素子は、ＰＩＮ型光電変換素子であることを特徴とする請求項１乃至請求項６のいずれか１項に記載の放射線撮像装置。
【請求項９】
請求項１乃至請求項８のいずれかに記載の放射線撮像装置と、
前記放射線撮像装置からの信号を処理する信号処理手段と、
を備えることを特徴とする放射線撮像システム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【公開番号】特開２０１２−２２７５３８（Ｐ２０１２−２２７５３８Ａ）
【公開日】平成２４年１１月１５日（２０１２．１１．１５）
【国際特許分類】
【出願番号】特願２０１２−１３８１２７（Ｐ２０１２−１３８１２７）
【出願日】平成２４年６月１９日（２０１２．６．１９）
【分割の表示】特願２００６−１６１６４３（Ｐ２００６−１６１６４３）の分割
【原出願日】平成１８年６月９日（２００６．６．９）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成２４年１１月１５日（２０１２．１１．１５）
【国際特許分類】
【出願日】平成２４年６月１９日（２０１２．６．１９）
【分割の表示】特願２００６−１６１６４３（Ｐ２００６−１６１６４３）の分割
【原出願日】平成１８年６月９日（２００６．６．９）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]