歪補償装置および遅延量制御方法
【課題】 演算量の増大を抑制して、処理遅延およびハードウェア規模の増大を防止しつつ、非線形回路への入力信号と非線形回路からフィードバックされる出力信号とのタイミングを正確に一致させること。
【解決手段】 固定遅延付与部１１１は、固定遅延を送信信号に付与する。可変ＦＩＲフィルタ１１２は、固定遅延が付与された送信信号を係数に応じてさらに遅延させ、得られた遅延信号をスイッチ１１４へ出力する。スイッチ１１４は、遅延信号をＦＩＲ係数計算部１１６または歪補償係数計算部１１７へ出力し、スイッチ１１５は、フィードバック信号をＦＩＲ係数計算部１１６または歪補償係数計算部１１７へ出力する。ＦＩＲ係数計算部１１６は、遅延信号とフィードバック信号とを比較し、例えば適応アルゴリズムによって、可変ＦＩＲフィルタ１１２の係数を算出する。
【解決手段】 固定遅延付与部１１１は、固定遅延を送信信号に付与する。可変ＦＩＲフィルタ１１２は、固定遅延が付与された送信信号を係数に応じてさらに遅延させ、得られた遅延信号をスイッチ１１４へ出力する。スイッチ１１４は、遅延信号をＦＩＲ係数計算部１１６または歪補償係数計算部１１７へ出力し、スイッチ１１５は、フィードバック信号をＦＩＲ係数計算部１１６または歪補償係数計算部１１７へ出力する。ＦＩＲ係数計算部１１６は、遅延信号とフィードバック信号とを比較し、例えば適応アルゴリズムによって、可変ＦＩＲフィルタ１１２の係数を算出する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、歪補償装置および遅延量制御方法に関し、特に、増幅器などの非線形回路で発生する非線形歪みをプリディストーション方式を用いて補償する歪補償装置および遅延量制御方法に関する。
【背景技術】
【０００２】
一般に、増幅器などの非線形回路による信号の非線形歪みを補償する技術としては、大きくフィードフォワード方式およびプリディストーション方式の２つがある。増幅器における非線形歪みを補償する場合、プリディストーション方式では、増幅器への入力信号をあらかじめ増幅器特性の逆特性で歪ませておく。そして、このような歪補償を行う無線通信装置においては一般的に、図１０（ａ）に示すような回路構成が採られる。図１０（ａ）の回路においては、プリディストータによって増幅器特性の逆特性に相当する歪補償係数が送信信号に乗算され、その後、増幅器によって増幅された送信信号がアンテナから送信される。
【０００３】
つまり、レベルＶiの送信信号のプリディストータにおける入出力レベルをそれぞれＶi,PD、Ｖo,PDとし、増幅器における入出力レベルをそれぞれＶi,PA、Ｖo,PAとすれば、レベルＶi,PDの入力信号はプリディストータによって図１０（ｂ）の左図に示すようなレベルＶo,PDの出力信号へ変換され、レベルＶi,PAの入力信号は増幅器によって図１０（ｂ）の中央の図に示すようなレベルＶo,PAの出力信号へ変換される。この結果、最終的にアンテナから送信される信号のレベルＶoと最初の送信信号のレベルＶiとの関係は、図１０（ｂ）の右図に示すように線形となり、非線形歪みが補償されたこととなる。
【０００４】
ところで、プリディストーション方式においては、増幅器特性の逆特性を示す歪補償係数が送信信号に乗算されるが、増幅器特性は、動作環境などによって変化することがある。したがって、増幅器特性の逆特性も常に一定ではなく、送信信号に対して乗算すべき歪補償係数も更新する必要がある。そこで、増幅器による増幅後の信号をプリディストータへフィードバックし、適応的に歪補償係数を更新するアダプティブプリディストーション方式が用いられることがある（例えば特許文献１参照）。
【０００５】
一般に、アダプティブプリディストーション方式においては、増幅器への入力信号と増幅後のフィードバック信号とが比較されることにより増幅器特性の逆特性が求められ、この逆特性に相当する歪補償係数が算出される。このとき、増幅器への入力信号と増幅後のフィードバック信号との比較に関して、同一の時刻における信号を比較する必要があるが、フィードバック信号には増幅器を含む回路による遅延が生じているため、増幅器への入力信号をフィードバック信号と同じだけ遅延させる必要がある。
【０００６】
そこで、入力信号とフィードバック信号の相関演算を行い、相関が最大になるタイミングからフィードバック信号の遅延量を算出し、算出された遅延量だけ入力信号を遅延させることが考えられている（例えば特許文献２参照）。さらに、特許文献２においては、デジタル処理によって入力信号を遅延させる場合に、デジタル処理におけるサンプル間隔以下の微小時間の修正をアナログ処理によって施し、入力信号の遅延の精度を向上することが開示されている。
【特許文献１】特開２００１−２６８１５０号公報
【特許文献２】特開２００１−１８９６８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述した遅延量の算出の際に行われる相関演算は、演算量が膨大であり、処理速度が遅くなったりハードウェア規模が大きくなったりするという問題がある。特に、遅延量算出の精度を向上するために、入力信号およびフィードバック信号に対する補間処理を行う場合には、演算量がさらに増大し、処理遅延およびハードウェア規模もさらに増大する。
【０００８】
また、アナログ処理によって入力信号の遅延量の微調整を行う場合には、複数の異なる遅延量にそれぞれ対応する複数のアナログ回路を配設したり、これらのアナログ回路の特性変化に応じた制御を行う制御回路を追加したりする必要が生じ、ハードウェア規模はさらに増大する。
【０００９】
本発明はかかる点に鑑みてなされたものであり、演算量の増大を抑制して、処理遅延およびハードウェア規模の増大を防止しつつ、非線形回路への入力信号と非線形回路からフィードバックされる出力信号とのタイミングを正確に一致させることができる歪補償装置および遅延量制御方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明に係る歪補償装置は、非線形回路によって入力信号に生じる非線形歪みを歪補償係数を用いて補償する歪補償装置であって、複数の係数を用いた演算により前記入力信号を遅延させるデジタルフィルタと、前記入力信号が遅延されて得られた遅延信号と前記入力信号に対応する非線形回路の出力信号とを用いて前記デジタルフィルタの係数を更新する更新手段と、係数更新後の前記デジタルフィルタによって遅延させた遅延信号と前記出力信号とから前記非線形回路の非線形特性に対応する歪補償係数を算出する算出手段と、を有する構成を採る。
【００１１】
この構成によればデジタルフィルタによる遅延信号と非線形回路の出力信号とからデジタルフィルタの係数を更新し、係数更新後のデジタルフィルタによる遅延信号と非線形回路の出力信号とから歪補償係数を算出する。このため、歪補償係数算出のために入力信号に対して付与する遅延量を相関演算などによって直接求める必要がなく、デジタルフィルタによって適切に入力信号を遅延させることができる。すなわち、演算量の増大を抑制して、処理遅延およびハードウェア規模の増大を防止しつつ、非線形回路への入力信号と非線形回路からフィードバックされる出力信号とのタイミングを正確に一致させることができる。
【００１２】
本発明に係る遅延量制御方法は、デジタルフィルタを備え非線形回路によって入力信号に生じる非線形歪みを補償する歪補償装置における遅延量制御方法であって、前記デジタルフィルタにおける複数の係数を用いた演算により前記入力信号を遅延させるステップと、前記入力信号が遅延されて得られた遅延信号と前記入力信号に対応する非線形回路の出力信号とを用いて前記デジタルフィルタの係数を更新するステップと、係数更新後の前記デジタルフィルタによって前記入力信号を遅延させるステップと、を有するようにした。
【００１３】
この方法によれば、デジタルフィルタによる遅延信号と非線形回路の出力信号とからデジタルフィルタの係数を更新し、係数更新後のデジタルフィルタによって入力信号を遅延させる。このため、歪補償係数算出のために入力信号に対して付与する遅延量を相関演算などによって直接求める必要がなく、デジタルフィルタによって適切に入力信号を遅延させることができる。すなわち、演算量の増大を抑制して、処理遅延およびハードウェア規模の増大を防止しつつ、非線形回路への入力信号と非線形回路からフィードバックされる出力信号とのタイミングを正確に一致させることができる。
【発明の効果】
【００１４】
本発明によれば、演算量の増大を抑制して、処理遅延およびハードウェア規模の増大を防止しつつ、非線形回路への入力信号と非線形回路からフィードバックされる出力信号とのタイミングを正確に一致させることができる。
【発明を実施するための最良の形態】
【００１５】
本発明の骨子は、例えばＦＩＲ（Finite Impulse Response：有限インパルス応答）フィルタなどのデジタルフィルタの係数を調整し、このデジタルフィルタによって非線形回路への入力信号を遅延させ、非線形回路から出力されるフィードバック信号とのタイミングを合わせることである。
【００１６】
以下、本発明の一実施の形態について、図面を参照して詳細に説明する。なお、以下の説明においては、デジタルフィルタとして可変ＦＩＲフィルタを例に挙げ、非線形回路として増幅器を例に挙げているが、本発明はこれに限定されず、可変ＦＩＲフィルタ以外のデジタルフィルタを用いても良く、増幅器以外の非線形回路を対象とした歪補償を行っても良い。
【００１７】
図１は、本発明の一実施の形態に係る歪補償装置を備えた送信装置の要部構成を示すブロック図である。図１に示す送信装置は、乗算器１０１、Ｄ／Ａ変換部１０２、直交変調部１０３、増幅器１０４、方向性結合器１０５、直交復調部１０６、Ａ／Ｄ変換部１０７、信号レベル計算部１０８、アドレス生成部１０９、歪補償係数記憶部１１０、固定遅延付与部１１１、可変ＦＩＲフィルタ１１２、スケーリング部１１３、スイッチ１１４、１１５、ＦＩＲ係数計算部１１６、および歪補償係数計算部１１７を有している。
【００１８】
乗算器１０１は、送信信号に対して歪補償係数を乗算することにより、送信信号にあらかじめ増幅器特性の逆特性をかけておく。
【００１９】
Ｄ／Ａ変換部１０２は、送信信号をＤ／Ａ変換し、得られたアナログ信号を直交変調部１０３へ出力する。
【００２０】
直交変調部１０３は、アナログ信号を直交変調し、得られた変調信号を増幅器１０４へ出力する。
【００２１】
増幅器１０４は、変調信号を増幅し、得られた増幅信号を方向性結合器１０５へ出力する。このとき、増幅器１０４は、増幅器特性によって非線形に歪んだ増幅を行うが、送信信号には乗算器１０１においてあらかじめ増幅器特性の逆特性がかけられているため、増幅器１０４からの出力信号は歪んでいないことになる。なお、増幅器特性は、入力信号レベルによって異なっているとともに、動作環境によって変化することがある。
【００２２】
方向性結合器１０５は、増幅器１０４の出力信号をアンテナを介して送信するとともに、直交復調部１０６へフィードバックする。
【００２３】
直交復調部１０６は、方向結合器１０５からフィードバックされたフィードバック信号を直交復調し、得られた復調信号をＡ／Ｄ変換部１０７へ出力する。
【００２４】
Ａ／Ｄ変換部１０７は、復調信号をＡ／Ｄ変換し、得られたデジタルのフィードバック信号をスイッチ１１５へ出力する。
【００２５】
信号レベル計算部１０８は、送信信号の信号レベルを計算し、アドレス生成部１０９へ出力する。
【００２６】
アドレス生成部１０９は、送信信号の信号レベルに応じたアドレスを生成し、歪補償係数記憶部１１０へ通知する。具体的には、アドレス生成部１０９は、例えば送信信号の信号レベルを複数の段階のアドレスに対応させており、信号レベルに応じたアドレスを歪補償係数記憶部１１０へ通知する。
【００２７】
歪補償係数記憶部１１０は、歪補償係数計算部１１７から出力される信号レベルごとの歪補償係数を記憶している。つまり、歪補償係数記憶部１１０は、送信信号の信号レベルに応じたアドレス領域に、各信号レベルに対応する歪補償係数を記憶している。そして、歪補償係数記憶部１１０は、アドレス生成部１０９から通知されるアドレス領域に記憶された歪補償係数を乗算器１０１へ出力する。
【００２８】
固定遅延付与部１１１は、増幅器１０４から方向性結合器１０５を介してフィードバックされるフィードバック信号にＤ／Ａ変換部１０２からＡ／Ｄ変換部１０７までのアナログ回路において付与される最低限の固定遅延を送信信号に付与する。後述するように、本実施の形態においては、可変ＦＩＲフィルタ１１２によって送信信号を遅延させ、フィードバック信号とのタイミングを合わせるが、あらかじめ固定遅延を送信信号に付与しておくことにより、可変ＦＩＲフィルタ１１２による遅延量が小さくなる。この結果、送信信号とフィードバック信号とのタイミングの誤差が収束するまでの時間を短縮することができるとともに、可変ＦＩＲフィルタ１１２のサイズを小さくすることができる。なお、固定遅延としては、アナログ回路においてフィードバック信号に付与される遅延量の平均値から可変ＦＩＲフィルタ１１２によって付与可能な遅延量の２分の１を減じた遅延量であることが好ましい。こうすることによって、固定遅延を超える分の遅延量を最も効率良く可変ＦＩＲフィルタ１１２で遅延させることができる。
【００２９】
可変ＦＩＲフィルタ１１２は、固定遅延が付与された送信信号を係数に応じてさらに遅延させ、得られた遅延信号をスイッチ１１４へ出力する。具体的には、可変ＦＩＲフィルタ１１２は、図２に示すように、（Ｎ−１）個の遅延素子１１２ａ、Ｎ個の乗算器１１２ｂ、および（Ｎ−１）個の加算器１１２ｃをそれぞれ有している（ただし、Ｎは２以上の整数）。
【００３０】
遅延素子１１２ａは、１サンプル時間ずつ送信信号のサンプルを保持し、保持されたサンプルを次の遅延素子１１２ａおよび乗算器１１２ｂへ出力する。
【００３１】
乗算器１１２ｂは、遅延素子１１２ａから出力される送信信号のサンプルに係数ａ0〜ａN-1をそれぞれ乗算する。各係数ａ0〜ａN-1は、ＦＩＲ係数計算部１１６によって計算されたものであり、送信信号の各サンプルに係数ａ0〜ａN-1を乗算することにより、これらの係数ａ0〜ａN-1に応じた遅延量だけ送信信号が遅延することになる。
【００３２】
加算器１１２ｃは、係数ａ0〜ａN-1乗算後の各サンプルを加算し、加算結果を遅延信号として出力する。
【００３３】
再び図１を参照して、スケーリング部１１３は、可変ＦＩＲフィルタ１１２へ入力される送信信号の電力と可変ＦＩＲフィルタ１１２から出力される遅延信号の電力とが一致するように係数ａ0〜ａN-1をスケーリングする。
【００３４】
スイッチ１１４、１１５は、それぞれ所定のタイミングで切り替わり、スイッチ１１４は可変ＦＩＲフィルタ１１２から出力される遅延信号をＦＩＲ係数計算部１１６または歪補償係数計算部１１７へ出力し、スイッチ１１５はＡ／Ｄ変換部１０７から出力されるフィードバック信号をＦＩＲ係数計算部１１６または歪補償係数計算部１１７へ出力する。スイッチ１１４、１１５の切り替わるタイミングについては後述する。
【００３５】
ＦＩＲ係数計算部１１６は、可変ＦＩＲフィルタ１１２から出力される遅延信号とＡ／Ｄ変換部１０７から出力されるフィードバック信号とを比較し、例えばＬＭＳ（Least Means Square：最小平均二乗）アルゴリズムなどの適応アルゴリズムによって、可変ＦＩＲフィルタ１１２の係数ａ0〜ａN-1を算出する。すなわち、ＦＩＲ係数計算部１１６は、遅延信号とフィードバック信号との誤差が最小となるように係数ａ0〜ａN-1を順次算出する。このとき、ＦＩＲ係数計算部１１６は、増幅器１０４による非線形歪みが生じていないことを前提として適応アルゴリズムを適用する。つまり、ＦＩＲ係数計算部１１６は、遅延信号とフィードバック信号との誤差は、増幅器１０４による非線形歪みではなく可変ＦＩＲフィルタ１１２の係数ａ0〜ａN-1に起因すると仮定して、２つの信号の誤差を最小にする係数ａ0〜ａN-1を算出する。したがって、ＦＩＲ係数計算部１１６を動作させる場合には、送信信号の送信電力が小さく増幅器１０４による非線形歪みが生じない状態であるか、または正確な歪補償係数によって非線形歪みが補償されている状態であるのが好ましい。
【００３６】
歪補償係数計算部１１７は、まず、歪補償係数記憶部１１０から遅延信号の信号レベルに応じた歪補償係数を読み出す。そして、歪補償係数計算部１１７は、可変ＦＩＲフィルタ１１２から出力される遅延信号とＡ／Ｄ変換部１０７から出力されるフィードバック信号とを比較し、例えばＬＭＳアルゴリズムなどの適応アルゴリズムによって、読み出された歪補償係数を更新する。すなわち、歪補償係数計算部１１７は、遅延信号とフィードバック信号との誤差が最小となるように歪補償係数を算出する。このとき、歪補償係数計算部１１７は、遅延信号とフィードバック信号のタイミングが一致していることを前提として適応アルゴリズムを適用する。つまり、歪補償係数計算部１１７は、遅延信号とフィードバック信号との誤差は、可変ＦＩＲフィルタ１１２による遅延量のずれではなく増幅器１０４の非線形歪みに起因すると仮定して、２つの信号の誤差を最小にする歪補償係数を算出する。したがって、歪補償係数計算部１１７を動作させる場合には、可変ＦＩＲフィルタ１１２の係数ａ0〜ａN-1が十分に収束している状態であるのが好ましい。
【００３７】
次いで、上記のように構成された送信装置による可変ＦＩＲフィルタ１１２の係数算出および歪補償係数算出の動作について説明する。
【００３８】
上述したように、ＦＩＲ係数計算部１１６を動作させる場合は、増幅器１０４による非線形歪みが生じないことを前提としている一方、歪補償係数計算部１１７を動作させる場合は、可変ＦＩＲフィルタ１１２の係数ａ0〜ａN-1が収束していることを前提としている。このため、例えば送信装置の起動時などは、まず送信信号の送信電力を小さくして、可変ＦＩＲフィルタ１１２の係数ａ0〜ａN-1を十分に収束させることが必要となる。
【００３９】
すなわち、例えば図３（ａ）に示すように、起動時刻ｔ0から所定の時間ｔ1までは送信信号の電力レベルを小さくして、可変ＦＩＲフィルタ１１２の係数ａ0〜ａN-1を収束させる。このとき、スイッチ１１４、１１５は、可変ＦＩＲフィルタ１１２およびＡ／Ｄ変換部１０７からの出力がＦＩＲ係数計算部１１６へ入力されるように切り替えられる。
【００４０】
このようにスイッチ１１４、１１５が切り替えられた状態で、送信信号は、Ｄ／Ａ変換部１０２によってＤ／Ａ変換され、直交変調部１０３によって直交変調され、増幅器１０４によって増幅される。このとき、送信信号の電力レベルが小さいため、増幅器１０４では非線形歪みが生じることはなく、乗算器１０１によって歪補償係数を乗算する必要がない。増幅器１０４によって増幅された信号は、方向性結合器１０５によって直交復調部１０６へフィードバックされ、直交復調部１０６およびＡ／Ｄ変換部１０７を経由したフィードバック信号がＦＩＲ係数計算部１１６へ入力される。
【００４１】
一方、送信信号は、固定遅延付与部１１１によって固定遅延が付与され、可変ＦＩＲフィルタ１１２およびＦＩＲ係数計算部１１６へ出力される。そして、送信信号は、可変ＦＩＲフィルタ１１２によって、係数ａ0〜ａN-1（ここでは所定の初期値）に応じた遅延が付与され、得られた遅延信号がＦＩＲ係数計算部１１６へ入力される。
【００４２】
そして、ＦＩＲ係数計算部１１６によって、適応アルゴリズムが適用されて可変ＦＩＲフィルタ１１２の係数ａ0〜ａN-1が決定される。以下、図４のフロー図を参照して、ＦＩＲ係数計算部１１６による係数ａ0〜ａN-1の決定について説明する。
【００４３】
上述したように、ＦＩＲ係数計算部１１６には、固定遅延付与部１１１から出力される送信信号、可変ＦＩＲフィルタ１１２から出力される遅延信号、およびＡ／Ｄ変換部１０７から出力されるフィードバック信号が入力されている（ＳＴ１０００）。そして、まず、遅延信号とフィードバック信号の差が算出される（ＳＴ１１００）。このとき、送信信号の電力レベルが小さいため、フィードバック信号には増幅器１０４による非線形歪みが生じておらず、遅延信号とフィードバック信号の差は、タイミングのずれを示している。
【００４４】
そして、係数ａ0〜ａN-1を順次算出するためのカウンタ変数ｉが０に設定され（ＳＴ１２００）、送信信号、遅延信号、およびフィードバック信号に例えばＬＭＳアルゴリズムなどの適応アルゴリズムが適用され、遅延信号とフィードバック信号の差が小さくなるように係数ａiが更新される（ＳＴ１３００）。その後、カウンタ変数ｉがインクリメントされ（ＳＴ１４００）、カウンタ変数ｉと可変ＦＩＲフィルタ１１２の乗算器１１２ｂの数Ｎとが比較される（ＳＴ１５００）。
【００４５】
この比較の結果、カウンタ変数ｉが乗算器１１２ｂの数Ｎに等しい場合は、可変ＦＩＲフィルタ１１２のすべての係数ａ0〜ａN-1の更新が完了しているため、ＦＩＲ係数計算部１１６による処理が終了する。一方、カウンタ変数ｉが乗算器１１２ｂの数Ｎ未満である場合は、更新が完了していない係数があるため、ＦＩＲ係数計算部１１６による適応アルゴリズムを用いた係数の更新が継続する。
【００４６】
このようにして更新された可変ＦＩＲフィルタ１１２の係数ａ0〜ａN-1は、スケーリング部１１３へ出力され、スケーリング部１１３によって可変ＦＩＲフィルタ１１２の入出力電力が一致するようにスケーリングされる。スケーリング後の係数ａ0〜ａN-1は、可変ＦＩＲフィルタ１１２の各乗算器１１２ｂに設定され、新たに設定された係数ａ0〜ａN-1による遅延が次の送信信号に付与される。
【００４７】
以後、図３（ａ）に示す時刻ｔ1までは、上記の処理が繰り返され、可変ＦＩＲフィルタ１１２の係数ａ0〜ａN-1が収束する。そして、時刻ｔ1においては、係数ａ0〜ａN-1が十分に収束しているため、可変ＦＩＲフィルタ１１２通過後の遅延信号とフィードバック信号とのタイミングは一致することになる。つまり、可変ＦＩＲフィルタ１１２の係数ａ0〜ａN-1の更新という簡便なハードウェア構成および容易な演算のみで送信信号とフィードバック信号のタイミングを一致させることができる。また、可変ＦＩＲフィルタ１１２はデジタル信号処理で実現されるため、アナログ回路のように周辺の環境などに応じて特性が変化することがなく、常に正確に送信信号を遅延させることができる。
【００４８】
送信装置は、時刻ｔ1から時刻ｔ2までは送信信号の電力レベルを大きくして、増幅器１０４の増幅器特性の逆特性に相当する歪補償係数を算出する。このとき、スイッチ１１４、１１５は、可変ＦＩＲフィルタ１１２およびＡ／Ｄ変換部１０７からの出力が歪補償係数計算部１１７へ入力されるように切り替えられる。
【００４９】
このようにスイッチ１１４、１１５が切り替えられた状態で、送信信号は信号レベル計算部１０８によって信号レベルが計算され、アドレス生成部１０９によって送信信号の信号レベルに対応するアドレスが生成される。そして、アドレス生成部１０９によって生成されたアドレスが歪補償係数記憶部１１０へ通知され、通知されたアドレスのアドレス領域に記憶されている歪補償係数が乗算器１０１および歪補償係数計算部１１７へ出力される。そして、送信信号は、乗算器１０１にて歪補償係数（ここでは所定の初期値）が乗算され、Ｄ／Ａ変換部１０２によってＤ／Ａ変換され、直交変調部１０３によって直交変調され、増幅器１０４によって増幅される。増幅器１０４によって増幅された信号は、方向性結合器１０５によって直交復調部１０６へフィードバックされ、直交復調部１０６およびＡ／Ｄ変換部１０７を経由したフィードバック信号が歪補償係数計算部１１７へ入力される。
【００５０】
一方、送信信号は、固定遅延付与部１１１によって固定遅延が付与され、可変ＦＩＲフィルタ１１２へ出力される。そして、送信信号は、可変ＦＩＲフィルタ１１２によって、係数ａ0〜ａN-1（ここでは十分に収束した値）に応じた遅延が付与され、得られた遅延信号が歪補償係数計算部１１７へ入力される。
【００５１】
そして、歪補償係数計算部１１７によって、適応アルゴリズムが適用されて歪補償係数記憶部１１０から出力された歪補償係数が更新される。すなわち、遅延信号とフィードバック信号の誤差が最小となるように、歪補償係数が決定される。このとき、可変ＦＩＲフィルタ１１２の係数ａ0〜ａN-1は十分収束しており、遅延信号とフィードバック信号のタイミングは一致していると見なせるため、遅延信号とフィードバック信号の誤差は増幅器１０４の非線形歪みであるものと仮定することができる。したがって、歪補償係数計算部１１７によって更新された歪補償係数は、増幅器１０４の増幅器特性の逆特性を正確に表すものとなる。更新された歪補償係数は、歪補償係数記憶部１１０に記憶され、新たに記憶された歪補償係数が次の信号レベルが等しい送信信号に乗算される。
【００５２】
以後、図３（ａ）に示す時刻ｔ2までは、上記の処理が繰り返され、歪補償記憶部１１０に記憶された信号レベルごとの歪補償係数が収束する。そして、時刻ｔ2においては、すべての歪補償係数が十分に収束しているため、増幅器１０４による非線形歪みを確実に補償することができる。このため、時刻ｔ2以降は、通常の送信が開始されるが、フィードバック信号が増幅器１０４を含むアナログ回路において付与される遅延量および増幅器１０４の増幅器特性は、周辺の環境などに応じて変化するため、時刻ｔ2以降もスイッチ１１４、１１５は所定間隔で切り替わり、ＦＩＲ係数計算部１１６および歪補償係数計算部１１７は交互に動作するようになる。
【００５３】
なお、以上の説明においては、時刻ｔ1から時刻ｔ2の間に送信信号の電力レベルを大きくし、歪補償係数計算部１１７のみを動作させることとしたが、例えば図３（ｂ）に示すように、時刻ｔ1から時刻ｔ2の間に送信信号の電力レベルを徐々に大きくし、ＦＩＲ係数計算部１１６および歪補償係数計算部１１７を交互に動作させても良い。この場合には、時刻ｔ1以降は、ＦＩＲ係数計算部１１６と歪補償係数計算部１１７を交互に動作させることになり、送信信号に付与する遅延量を正確に保ちながら歪補償係数を収束させることになる。
【００５４】
次に、本実施の形態に係る遅延量制御のシミュレーション結果を例示する。
【００５５】
図５は、歪補償係数が乗算される前の送信信号の周波数スペクトラムの一例を示す図である。同図に示す周波数スペクトラムにおいては、送信信号に対応する周波数のパワーのみが大きく、他の周波数のパワーが小さいスペクトラムを有している。このような送信信号に対して、増幅器における非線形歪みを考慮した一般的なアダプティブプリディストーションを行うと、増幅器からの出力信号の周波数スペクトラムは例えば図６に示すようになる。図６に示す周波数スペクトラムにおいては、送信信号に対応する周波数のパワーのみが大きく、非線形歪みが補償されていることは確認できるものの、他の周波数のパワーも比較的大きく、フロアノイズが生じていることが判る。
【００５６】
これに対し、本実施の形態に係る遅延量制御を行う場合、増幅器からの出力信号の周波数スペクトラムは例えば図７に示すようになる。図７に示す周波数スペクトラムにおいては、図５および図６と同様に送信信号に対応する周波数のパワーのみが大きく、さらに、他の周波数のパワーが小さくなっている。つまり、図５に示した送信信号の周波数スペクトラムと図７に示した増幅器からの出力信号の周波数スペクトラムは酷似しており、増幅器が送信信号をほぼ線形増幅していることが判る。これは、可変ＦＩＲフィルタ１１２によって、送信信号を適切に遅延させ、歪補償係数算出の際に比較される遅延信号とフィードバック信号のタイミングが正確に一致しているため、精度が高い歪補償係数が算出されるためである。
【００５７】
以上のように、本実施の形態によれば、可変ＦＩＲフィルタを通過した送信信号と増幅器によって増幅されたフィードバック信号とを比較し、適応アルゴリズムによって可変ＦＩＲフィルタの係数を収束させ、係数収束後の可変ＦＩＲフィルタによって送信信号を遅延させる。このため、可変ＦＩＲフィルタの係数を適応アルゴリズムによって収束させるという容易な演算のみを行えば良く、回路規模が増大することもない。さらに、デジタル信号処理によって正確に遅延量を制御することになり、増幅器への入力信号と増幅後のフィードバック信号とのタイミングを正確に一致させることができる。
【００５８】
なお、可変ＦＩＲフィルタによって増幅器へ入力前の送信信号を遅延させる遅延量制御方法は、マルチステージ法やポストディストーション法の歪補償装置にも適用することができる。以下、これらの歪補償装置に可変ＦＩＲフィルタを導入する例について、簡単に説明しておく。
【００５９】
図８にはマルチステージ法による歪補償装置を備えた送信装置のブロック図を、図９にはポストディストーション法による歪補償装置を備えた送信装置のブロック図を示す。図８および図９において、図１と同じ部分には同じ符号を付し、その説明を省略する。
【００６０】
図８に示す送信装置は、計算により求められた増幅器１０４の増幅器特性を乗算器２０１にて送信信号に乗算し、この乗算結果の信号を可変ＦＩＲフィルタ１１２によって遅延させた遅延信号とフィードバック信号とを比較することにより、可変ＦＩＲフィルタ１１２の係数ａ0〜ａN-1を決定する。そして、可変ＦＩＲフィルタ１１２の係数ａ0〜ａN-1が十分収束した後は、増幅器特性計算部２０２によって遅延信号とフィードバック信号が比較され、増幅器１０４の増幅器特性が算出される。算出された増幅器特性は、増幅器特性記憶部２０３に記憶され、さらに、逆特性計算部２０４によって逆特性が算出される。そして、歪補償係数記憶部１１０に記憶されている歪補償係数は、増幅器１０４の増幅器特性の逆特性に相当するため、逆特性計算部２０４によって算出された逆特性が歪補償係数記憶部１１０に記憶される。
【００６１】
このようにマルチステージ法を用いる歪補償装置においては、計算で得られた増幅器１０４の増幅器特性乗算後の送信信号が可変ＦＩＲフィルタ１１２によって遅延させられるものの、遅延量の制御は図１の歪補償装置と同様に行われ、図１の歪補償装置と同様の効果を得ることができる。
【００６２】
また、図９に示す送信装置は、増幅器１０４の増幅器特性の逆特性に対応する後置歪特性を乗算器３０１にてフィードバック信号に乗算し、この乗算結果の信号と可変ＦＩＲフィルタ１１２によって遅延させた遅延信号とを比較することにより、可変ＦＩＲフィルタ１１２の係数ａ0〜ａN-1を決定する。そして、可変ＦＩＲフィルタ１１２の係数ａ0〜ａN-1が十分収束した後は、後置歪特性計算部３０２によって遅延信号とフィードバック信号が比較され、後置歪特性が算出される。算出された後置歪特性は、増幅器１０４の増幅器特性の逆特性に対応するため、後置歪特性が歪補償係数記憶部１１０に記憶される。
【００６３】
このようにポストディストーション法を用いる歪補償装置においては、後置歪特性乗算後のフィードバック信号と遅延信号とがＦＩＲ係数計算部１１６へ入力されるものの、遅延量の制御は図１の歪補償装置と同様に行われ、図１の歪補償装置と同様の効果を得ることができる。
【００６４】
本発明の第１の態様に係る歪補償装置は、非線形回路によって入力信号に生じる非線形歪みを歪補償係数を用いて補償する歪補償装置であって、複数の係数を用いた演算により前記入力信号を遅延させるデジタルフィルタと、前記入力信号が遅延されて得られた遅延信号と前記入力信号に対応する非線形回路の出力信号とを用いて前記デジタルフィルタの係数を更新する更新手段と、係数更新後の前記デジタルフィルタによって遅延させた遅延信号と前記出力信号とから前記非線形回路の非線形特性に対応する歪補償係数を算出する算出手段と、を有する構成を採る。
【００６５】
この構成によれば、デジタルフィルタによる遅延信号と非線形回路の出力信号とからデジタルフィルタの係数を更新し、係数更新後のデジタルフィルタによる遅延信号と非線形回路の出力信号とから歪補償係数を算出する。このため、歪補償係数算出のために入力信号に対して付与する遅延量を相関演算などによって直接求める必要がなく、デジタルフィルタによって適切に入力信号を遅延させることができる。すなわち、演算量の増大を抑制して、処理遅延およびハードウェア規模の増大を防止しつつ、非線形回路への入力信号と非線形回路からフィードバックされる出力信号とのタイミングを正確に一致させることができる。
【００６６】
本発明の第２の態様に係る歪補償装置は、上記第１の態様において、前記更新手段は、前記遅延信号と前記出力信号の差を最小とする前記デジタルフィルタの係数を求める構成を採る。
【００６７】
この構成によれば、遅延信号と出力信号の差を最小とするデジタルフィルタの係数を求めるため、遅延信号と出力信号のタイミングを一致させるデジタルフィルタの係数を適応アルゴリズムなどの容易な演算により求めることができる。
【００６８】
本発明の第３の態様に係る歪補償装置は、上記第１の態様において、前記更新手段は、前記デジタルフィルタの係数をスケーリングして前記入力信号と前記遅延信号の電力を等しくするスケーリング部、を有する構成を採る。
【００６９】
この構成によれば、係数のスケーリングによりデジタルフィルタの入出力電力を等しくするため、入力信号のタイミングだけを遅延させて電力は変化させず、遅延信号と出力信号による歪補償係数の算出を正確に行うことができる。
【００７０】
本発明の第４の態様に係る歪補償装置は、上記第１の態様において、前記遅延信号および前記出力信号を前記更新手段および前記算出手段のいずれか一方へ所定間隔で切り替えて送出するスイッチ、をさらに有する構成を採る。
【００７１】
この構成によれば、遅延信号および出力信号を用いてデジタルフィルタの係数の更新または歪補償係数の算出を所定間隔で切り替えて行うため、デジタルフィルタの係数および歪補償係数のいずれか一方が正確な状態でいずれか他方を求めることができ、結果として、デジタルフィルタの係数および歪補償係数の双方の精度を高めることができる。
【００７２】
本発明の第５の態様に係る歪補償装置は、上記第４の態様において、前記スイッチは、起動時において、前記入力信号の電力が前記非線形回路で非線形歪みを生じない電力である間に前記遅延信号および前記出力信号を前記更新手段へ送出し、所定時間経過後、前記遅延信号および前記出力信号を前記算出手段へ送出する構成を採る。
【００７３】
この構成によれば、入力信号が非線形歪みを生じない程度の電力である間にデジタルフィルタの係数を更新し、その後、歪補償係数を算出するため、起動時におけるデジタルフィルタの係数および歪補償係数の決定を高速に行うことができる。
【００７４】
本発明の第６の態様に係る歪補償装置は、上記第４の態様において、前記スイッチは、起動時において、前記入力信号の電力が前記非線形回路で非線形歪みを生じない電力である間に前記遅延信号および前記出力信号を前記更新手段へ送出し、所定時間経過後、前記遅延信号および前記出力信号を前記更新手段および前記算出手段へ交互に送出する構成を採る。
【００７５】
この構成によれば、入力信号が非線形歪みを生じない程度の電力である間にデジタルフィルタの係数を更新し、その後、歪補償係数の算出およびデジタルフィルタの係数の更新を交互に行うため、起動時におけるデジタルフィルタの係数および歪補償係数の決定を高速に行うことができる。
【００７６】
本発明の第７の態様に係る遅延量制御方法は、デジタルフィルタを備え非線形回路によって入力信号に生じる非線形歪みを補償する歪補償装置における遅延量制御方法であって、前記デジタルフィルタにおける複数の係数を用いた演算により前記入力信号を遅延させるステップと、前記入力信号が遅延されて得られた遅延信号と前記入力信号に対応する非線形回路の出力信号とを用いて前記デジタルフィルタの係数を更新するステップと、係数更新後の前記デジタルフィルタによって前記入力信号を遅延させるステップと、を有するようにした。
【００７７】
この方法によれば、デジタルフィルタによる遅延信号と非線形回路の出力信号とからデジタルフィルタの係数を更新し、係数更新後のデジタルフィルタによって入力信号を遅延させる。このため、歪補償係数算出のために入力信号に対して付与する遅延量を相関演算などによって直接求める必要がなく、デジタルフィルタによって適切に入力信号を遅延させることができる。すなわち、演算量の増大を抑制して、処理遅延およびハードウェア規模の増大を防止しつつ、非線形回路への入力信号と非線形回路からフィードバックされる出力信号とのタイミングを正確に一致させることができる。
【産業上の利用可能性】
【００７８】
本発明の歪補償装置および遅延量制御方法は、演算量の増大を抑制して、処理遅延およびハードウェア規模の増大を防止しつつ、非線形回路への入力信号と非線形回路からフィードバックされる出力信号とのタイミングを正確に一致させることができ、増幅器などの非線形回路で発生する非線形歪みをプリディストーション方式を用いて補償する歪補償装置および遅延量制御方法などとして有用である。
【図面の簡単な説明】
【００７９】
【図１】本発明の一実施の形態に係る送信装置の構成を示すブロック図
【図２】一実施の形態に係る可変ＦＩＲフィルタの内部構成を示す図
【図３】（ａ）一実施の形態に係る送信電力の推移の一例を示す図（ｂ）一実施の形態に係る送信電力の推移の他の一例を示す図
【図４】一実施の形態に係る可変ＦＩＲフィルタの係数の更新動作を示すフロー図
【図５】送信信号の周波数スペクトラムの一例を示す図
【図６】アダプティブプリディストーションにおける増幅器の出力信号の周波数スペクトラムの一例を示す図
【図７】一実施の形態における増幅器の出力信号の周波数スペクトラムの一例を示す図
【図８】一実施の形態に係る送信装置の他の構成を示すブロック図
【図９】一実施の形態に係る送信装置のさらに他の構成を示すブロック図
【図１０】（ａ）プリディストーション方式の送信装置の回路構成を示す図（ｂ）プリディストーション方式による歪補償を示す図
【符号の説明】
【００８０】
１０１、２０１、３０１ 乗算器
１０２ Ｄ／Ａ変換部
１０３ 直交変調部
１０４ 増幅器
１０５ 方向性結合器
１０６ 直交復調部
１０７ Ａ／Ｄ変換部
１０８ 信号レベル計算部
１０９ アドレス生成部
１１０ 歪補償係数記憶部
１１１ 固定遅延付与部
１１２ 可変ＦＩＲフィルタ
１１３ スケーリング部
１１４、１１５ スイッチ
１１６ ＦＩＲ係数計算部
１１７ 歪補償係数計算部
２０２ 増幅器特性計算部
２０３ 増幅器特性記憶部
２０４ 逆特性計算部
３０２ 後置歪特性計算部
【技術分野】
【０００１】
本発明は、歪補償装置および遅延量制御方法に関し、特に、増幅器などの非線形回路で発生する非線形歪みをプリディストーション方式を用いて補償する歪補償装置および遅延量制御方法に関する。
【背景技術】
【０００２】
一般に、増幅器などの非線形回路による信号の非線形歪みを補償する技術としては、大きくフィードフォワード方式およびプリディストーション方式の２つがある。増幅器における非線形歪みを補償する場合、プリディストーション方式では、増幅器への入力信号をあらかじめ増幅器特性の逆特性で歪ませておく。そして、このような歪補償を行う無線通信装置においては一般的に、図１０（ａ）に示すような回路構成が採られる。図１０（ａ）の回路においては、プリディストータによって増幅器特性の逆特性に相当する歪補償係数が送信信号に乗算され、その後、増幅器によって増幅された送信信号がアンテナから送信される。
【０００３】
つまり、レベルＶiの送信信号のプリディストータにおける入出力レベルをそれぞれＶi,PD、Ｖo,PDとし、増幅器における入出力レベルをそれぞれＶi,PA、Ｖo,PAとすれば、レベルＶi,PDの入力信号はプリディストータによって図１０（ｂ）の左図に示すようなレベルＶo,PDの出力信号へ変換され、レベルＶi,PAの入力信号は増幅器によって図１０（ｂ）の中央の図に示すようなレベルＶo,PAの出力信号へ変換される。この結果、最終的にアンテナから送信される信号のレベルＶoと最初の送信信号のレベルＶiとの関係は、図１０（ｂ）の右図に示すように線形となり、非線形歪みが補償されたこととなる。
【０００４】
ところで、プリディストーション方式においては、増幅器特性の逆特性を示す歪補償係数が送信信号に乗算されるが、増幅器特性は、動作環境などによって変化することがある。したがって、増幅器特性の逆特性も常に一定ではなく、送信信号に対して乗算すべき歪補償係数も更新する必要がある。そこで、増幅器による増幅後の信号をプリディストータへフィードバックし、適応的に歪補償係数を更新するアダプティブプリディストーション方式が用いられることがある（例えば特許文献１参照）。
【０００５】
一般に、アダプティブプリディストーション方式においては、増幅器への入力信号と増幅後のフィードバック信号とが比較されることにより増幅器特性の逆特性が求められ、この逆特性に相当する歪補償係数が算出される。このとき、増幅器への入力信号と増幅後のフィードバック信号との比較に関して、同一の時刻における信号を比較する必要があるが、フィードバック信号には増幅器を含む回路による遅延が生じているため、増幅器への入力信号をフィードバック信号と同じだけ遅延させる必要がある。
【０００６】
そこで、入力信号とフィードバック信号の相関演算を行い、相関が最大になるタイミングからフィードバック信号の遅延量を算出し、算出された遅延量だけ入力信号を遅延させることが考えられている（例えば特許文献２参照）。さらに、特許文献２においては、デジタル処理によって入力信号を遅延させる場合に、デジタル処理におけるサンプル間隔以下の微小時間の修正をアナログ処理によって施し、入力信号の遅延の精度を向上することが開示されている。
【特許文献１】特開２００１−２６８１５０号公報
【特許文献２】特開２００１−１８９６８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述した遅延量の算出の際に行われる相関演算は、演算量が膨大であり、処理速度が遅くなったりハードウェア規模が大きくなったりするという問題がある。特に、遅延量算出の精度を向上するために、入力信号およびフィードバック信号に対する補間処理を行う場合には、演算量がさらに増大し、処理遅延およびハードウェア規模もさらに増大する。
【０００８】
また、アナログ処理によって入力信号の遅延量の微調整を行う場合には、複数の異なる遅延量にそれぞれ対応する複数のアナログ回路を配設したり、これらのアナログ回路の特性変化に応じた制御を行う制御回路を追加したりする必要が生じ、ハードウェア規模はさらに増大する。
【０００９】
本発明はかかる点に鑑みてなされたものであり、演算量の増大を抑制して、処理遅延およびハードウェア規模の増大を防止しつつ、非線形回路への入力信号と非線形回路からフィードバックされる出力信号とのタイミングを正確に一致させることができる歪補償装置および遅延量制御方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明に係る歪補償装置は、非線形回路によって入力信号に生じる非線形歪みを歪補償係数を用いて補償する歪補償装置であって、複数の係数を用いた演算により前記入力信号を遅延させるデジタルフィルタと、前記入力信号が遅延されて得られた遅延信号と前記入力信号に対応する非線形回路の出力信号とを用いて前記デジタルフィルタの係数を更新する更新手段と、係数更新後の前記デジタルフィルタによって遅延させた遅延信号と前記出力信号とから前記非線形回路の非線形特性に対応する歪補償係数を算出する算出手段と、を有する構成を採る。
【００１１】
この構成によればデジタルフィルタによる遅延信号と非線形回路の出力信号とからデジタルフィルタの係数を更新し、係数更新後のデジタルフィルタによる遅延信号と非線形回路の出力信号とから歪補償係数を算出する。このため、歪補償係数算出のために入力信号に対して付与する遅延量を相関演算などによって直接求める必要がなく、デジタルフィルタによって適切に入力信号を遅延させることができる。すなわち、演算量の増大を抑制して、処理遅延およびハードウェア規模の増大を防止しつつ、非線形回路への入力信号と非線形回路からフィードバックされる出力信号とのタイミングを正確に一致させることができる。
【００１２】
本発明に係る遅延量制御方法は、デジタルフィルタを備え非線形回路によって入力信号に生じる非線形歪みを補償する歪補償装置における遅延量制御方法であって、前記デジタルフィルタにおける複数の係数を用いた演算により前記入力信号を遅延させるステップと、前記入力信号が遅延されて得られた遅延信号と前記入力信号に対応する非線形回路の出力信号とを用いて前記デジタルフィルタの係数を更新するステップと、係数更新後の前記デジタルフィルタによって前記入力信号を遅延させるステップと、を有するようにした。
【００１３】
この方法によれば、デジタルフィルタによる遅延信号と非線形回路の出力信号とからデジタルフィルタの係数を更新し、係数更新後のデジタルフィルタによって入力信号を遅延させる。このため、歪補償係数算出のために入力信号に対して付与する遅延量を相関演算などによって直接求める必要がなく、デジタルフィルタによって適切に入力信号を遅延させることができる。すなわち、演算量の増大を抑制して、処理遅延およびハードウェア規模の増大を防止しつつ、非線形回路への入力信号と非線形回路からフィードバックされる出力信号とのタイミングを正確に一致させることができる。
【発明の効果】
【００１４】
本発明によれば、演算量の増大を抑制して、処理遅延およびハードウェア規模の増大を防止しつつ、非線形回路への入力信号と非線形回路からフィードバックされる出力信号とのタイミングを正確に一致させることができる。
【発明を実施するための最良の形態】
【００１５】
本発明の骨子は、例えばＦＩＲ（Finite Impulse Response：有限インパルス応答）フィルタなどのデジタルフィルタの係数を調整し、このデジタルフィルタによって非線形回路への入力信号を遅延させ、非線形回路から出力されるフィードバック信号とのタイミングを合わせることである。
【００１６】
以下、本発明の一実施の形態について、図面を参照して詳細に説明する。なお、以下の説明においては、デジタルフィルタとして可変ＦＩＲフィルタを例に挙げ、非線形回路として増幅器を例に挙げているが、本発明はこれに限定されず、可変ＦＩＲフィルタ以外のデジタルフィルタを用いても良く、増幅器以外の非線形回路を対象とした歪補償を行っても良い。
【００１７】
図１は、本発明の一実施の形態に係る歪補償装置を備えた送信装置の要部構成を示すブロック図である。図１に示す送信装置は、乗算器１０１、Ｄ／Ａ変換部１０２、直交変調部１０３、増幅器１０４、方向性結合器１０５、直交復調部１０６、Ａ／Ｄ変換部１０７、信号レベル計算部１０８、アドレス生成部１０９、歪補償係数記憶部１１０、固定遅延付与部１１１、可変ＦＩＲフィルタ１１２、スケーリング部１１３、スイッチ１１４、１１５、ＦＩＲ係数計算部１１６、および歪補償係数計算部１１７を有している。
【００１８】
乗算器１０１は、送信信号に対して歪補償係数を乗算することにより、送信信号にあらかじめ増幅器特性の逆特性をかけておく。
【００１９】
Ｄ／Ａ変換部１０２は、送信信号をＤ／Ａ変換し、得られたアナログ信号を直交変調部１０３へ出力する。
【００２０】
直交変調部１０３は、アナログ信号を直交変調し、得られた変調信号を増幅器１０４へ出力する。
【００２１】
増幅器１０４は、変調信号を増幅し、得られた増幅信号を方向性結合器１０５へ出力する。このとき、増幅器１０４は、増幅器特性によって非線形に歪んだ増幅を行うが、送信信号には乗算器１０１においてあらかじめ増幅器特性の逆特性がかけられているため、増幅器１０４からの出力信号は歪んでいないことになる。なお、増幅器特性は、入力信号レベルによって異なっているとともに、動作環境によって変化することがある。
【００２２】
方向性結合器１０５は、増幅器１０４の出力信号をアンテナを介して送信するとともに、直交復調部１０６へフィードバックする。
【００２３】
直交復調部１０６は、方向結合器１０５からフィードバックされたフィードバック信号を直交復調し、得られた復調信号をＡ／Ｄ変換部１０７へ出力する。
【００２４】
Ａ／Ｄ変換部１０７は、復調信号をＡ／Ｄ変換し、得られたデジタルのフィードバック信号をスイッチ１１５へ出力する。
【００２５】
信号レベル計算部１０８は、送信信号の信号レベルを計算し、アドレス生成部１０９へ出力する。
【００２６】
アドレス生成部１０９は、送信信号の信号レベルに応じたアドレスを生成し、歪補償係数記憶部１１０へ通知する。具体的には、アドレス生成部１０９は、例えば送信信号の信号レベルを複数の段階のアドレスに対応させており、信号レベルに応じたアドレスを歪補償係数記憶部１１０へ通知する。
【００２７】
歪補償係数記憶部１１０は、歪補償係数計算部１１７から出力される信号レベルごとの歪補償係数を記憶している。つまり、歪補償係数記憶部１１０は、送信信号の信号レベルに応じたアドレス領域に、各信号レベルに対応する歪補償係数を記憶している。そして、歪補償係数記憶部１１０は、アドレス生成部１０９から通知されるアドレス領域に記憶された歪補償係数を乗算器１０１へ出力する。
【００２８】
固定遅延付与部１１１は、増幅器１０４から方向性結合器１０５を介してフィードバックされるフィードバック信号にＤ／Ａ変換部１０２からＡ／Ｄ変換部１０７までのアナログ回路において付与される最低限の固定遅延を送信信号に付与する。後述するように、本実施の形態においては、可変ＦＩＲフィルタ１１２によって送信信号を遅延させ、フィードバック信号とのタイミングを合わせるが、あらかじめ固定遅延を送信信号に付与しておくことにより、可変ＦＩＲフィルタ１１２による遅延量が小さくなる。この結果、送信信号とフィードバック信号とのタイミングの誤差が収束するまでの時間を短縮することができるとともに、可変ＦＩＲフィルタ１１２のサイズを小さくすることができる。なお、固定遅延としては、アナログ回路においてフィードバック信号に付与される遅延量の平均値から可変ＦＩＲフィルタ１１２によって付与可能な遅延量の２分の１を減じた遅延量であることが好ましい。こうすることによって、固定遅延を超える分の遅延量を最も効率良く可変ＦＩＲフィルタ１１２で遅延させることができる。
【００２９】
可変ＦＩＲフィルタ１１２は、固定遅延が付与された送信信号を係数に応じてさらに遅延させ、得られた遅延信号をスイッチ１１４へ出力する。具体的には、可変ＦＩＲフィルタ１１２は、図２に示すように、（Ｎ−１）個の遅延素子１１２ａ、Ｎ個の乗算器１１２ｂ、および（Ｎ−１）個の加算器１１２ｃをそれぞれ有している（ただし、Ｎは２以上の整数）。
【００３０】
遅延素子１１２ａは、１サンプル時間ずつ送信信号のサンプルを保持し、保持されたサンプルを次の遅延素子１１２ａおよび乗算器１１２ｂへ出力する。
【００３１】
乗算器１１２ｂは、遅延素子１１２ａから出力される送信信号のサンプルに係数ａ0〜ａN-1をそれぞれ乗算する。各係数ａ0〜ａN-1は、ＦＩＲ係数計算部１１６によって計算されたものであり、送信信号の各サンプルに係数ａ0〜ａN-1を乗算することにより、これらの係数ａ0〜ａN-1に応じた遅延量だけ送信信号が遅延することになる。
【００３２】
加算器１１２ｃは、係数ａ0〜ａN-1乗算後の各サンプルを加算し、加算結果を遅延信号として出力する。
【００３３】
再び図１を参照して、スケーリング部１１３は、可変ＦＩＲフィルタ１１２へ入力される送信信号の電力と可変ＦＩＲフィルタ１１２から出力される遅延信号の電力とが一致するように係数ａ0〜ａN-1をスケーリングする。
【００３４】
スイッチ１１４、１１５は、それぞれ所定のタイミングで切り替わり、スイッチ１１４は可変ＦＩＲフィルタ１１２から出力される遅延信号をＦＩＲ係数計算部１１６または歪補償係数計算部１１７へ出力し、スイッチ１１５はＡ／Ｄ変換部１０７から出力されるフィードバック信号をＦＩＲ係数計算部１１６または歪補償係数計算部１１７へ出力する。スイッチ１１４、１１５の切り替わるタイミングについては後述する。
【００３５】
ＦＩＲ係数計算部１１６は、可変ＦＩＲフィルタ１１２から出力される遅延信号とＡ／Ｄ変換部１０７から出力されるフィードバック信号とを比較し、例えばＬＭＳ（Least Means Square：最小平均二乗）アルゴリズムなどの適応アルゴリズムによって、可変ＦＩＲフィルタ１１２の係数ａ0〜ａN-1を算出する。すなわち、ＦＩＲ係数計算部１１６は、遅延信号とフィードバック信号との誤差が最小となるように係数ａ0〜ａN-1を順次算出する。このとき、ＦＩＲ係数計算部１１６は、増幅器１０４による非線形歪みが生じていないことを前提として適応アルゴリズムを適用する。つまり、ＦＩＲ係数計算部１１６は、遅延信号とフィードバック信号との誤差は、増幅器１０４による非線形歪みではなく可変ＦＩＲフィルタ１１２の係数ａ0〜ａN-1に起因すると仮定して、２つの信号の誤差を最小にする係数ａ0〜ａN-1を算出する。したがって、ＦＩＲ係数計算部１１６を動作させる場合には、送信信号の送信電力が小さく増幅器１０４による非線形歪みが生じない状態であるか、または正確な歪補償係数によって非線形歪みが補償されている状態であるのが好ましい。
【００３６】
歪補償係数計算部１１７は、まず、歪補償係数記憶部１１０から遅延信号の信号レベルに応じた歪補償係数を読み出す。そして、歪補償係数計算部１１７は、可変ＦＩＲフィルタ１１２から出力される遅延信号とＡ／Ｄ変換部１０７から出力されるフィードバック信号とを比較し、例えばＬＭＳアルゴリズムなどの適応アルゴリズムによって、読み出された歪補償係数を更新する。すなわち、歪補償係数計算部１１７は、遅延信号とフィードバック信号との誤差が最小となるように歪補償係数を算出する。このとき、歪補償係数計算部１１７は、遅延信号とフィードバック信号のタイミングが一致していることを前提として適応アルゴリズムを適用する。つまり、歪補償係数計算部１１７は、遅延信号とフィードバック信号との誤差は、可変ＦＩＲフィルタ１１２による遅延量のずれではなく増幅器１０４の非線形歪みに起因すると仮定して、２つの信号の誤差を最小にする歪補償係数を算出する。したがって、歪補償係数計算部１１７を動作させる場合には、可変ＦＩＲフィルタ１１２の係数ａ0〜ａN-1が十分に収束している状態であるのが好ましい。
【００３７】
次いで、上記のように構成された送信装置による可変ＦＩＲフィルタ１１２の係数算出および歪補償係数算出の動作について説明する。
【００３８】
上述したように、ＦＩＲ係数計算部１１６を動作させる場合は、増幅器１０４による非線形歪みが生じないことを前提としている一方、歪補償係数計算部１１７を動作させる場合は、可変ＦＩＲフィルタ１１２の係数ａ0〜ａN-1が収束していることを前提としている。このため、例えば送信装置の起動時などは、まず送信信号の送信電力を小さくして、可変ＦＩＲフィルタ１１２の係数ａ0〜ａN-1を十分に収束させることが必要となる。
【００３９】
すなわち、例えば図３（ａ）に示すように、起動時刻ｔ0から所定の時間ｔ1までは送信信号の電力レベルを小さくして、可変ＦＩＲフィルタ１１２の係数ａ0〜ａN-1を収束させる。このとき、スイッチ１１４、１１５は、可変ＦＩＲフィルタ１１２およびＡ／Ｄ変換部１０７からの出力がＦＩＲ係数計算部１１６へ入力されるように切り替えられる。
【００４０】
このようにスイッチ１１４、１１５が切り替えられた状態で、送信信号は、Ｄ／Ａ変換部１０２によってＤ／Ａ変換され、直交変調部１０３によって直交変調され、増幅器１０４によって増幅される。このとき、送信信号の電力レベルが小さいため、増幅器１０４では非線形歪みが生じることはなく、乗算器１０１によって歪補償係数を乗算する必要がない。増幅器１０４によって増幅された信号は、方向性結合器１０５によって直交復調部１０６へフィードバックされ、直交復調部１０６およびＡ／Ｄ変換部１０７を経由したフィードバック信号がＦＩＲ係数計算部１１６へ入力される。
【００４１】
一方、送信信号は、固定遅延付与部１１１によって固定遅延が付与され、可変ＦＩＲフィルタ１１２およびＦＩＲ係数計算部１１６へ出力される。そして、送信信号は、可変ＦＩＲフィルタ１１２によって、係数ａ0〜ａN-1（ここでは所定の初期値）に応じた遅延が付与され、得られた遅延信号がＦＩＲ係数計算部１１６へ入力される。
【００４２】
そして、ＦＩＲ係数計算部１１６によって、適応アルゴリズムが適用されて可変ＦＩＲフィルタ１１２の係数ａ0〜ａN-1が決定される。以下、図４のフロー図を参照して、ＦＩＲ係数計算部１１６による係数ａ0〜ａN-1の決定について説明する。
【００４３】
上述したように、ＦＩＲ係数計算部１１６には、固定遅延付与部１１１から出力される送信信号、可変ＦＩＲフィルタ１１２から出力される遅延信号、およびＡ／Ｄ変換部１０７から出力されるフィードバック信号が入力されている（ＳＴ１０００）。そして、まず、遅延信号とフィードバック信号の差が算出される（ＳＴ１１００）。このとき、送信信号の電力レベルが小さいため、フィードバック信号には増幅器１０４による非線形歪みが生じておらず、遅延信号とフィードバック信号の差は、タイミングのずれを示している。
【００４４】
そして、係数ａ0〜ａN-1を順次算出するためのカウンタ変数ｉが０に設定され（ＳＴ１２００）、送信信号、遅延信号、およびフィードバック信号に例えばＬＭＳアルゴリズムなどの適応アルゴリズムが適用され、遅延信号とフィードバック信号の差が小さくなるように係数ａiが更新される（ＳＴ１３００）。その後、カウンタ変数ｉがインクリメントされ（ＳＴ１４００）、カウンタ変数ｉと可変ＦＩＲフィルタ１１２の乗算器１１２ｂの数Ｎとが比較される（ＳＴ１５００）。
【００４５】
この比較の結果、カウンタ変数ｉが乗算器１１２ｂの数Ｎに等しい場合は、可変ＦＩＲフィルタ１１２のすべての係数ａ0〜ａN-1の更新が完了しているため、ＦＩＲ係数計算部１１６による処理が終了する。一方、カウンタ変数ｉが乗算器１１２ｂの数Ｎ未満である場合は、更新が完了していない係数があるため、ＦＩＲ係数計算部１１６による適応アルゴリズムを用いた係数の更新が継続する。
【００４６】
このようにして更新された可変ＦＩＲフィルタ１１２の係数ａ0〜ａN-1は、スケーリング部１１３へ出力され、スケーリング部１１３によって可変ＦＩＲフィルタ１１２の入出力電力が一致するようにスケーリングされる。スケーリング後の係数ａ0〜ａN-1は、可変ＦＩＲフィルタ１１２の各乗算器１１２ｂに設定され、新たに設定された係数ａ0〜ａN-1による遅延が次の送信信号に付与される。
【００４７】
以後、図３（ａ）に示す時刻ｔ1までは、上記の処理が繰り返され、可変ＦＩＲフィルタ１１２の係数ａ0〜ａN-1が収束する。そして、時刻ｔ1においては、係数ａ0〜ａN-1が十分に収束しているため、可変ＦＩＲフィルタ１１２通過後の遅延信号とフィードバック信号とのタイミングは一致することになる。つまり、可変ＦＩＲフィルタ１１２の係数ａ0〜ａN-1の更新という簡便なハードウェア構成および容易な演算のみで送信信号とフィードバック信号のタイミングを一致させることができる。また、可変ＦＩＲフィルタ１１２はデジタル信号処理で実現されるため、アナログ回路のように周辺の環境などに応じて特性が変化することがなく、常に正確に送信信号を遅延させることができる。
【００４８】
送信装置は、時刻ｔ1から時刻ｔ2までは送信信号の電力レベルを大きくして、増幅器１０４の増幅器特性の逆特性に相当する歪補償係数を算出する。このとき、スイッチ１１４、１１５は、可変ＦＩＲフィルタ１１２およびＡ／Ｄ変換部１０７からの出力が歪補償係数計算部１１７へ入力されるように切り替えられる。
【００４９】
このようにスイッチ１１４、１１５が切り替えられた状態で、送信信号は信号レベル計算部１０８によって信号レベルが計算され、アドレス生成部１０９によって送信信号の信号レベルに対応するアドレスが生成される。そして、アドレス生成部１０９によって生成されたアドレスが歪補償係数記憶部１１０へ通知され、通知されたアドレスのアドレス領域に記憶されている歪補償係数が乗算器１０１および歪補償係数計算部１１７へ出力される。そして、送信信号は、乗算器１０１にて歪補償係数（ここでは所定の初期値）が乗算され、Ｄ／Ａ変換部１０２によってＤ／Ａ変換され、直交変調部１０３によって直交変調され、増幅器１０４によって増幅される。増幅器１０４によって増幅された信号は、方向性結合器１０５によって直交復調部１０６へフィードバックされ、直交復調部１０６およびＡ／Ｄ変換部１０７を経由したフィードバック信号が歪補償係数計算部１１７へ入力される。
【００５０】
一方、送信信号は、固定遅延付与部１１１によって固定遅延が付与され、可変ＦＩＲフィルタ１１２へ出力される。そして、送信信号は、可変ＦＩＲフィルタ１１２によって、係数ａ0〜ａN-1（ここでは十分に収束した値）に応じた遅延が付与され、得られた遅延信号が歪補償係数計算部１１７へ入力される。
【００５１】
そして、歪補償係数計算部１１７によって、適応アルゴリズムが適用されて歪補償係数記憶部１１０から出力された歪補償係数が更新される。すなわち、遅延信号とフィードバック信号の誤差が最小となるように、歪補償係数が決定される。このとき、可変ＦＩＲフィルタ１１２の係数ａ0〜ａN-1は十分収束しており、遅延信号とフィードバック信号のタイミングは一致していると見なせるため、遅延信号とフィードバック信号の誤差は増幅器１０４の非線形歪みであるものと仮定することができる。したがって、歪補償係数計算部１１７によって更新された歪補償係数は、増幅器１０４の増幅器特性の逆特性を正確に表すものとなる。更新された歪補償係数は、歪補償係数記憶部１１０に記憶され、新たに記憶された歪補償係数が次の信号レベルが等しい送信信号に乗算される。
【００５２】
以後、図３（ａ）に示す時刻ｔ2までは、上記の処理が繰り返され、歪補償記憶部１１０に記憶された信号レベルごとの歪補償係数が収束する。そして、時刻ｔ2においては、すべての歪補償係数が十分に収束しているため、増幅器１０４による非線形歪みを確実に補償することができる。このため、時刻ｔ2以降は、通常の送信が開始されるが、フィードバック信号が増幅器１０４を含むアナログ回路において付与される遅延量および増幅器１０４の増幅器特性は、周辺の環境などに応じて変化するため、時刻ｔ2以降もスイッチ１１４、１１５は所定間隔で切り替わり、ＦＩＲ係数計算部１１６および歪補償係数計算部１１７は交互に動作するようになる。
【００５３】
なお、以上の説明においては、時刻ｔ1から時刻ｔ2の間に送信信号の電力レベルを大きくし、歪補償係数計算部１１７のみを動作させることとしたが、例えば図３（ｂ）に示すように、時刻ｔ1から時刻ｔ2の間に送信信号の電力レベルを徐々に大きくし、ＦＩＲ係数計算部１１６および歪補償係数計算部１１７を交互に動作させても良い。この場合には、時刻ｔ1以降は、ＦＩＲ係数計算部１１６と歪補償係数計算部１１７を交互に動作させることになり、送信信号に付与する遅延量を正確に保ちながら歪補償係数を収束させることになる。
【００５４】
次に、本実施の形態に係る遅延量制御のシミュレーション結果を例示する。
【００５５】
図５は、歪補償係数が乗算される前の送信信号の周波数スペクトラムの一例を示す図である。同図に示す周波数スペクトラムにおいては、送信信号に対応する周波数のパワーのみが大きく、他の周波数のパワーが小さいスペクトラムを有している。このような送信信号に対して、増幅器における非線形歪みを考慮した一般的なアダプティブプリディストーションを行うと、増幅器からの出力信号の周波数スペクトラムは例えば図６に示すようになる。図６に示す周波数スペクトラムにおいては、送信信号に対応する周波数のパワーのみが大きく、非線形歪みが補償されていることは確認できるものの、他の周波数のパワーも比較的大きく、フロアノイズが生じていることが判る。
【００５６】
これに対し、本実施の形態に係る遅延量制御を行う場合、増幅器からの出力信号の周波数スペクトラムは例えば図７に示すようになる。図７に示す周波数スペクトラムにおいては、図５および図６と同様に送信信号に対応する周波数のパワーのみが大きく、さらに、他の周波数のパワーが小さくなっている。つまり、図５に示した送信信号の周波数スペクトラムと図７に示した増幅器からの出力信号の周波数スペクトラムは酷似しており、増幅器が送信信号をほぼ線形増幅していることが判る。これは、可変ＦＩＲフィルタ１１２によって、送信信号を適切に遅延させ、歪補償係数算出の際に比較される遅延信号とフィードバック信号のタイミングが正確に一致しているため、精度が高い歪補償係数が算出されるためである。
【００５７】
以上のように、本実施の形態によれば、可変ＦＩＲフィルタを通過した送信信号と増幅器によって増幅されたフィードバック信号とを比較し、適応アルゴリズムによって可変ＦＩＲフィルタの係数を収束させ、係数収束後の可変ＦＩＲフィルタによって送信信号を遅延させる。このため、可変ＦＩＲフィルタの係数を適応アルゴリズムによって収束させるという容易な演算のみを行えば良く、回路規模が増大することもない。さらに、デジタル信号処理によって正確に遅延量を制御することになり、増幅器への入力信号と増幅後のフィードバック信号とのタイミングを正確に一致させることができる。
【００５８】
なお、可変ＦＩＲフィルタによって増幅器へ入力前の送信信号を遅延させる遅延量制御方法は、マルチステージ法やポストディストーション法の歪補償装置にも適用することができる。以下、これらの歪補償装置に可変ＦＩＲフィルタを導入する例について、簡単に説明しておく。
【００５９】
図８にはマルチステージ法による歪補償装置を備えた送信装置のブロック図を、図９にはポストディストーション法による歪補償装置を備えた送信装置のブロック図を示す。図８および図９において、図１と同じ部分には同じ符号を付し、その説明を省略する。
【００６０】
図８に示す送信装置は、計算により求められた増幅器１０４の増幅器特性を乗算器２０１にて送信信号に乗算し、この乗算結果の信号を可変ＦＩＲフィルタ１１２によって遅延させた遅延信号とフィードバック信号とを比較することにより、可変ＦＩＲフィルタ１１２の係数ａ0〜ａN-1を決定する。そして、可変ＦＩＲフィルタ１１２の係数ａ0〜ａN-1が十分収束した後は、増幅器特性計算部２０２によって遅延信号とフィードバック信号が比較され、増幅器１０４の増幅器特性が算出される。算出された増幅器特性は、増幅器特性記憶部２０３に記憶され、さらに、逆特性計算部２０４によって逆特性が算出される。そして、歪補償係数記憶部１１０に記憶されている歪補償係数は、増幅器１０４の増幅器特性の逆特性に相当するため、逆特性計算部２０４によって算出された逆特性が歪補償係数記憶部１１０に記憶される。
【００６１】
このようにマルチステージ法を用いる歪補償装置においては、計算で得られた増幅器１０４の増幅器特性乗算後の送信信号が可変ＦＩＲフィルタ１１２によって遅延させられるものの、遅延量の制御は図１の歪補償装置と同様に行われ、図１の歪補償装置と同様の効果を得ることができる。
【００６２】
また、図９に示す送信装置は、増幅器１０４の増幅器特性の逆特性に対応する後置歪特性を乗算器３０１にてフィードバック信号に乗算し、この乗算結果の信号と可変ＦＩＲフィルタ１１２によって遅延させた遅延信号とを比較することにより、可変ＦＩＲフィルタ１１２の係数ａ0〜ａN-1を決定する。そして、可変ＦＩＲフィルタ１１２の係数ａ0〜ａN-1が十分収束した後は、後置歪特性計算部３０２によって遅延信号とフィードバック信号が比較され、後置歪特性が算出される。算出された後置歪特性は、増幅器１０４の増幅器特性の逆特性に対応するため、後置歪特性が歪補償係数記憶部１１０に記憶される。
【００６３】
このようにポストディストーション法を用いる歪補償装置においては、後置歪特性乗算後のフィードバック信号と遅延信号とがＦＩＲ係数計算部１１６へ入力されるものの、遅延量の制御は図１の歪補償装置と同様に行われ、図１の歪補償装置と同様の効果を得ることができる。
【００６４】
本発明の第１の態様に係る歪補償装置は、非線形回路によって入力信号に生じる非線形歪みを歪補償係数を用いて補償する歪補償装置であって、複数の係数を用いた演算により前記入力信号を遅延させるデジタルフィルタと、前記入力信号が遅延されて得られた遅延信号と前記入力信号に対応する非線形回路の出力信号とを用いて前記デジタルフィルタの係数を更新する更新手段と、係数更新後の前記デジタルフィルタによって遅延させた遅延信号と前記出力信号とから前記非線形回路の非線形特性に対応する歪補償係数を算出する算出手段と、を有する構成を採る。
【００６５】
この構成によれば、デジタルフィルタによる遅延信号と非線形回路の出力信号とからデジタルフィルタの係数を更新し、係数更新後のデジタルフィルタによる遅延信号と非線形回路の出力信号とから歪補償係数を算出する。このため、歪補償係数算出のために入力信号に対して付与する遅延量を相関演算などによって直接求める必要がなく、デジタルフィルタによって適切に入力信号を遅延させることができる。すなわち、演算量の増大を抑制して、処理遅延およびハードウェア規模の増大を防止しつつ、非線形回路への入力信号と非線形回路からフィードバックされる出力信号とのタイミングを正確に一致させることができる。
【００６６】
本発明の第２の態様に係る歪補償装置は、上記第１の態様において、前記更新手段は、前記遅延信号と前記出力信号の差を最小とする前記デジタルフィルタの係数を求める構成を採る。
【００６７】
この構成によれば、遅延信号と出力信号の差を最小とするデジタルフィルタの係数を求めるため、遅延信号と出力信号のタイミングを一致させるデジタルフィルタの係数を適応アルゴリズムなどの容易な演算により求めることができる。
【００６８】
本発明の第３の態様に係る歪補償装置は、上記第１の態様において、前記更新手段は、前記デジタルフィルタの係数をスケーリングして前記入力信号と前記遅延信号の電力を等しくするスケーリング部、を有する構成を採る。
【００６９】
この構成によれば、係数のスケーリングによりデジタルフィルタの入出力電力を等しくするため、入力信号のタイミングだけを遅延させて電力は変化させず、遅延信号と出力信号による歪補償係数の算出を正確に行うことができる。
【００７０】
本発明の第４の態様に係る歪補償装置は、上記第１の態様において、前記遅延信号および前記出力信号を前記更新手段および前記算出手段のいずれか一方へ所定間隔で切り替えて送出するスイッチ、をさらに有する構成を採る。
【００７１】
この構成によれば、遅延信号および出力信号を用いてデジタルフィルタの係数の更新または歪補償係数の算出を所定間隔で切り替えて行うため、デジタルフィルタの係数および歪補償係数のいずれか一方が正確な状態でいずれか他方を求めることができ、結果として、デジタルフィルタの係数および歪補償係数の双方の精度を高めることができる。
【００７２】
本発明の第５の態様に係る歪補償装置は、上記第４の態様において、前記スイッチは、起動時において、前記入力信号の電力が前記非線形回路で非線形歪みを生じない電力である間に前記遅延信号および前記出力信号を前記更新手段へ送出し、所定時間経過後、前記遅延信号および前記出力信号を前記算出手段へ送出する構成を採る。
【００７３】
この構成によれば、入力信号が非線形歪みを生じない程度の電力である間にデジタルフィルタの係数を更新し、その後、歪補償係数を算出するため、起動時におけるデジタルフィルタの係数および歪補償係数の決定を高速に行うことができる。
【００７４】
本発明の第６の態様に係る歪補償装置は、上記第４の態様において、前記スイッチは、起動時において、前記入力信号の電力が前記非線形回路で非線形歪みを生じない電力である間に前記遅延信号および前記出力信号を前記更新手段へ送出し、所定時間経過後、前記遅延信号および前記出力信号を前記更新手段および前記算出手段へ交互に送出する構成を採る。
【００７５】
この構成によれば、入力信号が非線形歪みを生じない程度の電力である間にデジタルフィルタの係数を更新し、その後、歪補償係数の算出およびデジタルフィルタの係数の更新を交互に行うため、起動時におけるデジタルフィルタの係数および歪補償係数の決定を高速に行うことができる。
【００７６】
本発明の第７の態様に係る遅延量制御方法は、デジタルフィルタを備え非線形回路によって入力信号に生じる非線形歪みを補償する歪補償装置における遅延量制御方法であって、前記デジタルフィルタにおける複数の係数を用いた演算により前記入力信号を遅延させるステップと、前記入力信号が遅延されて得られた遅延信号と前記入力信号に対応する非線形回路の出力信号とを用いて前記デジタルフィルタの係数を更新するステップと、係数更新後の前記デジタルフィルタによって前記入力信号を遅延させるステップと、を有するようにした。
【００７７】
この方法によれば、デジタルフィルタによる遅延信号と非線形回路の出力信号とからデジタルフィルタの係数を更新し、係数更新後のデジタルフィルタによって入力信号を遅延させる。このため、歪補償係数算出のために入力信号に対して付与する遅延量を相関演算などによって直接求める必要がなく、デジタルフィルタによって適切に入力信号を遅延させることができる。すなわち、演算量の増大を抑制して、処理遅延およびハードウェア規模の増大を防止しつつ、非線形回路への入力信号と非線形回路からフィードバックされる出力信号とのタイミングを正確に一致させることができる。
【産業上の利用可能性】
【００７８】
本発明の歪補償装置および遅延量制御方法は、演算量の増大を抑制して、処理遅延およびハードウェア規模の増大を防止しつつ、非線形回路への入力信号と非線形回路からフィードバックされる出力信号とのタイミングを正確に一致させることができ、増幅器などの非線形回路で発生する非線形歪みをプリディストーション方式を用いて補償する歪補償装置および遅延量制御方法などとして有用である。
【図面の簡単な説明】
【００７９】
【図１】本発明の一実施の形態に係る送信装置の構成を示すブロック図
【図２】一実施の形態に係る可変ＦＩＲフィルタの内部構成を示す図
【図３】（ａ）一実施の形態に係る送信電力の推移の一例を示す図（ｂ）一実施の形態に係る送信電力の推移の他の一例を示す図
【図４】一実施の形態に係る可変ＦＩＲフィルタの係数の更新動作を示すフロー図
【図５】送信信号の周波数スペクトラムの一例を示す図
【図６】アダプティブプリディストーションにおける増幅器の出力信号の周波数スペクトラムの一例を示す図
【図７】一実施の形態における増幅器の出力信号の周波数スペクトラムの一例を示す図
【図８】一実施の形態に係る送信装置の他の構成を示すブロック図
【図９】一実施の形態に係る送信装置のさらに他の構成を示すブロック図
【図１０】（ａ）プリディストーション方式の送信装置の回路構成を示す図（ｂ）プリディストーション方式による歪補償を示す図
【符号の説明】
【００８０】
１０１、２０１、３０１ 乗算器
１０２ Ｄ／Ａ変換部
１０３ 直交変調部
１０４ 増幅器
１０５ 方向性結合器
１０６ 直交復調部
１０７ Ａ／Ｄ変換部
１０８ 信号レベル計算部
１０９ アドレス生成部
１１０ 歪補償係数記憶部
１１１ 固定遅延付与部
１１２ 可変ＦＩＲフィルタ
１１３ スケーリング部
１１４、１１５ スイッチ
１１６ ＦＩＲ係数計算部
１１７ 歪補償係数計算部
２０２ 増幅器特性計算部
２０３ 増幅器特性記憶部
２０４ 逆特性計算部
３０２ 後置歪特性計算部
【特許請求の範囲】
【請求項１】
非線形回路によって入力信号に生じる非線形歪みを歪補償係数を用いて補償する歪補償装置であって、
複数の係数を用いた演算により前記入力信号を遅延させるデジタルフィルタと、
前記入力信号が遅延されて得られた遅延信号と前記入力信号に対応する非線形回路の出力信号とを用いて前記デジタルフィルタの係数を更新する更新手段と、
係数更新後の前記デジタルフィルタによって遅延させた遅延信号と前記出力信号とから前記非線形回路の非線形特性に対応する歪補償係数を算出する算出手段と、
を有することを特徴とする歪補償装置。
【請求項２】
前記更新手段は、
前記遅延信号と前記出力信号の差を最小とする前記デジタルフィルタの係数を求めることを特徴とする請求項１記載の歪補償装置。
【請求項３】
前記更新手段は、
前記デジタルフィルタの係数をスケーリングして前記入力信号と前記遅延信号の電力を等しくするスケーリング部、を有することを特徴とする請求項１記載の歪補償装置。
【請求項４】
前記遅延信号および前記出力信号を前記更新手段および前記算出手段のいずれか一方へ所定間隔で切り替えて送出するスイッチ、をさらに有することを特徴とする請求項１記載の歪補償装置。
【請求項５】
前記スイッチは、
起動時において、前記入力信号の電力が前記非線形回路で非線形歪みを生じない電力である間に前記遅延信号および前記出力信号を前記更新手段へ送出し、
所定時間経過後、前記遅延信号および前記出力信号を前記算出手段へ送出することを特徴とする請求項４記載の歪補償装置。
【請求項６】
前記スイッチは、
起動時において、前記入力信号の電力が前記非線形回路で非線形歪みを生じない電力である間に前記遅延信号および前記出力信号を前記更新手段へ送出し、
所定時間経過後、前記遅延信号および前記出力信号を前記更新手段および前記算出手段へ交互に送出することを特徴とする請求項４記載の歪補償装置。
【請求項７】
デジタルフィルタを備え非線形回路によって入力信号に生じる非線形歪みを補償する歪補償装置における遅延量制御方法であって、
前記デジタルフィルタにおける複数の係数を用いた演算により前記入力信号を遅延させるステップと、
前記入力信号が遅延されて得られた遅延信号と前記入力信号に対応する非線形回路の出力信号とを用いて前記デジタルフィルタの係数を更新するステップと、
係数更新後の前記デジタルフィルタによって前記入力信号を遅延させるステップと、
を有することを特徴とする遅延量制御方法。
【請求項１】
非線形回路によって入力信号に生じる非線形歪みを歪補償係数を用いて補償する歪補償装置であって、
複数の係数を用いた演算により前記入力信号を遅延させるデジタルフィルタと、
前記入力信号が遅延されて得られた遅延信号と前記入力信号に対応する非線形回路の出力信号とを用いて前記デジタルフィルタの係数を更新する更新手段と、
係数更新後の前記デジタルフィルタによって遅延させた遅延信号と前記出力信号とから前記非線形回路の非線形特性に対応する歪補償係数を算出する算出手段と、
を有することを特徴とする歪補償装置。
【請求項２】
前記更新手段は、
前記遅延信号と前記出力信号の差を最小とする前記デジタルフィルタの係数を求めることを特徴とする請求項１記載の歪補償装置。
【請求項３】
前記更新手段は、
前記デジタルフィルタの係数をスケーリングして前記入力信号と前記遅延信号の電力を等しくするスケーリング部、を有することを特徴とする請求項１記載の歪補償装置。
【請求項４】
前記遅延信号および前記出力信号を前記更新手段および前記算出手段のいずれか一方へ所定間隔で切り替えて送出するスイッチ、をさらに有することを特徴とする請求項１記載の歪補償装置。
【請求項５】
前記スイッチは、
起動時において、前記入力信号の電力が前記非線形回路で非線形歪みを生じない電力である間に前記遅延信号および前記出力信号を前記更新手段へ送出し、
所定時間経過後、前記遅延信号および前記出力信号を前記算出手段へ送出することを特徴とする請求項４記載の歪補償装置。
【請求項６】
前記スイッチは、
起動時において、前記入力信号の電力が前記非線形回路で非線形歪みを生じない電力である間に前記遅延信号および前記出力信号を前記更新手段へ送出し、
所定時間経過後、前記遅延信号および前記出力信号を前記更新手段および前記算出手段へ交互に送出することを特徴とする請求項４記載の歪補償装置。
【請求項７】
デジタルフィルタを備え非線形回路によって入力信号に生じる非線形歪みを補償する歪補償装置における遅延量制御方法であって、
前記デジタルフィルタにおける複数の係数を用いた演算により前記入力信号を遅延させるステップと、
前記入力信号が遅延されて得られた遅延信号と前記入力信号に対応する非線形回路の出力信号とを用いて前記デジタルフィルタの係数を更新するステップと、
係数更新後の前記デジタルフィルタによって前記入力信号を遅延させるステップと、
を有することを特徴とする遅延量制御方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２００６−２９５４４０（Ｐ２００６−２９５４４０Ａ）
【公開日】平成１８年１０月２６日（２００６．１０．２６）
【国際特許分類】
【出願番号】特願２００５−１１１８６１（Ｐ２００５−１１１８６１）
【出願日】平成１７年４月８日（２００５．４．８）
【出願人】（０００００５８２１）松下電器産業株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成１８年１０月２６日（２００６．１０．２６）
【国際特許分類】
【出願日】平成１７年４月８日（２００５．４．８）
【出願人】（０００００５８２１）松下電器産業株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]