液晶表示装置
【課題】コストの削減を可能とするとともに表示品位の劣化を抑制することを可能とする。
【解決手段】第１方向に延出した第１ゲート配線及び第２ゲート配線と第２方向に延出した第１ソース配線及び第２ソース配線とで囲まれスイッチング素子とコンタクトするコンタクト位置よりも第１ゲート配線側に位置し第１方向に延出した第１主画素電極及びコンタクト位置よりも第２ゲート配線側に位置し第１方向に延出した第２主画素電極を備えコンタクト位置から第１主画素電極までの第２方向に沿った距離とコンタクト位置から第２主画素電極までの第２方向に沿った距離とが同一である画素電極を備えた第１基板と、コンタクト位置、第１ゲート配線、及び、第２ゲート配線のそれぞれの上方を通り第１方向に延出した主共通電極を備えた第２基板と、第１基板と第２基板との間に保持された液晶分子を含む液晶層と、を備えた液晶表示装置。
【解決手段】第１方向に延出した第１ゲート配線及び第２ゲート配線と第２方向に延出した第１ソース配線及び第２ソース配線とで囲まれスイッチング素子とコンタクトするコンタクト位置よりも第１ゲート配線側に位置し第１方向に延出した第１主画素電極及びコンタクト位置よりも第２ゲート配線側に位置し第１方向に延出した第２主画素電極を備えコンタクト位置から第１主画素電極までの第２方向に沿った距離とコンタクト位置から第２主画素電極までの第２方向に沿った距離とが同一である画素電極を備えた第１基板と、コンタクト位置、第１ゲート配線、及び、第２ゲート配線のそれぞれの上方を通り第１方向に延出した主共通電極を備えた第２基板と、第１基板と第２基板との間に保持された液晶分子を含む液晶層と、を備えた液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、液晶表示装置に関する。
【背景技術】
【０００２】
近年、平面表示装置が盛んに開発されており、中でも液晶表示装置は、軽量、薄型、低消費電力等の利点から特に注目を集めている。特に、各画素にスイッチング素子を組み込んだアクティブマトリクス型液晶表示装置においては、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）モードやＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードなどの横電界（フリンジ電界も含む）を利用した構造が注目されている。このような横電界モードの液晶表示装置は、アレイ基板に形成された画素電極と対向電極とを備え、アレイ基板の主面に対してほぼ平行な横電界で液晶分子をスイッチングする。
【０００３】
一方で、アレイ基板に形成された画素電極と、対向基板に形成された対向電極との間に、横電界あるいは斜め電界を形成し、液晶分子をスイッチングする技術も提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−４２６３０号公報
【特許文献２】特開２００９−１９２８２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本実施形態の目的は、コストの削減が可能であるとともに、表示品位の劣化を抑制することが可能な液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００６】
本実施形態によれば、
第１方向に沿ってそれぞれ延出した第１ゲート配線及び第２ゲート配線と、第１方向に交差する第２方向に沿ってそれぞれ延出した第１ソース配線及び第２ソース配線と、前記第１ゲート配線及び前記第１ソース配線と電気的に接続されたスイッチング素子と、前記第１ゲート配線及び前記第２ゲート配線と前記第１ソース配線及び前記第２ソース配線とで囲まれた画素電極であって、前記スイッチング素子とコンタクトするコンタクト位置よりも前記第１ゲート配線側に位置し第１方向に沿って延出した第１主画素電極、及び、前記コンタクト位置よりも前記第２ゲート配線側に位置し第１方向に沿って延出した第２主画素電極を備え、前記コンタクト位置から前記第１主画素電極までの第２方向に沿った距離と前記コンタクト位置から前記第２主画素電極までの第２方向に沿った距離とが同一である画素電極と、を備えた第１基板と、前記コンタクト位置の上方を通り前記第１主画素電極と前記第２主画素電極との間、前記第１ゲート配線の上方、及び、前記第２ゲート配線の上方にそれぞれ位置し第１方向に沿ってそれぞれ延出した主共通電極と、前記第１ソース配線の上方及び前記第２ソース配線の上方にそれぞれ位置し第２方向に沿ってそれぞれ延出した副共通電極とを備えた共通電極を備えた第２基板と、前記第１基板と前記第２基板との間に保持された液晶分子を含む液晶層と、を備えたことを特徴とする液晶表示装置が提供される。
【０００７】
本実施形態によれば、
第１方向に沿ってそれぞれ延出した第１ゲート配線及び第２ゲート配線と、第１方向に交差する第２方向に沿ってそれぞれ延出した第１ソース配線及び第２ソース配線と、前記第１ゲート配線及び前記第１ソース配線と電気的に接続されたスイッチング素子と、前記第１ゲート配線及び前記第２ゲート配線と前記第１ソース配線及び前記第２ソース配線とで囲まれた画素電極であって、第１方向に沿ってそれぞれ延出した複数本の主画素電極を備え、前記スイッチング素子とコンタクトするコンタクト位置を通り第１方向に平行な直線に対して線対称な形状の画素電極と、を備えた第１基板と、前記主画素電極間、前記第１ゲート配線の上方、及び、前記第２ゲート配線の上方にそれぞれ位置し第１方向に沿ってそれぞれ延出した複数本の主共通電極と、前記第１ソース配線の上方及び前記第２ソース配線の上方にそれぞれ位置し第２方向に沿ってそれぞれ延出した副共通電極とを備えた共通電極を備えた第２基板と、前記第１基板と前記第２基板との間に保持された液晶分子を含む液晶層と、を備えたことを特徴とする液晶表示装置が提供される。
【図面の簡単な説明】
【０００８】
【図１】図１は、本実施形態における液晶表示装置の構成及び等価回路を概略的に示す図である。
【図２】図２は、図１に示したアレイ基板を対向基板側から見たときの一画素の構造例を概略的に示す平面図である。
【図３】図３は、図１に示した対向基板における一画素の構造例を概略的に示す平面図である。
【図４】図４は、図２のＡ−Ｂ線で切断したアレイ基板の断面構造を概略的に示す断面図である。
【図５】図５は、図３のＣ−Ｄ線で切断した液晶表示パネルの断面構造を概略的に示す断面図である。
【図６】図６は、図１に示したアレイ基板を対向基板側から見たときの一画素の他の構造例を概略的に示す平面図である。
【図７】図７は、図１に示したアレイ基板を対向基板側から見たときの一画素の他の構造例を概略的に示す平面図である。
【図８】図８は、図１に示したアレイ基板を対向基板側から見たときの一画素の他の構造例を概略的に示す平面図である。
【図９】図９は、図１に示したアレイ基板を対向基板側から見たときの一画素の他の構造例を概略的に示す平面図である。
【図１０】図１０は、図１に示したアレイ基板を対向基板側から見たときの一画素の他の構造例を概略的に示す平面図である。
【図１１】図１１は、画素電極ＰＥの他の構造例を概略的に示す平面図である。
【発明を実施するための形態】
【０００９】
以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
【００１０】
図１は、本実施形態における液晶表示装置の構成及び等価回路を概略的に示す図である。
【００１１】
すなわち、液晶表示装置は、アクティブマトリクスタイプの液晶表示パネルＬＰＮを備えている。液晶表示パネルＬＰＮは、第１基板であるアレイ基板ＡＲと、アレイ基板ＡＲに対向して配置された第２基板である対向基板ＣＴと、これらのアレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＱと、を備えている。このような液晶表示パネルＬＰＮは、画像を表示するアクティブエリアＡＣＴを備えている。このアクティブエリアＡＣＴは、ｍ×ｎ個のマトリクス状に配置された複数の画素ＰＸによって構成されている（但し、ｍ及びｎは正の整数である）。
【００１２】
液晶表示パネルＬＰＮは、アクティブエリアＡＣＴにおいて、ｎ本のゲート配線Ｇ（Ｇ１〜Ｇｎ）、ｎ本の補助容量線Ｃ（Ｃ１〜Ｃｎ）、ｍ本のソース配線Ｓ（Ｓ１〜Ｓｍ）などを備えている。ゲート配線Ｇ及び補助容量線Ｃは、例えば、第１方向Ｘに沿って略直線的に延出した信号配線に相当する。これらのゲート配線Ｇ及び補助容量線Ｃは、第１方向Ｘに交差する第２方向Ｙに沿って間隔をおいて隣接し、交互に並列配置されている。ここでは、第１方向Ｘと第２方向Ｙとは互いに略直交している。ソース配線Ｓは、ゲート配線Ｇ及び補助容量線Ｃと交差している。ソース配線Ｓは、第２方向Ｙに沿って略直線的に延出した信号配線に相当する。なお、ゲート配線Ｇ、補助容量線Ｃ、及び、ソース配線Ｓは、必ずしも直線的に延出していなくても良く、それらの一部が屈曲していてもよい。
【００１３】
各ゲート配線Ｇは、アクティブエリアＡＣＴの外側に引き出され、ゲートドライバＧＤに接続されている。各ソース配線Ｓは、アクティブエリアＡＣＴの外側に引き出され、ソースドライバＳＤに接続されている。これらのゲートドライバＧＤ及びソースドライバＳＤの少なくとも一部は、例えば、アレイ基板ＡＲに形成され、コントローラを内蔵した駆動ＩＣチップ２と接続されている。
【００１４】
各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥなどを備えている。保持容量Ｃｓは、例えば補助容量線Ｃと画素電極ＰＥとの間に形成される。補助容量線Ｃは、補助容量電圧が印加される電圧印加部ＶＣＳと電気的に接続されている。
【００１５】
なお、本実施形態においては、液晶表示パネルＬＰＮは、画素電極ＰＥがアレイ基板ＡＲに形成される一方で共通電極ＣＥの少なくとも一部が対向基板ＣＴに形成された構成であり、これらの画素電極ＰＥと共通電極ＣＥとの間に形成される電界を主に利用して液晶層ＬＱの液晶分子をスイッチングする。画素電極ＰＥと共通電極ＣＥとの間に形成される電界は、第１方向Ｘと第２方向Ｙとで規定されるＸ−Ｙ平面あるいは基板主面に対してわずかに傾いた斜め電界（あるいは、基板主面にほぼ平行な横電界）である。
【００１６】
スイッチング素子ＳＷは、例えば、ｎチャネル薄膜トランジスタ（ＴＦＴ）によって構成されている。このスイッチング素子ＳＷは、ゲート配線Ｇ及びソース配線Ｓと電気的に接続されている。このようなスイッチング素子ＳＷは、トップゲート型あるいはボトムゲート型のいずれであっても良い。また、スイッチング素子ＳＷの半導体層は、例えば、アモルファスシリコンによって形成されているが、ポリシリコンによって形成されていても良い。
【００１７】
画素電極ＰＥは、各画素ＰＸに配置され、スイッチング素子ＳＷに電気的に接続されている。共通電極ＣＥは、液晶層ＬＱを介して複数の画素ＰＸの画素電極ＰＥに対して共通に配置されている。このような画素電極ＰＥ及び共通電極ＣＥは、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの光透過性を有する導電材料によって形成されているが、アルミニウムなどの他の金属材料によって形成されても良い。
【００１８】
アレイ基板ＡＲは、共通電極ＣＥに電圧を印加するための給電部ＶＳを備えている。この給電部ＶＳは、例えば、アクティブエリアＡＣＴの外側に形成されている。対向基板ＣＴの共通電極ＣＥは、アクティブエリアＡＣＴの外側に引き出され、図示しない導電部材を介して、給電部ＶＳと電気的に接続されている。
【００１９】
図２は、図１に示したアレイ基板ＡＲを対向基板側から見たときの一画素ＰＸの構造例を概略的に示す平面図である。ここでは、Ｘ−Ｙ平面における平面図を示している。
【００２０】
アレイ基板ＡＲは、ゲート配線Ｇ１、ゲート配線Ｇ２、補助容量線Ｃ１、ソース配線Ｓ１、ソース配線Ｓ２、スイッチング素子ＳＷ、画素電極ＰＥ、第１配向膜ＡＬ１などを備えている。
【００２１】
図示した例では、画素ＰＸは、破線で示したように、第１方向Ｘに沿った長さが第２方向Ｙに沿った長さよりも長い横長の長方形状である。ゲート配線Ｇ１及びゲート配線Ｇ２は、第２方向Ｙに沿って第１ピッチで配置され、それぞれ第１方向Ｘに沿って延出している。補助容量線Ｃ１は、ゲート配線Ｇ１とゲート配線Ｇ２との間に位置し、第１方向Ｘに沿って延出している。ソース配線Ｓ１及びソース配線Ｓ２は、第１方向Ｘに沿って第２ピッチで配置され、それぞれ第２方向Ｙに沿って延出している。
【００２２】
図示した画素ＰＸにおいて、ソース配線Ｓ１は左側端部に配置され、ソース配線Ｓ２は右側端部に配置されている。厳密には、ソース配線Ｓ１は当該画素ＰＸとその左側に隣接する画素との境界に跨って配置され、ソース配線Ｓ２は当該画素ＰＸとその右側に隣接する画素との境界に跨って配置されている。つまり、画素ＰＸの第１方向Ｘに沿った長さは、ソース配線間の第２ピッチに相当する。
【００２３】
また、画素ＰＸにおいて、ゲート配線Ｇ１は上側端部に配置され、ゲート配線Ｇ２は下側端部に配置されている。厳密には、ゲート配線Ｇ１は当該画素ＰＸとその上側に隣接する画素との境界に跨って配置され、ゲート配線Ｇ２は当該画素ＰＸとその下側に隣接する画素との境界に跨って配置されている。つまり、画素ＰＸの第２方向Ｙに沿った長さは、ゲート配線間の第１ピッチに相当する。第１ピッチは、第２ピッチよりも小さい。
【００２４】
また、図示した画素ＰＸにおいては、補助容量線Ｃ１は、ゲート配線Ｇ２の側よりもゲート配線Ｇ１の側に偏在している。つまり、補助容量線Ｃ１とゲート配線Ｇ１との第２方向Ｙに沿った間隔は、補助容量線Ｃ１とゲート配線Ｇ２との第２方向Ｙに沿った間隔よりも小さい。
【００２５】
スイッチング素子ＳＷは、図示した例では、ゲート配線Ｇ２及びソース配線Ｓ１に電気的に接続されている。このスイッチング素子ＳＷは、ゲート配線Ｇ２とソース配線Ｓ１の交点付近、特に、補助容量線Ｃ１とゲート配線Ｇ２との間の領域に設けられている。このようなスイッチング素子ＳＷは、ゲート配線Ｇ２と電気的に接続されたゲート電極ＷＧ、ゲート電極ＷＧの直上に形成されたアモルファスシリコンからなる半導体層ＳＣ、ソース配線Ｓ１と電気的に接続され半導体層ＳＣにコンタクトしたソース電極ＷＳ、及び、半導体層ＳＣにコンタクトしたドレイン電極ＷＤを備えている。図示した例では、ゲート電極ＷＧはゲート配線Ｇ２と一体的に形成され、ソース電極ＷＳはソース配線Ｓ１と一体的に形成されている。また、ドレイン電極ＷＤは、画素ＰＸの左側端部付近に配置された半導体層ＳＣとコンタクトした位置から画素ＰＸの略中央部まで第１方向Ｘに沿って延出している。
【００２６】
画素電極ＰＥは、隣接するソース配線Ｓ１とソース配線Ｓ２との間に位置するとともに、ゲート配線Ｇ１とゲート配線Ｇ２との間に位置している。つまり、画素電極ＰＥは、ソース配線Ｓ１及びソース配線Ｓ２と、ゲート配線Ｇ１及びゲート配線Ｇ２とで囲まれた内側に位置している。
【００２７】
画素電極ＰＥは、主画素電極ＰＡ及びコンタクト部ＰＣを備えている。これらの主画素電極ＰＡ及びコンタクト部ＰＣは、互いに電気的に接続されている。
【００２８】
コンタクト部ＰＣは、コンタクト位置ＰＰにおいてスイッチング素子ＳＷとコンタクトする。すなわち、このコンタクト部ＰＣは、スイッチング素子ＳＷから延びたドレイン電極ＷＤの直上を通り、画素ＰＸの略中央部において第２方向Ｙに沿って延出している。このようなコンタクト部ＰＣは、ドレイン電極ＷＤの直上に位置するコンタクト位置ＰＰにおいてコンタクトホールＣＨ１及びコンタクトホールＣＨ２を介してドレイン電極ＷＤと電気的に接続されている。
【００２９】
主画素電極ＰＡは、１個の画素電極ＰＥに２本以上備えられている。このような主画素電極ＰＡは、コンタクト部ＰＣからそれぞれ第１方向Ｘに沿って延出している。つまり、複数の主画素電極ＰＡは、コンタクト部ＰＣから分岐した櫛歯状に形成されている。このような主画素電極ＰＡは、第２方向Ｙに沿って略同一の幅を有する帯状に形成されている。このような主画素電極ＰＡは、コンタクト部ＰＣと一体的あるいは連続的に形成され、コンタクト部ＰＣと電気的に接続されている。
【００３０】
図示した例では、画素電極ＰＥは、２本の主画素電極ＰＡ１及び主画素電極ＰＡ２を備えている。主画素電極ＰＡ１は、コンタクト位置ＰＰよりもゲート配線Ｇ１側に位置している。主画素電極ＰＡ２は、コンタクト位置ＰＰよりもゲート配線Ｇ２側に位置している。コンタクト部ＰＣは、画素ＰＸの略中央部に位置し、ドレイン電極ＷＤと電気的に接続されている。主画素電極ＰＡ１及び主画素電極ＰＡ２のそれぞれは、コンタクト部ＰＣから画素ＰＸの右側端部（つまり、ソース配線Ｓ２側）及び左側端部（つまり、ソース配線Ｓ１側）に向かってそれぞれ第１方向Ｘに沿って直線的に延出している。主画素電極ＰＡ１について、コンタクト部ＰＣからソース配線Ｓ１側に向かって延出した長さと、コンタクト部ＰＣからソース配線Ｓ２側に向かって延出した長さとは略同一である。同様に、主画素電極ＰＡ２について、コンタクト部ＰＣからソース配線Ｓ１側に向かって延出した長さと、コンタクト部ＰＣからソース配線Ｓ２側に向かって延出した長さとは略同一である。つまり、コンタクト部ＰＣは、主画素電極ＰＡ１の略中間の位置と主画素電極ＰＡ２の略中間の位置とを繋いでいる。このような構成の画素電極ＰＥは、Ｈの字形である。
【００３１】
ここで、画素電極ＰＥにおいて、コンタクト位置ＰＰから主画素電極ＰＡ１までの第２方向Ｙに沿った距離Ｌは、コンタクト位置ＰＰから主画素電極ＰＡ２までの第２方向Ｙに沿った距離Ｌと同一である。また、このコンタクト位置ＰＰは、ゲート配線Ｇ１及びゲート配線Ｇ２の双方から第２方向Ｙに沿って等距離にある。
【００３２】
このような画素電極ＰＥの主画素電極ＰＡのうち、少なくとも一本の主画素電極ＰＡが補助容量線Ｃ１の上方に位置している。図示した例では、主画素電極ＰＡ１が補助容量線Ｃ１の上方に位置している。すなわち、このような画素電極ＰＥにおいては、コンタクト部ＰＣ及び主画素電極ＰＡ１において、補助容量線Ｃ１と対向し、画素ＰＸでの画像表示に必要な容量を形成している。
【００３３】
なお、アレイ基板ＡＲは、さらに、共通電極ＣＥの一部を備えていても良い。
【００３４】
このようなアレイ基板ＡＲにおいては、画素電極ＰＥは、第１配向膜ＡＬ１によって覆われている。この第１配向膜ＡＬ１には、液晶層ＬＱの液晶分子を初期配向させるために、第１配向処理方向ＰＤ１に沿って配向処理（例えば、ラビング処理や光配向処理）がなされている。第１配向膜ＡＬ１が液晶分子を初期配向させる第１配向処理方向ＰＤ１は、主画素電極ＰＡの延出方向である第１方向Ｘと略平行である。
【００３５】
ここで、寸法の一例について述べると、ゲート配線Ｇの第１ピッチつまりゲート配線Ｇ１とゲート配線Ｇ２との第２方向Ｙに沿った間隔は５０μｍ〜６０μｍであり、ソース配線Ｓの第２ピッチつまりソース配線Ｓ１とソース配線Ｓ２との第１方向Ｘに沿った間隔は１５０μｍ〜１８０μｍであり、ゲート配線Ｇ及び補助容量線Ｃの第２方向Ｙに沿った幅が５μｍであり、主画素電極ＰＡの第２方向Ｙに沿った幅が５μｍであり、ソース配線Ｓの第１方向Ｘに沿った幅が３μｍである。なお、ゲート配線Ｇ及び補助容量線Ｃは同一層に形成されており、電気的に絶縁する必要があるため、両者の間に例えば１０μｍのマージンを確保している。
【００３６】
図３は、図１に示した対向基板ＣＴにおける一画素ＰＸの構造例を概略的に示す平面図である。ここでは、Ｘ−Ｙ平面における平面図を示している。なお、ここでは、説明に必要な構成のみを図示し、また、アレイ基板に備えられた画素電極ＰＥ、ソース配線Ｓ、ゲート配線Ｇなどを破線で示している。
【００３７】
共通電極ＣＥは、対向基板ＣＴに主共通電極ＣＡを備えている。図示した例では、共通電極ＣＥは、さらに、対向基板ＣＴに副共通電極ＣＢを備えている。これらの主共通電極ＣＡ及び副共通電極ＣＢは、互いに電気的に接続されている。但し、副共通電極ＣＢは省略しても良い。
【００３８】
主共通電極ＣＡは、Ｘ−Ｙ平面内において、主画素電極ＰＡ１及び主画素電極ＰＡ２のそれぞれを挟んだ両側で主画素電極ＰＡの延出方向と略平行な第１方向Ｘに沿って直線的に延出している。あるいは、主共通電極ＣＡは、ゲート配線Ｇの上方、及び、主画素電極ＰＡ間にそれぞれ１本ずつ配置されるとともに主画素電極ＰＡの延出方向と略平行な第１方向Ｘに沿って延出している。このような主共通電極ＣＡは、第２方向Ｙに沿って略同一の幅を有する帯状に形成されている。
【００３９】
図示した例では、主共通電極ＣＡは、第２方向Ｙに間隔をおいて３本平行に並んでいる。すなわち、一画素あたり、３本の主共通電極ＣＡが第２方向Ｙに沿って等ピッチで配置されている。画素ＰＸにおいて、主共通電極ＣＡＵは上側端部に配置され、主共通電極ＣＡＢは下側端部に配置され、主共通電極ＣＡＣは画素中央部に配置されている。厳密には、主共通電極ＣＡＵは当該画素ＰＸとその上側に隣接する画素との境界に跨って配置され、主共通電極ＣＡＢは当該画素ＰＸとその下側に隣接する画素との境界に跨って配置されている。主共通電極ＣＡＵはゲート配線Ｇ１の上方に位置し、主共通電極ＣＡＢはゲート配線Ｇ２の上方に位置し、主共通電極ＣＡＣはコンタクト位置ＰＰの上方を通り主画素電極ＰＡ１と主画素電極ＰＡ２との間に位置している。スイッチング素子ＳＷのドレイン電極ＷＤは、主共通電極ＣＡＣの直下を通り第１方向Ｘに沿って延出している。
【００４０】
主共通電極ＣＡＵ及び主共通電極ＣＡＣは、主画素電極ＰＡ１を挟んだ両側に位置している。同様に、主共通電極ＣＡＣ及び主共通電極ＣＡＢは、主画素電極ＰＡ２を挟んだ両側に位置している。換言すると、画素中央部に配置された主共通電極ＣＡＣは、主画素電極ＰＡ１と主画素電極ＰＡ２との略中間に位置している。つまり、Ｘ−Ｙ平面において、第２方向Ｙに沿って主共通電極ＣＡと主画素電極ＰＡとが交互に並んでおり、図示した例では、主共通電極ＣＡＵ、主画素電極ＰＡ１、主共通電極ＣＡＣ、主画素電極ＰＡ２、主共通電極ＣＡＢがこの順に並んでいる。なお、主画素電極ＰＡ１と主共通電極ＣＡＣとの間の第２方向Ｙに沿った電極間距離、及び、主共通電極ＣＡＣと主画素電極ＰＡ２との間の第２方向Ｙに沿った電極間距離は略同等である。また、主共通電極ＣＡＵと主画素電極ＰＡ１との間の第２方向Ｙに沿った電極間距離、及び、主画素電極ＰＡ２と主共通電極ＣＡＢとの間の第２方向Ｙに沿った電極間距離は略同等である。
【００４１】
副共通電極ＣＢは、Ｘ−Ｙ平面内において、画素電極ＰＥを挟んだ両側で第２方向Ｙに沿って直線的に延出している。あるいは、副共通電極ＣＢは、ソース配線Ｓの上方にそれぞれ位置するとともに第２方向Ｙに沿って直線的に延出している。このような副共通電極ＣＢは、第１方向Ｘに沿って略同一の幅を有する帯状に形成されている。また、このような副共通電極ＣＢは、主共通電極ＣＡと一体的あるいは連続的に形成され、主共通電極ＣＡと電気的に接続されている。つまり、対向基板ＣＴにおいては、共通電極ＣＥは格子状に形成されている。
【００４２】
図示した例では、副共通電極ＣＢは、第１方向Ｘに間隔をおいて２本平行に並んでおり、画素ＰＸの左右両端部にそれぞれ配置されている。すなわち、一画素あたり、２本の副共通電極ＣＢが配置されている。図示した画素ＰＸにおいて、副共通電極ＣＢＬは左側端部に配置され、副共通電極ＣＢＲは右側端部に配置されている。厳密には、副共通電極ＣＢＬは当該画素ＰＸとその左側に隣接する画素との境界に跨って配置され、副共通電極ＣＢＲは当該画素ＰＸとその右側に隣接する画素との境界に跨って配置されている。副共通電極ＣＢＬはソース配線Ｓ１の上方に位置し、副共通電極ＣＢＲはソース配線Ｓ２の上方に位置している。
【００４３】
このような対向基板ＣＴにおいては、共通電極ＣＥは、第２配向膜ＡＬ２によって覆われている。この第２配向膜ＡＬ２には、液晶層ＬＱの液晶分子を初期配向させるために、第２配向処理方向ＰＤ２に沿って配向処理（例えば、ラビング処理や光配向処理）がなされている。第２配向膜ＡＬ２が液晶分子を初期配向させる第２配向処理方向ＰＤ２は、第１配向処理方向ＰＤ１とは互いに平行であって、互いに同じ向きあるいは逆向きである。図示した例では、第２配向処理方向ＰＤ２は、第１方向Ｘと平行であり、Ｘ−Ｙ平面内において、第１配向処理方向ＰＤ１とは互いに平行であって、互いに同じ向きである。
【００４４】
図示しないブラックマトリクスによって形成される開口部ＡＰは、図３に示したように、第１方向Ｘに沿った長さが第２方向Ｙに沿った長さよりも長い長方形状である。換言すると、ゲート配線Ｇ１及びゲート配線Ｇ２、ソース配線Ｓ１及びソース配線Ｓ２、スイッチング素子ＳＷ、及び、画素電極ＰＥのコンタクト部ＰＣ及び接続部ＰＢの上方には、ブラックマトリクスが位置している。
【００４５】
このような開口部ＡＰとコンタクト位置ＰＰとの位置関係に着目すると、コンタクト位置ＰＰは、開口部ＡＰの略中心に位置している。つまり、コンタクト位置ＰＰは、開口部ＡＰの対角線の交点と重なる。
【００４６】
図４は、図２のＡ−Ｂ線で切断したアレイ基板ＡＲの断面構造を概略的に示す断面図である。
【００４７】
アレイ基板ＡＲは、光透過性を有する第１絶縁基板１０を用いて形成されている。このアレイ基板ＡＲは、第１絶縁基板１０においてスイッチング素子ＳＷ、補助容量線Ｃ１、画素電極ＰＥ、第１絶縁膜１１、第２絶縁膜１２、第３絶縁膜１３、第１配向膜ＡＬ１などを備えている。
【００４８】
スイッチング素子ＳＷのゲート電極ＷＧは、ゲート配線Ｇ２の一部であり、第１絶縁基板１０の内面１０Ａに形成されている。補助容量線Ｃ１は、第１絶縁基板１０の内面１０Ａに形成されている。これらのゲート電極ＷＧ及び補助容量線Ｃ１は、第１絶縁膜１１によって覆われている。
【００４９】
スイッチング素子ＳＷの半導体層ＳＣは、第１絶縁膜１１の上に形成され、ゲート電極ＷＧの直上に位置している。スイッチング素子ＳＷのソース電極ＷＳは、ソース配線Ｓ１の一部であり、第１絶縁膜１１の上に形成され、半導体層ＳＣにコンタクトしている。スイッチング素子ＳＷのドレイン電極ＷＤは、第１絶縁膜１１の上に形成され、半導体層ＳＣにコンタクトしている。半導体層ＳＣ、ソース電極ＷＳ、及び、ドレイン電極ＷＤは、第２絶縁膜１２によって覆われている。この第２絶縁膜１２には、ドレイン電極ＷＤまで貫通したコンタクトホールＣＨ１が形成されている。
【００５０】
第３絶縁膜１３は、第２絶縁膜１２の上に形成されている。この第３絶縁膜１３には、コンタクトホールＣＨ２が形成されている。このコンタクトホールＣＨ２は、コンタクトホールＣＨ１よりも大きなサイズであり、コンタクトホールＣＨ１でドレイン電極ＷＤまで貫通するとともにコンタクトホールＣＨ１の周囲の第２絶縁膜１２まで貫通する。
【００５１】
画素電極ＰＥは、第３絶縁膜１３の上に形成され、そのコンタクト部ＰＣがコンタクトホールＣＨ１及びコンタクトホールＣＨ２を介してドレイン電極ＷＤにコンタクトしている。画素電極ＰＥのコンタクト位置ＰＰとは、コンタクト部ＰＣにおいてコンタクトホールＣＨ１を介してドレイン電極ＷＤとコンタクトしている位置に相当する。このような画素電極ＰＥの一部（例えば、主画素電極ＰＡ１）は、第１絶縁膜１１、第２絶縁膜１２、及び、第３絶縁膜１３を介して補助容量線Ｃ１と対向している。
【００５２】
第１配向膜ＡＬ１は、画素電極ＰＥなどを覆っており、第３絶縁膜１３の上にも配置されている。このような第１配向膜ＡＬ１は、水平配向性を示す材料によって形成されている。
【００５３】
図５は、図３のＣ−Ｄ線で切断した液晶表示パネルＬＰＮの断面構造を概略的に示す断面図である。
【００５４】
液晶表示パネルＬＰＮを構成するアレイ基板ＡＲの背面側には、バックライト４が配置されている。バックライト４としては、種々の形態が適用可能であり、また、光源として発光ダイオード（ＬＥＤ）を利用したものや冷陰極管（ＣＣＦＬ）を利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。
【００５５】
アレイ基板ＡＲにおいて、ゲート配線Ｇ１、補助容量線Ｃ１、及び、ゲート配線Ｇ２は、第１絶縁基板１０の内面１０Ａ、つまり、対向基板ＣＴと対向する側に形成され、第１絶縁膜１１によって覆われている。ドレイン電極ＷＤは、第１絶縁膜１１の上に形成され、第２絶縁膜１２によって覆われている。このドレイン電極ＷＤは、補助容量線Ｃ１及びゲート配線Ｇ２のそれぞれの直上の位置よりもそれらの内側に位置している。画素電極ＰＥの主画素電極ＰＡ１及び主画素電極ＰＡ２は、第３絶縁膜１３の上に形成され、第１配向膜ＡＬ１によって覆われている。主画素電極ＰＡ１及び主画素電極ＰＡ２は、ドレイン電極ＷＤの両側に位置するとともに、ゲート配線Ｇ１及びゲート配線Ｇ２のそれぞれの直上の位置よりもそれらの内側に位置している。主画素電極ＰＡ１は、補助容量線Ｃ１の直上に位置している。この主画素電極ＰＡ１と補助容量線Ｃ１との間には、第１絶縁膜１１、第２絶縁膜１２、及び、第３絶縁膜１３が介在している。第１配向膜ＡＬ１は、アレイ基板ＡＲの対向基板ＣＴと対向する面に配置され、アクティブエリアＡＣＴの略全体に亘って延在している。
【００５６】
対向基板ＣＴは、光透過性を有する第２絶縁基板２０を用いて形成されている。この対向基板ＣＴは、第２絶縁基板２０の内側、つまり、アレイ基板ＡＲと対向する側においてブラックマトリクスＢＭ、カラーフィルタＣＦ、オーバーコート層ＯＣ、共通電極ＣＥ、第２配向膜ＡＬ２などを備えている。
【００５７】
ブラックマトリクスＢＭは、各画素ＰＸを区画し、開口部ＡＰを形成する。すなわち、ブラックマトリクスＢＭは、ソース配線Ｓ、ゲート配線Ｇ、補助容量線Ｃ、スイッチング素子ＳＷなどの配線部に対向するように配置されている。ここに示した例では、ブラックマトリクスＢＭは、ゲート配線Ｇ１及びゲート配線Ｇ２の上方に位置した部分と、図示しないスイッチング素子ＳＷやソース配線Ｓ１及びソース配線Ｓ２などの上方に位置した部分を備えており、格子状に形成されている。このブラックマトリクスＢＭは、第２絶縁基板２０のアレイ基板ＡＲに対向する内面２０Ａに配置されている。
【００５８】
カラーフィルタＣＦは、各画素ＰＸに対応して配置されている。すなわち、カラーフィルタＣＦは、第２絶縁基板２０の内面２０ＡにおいてブラックマトリクスＢＭによって区画された内側に配置されるとともに、その一部がブラックマトリクスＢＭに乗り上げている。第２方向Ｙに隣接する画素ＰＸにそれぞれ配置されたカラーフィルタＣＦは、互いに色が異なる。例えば、カラーフィルタＣＦは、赤色、青色、緑色といった３原色にそれぞれ着色された樹脂材料によって形成されている。赤色に着色された樹脂材料からなる赤色カラーフィルタは、赤色画素に対応して配置されている。青色に着色された樹脂材料からなる青色カラーフィルタは、青色画素に対応して配置されている。緑色に着色された樹脂材料からなる緑色カラーフィルタは、緑色画素に対応して配置されている。これらのカラーフィルタＣＦ同士の境界は、ブラックマトリクスＢＭと重なる位置にある。
【００５９】
オーバーコート層ＯＣは、カラーフィルタＣＦを覆っている。このオーバーコート層ＯＣは、カラーフィルタＣＦの表面の凹凸の影響を緩和する。
【００６０】
共通電極の主共通電極ＣＡＵ、主共通電極ＣＡＣ、及び、主共通電極ＣＡＢ、図示しない副共通電極ＣＢなどは、オーバーコート層ＯＣのアレイ基板ＡＲと対向する側に形成されている。特に、主共通電極ＣＡＵ及び主共通電極ＣＡＢ、図示しない副共通電極ＣＢは、ブラックマトリクスＢＭの直下に位置している。主共通電極ＣＡＵは、ゲート配線Ｇ１の直上に位置している。主共通電極ＣＡＢは、ゲート配線Ｇ２の直上に位置している。主共通電極ＣＡＣは、主共通電極ＣＡＵと主共通電極ＣＡＢとの間あるいは主画素電極ＰＡ１と主画素電極ＰＡ２との間に位置し、ドレイン電極ＷＤの直上に位置している。
【００６１】
上記の開口部ＡＰにおいて、画素電極ＰＥと共通電極ＣＥとの間の領域、つまり、主共通電極ＣＡＵと主画素電極ＰＡ１との間の領域、主共通電極ＣＡＣと主画素電極ＰＡ１との間の領域、主共通電極ＣＡＣと主画素電極ＰＡ２との間の領域、及び、主共通電極ＣＡＢと主画素電極ＰＡ２との間の領域は、バックライト光が透過可能な透過領域に相当する。
【００６２】
第２配向膜ＡＬ２は、対向基板ＣＴのアレイ基板ＡＲと対向する面に配置され、アクティブエリアＡＣＴの略全体に亘って延在している。この第２配向膜ＡＬ２は、共通電極ＣＥやオーバーコート層ＯＣなどを覆っている。このような第２配向膜ＡＬ２は、水平配向性を示す材料によって形成されている。
【００６３】
上述したようなアレイ基板ＡＲと対向基板ＣＴとは、それぞれの第１配向膜ＡＬ１及び第２配向膜ＡＬ２が対向するように配置されている。このとき、アレイ基板ＡＲの第１配向膜ＡＬ１と対向基板ＣＴの第２配向膜ＡＬ２との間には、例えば、樹脂材料によって一方の基板に一体的に形成された柱状スペーサにより、所定のセルギャップ、例えば２〜７μｍのセルギャップが形成される。アレイ基板ＡＲと対向基板ＣＴとは、所定のセルギャップが形成された状態で、アクティブエリアＡＣＴの外側のシール材によって貼り合わせられている。
【００６４】
液晶層ＬＱは、アレイ基板ＡＲと対向基板ＣＴとの間に形成されたセルギャップに保持され、第１配向膜ＡＬ１と第２配向膜ＡＬ２との間に配置されている。このような液晶層ＬＱは、例えば、誘電率異方性が正（ポジ型）の液晶材料によって構成されている。
【００６５】
尚、主画素電極ＰＡと主共通電極ＣＡとの第２方向Ｙに沿った間隔は、液晶層ＬＱの厚さよりも大きく、主画素電極ＰＡと主共通電極ＣＡとの間隔は、液晶層ＬＱの厚さの２倍以上の大きさを持つ。
【００６６】
アレイ基板ＡＲの外面、つまり、アレイ基板ＡＲを構成する第１絶縁基板１０の外面１０Ｂには、第１光学素子ＯＤ１が接着剤などにより貼付されている。この第１光学素子ＯＤ１は、液晶表示パネルＬＰＮのバックライト４と対向する側に位置しており、バックライト４から液晶表示パネルＬＰＮに入射する入射光の偏光状態を制御する。この第１光学素子ＯＤ１は、第１偏光軸（あるいは第１吸収軸）ＡＸ１を有する第１偏光板ＰＬ１を含んでいる。なお、第１偏光板ＰＬ１と第１絶縁基板１０との間に位相差板などの他の光学素子が配置されても良い。
【００６７】
対向基板ＣＴの外面、つまり、対向基板ＣＴを構成する第２絶縁基板２０の外面２０Ｂには、第２光学素子ＯＤ２が接着剤などにより貼付されている。この第２光学素子ＯＤ２は、液晶表示パネルＬＰＮの表示面側に位置しており、液晶表示パネルＬＰＮから出射した出射光の偏光状態を制御する。この第２光学素子ＯＤ２は、第２偏光軸（あるいは第２吸収軸）ＡＸ２を有する第２偏光板ＰＬ２を含んでいる。なお、第２偏光板ＰＬ２と第２絶縁基板２０との間に位相差板などの他の光学素子が配置されていても良い。
【００６８】
第１偏光板ＰＬ１の第１偏光軸ＡＸ１と、第２偏光板ＰＬ２の第２偏光軸ＡＸ２とは、略直交する位置関係（クロスニコル）にある。このとき、一方の偏光板は、例えば、その偏光軸が主画素電極ＰＡあるいは主共通電極ＣＡの延出方向と略平行または略直交するように配置されている。つまり、主画素電極ＰＡあるいは主共通電極ＣＡの延出方向が第１方向Ｘである場合、一方の偏光板の吸収軸は、第１方向Ｘと略平行である（つまり、第２方向Ｙと略直交する）、あるいは、第１方向Ｘと略直交する（つまり、第２方向Ｙと略平行である）。
【００６９】
あるいは、一方の偏光板は、例えば、その偏光軸が液晶分子の初期配向方向つまり第１配向処理方向ＰＤ１あるいは第２配向処理方向ＰＤ２と平行または直交するように配置されている。初期配向方向が第１方向Ｘと平行である場合、一方の偏光板の偏光軸は、第１方向Ｘと平行、あるいは、第２方向Ｙと平行である。
【００７０】
図３において、（ａ）で示した例では、第１偏光板ＰＬ１は、その第１偏光軸ＡＸ１が主画素電極ＰＡの延出方向あるいは液晶分子ＬＭの初期配向方向（第１方向Ｘ）に対して平行となる（つまり、第１方向Ｘに平行となる）ように配置され、また、第２偏光板ＰＬ２は、その第２偏光軸ＡＸ２が主画素電極ＰＡの延出方向あるいは液晶分子ＬＭの初期配向方向に対して直交する（つまり、第２方向Ｙと平行となる）ように配置されている。
【００７１】
また、図３において、（ｂ）で示した例では、第２偏光板ＰＬ２は、その第２偏光軸ＡＸ２が主画素電極ＰＡの延出方向あるいは液晶分子ＬＭの初期配向方向（第１方向Ｘ）に対して平行となる（つまり、第１方向Ｘに平行となる）ように配置され、また、第１偏光板ＰＬ１は、その第１偏光軸ＡＸ１が主画素電極ＰＡの延出方向あるいは液晶分子ＬＭの初期配向方向に対して直交する（つまり、第２方向Ｙと平行となる）ように配置されている。
【００７２】
次に、上記構成の液晶表示パネルＬＰＮの動作について、図２乃至図５を参照しながら説明する。
【００７３】
すなわち、液晶層ＬＱに電圧が印加されていない状態、つまり、画素電極ＰＥと共通電極ＣＥとの間に電界が形成されていない状態（ＯＦＦ時）では、液晶層ＬＱの液晶分子ＬＭは、その長軸が第１配向膜ＡＬ１の第１配向処理方向ＰＤ１及び第２配向膜ＡＬ２の第２配向処理方向ＰＤ２を向くように配向している。このようなＯＦＦ時が初期配向状態に相当し、ＯＦＦ時の液晶分子ＬＭの配向方向が初期配向方向に相当する。
【００７４】
なお、厳密には、液晶分子ＬＭは、Ｘ−Ｙ平面に平行に配向しているとは限らず、プレチルトしている場合が多い。このため、ここでの液晶分子ＬＭの初期配向方向とは、ＯＦＦ時の液晶分子ＬＭの長軸をＸ−Ｙ平面に正射影した方向である。以下では、説明を簡略にするために、液晶分子ＬＭは、Ｘ−Ｙ平面に平行に配向しているものとし、Ｘ−Ｙ平面と平行な面内で回転するものとして説明する。
【００７５】
ここでは、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２は、ともに第１方向Ｘと略平行な方向である。ＯＦＦ時においては、液晶分子ＬＭは、図３に破線で示したように、その長軸が第１方向Ｘと略平行な方向に初期配向する。
【００７６】
図示した例のように、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２が平行且つ同じ向きである場合、液晶層ＬＱの断面において、液晶分子ＬＭは、液晶層ＬＱの中間部付近で略水平（プレチルト角が略ゼロ）に配向し、ここを境界として第１配向膜ＡＬ１の近傍及び第２配向膜ＡＬ２の近傍において対称となるようなプレチルト角を持って配向する（スプレイ配向）。このように液晶分子ＬＭがスプレイ配向している状態では、基板の法線方向から傾いた方向においても第１配向膜ＡＬ１の近傍の液晶分子ＬＭと第２配向膜ＡＬ２の近傍の液晶分子ＬＭとにより光学的に補償される。したがって、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２が互いに平行、且つ、同じ向きである場合には、黒表示の場合に光漏れが少なく、高コントラスト比を実現することができ、表示品位を向上することが可能となる。
【００７７】
なお、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２が互いに平行且つ逆向きである場合、液晶層ＬＱの断面において、液晶分子ＬＭは、第１配向膜ＡＬ１の近傍、第２配向膜ＡＬ２の近傍、及び、液晶層ＬＱの中間部において略均一なプレチルト角を持って配向する（ホモジニアス配向）。
【００７８】
バックライト４からのバックライト光の一部は、第１偏光板ＰＬ１を透過し、液晶表示パネルＬＰＮに入射する。液晶表示パネルＬＰＮに入射した光は、第１偏光板ＰＬ１の第１吸収軸ＡＸ１と直交する直線偏光である。このような直線偏光の偏光状態は、液晶層ＬＱを通過する際に液晶分子ＬＭの配向状態によって変化するが、ＯＦＦ時においては、液晶層ＬＱを通過した直線偏光の偏光状態はほとんど変化しない。このため、液晶表示パネルＬＰＮを透過した直線偏光は、第１偏光板ＰＬ１に対してクロスニコルの位置関係にある第２偏光板ＰＬ２によって吸収される（黒表示）。
【００７９】
一方、液晶層ＬＱに電圧が印加された状態、つまり、画素電極ＰＥと共通電極ＣＥとの間に電界が形成された状態（ＯＮ時）では、画素電極ＰＥと共通電極ＣＥとの間に基板と略平行な横電界（あるいは斜め電界）が形成される。液晶分子ＬＭは、電界の影響を受け、その長軸が図中の実線で示したようにＸ−Ｙ平面と略平行な平面内で回転する。
【００８０】
図３に示した例では、画素ＰＸ内において、主画素電極ＰＡ１と主共通電極ＣＡＣとの間の左側の領域内では、液晶分子ＬＭは、第１方向Ｘに対して反時計回りに回転し図中の左下を向くように配向し、右側の領域内では、液晶分子ＬＭは、第１方向Ｘに対して時計回りに回転し図中の右下を向くように配向する。また、主画素電極ＰＡ２と主共通電極ＣＡＣとの間の左側の領域内では、液晶分子ＬＭは、第１方向Ｘに対して時計回りに回転し図中の左上を向くように配向し、右側の領域内では、液晶分子ＬＭは、第１方向Ｘに対して反時計回りに回転し図中の右上を向くように配向する。
【００８１】
このように、各画素ＰＸにおいて、画素電極ＰＥと共通電極ＣＥとの間に電界が形成された状態では、液晶分子ＬＭの配向方向は、主画素電極ＰＡと重なる位置あるいは主共通電極ＣＡと重なる位置を境界として複数の方向に分かれ、それぞれの配向方向でドメインを形成する。つまり、一画素ＰＸには、複数のドメインが形成される。
【００８２】
このようなＯＮ時には、バックライト４から液晶表示パネルＬＰＮに入射したバックライト光の一部は、第１偏光板ＰＬ１を透過し、液晶表示パネルＬＰＮに入射する。液晶表示パネルＬＰＮに入射した光は、第１偏光板ＰＬ１の第１吸収軸ＡＸ１と直交する直線偏光である。このような直線偏光の偏光状態は、液晶層ＬＱを通過する際に液晶分子ＬＭの配向状態に応じて変化する。例えば、第１方向Ｘに平行な直線偏光が液晶表示パネルＬＰＮに入射すると、液晶層ＬＱを通過する際に第１方向Ｘに対して４５°−２２５°方位あるいは１３５°−３１５°方位に配向した液晶分子ＬＭによりλ／２の位相差の影響を受ける（但し、λは液晶層ＬＱを透過する光の波長である）。これにより、液晶層ＬＱを通過した光の偏光状態は、第２方向Ｙに平行な直線偏光となる。このため、ＯＮ時においては、液晶層ＬＱを通過した少なくとも一部の光は、第２偏光板ＰＬ２を透過する（白表示）。但し、画素電極あるいは共通電極と重なる位置では、液晶分子が初期配向状態を維持しているため、ＯＦＦ時と同様に黒表示となる。
【００８３】
本実施形態によれば、ゲート配線や補助容量線の延出方向である第１方向Ｘに沿った長さがソース配線の延出方向である第２方向Ｙに沿った長さよりも長い横長の画素構成としたことにより、第２方向Ｙに沿った長さが第１方向Ｘに沿った長さよりも長い縦長の画素構成とした場合と比較して、アクティブエリアにおける総画素数が同一でありながら、ゲート配線、補助容量線、ソース配線などの信号配線の総数を低減することができる。このため、信号配線の端子数を低減することができ、これらの信号配線に信号を供給するドライバの規模を低減することが可能となるとともに液晶表示パネルＬＰＮに実装すべき駆動ＩＣチップの数を低減することが可能となる。したがって、コストの削減が可能となる。
【００８４】
また、本実施形態によれば、画素電極ＰＥにおいて、スイッチング素子ＳＷとコンタクトするコンタクト位置ＰＰから主画素電極ＰＡの各々までの距離を同等とすることができ、主画素電極ＰＡ間での抵抗差などに起因した表示品位の劣化を抑制することが可能となる。このコンタクト位置ＰＰは、画素ＰＸの略中央、あるいは、画素電極ＰＥの略中央、あるいは、ゲート配線Ｇ１及びゲート配線Ｇ２の双方から等距離にあるため、ゲート配線Ｇ間の第１ピッチが仕様毎に変更された場合であっても、コンタクト位置ＰＰから主画素電極ＰＡの各々までの距離に偏りが発生することはなく、種々の画素ピッチの製品を提供することが可能となる。
【００８５】
また、本実施形態によれば、画素電極ＰＥと共通電極ＣＥとの間の電極間隙において高い透過率を得ることが可能となる。また、一画素あたりの透過率を十分に高くするためには、主画素電極ＰＡと主共通電極ＣＡとの間の電極間距離を拡大することで対応することが可能となる。また、画素ピッチが異なる製品仕様に対しては、主画素電極ＰＡと主共通電極ＣＡとの電極間距離を変更することで、透過率分布のピーク条件を利用することが可能となる。つまり、本実施形態の表示モードにおいては、比較的画素ピッチが大きな低解像度の製品仕様から比較的画素ピッチが小さい高解像度の製品仕様まで、微細な電極加工を必ずしも必要とせず、電極間距離の設定により種々の画素ピッチの製品を提供することが可能となる。
【００８６】
また、本実施形態によれば、ブラックマトリクスＢＭと重なる領域では、透過率が十分に低下している。これは、ゲート配線Ｇ及びソース配線Ｓの直上に位置する共通電極ＣＥの位置よりも当該画素の外側に電界の漏れが発生せず、また、ブラックマトリクスＢＭを挟んで隣接する画素間で不所望な横電界が生じないため、ブラックマトリクスＢＭと重なる領域の液晶分子ＬＭがＯＦＦ時（あるいは黒表示時）と同様に初期配向状態を保っているためである。したがって、隣接する画素間でカラーフィルタＣＦの色が異なる場合であっても、混色の発生を抑制することが可能となり、色再現性の低下やコントラスト比の低下を抑制することが可能となる。
【００８７】
また、アレイ基板ＡＲと対向基板ＣＴとの合わせずれが生じた際に、画素電極ＰＥを挟んだ両側の共通電極ＣＥとの電極間距離に差が生じることがある。しかしながら、このような合わせずれは、全ての画素ＰＸに共通に生じるため、画素ＰＸ間での電界分布に相違はなく、画像の表示に及ぼす影響はきわめて小さい。また、例えアレイ基板ＡＲと対向基板ＣＴとの間で合わせズレが生じたとしても、隣接する画素への不所望な電界の漏れを抑制することが可能となる。このため、隣接する画素間でカラーフィルタＣＦの色が異なる場合であっても、混色の発生を抑制することが可能となり、色再現性の低下やコントラスト比の低下を抑制することが可能となる。
【００８８】
また、本実施形態によれば、一画素内に複数のドメインを形成することが可能となる。このため、複数の方向で視野角を光学的に補償することができ、広視野角化が可能となる。図３に示した例では、一画素内に４つのドメインを形成することが可能となり、しかも、４つのドメインが略同等の面積であるため、更なる視野角補償が可能となる。
【００８９】
なお、上記の例では、液晶分子ＬＭの初期配向方向が第１方向Ｘと平行である場合について説明したが、液晶分子ＬＭの初期配向方向は、第１方向Ｘ及び第２方向Ｙを斜めに交差する斜め方向であっても良い。
【００９０】
また、上記の例では、液晶層ＬＱが正（ポジ型）の誘電率異方性を有する液晶材料によって構成された場合について説明したが、液晶層ＬＱは、誘電率異方性が負（ネガ型）の液晶材料によって構成されていても良い。
【００９１】
なお、ＯＮ時においても、画素電極ＰＥ上あるいは共通電極ＣＥ上では、横電界がほとんど形成されない（あるいは、液晶分子ＬＭを駆動するのに十分な電界が形成されない）ため、液晶分子ＬＭは、ＯＦＦ時と同様に初期配向方向からほとんど動かない。このため、画素電極ＰＥ及び共通電極ＣＥがＩＴＯなどの光透過性の導電材料によって形成されていても、これらの領域ではバックライト光がほとんど透過せず、ＯＮ時において表示にほとんど寄与しない。したがって、画素電極ＰＥ及び共通電極ＣＥは、必ずしも透明な導電材料によって形成される必要はなく、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、モリブデン（Ｍｏ）、タングステン（Ｗ）などの不透明な導電材料を用いて形成しても良い。
【００９２】
画素電極ＰＥ及び共通電極ＣＥの少なくとも一方が上記の不透明な導電材料によって形成された場合、液晶表示パネルＬＰＮに入射した直線偏光は、画素電極ＰＥや共通電極ＣＥのエッジの延出方向と略平行であるあるいは略直交する。また、上記のような不透明な導電材料によって形成されているゲート配線Ｇ、補助容量線Ｃ、及び、ソース配線Ｓの延出方向は、液晶表示パネルＬＰＮに入射した直線偏光と略平行であるあるいは略直交する。このため、画素電極ＰＥや共通電極ＣＥ、ゲート配線Ｇ、補助容量線Ｃ、及び、ソース配線Ｓのエッジで反射された直線偏光は、その偏光面が乱れにくく、偏光子である第１偏光板ＰＬ１を透過した際の偏光面を維持することができる。したがって、ＯＦＦ時において、液晶表示パネルＬＰＮを透過した直線偏光は、検光子である第２偏光板ＰＬ２で十分に吸収されるため、光漏れを抑制することが可能となる。つまり、黒表示の際に十分に透過率を低減することができ、コントラスト比の低下を抑制することが可能となる。また、画素電極ＰＥや共通電極ＣＥの周辺での光漏れ対策のためにブラックマトリクスＢＭの幅を拡張する必要がなく、開口部ＡＰの面積の低減、ＯＮ時の透過率の低減を抑制することが可能となる。
【００９３】
また、ＯＮ時においても、画素電極ＰＥ上あるいは共通電極ＣＥ上ではバックライト光がほとんど透過しないため、開口部ＡＰ内で画素電極ＰＥの主画素電極ＰＡと補助容量線Ｃとが重なって容量を形成する構成であっても、開口部ＡＰにおける実質的な透過領域の面積を低減することはない。つまり、主画素電極ＰＡ及びコンタクト部ＰＣと補助容量線Ｃとによって容量を形成する本実施形態によれば、透過領域の面積を低減することなく、画素ＰＸにおいて表示に必要な容量を確保することが可能となる。
【００９４】
また、一部の主共通電極ＣＡは、表示に寄与しないゲート配線Ｇの上方に位置しているため、開口部ＡＰにおける実質的な透過領域の面積を低減することはない。
【００９５】
また、スイッチング素子ＳＷのドレイン電極ＷＤ及び画素電極ＰＥのコンタクト位置ＰＰは、表示に寄与しない主共通電極ＣＡＣの直下に位置しているため、開口部ＡＰにおける透過領域の面積を低減することはない。なお、ドレイン電極ＷＤにおけるコンタクト位置ＰＰまでの第２方向Ｙに沿った幅は、Ｘ−Ｙ平面内において主共通電極ＣＡＣと重なる範囲で拡張しても良い。この場合、ドレイン電極ＷＤの拡幅に伴って透過領域の面積が低減することはない。
【００９６】
また、上記の例では、１個の画素電極ＰＥが２本の主画素電極ＰＡを備える構成について説明したが、この例に限らない。１個の画素電極ＰＥが備える主画素電極ＰＡの本数をａ本とした場合、１画素あたりに配置される主共通電極ＣＡは（ａ＋１）本となり、隣接する主共通電極ＣＡの間に１本の主画素電極ＰＡが配置される（但し、ａは正数である）。
【００９７】
また、１画素のＸ−Ｙ平面で見た場合に、対向基板ＣＴに配置された共通電極ＣＥの内側にアレイ基板ＡＲ上に画素電極ＰＥが配置されている。言い換えれば、１画素ＰＸにおいて画素電極ＰＥは共通電極ＣＥによって囲まれている。このように配置することによって、１画素内で電気力線の始点と終点をもち、自画素の電気力線が隣接画素に漏れることが無い。このため、例えば、第２方向Ｙに隣接した画素ＰＸ間において液晶層ＬＱに印加される電界が互いに影響を受けることがない。したがって、隣接画素からの電界の影響によって自画素の液晶分子ＬＭが動くことが無く、表示品位の劣化を抑制することができる。
【００９８】
なお、本実施形態において、画素ＰＸの構造は、上記の例に限定されるものではない。
【００９９】
図６は、図１に示したアレイ基板ＡＲを対向基板側から見たときの一画素ＰＸの他の構造例を概略的に示す平面図である。
【０１００】
ここに示した構造例は、図２に示した構造例と比較して、画素電極ＰＥにおけるスイッチング素子ＳＷのドレイン電極ＷＤとのコンタクト位置ＰＰがソース配線Ｓ２の側よりもソース配線Ｓ１の側に偏在している点で相違している。つまり、コンタクト位置ＰＰは、ゲート配線Ｇ２及びソース配線Ｓ１と電気的に接続されたスイッチング素子ＳＷに近接して配置されており、図２に示した構造例と比較して、ドレイン電極ＷＤの第１方向Ｘに沿ったコンタクト位置ＰＰまでの長さが短縮される。
【０１０１】
このような構造例のアレイ基板ＡＲは、図３に示した対向基板ＣＴと組み合わせることが可能であり、主共通電極ＣＡＣは、コンタクト位置ＰＰ及びドレイン電極ＷＤの上方を通り主画素電極ＰＡ１と主画素電極ＰＡ２との間に位置する。
【０１０２】
このような構造例によれば、ドレイン電極ＷＤの長さが短縮されるため、ドレイン電極ＷＤの断線を抑制することが可能となる。特に、高精細化の要求に伴って、ドレイン電極ＷＤの第２方向Ｙに沿った幅を縮小した場合であっても、ドレイン電極ＷＤの断線に起因したスイッチング素子ＳＷと画素電極ＰＥとの接続不良を抑制することが可能となる。
【０１０３】
図７は、図１に示したアレイ基板ＡＲを対向基板側から見たときの一画素ＰＸの他の構造例を概略的に示す平面図である。
【０１０４】
ここに示した構造例は、図２に示した構造例と比較して、画素電極ＰＥにおけるスイッチング素子ＳＷのドレイン電極ＷＤとのコンタクト位置ＰＰは同一であるが、主画素電極ＰＡ１がゲート配線Ｇ１に近接し、且つ、主画素電極ＰＡ２がゲート配線Ｇ２に近接している点で相違している。画素電極ＰＥにおいて、コンタクト位置ＰＰから主画素電極ＰＡ１までの第２方向Ｙに沿った距離Ｌは、図２に示した構造例と同様に、コンタクト位置ＰＰから主画素電極ＰＡ２までの第２方向Ｙに沿った距離Ｌと同一である。また、このコンタクト位置ＰＰは、ゲート配線Ｇ１及びゲート配線Ｇ２の双方から第２方向Ｙに沿って等距離にある。
【０１０５】
なお、主画素電極ＰＡ１の一部はゲート配線Ｇ１の直上に位置していても良いし、主画素電極ＰＡ２の一部はゲート配線Ｇ２の直上に位置していても良い。但し、主画素電極ＰＡ１との間で容量を形成する補助容量線Ｃ１は、ゲート配線Ｇ１との間にマージンを確保する必要がある。
【０１０６】
このような構造例のアレイ基板ＡＲは、図３に示した対向基板ＣＴと組み合わせることが可能であり、主共通電極ＣＡＣは、コンタクト位置ＰＰ及びドレイン電極ＷＤの上方を通り主画素電極ＰＡ１と主画素電極ＰＡ２との間に位置する。このとき、Ｘ−Ｙ平面内において、主共通電極ＣＡＣと主画素電極ＰＡ１及び主画素電極ＰＡ２との第２方向Ｙに沿った電極間距離は、図２に示した構造例と比較して拡大する。その代わりに、主共通電極ＣＡＵと主画素電極ＰＡ１との第２方向Ｙに沿った電極間距離、及び、主共通電極ＣＡＢと主画素電極ＰＡ２との第２方向Ｙに沿った電極間距離は、ほとんどゼロとなる。主画素電極と主共通電極との間の透過領域の面積は、図２に示した構造例と略同等である。
【０１０７】
アレイ基板ＡＲが主画素電極ＰＡを備え、対向基板ＣＴが主共通電極ＣＡを備えた構成では、主画素電極ＰＡと主共通電極ＣＡとが交互に略平行に配置されているため、アレイ基板ＡＲと対向基板ＣＴとの合わせズレが生じた場合、主画素電極ＰＡと主共通電極ＣＡとの電極間距離が設定値とは異なってしまう。主画素電極ＰＡと主共通電極ＣＡとの間の電界強度は電極間距離に応じて異なるため、同一の電圧を液晶層ＬＱに印加したとしても、電極間距離の異なるパネル間で輝度にバラツキが生ずる。
【０１０８】
ここに示した構造例によれば、合わせズレによる電極間距離の変化量に対して電極間距離を十分に大きく設定することができ、合わせズレに起因した輝度バラツキを低減することが可能である。
【０１０９】
図８は、図１に示したアレイ基板ＡＲを対向基板側から見たときの一画素ＰＸの他の構造例を概略的に示す平面図である。
【０１１０】
ここに示した構造例は、図２に示した構造例と比較して、画素電極ＰＥがループ状に形成されている点で相違している。すなわち、画素電極ＰＥは、複数本の主画素電極ＰＡ、コンタクト部ＰＣ、及び、接続部ＰＤを備えている。これらの主画素電極ＰＡ、コンタクト部ＰＣ、及び、接続部ＰＤは、互いに電気的に接続されている。
【０１１１】
接続部ＰＤは、第２方向Ｙに沿って延出し、主画素電極ＰＡの各々を接続している。このような接続部ＰＢは、第１方向Ｘに沿って略同一の幅を有する帯状に形成されている。図示した例では、画素ＰＸのソース配線Ｓ１の側において、接続部ＰＤ１は、主画素電極ＰＡ１と主画素電極ＰＡ２のそれぞれの一端部を接続している。また、画素ＰＸのソース配線Ｓ２の側において、接続部ＰＤ２は、主画素電極ＰＡ１と主画素電極ＰＡ２のそれぞれの他端部を接続している。コンタクト部ＰＣは、接続部ＰＤ１と接続部ＰＤ２との略中間に位置している。このような構成の画素電極ＰＥは、８の字形である。
【０１１２】
このような構造例によれば、画素電極ＰＥはループ状に形成されているため、冗長性を向上することが可能となる。すなわち、例え画素電極ＰＥの一部で断線が発生したとしても、コンタクト部ＰＣを介したパス、接続部ＰＤ１を介したパス、及び、接続部ＰＤ２を介したパスによっていずれの主画素電極ＰＡにも画素電位を供給することが可能となる。特に、高精細化の要求がさらに高まってくると、主画素電極ＰＡの幅は極めて細くなり、その一部で断線が発生しやすくなる。例えば、主画素電極ＰＡ２で断線が発生したとしても、コンタクト部ＰＣ及び接続部ＰＤを介して主画素電極ＰＡ１と主画素電極ＰＡ２とが接続されているため、主画素電極ＰＡ１及び主画素電極ＰＡ２の双方に画素電位を供給することが可能となる。したがって、画素ＰＸ内での主画素電極ＰＡの断線に起因した表示不良など表示品位の劣化を抑制することが可能となる。
【０１１３】
図９は、図１に示したアレイ基板ＡＲを対向基板側から見たときの一画素ＰＸの他の構造例を概略的に示す平面図である。
【０１１４】
ここに示した構造例は、図８に示した構造例と比較して、補助容量線Ｃ１が画素電極ＰＥと同様のループ状に形成された点で相違している。すなわち、補助容量線Ｃ１は、画素電極ＰＥの直下においてループ状に形成され、コンタクト部ＰＣの直下、主画素電極ＰＡ１の直下、主画素電極ＰＡ２の直下、接続部ＰＤ１の直下、及び、接続部ＰＤ２の直下に位置している。これにより、補助容量線Ｃ１とコンタクト部ＰＣ及び主画素電極ＰＡ１との間のみならず、補助容量線Ｃ１と主画素電極ＰＡ２との間、及び、補助容量線Ｃ１と接続部ＰＤとの間で容量を形成することが可能となる。
【０１１５】
このような構造例によれば、補助容量線Ｃ１は画素電極ＰＥからはみ出さないため、開口部ＡＰにおける透過領域の面積を低減することなく、図８に示した構造例よりもさらに大きな容量を形成することが可能となる。また、画素電極ＰＥのみならず、補助容量線Ｃ１についても冗長性を向上することが可能となり、補助容量線Ｃ１の一部、例えば、主画素電極ＰＡ１の直下で断線が発生したとしても、主画素電極ＰＡ２の直下を通るパスによって補助容量線Ｃ１の全体に補助容量電圧を印加することが可能となる。したがって、同一の補助容量線Ｃに接続された各画素ＰＸにおいて表示不良など表示品位の劣化を抑制することが可能となる。
【０１１６】
図１０は、図１に示したアレイ基板ＡＲを対向基板側から見たときの一画素ＰＸの他の構造例を概略的に示す平面図である。
【０１１７】
ここに示した構造例は、図２に示した構造例と比較して、アレイ基板ＡＲがゲートシールド電極ＧＳ及びソースシールド電極ＳＳを備えている点で相違している。
【０１１８】
すなわち、ゲートシールド電極ＧＳは、ゲート配線Ｇ１及びゲート配線Ｇ２とそれぞれ対向する（あるいは、ゲートシールド電極ＧＳは、ゲート配線Ｇ１及びゲート配線Ｇ２の直上に位置する）。このようなゲートシールド電極ＧＳは、第１方向Ｘに沿って直線的に延出しており、帯状に形成されている。なお、ゲートシールド電極ＧＳの第２方向Ｙに沿った幅については、必ずしも一定でなくても良い。このゲートシールド電極ＧＳは、共通電極ＣＥと電気的に接続されており、共通電極ＣＥと同電位である。
【０１１９】
ソースシールド電極ＳＳは、ソース配線Ｓ１及びソース配線Ｓ２とそれぞれ対向する（あるいは、ソースシールド電極ＳＳは、ソース配線Ｓ１及びソース配線Ｓ２の直上に位置する）。このようなソースシールド電極ＳＳは、第２方向Ｙに沿って直線的に延出しており、帯状に形成されている。なお、ソースシールド電極ＳＳの第１方向Ｘに沿った幅については、必ずしも一定でなくても良い。このソースシールド電極ＳＳは、共通電極ＣＥと電気的に接続されており、共通電極ＣＥと同電位である。図示した例では、ゲートシールド電極ＧＳ及びソースシールド電極ＳＳは、一体的あるいは連続的に形成されている。
【０１２０】
これらのゲートシールド電極ＧＳ及びソースシールド電極ＳＳは、画素電極ＰＥと同一層である第３絶縁膜１３の上面に形成されるため、画素電極ＰＥと同一材料（例えば、ＩＴＯなど）を用いて形成することが可能である。
【０１２１】
このような構造例のアレイ基板ＡＲは、図３に示した対向基板ＣＴと組み合わせた際に、ゲートシールド電極ＧＳが主共通電極ＣＡと対向し、ソースシールド電極ＳＳが副共通電極ＣＢと対向する。
【０１２２】
このような構造例によれば、ゲートシールド電極ＧＳがゲート配線Ｇと対向するため、ゲート配線Ｇからの不所望な電界を遮蔽することが可能となる。このため、ゲート配線Ｇから液晶層ＬＱに対して不所望なバイアスが印加されることを抑制することができ、焼きツキなどの表示不良の発生、さらには、液晶分子の配向不良に起因した光漏れの発生を抑制することが可能となる。
【０１２３】
また、ソースシールド配線ＳＳがソース配線Ｓと対向するため、ソース配線Ｓからの不所望な電界を遮蔽することが可能となる。このため、ソース配線Ｓから液晶層ＬＱに対して不所望なバイアスが印加されることを抑制することができ、クロストーク（例えば、当該画素ＰＸが黒を表示する画素電位に設定されている状態で、当該画素ＰＸに接続されたソース配線に白を表示する画素電位が供給されたときに、当該画素ＰＸの一部から光漏れが生じて輝度の上昇を招く現象）などの表示不良の発生を抑制することが可能となる。
【０１２４】
また、アレイ基板ＡＲに備えられたゲートシールド電極ＧＳ及びソースシールド電極ＳＳは、互いに電気的に接続され、アレイ基板ＡＲにおいて格子状に形成されているため、冗長性を向上することが可能となる。また、対向基板ＣＴに備えられた主共通電極ＣＡ及び副共通電極ＣＢは、互いに電気的に接続され、格子状に形成されているため、冗長性を向上することが可能となる。そして、アレイ基板ＡＲ側のゲートシールド電極ＧＳ及びソースシールド電極ＳＳと、対向基板ＣＴ側の主共通電極ＣＡ及び副共通電極ＣＢとが互いに電気的に接続されているため、一部で断線が発生したとしても、各画素ＰＸに安定してコモン電位を供給することが可能となり、表示不良の発生を抑制することが可能となる。
【０１２５】
なお、上記した各構造例においても上記のゲートシールド電極ＧＳ及びソースシールド電極ＳＳを適用しても良い。
【０１２６】
上記の説明では、画素電極ＰＥが主として２本の主画素電極ＰＡを備えた構成について説明したが、画素電極ＰＥが３本以上の主画素電極ＰＡを備えた構成において、コンタクト位置ＰＰとの関係について説明する。
【０１２７】
図１１は、画素電極ＰＥの他の構造例を概略的に示す平面図である。なお、ここでは、説明に必要な構成のみを簡略化して図示している。
【０１２８】
すなわち、画素電極ＰＥは、第１方向Ｘに沿ってそれぞれ延出した複数本の主画素電極ＰＡを備え、コンタクト位置ＰＰを通り第１方向Ｘに平行な直線ＬＮに対して線対称な形状である。
【０１２９】
例えば、図中の（ａ）で示した例では、画素電極ＰＥは、３本の主画素電極ＰＡ１〜ＰＡ３を備えている。主画素電極ＰＡ１と主画素電極ＰＡ２との第２方向Ｙに沿った間隔は、主画素電極ＰＡ２と主画素電極ＰＡ３との第２方向Ｙに沿った間隔と同一である。画素電極ＰＥのコンタクト部ＰＣは、主画素電極ＰＡ１の略中間の位置と、主画素電極ＰＡ２の略中間の位置と、主画素電極ＰＡ３の略中間の位置と、を繋いでいる。このコンタクト部ＰＣにおけるコンタクト位置ＰＰは、主画素電極ＰＡ２とコンタクト部ＰＣとの交差部に位置している。
【０１３０】
コンタクト部ＰＣから主画素電極ＰＡ１までの第２方向Ｙに沿った距離は、コンタクト部ＰＣから主画素電極ＰＡ２までの第２方向Ｙに沿った距離と同一である。このようなコンタクト位置ＰＰを通り第１方向Ｘに平行な直線ＬＮは、主画素電極ＰＡ２の中心線に相当する。この直線ＬＮについて主画素電極ＰＡ１と主画素電極ＰＡ３とは対称の位置にある。
【０１３１】
図中の（ｂ）で示した例では、画素電極ＰＥは、３本の主画素電極ＰＡ１〜ＰＡ３を備え、それらの主画素電極の端部付近がコンタクト部ＰＣと繋がっている。このような例でも、コンタクト位置ＰＰを通る直線ＬＮは、主画素電極ＰＡ２の中心線に相当し、この直線ＬＮについて主画素電極ＰＡ１と主画素電極ＰＡ３とは対称の位置にある。
【０１３２】
図中の（ｃ）で示した例では、画素電極ＰＥは、４本の主画素電極ＰＡ１〜ＰＡ４を備えている。主画素電極ＰＡ１と主画素電極ＰＡ２との第２方向Ｙに沿った間隔、主画素電極ＰＡ２と主画素電極ＰＡ３との第２方向Ｙに沿った間隔、及び、主画素電極ＰＡ３と主画素電極ＰＡ４との第２方向Ｙに沿った間隔は、いずれも同一である。画素電極ＰＥのコンタクト部ＰＣは、主画素電極ＰＡ１の略中間の位置と、主画素電極ＰＡ２の略中間の位置と、主画素電極ＰＡ３の略中間の位置と、主画素電極ＰＡ４の略中間の位置と、を繋いでいる。このコンタクト部ＰＣにおけるコンタクト位置ＰＰは、主画素電極ＰＡ２と主画素電極ＰＡ３との中間、あるいは、コンタクト部ＰＣの中間に位置している。
【０１３３】
コンタクト部ＰＣから主画素電極ＰＡ１までの第２方向Ｙに沿った距離は、コンタクト部ＰＣから主画素電極ＰＡ４までの第２方向Ｙに沿った距離と同一である。また、コンタクト部ＰＣから主画素電極ＰＡ２までの第２方向Ｙに沿った距離は、コンタクト部ＰＣから主画素電極ＰＡ３までの第２方向Ｙに沿った距離と同一である。このようなコンタクト位置ＰＰを通る直線ＬＮについて、主画素電極ＰＡ１と主画素電極ＰＡ４とは対称の位置にあり、また、主画素電極ＰＡ２と主画素電極ＰＡ３とは対称の位置にある。
【０１３４】
図中の（ｄ）で示した例では、画素電極ＰＥは、４本の主画素電極ＰＡ１〜ＰＡ４を備え、それらの主画素電極の端部付近がコンタクト部ＰＣと繋がっている。このような例でも、コンタクト位置ＰＰを通る直線ＬＮについて、主画素電極ＰＡ１と主画素電極ＰＡ４とは対称の位置にあり、また、主画素電極ＰＡ２と主画素電極ＰＡ３とは対称の位置にある。
【０１３５】
このように、画素電極ＰＥは、コンタクト位置ＰＰを通る直線ＬＮに対して線対称な形状であるため、コンタクト位置ＰＰを挟んでそれぞれ反対側に位置する主画素電極ＰＡの各々までの距離を同等とすることができ、主画素電極ＰＡ間での抵抗差などに起因した表示品位の劣化を抑制することが可能となる。
【０１３６】
以上説明したように、本実施形態によれば、コストの削減が可能であるとともに、表示品位の劣化を抑制することが可能な液晶表示装置を提供することが可能となる。
【０１３７】
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１３８】
ＬＰＮ…液晶表示パネル
ＡＲ…アレイ基板 ＣＴ…対向基板 ＬＱ…液晶層
ＰＥ…画素電極 ＰＡ…主画素電極 ＰＣ…コンタクト部 ＰＰ…コンタクト位置
ＣＥ…共通電極 ＣＡ…主共通電極 ＣＢ…副共通電極
Ｇ…ゲート配線 Ｃ…補助容量線 Ｓ…ソース配線
ＧＳ…ゲートシールド電極 ＳＳ…ソースシールド電極
【技術分野】
【０００１】
本発明の実施形態は、液晶表示装置に関する。
【背景技術】
【０００２】
近年、平面表示装置が盛んに開発されており、中でも液晶表示装置は、軽量、薄型、低消費電力等の利点から特に注目を集めている。特に、各画素にスイッチング素子を組み込んだアクティブマトリクス型液晶表示装置においては、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）モードやＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードなどの横電界（フリンジ電界も含む）を利用した構造が注目されている。このような横電界モードの液晶表示装置は、アレイ基板に形成された画素電極と対向電極とを備え、アレイ基板の主面に対してほぼ平行な横電界で液晶分子をスイッチングする。
【０００３】
一方で、アレイ基板に形成された画素電極と、対向基板に形成された対向電極との間に、横電界あるいは斜め電界を形成し、液晶分子をスイッチングする技術も提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−４２６３０号公報
【特許文献２】特開２００９−１９２８２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本実施形態の目的は、コストの削減が可能であるとともに、表示品位の劣化を抑制することが可能な液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００６】
本実施形態によれば、
第１方向に沿ってそれぞれ延出した第１ゲート配線及び第２ゲート配線と、第１方向に交差する第２方向に沿ってそれぞれ延出した第１ソース配線及び第２ソース配線と、前記第１ゲート配線及び前記第１ソース配線と電気的に接続されたスイッチング素子と、前記第１ゲート配線及び前記第２ゲート配線と前記第１ソース配線及び前記第２ソース配線とで囲まれた画素電極であって、前記スイッチング素子とコンタクトするコンタクト位置よりも前記第１ゲート配線側に位置し第１方向に沿って延出した第１主画素電極、及び、前記コンタクト位置よりも前記第２ゲート配線側に位置し第１方向に沿って延出した第２主画素電極を備え、前記コンタクト位置から前記第１主画素電極までの第２方向に沿った距離と前記コンタクト位置から前記第２主画素電極までの第２方向に沿った距離とが同一である画素電極と、を備えた第１基板と、前記コンタクト位置の上方を通り前記第１主画素電極と前記第２主画素電極との間、前記第１ゲート配線の上方、及び、前記第２ゲート配線の上方にそれぞれ位置し第１方向に沿ってそれぞれ延出した主共通電極と、前記第１ソース配線の上方及び前記第２ソース配線の上方にそれぞれ位置し第２方向に沿ってそれぞれ延出した副共通電極とを備えた共通電極を備えた第２基板と、前記第１基板と前記第２基板との間に保持された液晶分子を含む液晶層と、を備えたことを特徴とする液晶表示装置が提供される。
【０００７】
本実施形態によれば、
第１方向に沿ってそれぞれ延出した第１ゲート配線及び第２ゲート配線と、第１方向に交差する第２方向に沿ってそれぞれ延出した第１ソース配線及び第２ソース配線と、前記第１ゲート配線及び前記第１ソース配線と電気的に接続されたスイッチング素子と、前記第１ゲート配線及び前記第２ゲート配線と前記第１ソース配線及び前記第２ソース配線とで囲まれた画素電極であって、第１方向に沿ってそれぞれ延出した複数本の主画素電極を備え、前記スイッチング素子とコンタクトするコンタクト位置を通り第１方向に平行な直線に対して線対称な形状の画素電極と、を備えた第１基板と、前記主画素電極間、前記第１ゲート配線の上方、及び、前記第２ゲート配線の上方にそれぞれ位置し第１方向に沿ってそれぞれ延出した複数本の主共通電極と、前記第１ソース配線の上方及び前記第２ソース配線の上方にそれぞれ位置し第２方向に沿ってそれぞれ延出した副共通電極とを備えた共通電極を備えた第２基板と、前記第１基板と前記第２基板との間に保持された液晶分子を含む液晶層と、を備えたことを特徴とする液晶表示装置が提供される。
【図面の簡単な説明】
【０００８】
【図１】図１は、本実施形態における液晶表示装置の構成及び等価回路を概略的に示す図である。
【図２】図２は、図１に示したアレイ基板を対向基板側から見たときの一画素の構造例を概略的に示す平面図である。
【図３】図３は、図１に示した対向基板における一画素の構造例を概略的に示す平面図である。
【図４】図４は、図２のＡ−Ｂ線で切断したアレイ基板の断面構造を概略的に示す断面図である。
【図５】図５は、図３のＣ−Ｄ線で切断した液晶表示パネルの断面構造を概略的に示す断面図である。
【図６】図６は、図１に示したアレイ基板を対向基板側から見たときの一画素の他の構造例を概略的に示す平面図である。
【図７】図７は、図１に示したアレイ基板を対向基板側から見たときの一画素の他の構造例を概略的に示す平面図である。
【図８】図８は、図１に示したアレイ基板を対向基板側から見たときの一画素の他の構造例を概略的に示す平面図である。
【図９】図９は、図１に示したアレイ基板を対向基板側から見たときの一画素の他の構造例を概略的に示す平面図である。
【図１０】図１０は、図１に示したアレイ基板を対向基板側から見たときの一画素の他の構造例を概略的に示す平面図である。
【図１１】図１１は、画素電極ＰＥの他の構造例を概略的に示す平面図である。
【発明を実施するための形態】
【０００９】
以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
【００１０】
図１は、本実施形態における液晶表示装置の構成及び等価回路を概略的に示す図である。
【００１１】
すなわち、液晶表示装置は、アクティブマトリクスタイプの液晶表示パネルＬＰＮを備えている。液晶表示パネルＬＰＮは、第１基板であるアレイ基板ＡＲと、アレイ基板ＡＲに対向して配置された第２基板である対向基板ＣＴと、これらのアレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＱと、を備えている。このような液晶表示パネルＬＰＮは、画像を表示するアクティブエリアＡＣＴを備えている。このアクティブエリアＡＣＴは、ｍ×ｎ個のマトリクス状に配置された複数の画素ＰＸによって構成されている（但し、ｍ及びｎは正の整数である）。
【００１２】
液晶表示パネルＬＰＮは、アクティブエリアＡＣＴにおいて、ｎ本のゲート配線Ｇ（Ｇ１〜Ｇｎ）、ｎ本の補助容量線Ｃ（Ｃ１〜Ｃｎ）、ｍ本のソース配線Ｓ（Ｓ１〜Ｓｍ）などを備えている。ゲート配線Ｇ及び補助容量線Ｃは、例えば、第１方向Ｘに沿って略直線的に延出した信号配線に相当する。これらのゲート配線Ｇ及び補助容量線Ｃは、第１方向Ｘに交差する第２方向Ｙに沿って間隔をおいて隣接し、交互に並列配置されている。ここでは、第１方向Ｘと第２方向Ｙとは互いに略直交している。ソース配線Ｓは、ゲート配線Ｇ及び補助容量線Ｃと交差している。ソース配線Ｓは、第２方向Ｙに沿って略直線的に延出した信号配線に相当する。なお、ゲート配線Ｇ、補助容量線Ｃ、及び、ソース配線Ｓは、必ずしも直線的に延出していなくても良く、それらの一部が屈曲していてもよい。
【００１３】
各ゲート配線Ｇは、アクティブエリアＡＣＴの外側に引き出され、ゲートドライバＧＤに接続されている。各ソース配線Ｓは、アクティブエリアＡＣＴの外側に引き出され、ソースドライバＳＤに接続されている。これらのゲートドライバＧＤ及びソースドライバＳＤの少なくとも一部は、例えば、アレイ基板ＡＲに形成され、コントローラを内蔵した駆動ＩＣチップ２と接続されている。
【００１４】
各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥなどを備えている。保持容量Ｃｓは、例えば補助容量線Ｃと画素電極ＰＥとの間に形成される。補助容量線Ｃは、補助容量電圧が印加される電圧印加部ＶＣＳと電気的に接続されている。
【００１５】
なお、本実施形態においては、液晶表示パネルＬＰＮは、画素電極ＰＥがアレイ基板ＡＲに形成される一方で共通電極ＣＥの少なくとも一部が対向基板ＣＴに形成された構成であり、これらの画素電極ＰＥと共通電極ＣＥとの間に形成される電界を主に利用して液晶層ＬＱの液晶分子をスイッチングする。画素電極ＰＥと共通電極ＣＥとの間に形成される電界は、第１方向Ｘと第２方向Ｙとで規定されるＸ−Ｙ平面あるいは基板主面に対してわずかに傾いた斜め電界（あるいは、基板主面にほぼ平行な横電界）である。
【００１６】
スイッチング素子ＳＷは、例えば、ｎチャネル薄膜トランジスタ（ＴＦＴ）によって構成されている。このスイッチング素子ＳＷは、ゲート配線Ｇ及びソース配線Ｓと電気的に接続されている。このようなスイッチング素子ＳＷは、トップゲート型あるいはボトムゲート型のいずれであっても良い。また、スイッチング素子ＳＷの半導体層は、例えば、アモルファスシリコンによって形成されているが、ポリシリコンによって形成されていても良い。
【００１７】
画素電極ＰＥは、各画素ＰＸに配置され、スイッチング素子ＳＷに電気的に接続されている。共通電極ＣＥは、液晶層ＬＱを介して複数の画素ＰＸの画素電極ＰＥに対して共通に配置されている。このような画素電極ＰＥ及び共通電極ＣＥは、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの光透過性を有する導電材料によって形成されているが、アルミニウムなどの他の金属材料によって形成されても良い。
【００１８】
アレイ基板ＡＲは、共通電極ＣＥに電圧を印加するための給電部ＶＳを備えている。この給電部ＶＳは、例えば、アクティブエリアＡＣＴの外側に形成されている。対向基板ＣＴの共通電極ＣＥは、アクティブエリアＡＣＴの外側に引き出され、図示しない導電部材を介して、給電部ＶＳと電気的に接続されている。
【００１９】
図２は、図１に示したアレイ基板ＡＲを対向基板側から見たときの一画素ＰＸの構造例を概略的に示す平面図である。ここでは、Ｘ−Ｙ平面における平面図を示している。
【００２０】
アレイ基板ＡＲは、ゲート配線Ｇ１、ゲート配線Ｇ２、補助容量線Ｃ１、ソース配線Ｓ１、ソース配線Ｓ２、スイッチング素子ＳＷ、画素電極ＰＥ、第１配向膜ＡＬ１などを備えている。
【００２１】
図示した例では、画素ＰＸは、破線で示したように、第１方向Ｘに沿った長さが第２方向Ｙに沿った長さよりも長い横長の長方形状である。ゲート配線Ｇ１及びゲート配線Ｇ２は、第２方向Ｙに沿って第１ピッチで配置され、それぞれ第１方向Ｘに沿って延出している。補助容量線Ｃ１は、ゲート配線Ｇ１とゲート配線Ｇ２との間に位置し、第１方向Ｘに沿って延出している。ソース配線Ｓ１及びソース配線Ｓ２は、第１方向Ｘに沿って第２ピッチで配置され、それぞれ第２方向Ｙに沿って延出している。
【００２２】
図示した画素ＰＸにおいて、ソース配線Ｓ１は左側端部に配置され、ソース配線Ｓ２は右側端部に配置されている。厳密には、ソース配線Ｓ１は当該画素ＰＸとその左側に隣接する画素との境界に跨って配置され、ソース配線Ｓ２は当該画素ＰＸとその右側に隣接する画素との境界に跨って配置されている。つまり、画素ＰＸの第１方向Ｘに沿った長さは、ソース配線間の第２ピッチに相当する。
【００２３】
また、画素ＰＸにおいて、ゲート配線Ｇ１は上側端部に配置され、ゲート配線Ｇ２は下側端部に配置されている。厳密には、ゲート配線Ｇ１は当該画素ＰＸとその上側に隣接する画素との境界に跨って配置され、ゲート配線Ｇ２は当該画素ＰＸとその下側に隣接する画素との境界に跨って配置されている。つまり、画素ＰＸの第２方向Ｙに沿った長さは、ゲート配線間の第１ピッチに相当する。第１ピッチは、第２ピッチよりも小さい。
【００２４】
また、図示した画素ＰＸにおいては、補助容量線Ｃ１は、ゲート配線Ｇ２の側よりもゲート配線Ｇ１の側に偏在している。つまり、補助容量線Ｃ１とゲート配線Ｇ１との第２方向Ｙに沿った間隔は、補助容量線Ｃ１とゲート配線Ｇ２との第２方向Ｙに沿った間隔よりも小さい。
【００２５】
スイッチング素子ＳＷは、図示した例では、ゲート配線Ｇ２及びソース配線Ｓ１に電気的に接続されている。このスイッチング素子ＳＷは、ゲート配線Ｇ２とソース配線Ｓ１の交点付近、特に、補助容量線Ｃ１とゲート配線Ｇ２との間の領域に設けられている。このようなスイッチング素子ＳＷは、ゲート配線Ｇ２と電気的に接続されたゲート電極ＷＧ、ゲート電極ＷＧの直上に形成されたアモルファスシリコンからなる半導体層ＳＣ、ソース配線Ｓ１と電気的に接続され半導体層ＳＣにコンタクトしたソース電極ＷＳ、及び、半導体層ＳＣにコンタクトしたドレイン電極ＷＤを備えている。図示した例では、ゲート電極ＷＧはゲート配線Ｇ２と一体的に形成され、ソース電極ＷＳはソース配線Ｓ１と一体的に形成されている。また、ドレイン電極ＷＤは、画素ＰＸの左側端部付近に配置された半導体層ＳＣとコンタクトした位置から画素ＰＸの略中央部まで第１方向Ｘに沿って延出している。
【００２６】
画素電極ＰＥは、隣接するソース配線Ｓ１とソース配線Ｓ２との間に位置するとともに、ゲート配線Ｇ１とゲート配線Ｇ２との間に位置している。つまり、画素電極ＰＥは、ソース配線Ｓ１及びソース配線Ｓ２と、ゲート配線Ｇ１及びゲート配線Ｇ２とで囲まれた内側に位置している。
【００２７】
画素電極ＰＥは、主画素電極ＰＡ及びコンタクト部ＰＣを備えている。これらの主画素電極ＰＡ及びコンタクト部ＰＣは、互いに電気的に接続されている。
【００２８】
コンタクト部ＰＣは、コンタクト位置ＰＰにおいてスイッチング素子ＳＷとコンタクトする。すなわち、このコンタクト部ＰＣは、スイッチング素子ＳＷから延びたドレイン電極ＷＤの直上を通り、画素ＰＸの略中央部において第２方向Ｙに沿って延出している。このようなコンタクト部ＰＣは、ドレイン電極ＷＤの直上に位置するコンタクト位置ＰＰにおいてコンタクトホールＣＨ１及びコンタクトホールＣＨ２を介してドレイン電極ＷＤと電気的に接続されている。
【００２９】
主画素電極ＰＡは、１個の画素電極ＰＥに２本以上備えられている。このような主画素電極ＰＡは、コンタクト部ＰＣからそれぞれ第１方向Ｘに沿って延出している。つまり、複数の主画素電極ＰＡは、コンタクト部ＰＣから分岐した櫛歯状に形成されている。このような主画素電極ＰＡは、第２方向Ｙに沿って略同一の幅を有する帯状に形成されている。このような主画素電極ＰＡは、コンタクト部ＰＣと一体的あるいは連続的に形成され、コンタクト部ＰＣと電気的に接続されている。
【００３０】
図示した例では、画素電極ＰＥは、２本の主画素電極ＰＡ１及び主画素電極ＰＡ２を備えている。主画素電極ＰＡ１は、コンタクト位置ＰＰよりもゲート配線Ｇ１側に位置している。主画素電極ＰＡ２は、コンタクト位置ＰＰよりもゲート配線Ｇ２側に位置している。コンタクト部ＰＣは、画素ＰＸの略中央部に位置し、ドレイン電極ＷＤと電気的に接続されている。主画素電極ＰＡ１及び主画素電極ＰＡ２のそれぞれは、コンタクト部ＰＣから画素ＰＸの右側端部（つまり、ソース配線Ｓ２側）及び左側端部（つまり、ソース配線Ｓ１側）に向かってそれぞれ第１方向Ｘに沿って直線的に延出している。主画素電極ＰＡ１について、コンタクト部ＰＣからソース配線Ｓ１側に向かって延出した長さと、コンタクト部ＰＣからソース配線Ｓ２側に向かって延出した長さとは略同一である。同様に、主画素電極ＰＡ２について、コンタクト部ＰＣからソース配線Ｓ１側に向かって延出した長さと、コンタクト部ＰＣからソース配線Ｓ２側に向かって延出した長さとは略同一である。つまり、コンタクト部ＰＣは、主画素電極ＰＡ１の略中間の位置と主画素電極ＰＡ２の略中間の位置とを繋いでいる。このような構成の画素電極ＰＥは、Ｈの字形である。
【００３１】
ここで、画素電極ＰＥにおいて、コンタクト位置ＰＰから主画素電極ＰＡ１までの第２方向Ｙに沿った距離Ｌは、コンタクト位置ＰＰから主画素電極ＰＡ２までの第２方向Ｙに沿った距離Ｌと同一である。また、このコンタクト位置ＰＰは、ゲート配線Ｇ１及びゲート配線Ｇ２の双方から第２方向Ｙに沿って等距離にある。
【００３２】
このような画素電極ＰＥの主画素電極ＰＡのうち、少なくとも一本の主画素電極ＰＡが補助容量線Ｃ１の上方に位置している。図示した例では、主画素電極ＰＡ１が補助容量線Ｃ１の上方に位置している。すなわち、このような画素電極ＰＥにおいては、コンタクト部ＰＣ及び主画素電極ＰＡ１において、補助容量線Ｃ１と対向し、画素ＰＸでの画像表示に必要な容量を形成している。
【００３３】
なお、アレイ基板ＡＲは、さらに、共通電極ＣＥの一部を備えていても良い。
【００３４】
このようなアレイ基板ＡＲにおいては、画素電極ＰＥは、第１配向膜ＡＬ１によって覆われている。この第１配向膜ＡＬ１には、液晶層ＬＱの液晶分子を初期配向させるために、第１配向処理方向ＰＤ１に沿って配向処理（例えば、ラビング処理や光配向処理）がなされている。第１配向膜ＡＬ１が液晶分子を初期配向させる第１配向処理方向ＰＤ１は、主画素電極ＰＡの延出方向である第１方向Ｘと略平行である。
【００３５】
ここで、寸法の一例について述べると、ゲート配線Ｇの第１ピッチつまりゲート配線Ｇ１とゲート配線Ｇ２との第２方向Ｙに沿った間隔は５０μｍ〜６０μｍであり、ソース配線Ｓの第２ピッチつまりソース配線Ｓ１とソース配線Ｓ２との第１方向Ｘに沿った間隔は１５０μｍ〜１８０μｍであり、ゲート配線Ｇ及び補助容量線Ｃの第２方向Ｙに沿った幅が５μｍであり、主画素電極ＰＡの第２方向Ｙに沿った幅が５μｍであり、ソース配線Ｓの第１方向Ｘに沿った幅が３μｍである。なお、ゲート配線Ｇ及び補助容量線Ｃは同一層に形成されており、電気的に絶縁する必要があるため、両者の間に例えば１０μｍのマージンを確保している。
【００３６】
図３は、図１に示した対向基板ＣＴにおける一画素ＰＸの構造例を概略的に示す平面図である。ここでは、Ｘ−Ｙ平面における平面図を示している。なお、ここでは、説明に必要な構成のみを図示し、また、アレイ基板に備えられた画素電極ＰＥ、ソース配線Ｓ、ゲート配線Ｇなどを破線で示している。
【００３７】
共通電極ＣＥは、対向基板ＣＴに主共通電極ＣＡを備えている。図示した例では、共通電極ＣＥは、さらに、対向基板ＣＴに副共通電極ＣＢを備えている。これらの主共通電極ＣＡ及び副共通電極ＣＢは、互いに電気的に接続されている。但し、副共通電極ＣＢは省略しても良い。
【００３８】
主共通電極ＣＡは、Ｘ−Ｙ平面内において、主画素電極ＰＡ１及び主画素電極ＰＡ２のそれぞれを挟んだ両側で主画素電極ＰＡの延出方向と略平行な第１方向Ｘに沿って直線的に延出している。あるいは、主共通電極ＣＡは、ゲート配線Ｇの上方、及び、主画素電極ＰＡ間にそれぞれ１本ずつ配置されるとともに主画素電極ＰＡの延出方向と略平行な第１方向Ｘに沿って延出している。このような主共通電極ＣＡは、第２方向Ｙに沿って略同一の幅を有する帯状に形成されている。
【００３９】
図示した例では、主共通電極ＣＡは、第２方向Ｙに間隔をおいて３本平行に並んでいる。すなわち、一画素あたり、３本の主共通電極ＣＡが第２方向Ｙに沿って等ピッチで配置されている。画素ＰＸにおいて、主共通電極ＣＡＵは上側端部に配置され、主共通電極ＣＡＢは下側端部に配置され、主共通電極ＣＡＣは画素中央部に配置されている。厳密には、主共通電極ＣＡＵは当該画素ＰＸとその上側に隣接する画素との境界に跨って配置され、主共通電極ＣＡＢは当該画素ＰＸとその下側に隣接する画素との境界に跨って配置されている。主共通電極ＣＡＵはゲート配線Ｇ１の上方に位置し、主共通電極ＣＡＢはゲート配線Ｇ２の上方に位置し、主共通電極ＣＡＣはコンタクト位置ＰＰの上方を通り主画素電極ＰＡ１と主画素電極ＰＡ２との間に位置している。スイッチング素子ＳＷのドレイン電極ＷＤは、主共通電極ＣＡＣの直下を通り第１方向Ｘに沿って延出している。
【００４０】
主共通電極ＣＡＵ及び主共通電極ＣＡＣは、主画素電極ＰＡ１を挟んだ両側に位置している。同様に、主共通電極ＣＡＣ及び主共通電極ＣＡＢは、主画素電極ＰＡ２を挟んだ両側に位置している。換言すると、画素中央部に配置された主共通電極ＣＡＣは、主画素電極ＰＡ１と主画素電極ＰＡ２との略中間に位置している。つまり、Ｘ−Ｙ平面において、第２方向Ｙに沿って主共通電極ＣＡと主画素電極ＰＡとが交互に並んでおり、図示した例では、主共通電極ＣＡＵ、主画素電極ＰＡ１、主共通電極ＣＡＣ、主画素電極ＰＡ２、主共通電極ＣＡＢがこの順に並んでいる。なお、主画素電極ＰＡ１と主共通電極ＣＡＣとの間の第２方向Ｙに沿った電極間距離、及び、主共通電極ＣＡＣと主画素電極ＰＡ２との間の第２方向Ｙに沿った電極間距離は略同等である。また、主共通電極ＣＡＵと主画素電極ＰＡ１との間の第２方向Ｙに沿った電極間距離、及び、主画素電極ＰＡ２と主共通電極ＣＡＢとの間の第２方向Ｙに沿った電極間距離は略同等である。
【００４１】
副共通電極ＣＢは、Ｘ−Ｙ平面内において、画素電極ＰＥを挟んだ両側で第２方向Ｙに沿って直線的に延出している。あるいは、副共通電極ＣＢは、ソース配線Ｓの上方にそれぞれ位置するとともに第２方向Ｙに沿って直線的に延出している。このような副共通電極ＣＢは、第１方向Ｘに沿って略同一の幅を有する帯状に形成されている。また、このような副共通電極ＣＢは、主共通電極ＣＡと一体的あるいは連続的に形成され、主共通電極ＣＡと電気的に接続されている。つまり、対向基板ＣＴにおいては、共通電極ＣＥは格子状に形成されている。
【００４２】
図示した例では、副共通電極ＣＢは、第１方向Ｘに間隔をおいて２本平行に並んでおり、画素ＰＸの左右両端部にそれぞれ配置されている。すなわち、一画素あたり、２本の副共通電極ＣＢが配置されている。図示した画素ＰＸにおいて、副共通電極ＣＢＬは左側端部に配置され、副共通電極ＣＢＲは右側端部に配置されている。厳密には、副共通電極ＣＢＬは当該画素ＰＸとその左側に隣接する画素との境界に跨って配置され、副共通電極ＣＢＲは当該画素ＰＸとその右側に隣接する画素との境界に跨って配置されている。副共通電極ＣＢＬはソース配線Ｓ１の上方に位置し、副共通電極ＣＢＲはソース配線Ｓ２の上方に位置している。
【００４３】
このような対向基板ＣＴにおいては、共通電極ＣＥは、第２配向膜ＡＬ２によって覆われている。この第２配向膜ＡＬ２には、液晶層ＬＱの液晶分子を初期配向させるために、第２配向処理方向ＰＤ２に沿って配向処理（例えば、ラビング処理や光配向処理）がなされている。第２配向膜ＡＬ２が液晶分子を初期配向させる第２配向処理方向ＰＤ２は、第１配向処理方向ＰＤ１とは互いに平行であって、互いに同じ向きあるいは逆向きである。図示した例では、第２配向処理方向ＰＤ２は、第１方向Ｘと平行であり、Ｘ−Ｙ平面内において、第１配向処理方向ＰＤ１とは互いに平行であって、互いに同じ向きである。
【００４４】
図示しないブラックマトリクスによって形成される開口部ＡＰは、図３に示したように、第１方向Ｘに沿った長さが第２方向Ｙに沿った長さよりも長い長方形状である。換言すると、ゲート配線Ｇ１及びゲート配線Ｇ２、ソース配線Ｓ１及びソース配線Ｓ２、スイッチング素子ＳＷ、及び、画素電極ＰＥのコンタクト部ＰＣ及び接続部ＰＢの上方には、ブラックマトリクスが位置している。
【００４５】
このような開口部ＡＰとコンタクト位置ＰＰとの位置関係に着目すると、コンタクト位置ＰＰは、開口部ＡＰの略中心に位置している。つまり、コンタクト位置ＰＰは、開口部ＡＰの対角線の交点と重なる。
【００４６】
図４は、図２のＡ−Ｂ線で切断したアレイ基板ＡＲの断面構造を概略的に示す断面図である。
【００４７】
アレイ基板ＡＲは、光透過性を有する第１絶縁基板１０を用いて形成されている。このアレイ基板ＡＲは、第１絶縁基板１０においてスイッチング素子ＳＷ、補助容量線Ｃ１、画素電極ＰＥ、第１絶縁膜１１、第２絶縁膜１２、第３絶縁膜１３、第１配向膜ＡＬ１などを備えている。
【００４８】
スイッチング素子ＳＷのゲート電極ＷＧは、ゲート配線Ｇ２の一部であり、第１絶縁基板１０の内面１０Ａに形成されている。補助容量線Ｃ１は、第１絶縁基板１０の内面１０Ａに形成されている。これらのゲート電極ＷＧ及び補助容量線Ｃ１は、第１絶縁膜１１によって覆われている。
【００４９】
スイッチング素子ＳＷの半導体層ＳＣは、第１絶縁膜１１の上に形成され、ゲート電極ＷＧの直上に位置している。スイッチング素子ＳＷのソース電極ＷＳは、ソース配線Ｓ１の一部であり、第１絶縁膜１１の上に形成され、半導体層ＳＣにコンタクトしている。スイッチング素子ＳＷのドレイン電極ＷＤは、第１絶縁膜１１の上に形成され、半導体層ＳＣにコンタクトしている。半導体層ＳＣ、ソース電極ＷＳ、及び、ドレイン電極ＷＤは、第２絶縁膜１２によって覆われている。この第２絶縁膜１２には、ドレイン電極ＷＤまで貫通したコンタクトホールＣＨ１が形成されている。
【００５０】
第３絶縁膜１３は、第２絶縁膜１２の上に形成されている。この第３絶縁膜１３には、コンタクトホールＣＨ２が形成されている。このコンタクトホールＣＨ２は、コンタクトホールＣＨ１よりも大きなサイズであり、コンタクトホールＣＨ１でドレイン電極ＷＤまで貫通するとともにコンタクトホールＣＨ１の周囲の第２絶縁膜１２まで貫通する。
【００５１】
画素電極ＰＥは、第３絶縁膜１３の上に形成され、そのコンタクト部ＰＣがコンタクトホールＣＨ１及びコンタクトホールＣＨ２を介してドレイン電極ＷＤにコンタクトしている。画素電極ＰＥのコンタクト位置ＰＰとは、コンタクト部ＰＣにおいてコンタクトホールＣＨ１を介してドレイン電極ＷＤとコンタクトしている位置に相当する。このような画素電極ＰＥの一部（例えば、主画素電極ＰＡ１）は、第１絶縁膜１１、第２絶縁膜１２、及び、第３絶縁膜１３を介して補助容量線Ｃ１と対向している。
【００５２】
第１配向膜ＡＬ１は、画素電極ＰＥなどを覆っており、第３絶縁膜１３の上にも配置されている。このような第１配向膜ＡＬ１は、水平配向性を示す材料によって形成されている。
【００５３】
図５は、図３のＣ−Ｄ線で切断した液晶表示パネルＬＰＮの断面構造を概略的に示す断面図である。
【００５４】
液晶表示パネルＬＰＮを構成するアレイ基板ＡＲの背面側には、バックライト４が配置されている。バックライト４としては、種々の形態が適用可能であり、また、光源として発光ダイオード（ＬＥＤ）を利用したものや冷陰極管（ＣＣＦＬ）を利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。
【００５５】
アレイ基板ＡＲにおいて、ゲート配線Ｇ１、補助容量線Ｃ１、及び、ゲート配線Ｇ２は、第１絶縁基板１０の内面１０Ａ、つまり、対向基板ＣＴと対向する側に形成され、第１絶縁膜１１によって覆われている。ドレイン電極ＷＤは、第１絶縁膜１１の上に形成され、第２絶縁膜１２によって覆われている。このドレイン電極ＷＤは、補助容量線Ｃ１及びゲート配線Ｇ２のそれぞれの直上の位置よりもそれらの内側に位置している。画素電極ＰＥの主画素電極ＰＡ１及び主画素電極ＰＡ２は、第３絶縁膜１３の上に形成され、第１配向膜ＡＬ１によって覆われている。主画素電極ＰＡ１及び主画素電極ＰＡ２は、ドレイン電極ＷＤの両側に位置するとともに、ゲート配線Ｇ１及びゲート配線Ｇ２のそれぞれの直上の位置よりもそれらの内側に位置している。主画素電極ＰＡ１は、補助容量線Ｃ１の直上に位置している。この主画素電極ＰＡ１と補助容量線Ｃ１との間には、第１絶縁膜１１、第２絶縁膜１２、及び、第３絶縁膜１３が介在している。第１配向膜ＡＬ１は、アレイ基板ＡＲの対向基板ＣＴと対向する面に配置され、アクティブエリアＡＣＴの略全体に亘って延在している。
【００５６】
対向基板ＣＴは、光透過性を有する第２絶縁基板２０を用いて形成されている。この対向基板ＣＴは、第２絶縁基板２０の内側、つまり、アレイ基板ＡＲと対向する側においてブラックマトリクスＢＭ、カラーフィルタＣＦ、オーバーコート層ＯＣ、共通電極ＣＥ、第２配向膜ＡＬ２などを備えている。
【００５７】
ブラックマトリクスＢＭは、各画素ＰＸを区画し、開口部ＡＰを形成する。すなわち、ブラックマトリクスＢＭは、ソース配線Ｓ、ゲート配線Ｇ、補助容量線Ｃ、スイッチング素子ＳＷなどの配線部に対向するように配置されている。ここに示した例では、ブラックマトリクスＢＭは、ゲート配線Ｇ１及びゲート配線Ｇ２の上方に位置した部分と、図示しないスイッチング素子ＳＷやソース配線Ｓ１及びソース配線Ｓ２などの上方に位置した部分を備えており、格子状に形成されている。このブラックマトリクスＢＭは、第２絶縁基板２０のアレイ基板ＡＲに対向する内面２０Ａに配置されている。
【００５８】
カラーフィルタＣＦは、各画素ＰＸに対応して配置されている。すなわち、カラーフィルタＣＦは、第２絶縁基板２０の内面２０ＡにおいてブラックマトリクスＢＭによって区画された内側に配置されるとともに、その一部がブラックマトリクスＢＭに乗り上げている。第２方向Ｙに隣接する画素ＰＸにそれぞれ配置されたカラーフィルタＣＦは、互いに色が異なる。例えば、カラーフィルタＣＦは、赤色、青色、緑色といった３原色にそれぞれ着色された樹脂材料によって形成されている。赤色に着色された樹脂材料からなる赤色カラーフィルタは、赤色画素に対応して配置されている。青色に着色された樹脂材料からなる青色カラーフィルタは、青色画素に対応して配置されている。緑色に着色された樹脂材料からなる緑色カラーフィルタは、緑色画素に対応して配置されている。これらのカラーフィルタＣＦ同士の境界は、ブラックマトリクスＢＭと重なる位置にある。
【００５９】
オーバーコート層ＯＣは、カラーフィルタＣＦを覆っている。このオーバーコート層ＯＣは、カラーフィルタＣＦの表面の凹凸の影響を緩和する。
【００６０】
共通電極の主共通電極ＣＡＵ、主共通電極ＣＡＣ、及び、主共通電極ＣＡＢ、図示しない副共通電極ＣＢなどは、オーバーコート層ＯＣのアレイ基板ＡＲと対向する側に形成されている。特に、主共通電極ＣＡＵ及び主共通電極ＣＡＢ、図示しない副共通電極ＣＢは、ブラックマトリクスＢＭの直下に位置している。主共通電極ＣＡＵは、ゲート配線Ｇ１の直上に位置している。主共通電極ＣＡＢは、ゲート配線Ｇ２の直上に位置している。主共通電極ＣＡＣは、主共通電極ＣＡＵと主共通電極ＣＡＢとの間あるいは主画素電極ＰＡ１と主画素電極ＰＡ２との間に位置し、ドレイン電極ＷＤの直上に位置している。
【００６１】
上記の開口部ＡＰにおいて、画素電極ＰＥと共通電極ＣＥとの間の領域、つまり、主共通電極ＣＡＵと主画素電極ＰＡ１との間の領域、主共通電極ＣＡＣと主画素電極ＰＡ１との間の領域、主共通電極ＣＡＣと主画素電極ＰＡ２との間の領域、及び、主共通電極ＣＡＢと主画素電極ＰＡ２との間の領域は、バックライト光が透過可能な透過領域に相当する。
【００６２】
第２配向膜ＡＬ２は、対向基板ＣＴのアレイ基板ＡＲと対向する面に配置され、アクティブエリアＡＣＴの略全体に亘って延在している。この第２配向膜ＡＬ２は、共通電極ＣＥやオーバーコート層ＯＣなどを覆っている。このような第２配向膜ＡＬ２は、水平配向性を示す材料によって形成されている。
【００６３】
上述したようなアレイ基板ＡＲと対向基板ＣＴとは、それぞれの第１配向膜ＡＬ１及び第２配向膜ＡＬ２が対向するように配置されている。このとき、アレイ基板ＡＲの第１配向膜ＡＬ１と対向基板ＣＴの第２配向膜ＡＬ２との間には、例えば、樹脂材料によって一方の基板に一体的に形成された柱状スペーサにより、所定のセルギャップ、例えば２〜７μｍのセルギャップが形成される。アレイ基板ＡＲと対向基板ＣＴとは、所定のセルギャップが形成された状態で、アクティブエリアＡＣＴの外側のシール材によって貼り合わせられている。
【００６４】
液晶層ＬＱは、アレイ基板ＡＲと対向基板ＣＴとの間に形成されたセルギャップに保持され、第１配向膜ＡＬ１と第２配向膜ＡＬ２との間に配置されている。このような液晶層ＬＱは、例えば、誘電率異方性が正（ポジ型）の液晶材料によって構成されている。
【００６５】
尚、主画素電極ＰＡと主共通電極ＣＡとの第２方向Ｙに沿った間隔は、液晶層ＬＱの厚さよりも大きく、主画素電極ＰＡと主共通電極ＣＡとの間隔は、液晶層ＬＱの厚さの２倍以上の大きさを持つ。
【００６６】
アレイ基板ＡＲの外面、つまり、アレイ基板ＡＲを構成する第１絶縁基板１０の外面１０Ｂには、第１光学素子ＯＤ１が接着剤などにより貼付されている。この第１光学素子ＯＤ１は、液晶表示パネルＬＰＮのバックライト４と対向する側に位置しており、バックライト４から液晶表示パネルＬＰＮに入射する入射光の偏光状態を制御する。この第１光学素子ＯＤ１は、第１偏光軸（あるいは第１吸収軸）ＡＸ１を有する第１偏光板ＰＬ１を含んでいる。なお、第１偏光板ＰＬ１と第１絶縁基板１０との間に位相差板などの他の光学素子が配置されても良い。
【００６７】
対向基板ＣＴの外面、つまり、対向基板ＣＴを構成する第２絶縁基板２０の外面２０Ｂには、第２光学素子ＯＤ２が接着剤などにより貼付されている。この第２光学素子ＯＤ２は、液晶表示パネルＬＰＮの表示面側に位置しており、液晶表示パネルＬＰＮから出射した出射光の偏光状態を制御する。この第２光学素子ＯＤ２は、第２偏光軸（あるいは第２吸収軸）ＡＸ２を有する第２偏光板ＰＬ２を含んでいる。なお、第２偏光板ＰＬ２と第２絶縁基板２０との間に位相差板などの他の光学素子が配置されていても良い。
【００６８】
第１偏光板ＰＬ１の第１偏光軸ＡＸ１と、第２偏光板ＰＬ２の第２偏光軸ＡＸ２とは、略直交する位置関係（クロスニコル）にある。このとき、一方の偏光板は、例えば、その偏光軸が主画素電極ＰＡあるいは主共通電極ＣＡの延出方向と略平行または略直交するように配置されている。つまり、主画素電極ＰＡあるいは主共通電極ＣＡの延出方向が第１方向Ｘである場合、一方の偏光板の吸収軸は、第１方向Ｘと略平行である（つまり、第２方向Ｙと略直交する）、あるいは、第１方向Ｘと略直交する（つまり、第２方向Ｙと略平行である）。
【００６９】
あるいは、一方の偏光板は、例えば、その偏光軸が液晶分子の初期配向方向つまり第１配向処理方向ＰＤ１あるいは第２配向処理方向ＰＤ２と平行または直交するように配置されている。初期配向方向が第１方向Ｘと平行である場合、一方の偏光板の偏光軸は、第１方向Ｘと平行、あるいは、第２方向Ｙと平行である。
【００７０】
図３において、（ａ）で示した例では、第１偏光板ＰＬ１は、その第１偏光軸ＡＸ１が主画素電極ＰＡの延出方向あるいは液晶分子ＬＭの初期配向方向（第１方向Ｘ）に対して平行となる（つまり、第１方向Ｘに平行となる）ように配置され、また、第２偏光板ＰＬ２は、その第２偏光軸ＡＸ２が主画素電極ＰＡの延出方向あるいは液晶分子ＬＭの初期配向方向に対して直交する（つまり、第２方向Ｙと平行となる）ように配置されている。
【００７１】
また、図３において、（ｂ）で示した例では、第２偏光板ＰＬ２は、その第２偏光軸ＡＸ２が主画素電極ＰＡの延出方向あるいは液晶分子ＬＭの初期配向方向（第１方向Ｘ）に対して平行となる（つまり、第１方向Ｘに平行となる）ように配置され、また、第１偏光板ＰＬ１は、その第１偏光軸ＡＸ１が主画素電極ＰＡの延出方向あるいは液晶分子ＬＭの初期配向方向に対して直交する（つまり、第２方向Ｙと平行となる）ように配置されている。
【００７２】
次に、上記構成の液晶表示パネルＬＰＮの動作について、図２乃至図５を参照しながら説明する。
【００７３】
すなわち、液晶層ＬＱに電圧が印加されていない状態、つまり、画素電極ＰＥと共通電極ＣＥとの間に電界が形成されていない状態（ＯＦＦ時）では、液晶層ＬＱの液晶分子ＬＭは、その長軸が第１配向膜ＡＬ１の第１配向処理方向ＰＤ１及び第２配向膜ＡＬ２の第２配向処理方向ＰＤ２を向くように配向している。このようなＯＦＦ時が初期配向状態に相当し、ＯＦＦ時の液晶分子ＬＭの配向方向が初期配向方向に相当する。
【００７４】
なお、厳密には、液晶分子ＬＭは、Ｘ−Ｙ平面に平行に配向しているとは限らず、プレチルトしている場合が多い。このため、ここでの液晶分子ＬＭの初期配向方向とは、ＯＦＦ時の液晶分子ＬＭの長軸をＸ−Ｙ平面に正射影した方向である。以下では、説明を簡略にするために、液晶分子ＬＭは、Ｘ−Ｙ平面に平行に配向しているものとし、Ｘ−Ｙ平面と平行な面内で回転するものとして説明する。
【００７５】
ここでは、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２は、ともに第１方向Ｘと略平行な方向である。ＯＦＦ時においては、液晶分子ＬＭは、図３に破線で示したように、その長軸が第１方向Ｘと略平行な方向に初期配向する。
【００７６】
図示した例のように、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２が平行且つ同じ向きである場合、液晶層ＬＱの断面において、液晶分子ＬＭは、液晶層ＬＱの中間部付近で略水平（プレチルト角が略ゼロ）に配向し、ここを境界として第１配向膜ＡＬ１の近傍及び第２配向膜ＡＬ２の近傍において対称となるようなプレチルト角を持って配向する（スプレイ配向）。このように液晶分子ＬＭがスプレイ配向している状態では、基板の法線方向から傾いた方向においても第１配向膜ＡＬ１の近傍の液晶分子ＬＭと第２配向膜ＡＬ２の近傍の液晶分子ＬＭとにより光学的に補償される。したがって、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２が互いに平行、且つ、同じ向きである場合には、黒表示の場合に光漏れが少なく、高コントラスト比を実現することができ、表示品位を向上することが可能となる。
【００７７】
なお、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２が互いに平行且つ逆向きである場合、液晶層ＬＱの断面において、液晶分子ＬＭは、第１配向膜ＡＬ１の近傍、第２配向膜ＡＬ２の近傍、及び、液晶層ＬＱの中間部において略均一なプレチルト角を持って配向する（ホモジニアス配向）。
【００７８】
バックライト４からのバックライト光の一部は、第１偏光板ＰＬ１を透過し、液晶表示パネルＬＰＮに入射する。液晶表示パネルＬＰＮに入射した光は、第１偏光板ＰＬ１の第１吸収軸ＡＸ１と直交する直線偏光である。このような直線偏光の偏光状態は、液晶層ＬＱを通過する際に液晶分子ＬＭの配向状態によって変化するが、ＯＦＦ時においては、液晶層ＬＱを通過した直線偏光の偏光状態はほとんど変化しない。このため、液晶表示パネルＬＰＮを透過した直線偏光は、第１偏光板ＰＬ１に対してクロスニコルの位置関係にある第２偏光板ＰＬ２によって吸収される（黒表示）。
【００７９】
一方、液晶層ＬＱに電圧が印加された状態、つまり、画素電極ＰＥと共通電極ＣＥとの間に電界が形成された状態（ＯＮ時）では、画素電極ＰＥと共通電極ＣＥとの間に基板と略平行な横電界（あるいは斜め電界）が形成される。液晶分子ＬＭは、電界の影響を受け、その長軸が図中の実線で示したようにＸ−Ｙ平面と略平行な平面内で回転する。
【００８０】
図３に示した例では、画素ＰＸ内において、主画素電極ＰＡ１と主共通電極ＣＡＣとの間の左側の領域内では、液晶分子ＬＭは、第１方向Ｘに対して反時計回りに回転し図中の左下を向くように配向し、右側の領域内では、液晶分子ＬＭは、第１方向Ｘに対して時計回りに回転し図中の右下を向くように配向する。また、主画素電極ＰＡ２と主共通電極ＣＡＣとの間の左側の領域内では、液晶分子ＬＭは、第１方向Ｘに対して時計回りに回転し図中の左上を向くように配向し、右側の領域内では、液晶分子ＬＭは、第１方向Ｘに対して反時計回りに回転し図中の右上を向くように配向する。
【００８１】
このように、各画素ＰＸにおいて、画素電極ＰＥと共通電極ＣＥとの間に電界が形成された状態では、液晶分子ＬＭの配向方向は、主画素電極ＰＡと重なる位置あるいは主共通電極ＣＡと重なる位置を境界として複数の方向に分かれ、それぞれの配向方向でドメインを形成する。つまり、一画素ＰＸには、複数のドメインが形成される。
【００８２】
このようなＯＮ時には、バックライト４から液晶表示パネルＬＰＮに入射したバックライト光の一部は、第１偏光板ＰＬ１を透過し、液晶表示パネルＬＰＮに入射する。液晶表示パネルＬＰＮに入射した光は、第１偏光板ＰＬ１の第１吸収軸ＡＸ１と直交する直線偏光である。このような直線偏光の偏光状態は、液晶層ＬＱを通過する際に液晶分子ＬＭの配向状態に応じて変化する。例えば、第１方向Ｘに平行な直線偏光が液晶表示パネルＬＰＮに入射すると、液晶層ＬＱを通過する際に第１方向Ｘに対して４５°−２２５°方位あるいは１３５°−３１５°方位に配向した液晶分子ＬＭによりλ／２の位相差の影響を受ける（但し、λは液晶層ＬＱを透過する光の波長である）。これにより、液晶層ＬＱを通過した光の偏光状態は、第２方向Ｙに平行な直線偏光となる。このため、ＯＮ時においては、液晶層ＬＱを通過した少なくとも一部の光は、第２偏光板ＰＬ２を透過する（白表示）。但し、画素電極あるいは共通電極と重なる位置では、液晶分子が初期配向状態を維持しているため、ＯＦＦ時と同様に黒表示となる。
【００８３】
本実施形態によれば、ゲート配線や補助容量線の延出方向である第１方向Ｘに沿った長さがソース配線の延出方向である第２方向Ｙに沿った長さよりも長い横長の画素構成としたことにより、第２方向Ｙに沿った長さが第１方向Ｘに沿った長さよりも長い縦長の画素構成とした場合と比較して、アクティブエリアにおける総画素数が同一でありながら、ゲート配線、補助容量線、ソース配線などの信号配線の総数を低減することができる。このため、信号配線の端子数を低減することができ、これらの信号配線に信号を供給するドライバの規模を低減することが可能となるとともに液晶表示パネルＬＰＮに実装すべき駆動ＩＣチップの数を低減することが可能となる。したがって、コストの削減が可能となる。
【００８４】
また、本実施形態によれば、画素電極ＰＥにおいて、スイッチング素子ＳＷとコンタクトするコンタクト位置ＰＰから主画素電極ＰＡの各々までの距離を同等とすることができ、主画素電極ＰＡ間での抵抗差などに起因した表示品位の劣化を抑制することが可能となる。このコンタクト位置ＰＰは、画素ＰＸの略中央、あるいは、画素電極ＰＥの略中央、あるいは、ゲート配線Ｇ１及びゲート配線Ｇ２の双方から等距離にあるため、ゲート配線Ｇ間の第１ピッチが仕様毎に変更された場合であっても、コンタクト位置ＰＰから主画素電極ＰＡの各々までの距離に偏りが発生することはなく、種々の画素ピッチの製品を提供することが可能となる。
【００８５】
また、本実施形態によれば、画素電極ＰＥと共通電極ＣＥとの間の電極間隙において高い透過率を得ることが可能となる。また、一画素あたりの透過率を十分に高くするためには、主画素電極ＰＡと主共通電極ＣＡとの間の電極間距離を拡大することで対応することが可能となる。また、画素ピッチが異なる製品仕様に対しては、主画素電極ＰＡと主共通電極ＣＡとの電極間距離を変更することで、透過率分布のピーク条件を利用することが可能となる。つまり、本実施形態の表示モードにおいては、比較的画素ピッチが大きな低解像度の製品仕様から比較的画素ピッチが小さい高解像度の製品仕様まで、微細な電極加工を必ずしも必要とせず、電極間距離の設定により種々の画素ピッチの製品を提供することが可能となる。
【００８６】
また、本実施形態によれば、ブラックマトリクスＢＭと重なる領域では、透過率が十分に低下している。これは、ゲート配線Ｇ及びソース配線Ｓの直上に位置する共通電極ＣＥの位置よりも当該画素の外側に電界の漏れが発生せず、また、ブラックマトリクスＢＭを挟んで隣接する画素間で不所望な横電界が生じないため、ブラックマトリクスＢＭと重なる領域の液晶分子ＬＭがＯＦＦ時（あるいは黒表示時）と同様に初期配向状態を保っているためである。したがって、隣接する画素間でカラーフィルタＣＦの色が異なる場合であっても、混色の発生を抑制することが可能となり、色再現性の低下やコントラスト比の低下を抑制することが可能となる。
【００８７】
また、アレイ基板ＡＲと対向基板ＣＴとの合わせずれが生じた際に、画素電極ＰＥを挟んだ両側の共通電極ＣＥとの電極間距離に差が生じることがある。しかしながら、このような合わせずれは、全ての画素ＰＸに共通に生じるため、画素ＰＸ間での電界分布に相違はなく、画像の表示に及ぼす影響はきわめて小さい。また、例えアレイ基板ＡＲと対向基板ＣＴとの間で合わせズレが生じたとしても、隣接する画素への不所望な電界の漏れを抑制することが可能となる。このため、隣接する画素間でカラーフィルタＣＦの色が異なる場合であっても、混色の発生を抑制することが可能となり、色再現性の低下やコントラスト比の低下を抑制することが可能となる。
【００８８】
また、本実施形態によれば、一画素内に複数のドメインを形成することが可能となる。このため、複数の方向で視野角を光学的に補償することができ、広視野角化が可能となる。図３に示した例では、一画素内に４つのドメインを形成することが可能となり、しかも、４つのドメインが略同等の面積であるため、更なる視野角補償が可能となる。
【００８９】
なお、上記の例では、液晶分子ＬＭの初期配向方向が第１方向Ｘと平行である場合について説明したが、液晶分子ＬＭの初期配向方向は、第１方向Ｘ及び第２方向Ｙを斜めに交差する斜め方向であっても良い。
【００９０】
また、上記の例では、液晶層ＬＱが正（ポジ型）の誘電率異方性を有する液晶材料によって構成された場合について説明したが、液晶層ＬＱは、誘電率異方性が負（ネガ型）の液晶材料によって構成されていても良い。
【００９１】
なお、ＯＮ時においても、画素電極ＰＥ上あるいは共通電極ＣＥ上では、横電界がほとんど形成されない（あるいは、液晶分子ＬＭを駆動するのに十分な電界が形成されない）ため、液晶分子ＬＭは、ＯＦＦ時と同様に初期配向方向からほとんど動かない。このため、画素電極ＰＥ及び共通電極ＣＥがＩＴＯなどの光透過性の導電材料によって形成されていても、これらの領域ではバックライト光がほとんど透過せず、ＯＮ時において表示にほとんど寄与しない。したがって、画素電極ＰＥ及び共通電極ＣＥは、必ずしも透明な導電材料によって形成される必要はなく、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、モリブデン（Ｍｏ）、タングステン（Ｗ）などの不透明な導電材料を用いて形成しても良い。
【００９２】
画素電極ＰＥ及び共通電極ＣＥの少なくとも一方が上記の不透明な導電材料によって形成された場合、液晶表示パネルＬＰＮに入射した直線偏光は、画素電極ＰＥや共通電極ＣＥのエッジの延出方向と略平行であるあるいは略直交する。また、上記のような不透明な導電材料によって形成されているゲート配線Ｇ、補助容量線Ｃ、及び、ソース配線Ｓの延出方向は、液晶表示パネルＬＰＮに入射した直線偏光と略平行であるあるいは略直交する。このため、画素電極ＰＥや共通電極ＣＥ、ゲート配線Ｇ、補助容量線Ｃ、及び、ソース配線Ｓのエッジで反射された直線偏光は、その偏光面が乱れにくく、偏光子である第１偏光板ＰＬ１を透過した際の偏光面を維持することができる。したがって、ＯＦＦ時において、液晶表示パネルＬＰＮを透過した直線偏光は、検光子である第２偏光板ＰＬ２で十分に吸収されるため、光漏れを抑制することが可能となる。つまり、黒表示の際に十分に透過率を低減することができ、コントラスト比の低下を抑制することが可能となる。また、画素電極ＰＥや共通電極ＣＥの周辺での光漏れ対策のためにブラックマトリクスＢＭの幅を拡張する必要がなく、開口部ＡＰの面積の低減、ＯＮ時の透過率の低減を抑制することが可能となる。
【００９３】
また、ＯＮ時においても、画素電極ＰＥ上あるいは共通電極ＣＥ上ではバックライト光がほとんど透過しないため、開口部ＡＰ内で画素電極ＰＥの主画素電極ＰＡと補助容量線Ｃとが重なって容量を形成する構成であっても、開口部ＡＰにおける実質的な透過領域の面積を低減することはない。つまり、主画素電極ＰＡ及びコンタクト部ＰＣと補助容量線Ｃとによって容量を形成する本実施形態によれば、透過領域の面積を低減することなく、画素ＰＸにおいて表示に必要な容量を確保することが可能となる。
【００９４】
また、一部の主共通電極ＣＡは、表示に寄与しないゲート配線Ｇの上方に位置しているため、開口部ＡＰにおける実質的な透過領域の面積を低減することはない。
【００９５】
また、スイッチング素子ＳＷのドレイン電極ＷＤ及び画素電極ＰＥのコンタクト位置ＰＰは、表示に寄与しない主共通電極ＣＡＣの直下に位置しているため、開口部ＡＰにおける透過領域の面積を低減することはない。なお、ドレイン電極ＷＤにおけるコンタクト位置ＰＰまでの第２方向Ｙに沿った幅は、Ｘ−Ｙ平面内において主共通電極ＣＡＣと重なる範囲で拡張しても良い。この場合、ドレイン電極ＷＤの拡幅に伴って透過領域の面積が低減することはない。
【００９６】
また、上記の例では、１個の画素電極ＰＥが２本の主画素電極ＰＡを備える構成について説明したが、この例に限らない。１個の画素電極ＰＥが備える主画素電極ＰＡの本数をａ本とした場合、１画素あたりに配置される主共通電極ＣＡは（ａ＋１）本となり、隣接する主共通電極ＣＡの間に１本の主画素電極ＰＡが配置される（但し、ａは正数である）。
【００９７】
また、１画素のＸ−Ｙ平面で見た場合に、対向基板ＣＴに配置された共通電極ＣＥの内側にアレイ基板ＡＲ上に画素電極ＰＥが配置されている。言い換えれば、１画素ＰＸにおいて画素電極ＰＥは共通電極ＣＥによって囲まれている。このように配置することによって、１画素内で電気力線の始点と終点をもち、自画素の電気力線が隣接画素に漏れることが無い。このため、例えば、第２方向Ｙに隣接した画素ＰＸ間において液晶層ＬＱに印加される電界が互いに影響を受けることがない。したがって、隣接画素からの電界の影響によって自画素の液晶分子ＬＭが動くことが無く、表示品位の劣化を抑制することができる。
【００９８】
なお、本実施形態において、画素ＰＸの構造は、上記の例に限定されるものではない。
【００９９】
図６は、図１に示したアレイ基板ＡＲを対向基板側から見たときの一画素ＰＸの他の構造例を概略的に示す平面図である。
【０１００】
ここに示した構造例は、図２に示した構造例と比較して、画素電極ＰＥにおけるスイッチング素子ＳＷのドレイン電極ＷＤとのコンタクト位置ＰＰがソース配線Ｓ２の側よりもソース配線Ｓ１の側に偏在している点で相違している。つまり、コンタクト位置ＰＰは、ゲート配線Ｇ２及びソース配線Ｓ１と電気的に接続されたスイッチング素子ＳＷに近接して配置されており、図２に示した構造例と比較して、ドレイン電極ＷＤの第１方向Ｘに沿ったコンタクト位置ＰＰまでの長さが短縮される。
【０１０１】
このような構造例のアレイ基板ＡＲは、図３に示した対向基板ＣＴと組み合わせることが可能であり、主共通電極ＣＡＣは、コンタクト位置ＰＰ及びドレイン電極ＷＤの上方を通り主画素電極ＰＡ１と主画素電極ＰＡ２との間に位置する。
【０１０２】
このような構造例によれば、ドレイン電極ＷＤの長さが短縮されるため、ドレイン電極ＷＤの断線を抑制することが可能となる。特に、高精細化の要求に伴って、ドレイン電極ＷＤの第２方向Ｙに沿った幅を縮小した場合であっても、ドレイン電極ＷＤの断線に起因したスイッチング素子ＳＷと画素電極ＰＥとの接続不良を抑制することが可能となる。
【０１０３】
図７は、図１に示したアレイ基板ＡＲを対向基板側から見たときの一画素ＰＸの他の構造例を概略的に示す平面図である。
【０１０４】
ここに示した構造例は、図２に示した構造例と比較して、画素電極ＰＥにおけるスイッチング素子ＳＷのドレイン電極ＷＤとのコンタクト位置ＰＰは同一であるが、主画素電極ＰＡ１がゲート配線Ｇ１に近接し、且つ、主画素電極ＰＡ２がゲート配線Ｇ２に近接している点で相違している。画素電極ＰＥにおいて、コンタクト位置ＰＰから主画素電極ＰＡ１までの第２方向Ｙに沿った距離Ｌは、図２に示した構造例と同様に、コンタクト位置ＰＰから主画素電極ＰＡ２までの第２方向Ｙに沿った距離Ｌと同一である。また、このコンタクト位置ＰＰは、ゲート配線Ｇ１及びゲート配線Ｇ２の双方から第２方向Ｙに沿って等距離にある。
【０１０５】
なお、主画素電極ＰＡ１の一部はゲート配線Ｇ１の直上に位置していても良いし、主画素電極ＰＡ２の一部はゲート配線Ｇ２の直上に位置していても良い。但し、主画素電極ＰＡ１との間で容量を形成する補助容量線Ｃ１は、ゲート配線Ｇ１との間にマージンを確保する必要がある。
【０１０６】
このような構造例のアレイ基板ＡＲは、図３に示した対向基板ＣＴと組み合わせることが可能であり、主共通電極ＣＡＣは、コンタクト位置ＰＰ及びドレイン電極ＷＤの上方を通り主画素電極ＰＡ１と主画素電極ＰＡ２との間に位置する。このとき、Ｘ−Ｙ平面内において、主共通電極ＣＡＣと主画素電極ＰＡ１及び主画素電極ＰＡ２との第２方向Ｙに沿った電極間距離は、図２に示した構造例と比較して拡大する。その代わりに、主共通電極ＣＡＵと主画素電極ＰＡ１との第２方向Ｙに沿った電極間距離、及び、主共通電極ＣＡＢと主画素電極ＰＡ２との第２方向Ｙに沿った電極間距離は、ほとんどゼロとなる。主画素電極と主共通電極との間の透過領域の面積は、図２に示した構造例と略同等である。
【０１０７】
アレイ基板ＡＲが主画素電極ＰＡを備え、対向基板ＣＴが主共通電極ＣＡを備えた構成では、主画素電極ＰＡと主共通電極ＣＡとが交互に略平行に配置されているため、アレイ基板ＡＲと対向基板ＣＴとの合わせズレが生じた場合、主画素電極ＰＡと主共通電極ＣＡとの電極間距離が設定値とは異なってしまう。主画素電極ＰＡと主共通電極ＣＡとの間の電界強度は電極間距離に応じて異なるため、同一の電圧を液晶層ＬＱに印加したとしても、電極間距離の異なるパネル間で輝度にバラツキが生ずる。
【０１０８】
ここに示した構造例によれば、合わせズレによる電極間距離の変化量に対して電極間距離を十分に大きく設定することができ、合わせズレに起因した輝度バラツキを低減することが可能である。
【０１０９】
図８は、図１に示したアレイ基板ＡＲを対向基板側から見たときの一画素ＰＸの他の構造例を概略的に示す平面図である。
【０１１０】
ここに示した構造例は、図２に示した構造例と比較して、画素電極ＰＥがループ状に形成されている点で相違している。すなわち、画素電極ＰＥは、複数本の主画素電極ＰＡ、コンタクト部ＰＣ、及び、接続部ＰＤを備えている。これらの主画素電極ＰＡ、コンタクト部ＰＣ、及び、接続部ＰＤは、互いに電気的に接続されている。
【０１１１】
接続部ＰＤは、第２方向Ｙに沿って延出し、主画素電極ＰＡの各々を接続している。このような接続部ＰＢは、第１方向Ｘに沿って略同一の幅を有する帯状に形成されている。図示した例では、画素ＰＸのソース配線Ｓ１の側において、接続部ＰＤ１は、主画素電極ＰＡ１と主画素電極ＰＡ２のそれぞれの一端部を接続している。また、画素ＰＸのソース配線Ｓ２の側において、接続部ＰＤ２は、主画素電極ＰＡ１と主画素電極ＰＡ２のそれぞれの他端部を接続している。コンタクト部ＰＣは、接続部ＰＤ１と接続部ＰＤ２との略中間に位置している。このような構成の画素電極ＰＥは、８の字形である。
【０１１２】
このような構造例によれば、画素電極ＰＥはループ状に形成されているため、冗長性を向上することが可能となる。すなわち、例え画素電極ＰＥの一部で断線が発生したとしても、コンタクト部ＰＣを介したパス、接続部ＰＤ１を介したパス、及び、接続部ＰＤ２を介したパスによっていずれの主画素電極ＰＡにも画素電位を供給することが可能となる。特に、高精細化の要求がさらに高まってくると、主画素電極ＰＡの幅は極めて細くなり、その一部で断線が発生しやすくなる。例えば、主画素電極ＰＡ２で断線が発生したとしても、コンタクト部ＰＣ及び接続部ＰＤを介して主画素電極ＰＡ１と主画素電極ＰＡ２とが接続されているため、主画素電極ＰＡ１及び主画素電極ＰＡ２の双方に画素電位を供給することが可能となる。したがって、画素ＰＸ内での主画素電極ＰＡの断線に起因した表示不良など表示品位の劣化を抑制することが可能となる。
【０１１３】
図９は、図１に示したアレイ基板ＡＲを対向基板側から見たときの一画素ＰＸの他の構造例を概略的に示す平面図である。
【０１１４】
ここに示した構造例は、図８に示した構造例と比較して、補助容量線Ｃ１が画素電極ＰＥと同様のループ状に形成された点で相違している。すなわち、補助容量線Ｃ１は、画素電極ＰＥの直下においてループ状に形成され、コンタクト部ＰＣの直下、主画素電極ＰＡ１の直下、主画素電極ＰＡ２の直下、接続部ＰＤ１の直下、及び、接続部ＰＤ２の直下に位置している。これにより、補助容量線Ｃ１とコンタクト部ＰＣ及び主画素電極ＰＡ１との間のみならず、補助容量線Ｃ１と主画素電極ＰＡ２との間、及び、補助容量線Ｃ１と接続部ＰＤとの間で容量を形成することが可能となる。
【０１１５】
このような構造例によれば、補助容量線Ｃ１は画素電極ＰＥからはみ出さないため、開口部ＡＰにおける透過領域の面積を低減することなく、図８に示した構造例よりもさらに大きな容量を形成することが可能となる。また、画素電極ＰＥのみならず、補助容量線Ｃ１についても冗長性を向上することが可能となり、補助容量線Ｃ１の一部、例えば、主画素電極ＰＡ１の直下で断線が発生したとしても、主画素電極ＰＡ２の直下を通るパスによって補助容量線Ｃ１の全体に補助容量電圧を印加することが可能となる。したがって、同一の補助容量線Ｃに接続された各画素ＰＸにおいて表示不良など表示品位の劣化を抑制することが可能となる。
【０１１６】
図１０は、図１に示したアレイ基板ＡＲを対向基板側から見たときの一画素ＰＸの他の構造例を概略的に示す平面図である。
【０１１７】
ここに示した構造例は、図２に示した構造例と比較して、アレイ基板ＡＲがゲートシールド電極ＧＳ及びソースシールド電極ＳＳを備えている点で相違している。
【０１１８】
すなわち、ゲートシールド電極ＧＳは、ゲート配線Ｇ１及びゲート配線Ｇ２とそれぞれ対向する（あるいは、ゲートシールド電極ＧＳは、ゲート配線Ｇ１及びゲート配線Ｇ２の直上に位置する）。このようなゲートシールド電極ＧＳは、第１方向Ｘに沿って直線的に延出しており、帯状に形成されている。なお、ゲートシールド電極ＧＳの第２方向Ｙに沿った幅については、必ずしも一定でなくても良い。このゲートシールド電極ＧＳは、共通電極ＣＥと電気的に接続されており、共通電極ＣＥと同電位である。
【０１１９】
ソースシールド電極ＳＳは、ソース配線Ｓ１及びソース配線Ｓ２とそれぞれ対向する（あるいは、ソースシールド電極ＳＳは、ソース配線Ｓ１及びソース配線Ｓ２の直上に位置する）。このようなソースシールド電極ＳＳは、第２方向Ｙに沿って直線的に延出しており、帯状に形成されている。なお、ソースシールド電極ＳＳの第１方向Ｘに沿った幅については、必ずしも一定でなくても良い。このソースシールド電極ＳＳは、共通電極ＣＥと電気的に接続されており、共通電極ＣＥと同電位である。図示した例では、ゲートシールド電極ＧＳ及びソースシールド電極ＳＳは、一体的あるいは連続的に形成されている。
【０１２０】
これらのゲートシールド電極ＧＳ及びソースシールド電極ＳＳは、画素電極ＰＥと同一層である第３絶縁膜１３の上面に形成されるため、画素電極ＰＥと同一材料（例えば、ＩＴＯなど）を用いて形成することが可能である。
【０１２１】
このような構造例のアレイ基板ＡＲは、図３に示した対向基板ＣＴと組み合わせた際に、ゲートシールド電極ＧＳが主共通電極ＣＡと対向し、ソースシールド電極ＳＳが副共通電極ＣＢと対向する。
【０１２２】
このような構造例によれば、ゲートシールド電極ＧＳがゲート配線Ｇと対向するため、ゲート配線Ｇからの不所望な電界を遮蔽することが可能となる。このため、ゲート配線Ｇから液晶層ＬＱに対して不所望なバイアスが印加されることを抑制することができ、焼きツキなどの表示不良の発生、さらには、液晶分子の配向不良に起因した光漏れの発生を抑制することが可能となる。
【０１２３】
また、ソースシールド配線ＳＳがソース配線Ｓと対向するため、ソース配線Ｓからの不所望な電界を遮蔽することが可能となる。このため、ソース配線Ｓから液晶層ＬＱに対して不所望なバイアスが印加されることを抑制することができ、クロストーク（例えば、当該画素ＰＸが黒を表示する画素電位に設定されている状態で、当該画素ＰＸに接続されたソース配線に白を表示する画素電位が供給されたときに、当該画素ＰＸの一部から光漏れが生じて輝度の上昇を招く現象）などの表示不良の発生を抑制することが可能となる。
【０１２４】
また、アレイ基板ＡＲに備えられたゲートシールド電極ＧＳ及びソースシールド電極ＳＳは、互いに電気的に接続され、アレイ基板ＡＲにおいて格子状に形成されているため、冗長性を向上することが可能となる。また、対向基板ＣＴに備えられた主共通電極ＣＡ及び副共通電極ＣＢは、互いに電気的に接続され、格子状に形成されているため、冗長性を向上することが可能となる。そして、アレイ基板ＡＲ側のゲートシールド電極ＧＳ及びソースシールド電極ＳＳと、対向基板ＣＴ側の主共通電極ＣＡ及び副共通電極ＣＢとが互いに電気的に接続されているため、一部で断線が発生したとしても、各画素ＰＸに安定してコモン電位を供給することが可能となり、表示不良の発生を抑制することが可能となる。
【０１２５】
なお、上記した各構造例においても上記のゲートシールド電極ＧＳ及びソースシールド電極ＳＳを適用しても良い。
【０１２６】
上記の説明では、画素電極ＰＥが主として２本の主画素電極ＰＡを備えた構成について説明したが、画素電極ＰＥが３本以上の主画素電極ＰＡを備えた構成において、コンタクト位置ＰＰとの関係について説明する。
【０１２７】
図１１は、画素電極ＰＥの他の構造例を概略的に示す平面図である。なお、ここでは、説明に必要な構成のみを簡略化して図示している。
【０１２８】
すなわち、画素電極ＰＥは、第１方向Ｘに沿ってそれぞれ延出した複数本の主画素電極ＰＡを備え、コンタクト位置ＰＰを通り第１方向Ｘに平行な直線ＬＮに対して線対称な形状である。
【０１２９】
例えば、図中の（ａ）で示した例では、画素電極ＰＥは、３本の主画素電極ＰＡ１〜ＰＡ３を備えている。主画素電極ＰＡ１と主画素電極ＰＡ２との第２方向Ｙに沿った間隔は、主画素電極ＰＡ２と主画素電極ＰＡ３との第２方向Ｙに沿った間隔と同一である。画素電極ＰＥのコンタクト部ＰＣは、主画素電極ＰＡ１の略中間の位置と、主画素電極ＰＡ２の略中間の位置と、主画素電極ＰＡ３の略中間の位置と、を繋いでいる。このコンタクト部ＰＣにおけるコンタクト位置ＰＰは、主画素電極ＰＡ２とコンタクト部ＰＣとの交差部に位置している。
【０１３０】
コンタクト部ＰＣから主画素電極ＰＡ１までの第２方向Ｙに沿った距離は、コンタクト部ＰＣから主画素電極ＰＡ２までの第２方向Ｙに沿った距離と同一である。このようなコンタクト位置ＰＰを通り第１方向Ｘに平行な直線ＬＮは、主画素電極ＰＡ２の中心線に相当する。この直線ＬＮについて主画素電極ＰＡ１と主画素電極ＰＡ３とは対称の位置にある。
【０１３１】
図中の（ｂ）で示した例では、画素電極ＰＥは、３本の主画素電極ＰＡ１〜ＰＡ３を備え、それらの主画素電極の端部付近がコンタクト部ＰＣと繋がっている。このような例でも、コンタクト位置ＰＰを通る直線ＬＮは、主画素電極ＰＡ２の中心線に相当し、この直線ＬＮについて主画素電極ＰＡ１と主画素電極ＰＡ３とは対称の位置にある。
【０１３２】
図中の（ｃ）で示した例では、画素電極ＰＥは、４本の主画素電極ＰＡ１〜ＰＡ４を備えている。主画素電極ＰＡ１と主画素電極ＰＡ２との第２方向Ｙに沿った間隔、主画素電極ＰＡ２と主画素電極ＰＡ３との第２方向Ｙに沿った間隔、及び、主画素電極ＰＡ３と主画素電極ＰＡ４との第２方向Ｙに沿った間隔は、いずれも同一である。画素電極ＰＥのコンタクト部ＰＣは、主画素電極ＰＡ１の略中間の位置と、主画素電極ＰＡ２の略中間の位置と、主画素電極ＰＡ３の略中間の位置と、主画素電極ＰＡ４の略中間の位置と、を繋いでいる。このコンタクト部ＰＣにおけるコンタクト位置ＰＰは、主画素電極ＰＡ２と主画素電極ＰＡ３との中間、あるいは、コンタクト部ＰＣの中間に位置している。
【０１３３】
コンタクト部ＰＣから主画素電極ＰＡ１までの第２方向Ｙに沿った距離は、コンタクト部ＰＣから主画素電極ＰＡ４までの第２方向Ｙに沿った距離と同一である。また、コンタクト部ＰＣから主画素電極ＰＡ２までの第２方向Ｙに沿った距離は、コンタクト部ＰＣから主画素電極ＰＡ３までの第２方向Ｙに沿った距離と同一である。このようなコンタクト位置ＰＰを通る直線ＬＮについて、主画素電極ＰＡ１と主画素電極ＰＡ４とは対称の位置にあり、また、主画素電極ＰＡ２と主画素電極ＰＡ３とは対称の位置にある。
【０１３４】
図中の（ｄ）で示した例では、画素電極ＰＥは、４本の主画素電極ＰＡ１〜ＰＡ４を備え、それらの主画素電極の端部付近がコンタクト部ＰＣと繋がっている。このような例でも、コンタクト位置ＰＰを通る直線ＬＮについて、主画素電極ＰＡ１と主画素電極ＰＡ４とは対称の位置にあり、また、主画素電極ＰＡ２と主画素電極ＰＡ３とは対称の位置にある。
【０１３５】
このように、画素電極ＰＥは、コンタクト位置ＰＰを通る直線ＬＮに対して線対称な形状であるため、コンタクト位置ＰＰを挟んでそれぞれ反対側に位置する主画素電極ＰＡの各々までの距離を同等とすることができ、主画素電極ＰＡ間での抵抗差などに起因した表示品位の劣化を抑制することが可能となる。
【０１３６】
以上説明したように、本実施形態によれば、コストの削減が可能であるとともに、表示品位の劣化を抑制することが可能な液晶表示装置を提供することが可能となる。
【０１３７】
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１３８】
ＬＰＮ…液晶表示パネル
ＡＲ…アレイ基板 ＣＴ…対向基板 ＬＱ…液晶層
ＰＥ…画素電極 ＰＡ…主画素電極 ＰＣ…コンタクト部 ＰＰ…コンタクト位置
ＣＥ…共通電極 ＣＡ…主共通電極 ＣＢ…副共通電極
Ｇ…ゲート配線 Ｃ…補助容量線 Ｓ…ソース配線
ＧＳ…ゲートシールド電極 ＳＳ…ソースシールド電極
【特許請求の範囲】
【請求項１】
第１方向に沿ってそれぞれ延出した第１ゲート配線及び第２ゲート配線と、第１方向に交差する第２方向に沿ってそれぞれ延出した第１ソース配線及び第２ソース配線と、前記第１ゲート配線及び前記第１ソース配線と電気的に接続されたスイッチング素子と、前記第１ゲート配線及び前記第２ゲート配線と前記第１ソース配線及び前記第２ソース配線とで囲まれた画素電極であって、前記スイッチング素子とコンタクトするコンタクト位置よりも前記第１ゲート配線側に位置し第１方向に沿って延出した第１主画素電極、及び、前記コンタクト位置よりも前記第２ゲート配線側に位置し第１方向に沿って延出した第２主画素電極を備え、前記コンタクト位置から前記第１主画素電極までの第２方向に沿った距離と前記コンタクト位置から前記第２主画素電極までの第２方向に沿った距離とが同一である画素電極と、を備えた第１基板と、
前記コンタクト位置の上方を通り前記第１主画素電極と前記第２主画素電極との間、前記第１ゲート配線の上方、及び、前記第２ゲート配線の上方にそれぞれ位置し第１方向に沿ってそれぞれ延出した主共通電極と、前記第１ソース配線の上方及び前記第２ソース配線の上方にそれぞれ位置し第２方向に沿ってそれぞれ延出した副共通電極とを備えた共通電極を備えた第２基板と、
前記第１基板と前記第２基板との間に保持された液晶分子を含む液晶層と、
を備えたことを特徴とする液晶表示装置。
【請求項２】
前記スイッチング素子は、前記第１ゲート配線と電気的に接続されたゲート電極と、前記第１ソース配線と電気的に接続されたソース電極と、前記コンタクト位置で前記画素電極と電気的に接続されるとともに前記主共通電極の直下を第１方向に沿って延出したドレイン電極と、を備えたことを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記コンタクト位置は、前記第１ゲート配線及び前記第２ゲート配線の双方から第２方向に沿って等距離にあることを特徴とする請求項１または２に記載の液晶表示装置。
【請求項４】
前記コンタクト位置は、前記第２ソース配線の側よりも前記第１ソース配線の側に偏在していることを特徴とする請求項１乃至３のいずれか１項に記載の液晶表示装置。
【請求項５】
前記画素電極は、さらに、第２方向に沿って延出し前記前記第１主画素電極と前記第２主画素電極とを接続する接続部を備え、ループ状に形成されたことを特徴とする請求項１乃至４のいずれか１項に記載の液晶表示装置。
【請求項６】
前記第１基板は、さらに、前記第１ゲート配線と前記第２ゲート配線との間で第１方向に沿って延出するとともに前記画素電極との間で容量を形成する補助容量線を備えたことを特徴とする請求項１乃至５のいずれか１項に記載の液晶表示装置。
【請求項７】
前記第１主画素電極及び前記第２主画素電極の少なくとも一方は、前記補助容量線の上方に位置することを特徴とする請求項６に記載の液晶表示装置。
【請求項８】
第１方向に沿ってそれぞれ延出した第１ゲート配線及び第２ゲート配線と、第１方向に交差する第２方向に沿ってそれぞれ延出した第１ソース配線及び第２ソース配線と、前記第１ゲート配線及び前記第１ソース配線と電気的に接続されたスイッチング素子と、前記第１ゲート配線及び前記第２ゲート配線と前記第１ソース配線及び前記第２ソース配線とで囲まれた画素電極であって、第１方向に沿ってそれぞれ延出した複数本の主画素電極を備え、前記スイッチング素子とコンタクトするコンタクト位置を通り第１方向に平行な直線に対して線対称な形状の画素電極と、を備えた第１基板と、
前記主画素電極間、前記第１ゲート配線の上方、及び、前記第２ゲート配線の上方にそれぞれ位置し第１方向に沿ってそれぞれ延出した複数本の主共通電極と、前記第１ソース配線の上方及び前記第２ソース配線の上方にそれぞれ位置し第２方向に沿ってそれぞれ延出した副共通電極とを備えた共通電極を備えた第２基板と、
前記第１基板と前記第２基板との間に保持された液晶分子を含む液晶層と、
を備えたことを特徴とする液晶表示装置。
【請求項９】
前記主共通電極のいずれか１本は、前記コンタクト位置の上方を通り第１方向に沿って延出したことを特徴とする請求項８に記載の液晶表示装置。
【請求項１０】
前記画素電極は、第１方向に沿った長さが第２方向に沿った長さよりも長い画素に配置されたことを特徴とする請求項１乃至９のいずれか１項に記載の液晶表示装置。
【請求項１１】
前記第１基板は、さらに、前記第１ゲート配線及び前記第２ゲート配線とそれぞれ対向し前記共通電極と同電位のゲートシールド電極を備えたことを特徴とする請求項１乃至１０のいずれか１項に記載の液晶表示装置。
【請求項１２】
前記第１基板は、さらに、前記第１ソース配線及び前記第２ソース配線とそれぞれ対向し前記共通電極と同電位のソースシールド電極を備えたことを特徴とする請求項１乃至１１のいずれか１項に記載の液晶表示装置。
【請求項１】
第１方向に沿ってそれぞれ延出した第１ゲート配線及び第２ゲート配線と、第１方向に交差する第２方向に沿ってそれぞれ延出した第１ソース配線及び第２ソース配線と、前記第１ゲート配線及び前記第１ソース配線と電気的に接続されたスイッチング素子と、前記第１ゲート配線及び前記第２ゲート配線と前記第１ソース配線及び前記第２ソース配線とで囲まれた画素電極であって、前記スイッチング素子とコンタクトするコンタクト位置よりも前記第１ゲート配線側に位置し第１方向に沿って延出した第１主画素電極、及び、前記コンタクト位置よりも前記第２ゲート配線側に位置し第１方向に沿って延出した第２主画素電極を備え、前記コンタクト位置から前記第１主画素電極までの第２方向に沿った距離と前記コンタクト位置から前記第２主画素電極までの第２方向に沿った距離とが同一である画素電極と、を備えた第１基板と、
前記コンタクト位置の上方を通り前記第１主画素電極と前記第２主画素電極との間、前記第１ゲート配線の上方、及び、前記第２ゲート配線の上方にそれぞれ位置し第１方向に沿ってそれぞれ延出した主共通電極と、前記第１ソース配線の上方及び前記第２ソース配線の上方にそれぞれ位置し第２方向に沿ってそれぞれ延出した副共通電極とを備えた共通電極を備えた第２基板と、
前記第１基板と前記第２基板との間に保持された液晶分子を含む液晶層と、
を備えたことを特徴とする液晶表示装置。
【請求項２】
前記スイッチング素子は、前記第１ゲート配線と電気的に接続されたゲート電極と、前記第１ソース配線と電気的に接続されたソース電極と、前記コンタクト位置で前記画素電極と電気的に接続されるとともに前記主共通電極の直下を第１方向に沿って延出したドレイン電極と、を備えたことを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記コンタクト位置は、前記第１ゲート配線及び前記第２ゲート配線の双方から第２方向に沿って等距離にあることを特徴とする請求項１または２に記載の液晶表示装置。
【請求項４】
前記コンタクト位置は、前記第２ソース配線の側よりも前記第１ソース配線の側に偏在していることを特徴とする請求項１乃至３のいずれか１項に記載の液晶表示装置。
【請求項５】
前記画素電極は、さらに、第２方向に沿って延出し前記前記第１主画素電極と前記第２主画素電極とを接続する接続部を備え、ループ状に形成されたことを特徴とする請求項１乃至４のいずれか１項に記載の液晶表示装置。
【請求項６】
前記第１基板は、さらに、前記第１ゲート配線と前記第２ゲート配線との間で第１方向に沿って延出するとともに前記画素電極との間で容量を形成する補助容量線を備えたことを特徴とする請求項１乃至５のいずれか１項に記載の液晶表示装置。
【請求項７】
前記第１主画素電極及び前記第２主画素電極の少なくとも一方は、前記補助容量線の上方に位置することを特徴とする請求項６に記載の液晶表示装置。
【請求項８】
第１方向に沿ってそれぞれ延出した第１ゲート配線及び第２ゲート配線と、第１方向に交差する第２方向に沿ってそれぞれ延出した第１ソース配線及び第２ソース配線と、前記第１ゲート配線及び前記第１ソース配線と電気的に接続されたスイッチング素子と、前記第１ゲート配線及び前記第２ゲート配線と前記第１ソース配線及び前記第２ソース配線とで囲まれた画素電極であって、第１方向に沿ってそれぞれ延出した複数本の主画素電極を備え、前記スイッチング素子とコンタクトするコンタクト位置を通り第１方向に平行な直線に対して線対称な形状の画素電極と、を備えた第１基板と、
前記主画素電極間、前記第１ゲート配線の上方、及び、前記第２ゲート配線の上方にそれぞれ位置し第１方向に沿ってそれぞれ延出した複数本の主共通電極と、前記第１ソース配線の上方及び前記第２ソース配線の上方にそれぞれ位置し第２方向に沿ってそれぞれ延出した副共通電極とを備えた共通電極を備えた第２基板と、
前記第１基板と前記第２基板との間に保持された液晶分子を含む液晶層と、
を備えたことを特徴とする液晶表示装置。
【請求項９】
前記主共通電極のいずれか１本は、前記コンタクト位置の上方を通り第１方向に沿って延出したことを特徴とする請求項８に記載の液晶表示装置。
【請求項１０】
前記画素電極は、第１方向に沿った長さが第２方向に沿った長さよりも長い画素に配置されたことを特徴とする請求項１乃至９のいずれか１項に記載の液晶表示装置。
【請求項１１】
前記第１基板は、さらに、前記第１ゲート配線及び前記第２ゲート配線とそれぞれ対向し前記共通電極と同電位のゲートシールド電極を備えたことを特徴とする請求項１乃至１０のいずれか１項に記載の液晶表示装置。
【請求項１２】
前記第１基板は、さらに、前記第１ソース配線及び前記第２ソース配線とそれぞれ対向し前記共通電極と同電位のソースシールド電極を備えたことを特徴とする請求項１乃至１１のいずれか１項に記載の液晶表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１３−５７７９０（Ｐ２０１３−５７７９０Ａ）
【公開日】平成２５年３月２８日（２０１３．３．２８）
【国際特許分類】
【出願番号】特願２０１１−１９５８７６（Ｐ２０１１−１９５８７６）
【出願日】平成２３年９月８日（２０１１．９．８）
【出願人】（３０２０２０２０７）株式会社ジャパンディスプレイセントラル (2,170)
【Ｆターム（参考）】
【公開日】平成２５年３月２８日（２０１３．３．２８）
【国際特許分類】
【出願日】平成２３年９月８日（２０１１．９．８）
【出願人】（３０２０２０２０７）株式会社ジャパンディスプレイセントラル (2,170)
【Ｆターム（参考）】
[ Back to top ]