画像表示装置及びその修正方法
【課題】あらゆる表示画像において高い表示品質を確保することが可能な画像表示装置及びその修正方法を提供する。
【解決手段】マトリクス状に配置された複数の発光画素と、発光画素列ごとに対応して配置された複数の信号線１２とを備えた画像表示装置１であって、前記複数の発光画素のそれぞれは、信号線１２から各発光画素の発光を決定する信号電圧がゲートに印加されることにより信号電圧に応じたドレイン電流を発生する駆動トランジスタ２２と、信号線１２と駆動トランジスタ２２のゲート端子との間に挿入された選択トランジスタと、ドレイン電流が流れることにより発光する発光素子とを備え、発光画素１１Ｐにおいて、選択トランジスタのソース−ドレイン間は固定抵抗体２５であり、信号線１２と駆動トランジスタ２２のゲート端子とは固定抵抗体２５を介して常時導通している。
【解決手段】マトリクス状に配置された複数の発光画素と、発光画素列ごとに対応して配置された複数の信号線１２とを備えた画像表示装置１であって、前記複数の発光画素のそれぞれは、信号線１２から各発光画素の発光を決定する信号電圧がゲートに印加されることにより信号電圧に応じたドレイン電流を発生する駆動トランジスタ２２と、信号線１２と駆動トランジスタ２２のゲート端子との間に挿入された選択トランジスタと、ドレイン電流が流れることにより発光する発光素子とを備え、発光画素１１Ｐにおいて、選択トランジスタのソース−ドレイン間は固定抵抗体２５であり、信号線１２と駆動トランジスタ２２のゲート端子とは固定抵抗体２５を介して常時導通している。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像表示装置及びその修正方法に関し、特に画素ごとに駆動回路を有する画像表示装置及びその修正方法に関する。
【背景技術】
【０００２】
電流駆動型の発光素子を用いた画像表示装置として、有機エレクトロルミネッセンス素子（以下、有機ＥＬ素子と記す。）を用いた有機ＥＬディスプレイが知られている。この有機ＥＬディスプレイは、視野角特性が良好で、消費電力が少ないという利点を有するため、次世代のＦＰＤ（Ｆｌａｔ Ｐａｎａｌ Ｄｉｓｐｌａｙ）候補として注目されている。
【０００３】
通常、画素を構成する有機ＥＬ素子はマトリクス状に配置される。例えば、アクティブマトリクス型の有機ＥＬディスプレイでは、複数の走査線と複数のデータ線との交点に薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）が設けられ、このＴＦＴに保持容量素子（コンデンサ）、駆動トランジスタのゲート、及び補償回路などが接続されている。そして、選択した走査線を通じてこのＴＦＴをオンさせ、データ線からのデータ信号等を駆動トランジスタ、保持容量素子及び補償回路に入力し、その駆動トランジスタ及び保持容量素子及び補償回路によって有機ＥＬ素子の発光輝度及び発光タイミングを制御する。この画素駆動回路の構成により、アクティブマトリクス型の有機ＥＬディスプレイでは、次の走査（選択）まで有機ＥＬ素子を発光させることが可能であるため、デューティ比が上がってもディスプレイの輝度減少を招くようなことはない。
【０００４】
しかしながら、従来の有機ＥＬパネルでは、画素駆動回路を構成する素子および配線のうち何れか１つでも異常があると、駆動トランジスタのゲートには正確な信号電圧が供給されない場合がある。これにより、駆動トランジスタが異常な電流値を流し続ける（輝点）あるいは電流を流さない（滅点）という不具合が発生する。これは、複雑な画素駆動回路構成を必要とするアクティブマトリクス型の有機ＥＬディスプレイに特有の問題である。また、画素駆動回路構成が複雑になるほど、また、発光画素数が増加するほど、薄膜積層構造の微細化が必要とされるので、画素駆動回路素子や配線の短絡や開放といった電気的な不具合が発生する。
【０００５】
これを改善するために、輝点より滅点の方が目立たないという観点から、製造時に画素駆動回路の一部をレーザー加工などにより切断し、駆動素子を駆動させないことにより輝点化を滅点化するという手法をとることが一般的である。
【０００６】
特許文献１では、画素駆動回路素子や配線の形成時に、不具合が生じた発光画素を修正する方法が提案されている。回路素子の短絡等により常に発光状態となり輝点化された不良発光画素を修正するために、全ての発光画素領域に、他の導電部及び配線から離間して電気接続された非重畳部が設けられている。不良発光画素については、この非重畳部にレーザーを照射することにより、当該非重畳部を切断する。これにより、不良画素は、電気信号の伝達が遮断され、しかも、レーザー照射によるダメージを受けることなく滅点化される。
【０００７】
これにより、輝点化していた不良画素による表示品質の低下を防止できるとしている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００８−２０３６３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献１に記載された画像表示装置の修正方法に代表されるように、輝点化していた不良画素を滅点化する方法では、修正後に滅点画素が残る。この場合、明るい表示画像に対しては、その中に滅点画素が存在するので表示品質が改善されず、むしろ滅点化の修正により表示品質が低下してしまう。
【００１０】
本発明は、上記の課題に鑑みてなされたものであり、あらゆる表示画像においても高い表示品質を確保することが可能な画像表示装置及びその修正方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記の課題を解決するために、本発明の画像表示装置は、マトリクス状に配置された複数の発光画素と、発光画素列ごとに対応して配置された複数の信号線とを備えた画像表示装置であって、前記複数の発光画素のそれぞれは、前記信号線から発光画素の発光を決定する信号電圧がゲートに印加されることにより、前記信号電圧に応じたドレイン電流を発生する駆動トランジスタと、前記信号線と前記駆動トランジスタのゲート端子との間に挿入された選択トランジスタと、前記ドレイン電流が流れることにより発光する発光素子とを備え、前記複数の発光画素のうち少なくとも一の発光画素において、前記選択トランジスタのソース−ドレイン間は固定抵抗体に変成されており、前記信号線と前記駆動トランジスタのゲート端子とは前記固定抵抗体を介して常時導通していることを特徴とする。
【００１２】
この構成によれば、例えば、駆動回路形成時に選択トランジスタの不具合により動作異常と判断された発光画素、または駆動トランジスタのゲート配線に接続された付加回路のオープン不良により動作異常と判断された発光画素において、当該選択トランジスタのソース−ドレイン間が固定抵抗体に変成されている。従って、上記動作異常であった発光画素には、当該発光画素に接続された信号線から、当該発光画素の属する発光画素列に供給される複数の発光画素の信号電圧が順次リアルタイムで印加される。この場合、上記動作異常であった発光画素は、１フレーム期間において、上記発光画素列の各発光輝度が時間平均された発光輝度で発光しているように見える。よって、駆動回路の形成時に選択トランジスタや付加回路に不具合が発生していることにより駆動トランジスタのゲート端子に信号電圧が供給されない状態である発光画素の発光動作を、発光画素列の発光輝度が時間平均された発光輝度で発光することが可能となる。つまり、発光画素の滅点化が回避され、あらゆる表示画像において高い表示品質を確保することが可能となる。
【００１３】
また、前記固定抵抗体は、前記一の発光画素の有する前記選択トランジスタのソース−ドレイン間に形成された半導体からなるチャネル層に、レーザーが照射されることにより変成されていてもよい。
【００１４】
半導体からなるチャネル層に所定条件のレーザーを照射することにより、他の回路素子にダメージを与えることなく、チャネル層は局所的に加熱される。この加熱により、チャネル層を構成する半導体のキャリア濃度や結晶構造を変化させることが可能となる。これにより、チャネル層の半導体は抵抗値が低下し固定抵抗体へと変成することが可能となる。
【００１５】
また、前記複数の発光画素のそれぞれは、さらに、前記信号線からの前記信号電圧に対応した電圧を保持することが可能な付加回路を備え、前記一の発光画素において、前記駆動トランジスタのゲート端子と前記選択トランジスタのソース及びドレインの一方とを電気接続するゲート配線と、前記付加回路との電気接続が遮断されていてもよい。
【００１６】
これにより、例えば、付加回路の不具合により動作異常と判断された発光画素において、当該選択トランジスタのソース−ドレイン間が固定抵抗体に変成されており、しかも付加回路とゲート配線との電気接続は遮断されている。従って、上記動作異常であった発光画素には、当該発光画素に接続された信号線から、当該発光画素の属する発光画素列に供給される複数の発光画素の信号電圧が順次リアルタイムで印加される。しかも駆動トランジスタのゲート端子には付加回路からの異常保持電圧が印加されない。よって、駆動回路の形成時に付加回路に不具合が発生していることにより駆動トランジスタのゲート端子に異常信号電圧が供給される状態である発光画素の発光動作を、発光画素列の発光輝度が時間平均された発光輝度で発光することが可能となる。
【００１７】
また、前記一の発光画素において、前記ゲート配線と前記付加回路との接続部にレーザーが照射されることにより前記電気接続が遮断されていてもよい。
【００１８】
これにより、他の回路素子にダメージを与えることなく、高精度な接続部の切断が可能となる。また、レーザー照射を用いることにより、発光画素ごとに切断工程を実現することができ修正工程の簡略化を図ることができる。
【００１９】
また、本発明は、このような特徴的な手段を備える画像表示装置として実現することができるだけでなく、上述した画像表示装置の製造段階または完成後において、画像表示装置を修正する方法として実現することができる。
【００２０】
具体的には、本発明の半導体装置の修正方法は、発光を決定する信号電圧が信号線からゲート端子に印加されることにより前記信号電圧に応じたドレイン電流に変換する駆動トランジスタ及び前記信号線と前記駆動トランジスタのゲート端子との間に挿入された選択トランジスタを有する駆動回路層と、前記ドレイン電流が流れることにより発光する発光素子を有する発光層とを備えた複数の発光画素がマトリクス状に配置された画像表示装置の修正方法であって、前記駆動回路層の形成時に、前記発光画素の有する前記駆動トランジスタのゲート端子に、前記発光画素に対応した前記信号電圧が正常に印加されるかを、全発光画素について検査する検査ステップと、前記検査ステップで前記発光画素に対応した前記信号電圧が正常に印加されていないと判断された一の発光画素の前記選択トランジスタのソース−ドレイン間を固定抵抗体に変成する変成ステップを含むことを特徴とする。
【００２１】
この方法によれば、例えば、駆動回路形成時に選択トランジスタの不具合により動作異常と判断された発光画素、または駆動トランジスタのゲート配線に接続された付加回路のオープン不良により動作異常と判断された発光画素において、当該選択トランジスタのソース−ドレイン間が固定抵抗体となる。従って、上記動作異常であった発光画素には、当該発光画素に接続された信号線から、当該発光画素の属する発光画素列に供給される複数の発光画素の信号電圧が順次リアルタイムで印加される。この場合、上記動作異常であった発光画素は、１フレーム期間において、上記発光画素列の各発光輝度が時間平均された発光輝度で発光しているように見える。よって、例えば、駆動回路の形成時に選択トランジスタに不具合が発生していることにより、または、付加回路のオープン不良により駆動トランジスタのゲート端子に信号電圧が供給されない状態である発光画素の発光動作を、発光画素列の発光輝度が時間平均された発光輝度で発光することが可能となる。つまり、発光画素の滅点化が回避され、あらゆる表示画像において高い表示品質を確保することが可能となる。
【発明の効果】
【００２２】
本発明の画像表示装置及びその修正方法によれば、駆動回路の形成時には動作異常であった発光画素の有する選択トランジスタのソース−ドレイン間が固定抵抗体に変成されている。よって、上記動作異常であった発光画素は、常時輝点化または常時滅点化状態が回避され、当該発光画素が接続された信号線から供給される複数の信号電圧による平均的な発光状態となり、あらゆる表示画像において高い表示品質を確保することが可能となる。
【図面の簡単な説明】
【００２３】
【図１】（ａ）は、本発明の実施の形態に係る画像表示装置の構成を示すブロック図である。（ｂ）は、本発明の実施の形態に係る発光画素の主要な回路構成図である。
【図２】（ａ）は、本発明の実施の形態に係る、選択トランジスタが固定抵抗体に変成された発光画素の回路構成図である。（ｂ）は、本発明の実施の形態に係る、選択トランジスタが固定抵抗体に変成された発光画素の断面図の一例である。
【図３】正常動作する発光画素の１フレーム期間における発光動作を説明する動作タイミングチャートである。
【図４】選択トランジスタが固定抵抗体に変成された発光画素の１フレーム期間における発光動作を説明する動作タイミングチャートである。
【図５】（ａ）は、本発明の実施の形態に係る画像表示装置の修正方法を説明する駆動回路層形成時の画素上面図である。（ｂ）は、本発明の実施の形態に係る画像表示装置の修正方法を説明する駆動回路層形成時の構造断面図である。
【図６】本発明の画像表示装置の修正方法を示す動作フローチャートである。
【図７】本発明の画像表示装置を内蔵した薄型フラットＴＶの外観図である。
【発明を実施するための形態】
【００２４】
以下、本発明の実施の形態について図面を参照しながら説明する。なお、以下の実施の形態および各図面において、同じ構成要素には同じ符号を付し説明する。また、以下では、上面発光方式の陽極（アノード）を下面に、また、陰極（カソード）を上面とする有機ＥＬ素子からなる画像表示装置を例に説明するが、これに限られない。
【００２５】
（実施の形態）
本実施の形態における画像表示装置は、複数の発光画素がマトリクス状に配置され、当該複数の発光画素のそれぞれは、信号線からの信号電圧に応じたドレイン電流を発生する駆動トランジスタと、当該信号線と駆動トランジスタのゲート端子との間に挿入された選択トランジスタと、上記ドレイン電流が流れることにより発光する発光素子とを備え、当該複数の発光画素のうち少なくとも一の発光画素は、選択トランジスタのソース−ドレイン間が固定抵抗体である。これにより、駆動回路の形成時に正常動作しない発光画素の発光動作を、発光画素列の発光輝度が時間平均された発光輝度で発光することが可能となる。つまり、発光画素の滅点化が回避され、あらゆる表示画像において高い表示品質を確保することが可能となる。
【００２６】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００２７】
図１（ａ）は、本発明の実施の形態に係る画像表示装置の構成を示すブロック図である。同図における画像表示装置１は、表示パネル１０と、制御回路２０とを備える。表示パネル１０は、複数の発光画素１１と、発光画素列ごとに配置された複数の信号線１２と、発光画素行ごとに配置された複数の走査線１３と、走査線駆動回路１４と、信号線駆動回路１５とを備える。
【００２８】
発光画素１１は、表示パネル１０上に、マトリクス状に配置されている。
【００２９】
走査線駆動回路１４は、各走査線１３へ走査信号を出力することにより、発光画素の有する回路素子を駆動する。
【００３０】
信号線駆動回路１５は、信号線１２へ信号電圧及び基準電圧を出力することにより、輝度信号に対応した発光画素の発光を実現する。
【００３１】
制御回路２０は、走査線駆動回路１４から出力される走査信号の出力タイミングを制御する。また、制御回路２０は、信号線駆動回路１５から出力される信号電圧を出力するタイミングを制御する。
【００３２】
図１（ｂ）は、本発明の実施の形態に係る発光画素の主要な回路構成図である。同図に記載された発光画素１１は、正常動作が可能な発光画素であり、駆動回路層１１Ａ及び発光層１１Ｂで構成されている。駆動回路層１１Ａは、選択トランジスタ２１と、駆動トランジスタ２２と、保持容量素子２３とを備える。そして、選択トランジスタ２１のドレイン電極は信号線１２に、選択トランジスタ２１のゲート電極は走査線１３に、さらに、選択トランジスタ２１のソース電極は、保持容量素子２３及び駆動トランジスタ２２のゲート電極に接続されている。また、駆動トランジスタ２２のドレイン電極は電源Ｖｄｄに接続され、ソース電極は発光層１１Ｂのアノードに接続されている。
【００３３】
この構成において、走査線１３に走査信号が入力され、選択トランジスタ２１をオン状態にすると、信号線１２を介して供給された信号電圧が保持容量素子２３に書き込まれる。そして、保持容量素子２３に書き込まれた保持電圧は、１フレーム期間を通じて保持され、この保持電圧により、駆動トランジスタ２２のコンダクタンスがアナログ的に変化し、発光階調に対応した駆動電流が発光層１１Ｂのアノードに供給される。さらに、発光層１１Ｂのアノードに供給された駆動電流は、発光層１１Ｂの有機ＥＬ素子２４及びカソードへと流れる。これにより、発光層１１Ｂの有機ＥＬ素子２４が発光し画像として表示される。
【００３４】
なお、駆動回路層１１Ａは、上述した回路構成に限定されない。つまり、選択トランジスタ２１、駆動トランジスタ２２及び保持容量素子２３は、輝度信号の電圧値に応じた駆動電流を発光層１１Ｂに流すために必要な回路構成要素であるが、上述した形態に限定されない。また、上述した回路構成要素に、別の回路構成要素が付加される場合も、本発明に係る駆動回路層１１Ａに含まれる。例えば、駆動トランジスタ２２のゲート配線に接続された保持容量素子２３は付加回路として機能するが、付加回路は、駆動トランジスタ２２の閾値電圧を補正することを目的とした選択トランジスタ及びそれを制御する制御線などを備えていてもよい。
【００３５】
図２（ａ）は、本発明の実施の形態に係る、選択トランジスタが固定抵抗体に変成された発光画素の回路構成図である。同図に記載された画像表示装置１は、発光画素１１Ｐを備える。発光画素１１Ｐは、駆動回路層１１Ａの形成時において、駆動回路層１１Ａを構成する駆動トランジスタ２２を除く回路素子または配線の不具合により動作異常と判断された発光画素である。この動作異常の原因としては、保持容量素子２３のオープン・ショート不良、選択トランジスタ２１のオープン不良などが挙げられる。
【００３６】
これに対し、発光層１１Ｂの形成前には、発光画素１１Ｐの駆動トランジスタ２２のゲート配線と保持容量素子２３との電気接続が遮断され、選択トランジスタ２１が固定抵抗体２５に変成されている。
【００３７】
図２（ｂ）は、本発明の実施の形態に係る、選択トランジスタが固定抵抗体に変成された発光画素の断面図の一例である。同図に記載された発光画素１１Ｐは、基板１００と、駆動回路層１１Ａと、発光層１１Ｂと、透明封止膜１１０とを備える。
【００３８】
基板１００は、例えば、ガラス基板である。また、基板１００は、樹脂からなるフレキシブル基板を用いることも可能である。基板１００は、駆動回路層１１Ａとともに、薄膜トランジスタ（ＴＦＴ）基板を構成する。なお、図２に記載されたようなトップエミッション構造の場合には、基板１００は透明である必要はないので、非透明の基板、例えば、シリコン基板を用いることもできる。
【００３９】
発光画素１１Ｐの有する駆動回路層１１Ａは、基板１００の上に形成された図示されていない信号線１２と、駆動トランジスタ２２と、図示されていない保持容量素子２３と、固定抵抗体２５と、ゲート絶縁膜２０１と、層間絶縁膜２０２と、平坦化膜２０３と、ドレイン２１１と、ソース２１２と、ドレイン電極２１３と、ソース電極２１４と、ゲート電極２１５とを備える。
【００４０】
信号線１２は、ドレイン電極２１３と接続されている。正常動作する発光画素１１では、信号線が選択トランジスタ２１のドレイン電極２１３と接続されていることにより、当該発光画素に対応した信号電圧が駆動トランジスタのゲート端子に印加され、有機ＥＬ素子は正常発光タイミング及び正常発光輝度にて発光する。
【００４１】
これに対し、発光画素１１Ｐは、駆動回路の形成時に駆動トランジスタ以外の回路素子または配線に不具合が発生していることにより駆動トランジスタのゲート端子には正常な信号電圧が供給されない状態である。
【００４２】
ドレイン２１１、ソース２１２、ドレイン電極２１３、ソース電極２１４及びゲート電極２１５は、正常動作する発光画素１１においては、選択トランジスタ２１の構成要素である。
【００４３】
これに対し、発光画素１１Ｐでは、ドレイン２１１とソース２１２との間には、チャネル層ではなく固定抵抗体２５が形成されているので、信号線１２と駆動トランジスタ２２のゲート端子との間には、選択トランジスタ２１ではなく、固定抵抗体２５が直列に挿入されている。
【００４４】
固定抵抗体２５は、ゲート絶縁膜２０１の上に形成され、選択トランジスタ２１のチャネル層が変成されたものであり、例えば、リン（Ｐ）が拡散した非晶質シリコンまたは、リン（Ｐ）が拡散した微結晶シリコンであり、膜厚は５０ｎｍである。選択トランジスタ２１のチャネル層は、例えば、ノンドープの非晶質シリコンであり、これを固定抵抗体に変成する方法については、後述する画像表示装置の修正方法にて説明する。
【００４５】
ドレイン２１１及びソース２１２は、ゲート絶縁膜２０１の上に形成され、例えば、リン（Ｐ）をドープした非晶質シリコンであり、膜厚は１５０ｎｍである。
【００４６】
ドレイン電極２１３及びソース電極２１４は、それぞれ、ドレイン２１１及びソース２１２の上に形成され、例えば、モリブデン（Ｍｏ）とタングステン（Ｗ）との合金／アルミニウム（Ａｌ）／モリブデン（Ｍｏ）とタングステン（Ｗ）との合金の３層構造であり、膜厚は１００ｎｍである。
【００４７】
ゲート電極２１５は、基板１００の上に形成され、例えば、モリブデン（Ｍｏ）とタングステン（Ｗ）との合金からなり、膜厚は１００ｎｍである。
【００４８】
ゲート絶縁膜２０１は、ゲート電極２１５形成後、基板１００の上に形成され、例えば、ＳｉＮ、ＳｉＯＮまたはＳｉＯ2からなり、膜厚は１５０ｎｍである。
【００４９】
ゲート配線は、図２（ｂ）において図示していないが、ソース電極２１４と駆動トランジスタのゲート端子とが接続されるよう、層間絶縁膜２０２の内部及びその表面上に形成されている。
【００５０】
また、保持容量素子２３は、図２（ｂ）において図示していないが、駆動回路層１１Ａにおいて積層方向に対向する２つの電極層で挟まれた平行平板型の容量素子であり、保持電圧を駆動トランジスタ２２のゲート端子に印加することが可能な付加回路として機能する。正常動作する発光画素１１では、上記電極層のうち一方は、駆動回路層１１Ａ内においてゲート配線に接続されている。また、上記電極層のうち他方は電源Ｖｄｄに接続されている。電極層の材料としては、例えば、モリブデン（Ｍｏ）とタングステン（Ｗ）との合金、または、ＭｏとＷとの合金／アルミニウム（Ａｌ）／ＭｏとＷとの合金の積層構造であり、膜厚は、例えば、１５０ｎｍである。
【００５１】
これに対し、発光画素１１Ｐでは保持容量素子２３が２つの電極間でショートしている場合が想定される。この場合には、保持容量素子２３とゲート配線とが接続されたままの状態では、電源Ｖｄｄの電圧が常時駆動トランジスタ２２のゲート端子に印加されるため、発光画素１１Ｐは常時輝点状態となってしまう。
【００５２】
この状態を回避するため、発光画素１１Ｐでは、選択トランジスタ２１のチャネル層を固定抵抗体に変成するだけでなく、保持容量素子２３とゲート配線との電気接続を遮断するため、当該電気接続のための配線が切断されている。
【００５３】
なお、発光画素１１Ｐのゲート配線と保持容量素子２３との接続配線は、断線していなくてもよい場合がある。例えば、保持容量素子２３とゲート配線との電気接続が駆動回路形成時に遮断されている場合、または、選択トランジスタ２１の動作異常であって保持容量素子２３を含む付加回路は正常動作している場合などが挙げられる。これらの場合には、選択トランジスタ２１のチャネル層を固定抵抗体に変成することのみで、発光画素１１Ｐの常時輝点化及び常時滅点化を回避することが可能となる。
【００５４】
駆動トランジスタ２２は、基板１００の上に形成されたＴＦＴである。駆動トランジスタ２２は、ゲート絶縁膜２０１、ドレイン２２１、ソース２２２、ドレイン電極２２３、ソース電極２２４、ゲート電極２２５、ドレイン２２１及びソース２２２に接触して形成された半導体層２２６から構成される。上述した各構成要素の材料および膜厚については、選択トランジスタ２１の構成要素とほぼ同様である。
【００５５】
基板１００の上には、駆動トランジスタ２２の形成後、層間絶縁膜２０２及び平坦化膜２０３が形成されている。
【００５６】
層間絶縁膜２０２は、固定抵抗体２５、ドレイン電極２１３、ソース電極２１４、駆動トランジスタ２２及び保持容量素子２３を覆うように形成されており、これにより、上記回路素子と、信号線１２及びゲート配線などの回路配線とが離間して配置されることが可能となる。
【００５７】
平坦化膜２０３は、その表面が平坦化されており、これにより、駆動回路層１１Ａの上に積層される多層膜からなる発光層１１Ｂの形成を可能にする。
【００５８】
なお、層間絶縁膜２０２と平坦化膜２０３との間には、保護膜が形成されていてもよい。保護膜は、駆動回路層１１Ａ内に形成された回路素子及び回路配線が外部の環境変化を受けて劣化してしまうことを防止する機能を有し、上記回路素子と、信号線１２及びゲート配線などの回路配線とを覆うように形成される。
【００５９】
層間絶縁膜２０２、保護膜及び平坦化膜２０３の材料としては、例えば、シリコン酸化膜（ＳｉＯｘ）やシリコン窒化膜（ＳｉＮ）であり、例えば、ＣＶＤ法やスパッタリング法などにより形成される。また、形成された膜を、例えば、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法などにより平坦化することにより、平坦化膜２０３が形成される。
【００６０】
なお、層間絶縁膜２０２及び保護膜は、必ずしも表面を平坦化する必要はない。層間絶縁膜２０２及び保護膜の平坦度は、それぞれの表面上を回路配線が連続して形成できる程度に平坦であればよい。
【００６１】
発光層１１Ｂは、陽極１０３と、正孔注入層１０４と、正孔輸送層１０５と、有機発光層１０６と、バンク層１０７と、電子注入層１０８と、透明陰極１０９とを備える。
【００６２】
図２（ｂ）に記載された発光画素１１Ｐは、トップエミッション構造を有している。つまり、発光層１１Ｂに電圧を印加すると、有機発光層１０６で光が生じ、透明陰極１０９及び透明封止膜１１０を通じて光が上方に出射する。また、有機発光層１０６で生じた光のうち下方に向かったものは、陽極１０３で反射され、透明陰極１０９及び透明封止膜１１０を通じて光が上方に出射する。
【００６３】
陽極１０３は、駆動回路層１１Ａの平坦化膜２０３の表面上に積層され、透明陰極１０９に対して正の電圧を発光層１１Ｂに印加する電極である。陽極１０３と駆動トランジスタ２２のソース電極２２４とは駆動回路層１１Ａ内に形成されたビアＡPで接続されている。陽極１０３を構成する陽極材料としては、例えば、反射率の高い金属であるＡｌ、Ａｇ、またはそれらの合金が好ましい。また、陽極１０３の厚さは、例えば、１００〜３００ｎｍである。
【００６４】
正孔注入層１０４は、陽極１０３の表面上に形成され、正孔を安定的に、又は正孔の生成を補助して、有機発光層１０６へ正孔を注入する機能を有する。これにより、発光層１１Ｂの駆動電圧が低電圧化され、正孔注入の安定化により素子が長寿命化される。正孔注入層１０４の材料としては、例えばＰＥＤＯＴ（ポリエチレンジオキシチオフェン）などを用いることができる。また、正孔注入層１０４には、正孔注入性の他に、光透過性が要求される。正孔注入層１０４の膜厚が大きくなるほど、正孔注入層１０４の反射率は低下するので、正孔注入層１０４の膜厚は、例えば、１０ｎｍ〜１００ｎｍ程度にすることが好ましい。
【００６５】
正孔輸送層１０５は、正孔注入層１０４の表面上に形成され、正孔注入層１０４から注入された正孔を有機発光層１０６内へ効率良く輸送し、有機発光層１０６と正孔注入層１０４との界面での励起子の失活防止をし、さらには電子をブロックする機能を有する。正孔輸送層１０５としては、例えば、生じた正孔を分子間の電荷移動反応により伝達する性質を有する有機高分子材料であり、例えば、トリフェルアミン、ポリアニリンなどが挙げられる。また、正孔輸送層１０５の厚さは、例えば、５〜５０ｎｍ程度である。
【００６６】
なお、正孔輸送層１０５は、その隣接層である正孔注入層１０４や有機発光層１０６の材料により、省略される場合がある。
【００６７】
有機発光層１０６は、正孔輸送層１０５の表面上に形成され、正孔と電子が注入され再結合されることにより励起状態が生成され発光する機能を有する。
【００６８】
有機発光層１０６としては、インクジェットやスピンコートのような湿式成膜法で成膜できる発光性の有機材料を用いることが好ましい。これにより、大画面の基板に対して、簡易で均一な成膜が可能となる。この材料としては、特に限定されるものではないが、高分子有機材料が好ましい。高分子有機材料の特徴としては、デバイス構造が簡単であること、膜の信頼性に優れ、低電圧駆動のデバイスであることも挙げることができる。
【００６９】
芳香環または縮合環のような共役系を持った高分子あるいはπ共役系高分子は蛍光性を有することから、有機発光層１０６を構成する高分子有機材料として用いることができる。有機発光層１０６を構成する高分子発光材料としては、例えば、ポリフェニレンビニレン（ＰＰＶ）またはその誘導体（ＰＰＶ誘導体）、ポリフルオレン（ＰＦＯ）またはその誘導体（ＰＦＯ誘導体）、ポリスピロフルオレン誘導体などを挙げることができる。また、ポリチオフェンまたはその誘導体を用いることも可能である。
【００７０】
バンク層１０７は、正孔注入層１０４の表面上に形成され、湿式成膜法を用いて形成される正孔輸送層１０５及び有機発光層１０６を所定の領域に形成するバンクとしての機能を有する。バンク層１０７に用いられる材料は、無機物質および有機物質のいずれであってもよいが、有機物質の方が、一般的に、撥水性が高いので、より好ましく用いることができる。このような材料の例としては、ポリイミド、ポリアクリルなどの樹脂が挙げられる。バンク層１０７のパターニングの方法としては、特に限定されるものではないが、感光性の材料を用いたフォトリソグラフィ法を適用することが好ましい。バンク層１０７の厚さは、例えば、１００〜３０００ｎｍ程度である。
【００７１】
電子注入層１０８は、有機発光層１０６の上に形成され、有機発光層１０６への電子注入の障壁を低減し発光層１１Ｂの駆動電圧を低電圧化すること、励起子失活を抑制する機能を有する。これにより、電子注入を安定化し素子を長寿命化すること、透明陰極１０９との密着を強化し発光面の均一性を向上させ素子欠陥を減少させることが可能となる。電子注入層１０８は、特に限定されるものではないが、好ましくはバリウム、アルミニウム、フタロシアニン、フッ化リチウム、さらに、バリウム−アルミニウム積層体などからなる。電子注入層１０８の厚さは、例えば、２〜５０ｎｍ程度である。
【００７２】
透明陰極１０９は、電子注入層１０８の表面上に積層され、陽極１０３に対して負の電圧を発光層１１Ｂに印加し、電子を素子内（特に有機発光層１０６）に注入する機能を有する。透明陰極１０９としては、特に限定されるものではないが、透過率の高い物質および構造を用いることが好ましい。これにより、発光効率が高いトップエミッション有機ＥＬ素子を実現することができる。透明陰極１０９の構成としては、特に限定されるものではないが、金属酸化物層が用いられる。この金属酸化物層としては、特に限定されるものではないが、インジウム錫酸化物（以下、ＩＴＯと記す）、あるいはインジウム亜鉛酸化物（以下、ＩＺＯと記す）からなる層が用いられる。また、透明陰極１０９の厚さは、例えば、５〜２００ｎｍ程度である。
【００７３】
透明封止膜１１０は、透明陰極１０９の表面上に形成され、水分から素子を保護する機能を有する。また、透明封止膜１１０は、透明であることが要求される。透明封止膜１１０は、例えば、ＳｉＮ、ＳｉＯＮ、または有機膜からなる。また、透明封止膜１１０の厚さは、例えば、２０〜５０００ｎｍ程度である。
【００７４】
以上説明した発光画素１１Ｐの構造によれば、駆動回路形成時には、選択トランジスタ２１または付加回路に不具合が発生していることにより駆動トランジスタ２２のゲート電極２２５に正確な信号電圧が供給されない。しかし、選択トランジスタ２１のチャネル層が固定抵抗体に変成されたことにより、発光画素１１Ｐの駆動トランジスタ２２のゲートには、上記信号線１２から当該発光画素列の有する複数の発光画素に対応した信号電圧が順次印加される。この場合、発光画素１１Ｐは、１フレーム期間において、上記信号線１２の出力する複数の信号電圧の各発光輝度が時間平均された発光輝度で発光しているように見える。よって、発光画素１１Ｐは、上記発光画素列の発光輝度が時間平均された発光輝度で発光することが可能となる。つまり、発光画素１１Ｐの滅点化及び輝点化が回避され、あらゆる表示画像において高い表示品質を確保することが可能となる。
【００７５】
次に、本実施の形態に記載された画像表示装置１の発光動作について説明する。
【００７６】
図３は、正常動作する発光画素の１フレーム期間における発光動作を説明する動作タイミングチャートである。同図において、横軸は時間の経過を表している。また縦方向には、上から順に、（ｎ−１）行の走査線１３、ｎ行の走査線１３、（ｎ＋１）行の走査線１３、ｍ列の信号線１２、（ｎ−１）行の発光層１１Ｂのアノード、ｎ行の発光層１１Ｂのアノード、及び（ｎ＋１）行の発光層１１Ｂのアノードに発生する電圧の波形図が示されている。以下、ｎ行ｍ列に配置された正常な発光画素の発光動作を中心に説明する。
【００７７】
まず、時刻ｔ０において、制御回路２０は、（ｎ−１）行ｍ列の発光画素が発光動作を開始する。制御回路２０は、（ｎ−１）行の走査線１３の電圧レベルをＶｇｏｆｆからＶｇｏｎに変化させ、（ｎ−１）行ｍ列の選択トランジスタ２１をオン状態とする。
【００７８】
ｔ０〜ｔ１の期間、（ｎ−１）行ｍ列の選択トランジスタ２１はオン状態を維持し、この期間に（ｎ−１）行ｍ列の発光画素の保持容量素子２３には、ｍ列の信号線１２に供給されている信号電圧が書き込まれる。上記保持容量素子２３に書き込まれた信号電圧値により、（ｎ−１）行ｍ列の発光画素の駆動トランジスタ２２を流れる電流量が決定し、その電流量に対応する明るさで（ｎ−１）行ｍ列の発光画素の発光層１１Ｂが発光する。このとき、上記発光層１１Ｂのアノードの電位は、Ｖn-1となり、以降１フレーム期間中当該電圧を持続し、発光を継続する。
【００７９】
次に、時刻ｔ１において、制御回路２０は、ｎ行ｍ列の発光画素が発光動作を開始する。制御回路２０は、ｎ行の走査線１３の電圧レベルをＶｇｏｆｆからＶｇｏｎに変化させ、ｎ行ｍ列の選択トランジスタ２１をオン状態とする。
【００８０】
ｔ１〜ｔ２の期間、ｎ行ｍ列の選択トランジスタ２１はオン状態を維持し、この期間にｎ行ｍ列の発光画素の保持容量素子２３には、ｍ列の信号線１２に供給されている信号電圧が書き込まれる。上記保持容量素子２３に書き込まれた信号電圧値により、ｎ行ｍ列の発光画素の駆動トランジスタ２２を流れる電流量が決定し、その電流量に対応する明るさでｎ行ｍ列の発光画素の発光層１１Ｂが発光する。このとき、上記発光層１１Ｂのアノードの電位は、Ｖnとなり、以降１フレーム期間中当該電圧を持続し、発光を継続する。
【００８１】
次に、時刻ｔ２において、制御回路２０は、（ｎ＋１）行ｍ列の発光画素が発光動作を開始する。制御回路２０は、（ｎ＋１）行の走査線１３の電圧レベルをＶｇｏｆｆからＶｇｏｎに変化させ、（ｎ＋１）行ｍ列の選択トランジスタ２１をオン状態とする。
【００８２】
ｔ２〜ｔ３の期間、（ｎ＋１）行ｍ列の選択トランジスタ２１はオン状態を維持し、この期間に（ｎ＋１）行ｍ列の発光画素の保持容量素子２３には、ｍ列の信号線１２に供給されている信号電圧が書き込まれる。上記保持容量素子２３に書き込まれた信号電圧値により、（ｎ＋１）行ｍ列の発光画素の駆動トランジスタ２２を流れる電流量が決定し、その電流量に対応する明るさで（ｎ＋１）行ｍ列の発光画素の発光層１１Ｂが発光する。このとき、上記発光層１１Ｂのアノードの電位は、Ｖn+1となり、以降１フレーム期間中当該電圧を持続し、発光を継続する。
【００８３】
次に、ｔ４〜ｔ７の期間において、ｔ０〜ｔ３の期間の発光動作が繰り返される。ｔ０〜ｔ４の期間は、画像表示装置１の全発光画素の発光強度が書き換えられる１フレーム期間に相当し、以降、ｔ０〜ｔ４の期間の発光動作が繰り返される。
【００８４】
なお、上述した発光動作において、各発光画素の有する保持容量素子２３により、各発光画素は１フレーム期間中、発光動作を継続している例を示したが、本発明の画像表示装置の発光動作はこれに限られない。例えば、電源Ｖｄｄの電圧レベルを制御したり、電源Ｖｄｄと駆動トランジスタ２２との間に別途選択トランジスタを配置するなどにより、発光期間の前後に非発光期間が設けられていてもよい。
【００８５】
また、駆動トランジスタ２２の閾値電圧を補正する期間が、１フレーム期間中に設けられていてもよい。
【００８６】
上述した正常発光画素の発光動作に対して、駆動回路層１１Ａ及び発光層１１Ｂの形成時において異常動作し、選択トランジスタが固定抵抗体に変成された発光画素１１Ｐの１フレーム期間における発光動作を以下説明する。
【００８７】
図４は、選択トランジスタが固定抵抗体に変成された発光画素の１フレーム期間における発光動作を説明する動作タイミングチャートである。同図において、横軸は時間の経過を表している。また縦方向には、上から順に、（ｎ−１）行の走査線１３、ｎ行の走査線１３、（ｎ＋１）行の走査線１３、ｍ列の信号線１２、（ｎ−１）行の発光層１１Ｂのアノード、ｎ行の発光層１１Ｂのアノード、及び（ｎ＋１）行の発光層１１Ｂのアノードに発生する電圧の波形図が示されている。ここで、ｎ行ｍ列に配置された発光画素は、駆動回路層１１Ａ及び発光層１１Ｂの形成時において異常動作し、図２に記載されたように選択トランジスタが固定抵抗体に変成された発光画素１１Ｐである。
【００８８】
まず、時刻ｔ０において、制御回路２０は、（ｎ−１）行ｍ列の正常な発光画素が発光動作を開始する。制御回路２０は、（ｎ−１）行の走査線１３の電圧レベルをＶｇｏｆｆからＶｇｏｎに変化させ、（ｎ−１）行ｍ列の選択トランジスタ２１をオン状態とする。
【００８９】
ｔ０〜ｔ１の期間、（ｎ−１）行ｍ列の選択トランジスタ２１はオン状態を維持し、この期間に（ｎ−１）行ｍ列の発光画素の保持容量素子２３には、ｍ列の信号線１２に供給されている信号電圧が書き込まれる。上記保持容量素子２３に書き込まれた信号電圧値により、（ｎ−１）行ｍ列の発光画素の駆動トランジスタ２２を流れる電流量が決定し、その電流量に対応する明るさで（ｎ−１）行ｍ列の発光画素の発光層１１Ｂが発光する。このとき、上記発光層１１Ｂのアノードの電位は、Ｖn-1となり、以降１フレーム期間中当該電圧を持続し、発光を継続する。
【００９０】
次に、時刻ｔ１において、制御回路２０は、ｎ行の走査線１３の電圧レベルをＶｇｏｆｆからＶｇｏｎに変化させる。ここで、発光画素１１Ｐが接続された信号線１２から駆動トランジスタ２２のゲート端子までの信号伝達経路は、固定抵抗体２５を介している状態となっている。従って、発光画素１１Ｐの駆動トランジスタ２２のゲート端子には、ｎ行の走査線１３の電圧レベルの変化に関係なく、発光画素１１Ｐの属する発光画素列の有する複数の発光画素に対応した信号電圧が、順次、固定抵抗体２５を介して印加される。
【００９１】
よって、ｔ１〜ｔ２の期間では、発光画素１１Ｐの駆動トランジスタ２２のゲート端子には、発光画素１１Ｐに印加すべき信号電圧Ｖnが印加されるので、発光画素１１Ｐは、Ｖnに応じた発光輝度で発光する。一方、ｔ０〜ｔ１の期間では、発光画素１１Ｐの駆動トランジスタ２２のゲート端子には、（ｎ−１）行ｍ列の発光画素に印加すべき信号電圧Ｖn-1が印加されるので、発光画素１１Ｐは、Ｖn-1に応じた発光輝度で発光する。また、ｔ２〜ｔ３の期間では、発光画素１１Ｐの駆動トランジスタ２２のゲート端子には、（ｎ＋１）行ｍ列の正常な発光画素に印加すべき信号電圧Ｖn+1が印加されるので、発光画素１１Ｐは、Ｖn+1に応じた発光輝度で発光する。以降、発光画素１１Ｐは、ｍ列に配置された信号線１２の出力した信号電圧をリアルタイムに反映した発光輝度で発光する。ここで、発光画素１１Ｐは、選択トランジスタが固定抵抗体に変成されていない場合には、異常動作により常時輝点状態または常時滅点状態となってしまう。これに対し、本発明の実施の形態に係る画像表示装置１の有する発光画素１１Ｐは、発光画素１１Ｐの属する発光画素列の有する複数の発光画素の信号電圧に順次対応して発光する。この場合、発光画素１１Ｐは、１フレーム期間において、信号線１２が接続された発光画素列の各発光輝度が時間平均された発光輝度で発光しているように見える。よって、選択トランジスタが固定抵抗体に変成されていなければ常時輝点化または常時滅点化していた発光画素１１Ｐの発光動作を、上記発光画素列の発光輝度が時間平均された発光輝度で発光することが可能となる。つまり、発光画素の輝点化及び滅点化が回避され、あらゆる表示画像において高い表示品質を確保することが可能となる。
【００９２】
以下、時刻ｔ２において、制御回路２０は、（ｎ＋１）行ｍ列の発光画素が発光動作を開始する。制御回路２０は、（ｎ＋１）行の走査線１３の電圧レベルをＶｇｏｆｆからＶｇｏｎに変化させ、（ｎ＋１）行ｍ列の選択トランジスタ２１をオン状態とする。
【００９３】
ｔ２〜ｔ３の期間、（ｎ＋１）行ｍ列の選択トランジスタ２１はオン状態を維持し、この期間に（ｎ＋１）行ｍ列の発光画素の保持容量素子２３には、ｍ列の信号線１２に供給されている信号電圧が書き込まれる。上記保持容量素子２３に書き込まれた信号電圧値により、（ｎ＋１）行ｍ列の発光画素の駆動トランジスタ２２を流れる電流量が決定し、その電流量に対応する明るさで（ｎ＋１）行ｍ列の発光画素の発光層１１Ｂが発光する。このとき、上記発光層１１Ｂのアノードの電位は、Ｖn+1となり、以降１フレーム期間中当該電圧を持続し、発光を継続する。
【００９４】
次に、ｔ４〜ｔ７の期間において、ｔ０〜ｔ３の期間の発光動作が繰り返される。ｔ０〜ｔ４の期間は、画像表示装置１の全発光画素の発光強度が書き換えられる１フレーム期間に相当し、以降、ｔ０〜ｔ４の期間の発光動作が繰り返される。
【００９５】
なお、上述した発光動作において、各発光画素の有する保持容量素子２３により、各発光画素は１フレーム期間中、発光動作を継続している例を示したが、本発明の画像表示装置の発光動作はこれに限られない。例えば、電源Ｖｄｄの電圧レベルを制御したり、電源Ｖｄｄと駆動トランジスタ２２との間に別途選択トランジスタを配置するなどにより、発光期間の前後に非発光期間が設けられていてもよい。
【００９６】
また、駆動トランジスタ２２の閾値電圧を補正する期間が、１フレーム期間中に設けられていてもよい。
【００９７】
次に、本実施の形態に記載された画像表示装置１の修正方法について説明する。
【００９８】
図５（ａ）及び図５（ｂ）は、それぞれ、本発明の実施の形態に係る画像表示装置の修正方法を説明する駆動回路層形成時の画素上面図及び構造断面図である。
【００９９】
また、図６は、本発明の画像表示装置の修正方法を示す動作フローチャートである。
【０１００】
まず、本発明の画像表示装置１の製造工程において、駆動回路層１１Ａのうち層間絶縁膜２０２が形成される前の段階において、全ての発光画素について、回路動作を検査する（図６記載のＳ１０）。具体的には、例えば、アレイテスタ（Ａｇｉｌｅｎｔ社：ＨＳ１００）、走査線１３及び信号線１２を用いて各発光画素１１へ順次テスト電圧を出力して保持容量素子２３に当該電圧を書き込む。その後、アレイテスタは、保持容量素子２３に書き込まれた電圧を順次信号線１２を介し読み込む。これにより、読み込んだ電圧が所定の電圧でない発光画素１１Ｐを特定する。これにより、保持容量素子２３のオープン／ショート不良、選択トランジスタ２１のオープン不良などの不具合を有する発光画素１１Ｐの画素特定プロセスが完了する。
【０１０１】
なお、この回路動作の検査工程は、層間絶縁膜２０２が形成される前の段階にて実行されなくてもよく、例えば、層間絶縁膜２０２の形成後や平坦化膜２０３の形成後の段階であってもよい。
【０１０２】
次に、図５（ａ）に示されたように、ステップＳ１０で特定された、回路動作異常と判定された発光画素１１Ｐの有する選択トランジスタにレーザーを照射して抵抗体に変成する（図６記載のＳ２０）。具体的には、図５（ｂ）に記載されたように、発光画素１１Ｐの有する選択トランジスタのチャネル層の表面にレーザーを照射する。レーザー照射条件としては、例えば、以下の条件が挙げられる。連続発振にて２００Ｗ以上の発振能力を有するエキシマレーザーを光源として出射された波長３０８ｎｍ付近のレーザー光を、マイクロレンズアレイ等を用いて集光させる。この集光されたレーザー光ビームＬは、約２ｍＷ／μｍ2程度の光強度を有する。このレーザー光ビームＬを上記チャネル層の表面に３０μ秒照射することにより、当該チャネル層が加熱され非晶質シリコンが再構成される。同時に、リン（Ｐ）ドープされた非晶質シリコンからなるドレイン２１１及びソース２１２から、当該チャネル層に向けてドーパントであるリン（Ｐ）が熱拡散する。このチャネル層の結晶再構成及びキャリア注入により、半導体であった当該チャネル層の抵抗値が低下し、固定抵抗体２５へと変成する。固定抵抗体２５は、例えば、抵抗値が１MΩ以下となる。
【０１０３】
次に、発光画素１１Ｐの駆動トランジスタ２２のゲート配線と付加回路２６との電気接続を遮断する（図６記載のＳ３０）。図５（ａ）では、切断箇所をＢと図示している。駆動トランジスタ２２のゲート配線と付加回路２６との電気接続を遮断する手段としては、例えば、レーザー照射を適用することが可能である。使用するレーザー条件としては、例えば、ＹＡＧ（Ｙｔｔｒｉｕｍ Ａｌｕｍｉｎｉｕｍ Ｇａｒｎｅｔ）レーザーを光源としたレーザー発振器を用いて、例えば、波長５３２ｎｍ、パルス幅１０ｎｓ、パワー０．５ｍＷである。本条件の場合、上記電気接続の配線幅が、例えば、４μｍ、膜厚が１５０ｎｍであれば、当該電気接続は遮断される。このとき、電気接続の配線材料としては、例えば、前述したＭｏとＷとの合金／アルミニウム（Ａｌ）／ＭｏとＷとの合金の積層構造が挙げられる。
【０１０４】
最後に、固定抵抗体２５、ドレイン電極２１３、ソース電極２１４、駆動トランジスタ２２及び付加回路２６を覆うように、層間絶縁膜２０２及び平坦化膜２０３を形成する。平坦化膜２０３の材料としては、例えば、シリコン酸化膜（ＳｉＯｘ）やシリコン窒化膜（ＳｉＮ）であり、例えば、ＣＶＤ法やスパッタリング法などにより形成される。その後形成された膜を、例えば、ＣＭＰ法などにより膜表面を平坦化する。
【０１０５】
なお、層間絶縁膜２０２と平坦化膜２０３との間に、保護膜を形成してもよい。保護膜は、駆動回路層１１Ａ内に形成された回路素子及び回路配線が外部の環境変化を受けて劣化してしまうことを防止する機能を有し、上記回路素子と、信号線１２及びゲート配線などの回路配線とを覆うように形成する。
【０１０６】
以上の工程により、駆動回路形成時には異常動作する発光画素が修正され、駆動回路層１１Ａの形成が完了する。その後、駆動回路層１１Ａの上に、発光層１１Ｂ及び透明封止膜１１０が順次形成される。
【０１０７】
この修正方法によれば、例えば、駆動回路形成時に選択トランジスタ２１の不具合により動作異常と判断された発光画素、または駆動トランジスタ２２のゲート配線に接続された付加回路のオープン不良／ショート不良により動作異常と判断された発光画素において、当該選択トランジスタのソース−ドレイン間が固定抵抗体となる。従って、上記動作異常であった発光画素１１Ｐには、発光画素１１Ｐに接続された信号線から、発光画素１１Ｐの属する発光画素列に供給される複数の発光画素の信号電圧が順次リアルタイムで印加される。この場合、発光画素１１Ｐは、１フレーム期間において、上記発光画素列の各発光輝度が時間平均された発光輝度で発光しているように見える。
【０１０８】
よって、例えば、駆動回路の形成時に選択トランジスタに不具合が発生していることにより、または、付加回路のオープン不良／ショート不良により駆動トランジスタのゲート端子に正確な信号電圧が供給されない状態である発光画素の発光動作を、発光画素列の発光輝度が時間平均された発光輝度で発光することが可能となる。つまり、発光画素の滅点化が回避され、あらゆる表示画像において高い表示品質を確保することが可能となる。
【０１０９】
なお、ステップＳ２０での固定抵抗体２５への変成、ステップＳ３０でのゲート配線と付加回路２６との接続配線の切断を、全て同じレーザー加工装置で実行することにより、本実施の形態における画像表示装置の修正工程を簡略化することが可能となる。
【０１１０】
また、ステップＳ３０でのゲート配線と付加回路２６との接続配線の切断工程は無くてもよい場合がある。例えば、付加回路２６とゲート配線との電気接続が駆動回路形成時に既に遮断状態である場合、または、選択トランジスタ２１の動作異常であって保持容量素子２３を含む付加回路は正常動作している場合などが挙げられる。これらの場合には、選択トランジスタ２１のチャネル層を固定抵抗体に変成することのみで、発光画素１１Ｐの常時輝点化及び常時滅点化を回避することが可能となる。
【０１１１】
また、ステップＳ２０での固定抵抗体２５への変成工程と、ステップＳ３０でのゲート配線と付加回路２６との接続配線の切断工程とは、この順で実行しなくてもよい。
【０１１２】
以上、本発明の画像表示装置及びその修正方法について、実施の形態に基づいて説明してきたが、本発明に係る画像表示装置及びその修正方法は、上記実施の形態に限定されるものではない。本実施の形態に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る画像表示装置を内蔵した各種機器も本発明に含まれる。
【０１１３】
例えば、本発明に係る画像表示装置は、図７に記載されたような薄型フラットＴＶに内蔵される。これにより、異常発光画素の輝点または滅点状態が回避され、あらゆる表示画像において高い表示品質が確保された薄型フラットＴＶが実現される。
【０１１４】
なお、上述した実施の形態では、選択トランジスタを固定抵抗体に変成して、発光画素の常時輝点化および常時滅点化を回避しているが、例えば、付加回路の有するスイッチングトランジスタを固定抵抗体に変成することにより、同様の効果が得られる場合がある。例えば、常時オープン状態であった付加回路のスイッチングトランジスタを固定抵抗体に変成して常時導通状態とすることにより、信号電圧に対応した付加回路からの電圧が駆動トランジスタのゲートに印加可能となり、輝点化、滅点化またはこれらに準ずる発光状態を改善することが可能となる。
【産業上の利用可能性】
【０１１５】
本発明の画像表示装置及びその修正方法は、大画面及び高解像度が要望される、薄型テレビ、パーソナルコンピュータ等のディスプレイ及びその修正方法として有用である。
【符号の説明】
【０１１６】
１ 画像表示装置
１０ 表示パネル
１１、１１Ｐ 発光画素
１１Ａ 駆動回路層
１１Ｂ 発光層
１２ 信号線
１３ 走査線
１４ 走査線駆動回路
１５ 信号線駆動回路
２０ 制御回路
２１ 選択トランジスタ
２２ 駆動トランジスタ
２３ 保持容量素子
２４ 有機ＥＬ素子
２５ 固定抵抗体
１００ 基板
１０３ 陽極
１０４ 正孔注入層
１０５ 正孔輸送層
１０６ 有機発光層
１０７ バンク層
１０８ 電子注入層
１０９ 透明陰極
１１０ 透明封止膜
２０１ ゲート絶縁膜
２０２ 層間絶縁膜
２０３ 平坦化膜
２１１、２２１ ドレイン
２１２、２２２ ソース
２１３、２２３ ドレイン電極
２１４、２２４ ソース電極
２１５、２２５ ゲート電極
２２６ 半導体層
【技術分野】
【０００１】
本発明は、画像表示装置及びその修正方法に関し、特に画素ごとに駆動回路を有する画像表示装置及びその修正方法に関する。
【背景技術】
【０００２】
電流駆動型の発光素子を用いた画像表示装置として、有機エレクトロルミネッセンス素子（以下、有機ＥＬ素子と記す。）を用いた有機ＥＬディスプレイが知られている。この有機ＥＬディスプレイは、視野角特性が良好で、消費電力が少ないという利点を有するため、次世代のＦＰＤ（Ｆｌａｔ Ｐａｎａｌ Ｄｉｓｐｌａｙ）候補として注目されている。
【０００３】
通常、画素を構成する有機ＥＬ素子はマトリクス状に配置される。例えば、アクティブマトリクス型の有機ＥＬディスプレイでは、複数の走査線と複数のデータ線との交点に薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）が設けられ、このＴＦＴに保持容量素子（コンデンサ）、駆動トランジスタのゲート、及び補償回路などが接続されている。そして、選択した走査線を通じてこのＴＦＴをオンさせ、データ線からのデータ信号等を駆動トランジスタ、保持容量素子及び補償回路に入力し、その駆動トランジスタ及び保持容量素子及び補償回路によって有機ＥＬ素子の発光輝度及び発光タイミングを制御する。この画素駆動回路の構成により、アクティブマトリクス型の有機ＥＬディスプレイでは、次の走査（選択）まで有機ＥＬ素子を発光させることが可能であるため、デューティ比が上がってもディスプレイの輝度減少を招くようなことはない。
【０００４】
しかしながら、従来の有機ＥＬパネルでは、画素駆動回路を構成する素子および配線のうち何れか１つでも異常があると、駆動トランジスタのゲートには正確な信号電圧が供給されない場合がある。これにより、駆動トランジスタが異常な電流値を流し続ける（輝点）あるいは電流を流さない（滅点）という不具合が発生する。これは、複雑な画素駆動回路構成を必要とするアクティブマトリクス型の有機ＥＬディスプレイに特有の問題である。また、画素駆動回路構成が複雑になるほど、また、発光画素数が増加するほど、薄膜積層構造の微細化が必要とされるので、画素駆動回路素子や配線の短絡や開放といった電気的な不具合が発生する。
【０００５】
これを改善するために、輝点より滅点の方が目立たないという観点から、製造時に画素駆動回路の一部をレーザー加工などにより切断し、駆動素子を駆動させないことにより輝点化を滅点化するという手法をとることが一般的である。
【０００６】
特許文献１では、画素駆動回路素子や配線の形成時に、不具合が生じた発光画素を修正する方法が提案されている。回路素子の短絡等により常に発光状態となり輝点化された不良発光画素を修正するために、全ての発光画素領域に、他の導電部及び配線から離間して電気接続された非重畳部が設けられている。不良発光画素については、この非重畳部にレーザーを照射することにより、当該非重畳部を切断する。これにより、不良画素は、電気信号の伝達が遮断され、しかも、レーザー照射によるダメージを受けることなく滅点化される。
【０００７】
これにより、輝点化していた不良画素による表示品質の低下を防止できるとしている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００８−２０３６３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献１に記載された画像表示装置の修正方法に代表されるように、輝点化していた不良画素を滅点化する方法では、修正後に滅点画素が残る。この場合、明るい表示画像に対しては、その中に滅点画素が存在するので表示品質が改善されず、むしろ滅点化の修正により表示品質が低下してしまう。
【００１０】
本発明は、上記の課題に鑑みてなされたものであり、あらゆる表示画像においても高い表示品質を確保することが可能な画像表示装置及びその修正方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記の課題を解決するために、本発明の画像表示装置は、マトリクス状に配置された複数の発光画素と、発光画素列ごとに対応して配置された複数の信号線とを備えた画像表示装置であって、前記複数の発光画素のそれぞれは、前記信号線から発光画素の発光を決定する信号電圧がゲートに印加されることにより、前記信号電圧に応じたドレイン電流を発生する駆動トランジスタと、前記信号線と前記駆動トランジスタのゲート端子との間に挿入された選択トランジスタと、前記ドレイン電流が流れることにより発光する発光素子とを備え、前記複数の発光画素のうち少なくとも一の発光画素において、前記選択トランジスタのソース−ドレイン間は固定抵抗体に変成されており、前記信号線と前記駆動トランジスタのゲート端子とは前記固定抵抗体を介して常時導通していることを特徴とする。
【００１２】
この構成によれば、例えば、駆動回路形成時に選択トランジスタの不具合により動作異常と判断された発光画素、または駆動トランジスタのゲート配線に接続された付加回路のオープン不良により動作異常と判断された発光画素において、当該選択トランジスタのソース−ドレイン間が固定抵抗体に変成されている。従って、上記動作異常であった発光画素には、当該発光画素に接続された信号線から、当該発光画素の属する発光画素列に供給される複数の発光画素の信号電圧が順次リアルタイムで印加される。この場合、上記動作異常であった発光画素は、１フレーム期間において、上記発光画素列の各発光輝度が時間平均された発光輝度で発光しているように見える。よって、駆動回路の形成時に選択トランジスタや付加回路に不具合が発生していることにより駆動トランジスタのゲート端子に信号電圧が供給されない状態である発光画素の発光動作を、発光画素列の発光輝度が時間平均された発光輝度で発光することが可能となる。つまり、発光画素の滅点化が回避され、あらゆる表示画像において高い表示品質を確保することが可能となる。
【００１３】
また、前記固定抵抗体は、前記一の発光画素の有する前記選択トランジスタのソース−ドレイン間に形成された半導体からなるチャネル層に、レーザーが照射されることにより変成されていてもよい。
【００１４】
半導体からなるチャネル層に所定条件のレーザーを照射することにより、他の回路素子にダメージを与えることなく、チャネル層は局所的に加熱される。この加熱により、チャネル層を構成する半導体のキャリア濃度や結晶構造を変化させることが可能となる。これにより、チャネル層の半導体は抵抗値が低下し固定抵抗体へと変成することが可能となる。
【００１５】
また、前記複数の発光画素のそれぞれは、さらに、前記信号線からの前記信号電圧に対応した電圧を保持することが可能な付加回路を備え、前記一の発光画素において、前記駆動トランジスタのゲート端子と前記選択トランジスタのソース及びドレインの一方とを電気接続するゲート配線と、前記付加回路との電気接続が遮断されていてもよい。
【００１６】
これにより、例えば、付加回路の不具合により動作異常と判断された発光画素において、当該選択トランジスタのソース−ドレイン間が固定抵抗体に変成されており、しかも付加回路とゲート配線との電気接続は遮断されている。従って、上記動作異常であった発光画素には、当該発光画素に接続された信号線から、当該発光画素の属する発光画素列に供給される複数の発光画素の信号電圧が順次リアルタイムで印加される。しかも駆動トランジスタのゲート端子には付加回路からの異常保持電圧が印加されない。よって、駆動回路の形成時に付加回路に不具合が発生していることにより駆動トランジスタのゲート端子に異常信号電圧が供給される状態である発光画素の発光動作を、発光画素列の発光輝度が時間平均された発光輝度で発光することが可能となる。
【００１７】
また、前記一の発光画素において、前記ゲート配線と前記付加回路との接続部にレーザーが照射されることにより前記電気接続が遮断されていてもよい。
【００１８】
これにより、他の回路素子にダメージを与えることなく、高精度な接続部の切断が可能となる。また、レーザー照射を用いることにより、発光画素ごとに切断工程を実現することができ修正工程の簡略化を図ることができる。
【００１９】
また、本発明は、このような特徴的な手段を備える画像表示装置として実現することができるだけでなく、上述した画像表示装置の製造段階または完成後において、画像表示装置を修正する方法として実現することができる。
【００２０】
具体的には、本発明の半導体装置の修正方法は、発光を決定する信号電圧が信号線からゲート端子に印加されることにより前記信号電圧に応じたドレイン電流に変換する駆動トランジスタ及び前記信号線と前記駆動トランジスタのゲート端子との間に挿入された選択トランジスタを有する駆動回路層と、前記ドレイン電流が流れることにより発光する発光素子を有する発光層とを備えた複数の発光画素がマトリクス状に配置された画像表示装置の修正方法であって、前記駆動回路層の形成時に、前記発光画素の有する前記駆動トランジスタのゲート端子に、前記発光画素に対応した前記信号電圧が正常に印加されるかを、全発光画素について検査する検査ステップと、前記検査ステップで前記発光画素に対応した前記信号電圧が正常に印加されていないと判断された一の発光画素の前記選択トランジスタのソース−ドレイン間を固定抵抗体に変成する変成ステップを含むことを特徴とする。
【００２１】
この方法によれば、例えば、駆動回路形成時に選択トランジスタの不具合により動作異常と判断された発光画素、または駆動トランジスタのゲート配線に接続された付加回路のオープン不良により動作異常と判断された発光画素において、当該選択トランジスタのソース−ドレイン間が固定抵抗体となる。従って、上記動作異常であった発光画素には、当該発光画素に接続された信号線から、当該発光画素の属する発光画素列に供給される複数の発光画素の信号電圧が順次リアルタイムで印加される。この場合、上記動作異常であった発光画素は、１フレーム期間において、上記発光画素列の各発光輝度が時間平均された発光輝度で発光しているように見える。よって、例えば、駆動回路の形成時に選択トランジスタに不具合が発生していることにより、または、付加回路のオープン不良により駆動トランジスタのゲート端子に信号電圧が供給されない状態である発光画素の発光動作を、発光画素列の発光輝度が時間平均された発光輝度で発光することが可能となる。つまり、発光画素の滅点化が回避され、あらゆる表示画像において高い表示品質を確保することが可能となる。
【発明の効果】
【００２２】
本発明の画像表示装置及びその修正方法によれば、駆動回路の形成時には動作異常であった発光画素の有する選択トランジスタのソース−ドレイン間が固定抵抗体に変成されている。よって、上記動作異常であった発光画素は、常時輝点化または常時滅点化状態が回避され、当該発光画素が接続された信号線から供給される複数の信号電圧による平均的な発光状態となり、あらゆる表示画像において高い表示品質を確保することが可能となる。
【図面の簡単な説明】
【００２３】
【図１】（ａ）は、本発明の実施の形態に係る画像表示装置の構成を示すブロック図である。（ｂ）は、本発明の実施の形態に係る発光画素の主要な回路構成図である。
【図２】（ａ）は、本発明の実施の形態に係る、選択トランジスタが固定抵抗体に変成された発光画素の回路構成図である。（ｂ）は、本発明の実施の形態に係る、選択トランジスタが固定抵抗体に変成された発光画素の断面図の一例である。
【図３】正常動作する発光画素の１フレーム期間における発光動作を説明する動作タイミングチャートである。
【図４】選択トランジスタが固定抵抗体に変成された発光画素の１フレーム期間における発光動作を説明する動作タイミングチャートである。
【図５】（ａ）は、本発明の実施の形態に係る画像表示装置の修正方法を説明する駆動回路層形成時の画素上面図である。（ｂ）は、本発明の実施の形態に係る画像表示装置の修正方法を説明する駆動回路層形成時の構造断面図である。
【図６】本発明の画像表示装置の修正方法を示す動作フローチャートである。
【図７】本発明の画像表示装置を内蔵した薄型フラットＴＶの外観図である。
【発明を実施するための形態】
【００２４】
以下、本発明の実施の形態について図面を参照しながら説明する。なお、以下の実施の形態および各図面において、同じ構成要素には同じ符号を付し説明する。また、以下では、上面発光方式の陽極（アノード）を下面に、また、陰極（カソード）を上面とする有機ＥＬ素子からなる画像表示装置を例に説明するが、これに限られない。
【００２５】
（実施の形態）
本実施の形態における画像表示装置は、複数の発光画素がマトリクス状に配置され、当該複数の発光画素のそれぞれは、信号線からの信号電圧に応じたドレイン電流を発生する駆動トランジスタと、当該信号線と駆動トランジスタのゲート端子との間に挿入された選択トランジスタと、上記ドレイン電流が流れることにより発光する発光素子とを備え、当該複数の発光画素のうち少なくとも一の発光画素は、選択トランジスタのソース−ドレイン間が固定抵抗体である。これにより、駆動回路の形成時に正常動作しない発光画素の発光動作を、発光画素列の発光輝度が時間平均された発光輝度で発光することが可能となる。つまり、発光画素の滅点化が回避され、あらゆる表示画像において高い表示品質を確保することが可能となる。
【００２６】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００２７】
図１（ａ）は、本発明の実施の形態に係る画像表示装置の構成を示すブロック図である。同図における画像表示装置１は、表示パネル１０と、制御回路２０とを備える。表示パネル１０は、複数の発光画素１１と、発光画素列ごとに配置された複数の信号線１２と、発光画素行ごとに配置された複数の走査線１３と、走査線駆動回路１４と、信号線駆動回路１５とを備える。
【００２８】
発光画素１１は、表示パネル１０上に、マトリクス状に配置されている。
【００２９】
走査線駆動回路１４は、各走査線１３へ走査信号を出力することにより、発光画素の有する回路素子を駆動する。
【００３０】
信号線駆動回路１５は、信号線１２へ信号電圧及び基準電圧を出力することにより、輝度信号に対応した発光画素の発光を実現する。
【００３１】
制御回路２０は、走査線駆動回路１４から出力される走査信号の出力タイミングを制御する。また、制御回路２０は、信号線駆動回路１５から出力される信号電圧を出力するタイミングを制御する。
【００３２】
図１（ｂ）は、本発明の実施の形態に係る発光画素の主要な回路構成図である。同図に記載された発光画素１１は、正常動作が可能な発光画素であり、駆動回路層１１Ａ及び発光層１１Ｂで構成されている。駆動回路層１１Ａは、選択トランジスタ２１と、駆動トランジスタ２２と、保持容量素子２３とを備える。そして、選択トランジスタ２１のドレイン電極は信号線１２に、選択トランジスタ２１のゲート電極は走査線１３に、さらに、選択トランジスタ２１のソース電極は、保持容量素子２３及び駆動トランジスタ２２のゲート電極に接続されている。また、駆動トランジスタ２２のドレイン電極は電源Ｖｄｄに接続され、ソース電極は発光層１１Ｂのアノードに接続されている。
【００３３】
この構成において、走査線１３に走査信号が入力され、選択トランジスタ２１をオン状態にすると、信号線１２を介して供給された信号電圧が保持容量素子２３に書き込まれる。そして、保持容量素子２３に書き込まれた保持電圧は、１フレーム期間を通じて保持され、この保持電圧により、駆動トランジスタ２２のコンダクタンスがアナログ的に変化し、発光階調に対応した駆動電流が発光層１１Ｂのアノードに供給される。さらに、発光層１１Ｂのアノードに供給された駆動電流は、発光層１１Ｂの有機ＥＬ素子２４及びカソードへと流れる。これにより、発光層１１Ｂの有機ＥＬ素子２４が発光し画像として表示される。
【００３４】
なお、駆動回路層１１Ａは、上述した回路構成に限定されない。つまり、選択トランジスタ２１、駆動トランジスタ２２及び保持容量素子２３は、輝度信号の電圧値に応じた駆動電流を発光層１１Ｂに流すために必要な回路構成要素であるが、上述した形態に限定されない。また、上述した回路構成要素に、別の回路構成要素が付加される場合も、本発明に係る駆動回路層１１Ａに含まれる。例えば、駆動トランジスタ２２のゲート配線に接続された保持容量素子２３は付加回路として機能するが、付加回路は、駆動トランジスタ２２の閾値電圧を補正することを目的とした選択トランジスタ及びそれを制御する制御線などを備えていてもよい。
【００３５】
図２（ａ）は、本発明の実施の形態に係る、選択トランジスタが固定抵抗体に変成された発光画素の回路構成図である。同図に記載された画像表示装置１は、発光画素１１Ｐを備える。発光画素１１Ｐは、駆動回路層１１Ａの形成時において、駆動回路層１１Ａを構成する駆動トランジスタ２２を除く回路素子または配線の不具合により動作異常と判断された発光画素である。この動作異常の原因としては、保持容量素子２３のオープン・ショート不良、選択トランジスタ２１のオープン不良などが挙げられる。
【００３６】
これに対し、発光層１１Ｂの形成前には、発光画素１１Ｐの駆動トランジスタ２２のゲート配線と保持容量素子２３との電気接続が遮断され、選択トランジスタ２１が固定抵抗体２５に変成されている。
【００３７】
図２（ｂ）は、本発明の実施の形態に係る、選択トランジスタが固定抵抗体に変成された発光画素の断面図の一例である。同図に記載された発光画素１１Ｐは、基板１００と、駆動回路層１１Ａと、発光層１１Ｂと、透明封止膜１１０とを備える。
【００３８】
基板１００は、例えば、ガラス基板である。また、基板１００は、樹脂からなるフレキシブル基板を用いることも可能である。基板１００は、駆動回路層１１Ａとともに、薄膜トランジスタ（ＴＦＴ）基板を構成する。なお、図２に記載されたようなトップエミッション構造の場合には、基板１００は透明である必要はないので、非透明の基板、例えば、シリコン基板を用いることもできる。
【００３９】
発光画素１１Ｐの有する駆動回路層１１Ａは、基板１００の上に形成された図示されていない信号線１２と、駆動トランジスタ２２と、図示されていない保持容量素子２３と、固定抵抗体２５と、ゲート絶縁膜２０１と、層間絶縁膜２０２と、平坦化膜２０３と、ドレイン２１１と、ソース２１２と、ドレイン電極２１３と、ソース電極２１４と、ゲート電極２１５とを備える。
【００４０】
信号線１２は、ドレイン電極２１３と接続されている。正常動作する発光画素１１では、信号線が選択トランジスタ２１のドレイン電極２１３と接続されていることにより、当該発光画素に対応した信号電圧が駆動トランジスタのゲート端子に印加され、有機ＥＬ素子は正常発光タイミング及び正常発光輝度にて発光する。
【００４１】
これに対し、発光画素１１Ｐは、駆動回路の形成時に駆動トランジスタ以外の回路素子または配線に不具合が発生していることにより駆動トランジスタのゲート端子には正常な信号電圧が供給されない状態である。
【００４２】
ドレイン２１１、ソース２１２、ドレイン電極２１３、ソース電極２１４及びゲート電極２１５は、正常動作する発光画素１１においては、選択トランジスタ２１の構成要素である。
【００４３】
これに対し、発光画素１１Ｐでは、ドレイン２１１とソース２１２との間には、チャネル層ではなく固定抵抗体２５が形成されているので、信号線１２と駆動トランジスタ２２のゲート端子との間には、選択トランジスタ２１ではなく、固定抵抗体２５が直列に挿入されている。
【００４４】
固定抵抗体２５は、ゲート絶縁膜２０１の上に形成され、選択トランジスタ２１のチャネル層が変成されたものであり、例えば、リン（Ｐ）が拡散した非晶質シリコンまたは、リン（Ｐ）が拡散した微結晶シリコンであり、膜厚は５０ｎｍである。選択トランジスタ２１のチャネル層は、例えば、ノンドープの非晶質シリコンであり、これを固定抵抗体に変成する方法については、後述する画像表示装置の修正方法にて説明する。
【００４５】
ドレイン２１１及びソース２１２は、ゲート絶縁膜２０１の上に形成され、例えば、リン（Ｐ）をドープした非晶質シリコンであり、膜厚は１５０ｎｍである。
【００４６】
ドレイン電極２１３及びソース電極２１４は、それぞれ、ドレイン２１１及びソース２１２の上に形成され、例えば、モリブデン（Ｍｏ）とタングステン（Ｗ）との合金／アルミニウム（Ａｌ）／モリブデン（Ｍｏ）とタングステン（Ｗ）との合金の３層構造であり、膜厚は１００ｎｍである。
【００４７】
ゲート電極２１５は、基板１００の上に形成され、例えば、モリブデン（Ｍｏ）とタングステン（Ｗ）との合金からなり、膜厚は１００ｎｍである。
【００４８】
ゲート絶縁膜２０１は、ゲート電極２１５形成後、基板１００の上に形成され、例えば、ＳｉＮ、ＳｉＯＮまたはＳｉＯ2からなり、膜厚は１５０ｎｍである。
【００４９】
ゲート配線は、図２（ｂ）において図示していないが、ソース電極２１４と駆動トランジスタのゲート端子とが接続されるよう、層間絶縁膜２０２の内部及びその表面上に形成されている。
【００５０】
また、保持容量素子２３は、図２（ｂ）において図示していないが、駆動回路層１１Ａにおいて積層方向に対向する２つの電極層で挟まれた平行平板型の容量素子であり、保持電圧を駆動トランジスタ２２のゲート端子に印加することが可能な付加回路として機能する。正常動作する発光画素１１では、上記電極層のうち一方は、駆動回路層１１Ａ内においてゲート配線に接続されている。また、上記電極層のうち他方は電源Ｖｄｄに接続されている。電極層の材料としては、例えば、モリブデン（Ｍｏ）とタングステン（Ｗ）との合金、または、ＭｏとＷとの合金／アルミニウム（Ａｌ）／ＭｏとＷとの合金の積層構造であり、膜厚は、例えば、１５０ｎｍである。
【００５１】
これに対し、発光画素１１Ｐでは保持容量素子２３が２つの電極間でショートしている場合が想定される。この場合には、保持容量素子２３とゲート配線とが接続されたままの状態では、電源Ｖｄｄの電圧が常時駆動トランジスタ２２のゲート端子に印加されるため、発光画素１１Ｐは常時輝点状態となってしまう。
【００５２】
この状態を回避するため、発光画素１１Ｐでは、選択トランジスタ２１のチャネル層を固定抵抗体に変成するだけでなく、保持容量素子２３とゲート配線との電気接続を遮断するため、当該電気接続のための配線が切断されている。
【００５３】
なお、発光画素１１Ｐのゲート配線と保持容量素子２３との接続配線は、断線していなくてもよい場合がある。例えば、保持容量素子２３とゲート配線との電気接続が駆動回路形成時に遮断されている場合、または、選択トランジスタ２１の動作異常であって保持容量素子２３を含む付加回路は正常動作している場合などが挙げられる。これらの場合には、選択トランジスタ２１のチャネル層を固定抵抗体に変成することのみで、発光画素１１Ｐの常時輝点化及び常時滅点化を回避することが可能となる。
【００５４】
駆動トランジスタ２２は、基板１００の上に形成されたＴＦＴである。駆動トランジスタ２２は、ゲート絶縁膜２０１、ドレイン２２１、ソース２２２、ドレイン電極２２３、ソース電極２２４、ゲート電極２２５、ドレイン２２１及びソース２２２に接触して形成された半導体層２２６から構成される。上述した各構成要素の材料および膜厚については、選択トランジスタ２１の構成要素とほぼ同様である。
【００５５】
基板１００の上には、駆動トランジスタ２２の形成後、層間絶縁膜２０２及び平坦化膜２０３が形成されている。
【００５６】
層間絶縁膜２０２は、固定抵抗体２５、ドレイン電極２１３、ソース電極２１４、駆動トランジスタ２２及び保持容量素子２３を覆うように形成されており、これにより、上記回路素子と、信号線１２及びゲート配線などの回路配線とが離間して配置されることが可能となる。
【００５７】
平坦化膜２０３は、その表面が平坦化されており、これにより、駆動回路層１１Ａの上に積層される多層膜からなる発光層１１Ｂの形成を可能にする。
【００５８】
なお、層間絶縁膜２０２と平坦化膜２０３との間には、保護膜が形成されていてもよい。保護膜は、駆動回路層１１Ａ内に形成された回路素子及び回路配線が外部の環境変化を受けて劣化してしまうことを防止する機能を有し、上記回路素子と、信号線１２及びゲート配線などの回路配線とを覆うように形成される。
【００５９】
層間絶縁膜２０２、保護膜及び平坦化膜２０３の材料としては、例えば、シリコン酸化膜（ＳｉＯｘ）やシリコン窒化膜（ＳｉＮ）であり、例えば、ＣＶＤ法やスパッタリング法などにより形成される。また、形成された膜を、例えば、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法などにより平坦化することにより、平坦化膜２０３が形成される。
【００６０】
なお、層間絶縁膜２０２及び保護膜は、必ずしも表面を平坦化する必要はない。層間絶縁膜２０２及び保護膜の平坦度は、それぞれの表面上を回路配線が連続して形成できる程度に平坦であればよい。
【００６１】
発光層１１Ｂは、陽極１０３と、正孔注入層１０４と、正孔輸送層１０５と、有機発光層１０６と、バンク層１０７と、電子注入層１０８と、透明陰極１０９とを備える。
【００６２】
図２（ｂ）に記載された発光画素１１Ｐは、トップエミッション構造を有している。つまり、発光層１１Ｂに電圧を印加すると、有機発光層１０６で光が生じ、透明陰極１０９及び透明封止膜１１０を通じて光が上方に出射する。また、有機発光層１０６で生じた光のうち下方に向かったものは、陽極１０３で反射され、透明陰極１０９及び透明封止膜１１０を通じて光が上方に出射する。
【００６３】
陽極１０３は、駆動回路層１１Ａの平坦化膜２０３の表面上に積層され、透明陰極１０９に対して正の電圧を発光層１１Ｂに印加する電極である。陽極１０３と駆動トランジスタ２２のソース電極２２４とは駆動回路層１１Ａ内に形成されたビアＡPで接続されている。陽極１０３を構成する陽極材料としては、例えば、反射率の高い金属であるＡｌ、Ａｇ、またはそれらの合金が好ましい。また、陽極１０３の厚さは、例えば、１００〜３００ｎｍである。
【００６４】
正孔注入層１０４は、陽極１０３の表面上に形成され、正孔を安定的に、又は正孔の生成を補助して、有機発光層１０６へ正孔を注入する機能を有する。これにより、発光層１１Ｂの駆動電圧が低電圧化され、正孔注入の安定化により素子が長寿命化される。正孔注入層１０４の材料としては、例えばＰＥＤＯＴ（ポリエチレンジオキシチオフェン）などを用いることができる。また、正孔注入層１０４には、正孔注入性の他に、光透過性が要求される。正孔注入層１０４の膜厚が大きくなるほど、正孔注入層１０４の反射率は低下するので、正孔注入層１０４の膜厚は、例えば、１０ｎｍ〜１００ｎｍ程度にすることが好ましい。
【００６５】
正孔輸送層１０５は、正孔注入層１０４の表面上に形成され、正孔注入層１０４から注入された正孔を有機発光層１０６内へ効率良く輸送し、有機発光層１０６と正孔注入層１０４との界面での励起子の失活防止をし、さらには電子をブロックする機能を有する。正孔輸送層１０５としては、例えば、生じた正孔を分子間の電荷移動反応により伝達する性質を有する有機高分子材料であり、例えば、トリフェルアミン、ポリアニリンなどが挙げられる。また、正孔輸送層１０５の厚さは、例えば、５〜５０ｎｍ程度である。
【００６６】
なお、正孔輸送層１０５は、その隣接層である正孔注入層１０４や有機発光層１０６の材料により、省略される場合がある。
【００６７】
有機発光層１０６は、正孔輸送層１０５の表面上に形成され、正孔と電子が注入され再結合されることにより励起状態が生成され発光する機能を有する。
【００６８】
有機発光層１０６としては、インクジェットやスピンコートのような湿式成膜法で成膜できる発光性の有機材料を用いることが好ましい。これにより、大画面の基板に対して、簡易で均一な成膜が可能となる。この材料としては、特に限定されるものではないが、高分子有機材料が好ましい。高分子有機材料の特徴としては、デバイス構造が簡単であること、膜の信頼性に優れ、低電圧駆動のデバイスであることも挙げることができる。
【００６９】
芳香環または縮合環のような共役系を持った高分子あるいはπ共役系高分子は蛍光性を有することから、有機発光層１０６を構成する高分子有機材料として用いることができる。有機発光層１０６を構成する高分子発光材料としては、例えば、ポリフェニレンビニレン（ＰＰＶ）またはその誘導体（ＰＰＶ誘導体）、ポリフルオレン（ＰＦＯ）またはその誘導体（ＰＦＯ誘導体）、ポリスピロフルオレン誘導体などを挙げることができる。また、ポリチオフェンまたはその誘導体を用いることも可能である。
【００７０】
バンク層１０７は、正孔注入層１０４の表面上に形成され、湿式成膜法を用いて形成される正孔輸送層１０５及び有機発光層１０６を所定の領域に形成するバンクとしての機能を有する。バンク層１０７に用いられる材料は、無機物質および有機物質のいずれであってもよいが、有機物質の方が、一般的に、撥水性が高いので、より好ましく用いることができる。このような材料の例としては、ポリイミド、ポリアクリルなどの樹脂が挙げられる。バンク層１０７のパターニングの方法としては、特に限定されるものではないが、感光性の材料を用いたフォトリソグラフィ法を適用することが好ましい。バンク層１０７の厚さは、例えば、１００〜３０００ｎｍ程度である。
【００７１】
電子注入層１０８は、有機発光層１０６の上に形成され、有機発光層１０６への電子注入の障壁を低減し発光層１１Ｂの駆動電圧を低電圧化すること、励起子失活を抑制する機能を有する。これにより、電子注入を安定化し素子を長寿命化すること、透明陰極１０９との密着を強化し発光面の均一性を向上させ素子欠陥を減少させることが可能となる。電子注入層１０８は、特に限定されるものではないが、好ましくはバリウム、アルミニウム、フタロシアニン、フッ化リチウム、さらに、バリウム−アルミニウム積層体などからなる。電子注入層１０８の厚さは、例えば、２〜５０ｎｍ程度である。
【００７２】
透明陰極１０９は、電子注入層１０８の表面上に積層され、陽極１０３に対して負の電圧を発光層１１Ｂに印加し、電子を素子内（特に有機発光層１０６）に注入する機能を有する。透明陰極１０９としては、特に限定されるものではないが、透過率の高い物質および構造を用いることが好ましい。これにより、発光効率が高いトップエミッション有機ＥＬ素子を実現することができる。透明陰極１０９の構成としては、特に限定されるものではないが、金属酸化物層が用いられる。この金属酸化物層としては、特に限定されるものではないが、インジウム錫酸化物（以下、ＩＴＯと記す）、あるいはインジウム亜鉛酸化物（以下、ＩＺＯと記す）からなる層が用いられる。また、透明陰極１０９の厚さは、例えば、５〜２００ｎｍ程度である。
【００７３】
透明封止膜１１０は、透明陰極１０９の表面上に形成され、水分から素子を保護する機能を有する。また、透明封止膜１１０は、透明であることが要求される。透明封止膜１１０は、例えば、ＳｉＮ、ＳｉＯＮ、または有機膜からなる。また、透明封止膜１１０の厚さは、例えば、２０〜５０００ｎｍ程度である。
【００７４】
以上説明した発光画素１１Ｐの構造によれば、駆動回路形成時には、選択トランジスタ２１または付加回路に不具合が発生していることにより駆動トランジスタ２２のゲート電極２２５に正確な信号電圧が供給されない。しかし、選択トランジスタ２１のチャネル層が固定抵抗体に変成されたことにより、発光画素１１Ｐの駆動トランジスタ２２のゲートには、上記信号線１２から当該発光画素列の有する複数の発光画素に対応した信号電圧が順次印加される。この場合、発光画素１１Ｐは、１フレーム期間において、上記信号線１２の出力する複数の信号電圧の各発光輝度が時間平均された発光輝度で発光しているように見える。よって、発光画素１１Ｐは、上記発光画素列の発光輝度が時間平均された発光輝度で発光することが可能となる。つまり、発光画素１１Ｐの滅点化及び輝点化が回避され、あらゆる表示画像において高い表示品質を確保することが可能となる。
【００７５】
次に、本実施の形態に記載された画像表示装置１の発光動作について説明する。
【００７６】
図３は、正常動作する発光画素の１フレーム期間における発光動作を説明する動作タイミングチャートである。同図において、横軸は時間の経過を表している。また縦方向には、上から順に、（ｎ−１）行の走査線１３、ｎ行の走査線１３、（ｎ＋１）行の走査線１３、ｍ列の信号線１２、（ｎ−１）行の発光層１１Ｂのアノード、ｎ行の発光層１１Ｂのアノード、及び（ｎ＋１）行の発光層１１Ｂのアノードに発生する電圧の波形図が示されている。以下、ｎ行ｍ列に配置された正常な発光画素の発光動作を中心に説明する。
【００７７】
まず、時刻ｔ０において、制御回路２０は、（ｎ−１）行ｍ列の発光画素が発光動作を開始する。制御回路２０は、（ｎ−１）行の走査線１３の電圧レベルをＶｇｏｆｆからＶｇｏｎに変化させ、（ｎ−１）行ｍ列の選択トランジスタ２１をオン状態とする。
【００７８】
ｔ０〜ｔ１の期間、（ｎ−１）行ｍ列の選択トランジスタ２１はオン状態を維持し、この期間に（ｎ−１）行ｍ列の発光画素の保持容量素子２３には、ｍ列の信号線１２に供給されている信号電圧が書き込まれる。上記保持容量素子２３に書き込まれた信号電圧値により、（ｎ−１）行ｍ列の発光画素の駆動トランジスタ２２を流れる電流量が決定し、その電流量に対応する明るさで（ｎ−１）行ｍ列の発光画素の発光層１１Ｂが発光する。このとき、上記発光層１１Ｂのアノードの電位は、Ｖn-1となり、以降１フレーム期間中当該電圧を持続し、発光を継続する。
【００７９】
次に、時刻ｔ１において、制御回路２０は、ｎ行ｍ列の発光画素が発光動作を開始する。制御回路２０は、ｎ行の走査線１３の電圧レベルをＶｇｏｆｆからＶｇｏｎに変化させ、ｎ行ｍ列の選択トランジスタ２１をオン状態とする。
【００８０】
ｔ１〜ｔ２の期間、ｎ行ｍ列の選択トランジスタ２１はオン状態を維持し、この期間にｎ行ｍ列の発光画素の保持容量素子２３には、ｍ列の信号線１２に供給されている信号電圧が書き込まれる。上記保持容量素子２３に書き込まれた信号電圧値により、ｎ行ｍ列の発光画素の駆動トランジスタ２２を流れる電流量が決定し、その電流量に対応する明るさでｎ行ｍ列の発光画素の発光層１１Ｂが発光する。このとき、上記発光層１１Ｂのアノードの電位は、Ｖnとなり、以降１フレーム期間中当該電圧を持続し、発光を継続する。
【００８１】
次に、時刻ｔ２において、制御回路２０は、（ｎ＋１）行ｍ列の発光画素が発光動作を開始する。制御回路２０は、（ｎ＋１）行の走査線１３の電圧レベルをＶｇｏｆｆからＶｇｏｎに変化させ、（ｎ＋１）行ｍ列の選択トランジスタ２１をオン状態とする。
【００８２】
ｔ２〜ｔ３の期間、（ｎ＋１）行ｍ列の選択トランジスタ２１はオン状態を維持し、この期間に（ｎ＋１）行ｍ列の発光画素の保持容量素子２３には、ｍ列の信号線１２に供給されている信号電圧が書き込まれる。上記保持容量素子２３に書き込まれた信号電圧値により、（ｎ＋１）行ｍ列の発光画素の駆動トランジスタ２２を流れる電流量が決定し、その電流量に対応する明るさで（ｎ＋１）行ｍ列の発光画素の発光層１１Ｂが発光する。このとき、上記発光層１１Ｂのアノードの電位は、Ｖn+1となり、以降１フレーム期間中当該電圧を持続し、発光を継続する。
【００８３】
次に、ｔ４〜ｔ７の期間において、ｔ０〜ｔ３の期間の発光動作が繰り返される。ｔ０〜ｔ４の期間は、画像表示装置１の全発光画素の発光強度が書き換えられる１フレーム期間に相当し、以降、ｔ０〜ｔ４の期間の発光動作が繰り返される。
【００８４】
なお、上述した発光動作において、各発光画素の有する保持容量素子２３により、各発光画素は１フレーム期間中、発光動作を継続している例を示したが、本発明の画像表示装置の発光動作はこれに限られない。例えば、電源Ｖｄｄの電圧レベルを制御したり、電源Ｖｄｄと駆動トランジスタ２２との間に別途選択トランジスタを配置するなどにより、発光期間の前後に非発光期間が設けられていてもよい。
【００８５】
また、駆動トランジスタ２２の閾値電圧を補正する期間が、１フレーム期間中に設けられていてもよい。
【００８６】
上述した正常発光画素の発光動作に対して、駆動回路層１１Ａ及び発光層１１Ｂの形成時において異常動作し、選択トランジスタが固定抵抗体に変成された発光画素１１Ｐの１フレーム期間における発光動作を以下説明する。
【００８７】
図４は、選択トランジスタが固定抵抗体に変成された発光画素の１フレーム期間における発光動作を説明する動作タイミングチャートである。同図において、横軸は時間の経過を表している。また縦方向には、上から順に、（ｎ−１）行の走査線１３、ｎ行の走査線１３、（ｎ＋１）行の走査線１３、ｍ列の信号線１２、（ｎ−１）行の発光層１１Ｂのアノード、ｎ行の発光層１１Ｂのアノード、及び（ｎ＋１）行の発光層１１Ｂのアノードに発生する電圧の波形図が示されている。ここで、ｎ行ｍ列に配置された発光画素は、駆動回路層１１Ａ及び発光層１１Ｂの形成時において異常動作し、図２に記載されたように選択トランジスタが固定抵抗体に変成された発光画素１１Ｐである。
【００８８】
まず、時刻ｔ０において、制御回路２０は、（ｎ−１）行ｍ列の正常な発光画素が発光動作を開始する。制御回路２０は、（ｎ−１）行の走査線１３の電圧レベルをＶｇｏｆｆからＶｇｏｎに変化させ、（ｎ−１）行ｍ列の選択トランジスタ２１をオン状態とする。
【００８９】
ｔ０〜ｔ１の期間、（ｎ−１）行ｍ列の選択トランジスタ２１はオン状態を維持し、この期間に（ｎ−１）行ｍ列の発光画素の保持容量素子２３には、ｍ列の信号線１２に供給されている信号電圧が書き込まれる。上記保持容量素子２３に書き込まれた信号電圧値により、（ｎ−１）行ｍ列の発光画素の駆動トランジスタ２２を流れる電流量が決定し、その電流量に対応する明るさで（ｎ−１）行ｍ列の発光画素の発光層１１Ｂが発光する。このとき、上記発光層１１Ｂのアノードの電位は、Ｖn-1となり、以降１フレーム期間中当該電圧を持続し、発光を継続する。
【００９０】
次に、時刻ｔ１において、制御回路２０は、ｎ行の走査線１３の電圧レベルをＶｇｏｆｆからＶｇｏｎに変化させる。ここで、発光画素１１Ｐが接続された信号線１２から駆動トランジスタ２２のゲート端子までの信号伝達経路は、固定抵抗体２５を介している状態となっている。従って、発光画素１１Ｐの駆動トランジスタ２２のゲート端子には、ｎ行の走査線１３の電圧レベルの変化に関係なく、発光画素１１Ｐの属する発光画素列の有する複数の発光画素に対応した信号電圧が、順次、固定抵抗体２５を介して印加される。
【００９１】
よって、ｔ１〜ｔ２の期間では、発光画素１１Ｐの駆動トランジスタ２２のゲート端子には、発光画素１１Ｐに印加すべき信号電圧Ｖnが印加されるので、発光画素１１Ｐは、Ｖnに応じた発光輝度で発光する。一方、ｔ０〜ｔ１の期間では、発光画素１１Ｐの駆動トランジスタ２２のゲート端子には、（ｎ−１）行ｍ列の発光画素に印加すべき信号電圧Ｖn-1が印加されるので、発光画素１１Ｐは、Ｖn-1に応じた発光輝度で発光する。また、ｔ２〜ｔ３の期間では、発光画素１１Ｐの駆動トランジスタ２２のゲート端子には、（ｎ＋１）行ｍ列の正常な発光画素に印加すべき信号電圧Ｖn+1が印加されるので、発光画素１１Ｐは、Ｖn+1に応じた発光輝度で発光する。以降、発光画素１１Ｐは、ｍ列に配置された信号線１２の出力した信号電圧をリアルタイムに反映した発光輝度で発光する。ここで、発光画素１１Ｐは、選択トランジスタが固定抵抗体に変成されていない場合には、異常動作により常時輝点状態または常時滅点状態となってしまう。これに対し、本発明の実施の形態に係る画像表示装置１の有する発光画素１１Ｐは、発光画素１１Ｐの属する発光画素列の有する複数の発光画素の信号電圧に順次対応して発光する。この場合、発光画素１１Ｐは、１フレーム期間において、信号線１２が接続された発光画素列の各発光輝度が時間平均された発光輝度で発光しているように見える。よって、選択トランジスタが固定抵抗体に変成されていなければ常時輝点化または常時滅点化していた発光画素１１Ｐの発光動作を、上記発光画素列の発光輝度が時間平均された発光輝度で発光することが可能となる。つまり、発光画素の輝点化及び滅点化が回避され、あらゆる表示画像において高い表示品質を確保することが可能となる。
【００９２】
以下、時刻ｔ２において、制御回路２０は、（ｎ＋１）行ｍ列の発光画素が発光動作を開始する。制御回路２０は、（ｎ＋１）行の走査線１３の電圧レベルをＶｇｏｆｆからＶｇｏｎに変化させ、（ｎ＋１）行ｍ列の選択トランジスタ２１をオン状態とする。
【００９３】
ｔ２〜ｔ３の期間、（ｎ＋１）行ｍ列の選択トランジスタ２１はオン状態を維持し、この期間に（ｎ＋１）行ｍ列の発光画素の保持容量素子２３には、ｍ列の信号線１２に供給されている信号電圧が書き込まれる。上記保持容量素子２３に書き込まれた信号電圧値により、（ｎ＋１）行ｍ列の発光画素の駆動トランジスタ２２を流れる電流量が決定し、その電流量に対応する明るさで（ｎ＋１）行ｍ列の発光画素の発光層１１Ｂが発光する。このとき、上記発光層１１Ｂのアノードの電位は、Ｖn+1となり、以降１フレーム期間中当該電圧を持続し、発光を継続する。
【００９４】
次に、ｔ４〜ｔ７の期間において、ｔ０〜ｔ３の期間の発光動作が繰り返される。ｔ０〜ｔ４の期間は、画像表示装置１の全発光画素の発光強度が書き換えられる１フレーム期間に相当し、以降、ｔ０〜ｔ４の期間の発光動作が繰り返される。
【００９５】
なお、上述した発光動作において、各発光画素の有する保持容量素子２３により、各発光画素は１フレーム期間中、発光動作を継続している例を示したが、本発明の画像表示装置の発光動作はこれに限られない。例えば、電源Ｖｄｄの電圧レベルを制御したり、電源Ｖｄｄと駆動トランジスタ２２との間に別途選択トランジスタを配置するなどにより、発光期間の前後に非発光期間が設けられていてもよい。
【００９６】
また、駆動トランジスタ２２の閾値電圧を補正する期間が、１フレーム期間中に設けられていてもよい。
【００９７】
次に、本実施の形態に記載された画像表示装置１の修正方法について説明する。
【００９８】
図５（ａ）及び図５（ｂ）は、それぞれ、本発明の実施の形態に係る画像表示装置の修正方法を説明する駆動回路層形成時の画素上面図及び構造断面図である。
【００９９】
また、図６は、本発明の画像表示装置の修正方法を示す動作フローチャートである。
【０１００】
まず、本発明の画像表示装置１の製造工程において、駆動回路層１１Ａのうち層間絶縁膜２０２が形成される前の段階において、全ての発光画素について、回路動作を検査する（図６記載のＳ１０）。具体的には、例えば、アレイテスタ（Ａｇｉｌｅｎｔ社：ＨＳ１００）、走査線１３及び信号線１２を用いて各発光画素１１へ順次テスト電圧を出力して保持容量素子２３に当該電圧を書き込む。その後、アレイテスタは、保持容量素子２３に書き込まれた電圧を順次信号線１２を介し読み込む。これにより、読み込んだ電圧が所定の電圧でない発光画素１１Ｐを特定する。これにより、保持容量素子２３のオープン／ショート不良、選択トランジスタ２１のオープン不良などの不具合を有する発光画素１１Ｐの画素特定プロセスが完了する。
【０１０１】
なお、この回路動作の検査工程は、層間絶縁膜２０２が形成される前の段階にて実行されなくてもよく、例えば、層間絶縁膜２０２の形成後や平坦化膜２０３の形成後の段階であってもよい。
【０１０２】
次に、図５（ａ）に示されたように、ステップＳ１０で特定された、回路動作異常と判定された発光画素１１Ｐの有する選択トランジスタにレーザーを照射して抵抗体に変成する（図６記載のＳ２０）。具体的には、図５（ｂ）に記載されたように、発光画素１１Ｐの有する選択トランジスタのチャネル層の表面にレーザーを照射する。レーザー照射条件としては、例えば、以下の条件が挙げられる。連続発振にて２００Ｗ以上の発振能力を有するエキシマレーザーを光源として出射された波長３０８ｎｍ付近のレーザー光を、マイクロレンズアレイ等を用いて集光させる。この集光されたレーザー光ビームＬは、約２ｍＷ／μｍ2程度の光強度を有する。このレーザー光ビームＬを上記チャネル層の表面に３０μ秒照射することにより、当該チャネル層が加熱され非晶質シリコンが再構成される。同時に、リン（Ｐ）ドープされた非晶質シリコンからなるドレイン２１１及びソース２１２から、当該チャネル層に向けてドーパントであるリン（Ｐ）が熱拡散する。このチャネル層の結晶再構成及びキャリア注入により、半導体であった当該チャネル層の抵抗値が低下し、固定抵抗体２５へと変成する。固定抵抗体２５は、例えば、抵抗値が１MΩ以下となる。
【０１０３】
次に、発光画素１１Ｐの駆動トランジスタ２２のゲート配線と付加回路２６との電気接続を遮断する（図６記載のＳ３０）。図５（ａ）では、切断箇所をＢと図示している。駆動トランジスタ２２のゲート配線と付加回路２６との電気接続を遮断する手段としては、例えば、レーザー照射を適用することが可能である。使用するレーザー条件としては、例えば、ＹＡＧ（Ｙｔｔｒｉｕｍ Ａｌｕｍｉｎｉｕｍ Ｇａｒｎｅｔ）レーザーを光源としたレーザー発振器を用いて、例えば、波長５３２ｎｍ、パルス幅１０ｎｓ、パワー０．５ｍＷである。本条件の場合、上記電気接続の配線幅が、例えば、４μｍ、膜厚が１５０ｎｍであれば、当該電気接続は遮断される。このとき、電気接続の配線材料としては、例えば、前述したＭｏとＷとの合金／アルミニウム（Ａｌ）／ＭｏとＷとの合金の積層構造が挙げられる。
【０１０４】
最後に、固定抵抗体２５、ドレイン電極２１３、ソース電極２１４、駆動トランジスタ２２及び付加回路２６を覆うように、層間絶縁膜２０２及び平坦化膜２０３を形成する。平坦化膜２０３の材料としては、例えば、シリコン酸化膜（ＳｉＯｘ）やシリコン窒化膜（ＳｉＮ）であり、例えば、ＣＶＤ法やスパッタリング法などにより形成される。その後形成された膜を、例えば、ＣＭＰ法などにより膜表面を平坦化する。
【０１０５】
なお、層間絶縁膜２０２と平坦化膜２０３との間に、保護膜を形成してもよい。保護膜は、駆動回路層１１Ａ内に形成された回路素子及び回路配線が外部の環境変化を受けて劣化してしまうことを防止する機能を有し、上記回路素子と、信号線１２及びゲート配線などの回路配線とを覆うように形成する。
【０１０６】
以上の工程により、駆動回路形成時には異常動作する発光画素が修正され、駆動回路層１１Ａの形成が完了する。その後、駆動回路層１１Ａの上に、発光層１１Ｂ及び透明封止膜１１０が順次形成される。
【０１０７】
この修正方法によれば、例えば、駆動回路形成時に選択トランジスタ２１の不具合により動作異常と判断された発光画素、または駆動トランジスタ２２のゲート配線に接続された付加回路のオープン不良／ショート不良により動作異常と判断された発光画素において、当該選択トランジスタのソース−ドレイン間が固定抵抗体となる。従って、上記動作異常であった発光画素１１Ｐには、発光画素１１Ｐに接続された信号線から、発光画素１１Ｐの属する発光画素列に供給される複数の発光画素の信号電圧が順次リアルタイムで印加される。この場合、発光画素１１Ｐは、１フレーム期間において、上記発光画素列の各発光輝度が時間平均された発光輝度で発光しているように見える。
【０１０８】
よって、例えば、駆動回路の形成時に選択トランジスタに不具合が発生していることにより、または、付加回路のオープン不良／ショート不良により駆動トランジスタのゲート端子に正確な信号電圧が供給されない状態である発光画素の発光動作を、発光画素列の発光輝度が時間平均された発光輝度で発光することが可能となる。つまり、発光画素の滅点化が回避され、あらゆる表示画像において高い表示品質を確保することが可能となる。
【０１０９】
なお、ステップＳ２０での固定抵抗体２５への変成、ステップＳ３０でのゲート配線と付加回路２６との接続配線の切断を、全て同じレーザー加工装置で実行することにより、本実施の形態における画像表示装置の修正工程を簡略化することが可能となる。
【０１１０】
また、ステップＳ３０でのゲート配線と付加回路２６との接続配線の切断工程は無くてもよい場合がある。例えば、付加回路２６とゲート配線との電気接続が駆動回路形成時に既に遮断状態である場合、または、選択トランジスタ２１の動作異常であって保持容量素子２３を含む付加回路は正常動作している場合などが挙げられる。これらの場合には、選択トランジスタ２１のチャネル層を固定抵抗体に変成することのみで、発光画素１１Ｐの常時輝点化及び常時滅点化を回避することが可能となる。
【０１１１】
また、ステップＳ２０での固定抵抗体２５への変成工程と、ステップＳ３０でのゲート配線と付加回路２６との接続配線の切断工程とは、この順で実行しなくてもよい。
【０１１２】
以上、本発明の画像表示装置及びその修正方法について、実施の形態に基づいて説明してきたが、本発明に係る画像表示装置及びその修正方法は、上記実施の形態に限定されるものではない。本実施の形態に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る画像表示装置を内蔵した各種機器も本発明に含まれる。
【０１１３】
例えば、本発明に係る画像表示装置は、図７に記載されたような薄型フラットＴＶに内蔵される。これにより、異常発光画素の輝点または滅点状態が回避され、あらゆる表示画像において高い表示品質が確保された薄型フラットＴＶが実現される。
【０１１４】
なお、上述した実施の形態では、選択トランジスタを固定抵抗体に変成して、発光画素の常時輝点化および常時滅点化を回避しているが、例えば、付加回路の有するスイッチングトランジスタを固定抵抗体に変成することにより、同様の効果が得られる場合がある。例えば、常時オープン状態であった付加回路のスイッチングトランジスタを固定抵抗体に変成して常時導通状態とすることにより、信号電圧に対応した付加回路からの電圧が駆動トランジスタのゲートに印加可能となり、輝点化、滅点化またはこれらに準ずる発光状態を改善することが可能となる。
【産業上の利用可能性】
【０１１５】
本発明の画像表示装置及びその修正方法は、大画面及び高解像度が要望される、薄型テレビ、パーソナルコンピュータ等のディスプレイ及びその修正方法として有用である。
【符号の説明】
【０１１６】
１ 画像表示装置
１０ 表示パネル
１１、１１Ｐ 発光画素
１１Ａ 駆動回路層
１１Ｂ 発光層
１２ 信号線
１３ 走査線
１４ 走査線駆動回路
１５ 信号線駆動回路
２０ 制御回路
２１ 選択トランジスタ
２２ 駆動トランジスタ
２３ 保持容量素子
２４ 有機ＥＬ素子
２５ 固定抵抗体
１００ 基板
１０３ 陽極
１０４ 正孔注入層
１０５ 正孔輸送層
１０６ 有機発光層
１０７ バンク層
１０８ 電子注入層
１０９ 透明陰極
１１０ 透明封止膜
２０１ ゲート絶縁膜
２０２ 層間絶縁膜
２０３ 平坦化膜
２１１、２２１ ドレイン
２１２、２２２ ソース
２１３、２２３ ドレイン電極
２１４、２２４ ソース電極
２１５、２２５ ゲート電極
２２６ 半導体層
【特許請求の範囲】
【請求項１】
マトリクス状に配置された複数の発光画素と、発光画素列ごとに対応して配置された複数の信号線とを備えた画像表示装置であって、
前記複数の発光画素のそれぞれは、
前記信号線から発光画素の発光を決定する信号電圧がゲートに印加されることにより、前記信号電圧に応じたドレイン電流を発生する駆動トランジスタと、
前記信号線と前記駆動トランジスタのゲート端子との間に挿入された選択トランジスタと、
前記ドレイン電流が流れることにより発光する発光素子とを備え、
前記複数の発光画素のうち少なくとも一の発光画素において、
前記選択トランジスタのソース−ドレイン間は固定抵抗体に変成されており、前記信号線と前記駆動トランジスタのゲート端子とは前記固定抵抗体を介して常時導通している
画像表示装置。
【請求項２】
前記固定抵抗体は、前記一の発光画素の有する前記選択トランジスタのソース−ドレイン間に形成された半導体からなるチャネル層に、レーザーが照射されることにより変成されている
請求項１記載の画像表示装置。
【請求項３】
前記複数の発光画素のそれぞれは、さらに、
前記信号線からの前記信号電圧に対応した電圧を保持することが可能な付加回路を備え、
前記一の発光画素において、前記駆動トランジスタのゲート端子と前記選択トランジスタのソース及びドレインの一方とを電気接続するゲート配線と、前記付加回路との電気接続が遮断されている
請求項１または２に記載の画像表示装置。
【請求項４】
前記一の発光画素において、前記ゲート配線と前記付加回路との接続部にレーザーが照射されることにより前記電気接続が遮断されている
請求項３記載の画像表示装置。
【請求項５】
発光を決定する信号電圧が信号線からゲート端子に印加されることにより前記信号電圧に応じたドレイン電流に変換する駆動トランジスタ及び前記信号線と前記駆動トランジスタのゲート端子との間に挿入された選択トランジスタを有する駆動回路層と、前記ドレイン電流が流れることにより発光する発光素子を有する発光層とを備えた複数の発光画素がマトリクス状に配置された画像表示装置の修正方法であって、
前記駆動回路層の形成時に、
前記発光画素の有する前記駆動トランジスタのゲート端子に、前記発光画素に対応した前記信号電圧が正常に印加されるかを、全発光画素について検査する検査ステップと、
前記検査ステップで前記発光画素に対応した前記信号電圧が正常に印加されていないと判断された一の発光画素の前記選択トランジスタのソース−ドレイン間を固定抵抗体に変成する変成ステップを含む
画像表示装置の修正方法。
【請求項６】
前記変成ステップでは、前記選択トランジスタのソース−ドレイン間に形成された半導体からなるチャネル層にレーザーを照射することにより、当該チャネル層を固定抵抗体に変成する
請求項５記載の画像表示装置の修正方法。
【請求項７】
さらに、前記駆動回路層の形成時に、
前記信号線からの前記信号電圧に対応した電圧を保持することが可能な付加回路と、前記駆動トランジスタのゲート端子と前記選択トランジスタのソース及びドレインの一方とを電気接続するゲート配線との電気接続を遮断する遮断ステップを含む
請求項５または６に記載の画像表示装置の修正方法。
【請求項８】
前記遮断ステップでは、前記ゲート配線と前記付加回路とを電気接続する配線にレーザーを照射することにより当該配線を切断する
請求項７記載の画像表示装置の修正方法。
【請求項１】
マトリクス状に配置された複数の発光画素と、発光画素列ごとに対応して配置された複数の信号線とを備えた画像表示装置であって、
前記複数の発光画素のそれぞれは、
前記信号線から発光画素の発光を決定する信号電圧がゲートに印加されることにより、前記信号電圧に応じたドレイン電流を発生する駆動トランジスタと、
前記信号線と前記駆動トランジスタのゲート端子との間に挿入された選択トランジスタと、
前記ドレイン電流が流れることにより発光する発光素子とを備え、
前記複数の発光画素のうち少なくとも一の発光画素において、
前記選択トランジスタのソース−ドレイン間は固定抵抗体に変成されており、前記信号線と前記駆動トランジスタのゲート端子とは前記固定抵抗体を介して常時導通している
画像表示装置。
【請求項２】
前記固定抵抗体は、前記一の発光画素の有する前記選択トランジスタのソース−ドレイン間に形成された半導体からなるチャネル層に、レーザーが照射されることにより変成されている
請求項１記載の画像表示装置。
【請求項３】
前記複数の発光画素のそれぞれは、さらに、
前記信号線からの前記信号電圧に対応した電圧を保持することが可能な付加回路を備え、
前記一の発光画素において、前記駆動トランジスタのゲート端子と前記選択トランジスタのソース及びドレインの一方とを電気接続するゲート配線と、前記付加回路との電気接続が遮断されている
請求項１または２に記載の画像表示装置。
【請求項４】
前記一の発光画素において、前記ゲート配線と前記付加回路との接続部にレーザーが照射されることにより前記電気接続が遮断されている
請求項３記載の画像表示装置。
【請求項５】
発光を決定する信号電圧が信号線からゲート端子に印加されることにより前記信号電圧に応じたドレイン電流に変換する駆動トランジスタ及び前記信号線と前記駆動トランジスタのゲート端子との間に挿入された選択トランジスタを有する駆動回路層と、前記ドレイン電流が流れることにより発光する発光素子を有する発光層とを備えた複数の発光画素がマトリクス状に配置された画像表示装置の修正方法であって、
前記駆動回路層の形成時に、
前記発光画素の有する前記駆動トランジスタのゲート端子に、前記発光画素に対応した前記信号電圧が正常に印加されるかを、全発光画素について検査する検査ステップと、
前記検査ステップで前記発光画素に対応した前記信号電圧が正常に印加されていないと判断された一の発光画素の前記選択トランジスタのソース−ドレイン間を固定抵抗体に変成する変成ステップを含む
画像表示装置の修正方法。
【請求項６】
前記変成ステップでは、前記選択トランジスタのソース−ドレイン間に形成された半導体からなるチャネル層にレーザーを照射することにより、当該チャネル層を固定抵抗体に変成する
請求項５記載の画像表示装置の修正方法。
【請求項７】
さらに、前記駆動回路層の形成時に、
前記信号線からの前記信号電圧に対応した電圧を保持することが可能な付加回路と、前記駆動トランジスタのゲート端子と前記選択トランジスタのソース及びドレインの一方とを電気接続するゲート配線との電気接続を遮断する遮断ステップを含む
請求項５または６に記載の画像表示装置の修正方法。
【請求項８】
前記遮断ステップでは、前記ゲート配線と前記付加回路とを電気接続する配線にレーザーを照射することにより当該配線を切断する
請求項７記載の画像表示装置の修正方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１０−２６２２２５（Ｐ２０１０−２６２２２５Ａ）
【公開日】平成２２年１１月１８日（２０１０．１１．１８）
【国際特許分類】
【出願番号】特願２００９−１１４６１２（Ｐ２００９−１１４６１２）
【出願日】平成２１年５月１１日（２００９．５．１１）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２２年１１月１８日（２０１０．１１．１８）
【国際特許分類】
【出願日】平成２１年５月１１日（２００９．５．１１）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]