発光サイリスタ、プリントヘッド及び画像形成装置
【課題】モアレを生じることなく、従来よりも高出力な発光装置、プリントヘッド及び画像形成装置を提供する。
【解決手段】p型基板100上に、順次、第1半導体層としてp型アノード層102、第2半導体層としてn型ゲート層104、ノンドープ半導体層105、第3半導体層としてp型ゲート層106、第4半導体層としてn型カソード層108が形成され、さらにカソード電極110とゲート電極112が形成される。第1半導体層と、第3半導体層及び/又は第4半導体層を多層反射層(DBR)として発光効率を高めるとともに、レンズ通過後の干渉によるモアレを防止する。
【解決手段】p型基板100上に、順次、第1半導体層としてp型アノード層102、第2半導体層としてn型ゲート層104、ノンドープ半導体層105、第3半導体層としてp型ゲート層106、第4半導体層としてn型カソード層108が形成され、さらにカソード電極110とゲート電極112が形成される。第1半導体層と、第3半導体層及び/又は第4半導体層を多層反射層(DBR)として発光効率を高めるとともに、レンズ通過後の干渉によるモアレを防止する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、発光サイリスタ、プリントヘッド及び画像形成装置に関する。
【背景技術】
【0002】
電子写真方式を採用したプリンタや複写機、ファクシミリ等の画像形成装置では、一様に帯電された感光体上に静電潜像を形成し、この静電潜像にトナーを付加して可視化し、記録紙上に転写して定着させる。静電潜像を形成するための記録手段として、最近では、発光素子としての発光ダイオード(LED)を主走査方向に複数配置してなる、LEDプリントヘッドが採用される場合が多い。
【0003】
図13に、従来のLEDプリントヘッドに発光素子として用いられる発光サイリスタの構成を示す。基板200上に、第1の半導体層202、第2の半導体層204、第3の半導体層206、第4の半導体層208が順次形成される。第1の半導体層202は、例えばp型でありアノード層として機能する。第2の半導体層204は、例えばn型でありゲート層として機能する。第3の半導体層206は、例えばp型でありゲート層として機能する。第4の半導体層208は、例えばn型でありカソード層として機能する。第4の半導体層208にはコンタクト層を介してカソード電極210が形成され、第3の半導体206にはゲート電極212が形成される。基板200には図示しないがアノード電極が接続される。
【0004】
一方、下記の特許文献1には、半導体レーザではあるが、高出力化や集積化が可能な垂直共振器型の面発光半導体レーザ(VCSEL:Vertical Cavity Surface Emitting Laser)を用い、駆動回路とVCSELとを結ぶワイヤボンディングを不要にした自己走査部を組み合わせた、自己走査型面発光レーザアレイが開示されている。
【0005】
さらに、特許文献2にも、垂直共振器型の面発光レーザが開示されている。図14に、この文献に開示された面発光レーザの構成を示す。n型半導体基板311上に、n型多層反射膜312、n型クラッド層313、活性層314、p型クラッド層315、p型多層反射膜層316が順次形成され、さらにn型クラッド層313上に高抵抗層319、高濃度ドープ半導体層318が形成されて面発光レーザが構成される。素子上部の多層反射膜316を埋め込み構造としているので、単一横モードの安定化が図れるとしている。特許文献3乃至5にも、同様の面発光レーザが開示されている。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2001−189526号公報
【特許文献2】特開平7−30205号公報
【特許文献3】特開平4−333290号公報
【特許文献4】特開平5−291698号公報
【特許文献5】特開平6−140721号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
面発光レーザを光源としてプリントヘッドに用いると、1つの面発光レーザから射出された光が光学系であるロッドレンズアレイの複数の開口部を通過した後に結像された場合、干渉によってモアレを生じる。従って、小ビームが得られず、また面発光レーザアレイとロッドレンズアレイの位置関係が異なることによりビーム径が不均一になる問題がある。
【0008】
発光素子としてLEDを用いる場合には上記の問題は生じないが、高出力化が困難である。
【0009】
本発明は、モアレを生じることなく、従来よりも高出力な発光サイリスタ、プリントヘッド及び画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【0010】
請求項1記載の発明は、第1導電型基板と、前記第1導電型基板上に形成され、アノードあるいはカソードのいずれか一方として機能する第1導電型の第1半導体層と、前記第1半導体層上に形成され、ゲートとして機能する第2導電型の第2半導体層と、前記第2半導体層上に形成され、ゲートとして機能する第1導電型の第3半導体層と、前記第3半導体層上に形成され、アノードあるいはカソードのいずれか他方として機能する第2導電型の第4半導体層とを備え、前記第1半導体層は多層反射層で構成され、前記第3半導体層及び/又は前記第4半導体層は多層反射層で構成され、前記多層反射層で挟まれた領域の厚さは、発光波長の自然数倍であることを特徴とする発光サイリスタである。
【0011】
請求項2記載の発明は、前記多層反射層は、分布ブラッグ反射層であることを特徴とする請求項1記載の発光サイリスタである。
【0012】
請求項3記載の発明は、前記第3半導体層及び/又は前記第4半導体層の多層反射層の層数は、前記第1半導体層の多層反射層の層数よりも小さいことを特徴とする請求項1記載の発光サイリスタである。
【0013】
請求項4記載の発明は、前記第3半導体層が多層反射層であるとともに、前記第4半導体層の一部が多層反射層であることを特徴とする請求項1記載の発光サイリスタである。
【0014】
請求項5記載の発明は、前記第3半導体層と前記第4半導体層の間に、ゲートコンタクト層が形成されることを特徴とする請求項1記載の発光サイリスタである。
【0015】
請求項6記載の発明は、前記第2半導体層と前記第3半導体層の間に、非ドープ半導体層が形成されることを特徴とする請求項1記載の発光サイリスタである。
【0016】
請求項7記載の発明は、前記第2半導体層と前記非ドープ半導体層は互いに組成が異なり、かつ、前記第3半導体層と前記非ドープ半導体は互いに組成が異なるダブルヘテロ構造であることを特徴とする請求項6記載の発光サイリスタである。
【0017】
請求項8記載の発明は、複数の発光素子からなる発光素子列であって、前記発光素子は、第1導電型基板と、前記第1導電型基板上に形成され、アノードあるいはカソードのいずれか一方として機能する第1導電型の第1半導体層と、前記第1半導体層上に形成され、ゲートとして機能する第2導電型の第2半導体層と、前記第2半導体層上に形成され、ゲートとして機能する第1導電型の第3半導体層と、前記第3半導体層上に形成され、アノードあるいはカソードのいずれか他方として機能する第2導電型の第4半導体層とを備え、前記第1半導体層は多層反射層で構成され、前記第3半導体層及び/又は前記第4半導体層は多層反射層で構成され、前記多層反射層で挟まれた領域の厚さは、発光波長の自然数倍である発光サイリスタである発光素子列を備え、像保持体を露光する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段とを備えることを特徴とするプリントヘッドである。
【0018】
請求項9記載の発明は、像保持体を帯電する耐電手段と、複数の発光素子からなる発光素子列であって、前記発光素子は、第1導電型基板と、前記第1導電型基板上に形成され、アノードあるいはカソードのいずれか一方として機能する第1導電型の第1半導体層と、前記第1半導体層上に形成され、ゲートとして機能する第2導電型の第2半導体層と、前記第2半導体層上に形成され、ゲートとして機能する第1導電型の第3半導体層と、前記第3半導体層上に形成され、アノードあるいはカソードのいずれか他方として機能する第2導電型の第4半導体層とを備え、前記第1半導体層は多層反射層で構成され、前記第3半導体層及び/又は前記第4半導体層は多層反射層で構成され、前記多層反射層で挟まれた領域の厚さは、発光波長の自然数倍である発光サイリスタである発光素子列を備え、像保持体を露光する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、前記像保持体に形成された静電潜像を現像する現像手段と、前記像保持体に現像された画像を被転写体に転写する転写手段とを備えることを特徴とする画像形成装置である。
【発明の効果】
【0019】
請求項1記載の発明によれば、ランダムな位相の光を射出してモアレの発生が防止されるとともに、従来の発光サイリスタに比べて発光効率が高まる。
【0020】
請求項2記載の発明によれば、共振により発光効率が高まる。
【0021】
請求項3記載の発明によれば、基板と反対側から光を取り出すことが容易化される。
【0022】
請求項4記載の発明によれば、反射効率が高まり発光効率が高まる。
【0023】
請求項5記載の発明によれば、第3半導体層とゲート電極とのオーミックコンタクトが容易化される。
【0024】
請求項6記載の発明によれば、pn接合の場合と比べて小数キャリアの再結合が抑制される。
【0025】
請求項7記載の発明によれば、ホモ接合の場合と比べて電流閉じ込め効果が高まり発光効率が高まる。
【0026】
請求項8記載の発明によれば、発光素子からの光で露光した場合のプリント品質が向上する。
【0027】
請求項9記載の発明によれば、発光素子からの光で露光した場合の画像品質が向上する。
【図面の簡単な説明】
【0028】
【図1】第1実施形態における発光サイリスタの構成図である。
【図2】DBRのタイプを示す説明図である。
【図3】第1実施形態の発光強度を示すスペクトル図である。
【図4】従来装置の発光強度を示すスペクトル図である。
【図5】第1実施形態における変形例の構成図である。
【図6】変形例の発光強度を示すスペクトル図である。
【図7】第2実施形態における発光サイリスタの構成図である。
【図8】第2実施形態における変形例の構成図である。
【図9】第3実施形態における発光サイリスタの構成図である。
【図10】発光チップの平面図である。
【図11】プリントヘッドの構成図である。
【図12】画像形成装置の構成図である。
【図13】従来の構成図である。
【図14】従来の構成図である。
【発明を実施するための形態】
【0029】
以下、図面に基づき本発明の実施形態について説明する。
【0030】
1.基本構成
本実施形態の基本構成は、図13に示された発光サイリスタに、垂直共振器を組み合わせたものである。すなわち、発光サイリスタは、基板上に第1導電型の第1半導体層、第2導電型の第2半導体層、第1導電型の第3半導体層、第2導電型の第4半導体層を順次形成し、基板及び第4半導体層に駆動電流を供給するための2つの電極を接続するとともに、第3半導体層にゲート電極を接続して構成されるが、本実施形態では、第1半導体層を多層反射層(下部多層反射層)とするとともに、第3半導体層及び/又は第4半導体層を多層反射層(上部多層反射層)とする。但し、上部多層反射層の層数は下部多層反射層の層数よりも小さくする。その理由は、発光層から射出した光は図における上方から取り出すため、上部DBRの層数を下部DBRの層数よりも小さくして上部DBRの反射率を相対的に小さくするためである。また、下部多層反射層と上部多層反射層の間の半導体層の厚さは、共振させるために発光波長の自然数倍とする。
【0031】
上部多層反射層は、上記のように第3半導体層及び/又は第4半導体層に形成し得る。従って、以下では、
(1)第1半導体層と第4半導体層に多層反射層を形成する場合(第1実施形態)
(2)第1半導体層と第3半導体層に多層反射層を形成する場合(第2実施形態)
(3)第1半導体層と第3半導体層と第4半導体層に多層反射層を形成する場合(第3実施形態)
に分けて、順次説明する。
【0032】
2.第1実施形態
2.1 基本構成
図1に、第1実施形態における発光サイリスタの構成を示す。p型基板100上に、GaAsバッファ層を介して第1導電型の第1半導体層としてp型アノード層102が形成される。p型アノード層102は、多層反射層の分布ブラッグ反射層(DBR:Distributred Bragg Reflector)で構成される。図では、下部DBRとして示す。下部DBRは、例えばAl0.163Ga0.837As層とAl0.858Ga0.142As層のペアを10層積層して構成される。Al0.163Ga0.837As層及びAl0.858Ga0.142As層それぞれ1層あたりの厚さは発光波長λの1/4である。なお、以下で波長を基準として半導体層の厚さを規定した場合、発光波長の半導体媒質中における波長(=λ0/n:λ0は真空中の波長、nは半導体媒質の屈折率)を基準としている。
【0033】
p型アノード層102上に、第2導電型の第2半導体層としてn型ゲート層104が形成される。n型ゲート層は、例えばAl0.128Ga0.827Asで構成される。n型ゲート層104の厚さは、発光波長λと同一である。
【0034】
n型ゲート層104上に、非ドープ(ノンドープ)半導体層105が形成される。ノンドープ半導体層105は、例えばAl0.128Ga0.872Asで構成される。ノンドープ半導体層105の厚さは、発光波長λの1/2である。
【0035】
ノンドープ半導体層105上に、第1導電型の第3半導体層としてp型ゲート層106が形成される。p型ゲート層106は、例えばAl0.128Ga0.872Asで構成される。p型ゲート層106の厚さは、発光波長λの3/2である。
【0036】
n型ゲート層104、ノンドープ半導体層105、p型ゲート層106で垂直キャビティを構成し、その厚さは、λ+1/2λ+3/2λ=3λである。
【0037】
p型ゲート層106上に、第2導電型の第4半導体層としてn型カソード層108が形成される。n型カソード層108は、多層反射層の分布ブラッグ反射層(DBR)で構成される。図では、上部DBRとして示す。上部DBRは、例えばAl0.163Ga0.837As層とAl0.858Ga0.142As層のペアを5層積層して構成される。Al0.163Ga0.837As層及びAl0.858Ga0.142As層それぞれ1層あたりの厚さは発光波長λの1/4である。
【0038】
n型カソード層108には、コンタクト層を介してカソード電極110が形成される。また、n型カソード層108の一部をエッチングにより除去してp型ゲート層106を露出させ、p型ゲート層106上にゲート電極112が形成される。
【0039】
p型アノード層102、n型ゲート層104、ノンドープ半導体層105、p型ゲート層106、n型カソード層108は、MOCVD法を用いて形成され、カソード電極110やゲート電極112は蒸着法で形成される。
【0040】
さらに、p型基板100を所定の厚さまで研磨し、アノード電極(不図示)が形成される。
【0041】
プリントヘッドにおいては、複数の発光サイリスタが並列接続されて発光素子アレイを構成する。発光サイリスタのアノード電極には基準電位Vsubが供給される。発光サイリスタのカソード電極110には点灯信号が供給される。また、発光サイリスタのゲート電極112には転送信号が供給される。
【0042】
図2に、p型アノード層(下部DBR)102、n型ゲート層104、ノンドープ半導体層105、p型ゲート層106からなる厚さ3λのキャビティ部、n型カソード層(上部DBR)108を抜き出して示す。図2(a)は、下部DBRが下から(基板側から)順に、屈折率小、大、小、大(実際には下部DBRはペア10層から構成されるが、説明の都合上省略してペア2層とする)と積層され、上部DBRが下から(基板側から)順に、屈折率大、小、大、小(実際には上部DBRはペア5層から構成されるが、説明の都合上、省略してペア2層とする)と積層されるタイプであり、キャビティ部を挟む下部DBR及び上部DBRの境界層がともに屈折率大となるタイプである。キャビティ部の各層の厚さは、既述したようにn型ゲート層104がλ、ノンドープ半導体層105が1/2λ、p型ゲート層106が3/2λである。この場合、発光層から射出した光は下部DBR及び上部DBRで反射されて共振し、下部DBR及び上部DBRとの境界において共振波の位相は節となる。
【0043】
また、図2(b)は、下部DBRが下から(基板側から)順に、屈折率大、小、大、小
と積層され、上部DBRが下から(基板側から)順に、屈折率小、大、小、大と積層されるタイプであり、キャビティ部を挟む下部DBR及び上部DBRの境界層がともに屈折率小となるタイプである。この場合、発光層から射出した光は下部DBR及び上部DBRで反射されて共振し、下部DBR及び上部DBRとの境界において共振波の位相は腹となる。キャビティ部の各層の厚さは、例えばn型ゲート層104が5/4λ、ノンドープ半導体層105が1/2λ、p型ゲート層106が5/4λ等である。上記(a)、(b)のいずれのタイプも用い得る。
【0044】
このように微小共振器を備えた発光サイリスタでは、面発光レーザと異なり、ランダムな位相の光が射出されるため、ロッドレンズアレイを通過した光は結像面で干渉することはなく、モアレも生じない。また、共振器効果による自然放出が強まり、高い出力が得られるとともに指向性も高まることから、ロッドレンズアレイへの入射光量の効率が高まり、結果的に高出力が得られる。
【0045】
図3に、第1実施形態の発光サイリスタの発光強度を示す。図において、横軸は発光波長(μm)であり、縦軸は光強度(任意単位)である。また、図において、符号aは伝播スペクトルを示し、符号bは発光スペクトルを示す。
【0046】
一方、図4に、比較のために図13に示す従来構造の発光サイリスタの発光強度を示す。図において、符号aは伝播スペクトル、符号bは発光スペクトルを示す。図3と図4とを比較すると、第1実施形態の発光強度の方が大きく、従来構造の積分強度を100%とすると、第1実施形態の発光サイリスタでは積分強度156%が得られる。また、従来構造の半値幅が29nmであるのに対し、第1実施形態の半値幅は13nmであり、シャープな光が得られる。
【0047】
2.2 変形例
図1の発光サイリスタは、キャビティ部の組成が全てAl0.128Ga0.872Asのホモ接合であるが、キャビティ部をダブルへテロ接合として電流を閉じ込める構造にしてもよい。
【0048】
図5に、この場合の発光サイリスタの構成を示す。p型基板100上に、GaAsバッファ層を介して第1導電型の第1半導体層としてp型アノード層102が形成される。p型アノード層102は、多層反射層のDBRで構成される。図では、下部DBRとして示す。下部DBRは、図1と同様にAl0.163Ga0.837As層とAl0.858Ga0.142As層のペアを10層積層して構成される。Al0.163Ga0.837As層及びAl0.858Ga0.142As層それぞれ1層あたりの厚さは発光波長λの1/4である。
【0049】
p型アノード層102上に、第2導電型の第2半導体層としてn型ゲート層104が形成される。n型ゲート層は、Al0.235Ga0.765Asで構成される。n型ゲート層104の厚さは、発光波長λと同一である。
【0050】
n型ゲート層104上に、ノンドープ半導体層105が形成される。ノンドープ半導体層105は、Al0.128Ga0.872Asで構成される。ノンドープ半導体層105の厚さは、発光波長λの1/2である。
【0051】
ノンドープ半導体層105上に、第1導電型の第3半導体層としてp型ゲート層106が形成される。p型ゲート層106は、Al0.235Ga0.765Asで構成される。p型ゲート層106の厚さは、発光波長λの3/2である。
【0052】
n型ゲート層104、ノンドープ半導体層105、p型ゲート層106で垂直キャビティを構成し、その厚さは、λ+1/2λ+3/2λ=3λである。また、n型ゲート層104とノンドープ半導体層105とp型ゲート層106は互いに組成比が異なり、ダブルヘテロ構造をなす。
【0053】
p型ゲート層106上に、第2導電型の第4半導体層としてn型カソード層108が形成される。n型カソード層108は、多層反射層のDBRで構成される。図では、上部DBRとして示す。上部DBRは、図1と同様にAl0.163Ga0.837As層とAl0.858Ga0.142As層のペアを5層積層して構成される。Al0.163Ga0.837As層及びAl0.858Ga0.142As層それぞれ1層あたりの厚さは発光波長λの1/4である。
【0054】
n型カソード層108には、コンタクト層を介してカソード電極110が形成される。また、n型カソード層108の一部をエッチングにより除去してp型ゲート層106を露出させ、p型ゲート層106上にゲート電極112が形成される。
【0055】
さらに、p型基板100を所定の厚さまで研磨し、アノード電極(不図示)が形成される。
【0056】
図6に、変形例の発光サイリスタの発光強度を示す。図において、横軸は発光波長(μm)であり、縦軸は光強度(任意単位)である。また、図において、符号aは伝播スペクトルを示し、符号bは発光スペクトルを示す。図6と図4とを比較すると、変形例の発光強度の方が大きく、従来構造の積分強度を100%とすると、変形例の発光サイリスタでは積分強度220%が得られる。また、従来構造の半値幅が29nmであるのに対し、変形例の半値幅は12nmであり、シャープな光が得られる。
【0057】
3.第2実施形態
3.1 基本構成
図7に、第2実施形態における発光サイリスタの構成を示す。p型基板100上に、GaAsバッファ層を介して第1導電型の第1半導体層としてp型アノード層102が形成される。p型アノード層102は、多層反射層のDBRで構成される。図では、下部DBRとして示す。下部DBRは、例えばAl0.163Ga0.837As層とAl0.858Ga0.142As層のペアを10層積層して構成される。Al0.163Ga0.837As層及びAl0.858Ga0.142As層それぞれ1層あたりの厚さは発光波長λの1/4である。
【0058】
p型アノード層102上に、第2導電型の第2半導体層としてn型ゲート層104が形成される。n型ゲート層は、例えばAl0.128Ga0.827Asで構成される。n型ゲート層104の厚さは、発光波長λの1/2である。
【0059】
n型ゲート層104上に、ノンドープ半導体層105が形成される。ノンドープ半導体層105は、例えばAl0.128Ga0.872Asで構成される。ノンドープ半導体層105の厚さは、発光波長λの1/2である。
【0060】
ノンドープ半導体層105上に、第1導電型の第3半導体層としてp型ゲート層106が形成される。p型ゲート層106は、多層反射層のDBRで構成される。図では、上部DBRとして示す。上部DBRは、例えばAl0.163Ga0.837As層とAl0.858Ga0.142As層のペアを5層積層して構成される。Al0.163Ga0.837As層及びAl0.858Ga0.142As層それぞれ1層あたりの厚さは発光波長λの1/4である。
【0061】
n型ゲート層104及びノンドープ半導体層105で垂直キャビティを構成し、その厚さは、1/2λ+1/2λ=λである。
【0062】
p型ゲート層106上に、第2導電型の第4半導体層としてn型カソード層108が形成される。n型カソード層108は、例えばAl0.163Ga0.837Asで構成される。
【0063】
n型カソード層108には、コンタクト層を介してカソード電極110が形成される。また、n型カソード層108の一部をエッチングにより除去してp型ゲート層106を露出させ、p型ゲート層106上にゲート電極112が形成される。
【0064】
さらに、p型基板100を所定の厚さまで研磨し、アノード電極(不図示)が形成される。
【0065】
第1実施形態では、第4半導体層であるn型カソード層108をDBRとしているが、本実施形態では、第3半導体層であるp型ゲート層106をDBRとしている。垂直キャビティ内にゲート層を設けると、ゲート層の厚さが薄いことに起因して、ゲートで制御できない基板電流が流れてしまうパンチスルーが生じるおそれがある。本実施形態では、p型ゲート層をDBR化することでゲート層の厚さを確保するとともにキャビティ効果を高める。
【0066】
3.2 変形例
図7の発光サイリスタは、DBR化されたp型ゲート層106上にゲート電極112が形成されており、p型ゲート層106の最上層であってゲート電極112との界面の層の組成が相対的に高いAl組成比を有する場合、ゲート電極112とのオーミックコンタクトを得ることが比較的困難である。一方、第1実施形態では、p型ゲート層106はDBRではなく単層構造であるため、オーミックコンタクトをとるのが比較的容易である。そこで、ゲート電極112が形成されるゲート層が単層構造ではなくDBR化されている場合には、DBR化されたp型ゲート層106上にゲートコンタクト層を形成すればよい。ゲートコンタクト層は、オーミックコンタクトを得ることが主要な目的であるため単層構造とするのが好適である。
【0067】
図8に、この場合の発光サイリスタの構成を示す。p型基板100上に、GaAsバッファ層を介して第1導電型の第1半導体層としてp型アノード層102が形成される。p型アノード層102は、多層反射層のDBRで構成される。図では、下部DBRとして示す。下部DBRは、例えばAl0.163Ga0.837As層とAl0.858Ga0.142As層のペアを10層積層して構成される。Al0.163Ga0.837As層及びAl0.858Ga0.142As層それぞれ1層あたりの厚さは発光波長λの1/4である。
【0068】
p型アノード層102上に、第2導電型の第2半導体層としてn型ゲート層104が形成される。n型ゲート層104は、例えばAl0.128Ga0.827Asで構成される。n型ゲート層104の厚さは、発光波長λの1/2である。
【0069】
n型ゲート層104上に、ノンドープ半導体層105が形成される。ノンドープ半導体層105は、例えばAl0.128Ga0.872Asで構成される。ノンドープ半導体層105の厚さは、発光波長λの1/2である。
【0070】
ノンドープ半導体層105上に、第1導電型の第3半導体層としてp型ゲート層106が形成される。p型ゲート層106は、多層反射層のDBRで構成される。図では、上部DBRとして示す。上部DBRは、例えばAl0.163Ga0.837As層とAl0.858Ga0.142As層のペアを5層積層して構成される。Al0.163Ga0.837As層及びAl0.858Ga0.142As層それぞれ1層あたりの厚さは発光波長λの1/4である。
【0071】
n型ゲート層104及びノンドープ半導体層105で垂直キャビティを構成し、その厚さは、1/2λ+1/2λ=λである。
【0072】
p型ゲート層106上に、単層構造のゲートコンタクト層107が形成される。そして、ゲートコンタクト層107上に、第2導電型の第4半導体層としてn型カソード層108が形成される。n型カソード層108は、例えばAl0.163Ga0.837Asで構成される。
【0073】
n型カソード層108には、コンタクト層を介してカソード電極110が形成される。また、n型カソード層108の一部をエッチングにより除去してゲートコンタクト層107を露出させ、ゲートコンタクト層107上にゲート電極112が形成される。
【0074】
さらに、p型基板100を所定の厚さまで研磨し、アノード電極(不図示)が形成される。
【0075】
4.第3実施形態
4.1 基本構成
図9に、第3実施形態における発光サイリスタの構成を示す。p型基板100上に、GaAsバッファ層を介して第1導電型の第1半導体層としてp型アノード層102が形成される。p型アノード層102は、多層反射層のDBRで構成される。図では、下部DBRとして示す。下部DBRは、例えばAl0.163Ga0.837As層とAl0.858Ga0.142As層のペアを10層積層して構成される。Al0.163Ga0.837As層及びAl0.858Ga0.142As層それぞれ1層あたりの厚さは発光波長λの1/4である。
【0076】
p型アノード層102上に、第2導電型の第2半導体層としてn型ゲート層104が形成される。n型ゲート層104は、例えばAl0.128Ga0.827Asで構成される。n型ゲート層104の厚さは、発光波長λの1/2である。
【0077】
n型ゲート層104上に、ノンドープ半導体層105が形成される。ノンドープ半導体層105は、例えばAl0.128Ga0.872Asで構成される。ノンドープ半導体層105の厚さは、発光波長λの1/2である。
【0078】
ノンドープ半導体層105上に、第1導電型の第3半導体層としてp型ゲート層106が形成される。p型ゲート層106は、多層反射層のDBRで構成される。図では、上部DBRとして示す。上部DBRは、例えばAl0.163Ga0.837As層とAl0.858Ga0.142As層のペアを5層積層して構成される。Al0.163Ga0.837As層及びAl0.858Ga0.142As層それぞれ1層あたりの厚さは発光波長λの1/4である。
【0079】
n型ゲート層104及びノンドープ半導体層105で垂直キャビティを構成し、その厚さは、1/2λ+1/2λ=λである。
【0080】
p型ゲート層106上に、ゲートコンタクト層107が形成される。そして、ゲートコンタクト層107上に、第2導電型の第4半導体層としてn型カソード層108が形成されるが、n型カソード層108の一部、すなわちゲートコンタクト層107との界面側においてDBR108aとする。n型カソード層108は、例えばAl0.163Ga0.837Asで構成され、その一部のDBR108aは、第1実施形態と同様にAl0.163Ga0.837As層とAl0.858Ga0.142As層のペアを5層積層して構成される。Al0.163Ga0.837As層及びAl0.858Ga0.142As層それぞれ1層あたりの厚さは発光波長
λの1/4である。
【0081】
n型カソード層108には、コンタクト層を介してカソード電極110が形成される。また、n型カソード層108の一部をエッチングにより除去してゲートコンタクト層107を露出させ、ゲートコンタクト層107上にゲート電極112が形成される。
【0082】
さらに、p型基板100を所定の厚さまで研磨し、アノード電極(不図示)が形成される。
【0083】
図7や図8に示す第2実施形態では、p型ゲート層106をDBR化しているが、p型ゲート層106のみのDBR化では十分な反射率が得られない場合には、このようにn型カソード層108の一部をDBR化することでキャビティ効果が高まる。
【0084】
4.2 変形例
図9の発光サイリスタではn型カソード層108の一部をDBR化しているが、n型カソード層108の全てをDBR化してもよい。この場合、図9において、n型カソード層108の全てがDBR108aとなる。これにより、一層キャビティ効果が高まる。
【0085】
5.プリントヘッドの基本構成
図10に、画像形成装置のプリントヘッドに搭載される回路基板62及び発光部63の平面図を示す。発光部63は、回路基板62上に、発光チップC1〜C60を主走査方向に二列に対向させて千鳥状に配置される。信号発生回路90は、回路基板上62の所定位置に設けられ、発光部63に対して各種駆動信号を供給する。発光部63は、図1〜図9のいずれかに示された発光サイリスタを複数個並列に接続して構成される。
【0086】
図11に、回路基板62を備えるプリントヘッド14の構成例を示す。プリントヘッド14は、ハウジング61、発光部63を有する回路基板62、発光部63から射出された光を感光体ドラム12表面に結像させるロッドレンズアレイ64を備える。ハウジング61は、例えば金属で形成され、回路基板62及びロッドレンズアレイ64を支持し、発光部63の発光点とロッドレンズアレイ64の焦点面が一致するように設定される。ロッドレンズアレイ64は、感光体ドラム12の軸方向である主走査方向に沿って配置される。発光素子として面発光レーザを用いた場合、既述したようにロッドレンズアレイ64の複数の開口部を通過して結像された場合に干渉によりモアレを生じることとなるが、本実施形態の発光サイリスタはランダムな位相の光が射出されるため、ロッドレンズアレイの通過した光は結像面でも干渉することがなく、モアレの発生が防止される。
【0087】
6.画像形成装置の基本構成
図12に、本実施形態のプリントヘッド14を備える画像形成装置1の構成例を示す。画像形成装置1は、各色の画像データに対応して画像形成を行う画像形成プロセス部10、画像形成プロセス部10を制御する画像出力制御部30、パーソナルコンピュータ(PC)2や画像読取装置3に接続され、これらから受信した画像データに対して予め定められた画像処理を施す画像処理部40を備える。
【0088】
画像形成プロセス部10は、一定の間隔を置いて並列的に配置される複数のエンジンからなる画像形成ユニット11を備える。画像形成ユニット11は、4つの画像形成ユニット11Y、11M、11C、11Kから構成される。画像形成ユニット11Y、11M、11C、11Kは、それぞれ静電潜像を形成してトナー像を保持する感光体ドラム12、感光体ドラム12の表面を予め定められた電位で一様に帯電する帯電器13、帯電器13により帯電された感光体ドラム12を露光する、図14に示すプリントヘッド14、プリントヘッド14により得られた静電潜像を現像する現像器15を備える。画像形成ユニット11Y、11M、11C、11Kは、それぞれイエロー、マゼンタ、シアン、黒のトナー像を形成する。
【0089】
また、画像形成プロセス部10は、各画像形成ユニット11Y、11M、11C、11Kの感光体ドラム12にて形成された各色のトナー像を記録用紙に多重転写するために、記録用紙を搬送する用紙搬送ベルト21、用紙搬送ベルトを駆動する駆動ロール22、感光体ドラム12のトナー像を記録用紙に転写する転写ロール23、記録用紙にトナー像を定着する定着器24を備える。
【0090】
画像形成プロセス部10は、画像出力制御部30から供給される各種制御信号に基づいて画像形成動作を行う。そして、画像出力制御部30による制御の下で、パーソナルコンピュータ2や画像読取装置3から受信した画像データは、画像処理部40により画像処理が施され、画像形成ユニット11に供給される。例えば、画像形成ユニット11Kでは、感光体ドラム12が矢印A方向に回転しながら帯電器13により予め定められた電位に帯電され、画像処理部40から供給された画像データに基づいて点灯するプリントヘッド14により露光される。これにより、感光体ドラム12上には、黒色画像に関する静電潜像が形成される。感光体ドラム12上に形成された静電潜像は現像器15により現像され、感光体ドラム12上には黒色のトナー像が形成される。他の画像形成ユニット11Y、11M、11Cについても同様である。
【0091】
画像形成ユニット11で形成された感光体ドラム12上の各色トナー像は、矢印B方向に移動する用紙搬送ベルト21の移動に伴って供給された記録用紙に、転写ロール23に印加された転写電界により順次静電転写され、記録用紙上に各色トナーが重畳された合成トナー像が形成される。
【0092】
合成トナー像が静電転写された記録用紙は、定着器24まで搬送される。定着器24に搬送された記録用紙上の合成トナー像は、定着器24により熱及び圧力による定着処理を受けて記録用紙上に定着され、画像形成装置1から排出される。
【0093】
以上、本発明の実施形態について説明したが、本発明はこれらに限定されるものではなく、他の変形例も可能である。
【0094】
例えば、第1実施形態では垂直キャビティとしてのn型ゲート層104+ノンドープ半導体層105+p型ゲート層106の厚さを3λとし、第2実施形態及び第3実施形態では垂直キャビティとしてのn型ゲート層104+ノンドープ半導体層105の厚さをλとしているが、垂直キャビティの厚さは発光波長λの自然数倍であればよいので、垂直キャビティの厚さをmλ(mは自然数)としてもよい。
【0095】
また、本実施形態ではp型基板上に形成されたpnpn構造の発光サイリスタを例にとり説明したが、n型基板上に形成されたnpnp構造の発光サイリスタでも同様に適用し得る。この場合、第1半導体層であるn型半導体層を多層反射層にするとともに、第3半導体層であるn型半導体層及び/又は第4半導体層であるp型半導体層を多層反射層にすればよい。要約すると、第1導電型の基板上に、順次、第1導電型の第1半導体層、第2導電型の第2半導体層、第1導電型の第3半導体層、第2導電型の第4半導体層を備えた発光サイリスタにおいて、第1半導体層を多層反射層にするとともに、第3半導体層及び/又は第4半導体層を多層反射層にすればよい。なお、本実施形態において、ある層上に別の層が形成されるという場合、ある層上に別の層が直接形成される場合に限られず、ある層上に他の層(例えばバッファ層やコンタクト層)を介して別の層が形成される場合も含まれる。
【符号の説明】
【0096】
1 画像形成装置、10 画像形成プロセス部、11 画像形成ユニット、12 感光体ドラム、14 プリントヘッド、30 画像出力制御部、40 画像処理部、62 回路基板、63 発光部、64 ロッドレンズアレイ、100 基板、102 p型アノード層(第1半導体層)、104 n型ゲート層(第2半導体層)、106 p型ゲート層(第3半導体層)、108 n型カソード層、110 カソード電極、112 ゲート電極。
【技術分野】
【0001】
本発明は、発光サイリスタ、プリントヘッド及び画像形成装置に関する。
【背景技術】
【0002】
電子写真方式を採用したプリンタや複写機、ファクシミリ等の画像形成装置では、一様に帯電された感光体上に静電潜像を形成し、この静電潜像にトナーを付加して可視化し、記録紙上に転写して定着させる。静電潜像を形成するための記録手段として、最近では、発光素子としての発光ダイオード(LED)を主走査方向に複数配置してなる、LEDプリントヘッドが採用される場合が多い。
【0003】
図13に、従来のLEDプリントヘッドに発光素子として用いられる発光サイリスタの構成を示す。基板200上に、第1の半導体層202、第2の半導体層204、第3の半導体層206、第4の半導体層208が順次形成される。第1の半導体層202は、例えばp型でありアノード層として機能する。第2の半導体層204は、例えばn型でありゲート層として機能する。第3の半導体層206は、例えばp型でありゲート層として機能する。第4の半導体層208は、例えばn型でありカソード層として機能する。第4の半導体層208にはコンタクト層を介してカソード電極210が形成され、第3の半導体206にはゲート電極212が形成される。基板200には図示しないがアノード電極が接続される。
【0004】
一方、下記の特許文献1には、半導体レーザではあるが、高出力化や集積化が可能な垂直共振器型の面発光半導体レーザ(VCSEL:Vertical Cavity Surface Emitting Laser)を用い、駆動回路とVCSELとを結ぶワイヤボンディングを不要にした自己走査部を組み合わせた、自己走査型面発光レーザアレイが開示されている。
【0005】
さらに、特許文献2にも、垂直共振器型の面発光レーザが開示されている。図14に、この文献に開示された面発光レーザの構成を示す。n型半導体基板311上に、n型多層反射膜312、n型クラッド層313、活性層314、p型クラッド層315、p型多層反射膜層316が順次形成され、さらにn型クラッド層313上に高抵抗層319、高濃度ドープ半導体層318が形成されて面発光レーザが構成される。素子上部の多層反射膜316を埋め込み構造としているので、単一横モードの安定化が図れるとしている。特許文献3乃至5にも、同様の面発光レーザが開示されている。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2001−189526号公報
【特許文献2】特開平7−30205号公報
【特許文献3】特開平4−333290号公報
【特許文献4】特開平5−291698号公報
【特許文献5】特開平6−140721号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
面発光レーザを光源としてプリントヘッドに用いると、1つの面発光レーザから射出された光が光学系であるロッドレンズアレイの複数の開口部を通過した後に結像された場合、干渉によってモアレを生じる。従って、小ビームが得られず、また面発光レーザアレイとロッドレンズアレイの位置関係が異なることによりビーム径が不均一になる問題がある。
【0008】
発光素子としてLEDを用いる場合には上記の問題は生じないが、高出力化が困難である。
【0009】
本発明は、モアレを生じることなく、従来よりも高出力な発光サイリスタ、プリントヘッド及び画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【0010】
請求項1記載の発明は、第1導電型基板と、前記第1導電型基板上に形成され、アノードあるいはカソードのいずれか一方として機能する第1導電型の第1半導体層と、前記第1半導体層上に形成され、ゲートとして機能する第2導電型の第2半導体層と、前記第2半導体層上に形成され、ゲートとして機能する第1導電型の第3半導体層と、前記第3半導体層上に形成され、アノードあるいはカソードのいずれか他方として機能する第2導電型の第4半導体層とを備え、前記第1半導体層は多層反射層で構成され、前記第3半導体層及び/又は前記第4半導体層は多層反射層で構成され、前記多層反射層で挟まれた領域の厚さは、発光波長の自然数倍であることを特徴とする発光サイリスタである。
【0011】
請求項2記載の発明は、前記多層反射層は、分布ブラッグ反射層であることを特徴とする請求項1記載の発光サイリスタである。
【0012】
請求項3記載の発明は、前記第3半導体層及び/又は前記第4半導体層の多層反射層の層数は、前記第1半導体層の多層反射層の層数よりも小さいことを特徴とする請求項1記載の発光サイリスタである。
【0013】
請求項4記載の発明は、前記第3半導体層が多層反射層であるとともに、前記第4半導体層の一部が多層反射層であることを特徴とする請求項1記載の発光サイリスタである。
【0014】
請求項5記載の発明は、前記第3半導体層と前記第4半導体層の間に、ゲートコンタクト層が形成されることを特徴とする請求項1記載の発光サイリスタである。
【0015】
請求項6記載の発明は、前記第2半導体層と前記第3半導体層の間に、非ドープ半導体層が形成されることを特徴とする請求項1記載の発光サイリスタである。
【0016】
請求項7記載の発明は、前記第2半導体層と前記非ドープ半導体層は互いに組成が異なり、かつ、前記第3半導体層と前記非ドープ半導体は互いに組成が異なるダブルヘテロ構造であることを特徴とする請求項6記載の発光サイリスタである。
【0017】
請求項8記載の発明は、複数の発光素子からなる発光素子列であって、前記発光素子は、第1導電型基板と、前記第1導電型基板上に形成され、アノードあるいはカソードのいずれか一方として機能する第1導電型の第1半導体層と、前記第1半導体層上に形成され、ゲートとして機能する第2導電型の第2半導体層と、前記第2半導体層上に形成され、ゲートとして機能する第1導電型の第3半導体層と、前記第3半導体層上に形成され、アノードあるいはカソードのいずれか他方として機能する第2導電型の第4半導体層とを備え、前記第1半導体層は多層反射層で構成され、前記第3半導体層及び/又は前記第4半導体層は多層反射層で構成され、前記多層反射層で挟まれた領域の厚さは、発光波長の自然数倍である発光サイリスタである発光素子列を備え、像保持体を露光する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段とを備えることを特徴とするプリントヘッドである。
【0018】
請求項9記載の発明は、像保持体を帯電する耐電手段と、複数の発光素子からなる発光素子列であって、前記発光素子は、第1導電型基板と、前記第1導電型基板上に形成され、アノードあるいはカソードのいずれか一方として機能する第1導電型の第1半導体層と、前記第1半導体層上に形成され、ゲートとして機能する第2導電型の第2半導体層と、前記第2半導体層上に形成され、ゲートとして機能する第1導電型の第3半導体層と、前記第3半導体層上に形成され、アノードあるいはカソードのいずれか他方として機能する第2導電型の第4半導体層とを備え、前記第1半導体層は多層反射層で構成され、前記第3半導体層及び/又は前記第4半導体層は多層反射層で構成され、前記多層反射層で挟まれた領域の厚さは、発光波長の自然数倍である発光サイリスタである発光素子列を備え、像保持体を露光する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、前記像保持体に形成された静電潜像を現像する現像手段と、前記像保持体に現像された画像を被転写体に転写する転写手段とを備えることを特徴とする画像形成装置である。
【発明の効果】
【0019】
請求項1記載の発明によれば、ランダムな位相の光を射出してモアレの発生が防止されるとともに、従来の発光サイリスタに比べて発光効率が高まる。
【0020】
請求項2記載の発明によれば、共振により発光効率が高まる。
【0021】
請求項3記載の発明によれば、基板と反対側から光を取り出すことが容易化される。
【0022】
請求項4記載の発明によれば、反射効率が高まり発光効率が高まる。
【0023】
請求項5記載の発明によれば、第3半導体層とゲート電極とのオーミックコンタクトが容易化される。
【0024】
請求項6記載の発明によれば、pn接合の場合と比べて小数キャリアの再結合が抑制される。
【0025】
請求項7記載の発明によれば、ホモ接合の場合と比べて電流閉じ込め効果が高まり発光効率が高まる。
【0026】
請求項8記載の発明によれば、発光素子からの光で露光した場合のプリント品質が向上する。
【0027】
請求項9記載の発明によれば、発光素子からの光で露光した場合の画像品質が向上する。
【図面の簡単な説明】
【0028】
【図1】第1実施形態における発光サイリスタの構成図である。
【図2】DBRのタイプを示す説明図である。
【図3】第1実施形態の発光強度を示すスペクトル図である。
【図4】従来装置の発光強度を示すスペクトル図である。
【図5】第1実施形態における変形例の構成図である。
【図6】変形例の発光強度を示すスペクトル図である。
【図7】第2実施形態における発光サイリスタの構成図である。
【図8】第2実施形態における変形例の構成図である。
【図9】第3実施形態における発光サイリスタの構成図である。
【図10】発光チップの平面図である。
【図11】プリントヘッドの構成図である。
【図12】画像形成装置の構成図である。
【図13】従来の構成図である。
【図14】従来の構成図である。
【発明を実施するための形態】
【0029】
以下、図面に基づき本発明の実施形態について説明する。
【0030】
1.基本構成
本実施形態の基本構成は、図13に示された発光サイリスタに、垂直共振器を組み合わせたものである。すなわち、発光サイリスタは、基板上に第1導電型の第1半導体層、第2導電型の第2半導体層、第1導電型の第3半導体層、第2導電型の第4半導体層を順次形成し、基板及び第4半導体層に駆動電流を供給するための2つの電極を接続するとともに、第3半導体層にゲート電極を接続して構成されるが、本実施形態では、第1半導体層を多層反射層(下部多層反射層)とするとともに、第3半導体層及び/又は第4半導体層を多層反射層(上部多層反射層)とする。但し、上部多層反射層の層数は下部多層反射層の層数よりも小さくする。その理由は、発光層から射出した光は図における上方から取り出すため、上部DBRの層数を下部DBRの層数よりも小さくして上部DBRの反射率を相対的に小さくするためである。また、下部多層反射層と上部多層反射層の間の半導体層の厚さは、共振させるために発光波長の自然数倍とする。
【0031】
上部多層反射層は、上記のように第3半導体層及び/又は第4半導体層に形成し得る。従って、以下では、
(1)第1半導体層と第4半導体層に多層反射層を形成する場合(第1実施形態)
(2)第1半導体層と第3半導体層に多層反射層を形成する場合(第2実施形態)
(3)第1半導体層と第3半導体層と第4半導体層に多層反射層を形成する場合(第3実施形態)
に分けて、順次説明する。
【0032】
2.第1実施形態
2.1 基本構成
図1に、第1実施形態における発光サイリスタの構成を示す。p型基板100上に、GaAsバッファ層を介して第1導電型の第1半導体層としてp型アノード層102が形成される。p型アノード層102は、多層反射層の分布ブラッグ反射層(DBR:Distributred Bragg Reflector)で構成される。図では、下部DBRとして示す。下部DBRは、例えばAl0.163Ga0.837As層とAl0.858Ga0.142As層のペアを10層積層して構成される。Al0.163Ga0.837As層及びAl0.858Ga0.142As層それぞれ1層あたりの厚さは発光波長λの1/4である。なお、以下で波長を基準として半導体層の厚さを規定した場合、発光波長の半導体媒質中における波長(=λ0/n:λ0は真空中の波長、nは半導体媒質の屈折率)を基準としている。
【0033】
p型アノード層102上に、第2導電型の第2半導体層としてn型ゲート層104が形成される。n型ゲート層は、例えばAl0.128Ga0.827Asで構成される。n型ゲート層104の厚さは、発光波長λと同一である。
【0034】
n型ゲート層104上に、非ドープ(ノンドープ)半導体層105が形成される。ノンドープ半導体層105は、例えばAl0.128Ga0.872Asで構成される。ノンドープ半導体層105の厚さは、発光波長λの1/2である。
【0035】
ノンドープ半導体層105上に、第1導電型の第3半導体層としてp型ゲート層106が形成される。p型ゲート層106は、例えばAl0.128Ga0.872Asで構成される。p型ゲート層106の厚さは、発光波長λの3/2である。
【0036】
n型ゲート層104、ノンドープ半導体層105、p型ゲート層106で垂直キャビティを構成し、その厚さは、λ+1/2λ+3/2λ=3λである。
【0037】
p型ゲート層106上に、第2導電型の第4半導体層としてn型カソード層108が形成される。n型カソード層108は、多層反射層の分布ブラッグ反射層(DBR)で構成される。図では、上部DBRとして示す。上部DBRは、例えばAl0.163Ga0.837As層とAl0.858Ga0.142As層のペアを5層積層して構成される。Al0.163Ga0.837As層及びAl0.858Ga0.142As層それぞれ1層あたりの厚さは発光波長λの1/4である。
【0038】
n型カソード層108には、コンタクト層を介してカソード電極110が形成される。また、n型カソード層108の一部をエッチングにより除去してp型ゲート層106を露出させ、p型ゲート層106上にゲート電極112が形成される。
【0039】
p型アノード層102、n型ゲート層104、ノンドープ半導体層105、p型ゲート層106、n型カソード層108は、MOCVD法を用いて形成され、カソード電極110やゲート電極112は蒸着法で形成される。
【0040】
さらに、p型基板100を所定の厚さまで研磨し、アノード電極(不図示)が形成される。
【0041】
プリントヘッドにおいては、複数の発光サイリスタが並列接続されて発光素子アレイを構成する。発光サイリスタのアノード電極には基準電位Vsubが供給される。発光サイリスタのカソード電極110には点灯信号が供給される。また、発光サイリスタのゲート電極112には転送信号が供給される。
【0042】
図2に、p型アノード層(下部DBR)102、n型ゲート層104、ノンドープ半導体層105、p型ゲート層106からなる厚さ3λのキャビティ部、n型カソード層(上部DBR)108を抜き出して示す。図2(a)は、下部DBRが下から(基板側から)順に、屈折率小、大、小、大(実際には下部DBRはペア10層から構成されるが、説明の都合上省略してペア2層とする)と積層され、上部DBRが下から(基板側から)順に、屈折率大、小、大、小(実際には上部DBRはペア5層から構成されるが、説明の都合上、省略してペア2層とする)と積層されるタイプであり、キャビティ部を挟む下部DBR及び上部DBRの境界層がともに屈折率大となるタイプである。キャビティ部の各層の厚さは、既述したようにn型ゲート層104がλ、ノンドープ半導体層105が1/2λ、p型ゲート層106が3/2λである。この場合、発光層から射出した光は下部DBR及び上部DBRで反射されて共振し、下部DBR及び上部DBRとの境界において共振波の位相は節となる。
【0043】
また、図2(b)は、下部DBRが下から(基板側から)順に、屈折率大、小、大、小
と積層され、上部DBRが下から(基板側から)順に、屈折率小、大、小、大と積層されるタイプであり、キャビティ部を挟む下部DBR及び上部DBRの境界層がともに屈折率小となるタイプである。この場合、発光層から射出した光は下部DBR及び上部DBRで反射されて共振し、下部DBR及び上部DBRとの境界において共振波の位相は腹となる。キャビティ部の各層の厚さは、例えばn型ゲート層104が5/4λ、ノンドープ半導体層105が1/2λ、p型ゲート層106が5/4λ等である。上記(a)、(b)のいずれのタイプも用い得る。
【0044】
このように微小共振器を備えた発光サイリスタでは、面発光レーザと異なり、ランダムな位相の光が射出されるため、ロッドレンズアレイを通過した光は結像面で干渉することはなく、モアレも生じない。また、共振器効果による自然放出が強まり、高い出力が得られるとともに指向性も高まることから、ロッドレンズアレイへの入射光量の効率が高まり、結果的に高出力が得られる。
【0045】
図3に、第1実施形態の発光サイリスタの発光強度を示す。図において、横軸は発光波長(μm)であり、縦軸は光強度(任意単位)である。また、図において、符号aは伝播スペクトルを示し、符号bは発光スペクトルを示す。
【0046】
一方、図4に、比較のために図13に示す従来構造の発光サイリスタの発光強度を示す。図において、符号aは伝播スペクトル、符号bは発光スペクトルを示す。図3と図4とを比較すると、第1実施形態の発光強度の方が大きく、従来構造の積分強度を100%とすると、第1実施形態の発光サイリスタでは積分強度156%が得られる。また、従来構造の半値幅が29nmであるのに対し、第1実施形態の半値幅は13nmであり、シャープな光が得られる。
【0047】
2.2 変形例
図1の発光サイリスタは、キャビティ部の組成が全てAl0.128Ga0.872Asのホモ接合であるが、キャビティ部をダブルへテロ接合として電流を閉じ込める構造にしてもよい。
【0048】
図5に、この場合の発光サイリスタの構成を示す。p型基板100上に、GaAsバッファ層を介して第1導電型の第1半導体層としてp型アノード層102が形成される。p型アノード層102は、多層反射層のDBRで構成される。図では、下部DBRとして示す。下部DBRは、図1と同様にAl0.163Ga0.837As層とAl0.858Ga0.142As層のペアを10層積層して構成される。Al0.163Ga0.837As層及びAl0.858Ga0.142As層それぞれ1層あたりの厚さは発光波長λの1/4である。
【0049】
p型アノード層102上に、第2導電型の第2半導体層としてn型ゲート層104が形成される。n型ゲート層は、Al0.235Ga0.765Asで構成される。n型ゲート層104の厚さは、発光波長λと同一である。
【0050】
n型ゲート層104上に、ノンドープ半導体層105が形成される。ノンドープ半導体層105は、Al0.128Ga0.872Asで構成される。ノンドープ半導体層105の厚さは、発光波長λの1/2である。
【0051】
ノンドープ半導体層105上に、第1導電型の第3半導体層としてp型ゲート層106が形成される。p型ゲート層106は、Al0.235Ga0.765Asで構成される。p型ゲート層106の厚さは、発光波長λの3/2である。
【0052】
n型ゲート層104、ノンドープ半導体層105、p型ゲート層106で垂直キャビティを構成し、その厚さは、λ+1/2λ+3/2λ=3λである。また、n型ゲート層104とノンドープ半導体層105とp型ゲート層106は互いに組成比が異なり、ダブルヘテロ構造をなす。
【0053】
p型ゲート層106上に、第2導電型の第4半導体層としてn型カソード層108が形成される。n型カソード層108は、多層反射層のDBRで構成される。図では、上部DBRとして示す。上部DBRは、図1と同様にAl0.163Ga0.837As層とAl0.858Ga0.142As層のペアを5層積層して構成される。Al0.163Ga0.837As層及びAl0.858Ga0.142As層それぞれ1層あたりの厚さは発光波長λの1/4である。
【0054】
n型カソード層108には、コンタクト層を介してカソード電極110が形成される。また、n型カソード層108の一部をエッチングにより除去してp型ゲート層106を露出させ、p型ゲート層106上にゲート電極112が形成される。
【0055】
さらに、p型基板100を所定の厚さまで研磨し、アノード電極(不図示)が形成される。
【0056】
図6に、変形例の発光サイリスタの発光強度を示す。図において、横軸は発光波長(μm)であり、縦軸は光強度(任意単位)である。また、図において、符号aは伝播スペクトルを示し、符号bは発光スペクトルを示す。図6と図4とを比較すると、変形例の発光強度の方が大きく、従来構造の積分強度を100%とすると、変形例の発光サイリスタでは積分強度220%が得られる。また、従来構造の半値幅が29nmであるのに対し、変形例の半値幅は12nmであり、シャープな光が得られる。
【0057】
3.第2実施形態
3.1 基本構成
図7に、第2実施形態における発光サイリスタの構成を示す。p型基板100上に、GaAsバッファ層を介して第1導電型の第1半導体層としてp型アノード層102が形成される。p型アノード層102は、多層反射層のDBRで構成される。図では、下部DBRとして示す。下部DBRは、例えばAl0.163Ga0.837As層とAl0.858Ga0.142As層のペアを10層積層して構成される。Al0.163Ga0.837As層及びAl0.858Ga0.142As層それぞれ1層あたりの厚さは発光波長λの1/4である。
【0058】
p型アノード層102上に、第2導電型の第2半導体層としてn型ゲート層104が形成される。n型ゲート層は、例えばAl0.128Ga0.827Asで構成される。n型ゲート層104の厚さは、発光波長λの1/2である。
【0059】
n型ゲート層104上に、ノンドープ半導体層105が形成される。ノンドープ半導体層105は、例えばAl0.128Ga0.872Asで構成される。ノンドープ半導体層105の厚さは、発光波長λの1/2である。
【0060】
ノンドープ半導体層105上に、第1導電型の第3半導体層としてp型ゲート層106が形成される。p型ゲート層106は、多層反射層のDBRで構成される。図では、上部DBRとして示す。上部DBRは、例えばAl0.163Ga0.837As層とAl0.858Ga0.142As層のペアを5層積層して構成される。Al0.163Ga0.837As層及びAl0.858Ga0.142As層それぞれ1層あたりの厚さは発光波長λの1/4である。
【0061】
n型ゲート層104及びノンドープ半導体層105で垂直キャビティを構成し、その厚さは、1/2λ+1/2λ=λである。
【0062】
p型ゲート層106上に、第2導電型の第4半導体層としてn型カソード層108が形成される。n型カソード層108は、例えばAl0.163Ga0.837Asで構成される。
【0063】
n型カソード層108には、コンタクト層を介してカソード電極110が形成される。また、n型カソード層108の一部をエッチングにより除去してp型ゲート層106を露出させ、p型ゲート層106上にゲート電極112が形成される。
【0064】
さらに、p型基板100を所定の厚さまで研磨し、アノード電極(不図示)が形成される。
【0065】
第1実施形態では、第4半導体層であるn型カソード層108をDBRとしているが、本実施形態では、第3半導体層であるp型ゲート層106をDBRとしている。垂直キャビティ内にゲート層を設けると、ゲート層の厚さが薄いことに起因して、ゲートで制御できない基板電流が流れてしまうパンチスルーが生じるおそれがある。本実施形態では、p型ゲート層をDBR化することでゲート層の厚さを確保するとともにキャビティ効果を高める。
【0066】
3.2 変形例
図7の発光サイリスタは、DBR化されたp型ゲート層106上にゲート電極112が形成されており、p型ゲート層106の最上層であってゲート電極112との界面の層の組成が相対的に高いAl組成比を有する場合、ゲート電極112とのオーミックコンタクトを得ることが比較的困難である。一方、第1実施形態では、p型ゲート層106はDBRではなく単層構造であるため、オーミックコンタクトをとるのが比較的容易である。そこで、ゲート電極112が形成されるゲート層が単層構造ではなくDBR化されている場合には、DBR化されたp型ゲート層106上にゲートコンタクト層を形成すればよい。ゲートコンタクト層は、オーミックコンタクトを得ることが主要な目的であるため単層構造とするのが好適である。
【0067】
図8に、この場合の発光サイリスタの構成を示す。p型基板100上に、GaAsバッファ層を介して第1導電型の第1半導体層としてp型アノード層102が形成される。p型アノード層102は、多層反射層のDBRで構成される。図では、下部DBRとして示す。下部DBRは、例えばAl0.163Ga0.837As層とAl0.858Ga0.142As層のペアを10層積層して構成される。Al0.163Ga0.837As層及びAl0.858Ga0.142As層それぞれ1層あたりの厚さは発光波長λの1/4である。
【0068】
p型アノード層102上に、第2導電型の第2半導体層としてn型ゲート層104が形成される。n型ゲート層104は、例えばAl0.128Ga0.827Asで構成される。n型ゲート層104の厚さは、発光波長λの1/2である。
【0069】
n型ゲート層104上に、ノンドープ半導体層105が形成される。ノンドープ半導体層105は、例えばAl0.128Ga0.872Asで構成される。ノンドープ半導体層105の厚さは、発光波長λの1/2である。
【0070】
ノンドープ半導体層105上に、第1導電型の第3半導体層としてp型ゲート層106が形成される。p型ゲート層106は、多層反射層のDBRで構成される。図では、上部DBRとして示す。上部DBRは、例えばAl0.163Ga0.837As層とAl0.858Ga0.142As層のペアを5層積層して構成される。Al0.163Ga0.837As層及びAl0.858Ga0.142As層それぞれ1層あたりの厚さは発光波長λの1/4である。
【0071】
n型ゲート層104及びノンドープ半導体層105で垂直キャビティを構成し、その厚さは、1/2λ+1/2λ=λである。
【0072】
p型ゲート層106上に、単層構造のゲートコンタクト層107が形成される。そして、ゲートコンタクト層107上に、第2導電型の第4半導体層としてn型カソード層108が形成される。n型カソード層108は、例えばAl0.163Ga0.837Asで構成される。
【0073】
n型カソード層108には、コンタクト層を介してカソード電極110が形成される。また、n型カソード層108の一部をエッチングにより除去してゲートコンタクト層107を露出させ、ゲートコンタクト層107上にゲート電極112が形成される。
【0074】
さらに、p型基板100を所定の厚さまで研磨し、アノード電極(不図示)が形成される。
【0075】
4.第3実施形態
4.1 基本構成
図9に、第3実施形態における発光サイリスタの構成を示す。p型基板100上に、GaAsバッファ層を介して第1導電型の第1半導体層としてp型アノード層102が形成される。p型アノード層102は、多層反射層のDBRで構成される。図では、下部DBRとして示す。下部DBRは、例えばAl0.163Ga0.837As層とAl0.858Ga0.142As層のペアを10層積層して構成される。Al0.163Ga0.837As層及びAl0.858Ga0.142As層それぞれ1層あたりの厚さは発光波長λの1/4である。
【0076】
p型アノード層102上に、第2導電型の第2半導体層としてn型ゲート層104が形成される。n型ゲート層104は、例えばAl0.128Ga0.827Asで構成される。n型ゲート層104の厚さは、発光波長λの1/2である。
【0077】
n型ゲート層104上に、ノンドープ半導体層105が形成される。ノンドープ半導体層105は、例えばAl0.128Ga0.872Asで構成される。ノンドープ半導体層105の厚さは、発光波長λの1/2である。
【0078】
ノンドープ半導体層105上に、第1導電型の第3半導体層としてp型ゲート層106が形成される。p型ゲート層106は、多層反射層のDBRで構成される。図では、上部DBRとして示す。上部DBRは、例えばAl0.163Ga0.837As層とAl0.858Ga0.142As層のペアを5層積層して構成される。Al0.163Ga0.837As層及びAl0.858Ga0.142As層それぞれ1層あたりの厚さは発光波長λの1/4である。
【0079】
n型ゲート層104及びノンドープ半導体層105で垂直キャビティを構成し、その厚さは、1/2λ+1/2λ=λである。
【0080】
p型ゲート層106上に、ゲートコンタクト層107が形成される。そして、ゲートコンタクト層107上に、第2導電型の第4半導体層としてn型カソード層108が形成されるが、n型カソード層108の一部、すなわちゲートコンタクト層107との界面側においてDBR108aとする。n型カソード層108は、例えばAl0.163Ga0.837Asで構成され、その一部のDBR108aは、第1実施形態と同様にAl0.163Ga0.837As層とAl0.858Ga0.142As層のペアを5層積層して構成される。Al0.163Ga0.837As層及びAl0.858Ga0.142As層それぞれ1層あたりの厚さは発光波長
λの1/4である。
【0081】
n型カソード層108には、コンタクト層を介してカソード電極110が形成される。また、n型カソード層108の一部をエッチングにより除去してゲートコンタクト層107を露出させ、ゲートコンタクト層107上にゲート電極112が形成される。
【0082】
さらに、p型基板100を所定の厚さまで研磨し、アノード電極(不図示)が形成される。
【0083】
図7や図8に示す第2実施形態では、p型ゲート層106をDBR化しているが、p型ゲート層106のみのDBR化では十分な反射率が得られない場合には、このようにn型カソード層108の一部をDBR化することでキャビティ効果が高まる。
【0084】
4.2 変形例
図9の発光サイリスタではn型カソード層108の一部をDBR化しているが、n型カソード層108の全てをDBR化してもよい。この場合、図9において、n型カソード層108の全てがDBR108aとなる。これにより、一層キャビティ効果が高まる。
【0085】
5.プリントヘッドの基本構成
図10に、画像形成装置のプリントヘッドに搭載される回路基板62及び発光部63の平面図を示す。発光部63は、回路基板62上に、発光チップC1〜C60を主走査方向に二列に対向させて千鳥状に配置される。信号発生回路90は、回路基板上62の所定位置に設けられ、発光部63に対して各種駆動信号を供給する。発光部63は、図1〜図9のいずれかに示された発光サイリスタを複数個並列に接続して構成される。
【0086】
図11に、回路基板62を備えるプリントヘッド14の構成例を示す。プリントヘッド14は、ハウジング61、発光部63を有する回路基板62、発光部63から射出された光を感光体ドラム12表面に結像させるロッドレンズアレイ64を備える。ハウジング61は、例えば金属で形成され、回路基板62及びロッドレンズアレイ64を支持し、発光部63の発光点とロッドレンズアレイ64の焦点面が一致するように設定される。ロッドレンズアレイ64は、感光体ドラム12の軸方向である主走査方向に沿って配置される。発光素子として面発光レーザを用いた場合、既述したようにロッドレンズアレイ64の複数の開口部を通過して結像された場合に干渉によりモアレを生じることとなるが、本実施形態の発光サイリスタはランダムな位相の光が射出されるため、ロッドレンズアレイの通過した光は結像面でも干渉することがなく、モアレの発生が防止される。
【0087】
6.画像形成装置の基本構成
図12に、本実施形態のプリントヘッド14を備える画像形成装置1の構成例を示す。画像形成装置1は、各色の画像データに対応して画像形成を行う画像形成プロセス部10、画像形成プロセス部10を制御する画像出力制御部30、パーソナルコンピュータ(PC)2や画像読取装置3に接続され、これらから受信した画像データに対して予め定められた画像処理を施す画像処理部40を備える。
【0088】
画像形成プロセス部10は、一定の間隔を置いて並列的に配置される複数のエンジンからなる画像形成ユニット11を備える。画像形成ユニット11は、4つの画像形成ユニット11Y、11M、11C、11Kから構成される。画像形成ユニット11Y、11M、11C、11Kは、それぞれ静電潜像を形成してトナー像を保持する感光体ドラム12、感光体ドラム12の表面を予め定められた電位で一様に帯電する帯電器13、帯電器13により帯電された感光体ドラム12を露光する、図14に示すプリントヘッド14、プリントヘッド14により得られた静電潜像を現像する現像器15を備える。画像形成ユニット11Y、11M、11C、11Kは、それぞれイエロー、マゼンタ、シアン、黒のトナー像を形成する。
【0089】
また、画像形成プロセス部10は、各画像形成ユニット11Y、11M、11C、11Kの感光体ドラム12にて形成された各色のトナー像を記録用紙に多重転写するために、記録用紙を搬送する用紙搬送ベルト21、用紙搬送ベルトを駆動する駆動ロール22、感光体ドラム12のトナー像を記録用紙に転写する転写ロール23、記録用紙にトナー像を定着する定着器24を備える。
【0090】
画像形成プロセス部10は、画像出力制御部30から供給される各種制御信号に基づいて画像形成動作を行う。そして、画像出力制御部30による制御の下で、パーソナルコンピュータ2や画像読取装置3から受信した画像データは、画像処理部40により画像処理が施され、画像形成ユニット11に供給される。例えば、画像形成ユニット11Kでは、感光体ドラム12が矢印A方向に回転しながら帯電器13により予め定められた電位に帯電され、画像処理部40から供給された画像データに基づいて点灯するプリントヘッド14により露光される。これにより、感光体ドラム12上には、黒色画像に関する静電潜像が形成される。感光体ドラム12上に形成された静電潜像は現像器15により現像され、感光体ドラム12上には黒色のトナー像が形成される。他の画像形成ユニット11Y、11M、11Cについても同様である。
【0091】
画像形成ユニット11で形成された感光体ドラム12上の各色トナー像は、矢印B方向に移動する用紙搬送ベルト21の移動に伴って供給された記録用紙に、転写ロール23に印加された転写電界により順次静電転写され、記録用紙上に各色トナーが重畳された合成トナー像が形成される。
【0092】
合成トナー像が静電転写された記録用紙は、定着器24まで搬送される。定着器24に搬送された記録用紙上の合成トナー像は、定着器24により熱及び圧力による定着処理を受けて記録用紙上に定着され、画像形成装置1から排出される。
【0093】
以上、本発明の実施形態について説明したが、本発明はこれらに限定されるものではなく、他の変形例も可能である。
【0094】
例えば、第1実施形態では垂直キャビティとしてのn型ゲート層104+ノンドープ半導体層105+p型ゲート層106の厚さを3λとし、第2実施形態及び第3実施形態では垂直キャビティとしてのn型ゲート層104+ノンドープ半導体層105の厚さをλとしているが、垂直キャビティの厚さは発光波長λの自然数倍であればよいので、垂直キャビティの厚さをmλ(mは自然数)としてもよい。
【0095】
また、本実施形態ではp型基板上に形成されたpnpn構造の発光サイリスタを例にとり説明したが、n型基板上に形成されたnpnp構造の発光サイリスタでも同様に適用し得る。この場合、第1半導体層であるn型半導体層を多層反射層にするとともに、第3半導体層であるn型半導体層及び/又は第4半導体層であるp型半導体層を多層反射層にすればよい。要約すると、第1導電型の基板上に、順次、第1導電型の第1半導体層、第2導電型の第2半導体層、第1導電型の第3半導体層、第2導電型の第4半導体層を備えた発光サイリスタにおいて、第1半導体層を多層反射層にするとともに、第3半導体層及び/又は第4半導体層を多層反射層にすればよい。なお、本実施形態において、ある層上に別の層が形成されるという場合、ある層上に別の層が直接形成される場合に限られず、ある層上に他の層(例えばバッファ層やコンタクト層)を介して別の層が形成される場合も含まれる。
【符号の説明】
【0096】
1 画像形成装置、10 画像形成プロセス部、11 画像形成ユニット、12 感光体ドラム、14 プリントヘッド、30 画像出力制御部、40 画像処理部、62 回路基板、63 発光部、64 ロッドレンズアレイ、100 基板、102 p型アノード層(第1半導体層)、104 n型ゲート層(第2半導体層)、106 p型ゲート層(第3半導体層)、108 n型カソード層、110 カソード電極、112 ゲート電極。
【特許請求の範囲】
【請求項1】
第1導電型基板と、
前記第1導電型基板上に形成され、アノードあるいはカソードのいずれか一方として機能する第1導電型の第1半導体層と、
前記第1半導体層上に形成され、ゲートとして機能する第2導電型の第2半導体層と、
前記第2半導体層上に形成され、ゲートとして機能する第1導電型の第3半導体層と、
前記第3半導体層上に形成され、アノードあるいはカソードのいずれか他方として機能する第2導電型の第4半導体層と、
を備え、
前記第1半導体層は多層反射層で構成され、
前記第3半導体層及び/又は前記第4半導体層は多層反射層で構成され、
前記多層反射層で挟まれた領域の厚さは、発光波長の自然数倍である
ことを特徴とする発光サイリスタ。
【請求項2】
前記多層反射層は、分布ブラッグ反射層であることを特徴とする請求項1記載の発光サイリスタ。
【請求項3】
前記第3半導体層及び/又は前記第4半導体層の多層反射層の層数は、前記第1半導体層の多層反射層の層数よりも小さいことを特徴とする請求項1記載の発光サイリスタ。
【請求項4】
前記第3半導体層が多層反射層であるとともに、前記第4半導体層の一部が多層反射層であることを特徴とする請求項1記載の発光サイリスタ。
【請求項5】
前記第3半導体層と前記第4半導体層の間に、ゲートコンタクト層が形成されることを特徴とする請求項1記載の発光サイリスタ。
【請求項6】
前記第2半導体層と前記第3半導体層の間に、非ドープ半導体層が形成されることを特徴とする請求項1記載の発光サイリスタ。
【請求項7】
前記第2半導体層と前記非ドープ半導体層は互いに組成が異なり、かつ、前記第3半導体層と前記非ドープ半導体は互いに組成が異なるダブルヘテロ構造であることを特徴とする請求項6記載の発光サイリスタ。
【請求項8】
複数の発光素子からなる発光素子列であって、前記発光素子は、第1導電型基板と、前記第1導電型基板上に形成され、アノードあるいはカソードのいずれか一方として機能する第1導電型の第1半導体層と、前記第1半導体層上に形成され、ゲートとして機能する第2導電型の第2半導体層と、前記第2半導体層上に形成され、ゲートとして機能する第1導電型の第3半導体層と、前記第3半導体層上に形成され、アノードあるいはカソードのいずれか他方として機能する第2導電型の第4半導体層とを備え、前記第1半導体層は多層反射層で構成され、前記第3半導体層及び/又は前記第4半導体層は多層反射層で構成され、前記多層反射層で挟まれた領域の厚さは、発光波長の自然数倍である発光サイリスタである発光素子列を備え、像保持体を露光する露光手段と、
前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、
を備えることを特徴とするプリントヘッド。
【請求項9】
像保持体を帯電する耐電手段と、
複数の発光素子からなる発光素子列であって、前記発光素子は、第1導電型基板と、前記第1導電型基板上に形成され、アノードあるいはカソードのいずれか一方として機能する第1導電型の第1半導体層と、前記第1半導体層上に形成され、ゲートとして機能する第2導電型の第2半導体層と、前記第2半導体層上に形成され、ゲートとして機能する第1導電型の第3半導体層と、前記第3半導体層上に形成され、アノードあるいはカソードのいずれか他方として機能する第2導電型の第4半導体層とを備え、前記第1半導体層は多層反射層で構成され、前記第3半導体層及び/又は前記第4半導体層は多層反射層で構成され、前記多層反射層で挟まれた領域の厚さは、発光波長の自然数倍である発光サイリスタである発光素子列を備え、像保持体を露光する露光手段と、
前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、
前記像保持体に形成された静電潜像を現像する現像手段と、
前記像保持体に現像された画像を被転写体に転写する転写手段と、
を備えることを特徴とする画像形成装置。
【請求項1】
第1導電型基板と、
前記第1導電型基板上に形成され、アノードあるいはカソードのいずれか一方として機能する第1導電型の第1半導体層と、
前記第1半導体層上に形成され、ゲートとして機能する第2導電型の第2半導体層と、
前記第2半導体層上に形成され、ゲートとして機能する第1導電型の第3半導体層と、
前記第3半導体層上に形成され、アノードあるいはカソードのいずれか他方として機能する第2導電型の第4半導体層と、
を備え、
前記第1半導体層は多層反射層で構成され、
前記第3半導体層及び/又は前記第4半導体層は多層反射層で構成され、
前記多層反射層で挟まれた領域の厚さは、発光波長の自然数倍である
ことを特徴とする発光サイリスタ。
【請求項2】
前記多層反射層は、分布ブラッグ反射層であることを特徴とする請求項1記載の発光サイリスタ。
【請求項3】
前記第3半導体層及び/又は前記第4半導体層の多層反射層の層数は、前記第1半導体層の多層反射層の層数よりも小さいことを特徴とする請求項1記載の発光サイリスタ。
【請求項4】
前記第3半導体層が多層反射層であるとともに、前記第4半導体層の一部が多層反射層であることを特徴とする請求項1記載の発光サイリスタ。
【請求項5】
前記第3半導体層と前記第4半導体層の間に、ゲートコンタクト層が形成されることを特徴とする請求項1記載の発光サイリスタ。
【請求項6】
前記第2半導体層と前記第3半導体層の間に、非ドープ半導体層が形成されることを特徴とする請求項1記載の発光サイリスタ。
【請求項7】
前記第2半導体層と前記非ドープ半導体層は互いに組成が異なり、かつ、前記第3半導体層と前記非ドープ半導体は互いに組成が異なるダブルヘテロ構造であることを特徴とする請求項6記載の発光サイリスタ。
【請求項8】
複数の発光素子からなる発光素子列であって、前記発光素子は、第1導電型基板と、前記第1導電型基板上に形成され、アノードあるいはカソードのいずれか一方として機能する第1導電型の第1半導体層と、前記第1半導体層上に形成され、ゲートとして機能する第2導電型の第2半導体層と、前記第2半導体層上に形成され、ゲートとして機能する第1導電型の第3半導体層と、前記第3半導体層上に形成され、アノードあるいはカソードのいずれか他方として機能する第2導電型の第4半導体層とを備え、前記第1半導体層は多層反射層で構成され、前記第3半導体層及び/又は前記第4半導体層は多層反射層で構成され、前記多層反射層で挟まれた領域の厚さは、発光波長の自然数倍である発光サイリスタである発光素子列を備え、像保持体を露光する露光手段と、
前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、
を備えることを特徴とするプリントヘッド。
【請求項9】
像保持体を帯電する耐電手段と、
複数の発光素子からなる発光素子列であって、前記発光素子は、第1導電型基板と、前記第1導電型基板上に形成され、アノードあるいはカソードのいずれか一方として機能する第1導電型の第1半導体層と、前記第1半導体層上に形成され、ゲートとして機能する第2導電型の第2半導体層と、前記第2半導体層上に形成され、ゲートとして機能する第1導電型の第3半導体層と、前記第3半導体層上に形成され、アノードあるいはカソードのいずれか他方として機能する第2導電型の第4半導体層とを備え、前記第1半導体層は多層反射層で構成され、前記第3半導体層及び/又は前記第4半導体層は多層反射層で構成され、前記多層反射層で挟まれた領域の厚さは、発光波長の自然数倍である発光サイリスタである発光素子列を備え、像保持体を露光する露光手段と、
前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、
前記像保持体に形成された静電潜像を現像する現像手段と、
前記像保持体に現像された画像を被転写体に転写する転写手段と、
を備えることを特徴とする画像形成装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【公開番号】特開2011−155219(P2011−155219A)
【公開日】平成23年8月11日(2011.8.11)
【国際特許分類】
【出願番号】特願2010−17221(P2010−17221)
【出願日】平成22年1月28日(2010.1.28)
【出願人】(000005496)富士ゼロックス株式会社 (21,908)
【Fターム(参考)】
【公開日】平成23年8月11日(2011.8.11)
【国際特許分類】
【出願日】平成22年1月28日(2010.1.28)
【出願人】(000005496)富士ゼロックス株式会社 (21,908)
【Fターム(参考)】
[ Back to top ]