自己整合式帯域阻止フィルタ
本願は、入力ポート、出力ポート、複数の音響共振器、及び該複数の音響共振器のインピーダンスを整合させるインダクタを有する無線周波数帯域阻止フィルタについて記載する。インダクタは、入力ポートとインダクタとの間の静的キャパシタンスが出力ポートインダクタとの間の静的キャパシタンスと略等しくなるように、複数の音響共振器に対して帯域阻止フィルタ内で位置付けられる。複数の音響共振器は、複数の並列共振器、複数の直列共振器、又は直列共振器及び並列共振器の組合せであってよい。無線周波数帯域阻止フィルタは、弾性表面波（ＳＡＷ）技術、薄膜バルク音響共振器（ＦＢＡＲ）技術、及びバルク音響波（ＢＡＷ）技術のいずれかにより製造される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、音響共振器帯域阻止フィルタに関する。
【背景技術】
【０００２】
電気通信市場、特に、４Ｇ無線通信システムの分野、及び既存の無線システムでは、現在のレベルよりも改善された性能を有した小型のフィルタに対して、強い必要性が存在する。４Ｇシステムは非常に高速なデータ転送を目標としているので、それらは、ＧＳＭ、ＣＤＭＡ及びＵＭＴＳ等の既存のシステムよりも一層幅広い帯域幅を必要とする。他方で、４Ｇシステムにおける有限な周波数リソースは、無線通信事業各社に、最大限のユーザ容量を可能にするようガードバンドを可能な限り狭く設定するように求める。これらの２つの問題が組み合わさることは、４Ｇシステムがそれらの無線端末装置に小型のＲＦフィルタを必要とすることを意味する。
【０００３】
サイズが小さく且つ費用が安いために、弾性表面波（ＳＡＷ（surface acoustic wave））、薄膜バルク音響共振器（ＦＢＡＲ（thin film bulk acoustic resonator））及び／又はバルク音響波（ＢＡＷ（bulk acoustic wave））フィルタ等の音響材に基づくＲＦフィルタが、様々な無線システムの小型の携帯型端末装置において幅広く使用されている。しかし、これらのフィルタのフィルタ性能の現在のレベルは、依然として、４Ｇ無線システムフィルタ要求からは程遠い。
【０００４】
金属タイプのキャビティフィルタ又は誘電体フィルタ等の、一部の音響マイクロ波技術によらないフィルタは、当該用途のためのフィルタ性能要件を満足するよう設計され得るが、このような設計は、費用が極めて高く、且つ、フィルタが物理的に大きくなる。結果として、金属タイプのフィルタ及び誘電体フィルタは、特に、サイズ及び重量が極めて重要となる無線端末における用途にとって好ましくない。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
通信システムにおける多くの目的にとって好ましい、より安価で且つより小型のフィルタが必要とされる。
【課題を解決するための手段】
【０００６】
本発明の態様に従って、無線周波数帯域阻止フィルタであって、
入力ポート、
複数の音響共振器と、
前記複数の音響共振器のインピーダンスを整合させるインダクタと、
出力ポートと
を有し、
前記インダクタは、前記入力ポートと前記インダクタとの間の静的キャパシタンスが前記出力ポートと前記インダクタとの間の静的キャパシタンスと略等しくなるように、前記複数の音響共振器に対して当該帯域阻止フィルタ内で位置付けられる、
無線周波数帯域阻止フィルタが提供される。
【０００７】
幾つかの実施形態において、前記複数の音響共振器は、複数の並列共振器、複数の直列共振器、並びに直列共振器及び並列共振器の組合せの中の１つである。
【０００８】
幾つかの実施形態において、当該無線周波数帯域阻止フィルタは、弾性表面波（ＳＡＷ）技術、薄膜バルク音響共振器（ＦＢＡＲ）技術、及びバルク音響波（技術）の中の１つにより製造される。
【０００９】
幾つかの実施形態において、前記インダクタはショートスタブ・オンチップ・インダクタである。
【００１０】
幾つかの実施形態において、前記インダクタは、０．１ナノヘンリー［ｎＨ］以下のインダクタンスを有する。
【００１１】
幾つかの実施形態において、当該無線周波数帯域阻止フィルタは、１又はそれ以上の他の無線周波数帯域阻止フィルタとカスケード接続される。
【００１２】
幾つかの実施形態において、前記１又はそれ以上の他の無線周波数帯域阻止フィルタの少なくとも１つは、該少なくとも１つの他の無線周波数帯域阻止フィルタ自体のインピーダンスを整合させるインダクタを有する。
【００１３】
幾つかの実施形態において、前記直列共振器及び並列共振器の組合せは、Ｎ（Ｎ≧２）個の直列共振器と、Ｍ（Ｍ≧２）個の並列共振器とを有する。
【００１４】
幾つかの実施形態において、Ｎは偶数であり、前記入力ポートと前記インダクタとの間にはＮ／２個の直列共振器があり、前記出力ポート前記インダクタとの間にはＮ／２個の直列共振器がある。
【００１５】
幾つかの実施形態において、Ｍは偶数であり、前記入力ポートと前記インダクタとの間にはＭ／２個の並列共振器があり、前記出力ポートと前記インダクタとの間にはＭ／２個の並列共振器がある。
【００１６】
幾つかの実施形態において、直列共振器及び並列共振器のそれぞれは、一対の並列な導体素子から延在するインターデジタル電極の組によって形成される。
【００１７】
幾つかの実施形態において、前記並列共振器に関し、前記一対の並列な導体素子の少なくとも１つは接地に結合される。
【００１８】
幾つかの実施形態において、少なくとも１つの直列共振器若しくは少なくとも１つの並列共振器、又はそれら両方に関し、それぞれの共振器を形成する前記一対の並列な導体素子の少なくとも１つは、前記インダクタに結合される。
【００１９】
幾つかの実施形態において、前記インダクタは、前記一対の並列な導体素子の少なくとも１つと接地との間に配置されるショートスタブ素子である。
【００２０】
幾つかの実施形態において、前記インダクタのインダクタンスは、外部の整合回路が当該フィルタとともに使用されないほど十分正確に製造され得る。
【００２１】
本発明の他の態様に従って、
少なくとも１つのアンテナと、
所望の送信周波数を有する１又はそれ以上のキャリア信号を変調するよう構成される送信回路と、
１又はそれ以上の遠隔トランスミッタから情報を運ぶ無線周波数信号を受信するよう構成される受信回路と、
前記受信回路によって受信された受信信号を処理するとともに、前記送信回路による送信のために信号をエンコードするよう構成されるベースバンドプロセッサと、
請求項１乃至１５のうちいずれか一項に記載の無線周波数帯域阻止フィルタを有する前記送信回路又は受信回路の少なくとも１つと
を有する電気通信基地局が提供される。
【００２２】
本発明の他の態様に従って、
少なくとも１つのアンテナと、
所望の送信周波数を有する１又はそれ以上のキャリア信号を変調するよう構成される送信回路と、
１又はそれ以上の遠隔トランスミッタから情報を運ぶ無線周波数信号を受信するよう構成される受信回路と、
前記受信回路によって受信された受信信号を処理するとともに、前記送信回路による送信のために信号をエンコードするよう構成されるベースバンドプロセッサと、
請求項１乃至１５のうちいずれか一項に記載の無線周波数帯域阻止フィルタを有する前記送信回路又は受信回路の少なくとも１つと、
を有する電気通信無線端末が提供される。
【００２３】
本発明の他の態様に従って、上記又は下記の無線周波数帯域阻止フィルタを有するデュプレクサが提供される。
【００２４】
本発明の他の態様に従って、無線周波数帯域阻止フィルタの製造中のインピーダンス整合の方法であって、
入力ポートを作る段階と、
複数の音響共振器を作る段階と、
前記複数の音響共振器のインピーダンスを整合させるインダクタを作る段階と、
出力ポートを作る段階と
を有し、
前記インダクタを作る段階は、前記入力ポートと前記インダクタとの間の静的キャパシタンスが前記出力ポートと前記インダクタとの間の静的キャパシタンスと略等しくなるように、前記複数の音響共振器に対して前記帯域阻止フィルタにおいて前記インダクタを位置付ける段階を有する、
方法が提供される。
【００２５】
幾つかの実施形態において、前記インダクタを作る段階は、所望のインダクタンスを有するショートスタブ・オンチップ素子を作る段階を有する。
【００２６】
幾つかの実施形態において、前記所望のインダクタンスを有するショートスタブ・オンチップ素子を作る段階は、当該ショートスタブ・オンチップ素子の長さ、幅、及び厚さの少なくとも１つを制御する段階を有する。
【００２７】
本発明の他の態様及び特徴は、添付の図面に関連して本発明の具体的な実施形態に係る以下の記載を読むことで、当業者に明らかになるであろう。
【図面の簡単な説明】
【００２８】
【図１】従来の帯域阻止フィルタの概略図である。
【図２Ａ】更なる従来の帯域阻止フィルタの概略図である。
【図２Ｂ】更なる従来の帯域阻止フィルタの概略図である。
【図３Ａ】更なる従来の帯域阻止フィルタの概略図である。
【図３Ｂ】更なる従来の帯域阻止フィルタの概略図である。
【図４】自己整合式帯域阻止フィルタの実施形態の概略図である。
【図５】自己整合式帯域阻止フィルタの他の実施形態の概略図である。
【図６】自己整合式帯域阻止フィルタの更なる実施形態の概略図である。
【図７Ａ】自己整合式帯域阻止フィルタの更なる実施形態の概略図である。
【図７Ｂ】自己整合式帯域阻止フィルタの更なる実施形態の概略図である。
【図８Ａ】自己整合式帯域阻止フィルタの更なる他の実施形態の概略図である。
【図８Ｂ】図８Ａの自己整合式帯域阻止フィルタの実施の代表図である。
【図９Ａ】自己整合式帯域阻止フィルタの更なる実施形態の概略図である。
【図９Ｂ】図９Ａの自己整合式帯域阻止フィルタの実施の代表図である。
【図１０Ａ】自己整合式帯域阻止フィルタの更なる他の実施形態の概略図である。
【図１０Ｂ】図１０Ａの自己整合式帯域阻止フィルタの実施の代表図である。
【図１１Ａ】自己整合式帯域阻止フィルタの他の実施形態の概略図である。
【図１１Ｂ】図１１Ａの自己整合式帯域阻止フィルタの実施の代表図である。
【図１２Ａ】自己整合式帯域阻止フィルタの更なる実施形態の概略図である。
【図１２Ｂ】図１２Ａの自己整合式帯域阻止フィルタの実施の代表図である。
【図１３Ａ】自己整合式帯域阻止フィルタの他の実施形態の概略図である。
【図１３Ｂ】図１３Ａの自己整合式帯域阻止フィルタの実施の代表図である。
【図１４Ａ】自己整合式帯域阻止フィルタの更なる実施形態の概略図である。
【図１４Ｂ】図１４Ａの自己整合式帯域阻止フィルタの実施の代表図である。
【図１５Ａ】自己整合式帯域阻止フィルタの更なる他の実施形態の概略図である。
【図１５Ｂ】図１５Ａの自己整合式帯域阻止フィルタの実施の代表図である。
【図１６】本発明の実施形態に従う方法を表すフローチャートである。
【図１７】本願の幾つかの実施形態を実施するために使用される基地局の例のブロック図である。
【図１８】本願の幾つかの実施形態を実施するために使用される無線端末の例のブロック図である。
【発明を実施するための形態】
【００２９】
以下、本発明の実施形態について、添付の図面を参照して記載する。
【００３０】
サイズの小型化及び低費用に対する要求のために、弾性表面波（ＳＡＷ）、薄膜バルク音響共振器（ＦＢＡＲ）及び／又はバルク音響波（ＢＡＷ）技術フィルタは、様々な最新の無線通信システムのための小型の携帯型端末装置においてますます利用されつつある。帯域通過型及び帯域阻止型の各フィルタは、ＳＡＷ、ＦＢＡＲ及びＢＡＷ技術により設計されてよい。
【００３１】
音響共振器に基づくはしご形の帯域阻止フィルタ（ＢＲＦ）は、通常、整合目的のために、フィルタの内部ノードに接続される複数の並列インダクタを必要とする。また、このような内部整合インダクタが適切に選択されない場合は、入力側及び出力側には外部整合回路が必要である。一般には、このような内部整合インダクタは２ｎＨ超の値を有し、それらの一部は１０ｎＨ以上であってよい。ディスクリート部品タイプのインダクタ又は印刷回路基板（ＰＣＢ）ショートスタブタイプのインダクタは、このような内部整合を達成するための一般的な従前の選択である。
【００３２】
しかし、現実の世界では、特に、ＢＲＦフィルタが内部整合のために複数の並列インダクタを必要とする場合に関し、ＰＣＢレベルでの内部整合のために正確なインダクタンス値を見つけることは極めて困難である。これは、電気結合を提供するために利用されるボンディングワイヤ及びＢＲＦを収容するよう選択されたパッケージボディの電磁気（ＥＭ）特性に起因する。加えて、ＰＣＢ自体が、このような内部インダクタの値に作用しうる。また、動作周波数が３ギガヘルツ［ＧＨｚ］よりも大きくなる場合は、ＢＲＦ自体は極めて小さくなり、従って、複数のこのような並列な内部整合インダクタ並びに装置を囲む入力及び出力整合回路のための十分なスペースが存在するとは考えにくい。
【００３３】
この問題を解決するための１つの試みは、ダイ上にショートスタブ伝送ラインを直接作ることである。しかし、インダクタンスの値が２ｎＨを上回る限り、オンチップタイプのショートスタブ・インダクタを作る試みのいずれもが実際の装置設計にとって実用的でない。これは、このような値を有するオンチップタイプのインダクタが、ＢＲＦの音響共振器によって占有されるスペースよりも１０数倍大きい巨大なフットプリントを必要とするためである。
【００３４】
ここでは、ＢＲＦ装置設計における内部整合インダクタが、オンチップタイプのショートスタブ・インダクタ設計に適した値である０．１ｎＨの範囲にあることを可能にする技術が開示される。幾つかの実施形態において、ＢＲＦを含むダイ上の０．１ｎＨの範囲におけるショートスタブ・インダクタの寸法は、音響共振器と同程度であってよい。
【００３５】
ＢＲＦ装置は、基地局及び端末装置の両方のための無線システムのＲＦフロントエンドにおいて極めて重要な役割を果たすことができる。それは、高調波周波数信号及び何らかのスプリアス信号等の好ましくない信号を除去し、又は電力放射要件を満たすのに役立つ何らかの無線システムのための有用な装置である。
【００３６】
オンチップタイプのショートスタブ・インダクタが音響共振器と同じ精度を有して製造される場合に、インダクタンス値は極めて正確に作られ、従って、外部の入力及び出力整合回路は不要となる。従って、自己整合式の、極めて小さいフットプリントのＢＲＦ装置が可能となる。
【００３７】
本発明の幾つかの実施形態においてＰＣＢ上で外部の入力及び出力整合回路が必要とされないために、ＢＲＦは、無線端末及び／又は電気通信基地局等の何らかの装置実施に組み込むことが容易である。また、ＢＲＦ装置は、改善された電力処理能力を提供するデュプレクサ設計において使用されてよい。
【００３８】
本発明の幾つかの実施形態は、弾性表面波（ＳＡＷ）、薄膜バルク音響共振器（ＦＢＡＲ）及び／又はバルク音響波（ＢＡＷ）技術（しかし、これらに限られない。）により製造される無線周波数（ＲＦ）帯域の音響共振器に基づくＢＲＦ（帯域阻止フィルタ）に適用されてよい。幾つかの実施形態において、ここで開示される方法及び装置に従って製造されたＢＲＦは、例えば１ギガヘルツ［ＧＨｚ］超の高周波用途に適している。
【００３９】
本発明の幾つかの実施形態は、ＢＲＦ設計における単一の製造インダクタＬの値を、ＢＲＦパッケージ設計へのインダクタの組み込みをより容易にすることができる値へと最小限にする。
【００４０】
本発明の幾つかの実施形態は、大量生産のための多収量を可能にし、ＢＲＦ装置の製造費用を下げる。
【００４１】
図面を参照して、図１は、従来の帯域阻止フィルタの回路図である。図１には、ＢＲＦ１００が示されている。ＢＲＦ１００は、その入力ポートでは第１の整合回路１１０を有し、その出力ポートでは第２の整合回路１４０を有する。ＢＲＦ１００は、複数の直列な音響共振器１２０、１２２、１２４及び１２６と、複数の並列な音響共振器１３０、１３２及び１３４と、複数のディスクリート・インダクタＬ１、Ｌ２及びＬ３とを有する。
【００４２】
直列共振器１２０は、一方の端子を整合回路１１０に結合され、他方の端子をインダクタＬ１、並列共振器１３０、及び直列共振器１２２の一方の端子に結合されている。並列共振器１３０及びインダクタＬ１は接地１５０に接続されている。直列共振器１２２は、他方の端子をインダクタＬ２、並列共振器１３２、及び直列共振器１２４の一方の端子に結合されている。並列共振器１３２及びインダクタＬ２は接地１５０に接続されている。直列共振器１２４は、他方の端子をインダクタＬ３、並列共振器１３４、及び直列共振器１２６の一方の端子に結合されている。並列共振器１３４及びインダクタＬ３は接地１５０に接続されている。直列共振器１２６は、他方の端子を整合回路１４０に結合されている。
【００４３】
一般に、Ｌ１、Ｌ２及びＬ３の値は２ｎＨより大きく、従って、このようなインダクタンス値のためのショートスタブ・オンチップ・インダクタの寸法は非常に大きくなるので、ショートスタブタイプのマイクロ波伝送ライン技術を用いることによってオンチップでインダクタを製造することは実際的ではない。帯域阻止フィルタのためのこのような製造に係る他の欠点には、図１に示されるような、（１）多数のインダクタがフィルタ全体を整合させるために必要とされること、及び（２）入力及び出力の両ポートで外部整合回路が必要とされること等の１又はそれ以上がある。
【００４４】
図２Ａ及び図２Ｂは、更なる従来の帯域阻止フィルタの回路図である。図２Ａで、ＢＲＦ２００は、１／４波伝送ライン２２０を介して連結されている２つの直列共振器２１０及び２２０を有する。図２Ｂで、ＢＲＦ２５０は、１／４波伝送ライン２８０を介して連結されている２つの直列共振器２６０及び２６２と、夫々の直列共振器２６０及び２６２と１／４波伝送ライン２８０との間に配置されている２つの並列共振器２７０及び２７２とを有する。インダクタＬ４及びＬ５は、夫々、ＢＲＦ２５０の入力ポート側における直列共振器１６０の前と、出力ポート側における直列共振器１６２の後とに配置されている。
【００４５】
このようなインピーダンス整合方法の欠点には、（１）ある周波数のための１／４波伝送ラインはオンチップ設計にとって長すぎること、（２）多数のインダクタがフィルタ全体を整合させるために必要とされること、及び（３）インダクタは大きいインダクタンス値を有し、結果として、チップ上に集積することが困難であること等がある。
【００４６】
図３Ａ及び図３Ｂは、更なる他の従来の帯域阻止フィルタの回路図である。図３Ａで、ＢＲＦ３００は、４つの並列共振器３１０、３１２、３１４及び３１６と、ＢＲＦ３００の入力ポート側において並列共振器３１０の前に配置されているインダクタＬ６と、ＢＲＦ３００の出力ポート側において並列共振器３１６の後に配置されているインダクタＬ７とを有する。図３Ｂで、ＢＲＦ３５０は、ＢＲＦ３５０の入力ポート側において４つの並列共振器３６０、３６２、３６４及び３６６並びに第２のインダクタＬ９が後に続く第１のインダクタＬ８を有する。また、４つの並列共振器３６０、３６２、３６４及び３６６並びに第１及び第２のインダクタＬ８及びＬ９は接地３００に結合されている。伝送ライン又はインピーダンスインバータ３８０は第２のインダクタＬ９に結合されている。第３のインダクタＬ１０は伝送ライン３８０に結合されている。４つの更なる並列共振器３７０、３７２、３７４及び３７６は第３のインダクタＬ１０に結合されている。第４のインダクタＬ１１は、ＢＲＦ３５０の出力ポート側において４つの並列共振器３７０、３７２、３７４及び３７６に結合されている。また、４つの並列共振器３７０、３７２、３７４及び３７６並びに第３及び第４のインダクタＬ１０及びＬ１１は接地３００に結合されている。
【００４７】
この第３のタイプのインピーダンス整合に係る欠点の一部は、前述の例の欠点と同じである。欠点には、（１）正号に必要とされるインダクタが多すぎること、（２）インダクタが大きいインダクタンス値を有し、結果として、チップ上に集積することが困難であること、（３）ある周波数のための１／４波伝送ラインはオンチップ設計にとって長すぎること、及び（４）図３Ａ及び図３Ｂの設計は並列な（シャントとしても知られる）共振器しか使用せず、高性能ＢＲＦを達成することが困難であること等がある。
【００４８】
図４は、本発明に従う自己整合式ＢＲＦの実施形態の回路図である。図４で、ＢＲＦ４００は、６個の直列共振器４１０、４１２、４１４、４１６、４１８及び４２０と、単一の内部整合インダクタＬ１２とを有する。インダクタＬ１２は接地４３０にも結合されている。また、ＢＲＦ４００は、入力ポート４０５及び出力ポート４２５を有するとみなされる。図４の例では、単一整合インダクタＬ１２は、６個の直列共振器の中点に配置されている。整合インダクタＬ１２と入力ポート４０５との間及び整合インダクタＬ１２と出力ポート４２５との間には直列共振器が３つずつ存在する。インダクタＬ１２は接地４３０に結合されている。本願の目的のために、「接地に結合される」との記載は、接地に結合されている各回路素子が２つのポートを有し、第１のポートは回路内の所与の場所に結合され、他のポートは接地に結合されるという意味で使用される。
【００４９】
幾つかの実施形態において、インダクタは、インダクタＬ１２の両側にある、すなわち、インダクタＬ１２と入力ポート４０５との間及びインダクタＬ１２と出力ポート４２５との間にある共振器の全体的な静的キャパシタンスがほぼ等しい値である限り、複数の直列共振器を整合させるために使用される。従って、幾つかの実施形態において、並列インダクタの両側にある共振器の数は同じである必要はないが、静的キャパシタンスの値は同じでなければならない。この実施形態のＢＲＦ設計は、整合インダクタの数を最小限にする。整合インダクタの数を減らすことによりフィルタ（阻止）性能は改善される。
【００５０】
本発明の幾つかの実施形態において、単一インダクタは、単一インダクタがＢＲＦを集合的に形成する音響共振器とともに製造されるために、ＢＲＦのインピーダンス整合を可能にする。これの例は、図８Ｂから図１５Ｂにおいて、より詳細に示される。
【００５１】
図４の具体例はＢＲＦにおける６個の直列共振器を例示するが、ＢＲＦに含まれる共振器の数は実施に特有であり、６個の共振器の場合に限られないことは明らかである。
【００５２】
図５は、自己整合式ＢＲＦの他の実施形態の回路図である。図５で、ＢＲＦ５００は、全部で５個の並列な音響共振器５１０、５１２、５１４、５１６及び５１８と、内部整合インダクタＬ１３とを有する。インダクタＬ１３及び５個の並列共振器は接地５２０に結合されている。ＢＲＦ５００は、また、入力ポート５０５及び出力ポート５２５を有するとみなされる。
【００５３】
幾つかの実施形態において、単一の並列インダクタは、インダクタＬ１３の両側にある共振器の全体的な静的キャパシタンスがほぼ同じ値を有する限り、複数の並列共振器を整合させるために使用される。
【００５４】
図５の具体例はＢＲＦにおける５個の並列な共振器を例示するが、かかる実施に係るＢＲＦに含まれる共振器の数は実施に特有であることは明らかである。
【００５５】
図６は、自己整合式無線周波数帯域ＢＲＦの第３の実施形態の回路図である。図６は、入力ポート６０５及び出力ポート６２５を有するＢＲＦ６００を表す。ＢＲＦ６００は、ＢＲＦ６００の入力ポート側にある３つの直列共振器６１０、６１２及び６１４の第１グループと、ＢＲＦ６００の出力ポート側にある３つの直列共振器６２０、６２２及び６２４の第２グループとを有する。第１共振器グループと第２共振器グループとの間には、図５のＢＲＦ５００に相当する第３共振器グループが配置されている。第３共振器グループは、５個の並列共振器６３０、６３２、６３４、６３６及び６３８のグループと、内部整合インダクタＬ１４とを有する。５個の並列共振器及びインダクタＬ１４の夫々は、また、接地６４０に結合されている。
【００５６】
幾つかの実施形態において、ＢＲＦは、多数の直列及び／又は並列な共振器を整合させるために、ただ１つのインダクタしか必要としない。幾つかの実施形態において、ＢＲＦは、入力ポート及び出力ポートにおいて外部整合回路を必要としない。幾つかの実施形態において、並列インダクタンスは、０．１ｎＨ程度の大きさに最小限にされてよい。このインダクタンス値は、例えば、印刷回路基板（ＰＣＢ）のために、ＢＲＦパッケージ設計に容易に集積される値である。幾つかの実施形態において、自己整合式ＢＲＦ装置は極めて小さいサイズを有し、例えば、５．６ＧＨｚの動作周波数において２平方ミリメートル［ｍｍ２］である。
【００５７】
図７Ａ及び図７Ｂは、自己整合式帯域阻止フィルタの更なる実施形態の回路図である。図７Ａ及び図７Ｂは、複数のＢＲＦをカスケード接続する例を示す。図７Ａは、カスケード接続されている図４のＢＲＦ４００、図５のＢＲＦ５００及び図６のＢＲＦ６００を有するＢＲＦ７００の第１の例を表す。図７Ｂは、カスケード接続されている、図６のＢＲＦ６００に対応する複数のＢＲＦを有するＢＲＦ７５０の第２の例を表す。
【００５８】
図７Ａ及び図７Ｂは、単に、どのように自己整合式ＢＲＦがカスケード接続されるのかに関する２つの例である。具体的に、図示される２つの例は、異なる構造タイプのＢＲＦが、個々のＢＲＦのいずれとも異なる動作パラメータの組を有してＢＲＦを形成するようカスケード接続されているところの第１の例、及び、同じ構造を有するが必ずしも構造中の素子に関して同じ動作パラメータを有しているわけではない２又はそれ以上のＢＲＦがカスケード接続されているところの第２の例である。本願で開示されている発明の態様に従って内部で整合される複数の自己整合式ＢＲＦがカスケード接続されてよいことは明らかである。ＢＲＦの具体的な数、ＢＲＦの位置付け、並びにＢＲＦに含まれる特定の構成要素の特性及び／又はパラメータは全て、実施特有である。
【００５９】
図８Ａは、自己整合式帯域阻止フィルタの他の実施形態の回路図である。図８Ａで、ＢＲＦ８００は、ＢＲＦ８００の入力ポート側にあって、整合インダクタＬ１５に結合されている単一の直列共振器８１０及び単一の並列共振器８３０を有する。ＢＲＦ８００の出力ポート側にある単一の並列共振器８４０及び単一の直列共振器８２０は、整合インダクタＬ１５に結合されている。２つの並列共振器８３０及び８４０並びに整合インダクタＬ１５は、また、接地８５０に結合されている。
【００６０】
図８Ｂは、音響共振器インターデジタル・トランスデューサとしての図８ＡのＢＲＦ８００の実施の代表図である。図８Ａの直列共振器及び並列共振器の各共振器は、複数の連続したインターデジタル・トランスデューサ電極を有する。直列共振器８１０は、トランスデューサ要素８０３の電極と、トランスデューサ要素８０５の第１の電極組とによって形成される。直列共振器８２０は、トランスデューサ要素８２６の電極と、トランスデューサ要素８２４の第１の電極組とによって形成される。並列共振器８３０は、トランスデューサ要素８０７の電極と、トランスデューサ要素８０５の第２の電極組とによって形成される。並列共振器８４０は、トランスデューサ要素８２２の電極と、トランスデューサ要素８２４の第２の電極組とによって形成される。トランスデューサの要素８６０は、インダクタＬ１５のための所望のインダクタンスを提供するショートスタブ・コンポーネントである。トランスデューサの要素８５０は接地バーである。
【００６１】
本発明の幾つかの実施形態において、トランスデューサ要素８６０の厚さ、幅及び長さは、インダクタＬ１５のインダクタンスの間を制御するよう、ＢＲＦの製造中に制御される。
【００６２】
図９Ａは、自己整合式帯域阻止フィルタの他の実施形態の回路図である。図９Ａは、複数のＢＲＦをカスケード接続する例を示す。図９Ａは、カスケード接続されている３つのＢＲＦ８００Ａ、８００Ｂ及び８００Ｃを有するＢＲＦ９００を表す。これら３つのＢＲＦは、実質的に、図８ＡのＢＲＦ８００の構造に対応する。上述されたように、ＢＲＦ８００Ａ、８００Ｂ及び８００Ｃの要素の構造はＢＲＦ８００と実質的に同じであってよいが、種々の要素の物理パラメータは必ずしも同じではない。
【００６３】
図９Ｂは、音響共振器インターデジタル・トランスデューサとしての図９ＡのＢＲＦ９００の実施の代表図である。図８Ｂに表されているようなタイプの３つのトランスデューサ８００Ａ、８００Ｂ及び８００Ｃが図示されている。
【００６４】
図９Ａ及び図９Ｂにはたった３つのカスケード接続されたＢＲＦしか図示されていないが、カスケード接続されるＢＲＦの具体的な数は実施特有である。更に、同じ構造の３つのＢＲＦがカスケード接続されているが、新たなＢＲＦを形成するよう複数のＢＲＦがカスケード接続される場合に、当然、複数のＢＲＦは、同じ若しくは異なるパラメータを有して同じ構造であっても、又は異なる構造であってもよい。
【００６５】
図１０Ａは、自己整合式帯域阻止フィルタの更なる実施形態の回路図である。図１０Ａで、ＢＲＦ１０００は、図８ＡのＢＲＦ８００の構造と同じであるＢＲＦ１０００の部分を有する。便宜上、図８Ａの参照符号が図１０Ａでも用いられる。複数の直列共振器１０１０（例示のため１つしか図示されていない。）は、ＢＲＦ８００と同じである部分の入力側に結合されている。複数の直列共振器１０２０（例示のため１つしか図示されていない。）は、ＢＲＦ８００と同じである部分の出力側に結合されている。
【００６６】
図１０Ｂは、音響共振器インターデジタル・トランスデューサとしての図１０ＡのＢＲＦ１０００の実施の代表図である。図８ＢのＢＲＦ８００に相当するトランスデューサが、付加的な直列共振器要素１０１０及び１０２０とともに図示されている。
【００６７】
幾つかの実施形態において、接続バスバーの使用は、ＢＲＦのサイズを小さくするよう、最小限にされ得る。例えば、これは、ＢＲＦのトランスデューサ要素の長さ、幅及び厚さのいずれかを制御することを含んでよい。
【００６８】
図１１Ａは、自己整合式帯域阻止フィルタの更なる実施形態の回路図である。図１１Ａで、ＢＲＦ１１００は、図１０ＡのＢＲＦ１０００と同じ３つのカスケード接続された部分１０００Ａ、１０００Ｂ及び１０００Ｃを有する。
【００６９】
図１１Ｂは、音響共振器インターデジタル・トランスデューサとしての図１１ＡのＢＲＦ１１００の実施の代表図である。図１０Ｂに表されるタイプの３つのトランスデューサ１０００Ａ、１０００Ｂ及び１０００Ｃが図示されている。
【００７０】
幾つかの実施形態において、接続バスバーの使用は、ＢＲＦのサイズを小さくするよう、最小限にされ得る。幾つかの実施形態において、このようなカスケード接続設計は、ＢＲＦ性能を改善することができる。
【００７１】
図１２Ａは、自己整合式帯域阻止フィルタの更なる実施形態の回路図である。図１２Ａで、ＢＲＦ１２００は、入力ポート１２０５及び出力ポート１２７５を有するとみなされる。ＢＲＦ１２００は、ＢＲＦ１２００の入力側において複数の直列共振器の第１の直列共振器１２１０及び第２の直列共振器１２２０を有する。第１の並列共振器１２３０は、第２の直列共振器１２２０に結合されている。整合インダクタＬ１６は、第１の並列共振器１２３０に結合されている。第２の並列共振器１２４０及び第３の並列共振器１２５０は、整合インダクタＬ１６に結合されている。ＢＲＦ１２００の出力ポート側における複数の直列共振回路の第３の直列共振器１２６０及び第４の直列共振器１２７０は、第３の並列共振器１２５０に結合されている。３つの並列共振器１２３０、１２４０及び１２５０並びに整合インダクタＬ１６は、また、接地１２８０に結合されている。
【００７２】
図１２Ｂは、音響共振器インターデジタル・トランスデューサとしての図１２ＡのＢＲＦ１２００の実施の代表図である。第１、第２、第３及び第４の直列共振器１２１０、１２２０、１２６０及び１２７０、第１、第２及び第３の並列共振器１２３０、１２４０及び１２５０、並びに整合インダクタＬ１６を実施する要素が図示されている。
【００７３】
幾つかの実施形態において、接続バスバーの使用は、ＢＲＦのサイズを小さくするよう、最小限にされ得る。例えば、これは、ＢＲＦのトランスデューサ要素の長さ、幅及び厚さのいずれかを制御することを含んでよい。
【００７４】
図１３Ａは、自己整合式帯域阻止フィルタの更なる実施形態の回路図である。図１３Ａで、ＢＲＦ１３００は、入力ポート１３０５及び出力ポート１３８５を有するとみなされる。ＢＲＦ１３００は、ＢＲＦ１３００の入力ポート側において複数の直列共振器の第１の直列共振器１３１０及び第２の直列共振器１３２０を有する。第１の並列共振器１３３０及び第２の並列共振器１３４０は、第２の直列共振器１３２０に結合されている。整合インダクタＬ１７は、第２の並列共振器１３４０に結合されている。第３の並列共振器１３５０及び第４の並列共振器１３６０は、整合インダクタＬ１７に結合されている。ＢＲＦ１３００の出力ポート側における複数の直列共振器の第３の直列共振器１３７０及び第４の直列共振器１３８０は、第４の並列共振器１３６０に結合されている。第４の並列共振器１３３０、１３４０、１３５０及び１３６０並びに整合インダクタＬ１７は、また、接地１３９０に結合されている。
【００７５】
図１３Ｂは、音響共振器インターデジタル・トランスデューサとしての図１３ＡのＢＲＦ１３００の実施の代表図である。第１、第２、第３及び第４の直列共振器１３１０、１３２０、１３７０及び１３８０、第１、第２、第３及び第４の並列共振器１３３０、１３４０、１３５０及び１３６０、並びに整合インダクタＬ１７の要素が図示されている。
【００７６】
幾つかの実施形態において、接続バスバーの使用は、ＢＲＦのサイズを小さくするよう、最小限にされ得る。例えば、これは、ＢＲＦのトランスデューサ要素の長さ、幅及び厚さのいずれかを制御することを含んでよい。
【００７７】
図１４Ａは、自己整合式帯域阻止フィルタの更なる実施形態の回路図である。図１４Ａで、ＢＲＦ１４００は、入力ポート１４０５及び出力ポート１４９２を有するとみなされる。ＢＲＦ１４００は、ＢＲＦ１４００の入力ポート側において複数の直列共振器の第１の直列共振器１４１０及び第２の直列共振器１４２０を有する。第１の並列共振器１４３０及び第２の並列共振器１４４０は、第２の直列共振器１４２０に結合されている。整合インダクタＬ１８は、第２の並列共振器１４４０に結合されている。第３の並列共振器１４５０、第４の並列共振器１４６０及び第５の並列共振器１４７０は、整合インダクタＬ１８に結合されている。ＢＲＦ１４００の出力ポート側における複数の直列共振器の第３の直列共振器１４８０及び第４の直列共振器１４９０は、第５の並列共振器１４７０に結合されている。５個の並列共振器１４３０、１４４０、１４５０、１４６０及び１４７０並びに整合インダクタＬ１８は、また、接地１４９５に結合されている。
【００７８】
図１４Ｂは、音響共振器インターデジタル・トランスデューサとしての図１４ＡのＢＲＦ１４００の実施の代表図である。第１、第２、第３及び第４の直列共振器１４１０、１４２０、１４８０及び１４９０、第１、第２、第３、第４及び第５の並列共振器１４３０、１４４０、１４５０、１４６０及び１４７０、並びに整合インダクタＬ１８を実施する要素が図示されている。
【００７９】
幾つかの実施形態において、接続バスバーの使用は、ＢＲＦのサイズを小さくするよう、最小限にされ得る。例えば、これは、ＢＲＦのトランスデューサ要素の長さ、幅及び厚さのいずれかを制御することを含んでよい。
【００８０】
図１５Ａは、自己整合式帯域阻止フィルタの更なる実施形態の回路図である。図１５Ａで、ＢＲＦ１５００は、入力ポート１５０５及び出力ポート１５９２を有するとみなされる。ＢＲＦ１５００は、ＢＲＦ１５００の入力ポート側において複数の直列共振器の第１の直列共振器１５１０及び第２の直列共振器１５１５を有する。第１の並列共振器１５２０、第２の並列共振器１５３０及び第３の直列共振器１５４０は、第２の直列共振器１５１５に結合されている。整合インダクタＬ１９は、第３の並列共振器１５４０に結合されている。第４の並列共振器１５５０、第５の並列共振器１５６０及び第６の並列共振器１５７０は、整合インダクタＬ１９に結合されている。ＢＲＦ１５００の出力ポート側における複数の直列共振器の第３の直列共振器１５８０及び第４の直列共振器１５９０は、第６の並列共振器１５７０に結合されている。６個の並列共振器１５２０、１５３０、１５４０、１５５０、１５６０及び１５７０並びに整合インダクタＬ１９は、また、接地１５９５に結合されている。
【００８１】
図１５Ｂは、音響共振器インターデジタル・トランスデューサとしての図１５ＡのＢＲＦ１５００の実施の代表図である。第１、第２、第３及び第４の直列共振器１５１０、１５１５、１５８０及び１５９０、第１、第２、第３、第４、第５及び第６の並列共振器１５２０、１５３０、１５４０、１５５０、１５６０及び１５７０、並びに整合インダクタＬ１９を実施する要素が図示されている。
【００８２】
幾つかの実施形態において、接続バスバーの使用は、ＢＲＦのサイズを小さくするよう、最小限にされ得る。例えば、これは、ＢＲＦのトランスデューサ要素の長さ、幅及び厚さのいずれかを制御することを含んでよい。
【００８３】
ＳＡＷ、ＦＢＡＲ及び／又はＢＡＷ設計技術を用いることによって、本発明の幾つかの実施形態は、物理的なサイズが小さい経済上安価な装置をもたらす。
【００８４】
本発明の幾つかの態様は、２００９年４月１５日に出願された、本願と同一出願人に譲渡された米国特許出願第１２／４２４０６８号明細書等の特許出願において使用を見出される。
【００８５】
本発明の幅広い態様に従って、無線周波数帯域阻止フィルタ（ＢＲＦ）は入力ポート及び出力ポートを有する。無線周波数ＢＲＦは、複数の音響共振器と、該複数の音響共振器のインピーダンスを整合させるインダクタとを有する。前記インダクタは、前記入力ポートと前記インダクタとの間の静的キャパシタンスが前記出力ポートと前記インダクタとの間の静的キャパシタンスと略等しくなるように、前記複数の音響共振器に対して当該ＢＲＦにおいて位置付けられる。
【００８６】
幾つかの実施形態において、４つの音響共振器は、複数の並列共振器、複数の直列共振器、並びに直列共振器及び並列共振器の組合せの中の１つである。
【００８７】
幾つかの実施形態において、前記直列共振器及び並列共振器の組合せは、Ｎ（Ｎ≧２）個の直列共振器と、Ｍ（Ｍ≧２）個の並列共振器とを有する。
【００８８】
幾つかの実施形態において、Ｎが偶数である場合、前記入力ポートと前記インダクタとの間にはＮ／２個の直列共振器が存在し、前記出力ポートと前記インダクタとの間にはＮ／２個の直列共振器が存在する。
【００８９】
幾つかの実施形態において、Ｍが偶数である場合、前記入力ポートと前記インダクタとの間にはＭ／２個の並列共振器が存在し、前記出力ポートと前記インダクタとの間にはＭ／２個の並列共振器が存在する。
【００９０】
幾つかの実施形態において、ＢＲＦの一部である直列共振器及び並列共振器の夫々は、一対の並列な導体素子から延在するインターデジタル電極の組によって形成されるトランスデューサの部分である。
【００９１】
幾つかの実施形態において、並列共振器の場合に、前記一対の並列な導体要素の少なくとも１つは接地に結合される。
【００９２】
幾つかの実施形態において、少なくとも１つの直列共振器若しくは少なくとも１つの並列共振器、又はそれら両方は、前記一対の並列な導体要素の少なくとも１つに結合され、該少なくとも１つの導体要素はインダクタに結合される。
【００９３】
幾つかの実施形態において、前記インダクタは、前記一対の並列な導体要素の少なくとも１つと接地との間に配置されるショートスタブ素子である。
【００９４】
幾つかの実施形態において、前記インダクタは０．１ｎＨ以下である。
【００９５】
幾つかの実施形態において、当該ＢＲＦは、他の無線周波数ＢＲＦとカスケード接続されている複数の無線周波数ＢＲＦの中の１つである。
【００９６】
幾つかの実施形態において、前記他のＢＲＦの一部又は全ては夫々、夫々の無線周波数ＢＲＦのインピーダンスを整合させる単一のインダクタを有する。
【００９７】
図１６を参照して、以下、無線周波数ＢＲＦにおいてインピーダンスを整合させる方法について記載する。第１のステップ１６−１で、方法は、ＢＲＦのための入力ポートを作る段階を有する。第２のステップ１６−２は、複数の音響共振器を作る段階を有する。第３のステップ１６−３は、複数の音響共振器のインピーダンスを整合させるインダクタを作る段階を有する。第４のステップ１６−４は、出力ポートを作る段階を有する。
【００９８】
インダクタは、入力ポートとインダクタとの間の静的キャパシタンスが出力ポートとインダクタとの間の静的キャパシタンスと略等しくなるように、複数の音響共振器に対して帯域阻止フィルタにおいて位置付けられる。
【００９９】
幾つかの実施形態において、複数の音響共振器は少なくとも４つの音響共振器である。
【０１００】
当然、方法のステップは、必ずしも、上述される特定の順序で実行されるわけではない。どのようにＢＲＦが作られるのかに依存して（例えば、異なる材料が互いに層状にされる。）、入力ポート、出力ポート、音響共振器及びインダクタは、同時に、前述の順序で、又は全く異なった順序で作られてよい。
【０１０１】
ＢＲＦの製造は、従来のＳＡＷ、ＦＢＡＲ及びＢＡＷ技術に従って行われてよく、これらの技術では、インダクタの製造は、所望のインダクタを提供するよう制御される。
【０１０２】
図１７を参照して、基地局１４の例が表されている。基地局１４は、一般に、制御システム２０と、ベースバンドプロセッサ２２と、送信回路２４と、受信回路２６と、複数のアンテナ２８と、ネットワークインターフェース３０とを有する。受信回路２６は、（図１１に表されている）モバイル端末１６及び（図１２に表される）中継局１５によって与えられる１又はそれ以上の遠隔の送信器から、情報を運ぶ無線周波数信号を受信する。低雑音増幅器及びフィルタ（図示せず。）は、処理のために信号を増幅して、信号からブロードバンド干渉を除去するよう協働してよい。本願で記載されるタイプのＢＲＦフィルタは、受信回路２６に含まれるフィルタの例であってよい。次いで、ダウンコンバージョン及びデジタル化回路（図示せず。）は、フィルタ処理された受信信号を中間又はベースバンド周波数信号にダウンコンバートする。ダウンコンバートされた信号は、次に、１又はそれ以上のデジタルストリームへとデジタル化される。
【０１０３】
ベースバンドプロセッサ２２は、受信信号において伝達された情報又はデータビットを取り出すよう、デジタル化された受信信号を処理する。この処理は、通常、復調、復号化、及びエラー訂正動作を含む。そのようなものとして、ベースバンドプロセッサ２２は、一般に、１又はそれ以上のデジタル信号プロセッサ（ＤＳＰ）又は特定用途向け集積回路（ＡＳＩＣ）において実施される。次いで、受信された情報は、直接に又は中継局１５の助けを借りて、ネットワークインターフェース３０を介して無線ネットワークをわたって送信され、又は基地局１４によるサービス提供を受ける他のモバイル端末１６へ送信される。
【０１０４】
送信側では、ベースバンドプロセッサ２２は、音声、データ、又は制御情報を表すデジタル化されたデータを、制御システム２０の制御下でネットワークインターフェース３０から受信し、該データを送信のためにエンコードする。エンコードされたデータは、送信回路２４へ出力される。送信回路２４において、データは、所望の送信周波数を有する１又はそれ以上のキャリア信号によって変調される。電力増幅器（図示せず。）は、変調されたキャリア信号を送信に適したレベルへと増幅して、整合ネットワーク（図示せず。）を通ってアンテナ２８へ供給する。変調及び処理の詳細については、以下でより詳細に記載する。本願で記載されるタイプのＢＲＦフィルタは、送信回路２４にも含まれてよい。
【０１０５】
図１８を参照して、モバイル端末１６の例が表されている。基地局１４と同様に、モバイル端末１６は、制御システム３２と、ベースバンドプロセッサ３４と、送信回路３６と、受信回路３８と、複数のアンテナ４０と、ユーザインターフェース回路４２とを有する。受信回路３８は、１又はそれ以上の基地局１４及び中継局１５から、情報を運ぶ無線周波数信号を受信する。低雑音増幅器及びフィルタ（図示せず。）は、処理のために信号を増幅して、信号からブロードバンド干渉を除去するよう協働してよい。本願記載されるタイプのＢＲＦフィルタは、受信回路３８に含まれるフィルタの例であってよい。次いで、ダウンコンバージョン及びデジタル化回路（図示せず。）は、フィルタ処理された受信信号を中間又はベースバンド周波数信号にダウンコンバートする。ダウンコンバートされた信号は、次に、１又はそれ以上のデジタルストリームへとデジタル化される。
【０１０６】
ベースバンドプロセッサ３４は、受信信号において伝達された情報又はデータビットを取り出すよう、デジタル化された受信信号を処理する。この処理は、通常、復調、復号化、及びエラー訂正動作を含む。ベースバンドプロセッサ２２は、一般に、１又はそれ以上のデジタル信号プロセッサ（ＤＳＰ）又は特定用途向け集積回路（ＡＳＩＣ）において実施される。
【０１０７】
送信のために、ベースバンドプロセッサ３４は、音声、データ、又は制御情報を表すデジタル化されたデータを、制御システム３２から受信し、該データを送信のためにエンコードする。エンコードされたデータは、送信回路３６へ出力される。送信回路３６において、データは、所望の送信周波数にある１又はそれ以上のキャリア信号を変調するよう変調器によって使用される。電力増幅器（図示せず。）は、変調されたキャリア信号を送信に適したレベルへと増幅して、整合ネットワーク（図示せず。）を通ってアンテナ４０へ供給する。本願で記載されるタイプのＢＲＦフィルタは、送信回路３６にも含まれてよい。当業者が利用可能な種々の変調及び処理技術が、直接的に又は中継局を介してモバイル端末と基地局との間で信号を伝送するために使用される。
【０１０８】
本願の上記実施形態は、単なる例であるよう意図される。当業者は、本願の適用範囲を逸脱することなく、特定の実施形態に対して代替、変更及び置換を行ってよい。
【０１０９】
本発明の多数の変更及び置換が、上記教示を鑑みて可能である。従って、当然、添付の特許請求の範囲の適用範囲内であれば、本発明は、本願で記載される以外の方法で実施されてよい。
【０１１０】
［関連出願］
本願は、２００８年１０月３１日に出願された、その全文を参照により本願に援用される米国特許仮出願第６１／１１０１４７号明細書の優先権を主張するものである。
【技術分野】
【０００１】
本発明は、音響共振器帯域阻止フィルタに関する。
【背景技術】
【０００２】
電気通信市場、特に、４Ｇ無線通信システムの分野、及び既存の無線システムでは、現在のレベルよりも改善された性能を有した小型のフィルタに対して、強い必要性が存在する。４Ｇシステムは非常に高速なデータ転送を目標としているので、それらは、ＧＳＭ、ＣＤＭＡ及びＵＭＴＳ等の既存のシステムよりも一層幅広い帯域幅を必要とする。他方で、４Ｇシステムにおける有限な周波数リソースは、無線通信事業各社に、最大限のユーザ容量を可能にするようガードバンドを可能な限り狭く設定するように求める。これらの２つの問題が組み合わさることは、４Ｇシステムがそれらの無線端末装置に小型のＲＦフィルタを必要とすることを意味する。
【０００３】
サイズが小さく且つ費用が安いために、弾性表面波（ＳＡＷ（surface acoustic wave））、薄膜バルク音響共振器（ＦＢＡＲ（thin film bulk acoustic resonator））及び／又はバルク音響波（ＢＡＷ（bulk acoustic wave））フィルタ等の音響材に基づくＲＦフィルタが、様々な無線システムの小型の携帯型端末装置において幅広く使用されている。しかし、これらのフィルタのフィルタ性能の現在のレベルは、依然として、４Ｇ無線システムフィルタ要求からは程遠い。
【０００４】
金属タイプのキャビティフィルタ又は誘電体フィルタ等の、一部の音響マイクロ波技術によらないフィルタは、当該用途のためのフィルタ性能要件を満足するよう設計され得るが、このような設計は、費用が極めて高く、且つ、フィルタが物理的に大きくなる。結果として、金属タイプのフィルタ及び誘電体フィルタは、特に、サイズ及び重量が極めて重要となる無線端末における用途にとって好ましくない。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
通信システムにおける多くの目的にとって好ましい、より安価で且つより小型のフィルタが必要とされる。
【課題を解決するための手段】
【０００６】
本発明の態様に従って、無線周波数帯域阻止フィルタであって、
入力ポート、
複数の音響共振器と、
前記複数の音響共振器のインピーダンスを整合させるインダクタと、
出力ポートと
を有し、
前記インダクタは、前記入力ポートと前記インダクタとの間の静的キャパシタンスが前記出力ポートと前記インダクタとの間の静的キャパシタンスと略等しくなるように、前記複数の音響共振器に対して当該帯域阻止フィルタ内で位置付けられる、
無線周波数帯域阻止フィルタが提供される。
【０００７】
幾つかの実施形態において、前記複数の音響共振器は、複数の並列共振器、複数の直列共振器、並びに直列共振器及び並列共振器の組合せの中の１つである。
【０００８】
幾つかの実施形態において、当該無線周波数帯域阻止フィルタは、弾性表面波（ＳＡＷ）技術、薄膜バルク音響共振器（ＦＢＡＲ）技術、及びバルク音響波（技術）の中の１つにより製造される。
【０００９】
幾つかの実施形態において、前記インダクタはショートスタブ・オンチップ・インダクタである。
【００１０】
幾つかの実施形態において、前記インダクタは、０．１ナノヘンリー［ｎＨ］以下のインダクタンスを有する。
【００１１】
幾つかの実施形態において、当該無線周波数帯域阻止フィルタは、１又はそれ以上の他の無線周波数帯域阻止フィルタとカスケード接続される。
【００１２】
幾つかの実施形態において、前記１又はそれ以上の他の無線周波数帯域阻止フィルタの少なくとも１つは、該少なくとも１つの他の無線周波数帯域阻止フィルタ自体のインピーダンスを整合させるインダクタを有する。
【００１３】
幾つかの実施形態において、前記直列共振器及び並列共振器の組合せは、Ｎ（Ｎ≧２）個の直列共振器と、Ｍ（Ｍ≧２）個の並列共振器とを有する。
【００１４】
幾つかの実施形態において、Ｎは偶数であり、前記入力ポートと前記インダクタとの間にはＮ／２個の直列共振器があり、前記出力ポート前記インダクタとの間にはＮ／２個の直列共振器がある。
【００１５】
幾つかの実施形態において、Ｍは偶数であり、前記入力ポートと前記インダクタとの間にはＭ／２個の並列共振器があり、前記出力ポートと前記インダクタとの間にはＭ／２個の並列共振器がある。
【００１６】
幾つかの実施形態において、直列共振器及び並列共振器のそれぞれは、一対の並列な導体素子から延在するインターデジタル電極の組によって形成される。
【００１７】
幾つかの実施形態において、前記並列共振器に関し、前記一対の並列な導体素子の少なくとも１つは接地に結合される。
【００１８】
幾つかの実施形態において、少なくとも１つの直列共振器若しくは少なくとも１つの並列共振器、又はそれら両方に関し、それぞれの共振器を形成する前記一対の並列な導体素子の少なくとも１つは、前記インダクタに結合される。
【００１９】
幾つかの実施形態において、前記インダクタは、前記一対の並列な導体素子の少なくとも１つと接地との間に配置されるショートスタブ素子である。
【００２０】
幾つかの実施形態において、前記インダクタのインダクタンスは、外部の整合回路が当該フィルタとともに使用されないほど十分正確に製造され得る。
【００２１】
本発明の他の態様に従って、
少なくとも１つのアンテナと、
所望の送信周波数を有する１又はそれ以上のキャリア信号を変調するよう構成される送信回路と、
１又はそれ以上の遠隔トランスミッタから情報を運ぶ無線周波数信号を受信するよう構成される受信回路と、
前記受信回路によって受信された受信信号を処理するとともに、前記送信回路による送信のために信号をエンコードするよう構成されるベースバンドプロセッサと、
請求項１乃至１５のうちいずれか一項に記載の無線周波数帯域阻止フィルタを有する前記送信回路又は受信回路の少なくとも１つと
を有する電気通信基地局が提供される。
【００２２】
本発明の他の態様に従って、
少なくとも１つのアンテナと、
所望の送信周波数を有する１又はそれ以上のキャリア信号を変調するよう構成される送信回路と、
１又はそれ以上の遠隔トランスミッタから情報を運ぶ無線周波数信号を受信するよう構成される受信回路と、
前記受信回路によって受信された受信信号を処理するとともに、前記送信回路による送信のために信号をエンコードするよう構成されるベースバンドプロセッサと、
請求項１乃至１５のうちいずれか一項に記載の無線周波数帯域阻止フィルタを有する前記送信回路又は受信回路の少なくとも１つと、
を有する電気通信無線端末が提供される。
【００２３】
本発明の他の態様に従って、上記又は下記の無線周波数帯域阻止フィルタを有するデュプレクサが提供される。
【００２４】
本発明の他の態様に従って、無線周波数帯域阻止フィルタの製造中のインピーダンス整合の方法であって、
入力ポートを作る段階と、
複数の音響共振器を作る段階と、
前記複数の音響共振器のインピーダンスを整合させるインダクタを作る段階と、
出力ポートを作る段階と
を有し、
前記インダクタを作る段階は、前記入力ポートと前記インダクタとの間の静的キャパシタンスが前記出力ポートと前記インダクタとの間の静的キャパシタンスと略等しくなるように、前記複数の音響共振器に対して前記帯域阻止フィルタにおいて前記インダクタを位置付ける段階を有する、
方法が提供される。
【００２５】
幾つかの実施形態において、前記インダクタを作る段階は、所望のインダクタンスを有するショートスタブ・オンチップ素子を作る段階を有する。
【００２６】
幾つかの実施形態において、前記所望のインダクタンスを有するショートスタブ・オンチップ素子を作る段階は、当該ショートスタブ・オンチップ素子の長さ、幅、及び厚さの少なくとも１つを制御する段階を有する。
【００２７】
本発明の他の態様及び特徴は、添付の図面に関連して本発明の具体的な実施形態に係る以下の記載を読むことで、当業者に明らかになるであろう。
【図面の簡単な説明】
【００２８】
【図１】従来の帯域阻止フィルタの概略図である。
【図２Ａ】更なる従来の帯域阻止フィルタの概略図である。
【図２Ｂ】更なる従来の帯域阻止フィルタの概略図である。
【図３Ａ】更なる従来の帯域阻止フィルタの概略図である。
【図３Ｂ】更なる従来の帯域阻止フィルタの概略図である。
【図４】自己整合式帯域阻止フィルタの実施形態の概略図である。
【図５】自己整合式帯域阻止フィルタの他の実施形態の概略図である。
【図６】自己整合式帯域阻止フィルタの更なる実施形態の概略図である。
【図７Ａ】自己整合式帯域阻止フィルタの更なる実施形態の概略図である。
【図７Ｂ】自己整合式帯域阻止フィルタの更なる実施形態の概略図である。
【図８Ａ】自己整合式帯域阻止フィルタの更なる他の実施形態の概略図である。
【図８Ｂ】図８Ａの自己整合式帯域阻止フィルタの実施の代表図である。
【図９Ａ】自己整合式帯域阻止フィルタの更なる実施形態の概略図である。
【図９Ｂ】図９Ａの自己整合式帯域阻止フィルタの実施の代表図である。
【図１０Ａ】自己整合式帯域阻止フィルタの更なる他の実施形態の概略図である。
【図１０Ｂ】図１０Ａの自己整合式帯域阻止フィルタの実施の代表図である。
【図１１Ａ】自己整合式帯域阻止フィルタの他の実施形態の概略図である。
【図１１Ｂ】図１１Ａの自己整合式帯域阻止フィルタの実施の代表図である。
【図１２Ａ】自己整合式帯域阻止フィルタの更なる実施形態の概略図である。
【図１２Ｂ】図１２Ａの自己整合式帯域阻止フィルタの実施の代表図である。
【図１３Ａ】自己整合式帯域阻止フィルタの他の実施形態の概略図である。
【図１３Ｂ】図１３Ａの自己整合式帯域阻止フィルタの実施の代表図である。
【図１４Ａ】自己整合式帯域阻止フィルタの更なる実施形態の概略図である。
【図１４Ｂ】図１４Ａの自己整合式帯域阻止フィルタの実施の代表図である。
【図１５Ａ】自己整合式帯域阻止フィルタの更なる他の実施形態の概略図である。
【図１５Ｂ】図１５Ａの自己整合式帯域阻止フィルタの実施の代表図である。
【図１６】本発明の実施形態に従う方法を表すフローチャートである。
【図１７】本願の幾つかの実施形態を実施するために使用される基地局の例のブロック図である。
【図１８】本願の幾つかの実施形態を実施するために使用される無線端末の例のブロック図である。
【発明を実施するための形態】
【００２９】
以下、本発明の実施形態について、添付の図面を参照して記載する。
【００３０】
サイズの小型化及び低費用に対する要求のために、弾性表面波（ＳＡＷ）、薄膜バルク音響共振器（ＦＢＡＲ）及び／又はバルク音響波（ＢＡＷ）技術フィルタは、様々な最新の無線通信システムのための小型の携帯型端末装置においてますます利用されつつある。帯域通過型及び帯域阻止型の各フィルタは、ＳＡＷ、ＦＢＡＲ及びＢＡＷ技術により設計されてよい。
【００３１】
音響共振器に基づくはしご形の帯域阻止フィルタ（ＢＲＦ）は、通常、整合目的のために、フィルタの内部ノードに接続される複数の並列インダクタを必要とする。また、このような内部整合インダクタが適切に選択されない場合は、入力側及び出力側には外部整合回路が必要である。一般には、このような内部整合インダクタは２ｎＨ超の値を有し、それらの一部は１０ｎＨ以上であってよい。ディスクリート部品タイプのインダクタ又は印刷回路基板（ＰＣＢ）ショートスタブタイプのインダクタは、このような内部整合を達成するための一般的な従前の選択である。
【００３２】
しかし、現実の世界では、特に、ＢＲＦフィルタが内部整合のために複数の並列インダクタを必要とする場合に関し、ＰＣＢレベルでの内部整合のために正確なインダクタンス値を見つけることは極めて困難である。これは、電気結合を提供するために利用されるボンディングワイヤ及びＢＲＦを収容するよう選択されたパッケージボディの電磁気（ＥＭ）特性に起因する。加えて、ＰＣＢ自体が、このような内部インダクタの値に作用しうる。また、動作周波数が３ギガヘルツ［ＧＨｚ］よりも大きくなる場合は、ＢＲＦ自体は極めて小さくなり、従って、複数のこのような並列な内部整合インダクタ並びに装置を囲む入力及び出力整合回路のための十分なスペースが存在するとは考えにくい。
【００３３】
この問題を解決するための１つの試みは、ダイ上にショートスタブ伝送ラインを直接作ることである。しかし、インダクタンスの値が２ｎＨを上回る限り、オンチップタイプのショートスタブ・インダクタを作る試みのいずれもが実際の装置設計にとって実用的でない。これは、このような値を有するオンチップタイプのインダクタが、ＢＲＦの音響共振器によって占有されるスペースよりも１０数倍大きい巨大なフットプリントを必要とするためである。
【００３４】
ここでは、ＢＲＦ装置設計における内部整合インダクタが、オンチップタイプのショートスタブ・インダクタ設計に適した値である０．１ｎＨの範囲にあることを可能にする技術が開示される。幾つかの実施形態において、ＢＲＦを含むダイ上の０．１ｎＨの範囲におけるショートスタブ・インダクタの寸法は、音響共振器と同程度であってよい。
【００３５】
ＢＲＦ装置は、基地局及び端末装置の両方のための無線システムのＲＦフロントエンドにおいて極めて重要な役割を果たすことができる。それは、高調波周波数信号及び何らかのスプリアス信号等の好ましくない信号を除去し、又は電力放射要件を満たすのに役立つ何らかの無線システムのための有用な装置である。
【００３６】
オンチップタイプのショートスタブ・インダクタが音響共振器と同じ精度を有して製造される場合に、インダクタンス値は極めて正確に作られ、従って、外部の入力及び出力整合回路は不要となる。従って、自己整合式の、極めて小さいフットプリントのＢＲＦ装置が可能となる。
【００３７】
本発明の幾つかの実施形態においてＰＣＢ上で外部の入力及び出力整合回路が必要とされないために、ＢＲＦは、無線端末及び／又は電気通信基地局等の何らかの装置実施に組み込むことが容易である。また、ＢＲＦ装置は、改善された電力処理能力を提供するデュプレクサ設計において使用されてよい。
【００３８】
本発明の幾つかの実施形態は、弾性表面波（ＳＡＷ）、薄膜バルク音響共振器（ＦＢＡＲ）及び／又はバルク音響波（ＢＡＷ）技術（しかし、これらに限られない。）により製造される無線周波数（ＲＦ）帯域の音響共振器に基づくＢＲＦ（帯域阻止フィルタ）に適用されてよい。幾つかの実施形態において、ここで開示される方法及び装置に従って製造されたＢＲＦは、例えば１ギガヘルツ［ＧＨｚ］超の高周波用途に適している。
【００３９】
本発明の幾つかの実施形態は、ＢＲＦ設計における単一の製造インダクタＬの値を、ＢＲＦパッケージ設計へのインダクタの組み込みをより容易にすることができる値へと最小限にする。
【００４０】
本発明の幾つかの実施形態は、大量生産のための多収量を可能にし、ＢＲＦ装置の製造費用を下げる。
【００４１】
図面を参照して、図１は、従来の帯域阻止フィルタの回路図である。図１には、ＢＲＦ１００が示されている。ＢＲＦ１００は、その入力ポートでは第１の整合回路１１０を有し、その出力ポートでは第２の整合回路１４０を有する。ＢＲＦ１００は、複数の直列な音響共振器１２０、１２２、１２４及び１２６と、複数の並列な音響共振器１３０、１３２及び１３４と、複数のディスクリート・インダクタＬ１、Ｌ２及びＬ３とを有する。
【００４２】
直列共振器１２０は、一方の端子を整合回路１１０に結合され、他方の端子をインダクタＬ１、並列共振器１３０、及び直列共振器１２２の一方の端子に結合されている。並列共振器１３０及びインダクタＬ１は接地１５０に接続されている。直列共振器１２２は、他方の端子をインダクタＬ２、並列共振器１３２、及び直列共振器１２４の一方の端子に結合されている。並列共振器１３２及びインダクタＬ２は接地１５０に接続されている。直列共振器１２４は、他方の端子をインダクタＬ３、並列共振器１３４、及び直列共振器１２６の一方の端子に結合されている。並列共振器１３４及びインダクタＬ３は接地１５０に接続されている。直列共振器１２６は、他方の端子を整合回路１４０に結合されている。
【００４３】
一般に、Ｌ１、Ｌ２及びＬ３の値は２ｎＨより大きく、従って、このようなインダクタンス値のためのショートスタブ・オンチップ・インダクタの寸法は非常に大きくなるので、ショートスタブタイプのマイクロ波伝送ライン技術を用いることによってオンチップでインダクタを製造することは実際的ではない。帯域阻止フィルタのためのこのような製造に係る他の欠点には、図１に示されるような、（１）多数のインダクタがフィルタ全体を整合させるために必要とされること、及び（２）入力及び出力の両ポートで外部整合回路が必要とされること等の１又はそれ以上がある。
【００４４】
図２Ａ及び図２Ｂは、更なる従来の帯域阻止フィルタの回路図である。図２Ａで、ＢＲＦ２００は、１／４波伝送ライン２２０を介して連結されている２つの直列共振器２１０及び２２０を有する。図２Ｂで、ＢＲＦ２５０は、１／４波伝送ライン２８０を介して連結されている２つの直列共振器２６０及び２６２と、夫々の直列共振器２６０及び２６２と１／４波伝送ライン２８０との間に配置されている２つの並列共振器２７０及び２７２とを有する。インダクタＬ４及びＬ５は、夫々、ＢＲＦ２５０の入力ポート側における直列共振器１６０の前と、出力ポート側における直列共振器１６２の後とに配置されている。
【００４５】
このようなインピーダンス整合方法の欠点には、（１）ある周波数のための１／４波伝送ラインはオンチップ設計にとって長すぎること、（２）多数のインダクタがフィルタ全体を整合させるために必要とされること、及び（３）インダクタは大きいインダクタンス値を有し、結果として、チップ上に集積することが困難であること等がある。
【００４６】
図３Ａ及び図３Ｂは、更なる他の従来の帯域阻止フィルタの回路図である。図３Ａで、ＢＲＦ３００は、４つの並列共振器３１０、３１２、３１４及び３１６と、ＢＲＦ３００の入力ポート側において並列共振器３１０の前に配置されているインダクタＬ６と、ＢＲＦ３００の出力ポート側において並列共振器３１６の後に配置されているインダクタＬ７とを有する。図３Ｂで、ＢＲＦ３５０は、ＢＲＦ３５０の入力ポート側において４つの並列共振器３６０、３６２、３６４及び３６６並びに第２のインダクタＬ９が後に続く第１のインダクタＬ８を有する。また、４つの並列共振器３６０、３６２、３６４及び３６６並びに第１及び第２のインダクタＬ８及びＬ９は接地３００に結合されている。伝送ライン又はインピーダンスインバータ３８０は第２のインダクタＬ９に結合されている。第３のインダクタＬ１０は伝送ライン３８０に結合されている。４つの更なる並列共振器３７０、３７２、３７４及び３７６は第３のインダクタＬ１０に結合されている。第４のインダクタＬ１１は、ＢＲＦ３５０の出力ポート側において４つの並列共振器３７０、３７２、３７４及び３７６に結合されている。また、４つの並列共振器３７０、３７２、３７４及び３７６並びに第３及び第４のインダクタＬ１０及びＬ１１は接地３００に結合されている。
【００４７】
この第３のタイプのインピーダンス整合に係る欠点の一部は、前述の例の欠点と同じである。欠点には、（１）正号に必要とされるインダクタが多すぎること、（２）インダクタが大きいインダクタンス値を有し、結果として、チップ上に集積することが困難であること、（３）ある周波数のための１／４波伝送ラインはオンチップ設計にとって長すぎること、及び（４）図３Ａ及び図３Ｂの設計は並列な（シャントとしても知られる）共振器しか使用せず、高性能ＢＲＦを達成することが困難であること等がある。
【００４８】
図４は、本発明に従う自己整合式ＢＲＦの実施形態の回路図である。図４で、ＢＲＦ４００は、６個の直列共振器４１０、４１２、４１４、４１６、４１８及び４２０と、単一の内部整合インダクタＬ１２とを有する。インダクタＬ１２は接地４３０にも結合されている。また、ＢＲＦ４００は、入力ポート４０５及び出力ポート４２５を有するとみなされる。図４の例では、単一整合インダクタＬ１２は、６個の直列共振器の中点に配置されている。整合インダクタＬ１２と入力ポート４０５との間及び整合インダクタＬ１２と出力ポート４２５との間には直列共振器が３つずつ存在する。インダクタＬ１２は接地４３０に結合されている。本願の目的のために、「接地に結合される」との記載は、接地に結合されている各回路素子が２つのポートを有し、第１のポートは回路内の所与の場所に結合され、他のポートは接地に結合されるという意味で使用される。
【００４９】
幾つかの実施形態において、インダクタは、インダクタＬ１２の両側にある、すなわち、インダクタＬ１２と入力ポート４０５との間及びインダクタＬ１２と出力ポート４２５との間にある共振器の全体的な静的キャパシタンスがほぼ等しい値である限り、複数の直列共振器を整合させるために使用される。従って、幾つかの実施形態において、並列インダクタの両側にある共振器の数は同じである必要はないが、静的キャパシタンスの値は同じでなければならない。この実施形態のＢＲＦ設計は、整合インダクタの数を最小限にする。整合インダクタの数を減らすことによりフィルタ（阻止）性能は改善される。
【００５０】
本発明の幾つかの実施形態において、単一インダクタは、単一インダクタがＢＲＦを集合的に形成する音響共振器とともに製造されるために、ＢＲＦのインピーダンス整合を可能にする。これの例は、図８Ｂから図１５Ｂにおいて、より詳細に示される。
【００５１】
図４の具体例はＢＲＦにおける６個の直列共振器を例示するが、ＢＲＦに含まれる共振器の数は実施に特有であり、６個の共振器の場合に限られないことは明らかである。
【００５２】
図５は、自己整合式ＢＲＦの他の実施形態の回路図である。図５で、ＢＲＦ５００は、全部で５個の並列な音響共振器５１０、５１２、５１４、５１６及び５１８と、内部整合インダクタＬ１３とを有する。インダクタＬ１３及び５個の並列共振器は接地５２０に結合されている。ＢＲＦ５００は、また、入力ポート５０５及び出力ポート５２５を有するとみなされる。
【００５３】
幾つかの実施形態において、単一の並列インダクタは、インダクタＬ１３の両側にある共振器の全体的な静的キャパシタンスがほぼ同じ値を有する限り、複数の並列共振器を整合させるために使用される。
【００５４】
図５の具体例はＢＲＦにおける５個の並列な共振器を例示するが、かかる実施に係るＢＲＦに含まれる共振器の数は実施に特有であることは明らかである。
【００５５】
図６は、自己整合式無線周波数帯域ＢＲＦの第３の実施形態の回路図である。図６は、入力ポート６０５及び出力ポート６２５を有するＢＲＦ６００を表す。ＢＲＦ６００は、ＢＲＦ６００の入力ポート側にある３つの直列共振器６１０、６１２及び６１４の第１グループと、ＢＲＦ６００の出力ポート側にある３つの直列共振器６２０、６２２及び６２４の第２グループとを有する。第１共振器グループと第２共振器グループとの間には、図５のＢＲＦ５００に相当する第３共振器グループが配置されている。第３共振器グループは、５個の並列共振器６３０、６３２、６３４、６３６及び６３８のグループと、内部整合インダクタＬ１４とを有する。５個の並列共振器及びインダクタＬ１４の夫々は、また、接地６４０に結合されている。
【００５６】
幾つかの実施形態において、ＢＲＦは、多数の直列及び／又は並列な共振器を整合させるために、ただ１つのインダクタしか必要としない。幾つかの実施形態において、ＢＲＦは、入力ポート及び出力ポートにおいて外部整合回路を必要としない。幾つかの実施形態において、並列インダクタンスは、０．１ｎＨ程度の大きさに最小限にされてよい。このインダクタンス値は、例えば、印刷回路基板（ＰＣＢ）のために、ＢＲＦパッケージ設計に容易に集積される値である。幾つかの実施形態において、自己整合式ＢＲＦ装置は極めて小さいサイズを有し、例えば、５．６ＧＨｚの動作周波数において２平方ミリメートル［ｍｍ２］である。
【００５７】
図７Ａ及び図７Ｂは、自己整合式帯域阻止フィルタの更なる実施形態の回路図である。図７Ａ及び図７Ｂは、複数のＢＲＦをカスケード接続する例を示す。図７Ａは、カスケード接続されている図４のＢＲＦ４００、図５のＢＲＦ５００及び図６のＢＲＦ６００を有するＢＲＦ７００の第１の例を表す。図７Ｂは、カスケード接続されている、図６のＢＲＦ６００に対応する複数のＢＲＦを有するＢＲＦ７５０の第２の例を表す。
【００５８】
図７Ａ及び図７Ｂは、単に、どのように自己整合式ＢＲＦがカスケード接続されるのかに関する２つの例である。具体的に、図示される２つの例は、異なる構造タイプのＢＲＦが、個々のＢＲＦのいずれとも異なる動作パラメータの組を有してＢＲＦを形成するようカスケード接続されているところの第１の例、及び、同じ構造を有するが必ずしも構造中の素子に関して同じ動作パラメータを有しているわけではない２又はそれ以上のＢＲＦがカスケード接続されているところの第２の例である。本願で開示されている発明の態様に従って内部で整合される複数の自己整合式ＢＲＦがカスケード接続されてよいことは明らかである。ＢＲＦの具体的な数、ＢＲＦの位置付け、並びにＢＲＦに含まれる特定の構成要素の特性及び／又はパラメータは全て、実施特有である。
【００５９】
図８Ａは、自己整合式帯域阻止フィルタの他の実施形態の回路図である。図８Ａで、ＢＲＦ８００は、ＢＲＦ８００の入力ポート側にあって、整合インダクタＬ１５に結合されている単一の直列共振器８１０及び単一の並列共振器８３０を有する。ＢＲＦ８００の出力ポート側にある単一の並列共振器８４０及び単一の直列共振器８２０は、整合インダクタＬ１５に結合されている。２つの並列共振器８３０及び８４０並びに整合インダクタＬ１５は、また、接地８５０に結合されている。
【００６０】
図８Ｂは、音響共振器インターデジタル・トランスデューサとしての図８ＡのＢＲＦ８００の実施の代表図である。図８Ａの直列共振器及び並列共振器の各共振器は、複数の連続したインターデジタル・トランスデューサ電極を有する。直列共振器８１０は、トランスデューサ要素８０３の電極と、トランスデューサ要素８０５の第１の電極組とによって形成される。直列共振器８２０は、トランスデューサ要素８２６の電極と、トランスデューサ要素８２４の第１の電極組とによって形成される。並列共振器８３０は、トランスデューサ要素８０７の電極と、トランスデューサ要素８０５の第２の電極組とによって形成される。並列共振器８４０は、トランスデューサ要素８２２の電極と、トランスデューサ要素８２４の第２の電極組とによって形成される。トランスデューサの要素８６０は、インダクタＬ１５のための所望のインダクタンスを提供するショートスタブ・コンポーネントである。トランスデューサの要素８５０は接地バーである。
【００６１】
本発明の幾つかの実施形態において、トランスデューサ要素８６０の厚さ、幅及び長さは、インダクタＬ１５のインダクタンスの間を制御するよう、ＢＲＦの製造中に制御される。
【００６２】
図９Ａは、自己整合式帯域阻止フィルタの他の実施形態の回路図である。図９Ａは、複数のＢＲＦをカスケード接続する例を示す。図９Ａは、カスケード接続されている３つのＢＲＦ８００Ａ、８００Ｂ及び８００Ｃを有するＢＲＦ９００を表す。これら３つのＢＲＦは、実質的に、図８ＡのＢＲＦ８００の構造に対応する。上述されたように、ＢＲＦ８００Ａ、８００Ｂ及び８００Ｃの要素の構造はＢＲＦ８００と実質的に同じであってよいが、種々の要素の物理パラメータは必ずしも同じではない。
【００６３】
図９Ｂは、音響共振器インターデジタル・トランスデューサとしての図９ＡのＢＲＦ９００の実施の代表図である。図８Ｂに表されているようなタイプの３つのトランスデューサ８００Ａ、８００Ｂ及び８００Ｃが図示されている。
【００６４】
図９Ａ及び図９Ｂにはたった３つのカスケード接続されたＢＲＦしか図示されていないが、カスケード接続されるＢＲＦの具体的な数は実施特有である。更に、同じ構造の３つのＢＲＦがカスケード接続されているが、新たなＢＲＦを形成するよう複数のＢＲＦがカスケード接続される場合に、当然、複数のＢＲＦは、同じ若しくは異なるパラメータを有して同じ構造であっても、又は異なる構造であってもよい。
【００６５】
図１０Ａは、自己整合式帯域阻止フィルタの更なる実施形態の回路図である。図１０Ａで、ＢＲＦ１０００は、図８ＡのＢＲＦ８００の構造と同じであるＢＲＦ１０００の部分を有する。便宜上、図８Ａの参照符号が図１０Ａでも用いられる。複数の直列共振器１０１０（例示のため１つしか図示されていない。）は、ＢＲＦ８００と同じである部分の入力側に結合されている。複数の直列共振器１０２０（例示のため１つしか図示されていない。）は、ＢＲＦ８００と同じである部分の出力側に結合されている。
【００６６】
図１０Ｂは、音響共振器インターデジタル・トランスデューサとしての図１０ＡのＢＲＦ１０００の実施の代表図である。図８ＢのＢＲＦ８００に相当するトランスデューサが、付加的な直列共振器要素１０１０及び１０２０とともに図示されている。
【００６７】
幾つかの実施形態において、接続バスバーの使用は、ＢＲＦのサイズを小さくするよう、最小限にされ得る。例えば、これは、ＢＲＦのトランスデューサ要素の長さ、幅及び厚さのいずれかを制御することを含んでよい。
【００６８】
図１１Ａは、自己整合式帯域阻止フィルタの更なる実施形態の回路図である。図１１Ａで、ＢＲＦ１１００は、図１０ＡのＢＲＦ１０００と同じ３つのカスケード接続された部分１０００Ａ、１０００Ｂ及び１０００Ｃを有する。
【００６９】
図１１Ｂは、音響共振器インターデジタル・トランスデューサとしての図１１ＡのＢＲＦ１１００の実施の代表図である。図１０Ｂに表されるタイプの３つのトランスデューサ１０００Ａ、１０００Ｂ及び１０００Ｃが図示されている。
【００７０】
幾つかの実施形態において、接続バスバーの使用は、ＢＲＦのサイズを小さくするよう、最小限にされ得る。幾つかの実施形態において、このようなカスケード接続設計は、ＢＲＦ性能を改善することができる。
【００７１】
図１２Ａは、自己整合式帯域阻止フィルタの更なる実施形態の回路図である。図１２Ａで、ＢＲＦ１２００は、入力ポート１２０５及び出力ポート１２７５を有するとみなされる。ＢＲＦ１２００は、ＢＲＦ１２００の入力側において複数の直列共振器の第１の直列共振器１２１０及び第２の直列共振器１２２０を有する。第１の並列共振器１２３０は、第２の直列共振器１２２０に結合されている。整合インダクタＬ１６は、第１の並列共振器１２３０に結合されている。第２の並列共振器１２４０及び第３の並列共振器１２５０は、整合インダクタＬ１６に結合されている。ＢＲＦ１２００の出力ポート側における複数の直列共振回路の第３の直列共振器１２６０及び第４の直列共振器１２７０は、第３の並列共振器１２５０に結合されている。３つの並列共振器１２３０、１２４０及び１２５０並びに整合インダクタＬ１６は、また、接地１２８０に結合されている。
【００７２】
図１２Ｂは、音響共振器インターデジタル・トランスデューサとしての図１２ＡのＢＲＦ１２００の実施の代表図である。第１、第２、第３及び第４の直列共振器１２１０、１２２０、１２６０及び１２７０、第１、第２及び第３の並列共振器１２３０、１２４０及び１２５０、並びに整合インダクタＬ１６を実施する要素が図示されている。
【００７３】
幾つかの実施形態において、接続バスバーの使用は、ＢＲＦのサイズを小さくするよう、最小限にされ得る。例えば、これは、ＢＲＦのトランスデューサ要素の長さ、幅及び厚さのいずれかを制御することを含んでよい。
【００７４】
図１３Ａは、自己整合式帯域阻止フィルタの更なる実施形態の回路図である。図１３Ａで、ＢＲＦ１３００は、入力ポート１３０５及び出力ポート１３８５を有するとみなされる。ＢＲＦ１３００は、ＢＲＦ１３００の入力ポート側において複数の直列共振器の第１の直列共振器１３１０及び第２の直列共振器１３２０を有する。第１の並列共振器１３３０及び第２の並列共振器１３４０は、第２の直列共振器１３２０に結合されている。整合インダクタＬ１７は、第２の並列共振器１３４０に結合されている。第３の並列共振器１３５０及び第４の並列共振器１３６０は、整合インダクタＬ１７に結合されている。ＢＲＦ１３００の出力ポート側における複数の直列共振器の第３の直列共振器１３７０及び第４の直列共振器１３８０は、第４の並列共振器１３６０に結合されている。第４の並列共振器１３３０、１３４０、１３５０及び１３６０並びに整合インダクタＬ１７は、また、接地１３９０に結合されている。
【００７５】
図１３Ｂは、音響共振器インターデジタル・トランスデューサとしての図１３ＡのＢＲＦ１３００の実施の代表図である。第１、第２、第３及び第４の直列共振器１３１０、１３２０、１３７０及び１３８０、第１、第２、第３及び第４の並列共振器１３３０、１３４０、１３５０及び１３６０、並びに整合インダクタＬ１７の要素が図示されている。
【００７６】
幾つかの実施形態において、接続バスバーの使用は、ＢＲＦのサイズを小さくするよう、最小限にされ得る。例えば、これは、ＢＲＦのトランスデューサ要素の長さ、幅及び厚さのいずれかを制御することを含んでよい。
【００７７】
図１４Ａは、自己整合式帯域阻止フィルタの更なる実施形態の回路図である。図１４Ａで、ＢＲＦ１４００は、入力ポート１４０５及び出力ポート１４９２を有するとみなされる。ＢＲＦ１４００は、ＢＲＦ１４００の入力ポート側において複数の直列共振器の第１の直列共振器１４１０及び第２の直列共振器１４２０を有する。第１の並列共振器１４３０及び第２の並列共振器１４４０は、第２の直列共振器１４２０に結合されている。整合インダクタＬ１８は、第２の並列共振器１４４０に結合されている。第３の並列共振器１４５０、第４の並列共振器１４６０及び第５の並列共振器１４７０は、整合インダクタＬ１８に結合されている。ＢＲＦ１４００の出力ポート側における複数の直列共振器の第３の直列共振器１４８０及び第４の直列共振器１４９０は、第５の並列共振器１４７０に結合されている。５個の並列共振器１４３０、１４４０、１４５０、１４６０及び１４７０並びに整合インダクタＬ１８は、また、接地１４９５に結合されている。
【００７８】
図１４Ｂは、音響共振器インターデジタル・トランスデューサとしての図１４ＡのＢＲＦ１４００の実施の代表図である。第１、第２、第３及び第４の直列共振器１４１０、１４２０、１４８０及び１４９０、第１、第２、第３、第４及び第５の並列共振器１４３０、１４４０、１４５０、１４６０及び１４７０、並びに整合インダクタＬ１８を実施する要素が図示されている。
【００７９】
幾つかの実施形態において、接続バスバーの使用は、ＢＲＦのサイズを小さくするよう、最小限にされ得る。例えば、これは、ＢＲＦのトランスデューサ要素の長さ、幅及び厚さのいずれかを制御することを含んでよい。
【００８０】
図１５Ａは、自己整合式帯域阻止フィルタの更なる実施形態の回路図である。図１５Ａで、ＢＲＦ１５００は、入力ポート１５０５及び出力ポート１５９２を有するとみなされる。ＢＲＦ１５００は、ＢＲＦ１５００の入力ポート側において複数の直列共振器の第１の直列共振器１５１０及び第２の直列共振器１５１５を有する。第１の並列共振器１５２０、第２の並列共振器１５３０及び第３の直列共振器１５４０は、第２の直列共振器１５１５に結合されている。整合インダクタＬ１９は、第３の並列共振器１５４０に結合されている。第４の並列共振器１５５０、第５の並列共振器１５６０及び第６の並列共振器１５７０は、整合インダクタＬ１９に結合されている。ＢＲＦ１５００の出力ポート側における複数の直列共振器の第３の直列共振器１５８０及び第４の直列共振器１５９０は、第６の並列共振器１５７０に結合されている。６個の並列共振器１５２０、１５３０、１５４０、１５５０、１５６０及び１５７０並びに整合インダクタＬ１９は、また、接地１５９５に結合されている。
【００８１】
図１５Ｂは、音響共振器インターデジタル・トランスデューサとしての図１５ＡのＢＲＦ１５００の実施の代表図である。第１、第２、第３及び第４の直列共振器１５１０、１５１５、１５８０及び１５９０、第１、第２、第３、第４、第５及び第６の並列共振器１５２０、１５３０、１５４０、１５５０、１５６０及び１５７０、並びに整合インダクタＬ１９を実施する要素が図示されている。
【００８２】
幾つかの実施形態において、接続バスバーの使用は、ＢＲＦのサイズを小さくするよう、最小限にされ得る。例えば、これは、ＢＲＦのトランスデューサ要素の長さ、幅及び厚さのいずれかを制御することを含んでよい。
【００８３】
ＳＡＷ、ＦＢＡＲ及び／又はＢＡＷ設計技術を用いることによって、本発明の幾つかの実施形態は、物理的なサイズが小さい経済上安価な装置をもたらす。
【００８４】
本発明の幾つかの態様は、２００９年４月１５日に出願された、本願と同一出願人に譲渡された米国特許出願第１２／４２４０６８号明細書等の特許出願において使用を見出される。
【００８５】
本発明の幅広い態様に従って、無線周波数帯域阻止フィルタ（ＢＲＦ）は入力ポート及び出力ポートを有する。無線周波数ＢＲＦは、複数の音響共振器と、該複数の音響共振器のインピーダンスを整合させるインダクタとを有する。前記インダクタは、前記入力ポートと前記インダクタとの間の静的キャパシタンスが前記出力ポートと前記インダクタとの間の静的キャパシタンスと略等しくなるように、前記複数の音響共振器に対して当該ＢＲＦにおいて位置付けられる。
【００８６】
幾つかの実施形態において、４つの音響共振器は、複数の並列共振器、複数の直列共振器、並びに直列共振器及び並列共振器の組合せの中の１つである。
【００８７】
幾つかの実施形態において、前記直列共振器及び並列共振器の組合せは、Ｎ（Ｎ≧２）個の直列共振器と、Ｍ（Ｍ≧２）個の並列共振器とを有する。
【００８８】
幾つかの実施形態において、Ｎが偶数である場合、前記入力ポートと前記インダクタとの間にはＮ／２個の直列共振器が存在し、前記出力ポートと前記インダクタとの間にはＮ／２個の直列共振器が存在する。
【００８９】
幾つかの実施形態において、Ｍが偶数である場合、前記入力ポートと前記インダクタとの間にはＭ／２個の並列共振器が存在し、前記出力ポートと前記インダクタとの間にはＭ／２個の並列共振器が存在する。
【００９０】
幾つかの実施形態において、ＢＲＦの一部である直列共振器及び並列共振器の夫々は、一対の並列な導体素子から延在するインターデジタル電極の組によって形成されるトランスデューサの部分である。
【００９１】
幾つかの実施形態において、並列共振器の場合に、前記一対の並列な導体要素の少なくとも１つは接地に結合される。
【００９２】
幾つかの実施形態において、少なくとも１つの直列共振器若しくは少なくとも１つの並列共振器、又はそれら両方は、前記一対の並列な導体要素の少なくとも１つに結合され、該少なくとも１つの導体要素はインダクタに結合される。
【００９３】
幾つかの実施形態において、前記インダクタは、前記一対の並列な導体要素の少なくとも１つと接地との間に配置されるショートスタブ素子である。
【００９４】
幾つかの実施形態において、前記インダクタは０．１ｎＨ以下である。
【００９５】
幾つかの実施形態において、当該ＢＲＦは、他の無線周波数ＢＲＦとカスケード接続されている複数の無線周波数ＢＲＦの中の１つである。
【００９６】
幾つかの実施形態において、前記他のＢＲＦの一部又は全ては夫々、夫々の無線周波数ＢＲＦのインピーダンスを整合させる単一のインダクタを有する。
【００９７】
図１６を参照して、以下、無線周波数ＢＲＦにおいてインピーダンスを整合させる方法について記載する。第１のステップ１６−１で、方法は、ＢＲＦのための入力ポートを作る段階を有する。第２のステップ１６−２は、複数の音響共振器を作る段階を有する。第３のステップ１６−３は、複数の音響共振器のインピーダンスを整合させるインダクタを作る段階を有する。第４のステップ１６−４は、出力ポートを作る段階を有する。
【００９８】
インダクタは、入力ポートとインダクタとの間の静的キャパシタンスが出力ポートとインダクタとの間の静的キャパシタンスと略等しくなるように、複数の音響共振器に対して帯域阻止フィルタにおいて位置付けられる。
【００９９】
幾つかの実施形態において、複数の音響共振器は少なくとも４つの音響共振器である。
【０１００】
当然、方法のステップは、必ずしも、上述される特定の順序で実行されるわけではない。どのようにＢＲＦが作られるのかに依存して（例えば、異なる材料が互いに層状にされる。）、入力ポート、出力ポート、音響共振器及びインダクタは、同時に、前述の順序で、又は全く異なった順序で作られてよい。
【０１０１】
ＢＲＦの製造は、従来のＳＡＷ、ＦＢＡＲ及びＢＡＷ技術に従って行われてよく、これらの技術では、インダクタの製造は、所望のインダクタを提供するよう制御される。
【０１０２】
図１７を参照して、基地局１４の例が表されている。基地局１４は、一般に、制御システム２０と、ベースバンドプロセッサ２２と、送信回路２４と、受信回路２６と、複数のアンテナ２８と、ネットワークインターフェース３０とを有する。受信回路２６は、（図１１に表されている）モバイル端末１６及び（図１２に表される）中継局１５によって与えられる１又はそれ以上の遠隔の送信器から、情報を運ぶ無線周波数信号を受信する。低雑音増幅器及びフィルタ（図示せず。）は、処理のために信号を増幅して、信号からブロードバンド干渉を除去するよう協働してよい。本願で記載されるタイプのＢＲＦフィルタは、受信回路２６に含まれるフィルタの例であってよい。次いで、ダウンコンバージョン及びデジタル化回路（図示せず。）は、フィルタ処理された受信信号を中間又はベースバンド周波数信号にダウンコンバートする。ダウンコンバートされた信号は、次に、１又はそれ以上のデジタルストリームへとデジタル化される。
【０１０３】
ベースバンドプロセッサ２２は、受信信号において伝達された情報又はデータビットを取り出すよう、デジタル化された受信信号を処理する。この処理は、通常、復調、復号化、及びエラー訂正動作を含む。そのようなものとして、ベースバンドプロセッサ２２は、一般に、１又はそれ以上のデジタル信号プロセッサ（ＤＳＰ）又は特定用途向け集積回路（ＡＳＩＣ）において実施される。次いで、受信された情報は、直接に又は中継局１５の助けを借りて、ネットワークインターフェース３０を介して無線ネットワークをわたって送信され、又は基地局１４によるサービス提供を受ける他のモバイル端末１６へ送信される。
【０１０４】
送信側では、ベースバンドプロセッサ２２は、音声、データ、又は制御情報を表すデジタル化されたデータを、制御システム２０の制御下でネットワークインターフェース３０から受信し、該データを送信のためにエンコードする。エンコードされたデータは、送信回路２４へ出力される。送信回路２４において、データは、所望の送信周波数を有する１又はそれ以上のキャリア信号によって変調される。電力増幅器（図示せず。）は、変調されたキャリア信号を送信に適したレベルへと増幅して、整合ネットワーク（図示せず。）を通ってアンテナ２８へ供給する。変調及び処理の詳細については、以下でより詳細に記載する。本願で記載されるタイプのＢＲＦフィルタは、送信回路２４にも含まれてよい。
【０１０５】
図１８を参照して、モバイル端末１６の例が表されている。基地局１４と同様に、モバイル端末１６は、制御システム３２と、ベースバンドプロセッサ３４と、送信回路３６と、受信回路３８と、複数のアンテナ４０と、ユーザインターフェース回路４２とを有する。受信回路３８は、１又はそれ以上の基地局１４及び中継局１５から、情報を運ぶ無線周波数信号を受信する。低雑音増幅器及びフィルタ（図示せず。）は、処理のために信号を増幅して、信号からブロードバンド干渉を除去するよう協働してよい。本願記載されるタイプのＢＲＦフィルタは、受信回路３８に含まれるフィルタの例であってよい。次いで、ダウンコンバージョン及びデジタル化回路（図示せず。）は、フィルタ処理された受信信号を中間又はベースバンド周波数信号にダウンコンバートする。ダウンコンバートされた信号は、次に、１又はそれ以上のデジタルストリームへとデジタル化される。
【０１０６】
ベースバンドプロセッサ３４は、受信信号において伝達された情報又はデータビットを取り出すよう、デジタル化された受信信号を処理する。この処理は、通常、復調、復号化、及びエラー訂正動作を含む。ベースバンドプロセッサ２２は、一般に、１又はそれ以上のデジタル信号プロセッサ（ＤＳＰ）又は特定用途向け集積回路（ＡＳＩＣ）において実施される。
【０１０７】
送信のために、ベースバンドプロセッサ３４は、音声、データ、又は制御情報を表すデジタル化されたデータを、制御システム３２から受信し、該データを送信のためにエンコードする。エンコードされたデータは、送信回路３６へ出力される。送信回路３６において、データは、所望の送信周波数にある１又はそれ以上のキャリア信号を変調するよう変調器によって使用される。電力増幅器（図示せず。）は、変調されたキャリア信号を送信に適したレベルへと増幅して、整合ネットワーク（図示せず。）を通ってアンテナ４０へ供給する。本願で記載されるタイプのＢＲＦフィルタは、送信回路３６にも含まれてよい。当業者が利用可能な種々の変調及び処理技術が、直接的に又は中継局を介してモバイル端末と基地局との間で信号を伝送するために使用される。
【０１０８】
本願の上記実施形態は、単なる例であるよう意図される。当業者は、本願の適用範囲を逸脱することなく、特定の実施形態に対して代替、変更及び置換を行ってよい。
【０１０９】
本発明の多数の変更及び置換が、上記教示を鑑みて可能である。従って、当然、添付の特許請求の範囲の適用範囲内であれば、本発明は、本願で記載される以外の方法で実施されてよい。
【０１１０】
［関連出願］
本願は、２００８年１０月３１日に出願された、その全文を参照により本願に援用される米国特許仮出願第６１／１１０１４７号明細書の優先権を主張するものである。
【特許請求の範囲】
【請求項１】
無線周波数帯域阻止フィルタであって、
入力ポート、
複数の音響共振器と、
前記複数の音響共振器のインピーダンスを整合させるインダクタと、
出力ポートと
を有し、
前記インダクタは、前記入力ポートと前記インダクタとの間の静的キャパシタンスが前記出力ポートと前記インダクタとの間の静的キャパシタンスと略等しくなるように、前記複数の音響共振器に対して当該帯域阻止フィルタ内で位置付けられる、
無線周波数帯域阻止フィルタ。
【請求項２】
前記複数の音響共振器は、複数の並列共振器、複数の直列共振器、並びに直列共振器及び並列共振器の組合せの中の１つである、
請求項１に記載の無線周波数帯域阻止フィルタ。
【請求項３】
当該無線周波数帯域阻止フィルタは、弾性表面波（ＳＡＷ）技術、薄膜バルク音響共振器（ＦＢＡＲ）技術、及びバルク音響波（技術）の中の１つにより製造される、
請求項１に記載の無線周波数帯域阻止フィルタ。
【請求項４】
前記インダクタはショートスタブ・オンチップ・インダクタである、
請求項４に記載の無線周波数帯域阻止フィルタ。
【請求項５】
前記インダクタは、０．１ナノヘンリー以下のインダクタンスを有する、
請求項４に記載の無線周波数帯域阻止フィルタ。
【請求項６】
１又はそれ以上の他の無線周波数帯域阻止フィルタとカスケード接続される、
請求項１に記載の無線周波数帯域阻止フィルタ。
【請求項７】
前記１又はそれ以上の他の無線周波数帯域阻止フィルタの少なくとも１つは、該少なくとも１つの他の無線周波数帯域阻止フィルタ自体のインピーダンスを整合させるインダクタを有する、
請求項６に記載の無線周波数帯域阻止フィルタ。
【請求項８】
前記直列共振器及び並列共振器の組合せは、Ｎ（Ｎ≧２）個の直列共振器と、Ｍ（Ｍ≧２）個の並列共振器とを有する、
請求項２に記載の無線周波数帯域阻止フィルタ。
【請求項９】
Ｎは偶数であり、前記入力ポートと前記インダクタとの間にはＮ／２個の直列共振器があり、前記出力ポート前記インダクタとの間にはＮ／２個の直列共振器がある、
請求項８に記載の無線周波数帯域阻止フィルタ。
【請求項１０】
Ｍは偶数であり、前記入力ポートと前記インダクタとの間にはＭ／２個の並列共振器があり、前記出力ポートと前記インダクタとの間にはＭ／２個の並列共振器がある、
請求項８又は９に記載の無線周波数帯域阻止フィルタ。
【請求項１１】
直列共振器及び並列共振器のそれぞれは、一対の並列な導体素子から延在するインターデジタル電極の組によって形成される、
請求項１に記載の無線周波数帯域阻止フィルタ。
【請求項１２】
前記並列共振器に関し、前記一対の並列な導体素子の少なくとも１つは接地に結合される、
請求項１１に記載の無線周波数帯域阻止フィルタ。
【請求項１３】
少なくとも１つの直列共振器若しくは少なくとも１つの並列共振器、又はそれら両方に関し、それぞれの共振器を形成する前記一対の並列な導体素子の少なくとも１つは、前記インダクタに結合される、
請求項１１に記載の無線周波数帯域阻止フィルタ。
【請求項１４】
前記インダクタは、前記一対の並列な導体素子の少なくとも１つと接地との間に配置されるショートスタブ素子である、
請求項１３に記載の無線周波数帯域阻止フィルタ。
【請求項１５】
前記インダクタのインダクタンスは、外部の整合回路が当該フィルタとともに使用されないほど十分正確に製造され得る、
請求項１に記載の無線周波数帯域阻止フィルタ。
【請求項１６】
少なくとも１つのアンテナと、
所望の送信周波数を有する１又はそれ以上のキャリア信号を変調するよう構成される送信回路と、
１又はそれ以上の遠隔トランスミッタから情報を運ぶ無線周波数信号を受信するよう構成される受信回路と、
前記受信回路によって受信された受信信号を処理するとともに、前記送信回路による送信のために信号をエンコードするよう構成されるベースバンドプロセッサと、
請求項１乃至１５のうちいずれか一項に記載の無線周波数帯域阻止フィルタを有する前記送信回路又は受信回路の少なくとも１つと
を有する電気通信基地局。
【請求項１７】
少なくとも１つのアンテナと、
所望の送信周波数を有する１又はそれ以上のキャリア信号を変調するよう構成される送信回路と、
１又はそれ以上の遠隔トランスミッタから情報を運ぶ無線周波数信号を受信するよう構成される受信回路と、
前記受信回路によって受信された受信信号を処理するとともに、前記送信回路による送信のために信号をエンコードするよう構成されるベースバンドプロセッサと、
請求項１乃至１５のうちいずれか一項に記載の無線周波数帯域阻止フィルタを有する前記送信回路又は受信回路の少なくとも１つと、
を有する電気通信無線端末。
【請求項１８】
請求項１乃至１５のうちいずれか一項に記載の無線周波数帯域阻止フィルタを有するデュプレクサ。
【請求項１９】
無線周波数帯域阻止フィルタの製造中のインピーダンス整合の方法であって、
入力ポートを作る段階と、
複数の音響共振器を作る段階と、
前記複数の音響共振器のインピーダンスを整合させるインダクタを作る段階と、
出力ポートを作る段階と
を有し、
前記インダクタを作る段階は、前記入力ポートと前記インダクタとの間の静的キャパシタンスが前記出力ポートと前記インダクタとの間の静的キャパシタンスと略等しくなるように、前記複数の音響共振器に対して前記帯域阻止フィルタにおいて前記インダクタを位置付ける段階を有する、
方法。
【請求項２０】
前記インダクタを作る段階は、所望のインダクタンスを有するショートスタブ・オンチップ素子を作る段階を有する、
請求項１９に記載の方法。
【請求項２１】
前記所望のインダクタンスを有するショートスタブ・オンチップ素子を作る段階は、当該ショートスタブ・オンチップ素子の長さ、幅、及び厚さの少なくとも１つを制御する段階を有する、
請求項１９に記載の方法。
【請求項１】
無線周波数帯域阻止フィルタであって、
入力ポート、
複数の音響共振器と、
前記複数の音響共振器のインピーダンスを整合させるインダクタと、
出力ポートと
を有し、
前記インダクタは、前記入力ポートと前記インダクタとの間の静的キャパシタンスが前記出力ポートと前記インダクタとの間の静的キャパシタンスと略等しくなるように、前記複数の音響共振器に対して当該帯域阻止フィルタ内で位置付けられる、
無線周波数帯域阻止フィルタ。
【請求項２】
前記複数の音響共振器は、複数の並列共振器、複数の直列共振器、並びに直列共振器及び並列共振器の組合せの中の１つである、
請求項１に記載の無線周波数帯域阻止フィルタ。
【請求項３】
当該無線周波数帯域阻止フィルタは、弾性表面波（ＳＡＷ）技術、薄膜バルク音響共振器（ＦＢＡＲ）技術、及びバルク音響波（技術）の中の１つにより製造される、
請求項１に記載の無線周波数帯域阻止フィルタ。
【請求項４】
前記インダクタはショートスタブ・オンチップ・インダクタである、
請求項４に記載の無線周波数帯域阻止フィルタ。
【請求項５】
前記インダクタは、０．１ナノヘンリー以下のインダクタンスを有する、
請求項４に記載の無線周波数帯域阻止フィルタ。
【請求項６】
１又はそれ以上の他の無線周波数帯域阻止フィルタとカスケード接続される、
請求項１に記載の無線周波数帯域阻止フィルタ。
【請求項７】
前記１又はそれ以上の他の無線周波数帯域阻止フィルタの少なくとも１つは、該少なくとも１つの他の無線周波数帯域阻止フィルタ自体のインピーダンスを整合させるインダクタを有する、
請求項６に記載の無線周波数帯域阻止フィルタ。
【請求項８】
前記直列共振器及び並列共振器の組合せは、Ｎ（Ｎ≧２）個の直列共振器と、Ｍ（Ｍ≧２）個の並列共振器とを有する、
請求項２に記載の無線周波数帯域阻止フィルタ。
【請求項９】
Ｎは偶数であり、前記入力ポートと前記インダクタとの間にはＮ／２個の直列共振器があり、前記出力ポート前記インダクタとの間にはＮ／２個の直列共振器がある、
請求項８に記載の無線周波数帯域阻止フィルタ。
【請求項１０】
Ｍは偶数であり、前記入力ポートと前記インダクタとの間にはＭ／２個の並列共振器があり、前記出力ポートと前記インダクタとの間にはＭ／２個の並列共振器がある、
請求項８又は９に記載の無線周波数帯域阻止フィルタ。
【請求項１１】
直列共振器及び並列共振器のそれぞれは、一対の並列な導体素子から延在するインターデジタル電極の組によって形成される、
請求項１に記載の無線周波数帯域阻止フィルタ。
【請求項１２】
前記並列共振器に関し、前記一対の並列な導体素子の少なくとも１つは接地に結合される、
請求項１１に記載の無線周波数帯域阻止フィルタ。
【請求項１３】
少なくとも１つの直列共振器若しくは少なくとも１つの並列共振器、又はそれら両方に関し、それぞれの共振器を形成する前記一対の並列な導体素子の少なくとも１つは、前記インダクタに結合される、
請求項１１に記載の無線周波数帯域阻止フィルタ。
【請求項１４】
前記インダクタは、前記一対の並列な導体素子の少なくとも１つと接地との間に配置されるショートスタブ素子である、
請求項１３に記載の無線周波数帯域阻止フィルタ。
【請求項１５】
前記インダクタのインダクタンスは、外部の整合回路が当該フィルタとともに使用されないほど十分正確に製造され得る、
請求項１に記載の無線周波数帯域阻止フィルタ。
【請求項１６】
少なくとも１つのアンテナと、
所望の送信周波数を有する１又はそれ以上のキャリア信号を変調するよう構成される送信回路と、
１又はそれ以上の遠隔トランスミッタから情報を運ぶ無線周波数信号を受信するよう構成される受信回路と、
前記受信回路によって受信された受信信号を処理するとともに、前記送信回路による送信のために信号をエンコードするよう構成されるベースバンドプロセッサと、
請求項１乃至１５のうちいずれか一項に記載の無線周波数帯域阻止フィルタを有する前記送信回路又は受信回路の少なくとも１つと
を有する電気通信基地局。
【請求項１７】
少なくとも１つのアンテナと、
所望の送信周波数を有する１又はそれ以上のキャリア信号を変調するよう構成される送信回路と、
１又はそれ以上の遠隔トランスミッタから情報を運ぶ無線周波数信号を受信するよう構成される受信回路と、
前記受信回路によって受信された受信信号を処理するとともに、前記送信回路による送信のために信号をエンコードするよう構成されるベースバンドプロセッサと、
請求項１乃至１５のうちいずれか一項に記載の無線周波数帯域阻止フィルタを有する前記送信回路又は受信回路の少なくとも１つと、
を有する電気通信無線端末。
【請求項１８】
請求項１乃至１５のうちいずれか一項に記載の無線周波数帯域阻止フィルタを有するデュプレクサ。
【請求項１９】
無線周波数帯域阻止フィルタの製造中のインピーダンス整合の方法であって、
入力ポートを作る段階と、
複数の音響共振器を作る段階と、
前記複数の音響共振器のインピーダンスを整合させるインダクタを作る段階と、
出力ポートを作る段階と
を有し、
前記インダクタを作る段階は、前記入力ポートと前記インダクタとの間の静的キャパシタンスが前記出力ポートと前記インダクタとの間の静的キャパシタンスと略等しくなるように、前記複数の音響共振器に対して前記帯域阻止フィルタにおいて前記インダクタを位置付ける段階を有する、
方法。
【請求項２０】
前記インダクタを作る段階は、所望のインダクタンスを有するショートスタブ・オンチップ素子を作る段階を有する、
請求項１９に記載の方法。
【請求項２１】
前記所望のインダクタンスを有するショートスタブ・オンチップ素子を作る段階は、当該ショートスタブ・オンチップ素子の長さ、幅、及び厚さの少なくとも１つを制御する段階を有する、
請求項１９に記載の方法。
【図１】
【図２Ａ】
【図２Ｂ】
【図３Ａ】
【図３Ｂ】
【図４】
【図５】
【図６】
【図７Ａ】
【図７Ｂ】
【図８Ａ】
【図８Ｂ】
【図９Ａ】
【図９Ｂ】
【図１０Ａ】
【図１０Ｂ】
【図１１Ａ】
【図１１Ｂ】
【図１２Ａ】
【図１２Ｂ】
【図１３Ａ】
【図１３Ｂ】
【図１４Ａ】
【図１４Ｂ】
【図１５Ａ】
【図１５Ｂ】
【図１６】
【図１７】
【図１８】
【図２Ａ】
【図２Ｂ】
【図３Ａ】
【図３Ｂ】
【図４】
【図５】
【図６】
【図７Ａ】
【図７Ｂ】
【図８Ａ】
【図８Ｂ】
【図９Ａ】
【図９Ｂ】
【図１０Ａ】
【図１０Ｂ】
【図１１Ａ】
【図１１Ｂ】
【図１２Ａ】
【図１２Ｂ】
【図１３Ａ】
【図１３Ｂ】
【図１４Ａ】
【図１４Ｂ】
【図１５Ａ】
【図１５Ｂ】
【図１６】
【図１７】
【図１８】
【公表番号】特表２０１２−５０７２１５（Ｐ２０１２−５０７２１５Ａ）
【公表日】平成２４年３月２２日（２０１２．３．２２）
【国際特許分類】
【出願番号】特願２０１１−５３３４９７（Ｐ２０１１−５３３４９７）
【出願日】平成２１年１１月２日（２００９．１１．２）
【国際出願番号】ＰＣＴ／ＣＡ２００９／００１５６４
【国際公開番号】ＷＯ２０１０／０４８７２５
【国際公開日】平成２２年５月６日（２０１０．５．６）
【出願人】（３９００２３１５７）ノーテル・ネットワークス・リミテッド (153)
【Ｆターム（参考）】
【公表日】平成２４年３月２２日（２０１２．３．２２）
【国際特許分類】
【出願日】平成２１年１１月２日（２００９．１１．２）
【国際出願番号】ＰＣＴ／ＣＡ２００９／００１５６４
【国際公開番号】ＷＯ２０１０／０４８７２５
【国際公開日】平成２２年５月６日（２０１０．５．６）
【出願人】（３９００２３１５７）ノーテル・ネットワークス・リミテッド (153)
【Ｆターム（参考）】
[ Back to top ]