表示装置およびその光検出方法
【課題】表示部の光検出において、少ない素子数で出力電圧を安定化させることができるようにする。
【解決手段】表示装置の表示部には、映像信号に応じて内部の発光素子により発光する画素回路と、光を検出する受光回路６１とが行列状に配置されている。受光回路６１において、センサトランジスタＴSEは、スイッチ素子として機能するとともに、オフの状態において光の検出量に応じた電流を流す光センサとして機能する。保持容量Cseは、センサトランジスタＴSEと接続され、所定の電位を保持する。出力トランジスタＴOUTは、センサトランジスタＴSEがオフのとき流れるリーク電流によって、予め保持容量Cseに保持された電位が減少する方向に変化して、保持容量Cseが保持する変化後の電位に応じた光検出信号を出力する。本発明は、例えば、映像を表示するとともに、光検出をも行う表示装置に適用できる。
【解決手段】表示装置の表示部には、映像信号に応じて内部の発光素子により発光する画素回路と、光を検出する受光回路６１とが行列状に配置されている。受光回路６１において、センサトランジスタＴSEは、スイッチ素子として機能するとともに、オフの状態において光の検出量に応じた電流を流す光センサとして機能する。保持容量Cseは、センサトランジスタＴSEと接続され、所定の電位を保持する。出力トランジスタＴOUTは、センサトランジスタＴSEがオフのとき流れるリーク電流によって、予め保持容量Cseに保持された電位が減少する方向に変化して、保持容量Cseが保持する変化後の電位に応じた光検出信号を出力する。本発明は、例えば、映像を表示するとともに、光検出をも行う表示装置に適用できる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置およびその光検出方法に関し、特に、表示部の光検出において、少ない素子数で出力電圧を安定化させることができるようにする表示装置およびその光検出方法に関する。
【背景技術】
【０００２】
発光素子として有機EL(ELectro Luminescent)素子を画素に用いたアクティブマトリクス方式の表示装置では、各画素回路内部の発光素子に流れる電流が、画素回路内部に設けた能動素子（一般には薄膜トランジスタ：TFT）によって制御される。有機EL素子は電流発光素子のため、有機EL素子に流れる電流量をコントロールすることで発色の階調が得られる。即ち、有機EL素子を有する画素回路では、与えられた信号電位に応じた電流を有機EL素子に流すことで、信号電位に応じた階調の発光が行われる。
【０００３】
図１は、発光素子として有機EL素子を用いたアクティブマトリクス方式の表示装置１の一般的な構成例を示すブロック図である。
【０００４】
表示装置１は、映像処理部１１、映像信号出力回路１２、表示部１３、および書き込み走査回路１４により構成される。映像処理部１１は、入力される映像信号に補正処理等の所定の信号変換処理を行い、処理後の映像信号を映像信号出力回路１２に出力する。映像信号出力回路１２は、映像処理部１１から入力される信号電位Ｖｓｉｇの映像信号を書き込み走査回路１４の走査に同期して表示部１３の各画素回路（図２の画素回路２１）に出力する。表示部１３は、行列状に配置された、映像表示（発光）のための画素回路を有する。各画素回路は、その内部の有機EL素子によって、供給される信号電位Ｖｓｉｇに応じた発光を行う。書き込み走査回路１４は、映像信号出力回路１２が出力した信号電位Ｖｓｉｇの映像信号を行列状に配置された画素回路へ線順次に書き込む制御を行う。
【０００５】
図２は、図１の表示部１３の詳細構成例を示す図である。
【０００６】
表示部１３には、Ｎ×Ｍ個（Ｎ,Ｍは相互に独立した２以上の整数値）の画素回路２１1,1乃至２１N,Mが行列状に配置されて構成されている。図２では、紙面の制約上、画素回路２１1,1乃至２１N,Mの一部のみが示されている。なお、以下において、画素回路２１1,1乃至２１N,Mのそれぞれを特に区別する必要がない場合には、単に画素回路２１と称する。
【０００７】
また、行列状に配置された画素回路２１のうちの縦方向に並ぶ画素回路２１どうしは、１本の映像信号線DTLで映像信号出力回路１２と接続されている。例えば、第１列目の画素回路２１1,1乃至２１1,Mは、映像信号線DTL1で映像信号出力回路１２と接続されている。従って、表示部１３全体と映像信号出力回路１２とは、N本の映像信号線DTL1乃至DTLNで接続されている。
【０００８】
さらに、行列状に配置された画素回路２１のうちの横方向に並ぶ画素回路２１どうしは、１本の書き込み走査線WSLで書き込み走査回路１４と接続されている。例えば、第１行目の画素回路２１1,1乃至２１N,1は、書き込み走査線WSL1で書き込み走査回路１４と接続されている。従って、表示部１３全体と書き込み走査回路１４とは、M本の書き込み走査線WSL1乃至WSLMで接続されている。
【０００９】
図３は、画素回路２１の詳細構成例を示す図である。
【００１０】
画素回路２１は、ｎチャネルTFTによるサンプリングトランジスタＴWS、保持容量Ｃ１、ｐチャネルTFTによる駆動トランジスタＴDRV、および有機EL素子ELPを有する。
【００１１】
映像信号線DTLは、サンプリングトランジスタＴWSのドレインと接続され、書き込み走査線WSLは、サンプリングトランジスタＴWSのゲートと接続されている。
【００１２】
駆動トランジスタＴDRV及び有機EL素子ELPは、電源Ｖｃｃと、接地電位であるカソード電位Ｖｃａｔの間に接続されている。サンプリングトランジスタＴWS及び保持容量Ｃ１は、駆動トランジスタＴDRVのゲートと接続されている。
【００１３】
次に、図４の駆動タイミングチャートも併せて参照しつつ、画素回路２１の動作について簡単に説明する。
【００１４】
画素回路２１では、１フィールド期間（１F）のうちの、自分への信号電位Ｖｓｉｇが映像信号線DTLに供給されている1H期間に、書き込み走査回路１４によって、書き込み走査線WSLの電位が高電位ＶWS_Hとされる。例えば、図４に示す例では、時刻ｔ1から時刻ｔ4までの1H期間のうち、時刻ｔ2から時刻ｔ3までの間、書き込み走査線WSLの電位が高電位ＶWS_Hとされている。これにより、サンプリングトランジスタＴWSが導通して信号電位Ｖｓｉｇが保持容量Ｃ１に書き込まれる。また、保持容量Ｃ１に書き込まれた信号電位Ｖｓｉｇが駆動トランジスタＴDRVのゲート電位Ｖｇとなる。
【００１５】
時刻ｔ3において、書き込み走査回路１４が書き込み走査線WSLの電位を低電位ＶWS_Lとすると、映像信号線DTLと駆動トランジスタＴDRVとは電気的に切り離されるが、駆動トランジスタＴDRVのゲート電位Ｖｇは保持容量Ｃ１によって安定に保持される。このとき、駆動電流Ｉｄｓが、駆動トランジスタＴDRV及び有機EL素子ELPに流れる。この電流Ｉｄｓは、駆動トランジスタＴDRVのゲートソース間電圧Ｖｇｓに応じた値となり、有機EL素子ELPは、その電流値Ｉｄｓに応じた輝度で発光する。つまり、画素回路２１は、保持容量Ｃ１に映像信号線DTLからの信号電位Ｖｓｉｇを書き込むことによって駆動トランジスタＴDRVのゲート印加電圧を変化させ、これにより有機EL素子ELPに流れる電流値Ｉｄｓをコントロールして発色の階調を得る。
【００１６】
ｐチャネルTFTによる駆動トランジスタＴDRVのソースは電源Ｖｃｃに接続されており、常に飽和領域で動作するように設計されているので、駆動トランジスタＴDRVは次式（１）に示した値を持つ定電流源となる。
【数１】
式（１）において、Ｉｄｓは飽和領域で動作する駆動トランジスタＴDRVのドレイン・ソース間に流れる電流、μは駆動トランジスタＴDRVの移動度を表す。また、Ｗは駆動トランジスタＴDRVのチャネル幅、Ｌは駆動トランジスタＴDRVのチャネル長、Ｃｏｘは駆動トランジスタＴDRVのゲート容量、Ｖｔｈは駆動トランジスタＴDRVの閾値電圧を表している。また、Ｖｇｓは、駆動トランジスタＴDRVのゲートとソース間の電圧（ゲートソース間電圧）であり、Ｖｔｈは、駆動トランジスタＴDRVの閾値電圧である。なお、飽和領域とは、（Ｖｇｓ−Ｖｔｈ＜Ｖｄｓ）の条件を満たした状態をいう（Ｖｄｓは、駆動トランジスタＴDRVのソースとドレイン間の電圧）。
【００１７】
この式（１）から明らかなように、飽和領域では駆動トランジスタＴDRVのドレイン電流Ｉｄｓはゲートソース間電圧Ｖｇｓによって制御される。駆動トランジスタＴDRVは、ゲートソース間電圧Ｖｇｓが一定に保持される為、定電流源として動作し、有機EL素子ELPを一定の輝度で発光させることができる。
【００１８】
しかし、駆動トランジスタＴDRVのトランジスタ特性にばらつきがある場合、すなわち、駆動トランジスタＴDRVの移動度μや閾値電圧Ｖｔｈにばらつきがある場合、有機EL素子ELPに流す電流もばらついてしまい、表示の均一性が悪化してしまう。また、発光時間が長くなると、駆動トランジスタＴDRVや有機EL素子ELPが経時的に劣化し、発光時間の短い画素と発光輝度に差が生じる焼き付きが発生する。
【００１９】
そこで、発光輝度が画面全体で均一となるような補正や経時劣化による輝度変化を補正する技術も提案されている。例えば、特許文献１乃至３で開示されている技術では、図５に示されるように、トランジスタが光を受光するとリーク電流が増加する特性を利用して、表示装置に光センサを組み込み、画素の発光輝度を直接測定し、補正する技術が提案されている。
【先行技術文献】
【特許文献】
【００２０】
【特許文献１】特表２００８−５０５３６６号公報
【特許文献２】特開２００７−１１２３３号公報
【特許文献３】特開２００６−３０３１７号公報
【発明の概要】
【発明が解決しようとする課題】
【００２１】
しかしながら、特許文献１で提案されている技術では、センサの検出電圧をそのまま出力線に接続するため、ノイズやカップリングなどの外部要因に弱く、出力電圧が変動しやすいという問題がある。また、特許文献２および３で提案されている技術では、センサ部のトランジスタ数多いため、歩留りが悪化しやすいという問題がある。
【００２２】
本発明は、このような状況に鑑みてなされたものであり、表示部の光検出において、少ない素子数で出力電圧を安定化させることができるようにするものである。
【課題を解決するための手段】
【００２３】
本発明の一側面の表示装置は、映像信号に応じて内部の発光素子により発光する画素回路と、光を検出する受光回路を行列状に複数配置した表示手段を備え、前記受光回路は、スイッチ素子として機能するとともに、オフの状態において前記光の検出量に応じた電流を流す光センサとして機能するセンサトランジスタと、前記センサトランジスタと接続され、所定の電位を保持する保持容量と、前記センサトランジスタがオフのとき流れる電流によって、予め前記保持容量に保持された電位が減少する方向に変化して、前記保持容量が保持する変化後の電位に応じた光検出信号を出力する出力トランジスタとを備える。
【００２４】
本発明の一側面の表示装置の光検出方法は、映像信号に応じて内部の発光素子により発光する画素回路と、光を検出する受光回路とを行列状に複数配置した表示手段を備える表示装置の前記受光回路が、スイッチ素子として機能するとともに、オフの状態において前記光の検出量に応じた電流を流す光センサとして機能するセンサトランジスタと、前記センサトランジスタと接続される保持容量と、前記保持容量と接続される出力トランジスタとを備え、前記保持容量が、前記センサトランジスタがオンのとき流れる電流により所定の電位を保持し、前記出力トランジスタが、前記センサトランジスタがオフのとき流れる電流によって、前記保持容量に保持された電位が減少する方向に変化して、前記保持容量が保持する変化後の電位に応じた光検出信号を出力する。
【００２５】
本発明の一側面においては、保持容量において、センサトランジスタがオンのとき流れる電流により所定の電位が保持され、出力トランジスタにおいて、センサトランジスタがオフのとき流れる電流によって、保持容量に保持された電位が減少する方向に変化して、保持容量が保持する変化後の電位に応じた光検出信号が出力される。
【発明の効果】
【００２６】
本発明の一側面によれば、表示部の光検出において、少ない素子数で出力電圧を安定化させることができる。
【図面の簡単な説明】
【００２７】
【図１】従来の表示装置の一般的な構成例を示すブロック図である。
【図２】図１の表示部の詳細構成例を示す図である。
【図３】図２の画素回路の詳細構成例を示す図である。
【図４】画素回路の動作を説明する駆動タイミングチャートである。
【図５】トランジスタの受光特性を示す図である。
【図６】本発明の基本となる表示装置の構成例を示すブロック図である。
【図７】図６の表示装置の表示部の詳細構成例を示す図である。
【図８】図７の受光回路とセンサ出力検出回路の詳細構成例を示す図である。
【図９】受光回路およびセンサ出力検出回路の動作を示す駆動タイミングチャートである。
【図１０】ｂ点初期化処理中の受光回路およびセンサ出力検出回路の状態を示す図である。
【図１１】光検出処理中の受光回路およびセンサ出力検出回路の状態を示す図である。
【図１２】ａｂ点初期化処理中の受光回路およびセンサ出力検出回路の状態を示す図である。
【図１３】本発明を適用した表示装置の第１の実施の形態を示すブロック図である。
【図１４】図１３の表示装置の表示部の詳細構成例を示す図である。
【図１５】受光回路およびセンサ出力検出回路の動作を示す駆動タイミングチャートである。
【図１６】ｂ点初期化処理中の受光回路およびセンサ出力検出回路の状態を示す図である。
【図１７】光検出処理中の受光回路およびセンサ出力検出回路の状態を示す図である。
【図１８】ａｂ点初期化処理中の受光回路およびセンサ出力検出回路の状態を示す図である。
【図１９】本発明を適用した表示装置の第２の実施の形態を示すブロック図である。
【図２０】モード切替処理を説明するフローチャートである。
【図２１】本発明を適用した表示装置の第３の実施の形態を示すブロック図である。
【図２２】図２１の画素回路の構成を説明する図である。
【図２３】図２１の画素回路の動作を説明するタイミングチャートである。
【図２４】図２１の画素回路の動作について詳細に説明する図である。
【図２５】図２１の画素回路の動作について詳細に説明する図である。
【図２６】図２１の画素回路の動作について詳細に説明する図である。
【図２７】図２１の画素回路の動作について詳細に説明する図である。
【図２８】図２１の画素回路の動作について詳細に説明する図である。
【図２９】図２１の画素回路の動作について詳細に説明する図である。
【図３０】図２１の画素回路の動作について詳細に説明する図である。
【図３１】図２１の画素回路の動作について詳細に説明する図である。
【図３２】図２１の画素回路の動作について詳細に説明する図である。
【図３３】受光回路およびセンサ出力検出回路の動作を示す駆動タイミングチャートである。
【図３４】本発明を適用した表示装置の第３の実施の形態のその他の例を示すブロック図である。
【図３５】受光回路およびセンサ出力検出回路の動作を示す駆動タイミングチャートである。
【発明を実施するための形態】
【００２８】
以下、本発明を実施するための形態（以下、実施の形態という）について説明する。なお、説明は以下の順序で行う。
１．本発明の実施の形態の基本となる表示装置の実施の形態
２．本発明の第1の実施の形態（マイナスリークによる実施の形態）
３．本発明の第２の実施の形態（マイナスリークとプラスリークを切り替える実施の形態）
４．本発明の第３の実施の形態（電源走査線DSSを画素回路の発光期間を制御する電源走査線と共通化させた実施の形態）
５．本発明の第３の実施の形態のその他の例（電源走査線DSSを画素回路の発光期間を制御する制御線と共通化させたその他の実施の形態）
【００２９】
＜１．本発明の基本となる実施の形態＞
［本発明の基本となる表示装置の形態］
最初に、本発明の理解を容易にし、且つ、背景を明らかにするため、本発明の基本となる表示装置の構成と動作について図６乃至図１２を参照して説明する。
【００３０】
図６は、本発明の基本となる表示装置の構成例を示すブロック図である。
【００３１】
図６の表示装置５０は、一般に有機ELディスプレイと呼ばれる、発光素子として有機EL素子を各画素回路内部に有するアクティブマトリクス方式の表示装置である。ただし、表示装置５０は、映像の表示のみならず、光検出もすることができる点で図１の表示装置１と異なる。
【００３２】
表示装置５０は、映像処理部５１、映像信号出力回路５２、表示部５３、書き込み走査回路５４、センサ走査回路５５、センサ出力検出回路５６、および比較部５７により構成される。
【００３３】
映像処理部５１は、入力される映像信号に補正処理等の所定の信号変換処理を行い、処理後の映像信号を映像信号出力回路５２に出力する。例えば、映像処理部５１は、比較部５７から供給される各画素の補正量に基づいて、各画素の発光輝度の均一化および経時劣化を補正する補正変換処理を行う。
【００３４】
映像信号出力回路５２は、映像処理部５１から入力される信号電位Ｖｓｉｇの映像信号を、書き込み走査回路５４の走査に同期して表示部５３の各画素回路に出力する。表示部５３は、行列状に配置された、映像表示（発光）のための画素回路（図７の画素回路２１）と、光検出のための受光回路（図７の受光回路６１）を有する。書き込み走査回路５４は、映像信号出力回路５２が出力した信号電位Ｖｓｉｇの映像信号を、行列状に配置された画素回路へ線順次に書き込む制御を行う。
【００３５】
センサ走査回路５５は、表示部５３内の各受光回路に受光させ、受光量に応じた光検出信号をセンサ出力検出回路５６に線順次に出力させる制御を行う。
【００３６】
センサ出力検出回路５６は、表示部５３内の各受光回路から供給される光検出信号に基づいて各画素の輝度値を測定し、比較部５７に出力する。比較部５７は、センサ出力検出回路５６から供給される各画素の輝度値を、初期状態時に取得しておいた各画素の輝度値と比較して、輝度値の補正量を演算し、映像処理部５１に供給する。また、比較部５７は、センサ出力検出回路５６から供給される各画素の輝度値から、各画素の発光輝度が画面全体で均一となるように各画素の補正量を演算し、映像処理部５１に供給する。
【００３７】
［表示部５３の詳細構成例］
図７は、図６の表示装置５０の表示部５３の詳細構成例を示している。なお、図７において、図２を参照して説明した表示装置１の表示部１３と対応する部分には同一の符号を付してあり、その説明は適宜省略する。
【００３８】
表示部５３では、図２の表示部１３と同様、画素回路２１1,1乃至２１N,Mが行列状に配置されている。表示部５３では、さらに、画素回路２１と１対１に対応するように、受光回路６１1,1乃至６１N,Mが行列状に配置されている。なお、以下において、受光回路６１1,1乃至６１N,Mを特に区別する必要がない場合には、単に受光回路６１と称する。
【００３９】
行列状に配置された受光回路６１のうちの横方向に並ぶ受光回路６１どうしは、センサ走査回路５５と、１本の電源走査線DSS、初期化走査線AZ、および読み出し走査線RSLで接続されている。例えば、第１行目の受光回路６１1,1乃至６１N,1は、電源走査線DSS1、初期化走査線AZ1、および読み出し走査線RSL1でセンサ走査回路５５と接続されている。従って、表示部５３全体とセンサ走査回路５５とは、M本の電源走査線DSS1乃至DSSM、初期化走査線AZ1乃至AZM、および読み出し走査線RSL1乃至RSLMで接続されている。
【００４０】
さらに、行列状に配置された受光回路６１のうちの縦方向に並ぶ受光回路６１どうしは、１本のセンサ出力線SOLでセンサ出力検出回路５６と接続されている。例えば、第１列目の受光回路６１1,1乃至６１1,Mは、センサ出力線SOL1でセンサ出力検出回路５６と接続されている。従って、表示部５３全体とセンサ出力検出回路５６とは、N本のセンサ出力線SOL1乃至SOLNで接続されている。受光回路６１は、センサ出力線SOLを介して、受光量に応じた光検出信号を出力する。
【００４１】
［受光回路６１とセンサ出力検出回路５６の詳細構成例］
図８は、受光回路６１とセンサ出力検出回路５６の詳細構成例を示している。なお、センサ出力検出回路５６については、１本のセンサ出力線SOLに対応する部分のみが示されている。
【００４２】
受光回路６１は、センサトランジスタＴSE、保持容量Cse、ｎチャネルTFTによる出力トランジスタＴOUT、および読み出しトランジスタＴRSにより構成されている。
【００４３】
センサトランジスタＴSEは、電源走査線DSSと出力トランジスタＴOUTのゲートの間に接続されている。また、センサトランジスタＴSEのゲートは、初期化走査線AZと接続されている。
【００４４】
センサトランジスタＴSEは、初期化走査線AZを介してセンサ走査回路５５から供給される電位ＶAZ_HまたはＶAZ_Lに応じてオンまたはオフとされるスイッチ素子として機能する。そして、センサトランジスタＴSEがオンのとき、出力トランジスタＴOUTのゲートに電源走査線DSSの電位ＶDSS_HまたはＶDSS_Lが入力される。
【００４５】
また、センサトランジスタＴSEは、オフにおいて光センサとして機能する。即ち、センサトランジスタＴSEがオフのとき、受光量に応じたリーク電流が出力トランジスタＴOUTのゲートに流れる。センサトランジスタＴSEは、図５に示したように、オフにおいては、受光量に応じてリーク電流が増減する特性を有する。すなわち、受光量が多ければリーク電流の増加量は大きく、少なければリーク電流の増加量は小さくなる。
【００４６】
保持容量Cseは、接地電位（カソード電位ＶCAT）と出力トランジスタＴOUTのゲートの間に接続されている。保持容量Cseは、出力トランジスタＴOUTのゲート電圧を保持するために設けられる。
【００４７】
以下では、センサトランジスタＴSEのソース、保持容量Cse、および出力トランジスタＴOUTのゲートの接続点を、適宜、ａ点という。
【００４８】
出力トランジスタＴOUTのドレインは、電源走査線DSSに接続されている。出力トランジスタＴOUTのソースは、読み出しトランジスタＴRSと接続されている。
【００４９】
読み出しトランジスタＴRSは、出力トランジスタＴOUTのソースとセンサ出力線SOLの間に接続されている。また、読み出しトランジスタＴRSのゲートは、読み出し走査線RSLに接続されている。読み出しトランジスタＴRSは、読み出し走査線RSLを介してセンサ走査回路５５から供給される電位ＶRSL_HまたはＶRSL_Lに応じてオンまたはオフとされるスイッチ素子として機能する。読み出しトランジスタＴRSがオンのとき、出力トランジスタＴOUTを流れる電流がセンサ出力線SOLに出力される。
【００５０】
一方、センサ出力検出回路５６は、リセットトランジスタTrst、リセット電位Vrstの固定電源VRST、保持容量Ｃout、および電圧検出部５６ａより構成される。
【００５１】
リセットトランジスタTrstは、固定電源VRSTとセンサ出力線SOLの間に接続されている。センサ出力線SOLと接続されているリセットトランジスタTrstのソースは、保持容量Ｃoutおよび電圧検出部５６ａとも接続されている。リセットトランジスタTrstのゲートは、リセット走査線RSTに接続されている。
【００５２】
リセットトランジスタTrstは、リセット走査線RSTを介して供給される電位ＶRST_HまたはＶRST_Lに応じてオンまたはオフとされるスイッチ素子として機能する。リセット走査線RSTの電位ＶRST_HまたはＶRST_Lは、センサ走査回路５５によって制御される。
【００５３】
電圧検出部５６ａは、リセットトランジスタTrstのソース、センサ出力線SOL、および保持容量Ｃoutの接続点であるｂ点の電位Ｖｂを、出力電圧Ｖoutとして検出する。そして、電圧検出部５６ａは、検出された出力電圧Ｖoutを、輝度値を表す信号として比較部５７に出力する。
【００５４】
保持容量Ｃoutは、接地電位（カソード電位ＶCAT）とセンサ出力線SOLの間に接続されている。保持容量Ｃoutは、出力電圧Ｖoutを保持するために設けられる。
【００５５】
［光検出動作の説明］
次に、図９乃至図１２を参照して、受光回路６１およびセンサ出力検出回路５６による光検出動作について説明する。
【００５６】
図９は、受光回路６１およびセンサ出力検出回路５６の動作を示す駆動タイミングチャートである。
【００５７】
図９は、電源走査線DSS、初期化走査線AZ、読み出し走査線RSL、およびリセット走査線RSTの電位の変化、並びに、ａ点の電位Ｖａおよびｂ点の電位Ｖｂ（出力電圧Ｖout）の変化を示している。
【００５８】
なお、図９において、時刻ｔ11から時刻ｔ21までの１Cycle時間は、表示部５３のM行の受光回路６１を行単位にそれぞれ１回走査する時間（１F時間）に相当する。光検出動作では、その１Cycle時間に、所定の１行の受光回路６１の受光量が取得される。そして、１Cycle時間ごとに、受光量を取得する受光回路６１の行を、例えば線順次に変更することで、表示部５３全体の受光量を取得する。
【００５９】
図９の時刻ｔ11における状態は、電源走査線DSS、初期化走査線AZ、読み出し走査線RSL、およびリセット走査線RSTのすべての電位が低電位とされている初期状態である。
【００６０】
光検出動作では、最初に、ｂ点の電位Ｖｂを初期化するｂ点初期化処理が実行される。具体的には、時刻ｔ12において、初期化走査線AZ、読み出し走査線RSL、およびリセット走査線RSTの電位が、センサ走査回路５５によって高電位に設定される。これにより、センサトランジスタＴSE、読み出しトランジスタＴRS、およびリセットトランジスタTrstが、いずれもオンとなり、その結果、ｂ点（出力電圧Ｖout）の電位がリセット電位Vrstに初期化される。
【００６１】
図１０は、ｂ点初期化処理中の受光回路６１およびセンサ出力検出回路５６の状態を示している。
【００６２】
電源走査線DSSの電位が低電位ＶDSS_Lとされているので、センサトランジスタＴSEがオンすることで、ａ点の電位ＶａがＶDSS_Lとなる。また、読み出しトランジスタＴRSおよびリセットトランジスタTrstがオンされることで、ｂ点の電位Ｖｂがリセット電位Vrstとなる。このｂ点初期化処理によって、前の状態にかかわらず、ｂ点の電位Ｖｂが一定の電位（リセット電位Vrst）に初期化される。
【００６３】
ｂ点初期化処理の終了後、時刻13において、初期化走査線AZとリセット走査線RSTの電位が低電位に戻され、センサトランジスタＴSEおよびリセットトランジスタTrstがオフされる。
【００６４】
次に、時刻14から時刻15までの間、電源走査線DSSの電位が高電位ＶDSS_Hに設定され、光を検出する光検出処理が実行される。
【００６５】
図１１は、光検出処理中の受光回路６１およびセンサ出力検出回路５６の状態を示している。
【００６６】
センサトランジスタＴSEがオフとなり、受光量に応じたリーク電流がａ点へと流れる。ここで、センサトランジスタＴSEにリーク電流が流れたときの電位の変化量△Ｖは、リーク電流ｉ、保持容量Cseと出力トランジスタＴOUTのゲート容量の２つの容量Ｃ、および時間ｔにより、次式（２）で表すことができる。
【００６７】
【数２】
【００６８】
そして、ａ点の電位Ｖａは、受光量に応じた電位の変化量△Ｖを用いて、（ＶDSS_L＋△Ｖ）と表すことができる。リセットトランジスタTrstはオフとなっているので、ａ点の電位Ｖａの上昇に従い、出力トランジスタＴOUTからｂ点へ電流が流れると、ｂ点の電位Ｖｂが上昇する。出力トランジスタＴOUTの閾値電圧をＶｔｈOUTと表すと、ｂ点の電位Ｖｂは、（ＶDSS_L＋△Ｖ）−ＶｔｈOUTとなる。この受光量に応じた電位の変化量△Ｖは、上述したように、受光量が多いほど大きくなる。
【００６９】
電圧検出部５６ａは、電源走査線DSSの電位が高電位ＶDSS_Hに設定されている時刻14から時刻15までの間の所定のタイミングで、出力電圧Ｖoutとしてのｂ点の電位Ｖｂを検出する。
【００７０】
受光量の検出期間は、時刻15において、電源走査線DSSの電位が低電位ＶDSS_Lに設定され、かつ、読み出し走査線RSLの電位が低電位ＶRSL_Lに設定されることで終了する。
【００７１】
時刻15以降の時刻16から時刻17の期間では、次の検出までに他の動作に影響を及ぼさないように、ａ点の電位Ｖａおよびｂ点の電位Ｖｂを初期化するａｂ点初期化処理が実行される。具体的には、時刻16から時刻17の間、初期化走査線AZおよびリセット走査線RSTの電位が高電位に設定される。
【００７２】
図１２は、ａｂ点初期化処理中の受光回路６１およびセンサ出力検出回路５６の状態を示している。
【００７３】
初期化走査線AZが高電位ＶAZ_Hに変化し、センサトランジスタＴSEがオンすることで、ａ点の電位Ｖａは、電源走査線DSSの電位と同一の電位ＶDSS_Lとなる。また、リセット走査線RSTの電位が高電位ＶRST_Hに変化し、リセットトランジスタTrstがオンすることで、ｂ点の電位Ｖｂがリセット電位Vrstとなる。このａｂ点初期化処理によって、センサ出力検出回路５６の、次の行の受光回路６１に備えた初期化が完了する。
【００７４】
受光回路６１およびセンサ出力検出回路５６による光検出動作は以上のように行われる。比較部５７は、センサ出力検出回路５６から出力電圧Ｖoutとして供給される各画素の輝度値を相互に比較する。これにより、発光輝度の均一性を向上させることができる。また、比較部５７は、出力電圧Ｖoutとして供給される各画素の輝度値を、初期状態時に取得しておいた輝度値と比較する。これにより、経時劣化を補正することができる。
【００７５】
なお、補正処理は、通常映像表示終了後、通常映像表示実行中、通常映像表示開始前など、予め決定した所定のタイミングで実行することができる。ここで、「通常映像表示」とは、表示装置５０に供給された映像信号に基づく信号電位Ｖｓｉｇを各画素回路２１に与えて、通常の動画や静止画としての映像表示を行っている状態を言う。
【００７６】
また、表示装置５０では、センサトランジスタＴSEを設けたこと、及びセンサ出力検出回路５６を表示部５３の外部に配置することで、受光回路６１を、３つのトランジスタと保持容量Cseによって構成することができる。従って、表示装置５０では、少ない素子数で出力電圧を安定化させた光検出が可能である。
【００７７】
なお、表示装置５０の光検出機能は、表示装置５０の外部からの光を検出することもできるため、上述したような各画素の発光輝度の補正機能以外の機能にも利用することができる。例えば、スキャナーのように画像を取り込む機能、タッチパネルやポインタセンサなどとしての機能の一部に利用することができる。
【００７８】
図６乃至図１２を参照して説明した表示装置５０において、配線数を削減するため、受光回路６１と接続される電源走査線DSSを、画素回路２１において発光期間を制御する電源走査線と共通化させることが考えられる。
【００７９】
電源走査線DSSを画素回路の発光期間を制御する電源走査線と共通化させる場合、動画特性の改善などのため、画素の発光期間を短くしたとき、受光量を検出する検出期間（図９）も短くなってしまう。即ち、画素の発光期間を短くすると、電源走査線の電位を高電位に設定する期間も短くなるので、それと共通化されている電源走査線DSSの電位が高電位ＶDSS_Hに設定される期間も短くなってしまう。
【００８０】
受光量の検出はリーク電流による電位の変化量を検出するため、検出期間は、ある程度、十分な期間の長さが必要である。従って、電源走査線DSSを画素回路の発光期間を制御する電源走査線と共通化させる場合には、受光量の検出期間が短くなってしまうことが問題となる。
【００８１】
＜２．本発明の第１の実施の形態＞
［本発明を適用した表示装置の第１の実施の形態の構成例］
そこで、電源走査線DSSを画素回路の発光期間を制御する電源走査線と共通化させ、画素の発光期間を短くした場合であっても、受光量の検出期間を十分に確保することができることを目的とする表示装置１００の構成例を示している。即ち、図１３は、本発明を適用した表示装置の第１の実施の形態を示している。
【００８２】
なお、図１３において、図６に示した表示装置５０と対応する部分については同一の符号を付してあり、その説明は適宜省略する。図１４以降の図についても同様である。
【００８３】
図１３の表示装置１００は、センサ走査回路１０１が異なる点以外は、図６の表示装置５０と同様に構成されている。
【００８４】
［表示部５３の詳細構成例］
図１４は、図１３の表示部５３の詳細構成例を示している。
【００８５】
センサ走査回路１０１は、図７のセンサ走査回路５５と同様に、M本の電源走査線DSS1乃至DSSM、初期化走査線AZ1乃至AZM、および読み出し走査線RSL1乃至RSLMで、表示部５３全体と接続されている。
【００８６】
センサ走査回路１０１は、センサ走査回路５５と同様、表示部５３内の各受光回路１１１に受光させ、受光量に応じた光検出信号をセンサ出力検出回路５６に線順次に出力させる制御を行う。
【００８７】
基本となる表示装置５０のセンサ走査回路５５は、上述したように、電源走査線DSSの電位を高電位ＶDSS_Hに設定している期間が検出期間となるように、電源走査線DSS、初期化走査線AZ、および読み出し走査線RSLの電位を制御した。これに対して、表示装置１００のセンサ走査回路１０１は、電源走査線DSSの電位を低電位ＶDSS_Lに設定している期間が検出期間となるように、電源走査線DSS、初期化走査線AZ、および読み出し走査線RSLの電位を制御する。
【００８８】
換言すれば、表示装置１００では、表示部５３とセンサ走査回路１０１との接続方法、および、表示部５３内の画素回路２１および受光回路６１の内部構成は、図８に示した表示装置５０のものと同一である。そして、表示装置１００と表示装置５０とでは、電源走査線DSSの電位の制御方法のみが異なる。
【００８９】
［光検出動作の説明］
そこで、図１５乃至図１８を参照して、表示装置１００による光検出動作について説明する。
【００９０】
図１５は、表示装置１００の受光回路６１およびセンサ出力検出回路５６の動作を示す駆動タイミングチャートである。
【００９１】
図１５は、上述した図９と同様、電源走査線DSS、初期化走査線AZ、読み出し走査線RSL、およびリセット走査線RSTの電位の変化、並びに、ａ点の電位Ｖａおよびｂ点の電位Ｖｂ（出力電圧Ｖout）の変化を示している。
【００９２】
なお、図１５の時刻ｔ31から時刻ｔ41までの１Cycle時間は、図９の時刻ｔ11から時刻ｔ21までの１Cycle時間に対応する。
【００９３】
時刻ｔ31から時刻ｔ32までは、初期化走査線AZ、読み出し走査線RSL、およびリセット走査線RSTそれぞれの電位が低電位とされ、電源走査線DSSの電位が高電位に設定されている初期状態である。
【００９４】
時刻ｔ32から時刻ｔ33において、ｂ点の電位Ｖｂを初期化するｂ点初期化処理が実行される。具体的には、時刻ｔ32において、初期化走査線AZ、読み出し走査線RSL、およびリセット走査線RSTの電位が、センサ走査回路１０１によって高電位に設定される。これにより、センサトランジスタＴSE、読み出しトランジスタＴRS、およびリセットトランジスタTrstが、いずれもオンとなり、その結果、ｂ点（出力電圧Ｖout）の電位がリセット電位Vrstに初期化される。
【００９５】
図１６は、ｂ点初期化処理中の受光回路６１およびセンサ出力検出回路５６の状態を示している。
【００９６】
電源走査線DSSの電位が高電位ＶDSS_Hとされているので、センサトランジスタＴSEがオンすることで、ａ点の電位ＶａがＶDSS_Hとなる。また、読み出しトランジスタＴRSおよびリセットトランジスタTrstがオンされることで、ｂ点の電位Ｖｂがリセット電位Vrstとなる。このｂ点初期化処理によって、前の状態にかかわらず、ｂ点の電位Ｖｂが一定の電位（リセット電位Vrst）に初期化される。
【００９７】
ｂ点初期化処理の終了後、時刻33において、初期化走査線AZとリセット走査線RSTの電位が低電位に戻され、センサトランジスタＴSEおよびリセットトランジスタTrstがオフされる。
【００９８】
次に、時刻34から時刻35までの間、電源走査線DSSの電位が低電位ＶDSS_Lに設定され、光を検出する光検出処理が実行される。
【００９９】
図１７は、光検出処理中の受光回路６１およびセンサ出力検出回路５６の状態を示している。
【０１００】
センサトランジスタＴSEがオフとなり、受光量に応じたリーク電流が電源走査線DSSへと流れる。そして、受光量に応じたリーク電流が流れることにより、ａ点の電位Ｖａは、それまでの電位ＶDSS_Hから、式（２）の変化量△Ｖだけ減少することになる。即ち、ａ点の電位Ｖａは、リーク電流が流れることにより（ＶDSS_H−△Ｖ）となる。
【０１０１】
リーク電流が流れない場合、ａ点の電位Ｖａ＝ＶDSS_Hに応じて、出力トランジスタＴOUTからｂ点へ電流が流れ、ｂ点の電位Ｖｂも、図１５において実線で示されるように上昇する。
【０１０２】
しかしながら、図１５において点線で示されるように、ａ点の電位Ｖａは、リーク電流が流れることにより変化量△Ｖだけ減少するので、ｂ点の電位Ｖｂの上昇も、リーク電流の大きさに応じて緩やかになる。ここで、出力トランジスタＴOUTの閾値電圧をＶｔｈOUTと表すと、ｂ点の電位Ｖｂは、（ＶDSS_H−△Ｖ）−ＶｔｈOUTと表される。
【０１０３】
電圧検出部５６ａは、電源走査線DSSの電位が低電位ＶDSS_Lに設定されている時刻34から時刻35までの間の所定のタイミングで、出力電圧Ｖoutとしてのｂ点の電位Ｖｂを検出する。
【０１０４】
検出期間は、時刻35において、電源走査線DSSの電位が高電位ＶDSS_Hに設定され、かつ、読み出し走査線RSLの電位が低電位ＶRSL_Lに設定されることで終了する。
【０１０５】
時刻35以降の時刻36から時刻37の期間では、次の検出までに他の動作に影響を及ぼさないように、ａ点の電位Ｖａおよびｂ点の電位Ｖｂを初期化するａｂ点初期化処理が実行される。具体的には、時刻36から時刻37の間、初期化走査線AZおよびリセット走査線RSTの電位が高電位に設定される。
【０１０６】
図１８は、ａｂ点初期化処理中の受光回路６１およびセンサ出力検出回路５６の状態を示している。
【０１０７】
初期化走査線AZが高電位ＶAZ_Hに変化し、センサトランジスタＴSEがオンすることで、ａ点の電位Ｖａは、電源走査線DSSの電位と同一の電位ＶDSS_Hに戻る。また、リセット走査線RSTの電位が高電位ＶRST_Hに変化し、リセットトランジスタTrstがオンすることで、ｂ点の電位Ｖｂがリセット電位Vrstとなる。このａｂ点初期化処理によって、センサ出力検出回路５６の、次の行の受光回路６１に備えた初期化が完了する。
【０１０８】
表示装置１００の光検出動作は以上のように行われる。比較部５７は、センサ出力検出回路５６から出力電圧Ｖoutとして供給される各画素の輝度値を相互に比較する。これにより、発光輝度の均一性を向上させることができる。また、比較部５７は、出力電圧Ｖoutとして供給される各画素の輝度値を、初期状態時に取得しておいた輝度値と比較する。これにより、経時劣化を補正することができる。
【０１０９】
表示装置１００では、電源走査線DSSの電位が低電位ＶDSS_Lに設定されている期間にリーク電流による電位の変化量を検出する。そのため、電源走査線の電位を高電位に設定する期間が短くなった場合でも、受光量の検出期間を十分に確保することができる。
【０１１０】
従って、電源走査線DSSを画素回路の発光期間を制御する電源走査線と共通化させ、画素の発光期間を短くした場合であっても、受光量の検出期間を十分に確保することができる。
【０１１１】
本発明の基本となる表示装置５０による光検出処理は、リーク電流による電位の変化量△Ｖを、検出前の電位に加算するものであることから、プラスリークモードと呼ぶことにする。これに対して、本発明の第１の実施の形態である表示装置１００による光検出処理は、リーク電流による電位の変化量△Ｖを、検出前の電位から減算するものであることから、マイナスリークモードと呼ぶことができる。
【０１１２】
プラスリークモードでは、センサトランジスタＴSEがオンのときに電源走査線DSSの電位が低電位ＶDSS_Lに設定され、センサトランジスタＴSEがオフのときに電源走査線DSSの電位が高電位ＶDSS_Hとされる。逆に、マイナスリークモードでは、センサトランジスタＴSEがオフのときに電源走査線DSSの電位が低電位ＶDSS_Lに設定され、センサトランジスタＴSEがオンのときに電源走査線DSSの電位が高電位ＶDSS_Hとされる。
【０１１３】
＜３．本発明の第２の実施の形態＞
次に、本発明を適用した表示装置の第２の実施の形態について説明する。
【０１１４】
上述した基本となる表示装置５０のプラスリークモードによる光検出処理では、画素の発光期間を短くした場合に受光量の検出期間が短くなることが問題となる。逆に、表示装置１００のマイナスリークモードによる光検出処理では、画素の発光期間が長い場合に受光量の検出期間が短くなることが問題となる。
【０１１５】
そこで、本発明を適用した表示装置の第２の実施の形態では、画素の発光期間に応じて、プラスリークモードとマイナスリークモードの光検出処理を切り替える構成が採用される。
【０１１６】
［本発明を適用した表示装置の第２の実施の形態の構成例］
図１９は、本発明を適用した表示装置の第２の実施の形態の構成例を示している。
【０１１７】
図１９の表示装置２００は、映像処理部５１、映像信号出力回路５２、書き込み走査回路５４、センサ出力検出回路５６、表示部５３、センサ動作設定部２０１、センサ走査回路２０２、および比較部２０３により構成される。
【０１１８】
即ち、図１９の表示装置２００では、図１３に示した表示装置１００と比較すると、センサ走査回路１０１と比較部５７に代えてセンサ走査回路２０２および比較部２０３が設けられ、さらに、センサ動作設定部２０１が追加されている。
【０１１９】
センサ動作設定部２０１は、表示装置２００の図示せぬ制御部または操作設定部などから、画素の発光期間を示す発光期間情報が供給される。例えば、１フィールド期間（１F）における発光期間の比であるDuty比が、発光期間情報としてセンサ動作設定部２０１に供給される。センサ動作設定部２０１は、供給される発光期間情報を取得し、Duty比が５０％以上である場合には、モード１としてのプラスリークモードで動作するようにセンサ走査回路２０２を制御する。一方、Duty比が５０％未満である場合には、センサ動作設定部２０１は、モード２としてのマイナスリークモードで動作するようにセンサ走査回路２０２を制御する。具体的には、センサ動作設定部２０１は、Duty比が５０％以上であるか否かにより、モード１またはモード２を表すモード切替信号を、センサ走査回路２０２および比較部２０３に供給する。
【０１２０】
また、プラスリークモードか、または、マイナスリークモードかにより、センサ出力検出回路５６から供給される出力電圧Ｖoutの大きさが変わるため、補正処理等を行う比較部２０３に対しても、現在のモードを表す信号としてモード切替信号が供給される。
【０１２１】
センサ走査回路２０２は、センサ動作設定部２０１からのモード切替信号に応じて、電源走査線DSSの電位の制御を切り替える。具体的には、モード１（プラスリークモード）を表すモード切替信号が供給された場合、センサ走査回路２０２は、光検出処理がプラスリークモードとなるように電源走査線DSSの電位を制御する。即ち、センサ走査回路２０２は、図９乃至図１２を参照して説明した制御を実行する。
【０１２２】
一方、モード２（マイナスリークモード）を表すモード切替信号が供給された場合、センサ走査回路２０２は、光検出処理がマイナスリークモードとなるように電源走査線DSSの電位を制御する。即ち、センサ走査回路２０２は、図１５乃至図１８を参照して説明した制御を実行する。
【０１２３】
比較部２０３は、モード切替信号により現在のモードを認識し、初期状態の各画素の輝度値と比較した補正量を演算する経時劣化補正処理や、各画素の発光輝度を画面全体で均一となるよう補正量を演算する均一補正処理を実行する。なお、経時劣化補正処理は、モード１かまたはモード２のいずれか一方のモードにおいてのみ行うようにしてもよい。
【０１２４】
［光検出モード切替処理］
図２０は、表示装置２００によるモード切替処理のフローチャートを示している。この処理は、例えば、表示装置２００の図示せぬ制御部などから、発光期間情報が供給されたとき開始される。
【０１２５】
ステップＳ１において、センサ動作設定部２０１は、制御部などから供給された発光期間情報を取得する。
【０１２６】
ステップＳ２において、センサ動作設定部２０１は、供給された発光期間情報に基づいて、Duty比が５０％以上であるかを判定する。ステップＳ２で、Duty比が５０％以上であると判定された場合、処理はステップＳ３に進み、センサ動作設定部２０１は、モード１（プラスリークモード）を表すモード切替信号を、センサ走査回路２０２および比較部２０３に供給する。
【０１２７】
モード１を表すモード切替信号が供給されたセンサ走査回路２０２は、光検出処理がプラスリークモードとなるように電源走査線DSSの電位を制御する。即ち、センサ走査回路２０２は、図９乃至図１２を参照して説明した制御を実行する。比較部２０３は、プラスリークモードでの、発光輝度の均一性若しくは経時劣化またはその両方を補正するための補正量を演算し、映像処理部５１に供給する。
【０１２８】
一方、ステップＳ２で、Duty比が５０％未満であると判定された場合、処理はステップＳ４に進み、センサ動作設定部２０１は、モード２（マイナスリークモード）を表すモード切替信号を、センサ走査回路２０２および比較部２０３に供給する。
【０１２９】
モード２を表すモード切替信号が供給されたセンサ走査回路２０２は、光検出処理がマイナスリークモードとなるように、電源走査線DSSの電位を制御する。即ち、センサ走査回路２０２は、図１５乃至図１８を参照して説明した制御を実行する。比較部２０３は、マイナスリークモードでの、発光輝度の均一性若しくは経時劣化またはその両方を補正するための補正量を演算し、映像処理部５１に供給する。
【０１３０】
ステップＳ３またはステップＳ４の処理後、モード切替処理は終了する。
【０１３１】
以上のモード切替処理を実行することにより、表示装置２００は、画素の発光期間の長さに応じて、プラスリークモードとマイナスリークモードを切り替えることができる。これにより、画素の発光期間に依存せずに、常に、受光量の検出期間を十分に確保することができる。
【０１３２】
＜４．本発明の第３の実施の形態＞
次に、電源走査線DSSを画素回路の発光期間を制御する電源走査線と共通化させた実施の形態である、本発明を適用した表示装置の第３の実施の形態について説明する。
【０１３３】
［画素回路３０３の詳細構成］
図２１は、表示装置の第３の実施の形態の構成例を示すブロック図である。
【０１３４】
図２１の表示装置３００は、映像信号出力回路５２、表示部５３、書き込み走査回路５４、センサ出力検出回路５６、電源走査回路３０１、およびセンサ走査回路３０２により構成されている。
【０１３５】
図２１では、第１の実施の形態と同様の映像処理部５１および比較部５７、または、第２の実施の形態と同様の映像処理部５１、センサ動作設定部２０１、および比較部２０３についての図示が省略されている。
【０１３６】
また、図２１では、表示部５３の行列状に配列されたＮ×Ｍ個の画素回路３０３および受光回路６１のうちの１つの画素回路３０３および受光回路６１の構成が示されている。
【０１３７】
電源走査回路３０１は、電源走査線DSLに、高電位の電位ＶDSL_Hと低電位の電位ＶDSL_Lを切り替えて供給することにより、画素回路３０３の発光期間を制御する。
【０１３８】
ここで、電源走査線DSLは、受光回路６１のセンサトランジスタＴSEおよび出力トランジスタＴOUTのドレインとも接続されている。従って、電源走査線DSLは、第１および第２の実施の形態の電源走査線DSSと共通化されている。一方、センサ走査回路３０２には、第１および第２の実施の形態の電源走査線DSSに相当する電源走査線DSLが接続されていない。そのため、センサ走査回路３０２では、電位ＶDSS_HまたはＶDSS_Lを制御する機能が省略されており、それ以外はセンサ走査回路１０１または２０２と同様である。
【０１３９】
画素回路３０３は、サンプリングトランジスタＴWS、駆動トランジスタＴDRV、保持容量Ｃ１、および有機EL素子ELPを有する。画素回路３０３内の詳細な構成については、図２２を参照して後述する。
【０１４０】
以上のように、第３の実施の形態では、第１および第２の実施の形態の電源走査線DSSが、画素回路３０３の発光期間を制御する電源走査線DSLと共通化されている。
【０１４１】
［画素回路３０３の詳細構成例］
【０１４２】
次に、図２２を参照して、画素回路３０３の詳細な構成について説明する。
【０１４３】
画素回路３０３は、サンプリングトランジスタＴWS、駆動トランジスタＴDRV、保持容量Ｃ１、および有機EL素子ELPを有する。
【０１４４】
ここで、画素回路３０３が第ｍ行第ｎ列目の画素回路３０３m,n（ｎ＝１，２，・・・，Ｎ，ｍ＝１，２，・・・，Ｍ）であるとすると、画素回路３０３と接続されている書き込み走査線WSLは書き込み走査線WSLmである。また、画素回路３０３m,nに対する電源走査線DSLは電源走査線DSLmであり、映像信号線DTLは映像信号線DTLnである。
【０１４５】
サンプリングトランジスタＴWSのゲートは書き込み走査線WSLと接続され、サンプリングトランジスタＴWSのドレインは映像信号線DTLと接続されるとともに、ソースが駆動トランジスタＴDRVのゲートｇと接続されている。
【０１４６】
駆動トランジスタＴDRVのソースｓ及びドレインｄの一方は有機EL素子ELPのアノードに接続され、他方が電源走査線DSLに接続される。保持容量Ｃ１は、駆動トランジスタＴDRVのゲートｇと有機EL素子ELPのアノードに接続されている。また、有機EL素子ELPのカソードは接地電位であるカソード電位Ｖｃａｔに接続されている。
【０１４７】
サンプリングトランジスタＴWSおよび駆動トランジスタＴDRVは、いずれもＮチャネル型トランジスタであり、低温ポリシリコンよりも安価に作成できるアモルファスシリコンで作成することができるため、画素回路の製造コストをより安価にすることができる。
【０１４８】
以上のように構成される画素回路３０３において、サンプリングトランジスタＴWSが、書き込み走査線WSLからの制御信号に応じてオン（導通）し、映像信号線DTLを介して階調に応じた信号電位Ｖｓｉｇの映像信号をサンプリングする。保持容量Ｃ１は、映像信号線DTLを介して映像信号出力回路５２から供給された電荷を蓄積して保持する。駆動トランジスタＴDRVは、高電位の電位ＶDSL_Hにある電源走査線DSLから電流の供給を受け、保持容量Ｃ１に保持された信号電位Ｖｓｉｇに応じて駆動電流Ｉｄｓを有機EL素子ELPに流す（供給する）。有機EL素子ELPに所定の駆動電流Ｉｄｓが流れることにより、画素回路３０３が発光する。
【０１４９】
画素回路３０３は、閾値補正機能を有する。閾値補正機能とは、駆動トランジスタＴDRVの閾値電圧Ｖｔｈに相当する電圧を保持容量Ｃ１に保持させる機能であり、これにより、表示装置３００の画素毎のばらつきの原因となる駆動トランジスタＴDRVの閾値電圧Ｖｔｈの影響をキャンセルすることができる。
【０１５０】
また、画素回路３０３は、上述した閾値補正機能に加え、移動度補正機能も有する。移動度補正機能とは、保持容量Ｃ１に信号電位Ｖｓｉｇを保持する際、駆動トランジスタＴDRVの移動度μに対する補正を信号電位Ｖｓｉｇに加える機能である。
【０１５１】
さらに、画素回路３０３は、ブートストラップ機能も備えている。ブートストラップ機能とは、駆動トランジスタＴDRVのソース電位Ｖｓの変動にゲート電位Ｖｇを連動させる機能であり、これにより、駆動トランジスタＴDRVのゲートソース間電圧Ｖｇｓを一定に維持することが出来る。
【０１５２】
なお、閾値補正機能、移動度補正機能、およびブートストラップ機能については、後述する図２７、図３１、および図３２などでも説明する。
【０１５３】
［画素回路３０３の動作説明］
図２３は、画素回路３０３の動作を説明するタイミングチャートである。
【０１５４】
図２３は、同一の時間軸に対する書き込み走査線WSL、電源走査線DSL、および映像信号線DTLの電位変化と、それに対応する駆動トランジスタＴDRVのゲート電位Ｖｇ及びソース電位Ｖｓの変化を示している。
【０１５５】
図２３において、時刻ｔ51までの期間は、前の水平期間（１Ｈ）の発光がなされている発光期間Ｔ1である。
【０１５６】
発光期間Ｔ1が終了した時刻ｔ51から時刻ｔ54までは、駆動トランジスタＴDRVのゲート電位Ｖｇ及びソース電位Ｖｓを初期化することで閾値電圧補正動作の準備を行う閾値補正準備期間Ｔ2である。
【０１５７】
閾値補正準備期間Ｔ2では、時刻ｔ51において、電源走査回路３０１が、電源走査線DSLの電位を高電位ＶDSL_Hから低電位ＶDSL_Lに切換える。そして、時刻ｔ52において、映像信号出力回路５２が、映像信号線DTLの電位を信号電位Ｖｓｉｇから基準電位Ｖｏｆｓに切換える。次に、時刻ｔ53において、書き込み走査回路５４が、書き込み走査線WSLの電位を高電位ＶWSL_Hに切換え、サンプリングトランジスタＴWSをオンさせる。これにより、駆動トランジスタＴDRVのゲート電位Ｖｇが基準電位Ｖｏｆｓにリセットされ、且つ、ソース電位Ｖｓが映像信号線DTLの低電位ＶDSL_Lにリセットされる。
【０１５８】
時刻ｔ54から時刻ｔ55までは、閾値補正動作を行う閾値補正期間Ｔ3である。閾値補正期間Ｔ3では、時刻ｔ54において、電源走査回路３０１が、電源走査線DSLの電位を高電位ＶDSL_Hに切換える。これにより、閾値電圧Ｖｔｈに相当する電圧が、保持容量Ｃ１に書き込まれる。
【０１５９】
時刻ｔ55から時刻ｔ57までの書き込み＋移動度補正準備期間Ｔ4では、書き込み走査線WSLの電位が高電位ＶWSL_Hから低電位ＶWSL_Lに一旦切換えられる。また、時刻ｔ57の前の時刻ｔ56において、映像信号出力回路５２が、映像信号線DTLの電位を基準電位Ｖｏｆｓから階調に応じた信号電位Ｖｓｉｇに切換える。
【０１６０】
そして、時刻ｔ57から時刻ｔ58までの書き込み＋移動度補正期間Ｔ5において、映像信号の書き込みと移動度補正動作が行われる。即ち、時刻ｔ57から時刻ｔ58までの間、書き込み走査線WSLの電位が高電位ＶWSL_Hに設定され、これにより、映像信号の信号電位Ｖｓｉｇが閾値電圧Ｖｔｈに足し込まれる形で保持容量Ｃ１に書き込まれる。また、移動度補正用の電圧ΔＶμが保持容量Ｃ１に保持された電圧から差し引かれる。
【０１６１】
書き込み＋移動度補正期間Ｔ5終了後の時刻ｔ58において、書き込み走査線WSLの電位が低電位ＶWSL_Lに設定され、それ以降、発光期間Ｔ6として、信号電圧Ｖｓｉｇに応じた発光輝度で有機EL素子ELPが発光する。信号電圧Ｖｓｉｇは、閾値電圧Ｖｔｈに相当する電圧と移動度補正用の電圧ΔＶμとによって調整されているため、有機EL素子ELPの発光輝度は駆動トランジスタＴDRVの閾値電圧Ｖｔｈや移動度μのばらつきの影響を受けることがない。
【０１６２】
なお、発光期間Ｔ6の最初でブートストラップ動作が行われ、駆動トランジスタＴDRVのゲートソース間電圧Ｖｇｓ＝Ｖｓｉｇ＋Ｖｔｈ−ΔＶμを一定に維持したまま、駆動トランジスタＴDRVのゲート電位Ｖｇ及びソース電位Ｖｓが上昇する。
【０１６３】
また、時刻ｔ58から所定時間経過後の時刻ｔ59において、映像信号線DTLの電位が、信号電位Ｖｓｉｇから基準電位Ｖｏｆｓに落とされる。図２３において、時刻ｔ52から時刻ｔ59までの期間は水平期間（１Ｈ）に相当する。
【０１６４】
以上のようにして、画素回路３０３では、駆動トランジスタＴDRVの閾値電圧Ｖｔｈや移動度μのばらつきの影響を受けることがなく、有機EL素子ELPを発光させることができる。
【０１６５】
［画素回路３０３の詳細な動作説明］
図２４乃至図３２を参照して、画素回路３０３の動作についてさらに詳細に説明する。
【０１６６】
図２４は、発光期間Ｔ1の画素回路３０３の状態を示している。
【０１６７】
発光期間Ｔ1では、サンプリングトランジスタＴWSがオフ（書き込み走査線WSLの電位が低電位）、かつ電源走査線DSLの電位が高電位ＶDSL_Hとなっており、駆動トランジスタＴDRVが駆動電流Ｉｄｓを有機EL素子ELPに供給している。このとき駆動トランジスタＴDRVは飽和領域で動作するように設定されているため、有機EL素子ELPに流れる駆動電流Ｉｄｓは、駆動トランジスタＴDRVのゲートソース間電圧Ｖｇｓに応じて式（１）で表される値をとる。
【０１６８】
そして、閾値補正準備期間Ｔ2の最初の時刻ｔ51において、図２５に示すように、電源走査回路３０１は、電源走査線DSLの電位を高電位ＶDSL_Hから低電位ＶDSL_Lに切換える。このとき電源走査線DSLの電位ＶDSL_Lが有機EL素子ELPの閾値電圧Ｖｔｈｅｌとカソード電位Ｖｃａｔの和よりも小さければ（ＶDSL_L＜Ｖｔｈｅｌ＋Ｖｃａｔ）、有機EL素子ELPは消光し、駆動トランジスタＴDRVの電源走査線DSLと接続された側がソースｓとなる。また、有機EL素子ELPのアノードは電位ＶDSL_Lに充電される。
【０１６９】
次に、図２６に示すように、時刻ｔ52において、映像信号出力回路５２が映像信号線DTLの電位を基準電位Ｖｏｆｓにした後、時刻ｔ53において、書き込み走査回路５４が、書き込み走査線WSLの電位を高電位ＶWSL_Hに切換える。これにより、駆動トランジスタＴDRVのゲート電位ＶｇはＶｏｆｓとなり、ゲートソース間電圧Ｖｇｓは、Ｖｏｆｓ−ＶDSL_Lという値をとる。ここで、駆動トランジスタＴDRVのゲートソース間電圧Ｖｇｓである（Ｖｏｆｓ−ＶDSL_L）は、次の閾値補正期間Ｔ3で閾値補正動作を行うため、閾値電圧Ｖｔｈよりも大である（Ｖｏｆｓ−ＶDSL_L＞Ｖｔｈ）必要がある。逆に言うと、（Ｖｏｆｓ−ＶDSL_L＞Ｖｔｈ）の条件を満たすように、電位ＶｏｆｓおよびＶDSL_Lが設定される。
【０１７０】
そして、閾値補正期間Ｔ3の最初の時刻ｔ54において、図２７に示すように、電源走査回路３０１が電源走査線DSLの電位を低電位ＶDSL_Lから高電位ＶDSL_Hに切換える。すると、駆動トランジスタＴDRVの有機EL素子ELPのアノードと接続されている側がソースｓとなり、図２７において１点鎖線で示されるように電流が流れる。
【０１７１】
ここで、有機EL素子ELPは、ダイオードELPaと、寄生容量Ｃｅｌの有機EL容量ELPbとで、等価的に表すことができる。有機EL素子ELPのリーク電流が駆動トランジスタＴDRVに流れる電流よりもかなり小さい（Ｖｅｌ≦Ｖｃａｔ＋Ｖｔｈｅｌを満たす）という条件の下では、駆動トランジスタＴDRVに流れる電流は保持容量Ｃ１と有機EL容量ELPbを充電するために使用される。有機EL素子ELPのアノード電位Ｖｅｌ（駆動トランジスタＴDRVのソース電位Ｖｓ）は、図２８に示されるように、駆動トランジスタＴDRVを流れる電流に応じて上昇する。所定時間経過後、駆動トランジスタＴDRVのゲートソース間電圧ＶｇｓがＶｔｈという値をとる。また、このときの有機EL素子ELPのアノード電位Ｖｅｌは（Ｖｏｆｓ−Ｖｔｈ）である。アノード電位Ｖｅｌは、有機EL素子ELPの閾値電圧Ｖｔｈｅｌとカソード電位Ｖｃａｔの和以下となっている（Ｖｅｌ＝（Ｖｏｆｓ−Ｖｔｈ）≦（Ｖｃａｔ＋Ｖｔｈｅｌ））。
【０１７２】
その後、時刻ｔ55において、書き込み走査線WSLの電位が高電位ＶWSL_Hから低電位ＶWSL_Lに切替えられ、図２９に示されるように、サンプリングトランジスタＴWSがオフして閾値補正動作（閾値補正期間Ｔ3）が完了する。
【０１７３】
書き込み＋移動度補正準備期間Ｔ4の時刻ｔ56において、映像信号出力回路５２によって、映像信号線DTLの電位が、基準電位Ｖｏｆｓから、階調に応じた信号電位Ｖｓｉｇに切換えられる（図２９）。その後、書き込み＋移動度補正期間Ｔ5に入り、図３０に示されるように、時刻ｔ57において、書き込み走査線WSLの電位が高電位ＶWSL_Hに設定されることでサンプリングトランジスタＴWSがオンして、映像信号の書き込みと移動度補正動作が行われる。駆動トランジスタＴDRVのゲート電位Ｖｇは、サンプリングトランジスタＴWSがオンしているため信号電位Ｖｓｉｇとなるが、電源走査線DSLからの電流が流れるため、駆動トランジスタＴDRVのソース電位Ｖｓは、時間とともに上昇していく。
【０１７４】
駆動トランジスタＴDRVの閾値補正動作は既に完了している。よって、式（１）の右辺の（Ｖｇｓ−Ｖｔｈ）2の項は、（Ｖｇｓ−Ｖｔｈ）2＝｛（Ｖｓｉｇ−（Ｖｏｆｓ−Ｖｔｈ））−Ｖｔｈ｝2＝（Ｖｓｉｇ−Ｖｏｆｓ）2となり、閾値電圧Ｖｔｈの項の影響はない。従って、駆動トランジスタＴDRVが流す電流Ｉｄｓは、移動度μを反映したものとなる。具体的には、図３１に示されるように、移動度μが大きい場合には、駆動トランジスタＴDRVが流す電流Ｉｄｓは大きくなり、ソース電位Ｖｓの上昇も早い。一方、移動度μが小さい場合には、駆動トランジスタＴDRVが流す電流Ｉｄｓは小さくなり、ソース電位Ｖｓの上昇は遅くなる。換言すると、一定時間経過時点では、移動度μが大きい場合には、駆動トランジスタＴDRVのソース電位Ｖｓの上昇量△Ｖμ（電位補正値）は大きくなり、移動度μが小さい場合には、駆動トランジスタＴDRVのソース電位Ｖｓの上昇量△Ｖμ（電位補正値）は小さくなる。これによって、各画素回路３０３の駆動トランジスタＴDRVのゲートソース間電圧Ｖｇｓのバラツキが、移動度μを反映して小さくなり、一定時間経過後の各画素回路３０３のゲートソース間電圧Ｖｇｓは、移動度μのバラツキを完全に補正した電圧となる。
【０１７５】
時刻ｔ58において、書き込み走査線WSLの電位が低電位ＶWSL_Lに設定されることでサンプリングトランジスタＴWSがオフして、書き込み＋移動度補正期間Ｔ5が終了し、発光期間Ｔ6となる（図３２）。
【０１７６】
発光期間Ｔ6では、駆動トランジスタＴDRVのゲートソース間電圧Ｖｇｓは一定であるので、駆動トランジスタＴDRVは一定電流Ｉｄｓ’を有機EL素子ELPに供給する。有機EL素子ELPのアノード電位Ｖｅｌは、有機EL素子ELPに一定電流Ｉｄｓ’という電流が流れる電圧Ｖｘまで上昇し、有機EL素子ELPは発光する。駆動トランジスタＴDRVのソース電位Ｖｓが上昇すると、保持容量Ｃ１のブートストラップ機能により、駆動トランジスタＴDRVのゲート電位Ｖｇも連動して上昇する。
【０１７７】
有機EL素子ELPのＩ−Ｖ特性により、発光時間が長くなると、図３２に示されるＢｘ点の電位は時間とともに変化する（経時劣化する）。しかしながら、駆動トランジスタＴDRVのゲートソース間電圧Ｖｇｓは一定値に保たれているので、有機EL素子ELPに流れる電流は変化しない。したがって、Ｉ−Ｖ特性により有機EL素子ELPが経時劣化しても、一定電流Ｉｄｓ’が流れ続けるので、有機EL素子ELPの輝度が変化することはない。
【０１７８】
以上のように、画素回路３０３を備える図２１の表示装置３００においては、閾値補正機能および移動度補正機能によって画素回路３０３ごとの閾値電圧Ｖｔｈ及び移動度μの相違を補正することができる。また、有機EL素子ELPの経時変動（劣化）も補正することができる。
【０１７９】
これにより、画素回路３０３を用いた表示装置３００では、画素回路２１を用いた場合よりも高画質を得ることが可能である。
【０１８０】
［光検出動作の説明］
図３３は、表示装置３００の受光回路６１およびセンサ出力検出回路５６の動作を示す駆動タイミングチャートである。
【０１８１】
即ち、図３３は、図２３の電源走査線DSLと書き込み走査線WSLの電位の変化と、図９に示した受光回路６１およびセンサ出力検出回路５６内の各制御線並びにａ点およびｂ点の電位の変化を示している。
【０１８２】
図３３における電源走査線DSLと書き込み走査線WSLの電位の変化に対して、初期化走査線AZ、読み出し走査線RSL、リセット走査線RST、ａ点の電位Ｖａ、およびｂ点の電位Ｖｂ電位の変化は、図９の対応するそれぞれと、基本的に同様である。
【０１８３】
ただし、図３３では、検出期間が、電源走査線DSLの電位が高電位ＶDSS_Hに設定されている期間ではない点が図９と相違する。第３の実施の形態では、検出期間は、書き込み＋移動度補正期間Ｔ5が終了する時刻ｔ77から開始し、読み出し走査線RSLの電位が低電位ＶRSL_Lに設定される時刻ｔ78で終了する。
【０１８４】
ａ点の電位Ｖａは、受光量が多いほど上昇する。ａ点の電位Ｖａの上昇に従い、出力トランジスタＴOUTからｂ点へ電流が流れると、ｂ点の電位Ｖｂも上昇する。電圧検出部５６ａは、次のａｂ点初期化処理を行う前までの所定のタイミングで、出力電圧Ｖoutとしてのｂ点の電位Ｖｂを検出する。
【０１８５】
従って、電源走査線DSSを画素回路の発光期間を制御する電源走査線DSLと共通化させた場合であっても、プラスリークモードでの光検出が可能である。
【０１８６】
また、図示は省略するが、センサ走査回路３０２は、図１５の電源走査線DSSの電位変化を電源走査線DSLの電位変化とみなし、初期化走査線AZ、読み出し走査線RSL、およびリセット走査線RSTの電位を、図１５のように制御することも可能である。即ち、センサ走査回路３０２は、電源走査線DSSを画素回路の発光期間を制御する電源走査線DSLと共通化させた場合であっても、マイナスリークモードでの光検出も可能である。
【０１８７】
従って、第３の実施の形態においても、第１の実施の形態と同様に、画素の発光期間を短くした場合であっても、受光量の検出期間を十分に確保することができる。
【０１８８】
また、第３の実施の形態として、図２１に示した部分以外が、第２の実施の形態と同様に構成されている場合には、画素の発光期間の長さに応じて、プラスリークモードとマイナスリークモードを切り替えることができる。これにより、画素の発光期間に依存せずに、常に、受光量の検出期間を十分に確保することができる。
【０１８９】
さらに、第３の実施の形態では、第１および第２の実施の形態の電源走査線DSSが、画素回路３０３の、発光期間を制御する電源走査線DSLと共通化されているので、配線数を削減することができ、製造コストを低減させることができる。
【０１９０】
なお、上述した第３の実施の形態は、画素回路３０３の電源走査線DSLに、第１および第２の実施の形態の電源走査線DSSが共通化された例であるが、電源走査線DSSに、画素回路３０３の電源走査線DSLを共通化させると考えても同様である。即ち、電源走査回路３０１が省略され、センサ走査回路３０２と接続された電源走査線DSSが、画素回路３０３の駆動トランジスタＴDRVと接続されても同様の制御が可能である。
【０１９１】
＜５．本発明の第３の実施の形態のその他の例＞
図３４は、電源走査線DSSを、画素回路の発光期間を制御する制御線と共通化させたその他の例を示すブロック図である。
【０１９２】
図３４の表示装置３００は、表示部５３の画素回路として、第１および第２の実施の形態の画素回路２１を変形した画素回路２１’が採用されている。
【０１９３】
画素回路２１’は、画素回路２１と同様の、ｎチャネルTFTによるサンプリングトランジスタＴWS、保持容量Ｃ１、ｐチャネルTFTによる駆動トランジスタＴDRV、および有機EL素子ELPのほかに、発光制御トランジスタＴDSが追加されている。
【０１９４】
発光制御トランジスタＴDSは、電源Ｖｃｃと駆動トランジスタＴDRVの間に設けられ、電源走査線DSLの電位に応じて、スイッチとして機能する。即ち、電源走査線DSLの電位が高電位ＶDSL_Hである場合、発光制御トランジスタＴDSはオンし、有機EL素子ELPに電流が流れる。一方、電源走査線DSLの電位が低電位ＶDSL_Lである場合、発光制御トランジスタＴDSはオフし、有機EL素子ELPには電流が流れない。従って、発光制御トランジスタＴDSは、有機EL素子ELPが発光する発光期間を制御する。
【０１９５】
電源走査回路３０１は、電源走査線DSLに、高電位の電位ＶDSL_Hと低電位の電位ＶDSL_Lを切り替えて供給することにより、発光制御トランジスタＴDSをオンまたはオフさせる。
【０１９６】
この電源走査線DSLは、受光回路６１のセンサトランジスタＴSEのドレインと、出力トランジスタＴOUTのドレインとも接続されている。従って、図３４では、発光制御トランジスタＴDSのオンオフを制御する電源走査線DSLが、第１および第２の実施の形態の電源走査線DSSと共通化されている。
【０１９７】
［光検出動作の説明］
図３５は、図３４に示した表示装置３００の受光回路６１およびセンサ出力検出回路５６の動作を示す駆動タイミングチャートである。
【０１９８】
書き込み走査線WSLの電位の変化は、図４に示した画素回路２１における書き込み走査線WSLの電位の変化と同様である。
【０１９９】
図３４における電源走査線DSLと書き込み走査線WSLの電位の変化に対して、初期化走査線AZ、読み出し走査線RSL、リセット走査線RST、ａ点の電位Ｖａ、およびｂ点の電位Ｖｂ電位の変化は、基本的に、図９の対応するそれぞれと同様である。
【０２００】
ただし、図３４では、検出期間が、電源走査線DSLの電位が高電位ＶDSS_Hに設定されている時刻ｔ96から時刻ｔ98までの期間とは異なる点のみが相違する。図３４では、検出期間は、時刻ｔ96から開始し、時刻ｔ98まえの、読み出し走査線RSLの電位が低電位ＶRSL_Lに設定される時刻ｔ97で終了する。
【０２０１】
ａ点の電位Ｖａは、受光量が多いほど上昇する。ａ点の電位Ｖａの上昇に従い、出力トランジスタＴOUTからｂ点へ電流が流れると、ｂ点の電位Ｖｂも上昇する。電圧検出部５６ａは、ａｂ点初期化処理を行う前までの所定のタイミングで、出力電圧Ｖoutとしてのｂ点の電位Ｖｂを検出する。
【０２０２】
従って、電源走査線DSSを画素回路の発光期間を制御する電源走査線DSLと共通化させた場合であっても、プラスリークモードでの光検出が可能である。
【０２０３】
また、図示は省略するが、センサ走査回路３０２は、図１５の電源走査線DSSの電位変化を電源走査線DSLの電位変化とみなし、初期化走査線AZ、読み出し走査線RSL、およびリセット走査線RSTの電位を、図１５のように制御することも可能である。即ち、マイナスリークモードでの光検出も可能である。
【０２０４】
従って、図３４に示した第３の実施の形態においても、第１の実施の形態と同様に、画素の発光期間を短くした場合であっても、受光量の検出期間を十分に確保することができる。
【０２０５】
また、第３の実施の形態として、図３４に示した部分以外が、第２の実施の形態と同様に構成されている場合には、画素の発光期間の長さに応じて、プラスリークモードとマイナスリークモードを切り替えることができる。これにより、画素の発光期間に依存せずに、常に、受光量の検出期間を十分に確保することができる。
【０２０６】
なお、上述した第１乃至第３の実施の形態において、画素回路の構成については全く上記例に限定されず、他にも多様な構成が採用できる。即ち、本発明は画素回路構成にかかわらず、発光動作を行う画素回路を採用する表示装置であって、画素回路とは別に、光量を検出する受光回路を設ける表示装置に広く採用できる。
【０２０７】
本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
【符号の説明】
【０２０８】
２１，２１’ 画素回路， ５６ａ 電圧検出部， ５７ 比較部， １００ 表示装置， １０１ センサ走査回路， ＴSE センサトランジスタ， ＴAMP 増幅トランジスタ， Ｃｓｅ 保持容量， ＴOUT 出力トランジスタ， ２００ 表示装置， ２０１ センサ動作設定部， ２０２ センサ走査回路， ２０３ 比較部， ３００ 表示装置， ３０１ 電源走査回路， ３０３ 画素回路
【技術分野】
【０００１】
本発明は、表示装置およびその光検出方法に関し、特に、表示部の光検出において、少ない素子数で出力電圧を安定化させることができるようにする表示装置およびその光検出方法に関する。
【背景技術】
【０００２】
発光素子として有機EL(ELectro Luminescent)素子を画素に用いたアクティブマトリクス方式の表示装置では、各画素回路内部の発光素子に流れる電流が、画素回路内部に設けた能動素子（一般には薄膜トランジスタ：TFT）によって制御される。有機EL素子は電流発光素子のため、有機EL素子に流れる電流量をコントロールすることで発色の階調が得られる。即ち、有機EL素子を有する画素回路では、与えられた信号電位に応じた電流を有機EL素子に流すことで、信号電位に応じた階調の発光が行われる。
【０００３】
図１は、発光素子として有機EL素子を用いたアクティブマトリクス方式の表示装置１の一般的な構成例を示すブロック図である。
【０００４】
表示装置１は、映像処理部１１、映像信号出力回路１２、表示部１３、および書き込み走査回路１４により構成される。映像処理部１１は、入力される映像信号に補正処理等の所定の信号変換処理を行い、処理後の映像信号を映像信号出力回路１２に出力する。映像信号出力回路１２は、映像処理部１１から入力される信号電位Ｖｓｉｇの映像信号を書き込み走査回路１４の走査に同期して表示部１３の各画素回路（図２の画素回路２１）に出力する。表示部１３は、行列状に配置された、映像表示（発光）のための画素回路を有する。各画素回路は、その内部の有機EL素子によって、供給される信号電位Ｖｓｉｇに応じた発光を行う。書き込み走査回路１４は、映像信号出力回路１２が出力した信号電位Ｖｓｉｇの映像信号を行列状に配置された画素回路へ線順次に書き込む制御を行う。
【０００５】
図２は、図１の表示部１３の詳細構成例を示す図である。
【０００６】
表示部１３には、Ｎ×Ｍ個（Ｎ,Ｍは相互に独立した２以上の整数値）の画素回路２１1,1乃至２１N,Mが行列状に配置されて構成されている。図２では、紙面の制約上、画素回路２１1,1乃至２１N,Mの一部のみが示されている。なお、以下において、画素回路２１1,1乃至２１N,Mのそれぞれを特に区別する必要がない場合には、単に画素回路２１と称する。
【０００７】
また、行列状に配置された画素回路２１のうちの縦方向に並ぶ画素回路２１どうしは、１本の映像信号線DTLで映像信号出力回路１２と接続されている。例えば、第１列目の画素回路２１1,1乃至２１1,Mは、映像信号線DTL1で映像信号出力回路１２と接続されている。従って、表示部１３全体と映像信号出力回路１２とは、N本の映像信号線DTL1乃至DTLNで接続されている。
【０００８】
さらに、行列状に配置された画素回路２１のうちの横方向に並ぶ画素回路２１どうしは、１本の書き込み走査線WSLで書き込み走査回路１４と接続されている。例えば、第１行目の画素回路２１1,1乃至２１N,1は、書き込み走査線WSL1で書き込み走査回路１４と接続されている。従って、表示部１３全体と書き込み走査回路１４とは、M本の書き込み走査線WSL1乃至WSLMで接続されている。
【０００９】
図３は、画素回路２１の詳細構成例を示す図である。
【００１０】
画素回路２１は、ｎチャネルTFTによるサンプリングトランジスタＴWS、保持容量Ｃ１、ｐチャネルTFTによる駆動トランジスタＴDRV、および有機EL素子ELPを有する。
【００１１】
映像信号線DTLは、サンプリングトランジスタＴWSのドレインと接続され、書き込み走査線WSLは、サンプリングトランジスタＴWSのゲートと接続されている。
【００１２】
駆動トランジスタＴDRV及び有機EL素子ELPは、電源Ｖｃｃと、接地電位であるカソード電位Ｖｃａｔの間に接続されている。サンプリングトランジスタＴWS及び保持容量Ｃ１は、駆動トランジスタＴDRVのゲートと接続されている。
【００１３】
次に、図４の駆動タイミングチャートも併せて参照しつつ、画素回路２１の動作について簡単に説明する。
【００１４】
画素回路２１では、１フィールド期間（１F）のうちの、自分への信号電位Ｖｓｉｇが映像信号線DTLに供給されている1H期間に、書き込み走査回路１４によって、書き込み走査線WSLの電位が高電位ＶWS_Hとされる。例えば、図４に示す例では、時刻ｔ1から時刻ｔ4までの1H期間のうち、時刻ｔ2から時刻ｔ3までの間、書き込み走査線WSLの電位が高電位ＶWS_Hとされている。これにより、サンプリングトランジスタＴWSが導通して信号電位Ｖｓｉｇが保持容量Ｃ１に書き込まれる。また、保持容量Ｃ１に書き込まれた信号電位Ｖｓｉｇが駆動トランジスタＴDRVのゲート電位Ｖｇとなる。
【００１５】
時刻ｔ3において、書き込み走査回路１４が書き込み走査線WSLの電位を低電位ＶWS_Lとすると、映像信号線DTLと駆動トランジスタＴDRVとは電気的に切り離されるが、駆動トランジスタＴDRVのゲート電位Ｖｇは保持容量Ｃ１によって安定に保持される。このとき、駆動電流Ｉｄｓが、駆動トランジスタＴDRV及び有機EL素子ELPに流れる。この電流Ｉｄｓは、駆動トランジスタＴDRVのゲートソース間電圧Ｖｇｓに応じた値となり、有機EL素子ELPは、その電流値Ｉｄｓに応じた輝度で発光する。つまり、画素回路２１は、保持容量Ｃ１に映像信号線DTLからの信号電位Ｖｓｉｇを書き込むことによって駆動トランジスタＴDRVのゲート印加電圧を変化させ、これにより有機EL素子ELPに流れる電流値Ｉｄｓをコントロールして発色の階調を得る。
【００１６】
ｐチャネルTFTによる駆動トランジスタＴDRVのソースは電源Ｖｃｃに接続されており、常に飽和領域で動作するように設計されているので、駆動トランジスタＴDRVは次式（１）に示した値を持つ定電流源となる。
【数１】
式（１）において、Ｉｄｓは飽和領域で動作する駆動トランジスタＴDRVのドレイン・ソース間に流れる電流、μは駆動トランジスタＴDRVの移動度を表す。また、Ｗは駆動トランジスタＴDRVのチャネル幅、Ｌは駆動トランジスタＴDRVのチャネル長、Ｃｏｘは駆動トランジスタＴDRVのゲート容量、Ｖｔｈは駆動トランジスタＴDRVの閾値電圧を表している。また、Ｖｇｓは、駆動トランジスタＴDRVのゲートとソース間の電圧（ゲートソース間電圧）であり、Ｖｔｈは、駆動トランジスタＴDRVの閾値電圧である。なお、飽和領域とは、（Ｖｇｓ−Ｖｔｈ＜Ｖｄｓ）の条件を満たした状態をいう（Ｖｄｓは、駆動トランジスタＴDRVのソースとドレイン間の電圧）。
【００１７】
この式（１）から明らかなように、飽和領域では駆動トランジスタＴDRVのドレイン電流Ｉｄｓはゲートソース間電圧Ｖｇｓによって制御される。駆動トランジスタＴDRVは、ゲートソース間電圧Ｖｇｓが一定に保持される為、定電流源として動作し、有機EL素子ELPを一定の輝度で発光させることができる。
【００１８】
しかし、駆動トランジスタＴDRVのトランジスタ特性にばらつきがある場合、すなわち、駆動トランジスタＴDRVの移動度μや閾値電圧Ｖｔｈにばらつきがある場合、有機EL素子ELPに流す電流もばらついてしまい、表示の均一性が悪化してしまう。また、発光時間が長くなると、駆動トランジスタＴDRVや有機EL素子ELPが経時的に劣化し、発光時間の短い画素と発光輝度に差が生じる焼き付きが発生する。
【００１９】
そこで、発光輝度が画面全体で均一となるような補正や経時劣化による輝度変化を補正する技術も提案されている。例えば、特許文献１乃至３で開示されている技術では、図５に示されるように、トランジスタが光を受光するとリーク電流が増加する特性を利用して、表示装置に光センサを組み込み、画素の発光輝度を直接測定し、補正する技術が提案されている。
【先行技術文献】
【特許文献】
【００２０】
【特許文献１】特表２００８−５０５３６６号公報
【特許文献２】特開２００７−１１２３３号公報
【特許文献３】特開２００６−３０３１７号公報
【発明の概要】
【発明が解決しようとする課題】
【００２１】
しかしながら、特許文献１で提案されている技術では、センサの検出電圧をそのまま出力線に接続するため、ノイズやカップリングなどの外部要因に弱く、出力電圧が変動しやすいという問題がある。また、特許文献２および３で提案されている技術では、センサ部のトランジスタ数多いため、歩留りが悪化しやすいという問題がある。
【００２２】
本発明は、このような状況に鑑みてなされたものであり、表示部の光検出において、少ない素子数で出力電圧を安定化させることができるようにするものである。
【課題を解決するための手段】
【００２３】
本発明の一側面の表示装置は、映像信号に応じて内部の発光素子により発光する画素回路と、光を検出する受光回路を行列状に複数配置した表示手段を備え、前記受光回路は、スイッチ素子として機能するとともに、オフの状態において前記光の検出量に応じた電流を流す光センサとして機能するセンサトランジスタと、前記センサトランジスタと接続され、所定の電位を保持する保持容量と、前記センサトランジスタがオフのとき流れる電流によって、予め前記保持容量に保持された電位が減少する方向に変化して、前記保持容量が保持する変化後の電位に応じた光検出信号を出力する出力トランジスタとを備える。
【００２４】
本発明の一側面の表示装置の光検出方法は、映像信号に応じて内部の発光素子により発光する画素回路と、光を検出する受光回路とを行列状に複数配置した表示手段を備える表示装置の前記受光回路が、スイッチ素子として機能するとともに、オフの状態において前記光の検出量に応じた電流を流す光センサとして機能するセンサトランジスタと、前記センサトランジスタと接続される保持容量と、前記保持容量と接続される出力トランジスタとを備え、前記保持容量が、前記センサトランジスタがオンのとき流れる電流により所定の電位を保持し、前記出力トランジスタが、前記センサトランジスタがオフのとき流れる電流によって、前記保持容量に保持された電位が減少する方向に変化して、前記保持容量が保持する変化後の電位に応じた光検出信号を出力する。
【００２５】
本発明の一側面においては、保持容量において、センサトランジスタがオンのとき流れる電流により所定の電位が保持され、出力トランジスタにおいて、センサトランジスタがオフのとき流れる電流によって、保持容量に保持された電位が減少する方向に変化して、保持容量が保持する変化後の電位に応じた光検出信号が出力される。
【発明の効果】
【００２６】
本発明の一側面によれば、表示部の光検出において、少ない素子数で出力電圧を安定化させることができる。
【図面の簡単な説明】
【００２７】
【図１】従来の表示装置の一般的な構成例を示すブロック図である。
【図２】図１の表示部の詳細構成例を示す図である。
【図３】図２の画素回路の詳細構成例を示す図である。
【図４】画素回路の動作を説明する駆動タイミングチャートである。
【図５】トランジスタの受光特性を示す図である。
【図６】本発明の基本となる表示装置の構成例を示すブロック図である。
【図７】図６の表示装置の表示部の詳細構成例を示す図である。
【図８】図７の受光回路とセンサ出力検出回路の詳細構成例を示す図である。
【図９】受光回路およびセンサ出力検出回路の動作を示す駆動タイミングチャートである。
【図１０】ｂ点初期化処理中の受光回路およびセンサ出力検出回路の状態を示す図である。
【図１１】光検出処理中の受光回路およびセンサ出力検出回路の状態を示す図である。
【図１２】ａｂ点初期化処理中の受光回路およびセンサ出力検出回路の状態を示す図である。
【図１３】本発明を適用した表示装置の第１の実施の形態を示すブロック図である。
【図１４】図１３の表示装置の表示部の詳細構成例を示す図である。
【図１５】受光回路およびセンサ出力検出回路の動作を示す駆動タイミングチャートである。
【図１６】ｂ点初期化処理中の受光回路およびセンサ出力検出回路の状態を示す図である。
【図１７】光検出処理中の受光回路およびセンサ出力検出回路の状態を示す図である。
【図１８】ａｂ点初期化処理中の受光回路およびセンサ出力検出回路の状態を示す図である。
【図１９】本発明を適用した表示装置の第２の実施の形態を示すブロック図である。
【図２０】モード切替処理を説明するフローチャートである。
【図２１】本発明を適用した表示装置の第３の実施の形態を示すブロック図である。
【図２２】図２１の画素回路の構成を説明する図である。
【図２３】図２１の画素回路の動作を説明するタイミングチャートである。
【図２４】図２１の画素回路の動作について詳細に説明する図である。
【図２５】図２１の画素回路の動作について詳細に説明する図である。
【図２６】図２１の画素回路の動作について詳細に説明する図である。
【図２７】図２１の画素回路の動作について詳細に説明する図である。
【図２８】図２１の画素回路の動作について詳細に説明する図である。
【図２９】図２１の画素回路の動作について詳細に説明する図である。
【図３０】図２１の画素回路の動作について詳細に説明する図である。
【図３１】図２１の画素回路の動作について詳細に説明する図である。
【図３２】図２１の画素回路の動作について詳細に説明する図である。
【図３３】受光回路およびセンサ出力検出回路の動作を示す駆動タイミングチャートである。
【図３４】本発明を適用した表示装置の第３の実施の形態のその他の例を示すブロック図である。
【図３５】受光回路およびセンサ出力検出回路の動作を示す駆動タイミングチャートである。
【発明を実施するための形態】
【００２８】
以下、本発明を実施するための形態（以下、実施の形態という）について説明する。なお、説明は以下の順序で行う。
１．本発明の実施の形態の基本となる表示装置の実施の形態
２．本発明の第1の実施の形態（マイナスリークによる実施の形態）
３．本発明の第２の実施の形態（マイナスリークとプラスリークを切り替える実施の形態）
４．本発明の第３の実施の形態（電源走査線DSSを画素回路の発光期間を制御する電源走査線と共通化させた実施の形態）
５．本発明の第３の実施の形態のその他の例（電源走査線DSSを画素回路の発光期間を制御する制御線と共通化させたその他の実施の形態）
【００２９】
＜１．本発明の基本となる実施の形態＞
［本発明の基本となる表示装置の形態］
最初に、本発明の理解を容易にし、且つ、背景を明らかにするため、本発明の基本となる表示装置の構成と動作について図６乃至図１２を参照して説明する。
【００３０】
図６は、本発明の基本となる表示装置の構成例を示すブロック図である。
【００３１】
図６の表示装置５０は、一般に有機ELディスプレイと呼ばれる、発光素子として有機EL素子を各画素回路内部に有するアクティブマトリクス方式の表示装置である。ただし、表示装置５０は、映像の表示のみならず、光検出もすることができる点で図１の表示装置１と異なる。
【００３２】
表示装置５０は、映像処理部５１、映像信号出力回路５２、表示部５３、書き込み走査回路５４、センサ走査回路５５、センサ出力検出回路５６、および比較部５７により構成される。
【００３３】
映像処理部５１は、入力される映像信号に補正処理等の所定の信号変換処理を行い、処理後の映像信号を映像信号出力回路５２に出力する。例えば、映像処理部５１は、比較部５７から供給される各画素の補正量に基づいて、各画素の発光輝度の均一化および経時劣化を補正する補正変換処理を行う。
【００３４】
映像信号出力回路５２は、映像処理部５１から入力される信号電位Ｖｓｉｇの映像信号を、書き込み走査回路５４の走査に同期して表示部５３の各画素回路に出力する。表示部５３は、行列状に配置された、映像表示（発光）のための画素回路（図７の画素回路２１）と、光検出のための受光回路（図７の受光回路６１）を有する。書き込み走査回路５４は、映像信号出力回路５２が出力した信号電位Ｖｓｉｇの映像信号を、行列状に配置された画素回路へ線順次に書き込む制御を行う。
【００３５】
センサ走査回路５５は、表示部５３内の各受光回路に受光させ、受光量に応じた光検出信号をセンサ出力検出回路５６に線順次に出力させる制御を行う。
【００３６】
センサ出力検出回路５６は、表示部５３内の各受光回路から供給される光検出信号に基づいて各画素の輝度値を測定し、比較部５７に出力する。比較部５７は、センサ出力検出回路５６から供給される各画素の輝度値を、初期状態時に取得しておいた各画素の輝度値と比較して、輝度値の補正量を演算し、映像処理部５１に供給する。また、比較部５７は、センサ出力検出回路５６から供給される各画素の輝度値から、各画素の発光輝度が画面全体で均一となるように各画素の補正量を演算し、映像処理部５１に供給する。
【００３７】
［表示部５３の詳細構成例］
図７は、図６の表示装置５０の表示部５３の詳細構成例を示している。なお、図７において、図２を参照して説明した表示装置１の表示部１３と対応する部分には同一の符号を付してあり、その説明は適宜省略する。
【００３８】
表示部５３では、図２の表示部１３と同様、画素回路２１1,1乃至２１N,Mが行列状に配置されている。表示部５３では、さらに、画素回路２１と１対１に対応するように、受光回路６１1,1乃至６１N,Mが行列状に配置されている。なお、以下において、受光回路６１1,1乃至６１N,Mを特に区別する必要がない場合には、単に受光回路６１と称する。
【００３９】
行列状に配置された受光回路６１のうちの横方向に並ぶ受光回路６１どうしは、センサ走査回路５５と、１本の電源走査線DSS、初期化走査線AZ、および読み出し走査線RSLで接続されている。例えば、第１行目の受光回路６１1,1乃至６１N,1は、電源走査線DSS1、初期化走査線AZ1、および読み出し走査線RSL1でセンサ走査回路５５と接続されている。従って、表示部５３全体とセンサ走査回路５５とは、M本の電源走査線DSS1乃至DSSM、初期化走査線AZ1乃至AZM、および読み出し走査線RSL1乃至RSLMで接続されている。
【００４０】
さらに、行列状に配置された受光回路６１のうちの縦方向に並ぶ受光回路６１どうしは、１本のセンサ出力線SOLでセンサ出力検出回路５６と接続されている。例えば、第１列目の受光回路６１1,1乃至６１1,Mは、センサ出力線SOL1でセンサ出力検出回路５６と接続されている。従って、表示部５３全体とセンサ出力検出回路５６とは、N本のセンサ出力線SOL1乃至SOLNで接続されている。受光回路６１は、センサ出力線SOLを介して、受光量に応じた光検出信号を出力する。
【００４１】
［受光回路６１とセンサ出力検出回路５６の詳細構成例］
図８は、受光回路６１とセンサ出力検出回路５６の詳細構成例を示している。なお、センサ出力検出回路５６については、１本のセンサ出力線SOLに対応する部分のみが示されている。
【００４２】
受光回路６１は、センサトランジスタＴSE、保持容量Cse、ｎチャネルTFTによる出力トランジスタＴOUT、および読み出しトランジスタＴRSにより構成されている。
【００４３】
センサトランジスタＴSEは、電源走査線DSSと出力トランジスタＴOUTのゲートの間に接続されている。また、センサトランジスタＴSEのゲートは、初期化走査線AZと接続されている。
【００４４】
センサトランジスタＴSEは、初期化走査線AZを介してセンサ走査回路５５から供給される電位ＶAZ_HまたはＶAZ_Lに応じてオンまたはオフとされるスイッチ素子として機能する。そして、センサトランジスタＴSEがオンのとき、出力トランジスタＴOUTのゲートに電源走査線DSSの電位ＶDSS_HまたはＶDSS_Lが入力される。
【００４５】
また、センサトランジスタＴSEは、オフにおいて光センサとして機能する。即ち、センサトランジスタＴSEがオフのとき、受光量に応じたリーク電流が出力トランジスタＴOUTのゲートに流れる。センサトランジスタＴSEは、図５に示したように、オフにおいては、受光量に応じてリーク電流が増減する特性を有する。すなわち、受光量が多ければリーク電流の増加量は大きく、少なければリーク電流の増加量は小さくなる。
【００４６】
保持容量Cseは、接地電位（カソード電位ＶCAT）と出力トランジスタＴOUTのゲートの間に接続されている。保持容量Cseは、出力トランジスタＴOUTのゲート電圧を保持するために設けられる。
【００４７】
以下では、センサトランジスタＴSEのソース、保持容量Cse、および出力トランジスタＴOUTのゲートの接続点を、適宜、ａ点という。
【００４８】
出力トランジスタＴOUTのドレインは、電源走査線DSSに接続されている。出力トランジスタＴOUTのソースは、読み出しトランジスタＴRSと接続されている。
【００４９】
読み出しトランジスタＴRSは、出力トランジスタＴOUTのソースとセンサ出力線SOLの間に接続されている。また、読み出しトランジスタＴRSのゲートは、読み出し走査線RSLに接続されている。読み出しトランジスタＴRSは、読み出し走査線RSLを介してセンサ走査回路５５から供給される電位ＶRSL_HまたはＶRSL_Lに応じてオンまたはオフとされるスイッチ素子として機能する。読み出しトランジスタＴRSがオンのとき、出力トランジスタＴOUTを流れる電流がセンサ出力線SOLに出力される。
【００５０】
一方、センサ出力検出回路５６は、リセットトランジスタTrst、リセット電位Vrstの固定電源VRST、保持容量Ｃout、および電圧検出部５６ａより構成される。
【００５１】
リセットトランジスタTrstは、固定電源VRSTとセンサ出力線SOLの間に接続されている。センサ出力線SOLと接続されているリセットトランジスタTrstのソースは、保持容量Ｃoutおよび電圧検出部５６ａとも接続されている。リセットトランジスタTrstのゲートは、リセット走査線RSTに接続されている。
【００５２】
リセットトランジスタTrstは、リセット走査線RSTを介して供給される電位ＶRST_HまたはＶRST_Lに応じてオンまたはオフとされるスイッチ素子として機能する。リセット走査線RSTの電位ＶRST_HまたはＶRST_Lは、センサ走査回路５５によって制御される。
【００５３】
電圧検出部５６ａは、リセットトランジスタTrstのソース、センサ出力線SOL、および保持容量Ｃoutの接続点であるｂ点の電位Ｖｂを、出力電圧Ｖoutとして検出する。そして、電圧検出部５６ａは、検出された出力電圧Ｖoutを、輝度値を表す信号として比較部５７に出力する。
【００５４】
保持容量Ｃoutは、接地電位（カソード電位ＶCAT）とセンサ出力線SOLの間に接続されている。保持容量Ｃoutは、出力電圧Ｖoutを保持するために設けられる。
【００５５】
［光検出動作の説明］
次に、図９乃至図１２を参照して、受光回路６１およびセンサ出力検出回路５６による光検出動作について説明する。
【００５６】
図９は、受光回路６１およびセンサ出力検出回路５６の動作を示す駆動タイミングチャートである。
【００５７】
図９は、電源走査線DSS、初期化走査線AZ、読み出し走査線RSL、およびリセット走査線RSTの電位の変化、並びに、ａ点の電位Ｖａおよびｂ点の電位Ｖｂ（出力電圧Ｖout）の変化を示している。
【００５８】
なお、図９において、時刻ｔ11から時刻ｔ21までの１Cycle時間は、表示部５３のM行の受光回路６１を行単位にそれぞれ１回走査する時間（１F時間）に相当する。光検出動作では、その１Cycle時間に、所定の１行の受光回路６１の受光量が取得される。そして、１Cycle時間ごとに、受光量を取得する受光回路６１の行を、例えば線順次に変更することで、表示部５３全体の受光量を取得する。
【００５９】
図９の時刻ｔ11における状態は、電源走査線DSS、初期化走査線AZ、読み出し走査線RSL、およびリセット走査線RSTのすべての電位が低電位とされている初期状態である。
【００６０】
光検出動作では、最初に、ｂ点の電位Ｖｂを初期化するｂ点初期化処理が実行される。具体的には、時刻ｔ12において、初期化走査線AZ、読み出し走査線RSL、およびリセット走査線RSTの電位が、センサ走査回路５５によって高電位に設定される。これにより、センサトランジスタＴSE、読み出しトランジスタＴRS、およびリセットトランジスタTrstが、いずれもオンとなり、その結果、ｂ点（出力電圧Ｖout）の電位がリセット電位Vrstに初期化される。
【００６１】
図１０は、ｂ点初期化処理中の受光回路６１およびセンサ出力検出回路５６の状態を示している。
【００６２】
電源走査線DSSの電位が低電位ＶDSS_Lとされているので、センサトランジスタＴSEがオンすることで、ａ点の電位ＶａがＶDSS_Lとなる。また、読み出しトランジスタＴRSおよびリセットトランジスタTrstがオンされることで、ｂ点の電位Ｖｂがリセット電位Vrstとなる。このｂ点初期化処理によって、前の状態にかかわらず、ｂ点の電位Ｖｂが一定の電位（リセット電位Vrst）に初期化される。
【００６３】
ｂ点初期化処理の終了後、時刻13において、初期化走査線AZとリセット走査線RSTの電位が低電位に戻され、センサトランジスタＴSEおよびリセットトランジスタTrstがオフされる。
【００６４】
次に、時刻14から時刻15までの間、電源走査線DSSの電位が高電位ＶDSS_Hに設定され、光を検出する光検出処理が実行される。
【００６５】
図１１は、光検出処理中の受光回路６１およびセンサ出力検出回路５６の状態を示している。
【００６６】
センサトランジスタＴSEがオフとなり、受光量に応じたリーク電流がａ点へと流れる。ここで、センサトランジスタＴSEにリーク電流が流れたときの電位の変化量△Ｖは、リーク電流ｉ、保持容量Cseと出力トランジスタＴOUTのゲート容量の２つの容量Ｃ、および時間ｔにより、次式（２）で表すことができる。
【００６７】
【数２】
【００６８】
そして、ａ点の電位Ｖａは、受光量に応じた電位の変化量△Ｖを用いて、（ＶDSS_L＋△Ｖ）と表すことができる。リセットトランジスタTrstはオフとなっているので、ａ点の電位Ｖａの上昇に従い、出力トランジスタＴOUTからｂ点へ電流が流れると、ｂ点の電位Ｖｂが上昇する。出力トランジスタＴOUTの閾値電圧をＶｔｈOUTと表すと、ｂ点の電位Ｖｂは、（ＶDSS_L＋△Ｖ）−ＶｔｈOUTとなる。この受光量に応じた電位の変化量△Ｖは、上述したように、受光量が多いほど大きくなる。
【００６９】
電圧検出部５６ａは、電源走査線DSSの電位が高電位ＶDSS_Hに設定されている時刻14から時刻15までの間の所定のタイミングで、出力電圧Ｖoutとしてのｂ点の電位Ｖｂを検出する。
【００７０】
受光量の検出期間は、時刻15において、電源走査線DSSの電位が低電位ＶDSS_Lに設定され、かつ、読み出し走査線RSLの電位が低電位ＶRSL_Lに設定されることで終了する。
【００７１】
時刻15以降の時刻16から時刻17の期間では、次の検出までに他の動作に影響を及ぼさないように、ａ点の電位Ｖａおよびｂ点の電位Ｖｂを初期化するａｂ点初期化処理が実行される。具体的には、時刻16から時刻17の間、初期化走査線AZおよびリセット走査線RSTの電位が高電位に設定される。
【００７２】
図１２は、ａｂ点初期化処理中の受光回路６１およびセンサ出力検出回路５６の状態を示している。
【００７３】
初期化走査線AZが高電位ＶAZ_Hに変化し、センサトランジスタＴSEがオンすることで、ａ点の電位Ｖａは、電源走査線DSSの電位と同一の電位ＶDSS_Lとなる。また、リセット走査線RSTの電位が高電位ＶRST_Hに変化し、リセットトランジスタTrstがオンすることで、ｂ点の電位Ｖｂがリセット電位Vrstとなる。このａｂ点初期化処理によって、センサ出力検出回路５６の、次の行の受光回路６１に備えた初期化が完了する。
【００７４】
受光回路６１およびセンサ出力検出回路５６による光検出動作は以上のように行われる。比較部５７は、センサ出力検出回路５６から出力電圧Ｖoutとして供給される各画素の輝度値を相互に比較する。これにより、発光輝度の均一性を向上させることができる。また、比較部５７は、出力電圧Ｖoutとして供給される各画素の輝度値を、初期状態時に取得しておいた輝度値と比較する。これにより、経時劣化を補正することができる。
【００７５】
なお、補正処理は、通常映像表示終了後、通常映像表示実行中、通常映像表示開始前など、予め決定した所定のタイミングで実行することができる。ここで、「通常映像表示」とは、表示装置５０に供給された映像信号に基づく信号電位Ｖｓｉｇを各画素回路２１に与えて、通常の動画や静止画としての映像表示を行っている状態を言う。
【００７６】
また、表示装置５０では、センサトランジスタＴSEを設けたこと、及びセンサ出力検出回路５６を表示部５３の外部に配置することで、受光回路６１を、３つのトランジスタと保持容量Cseによって構成することができる。従って、表示装置５０では、少ない素子数で出力電圧を安定化させた光検出が可能である。
【００７７】
なお、表示装置５０の光検出機能は、表示装置５０の外部からの光を検出することもできるため、上述したような各画素の発光輝度の補正機能以外の機能にも利用することができる。例えば、スキャナーのように画像を取り込む機能、タッチパネルやポインタセンサなどとしての機能の一部に利用することができる。
【００７８】
図６乃至図１２を参照して説明した表示装置５０において、配線数を削減するため、受光回路６１と接続される電源走査線DSSを、画素回路２１において発光期間を制御する電源走査線と共通化させることが考えられる。
【００７９】
電源走査線DSSを画素回路の発光期間を制御する電源走査線と共通化させる場合、動画特性の改善などのため、画素の発光期間を短くしたとき、受光量を検出する検出期間（図９）も短くなってしまう。即ち、画素の発光期間を短くすると、電源走査線の電位を高電位に設定する期間も短くなるので、それと共通化されている電源走査線DSSの電位が高電位ＶDSS_Hに設定される期間も短くなってしまう。
【００８０】
受光量の検出はリーク電流による電位の変化量を検出するため、検出期間は、ある程度、十分な期間の長さが必要である。従って、電源走査線DSSを画素回路の発光期間を制御する電源走査線と共通化させる場合には、受光量の検出期間が短くなってしまうことが問題となる。
【００８１】
＜２．本発明の第１の実施の形態＞
［本発明を適用した表示装置の第１の実施の形態の構成例］
そこで、電源走査線DSSを画素回路の発光期間を制御する電源走査線と共通化させ、画素の発光期間を短くした場合であっても、受光量の検出期間を十分に確保することができることを目的とする表示装置１００の構成例を示している。即ち、図１３は、本発明を適用した表示装置の第１の実施の形態を示している。
【００８２】
なお、図１３において、図６に示した表示装置５０と対応する部分については同一の符号を付してあり、その説明は適宜省略する。図１４以降の図についても同様である。
【００８３】
図１３の表示装置１００は、センサ走査回路１０１が異なる点以外は、図６の表示装置５０と同様に構成されている。
【００８４】
［表示部５３の詳細構成例］
図１４は、図１３の表示部５３の詳細構成例を示している。
【００８５】
センサ走査回路１０１は、図７のセンサ走査回路５５と同様に、M本の電源走査線DSS1乃至DSSM、初期化走査線AZ1乃至AZM、および読み出し走査線RSL1乃至RSLMで、表示部５３全体と接続されている。
【００８６】
センサ走査回路１０１は、センサ走査回路５５と同様、表示部５３内の各受光回路１１１に受光させ、受光量に応じた光検出信号をセンサ出力検出回路５６に線順次に出力させる制御を行う。
【００８７】
基本となる表示装置５０のセンサ走査回路５５は、上述したように、電源走査線DSSの電位を高電位ＶDSS_Hに設定している期間が検出期間となるように、電源走査線DSS、初期化走査線AZ、および読み出し走査線RSLの電位を制御した。これに対して、表示装置１００のセンサ走査回路１０１は、電源走査線DSSの電位を低電位ＶDSS_Lに設定している期間が検出期間となるように、電源走査線DSS、初期化走査線AZ、および読み出し走査線RSLの電位を制御する。
【００８８】
換言すれば、表示装置１００では、表示部５３とセンサ走査回路１０１との接続方法、および、表示部５３内の画素回路２１および受光回路６１の内部構成は、図８に示した表示装置５０のものと同一である。そして、表示装置１００と表示装置５０とでは、電源走査線DSSの電位の制御方法のみが異なる。
【００８９】
［光検出動作の説明］
そこで、図１５乃至図１８を参照して、表示装置１００による光検出動作について説明する。
【００９０】
図１５は、表示装置１００の受光回路６１およびセンサ出力検出回路５６の動作を示す駆動タイミングチャートである。
【００９１】
図１５は、上述した図９と同様、電源走査線DSS、初期化走査線AZ、読み出し走査線RSL、およびリセット走査線RSTの電位の変化、並びに、ａ点の電位Ｖａおよびｂ点の電位Ｖｂ（出力電圧Ｖout）の変化を示している。
【００９２】
なお、図１５の時刻ｔ31から時刻ｔ41までの１Cycle時間は、図９の時刻ｔ11から時刻ｔ21までの１Cycle時間に対応する。
【００９３】
時刻ｔ31から時刻ｔ32までは、初期化走査線AZ、読み出し走査線RSL、およびリセット走査線RSTそれぞれの電位が低電位とされ、電源走査線DSSの電位が高電位に設定されている初期状態である。
【００９４】
時刻ｔ32から時刻ｔ33において、ｂ点の電位Ｖｂを初期化するｂ点初期化処理が実行される。具体的には、時刻ｔ32において、初期化走査線AZ、読み出し走査線RSL、およびリセット走査線RSTの電位が、センサ走査回路１０１によって高電位に設定される。これにより、センサトランジスタＴSE、読み出しトランジスタＴRS、およびリセットトランジスタTrstが、いずれもオンとなり、その結果、ｂ点（出力電圧Ｖout）の電位がリセット電位Vrstに初期化される。
【００９５】
図１６は、ｂ点初期化処理中の受光回路６１およびセンサ出力検出回路５６の状態を示している。
【００９６】
電源走査線DSSの電位が高電位ＶDSS_Hとされているので、センサトランジスタＴSEがオンすることで、ａ点の電位ＶａがＶDSS_Hとなる。また、読み出しトランジスタＴRSおよびリセットトランジスタTrstがオンされることで、ｂ点の電位Ｖｂがリセット電位Vrstとなる。このｂ点初期化処理によって、前の状態にかかわらず、ｂ点の電位Ｖｂが一定の電位（リセット電位Vrst）に初期化される。
【００９７】
ｂ点初期化処理の終了後、時刻33において、初期化走査線AZとリセット走査線RSTの電位が低電位に戻され、センサトランジスタＴSEおよびリセットトランジスタTrstがオフされる。
【００９８】
次に、時刻34から時刻35までの間、電源走査線DSSの電位が低電位ＶDSS_Lに設定され、光を検出する光検出処理が実行される。
【００９９】
図１７は、光検出処理中の受光回路６１およびセンサ出力検出回路５６の状態を示している。
【０１００】
センサトランジスタＴSEがオフとなり、受光量に応じたリーク電流が電源走査線DSSへと流れる。そして、受光量に応じたリーク電流が流れることにより、ａ点の電位Ｖａは、それまでの電位ＶDSS_Hから、式（２）の変化量△Ｖだけ減少することになる。即ち、ａ点の電位Ｖａは、リーク電流が流れることにより（ＶDSS_H−△Ｖ）となる。
【０１０１】
リーク電流が流れない場合、ａ点の電位Ｖａ＝ＶDSS_Hに応じて、出力トランジスタＴOUTからｂ点へ電流が流れ、ｂ点の電位Ｖｂも、図１５において実線で示されるように上昇する。
【０１０２】
しかしながら、図１５において点線で示されるように、ａ点の電位Ｖａは、リーク電流が流れることにより変化量△Ｖだけ減少するので、ｂ点の電位Ｖｂの上昇も、リーク電流の大きさに応じて緩やかになる。ここで、出力トランジスタＴOUTの閾値電圧をＶｔｈOUTと表すと、ｂ点の電位Ｖｂは、（ＶDSS_H−△Ｖ）−ＶｔｈOUTと表される。
【０１０３】
電圧検出部５６ａは、電源走査線DSSの電位が低電位ＶDSS_Lに設定されている時刻34から時刻35までの間の所定のタイミングで、出力電圧Ｖoutとしてのｂ点の電位Ｖｂを検出する。
【０１０４】
検出期間は、時刻35において、電源走査線DSSの電位が高電位ＶDSS_Hに設定され、かつ、読み出し走査線RSLの電位が低電位ＶRSL_Lに設定されることで終了する。
【０１０５】
時刻35以降の時刻36から時刻37の期間では、次の検出までに他の動作に影響を及ぼさないように、ａ点の電位Ｖａおよびｂ点の電位Ｖｂを初期化するａｂ点初期化処理が実行される。具体的には、時刻36から時刻37の間、初期化走査線AZおよびリセット走査線RSTの電位が高電位に設定される。
【０１０６】
図１８は、ａｂ点初期化処理中の受光回路６１およびセンサ出力検出回路５６の状態を示している。
【０１０７】
初期化走査線AZが高電位ＶAZ_Hに変化し、センサトランジスタＴSEがオンすることで、ａ点の電位Ｖａは、電源走査線DSSの電位と同一の電位ＶDSS_Hに戻る。また、リセット走査線RSTの電位が高電位ＶRST_Hに変化し、リセットトランジスタTrstがオンすることで、ｂ点の電位Ｖｂがリセット電位Vrstとなる。このａｂ点初期化処理によって、センサ出力検出回路５６の、次の行の受光回路６１に備えた初期化が完了する。
【０１０８】
表示装置１００の光検出動作は以上のように行われる。比較部５７は、センサ出力検出回路５６から出力電圧Ｖoutとして供給される各画素の輝度値を相互に比較する。これにより、発光輝度の均一性を向上させることができる。また、比較部５７は、出力電圧Ｖoutとして供給される各画素の輝度値を、初期状態時に取得しておいた輝度値と比較する。これにより、経時劣化を補正することができる。
【０１０９】
表示装置１００では、電源走査線DSSの電位が低電位ＶDSS_Lに設定されている期間にリーク電流による電位の変化量を検出する。そのため、電源走査線の電位を高電位に設定する期間が短くなった場合でも、受光量の検出期間を十分に確保することができる。
【０１１０】
従って、電源走査線DSSを画素回路の発光期間を制御する電源走査線と共通化させ、画素の発光期間を短くした場合であっても、受光量の検出期間を十分に確保することができる。
【０１１１】
本発明の基本となる表示装置５０による光検出処理は、リーク電流による電位の変化量△Ｖを、検出前の電位に加算するものであることから、プラスリークモードと呼ぶことにする。これに対して、本発明の第１の実施の形態である表示装置１００による光検出処理は、リーク電流による電位の変化量△Ｖを、検出前の電位から減算するものであることから、マイナスリークモードと呼ぶことができる。
【０１１２】
プラスリークモードでは、センサトランジスタＴSEがオンのときに電源走査線DSSの電位が低電位ＶDSS_Lに設定され、センサトランジスタＴSEがオフのときに電源走査線DSSの電位が高電位ＶDSS_Hとされる。逆に、マイナスリークモードでは、センサトランジスタＴSEがオフのときに電源走査線DSSの電位が低電位ＶDSS_Lに設定され、センサトランジスタＴSEがオンのときに電源走査線DSSの電位が高電位ＶDSS_Hとされる。
【０１１３】
＜３．本発明の第２の実施の形態＞
次に、本発明を適用した表示装置の第２の実施の形態について説明する。
【０１１４】
上述した基本となる表示装置５０のプラスリークモードによる光検出処理では、画素の発光期間を短くした場合に受光量の検出期間が短くなることが問題となる。逆に、表示装置１００のマイナスリークモードによる光検出処理では、画素の発光期間が長い場合に受光量の検出期間が短くなることが問題となる。
【０１１５】
そこで、本発明を適用した表示装置の第２の実施の形態では、画素の発光期間に応じて、プラスリークモードとマイナスリークモードの光検出処理を切り替える構成が採用される。
【０１１６】
［本発明を適用した表示装置の第２の実施の形態の構成例］
図１９は、本発明を適用した表示装置の第２の実施の形態の構成例を示している。
【０１１７】
図１９の表示装置２００は、映像処理部５１、映像信号出力回路５２、書き込み走査回路５４、センサ出力検出回路５６、表示部５３、センサ動作設定部２０１、センサ走査回路２０２、および比較部２０３により構成される。
【０１１８】
即ち、図１９の表示装置２００では、図１３に示した表示装置１００と比較すると、センサ走査回路１０１と比較部５７に代えてセンサ走査回路２０２および比較部２０３が設けられ、さらに、センサ動作設定部２０１が追加されている。
【０１１９】
センサ動作設定部２０１は、表示装置２００の図示せぬ制御部または操作設定部などから、画素の発光期間を示す発光期間情報が供給される。例えば、１フィールド期間（１F）における発光期間の比であるDuty比が、発光期間情報としてセンサ動作設定部２０１に供給される。センサ動作設定部２０１は、供給される発光期間情報を取得し、Duty比が５０％以上である場合には、モード１としてのプラスリークモードで動作するようにセンサ走査回路２０２を制御する。一方、Duty比が５０％未満である場合には、センサ動作設定部２０１は、モード２としてのマイナスリークモードで動作するようにセンサ走査回路２０２を制御する。具体的には、センサ動作設定部２０１は、Duty比が５０％以上であるか否かにより、モード１またはモード２を表すモード切替信号を、センサ走査回路２０２および比較部２０３に供給する。
【０１２０】
また、プラスリークモードか、または、マイナスリークモードかにより、センサ出力検出回路５６から供給される出力電圧Ｖoutの大きさが変わるため、補正処理等を行う比較部２０３に対しても、現在のモードを表す信号としてモード切替信号が供給される。
【０１２１】
センサ走査回路２０２は、センサ動作設定部２０１からのモード切替信号に応じて、電源走査線DSSの電位の制御を切り替える。具体的には、モード１（プラスリークモード）を表すモード切替信号が供給された場合、センサ走査回路２０２は、光検出処理がプラスリークモードとなるように電源走査線DSSの電位を制御する。即ち、センサ走査回路２０２は、図９乃至図１２を参照して説明した制御を実行する。
【０１２２】
一方、モード２（マイナスリークモード）を表すモード切替信号が供給された場合、センサ走査回路２０２は、光検出処理がマイナスリークモードとなるように電源走査線DSSの電位を制御する。即ち、センサ走査回路２０２は、図１５乃至図１８を参照して説明した制御を実行する。
【０１２３】
比較部２０３は、モード切替信号により現在のモードを認識し、初期状態の各画素の輝度値と比較した補正量を演算する経時劣化補正処理や、各画素の発光輝度を画面全体で均一となるよう補正量を演算する均一補正処理を実行する。なお、経時劣化補正処理は、モード１かまたはモード２のいずれか一方のモードにおいてのみ行うようにしてもよい。
【０１２４】
［光検出モード切替処理］
図２０は、表示装置２００によるモード切替処理のフローチャートを示している。この処理は、例えば、表示装置２００の図示せぬ制御部などから、発光期間情報が供給されたとき開始される。
【０１２５】
ステップＳ１において、センサ動作設定部２０１は、制御部などから供給された発光期間情報を取得する。
【０１２６】
ステップＳ２において、センサ動作設定部２０１は、供給された発光期間情報に基づいて、Duty比が５０％以上であるかを判定する。ステップＳ２で、Duty比が５０％以上であると判定された場合、処理はステップＳ３に進み、センサ動作設定部２０１は、モード１（プラスリークモード）を表すモード切替信号を、センサ走査回路２０２および比較部２０３に供給する。
【０１２７】
モード１を表すモード切替信号が供給されたセンサ走査回路２０２は、光検出処理がプラスリークモードとなるように電源走査線DSSの電位を制御する。即ち、センサ走査回路２０２は、図９乃至図１２を参照して説明した制御を実行する。比較部２０３は、プラスリークモードでの、発光輝度の均一性若しくは経時劣化またはその両方を補正するための補正量を演算し、映像処理部５１に供給する。
【０１２８】
一方、ステップＳ２で、Duty比が５０％未満であると判定された場合、処理はステップＳ４に進み、センサ動作設定部２０１は、モード２（マイナスリークモード）を表すモード切替信号を、センサ走査回路２０２および比較部２０３に供給する。
【０１２９】
モード２を表すモード切替信号が供給されたセンサ走査回路２０２は、光検出処理がマイナスリークモードとなるように、電源走査線DSSの電位を制御する。即ち、センサ走査回路２０２は、図１５乃至図１８を参照して説明した制御を実行する。比較部２０３は、マイナスリークモードでの、発光輝度の均一性若しくは経時劣化またはその両方を補正するための補正量を演算し、映像処理部５１に供給する。
【０１３０】
ステップＳ３またはステップＳ４の処理後、モード切替処理は終了する。
【０１３１】
以上のモード切替処理を実行することにより、表示装置２００は、画素の発光期間の長さに応じて、プラスリークモードとマイナスリークモードを切り替えることができる。これにより、画素の発光期間に依存せずに、常に、受光量の検出期間を十分に確保することができる。
【０１３２】
＜４．本発明の第３の実施の形態＞
次に、電源走査線DSSを画素回路の発光期間を制御する電源走査線と共通化させた実施の形態である、本発明を適用した表示装置の第３の実施の形態について説明する。
【０１３３】
［画素回路３０３の詳細構成］
図２１は、表示装置の第３の実施の形態の構成例を示すブロック図である。
【０１３４】
図２１の表示装置３００は、映像信号出力回路５２、表示部５３、書き込み走査回路５４、センサ出力検出回路５６、電源走査回路３０１、およびセンサ走査回路３０２により構成されている。
【０１３５】
図２１では、第１の実施の形態と同様の映像処理部５１および比較部５７、または、第２の実施の形態と同様の映像処理部５１、センサ動作設定部２０１、および比較部２０３についての図示が省略されている。
【０１３６】
また、図２１では、表示部５３の行列状に配列されたＮ×Ｍ個の画素回路３０３および受光回路６１のうちの１つの画素回路３０３および受光回路６１の構成が示されている。
【０１３７】
電源走査回路３０１は、電源走査線DSLに、高電位の電位ＶDSL_Hと低電位の電位ＶDSL_Lを切り替えて供給することにより、画素回路３０３の発光期間を制御する。
【０１３８】
ここで、電源走査線DSLは、受光回路６１のセンサトランジスタＴSEおよび出力トランジスタＴOUTのドレインとも接続されている。従って、電源走査線DSLは、第１および第２の実施の形態の電源走査線DSSと共通化されている。一方、センサ走査回路３０２には、第１および第２の実施の形態の電源走査線DSSに相当する電源走査線DSLが接続されていない。そのため、センサ走査回路３０２では、電位ＶDSS_HまたはＶDSS_Lを制御する機能が省略されており、それ以外はセンサ走査回路１０１または２０２と同様である。
【０１３９】
画素回路３０３は、サンプリングトランジスタＴWS、駆動トランジスタＴDRV、保持容量Ｃ１、および有機EL素子ELPを有する。画素回路３０３内の詳細な構成については、図２２を参照して後述する。
【０１４０】
以上のように、第３の実施の形態では、第１および第２の実施の形態の電源走査線DSSが、画素回路３０３の発光期間を制御する電源走査線DSLと共通化されている。
【０１４１】
［画素回路３０３の詳細構成例］
【０１４２】
次に、図２２を参照して、画素回路３０３の詳細な構成について説明する。
【０１４３】
画素回路３０３は、サンプリングトランジスタＴWS、駆動トランジスタＴDRV、保持容量Ｃ１、および有機EL素子ELPを有する。
【０１４４】
ここで、画素回路３０３が第ｍ行第ｎ列目の画素回路３０３m,n（ｎ＝１，２，・・・，Ｎ，ｍ＝１，２，・・・，Ｍ）であるとすると、画素回路３０３と接続されている書き込み走査線WSLは書き込み走査線WSLmである。また、画素回路３０３m,nに対する電源走査線DSLは電源走査線DSLmであり、映像信号線DTLは映像信号線DTLnである。
【０１４５】
サンプリングトランジスタＴWSのゲートは書き込み走査線WSLと接続され、サンプリングトランジスタＴWSのドレインは映像信号線DTLと接続されるとともに、ソースが駆動トランジスタＴDRVのゲートｇと接続されている。
【０１４６】
駆動トランジスタＴDRVのソースｓ及びドレインｄの一方は有機EL素子ELPのアノードに接続され、他方が電源走査線DSLに接続される。保持容量Ｃ１は、駆動トランジスタＴDRVのゲートｇと有機EL素子ELPのアノードに接続されている。また、有機EL素子ELPのカソードは接地電位であるカソード電位Ｖｃａｔに接続されている。
【０１４７】
サンプリングトランジスタＴWSおよび駆動トランジスタＴDRVは、いずれもＮチャネル型トランジスタであり、低温ポリシリコンよりも安価に作成できるアモルファスシリコンで作成することができるため、画素回路の製造コストをより安価にすることができる。
【０１４８】
以上のように構成される画素回路３０３において、サンプリングトランジスタＴWSが、書き込み走査線WSLからの制御信号に応じてオン（導通）し、映像信号線DTLを介して階調に応じた信号電位Ｖｓｉｇの映像信号をサンプリングする。保持容量Ｃ１は、映像信号線DTLを介して映像信号出力回路５２から供給された電荷を蓄積して保持する。駆動トランジスタＴDRVは、高電位の電位ＶDSL_Hにある電源走査線DSLから電流の供給を受け、保持容量Ｃ１に保持された信号電位Ｖｓｉｇに応じて駆動電流Ｉｄｓを有機EL素子ELPに流す（供給する）。有機EL素子ELPに所定の駆動電流Ｉｄｓが流れることにより、画素回路３０３が発光する。
【０１４９】
画素回路３０３は、閾値補正機能を有する。閾値補正機能とは、駆動トランジスタＴDRVの閾値電圧Ｖｔｈに相当する電圧を保持容量Ｃ１に保持させる機能であり、これにより、表示装置３００の画素毎のばらつきの原因となる駆動トランジスタＴDRVの閾値電圧Ｖｔｈの影響をキャンセルすることができる。
【０１５０】
また、画素回路３０３は、上述した閾値補正機能に加え、移動度補正機能も有する。移動度補正機能とは、保持容量Ｃ１に信号電位Ｖｓｉｇを保持する際、駆動トランジスタＴDRVの移動度μに対する補正を信号電位Ｖｓｉｇに加える機能である。
【０１５１】
さらに、画素回路３０３は、ブートストラップ機能も備えている。ブートストラップ機能とは、駆動トランジスタＴDRVのソース電位Ｖｓの変動にゲート電位Ｖｇを連動させる機能であり、これにより、駆動トランジスタＴDRVのゲートソース間電圧Ｖｇｓを一定に維持することが出来る。
【０１５２】
なお、閾値補正機能、移動度補正機能、およびブートストラップ機能については、後述する図２７、図３１、および図３２などでも説明する。
【０１５３】
［画素回路３０３の動作説明］
図２３は、画素回路３０３の動作を説明するタイミングチャートである。
【０１５４】
図２３は、同一の時間軸に対する書き込み走査線WSL、電源走査線DSL、および映像信号線DTLの電位変化と、それに対応する駆動トランジスタＴDRVのゲート電位Ｖｇ及びソース電位Ｖｓの変化を示している。
【０１５５】
図２３において、時刻ｔ51までの期間は、前の水平期間（１Ｈ）の発光がなされている発光期間Ｔ1である。
【０１５６】
発光期間Ｔ1が終了した時刻ｔ51から時刻ｔ54までは、駆動トランジスタＴDRVのゲート電位Ｖｇ及びソース電位Ｖｓを初期化することで閾値電圧補正動作の準備を行う閾値補正準備期間Ｔ2である。
【０１５７】
閾値補正準備期間Ｔ2では、時刻ｔ51において、電源走査回路３０１が、電源走査線DSLの電位を高電位ＶDSL_Hから低電位ＶDSL_Lに切換える。そして、時刻ｔ52において、映像信号出力回路５２が、映像信号線DTLの電位を信号電位Ｖｓｉｇから基準電位Ｖｏｆｓに切換える。次に、時刻ｔ53において、書き込み走査回路５４が、書き込み走査線WSLの電位を高電位ＶWSL_Hに切換え、サンプリングトランジスタＴWSをオンさせる。これにより、駆動トランジスタＴDRVのゲート電位Ｖｇが基準電位Ｖｏｆｓにリセットされ、且つ、ソース電位Ｖｓが映像信号線DTLの低電位ＶDSL_Lにリセットされる。
【０１５８】
時刻ｔ54から時刻ｔ55までは、閾値補正動作を行う閾値補正期間Ｔ3である。閾値補正期間Ｔ3では、時刻ｔ54において、電源走査回路３０１が、電源走査線DSLの電位を高電位ＶDSL_Hに切換える。これにより、閾値電圧Ｖｔｈに相当する電圧が、保持容量Ｃ１に書き込まれる。
【０１５９】
時刻ｔ55から時刻ｔ57までの書き込み＋移動度補正準備期間Ｔ4では、書き込み走査線WSLの電位が高電位ＶWSL_Hから低電位ＶWSL_Lに一旦切換えられる。また、時刻ｔ57の前の時刻ｔ56において、映像信号出力回路５２が、映像信号線DTLの電位を基準電位Ｖｏｆｓから階調に応じた信号電位Ｖｓｉｇに切換える。
【０１６０】
そして、時刻ｔ57から時刻ｔ58までの書き込み＋移動度補正期間Ｔ5において、映像信号の書き込みと移動度補正動作が行われる。即ち、時刻ｔ57から時刻ｔ58までの間、書き込み走査線WSLの電位が高電位ＶWSL_Hに設定され、これにより、映像信号の信号電位Ｖｓｉｇが閾値電圧Ｖｔｈに足し込まれる形で保持容量Ｃ１に書き込まれる。また、移動度補正用の電圧ΔＶμが保持容量Ｃ１に保持された電圧から差し引かれる。
【０１６１】
書き込み＋移動度補正期間Ｔ5終了後の時刻ｔ58において、書き込み走査線WSLの電位が低電位ＶWSL_Lに設定され、それ以降、発光期間Ｔ6として、信号電圧Ｖｓｉｇに応じた発光輝度で有機EL素子ELPが発光する。信号電圧Ｖｓｉｇは、閾値電圧Ｖｔｈに相当する電圧と移動度補正用の電圧ΔＶμとによって調整されているため、有機EL素子ELPの発光輝度は駆動トランジスタＴDRVの閾値電圧Ｖｔｈや移動度μのばらつきの影響を受けることがない。
【０１６２】
なお、発光期間Ｔ6の最初でブートストラップ動作が行われ、駆動トランジスタＴDRVのゲートソース間電圧Ｖｇｓ＝Ｖｓｉｇ＋Ｖｔｈ−ΔＶμを一定に維持したまま、駆動トランジスタＴDRVのゲート電位Ｖｇ及びソース電位Ｖｓが上昇する。
【０１６３】
また、時刻ｔ58から所定時間経過後の時刻ｔ59において、映像信号線DTLの電位が、信号電位Ｖｓｉｇから基準電位Ｖｏｆｓに落とされる。図２３において、時刻ｔ52から時刻ｔ59までの期間は水平期間（１Ｈ）に相当する。
【０１６４】
以上のようにして、画素回路３０３では、駆動トランジスタＴDRVの閾値電圧Ｖｔｈや移動度μのばらつきの影響を受けることがなく、有機EL素子ELPを発光させることができる。
【０１６５】
［画素回路３０３の詳細な動作説明］
図２４乃至図３２を参照して、画素回路３０３の動作についてさらに詳細に説明する。
【０１６６】
図２４は、発光期間Ｔ1の画素回路３０３の状態を示している。
【０１６７】
発光期間Ｔ1では、サンプリングトランジスタＴWSがオフ（書き込み走査線WSLの電位が低電位）、かつ電源走査線DSLの電位が高電位ＶDSL_Hとなっており、駆動トランジスタＴDRVが駆動電流Ｉｄｓを有機EL素子ELPに供給している。このとき駆動トランジスタＴDRVは飽和領域で動作するように設定されているため、有機EL素子ELPに流れる駆動電流Ｉｄｓは、駆動トランジスタＴDRVのゲートソース間電圧Ｖｇｓに応じて式（１）で表される値をとる。
【０１６８】
そして、閾値補正準備期間Ｔ2の最初の時刻ｔ51において、図２５に示すように、電源走査回路３０１は、電源走査線DSLの電位を高電位ＶDSL_Hから低電位ＶDSL_Lに切換える。このとき電源走査線DSLの電位ＶDSL_Lが有機EL素子ELPの閾値電圧Ｖｔｈｅｌとカソード電位Ｖｃａｔの和よりも小さければ（ＶDSL_L＜Ｖｔｈｅｌ＋Ｖｃａｔ）、有機EL素子ELPは消光し、駆動トランジスタＴDRVの電源走査線DSLと接続された側がソースｓとなる。また、有機EL素子ELPのアノードは電位ＶDSL_Lに充電される。
【０１６９】
次に、図２６に示すように、時刻ｔ52において、映像信号出力回路５２が映像信号線DTLの電位を基準電位Ｖｏｆｓにした後、時刻ｔ53において、書き込み走査回路５４が、書き込み走査線WSLの電位を高電位ＶWSL_Hに切換える。これにより、駆動トランジスタＴDRVのゲート電位ＶｇはＶｏｆｓとなり、ゲートソース間電圧Ｖｇｓは、Ｖｏｆｓ−ＶDSL_Lという値をとる。ここで、駆動トランジスタＴDRVのゲートソース間電圧Ｖｇｓである（Ｖｏｆｓ−ＶDSL_L）は、次の閾値補正期間Ｔ3で閾値補正動作を行うため、閾値電圧Ｖｔｈよりも大である（Ｖｏｆｓ−ＶDSL_L＞Ｖｔｈ）必要がある。逆に言うと、（Ｖｏｆｓ−ＶDSL_L＞Ｖｔｈ）の条件を満たすように、電位ＶｏｆｓおよびＶDSL_Lが設定される。
【０１７０】
そして、閾値補正期間Ｔ3の最初の時刻ｔ54において、図２７に示すように、電源走査回路３０１が電源走査線DSLの電位を低電位ＶDSL_Lから高電位ＶDSL_Hに切換える。すると、駆動トランジスタＴDRVの有機EL素子ELPのアノードと接続されている側がソースｓとなり、図２７において１点鎖線で示されるように電流が流れる。
【０１７１】
ここで、有機EL素子ELPは、ダイオードELPaと、寄生容量Ｃｅｌの有機EL容量ELPbとで、等価的に表すことができる。有機EL素子ELPのリーク電流が駆動トランジスタＴDRVに流れる電流よりもかなり小さい（Ｖｅｌ≦Ｖｃａｔ＋Ｖｔｈｅｌを満たす）という条件の下では、駆動トランジスタＴDRVに流れる電流は保持容量Ｃ１と有機EL容量ELPbを充電するために使用される。有機EL素子ELPのアノード電位Ｖｅｌ（駆動トランジスタＴDRVのソース電位Ｖｓ）は、図２８に示されるように、駆動トランジスタＴDRVを流れる電流に応じて上昇する。所定時間経過後、駆動トランジスタＴDRVのゲートソース間電圧ＶｇｓがＶｔｈという値をとる。また、このときの有機EL素子ELPのアノード電位Ｖｅｌは（Ｖｏｆｓ−Ｖｔｈ）である。アノード電位Ｖｅｌは、有機EL素子ELPの閾値電圧Ｖｔｈｅｌとカソード電位Ｖｃａｔの和以下となっている（Ｖｅｌ＝（Ｖｏｆｓ−Ｖｔｈ）≦（Ｖｃａｔ＋Ｖｔｈｅｌ））。
【０１７２】
その後、時刻ｔ55において、書き込み走査線WSLの電位が高電位ＶWSL_Hから低電位ＶWSL_Lに切替えられ、図２９に示されるように、サンプリングトランジスタＴWSがオフして閾値補正動作（閾値補正期間Ｔ3）が完了する。
【０１７３】
書き込み＋移動度補正準備期間Ｔ4の時刻ｔ56において、映像信号出力回路５２によって、映像信号線DTLの電位が、基準電位Ｖｏｆｓから、階調に応じた信号電位Ｖｓｉｇに切換えられる（図２９）。その後、書き込み＋移動度補正期間Ｔ5に入り、図３０に示されるように、時刻ｔ57において、書き込み走査線WSLの電位が高電位ＶWSL_Hに設定されることでサンプリングトランジスタＴWSがオンして、映像信号の書き込みと移動度補正動作が行われる。駆動トランジスタＴDRVのゲート電位Ｖｇは、サンプリングトランジスタＴWSがオンしているため信号電位Ｖｓｉｇとなるが、電源走査線DSLからの電流が流れるため、駆動トランジスタＴDRVのソース電位Ｖｓは、時間とともに上昇していく。
【０１７４】
駆動トランジスタＴDRVの閾値補正動作は既に完了している。よって、式（１）の右辺の（Ｖｇｓ−Ｖｔｈ）2の項は、（Ｖｇｓ−Ｖｔｈ）2＝｛（Ｖｓｉｇ−（Ｖｏｆｓ−Ｖｔｈ））−Ｖｔｈ｝2＝（Ｖｓｉｇ−Ｖｏｆｓ）2となり、閾値電圧Ｖｔｈの項の影響はない。従って、駆動トランジスタＴDRVが流す電流Ｉｄｓは、移動度μを反映したものとなる。具体的には、図３１に示されるように、移動度μが大きい場合には、駆動トランジスタＴDRVが流す電流Ｉｄｓは大きくなり、ソース電位Ｖｓの上昇も早い。一方、移動度μが小さい場合には、駆動トランジスタＴDRVが流す電流Ｉｄｓは小さくなり、ソース電位Ｖｓの上昇は遅くなる。換言すると、一定時間経過時点では、移動度μが大きい場合には、駆動トランジスタＴDRVのソース電位Ｖｓの上昇量△Ｖμ（電位補正値）は大きくなり、移動度μが小さい場合には、駆動トランジスタＴDRVのソース電位Ｖｓの上昇量△Ｖμ（電位補正値）は小さくなる。これによって、各画素回路３０３の駆動トランジスタＴDRVのゲートソース間電圧Ｖｇｓのバラツキが、移動度μを反映して小さくなり、一定時間経過後の各画素回路３０３のゲートソース間電圧Ｖｇｓは、移動度μのバラツキを完全に補正した電圧となる。
【０１７５】
時刻ｔ58において、書き込み走査線WSLの電位が低電位ＶWSL_Lに設定されることでサンプリングトランジスタＴWSがオフして、書き込み＋移動度補正期間Ｔ5が終了し、発光期間Ｔ6となる（図３２）。
【０１７６】
発光期間Ｔ6では、駆動トランジスタＴDRVのゲートソース間電圧Ｖｇｓは一定であるので、駆動トランジスタＴDRVは一定電流Ｉｄｓ’を有機EL素子ELPに供給する。有機EL素子ELPのアノード電位Ｖｅｌは、有機EL素子ELPに一定電流Ｉｄｓ’という電流が流れる電圧Ｖｘまで上昇し、有機EL素子ELPは発光する。駆動トランジスタＴDRVのソース電位Ｖｓが上昇すると、保持容量Ｃ１のブートストラップ機能により、駆動トランジスタＴDRVのゲート電位Ｖｇも連動して上昇する。
【０１７７】
有機EL素子ELPのＩ−Ｖ特性により、発光時間が長くなると、図３２に示されるＢｘ点の電位は時間とともに変化する（経時劣化する）。しかしながら、駆動トランジスタＴDRVのゲートソース間電圧Ｖｇｓは一定値に保たれているので、有機EL素子ELPに流れる電流は変化しない。したがって、Ｉ−Ｖ特性により有機EL素子ELPが経時劣化しても、一定電流Ｉｄｓ’が流れ続けるので、有機EL素子ELPの輝度が変化することはない。
【０１７８】
以上のように、画素回路３０３を備える図２１の表示装置３００においては、閾値補正機能および移動度補正機能によって画素回路３０３ごとの閾値電圧Ｖｔｈ及び移動度μの相違を補正することができる。また、有機EL素子ELPの経時変動（劣化）も補正することができる。
【０１７９】
これにより、画素回路３０３を用いた表示装置３００では、画素回路２１を用いた場合よりも高画質を得ることが可能である。
【０１８０】
［光検出動作の説明］
図３３は、表示装置３００の受光回路６１およびセンサ出力検出回路５６の動作を示す駆動タイミングチャートである。
【０１８１】
即ち、図３３は、図２３の電源走査線DSLと書き込み走査線WSLの電位の変化と、図９に示した受光回路６１およびセンサ出力検出回路５６内の各制御線並びにａ点およびｂ点の電位の変化を示している。
【０１８２】
図３３における電源走査線DSLと書き込み走査線WSLの電位の変化に対して、初期化走査線AZ、読み出し走査線RSL、リセット走査線RST、ａ点の電位Ｖａ、およびｂ点の電位Ｖｂ電位の変化は、図９の対応するそれぞれと、基本的に同様である。
【０１８３】
ただし、図３３では、検出期間が、電源走査線DSLの電位が高電位ＶDSS_Hに設定されている期間ではない点が図９と相違する。第３の実施の形態では、検出期間は、書き込み＋移動度補正期間Ｔ5が終了する時刻ｔ77から開始し、読み出し走査線RSLの電位が低電位ＶRSL_Lに設定される時刻ｔ78で終了する。
【０１８４】
ａ点の電位Ｖａは、受光量が多いほど上昇する。ａ点の電位Ｖａの上昇に従い、出力トランジスタＴOUTからｂ点へ電流が流れると、ｂ点の電位Ｖｂも上昇する。電圧検出部５６ａは、次のａｂ点初期化処理を行う前までの所定のタイミングで、出力電圧Ｖoutとしてのｂ点の電位Ｖｂを検出する。
【０１８５】
従って、電源走査線DSSを画素回路の発光期間を制御する電源走査線DSLと共通化させた場合であっても、プラスリークモードでの光検出が可能である。
【０１８６】
また、図示は省略するが、センサ走査回路３０２は、図１５の電源走査線DSSの電位変化を電源走査線DSLの電位変化とみなし、初期化走査線AZ、読み出し走査線RSL、およびリセット走査線RSTの電位を、図１５のように制御することも可能である。即ち、センサ走査回路３０２は、電源走査線DSSを画素回路の発光期間を制御する電源走査線DSLと共通化させた場合であっても、マイナスリークモードでの光検出も可能である。
【０１８７】
従って、第３の実施の形態においても、第１の実施の形態と同様に、画素の発光期間を短くした場合であっても、受光量の検出期間を十分に確保することができる。
【０１８８】
また、第３の実施の形態として、図２１に示した部分以外が、第２の実施の形態と同様に構成されている場合には、画素の発光期間の長さに応じて、プラスリークモードとマイナスリークモードを切り替えることができる。これにより、画素の発光期間に依存せずに、常に、受光量の検出期間を十分に確保することができる。
【０１８９】
さらに、第３の実施の形態では、第１および第２の実施の形態の電源走査線DSSが、画素回路３０３の、発光期間を制御する電源走査線DSLと共通化されているので、配線数を削減することができ、製造コストを低減させることができる。
【０１９０】
なお、上述した第３の実施の形態は、画素回路３０３の電源走査線DSLに、第１および第２の実施の形態の電源走査線DSSが共通化された例であるが、電源走査線DSSに、画素回路３０３の電源走査線DSLを共通化させると考えても同様である。即ち、電源走査回路３０１が省略され、センサ走査回路３０２と接続された電源走査線DSSが、画素回路３０３の駆動トランジスタＴDRVと接続されても同様の制御が可能である。
【０１９１】
＜５．本発明の第３の実施の形態のその他の例＞
図３４は、電源走査線DSSを、画素回路の発光期間を制御する制御線と共通化させたその他の例を示すブロック図である。
【０１９２】
図３４の表示装置３００は、表示部５３の画素回路として、第１および第２の実施の形態の画素回路２１を変形した画素回路２１’が採用されている。
【０１９３】
画素回路２１’は、画素回路２１と同様の、ｎチャネルTFTによるサンプリングトランジスタＴWS、保持容量Ｃ１、ｐチャネルTFTによる駆動トランジスタＴDRV、および有機EL素子ELPのほかに、発光制御トランジスタＴDSが追加されている。
【０１９４】
発光制御トランジスタＴDSは、電源Ｖｃｃと駆動トランジスタＴDRVの間に設けられ、電源走査線DSLの電位に応じて、スイッチとして機能する。即ち、電源走査線DSLの電位が高電位ＶDSL_Hである場合、発光制御トランジスタＴDSはオンし、有機EL素子ELPに電流が流れる。一方、電源走査線DSLの電位が低電位ＶDSL_Lである場合、発光制御トランジスタＴDSはオフし、有機EL素子ELPには電流が流れない。従って、発光制御トランジスタＴDSは、有機EL素子ELPが発光する発光期間を制御する。
【０１９５】
電源走査回路３０１は、電源走査線DSLに、高電位の電位ＶDSL_Hと低電位の電位ＶDSL_Lを切り替えて供給することにより、発光制御トランジスタＴDSをオンまたはオフさせる。
【０１９６】
この電源走査線DSLは、受光回路６１のセンサトランジスタＴSEのドレインと、出力トランジスタＴOUTのドレインとも接続されている。従って、図３４では、発光制御トランジスタＴDSのオンオフを制御する電源走査線DSLが、第１および第２の実施の形態の電源走査線DSSと共通化されている。
【０１９７】
［光検出動作の説明］
図３５は、図３４に示した表示装置３００の受光回路６１およびセンサ出力検出回路５６の動作を示す駆動タイミングチャートである。
【０１９８】
書き込み走査線WSLの電位の変化は、図４に示した画素回路２１における書き込み走査線WSLの電位の変化と同様である。
【０１９９】
図３４における電源走査線DSLと書き込み走査線WSLの電位の変化に対して、初期化走査線AZ、読み出し走査線RSL、リセット走査線RST、ａ点の電位Ｖａ、およびｂ点の電位Ｖｂ電位の変化は、基本的に、図９の対応するそれぞれと同様である。
【０２００】
ただし、図３４では、検出期間が、電源走査線DSLの電位が高電位ＶDSS_Hに設定されている時刻ｔ96から時刻ｔ98までの期間とは異なる点のみが相違する。図３４では、検出期間は、時刻ｔ96から開始し、時刻ｔ98まえの、読み出し走査線RSLの電位が低電位ＶRSL_Lに設定される時刻ｔ97で終了する。
【０２０１】
ａ点の電位Ｖａは、受光量が多いほど上昇する。ａ点の電位Ｖａの上昇に従い、出力トランジスタＴOUTからｂ点へ電流が流れると、ｂ点の電位Ｖｂも上昇する。電圧検出部５６ａは、ａｂ点初期化処理を行う前までの所定のタイミングで、出力電圧Ｖoutとしてのｂ点の電位Ｖｂを検出する。
【０２０２】
従って、電源走査線DSSを画素回路の発光期間を制御する電源走査線DSLと共通化させた場合であっても、プラスリークモードでの光検出が可能である。
【０２０３】
また、図示は省略するが、センサ走査回路３０２は、図１５の電源走査線DSSの電位変化を電源走査線DSLの電位変化とみなし、初期化走査線AZ、読み出し走査線RSL、およびリセット走査線RSTの電位を、図１５のように制御することも可能である。即ち、マイナスリークモードでの光検出も可能である。
【０２０４】
従って、図３４に示した第３の実施の形態においても、第１の実施の形態と同様に、画素の発光期間を短くした場合であっても、受光量の検出期間を十分に確保することができる。
【０２０５】
また、第３の実施の形態として、図３４に示した部分以外が、第２の実施の形態と同様に構成されている場合には、画素の発光期間の長さに応じて、プラスリークモードとマイナスリークモードを切り替えることができる。これにより、画素の発光期間に依存せずに、常に、受光量の検出期間を十分に確保することができる。
【０２０６】
なお、上述した第１乃至第３の実施の形態において、画素回路の構成については全く上記例に限定されず、他にも多様な構成が採用できる。即ち、本発明は画素回路構成にかかわらず、発光動作を行う画素回路を採用する表示装置であって、画素回路とは別に、光量を検出する受光回路を設ける表示装置に広く採用できる。
【０２０７】
本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
【符号の説明】
【０２０８】
２１，２１’ 画素回路， ５６ａ 電圧検出部， ５７ 比較部， １００ 表示装置， １０１ センサ走査回路， ＴSE センサトランジスタ， ＴAMP 増幅トランジスタ， Ｃｓｅ 保持容量， ＴOUT 出力トランジスタ， ２００ 表示装置， ２０１ センサ動作設定部， ２０２ センサ走査回路， ２０３ 比較部， ３００ 表示装置， ３０１ 電源走査回路， ３０３ 画素回路
【特許請求の範囲】
【請求項１】
映像信号に応じて内部の発光素子により発光する画素回路と、光を検出する受光回路を行列状に複数配置した表示手段を備え、
前記受光回路は、
スイッチ素子として機能するとともに、オフの状態において前記光の検出量に応じた電流を流す光センサとして機能するセンサトランジスタと、
前記センサトランジスタと接続され、所定の電位を保持する保持容量と、
前記センサトランジスタがオフのとき流れる電流によって、予め前記保持容量に保持された電位が減少する方向に変化して、前記保持容量が保持する変化後の電位に応じた光検出信号を出力する出力トランジスタと
を備える
表示装置。
【請求項２】
前記センサトランジスタを介して前記保持容量と接続される接続線の電位を制御する電源電位制御手段をさらに備え、
前記電源電位制御手段は、前記センサトランジスタがオフのときに前記接続線の電位を第１の電位に設定し、前記センサトランジスタがオンのときに前記接続線の電位を第１の電位よりも高電位の第２の電位に設定する
請求項１に記載の表示装置。
【請求項３】
前記電源電位制御手段は、前記センサトランジスタがオンのときに前記接続線の電位を前記第１の電位に設定し、前記センサトランジスタがオフのときに前記接続線の電位を前記第２の電位に設定することにより、前記センサトランジスタがオフのとき流れる電流によって前記保持容量に保持された電位を上昇する方向に変化させる第１のモードと、前記センサトランジスタがオフのときに前記接続線の電位を第１の電位に設定し、前記センサトランジスタがオンのときに前記接続線の電位を第１の電位よりも高電位の第２の電位に設定し、前記保持容量に保持された電位を減少する方向に変化させる第２のモードとを、前記画素回路の発光期間の長さに応じて切り替える
請求項２に記載の表示装置。
【請求項４】
前記接続線は、前記画素回路の発光期間を制御するための制御線でもあり、前記第２の電位の期間によって前記画素回路の発光期間が制御される
請求項２に記載の表示装置。
【請求項５】
前記光検出信号による電位の変化量を検出する検出手段をさらに備える
請求項１に記載の表示装置。
【請求項６】
前記受光回路は、前記画素回路と１対１に対応して配置され、
前記検出手段により検出された前記電位の変化量に基づいて、前記画素回路の輝度値の補正量を演算する演算手段をさらに備える
請求項１に記載の表示装置。
【請求項７】
映像信号に応じて内部の発光素子により発光する画素回路と、光を検出する受光回路とを行列状に複数配置した表示手段を備える表示装置の前記受光回路が、スイッチ素子として機能するとともに、オフの状態において前記光の検出量に応じた電流を流す光センサとして機能するセンサトランジスタと、前記センサトランジスタと接続される保持容量と、前記保持容量と接続される出力トランジスタとを備え、
前記保持容量が、前記センサトランジスタがオンのとき流れる電流により所定の電位を保持し、
前記出力トランジスタが、前記センサトランジスタがオフのとき流れる電流によって、前記保持容量に保持された電位が減少する方向に変化して、前記保持容量が保持する変化後の電位に応じた光検出信号を出力する
表示装置の光検出方法。
【請求項１】
映像信号に応じて内部の発光素子により発光する画素回路と、光を検出する受光回路を行列状に複数配置した表示手段を備え、
前記受光回路は、
スイッチ素子として機能するとともに、オフの状態において前記光の検出量に応じた電流を流す光センサとして機能するセンサトランジスタと、
前記センサトランジスタと接続され、所定の電位を保持する保持容量と、
前記センサトランジスタがオフのとき流れる電流によって、予め前記保持容量に保持された電位が減少する方向に変化して、前記保持容量が保持する変化後の電位に応じた光検出信号を出力する出力トランジスタと
を備える
表示装置。
【請求項２】
前記センサトランジスタを介して前記保持容量と接続される接続線の電位を制御する電源電位制御手段をさらに備え、
前記電源電位制御手段は、前記センサトランジスタがオフのときに前記接続線の電位を第１の電位に設定し、前記センサトランジスタがオンのときに前記接続線の電位を第１の電位よりも高電位の第２の電位に設定する
請求項１に記載の表示装置。
【請求項３】
前記電源電位制御手段は、前記センサトランジスタがオンのときに前記接続線の電位を前記第１の電位に設定し、前記センサトランジスタがオフのときに前記接続線の電位を前記第２の電位に設定することにより、前記センサトランジスタがオフのとき流れる電流によって前記保持容量に保持された電位を上昇する方向に変化させる第１のモードと、前記センサトランジスタがオフのときに前記接続線の電位を第１の電位に設定し、前記センサトランジスタがオンのときに前記接続線の電位を第１の電位よりも高電位の第２の電位に設定し、前記保持容量に保持された電位を減少する方向に変化させる第２のモードとを、前記画素回路の発光期間の長さに応じて切り替える
請求項２に記載の表示装置。
【請求項４】
前記接続線は、前記画素回路の発光期間を制御するための制御線でもあり、前記第２の電位の期間によって前記画素回路の発光期間が制御される
請求項２に記載の表示装置。
【請求項５】
前記光検出信号による電位の変化量を検出する検出手段をさらに備える
請求項１に記載の表示装置。
【請求項６】
前記受光回路は、前記画素回路と１対１に対応して配置され、
前記検出手段により検出された前記電位の変化量に基づいて、前記画素回路の輝度値の補正量を演算する演算手段をさらに備える
請求項１に記載の表示装置。
【請求項７】
映像信号に応じて内部の発光素子により発光する画素回路と、光を検出する受光回路とを行列状に複数配置した表示手段を備える表示装置の前記受光回路が、スイッチ素子として機能するとともに、オフの状態において前記光の検出量に応じた電流を流す光センサとして機能するセンサトランジスタと、前記センサトランジスタと接続される保持容量と、前記保持容量と接続される出力トランジスタとを備え、
前記保持容量が、前記センサトランジスタがオンのとき流れる電流により所定の電位を保持し、
前記出力トランジスタが、前記センサトランジスタがオフのとき流れる電流によって、前記保持容量に保持された電位が減少する方向に変化して、前記保持容量が保持する変化後の電位に応じた光検出信号を出力する
表示装置の光検出方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【公開番号】特開２０１１−１５４１５４（Ｐ２０１１−１５４１５４Ａ）
【公開日】平成２３年８月１１日（２０１１．８．１１）
【国際特許分類】
【出願番号】特願２０１０−１５０８６（Ｐ２０１０−１５０８６）
【出願日】平成２２年１月２７日（２０１０．１．２７）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２３年８月１１日（２０１１．８．１１）
【国際特許分類】
【出願日】平成２２年１月２７日（２０１０．１．２７）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]