表示装置および表示方法
【課題】専用のビデオカードおよび専用のビデオドライバを用いなくともよい、色校正用の領域を設けた表示パネルによる表示装置および表示方法を提供する。
【解決手段】表示パネル１１は、情報表示領域を提示する情報表示領域１２、色センサに対面して色校正用の画像を表示する色校正領域１３を備える。表示コントローラ４１は、入力された画像信号から表示コントローラ４１で画像処理が施された画像データなどを、Ｘドライバ２１に送信し、情報表示領域１２に画像を表示する。疑似ＳＴＢ信号発生回路５１は、各種のクロック信号を受信し、疑似的にＳＴＢ信号を生成する。そして、表示コントローラ４１で生成されたＳＴＢ（ストローブ）信号に疑似ＳＴＢ信号を加え（ＯＲし）たＳＴＢ２信号がＸドライバ２１に供給される。Ｘドライバ２１に供給された疑似ＳＴＢ信号は、情報表示領域１２の最後の水平ラインに描画された画像を色校正領域１３に描画する。
【解決手段】表示パネル１１は、情報表示領域を提示する情報表示領域１２、色センサに対面して色校正用の画像を表示する色校正領域１３を備える。表示コントローラ４１は、入力された画像信号から表示コントローラ４１で画像処理が施された画像データなどを、Ｘドライバ２１に送信し、情報表示領域１２に画像を表示する。疑似ＳＴＢ信号発生回路５１は、各種のクロック信号を受信し、疑似的にＳＴＢ信号を生成する。そして、表示コントローラ４１で生成されたＳＴＢ（ストローブ）信号に疑似ＳＴＢ信号を加え（ＯＲし）たＳＴＢ２信号がＸドライバ２１に供給される。Ｘドライバ２１に供給された疑似ＳＴＢ信号は、情報表示領域１２の最後の水平ラインに描画された画像を色校正領域１３に描画する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置およびその表示方法に関する。
【背景技術】
【０００２】
液晶ディスプレイ（ＬＣＤ：Liquid Crystal Display）、プラズマディスプレイ（ＰＤＰ：Plasma Display Panel）、エレクトロルミネッセンスディスプレイ（ＥＬ：Electroluminescence Display）などの表示装置は、コンピュータの端末装置を始め、ＴＶなどの放送受信用ディスプレイとして広く用いられている。
近年では、これらの表示装置は、医療の分野、印刷業務の分野、映画のＣＧ製作の分野などにも使用されるようになってきた。しかし、これらの分野では、表示画面の色の再現性が厳しく求められている。
【０００３】
これらの表示装置は、温度・湿度などの環境や経時変化により、制御回路の回路定数が変動する。これにより、表示画面に再現される色が変化する。そこで、頻繁に色校正が行われる。例えば、毎朝、表示装置を使用する前に、表示装置を色校正モードに設定すると共に、外付けの色度センサなどの色センサの受光面を表示画面に押し当てて、表示画面の色度などを測定し、表示装置のコントローラなどに設定されたγ特性やバックライトの色バランスなどを調整する。
しかし、この色校正は、頻繁に行う必要があると共に、定められた手順で行わなければならないため、きわめて煩雑である。また、このような外付けの色センサは、表示画面を覆い隠すため、表示画面上に常時セットしておくことができない。
【０００４】
そこで、非特許文献１に示されているように、情報を表示する表示領域の他に、色校正用の画像を表示する色校正用の領域を設けた表示パネルが開発されている。この表示パネルの色校正用の領域に受光面を対面させた色センサを設け、色校正用の領域および色センサをベゼルと呼ばれるカバー（フロントカバー）で覆う。この結果、ユーザは、色度センサを取り付ける手間がなく、色校正モードに設定するだけで、色校正ができるようになる。また、ユーザは色校正用の領域を意識することなく、表示装置を使用することができる。
【０００５】
【非特許文献１】Engineering Specification Type 21.3 QSXGA Monochrome TFT/LCD Module Model Name : IAQS80. Document Control Number : OEM I-980-03［Online］. International Display Technology, October 8, 2002. [retrieved on 2008-10-20]. Retrieved from the Internet: ＜http://www.idtech.co.jp/en/products/pdf/oem_i-980-03.pdf＞.
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところが、表示パネルの画素数や表示パネルを駆動するための入力信号は、標準化団体であるＶＥＳＡ（Video Electronics Standards Association）などにより規格化されている。例えば、ＸＧＡ（Extended Graphics Array）の規格では、縦横の画素数が１０２４ドット×７２８ドット（以下、１０２４×７２８と記す。）と定められている。また、水平周波数４７．８１６Ｈｚなどと、さまざまなクロック周波数やさまざまな期間が定められている。このような規格に基づいて、コンピュータなどから表示装置に信号を供給するビデオカードや、コンピュータなどの装置にインストールされ、ビデオカードを制御して表示装置に適した信号を生成するビデオドライバと呼ばれるソフトウェアが作られている。
さて、色校正用の領域を設けた表示パネルは、設けない表示パネルに比べ、色校正用の領域の画素数が多くなっている。このため、標準化された規格に対応するビデオカードやビデオドライバが使用できないという問題があった。そこで、色校正用の領域を設けた表示パネルを駆動するには、専用のビデオカードや専用のビデオドライバで対応せざるを得なかった。
【０００７】
さらに、Ｗｉｎｄｏｗｓ（登録商標）などのオペレーティングシステム（ＯＳ）は、表示画面の全面に画像を表示するように設計されている。したがって、色校正用の領域を設けた表示パネルを、専用のビデオカードや専用のビデオドライバを用いて駆動したとしても、ＯＳは、表示画面の一部が色校正用の領域であることを認識しないため、色校正用の領域にも画像を描画してしまう。このため、ユーザはベゼルで覆われた色校正用の領域に描画された画像を見ることができない。また、このようなＯＳの管理下で動作する、いわゆるアプリケーションソフトウェアについても、同様のことが起こる。
【０００８】
また、表示装置の解像度が高くなると、表示装置に送信される画像信号のビットレートが高くなり、規格に定められた最高のビットレートを超えてしまうことが生じうる。例えば、前述したＶＥＳＡの規格であるＵＸＧＡ（Ultra Extended Graphics Array）では、縦横の画素数が１６００×１２００である。このとき、フレームレートを６０Ｈｚ、垂直ブランクを４５水平ラインとすると、ＶＥＳＡ ＣＶＴの規格においては、データクロック周波数は１６１．０ＭＨｚとなる。これにセンサエリアとして３２水平ラインを設けるとすると、データクロック周波数は１６５．５ＭＨｚとなって、信号規格のＴＭＤＳ（Transition Minimized Differential Signaling)の上限である１６５ＭＨｚを超えることになる。
【０００９】
これまで述べたように、色校正用の領域が設けられた表示装置を使用するには、専用のビデオカードおよび専用のビデオドライバが用意され、専用のアプリケーションソフトウェアが開発されることが必要であった。
【００１０】
本発明の目的は、専用のビデオカードおよび専用のビデオドライバを用いなくともよい、色校正用の領域を設けた表示パネルによる表示装置および表示方法を提供することにある。
【課題を解決するための手段】
【００１１】
本発明が適用される表示装置は、複数の画素が格子状に配列され、ユーザに提示するための画像を表示する第１の表示領域と色を校正するための画像を表示する第２の表示領域とを備えた表示パネルと、表示パネルに画像を描画するドライバ回路と、表示パネルの横方向に一列に並んだ画素で構成される水平ライン毎に画像を表示するタイミングを、第１の表示領域への画像の表示のために指示する第１のストローブ信号と、第２の表示領域への画像の表示のために指示する第２のストローブ信号とを生成し、ドライバ回路に供給するコントローラと、第２の表示領域に対面して設けられ、第２の表示領域に表示された画像の色を計測する色センサとを備えている。
そして、コントローラは、第２のストローブ信号を、１水平ラインに画像を描画する期間に相当する複数の水平同期期間のうち、第１のストローブ信号を有しない水平同期期間に、ドライバ回路に供給する。
また、コントローラは、第１の表示領域の描画における水平同期期間の開始の時点から第１のストローブ信号の開始の時点までの期間に相当する期間が、第１のストローブ信号を有しない水平同期期間の開始の時点から経過した時点に、第２のストローブ信号をドライバ回路に供給する。
【００１２】
本発明が適用される表示装置の表示パネルは、第２の表示領域が、第１の表示領域の下部に設けられ、第２の表示領域に表示される画像が、第１の表示領域の最下段の水平ラインに表示される画像である。
また、表示パネルは、第２の表示領域が、第１の表示領域の上部に設けられ、第２の表示領域に表示される画像が、第１の表示領域の最下段の水平ラインに表示される画像であってよい。
【００１３】
他の観点から捉えると、本発明は、画素が格子状に配列され、ユーザに提示するための画像を表示する第１の表示領域と色を校正するための画像を表示する第２の表示領域とを備えた表示パネルに画像を表示する表示方法であって、第１の表示領域への画像の表示における、表示パネルの横方向に一列に並んだ画素で構成される１水平ラインに画像を描画する期間である水平同期期間において、この水平同期期間の開始の時点から、１水平ラインに画像を描画するタイミングを指示する第１のストローブ信号の開始の時点までの期間を計測するステップと、第１のストローブ信号を有しない水平同期期間において、水平同期期間の開始の時点から、計測するステップにおいて計測された期間が経過した時点に、第２のストローブ信号を表示パネルに供給して、第２の表示領域に画像を描画するステップとを含む。
【００１４】
さらに、本発明が適用される表示装置は、複数の画素が格子状に配列され、ユーザに提示するための画像を表示する第１の表示領域と色を校正するための画像を表示する第２の表示領域とを備え、第２の表示領域が、第１の表示領域の下部に設けられ、第２の表示領域に表示される画像が、第１の表示領域の最下段の水平ラインに表示される画像である表示パネルと、表示パネルに画像を描画するドライバ回路と、表示パネルの横方向に一列に並んだ画素で構成される水平ライン毎に画像を描画するタイミングを、第１の表示領域への画像の描画のために指示する第１のストローブ信号と、第１の表示領域の描画における水平同期期間の開始の時点から第１のストローブ信号の開始の時点までの期間に相当する期間が、第１のストローブ信号を有しない水平同期期間の開始の開始の時点から経過した時点で、第２の表示領域への画像の描画のために指示する第２のストローブ信号とを、ドライバ回路に供給するコントローラと、第２の表示領域に対面して設けられ、第２の表示領域に表示された画像の色を計測する色センサとを備える。
【発明の効果】
【００１５】
本発明によれば、専用のビデオカードおよび専用のビデオドライバを用いなくともよい、色校正用の領域を設けた表示パネルによる表示装置および表示方法を提供できる効果がある。
【発明を実施するための最良の形態】
【００１６】
以下、添付図面を参照しつつ、本発明の実施の形態について詳細に説明する。
（第１の実施の形態）
図１は、第１の実施の形態における表示装置１０を示す図である。
表示装置１０は、画素が格子状に配列された表示パネル１１、表示パネル１１上において横方向に一列に並んだ画素で構成される水平ラインの画素列に画像データを供給する、ドライバ回路の一例としてのＸドライバ２１、画像データを供給する水平ラインを表示パネル１１の上から下へ順に指定する、同じくドライバ回路の一例としてのＹドライバ３１を備える。さらに、表示装置１０は、供給される入力信号（図示せず）から表示パネル１１を制御する信号を生成する、コントローラの一例としての表示コントローラ４１、ストローブ（ＳＴＢ：Strobe Signal）信号を擬似的に発生させる、コントローラの一例としての疑似ＳＴＢ信号発生回路５１、表示装置１０に外部から入力信号を供給する配線接続点であるコネクタ７１を備える。なお、これらの信号については後述する。
【００１７】
表示パネル１１は、一例として３つの領域に分かれている。すなわち、情報を提示するための第１の表示領域（情報表示領域）１２、色センサに対面して色を校正するための画像を表示する第２の表示領域（色校正領域）１３、および情報表示用領域１２と色校正領域１３とに連続しているが、表示に使われていない領域（不使用領域）１４である。
第１の実施の形態では、色校正領域１３は情報表示領域１２の左側下部に設けられている。なお、色校正領域１３を下部の左側に設けたが、下部であればいずれの位置にあってもよい。
【００１８】
表示パネル１１は、格子状に配列された画素１５を備える。例えば、図1中の拡大図に示すように、１つの画素１５は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３つのサブ画素１５ａ、１５ｂ、１５ｃが横に並んで構成されている（ストライプ配列）。そして、画素１５は、表示パネル１１において、情報表示領域１２の横方向にＨｐ個、縦方向にＶｐ個、さらに色校正領域１３の横方向にＨｓｐ個、縦方向にＶｓｐ個並んでいる。ここでは、情報表示領域１２の最上部の水平ラインを＃１とし、最下部の水平ラインを＃Ｖｐとする。さらに、色校正領域１３の最上部の水平ラインを＠１とし、最下部の水平ラインを＠Ｖｓｐとする。
第１の実施の形態では、一例として、Ｈｐが１０２４、Ｖｐが７６８、さらにＨｓｐが３２、Ｖｓｐが１６であるとする。すなわち、情報表示領域１２は１０２４（Ｈｐ）×７６８（Ｖｐ）のＸＧＡである。そして、色校正領域１３は、３２（Ｈｓｐ）×１６（Ｖｓｐ）である。
【００１９】
さらに、表示装置１０は、図示しないが、色校正領域１３に対面して受光面が設けられた色センサを備える。色センサには、色を計測するため、受光した光をＲ、Ｇ、Ｂのそれぞれの色信号別に検出するものを用いうる。例えば、フォトダイオードやフォトトランジスタの上にＲ、Ｇ、Ｂのカラーフィルタを設けたものを用いうる。
また、表示装置１０は、図示しないが、情報表示領域１２が開口となっているベゼル（フロントカバー）およびＸドライバ２１、Ｙドライバ３１、表示コントローラ４１、疑似ＳＴＢ信号発生回路５１などに電力を供給する電源回路を備える。
【００２０】
そして、表示装置１０は、同じく図示しないが、表示パネル１１が一例として液晶表示（ＬＣＤ：Liquid Crystal Display）パネルであれば、表示パネル１１の裏面に設けられ、表示パネル１１に光を供給するバックライトユニットを備える。このバックライトユニットは、冷陰極放電管（ＣＣＦＬ：Cold Cathode Florescent Lump）や発光ダイオード（ＬＥＤ：Light Emitting Diode）を光源とするものであってよい。さらに、これらの光源は、表示パネル１１の裏面に配置されてもよく、表示パネル１１の裏面に設けられた導光板のエッジに設置されてもよい。
【００２１】
表示コントローラ４１には、ＤＶＩ（Digital Visual Interface）などの信号規格に基づいて、表示パネル１１に画像を描画するためのデータ（画像信号）および各種のクロック信号が供給される。このとき、画像信号は、一例として、ＴＭＤＳと呼ばれるデータフォーマットで供給される。そして、画像信号は、一例として、Ｒ、Ｇ、Ｂのそれぞれが８ビットの階調（２５６階調）で供給されている。
【００２２】
また、表示コントローラ４１は、入力された画像信号から表示コントローラ４１で画像処理が施された画像データなどを、Ｘドライバ２１に送信する。また、表示コントローラ４１は、クロック信号である水平同期（ＨＳ：Horizontal Synchronizing Signal）信号、垂直同期（ＶＳ：Vertical Synchronizing Signal）信号をＹドライバ３１に供給する。
疑似ＳＴＢ信号発生回路５１は、表示コントローラ４１と同時に、各種のクロック信号を受信し、疑似的にＳＴＢ信号（疑似ＳＴＢ信号）を生成する。そして、表示コントローラ４１で生成した第１のストローブ信号であるＳＴＢ（Strobe）１信号と疑似ＳＴＢ信号発生回路５１が生成した第２のストローブ信号である疑似ＳＴＢ信号とは、加えら（ＯＲさ）れ、ＳＴＢ信号としてＸドライバ２１に供給される。これらの信号についても後述する。
【００２３】
図２は、第１の実施の構成における表示コントローラ４１の構成を示す図である。表示コントローラ４１は、γ補正部４２、γ補正データを収納するＬＵＴ（Lookup Table）４３、タイミングコントロール信号発生部４４を備える。
表示コントローラ４１は、Ｒ、Ｇ、Ｂのそれぞれ８ビットの画像信号、データクロック（ＤＣＬＫ）信号、ディスプレイイネーブル（ＤＳＰＥＮ：Display Enable）信号、ＨＳ信号およびＶＳ信号を供給する。これらの信号についても後述する。
【００２４】
γ補正部４２は、画像信号を表示パネル１１の表示特性に対応させるため、表示パネル１１の特性に合わせて、画像信号を補正する。このとき、ＬＵＴ４３に予め補正値が収められているので、γ補正部４２はＬＵＴ４３を参照して、γ補正した画像信号を生成する。
タイミングコントロール信号発生部４４は、γ補正した画像信号を、サブ画素１５ａ、１５ｂ、１５ｃ毎に８ビットをパラレルに並べた画像データＤ０〜Ｄ２３を生成する。さらに、新たにＳＴＨＲ（Right shift start pulse）信号およびＳＴＢ１信号を生成する。これらの信号についても後述する。
【００２５】
このようにして、表示コントローラ４１は、ＤＣＬＫ、画像データ、ＳＴＨＲ、ＳＴＢ１、ＤＳＰＥＮ、ＨＳの各信号を、Ｘドライバ２１に送信し、ＨＳおよびＶＳの各信号をＹドライバ３１に送信する。
【００２６】
図３は、Ｘドライバ２１およびＹドライバ３１の構成と、表示パネル１１の画素１５との接続関係を示す図である。ここでは、表示パネル１１の一部を取り出して示している。なお、表示パネル１１は、一例としてＬＣＤパネルであるとする。
【００２７】
始めに表示パネル１１の構成を説明する。
表示パネル１１のそれぞれの画素１５は、前述したようにＲ、Ｇ、Ｂのサブ画素１５ａ、１５ｂ、１５ｃから構成されている。そして、それぞれのサブ画素１５ａ、１５ｂ、１５ｃは、ガラス基板（図示せず）上に形成された画素電極１６と薄膜トランジスタ（ＴＦＴ）１７とを備えている。
そして、表示パネル１１は、表示パネル１１の横方向に並んだサブ画素１５ａ、１５ｂ、１５ｃのＴＦＴ１７のそれぞれのゲート端子に接続されたＸ（ゲート）配線１８を備える。さらに、表示パネル１１は、表示パネル１１の縦方向に並んだサブ画素１５ａ（または、画素１５ｂ、１５ｃ）の薄膜トランジスタＴＦＴ１２のソース端子に接続されたＹ（ソース）配線１９を備える。
【００２８】
ここでは、図示したＸ配線１８をｍ番目および（ｍ＋１）番目のＸ配線１８と呼び、図示したＹ配線１９をｎ番目〜（ｎ＋４）番目のＹ配線１９と呼ぶ。そして、表示パネル１１の上端から下端に向けてｍが１から順に並んでいるとし、表示パネル１１の左端から右端に向けてｎが１から順に並んでいるとする。ここでは、前述したように、Ｈｐを１０２４、Ｖｐを７６８、そしてＨｓｐを３２、Ｖｓｐを１６としているので、ｍは１から７８４（７６８＋１６）で、ｎは１から３０７２（１０２４×３）である。
なお、図示しないが、画素電極１６およびＴＦＴ１７が形成されたガラス基板（ＴＦＴ基板）に対向して、対向基板が設けられている。対向基板には、対向電極と、それぞれのサブ画素１５ａ、１５ｂ、１５ｃに対応して、Ｒ、Ｇ、Ｂの色を透過するカラーフィルタとが形成されている。
そして、表示パネル１１は、ＴＦＴ基板と対向電極基板の間に液晶が挟み込まれて構成されている。
【００２９】
Ｘドライバ２１は、表示パネル１１の最下段（ｍ＝７８４）に横方向に並んだサブ画素１５ａ、１５ｂ、１５ｃにそれぞれ接続された電圧フォロア回路２７、電圧フォロア回路２７に接続されたレベルシフト（ＬＳ）回路２６、さらにＬＳ回路２６に接続されたＤ／Ａ変換器２５、そしてＤ／Ａ変換器２５に接続されたラッチ回路２４を備える。
そして、Ｘドライバ２１は、すべてのラッチ回路２４に共通に、データレジスタ２３とシフトレジスタ２２とを備える。
【００３０】
Ｘドライバ２１には、表示コントローラ４１から、ＤＣＬＫ、画像データ、ＳＴＨＲ、ＤＳＰＥＮ、ＨＳの各信号が供給される。なお、表示コントローラ４１からのＳＴＢ１信号と、疑似ＳＴＢ信号発生回路５１からの疑似ＳＴＢ信号とは、加えられ（ＯＲされ）て、ＳＴＢ信号として、Ｘドライバ２１に供給される。
それぞれのラッチ回路２４は、サブ画素当たり８ビットの画像データを保持する。
Ｄ／Ａ変換器２５は、液晶セルを駆動するために、デジタル信号である画像信号をアナログ信号に変換する。Ｄ／Ａ変換には、複数の抵抗をはしご状に構成した抵抗分圧型や、複数の基準電圧Ｖｒｅｆを設け、電圧を選択する電圧選択型などを用いうる。
ＬＳ回路２６は、アナログ信号となった画像信号を、液晶駆動に必要な１２Ｖ〜１５Ｖの電圧にシフトさせる。
そして、電圧フォロア回路２７は、出力を入力に負帰還させたＯＰアンプで、高入力インピーダンス、低出力インピーダンスで、表示パネル１１のＹ配線１９に液晶駆動のための電圧を供給する。
【００３１】
なお、Ｖｄｄ１はシフトレジスタ２２、データレジスタ２３、ラッチ回路２４のデジタル回路を駆動するための電源電圧（３．３Ｖ）である。Ｖｒｅｆは、前述したＤ／Ａ変換器２５の基準電位である。そして、Ｖｄｄ２は、ＬＳ回路２６、電圧フォロア回路２７を駆動するための電源電圧（１２Ｖ〜１５Ｖ）である。
【００３２】
Ｙドライバ３１は、それぞれのＸ配線１８に接続され電圧フォロア回路３４、電圧フォロア回路３４に接続されたＬＳ（レベルシフト）回路３３を備える。そして、Ｙドライバ３１は、すべてのＬＳ回路３３に共通にシフトレジスタ３２を備える。
Ｙドライバ３１には、表示コントローラ４１からＨＳ信号およびＶＳ信号が供給されている。
ＬＳ回路３３は、例えば３．３ＶのＨＳ信号などを液晶駆動に必要な１２Ｖ〜４０Ｖのゲート電圧にシフトする。
なお、Ｖｄｄ１はシフトレジスタ３２のデジタル回路を駆動するための電源電圧（３．３Ｖ）である。Ｖｅｅは、ＬＳ回路３３、電圧フォロア回路３４を駆動するための電源電圧（１２Ｖ〜４０Ｖ）である。
そして、Ｘドライバ２１およびＹドライバ３１は、それぞれＬＳＩを複数並べて構成されている。
【００３３】
図４は、第１の実施の形態における疑似ＳＴＢ信号発生回路５１の構成を示す図である。
疑似ＳＴＢ信号発生回路５１は、ＲＳフリップフロップ（ＲＳ−Ｆ／Ｆ）５２、５６、カウンタ（Ｃｏｕｎｔｅｒ）５３、比較器（Ｃｏｐａｒａｔｏｒ）５４、５５、カウント（Ｃｏｕｎｔ）部５７、パルス発生（Ｐｕｌｓｅ Ｇｅｎｅｒａｔｏｒ）部５８、ＡＮＤ回路５９を備える。
それぞれの機能は、タイムチャートとともに後述する。
【００３４】
図５は、第１の実施の形態における表示パネル１１を駆動する信号についてのタイムチャートである。
ＶＥＳＡの規格（ＶＥＳＡ ＣＶＴ−ｒｂ（Reduced blanking））に基づいて、ＸＧＡの表示パネル１１について１フレームの期間のタイムチャートを示した。
なお、図５においては、時間が右から左へと進むとし、１フレーム期間を時刻ａから時刻ｉとして示した。１フレームの期間は、ＸＧＡの６０Ｈｚでは１６．７０３ｍｓである。１フレーム期間は順次繰り返すので、時刻ｉで時刻ａに戻って繰り返すことになる。
【００３５】
始めに、表示装置１０の外部から、表示コントローラ４１および疑似ＳＴＢ信号発生回路５１に供給されるデータクロック（ＤＣＬＫ）信号、ＶＳ信号、ＨＳ信号、ディスプレイイネーブル（ＤＳＰＥＮ）信号について説明する。
ＤＣＬＫ信号は、１つの画素１５（サブ画素１５ａ、１５ｂ、１５ｃ）の画像データＤ０〜Ｄ２３をＸドライバ２１に供給する時間を単位とするパルス信号である。ＤＣＬＫ信号の周期は、ＶＥＳＡ ＣＶＴ−ｒｂの規格では、ＸＧＡにおいて、５６．０ＭＨｚである。このＤＣＬＫ信号は、１フレーム期間においてたえず供給されている。
なお、パルス信号とは、予め定められた時点で「Ｈ」になり、予め定められた短い時間の経過後、「Ｌ」になる信号をいう。パルス信号では、「Ｈ」になるタイミングが重要であるので、「Ｌ」になる時点については説明を省略する。
【００３６】
ＶＳ信号は、１フレームの開始時に「Ｈ」となるパルス信号で、Ｙドライバ３１に供給される。
ＨＳ信号は、表示パネル１１の水平ライン毎の描画のタイミングを設定するパルス信号で、Ｙドライバ３１に供給される。水平同期周期であるＨＳ信号の周期（図５において、例えば時刻ｂから時刻ｅまでの期間）は、ＸＧＡで２１．１４３μｓである。そして、ＶＥＳＡ ＣＶＴ−ｒｂの規格によると、ＸＧＡにおいて、ＨＳ信号は、時刻ａから時刻ｉの１フレームあたり、７９０個供給される。
なお、情報表示領域１２は７６８水平ラインであるので、情報表示領域１２への描画は７６８個のＨＳ信号で足りる。つまり、時刻ｂから時刻ｆまでの間の７６８個のＨＳ信号が情報表示領域１２に描画するために使用され、残りの２２個は、時刻ａから時刻ｂの間（バックポーチ）と時刻ｆから時刻ｉの間（フロントポーチ）とに分けて配置されている。そして、第１の実施の形態では、時刻ｆから時刻ｈの１６個のＨＳ信号の部分を色校正領域１３に描画するために使用する。
【００３７】
すなわち、第１の実施の形態においては、例えば、ＸＧＡの場合、７６８水平ラインに対して、ＶＳ信号が７９０個出力されていることから、余剰の２２を用いて、色校正領域１３に描画する。このことから、ＶＥＳＡの規格によるタイミングを用いても、色校正領域１３に色校正用の画像を描画できる。
【００３８】
ＤＳＰＥＮ信号は、画像データＤ０〜Ｄ２３が送信されていることを示す信号である。すなわち、ＤＳＰＥＮ信号が「Ｈ」である期間（図５において、例えば時刻ｃから時刻ｄまでの期間）に送信された画像データＤ０〜Ｄ２３がＸドライバ２１に受信される。ここでは、１水平ライン当たりの画素数Ｈｐは１０２４であるので、時刻ｃから時刻ｄの期間に、１０２４個の画像データＤ０〜Ｄ２３が供給されている。
【００３９】
次に、表示コントローラ４１が生成するＳＴＨＲ（Right shift start pulse）信号およびＳＴＢ１信号について説明する。
ＳＴＨＲ信号は、画像データＤ０〜Ｄ２３の先頭を示すパルス信号であって、ＤＳＰＥＮ信号が「Ｈ」となるタイミングに同期して生成される。一方、ＳＴＢ１信号は、ＤＳＰＥＮ信号が「Ｌ」となるタイミングに同期して生成される。そして、ＳＴＢ１信号は、Ｘドライバ２１が取り込んだ画像データＤ０〜Ｄ２３を、液晶駆動のためのアナログ信号に変換して、表示パネル１１の画素１５に送出するように指示するパルス信号である。
【００４０】
ここで、図３を参照しつつ、図５に基づいて、表示パネル１１に画像がどのように描画されるかを説明する。
Ｒ、Ｇ、Ｂの画像信号は、表示装置１０の外部から表示コントローラ４１に供給される。そして、表示コントローラ４１のγ補正部４２で補正され、画像データＤ０〜Ｄ２３として、Ｘドライバ２１に供給される。ここで、画像データＤ０〜Ｄ２３のうち、Ｄ０〜Ｄ７はサブ画素１５ａ、画像データＤ８〜Ｄ１５はサブ画素１５ｂ、画像データＤ１６〜Ｄ２３はサブ画素１５ｃの画像データである。
【００４１】
まず、水平ライン＃１（ｍ＝１）に画像を描画する場合を説明する。
時刻ａにおいて、Ｙドライバ３１のシフトレジスタ３２は、表示コントローラ４１からＶＳ信号を受信して、動作を開始する。そして、予め定められた個数のＨＳ信号を受信した後の、時刻ｂにおいて、Ｙドライバ３１のＬＳ回路３３と電圧フォロア回路３４は、１水平ラインの１番目のＸ配線（ｍ＝１）の電位を、ＴＦＴ１７をオン状態にする電位に設定する。
一方、Ｘドライバ２１のシフトレジスタ２２は、時刻ｃにおいて、前述したＳＴＨＲ信号を受信すると、ＤＣＬＫ信号のタイミングに同期して画像データＤ０〜Ｄ２３を受信し、画像データＤ０〜Ｄ７をＸドライバ２１の１番目（ｎ＝１）のラッチ回路２４に、Ｄ８〜Ｄ１５を２番目（ｎ＝２）のラッチ回路２４に、Ｄ１６〜Ｄ２３を３番目（ｎ＝３）のラッチ回路２４に保持する。そして、次のＤＣＬＫ信号のタイミングに同期して、新たに受信した画像データＤ０〜Ｄ２３のうち、画像データＤ０〜Ｄ７をＸドライバ２１の４番目（ｎ＝４）のラッチ回路２４に、Ｄ８〜Ｄ１５を５番目（ｎ＝５）のラッチ回路２４に、Ｄ１６〜Ｄ２３を６番目（ｎ＝６）のラッチ回路２４に保持する。このようにして、ｎ＝１から３０７２（１０２４×３）個のラッチ回路２４は、時刻ｃから時刻ｄまでの期間に、１水平ライン分の画像データＤ０〜Ｄ２３を保持する。
なお、ＳＴＨＲ信号が入力されない限り、それぞれのラッチ回路２４は画像データＤ０〜Ｄ２３をそのまま保持し続ける。
【００４２】
そして、Ｘドライバ２１のシフトレジスタ２２が、ＳＴＢ信号に加えられたＳＴＢ１信号を受信すると、ラッチ回路２４に保持された画像データＤ０〜Ｄ２３に基づいて、Ｄ／Ａ変換回路２５、ＬＳ回路２６、電圧フォロア回路２７は、液晶駆動のための電位を生成し、１水平ラインの画像データをＹ配線１９に一斉に送出する。そして、オン状態に設定されたＴＦＴ１７を介して、液晶駆動のための電位がそれぞれのサブ画素１５a、１５ｂ、１５ｃの画素電極に供給される。
その後、１番目（ｍ＝１）のＸ配線１８の電位が、ＴＦＴ１７をオフ状態にする電位に設定され、時刻ｅにおいて１水平ラインの画像の描画が終わる。
この操作が、Ｘ配線１８について、ｍ＝１から７６８まで繰り返され、時刻ｆにおいて、情報表示領域１２に対する１フレームの画像の描画が終了する。
【００４３】
さて、情報表示領域１２への画像の描画は、時刻ｂから時刻ｆまでの間に行われるので、画像データＤ０〜Ｄ２３およびＤＰＥＮ信号は、この間においてのみ設けられている。そして、ＳＴＨＲ信号およびＳＴＢ１信号が生成される。よって、時刻ｂから時刻ｆまでの間の水平同期期間は、ＳＴＢ１信号を有している。
そして、時刻ａから時刻ｂの期間および期間ｆから期間ｉの間は、画像データＤ０〜Ｄ２３（破線で示した部分を除く）およびＤＳＰＥＮ信号はなく、ＳＴＨＲ信号およびＳＴＢ信号も生成されない。よって、時刻ａから時刻ｂの期間および期間ｆから期間ｉの間の水平同期期間は、ＳＴＢ１信号を有しない。
なお、Ｄ０〜Ｄ２３において、破線で示した部分については、後述する。
【００４４】
次に、疑似ＳＴＢ信号発生回路５１の動作を説明する。
疑似ＳＴＢ信号発生回路５１は、図４に示したように、ＤＳＰＥＮ信号、ＨＳ信号、ＶＳ信号、ＤＣＬＫ信号が入力されている。
始めに、ＲＳ−Ｆ／Ｆ５２について説明する。ＲＳ−Ｆ／Ｆ５２は、セット（Ｓ）端子が「Ｌ」でリセット（Ｒ）端子が「Ｈ」のとき、出力が「Ｌ」になる。そして、ＲＳ−Ｆ／Ｆ５２は、Ｒ端子が「Ｌ」のときにＳ端子が「Ｈ」になると出力が「Ｈ」になり、Ｒ端子が「Ｈ」になるまで「Ｈ」のままとなる。
ＲＳ−Ｆ／Ｆ５２は、Ｒ端子にＶＳ信号が、Ｓ端子にＤＳＰＥＮ信号が供給されている。したがって、図５のＲＳ−Ｆ／Ｆ５２（以下、ＲＳ−Ｆ／Ｆ５２の出力端子の波形をＲＳ−Ｆ／Ｆ５２と表す。他の出力端子の波形についても同様とする。）に示すように、ＲＳ−Ｆ／Ｆ５２の出力は、時刻ａにおいて、Ｒ端子にＶＳ信号（「Ｈ」）が入力されると、「Ｌ」になる。そして、時刻ｃにおいて、ＤＳＰＥＮ信号（「Ｈ」）がＳ端子に入力されると「Ｈ」になる。
【００４５】
次に、Ｃｏｕｎｔｅｒ５３について説明する。Ｃｏｕｎｔｅｒ５３は、Ｒ端子が「Ｈ」になると、出力が“０”にリセットされる。Ｒ端子が「Ｌ」のときにＳ端子が「Ｈ」になると、ＣＬＫ端子の信号パルスをカウントし、カウントした数値を出力する。
Ｃｏｕｎｔｅｒ５３のＳ端子にはＲＳ−Ｆ／Ｆ５２の出力、Ｒ端子にはＶＳ信号、ＣＬＫ端子にはＨＳ信号が供給されている。したがって、時刻ａにおいて、ＶＳ信号がＲ端子に入力されると、図５のＣｏｕｎｔｅｒ５３に示すように、Ｃｏｕｎｔｅｒ５３の出力は“０”になる。そして、時刻ｃでＲＳ−Ｆ／Ｆ５２の出力が「Ｈ」となると、ＣＬＫ端子に供給されたＨＳ信号のカウントを開始する。そして、ＲＳ−Ｆ／Ｆ５２の出力が「Ｈ」の間（時刻ｃから時刻ｉの間）、ＨＳ信号の数をカウントする。したがって、Ｃｏｕｎｔｅｒ５３の出力は、図５のＣｏｕｎｔｅｒ５３に示すように、時刻ａで“０”で、時刻ｅでＨＳ信号（「Ｈ」）が入力されると “１”になる。そして、時刻ｆで“７６８”、次いで、時刻ｈで“７８４”となる。Ｃｏｕｎｔｅｒ５３はその後もカウントを継続する。そして、Ｃｏｕｎｔｅｒ５３の出力は、時刻ｉ（ａ）において、ＶＳ信号がＲ端子に入力すると、“０”に戻る。
【００４６】
さて、次にＣｏｍｐａｒａｔｏｒ５４、５５の動作について説明する。Ｃｏｍｐａｒａｔｏｒ５４、５５は、−端子に数値が設定されると、＋端子に入力された数値が、設定された数値より小さいと、出力として「Ｌ」を保ち、設定された数値以上となると、出力が「Ｈ」になる。逆に、＋端子に数値が設定されると、−端子に入力された数値が、設定された数値より小さいと、出力として「Ｈ」を保ち、設定された数値以上になると、出力が「Ｌ」になる。
Ｃｏｍｐａｒａｔｏｒ５４は、比較の対象として“７６８”が−端子に設定されている。したがって、Ｃｏｍｐａｒａｔｏｒ５４の出力は、図５のＣｏｍｐａｒａｔｏｒ５４に示すように、Ｃｏｕｎｔｅｒ５３の出力が“７６８”より小さい、時刻ａから時刻ｆまで「Ｌ」である。そして、Ｃｏｕｎｔｅｒ５３の出力が“７６８”となった時刻ｆで「Ｌ」から「Ｈ」になる。さらに、Ｃｏｕｎｔｅｒ５３の出力が“０”になる時刻ｉ（ａ）で「Ｌ」に戻る。
一方、Ｃｏｍｐａｒａｔｏｒ５５は、比較の対象として“７８４”が＋端子に設定されている。したがって、Ｃｏｍｐａｒａｔｏｒ５５の出力は、図５のＣｏｍｐａｒａｔｏｒ５５に示すように、時刻ａにおいて、Ｃｏｕｎｔｅｒ５３の出力が“０”であるので、「Ｈ」になり、時刻ｈにおいて、Ｃｏｕｎｔｅｒ５３の出力が“７８４”となると、「Ｈ」から「Ｌ」となる。そして、時刻ｉ（ａ）において、Ｃｏｕｎｔｅｒ５３の出力が“０”となると、「Ｌ」から「Ｈ」になる。
【００４７】
次に、ＲＳ−Ｆ／Ｆ５６について説明する。ＲＳ−Ｆ／Ｆ５６の基本的な動作はＲＳ−Ｆ／Ｆ５２と同じである。
ＲＳ−Ｆ／Ｆ５６のＳ端子にはＨＳ信号が、Ｒ端子にはＤＳＰＥＮ信号が供給されている。ＲＳ−Ｆ／Ｆ５６の出力は、図５のＲＳ−Ｆ／Ｆ５６に示すように、時刻ａにおいて、ＨＳ信号（「Ｈ」）が入るので、「Ｈ」である。そして、時刻ｃにおいて、ＤＳＰＥＮ信号が「Ｈ」となると、「Ｌ」になり、時刻ｅにおいて、ＨＳ信号が「Ｈ」となると、「Ｈ」になる。したがって、ＲＳ−Ｆ／Ｆ回路５６の出力は、時刻ｃから時刻ｆの間は、ＤＳＰＥＮ信号とＨＳ信号に応じて、「Ｈ」と「Ｌ」を繰り返す。すなわち、ＲＳ−Ｆ／Ｆ５６の出力は、例えば時刻ｄに示すように、ＳＴＢ１信号の存在する期間において、「Ｌ」になっている。
しかし、時刻ｆから時刻ｉ（ａ）の間は、ＲＳ−Ｆ／Ｆ５６の出力は、ＤＳＰＥＮ信号が「Ｌ」であるので、「Ｈ」となる。
【００４８】
次に、Ｃｏｕｎｔ部５７およびＰｕｌｓｅ Ｇｅｎｅｒａｔｉｏｎ（以下、Ｐｕｌｓｅ Ｇｅｎ．と略す。）部５８について説明する。
Ｃｏｕｎｔ部５７は、ＨＳ信号、ＤＳＰＥＮ信号が入力され、ＣＬＫ端子にＤＣＬＫ信号が入力されている。Ｃｏｕｎｔ部５７は、ＨＳ信号が「Ｈ」になるタイミングからＤＳＰＥＮ信号が終わるタイミング（ＤＳＰＥＮ信号が「Ｈ」から「Ｌ」になる時点）の間のＤＣＬＫ信号の数をカウントする。そして、Ｃｏｕｎｔ部５７は、カウントした数を保持し、出力しつづける。例えば、Ｃｏｕｎｔ部５７は、図５の時刻ｂから時刻ｄまでの期間のＤＣＬＫ信号の数をカウントする。
【００４９】
一方、Ｐｕｌｓｅ Ｇｅｎ．部５８は、Ｃｏｕｎｔ部５７の出力とＨＳ信号とが入力され、ＣＬＫ端子にＤＣＬＫ信号が入力されている。そして、ＨＳ信号が「Ｈ」になるタイミングから、ＤＣＬＫ信号をカウントし、カウントしたＤＣＬＫ信号の数とＣｏｕｎｔ部５７の出力とが一致したとき、ＤＣＬＫ信号の１クロック分の信号を発生する。
前述したように、Ｃｏｕｎｔ部５７の出力は、時刻ｂから時刻ｄまでの期間のＤＣＬＫ信号の個数である。一方、Ｐｕｌｓｅ Ｇｅｎ．部５８も、時刻ｂからＤＣＬＫ信号の数のカウントを開始する。そして、時刻ｄで、Ｐｕｌｓｅ Ｇｅｎ．部５８の出力は、Ｃｏｕｎｔ部５７の出力と同じとなる。したがって、Ｐｕｌｓｅ Ｇｅｎ．部５８は、図５のＰｕｌｓｅ Ｇｅｎ．５８に示すように、時刻ｄにおいて、ＤＣＬＫ信号の１クロック分の信号を発生する。そして、Ｐｕｌｓｅ Ｇｅｎ．部５８の発生する信号は、ＤＳＰＥＮ信号の終了時に発生されるＳＴＢ１信号と同じタイミングで発生する。すなわち、Ｃｏｕｎｔ部５７は、情報表示領域１２への画像の描画における水平同期期間の開始から、ＳＴＢ１信号までの期間を計測していることになる。
【００５０】
さらに、Ｃｏｕｎｔ部５７がＨＳ信号からＤＳＰＥＮ信号の終了時までのＤＣＬＫ信号の数を記憶しているので、Ｐｕｌｓｅ Ｇｅｎ．部５８は、ＤＳＰＥＮ信号がなくとも、ＤＣＬＫ信号の１クロック分の信号を発生しうる（図５において、例えば時刻ｇ）。そして、Ｐｕｌｓｅ Ｇｅｎ．部５８の発生する信号の間隔は、ＳＴＢ１信号の間隔と同じとなっている。
【００５１】
さて、ＡＮＤ回路５９について説明する。ＡＮＤ回路５９には、Ｃｏｍｐａｒａｔｏｒ５４、Ｃｏｍｐａｒａｔｏｒ５５、ＲＳ−Ｆ／Ｆ５６、Ｐｕｌｓｅ Ｇｅｎ．部５８の出力が並列に入力されている。したがって、これらのすべての出力が「Ｈ」のとき、ＡＮＤ回路５９の出力が「Ｈ」になる。
すると、図５から分かるように、Ｐｕｌｓｅ Ｇｅｎ．部５８を除く、Ｃｏｍｐａｒａｔｏｒ５４、Ｃｏｍｐａｒａｔｏｒ５５、ＲＳ−Ｆ／Ｆ５６のそれぞれの出力が、共に「Ｈ」である期間は、時刻ｆから時刻ｈの期間である。この期間は、色校正領域１３に画像を描画する期間にあたる。
この結果、ＡＮＤ回路５９の出力は、図５のＡＮＤに示すように、時刻ｆから時刻ｈの期間の、Ｐｕｌｓｅ Ｇｅｎ．部５８の出力となる。ここでは、時刻ｆから時刻ｈまでのＰｕｌｓｅ Ｇｅｎ．部５８の出力は、ＳＴＢ１信号と同等の信号であって、擬似的に生成されていることから、疑似ＳＴＢ信号と呼ぶ。そして、疑似ＳＴＢ信号は、ＳＴＢ１信号を有しない水平同期期間に生成されている。
そして、疑似ＳＴＢ信号発生回路５１が生成した疑似ＳＴＢ信号は、表示コントローラ４１の生成するＳＴＢ１信号と加えられて（ＯＲされて）、ＳＴＢ信号となって、Ｘドライバ２１に供給される。すなわち、ＳＴＢ信号は、図５のＳＴＢとして示すように、表示コントローラ４１の生成するＳＴＢ１信号（時刻ｂから時刻ｆ）と、疑似ＳＴＢ信号発生回路５１が生成する疑似ＳＴＢ信号（時刻ｆから時刻ｈ）とからなる。そして、これらの信号の発生する時間間隔は同じである。
【００５２】
さて、前述したように、Ｘドライバ２１は、シフトレジスタ２２がＳＴＢ１信号を受信すると、ラッチ回路２４に蓄積された画像データＤ０〜Ｄ２３に基づいて、Ｙ配線１９に液晶駆動のための電位を送出する。そして、ラッチ回路２４は、シフトレジスタ２２がＳＴＨＲ信号を受信して、新たな画像データＤ０〜Ｄ２３を読み込むまで、画像データＤ０〜Ｄ２３を保持している。よって、例えば、時刻ｇにおいても、ラッチ回路２４は、情報表示領域１２の最下段の水平ライン＃７６８に表示された画像データＤ０〜Ｄ２３を保持している。
【００５３】
したがって、時刻ｇにおいて、シフトレジスタ２２が疑似ＳＴＢ信号を受信すると、色校正領域１３の最初の水平ライン＠１に、図５のＤ０〜Ｄ２３に破線で示すように、水平ライン＃７６８の描画に使用され、ラッチ回路２４に蓄積された画像データＤ０〜Ｄ２３に基づいて、Ｙ配線１９に液晶駆動のための電位を送出する。そして、時刻ｆから時刻ｈまでの疑似ＳＴＢ信号に対応して、色校正領域１３の水平ライン＠１から＠１６に、情報表示領域１２の最下段の水平ライン＃７６８の画像が描画される。
【００５４】
図６は、第１の実施の形態における情報表示領域１２と色校正領域１３とに描画された画像の一例を示す図である。
情報表示領域１２の最下段である水平ライン＃７６８に描画された画像が、色校正領域１３の水平ライン＠１から＠１６に描画されている。
【００５５】
以上説明したように、第１の実施の形態において、表示装置１０には、コネクタ７１を介して、ＶＥＳＡなどの規格で定められた信号が供給されている。そして、表示コントローラ４１から、Ｘドライバ２１およびＹドライバ３１に、情報表示領域１２に画像を描画する信号が送信されている。すなわち、表示装置１０には、色校正領域１３を備えない表示パネル１１に送信される信号と同じ信号が供給されている。
【００５６】
その一方、疑似ＳＴＢ信号発生回路５１は、情報表示領域１２に画像を描画する信号から、色校正領域１３に画像を描画するための疑似ＳＴＢ信号を生成している。
しかも、色校正領域１３には、情報表示領域１２の最下段の水平ラインの画像データがそのまま繰り返して描画される。このため、色校正領域１３に描画する画像のためのデータを別途入力するための回路を設けていない。
すなわち、色校正モードにおいて使用される画像は、情報表示領域１２の最下段の水平ラインに設定すればよい。色校正に、Ｒ、Ｇ、Ｂのそれぞれの単色またはそれぞれの中間階調の画像が用いられる場合は、情報表示領域１２の最下段の水平ラインにその画像を描画すればよい。
【００５７】
これらのことにより、色校正領域１３を設けた表示パネル１１を用いた表示装置１０であっても、専用のビデオカードや専用のビデオドライバを用いなくともよく、色校正領域１３を描画する画像データを別回路で供給する必要がない。すなわち、色校正領域１３を設けた表示パネル１１を用いた表示装置１０であっても、色校正領域１３を設けない表示装置と同様に取り扱いうる。そして、例え、ＶＥＳＡ ＣＶＴのＵＸＧＡであっても、ＤＣＬＫの周波数がＴＭＤＳ規格の上限を超えることはない。
【００５８】
なお、専用のビデオカードや専用のビデオドライバにより、表示装置１０に情報表示領域１２に加え、色校正領域１３に画像を描画する信号が供給されることがありうる。以下に、表示装置１０に情報表示領域１２および色校正領域１３とに画像を描画する信号が供給された場合について説明する。
【００５９】
この場合、第１の実施の形態において、表示装置１０には、ＸＧＡの情報表示領域１２の水平ライン＃１〜＃７６８に色校正領域１３の水平ライン＠１〜＠１６を加えた、水平ライン７８４本に対して、画像データＤ０〜Ｄ２３などの信号が供給される。このため、色校正領域１３へ画像を描画する期間にあたる、図５に示す時刻ｆから時刻ｈの期間にも、画像データＤ０〜Ｄ２３およびＤＳＰＥＮ信号が存在する。これにより、表示コントローラ４１は、この期間においても、ＳＴＢ１信号を生成し、Ｘドライバ２１に供給する。一方、この期間において、疑似ＳＴＢ信号発生回路５１は疑似ＳＴＢ信号を発生しないことが望ましい。
【００６０】
さて、ＡＮＤ回路５９には、Ｃｏｍｐａｒａｔｏｒ５４、Ｃｏｍｐａｒａｔｏｒ５５、ＲＳ−Ｆ／Ｆ５６、Ｐｕｌｓｅ Ｇｅｎ．部５８の出力が並列に入力されている。そして、図５に示す時刻ｆから時刻ｈの期間では、前述したように、Ｃｏｍｐａｒａｔｏｒ５４およびＣｏｍｐａｒａｔｏｒ５５のそれぞれの出力は「Ｈ」である。一方、ＲＳ−Ｆ／Ｆ５６の出力は、前述したように、ＳＴＢ１信号の存在する期間において、「Ｌ」になっている。疑似ＳＴＢ信号はＳＴＢ１信号と同じタイミングで発生する。このため、ＲＳ−Ｆ／Ｆ５６の出力は、疑似ＳＴＢ信号が発生する期間において、「Ｌ」となる。これにより、ＡＮＤ回路５９は、図５に示す時刻ｆから時刻ｈの期間において、疑似ＳＴＢ信号を発生しないようになっている。
【００６１】
以上、説明したように、第１の実施の形態の表示装置１０は、情報表示領域１２に画像を描画する信号に加え、色校正領域１３に画像を描画する信号が供給されても、供給された信号に基づいて、情報表示領域１２および色校正領域１３に画像を描画できるようになっている。
しかし、表示装置１０に対して、情報表示領域１２に画像を描画する信号に加え、色校正領域１３に画像を描画する信号が供給されることがなければ、疑似ＳＴＢ信号発生回路５１に、ＲＳ−Ｆ／Ｆ５６を設けなくともよい。
【００６２】
疑似ＳＴＢ信号発生回路５１は、ＡＳＩＣなどで構成してもよく、個別の論理ＩＣを用いて構成してもよい。さらに、表示コントローラ４１と合わせて構成してもよい。そして、疑似ＳＴＢ信号発生回路５１の機能を実現する回路は、通常のデジタル回路技術で構成することができる。
【００６３】
（第２の実施の形態）
次に、第２の実施の形態について説明する。ここでは、第１の実施の形態と異なる部分のみを説明し、同じ部分には同じ記号を付与して説明を省略する。
図７は、第２の実施の形態における表示装置１０を示す図である。
第２の実施の形態における表示装置１０の表示パネル１１は、色校正領域１３が情報表示領域１２の上部右側に設けられている点で、第１の実施の形態における表示パネル１１と異なる。
なお、ここでは、色校正領域１３を上部の右側に設けたが、上部であればいずれの位置にあってもよい。
【００６４】
そして、画素は、表示パネル１１において、情報表示領域１２の横方向にＨｐ個、縦方向にＶｐ個、そして、色校正領域１３の横方向にＨｓｐ個、縦方向にＶｓｐ個並んでいる。そして、情報表示領域１２の最上部の水平ラインを＃１とし、最下部の水平ラインを＃Ｖｐとする。そして、色校正領域１３の最上部の水平ラインを＠１とし、最下部の水平ラインを＠Ｖｓｐとする。
ここでは、第１の実施の形態の表示パネル１１と同様に、一例として、Ｈｐが１０２４、Ｖｐが７６８、そしてＨｓｐが３２、Ｖｓｐが１６であるとする。すなわち、情報表示領域１２は１０２４（Ｈｐ）×７６８（Ｖｐ）のＸＧＡである。そして、色校正領域１３は、３２（Ｈｓｐ）×１６（Ｖｓｐ）である。
【００６５】
第２の実施の形態における表示装置１０のＸドライバ２１、Ｙドライバ３１、表示コントローラ４１は、第１の実施の形態における表示装置１０と同じである。
一方、疑似ＳＴＢ信号発生回路５１の構成が異なっている。
【００６６】
図８は、第２の実施の形態における疑似ＳＴＢ信号発生回路５１の構成を示す図である。
疑似ＳＴＢ信号発生回路５１は、カウンタ（Ｃｏｕｎｔｅｒ）５３、比較器（Ｃｏｐａｒａｔｏｒ）回路５４、５５、ＲＳフリップフロップ（ＲＳ−Ｆ／Ｆ）回路５６、Ｃｏｕｎｔ部（Ｃｏｕｎｔ）５７、パルス発生（Ｐｕｌｓｅ Ｇｅｎｅｒａｔｉｏｎ）部５８、ＡＮＤ回路５９、カウンタリセットパルス発生（Ｒｅｓｅｔ）部６０を備える。
第２の実施の形態では、第１の実施の形態のＲＳフリップフロップ（ＲＳ−Ｆ／Ｆ）５２の代わりに、カウンタリセットパルス発生（Ｒｅｓｅｔ）部６０を備える。
以下では、表示パネル１１を駆動するタイムチャートとともに、これらの回路の動作を説明する。
【００６７】
図９は、第２の実施の形態における表示パネル１１を駆動する信号についてのタイムチャートである。
第２の実施の形態では、色校正領域１３が情報表示領域１２の上部に設けられているので、第１の実施の形態での、表示パネル１１を駆動する信号のタイムチャートにおける時刻ａから時刻ｂまでの期間（バックポーチ）に、色校正領域１３への画像の描画を行うこととなる。
そこで、図９では、図５の時刻ｂ以降を示し、連続する２つのフレーム＃１とフレーム＃２を示した。そして、時刻ａから時刻ｂまでの期間に相当する期間（時刻ｉから時刻ｊまでの期間）において、色校正領域１３へ画像を描画するとした。
なお、色校正領域１３の垂直方向の画素数Ｖｓｐは１６であるので、時刻ｉ（ａ）から時刻ｊ（ｂ）までの期間の１６水平ラインにおいて、色校正領域１３に画像が描画される。そして、時刻ｊ（ｂ）から時刻ｋ（ｆ）までの期間に、情報表示領域１２に画像が描画される。この期間において７６８水平ラインに画像が描画される。すると、残りの時刻ｆから時刻ｉ（ａ）までの期間は、ＶＥＳＡの規格による７９０水平ラインから、情報表示領域１２と色校正領域１３との水平ライン数を引いた、６水平ラインとなる。
【００６８】
図９において、ＤＣＬＫ信号、ＶＳ信号、ＨＳ信号、ＤＳＰＥＮ信号、画像データＤ０〜Ｄ２３（破線で示す部分を除く）、ＳＴＨＲ信号、ＳＴＢ１信号は、第１の実施の形態の場合と同じである。
【００６９】
まず、Ｒｅｓｅｔ部６０について説明する。
Ｒｅｓｅｔ部６０には、ＨＳ信号、ＤＳＰＥＮ信号、ＤＣＬＫ信号が入力されている。そして、Ｒｅｓｅｔ部６０は、ＤＣＬＫ信号をカウントして、ＨＳ信号を受信した後、予め定められた期間においてＤＳＰＥＮ信号を受信しなかったときに、「Ｈ」のパルス信号（リセットパルス信号）を出力し、それ以外は「Ｌ」を維持する。すなわち、図９のＲｅｓｅｔ６０に示すように、時刻ｂから時刻ｆまでの期間では、ＨＳ信号の後、ＤＳＰＥＮ信号が存在する。したがって、Ｒｅｓｅｔ部６０の出力は、「Ｌ」を維持する。しかし、時刻ｇは、ＤＳＰＥＮ信号があるとすると、ＤＳＰＥＮ信号が終了する時点に相当する。しかし、ＤＳＰＥＮ信号が存在しないため、Ｒｅｓｅｔ部６０は、図９のＲｅｓｅｔ６０に示すように、時刻ｇにおいて、リセットパルス信号を送出する。そして、その他の期間において、Ｒｅｓｅｔ部６０の出力は「Ｌ」を維持する。
【００７０】
次に、Ｃｏｕｎｔｅｒ５３について説明する。
第２の実施の形態のＣｏｕｎｔｅｒ５３は、Ｒｅｓｅｔ部６０の出力とＨＳ信号が入力される。Ｃｏｕｎｔｅｒ５３は、Ｒｅｓｅｔ部６０からリセットパルス信号を受信すると、カウント数を“０”にリセットし、その後、ＨＳ信号の数をカウントする。したがって、Ｃｏｕｎｔｅｒ５３の出力は、図９のＣｏｕｎｔｅｒ５３に示すように、時刻ｇにおいて、“０”となり、時刻ｉ（ａ）で“６”、そして、時刻ｊ（ｂ）で“２２”となる。さらに、Ｃｏｕｎｔｅｒ５３はカウントし続け、時刻ｋ（ｆ）で“７９０”となる。
【００７１】
さて、Ｃｏｍｐａｒａｔｏｒ５４、５５の機能は、設定された比較の対象が異なるが、第１の実施の形態の場合と同じである。
Ｃｏｍｐａｒａｔｏｒ５４は、比較の対象として“５”が−端子に設定されている。よって、Ｃｏｍｐａｒａｔｏｒ５４の出力は、図９のＣｏｍｐａｒａｔｏｒ５４に示すように、時刻ｂでは、Ｃｏｕｎｔｅｒ５３の出力が“５”を超えているため、「Ｈ」である。そして、時刻ｇにおいて、Ｃｏｕｎｔｅｒ５３の出力が“０”になると、「Ｌ」になる。その後、Ｃｏｕｎｔｅｒ５３の出力が“５”になる時刻ｉ（ａ）までの期間、「Ｌ」を維持する。そして、Ｃｏｕｎｔｅｒ５３の出力が“５”を超えた時刻ｉ（ａ）において、「Ｈ」となり、そのまま維持される。
【００７２】
Ｃｏｍｐａｒａｔｏｒ５５は、比較の対象として“２１”が＋端子に設定されている。よって、Ｃｏｍｐａｒａｔｏｒ５５の出力は、図９のＣｏｍｐａｒａｔｏｒ５５に示すように、時刻ｂでは、Ｃｏｕｎｔｅｒ５３の出力が“２１”を超えているため、「Ｌ」である。そして、時刻ｇにおいて、Ｃｏｕｎｔｅｒ５３の出力が“０”になると、「Ｈ」になる。その後、時刻ｊ（ｂ）において、Ｃｏｕｎｔｅｒ５３の出力が“２１”を超えると「Ｌ」となり、そのまま維持される。
【００７３】
ＲＳ−Ｆ／Ｆ５６、Ｃｏｕｎｔ部５７、Ｐｕｌｓｅ Ｇｅｎｅｎａｔｉｏｎ（Ｐｕｌｓｅ Ｇｅｎ．と略す。）部５８の機能は、第１の実施の形態の場合と同じである。よって、ＲＳ−Ｆ／Ｆ５６およびＰｕｌｓｅ Ｇｅｎ．５８のそれぞれの出力は図９に示す通りとなる。
【００７４】
さて、ＡＮＤ回路５９について説明する。ＡＮＤ回路５９には、Ｃｏｍｐａｒａｔｏｒ５４、Ｃｏｍｐａｒａｔｏｒ５５、ＲＳ−Ｆ／Ｆ５６、Ｐｕｌｓｅ Ｇｅｎ．部５８の出力が並列に入力されている。したがって、これらのすべての出力が「Ｈ」のとき、ＡＮＤ回路５９の出力が「Ｈ」になる。
すると、図９から分かるように、Ｐｕｌｓｅ Ｇｅｎ．部５８を除く、Ｃｏｍｐａｒａｔｏｒ５４、Ｃｏｍｐａｒａｔｏｒ５５、ＲＳ−Ｆ／Ｆ５６のそれぞれの出力が、共に「Ｈ」である期間は、時刻ｉ（ａ）から時刻ｊ（ｂ）までの期間である。
この結果、ＡＮＤ回路５９の出力は、図９のＡＮＤに示すように、時刻ｉ（ａ）から時刻ｊ（ｂ）の、Ｐｕｌｓｅ Ｇｅｎ．部５８の出力となる。その他の期間は、「Ｌ」である。
ここでは、時刻ｉ（ａ）から時刻ｊ（ｂ）までのＰｕｌｓｅ Ｇｅｎ．部５８の出力は、ＳＴＢ１信号と同等の信号であって、擬似的に生成されている。このことから、ＡＮＤ回路５９の出力、すなわち疑似ＳＴＢ信号発生回路５１が生成した信号を疑似ＳＴＢ信号と呼ぶ。
【００７５】
そして、疑似ＳＴＢ信号発生回路５１が生成した疑似ＳＴＢ信号は、表示コントローラ４１の生成するＳＴＢ１信号と加えられて（ＯＲされて）、ＳＴＢ信号となって、Ｘドライバ２１に供給される。すなわち、したがって、Ｘドライバ２１に供給されるＳＴＢ信号は、時刻ｉ（ａ）から時刻ｊ（ｂ）までの、疑似ＳＴＢ信号発生回路５１が発生する疑似ＳＴＢ信号と、これに引き続く、時刻ｊ（ｂ）から時刻ｋ（ｆ）までの、表示コントローラ４１が発生するＳＴＢ１信号からなる。
【００７６】
そして、第１の実施の形態で説明したように、フレーム＃２の時刻ｉから時刻ｊまでの、色校正領域１３に画像を描画する期間においては、１フレーム前（フレーム＃１）の時刻ｂから時刻ｆまでの期間において、情報表示領域１２の水平ライン＃７６８に描画され、Ｘドライバのラッチ回路２４に保持された画像データＤ０〜Ｄ２３が、図９のＤ０〜Ｄ２３に示すように、色校正領域１３に繰り返して描画されることになる。そして、時刻ｊから時刻ｋまでの、情報表示領域１２に描画する期間においては、画像データＤ０〜Ｄ２３に基づいて画像が描画される。
【００７７】
図１０は、第２の実施の形態における、情報表示領域１２と色校正領域１３とに描画された画像の一例を示す図である。色校正領域１３の水平ライン＠１〜＠１６には、１フレーム前の情報表示領域１２の最下段の水平ライン＃７６８に描画された画像が描画されている。
【００７８】
以上説明したように、第２の実施の形態においても第１の実施の形態と同様に、色校正領域１３を設けた表示パネル１１を用いた表示装置１０であっても、専用のビデオカードや専用のビデオドライバを要しないとともに、色校正領域１３を描画する画像データを別回路で供給する必要がない。すなわち、色校正領域１３を設けた表示パネル１１を用いた表示装置１０であっても、色校正領域１３を設けない表示装置と同様に取り扱いうる。そして、例え、ＵＸＧＡであっても、データクロックの周波数が規格の上限を超えることはない。
【００７９】
なお、第２の実施の形態の表示装置１０は、第１の実施の形態でと同様に、情報表示領域１２に画像を描画する信号に加え、色校正領域１３に画像を描画する信号が供給されても、供給された信号に基づいて、情報表示領域１２および色校正領域１３に画像を描画できるようになっている。
【００８０】
疑似ＳＴＢ信号発生回路５１は、ＡＳＩＣなどで構成してもよく、個別の論理ＩＣを用いて構成してもよい。さらに、表示コントローラ４１と合わせて構成してもよい。そして、疑似ＳＴＢ信号発生回路５１の前述した機能を実現する回路は、通常のデジタル回路技術で構成することができることは明らかである。
【００８１】
さらに、第１および第２の実施の形態においては、ＶＥＳＡの規格におけるＸＧＡの場合を示したが、ＵＸＧＡなどその他の規格であってもかまわない。いずれの規格においても、情報表示領域に画像を描画するのに必要なＨＳ信号の数を超えるＨＳ信号が設定されているので、その余剰の信号を使用すればよい。
また、第１および第２の実施の形態においては、色校正領域の水平ラインの数を１６としたが、色校正領域に対向して配置される色センサが受光できる面積であればよく、１６に限られない。
【００８２】
そして、第１および第２の実施の形態において、表示装置に用いる表示パネルとしてＬＣＤパネルとしたが、ＬＣＤパネルと同様にマトリクス駆動されるＰＤＰやＥＬパネルであってもよい。
【図面の簡単な説明】
【００８３】
【図１】第１の実施の形態における表示装置を示す図である。
【図２】第１の実施の形態における表示コントローラの構成を示す図である。
【図３】第１の実施の形態におけるＸドライバおよびＹドライバの構成と、表示パネルの画素との接続関係を示す図である。
【図４】第１の実施の形態における疑似ＳＴＢ信号発生回路の構成を示す図である。
【図５】第１の実施の形態における表示パネルを駆動する信号についてのタイムチャートである。
【図６】第１の実施の形態における情報表示領域と色校正領域とに描画された画像の一例を示す図である。
【図７】第２の実施の形態における表示装置を示す図である。
【図８】第２の実施の形態における疑似ＳＴＢ信号発生回路の構成を示す図である。
【図９】第２の実施の形態における表示パネルを駆動する信号についてのタイムチャートである。
【図１０】第２の実施の形態における情報表示領域と色校正領域とに描画された画像の一例を示す図である。
【符号の説明】
【００８４】
１０…表示装置、１１…表示パネル、１２…情報表示領域、１３…色校正領域、１５…画素、２１…Ｘドライバ、３１…Ｙドライバ、４１…表示コントローラ、５１…疑似ＳＴＢ信号発生回路
【技術分野】
【０００１】
本発明は、表示装置およびその表示方法に関する。
【背景技術】
【０００２】
液晶ディスプレイ（ＬＣＤ：Liquid Crystal Display）、プラズマディスプレイ（ＰＤＰ：Plasma Display Panel）、エレクトロルミネッセンスディスプレイ（ＥＬ：Electroluminescence Display）などの表示装置は、コンピュータの端末装置を始め、ＴＶなどの放送受信用ディスプレイとして広く用いられている。
近年では、これらの表示装置は、医療の分野、印刷業務の分野、映画のＣＧ製作の分野などにも使用されるようになってきた。しかし、これらの分野では、表示画面の色の再現性が厳しく求められている。
【０００３】
これらの表示装置は、温度・湿度などの環境や経時変化により、制御回路の回路定数が変動する。これにより、表示画面に再現される色が変化する。そこで、頻繁に色校正が行われる。例えば、毎朝、表示装置を使用する前に、表示装置を色校正モードに設定すると共に、外付けの色度センサなどの色センサの受光面を表示画面に押し当てて、表示画面の色度などを測定し、表示装置のコントローラなどに設定されたγ特性やバックライトの色バランスなどを調整する。
しかし、この色校正は、頻繁に行う必要があると共に、定められた手順で行わなければならないため、きわめて煩雑である。また、このような外付けの色センサは、表示画面を覆い隠すため、表示画面上に常時セットしておくことができない。
【０００４】
そこで、非特許文献１に示されているように、情報を表示する表示領域の他に、色校正用の画像を表示する色校正用の領域を設けた表示パネルが開発されている。この表示パネルの色校正用の領域に受光面を対面させた色センサを設け、色校正用の領域および色センサをベゼルと呼ばれるカバー（フロントカバー）で覆う。この結果、ユーザは、色度センサを取り付ける手間がなく、色校正モードに設定するだけで、色校正ができるようになる。また、ユーザは色校正用の領域を意識することなく、表示装置を使用することができる。
【０００５】
【非特許文献１】Engineering Specification Type 21.3 QSXGA Monochrome TFT/LCD Module Model Name : IAQS80. Document Control Number : OEM I-980-03［Online］. International Display Technology, October 8, 2002. [retrieved on 2008-10-20]. Retrieved from the Internet: ＜http://www.idtech.co.jp/en/products/pdf/oem_i-980-03.pdf＞.
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところが、表示パネルの画素数や表示パネルを駆動するための入力信号は、標準化団体であるＶＥＳＡ（Video Electronics Standards Association）などにより規格化されている。例えば、ＸＧＡ（Extended Graphics Array）の規格では、縦横の画素数が１０２４ドット×７２８ドット（以下、１０２４×７２８と記す。）と定められている。また、水平周波数４７．８１６Ｈｚなどと、さまざまなクロック周波数やさまざまな期間が定められている。このような規格に基づいて、コンピュータなどから表示装置に信号を供給するビデオカードや、コンピュータなどの装置にインストールされ、ビデオカードを制御して表示装置に適した信号を生成するビデオドライバと呼ばれるソフトウェアが作られている。
さて、色校正用の領域を設けた表示パネルは、設けない表示パネルに比べ、色校正用の領域の画素数が多くなっている。このため、標準化された規格に対応するビデオカードやビデオドライバが使用できないという問題があった。そこで、色校正用の領域を設けた表示パネルを駆動するには、専用のビデオカードや専用のビデオドライバで対応せざるを得なかった。
【０００７】
さらに、Ｗｉｎｄｏｗｓ（登録商標）などのオペレーティングシステム（ＯＳ）は、表示画面の全面に画像を表示するように設計されている。したがって、色校正用の領域を設けた表示パネルを、専用のビデオカードや専用のビデオドライバを用いて駆動したとしても、ＯＳは、表示画面の一部が色校正用の領域であることを認識しないため、色校正用の領域にも画像を描画してしまう。このため、ユーザはベゼルで覆われた色校正用の領域に描画された画像を見ることができない。また、このようなＯＳの管理下で動作する、いわゆるアプリケーションソフトウェアについても、同様のことが起こる。
【０００８】
また、表示装置の解像度が高くなると、表示装置に送信される画像信号のビットレートが高くなり、規格に定められた最高のビットレートを超えてしまうことが生じうる。例えば、前述したＶＥＳＡの規格であるＵＸＧＡ（Ultra Extended Graphics Array）では、縦横の画素数が１６００×１２００である。このとき、フレームレートを６０Ｈｚ、垂直ブランクを４５水平ラインとすると、ＶＥＳＡ ＣＶＴの規格においては、データクロック周波数は１６１．０ＭＨｚとなる。これにセンサエリアとして３２水平ラインを設けるとすると、データクロック周波数は１６５．５ＭＨｚとなって、信号規格のＴＭＤＳ（Transition Minimized Differential Signaling)の上限である１６５ＭＨｚを超えることになる。
【０００９】
これまで述べたように、色校正用の領域が設けられた表示装置を使用するには、専用のビデオカードおよび専用のビデオドライバが用意され、専用のアプリケーションソフトウェアが開発されることが必要であった。
【００１０】
本発明の目的は、専用のビデオカードおよび専用のビデオドライバを用いなくともよい、色校正用の領域を設けた表示パネルによる表示装置および表示方法を提供することにある。
【課題を解決するための手段】
【００１１】
本発明が適用される表示装置は、複数の画素が格子状に配列され、ユーザに提示するための画像を表示する第１の表示領域と色を校正するための画像を表示する第２の表示領域とを備えた表示パネルと、表示パネルに画像を描画するドライバ回路と、表示パネルの横方向に一列に並んだ画素で構成される水平ライン毎に画像を表示するタイミングを、第１の表示領域への画像の表示のために指示する第１のストローブ信号と、第２の表示領域への画像の表示のために指示する第２のストローブ信号とを生成し、ドライバ回路に供給するコントローラと、第２の表示領域に対面して設けられ、第２の表示領域に表示された画像の色を計測する色センサとを備えている。
そして、コントローラは、第２のストローブ信号を、１水平ラインに画像を描画する期間に相当する複数の水平同期期間のうち、第１のストローブ信号を有しない水平同期期間に、ドライバ回路に供給する。
また、コントローラは、第１の表示領域の描画における水平同期期間の開始の時点から第１のストローブ信号の開始の時点までの期間に相当する期間が、第１のストローブ信号を有しない水平同期期間の開始の時点から経過した時点に、第２のストローブ信号をドライバ回路に供給する。
【００１２】
本発明が適用される表示装置の表示パネルは、第２の表示領域が、第１の表示領域の下部に設けられ、第２の表示領域に表示される画像が、第１の表示領域の最下段の水平ラインに表示される画像である。
また、表示パネルは、第２の表示領域が、第１の表示領域の上部に設けられ、第２の表示領域に表示される画像が、第１の表示領域の最下段の水平ラインに表示される画像であってよい。
【００１３】
他の観点から捉えると、本発明は、画素が格子状に配列され、ユーザに提示するための画像を表示する第１の表示領域と色を校正するための画像を表示する第２の表示領域とを備えた表示パネルに画像を表示する表示方法であって、第１の表示領域への画像の表示における、表示パネルの横方向に一列に並んだ画素で構成される１水平ラインに画像を描画する期間である水平同期期間において、この水平同期期間の開始の時点から、１水平ラインに画像を描画するタイミングを指示する第１のストローブ信号の開始の時点までの期間を計測するステップと、第１のストローブ信号を有しない水平同期期間において、水平同期期間の開始の時点から、計測するステップにおいて計測された期間が経過した時点に、第２のストローブ信号を表示パネルに供給して、第２の表示領域に画像を描画するステップとを含む。
【００１４】
さらに、本発明が適用される表示装置は、複数の画素が格子状に配列され、ユーザに提示するための画像を表示する第１の表示領域と色を校正するための画像を表示する第２の表示領域とを備え、第２の表示領域が、第１の表示領域の下部に設けられ、第２の表示領域に表示される画像が、第１の表示領域の最下段の水平ラインに表示される画像である表示パネルと、表示パネルに画像を描画するドライバ回路と、表示パネルの横方向に一列に並んだ画素で構成される水平ライン毎に画像を描画するタイミングを、第１の表示領域への画像の描画のために指示する第１のストローブ信号と、第１の表示領域の描画における水平同期期間の開始の時点から第１のストローブ信号の開始の時点までの期間に相当する期間が、第１のストローブ信号を有しない水平同期期間の開始の開始の時点から経過した時点で、第２の表示領域への画像の描画のために指示する第２のストローブ信号とを、ドライバ回路に供給するコントローラと、第２の表示領域に対面して設けられ、第２の表示領域に表示された画像の色を計測する色センサとを備える。
【発明の効果】
【００１５】
本発明によれば、専用のビデオカードおよび専用のビデオドライバを用いなくともよい、色校正用の領域を設けた表示パネルによる表示装置および表示方法を提供できる効果がある。
【発明を実施するための最良の形態】
【００１６】
以下、添付図面を参照しつつ、本発明の実施の形態について詳細に説明する。
（第１の実施の形態）
図１は、第１の実施の形態における表示装置１０を示す図である。
表示装置１０は、画素が格子状に配列された表示パネル１１、表示パネル１１上において横方向に一列に並んだ画素で構成される水平ラインの画素列に画像データを供給する、ドライバ回路の一例としてのＸドライバ２１、画像データを供給する水平ラインを表示パネル１１の上から下へ順に指定する、同じくドライバ回路の一例としてのＹドライバ３１を備える。さらに、表示装置１０は、供給される入力信号（図示せず）から表示パネル１１を制御する信号を生成する、コントローラの一例としての表示コントローラ４１、ストローブ（ＳＴＢ：Strobe Signal）信号を擬似的に発生させる、コントローラの一例としての疑似ＳＴＢ信号発生回路５１、表示装置１０に外部から入力信号を供給する配線接続点であるコネクタ７１を備える。なお、これらの信号については後述する。
【００１７】
表示パネル１１は、一例として３つの領域に分かれている。すなわち、情報を提示するための第１の表示領域（情報表示領域）１２、色センサに対面して色を校正するための画像を表示する第２の表示領域（色校正領域）１３、および情報表示用領域１２と色校正領域１３とに連続しているが、表示に使われていない領域（不使用領域）１４である。
第１の実施の形態では、色校正領域１３は情報表示領域１２の左側下部に設けられている。なお、色校正領域１３を下部の左側に設けたが、下部であればいずれの位置にあってもよい。
【００１８】
表示パネル１１は、格子状に配列された画素１５を備える。例えば、図1中の拡大図に示すように、１つの画素１５は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３つのサブ画素１５ａ、１５ｂ、１５ｃが横に並んで構成されている（ストライプ配列）。そして、画素１５は、表示パネル１１において、情報表示領域１２の横方向にＨｐ個、縦方向にＶｐ個、さらに色校正領域１３の横方向にＨｓｐ個、縦方向にＶｓｐ個並んでいる。ここでは、情報表示領域１２の最上部の水平ラインを＃１とし、最下部の水平ラインを＃Ｖｐとする。さらに、色校正領域１３の最上部の水平ラインを＠１とし、最下部の水平ラインを＠Ｖｓｐとする。
第１の実施の形態では、一例として、Ｈｐが１０２４、Ｖｐが７６８、さらにＨｓｐが３２、Ｖｓｐが１６であるとする。すなわち、情報表示領域１２は１０２４（Ｈｐ）×７６８（Ｖｐ）のＸＧＡである。そして、色校正領域１３は、３２（Ｈｓｐ）×１６（Ｖｓｐ）である。
【００１９】
さらに、表示装置１０は、図示しないが、色校正領域１３に対面して受光面が設けられた色センサを備える。色センサには、色を計測するため、受光した光をＲ、Ｇ、Ｂのそれぞれの色信号別に検出するものを用いうる。例えば、フォトダイオードやフォトトランジスタの上にＲ、Ｇ、Ｂのカラーフィルタを設けたものを用いうる。
また、表示装置１０は、図示しないが、情報表示領域１２が開口となっているベゼル（フロントカバー）およびＸドライバ２１、Ｙドライバ３１、表示コントローラ４１、疑似ＳＴＢ信号発生回路５１などに電力を供給する電源回路を備える。
【００２０】
そして、表示装置１０は、同じく図示しないが、表示パネル１１が一例として液晶表示（ＬＣＤ：Liquid Crystal Display）パネルであれば、表示パネル１１の裏面に設けられ、表示パネル１１に光を供給するバックライトユニットを備える。このバックライトユニットは、冷陰極放電管（ＣＣＦＬ：Cold Cathode Florescent Lump）や発光ダイオード（ＬＥＤ：Light Emitting Diode）を光源とするものであってよい。さらに、これらの光源は、表示パネル１１の裏面に配置されてもよく、表示パネル１１の裏面に設けられた導光板のエッジに設置されてもよい。
【００２１】
表示コントローラ４１には、ＤＶＩ（Digital Visual Interface）などの信号規格に基づいて、表示パネル１１に画像を描画するためのデータ（画像信号）および各種のクロック信号が供給される。このとき、画像信号は、一例として、ＴＭＤＳと呼ばれるデータフォーマットで供給される。そして、画像信号は、一例として、Ｒ、Ｇ、Ｂのそれぞれが８ビットの階調（２５６階調）で供給されている。
【００２２】
また、表示コントローラ４１は、入力された画像信号から表示コントローラ４１で画像処理が施された画像データなどを、Ｘドライバ２１に送信する。また、表示コントローラ４１は、クロック信号である水平同期（ＨＳ：Horizontal Synchronizing Signal）信号、垂直同期（ＶＳ：Vertical Synchronizing Signal）信号をＹドライバ３１に供給する。
疑似ＳＴＢ信号発生回路５１は、表示コントローラ４１と同時に、各種のクロック信号を受信し、疑似的にＳＴＢ信号（疑似ＳＴＢ信号）を生成する。そして、表示コントローラ４１で生成した第１のストローブ信号であるＳＴＢ（Strobe）１信号と疑似ＳＴＢ信号発生回路５１が生成した第２のストローブ信号である疑似ＳＴＢ信号とは、加えら（ＯＲさ）れ、ＳＴＢ信号としてＸドライバ２１に供給される。これらの信号についても後述する。
【００２３】
図２は、第１の実施の構成における表示コントローラ４１の構成を示す図である。表示コントローラ４１は、γ補正部４２、γ補正データを収納するＬＵＴ（Lookup Table）４３、タイミングコントロール信号発生部４４を備える。
表示コントローラ４１は、Ｒ、Ｇ、Ｂのそれぞれ８ビットの画像信号、データクロック（ＤＣＬＫ）信号、ディスプレイイネーブル（ＤＳＰＥＮ：Display Enable）信号、ＨＳ信号およびＶＳ信号を供給する。これらの信号についても後述する。
【００２４】
γ補正部４２は、画像信号を表示パネル１１の表示特性に対応させるため、表示パネル１１の特性に合わせて、画像信号を補正する。このとき、ＬＵＴ４３に予め補正値が収められているので、γ補正部４２はＬＵＴ４３を参照して、γ補正した画像信号を生成する。
タイミングコントロール信号発生部４４は、γ補正した画像信号を、サブ画素１５ａ、１５ｂ、１５ｃ毎に８ビットをパラレルに並べた画像データＤ０〜Ｄ２３を生成する。さらに、新たにＳＴＨＲ（Right shift start pulse）信号およびＳＴＢ１信号を生成する。これらの信号についても後述する。
【００２５】
このようにして、表示コントローラ４１は、ＤＣＬＫ、画像データ、ＳＴＨＲ、ＳＴＢ１、ＤＳＰＥＮ、ＨＳの各信号を、Ｘドライバ２１に送信し、ＨＳおよびＶＳの各信号をＹドライバ３１に送信する。
【００２６】
図３は、Ｘドライバ２１およびＹドライバ３１の構成と、表示パネル１１の画素１５との接続関係を示す図である。ここでは、表示パネル１１の一部を取り出して示している。なお、表示パネル１１は、一例としてＬＣＤパネルであるとする。
【００２７】
始めに表示パネル１１の構成を説明する。
表示パネル１１のそれぞれの画素１５は、前述したようにＲ、Ｇ、Ｂのサブ画素１５ａ、１５ｂ、１５ｃから構成されている。そして、それぞれのサブ画素１５ａ、１５ｂ、１５ｃは、ガラス基板（図示せず）上に形成された画素電極１６と薄膜トランジスタ（ＴＦＴ）１７とを備えている。
そして、表示パネル１１は、表示パネル１１の横方向に並んだサブ画素１５ａ、１５ｂ、１５ｃのＴＦＴ１７のそれぞれのゲート端子に接続されたＸ（ゲート）配線１８を備える。さらに、表示パネル１１は、表示パネル１１の縦方向に並んだサブ画素１５ａ（または、画素１５ｂ、１５ｃ）の薄膜トランジスタＴＦＴ１２のソース端子に接続されたＹ（ソース）配線１９を備える。
【００２８】
ここでは、図示したＸ配線１８をｍ番目および（ｍ＋１）番目のＸ配線１８と呼び、図示したＹ配線１９をｎ番目〜（ｎ＋４）番目のＹ配線１９と呼ぶ。そして、表示パネル１１の上端から下端に向けてｍが１から順に並んでいるとし、表示パネル１１の左端から右端に向けてｎが１から順に並んでいるとする。ここでは、前述したように、Ｈｐを１０２４、Ｖｐを７６８、そしてＨｓｐを３２、Ｖｓｐを１６としているので、ｍは１から７８４（７６８＋１６）で、ｎは１から３０７２（１０２４×３）である。
なお、図示しないが、画素電極１６およびＴＦＴ１７が形成されたガラス基板（ＴＦＴ基板）に対向して、対向基板が設けられている。対向基板には、対向電極と、それぞれのサブ画素１５ａ、１５ｂ、１５ｃに対応して、Ｒ、Ｇ、Ｂの色を透過するカラーフィルタとが形成されている。
そして、表示パネル１１は、ＴＦＴ基板と対向電極基板の間に液晶が挟み込まれて構成されている。
【００２９】
Ｘドライバ２１は、表示パネル１１の最下段（ｍ＝７８４）に横方向に並んだサブ画素１５ａ、１５ｂ、１５ｃにそれぞれ接続された電圧フォロア回路２７、電圧フォロア回路２７に接続されたレベルシフト（ＬＳ）回路２６、さらにＬＳ回路２６に接続されたＤ／Ａ変換器２５、そしてＤ／Ａ変換器２５に接続されたラッチ回路２４を備える。
そして、Ｘドライバ２１は、すべてのラッチ回路２４に共通に、データレジスタ２３とシフトレジスタ２２とを備える。
【００３０】
Ｘドライバ２１には、表示コントローラ４１から、ＤＣＬＫ、画像データ、ＳＴＨＲ、ＤＳＰＥＮ、ＨＳの各信号が供給される。なお、表示コントローラ４１からのＳＴＢ１信号と、疑似ＳＴＢ信号発生回路５１からの疑似ＳＴＢ信号とは、加えられ（ＯＲされ）て、ＳＴＢ信号として、Ｘドライバ２１に供給される。
それぞれのラッチ回路２４は、サブ画素当たり８ビットの画像データを保持する。
Ｄ／Ａ変換器２５は、液晶セルを駆動するために、デジタル信号である画像信号をアナログ信号に変換する。Ｄ／Ａ変換には、複数の抵抗をはしご状に構成した抵抗分圧型や、複数の基準電圧Ｖｒｅｆを設け、電圧を選択する電圧選択型などを用いうる。
ＬＳ回路２６は、アナログ信号となった画像信号を、液晶駆動に必要な１２Ｖ〜１５Ｖの電圧にシフトさせる。
そして、電圧フォロア回路２７は、出力を入力に負帰還させたＯＰアンプで、高入力インピーダンス、低出力インピーダンスで、表示パネル１１のＹ配線１９に液晶駆動のための電圧を供給する。
【００３１】
なお、Ｖｄｄ１はシフトレジスタ２２、データレジスタ２３、ラッチ回路２４のデジタル回路を駆動するための電源電圧（３．３Ｖ）である。Ｖｒｅｆは、前述したＤ／Ａ変換器２５の基準電位である。そして、Ｖｄｄ２は、ＬＳ回路２６、電圧フォロア回路２７を駆動するための電源電圧（１２Ｖ〜１５Ｖ）である。
【００３２】
Ｙドライバ３１は、それぞれのＸ配線１８に接続され電圧フォロア回路３４、電圧フォロア回路３４に接続されたＬＳ（レベルシフト）回路３３を備える。そして、Ｙドライバ３１は、すべてのＬＳ回路３３に共通にシフトレジスタ３２を備える。
Ｙドライバ３１には、表示コントローラ４１からＨＳ信号およびＶＳ信号が供給されている。
ＬＳ回路３３は、例えば３．３ＶのＨＳ信号などを液晶駆動に必要な１２Ｖ〜４０Ｖのゲート電圧にシフトする。
なお、Ｖｄｄ１はシフトレジスタ３２のデジタル回路を駆動するための電源電圧（３．３Ｖ）である。Ｖｅｅは、ＬＳ回路３３、電圧フォロア回路３４を駆動するための電源電圧（１２Ｖ〜４０Ｖ）である。
そして、Ｘドライバ２１およびＹドライバ３１は、それぞれＬＳＩを複数並べて構成されている。
【００３３】
図４は、第１の実施の形態における疑似ＳＴＢ信号発生回路５１の構成を示す図である。
疑似ＳＴＢ信号発生回路５１は、ＲＳフリップフロップ（ＲＳ−Ｆ／Ｆ）５２、５６、カウンタ（Ｃｏｕｎｔｅｒ）５３、比較器（Ｃｏｐａｒａｔｏｒ）５４、５５、カウント（Ｃｏｕｎｔ）部５７、パルス発生（Ｐｕｌｓｅ Ｇｅｎｅｒａｔｏｒ）部５８、ＡＮＤ回路５９を備える。
それぞれの機能は、タイムチャートとともに後述する。
【００３４】
図５は、第１の実施の形態における表示パネル１１を駆動する信号についてのタイムチャートである。
ＶＥＳＡの規格（ＶＥＳＡ ＣＶＴ−ｒｂ（Reduced blanking））に基づいて、ＸＧＡの表示パネル１１について１フレームの期間のタイムチャートを示した。
なお、図５においては、時間が右から左へと進むとし、１フレーム期間を時刻ａから時刻ｉとして示した。１フレームの期間は、ＸＧＡの６０Ｈｚでは１６．７０３ｍｓである。１フレーム期間は順次繰り返すので、時刻ｉで時刻ａに戻って繰り返すことになる。
【００３５】
始めに、表示装置１０の外部から、表示コントローラ４１および疑似ＳＴＢ信号発生回路５１に供給されるデータクロック（ＤＣＬＫ）信号、ＶＳ信号、ＨＳ信号、ディスプレイイネーブル（ＤＳＰＥＮ）信号について説明する。
ＤＣＬＫ信号は、１つの画素１５（サブ画素１５ａ、１５ｂ、１５ｃ）の画像データＤ０〜Ｄ２３をＸドライバ２１に供給する時間を単位とするパルス信号である。ＤＣＬＫ信号の周期は、ＶＥＳＡ ＣＶＴ−ｒｂの規格では、ＸＧＡにおいて、５６．０ＭＨｚである。このＤＣＬＫ信号は、１フレーム期間においてたえず供給されている。
なお、パルス信号とは、予め定められた時点で「Ｈ」になり、予め定められた短い時間の経過後、「Ｌ」になる信号をいう。パルス信号では、「Ｈ」になるタイミングが重要であるので、「Ｌ」になる時点については説明を省略する。
【００３６】
ＶＳ信号は、１フレームの開始時に「Ｈ」となるパルス信号で、Ｙドライバ３１に供給される。
ＨＳ信号は、表示パネル１１の水平ライン毎の描画のタイミングを設定するパルス信号で、Ｙドライバ３１に供給される。水平同期周期であるＨＳ信号の周期（図５において、例えば時刻ｂから時刻ｅまでの期間）は、ＸＧＡで２１．１４３μｓである。そして、ＶＥＳＡ ＣＶＴ−ｒｂの規格によると、ＸＧＡにおいて、ＨＳ信号は、時刻ａから時刻ｉの１フレームあたり、７９０個供給される。
なお、情報表示領域１２は７６８水平ラインであるので、情報表示領域１２への描画は７６８個のＨＳ信号で足りる。つまり、時刻ｂから時刻ｆまでの間の７６８個のＨＳ信号が情報表示領域１２に描画するために使用され、残りの２２個は、時刻ａから時刻ｂの間（バックポーチ）と時刻ｆから時刻ｉの間（フロントポーチ）とに分けて配置されている。そして、第１の実施の形態では、時刻ｆから時刻ｈの１６個のＨＳ信号の部分を色校正領域１３に描画するために使用する。
【００３７】
すなわち、第１の実施の形態においては、例えば、ＸＧＡの場合、７６８水平ラインに対して、ＶＳ信号が７９０個出力されていることから、余剰の２２を用いて、色校正領域１３に描画する。このことから、ＶＥＳＡの規格によるタイミングを用いても、色校正領域１３に色校正用の画像を描画できる。
【００３８】
ＤＳＰＥＮ信号は、画像データＤ０〜Ｄ２３が送信されていることを示す信号である。すなわち、ＤＳＰＥＮ信号が「Ｈ」である期間（図５において、例えば時刻ｃから時刻ｄまでの期間）に送信された画像データＤ０〜Ｄ２３がＸドライバ２１に受信される。ここでは、１水平ライン当たりの画素数Ｈｐは１０２４であるので、時刻ｃから時刻ｄの期間に、１０２４個の画像データＤ０〜Ｄ２３が供給されている。
【００３９】
次に、表示コントローラ４１が生成するＳＴＨＲ（Right shift start pulse）信号およびＳＴＢ１信号について説明する。
ＳＴＨＲ信号は、画像データＤ０〜Ｄ２３の先頭を示すパルス信号であって、ＤＳＰＥＮ信号が「Ｈ」となるタイミングに同期して生成される。一方、ＳＴＢ１信号は、ＤＳＰＥＮ信号が「Ｌ」となるタイミングに同期して生成される。そして、ＳＴＢ１信号は、Ｘドライバ２１が取り込んだ画像データＤ０〜Ｄ２３を、液晶駆動のためのアナログ信号に変換して、表示パネル１１の画素１５に送出するように指示するパルス信号である。
【００４０】
ここで、図３を参照しつつ、図５に基づいて、表示パネル１１に画像がどのように描画されるかを説明する。
Ｒ、Ｇ、Ｂの画像信号は、表示装置１０の外部から表示コントローラ４１に供給される。そして、表示コントローラ４１のγ補正部４２で補正され、画像データＤ０〜Ｄ２３として、Ｘドライバ２１に供給される。ここで、画像データＤ０〜Ｄ２３のうち、Ｄ０〜Ｄ７はサブ画素１５ａ、画像データＤ８〜Ｄ１５はサブ画素１５ｂ、画像データＤ１６〜Ｄ２３はサブ画素１５ｃの画像データである。
【００４１】
まず、水平ライン＃１（ｍ＝１）に画像を描画する場合を説明する。
時刻ａにおいて、Ｙドライバ３１のシフトレジスタ３２は、表示コントローラ４１からＶＳ信号を受信して、動作を開始する。そして、予め定められた個数のＨＳ信号を受信した後の、時刻ｂにおいて、Ｙドライバ３１のＬＳ回路３３と電圧フォロア回路３４は、１水平ラインの１番目のＸ配線（ｍ＝１）の電位を、ＴＦＴ１７をオン状態にする電位に設定する。
一方、Ｘドライバ２１のシフトレジスタ２２は、時刻ｃにおいて、前述したＳＴＨＲ信号を受信すると、ＤＣＬＫ信号のタイミングに同期して画像データＤ０〜Ｄ２３を受信し、画像データＤ０〜Ｄ７をＸドライバ２１の１番目（ｎ＝１）のラッチ回路２４に、Ｄ８〜Ｄ１５を２番目（ｎ＝２）のラッチ回路２４に、Ｄ１６〜Ｄ２３を３番目（ｎ＝３）のラッチ回路２４に保持する。そして、次のＤＣＬＫ信号のタイミングに同期して、新たに受信した画像データＤ０〜Ｄ２３のうち、画像データＤ０〜Ｄ７をＸドライバ２１の４番目（ｎ＝４）のラッチ回路２４に、Ｄ８〜Ｄ１５を５番目（ｎ＝５）のラッチ回路２４に、Ｄ１６〜Ｄ２３を６番目（ｎ＝６）のラッチ回路２４に保持する。このようにして、ｎ＝１から３０７２（１０２４×３）個のラッチ回路２４は、時刻ｃから時刻ｄまでの期間に、１水平ライン分の画像データＤ０〜Ｄ２３を保持する。
なお、ＳＴＨＲ信号が入力されない限り、それぞれのラッチ回路２４は画像データＤ０〜Ｄ２３をそのまま保持し続ける。
【００４２】
そして、Ｘドライバ２１のシフトレジスタ２２が、ＳＴＢ信号に加えられたＳＴＢ１信号を受信すると、ラッチ回路２４に保持された画像データＤ０〜Ｄ２３に基づいて、Ｄ／Ａ変換回路２５、ＬＳ回路２６、電圧フォロア回路２７は、液晶駆動のための電位を生成し、１水平ラインの画像データをＹ配線１９に一斉に送出する。そして、オン状態に設定されたＴＦＴ１７を介して、液晶駆動のための電位がそれぞれのサブ画素１５a、１５ｂ、１５ｃの画素電極に供給される。
その後、１番目（ｍ＝１）のＸ配線１８の電位が、ＴＦＴ１７をオフ状態にする電位に設定され、時刻ｅにおいて１水平ラインの画像の描画が終わる。
この操作が、Ｘ配線１８について、ｍ＝１から７６８まで繰り返され、時刻ｆにおいて、情報表示領域１２に対する１フレームの画像の描画が終了する。
【００４３】
さて、情報表示領域１２への画像の描画は、時刻ｂから時刻ｆまでの間に行われるので、画像データＤ０〜Ｄ２３およびＤＰＥＮ信号は、この間においてのみ設けられている。そして、ＳＴＨＲ信号およびＳＴＢ１信号が生成される。よって、時刻ｂから時刻ｆまでの間の水平同期期間は、ＳＴＢ１信号を有している。
そして、時刻ａから時刻ｂの期間および期間ｆから期間ｉの間は、画像データＤ０〜Ｄ２３（破線で示した部分を除く）およびＤＳＰＥＮ信号はなく、ＳＴＨＲ信号およびＳＴＢ信号も生成されない。よって、時刻ａから時刻ｂの期間および期間ｆから期間ｉの間の水平同期期間は、ＳＴＢ１信号を有しない。
なお、Ｄ０〜Ｄ２３において、破線で示した部分については、後述する。
【００４４】
次に、疑似ＳＴＢ信号発生回路５１の動作を説明する。
疑似ＳＴＢ信号発生回路５１は、図４に示したように、ＤＳＰＥＮ信号、ＨＳ信号、ＶＳ信号、ＤＣＬＫ信号が入力されている。
始めに、ＲＳ−Ｆ／Ｆ５２について説明する。ＲＳ−Ｆ／Ｆ５２は、セット（Ｓ）端子が「Ｌ」でリセット（Ｒ）端子が「Ｈ」のとき、出力が「Ｌ」になる。そして、ＲＳ−Ｆ／Ｆ５２は、Ｒ端子が「Ｌ」のときにＳ端子が「Ｈ」になると出力が「Ｈ」になり、Ｒ端子が「Ｈ」になるまで「Ｈ」のままとなる。
ＲＳ−Ｆ／Ｆ５２は、Ｒ端子にＶＳ信号が、Ｓ端子にＤＳＰＥＮ信号が供給されている。したがって、図５のＲＳ−Ｆ／Ｆ５２（以下、ＲＳ−Ｆ／Ｆ５２の出力端子の波形をＲＳ−Ｆ／Ｆ５２と表す。他の出力端子の波形についても同様とする。）に示すように、ＲＳ−Ｆ／Ｆ５２の出力は、時刻ａにおいて、Ｒ端子にＶＳ信号（「Ｈ」）が入力されると、「Ｌ」になる。そして、時刻ｃにおいて、ＤＳＰＥＮ信号（「Ｈ」）がＳ端子に入力されると「Ｈ」になる。
【００４５】
次に、Ｃｏｕｎｔｅｒ５３について説明する。Ｃｏｕｎｔｅｒ５３は、Ｒ端子が「Ｈ」になると、出力が“０”にリセットされる。Ｒ端子が「Ｌ」のときにＳ端子が「Ｈ」になると、ＣＬＫ端子の信号パルスをカウントし、カウントした数値を出力する。
Ｃｏｕｎｔｅｒ５３のＳ端子にはＲＳ−Ｆ／Ｆ５２の出力、Ｒ端子にはＶＳ信号、ＣＬＫ端子にはＨＳ信号が供給されている。したがって、時刻ａにおいて、ＶＳ信号がＲ端子に入力されると、図５のＣｏｕｎｔｅｒ５３に示すように、Ｃｏｕｎｔｅｒ５３の出力は“０”になる。そして、時刻ｃでＲＳ−Ｆ／Ｆ５２の出力が「Ｈ」となると、ＣＬＫ端子に供給されたＨＳ信号のカウントを開始する。そして、ＲＳ−Ｆ／Ｆ５２の出力が「Ｈ」の間（時刻ｃから時刻ｉの間）、ＨＳ信号の数をカウントする。したがって、Ｃｏｕｎｔｅｒ５３の出力は、図５のＣｏｕｎｔｅｒ５３に示すように、時刻ａで“０”で、時刻ｅでＨＳ信号（「Ｈ」）が入力されると “１”になる。そして、時刻ｆで“７６８”、次いで、時刻ｈで“７８４”となる。Ｃｏｕｎｔｅｒ５３はその後もカウントを継続する。そして、Ｃｏｕｎｔｅｒ５３の出力は、時刻ｉ（ａ）において、ＶＳ信号がＲ端子に入力すると、“０”に戻る。
【００４６】
さて、次にＣｏｍｐａｒａｔｏｒ５４、５５の動作について説明する。Ｃｏｍｐａｒａｔｏｒ５４、５５は、−端子に数値が設定されると、＋端子に入力された数値が、設定された数値より小さいと、出力として「Ｌ」を保ち、設定された数値以上となると、出力が「Ｈ」になる。逆に、＋端子に数値が設定されると、−端子に入力された数値が、設定された数値より小さいと、出力として「Ｈ」を保ち、設定された数値以上になると、出力が「Ｌ」になる。
Ｃｏｍｐａｒａｔｏｒ５４は、比較の対象として“７６８”が−端子に設定されている。したがって、Ｃｏｍｐａｒａｔｏｒ５４の出力は、図５のＣｏｍｐａｒａｔｏｒ５４に示すように、Ｃｏｕｎｔｅｒ５３の出力が“７６８”より小さい、時刻ａから時刻ｆまで「Ｌ」である。そして、Ｃｏｕｎｔｅｒ５３の出力が“７６８”となった時刻ｆで「Ｌ」から「Ｈ」になる。さらに、Ｃｏｕｎｔｅｒ５３の出力が“０”になる時刻ｉ（ａ）で「Ｌ」に戻る。
一方、Ｃｏｍｐａｒａｔｏｒ５５は、比較の対象として“７８４”が＋端子に設定されている。したがって、Ｃｏｍｐａｒａｔｏｒ５５の出力は、図５のＣｏｍｐａｒａｔｏｒ５５に示すように、時刻ａにおいて、Ｃｏｕｎｔｅｒ５３の出力が“０”であるので、「Ｈ」になり、時刻ｈにおいて、Ｃｏｕｎｔｅｒ５３の出力が“７８４”となると、「Ｈ」から「Ｌ」となる。そして、時刻ｉ（ａ）において、Ｃｏｕｎｔｅｒ５３の出力が“０”となると、「Ｌ」から「Ｈ」になる。
【００４７】
次に、ＲＳ−Ｆ／Ｆ５６について説明する。ＲＳ−Ｆ／Ｆ５６の基本的な動作はＲＳ−Ｆ／Ｆ５２と同じである。
ＲＳ−Ｆ／Ｆ５６のＳ端子にはＨＳ信号が、Ｒ端子にはＤＳＰＥＮ信号が供給されている。ＲＳ−Ｆ／Ｆ５６の出力は、図５のＲＳ−Ｆ／Ｆ５６に示すように、時刻ａにおいて、ＨＳ信号（「Ｈ」）が入るので、「Ｈ」である。そして、時刻ｃにおいて、ＤＳＰＥＮ信号が「Ｈ」となると、「Ｌ」になり、時刻ｅにおいて、ＨＳ信号が「Ｈ」となると、「Ｈ」になる。したがって、ＲＳ−Ｆ／Ｆ回路５６の出力は、時刻ｃから時刻ｆの間は、ＤＳＰＥＮ信号とＨＳ信号に応じて、「Ｈ」と「Ｌ」を繰り返す。すなわち、ＲＳ−Ｆ／Ｆ５６の出力は、例えば時刻ｄに示すように、ＳＴＢ１信号の存在する期間において、「Ｌ」になっている。
しかし、時刻ｆから時刻ｉ（ａ）の間は、ＲＳ−Ｆ／Ｆ５６の出力は、ＤＳＰＥＮ信号が「Ｌ」であるので、「Ｈ」となる。
【００４８】
次に、Ｃｏｕｎｔ部５７およびＰｕｌｓｅ Ｇｅｎｅｒａｔｉｏｎ（以下、Ｐｕｌｓｅ Ｇｅｎ．と略す。）部５８について説明する。
Ｃｏｕｎｔ部５７は、ＨＳ信号、ＤＳＰＥＮ信号が入力され、ＣＬＫ端子にＤＣＬＫ信号が入力されている。Ｃｏｕｎｔ部５７は、ＨＳ信号が「Ｈ」になるタイミングからＤＳＰＥＮ信号が終わるタイミング（ＤＳＰＥＮ信号が「Ｈ」から「Ｌ」になる時点）の間のＤＣＬＫ信号の数をカウントする。そして、Ｃｏｕｎｔ部５７は、カウントした数を保持し、出力しつづける。例えば、Ｃｏｕｎｔ部５７は、図５の時刻ｂから時刻ｄまでの期間のＤＣＬＫ信号の数をカウントする。
【００４９】
一方、Ｐｕｌｓｅ Ｇｅｎ．部５８は、Ｃｏｕｎｔ部５７の出力とＨＳ信号とが入力され、ＣＬＫ端子にＤＣＬＫ信号が入力されている。そして、ＨＳ信号が「Ｈ」になるタイミングから、ＤＣＬＫ信号をカウントし、カウントしたＤＣＬＫ信号の数とＣｏｕｎｔ部５７の出力とが一致したとき、ＤＣＬＫ信号の１クロック分の信号を発生する。
前述したように、Ｃｏｕｎｔ部５７の出力は、時刻ｂから時刻ｄまでの期間のＤＣＬＫ信号の個数である。一方、Ｐｕｌｓｅ Ｇｅｎ．部５８も、時刻ｂからＤＣＬＫ信号の数のカウントを開始する。そして、時刻ｄで、Ｐｕｌｓｅ Ｇｅｎ．部５８の出力は、Ｃｏｕｎｔ部５７の出力と同じとなる。したがって、Ｐｕｌｓｅ Ｇｅｎ．部５８は、図５のＰｕｌｓｅ Ｇｅｎ．５８に示すように、時刻ｄにおいて、ＤＣＬＫ信号の１クロック分の信号を発生する。そして、Ｐｕｌｓｅ Ｇｅｎ．部５８の発生する信号は、ＤＳＰＥＮ信号の終了時に発生されるＳＴＢ１信号と同じタイミングで発生する。すなわち、Ｃｏｕｎｔ部５７は、情報表示領域１２への画像の描画における水平同期期間の開始から、ＳＴＢ１信号までの期間を計測していることになる。
【００５０】
さらに、Ｃｏｕｎｔ部５７がＨＳ信号からＤＳＰＥＮ信号の終了時までのＤＣＬＫ信号の数を記憶しているので、Ｐｕｌｓｅ Ｇｅｎ．部５８は、ＤＳＰＥＮ信号がなくとも、ＤＣＬＫ信号の１クロック分の信号を発生しうる（図５において、例えば時刻ｇ）。そして、Ｐｕｌｓｅ Ｇｅｎ．部５８の発生する信号の間隔は、ＳＴＢ１信号の間隔と同じとなっている。
【００５１】
さて、ＡＮＤ回路５９について説明する。ＡＮＤ回路５９には、Ｃｏｍｐａｒａｔｏｒ５４、Ｃｏｍｐａｒａｔｏｒ５５、ＲＳ−Ｆ／Ｆ５６、Ｐｕｌｓｅ Ｇｅｎ．部５８の出力が並列に入力されている。したがって、これらのすべての出力が「Ｈ」のとき、ＡＮＤ回路５９の出力が「Ｈ」になる。
すると、図５から分かるように、Ｐｕｌｓｅ Ｇｅｎ．部５８を除く、Ｃｏｍｐａｒａｔｏｒ５４、Ｃｏｍｐａｒａｔｏｒ５５、ＲＳ−Ｆ／Ｆ５６のそれぞれの出力が、共に「Ｈ」である期間は、時刻ｆから時刻ｈの期間である。この期間は、色校正領域１３に画像を描画する期間にあたる。
この結果、ＡＮＤ回路５９の出力は、図５のＡＮＤに示すように、時刻ｆから時刻ｈの期間の、Ｐｕｌｓｅ Ｇｅｎ．部５８の出力となる。ここでは、時刻ｆから時刻ｈまでのＰｕｌｓｅ Ｇｅｎ．部５８の出力は、ＳＴＢ１信号と同等の信号であって、擬似的に生成されていることから、疑似ＳＴＢ信号と呼ぶ。そして、疑似ＳＴＢ信号は、ＳＴＢ１信号を有しない水平同期期間に生成されている。
そして、疑似ＳＴＢ信号発生回路５１が生成した疑似ＳＴＢ信号は、表示コントローラ４１の生成するＳＴＢ１信号と加えられて（ＯＲされて）、ＳＴＢ信号となって、Ｘドライバ２１に供給される。すなわち、ＳＴＢ信号は、図５のＳＴＢとして示すように、表示コントローラ４１の生成するＳＴＢ１信号（時刻ｂから時刻ｆ）と、疑似ＳＴＢ信号発生回路５１が生成する疑似ＳＴＢ信号（時刻ｆから時刻ｈ）とからなる。そして、これらの信号の発生する時間間隔は同じである。
【００５２】
さて、前述したように、Ｘドライバ２１は、シフトレジスタ２２がＳＴＢ１信号を受信すると、ラッチ回路２４に蓄積された画像データＤ０〜Ｄ２３に基づいて、Ｙ配線１９に液晶駆動のための電位を送出する。そして、ラッチ回路２４は、シフトレジスタ２２がＳＴＨＲ信号を受信して、新たな画像データＤ０〜Ｄ２３を読み込むまで、画像データＤ０〜Ｄ２３を保持している。よって、例えば、時刻ｇにおいても、ラッチ回路２４は、情報表示領域１２の最下段の水平ライン＃７６８に表示された画像データＤ０〜Ｄ２３を保持している。
【００５３】
したがって、時刻ｇにおいて、シフトレジスタ２２が疑似ＳＴＢ信号を受信すると、色校正領域１３の最初の水平ライン＠１に、図５のＤ０〜Ｄ２３に破線で示すように、水平ライン＃７６８の描画に使用され、ラッチ回路２４に蓄積された画像データＤ０〜Ｄ２３に基づいて、Ｙ配線１９に液晶駆動のための電位を送出する。そして、時刻ｆから時刻ｈまでの疑似ＳＴＢ信号に対応して、色校正領域１３の水平ライン＠１から＠１６に、情報表示領域１２の最下段の水平ライン＃７６８の画像が描画される。
【００５４】
図６は、第１の実施の形態における情報表示領域１２と色校正領域１３とに描画された画像の一例を示す図である。
情報表示領域１２の最下段である水平ライン＃７６８に描画された画像が、色校正領域１３の水平ライン＠１から＠１６に描画されている。
【００５５】
以上説明したように、第１の実施の形態において、表示装置１０には、コネクタ７１を介して、ＶＥＳＡなどの規格で定められた信号が供給されている。そして、表示コントローラ４１から、Ｘドライバ２１およびＹドライバ３１に、情報表示領域１２に画像を描画する信号が送信されている。すなわち、表示装置１０には、色校正領域１３を備えない表示パネル１１に送信される信号と同じ信号が供給されている。
【００５６】
その一方、疑似ＳＴＢ信号発生回路５１は、情報表示領域１２に画像を描画する信号から、色校正領域１３に画像を描画するための疑似ＳＴＢ信号を生成している。
しかも、色校正領域１３には、情報表示領域１２の最下段の水平ラインの画像データがそのまま繰り返して描画される。このため、色校正領域１３に描画する画像のためのデータを別途入力するための回路を設けていない。
すなわち、色校正モードにおいて使用される画像は、情報表示領域１２の最下段の水平ラインに設定すればよい。色校正に、Ｒ、Ｇ、Ｂのそれぞれの単色またはそれぞれの中間階調の画像が用いられる場合は、情報表示領域１２の最下段の水平ラインにその画像を描画すればよい。
【００５７】
これらのことにより、色校正領域１３を設けた表示パネル１１を用いた表示装置１０であっても、専用のビデオカードや専用のビデオドライバを用いなくともよく、色校正領域１３を描画する画像データを別回路で供給する必要がない。すなわち、色校正領域１３を設けた表示パネル１１を用いた表示装置１０であっても、色校正領域１３を設けない表示装置と同様に取り扱いうる。そして、例え、ＶＥＳＡ ＣＶＴのＵＸＧＡであっても、ＤＣＬＫの周波数がＴＭＤＳ規格の上限を超えることはない。
【００５８】
なお、専用のビデオカードや専用のビデオドライバにより、表示装置１０に情報表示領域１２に加え、色校正領域１３に画像を描画する信号が供給されることがありうる。以下に、表示装置１０に情報表示領域１２および色校正領域１３とに画像を描画する信号が供給された場合について説明する。
【００５９】
この場合、第１の実施の形態において、表示装置１０には、ＸＧＡの情報表示領域１２の水平ライン＃１〜＃７６８に色校正領域１３の水平ライン＠１〜＠１６を加えた、水平ライン７８４本に対して、画像データＤ０〜Ｄ２３などの信号が供給される。このため、色校正領域１３へ画像を描画する期間にあたる、図５に示す時刻ｆから時刻ｈの期間にも、画像データＤ０〜Ｄ２３およびＤＳＰＥＮ信号が存在する。これにより、表示コントローラ４１は、この期間においても、ＳＴＢ１信号を生成し、Ｘドライバ２１に供給する。一方、この期間において、疑似ＳＴＢ信号発生回路５１は疑似ＳＴＢ信号を発生しないことが望ましい。
【００６０】
さて、ＡＮＤ回路５９には、Ｃｏｍｐａｒａｔｏｒ５４、Ｃｏｍｐａｒａｔｏｒ５５、ＲＳ−Ｆ／Ｆ５６、Ｐｕｌｓｅ Ｇｅｎ．部５８の出力が並列に入力されている。そして、図５に示す時刻ｆから時刻ｈの期間では、前述したように、Ｃｏｍｐａｒａｔｏｒ５４およびＣｏｍｐａｒａｔｏｒ５５のそれぞれの出力は「Ｈ」である。一方、ＲＳ−Ｆ／Ｆ５６の出力は、前述したように、ＳＴＢ１信号の存在する期間において、「Ｌ」になっている。疑似ＳＴＢ信号はＳＴＢ１信号と同じタイミングで発生する。このため、ＲＳ−Ｆ／Ｆ５６の出力は、疑似ＳＴＢ信号が発生する期間において、「Ｌ」となる。これにより、ＡＮＤ回路５９は、図５に示す時刻ｆから時刻ｈの期間において、疑似ＳＴＢ信号を発生しないようになっている。
【００６１】
以上、説明したように、第１の実施の形態の表示装置１０は、情報表示領域１２に画像を描画する信号に加え、色校正領域１３に画像を描画する信号が供給されても、供給された信号に基づいて、情報表示領域１２および色校正領域１３に画像を描画できるようになっている。
しかし、表示装置１０に対して、情報表示領域１２に画像を描画する信号に加え、色校正領域１３に画像を描画する信号が供給されることがなければ、疑似ＳＴＢ信号発生回路５１に、ＲＳ−Ｆ／Ｆ５６を設けなくともよい。
【００６２】
疑似ＳＴＢ信号発生回路５１は、ＡＳＩＣなどで構成してもよく、個別の論理ＩＣを用いて構成してもよい。さらに、表示コントローラ４１と合わせて構成してもよい。そして、疑似ＳＴＢ信号発生回路５１の機能を実現する回路は、通常のデジタル回路技術で構成することができる。
【００６３】
（第２の実施の形態）
次に、第２の実施の形態について説明する。ここでは、第１の実施の形態と異なる部分のみを説明し、同じ部分には同じ記号を付与して説明を省略する。
図７は、第２の実施の形態における表示装置１０を示す図である。
第２の実施の形態における表示装置１０の表示パネル１１は、色校正領域１３が情報表示領域１２の上部右側に設けられている点で、第１の実施の形態における表示パネル１１と異なる。
なお、ここでは、色校正領域１３を上部の右側に設けたが、上部であればいずれの位置にあってもよい。
【００６４】
そして、画素は、表示パネル１１において、情報表示領域１２の横方向にＨｐ個、縦方向にＶｐ個、そして、色校正領域１３の横方向にＨｓｐ個、縦方向にＶｓｐ個並んでいる。そして、情報表示領域１２の最上部の水平ラインを＃１とし、最下部の水平ラインを＃Ｖｐとする。そして、色校正領域１３の最上部の水平ラインを＠１とし、最下部の水平ラインを＠Ｖｓｐとする。
ここでは、第１の実施の形態の表示パネル１１と同様に、一例として、Ｈｐが１０２４、Ｖｐが７６８、そしてＨｓｐが３２、Ｖｓｐが１６であるとする。すなわち、情報表示領域１２は１０２４（Ｈｐ）×７６８（Ｖｐ）のＸＧＡである。そして、色校正領域１３は、３２（Ｈｓｐ）×１６（Ｖｓｐ）である。
【００６５】
第２の実施の形態における表示装置１０のＸドライバ２１、Ｙドライバ３１、表示コントローラ４１は、第１の実施の形態における表示装置１０と同じである。
一方、疑似ＳＴＢ信号発生回路５１の構成が異なっている。
【００６６】
図８は、第２の実施の形態における疑似ＳＴＢ信号発生回路５１の構成を示す図である。
疑似ＳＴＢ信号発生回路５１は、カウンタ（Ｃｏｕｎｔｅｒ）５３、比較器（Ｃｏｐａｒａｔｏｒ）回路５４、５５、ＲＳフリップフロップ（ＲＳ−Ｆ／Ｆ）回路５６、Ｃｏｕｎｔ部（Ｃｏｕｎｔ）５７、パルス発生（Ｐｕｌｓｅ Ｇｅｎｅｒａｔｉｏｎ）部５８、ＡＮＤ回路５９、カウンタリセットパルス発生（Ｒｅｓｅｔ）部６０を備える。
第２の実施の形態では、第１の実施の形態のＲＳフリップフロップ（ＲＳ−Ｆ／Ｆ）５２の代わりに、カウンタリセットパルス発生（Ｒｅｓｅｔ）部６０を備える。
以下では、表示パネル１１を駆動するタイムチャートとともに、これらの回路の動作を説明する。
【００６７】
図９は、第２の実施の形態における表示パネル１１を駆動する信号についてのタイムチャートである。
第２の実施の形態では、色校正領域１３が情報表示領域１２の上部に設けられているので、第１の実施の形態での、表示パネル１１を駆動する信号のタイムチャートにおける時刻ａから時刻ｂまでの期間（バックポーチ）に、色校正領域１３への画像の描画を行うこととなる。
そこで、図９では、図５の時刻ｂ以降を示し、連続する２つのフレーム＃１とフレーム＃２を示した。そして、時刻ａから時刻ｂまでの期間に相当する期間（時刻ｉから時刻ｊまでの期間）において、色校正領域１３へ画像を描画するとした。
なお、色校正領域１３の垂直方向の画素数Ｖｓｐは１６であるので、時刻ｉ（ａ）から時刻ｊ（ｂ）までの期間の１６水平ラインにおいて、色校正領域１３に画像が描画される。そして、時刻ｊ（ｂ）から時刻ｋ（ｆ）までの期間に、情報表示領域１２に画像が描画される。この期間において７６８水平ラインに画像が描画される。すると、残りの時刻ｆから時刻ｉ（ａ）までの期間は、ＶＥＳＡの規格による７９０水平ラインから、情報表示領域１２と色校正領域１３との水平ライン数を引いた、６水平ラインとなる。
【００６８】
図９において、ＤＣＬＫ信号、ＶＳ信号、ＨＳ信号、ＤＳＰＥＮ信号、画像データＤ０〜Ｄ２３（破線で示す部分を除く）、ＳＴＨＲ信号、ＳＴＢ１信号は、第１の実施の形態の場合と同じである。
【００６９】
まず、Ｒｅｓｅｔ部６０について説明する。
Ｒｅｓｅｔ部６０には、ＨＳ信号、ＤＳＰＥＮ信号、ＤＣＬＫ信号が入力されている。そして、Ｒｅｓｅｔ部６０は、ＤＣＬＫ信号をカウントして、ＨＳ信号を受信した後、予め定められた期間においてＤＳＰＥＮ信号を受信しなかったときに、「Ｈ」のパルス信号（リセットパルス信号）を出力し、それ以外は「Ｌ」を維持する。すなわち、図９のＲｅｓｅｔ６０に示すように、時刻ｂから時刻ｆまでの期間では、ＨＳ信号の後、ＤＳＰＥＮ信号が存在する。したがって、Ｒｅｓｅｔ部６０の出力は、「Ｌ」を維持する。しかし、時刻ｇは、ＤＳＰＥＮ信号があるとすると、ＤＳＰＥＮ信号が終了する時点に相当する。しかし、ＤＳＰＥＮ信号が存在しないため、Ｒｅｓｅｔ部６０は、図９のＲｅｓｅｔ６０に示すように、時刻ｇにおいて、リセットパルス信号を送出する。そして、その他の期間において、Ｒｅｓｅｔ部６０の出力は「Ｌ」を維持する。
【００７０】
次に、Ｃｏｕｎｔｅｒ５３について説明する。
第２の実施の形態のＣｏｕｎｔｅｒ５３は、Ｒｅｓｅｔ部６０の出力とＨＳ信号が入力される。Ｃｏｕｎｔｅｒ５３は、Ｒｅｓｅｔ部６０からリセットパルス信号を受信すると、カウント数を“０”にリセットし、その後、ＨＳ信号の数をカウントする。したがって、Ｃｏｕｎｔｅｒ５３の出力は、図９のＣｏｕｎｔｅｒ５３に示すように、時刻ｇにおいて、“０”となり、時刻ｉ（ａ）で“６”、そして、時刻ｊ（ｂ）で“２２”となる。さらに、Ｃｏｕｎｔｅｒ５３はカウントし続け、時刻ｋ（ｆ）で“７９０”となる。
【００７１】
さて、Ｃｏｍｐａｒａｔｏｒ５４、５５の機能は、設定された比較の対象が異なるが、第１の実施の形態の場合と同じである。
Ｃｏｍｐａｒａｔｏｒ５４は、比較の対象として“５”が−端子に設定されている。よって、Ｃｏｍｐａｒａｔｏｒ５４の出力は、図９のＣｏｍｐａｒａｔｏｒ５４に示すように、時刻ｂでは、Ｃｏｕｎｔｅｒ５３の出力が“５”を超えているため、「Ｈ」である。そして、時刻ｇにおいて、Ｃｏｕｎｔｅｒ５３の出力が“０”になると、「Ｌ」になる。その後、Ｃｏｕｎｔｅｒ５３の出力が“５”になる時刻ｉ（ａ）までの期間、「Ｌ」を維持する。そして、Ｃｏｕｎｔｅｒ５３の出力が“５”を超えた時刻ｉ（ａ）において、「Ｈ」となり、そのまま維持される。
【００７２】
Ｃｏｍｐａｒａｔｏｒ５５は、比較の対象として“２１”が＋端子に設定されている。よって、Ｃｏｍｐａｒａｔｏｒ５５の出力は、図９のＣｏｍｐａｒａｔｏｒ５５に示すように、時刻ｂでは、Ｃｏｕｎｔｅｒ５３の出力が“２１”を超えているため、「Ｌ」である。そして、時刻ｇにおいて、Ｃｏｕｎｔｅｒ５３の出力が“０”になると、「Ｈ」になる。その後、時刻ｊ（ｂ）において、Ｃｏｕｎｔｅｒ５３の出力が“２１”を超えると「Ｌ」となり、そのまま維持される。
【００７３】
ＲＳ−Ｆ／Ｆ５６、Ｃｏｕｎｔ部５７、Ｐｕｌｓｅ Ｇｅｎｅｎａｔｉｏｎ（Ｐｕｌｓｅ Ｇｅｎ．と略す。）部５８の機能は、第１の実施の形態の場合と同じである。よって、ＲＳ−Ｆ／Ｆ５６およびＰｕｌｓｅ Ｇｅｎ．５８のそれぞれの出力は図９に示す通りとなる。
【００７４】
さて、ＡＮＤ回路５９について説明する。ＡＮＤ回路５９には、Ｃｏｍｐａｒａｔｏｒ５４、Ｃｏｍｐａｒａｔｏｒ５５、ＲＳ−Ｆ／Ｆ５６、Ｐｕｌｓｅ Ｇｅｎ．部５８の出力が並列に入力されている。したがって、これらのすべての出力が「Ｈ」のとき、ＡＮＤ回路５９の出力が「Ｈ」になる。
すると、図９から分かるように、Ｐｕｌｓｅ Ｇｅｎ．部５８を除く、Ｃｏｍｐａｒａｔｏｒ５４、Ｃｏｍｐａｒａｔｏｒ５５、ＲＳ−Ｆ／Ｆ５６のそれぞれの出力が、共に「Ｈ」である期間は、時刻ｉ（ａ）から時刻ｊ（ｂ）までの期間である。
この結果、ＡＮＤ回路５９の出力は、図９のＡＮＤに示すように、時刻ｉ（ａ）から時刻ｊ（ｂ）の、Ｐｕｌｓｅ Ｇｅｎ．部５８の出力となる。その他の期間は、「Ｌ」である。
ここでは、時刻ｉ（ａ）から時刻ｊ（ｂ）までのＰｕｌｓｅ Ｇｅｎ．部５８の出力は、ＳＴＢ１信号と同等の信号であって、擬似的に生成されている。このことから、ＡＮＤ回路５９の出力、すなわち疑似ＳＴＢ信号発生回路５１が生成した信号を疑似ＳＴＢ信号と呼ぶ。
【００７５】
そして、疑似ＳＴＢ信号発生回路５１が生成した疑似ＳＴＢ信号は、表示コントローラ４１の生成するＳＴＢ１信号と加えられて（ＯＲされて）、ＳＴＢ信号となって、Ｘドライバ２１に供給される。すなわち、したがって、Ｘドライバ２１に供給されるＳＴＢ信号は、時刻ｉ（ａ）から時刻ｊ（ｂ）までの、疑似ＳＴＢ信号発生回路５１が発生する疑似ＳＴＢ信号と、これに引き続く、時刻ｊ（ｂ）から時刻ｋ（ｆ）までの、表示コントローラ４１が発生するＳＴＢ１信号からなる。
【００７６】
そして、第１の実施の形態で説明したように、フレーム＃２の時刻ｉから時刻ｊまでの、色校正領域１３に画像を描画する期間においては、１フレーム前（フレーム＃１）の時刻ｂから時刻ｆまでの期間において、情報表示領域１２の水平ライン＃７６８に描画され、Ｘドライバのラッチ回路２４に保持された画像データＤ０〜Ｄ２３が、図９のＤ０〜Ｄ２３に示すように、色校正領域１３に繰り返して描画されることになる。そして、時刻ｊから時刻ｋまでの、情報表示領域１２に描画する期間においては、画像データＤ０〜Ｄ２３に基づいて画像が描画される。
【００７７】
図１０は、第２の実施の形態における、情報表示領域１２と色校正領域１３とに描画された画像の一例を示す図である。色校正領域１３の水平ライン＠１〜＠１６には、１フレーム前の情報表示領域１２の最下段の水平ライン＃７６８に描画された画像が描画されている。
【００７８】
以上説明したように、第２の実施の形態においても第１の実施の形態と同様に、色校正領域１３を設けた表示パネル１１を用いた表示装置１０であっても、専用のビデオカードや専用のビデオドライバを要しないとともに、色校正領域１３を描画する画像データを別回路で供給する必要がない。すなわち、色校正領域１３を設けた表示パネル１１を用いた表示装置１０であっても、色校正領域１３を設けない表示装置と同様に取り扱いうる。そして、例え、ＵＸＧＡであっても、データクロックの周波数が規格の上限を超えることはない。
【００７９】
なお、第２の実施の形態の表示装置１０は、第１の実施の形態でと同様に、情報表示領域１２に画像を描画する信号に加え、色校正領域１３に画像を描画する信号が供給されても、供給された信号に基づいて、情報表示領域１２および色校正領域１３に画像を描画できるようになっている。
【００８０】
疑似ＳＴＢ信号発生回路５１は、ＡＳＩＣなどで構成してもよく、個別の論理ＩＣを用いて構成してもよい。さらに、表示コントローラ４１と合わせて構成してもよい。そして、疑似ＳＴＢ信号発生回路５１の前述した機能を実現する回路は、通常のデジタル回路技術で構成することができることは明らかである。
【００８１】
さらに、第１および第２の実施の形態においては、ＶＥＳＡの規格におけるＸＧＡの場合を示したが、ＵＸＧＡなどその他の規格であってもかまわない。いずれの規格においても、情報表示領域に画像を描画するのに必要なＨＳ信号の数を超えるＨＳ信号が設定されているので、その余剰の信号を使用すればよい。
また、第１および第２の実施の形態においては、色校正領域の水平ラインの数を１６としたが、色校正領域に対向して配置される色センサが受光できる面積であればよく、１６に限られない。
【００８２】
そして、第１および第２の実施の形態において、表示装置に用いる表示パネルとしてＬＣＤパネルとしたが、ＬＣＤパネルと同様にマトリクス駆動されるＰＤＰやＥＬパネルであってもよい。
【図面の簡単な説明】
【００８３】
【図１】第１の実施の形態における表示装置を示す図である。
【図２】第１の実施の形態における表示コントローラの構成を示す図である。
【図３】第１の実施の形態におけるＸドライバおよびＹドライバの構成と、表示パネルの画素との接続関係を示す図である。
【図４】第１の実施の形態における疑似ＳＴＢ信号発生回路の構成を示す図である。
【図５】第１の実施の形態における表示パネルを駆動する信号についてのタイムチャートである。
【図６】第１の実施の形態における情報表示領域と色校正領域とに描画された画像の一例を示す図である。
【図７】第２の実施の形態における表示装置を示す図である。
【図８】第２の実施の形態における疑似ＳＴＢ信号発生回路の構成を示す図である。
【図９】第２の実施の形態における表示パネルを駆動する信号についてのタイムチャートである。
【図１０】第２の実施の形態における情報表示領域と色校正領域とに描画された画像の一例を示す図である。
【符号の説明】
【００８４】
１０…表示装置、１１…表示パネル、１２…情報表示領域、１３…色校正領域、１５…画素、２１…Ｘドライバ、３１…Ｙドライバ、４１…表示コントローラ、５１…疑似ＳＴＢ信号発生回路
【特許請求の範囲】
【請求項１】
複数の画素が格子状に配列され、ユーザに提示するための画像を表示する第１の表示領域と色を校正するための画像を表示する第２の表示領域とを備えた表示パネルと、
前記表示パネルに画像を描画するドライバ回路と、
前記表示パネルの横方向に一列に並んだ画素で構成される水平ライン毎に画像を描画するタイミングを、前記第１の表示領域への画像の描画のために指示する第１のストローブ信号と、前記第２の表示領域への画像の描画のために指示する第２のストローブ信号とを生成し、前記ドライバ回路に供給するコントローラと、
前記第２の表示領域に対面して設けられ、当該第２の表示領域に表示された画像の色を計測する色センサと
を備えた表示装置。
【請求項２】
前記コントローラは、
前記第２のストローブ信号を、１水平ラインに画像を描画する期間に相当する複数の水平同期期間のうち、前記第１のストローブ信号を有しない水平同期期間に、前記ドライバ回路に供給する請求項１記載の表示装置。
【請求項３】
前記コントローラは、
第１の表示領域の描画における水平同期期間の開始の時点から前記第１のストローブ信号の開始の時点までの期間に相当する期間が、当該第１のストローブ信号を有しない水平同期期間の開始の時点から経過した時点に、
前記第２のストローブ信号を前記ドライバ回路に供給する請求項２記載の表示装置。
【請求項４】
前記表示パネルは、
前記第２の表示領域が、前記第１の表示領域の下部に設けられ、
前記第２の表示領域に表示される画像が、前記第１の表示領域の最下段の水平ラインに表示される画像である請求項１記載の表示装置。
【請求項５】
前記表示パネルは、
前記第２の表示領域が、前記第１の表示領域の上部に設けられ、
前記第２の表示領域に表示される画像が、前記第１の表示領域の最下段の水平ラインに表示される画像である請求項１記載の表示装置。
【請求項６】
画素が格子状に配列され、ユーザに提示するための画像を表示する第１の表示領域と色を校正するための画像を表示する第２の表示領域とを備えた表示パネルに画像を表示する表示方法であって、
第１の表示領域への画像の表示における、前記表示パネルの横方向に一列に並んだ画素で構成される１水平ラインに画像を描画する期間である水平同期期間において、当該水平同期期間の開始の時点から、１水平ラインに画像を描画するタイミングを指示する第１のストローブ信号の開始の時点までの期間を計測するステップと、
前記第１のストローブ信号を有しない水平同期期間において、水平同期期間の開始の時点から、前記計測するステップにおいて計測された期間が経過した時点に、第２のストローブ信号を前記表示パネルに供給して、前記第２の表示領域に画像を描画するステップと
を含む表示方法。
【請求項７】
複数の画素が格子状に配列され、ユーザに提示するための画像を表示する第１の表示領域と色を校正するための画像を表示する第２の表示領域とを備え、
前記第２の表示領域が、前記第１の表示領域の下部に設けられ、
前記第２の表示領域に表示される画像が、前記第１の表示領域の最下段の水平ラインに表示される画像である表示パネルと、
前記表示パネルに画像を描画するドライバ回路と、
前記表示パネルの横方向に一列に並んだ画素で構成される水平ライン毎に画像を描画するタイミングを、前記第１の表示領域への画像の描画のために指示する第１のストローブ信号と、
第１の表示領域の描画における水平同期期間の開始の時点から第１のストローブ信号の開始の時点までの期間に相当する期間が、前記第１のストローブ信号を有しない水平同期期間の開始の時点から経過した時点で、前記第２の表示領域への画像の描画のために指示する第２のストローブ信号とを、前記ドライバ回路に供給するコントローラと、
前記第２の表示領域に対面して設けられ、当該第２の表示領域に表示された画像の色を計測する色センサと
を備えた表示装置。
【請求項１】
複数の画素が格子状に配列され、ユーザに提示するための画像を表示する第１の表示領域と色を校正するための画像を表示する第２の表示領域とを備えた表示パネルと、
前記表示パネルに画像を描画するドライバ回路と、
前記表示パネルの横方向に一列に並んだ画素で構成される水平ライン毎に画像を描画するタイミングを、前記第１の表示領域への画像の描画のために指示する第１のストローブ信号と、前記第２の表示領域への画像の描画のために指示する第２のストローブ信号とを生成し、前記ドライバ回路に供給するコントローラと、
前記第２の表示領域に対面して設けられ、当該第２の表示領域に表示された画像の色を計測する色センサと
を備えた表示装置。
【請求項２】
前記コントローラは、
前記第２のストローブ信号を、１水平ラインに画像を描画する期間に相当する複数の水平同期期間のうち、前記第１のストローブ信号を有しない水平同期期間に、前記ドライバ回路に供給する請求項１記載の表示装置。
【請求項３】
前記コントローラは、
第１の表示領域の描画における水平同期期間の開始の時点から前記第１のストローブ信号の開始の時点までの期間に相当する期間が、当該第１のストローブ信号を有しない水平同期期間の開始の時点から経過した時点に、
前記第２のストローブ信号を前記ドライバ回路に供給する請求項２記載の表示装置。
【請求項４】
前記表示パネルは、
前記第２の表示領域が、前記第１の表示領域の下部に設けられ、
前記第２の表示領域に表示される画像が、前記第１の表示領域の最下段の水平ラインに表示される画像である請求項１記載の表示装置。
【請求項５】
前記表示パネルは、
前記第２の表示領域が、前記第１の表示領域の上部に設けられ、
前記第２の表示領域に表示される画像が、前記第１の表示領域の最下段の水平ラインに表示される画像である請求項１記載の表示装置。
【請求項６】
画素が格子状に配列され、ユーザに提示するための画像を表示する第１の表示領域と色を校正するための画像を表示する第２の表示領域とを備えた表示パネルに画像を表示する表示方法であって、
第１の表示領域への画像の表示における、前記表示パネルの横方向に一列に並んだ画素で構成される１水平ラインに画像を描画する期間である水平同期期間において、当該水平同期期間の開始の時点から、１水平ラインに画像を描画するタイミングを指示する第１のストローブ信号の開始の時点までの期間を計測するステップと、
前記第１のストローブ信号を有しない水平同期期間において、水平同期期間の開始の時点から、前記計測するステップにおいて計測された期間が経過した時点に、第２のストローブ信号を前記表示パネルに供給して、前記第２の表示領域に画像を描画するステップと
を含む表示方法。
【請求項７】
複数の画素が格子状に配列され、ユーザに提示するための画像を表示する第１の表示領域と色を校正するための画像を表示する第２の表示領域とを備え、
前記第２の表示領域が、前記第１の表示領域の下部に設けられ、
前記第２の表示領域に表示される画像が、前記第１の表示領域の最下段の水平ラインに表示される画像である表示パネルと、
前記表示パネルに画像を描画するドライバ回路と、
前記表示パネルの横方向に一列に並んだ画素で構成される水平ライン毎に画像を描画するタイミングを、前記第１の表示領域への画像の描画のために指示する第１のストローブ信号と、
第１の表示領域の描画における水平同期期間の開始の時点から第１のストローブ信号の開始の時点までの期間に相当する期間が、前記第１のストローブ信号を有しない水平同期期間の開始の時点から経過した時点で、前記第２の表示領域への画像の描画のために指示する第２のストローブ信号とを、前記ドライバ回路に供給するコントローラと、
前記第２の表示領域に対面して設けられ、当該第２の表示領域に表示された画像の色を計測する色センサと
を備えた表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１０−１３９９７８（Ｐ２０１０−１３９９７８Ａ）
【公開日】平成２２年６月２４日（２０１０．６．２４）
【国際特許分類】
【出願番号】特願２００８−３１８７４９（Ｐ２００８−３１８７４９）
【出願日】平成２０年１２月１５日（２００８．１２．１５）
【出願人】（３９０００９５３１）インターナショナル・ビジネス・マシーンズ・コーポレーション (4,084)
【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＳＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ
【復代理人】
【識別番号】１００１０４８８０
【弁理士】
【氏名又は名称】古部 次郎
【復代理人】
【識別番号】１００１１８２０１
【弁理士】
【氏名又は名称】千田 武
【復代理人】
【識別番号】１００１１８１０８
【弁理士】
【氏名又は名称】久保 洋之
【Ｆターム（参考）】
【公開日】平成２２年６月２４日（２０１０．６．２４）
【国際特許分類】
【出願日】平成２０年１２月１５日（２００８．１２．１５）
【出願人】（３９０００９５３１）インターナショナル・ビジネス・マシーンズ・コーポレーション (4,084)
【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＳＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ
【復代理人】
【識別番号】１００１０４８８０
【弁理士】
【氏名又は名称】古部 次郎
【復代理人】
【識別番号】１００１１８２０１
【弁理士】
【氏名又は名称】千田 武
【復代理人】
【識別番号】１００１１８１０８
【弁理士】
【氏名又は名称】久保 洋之
【Ｆターム（参考）】
[ Back to top ]