表示装置および表示装置の製造方法
【課題】画素回路の配置がミラー反転構造でありながらも、同一色の発光素子間の輝度ムラが防止された表示特性の良好な表示装置およびその製造方法を提供する。
【解決手段】薄膜トランジスタＴｒ１，Ｔｒ２を有し、薄膜トランジスタＴｒ１，Ｔｒ２のソースＳとドレインＤとの配列方向を交互に反転させた状態で当該配列方向に沿って設けられた複数の画素回路を備えている。また、ソースＳとドレインＤの配列方向に隣接して配置された４つの画素回路のうち、２つの画素回路に接続された同色の発光素子ＥＬ（Ｇ），ＥＬ（Ｇ）と、残りの偶数の画素回路にそれぞれ接続された各色の発光素子柄ｌｌＲ）、ＥＬ（Ｂ）とを接続させた表示画素Ａとを備えた表示装置１ａ。
【解決手段】薄膜トランジスタＴｒ１，Ｔｒ２を有し、薄膜トランジスタＴｒ１，Ｔｒ２のソースＳとドレインＤとの配列方向を交互に反転させた状態で当該配列方向に沿って設けられた複数の画素回路を備えている。また、ソースＳとドレインＤの配列方向に隣接して配置された４つの画素回路のうち、２つの画素回路に接続された同色の発光素子ＥＬ（Ｇ），ＥＬ（Ｇ）と、残りの偶数の画素回路にそれぞれ接続された各色の発光素子柄ｌｌＲ）、ＥＬ（Ｂ）とを接続させた表示画素Ａとを備えた表示装置１ａ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置および表示装置の製造方法に関し、特には有機電界発光素子を備えたアクティブマトリックス駆動のカラー表示装置およびその製造方法に関する。
【背景技術】
【０００２】
有機電界発光素子とこれに接続された画素回路とを基板上に配列形成してなるアクティブマトリックス駆動の表示装置においては、画素回路を構成する薄膜トランジスタ（thin film transistor：ＴＦＴ）の電流量によって有機電界発光素子の輝度が決定される。有機電界発光素子に供給する電流量を決定する画素回路は映像信号をサンプリングするＴＦＴと映像信号を保持する容量と保持された映像信号に基づいて有機電界発光素子を電流駆動する駆動ＴＦＴの最低でも３素子が必要であり、液晶素子と比較すると画素回路のレイアウト密度が大きくなる。
【０００３】
そこで、基板上において走査線方向に隣接配置された画素回路のレイアウトを反転させた、いわゆるミラー反転構造とすることで、２つの画素回路で１本の電源線を共通化し、レイアウト密度を低くする構成が提案されている（下記特許文献１〜５参照）。
【０００４】
図２０には、このようなミラー反転構造の表示装置用の薄膜トランジスタ基板のレイアウト図を示す。この図に示すように、基板１０上の表示領域内には、走査線１１および電源線１２が平行に配線され、これらと垂直に信号線１３が配線されている。そして、走査線１１および電源線１２と、信号線１３との各交差部に対応して、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色に対応する各副画素ａ（Ｒ），ａ（Ｇ），ａ（Ｂ）が順に配列されている。これらの副画素ａ（Ｒ），ａ（Ｇ），ａ（Ｂ）は、３色を１組とした略正方形の表示画素Ａ’を構成している。
【０００５】
各色の副画素ａ内には、薄膜トランジスタＴｒ１’，Ｔｒ２’および容量素子Ｃｓを備えた画素回路が配置されている。各薄膜トランジスタＴｒ１’，Ｔｒ２’は、信号線１３と平行に延設されたゲート電極１４を備えている。そして薄膜トランジスタＴｒ２’が、隣接する副画素ａ間において、１本の電源線１２部分をドレイン側において共有した構成となっている。このような各副画素ａは、薄膜トランジスタＴｒ２’に有機電界発光素子（図示省略）を接続させる構成となっている。
【０００６】
また上述したように、画素回路を構成する薄膜トランジスタの電流量によって有機電界発光素子の輝度が決定される表示装置においては、輝度ムラを抑えた良好な表示を行なうために、薄膜トランジスタの特性ばらつきを抑えることが重要である。
【０００７】
ところが薄膜トランジスタのチャネル領域を多結晶シリコンで構成する場合、チャネル領域内に存在する結晶粒の大きさが不均一なためトランジスタ特性がばらつきやすい。そこで、チャネル領域を構成する半導体薄膜を結晶粒の大きさが不均一にならない程度に微結晶化する方法として、固体レーザを用いて非晶質薄膜を微結晶化する結晶化アニールが行われている。
【０００８】
ここで先の図２０を用いて説明したミラー反転構造の薄膜トランジスタ基板を作製する場合、このような結晶化アニール工程は、例えば次のように行なわれる。先ず、基板１０上に、第１金属パターン（２１）からなるゲート電極１４およびその他の電極を形成した後、これらの第１金属パターン（２１）を覆う状態で、ゲート絶縁膜、および非晶質の半導体薄膜を成膜する。次に、必要に応じて半導体薄膜上にバッファ層や光熱変換層を成膜した後、これらの層を介して固体レーザから発生させたレーザ光を半導体薄膜に対して走査させながら照射する。これにより、レーザ光の照射部に対応する半導体薄膜部分を微結晶化させた半導体薄膜とする。この際、レーザ光の走査方向（ｖ）は、走査線１１に沿った方向、すなわち薄膜トランジスタＴｒ１’，Ｔｒ２’のチャネル長方向でありゲート電極１４の線幅方向とする。
【０００９】
【特許文献１】特許第４０３６２３５号
【特許文献２】特開２００５−２６６８３０号公報
【特許文献３】特開２００６−１１４２９号公報
【特許文献４】特開２００６−３４３７６８号公報
【特許文献５】特開２００８−３３０９１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、上述した固体レーザを用いた半導体薄膜の結晶化アニールは、エキシマレーザを用いた結晶化アニールと比較して、半導体薄膜の結晶化に必要な熱量を供給した場合の熱拡散長が長くなる。このため、半導体薄膜の下層に設けられているゲート電極による熱伝導の影響が顕著であり、ゲート電極の配置状態が薄膜トランジスタを構成する半導体薄膜部分の結晶性に影響を及ぼしている。
【００１１】
つまり上述したように、図２０に示す走査線１１に沿った方向、すなわちゲート電極１４の線幅方向（チャネル長方向）がレーザ光の走査方向（ｖ）である場合、走査方向の上流側ではゲート電極１４が熱的に飽和し難く、レーザ光の走査方向（ｖ）の下流側ではゲート電極１４が熱的に飽和し易い。
【００１２】
このため、ゲート電極１４を挟んでレーザ光の走査方向（ｖ）の上流側では、レーザ光照射によってゲート電極１４が十分に加熱される前に半導体薄膜の結晶化が行われるため、結晶性が疎になる。これに対して、ゲート電極１４を挟んでレーザ光の走査方向（ｖ）の下流側では、レーザ光照射によってゲート電極が十分に加熱された状態で半導体薄膜の結晶化が行われるため、結晶性が密になる。つまり、図２０の左側画素Ａ’内のa（Ｒ）、a（Ｂ）、および右側画素Ａ’内のa（Ｇ）の駆動トランジスタＴｒ２’においては、ソース側の熱拡散が進み易く結晶性が疎である。これに対して、図２０の左側画素Ａ’内のａ（Ｇ）、および右側画素Ａ内のａ（Ｒ）、ａ(Ｂ）の駆動トランジスタＴｒ２’においては、逆にソース側の結晶性が密になる。このようなチャネル領域におけるチャネル長方向での結晶性の疎密は、薄膜トランジスタのオン電流に大きな影響を及す。
【００１３】
したがって、隣接する副画素ａのレイアウトがミラー反転している構成であれば、走査線１１方向に隣接する表示画素Ａ’間において同一色の副画素ａ［例えば副画素ａ（Ｇ）］の薄膜トランジスタＴｒ１’，Ｔｒ２’のレイアウトが反転する。このため同一色の副画素ａ間の薄膜トランジスタＴｒ１’，Ｔｒ２’においては、上述したチャネル長方向の端部での結晶性の疎密に起因するトランジスタ特性、例えばオン電流に差が生じる。これにより、隣接する表示画素Ａ’間における同一色の副画素ａでは薄膜トランジスタＴｒ１’，Ｔｒ２’に接続された発光素子に輝度差が生じ、結果として走査線１１方向に隣接する表示画素Ａ’間の輝度差が、走査線１１方向の輝度ムラとして視認されてしまう。
【００１４】
そこで本発明は、ミラー反転構造でありながらも、同一色の発光素子間の輝度ムラが防止された表示特性の良好な表示装置、およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
このような目的を達成するための本発明の表示装置は、薄膜トランジスタを有する複数の画素回路がミラー反転構造で配列されている。ミラー反転構造において、各画素回路は、これを構成する薄膜トランジスタのソースとドレインとの配列方向を交互に反転させた状態で、この配列方向に沿って設けられている。そして、配列方向に隣接して配置された４以上の偶数個の画素回路を１組にして、これらに発光素子を接続させた表示画素が構成されている。表示画素を構成する４以上の偶数個の画素回路のうち、２つの画素回路には、同色の発光素子が接続されている。また残りの偶数の画素回路には、それぞれ異なる各色の発光素子が接続されている。
【００１６】
このような構成の表示装置では、画素回路を構成する薄膜トランジスタのソース／ドレインの配列を反転させたミラー反転構造の表示装置において、反転方向に隣接する偶数個の画素回路を１組にして表示画素が構成される。このため、各表示画素間に配置される同色の色表示を行うための画素回路の薄膜トランジスタを、ソース／ドレインの配列方向が同一のものとすることができる。したがって、ソース／ドレインの配列方向に起因する、同一色の輝度ムラが防止される。しかも、各表示画素を構成する画素回路のうちの２つの画素回路は、同色の表示を行うためのものである。このため、これらの２つの画素回路を輝度や発光効率等の特性の劣る発光素子に接続させることにより、異なる表示色間の表示ムラが防止される。
【００１７】
また本発明の表示装置の製造方法は、次のような工程を行なう。先ず、複数のゲート電極をその線幅方向に配列形成する。次に、ゲート電極を覆う状態でゲート絶縁膜および非晶質の半導体薄膜をこの順に成膜する。次いで、ゲート電極の線幅方向にエネルギー線を走査させながら照射することにより半導体薄膜を結晶化させると共に、当該結晶化させた半導体薄膜を用いて薄膜トランジスタを形成する。その後、薄膜トランジスタを有する画素回路を、当該薄膜トランジスタのソースとドレインとの配列方向を交互に反転させた状態でゲート電極の線幅方向に沿って配列形成する。しかる後、配列方向に隣接して配置された４以上の偶数個の画素回路のうち、２つの画素回路に接続させた同色の発光素子と、残りの偶数の画素回路とにそれぞれ接続させた各色の発光素子とを１組の表示画素として形成する。
【００１８】
以上のような製造方法により、上述した本発明構成のミラー反転構造の表示装置を得ることができる。特にこの製造方法では、ゲート電極の線幅方向に沿ってエネルギー線を走査させることで、薄膜トランジスタを構成する半導体薄膜を結晶化させている。このため、この配列方向に沿って設けられた画素回路を構成する薄膜トランジスタは、ソース側を上流としてエネルギー線が照射されたものと、ドレイン側を上流としてエネルギー線が照射されたものとが交互に配置されることになる。しかしながら、この方法によって得られる上述した本発明構成の表示装置は、４以上の偶数の画素回路に各色の発光素子を接続させて１組の表示画素を形成している。このため上述したように、各表示画素間に配置される同色の色表示を行うための画素回路の薄膜トランジスタを、ソース／ドレインの配列方向が同一のものとすることができる。したがって、ソース／ドレインの配列方向に起因する、同一色の輝度ムラが防止される。しかも、各表示画素を構成する画素回路のうちの２つの画素回路は、同色の表示を行うためのものである。このため、これらの２つの画素回路を輝度や発光効率等の特性の劣る発光素子に接続させることにより、異なる表示色間の表示ムラが防止される。
【発明の効果】
【００１９】
以上説明したように本発明によれば、画素回路を構成する薄膜トランジスタのソース／ドレインの配列を交互に反転させた構成においてソース／ドレインの配列方向が異なることに起因する表示画素間における同一色の輝度ムラを防止でき、しかも異なる表示色間の表示ムラも防止できる。この結果、ミラー反転構造でありながらも表示特性の良好な表示が可能な表示装置を得ることが可能である。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の各実施の形態を以下の順序で説明する。
１．第１実施形態（緑色の副画素を２つの画素回路で構成し、信号線を共有した例）
２．第２実施形態（第１実施形態の変形例であり、２つの画素回路に１つの発光素子を接続させた例）
３．第３実施形態（緑色の副画素を２つの画素回路で構成し、信号線を個別に設けた例）
４．第４実施形態（緑色の副画素を２つの画素回路で構成し、電源線を共有した例）
【００２１】
尚、各実施形態においては、薄膜トランジスタに有機電界発光素子を接続させたアクティブマトリックス型の表示装置の構成とその製造方法の順に説明を行う。また、図２０を用いて説明した従来の構成と同一の構成要素には同一の符号を付して説明を行う。
【００２２】
≪１．第１実施形態≫
＜表示装置の全体構成＞
図１は、第１実施形態の表示装置１ａの全体構成を示す平面図である。
【００２３】
この図に示すように、表示装置１ａは、表示パネル２と、この周縁部に接続されたフレキシブルプリント基板３，４，５とを備えて構成されている。フレキシブルプリント基板３，４，５は、例えば映像信号供給用基板３、電源供給用基板４、および走査信号及び電源制御信号供給用基板５である。
【００２４】
表示パネル２は、平面矩形形状であり、その中央部には表示パネル２と略相似形の表示領域２ａが設定されている。表示領域２ａ内には、表示領域２ａの長辺方向ｘに沿って走査線１１および電源線１２が配線され、これと垂直に信号線１３が配線されている。そして、これらの走査線１１および電源線１２と、信号線１３との各交差部に対応して副画素ａが配置されている。尚、各走査線１１及び電源線１２には、走査信号及び電源制御信号供給用基板５から信号が入力される。信号線１３には映像信号供給用基板３から信号が入力される。また、後述する有機電界発光素子の陰極（または陽極)で全画素に共通の電極に電源供給用基板４から信号が入力される。
【００２５】
副画素ａは、それぞれが矩形形状であって、信号線１３に対して長辺を平行に保って配置される。さらにこれらの副画素ａは、走査線１１方向に配列された４つの副画素ａを１組とした略正方形の表示画素Ａを構成している。そして、各表示画素Ａを構成する４つの副画素ａのうちの２つが同色の発光素子（以降に説明する有機電界発光素子）を備えており、４つの副画素ａのうちの他の２つがこれとは異なる各色の発光素子（以降に説明する有機電界発光素子）を備えているところが第１の特徴である。
【００２６】
ここでは特に、各表示画素Ａを構成する４つの副画素は、赤（Ｒ），緑（Ｇ），緑（Ｇ），青（Ｂ）の４つの副画素ａ（Ｒ），ａ（Ｇ），ａ（Ｇ），ａ（Ｂ）であり、視認性が高く高輝度の発光が必要とされる緑色の副画素ａ（Ｇ）を２つ設けることとする。
【００２７】
また各表示画素Ａを構成する４つの副画素は、信号線１３方向を対象線とし、走査線１１方向に交互にレイアウトを反転させたミラー反転構造で配置されていることとする。この際、各表示画素Ａを構成する４つの副画素のうちの２つの緑色の副画素ａ（Ｇ），ａ（Ｇ）を隣接して配置することにより、２つの緑色の副画素ａ（Ｇ），ａ（Ｇ）で１本の信号線１３を共有する構成としている。
【００２８】
そして表示領域２ａには、以上のような４つの副画素ａ（Ｒ），ａ（Ｇ），ａ（Ｇ），ａ（Ｂ）（代表してａと記す）を走査線１１方向に配列した表示画素Ａが、走査線１１および電源線１２、さらには信号線１３に沿ってマトリックス状に配列されている。
【００２９】
＜表示装置における表示画素の回路構成＞
図２には、４つの副画素ａで構成された表示画素Ａの回路構成図を示す。
【００３０】
この図に示すように、各副画素ａには、スイッチング用の薄膜トランジスタＴｒ１、駆動用の薄膜トランジスタＴｒ２、さらには容量素子Ｃｓが配置され、これらによって画素回路が構成されている。尚、薄膜トランジスタＴｒ１，Ｔｒ２は、ここではｎチャンネルのＭＯＳトランジスタであることとする。
【００３１】
各画素回路は、駆動用の薄膜トランジスタＴｒ２のソースＳにおいて、各発光色の発光素子ＥＬ（Ｒ），ＥＬ（Ｇ），ＥＬ（Ｇ），ＥＬ（Ｂ）に接続されている。このような画素回路においては、走査線１１で選択されたスイッチング用の薄膜トランジスタＴｒ１を介して信号線１３から書き込まれた映像信号が保持容量Ｃｓに保持される。そして、保持された信号量に応じた電流が、駆動用の薄膜トランジスタＴｒ２のソースＳから、各発光素子ＥＬ（Ｒ），ＥＬ（Ｇ），ＥＬ（Ｇ），ＥＬ（Ｂ）に供給される。これにより、供給された電流値に応じた輝度で各発光素子ＥＬ（Ｒ），ＥＬ（Ｇ），ＥＬ（Ｇ），ＥＬ（Ｂ）が発光する構成となっている。
【００３２】
＜表示装置における画素回路のレイアウト＞
図３には、このよう各副画素ａに設けた画素回路のレイアウト図を示す。ここでは、走査線１１方向に隣接する２つの表示画素Ａのレイアウト図を示す。
【００３３】
この図に示すように、表示パネルを構成するガラス基板１０上の各副画素ａ内には、薄膜トランジスタＴｒ１，Ｔｒ２と容量素子Ｃｓとからなる画素回路が配置されている。このうち、薄膜トランジスタＴｒ１，Ｔｒ２は、ガラス基板１０の直上に設けた第１金属パターン（２１）を用いてゲート電極１４ａ，１４ｂを構成し、この上方にソースＳおよびドレインＤを配置したボトムゲート構造である。ソースＳ／ドレインＤは、ここでの図示を省略した半導体薄膜で構成され、第２金属パターン（２２）で構成されたソース電極とドレイン電極とが接続されている。また、容量素子Ｃｓは、発光素子に接続される駆動用の薄膜トランジスタＴｒ２のソースＳ側と一体に形成されており、第１金属パターン（２１）と第２金属パターン（２２）との間に、ここでの図示を省略したゲート絶縁膜を挟持してなる。
【００３４】
そして、これらの薄膜トランジスタＴｒ１，Ｔｒ２は、そのチャネル長方向を走査線１１と平行にして配置されている。これにより、各薄膜トランジスタＴｒ１，Ｔｒ２は、走査線１１方向にソースＳとドレインＤとが順に配列された状態となっている。
【００３５】
このような状態において、各副画素ａは、上述したように信号線１３方向を対象線として走査線１１方向に交互にレイアウトを反転させたミラー反転構造で配置されている。したがって、各副画素ａを構成する画素回路は、薄膜トランジスタＴｒ１，Ｔｒ２のソースＳとドレインＤとが、これらの配列方向を交互に反転させた状態で当該配列方向に沿って順次レイアウトされることになる。
【００３６】
また、各表示画素Ａ内に隣接して配置された２つの緑色の副画素ａ（Ｇ），ａ（Ｇ）を構成する各画素回路では、それぞれのスイッチング用の薄膜トランジスタＴｒ１が、１本の信号線１３を共有した構成となっている。これにより、画素回路のレイアウト密度を抑えることが可能である。
【００３７】
また隣接して配置された画素回路における駆動用の薄膜トランジスタＴｒ２では、電源線１２から延設された１本の電源線１２部分を、共通したドレインＤとして共有していることとする。これにより、画素回路のレイアウト密度を抑えることが可能である。
【００３８】
さらに、各副画素ａに設けた画素回路においては、この画素回路に接続される発光素子の発光色毎に、薄膜トランジスタＴｒ１，Ｔｒ２のチャネル幅と、容量素子Ｃｓのレイアウト面積とが調整されていることとする。
【００３９】
一般的に、有機電界発光素子（発光素子）は、発光色毎に発光効率が異なる。このため、相対的に発光効率の低い発光色の発光素子が設けられる副画素ａほど、画素回路における薄膜トランジスタＴｒ１，Ｔｒ２のチャネル幅および容量素子Ｃｓのレイアウト面積が大きく設定されていることとする。一例としてここでは、赤色の副画素ａ（Ｒ）＜緑色の副画素a（Ｇ）＜青色の副画素a（Ｂ）の順に、薄膜トランジスタＴｒ１，Ｔｒ２のチャネル幅および容量素子Ｃｓのレイアウト面積が大きくなるように、画素回路が設計されていることとする。
【００４０】
ここで、これらの薄膜トランジスタＴｒ１，Ｔｒ２は、上述したようなボトムゲート構造であると共に、ゲート電極１４ａ，１４ｂ上に成膜した半導体薄膜（図示量略）を、エネルギー線の照射によって結晶化させた微結晶性の薄膜トランジスタであることとする。そして以降の製造方法で詳細に説明するように、エネルギー線として照射するレーザ光の走査方向ｖが、薄膜トランジスタＴｒ１，Ｔｒ２におけるソースＳとドレインＤの配列方向、すなわち走査線１１に沿った方向であることが第２の特徴である。
【００４１】
＜表示装置の要部断面構成＞
図４には、表示装置の要部断面図として、２つの副画素ａ（Ｇ），ａ（Ｇ）部分の断面図を示す。尚、この断面部分は、図３において２つの副画素ａ（Ｇ），ａ（Ｇ）の薄膜トランジスタＴｒ１，Ｔｒ２を横断するＡ−Ａ’断面に相当する。
【００４２】
この図に示すように、表示パネルを構成するガラス基板１０上には、薄膜トランジスタＴｒ１，Ｔｒ２、さらにはここでの図示を省略した容量素子を備えた画素回路が設けられている。薄膜トランジスタＴｒ１，Ｔｒ２は、上述したようにボトムゲート型であり、ガラス基板１０の直上には、第１金属パターン（２１）を用いて構成されたゲート電極１４ａ，１４ｂが設けられている。そして、これらを覆うゲート絶縁膜３１上には、以降に説明するレーザ光の照射によって結晶化した半導体薄膜３２Ａがチャネル領域を構成する層として設けられている。またこの上部には、半導体薄膜からなるソースＳおよびドレインＤ、さらには第２金属パターン（２２）からなるソース電極２２ｓおよびドレイン電極２２ｄが設けられている。
【００４３】
以上のような薄膜トランジスタＴｒ１，Ｔｒ２を備えた画素回路は、パッシベーション膜５１で覆われ、この上部に平坦化絶縁膜５２が設けられている。この平坦化絶縁膜５２上において各副画素ａに対応する位置に、発光素子ＥＬが設けられている。
【００４４】
各発光素子ＥＬは、副画素ａ毎にパターン形成された下部電極５３、この上部に設けられた有機材料からなる発光機能層５４、および発光機能層５４上に設けられた上部電極５５で構成されている。
【００４５】
このうち下部電極５３は陽極（または陰極）として用いられるものである。また発光機能層５４は、少なくとも有機発光層を備えており、例えば陽極側から正孔注入層、正孔輸送層、有機発光層、電子輸送層などを必要に応じて積層された構成となっている。この発光機能層５４は、各発光素子ＥＬの発光色毎に異なる構成となっている。そして上部電極５５は、有機電界発光素子ＥＬの陰極（または陽極)として用いられるものであり、全画素に共通の電極として設けられている。
【００４６】
以上のような構成の発光素子ＥＬは、下部電極５３の周囲を覆う絶縁性パターン５６によって素子分離されている。また、各発光素子ＥＬは、ここでの図示を省略した接続孔を介して、下部電極５３において駆動用の薄膜トランジスタＴｒ２のソースＳに接続された構成となっている。尚、平坦化絶縁膜５２上には、下部電極５３と同一層で構成された補助電極５３ａが設けられ、この補助電極５３ａを上部電極５５に接続させることにより、上部電極５５における電圧降下を防止する構成であることが好ましい。
【００４７】
またここでの図示は省略したが、以上のような構成の発光素子ＥＬは、接着性の封止剤を介して貼り合わされた対向基板によって封止されていることが好ましい。
【００４８】
このような構成の第１実施形態の表示装置１ａでは、画素回路を構成する薄膜トランジスタＴｒ１，Ｔｒ２のソースＳ／ドレインＤの配列を反転させたミラー反転構造において、反転方向に隣接する偶数個の画素回路を１組にして表示画素Ａが構成されている。このため、各表示画素Ａ間に配置される同色の色表示を行うための画素回路の薄膜トランジスタＴｒ１，Ｔｒ２を、ソースＳ／ドレインＤの配列方向が同一のものとすることができる。
【００４９】
つまり、図３に示されるように、全ての表示画素Ａにおける赤色発光用の副画素ａ（Ｒ）では、薄膜トランジスタＴｒ１は左側からドレインＤ→ソースＳの順に配列されたものとなり、薄膜トランジスタＴｒ２は左側からソースＳ→ドレインＤの順に配列されたものとなる。
【００５０】
したがって、次の製造方法で詳細に説明する、レーザアニールによって結晶化された半導体薄膜３２Ａを用いた場合において問題となる、ソースＳ／ドレインＤの配列方向に起因する同一色の輝度ムラが防止される。
【００５１】
しかも、各表示画素Ａを構成する画素回路のうちの２つの画素回路は、視認性が高く高輝度の発光が必要とされる緑色の副画素ａ（Ｇ）を構成するものである。したがって、異なる表示色間において、視認性に基づく表示ムラを防止できる。
【００５２】
＜表示装置の製造方法＞
次に、上述した構成の表示装置の製造方法を説明する。
【００５３】
先ず、図５に示すように、平面矩形形状のガラス基板１０を用意する。そして、このガラス基板１０に対して、例えば２枚の表示パネル２の形成領域を設定する。この際、１枚のガラス基板１０に対して、効率よく２枚の表示パネル２を配置できるように、ガラス基板１０の長辺に対して、表示パネル２の短辺を平行に配置する。そして、各表示パネル２内には、各表示パネル２と略相似形で平面矩形形状の表示領域２ａを設定する。
【００５４】
さらに表示領域２ａ内には、平面矩形形状の副画素ａを配列設定する。これらの副画素ａは、表示領域２ａの短辺方向ｙに対して、各副画素ａの長辺を平行にして配置される。さらにこれらの副画素ａは、これらの短辺方向に配列された赤（Ｒ）、緑（Ｇ）、緑（Ｇ）、青（Ｂ）の４つの副画素ａを１組とした略正方形の表示画素Ａを構成することは、上述した通りである。
【００５５】
次に、図６の平面図、および図７（１）の断面図（図６の平面図のＡ−Ａ’断面図に相当する）に示すように、ガラス基板１０上の各表示領域に、第１金属パターン（２１）からなるゲート電極１４ａ，１４ｂを形成する。また同一工程で、第１金属パターン（２１）からなる他の配線部分、例えば信号線１３の一部、およびゲート電極１４ｂと一体な容量素子（Ｃｓ）の下部電極部分を形成する。
【００５６】
この際、スイッチング用の薄膜トランジスタ（Ｔｒ１）のゲート電極１４ａ、および駆動用の薄膜トランジスタ（Ｔｒ２）のゲート電極１４ｂは、表示領域２ａの短辺方向ｙと平行に延設されるようにパターニングされる。そして、これらのゲート電極１４ａ，１４ｂは、表示領域２ａの長辺方向ｘを線幅方向とし、この線幅方向に配列形成されると共に、短辺方向ｙにも複数列が配列形成される。また信号線１３の一部は、表示領域２ａの短辺方向ｙと平行となるようにパターニングされる。
【００５７】
このような、ゲート電極１４ａ，１４ｂを含む第１金属パターン（２１）は、例えばスパッタ法により成膜したモリブデン（Ｍｏ）膜を、レジストパターンをマスクにしてパターンエッチングすることによって形成する。尚、第１金属パターン（２１）は、モリブデン（Ｍｏ）により構成されているとは限らず、後の熱工程において変質しにくい高融点の金属であればよい。
【００５８】
次に、これらの第１金属パターン（２１）を覆う状態で、例えば酸化シリコンや窒化シリコンを用いたゲート絶縁膜３１を成膜し、さらに続けて非晶質シリコンからなる半導体薄膜３２を成膜する。
【００５９】
その後、図７（２）に示すように、半導体薄膜３２上を覆う状態で、酸化シリコンや窒化シリコンを用いたバッファ層４１を成膜し、さらに続けてモリブデン（Ｍｏ）を用いた光熱変換層４２を成膜する。尚、この光熱変換層４２は、後述するレーザ光などのエネルギー線を吸収し、光エネルギーを熱エネルギーに変換するためのものである。したがって、この光熱変換層４２としては、次に行う結晶化アニールの際に使用するレーザ光（エネルギー線）の吸収率が高いこと、バッファ層４１や半導体薄膜３２への熱拡散速度が低いこと、後の結晶化の際に生じる熱によっても変質しにくい高融点の材料であること、などの条件を満たせばどのような材料であってもよく、例えば他に炭素（Ｃ）などを用いるようにしてもよい。
【００６０】
以上の後、図６の平面図および図７（３）に示すように、光熱変換層４２およびバッファ層４１を介して半導体薄膜３２に間接的にレーザ光Ｌｈを照射し、この半導体薄膜３２に加熱処理を施す。この際、固体レーザを発信源としたレーザ光Ｌｈを照射する。これにより半導体薄膜３２におけるレーザ光Ｌｈの照射部をナノメートルオーダーの結晶粒に結晶化させた半導体薄膜（微結晶シリコン薄膜）３２Ａとする。
【００６１】
またここでのレーザ光Ｌｈの照射においては、ゲート電極１４ａ，１４ｂの線幅方向にレーザ光Ｌｈを走査させながら照射する。れにより、レーザ光の走査方向ｖは、表示領域２ａの長辺方向ｘに対して平行、つまり図５に示すようにガラス基板１０の短辺に対して平行としている。これにより、レーザ光の走査距離が長いことによるレーザ光Ｌｈのエネルギーばらつきを防止し、より均一な結晶が得られるようにしている。
【００６２】
そして、線幅方向に配列された複数列のゲート電極１４ａ，１４ｂに対して、線幅方向に沿った同一の走査方向ｖにのみレーザ光Ｌｈを走査させる、いわゆるラスタスキャンを行なうことが重要である。つまり、図５に示すように、レーサ光の走査方向ｖは、表示領域２ａの長辺方向ｘに沿った一方向からのみなされる。尚、このようなレーザ光Ｌｈの照射は、一度に複数の列部分に対してレーザ光Ｌｈを照射できる、マルチへッド方式で行われても良い。
【００６３】
以上のような結晶化においては、半導体薄膜３２Ａの下層に設けられたゲート電極１４ａ，１４ｂを構成する第１金属パターン（２１）の影響によって半導体薄膜の結晶性に差が生じる。つまり、第１金属パターン（２１）を挟んでレーザ光の走査方向（ｖ）の上流側では、レーザ光照射によって第１金属パターン（２１）が十分に加熱される前に半導体薄膜の結晶化が行われるため、結晶性が疎になる。これに対して、第１金属パターン（２１）を挟んでレーザ光の走査方向（ｖ）の下流側では、レーザ光照射によって第１金属パターン（２１）が十分に加熱された状態で半導体薄膜の結晶化が行われる。このため、上流側よりも結晶性が密になる。
【００６４】
尚、レーザ光Ｌｈの走査方向ｖと垂直な方向の照射幅は、トランジスタ（Ｔｒ１）,（Ｔｒ２）の形成部を覆う程度であれば良い。そして、ここでのレーザ光Ｌｈの照射は、図３を用いて説明したように配置形成される薄膜トランジスタ（Ｔｒ１），（Ｔｒ２）の形成位置に対応する部分のみに、すなわちゲート電極１４ａ，１４ｂの上方を含む領域に対して選択的に照射されれば良い。
【００６５】
以上のようなレーザ光Ｌｈ照射の後、図７（４）に示すように、半導体薄膜３２Ａ上の光熱変換層４２およびバッファ層４１をエッチングにより除去する。
【００６６】
次に、図８（１）に示すように、半導体薄膜３２Ａ上においてゲート電極１４ａ，１４ｂに重なる位置で、チャネル領域となる半導体薄膜３２Ａ部分の上部に、絶縁性のストッパ層３３をパターン形成する。
【００６７】
次いで、図８（２）に示すように、ストッパ層３３を覆う状態で、例えばｎ型の不純物を含有するシリコンからなるｎ型半導体層３４を成膜する。
【００６８】
その後、図８（３）に示すように、ｎ型半導体層３４と半導体薄膜３２Ａとを、ゲート電極１４ａ，１４ｂの上方において島状にパターニングする。
【００６９】
しかる後、図８（４）に示すように、ｎ型半導体層３４を覆う金属膜を形成してこれをパターニングすることにより、第２金属パターン（２２）からなるソース電極２２ｓとドレイン電極２２ｄとを形成する。このソース電極２２ｓ／ドレイン電極２２ｄは、ストッパ層３３上において分割された状態となっている。また、ｎ型半導体層３４も、ストッパ層３３上で分離するようにパターニングし、このｎ型半導体層３４からなるソースＳ／ドレインＤを形成する。
【００７０】
これにより、微結晶性の半導体薄膜３２Ａによってチャネル領域が構成され、このチャネル領域に接するソースＳ／ドレインＤにソース電極２２ｓ／ドレイン電極２２ｄが接続された薄膜トランジスタＴｒ１，Ｔｒ２を得る。また、ソース電極２２ｓ／ドレイン電極２２ｄの形成と同じ工程で、第２金属パターン（２２）からなる他の配線部分、例えば図３に示した走査線１１、電源線１２、容量素子Ｃｓの上部電極、信号線１３の一部分等を形成する。
【００７１】
以上のようにして、図３に示したように、ガラス基板１０上に設定した各表示領域に走査線１１、電源線１２、および信号線１３を形成し、さらに各副画素ａに薄膜トランジスタＴｒ１，Ｔｒ２および容量素子Ｃｓを形成した画素回路を形成する。この画素回路の形成においては、薄膜トランジスタＴｒ１，Ｔｒ２のソースＳとドレインＤとがゲート電極１４ａ，１４ｂの線幅方向に交互に反転するように配線が成されることとする。
【００７２】
次に、以上のようにして作製した薄膜トランジスタ基板の上部に発光素子を形成する。この工程を、先の図４に基づいて説明する。
【００７３】
先ず、以上の画素回路（薄膜トランジスタＴｒ１，Ｔｒ２のみ図示）が形成されたガラス基板１０上を覆う状態で、パッシベーション膜５１を成膜し、この上部に平坦化絶縁膜５２を形成する。次に、平坦化絶縁膜５２およびパッシベーション膜５１に、薄膜トランジスタＴｒ２のソース電極２２ｓ／ドレイン電極２２ｄの一方（例えばソース電極２２ｓ）に達する接続孔（図示所略）を形成する。次に、接続孔を介してソース電極２２ｓおよびソースＳに接続された下部電極５３を、平坦化絶縁膜５２上にパターン形成する。また同一工程で、補助配線５３ａを形成する。
【００７４】
次に、下部電極５３の中央部分を広く露出して周縁を覆うと共に、補助配線５３ａの一部を露出させる形状の絶縁性パターン５６を形成する。この絶縁性パターン５６において下部電極５３を露出させた開口部分が画素開口となる。
【００７５】
その後、絶縁性パターン５６から露出した下部電極５３を覆う状態で、有機材料を用いて構成される発光機能層５４を形成する。この発光機能層５４は、ここで形成する発光素子の発光色毎に異なる工程で個別に形成することとする。次いで、発光機能層５４を覆うと共に補助配線５３ａに接続された状態で、全画素に共通の上部電極５５を形成する。
【００７６】
以上により、平坦化絶縁膜５２上に、下部電極５３と上部電極５５との間に有機発光層を含む発光機能層５４を挟持してなる発光素子ＥＬを形成する。この発光素子ＥＬは、下部電極５３において薄膜トランジスタＴｒ２に接続された構成となっている。
【００７７】
特にここでは、ゲート電極１４ａ，１４ｂの線幅方向に隣接して配置された４つの画素回路のうち、２つの画素回路に接続させて緑色の発光素子ＥＬ（Ｇ）を形成し、残りの画素回路に接続させて赤色の発光素子ＥＬ（Ｒ）と青色の発光素子ＥＬ（Ｂ）とを形成することが重要である。
【００７８】
以上の後、ガラス基板１０の発光素子ＥＬ形成面側に対向基板を配置し、接着性の封止剤を介してガラス基板１０と対向基板とを貼合せる。そして、図５に示したように、１枚のガラス基板１０に複数の表示パネル２の形成領域が設定されている場合であれば、表示パネル２毎にガラス基板１０および対向基板を分割し、各分割部分に対して必要に応じて所手手順でフレキシブルプリント基板を接続させて表示装置１を完成させる。
【００７９】
以上説明した第１実施形態の製造方法により、図１〜図４を用いて説明したミラー反転構造であって、走査線１１に沿って隣接配置された４つ画素回路を用いた副画素を１組にした表示画素Ａを有する表示装置１ａを得ることができる。
【００８０】
特にこの製造方法では、薄膜トランジスタＴｒ１，Ｔｒ２のチャネル領域を構成する半導体薄膜３２の結晶化アニールの際に、図３および図６に示されるように、ゲート電極１４ａ，１４ｂの線幅方向（走査線１１方向）に沿った走査方向ｖにレーザ光を走査させている。このため、この配列方向に沿って設けられた画素回路を構成する薄膜トランジスタＴｒ１，Ｔｒ２は、ソース側を上流としてエネルギー線が照射されたものと、ドレイン側を上流としてエネルギー線が照射されたものとが交互に配置されることになる。
【００８１】
ここで図９には、上記結晶化アニールの際のレーザ光の走査方向毎の、薄膜トランジスタの電流特性を示すグラフである。このグラフに示すように、ソース側を上流として得られたた薄膜トランジスタと、ドレイン側を上流として得られた薄膜トランジスタとでは、得られるドレイン電流Ｉｄｓに大きな差が生じることが分かる。
【００８２】
しかしながら、上述した製造方法によって得られる上述した第１実施形態の構成の表示装置１ａは、４つの画素回路に各色の発光素子を接続させて１組の表示画素Ａを形成している。このため上述したように、各表示画素Ａ間に配置される同色の色表示を行うための画素回路の薄膜トランジスタＴｒ１，Ｔｒ２を、ソースＳ／ドレインＤの配列方向が同一のものとすることができる。
【００８３】
つまり、図３に示されるように、全ての表示画素Ａにおける赤色発光用の副画素ａ（Ｒ）では、薄膜トランジスタＴｒ１は左側からドレインＤ→ソースＳの順に配列されたものとなり、薄膜トランジスタＴｒ２は左側からソースＳ→ドレインＤの順に配列されたものとなる。
【００８４】
したがって、各色発光用の副画素ａ（Ｒ），ａ（Ｇ），ａ（Ｇ），ａ（Ｂ）は、表示画素Ａ間において、それぞれが均一な電流特性の薄膜トランジスタＴｒ１，Ｔｒ２を用いて構成された画素回路で駆動されるようになる。したがって、電流駆動される有機電界発光素子を用いながらも、同一色の輝度ムラを防止することが可能になる。尚、特に駆動用のトランジスタＴｒ２の電流特性が、各発光色において均一であることが、同一色の輝度ムラを防止する上で重要である。
【００８５】
しかも、各表示画素Ａを構成する画素回路のうちの２つの画素回路は、視認性が高く高輝度の発光が必要とされる緑色の副画素ａ（Ｇ）を構成するものである。したがって、異なる表示色間において、視認性に基づく表示ムラを防止できる。
【００８６】
≪２．第２実施形態≫
図１０は、第２実施形態の表示装置の特徴部を示す要部断面図であり、この図に示す第２実施形態の表示装置１ｂが、第１実施形態の表示装置と異なるところは、表示画素Ａに設けられた緑色の副画素ａ（Ｇ），ａ（Ｇ）が、２つの画素回路に１つの発光素子ＥＬ（Ｇ）のみに接続されているところにあり、他の構成は同様である。尚、図１０は、２つの副画素ａ（Ｇ），ａ（Ｇ）部分の断面図を示し、図３において２つの副画素ａ（Ｇ），ａ（Ｇ）の薄膜トランジスタＴｒ１，Ｔｒ２を横断するＡ−Ａ’断面に相当する。
【００８７】
このような図１０に示す第２実施形態の表示装置１ｂでは、図４に示す第１実施形態と比較して、緑色の副画素ａ（Ｇ）における緑色の発光素子ＥＬ（Ｇ）の開口面積を広くすることができる。このため、さらに緑色の視認性を高めることができる。また、表示画素Ａの全体の開口面積の向上を図ることも可能である。
【００８８】
≪３．第３実施形態≫
＜表示装置の全体構成＞
図１１〜図１３は、第３実施形態の表示装置の特徴部を示す図面である。このうち図１１は、第３実施形態の表示装置１ｄの全体構成を示す平面図である。また図１２は、第３実施形態の表示装置１ｃにおいて、４つの副画素ａで構成された表示画素Ａの回路構成図を示す。さらに図１３には、第３実施形態の表示装置１ｃにおいて、各副画素ａに設けた画素回路のレイアウト図を示す。
【００８９】
これらの図に示す第３実施形態の表示装置１ｃが、第１実施形態の表示装置と異なるところは、表示画素Ａに設けられた緑色の副画素ａ（Ｇ），ａ（Ｇ）が、それぞれ個別の信号線１３に接続されているところにあり、他の構成は同様である。
【００９０】
このような構成の第３実施形態の表示装置１ｃでは、第１実施形態の表示装置との比較において、緑色の副画素ａ（Ｇ），ａ（Ｇ）に設けたそれぞれの発光素子ＥＬ（Ｇ）を、それぞれ個別の映像信号で発光させることが可能になる。
【００９１】
尚、このような第３実施形態の表示装置１ｃは、第２実施形態と組み合わせた構成とすることも可能であるが、この場合、１つの発光素子ＥＬ（Ｇ）に対して、それぞれ個別の信号線からの映像信号に相当する電流を供給することが可能になる。
【００９２】
≪４．第４実施形態≫
図１４は、第４実施形態の表示装置の特徴部を示す図であり、第４実施形態の表示装置１ｄにおいて、各副画素ａに設けた画素回路のレイアウト図を示す。この図に示す第４実施形態の表示装置１ｄが、第１実施形態の表示装置と異なるところは、表示画素Ａに設けられた緑色の副画素ａ（Ｇ），ａ（Ｇ）が、個別の信号線１３に接続されており、かつ共通電極１２から延設されたドレインＤ側の部分を共有しているところにあり、他の構成は同様である。
【００９３】
このような構成では、表示画素Ａに設けられた緑色の副画素ａ（Ｇ），ａ（Ｇ）の２つの画素回路が、1本の電源線１２を共有する状態で電源線１２に対して対象にレイアウトされている。
【００９４】
このような構成であっても、第１実施形態と同様の効果を得ることができる。
【００９５】
尚、上述した第１実施形態〜第４実施形態においては、１つの表示画素Ａに設けた２つの画素回路に、緑色の発光素子ＥＬ（Ｇ）を接続させた構成を説明した。しかしながら、１つの表示画素Ａに設けた２つの画素回路に接続する発光素子ＥＬは、緑色の発光素子ＥＬ（Ｇ）に限定されることはない。例えば、青色の発光素子ＥＬ（Ｂ）や赤色の発光素子ＥＬ（Ｒ）であっても良い。
【００９６】
一般的に、有機電界発光素子（発光素子）は、発光色毎に発光効率が異なる。このため、１つの表示画素Ａに設けた２つの画素回路に接続する発光素子ＥＬとして、相対的に発光効率が最も低い青色の発光素子ＥＬ（Ｂ）を用いても良い。この場合、相対的に発光効率の低い青色の発光素子ＥＬ（Ｂ）を、２つの画素回路にそれぞれ接続させたり、２つの画素回路に対して開口面積の大きな１つ青色発光素子ＥＬ（Ｂ）を接続させる。これにより、各発光色の輝度差を小さくすることができる。
【００９７】
＜適用例＞
以上説明した本発明に係る製造方法によって得られる表示装置は、図１５〜図１９に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。以下に、本発明が適用される電子機器の一例について説明する。
【００９８】
図１５は、本発明が適用されるテレビを示す斜視図である。本適用例に係るテレビは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含み、その映像表示画面部１０１として本発明に係る表示装置を用いることにより作成される。
【００９９】
図１６は、本発明が適用されるデジタルカメラを示す図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２として本発明に係る表示装置を用いることにより作製される。
【０１００】
図１７は、本発明が適用されるノート型パーソナルコンピュータを示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３として本発明に係る表示装置を用いることにより作製される。
【０１０１】
図１８は、本発明が適用されるビデオカメラを示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４として本発明に係る表示装置を用いることにより作製される。
【０１０２】
図１９は、本発明が適用される携帯端末装置、例えば携帯電話機を示す図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含み、そのディスプレイ１４４やサブディスプレイ１４５として本発明に係る表示装置を用いることにより作製される。
【図面の簡単な説明】
【０１０３】
【図１】第１実施形態の表示装置の全体構成を示す平面図である。
【図２】第１実施形態の表示装置の回路構成図である。
【図３】第１実施形態の表示装置の画素回路のレイアウト図である。
【図４】第１実施形態の表示装置の要部断面図である。
【図５】本発明の表示装置の製造工程を説明するための基板構成図である。
【図６】第１実施形態の製造工程の一部を説明するための要部平面工程図である。
【図７】本発明の表示装置の製造工程を説明するための断面工程図（その１）である。
【図８】本発明の表示装置の製造工程を説明するための断面工程図（その２）である。
【図９】結晶化アニールの際のレーザ光の走査方向毎の、薄膜トランジスタの電流特性を示すグラフである。
【図１０】第２実施形態の表示装置の特徴部を説明するための要部断面図である。
【図１１】第３実施形態の表示装置の全体構成を示す平面図である。
【図１２】第３実施形態の表示装置の回路構成図である。
【図１３】第３実施形態の表示装置の画素回路のレイアウト図である。
【図１４】第４実施形態の特徴部を説明するための画素回路のレイアウト図である。
【図１５】本発明が適用されるテレビを示す斜視図である。
【図１６】本発明が適用されるデジタルカメラを示す図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。
【図１７】本発明が適用されるノート型パーソナルコンピュータを示す斜視図である。
【図１８】本発明が適用されるビデオカメラを示す斜視図である。
【図１９】本発明が適用される携帯端末装置、例えば携帯電話機を示す図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【図２０】従来のミラー反転構造の表示装置用の薄膜トランジスタ基板のレイアウト図である。
【符号の説明】
【０１０４】
１ａ，１ｂ，１ｃ，１ｄ…表示装置、１２…電源線、１３…信号線、１４ａ，１４ｂ…ゲート電極、３１…ゲート絶縁膜、３２…非晶質の半導体薄膜、３２Ａ…結晶化させた半導体薄膜、Ａ…表示画素、Ｄ…ドレイン、ＥＬ…発光素子、ＥＬ（Ｒ）…赤色発光素子、ＥＬ（Ｇ）…緑色発光素子、ＥＬ（Ｂ）…青色発光素子、Ｌｈ…レーザ光（エネルギー線）、Ｓ…ソース、Ｔｒ１…薄膜トランジスタ、Ｔｒ２…薄膜トランジスタ、ｖ…走査方向
【技術分野】
【０００１】
本発明は、表示装置および表示装置の製造方法に関し、特には有機電界発光素子を備えたアクティブマトリックス駆動のカラー表示装置およびその製造方法に関する。
【背景技術】
【０００２】
有機電界発光素子とこれに接続された画素回路とを基板上に配列形成してなるアクティブマトリックス駆動の表示装置においては、画素回路を構成する薄膜トランジスタ（thin film transistor：ＴＦＴ）の電流量によって有機電界発光素子の輝度が決定される。有機電界発光素子に供給する電流量を決定する画素回路は映像信号をサンプリングするＴＦＴと映像信号を保持する容量と保持された映像信号に基づいて有機電界発光素子を電流駆動する駆動ＴＦＴの最低でも３素子が必要であり、液晶素子と比較すると画素回路のレイアウト密度が大きくなる。
【０００３】
そこで、基板上において走査線方向に隣接配置された画素回路のレイアウトを反転させた、いわゆるミラー反転構造とすることで、２つの画素回路で１本の電源線を共通化し、レイアウト密度を低くする構成が提案されている（下記特許文献１〜５参照）。
【０００４】
図２０には、このようなミラー反転構造の表示装置用の薄膜トランジスタ基板のレイアウト図を示す。この図に示すように、基板１０上の表示領域内には、走査線１１および電源線１２が平行に配線され、これらと垂直に信号線１３が配線されている。そして、走査線１１および電源線１２と、信号線１３との各交差部に対応して、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色に対応する各副画素ａ（Ｒ），ａ（Ｇ），ａ（Ｂ）が順に配列されている。これらの副画素ａ（Ｒ），ａ（Ｇ），ａ（Ｂ）は、３色を１組とした略正方形の表示画素Ａ’を構成している。
【０００５】
各色の副画素ａ内には、薄膜トランジスタＴｒ１’，Ｔｒ２’および容量素子Ｃｓを備えた画素回路が配置されている。各薄膜トランジスタＴｒ１’，Ｔｒ２’は、信号線１３と平行に延設されたゲート電極１４を備えている。そして薄膜トランジスタＴｒ２’が、隣接する副画素ａ間において、１本の電源線１２部分をドレイン側において共有した構成となっている。このような各副画素ａは、薄膜トランジスタＴｒ２’に有機電界発光素子（図示省略）を接続させる構成となっている。
【０００６】
また上述したように、画素回路を構成する薄膜トランジスタの電流量によって有機電界発光素子の輝度が決定される表示装置においては、輝度ムラを抑えた良好な表示を行なうために、薄膜トランジスタの特性ばらつきを抑えることが重要である。
【０００７】
ところが薄膜トランジスタのチャネル領域を多結晶シリコンで構成する場合、チャネル領域内に存在する結晶粒の大きさが不均一なためトランジスタ特性がばらつきやすい。そこで、チャネル領域を構成する半導体薄膜を結晶粒の大きさが不均一にならない程度に微結晶化する方法として、固体レーザを用いて非晶質薄膜を微結晶化する結晶化アニールが行われている。
【０００８】
ここで先の図２０を用いて説明したミラー反転構造の薄膜トランジスタ基板を作製する場合、このような結晶化アニール工程は、例えば次のように行なわれる。先ず、基板１０上に、第１金属パターン（２１）からなるゲート電極１４およびその他の電極を形成した後、これらの第１金属パターン（２１）を覆う状態で、ゲート絶縁膜、および非晶質の半導体薄膜を成膜する。次に、必要に応じて半導体薄膜上にバッファ層や光熱変換層を成膜した後、これらの層を介して固体レーザから発生させたレーザ光を半導体薄膜に対して走査させながら照射する。これにより、レーザ光の照射部に対応する半導体薄膜部分を微結晶化させた半導体薄膜とする。この際、レーザ光の走査方向（ｖ）は、走査線１１に沿った方向、すなわち薄膜トランジスタＴｒ１’，Ｔｒ２’のチャネル長方向でありゲート電極１４の線幅方向とする。
【０００９】
【特許文献１】特許第４０３６２３５号
【特許文献２】特開２００５−２６６８３０号公報
【特許文献３】特開２００６−１１４２９号公報
【特許文献４】特開２００６−３４３７６８号公報
【特許文献５】特開２００８−３３０９１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、上述した固体レーザを用いた半導体薄膜の結晶化アニールは、エキシマレーザを用いた結晶化アニールと比較して、半導体薄膜の結晶化に必要な熱量を供給した場合の熱拡散長が長くなる。このため、半導体薄膜の下層に設けられているゲート電極による熱伝導の影響が顕著であり、ゲート電極の配置状態が薄膜トランジスタを構成する半導体薄膜部分の結晶性に影響を及ぼしている。
【００１１】
つまり上述したように、図２０に示す走査線１１に沿った方向、すなわちゲート電極１４の線幅方向（チャネル長方向）がレーザ光の走査方向（ｖ）である場合、走査方向の上流側ではゲート電極１４が熱的に飽和し難く、レーザ光の走査方向（ｖ）の下流側ではゲート電極１４が熱的に飽和し易い。
【００１２】
このため、ゲート電極１４を挟んでレーザ光の走査方向（ｖ）の上流側では、レーザ光照射によってゲート電極１４が十分に加熱される前に半導体薄膜の結晶化が行われるため、結晶性が疎になる。これに対して、ゲート電極１４を挟んでレーザ光の走査方向（ｖ）の下流側では、レーザ光照射によってゲート電極が十分に加熱された状態で半導体薄膜の結晶化が行われるため、結晶性が密になる。つまり、図２０の左側画素Ａ’内のa（Ｒ）、a（Ｂ）、および右側画素Ａ’内のa（Ｇ）の駆動トランジスタＴｒ２’においては、ソース側の熱拡散が進み易く結晶性が疎である。これに対して、図２０の左側画素Ａ’内のａ（Ｇ）、および右側画素Ａ内のａ（Ｒ）、ａ(Ｂ）の駆動トランジスタＴｒ２’においては、逆にソース側の結晶性が密になる。このようなチャネル領域におけるチャネル長方向での結晶性の疎密は、薄膜トランジスタのオン電流に大きな影響を及す。
【００１３】
したがって、隣接する副画素ａのレイアウトがミラー反転している構成であれば、走査線１１方向に隣接する表示画素Ａ’間において同一色の副画素ａ［例えば副画素ａ（Ｇ）］の薄膜トランジスタＴｒ１’，Ｔｒ２’のレイアウトが反転する。このため同一色の副画素ａ間の薄膜トランジスタＴｒ１’，Ｔｒ２’においては、上述したチャネル長方向の端部での結晶性の疎密に起因するトランジスタ特性、例えばオン電流に差が生じる。これにより、隣接する表示画素Ａ’間における同一色の副画素ａでは薄膜トランジスタＴｒ１’，Ｔｒ２’に接続された発光素子に輝度差が生じ、結果として走査線１１方向に隣接する表示画素Ａ’間の輝度差が、走査線１１方向の輝度ムラとして視認されてしまう。
【００１４】
そこで本発明は、ミラー反転構造でありながらも、同一色の発光素子間の輝度ムラが防止された表示特性の良好な表示装置、およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
このような目的を達成するための本発明の表示装置は、薄膜トランジスタを有する複数の画素回路がミラー反転構造で配列されている。ミラー反転構造において、各画素回路は、これを構成する薄膜トランジスタのソースとドレインとの配列方向を交互に反転させた状態で、この配列方向に沿って設けられている。そして、配列方向に隣接して配置された４以上の偶数個の画素回路を１組にして、これらに発光素子を接続させた表示画素が構成されている。表示画素を構成する４以上の偶数個の画素回路のうち、２つの画素回路には、同色の発光素子が接続されている。また残りの偶数の画素回路には、それぞれ異なる各色の発光素子が接続されている。
【００１６】
このような構成の表示装置では、画素回路を構成する薄膜トランジスタのソース／ドレインの配列を反転させたミラー反転構造の表示装置において、反転方向に隣接する偶数個の画素回路を１組にして表示画素が構成される。このため、各表示画素間に配置される同色の色表示を行うための画素回路の薄膜トランジスタを、ソース／ドレインの配列方向が同一のものとすることができる。したがって、ソース／ドレインの配列方向に起因する、同一色の輝度ムラが防止される。しかも、各表示画素を構成する画素回路のうちの２つの画素回路は、同色の表示を行うためのものである。このため、これらの２つの画素回路を輝度や発光効率等の特性の劣る発光素子に接続させることにより、異なる表示色間の表示ムラが防止される。
【００１７】
また本発明の表示装置の製造方法は、次のような工程を行なう。先ず、複数のゲート電極をその線幅方向に配列形成する。次に、ゲート電極を覆う状態でゲート絶縁膜および非晶質の半導体薄膜をこの順に成膜する。次いで、ゲート電極の線幅方向にエネルギー線を走査させながら照射することにより半導体薄膜を結晶化させると共に、当該結晶化させた半導体薄膜を用いて薄膜トランジスタを形成する。その後、薄膜トランジスタを有する画素回路を、当該薄膜トランジスタのソースとドレインとの配列方向を交互に反転させた状態でゲート電極の線幅方向に沿って配列形成する。しかる後、配列方向に隣接して配置された４以上の偶数個の画素回路のうち、２つの画素回路に接続させた同色の発光素子と、残りの偶数の画素回路とにそれぞれ接続させた各色の発光素子とを１組の表示画素として形成する。
【００１８】
以上のような製造方法により、上述した本発明構成のミラー反転構造の表示装置を得ることができる。特にこの製造方法では、ゲート電極の線幅方向に沿ってエネルギー線を走査させることで、薄膜トランジスタを構成する半導体薄膜を結晶化させている。このため、この配列方向に沿って設けられた画素回路を構成する薄膜トランジスタは、ソース側を上流としてエネルギー線が照射されたものと、ドレイン側を上流としてエネルギー線が照射されたものとが交互に配置されることになる。しかしながら、この方法によって得られる上述した本発明構成の表示装置は、４以上の偶数の画素回路に各色の発光素子を接続させて１組の表示画素を形成している。このため上述したように、各表示画素間に配置される同色の色表示を行うための画素回路の薄膜トランジスタを、ソース／ドレインの配列方向が同一のものとすることができる。したがって、ソース／ドレインの配列方向に起因する、同一色の輝度ムラが防止される。しかも、各表示画素を構成する画素回路のうちの２つの画素回路は、同色の表示を行うためのものである。このため、これらの２つの画素回路を輝度や発光効率等の特性の劣る発光素子に接続させることにより、異なる表示色間の表示ムラが防止される。
【発明の効果】
【００１９】
以上説明したように本発明によれば、画素回路を構成する薄膜トランジスタのソース／ドレインの配列を交互に反転させた構成においてソース／ドレインの配列方向が異なることに起因する表示画素間における同一色の輝度ムラを防止でき、しかも異なる表示色間の表示ムラも防止できる。この結果、ミラー反転構造でありながらも表示特性の良好な表示が可能な表示装置を得ることが可能である。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の各実施の形態を以下の順序で説明する。
１．第１実施形態（緑色の副画素を２つの画素回路で構成し、信号線を共有した例）
２．第２実施形態（第１実施形態の変形例であり、２つの画素回路に１つの発光素子を接続させた例）
３．第３実施形態（緑色の副画素を２つの画素回路で構成し、信号線を個別に設けた例）
４．第４実施形態（緑色の副画素を２つの画素回路で構成し、電源線を共有した例）
【００２１】
尚、各実施形態においては、薄膜トランジスタに有機電界発光素子を接続させたアクティブマトリックス型の表示装置の構成とその製造方法の順に説明を行う。また、図２０を用いて説明した従来の構成と同一の構成要素には同一の符号を付して説明を行う。
【００２２】
≪１．第１実施形態≫
＜表示装置の全体構成＞
図１は、第１実施形態の表示装置１ａの全体構成を示す平面図である。
【００２３】
この図に示すように、表示装置１ａは、表示パネル２と、この周縁部に接続されたフレキシブルプリント基板３，４，５とを備えて構成されている。フレキシブルプリント基板３，４，５は、例えば映像信号供給用基板３、電源供給用基板４、および走査信号及び電源制御信号供給用基板５である。
【００２４】
表示パネル２は、平面矩形形状であり、その中央部には表示パネル２と略相似形の表示領域２ａが設定されている。表示領域２ａ内には、表示領域２ａの長辺方向ｘに沿って走査線１１および電源線１２が配線され、これと垂直に信号線１３が配線されている。そして、これらの走査線１１および電源線１２と、信号線１３との各交差部に対応して副画素ａが配置されている。尚、各走査線１１及び電源線１２には、走査信号及び電源制御信号供給用基板５から信号が入力される。信号線１３には映像信号供給用基板３から信号が入力される。また、後述する有機電界発光素子の陰極（または陽極)で全画素に共通の電極に電源供給用基板４から信号が入力される。
【００２５】
副画素ａは、それぞれが矩形形状であって、信号線１３に対して長辺を平行に保って配置される。さらにこれらの副画素ａは、走査線１１方向に配列された４つの副画素ａを１組とした略正方形の表示画素Ａを構成している。そして、各表示画素Ａを構成する４つの副画素ａのうちの２つが同色の発光素子（以降に説明する有機電界発光素子）を備えており、４つの副画素ａのうちの他の２つがこれとは異なる各色の発光素子（以降に説明する有機電界発光素子）を備えているところが第１の特徴である。
【００２６】
ここでは特に、各表示画素Ａを構成する４つの副画素は、赤（Ｒ），緑（Ｇ），緑（Ｇ），青（Ｂ）の４つの副画素ａ（Ｒ），ａ（Ｇ），ａ（Ｇ），ａ（Ｂ）であり、視認性が高く高輝度の発光が必要とされる緑色の副画素ａ（Ｇ）を２つ設けることとする。
【００２７】
また各表示画素Ａを構成する４つの副画素は、信号線１３方向を対象線とし、走査線１１方向に交互にレイアウトを反転させたミラー反転構造で配置されていることとする。この際、各表示画素Ａを構成する４つの副画素のうちの２つの緑色の副画素ａ（Ｇ），ａ（Ｇ）を隣接して配置することにより、２つの緑色の副画素ａ（Ｇ），ａ（Ｇ）で１本の信号線１３を共有する構成としている。
【００２８】
そして表示領域２ａには、以上のような４つの副画素ａ（Ｒ），ａ（Ｇ），ａ（Ｇ），ａ（Ｂ）（代表してａと記す）を走査線１１方向に配列した表示画素Ａが、走査線１１および電源線１２、さらには信号線１３に沿ってマトリックス状に配列されている。
【００２９】
＜表示装置における表示画素の回路構成＞
図２には、４つの副画素ａで構成された表示画素Ａの回路構成図を示す。
【００３０】
この図に示すように、各副画素ａには、スイッチング用の薄膜トランジスタＴｒ１、駆動用の薄膜トランジスタＴｒ２、さらには容量素子Ｃｓが配置され、これらによって画素回路が構成されている。尚、薄膜トランジスタＴｒ１，Ｔｒ２は、ここではｎチャンネルのＭＯＳトランジスタであることとする。
【００３１】
各画素回路は、駆動用の薄膜トランジスタＴｒ２のソースＳにおいて、各発光色の発光素子ＥＬ（Ｒ），ＥＬ（Ｇ），ＥＬ（Ｇ），ＥＬ（Ｂ）に接続されている。このような画素回路においては、走査線１１で選択されたスイッチング用の薄膜トランジスタＴｒ１を介して信号線１３から書き込まれた映像信号が保持容量Ｃｓに保持される。そして、保持された信号量に応じた電流が、駆動用の薄膜トランジスタＴｒ２のソースＳから、各発光素子ＥＬ（Ｒ），ＥＬ（Ｇ），ＥＬ（Ｇ），ＥＬ（Ｂ）に供給される。これにより、供給された電流値に応じた輝度で各発光素子ＥＬ（Ｒ），ＥＬ（Ｇ），ＥＬ（Ｇ），ＥＬ（Ｂ）が発光する構成となっている。
【００３２】
＜表示装置における画素回路のレイアウト＞
図３には、このよう各副画素ａに設けた画素回路のレイアウト図を示す。ここでは、走査線１１方向に隣接する２つの表示画素Ａのレイアウト図を示す。
【００３３】
この図に示すように、表示パネルを構成するガラス基板１０上の各副画素ａ内には、薄膜トランジスタＴｒ１，Ｔｒ２と容量素子Ｃｓとからなる画素回路が配置されている。このうち、薄膜トランジスタＴｒ１，Ｔｒ２は、ガラス基板１０の直上に設けた第１金属パターン（２１）を用いてゲート電極１４ａ，１４ｂを構成し、この上方にソースＳおよびドレインＤを配置したボトムゲート構造である。ソースＳ／ドレインＤは、ここでの図示を省略した半導体薄膜で構成され、第２金属パターン（２２）で構成されたソース電極とドレイン電極とが接続されている。また、容量素子Ｃｓは、発光素子に接続される駆動用の薄膜トランジスタＴｒ２のソースＳ側と一体に形成されており、第１金属パターン（２１）と第２金属パターン（２２）との間に、ここでの図示を省略したゲート絶縁膜を挟持してなる。
【００３４】
そして、これらの薄膜トランジスタＴｒ１，Ｔｒ２は、そのチャネル長方向を走査線１１と平行にして配置されている。これにより、各薄膜トランジスタＴｒ１，Ｔｒ２は、走査線１１方向にソースＳとドレインＤとが順に配列された状態となっている。
【００３５】
このような状態において、各副画素ａは、上述したように信号線１３方向を対象線として走査線１１方向に交互にレイアウトを反転させたミラー反転構造で配置されている。したがって、各副画素ａを構成する画素回路は、薄膜トランジスタＴｒ１，Ｔｒ２のソースＳとドレインＤとが、これらの配列方向を交互に反転させた状態で当該配列方向に沿って順次レイアウトされることになる。
【００３６】
また、各表示画素Ａ内に隣接して配置された２つの緑色の副画素ａ（Ｇ），ａ（Ｇ）を構成する各画素回路では、それぞれのスイッチング用の薄膜トランジスタＴｒ１が、１本の信号線１３を共有した構成となっている。これにより、画素回路のレイアウト密度を抑えることが可能である。
【００３７】
また隣接して配置された画素回路における駆動用の薄膜トランジスタＴｒ２では、電源線１２から延設された１本の電源線１２部分を、共通したドレインＤとして共有していることとする。これにより、画素回路のレイアウト密度を抑えることが可能である。
【００３８】
さらに、各副画素ａに設けた画素回路においては、この画素回路に接続される発光素子の発光色毎に、薄膜トランジスタＴｒ１，Ｔｒ２のチャネル幅と、容量素子Ｃｓのレイアウト面積とが調整されていることとする。
【００３９】
一般的に、有機電界発光素子（発光素子）は、発光色毎に発光効率が異なる。このため、相対的に発光効率の低い発光色の発光素子が設けられる副画素ａほど、画素回路における薄膜トランジスタＴｒ１，Ｔｒ２のチャネル幅および容量素子Ｃｓのレイアウト面積が大きく設定されていることとする。一例としてここでは、赤色の副画素ａ（Ｒ）＜緑色の副画素a（Ｇ）＜青色の副画素a（Ｂ）の順に、薄膜トランジスタＴｒ１，Ｔｒ２のチャネル幅および容量素子Ｃｓのレイアウト面積が大きくなるように、画素回路が設計されていることとする。
【００４０】
ここで、これらの薄膜トランジスタＴｒ１，Ｔｒ２は、上述したようなボトムゲート構造であると共に、ゲート電極１４ａ，１４ｂ上に成膜した半導体薄膜（図示量略）を、エネルギー線の照射によって結晶化させた微結晶性の薄膜トランジスタであることとする。そして以降の製造方法で詳細に説明するように、エネルギー線として照射するレーザ光の走査方向ｖが、薄膜トランジスタＴｒ１，Ｔｒ２におけるソースＳとドレインＤの配列方向、すなわち走査線１１に沿った方向であることが第２の特徴である。
【００４１】
＜表示装置の要部断面構成＞
図４には、表示装置の要部断面図として、２つの副画素ａ（Ｇ），ａ（Ｇ）部分の断面図を示す。尚、この断面部分は、図３において２つの副画素ａ（Ｇ），ａ（Ｇ）の薄膜トランジスタＴｒ１，Ｔｒ２を横断するＡ−Ａ’断面に相当する。
【００４２】
この図に示すように、表示パネルを構成するガラス基板１０上には、薄膜トランジスタＴｒ１，Ｔｒ２、さらにはここでの図示を省略した容量素子を備えた画素回路が設けられている。薄膜トランジスタＴｒ１，Ｔｒ２は、上述したようにボトムゲート型であり、ガラス基板１０の直上には、第１金属パターン（２１）を用いて構成されたゲート電極１４ａ，１４ｂが設けられている。そして、これらを覆うゲート絶縁膜３１上には、以降に説明するレーザ光の照射によって結晶化した半導体薄膜３２Ａがチャネル領域を構成する層として設けられている。またこの上部には、半導体薄膜からなるソースＳおよびドレインＤ、さらには第２金属パターン（２２）からなるソース電極２２ｓおよびドレイン電極２２ｄが設けられている。
【００４３】
以上のような薄膜トランジスタＴｒ１，Ｔｒ２を備えた画素回路は、パッシベーション膜５１で覆われ、この上部に平坦化絶縁膜５２が設けられている。この平坦化絶縁膜５２上において各副画素ａに対応する位置に、発光素子ＥＬが設けられている。
【００４４】
各発光素子ＥＬは、副画素ａ毎にパターン形成された下部電極５３、この上部に設けられた有機材料からなる発光機能層５４、および発光機能層５４上に設けられた上部電極５５で構成されている。
【００４５】
このうち下部電極５３は陽極（または陰極）として用いられるものである。また発光機能層５４は、少なくとも有機発光層を備えており、例えば陽極側から正孔注入層、正孔輸送層、有機発光層、電子輸送層などを必要に応じて積層された構成となっている。この発光機能層５４は、各発光素子ＥＬの発光色毎に異なる構成となっている。そして上部電極５５は、有機電界発光素子ＥＬの陰極（または陽極)として用いられるものであり、全画素に共通の電極として設けられている。
【００４６】
以上のような構成の発光素子ＥＬは、下部電極５３の周囲を覆う絶縁性パターン５６によって素子分離されている。また、各発光素子ＥＬは、ここでの図示を省略した接続孔を介して、下部電極５３において駆動用の薄膜トランジスタＴｒ２のソースＳに接続された構成となっている。尚、平坦化絶縁膜５２上には、下部電極５３と同一層で構成された補助電極５３ａが設けられ、この補助電極５３ａを上部電極５５に接続させることにより、上部電極５５における電圧降下を防止する構成であることが好ましい。
【００４７】
またここでの図示は省略したが、以上のような構成の発光素子ＥＬは、接着性の封止剤を介して貼り合わされた対向基板によって封止されていることが好ましい。
【００４８】
このような構成の第１実施形態の表示装置１ａでは、画素回路を構成する薄膜トランジスタＴｒ１，Ｔｒ２のソースＳ／ドレインＤの配列を反転させたミラー反転構造において、反転方向に隣接する偶数個の画素回路を１組にして表示画素Ａが構成されている。このため、各表示画素Ａ間に配置される同色の色表示を行うための画素回路の薄膜トランジスタＴｒ１，Ｔｒ２を、ソースＳ／ドレインＤの配列方向が同一のものとすることができる。
【００４９】
つまり、図３に示されるように、全ての表示画素Ａにおける赤色発光用の副画素ａ（Ｒ）では、薄膜トランジスタＴｒ１は左側からドレインＤ→ソースＳの順に配列されたものとなり、薄膜トランジスタＴｒ２は左側からソースＳ→ドレインＤの順に配列されたものとなる。
【００５０】
したがって、次の製造方法で詳細に説明する、レーザアニールによって結晶化された半導体薄膜３２Ａを用いた場合において問題となる、ソースＳ／ドレインＤの配列方向に起因する同一色の輝度ムラが防止される。
【００５１】
しかも、各表示画素Ａを構成する画素回路のうちの２つの画素回路は、視認性が高く高輝度の発光が必要とされる緑色の副画素ａ（Ｇ）を構成するものである。したがって、異なる表示色間において、視認性に基づく表示ムラを防止できる。
【００５２】
＜表示装置の製造方法＞
次に、上述した構成の表示装置の製造方法を説明する。
【００５３】
先ず、図５に示すように、平面矩形形状のガラス基板１０を用意する。そして、このガラス基板１０に対して、例えば２枚の表示パネル２の形成領域を設定する。この際、１枚のガラス基板１０に対して、効率よく２枚の表示パネル２を配置できるように、ガラス基板１０の長辺に対して、表示パネル２の短辺を平行に配置する。そして、各表示パネル２内には、各表示パネル２と略相似形で平面矩形形状の表示領域２ａを設定する。
【００５４】
さらに表示領域２ａ内には、平面矩形形状の副画素ａを配列設定する。これらの副画素ａは、表示領域２ａの短辺方向ｙに対して、各副画素ａの長辺を平行にして配置される。さらにこれらの副画素ａは、これらの短辺方向に配列された赤（Ｒ）、緑（Ｇ）、緑（Ｇ）、青（Ｂ）の４つの副画素ａを１組とした略正方形の表示画素Ａを構成することは、上述した通りである。
【００５５】
次に、図６の平面図、および図７（１）の断面図（図６の平面図のＡ−Ａ’断面図に相当する）に示すように、ガラス基板１０上の各表示領域に、第１金属パターン（２１）からなるゲート電極１４ａ，１４ｂを形成する。また同一工程で、第１金属パターン（２１）からなる他の配線部分、例えば信号線１３の一部、およびゲート電極１４ｂと一体な容量素子（Ｃｓ）の下部電極部分を形成する。
【００５６】
この際、スイッチング用の薄膜トランジスタ（Ｔｒ１）のゲート電極１４ａ、および駆動用の薄膜トランジスタ（Ｔｒ２）のゲート電極１４ｂは、表示領域２ａの短辺方向ｙと平行に延設されるようにパターニングされる。そして、これらのゲート電極１４ａ，１４ｂは、表示領域２ａの長辺方向ｘを線幅方向とし、この線幅方向に配列形成されると共に、短辺方向ｙにも複数列が配列形成される。また信号線１３の一部は、表示領域２ａの短辺方向ｙと平行となるようにパターニングされる。
【００５７】
このような、ゲート電極１４ａ，１４ｂを含む第１金属パターン（２１）は、例えばスパッタ法により成膜したモリブデン（Ｍｏ）膜を、レジストパターンをマスクにしてパターンエッチングすることによって形成する。尚、第１金属パターン（２１）は、モリブデン（Ｍｏ）により構成されているとは限らず、後の熱工程において変質しにくい高融点の金属であればよい。
【００５８】
次に、これらの第１金属パターン（２１）を覆う状態で、例えば酸化シリコンや窒化シリコンを用いたゲート絶縁膜３１を成膜し、さらに続けて非晶質シリコンからなる半導体薄膜３２を成膜する。
【００５９】
その後、図７（２）に示すように、半導体薄膜３２上を覆う状態で、酸化シリコンや窒化シリコンを用いたバッファ層４１を成膜し、さらに続けてモリブデン（Ｍｏ）を用いた光熱変換層４２を成膜する。尚、この光熱変換層４２は、後述するレーザ光などのエネルギー線を吸収し、光エネルギーを熱エネルギーに変換するためのものである。したがって、この光熱変換層４２としては、次に行う結晶化アニールの際に使用するレーザ光（エネルギー線）の吸収率が高いこと、バッファ層４１や半導体薄膜３２への熱拡散速度が低いこと、後の結晶化の際に生じる熱によっても変質しにくい高融点の材料であること、などの条件を満たせばどのような材料であってもよく、例えば他に炭素（Ｃ）などを用いるようにしてもよい。
【００６０】
以上の後、図６の平面図および図７（３）に示すように、光熱変換層４２およびバッファ層４１を介して半導体薄膜３２に間接的にレーザ光Ｌｈを照射し、この半導体薄膜３２に加熱処理を施す。この際、固体レーザを発信源としたレーザ光Ｌｈを照射する。これにより半導体薄膜３２におけるレーザ光Ｌｈの照射部をナノメートルオーダーの結晶粒に結晶化させた半導体薄膜（微結晶シリコン薄膜）３２Ａとする。
【００６１】
またここでのレーザ光Ｌｈの照射においては、ゲート電極１４ａ，１４ｂの線幅方向にレーザ光Ｌｈを走査させながら照射する。れにより、レーザ光の走査方向ｖは、表示領域２ａの長辺方向ｘに対して平行、つまり図５に示すようにガラス基板１０の短辺に対して平行としている。これにより、レーザ光の走査距離が長いことによるレーザ光Ｌｈのエネルギーばらつきを防止し、より均一な結晶が得られるようにしている。
【００６２】
そして、線幅方向に配列された複数列のゲート電極１４ａ，１４ｂに対して、線幅方向に沿った同一の走査方向ｖにのみレーザ光Ｌｈを走査させる、いわゆるラスタスキャンを行なうことが重要である。つまり、図５に示すように、レーサ光の走査方向ｖは、表示領域２ａの長辺方向ｘに沿った一方向からのみなされる。尚、このようなレーザ光Ｌｈの照射は、一度に複数の列部分に対してレーザ光Ｌｈを照射できる、マルチへッド方式で行われても良い。
【００６３】
以上のような結晶化においては、半導体薄膜３２Ａの下層に設けられたゲート電極１４ａ，１４ｂを構成する第１金属パターン（２１）の影響によって半導体薄膜の結晶性に差が生じる。つまり、第１金属パターン（２１）を挟んでレーザ光の走査方向（ｖ）の上流側では、レーザ光照射によって第１金属パターン（２１）が十分に加熱される前に半導体薄膜の結晶化が行われるため、結晶性が疎になる。これに対して、第１金属パターン（２１）を挟んでレーザ光の走査方向（ｖ）の下流側では、レーザ光照射によって第１金属パターン（２１）が十分に加熱された状態で半導体薄膜の結晶化が行われる。このため、上流側よりも結晶性が密になる。
【００６４】
尚、レーザ光Ｌｈの走査方向ｖと垂直な方向の照射幅は、トランジスタ（Ｔｒ１）,（Ｔｒ２）の形成部を覆う程度であれば良い。そして、ここでのレーザ光Ｌｈの照射は、図３を用いて説明したように配置形成される薄膜トランジスタ（Ｔｒ１），（Ｔｒ２）の形成位置に対応する部分のみに、すなわちゲート電極１４ａ，１４ｂの上方を含む領域に対して選択的に照射されれば良い。
【００６５】
以上のようなレーザ光Ｌｈ照射の後、図７（４）に示すように、半導体薄膜３２Ａ上の光熱変換層４２およびバッファ層４１をエッチングにより除去する。
【００６６】
次に、図８（１）に示すように、半導体薄膜３２Ａ上においてゲート電極１４ａ，１４ｂに重なる位置で、チャネル領域となる半導体薄膜３２Ａ部分の上部に、絶縁性のストッパ層３３をパターン形成する。
【００６７】
次いで、図８（２）に示すように、ストッパ層３３を覆う状態で、例えばｎ型の不純物を含有するシリコンからなるｎ型半導体層３４を成膜する。
【００６８】
その後、図８（３）に示すように、ｎ型半導体層３４と半導体薄膜３２Ａとを、ゲート電極１４ａ，１４ｂの上方において島状にパターニングする。
【００６９】
しかる後、図８（４）に示すように、ｎ型半導体層３４を覆う金属膜を形成してこれをパターニングすることにより、第２金属パターン（２２）からなるソース電極２２ｓとドレイン電極２２ｄとを形成する。このソース電極２２ｓ／ドレイン電極２２ｄは、ストッパ層３３上において分割された状態となっている。また、ｎ型半導体層３４も、ストッパ層３３上で分離するようにパターニングし、このｎ型半導体層３４からなるソースＳ／ドレインＤを形成する。
【００７０】
これにより、微結晶性の半導体薄膜３２Ａによってチャネル領域が構成され、このチャネル領域に接するソースＳ／ドレインＤにソース電極２２ｓ／ドレイン電極２２ｄが接続された薄膜トランジスタＴｒ１，Ｔｒ２を得る。また、ソース電極２２ｓ／ドレイン電極２２ｄの形成と同じ工程で、第２金属パターン（２２）からなる他の配線部分、例えば図３に示した走査線１１、電源線１２、容量素子Ｃｓの上部電極、信号線１３の一部分等を形成する。
【００７１】
以上のようにして、図３に示したように、ガラス基板１０上に設定した各表示領域に走査線１１、電源線１２、および信号線１３を形成し、さらに各副画素ａに薄膜トランジスタＴｒ１，Ｔｒ２および容量素子Ｃｓを形成した画素回路を形成する。この画素回路の形成においては、薄膜トランジスタＴｒ１，Ｔｒ２のソースＳとドレインＤとがゲート電極１４ａ，１４ｂの線幅方向に交互に反転するように配線が成されることとする。
【００７２】
次に、以上のようにして作製した薄膜トランジスタ基板の上部に発光素子を形成する。この工程を、先の図４に基づいて説明する。
【００７３】
先ず、以上の画素回路（薄膜トランジスタＴｒ１，Ｔｒ２のみ図示）が形成されたガラス基板１０上を覆う状態で、パッシベーション膜５１を成膜し、この上部に平坦化絶縁膜５２を形成する。次に、平坦化絶縁膜５２およびパッシベーション膜５１に、薄膜トランジスタＴｒ２のソース電極２２ｓ／ドレイン電極２２ｄの一方（例えばソース電極２２ｓ）に達する接続孔（図示所略）を形成する。次に、接続孔を介してソース電極２２ｓおよびソースＳに接続された下部電極５３を、平坦化絶縁膜５２上にパターン形成する。また同一工程で、補助配線５３ａを形成する。
【００７４】
次に、下部電極５３の中央部分を広く露出して周縁を覆うと共に、補助配線５３ａの一部を露出させる形状の絶縁性パターン５６を形成する。この絶縁性パターン５６において下部電極５３を露出させた開口部分が画素開口となる。
【００７５】
その後、絶縁性パターン５６から露出した下部電極５３を覆う状態で、有機材料を用いて構成される発光機能層５４を形成する。この発光機能層５４は、ここで形成する発光素子の発光色毎に異なる工程で個別に形成することとする。次いで、発光機能層５４を覆うと共に補助配線５３ａに接続された状態で、全画素に共通の上部電極５５を形成する。
【００７６】
以上により、平坦化絶縁膜５２上に、下部電極５３と上部電極５５との間に有機発光層を含む発光機能層５４を挟持してなる発光素子ＥＬを形成する。この発光素子ＥＬは、下部電極５３において薄膜トランジスタＴｒ２に接続された構成となっている。
【００７７】
特にここでは、ゲート電極１４ａ，１４ｂの線幅方向に隣接して配置された４つの画素回路のうち、２つの画素回路に接続させて緑色の発光素子ＥＬ（Ｇ）を形成し、残りの画素回路に接続させて赤色の発光素子ＥＬ（Ｒ）と青色の発光素子ＥＬ（Ｂ）とを形成することが重要である。
【００７８】
以上の後、ガラス基板１０の発光素子ＥＬ形成面側に対向基板を配置し、接着性の封止剤を介してガラス基板１０と対向基板とを貼合せる。そして、図５に示したように、１枚のガラス基板１０に複数の表示パネル２の形成領域が設定されている場合であれば、表示パネル２毎にガラス基板１０および対向基板を分割し、各分割部分に対して必要に応じて所手手順でフレキシブルプリント基板を接続させて表示装置１を完成させる。
【００７９】
以上説明した第１実施形態の製造方法により、図１〜図４を用いて説明したミラー反転構造であって、走査線１１に沿って隣接配置された４つ画素回路を用いた副画素を１組にした表示画素Ａを有する表示装置１ａを得ることができる。
【００８０】
特にこの製造方法では、薄膜トランジスタＴｒ１，Ｔｒ２のチャネル領域を構成する半導体薄膜３２の結晶化アニールの際に、図３および図６に示されるように、ゲート電極１４ａ，１４ｂの線幅方向（走査線１１方向）に沿った走査方向ｖにレーザ光を走査させている。このため、この配列方向に沿って設けられた画素回路を構成する薄膜トランジスタＴｒ１，Ｔｒ２は、ソース側を上流としてエネルギー線が照射されたものと、ドレイン側を上流としてエネルギー線が照射されたものとが交互に配置されることになる。
【００８１】
ここで図９には、上記結晶化アニールの際のレーザ光の走査方向毎の、薄膜トランジスタの電流特性を示すグラフである。このグラフに示すように、ソース側を上流として得られたた薄膜トランジスタと、ドレイン側を上流として得られた薄膜トランジスタとでは、得られるドレイン電流Ｉｄｓに大きな差が生じることが分かる。
【００８２】
しかしながら、上述した製造方法によって得られる上述した第１実施形態の構成の表示装置１ａは、４つの画素回路に各色の発光素子を接続させて１組の表示画素Ａを形成している。このため上述したように、各表示画素Ａ間に配置される同色の色表示を行うための画素回路の薄膜トランジスタＴｒ１，Ｔｒ２を、ソースＳ／ドレインＤの配列方向が同一のものとすることができる。
【００８３】
つまり、図３に示されるように、全ての表示画素Ａにおける赤色発光用の副画素ａ（Ｒ）では、薄膜トランジスタＴｒ１は左側からドレインＤ→ソースＳの順に配列されたものとなり、薄膜トランジスタＴｒ２は左側からソースＳ→ドレインＤの順に配列されたものとなる。
【００８４】
したがって、各色発光用の副画素ａ（Ｒ），ａ（Ｇ），ａ（Ｇ），ａ（Ｂ）は、表示画素Ａ間において、それぞれが均一な電流特性の薄膜トランジスタＴｒ１，Ｔｒ２を用いて構成された画素回路で駆動されるようになる。したがって、電流駆動される有機電界発光素子を用いながらも、同一色の輝度ムラを防止することが可能になる。尚、特に駆動用のトランジスタＴｒ２の電流特性が、各発光色において均一であることが、同一色の輝度ムラを防止する上で重要である。
【００８５】
しかも、各表示画素Ａを構成する画素回路のうちの２つの画素回路は、視認性が高く高輝度の発光が必要とされる緑色の副画素ａ（Ｇ）を構成するものである。したがって、異なる表示色間において、視認性に基づく表示ムラを防止できる。
【００８６】
≪２．第２実施形態≫
図１０は、第２実施形態の表示装置の特徴部を示す要部断面図であり、この図に示す第２実施形態の表示装置１ｂが、第１実施形態の表示装置と異なるところは、表示画素Ａに設けられた緑色の副画素ａ（Ｇ），ａ（Ｇ）が、２つの画素回路に１つの発光素子ＥＬ（Ｇ）のみに接続されているところにあり、他の構成は同様である。尚、図１０は、２つの副画素ａ（Ｇ），ａ（Ｇ）部分の断面図を示し、図３において２つの副画素ａ（Ｇ），ａ（Ｇ）の薄膜トランジスタＴｒ１，Ｔｒ２を横断するＡ−Ａ’断面に相当する。
【００８７】
このような図１０に示す第２実施形態の表示装置１ｂでは、図４に示す第１実施形態と比較して、緑色の副画素ａ（Ｇ）における緑色の発光素子ＥＬ（Ｇ）の開口面積を広くすることができる。このため、さらに緑色の視認性を高めることができる。また、表示画素Ａの全体の開口面積の向上を図ることも可能である。
【００８８】
≪３．第３実施形態≫
＜表示装置の全体構成＞
図１１〜図１３は、第３実施形態の表示装置の特徴部を示す図面である。このうち図１１は、第３実施形態の表示装置１ｄの全体構成を示す平面図である。また図１２は、第３実施形態の表示装置１ｃにおいて、４つの副画素ａで構成された表示画素Ａの回路構成図を示す。さらに図１３には、第３実施形態の表示装置１ｃにおいて、各副画素ａに設けた画素回路のレイアウト図を示す。
【００８９】
これらの図に示す第３実施形態の表示装置１ｃが、第１実施形態の表示装置と異なるところは、表示画素Ａに設けられた緑色の副画素ａ（Ｇ），ａ（Ｇ）が、それぞれ個別の信号線１３に接続されているところにあり、他の構成は同様である。
【００９０】
このような構成の第３実施形態の表示装置１ｃでは、第１実施形態の表示装置との比較において、緑色の副画素ａ（Ｇ），ａ（Ｇ）に設けたそれぞれの発光素子ＥＬ（Ｇ）を、それぞれ個別の映像信号で発光させることが可能になる。
【００９１】
尚、このような第３実施形態の表示装置１ｃは、第２実施形態と組み合わせた構成とすることも可能であるが、この場合、１つの発光素子ＥＬ（Ｇ）に対して、それぞれ個別の信号線からの映像信号に相当する電流を供給することが可能になる。
【００９２】
≪４．第４実施形態≫
図１４は、第４実施形態の表示装置の特徴部を示す図であり、第４実施形態の表示装置１ｄにおいて、各副画素ａに設けた画素回路のレイアウト図を示す。この図に示す第４実施形態の表示装置１ｄが、第１実施形態の表示装置と異なるところは、表示画素Ａに設けられた緑色の副画素ａ（Ｇ），ａ（Ｇ）が、個別の信号線１３に接続されており、かつ共通電極１２から延設されたドレインＤ側の部分を共有しているところにあり、他の構成は同様である。
【００９３】
このような構成では、表示画素Ａに設けられた緑色の副画素ａ（Ｇ），ａ（Ｇ）の２つの画素回路が、1本の電源線１２を共有する状態で電源線１２に対して対象にレイアウトされている。
【００９４】
このような構成であっても、第１実施形態と同様の効果を得ることができる。
【００９５】
尚、上述した第１実施形態〜第４実施形態においては、１つの表示画素Ａに設けた２つの画素回路に、緑色の発光素子ＥＬ（Ｇ）を接続させた構成を説明した。しかしながら、１つの表示画素Ａに設けた２つの画素回路に接続する発光素子ＥＬは、緑色の発光素子ＥＬ（Ｇ）に限定されることはない。例えば、青色の発光素子ＥＬ（Ｂ）や赤色の発光素子ＥＬ（Ｒ）であっても良い。
【００９６】
一般的に、有機電界発光素子（発光素子）は、発光色毎に発光効率が異なる。このため、１つの表示画素Ａに設けた２つの画素回路に接続する発光素子ＥＬとして、相対的に発光効率が最も低い青色の発光素子ＥＬ（Ｂ）を用いても良い。この場合、相対的に発光効率の低い青色の発光素子ＥＬ（Ｂ）を、２つの画素回路にそれぞれ接続させたり、２つの画素回路に対して開口面積の大きな１つ青色発光素子ＥＬ（Ｂ）を接続させる。これにより、各発光色の輝度差を小さくすることができる。
【００９７】
＜適用例＞
以上説明した本発明に係る製造方法によって得られる表示装置は、図１５〜図１９に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。以下に、本発明が適用される電子機器の一例について説明する。
【００９８】
図１５は、本発明が適用されるテレビを示す斜視図である。本適用例に係るテレビは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含み、その映像表示画面部１０１として本発明に係る表示装置を用いることにより作成される。
【００９９】
図１６は、本発明が適用されるデジタルカメラを示す図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２として本発明に係る表示装置を用いることにより作製される。
【０１００】
図１７は、本発明が適用されるノート型パーソナルコンピュータを示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３として本発明に係る表示装置を用いることにより作製される。
【０１０１】
図１８は、本発明が適用されるビデオカメラを示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４として本発明に係る表示装置を用いることにより作製される。
【０１０２】
図１９は、本発明が適用される携帯端末装置、例えば携帯電話機を示す図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含み、そのディスプレイ１４４やサブディスプレイ１４５として本発明に係る表示装置を用いることにより作製される。
【図面の簡単な説明】
【０１０３】
【図１】第１実施形態の表示装置の全体構成を示す平面図である。
【図２】第１実施形態の表示装置の回路構成図である。
【図３】第１実施形態の表示装置の画素回路のレイアウト図である。
【図４】第１実施形態の表示装置の要部断面図である。
【図５】本発明の表示装置の製造工程を説明するための基板構成図である。
【図６】第１実施形態の製造工程の一部を説明するための要部平面工程図である。
【図７】本発明の表示装置の製造工程を説明するための断面工程図（その１）である。
【図８】本発明の表示装置の製造工程を説明するための断面工程図（その２）である。
【図９】結晶化アニールの際のレーザ光の走査方向毎の、薄膜トランジスタの電流特性を示すグラフである。
【図１０】第２実施形態の表示装置の特徴部を説明するための要部断面図である。
【図１１】第３実施形態の表示装置の全体構成を示す平面図である。
【図１２】第３実施形態の表示装置の回路構成図である。
【図１３】第３実施形態の表示装置の画素回路のレイアウト図である。
【図１４】第４実施形態の特徴部を説明するための画素回路のレイアウト図である。
【図１５】本発明が適用されるテレビを示す斜視図である。
【図１６】本発明が適用されるデジタルカメラを示す図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。
【図１７】本発明が適用されるノート型パーソナルコンピュータを示す斜視図である。
【図１８】本発明が適用されるビデオカメラを示す斜視図である。
【図１９】本発明が適用される携帯端末装置、例えば携帯電話機を示す図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【図２０】従来のミラー反転構造の表示装置用の薄膜トランジスタ基板のレイアウト図である。
【符号の説明】
【０１０４】
１ａ，１ｂ，１ｃ，１ｄ…表示装置、１２…電源線、１３…信号線、１４ａ，１４ｂ…ゲート電極、３１…ゲート絶縁膜、３２…非晶質の半導体薄膜、３２Ａ…結晶化させた半導体薄膜、Ａ…表示画素、Ｄ…ドレイン、ＥＬ…発光素子、ＥＬ（Ｒ）…赤色発光素子、ＥＬ（Ｇ）…緑色発光素子、ＥＬ（Ｂ）…青色発光素子、Ｌｈ…レーザ光（エネルギー線）、Ｓ…ソース、Ｔｒ１…薄膜トランジスタ、Ｔｒ２…薄膜トランジスタ、ｖ…走査方向
【特許請求の範囲】
【請求項１】
薄膜トランジスタを有し、当該薄膜トランジスタのソースとドレインとの配列方向を交互に反転させた状態で当該配列方向に沿って設けられた複数の画素回路と、
前記配列方向に隣接して配置された４以上の偶数個の前記画素回路のうち、２つの画素回路に接続された同色の発光素子と、残りの偶数の画素回路にそれぞれ接続された各色の発光素子とを有する表示画素とを備えた
表示装置。
【請求項２】
前記薄膜トランジスタはボトムゲート構造であり、
前記薄膜トランジスタのチャネル領域は、前記配列方向に沿ってエネルギー線を走査させながら照射することで結晶化させた半導体薄膜を用いて構成されている
請求項1に記載の表示装置。
【請求項３】
前記２つの画素回路に接続された同色の発光素子は、前記表示画素を構成する各色の発光素子のうち最も高い輝度を必要とする発光素子である
請求項１または２に記載の表示装置。
【請求項４】
前記２つの画素回路に接続された同色の発光素子は、前記表示画素を構成する各色の発光素子のうち最も発光効率の低い発光素子である
請求項１または２に記載の表示装置。
【請求項５】
前記画素回路を構成する薄膜トランジスタは、当該画素回路に接続された前記発光素子の発光色毎に異なるチャネル幅を有している
請求項１〜４の何れか１項に記載の表示装置。
【請求項６】
前記２つの画素回路は、前記表示画素内において前記配列方向に隣接して配置され、共通の信号線に接続されている
請求項1〜５に記載の表示装置。
【請求項７】
前記２つの画素回路は、前記表示画素内において前記配列方向に隣接して配置され、
前記２つの画素回路に接続された同色の発光素子は、１つの発光素子である
請求項１〜６の何れか１項に記載の表示装置。
【請求項８】
前記配列方向に隣接して配置された前記画素回路は、1本の電源線を共有する状態で当該電源線に対して対象にレイアウトされている
請求項１〜７の何れか1項に記載の表示装置。
【請求項９】
前記２つの画素回路は、前記表示画素内において前記配列方向に隣接して配置され、1本の電源線を共有する状態で当該電源線に対して対象にレイアウトされている
請求項１〜８の何れか１項に記載の表示装置。
【請求項１０】
複数のゲート電極をその線幅方向に配列形成する工程と、
前記ゲート電極を覆う状態でゲート絶縁膜および非晶質の半導体薄膜をこの順に成膜する工程と、
前記ゲート電極の線幅方向にエネルギー線を走査させながら照射することにより前記半導体薄膜を結晶化させると共に、当該結晶化させた半導体薄膜を用いて薄膜トランジスタを形成する工程と、
前記薄膜トランジスタを有する画素回路を、当該薄膜トランジスタのソースとドレインとの配列方向を交互に反転させた状態で前記ゲート電極の線幅方向に沿って配列形成する工程と、
前記配列方向に隣接して配置された４以上の偶数個の画素回路のうち、２つの画素回路に接続させた同色の発光素子と、残りの偶数の画素回路とにそれぞれ接続させた各色の発光素子とを１組の表示画素として形成する工程とを行う
表示装置の製造方法。
【請求項１１】
前記線幅方向に配列形成された複数列の前記ゲート電極に対して、前記エネルギー線は前記線幅方向に沿った同一の走査方向にのみ走査させる
請求項１０記載の表示装置の製造方法。
【請求項１】
薄膜トランジスタを有し、当該薄膜トランジスタのソースとドレインとの配列方向を交互に反転させた状態で当該配列方向に沿って設けられた複数の画素回路と、
前記配列方向に隣接して配置された４以上の偶数個の前記画素回路のうち、２つの画素回路に接続された同色の発光素子と、残りの偶数の画素回路にそれぞれ接続された各色の発光素子とを有する表示画素とを備えた
表示装置。
【請求項２】
前記薄膜トランジスタはボトムゲート構造であり、
前記薄膜トランジスタのチャネル領域は、前記配列方向に沿ってエネルギー線を走査させながら照射することで結晶化させた半導体薄膜を用いて構成されている
請求項1に記載の表示装置。
【請求項３】
前記２つの画素回路に接続された同色の発光素子は、前記表示画素を構成する各色の発光素子のうち最も高い輝度を必要とする発光素子である
請求項１または２に記載の表示装置。
【請求項４】
前記２つの画素回路に接続された同色の発光素子は、前記表示画素を構成する各色の発光素子のうち最も発光効率の低い発光素子である
請求項１または２に記載の表示装置。
【請求項５】
前記画素回路を構成する薄膜トランジスタは、当該画素回路に接続された前記発光素子の発光色毎に異なるチャネル幅を有している
請求項１〜４の何れか１項に記載の表示装置。
【請求項６】
前記２つの画素回路は、前記表示画素内において前記配列方向に隣接して配置され、共通の信号線に接続されている
請求項1〜５に記載の表示装置。
【請求項７】
前記２つの画素回路は、前記表示画素内において前記配列方向に隣接して配置され、
前記２つの画素回路に接続された同色の発光素子は、１つの発光素子である
請求項１〜６の何れか１項に記載の表示装置。
【請求項８】
前記配列方向に隣接して配置された前記画素回路は、1本の電源線を共有する状態で当該電源線に対して対象にレイアウトされている
請求項１〜７の何れか1項に記載の表示装置。
【請求項９】
前記２つの画素回路は、前記表示画素内において前記配列方向に隣接して配置され、1本の電源線を共有する状態で当該電源線に対して対象にレイアウトされている
請求項１〜８の何れか１項に記載の表示装置。
【請求項１０】
複数のゲート電極をその線幅方向に配列形成する工程と、
前記ゲート電極を覆う状態でゲート絶縁膜および非晶質の半導体薄膜をこの順に成膜する工程と、
前記ゲート電極の線幅方向にエネルギー線を走査させながら照射することにより前記半導体薄膜を結晶化させると共に、当該結晶化させた半導体薄膜を用いて薄膜トランジスタを形成する工程と、
前記薄膜トランジスタを有する画素回路を、当該薄膜トランジスタのソースとドレインとの配列方向を交互に反転させた状態で前記ゲート電極の線幅方向に沿って配列形成する工程と、
前記配列方向に隣接して配置された４以上の偶数個の画素回路のうち、２つの画素回路に接続させた同色の発光素子と、残りの偶数の画素回路とにそれぞれ接続させた各色の発光素子とを１組の表示画素として形成する工程とを行う
表示装置の製造方法。
【請求項１１】
前記線幅方向に配列形成された複数列の前記ゲート電極に対して、前記エネルギー線は前記線幅方向に沿った同一の走査方向にのみ走査させる
請求項１０記載の表示装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【公開番号】特開２０１０−１５１８６５（Ｐ２０１０−１５１８６５Ａ）
【公開日】平成２２年７月８日（２０１０．７．８）
【国際特許分類】
【出願番号】特願２００８−３２６８５８（Ｐ２００８−３２６８５８）
【出願日】平成２０年１２月２４日（２００８．１２．２４）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２２年７月８日（２０１０．７．８）
【国際特許分類】
【出願日】平成２０年１２月２４日（２００８．１２．２４）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]