表示装置
【課題】表示装置の消費電力を低減し、且つ表示品質の低下を抑制すること。
【解決手段】表示装置の各画素に設けられるトランジスタとして、酸化物半導体層を具備するトランジスタを適用する。なお、当該酸化物半導体層を高純度化することで、当該トランジスタのオフ電流を少なくすることが可能である。そのため、当該トランジスタのオフ電流によるデータ信号の値の変動を抑制することができる。すなわち、当該トランジスタが設けられた画素へのデータ信号の書き込み頻度を低減した場合（休止期間が長期化した場合）における表示の劣化（変化）を抑制することができる。加えて、休止期間において信号線に供給される交流の駆動信号の周波数を低減した場合における表示のちらつきを抑制することができる。
【解決手段】表示装置の各画素に設けられるトランジスタとして、酸化物半導体層を具備するトランジスタを適用する。なお、当該酸化物半導体層を高純度化することで、当該トランジスタのオフ電流を少なくすることが可能である。そのため、当該トランジスタのオフ電流によるデータ信号の値の変動を抑制することができる。すなわち、当該トランジスタが設けられた画素へのデータ信号の書き込み頻度を低減した場合（休止期間が長期化した場合）における表示の劣化（変化）を抑制することができる。加えて、休止期間において信号線に供給される交流の駆動信号の周波数を低減した場合における表示のちらつきを抑制することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関する。特に、アクティブマトリクス型の表示装置に関する。
【背景技術】
【０００２】
マトリクス状に配列された複数の画素を有するアクティブマトリクス型の表示装置が普及している。一般的には、当該画素は、トランジスタと、該トランジスタのゲートに電気的に接続される走査線と、該トランジスタのソース及びドレインの一方に電気的に接続される信号線とを有する。そして、走査線の電位を制御することによってトランジスタをオン状態とすると共に、信号線の電位を当該画素に対するデータ信号となるように制御する。これにより、所望の画素に、所望のデータ信号を供給することができる。当該表示装置は、このような操作を各画素に対して順次行うことで表示を行っている。現在では、表示装置の表示が１秒間に６０回（６０Ｈｚ）書き換えられることが一般的である。すなわち、各画素に対して約０．０１６７秒に１回の頻度で、データ信号の入力（書き換え）を行うことが一般的である。
【０００３】
近年では、地球環境への関心が高まり、低消費電力型の表示装置の開発が注目されている。例えば、特許文献１では、表示装置の表示の書き換え頻度を低減することで消費電力を低減する技術が開示されている。特許文献１で開示される表示装置の具体的な構成について以下に述べる。
【０００４】
特許文献１で開示される表示装置では、１画面を走査する走査期間と、該走査期間に続き且つ該走査期間よりも長い休止期間とが設けられている。そして、当該休止期間において、走査線の電位を非選択信号に固定すると共に、信号線の電位を、（１）固定電位とする、（２）固定電位とした後に浮遊状態とする、又は（３）データ信号の周波数以下の交流の駆動信号とするなどの技術が開示されている。これにより、休止期間における信号線の電位の変動に伴う電力の消費を低減している。加えて、休止期間において信号線の電位をデータ信号の周波数以下の交流の駆動信号とする場合（（３）の場合）、信号線と画素電極の容量結合に起因した当該画素電極の電位の変動を、走査期間と休止期間においてほぼ一定とすることが可能である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−１８２６１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
休止期間において信号線にデータ信号の周波数以下の交流の駆動信号を供給する場合（（３）の場合）、当該休止期間の長期化及び当該駆動信号の周波数の低減が消費電力の低減に対して効果的である。しかしながら、当該休止期間の長期化及び当該駆動信号の周波数の低減のそれぞれに応じて、各画素に設けられたトランジスタのオフ電流の値に比例して、表示品質が低下する蓋然性が高くなる。
【０００７】
まず、当該休止期間が長期化するということは、画素がデータ信号を保持したまま、当該画素に設けられたトランジスタがオフ状態を維持する期間が長期化するということである。そのため、当該トランジスタのオフ電流よってデータ信号の値が変動し、各画素の表示が劣化（変化）する蓋然性が高くなる。
【０００８】
加えて、当該駆動信号は、上述したように交流の信号である。そのため、信号線の電位が、当該駆動信号の特定の半周期に該当する期間において、特定の画素が有するデータ信号よりも高電位になり、且つ、前述した半周期に続く半周期に該当する期間において、当該画素が有するデータ信号よりも低電位になるといった状態になりえる。この場合、当該画素に設けられたトランジスタに生じるオフ電流によって、前者の半周期に該当する期間において画素電極の電位がΔＶ１上昇し、後者の半周期に該当する期間において画素電極の電位がΔＶ２下降すると表現できる。ここで、ΔＶ１及びΔＶ２の値は、当該半周期の長さに比例する。すなわち、当該駆動信号の周波数が低減するということは、画素が保持する信号の変動が大きくなるということである。そのため、当該トランジスタのオフ電流によってデータ信号の値が変動し、各画素の表示にちらつきを生じる蓋然性が高くなる。
【０００９】
そこで、本発明の一態様は、表示装置の消費電力を低減し、且つ表示品質の低下を抑制することを課題の一とする。
【課題を解決するための手段】
【００１０】
上述した課題は、各画素に設けられるトランジスタとして、酸化物半導体層を具備するトランジスタを適用することによって解決することができる。なお、当該酸化物半導体層は、電子供与体（ドナー）となる不純物（水素又は水など）を徹底的に除去することにより高純度化された酸化物半導体層である。高純度化された酸化物半導体層中には水素や酸素欠損等に由来するキャリアが極めて少なく（ゼロに近い）、キャリア密度は１×１０１２／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満である。即ち、酸化物半導体層の水素や酸素欠損等に由来するキャリア密度を限りなくゼロに近くする。酸化物半導体層中に水素や酸素欠損等に由来するキャリアが極めて少ないため、トランジスタのオフ電流を少なくすることができる。
【００１１】
すなわち、本発明の一態様は、１画面を走査する走査期間においてデータ信号が供給され、前記走査期間に続き且つ前記走査期間よりも長い休止期間において前記データ信号よりも周波数が低い交流の駆動信号が供給される信号線と、前記走査期間に含まれる１水平走査期間において選択信号が供給され、前記１水平走査期間以外の期間において非選択信号が供給される走査線と、ゲートが前記走査線に電気的に接続され、ソース及びドレインの一方が前記信号線に電気的に接続された、酸化物半導体層を具備するトランジスタが設けられた画素と、を有することを特徴とする表示装置である。
【発明の効果】
【００１２】
本発明の一態様の表示装置は、各画素に設けられるトランジスタとして、酸化物半導体層を具備するトランジスタを適用する。なお、当該酸化物半導体層を高純度化することで、当該トランジスタのオフ電流を少なくすることが可能である。そのため、当該トランジスタのオフ電流によるデータ信号の値の変動を抑制することができる。すなわち、当該トランジスタが設けられた画素へのデータ信号の書き込み頻度を低減した場合（休止期間が長期化した場合）における表示の劣化（変化）を抑制することができる。加えて、休止期間において信号線に供給される交流の駆動信号の周波数を低減した場合における表示のちらつきを抑制することができる。
【図面の簡単な説明】
【００１３】
【図１】（Ａ）表示装置の構成を示す図、（Ｂ）画素の回路図、（Ｃ）画素に設けられるトランジスタの一例を示す断面図。
【図２】表示装置の動作を説明する図。
【図３】表示装置の動作を説明する図。
【図４】表示装置の動作を説明する図。
【図５】（Ａ）〜（Ｃ）表示装置の画素に設けられるトランジスタの一例を示す断面図。
【図６】係る表示装置の構成を示す図。
【図７】（Ａ）〜（Ｄ）トランジスタを説明する図。
【図８】電子機器を説明する図。
【図９】トランジスタの特性を示す図。
【図１０】トランジスタの特性評価用回路図。
【図１１】トランジスタの特性評価用タイミングチャート。
【図１２】トランジスタの特性を示す図。
【図１３】トランジスタの特性を示す図。
【図１４】トランジスタの特性を示す図。
【発明を実施するための形態】
【００１４】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００１５】
（アクティブマトリクス型の表示装置の一例について）
はじめに、アクティブマトリクス型の表示装置の一例について説明する。具体的には、１画面を走査する走査期間と、該走査期間に続き且つ該走査期間よりも長い休止期間とが設けられたアクティブマトリクス型の液晶表示装置の一例について図１〜図６を参照して説明する。なお、当該走査期間は、マトリクス状に配列された複数の画素の全てに対して、データ信号の入力が１回行われる期間であり、当該休止期間は、マトリクス状に配列された複数の画素の全てに対して、データ信号の入力が行われない期間である。
【００１６】
図１（Ａ）は、アクティブマトリクス型の表示装置の構成例を示す図である。図１（Ａ）に示す表示装置は、画素部１０１と、信号線駆動回路１０２と、走査線駆動回路１０３と、各々が平行又は略平行に配列され、且つ信号線駆動回路１０２によって電位が制御される複数の信号線１０４と、各々が平行又は略平行に配列され、且つ走査線駆動回路１０３によって電位が制御される複数の走査線１０５とを有する。さらに、画素部１０１は、複数の画素１０７を有する。なお、複数の画素１０７は、マトリクス状に配列している。また、複数の信号線１０４の各々は、マトリクス状に配列された複数の画素のうち、いずれかの列に配列された複数の画素に電気的に接続され、複数の走査線１０５の各々は、マトリクス状に配列された複数の画素のうち、いずれかの行に配列された複数の画素に電気的に接続される。なお、信号線駆動回路１０２及び走査線駆動回路１０３には、外部から信号（データ信号（Ｄａｔａ）、クロック信号（ＣＫ）、スタート信号（ＳＰ）など）及び駆動用電源（高電源電位（Ｖｄｄ）、低電源電位（Ｖｓｓ）など）が入力される。
【００１７】
図１（Ｂ）は、図１（Ａ）に示す表示装置が有する画素１０７の回路図の一例を示す図である。図１（Ｂ）に示す画素１０７は、ゲートが走査線１０５に電気的に接続され、ソース及びドレインの一方が信号線１０４に電気的に接続されたトランジスタ１１１と、一方の端子がトランジスタ１１１のソース及びドレインの他方に電気的に接続され、他方の端子が共通電位（Ｖｃｏｍ）を供給する配線（共通電位線ともいう）に電気的に接続された容量素子１１２と、一方の端子がトランジスタ１１１のソース及びドレインの他方及び容量素子１１２の一方の端子に電気的に接続され、他方の端子が共通電位線に電気的に接続された液晶素子１１３と、を有する。なお、トランジスタ１１１は、ｎチャネル型のトランジスタである。また、トランジスタ１１１のソース及びドレインの他方、容量素子１１２の一方の端子、及び液晶素子１１３の一方の端子が電気的に接続するノードをノードＡと呼ぶこととする。
【００１８】
図１（Ｃ）は、図１（Ｂ）に示す画素１０７に設けられたトランジスタ１１１の具体的な構造の一例を示す図である。図１（Ｃ）に示すトランジスタ１１１は、絶縁表面を有する基板１２０上に設けられたゲート層１２１と、ゲート層１２１上に設けられたゲート絶縁層１２２と、ゲート絶縁層１２２上に設けられた酸化物半導体層１２３と、酸化物半導体層１２３上に設けられたソース層１２４ａ及びドレイン層１２４ｂとを有する。また、図１（Ｃ）に示すトランジスタ１１１においては、トランジスタ１１１を覆い、酸化物半導体層１２３に接する絶縁層１２５と、絶縁層１２５上に設けられた保護絶縁層１２６とが形成されている。
【００１９】
図１（Ｃ）に示すトランジスタ１１１は、上記の通り、半導体層として酸化物半導体層１２３を具備する。酸化物半導体層１２３に用いる酸化物半導体としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系、Ｉｎ−Ｇａ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｚｎ−Ｍｇ−Ｏ系、Ｓｎ−Ｍｇ−Ｏ系、Ｉｎ−Ｍｇ−Ｏ系、または単元系金属酸化物であるＩｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系などを用いることができる。また、上記酸化物半導体にＳｉＯ２を含んでもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、少なくともＩｎとＧａとＺｎを含む酸化物であり、その組成比に特に制限はない。また、ＩｎとＧａとＺｎ以外の元素を含んでもよい。
【００２０】
また、酸化物半導体層１２３は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどを選択することができる。
【００２１】
上述した酸化物半導体は、変動要因となる水素、水分、水酸基又は水素化物（水素化合物ともいう）などの不純物を意図的に排除することで高純度化し、電気的にＩ型（真性）化された酸化物半導体である。これにより、当該酸化物半導体を半導体層として用いたトランジスタの電気的特性変動を抑止することができる。
【００２２】
よって酸化物半導体中の水素は少なければ少ないほどよい。また、高純度化された酸化物半導体層中には水素や酸素欠損等に由来するキャリアが極めて少なく（ゼロに近い）、キャリア密度は１×１０１２／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満である。即ち、酸化物半導体層の水素や酸素欠損等に由来するキャリア密度を限りなくゼロに近くする。酸化物半導体層中に水素や酸素欠損等に由来するキャリアが極めて少ないため、トランジスタのオフ電流を少なくすることができる。オフ電流は少なければ少ないほど好ましい。上記酸化物半導体を半導体層として用いたトランジスタは、チャネル幅（ｗ）１μｍあたりの電流値が１００ｚＡ（ゼプトアンペア）以下、好ましくは１０ｚＡ以下、更に好ましくは１ｚＡ以下である。さらに、ｐｎ接合がなく、ホットキャリア劣化がないため、トランジスタの電気的特性がこれら要因の影響を受けない。
【００２３】
このように酸化物半導体層に含まれる水素を徹底的に除去することにより高純度化された酸化物半導体をチャネル形成領域に用いたトランジスタは、オフ電流を極めて小さくすることができる。つまり、トランジスタの非導通状態において、酸化物半導体層は絶縁体とみなせて回路設計を行うことができる。一方で、酸化物半導体層は、トランジスタの導通状態においては、非晶質シリコンで形成される半導体層よりも高い電流供給能力を見込むことができる。
【００２４】
絶縁表面を有する基板１２０として使用することができる基板に大きな制限はない。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。
【００２５】
トランジスタ１１１において、下地膜となる絶縁膜を基板１２０とゲート層１２１の間に設けてもよい。下地膜は、基板からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による積層構造により形成することができる。
【００２６】
ゲート層１２１の材料は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成することができる。
【００２７】
ゲート絶縁層１２２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を単層で又は積層して形成することができる。例えば、第１のゲート絶縁層としてプラズマＣＶＤ法により膜厚５０ｎｍ以上２００ｎｍ以下の窒化シリコン層（ＳｉＮｙ（ｙ＞０））を形成し、第１のゲート絶縁層上に第２のゲート絶縁層として膜厚５ｎｍ以上３００ｎｍ以下の酸化シリコン層（ＳｉＯｘ（ｘ＞０））を積層することができる。
【００２８】
ソース層１２４ａ、ドレイン層１２４ｂに用いる導電膜としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等を用いることができる。また、Ａｌ、Ｃｕなどの金属層の下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属層を積層させた構成としても良い。また、Ａｌ膜に生ずるヒロックやウィスカーの発生を防止する元素（Ｓｉ、Ｎｄ、Ｓｃなど）が添加されているＡｌ材料を用いることで耐熱性を向上させることが可能となる。
【００２９】
また、ソース層１２４ａ、ドレイン層１２４ｂ（これらと同じ層で形成される配線層を含む）となる導電膜としては導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
【００３０】
絶縁層１２５は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などの無機絶縁膜を用いることができる。
【００３１】
保護絶縁層１２６は、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜を用いることができる。
【００３２】
また、保護絶縁層１２６上にトランジスタ起因の表面凹凸を低減するために平坦化絶縁膜を形成してもよい。平坦化絶縁膜としては、ポリイミド、アクリル、ベンゾシクロブテン、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜を形成してもよい。
【００３３】
（トランジスタのオフ電流について）
次いで、高純度化された酸化物半導体層を具備するトランジスタのオフ電流を求めた結果について説明する。
【００３４】
まず、高純度化された酸化物半導体層を具備するトランジスタのオフ電流が十分に小さいことを考慮して、チャネル幅Ｗが１ｍと十分に大きいトランジスタを用意してオフ電流の測定を行った。チャネル幅Ｗが１ｍのトランジスタのオフ電流を測定した結果を図９に示す。図９において、横軸はゲート電圧ＶＧ、縦軸はドレイン電流ＩＤである。ドレイン電圧ＶＤが＋１Ｖまたは＋１０Ｖの場合、ゲート電圧ＶＧが−５Ｖから−２０Ｖの範囲では、トランジスタのオフ電流は、検出限界である１×１０−１２Ａ以下であることがわかった。また、トランジスタのオフ電流（ここでは、単位チャネル幅（１μｍ）あたりの値）は１ａＡ／μｍ（１×１０−１８Ａ／μｍ）以下となることがわかった。
【００３５】
次に、高純度化された酸化物半導体層を具備するトランジスタのオフ電流をさらに正確に求めた結果について説明する。上述したように、高純度化された酸化物半導体層を具備するトランジスタのオフ電流は、測定器の検出限界である１×１０−１２Ａ以下であることがわかった。そこで、特性評価用素子を作製し、より正確なオフ電流の値（上記測定における測定器の検出限界以下の値）を求めた結果について説明する。
【００３６】
はじめに、電流測定方法に用いた特性評価用素子について、図１０を参照して説明する。
【００３７】
図１０に示す特性評価用素子は、測定系８００が３つ並列に接続されている。測定系８００は、容量素子８０２、トランジスタ８０４、トランジスタ８０５、トランジスタ８０６、トランジスタ８０８を有する。トランジスタ８０４、トランジスタ８０８には、高純度化された酸化物半導体層を具備するトランジスタを適用した。
【００３８】
測定系８００において、トランジスタ８０４のソース端子およびドレイン端子の一方と、容量素子８０２の端子の一方と、トランジスタ８０５のソース端子およびドレイン端子の一方は、電源（Ｖ２を与える電源）に接続されている。また、トランジスタ８０４のソース端子およびドレイン端子の他方と、トランジスタ８０８のソース端子およびドレイン端子の一方と、容量素子８０２の端子の他方と、トランジスタ８０５のゲート端子とは、接続されている。また、トランジスタ８０８のソース端子およびドレイン端子の他方と、トランジスタ８０６のソース端子およびドレイン端子の一方と、トランジスタ８０６のゲート端子は、電源（Ｖ１を与える電源）に接続されている。また、トランジスタ８０５のソース端子およびドレイン端子の他方と、トランジスタ８０６のソース端子およびドレイン端子の他方とは、出力端子に接続されている。
【００３９】
なお、トランジスタ８０４のゲート端子には、トランジスタ８０４のオン状態と、オフ状態を制御する電位Ｖｅｘｔ＿ｂ２が供給され、トランジスタ８０８のゲート端子には、トランジスタ８０８のオン状態と、オフ状態を制御する電位Ｖｅｘｔ＿ｂ１が供給される。また、出力端子からは電位Ｖｏｕｔが出力される。
【００４０】
次に、上記の特性評価用素子を用いた電流測定方法について説明する。
【００４１】
まず、オフ電流を測定するために電位差を付与する初期化期間の概略について説明する。初期化期間においては、トランジスタ８０８のゲート端子に、トランジスタ８０８をオン状態とする電位Ｖｅｘｔ＿ｂ１を入力して、トランジスタ８０４のソース端子およびドレイン端子の他方と接続されるノード（つまり、トランジスタ８０８のソース端子およびドレイン端子の一方、容量素子８０２の端子の他方、およびトランジスタ８０５のゲート端子に接続されるノード）であるノードＡに電位Ｖ１を与える。ここで、電位Ｖ１は、例えば高電位とする。また、トランジスタ８０４はオフ状態としておく。
【００４２】
その後、トランジスタ８０８のゲート端子に、トランジスタ８０８をオフ状態とする電位Ｖｅｘｔ＿ｂ１を入力して、トランジスタ８０８をオフ状態とする。トランジスタ８０８をオフ状態とした後に、電位Ｖ１を低電位とする。ここでも、トランジスタ８０４はオフ状態としておく。また、電位Ｖ２は電位Ｖ１と同じ電位とする。以上により、初期化期間が終了する。初期化期間が終了した状態では、ノードＡとトランジスタ８０４のソース端子およびドレイン端子の一方との間に電位差が生じ、また、ノードＡとトランジスタ８０８のソース端子およびドレイン端子の他方との間に電位差が生じることになるため、トランジスタ８０４およびトランジスタ８０８には僅かに電荷が流れる。つまり、オフ電流が発生する。
【００４３】
次に、オフ電流の測定期間の概略について説明する。測定期間においては、トランジスタ８０４のソース端子およびドレイン端子の一方の端子の電位（つまりＶ２）、並びに、トランジスタ８０８のソース端子およびドレイン端子の他方の端子の電位（つまりＶ１）は低電位に固定しておく。一方で、測定期間中は、上記ノードＡの電位は固定しない（フローティング状態とする）。これにより、トランジスタ８０４、トランジスタ８０８に電荷が流れ、時間の経過と共にノードＡに保持される電荷量が変動する。そして、ノードＡに保持される電荷量の変動に伴って、ノードＡの電位が変動する。つまり、出力端子の出力電位Ｖｏｕｔも変動する。
【００４４】
上記電位差を付与する初期化期間、および、その後の測定期間における各電位の関係の詳細（タイミングチャート）を図１１に示す。
【００４５】
初期化期間において、まず、電位Ｖｅｘｔ＿ｂ２を、トランジスタ８０４がオン状態となるような電位（高電位）とする。これによって、ノードＡの電位はＶ２すなわち低電位（ＶＳＳ）となる。なお、ノードＡに低電位（ＶＳＳ）を与えるのは必須ではない。その後、電位Ｖｅｘｔ＿ｂ２を、トランジスタ８０４がオフ状態となるような電位（低電位）として、トランジスタ８０４をオフ状態とする。そして、次に、電位Ｖｅｘｔ＿ｂ１を、トランジスタ８０８がオン状態となるような電位（高電位）とする。これによって、ノードＡの電位はＶ１、すなわち高電位（ＶＤＤ）となる。その後、Ｖｅｘｔ＿ｂ１を、トランジスタ８０８がオフ状態となるような電位とする。これによって、ノードＡがフローティング状態となり、初期化期間が終了する。
【００４６】
その後の測定期間においては、電位Ｖ１および電位Ｖ２を、ノードＡに電荷が流れ込み、またはノードＡから電荷が流れ出すような電位とする。ここでは、電位Ｖ１および電位Ｖ２を低電位（ＶＳＳ）とする。ただし、出力電位Ｖｏｕｔを測定するタイミングにおいては、出力回路を動作させる必要が生じるため、一時的にＶ１を高電位（ＶＤＤ）とすることがある。なお、Ｖ１を高電位（ＶＤＤ）とする期間は、測定に影響を与えない程度の短期間とする。
【００４７】
上述のようにして電位差を与え、測定期間が開始されると、時間の経過と共にノードＡに保持される電荷量が変動し、これに従ってノードＡの電位が変動する。これは、トランジスタ８０５のゲート端子の電位が変動することを意味するから、時間の経過と共に、出力端子の出力電位Ｖｏｕｔの電位も変化することとなる。
【００４８】
得られた出力電位Ｖｏｕｔから、オフ電流を算出する方法について、以下に説明する。
【００４９】
オフ電流の算出に先だって、ノードＡの電位ＶＡと、出力電位Ｖｏｕｔとの関係を求めておく。これにより、出力電位ＶｏｕｔからノードＡの電位ＶＡを求めることができる。上述の関係から、ノードＡの電位ＶＡは、出力電位Ｖｏｕｔの関数として次式のように表すことができる。
【００５０】
【数１】
【００５１】
また、ノードＡの電荷ＱＡは、ノードＡの電位ＶＡ、ノードＡに接続される容量ＣＡ、定数（ｃｏｎｓｔ）を用いて、次式のように表される。ここで、ノードＡに接続される容量ＣＡは、容量素子８０２の容量と他の容量の和である。
【００５２】
【数２】
【００５３】
ノードＡの電流ＩＡは、ノードＡに流れ込む電荷（またはノードＡから流れ出る電荷）の時間微分であるから、ノードＡの電流ＩＡは次式のように表される。
【００５４】
【数３】
【００５５】
このように、ノードＡに接続される容量ＣＡと、出力端子の出力電位Ｖｏｕｔから、ノードＡの電流ＩＡを求めることができる。
【００５６】
以上に示す方法により、オフ状態においてトランジスタのソースとドレイン間を流れるオフ電流を測定することができる。
【００５７】
ここでは、チャネル長Ｌ＝１０μｍ、チャネル幅Ｗ＝５０μｍの、高純度化した酸化物半導体層を具備するトランジスタ８０４、高純度化された酸化物半導体を具備するトランジスタ８０８を作製した。また、並列された各測定系８００において、容量素子８０２の各容量値を、１００ｆＦ、１ｐＦ、３ｐＦとした。
【００５８】
なお、上述した測定では、ＶＤＤ＝５Ｖ、ＶＳＳ＝０Ｖとした。また、測定期間においては、電位Ｖ１を原則としてＶＳＳとし、１０〜３００ｓｅｃごとに、１００ｍｓｅｃの期間だけＶＤＤとしてＶｏｕｔを測定した。また、素子に流れる電流Ｉの算出に用いられるΔｔは、約３００００ｓｅｃとした。
【００５９】
図１２に、上記電流測定に係る経過時間Ｔｉｍｅと、出力電位Ｖｏｕｔとの関係を示す。図１２より、時間の経過にしたがって、電位が変化している様子が確認できる。
【００６０】
図１３には、上記電流測定によって算出された室温（２５℃）におけるオフ電流を示す。なお、図１３は、トランジスタ８０４又はトランジスタ８０８のソース−ドレイン電圧Ｖと、オフ電流Ｉとの関係を表すものである。図１３から、ソース−ドレイン電圧が４Ｖの条件において、オフ電流は約４０ｚＡ／μｍであることが分かった。また、ソース−ドレイン電圧が３．１Ｖの条件において、オフ電流は１０ｚＡ／μｍ以下であることが分かった。なお、１ｚＡは１０−２１Ａを表す。
【００６１】
さらに、上記電流測定によって算出された８５℃の温度環境下におけるオフ電流について図１４に示す。図１４は、８５℃の温度環境下におけるソース−ドレイン電圧Ｖと、オフ電流Ｉとの関係を表すものである。図１４から、ソース−ドレイン電圧が３．１Ｖの条件において、オフ電流は１００ｚＡ／μｍ以下であることが分かった。
【００６２】
以上により、高純度化された酸化物半導体層を具備するトランジスタでは、オフ電流が十分に小さくなることが確認された。
【００６３】
（アクティブマトリクス型の表示装置の動作の一例について）
次いで、上述した表示装置の動作の一例について、図２を参照して説明する。なお、図２においては、図１（Ｂ）に示す信号線１０４の電位（Ｖ（１０４））、走査線１０５の電位（Ｖ（１０５））、トランジスタ１１１が酸化物半導体層を具備するトランジスタである場合におけるノードＡの電位（Ａ（ＯＳ））、共通電位（Ｖｃｏｍ）、及びトランジスタ１１１が酸化物半導体層を具備するトランジスタである場合における液晶素子１１３に印加される電圧（Ｖ（１１３）（ＯＳ））を模式的に示している。加えて、図２においては、トランジスタ１１１がアモルファスシリコン層を具備するトランジスタである場合におけるノードＡの電位（Ａ（ａ−Ｓｉ））、及びトランジスタ１１１がアモルファスシリコン層を具備するトランジスタである場合における液晶素子１１３に印加される電圧（Ｖ（１１３）（ａ−Ｓｉ））を、比較のために、模式的に示している。
【００６４】
信号線１０４には、走査期間（Ｔ１）においてデータ信号が供給され、休止期間（Ｔ２）において交流の駆動信号が供給される。なお、当該データ信号は、１水平走査期間（ｔ：１ゲート選択期間ともいう）毎に極性が反転する信号である。すなわち、本明細書で開示される表示装置は、ゲートライン反転駆動を行う表示装置である。なお、当該データ信号は、アナログ信号である。また、当該駆動信号は、少なくとも１水平走査期間よりも長い期間毎に極性が反転する交流の信号である。なお、当該駆動信号は、２値の信号である。また、当該駆動信号の電圧の変動を、データ信号の電圧変動範囲内とすることができる。
【００６５】
走査線１０５には、走査期間（Ｔ１）に含まれる特定の１水平走査期間にハイレベルの電位（選択信号）が供給され、それ以外の期間ではロウレベルの電位（非選択信号）が供給される。すなわち、画素１０７が有するトランジスタ１１１は、当該１水平走査期間においてオン状態となり、それ以外の期間ではオフ状態となる。
【００６６】
ノードＡには、１水平走査期間においてトランジスタ１１１を介して信号線１０４からデータ信号が供給され、それ以外の期間では信号が供給されない。すなわち、当該１水平走査期間以外の期間では、ノードＡは、浮遊状態となる。そのため、当該１水平走査期間以外の期間において、ノードＡの電位は、信号線１０４とノードＡの容量結合によって変動する。なお、容量結合に起因したノードＡの電位の変動は、トランジスタ１１１が、アモルファスシリコン層を具備するトランジスタであるか、酸化物半導体層を具備するトランジスタであるかによって大きく変化することはない。
【００６７】
しかしながら、トランジスタ１１１が、アモルファスシリコンを具備するトランジスタである場合と、酸化物半導体を具備するトランジスタである場合とでは、休止期間におけるノードＡの電位の変動量が異なる。具体的には、休止期間（Ｔ２）におけるノードＡの電位の変動量が、酸化物半導体層を具備するトランジスタの方がアモルファスシリコン層を具備するトランジスタよりも小さくなる（ΔＶ（ａ−Ｓｉ）＞ΔＶ（ＯＳ）となる）。これは、酸化物半導体層を具備するトランジスタの方がアモルファスシリコン層を具備するトランジスタよりもオフ電流が小さいことに起因する。
【００６８】
なお、ここでは、共通電位（Ｖｃｏｍ）として固定電位を適用している。当該固定電位としては、接地電位又は０Ｖなどを適用することができる。
【００６９】
液晶素子１１３には、ノードＡの電位と共通電位（Ｖｃｏｍ）の電位差分の電圧が印加される。そのため、液晶素子１１３に印加される電圧の変化は、ノードＡの電位の変化と同様である。
【００７０】
画素１０７における表示は、液晶素子１１３に印加される電圧によって決まる。上述した表示装置において、当該電圧は、信号線１０４との容量結合及びトランジスタ１１１に生じるオフ電流などによって変動する。従って、画素１０７における実際の表示は、１水平走査期間において画素１０７に入力されるデータ信号に基づいて形成される表示とは厳密には異なる。具体的な例を以下に述べる。仮に、走査期間において、画素１０７に対して１秒間に６０回（約１６．７ｍｓに１回）データ信号が入力されるとする。この場合、１水平走査期間は、１６．７ｍｓより桁違いに短い。ここでは、当該１水平走査期間は、便宜上１６．７μｓとする（例えば、表示装置においてマトリクス状に配列された複数の画素の行数が１０００行であるとすると、当該１水平走査期間は１６．７μｓ程度となる）。この時、信号線１０４には、画素１０７と同列に設けられた画素に対するデータ信号の供給が当該１水平走査期間以外の期間にも行われるため、信号線１０４の電位は当該１水平走査期間以外の期間においても変動する。そのため、ノードＡの電位も信号線１０４との容量結合によって変動し、画素１０７における１６．７ｍｓ間の実質的な表示は、当該１水平走査期間（１６．７μｓ）に信号線１０４から供給されるデータ信号に基づく表示とは厳密には異なる。
【００７１】
さらに、本明細書で開示される表示装置は、休止期間を有する。仮に、休止期間において信号線１０４の電位が固定電位となる又は浮遊状態となる場合、液晶素子１１３に印加される電圧の変動に対して、上述した容量結合による寄与がなくなる。この場合、走査期間における画素１０７の表示と、休止期間における画素１０７の表示とが異なることになる。これに対し、本明細書で開示される表示装置は、休止期間において、信号線１０４に対して交流の駆動信号を供給している。そのため、休止期間においても、走査期間と同程度の容量結合による寄与を、液晶素子１１３に印加される電圧の変動に対して与えることができる。これにより、休止期間における画素１０７の表示を、走査期間における表示と同様とすることができる。
【００７２】
また、本明細書で開示される表示装置は、画素１０７に設けられたトランジスタ１１１として酸化物半導体層を具備するトランジスタを適用している。これにより、液晶素子１１３に印加される電圧に対する、トランジスタ１１１のオフ電流の寄与を低減することができる。これにより、画素１０７における信号の保持期間を長期化することができる。すなわち、休止期間を長期化することができる。加えて、休止期間において、液晶素子１１３に印加される電圧の振幅を低減することが可能になる。これにより、画素１０７における表示のちらつきを低減することができる。特に、この効果は、信号線１０４に供給される交流の駆動信号の周波数が低減された場合に大きい。
【００７３】
以上のように、本明細書で開示される表示装置は、酸化物半導体を具備するトランジスタをトランジスタ１１１として適用することで、休止期間の長期化された場合、又は休止期間において信号線１０４に供給される交流の駆動信号の周波数が低減された場合であっても表示品質を保持できる表示装置である。すなわち、本明細書で開示される表示装置は、消費電力の低減及び表示品質の低下の抑制が可能な表示装置である。
【００７４】
（アクティブマトリクス型の表示装置の変形例について）
上述した表示装置は、本発明の一態様であり、当該表示装置と異なる点を有する表示装置も本発明には含まれる。
【００７５】
例えば、上述した表示装置においては、共通電位線に固定電位が供給される構成について示したが、走査期間において、共通電位線に交流の駆動信号（第１の共通電位線用駆動信号）が供給される構成（いわゆる、コモン反転駆動）とすることも可能である（図３参照）。これにより、データ信号の電圧振幅を半減することが可能になる。この場合、共通電位線の電位は、走査期間においてデータ信号と逆の極性を有する２値の信号となり、休止期間において固定電位を有する信号となる。
【００７６】
さらに、休止期間においても、共通電位線に交流の駆動信号（第２の共通電位線用駆動信号）を供給することも可能である（図４参照）。この場合、共通電位線の電位は、走査期間においてデータ信号と逆の極性を有する２値の信号（第１の共通電位線用駆動信号）となり、休止期間において信号線１０４に供給される交流の駆動信号と同じ極性を有する２値の信号（第２の共通電位線用駆動信号）となる。なお、休止期間において、共通電位線に供給される交流の駆動信号（第２の共通電位線用駆動信号）の電圧の変動を、走査期間において、共通電位線に供給される交流の駆動信号（第１の共通電位線用駆動信号）の電圧変動範囲内とすることができる。また、休止期間において、共通電位線に供給される交流の駆動信号（第２の共通電位線用駆動信号）を、休止期間において信号線１０４に供給される交流の駆動信号と同一の信号とすることも可能である。
【００７７】
また、上述した表示装置においては、休止期間において信号線１０４に供給される交流の駆動信号が２値の信号である構成について示したが、当該駆動信号が多値の信号によって構成されていてもよい。
【００７８】
また、上述した表示装置においては、容量素子１１２の他方の端子及び液晶素子１１３の他方の端子のそれぞれが、同一の共通電位（Ｖｃｏｍ）が供給される配線に電気的に接続される構成について示したが、容量素子１１２の他方の端子及び液晶素子１１３の他方の端子のそれぞれが電気的に接続される配線に供給される共通電位が異なっていてもよい。すなわち、容量素子１１２の他方の端子が第１の共通電位を供給する配線に電気的に接続され、液晶素子１１３の他方の端子が、第１の共通電位とは異なる、第２の共通電位を供給する配線に電気的に接続される構成としてもよい。
【００７９】
また、上述した表示装置においては、トランジスタ１１１として、チャネルエッチ型と呼ばれるボトムゲート構造の一つを適用する構成について示した（図１（Ｃ）参照）が、トランジスタ１１１は、当該構成に限定されない。例えば、図５（Ａ）〜（Ｃ）に示すトランジスタを適用することが可能である。
【００８０】
図５（Ａ）に示すトランジスタ５１０は、チャネル保護型（チャネルストップ型ともいう）と呼ばれるボトムゲート構造の一つである。
【００８１】
トランジスタ５１０は、絶縁表面を有する基板１２０上に、ゲート層１２１、ゲート絶縁層１２２、酸化物半導体層１２３、酸化物半導体層１２３のチャネル形成領域を覆うチャネル保護層として機能する絶縁層５１１、ソース層１２４ａ、及びドレイン層１２４ｂを含む。また、ソース層１２４ａ、ドレイン層１２４ｂ、及び絶縁層５１１を覆い、保護絶縁層１２６が形成されている。
【００８２】
図５（Ｂ）示すトランジスタ５２０はボトムゲート型のトランジスタであり、絶縁表面を有する基板である基板１２０上に、ゲート層１２１、ゲート絶縁層１２２、ソース層１２４ａ、ドレイン層１２４ｂ、及び酸化物半導体層１２３を含む。また、ソース層１２４ａ及びドレイン層１２４ｂを覆い、酸化物半導体層１２３に接する絶縁層１２５が設けられている。絶縁層１２５上にはさらに保護絶縁層１２６が形成されている。
【００８３】
トランジスタ５２０においては、ゲート絶縁層１２２は基板１２０及びゲート層１２１上に接して設けられ、ゲート絶縁層１２２上にソース層１２４ａ、ドレイン層１２４ｂが接して設けられている。そして、ゲート絶縁層１２２、及びソース層１２４ａ、ドレイン層１２４ｂ上に酸化物半導体層１２３が設けられている。
【００８４】
図５（Ｃ）に示すトランジスタ５３０は、トップゲート構造のトランジスタの一つである。トランジスタ５３０は、絶縁表面を有する基板１２０上に、絶縁層５３１、酸化物半導体層１２３、ソース層１２４ａ、及びドレイン層１２４ｂ、ゲート絶縁層１２２、ゲート層１２１を含み、ソース層１２４ａ、ドレイン層１２４ｂにそれぞれ配線層５３２ａ、配線層５３２ｂが接して設けられ電気的に接続している。
【００８５】
なお、絶縁層５１１、５３１は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などの無機絶縁膜を用いることができる。また、配線層５３２ａ、配線層５３２ｂに用いる導電膜としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等を用いることができる。また、Ａｌ、Ｃｕなどの金属層の下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属層を積層させた構成としても良い。また、Ａｌ膜に生ずるヒロックやウィスカーの発生を防止する元素（Ｓｉ、Ｎｄ、Ｓｃなど）が添加されているＡｌ材料を用いることで耐熱性を向上させることが可能となる。
【００８６】
（アクティブマトリクス型の表示装置に対する信号供給の具体例について）
以下では、上述した表示装置において、走査期間においてデータ信号を信号線に供給し、且つ休止期間において交流の駆動信号を供給するための構成の具体例について図６を参照して説明する。
【００８７】
図６に示す表示装置は、コントローラ６００を有する。コントローラ６００は、データ信号を生成するデータ信号生成回路６０１と、交流の駆動信号を生成する駆動信号生成回路６０２と、走査期間において信号線駆動回路１０２内で用いられるクロック信号を生成する基準クロック信号生成回路６０３と、基準クロック信号生成回路６０３から入力されるクロック信号を分周した信号を出力する分周回路６０４とを有する。なお、分周回路６０４の出力信号は、休止期間において信号線駆動回路１０２内で用いられるクロック信号となる。また、当該データ信号と当該クロック信号は、周波数が等しくなるように制御される。同様に、当該駆動信号と当該分周した信号は、周波数が等しくなるように制御される。
【００８８】
さらに、図６に示す表示装置は、データ信号生成回路６０１と駆動信号生成回路６０２のいずれの出力信号を信号線駆動回路１０２に出力するかを選択するスイッチ６０５と、基準クロック信号生成回路６０３と分周回路６０４のいずれの出力信号を信号線駆動回路１０２に出力するかを選択するスイッチ６０６とを有する。具体的には、スイッチ６０５は、走査期間においてデータ信号生成回路６０１の出力信号（データ信号）を選択し、休止期間において駆動信号生成回路６０２の出力信号（駆動信号）を選択する。また、スイッチ６０６は、走査期間において基準クロック信号生成回路６０３の出力信号を選択し、休止期間において分周回路６０４の出力信号を選択する。
【００８９】
このような構成及び動作を行うコントローラ６００を設けることによって、上述した表示装置の動作が可能である。
【００９０】
（トランジスタの製造方法の具体例について）
以下では、トランジスタ１１１に適用可能なトランジスタの具体例について図７を参照して説明する。
【００９１】
図７（Ａ）〜（Ｄ）は、トランジスタ１１１の具体的な構成及び作製工程の具体例を示す図である。なお、図７（Ｄ）に示すトランジスタ４１０は、チャネルエッチ型と呼ばれるボトムゲート構造の一つである。また、図７（Ｄ）には、シングルゲート構造のトランジスタを示すが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造のトランジスタとすることができる。
【００９２】
以下、図７（Ａ）〜（Ｄ）を参照して、基板４００上にトランジスタ４１０を作製する工程について説明する。
【００９３】
まず、絶縁表面を有する基板４００上に導電膜を形成した後、第１のフォトリソグラフィ工程によりゲート層４１１を形成する。なお、当該工程において用いられるレジストマスクは、インクジェット法によって形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減することができる。
【００９４】
絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のものを用いると良い。
【００９５】
下地層となる絶縁層を基板４００とゲート層４１１の間に設けてもよい。下地層は、基板４００からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による積層構造により形成することができる。
【００９６】
また、ゲート層４１１の材料は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。
【００９７】
例えば、ゲート層４１１の２層の積層構造としては、アルミニウム層上にモリブデン層を積層した２層構造、銅層上にモリブデン層を積層した２層構造、銅層上に窒化チタン層若しくは窒化タンタルを積層した２層構造、窒化チタン層とモリブデン層を積層した２層構造とすることが好ましい。３層の積層構造としては、タングステン層または窒化タングステン層と、アルミニウムとシリコンの合金層またはアルミニウムとチタンの合金層と、窒化チタン層またはチタン層とを積層した３層構造とすることが好ましい。
【００９８】
次いで、ゲート層４１１上にゲート絶縁層４０２を形成する。
【００９９】
ゲート絶縁層４０２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、若しくは酸化アルミニウム層を単層で又は積層して形成することができる。例えば、成膜ガスとして、シラン（ＳｉＨ４）、酸素及び窒素を用いてプラズマＣＶＤ法により酸化窒化シリコン層を形成すればよい。また、ゲート絶縁層４０２として酸化ハフニウム（ＨｆＯｘ）、酸化タンタル（ＴａＯｘ）等のＨｉｇｈ−ｋ材料を用いることもできる。ゲート絶縁層４０２の膜厚は、１００ｎｍ以上５００ｎｍ以下とし、積層の場合は、例えば、膜厚５０ｎｍ以上２００ｎｍ以下の第１のゲート絶縁層と、第１のゲート絶縁層上に膜厚５ｎｍ以上３００ｎｍ以下の第２のゲート絶縁層とを積層して形成する。
【０１００】
ここでは、ゲート絶縁層４０２としてプラズマＣＶＤ法により膜厚１００ｎｍ以下の酸化窒化シリコン層を形成する。
【０１０１】
また、ゲート絶縁層４０２として、高密度プラズマ装置を用い、酸化窒化シリコン層の形成を行ってもよい。ここで高密度プラズマ装置とは、１×１０１１／ｃｍ３以上のプラズマ密度を達成できる装置を指している。例えば、３ｋＷ〜６ｋＷのマイクロ波電力を印加してプラズマを発生させて、絶縁層の成膜を行う。
【０１０２】
チャンバーに材料ガスとしてシラン（ＳｉＨ４）、亜酸化窒素（Ｎ２Ｏ）、及び希ガスを導入し、１０Ｐａ〜３０Ｐａの圧力下で高密度プラズマを発生させてガラス等の絶縁表面を有する基板上に絶縁層を形成する。その後、シラン（ＳｉＨ４）の供給を停止し、大気に曝すことなく亜酸化窒素（Ｎ２Ｏ）と希ガスを導入して絶縁層表面にプラズマ処理を行ってもよい。少なくとも亜酸化窒素（Ｎ２Ｏ）と希ガスを導入して絶縁層表面に行われるプラズマ処理は、絶縁層の成膜より後に行う。上記プロセス順序を経た絶縁層は、膜厚が薄く、例えば１００ｎｍ未満であっても信頼性を確保することができる絶縁層である。
【０１０３】
ゲート絶縁層４０２の形成の際、チャンバーに導入するシラン（ＳｉＨ４）と亜酸化窒素（Ｎ２Ｏ）の流量比は、１：１０から１：２００の範囲とする。また、チャンバーに導入する希ガスとしては、ヘリウム、アルゴン、クリプトン、キセノンなどを用いることができるが、中でも安価であるアルゴンを用いることが好ましい。
【０１０４】
また、高密度プラズマ装置により得られた絶縁層は、一定した厚さの膜形成ができるため段差被覆性に優れている。また、高密度プラズマ装置により得られる絶縁層は、薄い膜の厚みを精密に制御することができる。
【０１０５】
上記プロセス順序を経た絶縁層は、従来の平行平板型のＰＣＶＤ装置で得られる絶縁層とは大きく異なっており、同じエッチャントを用いてエッチング速度を比較した場合において、平行平板型のＰＣＶＤ装置で得られる絶縁膜の１０％以上または２０％以上遅く、高密度プラズマ装置で得られる絶縁層は緻密な膜と言える。
【０１０６】
なお、後の工程でｉ型化又は実質的にｉ型化される酸化物半導体（高純度化された酸化物半導体）は界面準位、界面電荷に対して極めて敏感であるため、ゲート絶縁層との界面は重要である。そのため高純度化された酸化物半導体に接するゲート絶縁層は、高品質化が要求される。従ってμ波（２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤ装置は、緻密で絶縁耐圧の高い高品質な絶縁膜を形成できるので好ましい。高純度化された酸化物半導体と高品質ゲート絶縁層が密接することにより、界面準位を低減して界面特性を良好なものとすることができるからである。ゲート絶縁層としての膜質が良好であることは勿論のこと、酸化物半導体との界面準位密度を低減し、良好な界面を形成できることが重要である。
【０１０７】
次いで、ゲート絶縁層４０２上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜４３０を形成する。なお、酸化物半導体膜４３０をスパッタ法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層４０２の表面に付着している粉状物質（パーティクル、ゴミともいう）を除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。
【０１０８】
酸化物半導体膜４３０は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｉｎ−Ｇａ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体膜を用いる。ここでは、酸化物半導体膜４３０として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いてスパッタ法により成膜する。この段階での断面図が図７（Ａ）に相当する。また、酸化物半導体膜４３０は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（代表的にはアルゴン）及び酸素の混合雰囲気下においてスパッタ法により形成することができる。また、スパッタ法を用いる場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いて成膜を行い、酸化物半導体膜４３０に結晶化を阻害するＳｉＯｘ（Ｘ＞０）を含ませ、後の工程で行う脱水化または脱水素化のための加熱処理の際に結晶化してしまうのを抑制することが好ましい。
【０１０９】
ここでは、Ｉｎ、Ｇａ、及びＺｎを含む金属酸化物ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ］、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５［ａｔｏｍ］）を用いて、基板とターゲットの間との距離を１００ｍｍ、圧力０．２Ｐａ、直流（ＤＣ）電源０．５ｋＷ、アルゴン及び酸素（アルゴン：酸素＝３０ｓｃｃｍ：２０ｓｃｃｍ、酸素流量比率４０％）雰囲気下で成膜する。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する粉状物質が軽減でき、膜厚分布も均一となるために好ましい。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系膜の膜厚は、５ｎｍ以上２００ｎｍ以下とする。ここでは、酸化物半導体膜として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いてスパッタ法により膜厚２０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系膜を成膜する。また、Ｉｎ、Ｇａ、及びＺｎを含む金属酸化物ターゲットとして、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［ａｔｏｍ］、又はＩｎ：Ｇａ：Ｚｎ＝１：１：２［ａｔｏｍ］の組成比を有する金属酸化物ターゲットを用いることもできる。
【０１１０】
スパッタ法にはスパッタ用電源に高周波電源を用いるＲＦスパッタ法とＤＣスパッタ法があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタ法もある。ＲＦスパッタ法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタ法は主に金属膜を成膜する場合に用いられる。
【０１１１】
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種類の材料を同時に放電させて成膜することもできる。
【０１１２】
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ法を用いるスパッタ装置がある。
【０１１３】
また、スパッタ法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に基板にも電圧をかけるバイアススパッタ法もある。
【０１１４】
次いで、酸化物半導体膜４３０を第２のフォトリソグラフィ工程により島状の酸化物半導体層に加工する。また、当該工程において用いられるレジストマスクは、インクジェット法によって形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０１１５】
次いで、酸化物半導体層の脱水化または脱水素化を行う。脱水化または脱水素化を行う第１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層４３１を得る（図７（Ｂ）参照）。
【０１１６】
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
【０１１７】
例えば、第１の加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中から出すＧＲＴＡを行ってもよい。ＧＲＴＡを用いると短時間での高温加熱処理が可能となる。
【０１１８】
なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０１１９】
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物半導体膜４３０に対して行うこともできる。その場合には、第１の加熱処理後に、加熱装置から基板を取り出し、第２のフォトリソグラフィ工程を行う。
【０１２０】
酸化物半導体層に対する脱水化または脱水素化の加熱処理は、酸化物半導体層の形成後、酸化物半導体層上にソース層及びドレイン層を積層させた後、ソース層及びドレイン層上に保護絶縁膜を形成した後、のいずれで行っても良い。
【０１２１】
また、ゲート絶縁層４０２に開口部を形成する場合、その工程は酸化物半導体膜４３０に脱水化または脱水素化処理を行う前でも行った後に行ってもよい。
【０１２２】
なお、ここでの酸化物半導体膜４３０のエッチングは、ウェットエッチングに限定されずドライエッチングを用いてもよい。
【０１２３】
ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ３）、四塩化シリコン（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）が好ましい。
【０１２４】
また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、六弗化硫黄（ＳＦ６）、三弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることができる。
【０１２５】
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節する。
【０１２６】
ウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
【０１２７】
また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によって除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれるインジウム等の材料を回収して再利用することにより、資源を有効活用し低コスト化することができる。
【０１２８】
所望の加工形状にエッチングできるように、材料に合わせてエッチング条件（エッチング液、エッチング時間、温度等）を適宜調節する。
【０１２９】
次いで、ゲート絶縁層４０２、及び酸化物半導体層４３１上に、金属導電膜を形成する。金属導電膜はスパッタ法や真空蒸着法で形成すればよい。金属導電膜の材料としては、アルミニウム（Ａｌ）、クロム（Ｃｒ）、銅（Ｃｕ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）から選ばれた元素、上述した元素を成分とする合金、又は上述した元素を組み合わせた合金等が挙げられる。また、マンガン（Ｍｎ）、マグネシウム（Ｍｇ）、ジルコニウム（Ｚｒ）、ベリリウム（Ｂｅ）、イットリウム（Ｙ）のいずれか一または複数から選択された材料を用いてもよい。また、金属導電膜は、単層構造でも、２層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、銅又は銅を主成分とする膜の単層構造、アルミニウム膜上にチタン膜を積層する２層構造、窒化タンタル膜又は窒化銅膜上に銅膜を積層する２層構造、チタン膜上にアルミニウム膜を積層し、さらにアルミニウム膜上にチタン膜を積層する３層構造などが挙げられる。また、アルミニウム（Ａｌ）に、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素を単数、又は複数組み合わせた膜、合金膜、もしくは窒化膜を用いてもよい。
【０１３０】
金属導電膜形成後に加熱処理を行う場合には、この加熱処理に耐えうる耐熱性を金属導電膜に持たせることが好ましい。
【０１３１】
第３のフォトリソグラフィ工程により金属導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース層４１５ａ、ドレイン層４１５ｂを形成した後、レジストマスクを除去する（図７（Ｃ）参照）。
【０１３２】
なお、金属導電膜のエッチングの際に、酸化物半導体層４３１は除去されないようにそれぞれの材料及びエッチング条件を適宜調節する。
【０１３３】
ここでは、金属導電膜としてチタン膜を用いて、酸化物半導体層４３１にはＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物を用いて、エッチャントとしてアンモニア過水（アンモニア、水、過酸化水素水の混合液）を用いる。
【０１３４】
なお、第３のフォトリソグラフィ工程では、酸化物半導体層４３１は一部のみがエッチングされ、溝部（凹部）を有する酸化物半導体層となることもある。また、当該工程において用いるレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０１３５】
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、アッシングを行うことでさらに形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
【０１３６】
次いで、亜酸化窒素（Ｎ２Ｏ）、窒素（Ｎ２）、またはアルゴン（Ａｒ）などのガスを用いたプラズマ処理を行う。このプラズマ処理によって露出している酸化物半導体層の表面に付着した吸着水などを除去する。また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
【０１３７】
プラズマ処理を行った後、大気に触れることなく、酸化物半導体層の一部に接する保護絶縁膜となる酸化物絶縁層４１６を形成する。
【０１３８】
酸化物絶縁層４１６は、少なくとも１ｎｍ以上の膜厚とし、スパッタ法など、酸化物絶縁層４１６に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。酸化物絶縁層４１６に水素が含まれると、その水素が酸化物半導体層へ侵入して酸化物半導体層４３１のバックチャネルが低抵抗化（Ｎ型化）してしまい、寄生チャネルが形成される恐れがある。よって、酸化物絶縁層４１６はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。
【０１３９】
ここでは、酸化物絶縁層４１６として膜厚２００ｎｍの酸化シリコン膜をスパッタ法を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、ここでは１００℃とする。酸化シリコン膜のスパッタ法による成膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気下において行うことができる。また、ターゲットとして酸化シリコンターゲットまたはシリコンターゲットを用いることができる。例えば、シリコンターゲットを用いて、酸素、及び窒素雰囲気下でスパッタ法により酸化シリコン膜を形成することができる。
【０１４０】
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物半導体層の一部（チャネル形成領域）が酸化物絶縁層４１６と接した状態で加熱される。これにより、酸化物半導体層の一部（チャネル形成領域）に酸素が供給される。
【０１４１】
以上の工程を経ることによって、酸化物半導体層に対して脱水化または脱水素化のための加熱処理を行った後、酸化物半導体層の一部（チャネル形成領域）を選択的に酸素過剰な状態とする。その結果、ゲート層４１１と重なるチャネル形成領域４１３はＩ型となり、ソース層４１５ａに重なるソース領域４１４ａと、ドレイン層４１５ｂに重なるドレイン領域４１４ｂとが自己整合的に形成される。以上の工程でトランジスタ４１０が形成される。
【０１４２】
８５℃、２×１０６Ｖ／ｃｍ、１２時間のゲートバイアス・熱ストレス試験（ＢＴ試験）においては、不純物（水素等）が酸化物半導体に存在していると、不純物と酸化物半導体の主成分との結合手が、強電界（Ｂ：バイアス）と高温（Ｔ：温度）により切断され、生成された未結合手がしきい値電圧（Ｖｔｈ）のドリフトを誘発することとなる。これに対して、酸化物半導体の不純物、特に水素や水等を極力除去し、上述の高密度プラズマＣＶＤ装置を用いて緻密で絶縁耐圧の高い高品質な絶縁膜を形成し、酸化物半導体との界面特性を良好にすることにより、ＢＴ試験に対しても安定なトランジスタを得ることができる。
【０１４３】
さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行ってもよい。ここでは１５０℃で１０時間加熱処理を行う。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃以下の加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。また、この加熱処理を、酸化物絶縁膜の形成前に、減圧下で行ってもよい。減圧下で加熱処理を行うと、加熱時間を短縮することができる。この加熱処理によって、酸化物半導体層から酸化物絶縁層中に水素をとりこむことができる。
【０１４４】
なお、ドレイン層４１５ｂと重畳した酸化物半導体層においてドレイン領域４１４ｂを形成することにより、トランジスタの信頼性の向上を図ることができる。具体的には、ドレイン領域４１４ｂを形成することで、ドレイン層４１５ｂからドレイン領域４１４ｂ、チャネル形成領域４１３にかけて、導電性を段階的に変化させうるような構造とすることができる。
【０１４５】
また、酸化物半導体層におけるソース領域又はドレイン領域は、酸化物半導体層の膜厚が１５ｎｍ以下と薄い場合は膜厚方向全体にわたって形成されるが、酸化物半導体層の膜厚が３０ｎｍ以上５０ｎｍ以下とより厚い場合は、酸化物半導体層の一部、ソース層又はドレイン層と接する領域及びその近傍が低抵抗化しソース領域又はドレイン領域が形成され、酸化物半導体層においてゲート絶縁層に近い領域はＩ型とすることもできる。
【０１４６】
酸化物絶縁層４１６上にさらに保護絶縁層を形成してもよい。例えば、ＲＦスパッタ法を用いて窒化シリコン膜を形成する。ＲＦスパッタ法は、量産性がよいため、保護絶縁層の成膜方法として好ましい。保護絶縁層は、水分や、水素イオンや、ＯＨ−などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、酸化窒化アルミニウムなどを用いる。ここでは、保護絶縁層として保護絶縁層４０３を、窒化シリコン膜を用いて形成する（図７（Ｄ）参照）。
【０１４７】
（アクティブマトリクス型の表示装置を搭載した各種電子機器について）
以下では、本明細書で開示される表示装置を搭載した電子機器の例について図８を参照して説明する。
【０１４８】
図８（Ａ）は、ノート型のパーソナルコンピュータを示す図であり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４などによって構成されている。
【０１４９】
図８（Ｂ）は、携帯情報端末（ＰＤＡ）を示す図であり、本体２２１１には表示部２２１３と、外部インターフェイス２２１５と、操作ボタン２２１４等が設けられている。また、操作用の付属品としてスタイラス２２１２がある。
【０１５０】
図８（Ｃ）は、電子ペーパーの一例として、電子書籍２２２０を示す図である。電子書籍２２２０は、筐体２２２１および筐体２２２３の２つの筐体で構成されている。筐体２２２１および筐体２２２３は、軸部２２３７により一体とされており、該軸部２２３７を軸として開閉動作を行うことができる。このような構成により、電子書籍２２２０は、紙の書籍のように用いることが可能である。
【０１５１】
筐体２２２１には表示部２２２５が組み込まれ、筐体２２２３には表示部２２２７が組み込まれている。表示部２２２５および表示部２２２７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図８（Ｃ）では表示部２２２５）に文章を表示し、左側の表示部（図８（Ｃ）では表示部２２２７）に画像を表示することができる。
【０１５２】
また、図８（Ｃ）では、筐体２２２１に操作部などを備えた例を示している。例えば、筐体２２２１は、電源２２３１、操作キー２２３３、スピーカー２２３５などを備えている。操作キー２２３３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２２２０は、電子辞書としての機能を持たせた構成としてもよい。
【０１５３】
また、電子書籍２２２０は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
【０１５４】
なお、電子ペーパーは、情報を表示するものであればあらゆる分野に適用することが可能である。例えば、電子書籍以外にも、ポスター、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示などに適用することができる。
【０１５５】
図８（Ｄ）は、携帯電話機を示す図である。当該携帯電話機は、筐体２２４０および筐体２２４１の二つの筐体で構成されている。筐体２２４１は、表示パネル２２４２、スピーカー２２４３、マイクロフォン２２４４、ポインティングデバイス２２４６、カメラ用レンズ２２４７、外部接続端子２２４８などを備えている。また、筐体２２４０は、当該携帯電話機の充電を行う太陽電池セル２２４９、外部メモリスロット２２５０などを備えている。また、アンテナは筐体２２４１内部に内蔵されている。
【０１５６】
表示パネル２２４２はタッチパネル機能を備えており、図８（Ｄ）には映像表示されている複数の操作キー２２４５を点線で示している。なお、当該携帯電話は、太陽電池セル２２４９から出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路を実装している。また、上記構成に加えて、非接触ＩＣチップ、小型記録装置などを内蔵した構成とすることもできる。
【０１５７】
表示パネル２２４２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル２２４２と同一面上にカメラ用レンズ２２４７を備えているため、テレビ電話が可能である。スピーカー２２４３およびマイクロフォン２２４４は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体２２４０と筐体２２４１はスライドし、図８（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。
【０１５８】
外部接続端子２２４８はＡＣアダプタやＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電やデータ通信が可能になっている。また、外部メモリスロット２２５０に記録媒体を挿入し、より大量のデータの保存および移動に対応できる。また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。
【０１５９】
図８（Ｅ）は、デジタルカメラを示す図である。当該デジタルカメラは、本体２２６１、表示部（Ａ）２２６７、接眼部２２６３、操作スイッチ２２６４、表示部（Ｂ）２２６５、バッテリー２２６６などによって構成されている。
【０１６０】
図８（Ｆ）は、テレビジョン装置を示す図である。テレビジョン装置２２７０では、筐体２２７１に表示部２２７３が組み込まれている。表示部２２７３により、映像を表示することが可能である。なお、ここでは、スタンド２２７５により筐体２２７１を支持した構成を示している。
【０１６１】
テレビジョン装置２２７０の操作は、筐体２２７１が備える操作スイッチや、別体のリモコン操作機２２８０により行うことができる。リモコン操作機２２８０が備える操作キー２２７９により、チャンネルや音量の操作を行うことができ、表示部２２７３に表示される映像を操作することができる。また、リモコン操作機２２８０に、当該リモコン操作機２２８０から出力する情報を表示する表示部２２７７を設ける構成としてもよい。
【０１６２】
なお、テレビジョン装置２２７０は、受信機やモデムなどを備えた構成とするのが好適である。受信機により、一般のテレビ放送の受信を行うことができる。また、モデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことが可能である。
【符号の説明】
【０１６３】
１０１ 画素部
１０２ 信号線駆動回路
１０３ 走査線駆動回路
１０４ 信号線
１０５ 走査線
１０７ 画素
１１１ トランジスタ
１１２ 容量素子
１１３ 液晶素子
１２０ 基板
１２１ ゲート層
１２２ ゲート絶縁層
１２３ 酸化物半導体層
１２４ａ ソース層
１２４ｂ ドレイン層
１２５ 絶縁層
１２６ 保護絶縁層
４００ 基板
４０２ ゲート絶縁層
４０３ 保護絶縁層
４１０ トランジスタ
４１１ ゲート層
４１３ チャネル形成領域
４１４ａ ソース領域
４１４ｂ ドレイン領域
４１５ａ ソース層
４１５ｂ ドレイン層
４１６ 酸化物絶縁層
４３０ 酸化物半導体膜
４３１ 酸化物半導体層
５１０ トランジスタ
５１１ 絶縁層
５２０ トランジスタ
５３０ トランジスタ
５３１ 絶縁層
５３２ａ 配線層
５３２ｂ 配線層
６００ コントローラ
６０１ データ信号生成回路
６０２ 駆動信号生成回路
６０３ 基準クロック信号生成回路
６０４ 分周回路
６０５ スイッチ
６０６ スイッチ
８００ 測定系
８０２ 容量素子
８０４ トランジスタ
８０５ トランジスタ
８０６ トランジスタ
８０８ トランジスタ
２２０１ 本体
２２０２ 筐体
２２０３ 表示部
２２０４ キーボード
２２１１ 本体
２２１２ スタイラス
２２１３ 表示部
２２１４ 操作ボタン
２２１５ 外部インターフェイス
２２２０ 電子書籍
２２２１ 筐体
２２２３ 筐体
２２２５ 表示部
２２２７ 表示部
２２３１ 電源
２２３３ 操作キー
２２３５ スピーカー
２２３７ 軸部
２２４０ 筐体
２２４１ 筐体
２２４２ 表示パネル
２２４３ スピーカー
２２４４ マイクロフォン
２２４５ 操作キー
２２４６ ポインティングデバイス
２２４７ カメラ用レンズ
２２４８ 外部接続端子
２２４９ 太陽電池セル
２２５０ 外部メモリスロット
２２６１ 本体
２２６３ 接眼部
２２６４ 操作スイッチ
２２６５ 表示部（Ｂ）
２２６６ バッテリー
２２６７ 表示部（Ａ）
２２７０ テレビジョン装置
２２７１ 筐体
２２７３ 表示部
２２７５ スタンド
２２７７ 表示部
２２７９ 操作キー
２２８０ リモコン操作機
【技術分野】
【０００１】
本発明は、表示装置に関する。特に、アクティブマトリクス型の表示装置に関する。
【背景技術】
【０００２】
マトリクス状に配列された複数の画素を有するアクティブマトリクス型の表示装置が普及している。一般的には、当該画素は、トランジスタと、該トランジスタのゲートに電気的に接続される走査線と、該トランジスタのソース及びドレインの一方に電気的に接続される信号線とを有する。そして、走査線の電位を制御することによってトランジスタをオン状態とすると共に、信号線の電位を当該画素に対するデータ信号となるように制御する。これにより、所望の画素に、所望のデータ信号を供給することができる。当該表示装置は、このような操作を各画素に対して順次行うことで表示を行っている。現在では、表示装置の表示が１秒間に６０回（６０Ｈｚ）書き換えられることが一般的である。すなわち、各画素に対して約０．０１６７秒に１回の頻度で、データ信号の入力（書き換え）を行うことが一般的である。
【０００３】
近年では、地球環境への関心が高まり、低消費電力型の表示装置の開発が注目されている。例えば、特許文献１では、表示装置の表示の書き換え頻度を低減することで消費電力を低減する技術が開示されている。特許文献１で開示される表示装置の具体的な構成について以下に述べる。
【０００４】
特許文献１で開示される表示装置では、１画面を走査する走査期間と、該走査期間に続き且つ該走査期間よりも長い休止期間とが設けられている。そして、当該休止期間において、走査線の電位を非選択信号に固定すると共に、信号線の電位を、（１）固定電位とする、（２）固定電位とした後に浮遊状態とする、又は（３）データ信号の周波数以下の交流の駆動信号とするなどの技術が開示されている。これにより、休止期間における信号線の電位の変動に伴う電力の消費を低減している。加えて、休止期間において信号線の電位をデータ信号の周波数以下の交流の駆動信号とする場合（（３）の場合）、信号線と画素電極の容量結合に起因した当該画素電極の電位の変動を、走査期間と休止期間においてほぼ一定とすることが可能である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−１８２６１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
休止期間において信号線にデータ信号の周波数以下の交流の駆動信号を供給する場合（（３）の場合）、当該休止期間の長期化及び当該駆動信号の周波数の低減が消費電力の低減に対して効果的である。しかしながら、当該休止期間の長期化及び当該駆動信号の周波数の低減のそれぞれに応じて、各画素に設けられたトランジスタのオフ電流の値に比例して、表示品質が低下する蓋然性が高くなる。
【０００７】
まず、当該休止期間が長期化するということは、画素がデータ信号を保持したまま、当該画素に設けられたトランジスタがオフ状態を維持する期間が長期化するということである。そのため、当該トランジスタのオフ電流よってデータ信号の値が変動し、各画素の表示が劣化（変化）する蓋然性が高くなる。
【０００８】
加えて、当該駆動信号は、上述したように交流の信号である。そのため、信号線の電位が、当該駆動信号の特定の半周期に該当する期間において、特定の画素が有するデータ信号よりも高電位になり、且つ、前述した半周期に続く半周期に該当する期間において、当該画素が有するデータ信号よりも低電位になるといった状態になりえる。この場合、当該画素に設けられたトランジスタに生じるオフ電流によって、前者の半周期に該当する期間において画素電極の電位がΔＶ１上昇し、後者の半周期に該当する期間において画素電極の電位がΔＶ２下降すると表現できる。ここで、ΔＶ１及びΔＶ２の値は、当該半周期の長さに比例する。すなわち、当該駆動信号の周波数が低減するということは、画素が保持する信号の変動が大きくなるということである。そのため、当該トランジスタのオフ電流によってデータ信号の値が変動し、各画素の表示にちらつきを生じる蓋然性が高くなる。
【０００９】
そこで、本発明の一態様は、表示装置の消費電力を低減し、且つ表示品質の低下を抑制することを課題の一とする。
【課題を解決するための手段】
【００１０】
上述した課題は、各画素に設けられるトランジスタとして、酸化物半導体層を具備するトランジスタを適用することによって解決することができる。なお、当該酸化物半導体層は、電子供与体（ドナー）となる不純物（水素又は水など）を徹底的に除去することにより高純度化された酸化物半導体層である。高純度化された酸化物半導体層中には水素や酸素欠損等に由来するキャリアが極めて少なく（ゼロに近い）、キャリア密度は１×１０１２／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満である。即ち、酸化物半導体層の水素や酸素欠損等に由来するキャリア密度を限りなくゼロに近くする。酸化物半導体層中に水素や酸素欠損等に由来するキャリアが極めて少ないため、トランジスタのオフ電流を少なくすることができる。
【００１１】
すなわち、本発明の一態様は、１画面を走査する走査期間においてデータ信号が供給され、前記走査期間に続き且つ前記走査期間よりも長い休止期間において前記データ信号よりも周波数が低い交流の駆動信号が供給される信号線と、前記走査期間に含まれる１水平走査期間において選択信号が供給され、前記１水平走査期間以外の期間において非選択信号が供給される走査線と、ゲートが前記走査線に電気的に接続され、ソース及びドレインの一方が前記信号線に電気的に接続された、酸化物半導体層を具備するトランジスタが設けられた画素と、を有することを特徴とする表示装置である。
【発明の効果】
【００１２】
本発明の一態様の表示装置は、各画素に設けられるトランジスタとして、酸化物半導体層を具備するトランジスタを適用する。なお、当該酸化物半導体層を高純度化することで、当該トランジスタのオフ電流を少なくすることが可能である。そのため、当該トランジスタのオフ電流によるデータ信号の値の変動を抑制することができる。すなわち、当該トランジスタが設けられた画素へのデータ信号の書き込み頻度を低減した場合（休止期間が長期化した場合）における表示の劣化（変化）を抑制することができる。加えて、休止期間において信号線に供給される交流の駆動信号の周波数を低減した場合における表示のちらつきを抑制することができる。
【図面の簡単な説明】
【００１３】
【図１】（Ａ）表示装置の構成を示す図、（Ｂ）画素の回路図、（Ｃ）画素に設けられるトランジスタの一例を示す断面図。
【図２】表示装置の動作を説明する図。
【図３】表示装置の動作を説明する図。
【図４】表示装置の動作を説明する図。
【図５】（Ａ）〜（Ｃ）表示装置の画素に設けられるトランジスタの一例を示す断面図。
【図６】係る表示装置の構成を示す図。
【図７】（Ａ）〜（Ｄ）トランジスタを説明する図。
【図８】電子機器を説明する図。
【図９】トランジスタの特性を示す図。
【図１０】トランジスタの特性評価用回路図。
【図１１】トランジスタの特性評価用タイミングチャート。
【図１２】トランジスタの特性を示す図。
【図１３】トランジスタの特性を示す図。
【図１４】トランジスタの特性を示す図。
【発明を実施するための形態】
【００１４】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００１５】
（アクティブマトリクス型の表示装置の一例について）
はじめに、アクティブマトリクス型の表示装置の一例について説明する。具体的には、１画面を走査する走査期間と、該走査期間に続き且つ該走査期間よりも長い休止期間とが設けられたアクティブマトリクス型の液晶表示装置の一例について図１〜図６を参照して説明する。なお、当該走査期間は、マトリクス状に配列された複数の画素の全てに対して、データ信号の入力が１回行われる期間であり、当該休止期間は、マトリクス状に配列された複数の画素の全てに対して、データ信号の入力が行われない期間である。
【００１６】
図１（Ａ）は、アクティブマトリクス型の表示装置の構成例を示す図である。図１（Ａ）に示す表示装置は、画素部１０１と、信号線駆動回路１０２と、走査線駆動回路１０３と、各々が平行又は略平行に配列され、且つ信号線駆動回路１０２によって電位が制御される複数の信号線１０４と、各々が平行又は略平行に配列され、且つ走査線駆動回路１０３によって電位が制御される複数の走査線１０５とを有する。さらに、画素部１０１は、複数の画素１０７を有する。なお、複数の画素１０７は、マトリクス状に配列している。また、複数の信号線１０４の各々は、マトリクス状に配列された複数の画素のうち、いずれかの列に配列された複数の画素に電気的に接続され、複数の走査線１０５の各々は、マトリクス状に配列された複数の画素のうち、いずれかの行に配列された複数の画素に電気的に接続される。なお、信号線駆動回路１０２及び走査線駆動回路１０３には、外部から信号（データ信号（Ｄａｔａ）、クロック信号（ＣＫ）、スタート信号（ＳＰ）など）及び駆動用電源（高電源電位（Ｖｄｄ）、低電源電位（Ｖｓｓ）など）が入力される。
【００１７】
図１（Ｂ）は、図１（Ａ）に示す表示装置が有する画素１０７の回路図の一例を示す図である。図１（Ｂ）に示す画素１０７は、ゲートが走査線１０５に電気的に接続され、ソース及びドレインの一方が信号線１０４に電気的に接続されたトランジスタ１１１と、一方の端子がトランジスタ１１１のソース及びドレインの他方に電気的に接続され、他方の端子が共通電位（Ｖｃｏｍ）を供給する配線（共通電位線ともいう）に電気的に接続された容量素子１１２と、一方の端子がトランジスタ１１１のソース及びドレインの他方及び容量素子１１２の一方の端子に電気的に接続され、他方の端子が共通電位線に電気的に接続された液晶素子１１３と、を有する。なお、トランジスタ１１１は、ｎチャネル型のトランジスタである。また、トランジスタ１１１のソース及びドレインの他方、容量素子１１２の一方の端子、及び液晶素子１１３の一方の端子が電気的に接続するノードをノードＡと呼ぶこととする。
【００１８】
図１（Ｃ）は、図１（Ｂ）に示す画素１０７に設けられたトランジスタ１１１の具体的な構造の一例を示す図である。図１（Ｃ）に示すトランジスタ１１１は、絶縁表面を有する基板１２０上に設けられたゲート層１２１と、ゲート層１２１上に設けられたゲート絶縁層１２２と、ゲート絶縁層１２２上に設けられた酸化物半導体層１２３と、酸化物半導体層１２３上に設けられたソース層１２４ａ及びドレイン層１２４ｂとを有する。また、図１（Ｃ）に示すトランジスタ１１１においては、トランジスタ１１１を覆い、酸化物半導体層１２３に接する絶縁層１２５と、絶縁層１２５上に設けられた保護絶縁層１２６とが形成されている。
【００１９】
図１（Ｃ）に示すトランジスタ１１１は、上記の通り、半導体層として酸化物半導体層１２３を具備する。酸化物半導体層１２３に用いる酸化物半導体としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系、Ｉｎ−Ｇａ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｚｎ−Ｍｇ−Ｏ系、Ｓｎ−Ｍｇ−Ｏ系、Ｉｎ−Ｍｇ−Ｏ系、または単元系金属酸化物であるＩｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系などを用いることができる。また、上記酸化物半導体にＳｉＯ２を含んでもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、少なくともＩｎとＧａとＺｎを含む酸化物であり、その組成比に特に制限はない。また、ＩｎとＧａとＺｎ以外の元素を含んでもよい。
【００２０】
また、酸化物半導体層１２３は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどを選択することができる。
【００２１】
上述した酸化物半導体は、変動要因となる水素、水分、水酸基又は水素化物（水素化合物ともいう）などの不純物を意図的に排除することで高純度化し、電気的にＩ型（真性）化された酸化物半導体である。これにより、当該酸化物半導体を半導体層として用いたトランジスタの電気的特性変動を抑止することができる。
【００２２】
よって酸化物半導体中の水素は少なければ少ないほどよい。また、高純度化された酸化物半導体層中には水素や酸素欠損等に由来するキャリアが極めて少なく（ゼロに近い）、キャリア密度は１×１０１２／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満である。即ち、酸化物半導体層の水素や酸素欠損等に由来するキャリア密度を限りなくゼロに近くする。酸化物半導体層中に水素や酸素欠損等に由来するキャリアが極めて少ないため、トランジスタのオフ電流を少なくすることができる。オフ電流は少なければ少ないほど好ましい。上記酸化物半導体を半導体層として用いたトランジスタは、チャネル幅（ｗ）１μｍあたりの電流値が１００ｚＡ（ゼプトアンペア）以下、好ましくは１０ｚＡ以下、更に好ましくは１ｚＡ以下である。さらに、ｐｎ接合がなく、ホットキャリア劣化がないため、トランジスタの電気的特性がこれら要因の影響を受けない。
【００２３】
このように酸化物半導体層に含まれる水素を徹底的に除去することにより高純度化された酸化物半導体をチャネル形成領域に用いたトランジスタは、オフ電流を極めて小さくすることができる。つまり、トランジスタの非導通状態において、酸化物半導体層は絶縁体とみなせて回路設計を行うことができる。一方で、酸化物半導体層は、トランジスタの導通状態においては、非晶質シリコンで形成される半導体層よりも高い電流供給能力を見込むことができる。
【００２４】
絶縁表面を有する基板１２０として使用することができる基板に大きな制限はない。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。
【００２５】
トランジスタ１１１において、下地膜となる絶縁膜を基板１２０とゲート層１２１の間に設けてもよい。下地膜は、基板からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による積層構造により形成することができる。
【００２６】
ゲート層１２１の材料は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成することができる。
【００２７】
ゲート絶縁層１２２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を単層で又は積層して形成することができる。例えば、第１のゲート絶縁層としてプラズマＣＶＤ法により膜厚５０ｎｍ以上２００ｎｍ以下の窒化シリコン層（ＳｉＮｙ（ｙ＞０））を形成し、第１のゲート絶縁層上に第２のゲート絶縁層として膜厚５ｎｍ以上３００ｎｍ以下の酸化シリコン層（ＳｉＯｘ（ｘ＞０））を積層することができる。
【００２８】
ソース層１２４ａ、ドレイン層１２４ｂに用いる導電膜としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等を用いることができる。また、Ａｌ、Ｃｕなどの金属層の下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属層を積層させた構成としても良い。また、Ａｌ膜に生ずるヒロックやウィスカーの発生を防止する元素（Ｓｉ、Ｎｄ、Ｓｃなど）が添加されているＡｌ材料を用いることで耐熱性を向上させることが可能となる。
【００２９】
また、ソース層１２４ａ、ドレイン層１２４ｂ（これらと同じ層で形成される配線層を含む）となる導電膜としては導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
【００３０】
絶縁層１２５は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などの無機絶縁膜を用いることができる。
【００３１】
保護絶縁層１２６は、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜を用いることができる。
【００３２】
また、保護絶縁層１２６上にトランジスタ起因の表面凹凸を低減するために平坦化絶縁膜を形成してもよい。平坦化絶縁膜としては、ポリイミド、アクリル、ベンゾシクロブテン、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜を形成してもよい。
【００３３】
（トランジスタのオフ電流について）
次いで、高純度化された酸化物半導体層を具備するトランジスタのオフ電流を求めた結果について説明する。
【００３４】
まず、高純度化された酸化物半導体層を具備するトランジスタのオフ電流が十分に小さいことを考慮して、チャネル幅Ｗが１ｍと十分に大きいトランジスタを用意してオフ電流の測定を行った。チャネル幅Ｗが１ｍのトランジスタのオフ電流を測定した結果を図９に示す。図９において、横軸はゲート電圧ＶＧ、縦軸はドレイン電流ＩＤである。ドレイン電圧ＶＤが＋１Ｖまたは＋１０Ｖの場合、ゲート電圧ＶＧが−５Ｖから−２０Ｖの範囲では、トランジスタのオフ電流は、検出限界である１×１０−１２Ａ以下であることがわかった。また、トランジスタのオフ電流（ここでは、単位チャネル幅（１μｍ）あたりの値）は１ａＡ／μｍ（１×１０−１８Ａ／μｍ）以下となることがわかった。
【００３５】
次に、高純度化された酸化物半導体層を具備するトランジスタのオフ電流をさらに正確に求めた結果について説明する。上述したように、高純度化された酸化物半導体層を具備するトランジスタのオフ電流は、測定器の検出限界である１×１０−１２Ａ以下であることがわかった。そこで、特性評価用素子を作製し、より正確なオフ電流の値（上記測定における測定器の検出限界以下の値）を求めた結果について説明する。
【００３６】
はじめに、電流測定方法に用いた特性評価用素子について、図１０を参照して説明する。
【００３７】
図１０に示す特性評価用素子は、測定系８００が３つ並列に接続されている。測定系８００は、容量素子８０２、トランジスタ８０４、トランジスタ８０５、トランジスタ８０６、トランジスタ８０８を有する。トランジスタ８０４、トランジスタ８０８には、高純度化された酸化物半導体層を具備するトランジスタを適用した。
【００３８】
測定系８００において、トランジスタ８０４のソース端子およびドレイン端子の一方と、容量素子８０２の端子の一方と、トランジスタ８０５のソース端子およびドレイン端子の一方は、電源（Ｖ２を与える電源）に接続されている。また、トランジスタ８０４のソース端子およびドレイン端子の他方と、トランジスタ８０８のソース端子およびドレイン端子の一方と、容量素子８０２の端子の他方と、トランジスタ８０５のゲート端子とは、接続されている。また、トランジスタ８０８のソース端子およびドレイン端子の他方と、トランジスタ８０６のソース端子およびドレイン端子の一方と、トランジスタ８０６のゲート端子は、電源（Ｖ１を与える電源）に接続されている。また、トランジスタ８０５のソース端子およびドレイン端子の他方と、トランジスタ８０６のソース端子およびドレイン端子の他方とは、出力端子に接続されている。
【００３９】
なお、トランジスタ８０４のゲート端子には、トランジスタ８０４のオン状態と、オフ状態を制御する電位Ｖｅｘｔ＿ｂ２が供給され、トランジスタ８０８のゲート端子には、トランジスタ８０８のオン状態と、オフ状態を制御する電位Ｖｅｘｔ＿ｂ１が供給される。また、出力端子からは電位Ｖｏｕｔが出力される。
【００４０】
次に、上記の特性評価用素子を用いた電流測定方法について説明する。
【００４１】
まず、オフ電流を測定するために電位差を付与する初期化期間の概略について説明する。初期化期間においては、トランジスタ８０８のゲート端子に、トランジスタ８０８をオン状態とする電位Ｖｅｘｔ＿ｂ１を入力して、トランジスタ８０４のソース端子およびドレイン端子の他方と接続されるノード（つまり、トランジスタ８０８のソース端子およびドレイン端子の一方、容量素子８０２の端子の他方、およびトランジスタ８０５のゲート端子に接続されるノード）であるノードＡに電位Ｖ１を与える。ここで、電位Ｖ１は、例えば高電位とする。また、トランジスタ８０４はオフ状態としておく。
【００４２】
その後、トランジスタ８０８のゲート端子に、トランジスタ８０８をオフ状態とする電位Ｖｅｘｔ＿ｂ１を入力して、トランジスタ８０８をオフ状態とする。トランジスタ８０８をオフ状態とした後に、電位Ｖ１を低電位とする。ここでも、トランジスタ８０４はオフ状態としておく。また、電位Ｖ２は電位Ｖ１と同じ電位とする。以上により、初期化期間が終了する。初期化期間が終了した状態では、ノードＡとトランジスタ８０４のソース端子およびドレイン端子の一方との間に電位差が生じ、また、ノードＡとトランジスタ８０８のソース端子およびドレイン端子の他方との間に電位差が生じることになるため、トランジスタ８０４およびトランジスタ８０８には僅かに電荷が流れる。つまり、オフ電流が発生する。
【００４３】
次に、オフ電流の測定期間の概略について説明する。測定期間においては、トランジスタ８０４のソース端子およびドレイン端子の一方の端子の電位（つまりＶ２）、並びに、トランジスタ８０８のソース端子およびドレイン端子の他方の端子の電位（つまりＶ１）は低電位に固定しておく。一方で、測定期間中は、上記ノードＡの電位は固定しない（フローティング状態とする）。これにより、トランジスタ８０４、トランジスタ８０８に電荷が流れ、時間の経過と共にノードＡに保持される電荷量が変動する。そして、ノードＡに保持される電荷量の変動に伴って、ノードＡの電位が変動する。つまり、出力端子の出力電位Ｖｏｕｔも変動する。
【００４４】
上記電位差を付与する初期化期間、および、その後の測定期間における各電位の関係の詳細（タイミングチャート）を図１１に示す。
【００４５】
初期化期間において、まず、電位Ｖｅｘｔ＿ｂ２を、トランジスタ８０４がオン状態となるような電位（高電位）とする。これによって、ノードＡの電位はＶ２すなわち低電位（ＶＳＳ）となる。なお、ノードＡに低電位（ＶＳＳ）を与えるのは必須ではない。その後、電位Ｖｅｘｔ＿ｂ２を、トランジスタ８０４がオフ状態となるような電位（低電位）として、トランジスタ８０４をオフ状態とする。そして、次に、電位Ｖｅｘｔ＿ｂ１を、トランジスタ８０８がオン状態となるような電位（高電位）とする。これによって、ノードＡの電位はＶ１、すなわち高電位（ＶＤＤ）となる。その後、Ｖｅｘｔ＿ｂ１を、トランジスタ８０８がオフ状態となるような電位とする。これによって、ノードＡがフローティング状態となり、初期化期間が終了する。
【００４６】
その後の測定期間においては、電位Ｖ１および電位Ｖ２を、ノードＡに電荷が流れ込み、またはノードＡから電荷が流れ出すような電位とする。ここでは、電位Ｖ１および電位Ｖ２を低電位（ＶＳＳ）とする。ただし、出力電位Ｖｏｕｔを測定するタイミングにおいては、出力回路を動作させる必要が生じるため、一時的にＶ１を高電位（ＶＤＤ）とすることがある。なお、Ｖ１を高電位（ＶＤＤ）とする期間は、測定に影響を与えない程度の短期間とする。
【００４７】
上述のようにして電位差を与え、測定期間が開始されると、時間の経過と共にノードＡに保持される電荷量が変動し、これに従ってノードＡの電位が変動する。これは、トランジスタ８０５のゲート端子の電位が変動することを意味するから、時間の経過と共に、出力端子の出力電位Ｖｏｕｔの電位も変化することとなる。
【００４８】
得られた出力電位Ｖｏｕｔから、オフ電流を算出する方法について、以下に説明する。
【００４９】
オフ電流の算出に先だって、ノードＡの電位ＶＡと、出力電位Ｖｏｕｔとの関係を求めておく。これにより、出力電位ＶｏｕｔからノードＡの電位ＶＡを求めることができる。上述の関係から、ノードＡの電位ＶＡは、出力電位Ｖｏｕｔの関数として次式のように表すことができる。
【００５０】
【数１】
【００５１】
また、ノードＡの電荷ＱＡは、ノードＡの電位ＶＡ、ノードＡに接続される容量ＣＡ、定数（ｃｏｎｓｔ）を用いて、次式のように表される。ここで、ノードＡに接続される容量ＣＡは、容量素子８０２の容量と他の容量の和である。
【００５２】
【数２】
【００５３】
ノードＡの電流ＩＡは、ノードＡに流れ込む電荷（またはノードＡから流れ出る電荷）の時間微分であるから、ノードＡの電流ＩＡは次式のように表される。
【００５４】
【数３】
【００５５】
このように、ノードＡに接続される容量ＣＡと、出力端子の出力電位Ｖｏｕｔから、ノードＡの電流ＩＡを求めることができる。
【００５６】
以上に示す方法により、オフ状態においてトランジスタのソースとドレイン間を流れるオフ電流を測定することができる。
【００５７】
ここでは、チャネル長Ｌ＝１０μｍ、チャネル幅Ｗ＝５０μｍの、高純度化した酸化物半導体層を具備するトランジスタ８０４、高純度化された酸化物半導体を具備するトランジスタ８０８を作製した。また、並列された各測定系８００において、容量素子８０２の各容量値を、１００ｆＦ、１ｐＦ、３ｐＦとした。
【００５８】
なお、上述した測定では、ＶＤＤ＝５Ｖ、ＶＳＳ＝０Ｖとした。また、測定期間においては、電位Ｖ１を原則としてＶＳＳとし、１０〜３００ｓｅｃごとに、１００ｍｓｅｃの期間だけＶＤＤとしてＶｏｕｔを測定した。また、素子に流れる電流Ｉの算出に用いられるΔｔは、約３００００ｓｅｃとした。
【００５９】
図１２に、上記電流測定に係る経過時間Ｔｉｍｅと、出力電位Ｖｏｕｔとの関係を示す。図１２より、時間の経過にしたがって、電位が変化している様子が確認できる。
【００６０】
図１３には、上記電流測定によって算出された室温（２５℃）におけるオフ電流を示す。なお、図１３は、トランジスタ８０４又はトランジスタ８０８のソース−ドレイン電圧Ｖと、オフ電流Ｉとの関係を表すものである。図１３から、ソース−ドレイン電圧が４Ｖの条件において、オフ電流は約４０ｚＡ／μｍであることが分かった。また、ソース−ドレイン電圧が３．１Ｖの条件において、オフ電流は１０ｚＡ／μｍ以下であることが分かった。なお、１ｚＡは１０−２１Ａを表す。
【００６１】
さらに、上記電流測定によって算出された８５℃の温度環境下におけるオフ電流について図１４に示す。図１４は、８５℃の温度環境下におけるソース−ドレイン電圧Ｖと、オフ電流Ｉとの関係を表すものである。図１４から、ソース−ドレイン電圧が３．１Ｖの条件において、オフ電流は１００ｚＡ／μｍ以下であることが分かった。
【００６２】
以上により、高純度化された酸化物半導体層を具備するトランジスタでは、オフ電流が十分に小さくなることが確認された。
【００６３】
（アクティブマトリクス型の表示装置の動作の一例について）
次いで、上述した表示装置の動作の一例について、図２を参照して説明する。なお、図２においては、図１（Ｂ）に示す信号線１０４の電位（Ｖ（１０４））、走査線１０５の電位（Ｖ（１０５））、トランジスタ１１１が酸化物半導体層を具備するトランジスタである場合におけるノードＡの電位（Ａ（ＯＳ））、共通電位（Ｖｃｏｍ）、及びトランジスタ１１１が酸化物半導体層を具備するトランジスタである場合における液晶素子１１３に印加される電圧（Ｖ（１１３）（ＯＳ））を模式的に示している。加えて、図２においては、トランジスタ１１１がアモルファスシリコン層を具備するトランジスタである場合におけるノードＡの電位（Ａ（ａ−Ｓｉ））、及びトランジスタ１１１がアモルファスシリコン層を具備するトランジスタである場合における液晶素子１１３に印加される電圧（Ｖ（１１３）（ａ−Ｓｉ））を、比較のために、模式的に示している。
【００６４】
信号線１０４には、走査期間（Ｔ１）においてデータ信号が供給され、休止期間（Ｔ２）において交流の駆動信号が供給される。なお、当該データ信号は、１水平走査期間（ｔ：１ゲート選択期間ともいう）毎に極性が反転する信号である。すなわち、本明細書で開示される表示装置は、ゲートライン反転駆動を行う表示装置である。なお、当該データ信号は、アナログ信号である。また、当該駆動信号は、少なくとも１水平走査期間よりも長い期間毎に極性が反転する交流の信号である。なお、当該駆動信号は、２値の信号である。また、当該駆動信号の電圧の変動を、データ信号の電圧変動範囲内とすることができる。
【００６５】
走査線１０５には、走査期間（Ｔ１）に含まれる特定の１水平走査期間にハイレベルの電位（選択信号）が供給され、それ以外の期間ではロウレベルの電位（非選択信号）が供給される。すなわち、画素１０７が有するトランジスタ１１１は、当該１水平走査期間においてオン状態となり、それ以外の期間ではオフ状態となる。
【００６６】
ノードＡには、１水平走査期間においてトランジスタ１１１を介して信号線１０４からデータ信号が供給され、それ以外の期間では信号が供給されない。すなわち、当該１水平走査期間以外の期間では、ノードＡは、浮遊状態となる。そのため、当該１水平走査期間以外の期間において、ノードＡの電位は、信号線１０４とノードＡの容量結合によって変動する。なお、容量結合に起因したノードＡの電位の変動は、トランジスタ１１１が、アモルファスシリコン層を具備するトランジスタであるか、酸化物半導体層を具備するトランジスタであるかによって大きく変化することはない。
【００６７】
しかしながら、トランジスタ１１１が、アモルファスシリコンを具備するトランジスタである場合と、酸化物半導体を具備するトランジスタである場合とでは、休止期間におけるノードＡの電位の変動量が異なる。具体的には、休止期間（Ｔ２）におけるノードＡの電位の変動量が、酸化物半導体層を具備するトランジスタの方がアモルファスシリコン層を具備するトランジスタよりも小さくなる（ΔＶ（ａ−Ｓｉ）＞ΔＶ（ＯＳ）となる）。これは、酸化物半導体層を具備するトランジスタの方がアモルファスシリコン層を具備するトランジスタよりもオフ電流が小さいことに起因する。
【００６８】
なお、ここでは、共通電位（Ｖｃｏｍ）として固定電位を適用している。当該固定電位としては、接地電位又は０Ｖなどを適用することができる。
【００６９】
液晶素子１１３には、ノードＡの電位と共通電位（Ｖｃｏｍ）の電位差分の電圧が印加される。そのため、液晶素子１１３に印加される電圧の変化は、ノードＡの電位の変化と同様である。
【００７０】
画素１０７における表示は、液晶素子１１３に印加される電圧によって決まる。上述した表示装置において、当該電圧は、信号線１０４との容量結合及びトランジスタ１１１に生じるオフ電流などによって変動する。従って、画素１０７における実際の表示は、１水平走査期間において画素１０７に入力されるデータ信号に基づいて形成される表示とは厳密には異なる。具体的な例を以下に述べる。仮に、走査期間において、画素１０７に対して１秒間に６０回（約１６．７ｍｓに１回）データ信号が入力されるとする。この場合、１水平走査期間は、１６．７ｍｓより桁違いに短い。ここでは、当該１水平走査期間は、便宜上１６．７μｓとする（例えば、表示装置においてマトリクス状に配列された複数の画素の行数が１０００行であるとすると、当該１水平走査期間は１６．７μｓ程度となる）。この時、信号線１０４には、画素１０７と同列に設けられた画素に対するデータ信号の供給が当該１水平走査期間以外の期間にも行われるため、信号線１０４の電位は当該１水平走査期間以外の期間においても変動する。そのため、ノードＡの電位も信号線１０４との容量結合によって変動し、画素１０７における１６．７ｍｓ間の実質的な表示は、当該１水平走査期間（１６．７μｓ）に信号線１０４から供給されるデータ信号に基づく表示とは厳密には異なる。
【００７１】
さらに、本明細書で開示される表示装置は、休止期間を有する。仮に、休止期間において信号線１０４の電位が固定電位となる又は浮遊状態となる場合、液晶素子１１３に印加される電圧の変動に対して、上述した容量結合による寄与がなくなる。この場合、走査期間における画素１０７の表示と、休止期間における画素１０７の表示とが異なることになる。これに対し、本明細書で開示される表示装置は、休止期間において、信号線１０４に対して交流の駆動信号を供給している。そのため、休止期間においても、走査期間と同程度の容量結合による寄与を、液晶素子１１３に印加される電圧の変動に対して与えることができる。これにより、休止期間における画素１０７の表示を、走査期間における表示と同様とすることができる。
【００７２】
また、本明細書で開示される表示装置は、画素１０７に設けられたトランジスタ１１１として酸化物半導体層を具備するトランジスタを適用している。これにより、液晶素子１１３に印加される電圧に対する、トランジスタ１１１のオフ電流の寄与を低減することができる。これにより、画素１０７における信号の保持期間を長期化することができる。すなわち、休止期間を長期化することができる。加えて、休止期間において、液晶素子１１３に印加される電圧の振幅を低減することが可能になる。これにより、画素１０７における表示のちらつきを低減することができる。特に、この効果は、信号線１０４に供給される交流の駆動信号の周波数が低減された場合に大きい。
【００７３】
以上のように、本明細書で開示される表示装置は、酸化物半導体を具備するトランジスタをトランジスタ１１１として適用することで、休止期間の長期化された場合、又は休止期間において信号線１０４に供給される交流の駆動信号の周波数が低減された場合であっても表示品質を保持できる表示装置である。すなわち、本明細書で開示される表示装置は、消費電力の低減及び表示品質の低下の抑制が可能な表示装置である。
【００７４】
（アクティブマトリクス型の表示装置の変形例について）
上述した表示装置は、本発明の一態様であり、当該表示装置と異なる点を有する表示装置も本発明には含まれる。
【００７５】
例えば、上述した表示装置においては、共通電位線に固定電位が供給される構成について示したが、走査期間において、共通電位線に交流の駆動信号（第１の共通電位線用駆動信号）が供給される構成（いわゆる、コモン反転駆動）とすることも可能である（図３参照）。これにより、データ信号の電圧振幅を半減することが可能になる。この場合、共通電位線の電位は、走査期間においてデータ信号と逆の極性を有する２値の信号となり、休止期間において固定電位を有する信号となる。
【００７６】
さらに、休止期間においても、共通電位線に交流の駆動信号（第２の共通電位線用駆動信号）を供給することも可能である（図４参照）。この場合、共通電位線の電位は、走査期間においてデータ信号と逆の極性を有する２値の信号（第１の共通電位線用駆動信号）となり、休止期間において信号線１０４に供給される交流の駆動信号と同じ極性を有する２値の信号（第２の共通電位線用駆動信号）となる。なお、休止期間において、共通電位線に供給される交流の駆動信号（第２の共通電位線用駆動信号）の電圧の変動を、走査期間において、共通電位線に供給される交流の駆動信号（第１の共通電位線用駆動信号）の電圧変動範囲内とすることができる。また、休止期間において、共通電位線に供給される交流の駆動信号（第２の共通電位線用駆動信号）を、休止期間において信号線１０４に供給される交流の駆動信号と同一の信号とすることも可能である。
【００７７】
また、上述した表示装置においては、休止期間において信号線１０４に供給される交流の駆動信号が２値の信号である構成について示したが、当該駆動信号が多値の信号によって構成されていてもよい。
【００７８】
また、上述した表示装置においては、容量素子１１２の他方の端子及び液晶素子１１３の他方の端子のそれぞれが、同一の共通電位（Ｖｃｏｍ）が供給される配線に電気的に接続される構成について示したが、容量素子１１２の他方の端子及び液晶素子１１３の他方の端子のそれぞれが電気的に接続される配線に供給される共通電位が異なっていてもよい。すなわち、容量素子１１２の他方の端子が第１の共通電位を供給する配線に電気的に接続され、液晶素子１１３の他方の端子が、第１の共通電位とは異なる、第２の共通電位を供給する配線に電気的に接続される構成としてもよい。
【００７９】
また、上述した表示装置においては、トランジスタ１１１として、チャネルエッチ型と呼ばれるボトムゲート構造の一つを適用する構成について示した（図１（Ｃ）参照）が、トランジスタ１１１は、当該構成に限定されない。例えば、図５（Ａ）〜（Ｃ）に示すトランジスタを適用することが可能である。
【００８０】
図５（Ａ）に示すトランジスタ５１０は、チャネル保護型（チャネルストップ型ともいう）と呼ばれるボトムゲート構造の一つである。
【００８１】
トランジスタ５１０は、絶縁表面を有する基板１２０上に、ゲート層１２１、ゲート絶縁層１２２、酸化物半導体層１２３、酸化物半導体層１２３のチャネル形成領域を覆うチャネル保護層として機能する絶縁層５１１、ソース層１２４ａ、及びドレイン層１２４ｂを含む。また、ソース層１２４ａ、ドレイン層１２４ｂ、及び絶縁層５１１を覆い、保護絶縁層１２６が形成されている。
【００８２】
図５（Ｂ）示すトランジスタ５２０はボトムゲート型のトランジスタであり、絶縁表面を有する基板である基板１２０上に、ゲート層１２１、ゲート絶縁層１２２、ソース層１２４ａ、ドレイン層１２４ｂ、及び酸化物半導体層１２３を含む。また、ソース層１２４ａ及びドレイン層１２４ｂを覆い、酸化物半導体層１２３に接する絶縁層１２５が設けられている。絶縁層１２５上にはさらに保護絶縁層１２６が形成されている。
【００８３】
トランジスタ５２０においては、ゲート絶縁層１２２は基板１２０及びゲート層１２１上に接して設けられ、ゲート絶縁層１２２上にソース層１２４ａ、ドレイン層１２４ｂが接して設けられている。そして、ゲート絶縁層１２２、及びソース層１２４ａ、ドレイン層１２４ｂ上に酸化物半導体層１２３が設けられている。
【００８４】
図５（Ｃ）に示すトランジスタ５３０は、トップゲート構造のトランジスタの一つである。トランジスタ５３０は、絶縁表面を有する基板１２０上に、絶縁層５３１、酸化物半導体層１２３、ソース層１２４ａ、及びドレイン層１２４ｂ、ゲート絶縁層１２２、ゲート層１２１を含み、ソース層１２４ａ、ドレイン層１２４ｂにそれぞれ配線層５３２ａ、配線層５３２ｂが接して設けられ電気的に接続している。
【００８５】
なお、絶縁層５１１、５３１は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などの無機絶縁膜を用いることができる。また、配線層５３２ａ、配線層５３２ｂに用いる導電膜としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等を用いることができる。また、Ａｌ、Ｃｕなどの金属層の下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属層を積層させた構成としても良い。また、Ａｌ膜に生ずるヒロックやウィスカーの発生を防止する元素（Ｓｉ、Ｎｄ、Ｓｃなど）が添加されているＡｌ材料を用いることで耐熱性を向上させることが可能となる。
【００８６】
（アクティブマトリクス型の表示装置に対する信号供給の具体例について）
以下では、上述した表示装置において、走査期間においてデータ信号を信号線に供給し、且つ休止期間において交流の駆動信号を供給するための構成の具体例について図６を参照して説明する。
【００８７】
図６に示す表示装置は、コントローラ６００を有する。コントローラ６００は、データ信号を生成するデータ信号生成回路６０１と、交流の駆動信号を生成する駆動信号生成回路６０２と、走査期間において信号線駆動回路１０２内で用いられるクロック信号を生成する基準クロック信号生成回路６０３と、基準クロック信号生成回路６０３から入力されるクロック信号を分周した信号を出力する分周回路６０４とを有する。なお、分周回路６０４の出力信号は、休止期間において信号線駆動回路１０２内で用いられるクロック信号となる。また、当該データ信号と当該クロック信号は、周波数が等しくなるように制御される。同様に、当該駆動信号と当該分周した信号は、周波数が等しくなるように制御される。
【００８８】
さらに、図６に示す表示装置は、データ信号生成回路６０１と駆動信号生成回路６０２のいずれの出力信号を信号線駆動回路１０２に出力するかを選択するスイッチ６０５と、基準クロック信号生成回路６０３と分周回路６０４のいずれの出力信号を信号線駆動回路１０２に出力するかを選択するスイッチ６０６とを有する。具体的には、スイッチ６０５は、走査期間においてデータ信号生成回路６０１の出力信号（データ信号）を選択し、休止期間において駆動信号生成回路６０２の出力信号（駆動信号）を選択する。また、スイッチ６０６は、走査期間において基準クロック信号生成回路６０３の出力信号を選択し、休止期間において分周回路６０４の出力信号を選択する。
【００８９】
このような構成及び動作を行うコントローラ６００を設けることによって、上述した表示装置の動作が可能である。
【００９０】
（トランジスタの製造方法の具体例について）
以下では、トランジスタ１１１に適用可能なトランジスタの具体例について図７を参照して説明する。
【００９１】
図７（Ａ）〜（Ｄ）は、トランジスタ１１１の具体的な構成及び作製工程の具体例を示す図である。なお、図７（Ｄ）に示すトランジスタ４１０は、チャネルエッチ型と呼ばれるボトムゲート構造の一つである。また、図７（Ｄ）には、シングルゲート構造のトランジスタを示すが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造のトランジスタとすることができる。
【００９２】
以下、図７（Ａ）〜（Ｄ）を参照して、基板４００上にトランジスタ４１０を作製する工程について説明する。
【００９３】
まず、絶縁表面を有する基板４００上に導電膜を形成した後、第１のフォトリソグラフィ工程によりゲート層４１１を形成する。なお、当該工程において用いられるレジストマスクは、インクジェット法によって形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減することができる。
【００９４】
絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のものを用いると良い。
【００９５】
下地層となる絶縁層を基板４００とゲート層４１１の間に設けてもよい。下地層は、基板４００からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による積層構造により形成することができる。
【００９６】
また、ゲート層４１１の材料は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。
【００９７】
例えば、ゲート層４１１の２層の積層構造としては、アルミニウム層上にモリブデン層を積層した２層構造、銅層上にモリブデン層を積層した２層構造、銅層上に窒化チタン層若しくは窒化タンタルを積層した２層構造、窒化チタン層とモリブデン層を積層した２層構造とすることが好ましい。３層の積層構造としては、タングステン層または窒化タングステン層と、アルミニウムとシリコンの合金層またはアルミニウムとチタンの合金層と、窒化チタン層またはチタン層とを積層した３層構造とすることが好ましい。
【００９８】
次いで、ゲート層４１１上にゲート絶縁層４０２を形成する。
【００９９】
ゲート絶縁層４０２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、若しくは酸化アルミニウム層を単層で又は積層して形成することができる。例えば、成膜ガスとして、シラン（ＳｉＨ４）、酸素及び窒素を用いてプラズマＣＶＤ法により酸化窒化シリコン層を形成すればよい。また、ゲート絶縁層４０２として酸化ハフニウム（ＨｆＯｘ）、酸化タンタル（ＴａＯｘ）等のＨｉｇｈ−ｋ材料を用いることもできる。ゲート絶縁層４０２の膜厚は、１００ｎｍ以上５００ｎｍ以下とし、積層の場合は、例えば、膜厚５０ｎｍ以上２００ｎｍ以下の第１のゲート絶縁層と、第１のゲート絶縁層上に膜厚５ｎｍ以上３００ｎｍ以下の第２のゲート絶縁層とを積層して形成する。
【０１００】
ここでは、ゲート絶縁層４０２としてプラズマＣＶＤ法により膜厚１００ｎｍ以下の酸化窒化シリコン層を形成する。
【０１０１】
また、ゲート絶縁層４０２として、高密度プラズマ装置を用い、酸化窒化シリコン層の形成を行ってもよい。ここで高密度プラズマ装置とは、１×１０１１／ｃｍ３以上のプラズマ密度を達成できる装置を指している。例えば、３ｋＷ〜６ｋＷのマイクロ波電力を印加してプラズマを発生させて、絶縁層の成膜を行う。
【０１０２】
チャンバーに材料ガスとしてシラン（ＳｉＨ４）、亜酸化窒素（Ｎ２Ｏ）、及び希ガスを導入し、１０Ｐａ〜３０Ｐａの圧力下で高密度プラズマを発生させてガラス等の絶縁表面を有する基板上に絶縁層を形成する。その後、シラン（ＳｉＨ４）の供給を停止し、大気に曝すことなく亜酸化窒素（Ｎ２Ｏ）と希ガスを導入して絶縁層表面にプラズマ処理を行ってもよい。少なくとも亜酸化窒素（Ｎ２Ｏ）と希ガスを導入して絶縁層表面に行われるプラズマ処理は、絶縁層の成膜より後に行う。上記プロセス順序を経た絶縁層は、膜厚が薄く、例えば１００ｎｍ未満であっても信頼性を確保することができる絶縁層である。
【０１０３】
ゲート絶縁層４０２の形成の際、チャンバーに導入するシラン（ＳｉＨ４）と亜酸化窒素（Ｎ２Ｏ）の流量比は、１：１０から１：２００の範囲とする。また、チャンバーに導入する希ガスとしては、ヘリウム、アルゴン、クリプトン、キセノンなどを用いることができるが、中でも安価であるアルゴンを用いることが好ましい。
【０１０４】
また、高密度プラズマ装置により得られた絶縁層は、一定した厚さの膜形成ができるため段差被覆性に優れている。また、高密度プラズマ装置により得られる絶縁層は、薄い膜の厚みを精密に制御することができる。
【０１０５】
上記プロセス順序を経た絶縁層は、従来の平行平板型のＰＣＶＤ装置で得られる絶縁層とは大きく異なっており、同じエッチャントを用いてエッチング速度を比較した場合において、平行平板型のＰＣＶＤ装置で得られる絶縁膜の１０％以上または２０％以上遅く、高密度プラズマ装置で得られる絶縁層は緻密な膜と言える。
【０１０６】
なお、後の工程でｉ型化又は実質的にｉ型化される酸化物半導体（高純度化された酸化物半導体）は界面準位、界面電荷に対して極めて敏感であるため、ゲート絶縁層との界面は重要である。そのため高純度化された酸化物半導体に接するゲート絶縁層は、高品質化が要求される。従ってμ波（２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤ装置は、緻密で絶縁耐圧の高い高品質な絶縁膜を形成できるので好ましい。高純度化された酸化物半導体と高品質ゲート絶縁層が密接することにより、界面準位を低減して界面特性を良好なものとすることができるからである。ゲート絶縁層としての膜質が良好であることは勿論のこと、酸化物半導体との界面準位密度を低減し、良好な界面を形成できることが重要である。
【０１０７】
次いで、ゲート絶縁層４０２上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜４３０を形成する。なお、酸化物半導体膜４３０をスパッタ法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層４０２の表面に付着している粉状物質（パーティクル、ゴミともいう）を除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。
【０１０８】
酸化物半導体膜４３０は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｉｎ−Ｇａ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体膜を用いる。ここでは、酸化物半導体膜４３０として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いてスパッタ法により成膜する。この段階での断面図が図７（Ａ）に相当する。また、酸化物半導体膜４３０は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（代表的にはアルゴン）及び酸素の混合雰囲気下においてスパッタ法により形成することができる。また、スパッタ法を用いる場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いて成膜を行い、酸化物半導体膜４３０に結晶化を阻害するＳｉＯｘ（Ｘ＞０）を含ませ、後の工程で行う脱水化または脱水素化のための加熱処理の際に結晶化してしまうのを抑制することが好ましい。
【０１０９】
ここでは、Ｉｎ、Ｇａ、及びＺｎを含む金属酸化物ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ］、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５［ａｔｏｍ］）を用いて、基板とターゲットの間との距離を１００ｍｍ、圧力０．２Ｐａ、直流（ＤＣ）電源０．５ｋＷ、アルゴン及び酸素（アルゴン：酸素＝３０ｓｃｃｍ：２０ｓｃｃｍ、酸素流量比率４０％）雰囲気下で成膜する。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する粉状物質が軽減でき、膜厚分布も均一となるために好ましい。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系膜の膜厚は、５ｎｍ以上２００ｎｍ以下とする。ここでは、酸化物半導体膜として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いてスパッタ法により膜厚２０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系膜を成膜する。また、Ｉｎ、Ｇａ、及びＺｎを含む金属酸化物ターゲットとして、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［ａｔｏｍ］、又はＩｎ：Ｇａ：Ｚｎ＝１：１：２［ａｔｏｍ］の組成比を有する金属酸化物ターゲットを用いることもできる。
【０１１０】
スパッタ法にはスパッタ用電源に高周波電源を用いるＲＦスパッタ法とＤＣスパッタ法があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタ法もある。ＲＦスパッタ法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタ法は主に金属膜を成膜する場合に用いられる。
【０１１１】
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種類の材料を同時に放電させて成膜することもできる。
【０１１２】
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ法を用いるスパッタ装置がある。
【０１１３】
また、スパッタ法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に基板にも電圧をかけるバイアススパッタ法もある。
【０１１４】
次いで、酸化物半導体膜４３０を第２のフォトリソグラフィ工程により島状の酸化物半導体層に加工する。また、当該工程において用いられるレジストマスクは、インクジェット法によって形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０１１５】
次いで、酸化物半導体層の脱水化または脱水素化を行う。脱水化または脱水素化を行う第１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層４３１を得る（図７（Ｂ）参照）。
【０１１６】
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
【０１１７】
例えば、第１の加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中から出すＧＲＴＡを行ってもよい。ＧＲＴＡを用いると短時間での高温加熱処理が可能となる。
【０１１８】
なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０１１９】
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物半導体膜４３０に対して行うこともできる。その場合には、第１の加熱処理後に、加熱装置から基板を取り出し、第２のフォトリソグラフィ工程を行う。
【０１２０】
酸化物半導体層に対する脱水化または脱水素化の加熱処理は、酸化物半導体層の形成後、酸化物半導体層上にソース層及びドレイン層を積層させた後、ソース層及びドレイン層上に保護絶縁膜を形成した後、のいずれで行っても良い。
【０１２１】
また、ゲート絶縁層４０２に開口部を形成する場合、その工程は酸化物半導体膜４３０に脱水化または脱水素化処理を行う前でも行った後に行ってもよい。
【０１２２】
なお、ここでの酸化物半導体膜４３０のエッチングは、ウェットエッチングに限定されずドライエッチングを用いてもよい。
【０１２３】
ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ３）、四塩化シリコン（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）が好ましい。
【０１２４】
また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、六弗化硫黄（ＳＦ６）、三弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることができる。
【０１２５】
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節する。
【０１２６】
ウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
【０１２７】
また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によって除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれるインジウム等の材料を回収して再利用することにより、資源を有効活用し低コスト化することができる。
【０１２８】
所望の加工形状にエッチングできるように、材料に合わせてエッチング条件（エッチング液、エッチング時間、温度等）を適宜調節する。
【０１２９】
次いで、ゲート絶縁層４０２、及び酸化物半導体層４３１上に、金属導電膜を形成する。金属導電膜はスパッタ法や真空蒸着法で形成すればよい。金属導電膜の材料としては、アルミニウム（Ａｌ）、クロム（Ｃｒ）、銅（Ｃｕ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）から選ばれた元素、上述した元素を成分とする合金、又は上述した元素を組み合わせた合金等が挙げられる。また、マンガン（Ｍｎ）、マグネシウム（Ｍｇ）、ジルコニウム（Ｚｒ）、ベリリウム（Ｂｅ）、イットリウム（Ｙ）のいずれか一または複数から選択された材料を用いてもよい。また、金属導電膜は、単層構造でも、２層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、銅又は銅を主成分とする膜の単層構造、アルミニウム膜上にチタン膜を積層する２層構造、窒化タンタル膜又は窒化銅膜上に銅膜を積層する２層構造、チタン膜上にアルミニウム膜を積層し、さらにアルミニウム膜上にチタン膜を積層する３層構造などが挙げられる。また、アルミニウム（Ａｌ）に、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素を単数、又は複数組み合わせた膜、合金膜、もしくは窒化膜を用いてもよい。
【０１３０】
金属導電膜形成後に加熱処理を行う場合には、この加熱処理に耐えうる耐熱性を金属導電膜に持たせることが好ましい。
【０１３１】
第３のフォトリソグラフィ工程により金属導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース層４１５ａ、ドレイン層４１５ｂを形成した後、レジストマスクを除去する（図７（Ｃ）参照）。
【０１３２】
なお、金属導電膜のエッチングの際に、酸化物半導体層４３１は除去されないようにそれぞれの材料及びエッチング条件を適宜調節する。
【０１３３】
ここでは、金属導電膜としてチタン膜を用いて、酸化物半導体層４３１にはＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物を用いて、エッチャントとしてアンモニア過水（アンモニア、水、過酸化水素水の混合液）を用いる。
【０１３４】
なお、第３のフォトリソグラフィ工程では、酸化物半導体層４３１は一部のみがエッチングされ、溝部（凹部）を有する酸化物半導体層となることもある。また、当該工程において用いるレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０１３５】
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、アッシングを行うことでさらに形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
【０１３６】
次いで、亜酸化窒素（Ｎ２Ｏ）、窒素（Ｎ２）、またはアルゴン（Ａｒ）などのガスを用いたプラズマ処理を行う。このプラズマ処理によって露出している酸化物半導体層の表面に付着した吸着水などを除去する。また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
【０１３７】
プラズマ処理を行った後、大気に触れることなく、酸化物半導体層の一部に接する保護絶縁膜となる酸化物絶縁層４１６を形成する。
【０１３８】
酸化物絶縁層４１６は、少なくとも１ｎｍ以上の膜厚とし、スパッタ法など、酸化物絶縁層４１６に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。酸化物絶縁層４１６に水素が含まれると、その水素が酸化物半導体層へ侵入して酸化物半導体層４３１のバックチャネルが低抵抗化（Ｎ型化）してしまい、寄生チャネルが形成される恐れがある。よって、酸化物絶縁層４１６はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。
【０１３９】
ここでは、酸化物絶縁層４１６として膜厚２００ｎｍの酸化シリコン膜をスパッタ法を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、ここでは１００℃とする。酸化シリコン膜のスパッタ法による成膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気下において行うことができる。また、ターゲットとして酸化シリコンターゲットまたはシリコンターゲットを用いることができる。例えば、シリコンターゲットを用いて、酸素、及び窒素雰囲気下でスパッタ法により酸化シリコン膜を形成することができる。
【０１４０】
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物半導体層の一部（チャネル形成領域）が酸化物絶縁層４１６と接した状態で加熱される。これにより、酸化物半導体層の一部（チャネル形成領域）に酸素が供給される。
【０１４１】
以上の工程を経ることによって、酸化物半導体層に対して脱水化または脱水素化のための加熱処理を行った後、酸化物半導体層の一部（チャネル形成領域）を選択的に酸素過剰な状態とする。その結果、ゲート層４１１と重なるチャネル形成領域４１３はＩ型となり、ソース層４１５ａに重なるソース領域４１４ａと、ドレイン層４１５ｂに重なるドレイン領域４１４ｂとが自己整合的に形成される。以上の工程でトランジスタ４１０が形成される。
【０１４２】
８５℃、２×１０６Ｖ／ｃｍ、１２時間のゲートバイアス・熱ストレス試験（ＢＴ試験）においては、不純物（水素等）が酸化物半導体に存在していると、不純物と酸化物半導体の主成分との結合手が、強電界（Ｂ：バイアス）と高温（Ｔ：温度）により切断され、生成された未結合手がしきい値電圧（Ｖｔｈ）のドリフトを誘発することとなる。これに対して、酸化物半導体の不純物、特に水素や水等を極力除去し、上述の高密度プラズマＣＶＤ装置を用いて緻密で絶縁耐圧の高い高品質な絶縁膜を形成し、酸化物半導体との界面特性を良好にすることにより、ＢＴ試験に対しても安定なトランジスタを得ることができる。
【０１４３】
さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行ってもよい。ここでは１５０℃で１０時間加熱処理を行う。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃以下の加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。また、この加熱処理を、酸化物絶縁膜の形成前に、減圧下で行ってもよい。減圧下で加熱処理を行うと、加熱時間を短縮することができる。この加熱処理によって、酸化物半導体層から酸化物絶縁層中に水素をとりこむことができる。
【０１４４】
なお、ドレイン層４１５ｂと重畳した酸化物半導体層においてドレイン領域４１４ｂを形成することにより、トランジスタの信頼性の向上を図ることができる。具体的には、ドレイン領域４１４ｂを形成することで、ドレイン層４１５ｂからドレイン領域４１４ｂ、チャネル形成領域４１３にかけて、導電性を段階的に変化させうるような構造とすることができる。
【０１４５】
また、酸化物半導体層におけるソース領域又はドレイン領域は、酸化物半導体層の膜厚が１５ｎｍ以下と薄い場合は膜厚方向全体にわたって形成されるが、酸化物半導体層の膜厚が３０ｎｍ以上５０ｎｍ以下とより厚い場合は、酸化物半導体層の一部、ソース層又はドレイン層と接する領域及びその近傍が低抵抗化しソース領域又はドレイン領域が形成され、酸化物半導体層においてゲート絶縁層に近い領域はＩ型とすることもできる。
【０１４６】
酸化物絶縁層４１６上にさらに保護絶縁層を形成してもよい。例えば、ＲＦスパッタ法を用いて窒化シリコン膜を形成する。ＲＦスパッタ法は、量産性がよいため、保護絶縁層の成膜方法として好ましい。保護絶縁層は、水分や、水素イオンや、ＯＨ−などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、酸化窒化アルミニウムなどを用いる。ここでは、保護絶縁層として保護絶縁層４０３を、窒化シリコン膜を用いて形成する（図７（Ｄ）参照）。
【０１４７】
（アクティブマトリクス型の表示装置を搭載した各種電子機器について）
以下では、本明細書で開示される表示装置を搭載した電子機器の例について図８を参照して説明する。
【０１４８】
図８（Ａ）は、ノート型のパーソナルコンピュータを示す図であり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４などによって構成されている。
【０１４９】
図８（Ｂ）は、携帯情報端末（ＰＤＡ）を示す図であり、本体２２１１には表示部２２１３と、外部インターフェイス２２１５と、操作ボタン２２１４等が設けられている。また、操作用の付属品としてスタイラス２２１２がある。
【０１５０】
図８（Ｃ）は、電子ペーパーの一例として、電子書籍２２２０を示す図である。電子書籍２２２０は、筐体２２２１および筐体２２２３の２つの筐体で構成されている。筐体２２２１および筐体２２２３は、軸部２２３７により一体とされており、該軸部２２３７を軸として開閉動作を行うことができる。このような構成により、電子書籍２２２０は、紙の書籍のように用いることが可能である。
【０１５１】
筐体２２２１には表示部２２２５が組み込まれ、筐体２２２３には表示部２２２７が組み込まれている。表示部２２２５および表示部２２２７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図８（Ｃ）では表示部２２２５）に文章を表示し、左側の表示部（図８（Ｃ）では表示部２２２７）に画像を表示することができる。
【０１５２】
また、図８（Ｃ）では、筐体２２２１に操作部などを備えた例を示している。例えば、筐体２２２１は、電源２２３１、操作キー２２３３、スピーカー２２３５などを備えている。操作キー２２３３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２２２０は、電子辞書としての機能を持たせた構成としてもよい。
【０１５３】
また、電子書籍２２２０は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
【０１５４】
なお、電子ペーパーは、情報を表示するものであればあらゆる分野に適用することが可能である。例えば、電子書籍以外にも、ポスター、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示などに適用することができる。
【０１５５】
図８（Ｄ）は、携帯電話機を示す図である。当該携帯電話機は、筐体２２４０および筐体２２４１の二つの筐体で構成されている。筐体２２４１は、表示パネル２２４２、スピーカー２２４３、マイクロフォン２２４４、ポインティングデバイス２２４６、カメラ用レンズ２２４７、外部接続端子２２４８などを備えている。また、筐体２２４０は、当該携帯電話機の充電を行う太陽電池セル２２４９、外部メモリスロット２２５０などを備えている。また、アンテナは筐体２２４１内部に内蔵されている。
【０１５６】
表示パネル２２４２はタッチパネル機能を備えており、図８（Ｄ）には映像表示されている複数の操作キー２２４５を点線で示している。なお、当該携帯電話は、太陽電池セル２２４９から出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路を実装している。また、上記構成に加えて、非接触ＩＣチップ、小型記録装置などを内蔵した構成とすることもできる。
【０１５７】
表示パネル２２４２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル２２４２と同一面上にカメラ用レンズ２２４７を備えているため、テレビ電話が可能である。スピーカー２２４３およびマイクロフォン２２４４は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体２２４０と筐体２２４１はスライドし、図８（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。
【０１５８】
外部接続端子２２４８はＡＣアダプタやＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電やデータ通信が可能になっている。また、外部メモリスロット２２５０に記録媒体を挿入し、より大量のデータの保存および移動に対応できる。また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。
【０１５９】
図８（Ｅ）は、デジタルカメラを示す図である。当該デジタルカメラは、本体２２６１、表示部（Ａ）２２６７、接眼部２２６３、操作スイッチ２２６４、表示部（Ｂ）２２６５、バッテリー２２６６などによって構成されている。
【０１６０】
図８（Ｆ）は、テレビジョン装置を示す図である。テレビジョン装置２２７０では、筐体２２７１に表示部２２７３が組み込まれている。表示部２２７３により、映像を表示することが可能である。なお、ここでは、スタンド２２７５により筐体２２７１を支持した構成を示している。
【０１６１】
テレビジョン装置２２７０の操作は、筐体２２７１が備える操作スイッチや、別体のリモコン操作機２２８０により行うことができる。リモコン操作機２２８０が備える操作キー２２７９により、チャンネルや音量の操作を行うことができ、表示部２２７３に表示される映像を操作することができる。また、リモコン操作機２２８０に、当該リモコン操作機２２８０から出力する情報を表示する表示部２２７７を設ける構成としてもよい。
【０１６２】
なお、テレビジョン装置２２７０は、受信機やモデムなどを備えた構成とするのが好適である。受信機により、一般のテレビ放送の受信を行うことができる。また、モデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことが可能である。
【符号の説明】
【０１６３】
１０１ 画素部
１０２ 信号線駆動回路
１０３ 走査線駆動回路
１０４ 信号線
１０５ 走査線
１０７ 画素
１１１ トランジスタ
１１２ 容量素子
１１３ 液晶素子
１２０ 基板
１２１ ゲート層
１２２ ゲート絶縁層
１２３ 酸化物半導体層
１２４ａ ソース層
１２４ｂ ドレイン層
１２５ 絶縁層
１２６ 保護絶縁層
４００ 基板
４０２ ゲート絶縁層
４０３ 保護絶縁層
４１０ トランジスタ
４１１ ゲート層
４１３ チャネル形成領域
４１４ａ ソース領域
４１４ｂ ドレイン領域
４１５ａ ソース層
４１５ｂ ドレイン層
４１６ 酸化物絶縁層
４３０ 酸化物半導体膜
４３１ 酸化物半導体層
５１０ トランジスタ
５１１ 絶縁層
５２０ トランジスタ
５３０ トランジスタ
５３１ 絶縁層
５３２ａ 配線層
５３２ｂ 配線層
６００ コントローラ
６０１ データ信号生成回路
６０２ 駆動信号生成回路
６０３ 基準クロック信号生成回路
６０４ 分周回路
６０５ スイッチ
６０６ スイッチ
８００ 測定系
８０２ 容量素子
８０４ トランジスタ
８０５ トランジスタ
８０６ トランジスタ
８０８ トランジスタ
２２０１ 本体
２２０２ 筐体
２２０３ 表示部
２２０４ キーボード
２２１１ 本体
２２１２ スタイラス
２２１３ 表示部
２２１４ 操作ボタン
２２１５ 外部インターフェイス
２２２０ 電子書籍
２２２１ 筐体
２２２３ 筐体
２２２５ 表示部
２２２７ 表示部
２２３１ 電源
２２３３ 操作キー
２２３５ スピーカー
２２３７ 軸部
２２４０ 筐体
２２４１ 筐体
２２４２ 表示パネル
２２４３ スピーカー
２２４４ マイクロフォン
２２４５ 操作キー
２２４６ ポインティングデバイス
２２４７ カメラ用レンズ
２２４８ 外部接続端子
２２４９ 太陽電池セル
２２５０ 外部メモリスロット
２２６１ 本体
２２６３ 接眼部
２２６４ 操作スイッチ
２２６５ 表示部（Ｂ）
２２６６ バッテリー
２２６７ 表示部（Ａ）
２２７０ テレビジョン装置
２２７１ 筐体
２２７３ 表示部
２２７５ スタンド
２２７７ 表示部
２２７９ 操作キー
２２８０ リモコン操作機
【特許請求の範囲】
【請求項１】
１画面を走査する走査期間においてデータ信号が供給され、前記走査期間に続き且つ前記走査期間よりも長い休止期間において前記データ信号よりも周波数が低い交流の駆動信号が供給される信号線と、
前記走査期間に含まれる１水平走査期間において選択信号が供給され、前記１水平走査期間以外の期間において非選択信号が供給される走査線と、
ゲートが前記走査線に電気的に接続され、ソース及びドレインの一方が前記信号線に電気的に接続された、酸化物半導体層を具備するトランジスタが設けられた画素と、を有することを特徴とする表示装置。
【請求項２】
請求項１において、
前記信号線の電位を制御する信号線駆動回路と、
前記信号線駆動回路に対して、前記データ信号又は前記駆動信号を選択的に出力するコントローラと、を有し、
前記コントローラが、
前記データ信号を生成するデータ信号生成回路と、
前記駆動信号を生成する駆動信号生成回路と、
前記コントローラの出力信号として、前記走査期間において前記データ信号を選択し、前記休止期間において前記駆動信号を選択するスイッチと、を有することを特徴とする表示装置。
【請求項３】
請求項２において、
前記コントローラが、
前記データ信号と周波数が等しい第１のクロック信号を生成する基準クロック生成回路と、
前記第１のクロック信号を分周することで、前記駆動信号と周波数が等しい第２のクロック信号を生成する分周回路と、
前記信号線駆動回路内で用いられるクロック信号として、前記走査期間において前記第１のクロック信号を選択し、前記休止期間において前記第２のクロック信号を選択するクロック信号選択用スイッチと、を有することを特徴とする表示装置。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記駆動信号の電圧の変動が、前記データ信号の電圧変動範囲内にあることを特徴とする表示装置。
【請求項５】
請求項１乃至請求項４のいずれか一項において、
前記画素に、
一方の端子が前記トランジスタのソース及びドレインの他方に電気的に接続され、他方の端子が共通電位線に電気的に接続された容量素子と、
一方の端子が前記トランジスタのソース及びドレインの他方並びに前記容量素子の一方の端子に電気的に接続され、他方の端子が前記共通電位線に電気的に接続された液晶素子と、が設けられ、
前記共通電位線の電位が、前記走査期間において前記データ信号と逆の極性を有する共通電位線用駆動信号となり、前記休止期間において固定電位を有する信号となることを特徴とする表示装置。
【請求項６】
請求項１乃至請求項４のいずれか一項において、
前記画素に、
一方の端子が前記トランジスタのソース及びドレインの他方に電気的に接続され、他方の端子が共通電位を供給する配線に電気的に接続された容量素子と、
一方の端子が前記トランジスタのソース及びドレインの他方並びに前記容量素子の一方の端子に電気的に接続され、他方の端子が前記共通電位を供給する配線に電気的に接続された液晶素子と、が設けられ、
前記共通電位が、前記走査期間において前記データ信号と逆の極性を有する第１の共通電位線用駆動信号となり、前記休止期間において前記駆動信号と同じ極性を有する第２の共通電位線用駆動信号となることを特徴とする表示装置。
【請求項７】
請求項６において、
前記駆動信号と前記第２の共通電位線用駆動信号が、同一の信号であることを特徴とする表示装置。
【請求項１】
１画面を走査する走査期間においてデータ信号が供給され、前記走査期間に続き且つ前記走査期間よりも長い休止期間において前記データ信号よりも周波数が低い交流の駆動信号が供給される信号線と、
前記走査期間に含まれる１水平走査期間において選択信号が供給され、前記１水平走査期間以外の期間において非選択信号が供給される走査線と、
ゲートが前記走査線に電気的に接続され、ソース及びドレインの一方が前記信号線に電気的に接続された、酸化物半導体層を具備するトランジスタが設けられた画素と、を有することを特徴とする表示装置。
【請求項２】
請求項１において、
前記信号線の電位を制御する信号線駆動回路と、
前記信号線駆動回路に対して、前記データ信号又は前記駆動信号を選択的に出力するコントローラと、を有し、
前記コントローラが、
前記データ信号を生成するデータ信号生成回路と、
前記駆動信号を生成する駆動信号生成回路と、
前記コントローラの出力信号として、前記走査期間において前記データ信号を選択し、前記休止期間において前記駆動信号を選択するスイッチと、を有することを特徴とする表示装置。
【請求項３】
請求項２において、
前記コントローラが、
前記データ信号と周波数が等しい第１のクロック信号を生成する基準クロック生成回路と、
前記第１のクロック信号を分周することで、前記駆動信号と周波数が等しい第２のクロック信号を生成する分周回路と、
前記信号線駆動回路内で用いられるクロック信号として、前記走査期間において前記第１のクロック信号を選択し、前記休止期間において前記第２のクロック信号を選択するクロック信号選択用スイッチと、を有することを特徴とする表示装置。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記駆動信号の電圧の変動が、前記データ信号の電圧変動範囲内にあることを特徴とする表示装置。
【請求項５】
請求項１乃至請求項４のいずれか一項において、
前記画素に、
一方の端子が前記トランジスタのソース及びドレインの他方に電気的に接続され、他方の端子が共通電位線に電気的に接続された容量素子と、
一方の端子が前記トランジスタのソース及びドレインの他方並びに前記容量素子の一方の端子に電気的に接続され、他方の端子が前記共通電位線に電気的に接続された液晶素子と、が設けられ、
前記共通電位線の電位が、前記走査期間において前記データ信号と逆の極性を有する共通電位線用駆動信号となり、前記休止期間において固定電位を有する信号となることを特徴とする表示装置。
【請求項６】
請求項１乃至請求項４のいずれか一項において、
前記画素に、
一方の端子が前記トランジスタのソース及びドレインの他方に電気的に接続され、他方の端子が共通電位を供給する配線に電気的に接続された容量素子と、
一方の端子が前記トランジスタのソース及びドレインの他方並びに前記容量素子の一方の端子に電気的に接続され、他方の端子が前記共通電位を供給する配線に電気的に接続された液晶素子と、が設けられ、
前記共通電位が、前記走査期間において前記データ信号と逆の極性を有する第１の共通電位線用駆動信号となり、前記休止期間において前記駆動信号と同じ極性を有する第２の共通電位線用駆動信号となることを特徴とする表示装置。
【請求項７】
請求項６において、
前記駆動信号と前記第２の共通電位線用駆動信号が、同一の信号であることを特徴とする表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２０１１−１８６４５１（Ｐ２０１１−１８６４５１Ａ）
【公開日】平成２３年９月２２日（２０１１．９．２２）
【国際特許分類】
【出願番号】特願２０１１−２５５９３（Ｐ２０１１−２５５９３）
【出願日】平成２３年２月９日（２０１１．２．９）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２３年９月２２日（２０１１．９．２２）
【国際特許分類】
【出願日】平成２３年２月９日（２０１１．２．９）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]