配線基板、半導体装置及び配線基板の製造方法
【課題】配線密度を向上させることのできる配線基板、半導体装置及び配線基板の製造方法を提供する。
【解決手段】配線基板は、第1配線層33と、第1配線層33の上に形成された第1絶縁層36と、第1絶縁層36の上に形成された第2配線層38と、第2配線層38の上に形成された第2絶縁層39と、絶縁層36,39の厚み方向に貫通して充填され、第1配線層33のランドL1に接続されるビア40とを有している。第2配線層38は、ビア40の径よりも小さい径の接続部38Aによってビア40と接続されている。また、ビア40は、その上面がパッド5として第2絶縁層39から露出されている。
【解決手段】配線基板は、第1配線層33と、第1配線層33の上に形成された第1絶縁層36と、第1絶縁層36の上に形成された第2配線層38と、第2配線層38の上に形成された第2絶縁層39と、絶縁層36,39の厚み方向に貫通して充填され、第1配線層33のランドL1に接続されるビア40とを有している。第2配線層38は、ビア40の径よりも小さい径の接続部38Aによってビア40と接続されている。また、ビア40は、その上面がパッド5として第2絶縁層39から露出されている。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、配線基板、半導体装置及び配線基板の製造方法に関するものである。
【背景技術】
【0002】
半導体チップ等の実装部品を配線基板に実装する場合には、配線基板の最表層がソルダレジストと呼ばれる絶縁材料によってはんだの付着や汚染等から保護される。この場合、実装部品との接続に必要な接続用のパッド(例えば、フリップチップパッド)を形成するために、ソルダレジストの下層に形成された配線層を露出させるための開口部が形成される。この開口部の形成は、例えばフォトリソグラフィ法などにより行われる。
【0003】
すなわち、図12(a)に示すように、まず、コア基板60上に必要な数の配線層61,62とそれを覆う絶縁層63,64を形成後、最上層の配線層65とその配線層65を覆う絶縁層(ソルダレジスト層)66を形成する。続いて、フォトリソグラフィによりソルダレジスト層66を露光・現像して、図12(b)に示すように、所定パターンの開口部66Xを形成し、最上層の配線層65の一部を上記接続用のパッド65aとして露出する。このようにソルダレジスト層66の開口によってパッド65aが形成される。
【0004】
なお、上記従来技術に関連する先行技術として、特許文献1が開示されている。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2002−246756号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
ところで、近年の半導体チップの高集積化に伴って、半導体チップの配線基板への接続端子の数が増大(多ピン化)し、さらに半導体チップの接続端子の狭ピッチ化が進んでいる。これに対応して、配線基板のパッドも微細化された構成が必要となり、特に、配線基板の最上層の配線において、その配線密度を向上させることが求められている。この配線密度を向上させるためには、上記パッド65a間の領域にどれだけ多くの配線層65を配線できるかが重要となる。
【0007】
ところが、上述した配線基板の最上層の配線層65には、図13の斜視図にも示されるように、ソルダレジスト層66の開口部66X(破線参照)が配線層65から外れないように、つまり所望の径のパッド65aが得られるように、上記開口部66Xの径よりも大きな径のランドLが形成されている。このようなランドLは、図14に示すように、パッド65aと内層配線62とを電気的に接続するためのビア67がパッド65aの直下に形成される場合(図14の左側参照)であっても、パッド65aから配線層65によって外側領域に引き出された先でビア67が形成される場合(図14の右側参照)であっても、同様に形成される。このため、各パッド65aには、そのパッド65aの径D1よりも大きい径D2のランドLが形成される。したがって、そのランドLによって配線層65を配置できるパッド65a間の幅WBが狭くなり、配線密度の向上を阻害するという問題がある。
【0008】
本発明は上記問題点を解決するためになされたものであって、その目的は、配線密度を向上させることのできる配線基板、半導体装置及び配線基板の製造方法を提供することにある。
【課題を解決するための手段】
【0009】
本発明の一観点によれば、ランドを備えた第1配線層と、前記第1配線層の上に形成された第1絶縁層と、前記第1絶縁層の上に形成された第2配線層と、前記第2配線層の上に形成された第2絶縁層と、前記第1絶縁層及び前記第2絶縁層の厚み方向に貫通して充填され、前記第1配線層のランドに接続されたビアと、を含み、前記ビアは、被実装体が接続されるパッドを有し、前記第2配線層は、前記ビアの径よりも幅が小さく設定され、前記ビアに接続される接続部を有する。
【0010】
この構成によれば、ビアの厚み方向の中間層に第2配線層が配置され、その第2配線層の接続部がいわゆるランドレス構造によってビアに接続される。これにより、第2配線層を配置する領域、つまりビア間の領域を広く設定することができる。したがって、ビア間の領域に多くの第2配線層を配置できるようになるため、配線密度を向上させることができる。
【0011】
本発明の一観点によれば、ランドを備えた第1配線層の上に第1絶縁層を形成する工程と、前記第1絶縁層の上に、接続部を備えた第2配線層を形成する工程と、前記第2配線層の上に第2絶縁層を形成する工程と、前記接続部と対向する位置の前記第1絶縁層及び前記第2絶縁層を前記第1配線層のランドに到達するまで貫通して、前記接続部よりも大きい径を有するビアホールを形成する工程と、前記ビアホールにビアを充填することで、前記ビアと前記第1配線層及び前記第2配線層とを電気的に接続する工程と、を有する。
【0012】
この構成によれば、ビアの厚み方向の中間層に第2配線層が配置され、その第2配線層の接続部がいわゆるランドレス構造によってビアに接続される。これにより、第2配線層を配置する領域、つまりビア間の領域を広く設定することができる。したがって、ビア間の領域に多くの第2配線層を配置できるようになるため、配線密度を向上させることができる。
【発明の効果】
【0013】
本発明の一観点によれば、配線密度を向上させることができるという効果を奏する。
【図面の簡単な説明】
【0014】
【図1】(a)は第1実施形態の配線基板を示す平面図、(b)は第1実施形態の半導体装置を示す断面図。
【図2】(a),(c)は第1実施形態の配線基板を示す拡大平面図、(b),(d)は第1実施形態の配線基板を示す拡大断面図。
【図3】第1実施形態の配線基板のパッドの接続形態を示す概略斜視図。
【図4】(a),(b)は、第1実施形態の配線基板の設計ルールを説明するための説明図。
【図5】(a)〜(d)は、第1実施形態の半導体装置の製造方法を示す概略断面図。
【図6】(a)〜(d)は、第1実施形態の半導体装置の製造方法を示す概略断面図。
【図7】(a)〜(d)は、第1実施形態の半導体装置の製造方法を示す概略断面図。
【図8】(a)〜(c)は、第1実施形態の半導体装置の製造方法を示す概略断面図。
【図9】(a),(b)は、第1実施形態の半導体装置の製造方法を示す概略断面図。
【図10】(a)〜(c)は、変形例の半導体装置の製造方法を示す概略断面図。
【図11】(a),(b)は、変形例の半導体装置の製造方法を示す概略断面図。
【図12】(a),(b)は、従来の配線基板の製造方法を示す概略断面図。
【図13】従来の配線基板のパッドの接続形態を示す概略斜視図。
【図14】(a),(b)は、従来の配線基板の設計ルールを説明するための説明図。
【発明を実施するための形態】
【0015】
以下、添付図面を参照して一実施形態を説明する。なお、添付図面は、構造の概略を説明するためのものであり、実際の大きさを表していない。また、断面図では、各部材の断面構造を分かりやすくするために、絶縁層のハッチングを省略している。
【0016】
図1(b)に示すように、本実施形態の半導体装置1は、配線基板2と、その配線基板2に実装される半導体チップ3とを有している。なお、半導体チップ3は、その回路形成面(図1(b)において下面)に、平面視においてマトリクス状に配設された複数のバンプ4を備えている。
【0017】
まず、配線基板2の構造を具体的に説明する。
図1(a)に示すように、配線基板2の面2a(半導体チップ3が実装される実装面)には、上記半導体チップ3のバンプ4の配設形態に応じて、そのバンプ4とフリップチップ接続される接続用のパッド5が平面視においてマトリクス状に形成されている。
【0018】
配線基板2には、パッド5からそのパッド5の位置よりも当該配線基板2の外側の領域に引き出される再配線6が形成されている。なお、配線基板2の内側の領域に形成されたパッド5から引き出される再配線6は、そのパッド5よりも外側の領域に形成されたパッド5の間を通過するように形成されている。
【0019】
図1(b)に示すように、この配線基板2は、コア基板10の上面及び下面に複数の絶縁層と配線層とを積層した多層構造を有している。
コア基板10には、所要の箇所に形成されたスルーホール11と、そのスルーホール11に接続される配線層12,13が形成されている。なお、スルーホール11の孔には、樹脂14が充填されている。なお、配線層12,13の材料としては、例えば銅(Cu)を用いることができる。
【0020】
このコア基板10の下面には、上記配線層13を覆う絶縁層20と、絶縁層20の下に形成された所定パターンの配線層21と、配線層21を覆う絶縁層22と、絶縁層22の下に形成された所定パターンの配線層23と、絶縁層22及び配線層23の下に形成された絶縁層24とが積層されている。また、絶縁層20には、一方の端面が配線層13に接続され他方の端面が配線層21に接続されるビア25が形成され、絶縁層22には、一方の端面が配線層21に接続され他方の端面が配線層23に接続されるビア26が形成されている。さらに、上記配線層23の一部が絶縁層(ソルダレジスト層)24から露出されることにより外部接続用パッド23aが形成されている。この外部接続用パッド23aは、マザーボード等の実装基板と接続される外部接続端子を配設するためのパッドである。
【0021】
なお、配線層21,23やビア25,26の材料としては、例えば銅を用いることができる。絶縁層20,22の材料としては、例えばエポキシ系樹脂やポリイミド系樹脂の絶縁樹脂を用いることができる。絶縁層24の材料としては、例えば感光性を有する絶縁樹脂を用いることができる。
【0022】
一方、コア基板10の上面には、上記配線層12を覆う絶縁層30と、絶縁層30の上に形成された所定パターンの配線層31と、配線層31を覆う絶縁層32と、絶縁層32の上に形成された第1配線層33とが積層されている。また、絶縁層30には、一方の端面が配線層12に接続され、他方の端面が配線層31に接続されるビア34が形成され、絶縁層32には、一方の端面が配線層31に接続され、他方の端面が配線層33に接続されるビア35が形成されている。なお、配線層31,33やビア34,35の材料としては、例えば銅を用いることができる。絶縁層30,32の材料としては、例えばエポキシ系樹脂やポリイミド系樹脂の絶縁樹脂を用いることができる。
【0023】
上記第1配線層33は、ランドL1を備えている(図3も参照)。図1(b)に示すように、第1配線層33の上には、第1配線層33を覆うように第1絶縁層36が積層されている。この第1絶縁層36には、所要の箇所に、第1配線層33のランドL1に到達するビアホール36Xが形成されている。このビアホール36Xの径は、第1配線層33のランドL1の径よりも小さく設定されている。これにより、第1配線層33の上にレーザでビアホール36Xが形成される場合に、レーザがランドL1から外れることなくビアホール36XをランドL1の領域内に安定して形成することができる。そして、このようなビアホール36Xには、ビア37が充填されている。
【0024】
上記第1絶縁層36の上には、所定パターンの第2配線層38と、第2配線層38を覆う第2絶縁層39が積層されている。第2配線層38は、ランドL2によって上記ビア37と電気的に接続されている。このランドL2は、第2配線層38がビアホール36Xから外れて配置されないように、ビアホール36Xの径よりも大きく設定されている。
【0025】
なお、ビア37及び第2配線層38の材料としては、例えば銅を用いることができる。絶縁層36,39の材料としては、感光性を有する材料、及び感光性を有しない材料のいずれも用いることができる。絶縁層36,39としては、例えば粘着性を有するB−ステージ状態(半硬化状態)のシート状の絶縁樹脂、ペースト状の絶縁樹脂、ビルドアップ樹脂(フィラー入りのエポキシ樹脂やフィラーなしのエポキシ樹脂)や液晶ポリマー等を用いることができる。
【0026】
また、第1絶縁層36及び第2絶縁層39には、所要の箇所に(上記パッド5を形成する位置に)、上記第1配線層33のランドL1に到達するビアホール39Xが形成されている。このビアホール39Xは、第1絶縁層36及び第2絶縁層39を厚み方向に貫通して形成されている。また、一部のビアホール39Xは、上記第2配線層38の一部と接するように形成されている。そして、このビアホール39Xにビア40が充填されている。すなわち、ビア40は、第1絶縁層36及び第2絶縁層39の厚み方向に貫通して充填され、第1配線層33と電気的に接続されている。また、一部のビア40は、第2配線層38と電気的に接続されている。
【0027】
ビア40は、上記パッド5を有する。具体的には、第2絶縁層39から露出され、且つ第2絶縁層39の上面と面一であるビア40の端面(上面)がパッド5となる。このように、ビア40は、パッド5の径がビア40の径(例えば、100μm〜150μm)と同一となるように設計されたビア、いわゆるランドレスビアである。このビア40の材料としては、例えば銅を用いることができる。
【0028】
なお、このように構成された配線基板2では、パッド5と外部接続用パッド23aとが、配線層38,33,31,12,13,21及びビア40,37,35,34,25,26を介して電気的に接続されている。
【0029】
続いて、パッド5(ビア40)と第1配線層33及び第2配線層38との接続形態について詳述する。なお、図3では、上記接続形態を分かりやすくするため、絶縁層を省略している。
【0030】
まず、図2(a)に示すように、ビア40(パッド5)に第2配線層38が接続される場合について説明する(例えば、図1(a)の領域R1参照)。この場合のビア40は、図2(b)に示すように、その直下において第1配線層33のランドL1に接続されている。このとき、図3にも示されるように、第1配線層33のランドL1の径は、第1配線層33の上に形成されるビアホール39Xが位置ずれしても、ビアホール39XがランドL1から外れないように、ビアホール39Xの径D1よりも大きく設定されている。
【0031】
また、図2(b)に示すように、ビア40は、その厚み方向の中間部において第2配線層38の接続部38Aに接続されている。具体的には、ビアホール39X内に突出する第2配線層38の端部が接続部38Aとしてビア40に接することにより、第2配線層38がビア40と電気的に接続されている。ここで、図2(a)に示すように、第2配線層38の接続部38Aの幅W1(例えば、15μm)は、ビア40及びパッド5の径D1(例えば、100μm〜150μm)よりも小さく形成されている。また、第2配線層38の接続部38Aの長さW2(例えば、10μm)は、ビア40及びパッド5の径D1よりも小さく形成されている。すなわち、図3にも示されるように、第2配線層38の接続部38Aは、ビア40の径D1よりも小さく設定された構造、いわゆるランドレス構造によってビア40と接続されている。
【0032】
一方、図2(a),(b)に示すように、第2配線層38は、ビア40(パッド5)からそのパッド5よりも外側の領域に引き出された先の端部にランドL2が形成されている。そして、第2配線層38は、ビア37(ビアホール36X)の径よりも大きい径のランドL2によってビア37に接続され、さらにそのビア37を介して第1配線層33のランドL1に接続されている。このように、第2配線層38は、上述した再配線6に相当する配線層であり、パッド5の位置と、外部接続用パッド23aの位置とを異ならせるため(ファンイン及び任意の位置への端子配置をするため、いわゆるピッチ変換のため)に設けられている。
【0033】
次に、図2(c)に示すように、ビア40(パッド5)に第2配線層38が接続されない場合について説明する(例えば、図1(b)の領域R2参照)。この場合のビア40は、図2(d)に示すように、その直下において第1配線層33のランドL1に接続されている。すなわち、この場合には、パッド5の位置がピッチ変換されず、パッド5(ビア40)の位置がそのまま外部接続用パッド23aの位置になる。
【0034】
次に、このような構造を採用した配線基板2の作用を説明する。
本実施形態の配線基板2では、第2配線層38の接続部38Aがランドレス構造によってビア40と接続される。さらに、配線基板2の内側領域に配設されたビア40から引き出される第2配線層38は、それよりも外側の領域に配設されたビア40間を通過するように配線される。具体的には、配線基板2の内側領域に配設されたビア40から引き出される第2配線層38は、図4に示すように、それよりも外側領域に配設されたビア40が図2で説明した何れの接続形態であっても、それら隣接するビア40の間を通過するように配線される。すなわち、パッド5と同一の径であるビア40の間を通過するように第2配線層38が配線される。これにより、パッド5よりも大きい径のランドの間に第2配線層38を配線する場合に比べて、第2配線層38を配線する領域の幅WAを広く設定することができる。したがって、ビア40(パッド5)の間の領域に多くの第2配線層38を配置できるようになるため、配線密度を向上させることができる。
【0035】
ここで、従来の配線基板におけるパッド65a間の領域に配置できる配線層65の本数と、本実施形態の配線基板2におけるパッド5間の領域に配置できる第2配線層38の本数とを同じ設計ルールで比較する。
【0036】
まず、従来の配線基板におけるパッド65a間の領域に配置できる配線層65の本数について説明する。図14では、パッド65aの径D1が100μm、パッド65aのピッチPが200μm、ランドLの径D2が150μmの場合について説明する。この場合、ランドL間の幅WBは、パッド65aのピッチP(200μm)−ランドLの半径×2(150μm)=50μmとなる。このため、ライン(配線幅)W1:スペース(抜き幅)W3が15μm:15μmの配線層を形成する場合は、ランドL間の幅WBに配置できる配線数は1本である。
【0037】
これに対し、本実施形態の配線基板2を示す図4では、設計ルールを従来と同様にすると、パッド5(ビア40)の径D1が100μm、パッド5のピッチPが200μmとなる。ここで、第2配線層38の接続部38Aがランドレス構造によってビア40に接続されているため、第2配線層38を配置できるビア40(パッド5)間の幅WAは、パッド5のピッチP(200μm)−パッド5の半径×2(100μm)=100μmとなる。このため、ライン(配線幅)W1:スペース(抜き幅)W3が15μm:15μmの配線層を形成する場合には、パッド5間のWAに配置できる配線層の数は2本に増加する。
【0038】
このことからも明らかなように、第2配線層38のビア40との接続部38Aをランドレス構造とすることにより、従来に比べてパッド5(ビア40)間の幅WAを広く設定することができる。したがって、パッド5間の領域に多くの配線層を配置できるようになるため、配線密度を向上させることができる。さらに、例えばパッド5間の領域に配線層を多く配置することができれば、層数を減らすことができるため、コストダウンを図ることができ、さらには歩留まりや信頼性を向上させることができる。
【0039】
別の見方をすれば、パッド5間の領域に従来技術と同じ1本の配線層を形成する場合、パッド5間の幅が広くなった分だけ、配線層のライン:スペースを太くすることができると言える。これにより、プロセスの難易度を下げることができるため、厳格な工程管理を行うことなく、信頼性の高い配線層を歩留まり良く形成することも可能になる。
【0040】
次に、半導体装置1の製造方法を図5〜図9に従って説明する。
まず、配線基板2の製造方法について説明する。本実施形態の配線基板2の製造方法では、まず、図5(a)に示すコア基板10を用意する。このコア基板10は、例えば銅張積層板(Copper Clad Laminated:CCL)に貫通孔を形成し、貫通孔の側面にめっきを施すことでスルーホール11を形成した後、サブトラクティブ法により配線層12,13を形成することによって製造される。なお、スルーホール11の孔には樹脂14が充填される。
【0041】
コア基板10の両面側にビルドアップ配線が形成されるが、以下の工程では、説明を簡易にするため、コア基板10の上面側にビルドアップ配線を形成する工程のみ説明する。
次に、図5(b)に示すように、配線層12を覆うようにコア基板10の上に絶縁層30を積層する。この絶縁層30は、例えばコア基板10の上に樹脂フィルムを圧着することにより形成される。続いて、図5(c)に示すように、配線層12の端面が露出されるように、絶縁層30の所定箇所にビアホール30Xを形成する。このビアホール30Xは、例えばレーザ加工法によって形成される。
【0042】
次に、デスミア処理後、図5(d)に示すように、絶縁層30の上及びビアホール30Xの内面にシード層50を形成する。このシード層50は、例えば無電解銅めっきやスパッタリングによって形成される。続いて、図6(a)に示すように、配線層31の形状に対応した開口部51Xを有するドライフィルムレジスト(DFR)51をシード層50上に形成する。このDFR51は、例えばフォトリソグラフィ法によって形成される。
【0043】
次に、図6(b)に示すように、シード層50を給電層とする電解めっきにより、ビアホール30Xを含むDFR51の開口部51Xに銅などの金属めっき層31Aを充填して形成する。ビアホール30X内では、シード層50から内側にめっきが施されてビアホール30X内にビア導体34Aが充填される。これにより、シード層50及び金属めっき層31Aによって構成される配線層31が形成されるとともに、シード層50及びビア導体34Aによって構成されるビア34が形成される。続いて、図6(b)に示すように、DFR51を除去するとともに、不要なシード層50をエッチングして除去する。これら図5(c)〜図6(c)の工程に示すように、配線層31及びビア34はセミアディティブ法によって形成される。
【0044】
次に、図6(d)に示すように、配線層31を覆うように絶縁層30の上に絶縁層32を積層する。この絶縁層32は、例えば絶縁層30の上に樹脂フィルムを圧着することにより形成される。続いて、図7(a)に示すように、例えばセミアディティブ法により第1配線層33及びビア35を形成する。なお、この第1配線層33は、ランドL1を備えている。
【0045】
次いで、図7(b)に示すように、第1配線層33を覆うように絶縁層32の上に第1絶縁層36を積層する。この第1絶縁層36は、例えば絶縁層32の上に樹脂フィルムを圧着することにより形成される。
【0046】
次に、図7(c)に示すように、第1配線層33のランドL1に到達するように、第1絶縁層36の所定箇所にビアホール36Xを形成する。このビアホール36Xは、例えばレーザ加工法によって形成される。このとき、ビアホール36Xの径は、ランドL1の径よりも小さく設定されている。これにより、ビアホール36Xを形成する際にレーザが位置ずれしても、ビアホール36XをランドL1の領域内に安定して形成することができる。
【0047】
次に、デスミア処理後、第1絶縁層36の上及びビアホール36Xの内面にシード層52を形成する。続いて、第2配線層38の形状に対応した開口部53Xを有するDFR53をシード層52上に形成する。このとき、ビアホール36Xから第2配線層38が外れないようにビアホール36Xの上には、そのビアホール36Xの径よりも大きな径のDFR53の開口部53Xが配置される。
【0048】
次に、図7(d)に示すように、シード層52を給電層とする電解めっきにより、ビアホール36X内にビア37を充填するとともに、DFR53の開口部53X内に第2配線層38を形成する。これにより、第2配線層38がビア37を介して第1配線層33と電気的に接続される。このとき、ビア37の上に、そのビア37の径よりも大きい径の第2配線層38のランドL2が配置される。なお、第2配線層38及びビア37の形成後、DFR53を除去するとともに、不要なシード層52をエッチングして除去する。
【0049】
次に、図8(a)に示すように、第2配線層38を覆うように第1絶縁層36の上に第2絶縁層39を積層する。この第2絶縁層39は、例えば第1絶縁層36の上に樹脂フィルムを圧着することにより形成される。
【0050】
続いて、図8(b)に示すように、第1絶縁層36及び第2絶縁層39を貫通して第1配線層33のランドL1に到達するように、絶縁層36,39の所定箇所(パッド5の形成箇所)にビアホール39Xを形成する。このビアホール39Xは、第2配線層38の接続部38Aと接するように、第2配線層38の接続部38Aと対向する位置に形成される。このとき、ビアホール39Xに対向する第2配線層38の接続部38Aの幅は、ビアホール39Xの径D1(図4参照)よりも小さく設定されている。
【0051】
このようなビアホール39Xは、例えばレーザ加工法によって形成される。レーザとしては、例えばCO2レーザ、エキシマレーザやYAGレーザ等を用いることができる。
次に、第2絶縁層39の上及びビアホール39Xの内面にシード層(図示略)を形成し、そのシード層を給電層とする電解銅めっき(パネルめっき)により、図8(c)に示すように、第2絶縁層39の上及びビアホール39X内に銅めっき層40Aを形成する。続いて、第2絶縁層39の上面から突出する銅めっき層40AをCMP(Chemical Mechanical Polishing)等で研磨することによって、図9(a)に示すように、第2絶縁層39の上面と面一となるビア40を形成する。これにより、ビア40の上面がパッド5として第2絶縁層39から露出される。さらに、ビア40が第1配線層33のランドL1と接続されるとともに、ビア40の厚み方向の中間部に第2配線層38の接続部38Aがランドレス構造によって接続される。以上の製造工程により、本実施形態の配線基板2を製造することができる。
【0052】
このように、本実施形態では、パッド5となるビア40以外の配線層33,38とその配線層33,38を覆う絶縁層36,39を積層した後に、それら絶縁層36,39を貫通するように、且つ配線層38の接続部38Aよりも大きい径のビアホール39Xを形成する。そして、そのビアホール39Xにビア40を充填するようにした。これにより、第2配線層38の接続部38Aを、ランドレス構造によってビア40と接続させることができる。
【0053】
次に、上述のように製造された配線基板2に半導体チップ3を実装する。具体的には、図9(b)に示すように、配線基板2のパッド5上に、半導体チップ3のバンプ4をフリップチップ接合する。以上の製造工程により、本実施形態の半導体装置1を製造することができる。
【0054】
以上説明した本実施形態によれば、以下の効果を奏することができる。
(1)ビア40の厚み方向の中間部に第2配線層38を配線し、その第2配線層38の接続部38Aをランドレス構造でビア40に接続するようにした。これにより、第2配線層38を配線する領域、つまりビア40間の幅WAを広く設定することができる。したがって、ビア40(パッド5)の間の領域に多くの第2配線層38を配置できるようになるため、配線密度を向上させることができる。
【0055】
(2)本実施形態では、ビアホール36X,39Xをレーザ加工法によって形成することができるため、絶縁層36,39の材料として感光性を有しない非感光性樹脂(例えば熱硬化性樹脂等)を採用することができる。ここで、熱硬化性樹脂は、ソルダレジスト層として一般に使用される感光性樹脂よりも耐熱性や耐薬品性といった信頼性が高い。したがって、絶縁層36,39の材料として熱硬化性樹脂を採用することにより、絶縁層36,39の材料として感光性樹脂しか採用できない場合に比べて、耐熱性や耐薬品性などの信頼性を向上させることができる。
【0056】
(他の実施形態)
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記実施形態では、ビア40をランドレスビアに具体化したが、これに限らず、例えば図10(b)に示すように、ビア径よりも大きい径のランドL3を有するビア41を形成するようにしてもよい。この場合には、先の図8(b)に示す製造工程でビアホール39Xを形成した後に、図10(a)に示すように、絶縁層39の上及びビアホール39Xの内面にシード層54を形成し、上記ランドL3の形状に対応した開口部55Xを有するDFR55をシード層54上に形成する。続いて、上記シード層54を給電層とする電解銅めっきにより、ビアホール39Xを含むDFR55の開口部55Xに銅めっきを充填して、図10(b)に示すように、ビア径よりも大きい径のランドL3を有するビア41を形成する。その後、図10(b)に示すように、DFR55を除去するとともに、不要なシード層54をエッチングして除去する。さらに、上記ランドL3を覆うように第3絶縁層(ソルダレジスト層)42を形成した後、フォトリソグラフィ法によりソルダレジスト層42を露光・現像して図10(c)に示す開口部42Xを形成し、ランドL3の一部をパッド5として露出するようにしてもよい。このような構造であっても、第2配線層38の接続部38Aがランドレス構造によってビア41と接続されるため、上記実施形態と同様の効果を奏することができる。
【0057】
・また、このような構造を採用する場合において、ビア41(ビアホール39X)の径をパッド5の径よりも小さく設定するようにしてもよい。これにより、第2配線層38を配置できる領域、つまりビア41間の幅を上記実施形態の場合よりも広くすることができる。
【0058】
・上記実施形態において、図9(a)に示す製造工程でビア40を形成した後に、例えば図11(a)に示すように、第2絶縁層39の上に更に第3絶縁層(ソルダレジスト層)43を形成するようにしてもよい。図11(a)に示すソルダレジスト層43では、パッド5を露出させるために、パッド5の形成される領域に開口部43Xが形成されている。この場合、次に、図10(b)に示すように、上記パッド5上に半導体チップ3のバンプ4をフリップチップ接合した後に、配線基板2と半導体チップ3との間にアンダーフィル樹脂7を流し込む。その後に、加熱処理によりアンダーフィル樹脂7を硬化させて固めることにより、パッド5とバンプ4との接続部位を外部から保護し、実装信頼性を向上させることができる。このとき、アンダーフィル樹脂7がパッド形成領域よりも外側に流れ出たとしても、上記ソルダレジスト層43によってそのアンダーフィル樹脂7をせき止めることができる。このため、アンダーフィル樹脂7が他の実装用パッド等を汚染することを抑制することができる。
【0059】
・また、上記ソルダレジスト層43は、アンダーフィル樹脂7をせき止めるために設ける場合には、配線基板2の周囲(側壁)まで必ずしも形成する必要はなく、アンダーフィル樹脂7をせき止めることのできる幅を有していればよい。
【0060】
・上記実施形態では、ビア37の上にそのビア37の径よりも大きな径の第2配線層38のランドL2を配置するようにした。これに限らず、例えば第2配線層38のランドL2の径を、ビア37の径よりも小さく設定するようにしてもよい。
【0061】
・上記図1〜図11では、ビア40,41(ビアホール39X)の形状がストレート形状となっているが、例えばビア40,41(ビアホール39X)の形状を、上部から下部になるにつれて径が小さくなるテーパ形状としてもよい。
【0062】
・上記実施形態では、レーザ加工法によりビアホール39Xの形成を行ったが、これに限定されない。例えばブラスト法によりビアホール39Xの形成を行うようにしてもよい。
【0063】
・上記実施形態では、第2配線層38の形成される層数を1層としたが、複数の層に第2配線層38を形成するようにしてもよい。
・上記実施形態では、平面視においてマトリクス状に配設されたパッド5を有する配線基板2に具体化したが、これに限らず、例えばペリフェラル状に配設されたパッドを有する配線基板に具体化してもよい。
【0064】
・上記実施形態では、配線基板2に半導体チップ3を実装する場合について説明したが、被実装体としては半導体チップ3に制限されない。例えば配線基板2の上に別の配線基板を積み重ねる構造を有するフリップチップ実装タイプのパッケージ(パッケージ・オン・パッケージ)にも、本発明を適用することが可能である。
【0065】
・上記実施形態において、第1配線層33の下層の構造については特に限定されない。例えばコア基板10の構造及び材質は特に限定されない。また、コア基板10上に形成される下層配線とそれを覆う絶縁層の層数についても特に限定されない。
【符号の説明】
【0066】
1 半導体装置
2 配線基板
3 半導体チップ(被実装体)
5 パッド
33 第1配線層
36 第1絶縁層
38 第2配線層
38A 接続部
39 第2絶縁層
39X ビアホール
40,41 ビア
42,43 第3絶縁層
L1〜L3 ランド
【技術分野】
【0001】
本発明は、配線基板、半導体装置及び配線基板の製造方法に関するものである。
【背景技術】
【0002】
半導体チップ等の実装部品を配線基板に実装する場合には、配線基板の最表層がソルダレジストと呼ばれる絶縁材料によってはんだの付着や汚染等から保護される。この場合、実装部品との接続に必要な接続用のパッド(例えば、フリップチップパッド)を形成するために、ソルダレジストの下層に形成された配線層を露出させるための開口部が形成される。この開口部の形成は、例えばフォトリソグラフィ法などにより行われる。
【0003】
すなわち、図12(a)に示すように、まず、コア基板60上に必要な数の配線層61,62とそれを覆う絶縁層63,64を形成後、最上層の配線層65とその配線層65を覆う絶縁層(ソルダレジスト層)66を形成する。続いて、フォトリソグラフィによりソルダレジスト層66を露光・現像して、図12(b)に示すように、所定パターンの開口部66Xを形成し、最上層の配線層65の一部を上記接続用のパッド65aとして露出する。このようにソルダレジスト層66の開口によってパッド65aが形成される。
【0004】
なお、上記従来技術に関連する先行技術として、特許文献1が開示されている。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2002−246756号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
ところで、近年の半導体チップの高集積化に伴って、半導体チップの配線基板への接続端子の数が増大(多ピン化)し、さらに半導体チップの接続端子の狭ピッチ化が進んでいる。これに対応して、配線基板のパッドも微細化された構成が必要となり、特に、配線基板の最上層の配線において、その配線密度を向上させることが求められている。この配線密度を向上させるためには、上記パッド65a間の領域にどれだけ多くの配線層65を配線できるかが重要となる。
【0007】
ところが、上述した配線基板の最上層の配線層65には、図13の斜視図にも示されるように、ソルダレジスト層66の開口部66X(破線参照)が配線層65から外れないように、つまり所望の径のパッド65aが得られるように、上記開口部66Xの径よりも大きな径のランドLが形成されている。このようなランドLは、図14に示すように、パッド65aと内層配線62とを電気的に接続するためのビア67がパッド65aの直下に形成される場合(図14の左側参照)であっても、パッド65aから配線層65によって外側領域に引き出された先でビア67が形成される場合(図14の右側参照)であっても、同様に形成される。このため、各パッド65aには、そのパッド65aの径D1よりも大きい径D2のランドLが形成される。したがって、そのランドLによって配線層65を配置できるパッド65a間の幅WBが狭くなり、配線密度の向上を阻害するという問題がある。
【0008】
本発明は上記問題点を解決するためになされたものであって、その目的は、配線密度を向上させることのできる配線基板、半導体装置及び配線基板の製造方法を提供することにある。
【課題を解決するための手段】
【0009】
本発明の一観点によれば、ランドを備えた第1配線層と、前記第1配線層の上に形成された第1絶縁層と、前記第1絶縁層の上に形成された第2配線層と、前記第2配線層の上に形成された第2絶縁層と、前記第1絶縁層及び前記第2絶縁層の厚み方向に貫通して充填され、前記第1配線層のランドに接続されたビアと、を含み、前記ビアは、被実装体が接続されるパッドを有し、前記第2配線層は、前記ビアの径よりも幅が小さく設定され、前記ビアに接続される接続部を有する。
【0010】
この構成によれば、ビアの厚み方向の中間層に第2配線層が配置され、その第2配線層の接続部がいわゆるランドレス構造によってビアに接続される。これにより、第2配線層を配置する領域、つまりビア間の領域を広く設定することができる。したがって、ビア間の領域に多くの第2配線層を配置できるようになるため、配線密度を向上させることができる。
【0011】
本発明の一観点によれば、ランドを備えた第1配線層の上に第1絶縁層を形成する工程と、前記第1絶縁層の上に、接続部を備えた第2配線層を形成する工程と、前記第2配線層の上に第2絶縁層を形成する工程と、前記接続部と対向する位置の前記第1絶縁層及び前記第2絶縁層を前記第1配線層のランドに到達するまで貫通して、前記接続部よりも大きい径を有するビアホールを形成する工程と、前記ビアホールにビアを充填することで、前記ビアと前記第1配線層及び前記第2配線層とを電気的に接続する工程と、を有する。
【0012】
この構成によれば、ビアの厚み方向の中間層に第2配線層が配置され、その第2配線層の接続部がいわゆるランドレス構造によってビアに接続される。これにより、第2配線層を配置する領域、つまりビア間の領域を広く設定することができる。したがって、ビア間の領域に多くの第2配線層を配置できるようになるため、配線密度を向上させることができる。
【発明の効果】
【0013】
本発明の一観点によれば、配線密度を向上させることができるという効果を奏する。
【図面の簡単な説明】
【0014】
【図1】(a)は第1実施形態の配線基板を示す平面図、(b)は第1実施形態の半導体装置を示す断面図。
【図2】(a),(c)は第1実施形態の配線基板を示す拡大平面図、(b),(d)は第1実施形態の配線基板を示す拡大断面図。
【図3】第1実施形態の配線基板のパッドの接続形態を示す概略斜視図。
【図4】(a),(b)は、第1実施形態の配線基板の設計ルールを説明するための説明図。
【図5】(a)〜(d)は、第1実施形態の半導体装置の製造方法を示す概略断面図。
【図6】(a)〜(d)は、第1実施形態の半導体装置の製造方法を示す概略断面図。
【図7】(a)〜(d)は、第1実施形態の半導体装置の製造方法を示す概略断面図。
【図8】(a)〜(c)は、第1実施形態の半導体装置の製造方法を示す概略断面図。
【図9】(a),(b)は、第1実施形態の半導体装置の製造方法を示す概略断面図。
【図10】(a)〜(c)は、変形例の半導体装置の製造方法を示す概略断面図。
【図11】(a),(b)は、変形例の半導体装置の製造方法を示す概略断面図。
【図12】(a),(b)は、従来の配線基板の製造方法を示す概略断面図。
【図13】従来の配線基板のパッドの接続形態を示す概略斜視図。
【図14】(a),(b)は、従来の配線基板の設計ルールを説明するための説明図。
【発明を実施するための形態】
【0015】
以下、添付図面を参照して一実施形態を説明する。なお、添付図面は、構造の概略を説明するためのものであり、実際の大きさを表していない。また、断面図では、各部材の断面構造を分かりやすくするために、絶縁層のハッチングを省略している。
【0016】
図1(b)に示すように、本実施形態の半導体装置1は、配線基板2と、その配線基板2に実装される半導体チップ3とを有している。なお、半導体チップ3は、その回路形成面(図1(b)において下面)に、平面視においてマトリクス状に配設された複数のバンプ4を備えている。
【0017】
まず、配線基板2の構造を具体的に説明する。
図1(a)に示すように、配線基板2の面2a(半導体チップ3が実装される実装面)には、上記半導体チップ3のバンプ4の配設形態に応じて、そのバンプ4とフリップチップ接続される接続用のパッド5が平面視においてマトリクス状に形成されている。
【0018】
配線基板2には、パッド5からそのパッド5の位置よりも当該配線基板2の外側の領域に引き出される再配線6が形成されている。なお、配線基板2の内側の領域に形成されたパッド5から引き出される再配線6は、そのパッド5よりも外側の領域に形成されたパッド5の間を通過するように形成されている。
【0019】
図1(b)に示すように、この配線基板2は、コア基板10の上面及び下面に複数の絶縁層と配線層とを積層した多層構造を有している。
コア基板10には、所要の箇所に形成されたスルーホール11と、そのスルーホール11に接続される配線層12,13が形成されている。なお、スルーホール11の孔には、樹脂14が充填されている。なお、配線層12,13の材料としては、例えば銅(Cu)を用いることができる。
【0020】
このコア基板10の下面には、上記配線層13を覆う絶縁層20と、絶縁層20の下に形成された所定パターンの配線層21と、配線層21を覆う絶縁層22と、絶縁層22の下に形成された所定パターンの配線層23と、絶縁層22及び配線層23の下に形成された絶縁層24とが積層されている。また、絶縁層20には、一方の端面が配線層13に接続され他方の端面が配線層21に接続されるビア25が形成され、絶縁層22には、一方の端面が配線層21に接続され他方の端面が配線層23に接続されるビア26が形成されている。さらに、上記配線層23の一部が絶縁層(ソルダレジスト層)24から露出されることにより外部接続用パッド23aが形成されている。この外部接続用パッド23aは、マザーボード等の実装基板と接続される外部接続端子を配設するためのパッドである。
【0021】
なお、配線層21,23やビア25,26の材料としては、例えば銅を用いることができる。絶縁層20,22の材料としては、例えばエポキシ系樹脂やポリイミド系樹脂の絶縁樹脂を用いることができる。絶縁層24の材料としては、例えば感光性を有する絶縁樹脂を用いることができる。
【0022】
一方、コア基板10の上面には、上記配線層12を覆う絶縁層30と、絶縁層30の上に形成された所定パターンの配線層31と、配線層31を覆う絶縁層32と、絶縁層32の上に形成された第1配線層33とが積層されている。また、絶縁層30には、一方の端面が配線層12に接続され、他方の端面が配線層31に接続されるビア34が形成され、絶縁層32には、一方の端面が配線層31に接続され、他方の端面が配線層33に接続されるビア35が形成されている。なお、配線層31,33やビア34,35の材料としては、例えば銅を用いることができる。絶縁層30,32の材料としては、例えばエポキシ系樹脂やポリイミド系樹脂の絶縁樹脂を用いることができる。
【0023】
上記第1配線層33は、ランドL1を備えている(図3も参照)。図1(b)に示すように、第1配線層33の上には、第1配線層33を覆うように第1絶縁層36が積層されている。この第1絶縁層36には、所要の箇所に、第1配線層33のランドL1に到達するビアホール36Xが形成されている。このビアホール36Xの径は、第1配線層33のランドL1の径よりも小さく設定されている。これにより、第1配線層33の上にレーザでビアホール36Xが形成される場合に、レーザがランドL1から外れることなくビアホール36XをランドL1の領域内に安定して形成することができる。そして、このようなビアホール36Xには、ビア37が充填されている。
【0024】
上記第1絶縁層36の上には、所定パターンの第2配線層38と、第2配線層38を覆う第2絶縁層39が積層されている。第2配線層38は、ランドL2によって上記ビア37と電気的に接続されている。このランドL2は、第2配線層38がビアホール36Xから外れて配置されないように、ビアホール36Xの径よりも大きく設定されている。
【0025】
なお、ビア37及び第2配線層38の材料としては、例えば銅を用いることができる。絶縁層36,39の材料としては、感光性を有する材料、及び感光性を有しない材料のいずれも用いることができる。絶縁層36,39としては、例えば粘着性を有するB−ステージ状態(半硬化状態)のシート状の絶縁樹脂、ペースト状の絶縁樹脂、ビルドアップ樹脂(フィラー入りのエポキシ樹脂やフィラーなしのエポキシ樹脂)や液晶ポリマー等を用いることができる。
【0026】
また、第1絶縁層36及び第2絶縁層39には、所要の箇所に(上記パッド5を形成する位置に)、上記第1配線層33のランドL1に到達するビアホール39Xが形成されている。このビアホール39Xは、第1絶縁層36及び第2絶縁層39を厚み方向に貫通して形成されている。また、一部のビアホール39Xは、上記第2配線層38の一部と接するように形成されている。そして、このビアホール39Xにビア40が充填されている。すなわち、ビア40は、第1絶縁層36及び第2絶縁層39の厚み方向に貫通して充填され、第1配線層33と電気的に接続されている。また、一部のビア40は、第2配線層38と電気的に接続されている。
【0027】
ビア40は、上記パッド5を有する。具体的には、第2絶縁層39から露出され、且つ第2絶縁層39の上面と面一であるビア40の端面(上面)がパッド5となる。このように、ビア40は、パッド5の径がビア40の径(例えば、100μm〜150μm)と同一となるように設計されたビア、いわゆるランドレスビアである。このビア40の材料としては、例えば銅を用いることができる。
【0028】
なお、このように構成された配線基板2では、パッド5と外部接続用パッド23aとが、配線層38,33,31,12,13,21及びビア40,37,35,34,25,26を介して電気的に接続されている。
【0029】
続いて、パッド5(ビア40)と第1配線層33及び第2配線層38との接続形態について詳述する。なお、図3では、上記接続形態を分かりやすくするため、絶縁層を省略している。
【0030】
まず、図2(a)に示すように、ビア40(パッド5)に第2配線層38が接続される場合について説明する(例えば、図1(a)の領域R1参照)。この場合のビア40は、図2(b)に示すように、その直下において第1配線層33のランドL1に接続されている。このとき、図3にも示されるように、第1配線層33のランドL1の径は、第1配線層33の上に形成されるビアホール39Xが位置ずれしても、ビアホール39XがランドL1から外れないように、ビアホール39Xの径D1よりも大きく設定されている。
【0031】
また、図2(b)に示すように、ビア40は、その厚み方向の中間部において第2配線層38の接続部38Aに接続されている。具体的には、ビアホール39X内に突出する第2配線層38の端部が接続部38Aとしてビア40に接することにより、第2配線層38がビア40と電気的に接続されている。ここで、図2(a)に示すように、第2配線層38の接続部38Aの幅W1(例えば、15μm)は、ビア40及びパッド5の径D1(例えば、100μm〜150μm)よりも小さく形成されている。また、第2配線層38の接続部38Aの長さW2(例えば、10μm)は、ビア40及びパッド5の径D1よりも小さく形成されている。すなわち、図3にも示されるように、第2配線層38の接続部38Aは、ビア40の径D1よりも小さく設定された構造、いわゆるランドレス構造によってビア40と接続されている。
【0032】
一方、図2(a),(b)に示すように、第2配線層38は、ビア40(パッド5)からそのパッド5よりも外側の領域に引き出された先の端部にランドL2が形成されている。そして、第2配線層38は、ビア37(ビアホール36X)の径よりも大きい径のランドL2によってビア37に接続され、さらにそのビア37を介して第1配線層33のランドL1に接続されている。このように、第2配線層38は、上述した再配線6に相当する配線層であり、パッド5の位置と、外部接続用パッド23aの位置とを異ならせるため(ファンイン及び任意の位置への端子配置をするため、いわゆるピッチ変換のため)に設けられている。
【0033】
次に、図2(c)に示すように、ビア40(パッド5)に第2配線層38が接続されない場合について説明する(例えば、図1(b)の領域R2参照)。この場合のビア40は、図2(d)に示すように、その直下において第1配線層33のランドL1に接続されている。すなわち、この場合には、パッド5の位置がピッチ変換されず、パッド5(ビア40)の位置がそのまま外部接続用パッド23aの位置になる。
【0034】
次に、このような構造を採用した配線基板2の作用を説明する。
本実施形態の配線基板2では、第2配線層38の接続部38Aがランドレス構造によってビア40と接続される。さらに、配線基板2の内側領域に配設されたビア40から引き出される第2配線層38は、それよりも外側の領域に配設されたビア40間を通過するように配線される。具体的には、配線基板2の内側領域に配設されたビア40から引き出される第2配線層38は、図4に示すように、それよりも外側領域に配設されたビア40が図2で説明した何れの接続形態であっても、それら隣接するビア40の間を通過するように配線される。すなわち、パッド5と同一の径であるビア40の間を通過するように第2配線層38が配線される。これにより、パッド5よりも大きい径のランドの間に第2配線層38を配線する場合に比べて、第2配線層38を配線する領域の幅WAを広く設定することができる。したがって、ビア40(パッド5)の間の領域に多くの第2配線層38を配置できるようになるため、配線密度を向上させることができる。
【0035】
ここで、従来の配線基板におけるパッド65a間の領域に配置できる配線層65の本数と、本実施形態の配線基板2におけるパッド5間の領域に配置できる第2配線層38の本数とを同じ設計ルールで比較する。
【0036】
まず、従来の配線基板におけるパッド65a間の領域に配置できる配線層65の本数について説明する。図14では、パッド65aの径D1が100μm、パッド65aのピッチPが200μm、ランドLの径D2が150μmの場合について説明する。この場合、ランドL間の幅WBは、パッド65aのピッチP(200μm)−ランドLの半径×2(150μm)=50μmとなる。このため、ライン(配線幅)W1:スペース(抜き幅)W3が15μm:15μmの配線層を形成する場合は、ランドL間の幅WBに配置できる配線数は1本である。
【0037】
これに対し、本実施形態の配線基板2を示す図4では、設計ルールを従来と同様にすると、パッド5(ビア40)の径D1が100μm、パッド5のピッチPが200μmとなる。ここで、第2配線層38の接続部38Aがランドレス構造によってビア40に接続されているため、第2配線層38を配置できるビア40(パッド5)間の幅WAは、パッド5のピッチP(200μm)−パッド5の半径×2(100μm)=100μmとなる。このため、ライン(配線幅)W1:スペース(抜き幅)W3が15μm:15μmの配線層を形成する場合には、パッド5間のWAに配置できる配線層の数は2本に増加する。
【0038】
このことからも明らかなように、第2配線層38のビア40との接続部38Aをランドレス構造とすることにより、従来に比べてパッド5(ビア40)間の幅WAを広く設定することができる。したがって、パッド5間の領域に多くの配線層を配置できるようになるため、配線密度を向上させることができる。さらに、例えばパッド5間の領域に配線層を多く配置することができれば、層数を減らすことができるため、コストダウンを図ることができ、さらには歩留まりや信頼性を向上させることができる。
【0039】
別の見方をすれば、パッド5間の領域に従来技術と同じ1本の配線層を形成する場合、パッド5間の幅が広くなった分だけ、配線層のライン:スペースを太くすることができると言える。これにより、プロセスの難易度を下げることができるため、厳格な工程管理を行うことなく、信頼性の高い配線層を歩留まり良く形成することも可能になる。
【0040】
次に、半導体装置1の製造方法を図5〜図9に従って説明する。
まず、配線基板2の製造方法について説明する。本実施形態の配線基板2の製造方法では、まず、図5(a)に示すコア基板10を用意する。このコア基板10は、例えば銅張積層板(Copper Clad Laminated:CCL)に貫通孔を形成し、貫通孔の側面にめっきを施すことでスルーホール11を形成した後、サブトラクティブ法により配線層12,13を形成することによって製造される。なお、スルーホール11の孔には樹脂14が充填される。
【0041】
コア基板10の両面側にビルドアップ配線が形成されるが、以下の工程では、説明を簡易にするため、コア基板10の上面側にビルドアップ配線を形成する工程のみ説明する。
次に、図5(b)に示すように、配線層12を覆うようにコア基板10の上に絶縁層30を積層する。この絶縁層30は、例えばコア基板10の上に樹脂フィルムを圧着することにより形成される。続いて、図5(c)に示すように、配線層12の端面が露出されるように、絶縁層30の所定箇所にビアホール30Xを形成する。このビアホール30Xは、例えばレーザ加工法によって形成される。
【0042】
次に、デスミア処理後、図5(d)に示すように、絶縁層30の上及びビアホール30Xの内面にシード層50を形成する。このシード層50は、例えば無電解銅めっきやスパッタリングによって形成される。続いて、図6(a)に示すように、配線層31の形状に対応した開口部51Xを有するドライフィルムレジスト(DFR)51をシード層50上に形成する。このDFR51は、例えばフォトリソグラフィ法によって形成される。
【0043】
次に、図6(b)に示すように、シード層50を給電層とする電解めっきにより、ビアホール30Xを含むDFR51の開口部51Xに銅などの金属めっき層31Aを充填して形成する。ビアホール30X内では、シード層50から内側にめっきが施されてビアホール30X内にビア導体34Aが充填される。これにより、シード層50及び金属めっき層31Aによって構成される配線層31が形成されるとともに、シード層50及びビア導体34Aによって構成されるビア34が形成される。続いて、図6(b)に示すように、DFR51を除去するとともに、不要なシード層50をエッチングして除去する。これら図5(c)〜図6(c)の工程に示すように、配線層31及びビア34はセミアディティブ法によって形成される。
【0044】
次に、図6(d)に示すように、配線層31を覆うように絶縁層30の上に絶縁層32を積層する。この絶縁層32は、例えば絶縁層30の上に樹脂フィルムを圧着することにより形成される。続いて、図7(a)に示すように、例えばセミアディティブ法により第1配線層33及びビア35を形成する。なお、この第1配線層33は、ランドL1を備えている。
【0045】
次いで、図7(b)に示すように、第1配線層33を覆うように絶縁層32の上に第1絶縁層36を積層する。この第1絶縁層36は、例えば絶縁層32の上に樹脂フィルムを圧着することにより形成される。
【0046】
次に、図7(c)に示すように、第1配線層33のランドL1に到達するように、第1絶縁層36の所定箇所にビアホール36Xを形成する。このビアホール36Xは、例えばレーザ加工法によって形成される。このとき、ビアホール36Xの径は、ランドL1の径よりも小さく設定されている。これにより、ビアホール36Xを形成する際にレーザが位置ずれしても、ビアホール36XをランドL1の領域内に安定して形成することができる。
【0047】
次に、デスミア処理後、第1絶縁層36の上及びビアホール36Xの内面にシード層52を形成する。続いて、第2配線層38の形状に対応した開口部53Xを有するDFR53をシード層52上に形成する。このとき、ビアホール36Xから第2配線層38が外れないようにビアホール36Xの上には、そのビアホール36Xの径よりも大きな径のDFR53の開口部53Xが配置される。
【0048】
次に、図7(d)に示すように、シード層52を給電層とする電解めっきにより、ビアホール36X内にビア37を充填するとともに、DFR53の開口部53X内に第2配線層38を形成する。これにより、第2配線層38がビア37を介して第1配線層33と電気的に接続される。このとき、ビア37の上に、そのビア37の径よりも大きい径の第2配線層38のランドL2が配置される。なお、第2配線層38及びビア37の形成後、DFR53を除去するとともに、不要なシード層52をエッチングして除去する。
【0049】
次に、図8(a)に示すように、第2配線層38を覆うように第1絶縁層36の上に第2絶縁層39を積層する。この第2絶縁層39は、例えば第1絶縁層36の上に樹脂フィルムを圧着することにより形成される。
【0050】
続いて、図8(b)に示すように、第1絶縁層36及び第2絶縁層39を貫通して第1配線層33のランドL1に到達するように、絶縁層36,39の所定箇所(パッド5の形成箇所)にビアホール39Xを形成する。このビアホール39Xは、第2配線層38の接続部38Aと接するように、第2配線層38の接続部38Aと対向する位置に形成される。このとき、ビアホール39Xに対向する第2配線層38の接続部38Aの幅は、ビアホール39Xの径D1(図4参照)よりも小さく設定されている。
【0051】
このようなビアホール39Xは、例えばレーザ加工法によって形成される。レーザとしては、例えばCO2レーザ、エキシマレーザやYAGレーザ等を用いることができる。
次に、第2絶縁層39の上及びビアホール39Xの内面にシード層(図示略)を形成し、そのシード層を給電層とする電解銅めっき(パネルめっき)により、図8(c)に示すように、第2絶縁層39の上及びビアホール39X内に銅めっき層40Aを形成する。続いて、第2絶縁層39の上面から突出する銅めっき層40AをCMP(Chemical Mechanical Polishing)等で研磨することによって、図9(a)に示すように、第2絶縁層39の上面と面一となるビア40を形成する。これにより、ビア40の上面がパッド5として第2絶縁層39から露出される。さらに、ビア40が第1配線層33のランドL1と接続されるとともに、ビア40の厚み方向の中間部に第2配線層38の接続部38Aがランドレス構造によって接続される。以上の製造工程により、本実施形態の配線基板2を製造することができる。
【0052】
このように、本実施形態では、パッド5となるビア40以外の配線層33,38とその配線層33,38を覆う絶縁層36,39を積層した後に、それら絶縁層36,39を貫通するように、且つ配線層38の接続部38Aよりも大きい径のビアホール39Xを形成する。そして、そのビアホール39Xにビア40を充填するようにした。これにより、第2配線層38の接続部38Aを、ランドレス構造によってビア40と接続させることができる。
【0053】
次に、上述のように製造された配線基板2に半導体チップ3を実装する。具体的には、図9(b)に示すように、配線基板2のパッド5上に、半導体チップ3のバンプ4をフリップチップ接合する。以上の製造工程により、本実施形態の半導体装置1を製造することができる。
【0054】
以上説明した本実施形態によれば、以下の効果を奏することができる。
(1)ビア40の厚み方向の中間部に第2配線層38を配線し、その第2配線層38の接続部38Aをランドレス構造でビア40に接続するようにした。これにより、第2配線層38を配線する領域、つまりビア40間の幅WAを広く設定することができる。したがって、ビア40(パッド5)の間の領域に多くの第2配線層38を配置できるようになるため、配線密度を向上させることができる。
【0055】
(2)本実施形態では、ビアホール36X,39Xをレーザ加工法によって形成することができるため、絶縁層36,39の材料として感光性を有しない非感光性樹脂(例えば熱硬化性樹脂等)を採用することができる。ここで、熱硬化性樹脂は、ソルダレジスト層として一般に使用される感光性樹脂よりも耐熱性や耐薬品性といった信頼性が高い。したがって、絶縁層36,39の材料として熱硬化性樹脂を採用することにより、絶縁層36,39の材料として感光性樹脂しか採用できない場合に比べて、耐熱性や耐薬品性などの信頼性を向上させることができる。
【0056】
(他の実施形態)
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記実施形態では、ビア40をランドレスビアに具体化したが、これに限らず、例えば図10(b)に示すように、ビア径よりも大きい径のランドL3を有するビア41を形成するようにしてもよい。この場合には、先の図8(b)に示す製造工程でビアホール39Xを形成した後に、図10(a)に示すように、絶縁層39の上及びビアホール39Xの内面にシード層54を形成し、上記ランドL3の形状に対応した開口部55Xを有するDFR55をシード層54上に形成する。続いて、上記シード層54を給電層とする電解銅めっきにより、ビアホール39Xを含むDFR55の開口部55Xに銅めっきを充填して、図10(b)に示すように、ビア径よりも大きい径のランドL3を有するビア41を形成する。その後、図10(b)に示すように、DFR55を除去するとともに、不要なシード層54をエッチングして除去する。さらに、上記ランドL3を覆うように第3絶縁層(ソルダレジスト層)42を形成した後、フォトリソグラフィ法によりソルダレジスト層42を露光・現像して図10(c)に示す開口部42Xを形成し、ランドL3の一部をパッド5として露出するようにしてもよい。このような構造であっても、第2配線層38の接続部38Aがランドレス構造によってビア41と接続されるため、上記実施形態と同様の効果を奏することができる。
【0057】
・また、このような構造を採用する場合において、ビア41(ビアホール39X)の径をパッド5の径よりも小さく設定するようにしてもよい。これにより、第2配線層38を配置できる領域、つまりビア41間の幅を上記実施形態の場合よりも広くすることができる。
【0058】
・上記実施形態において、図9(a)に示す製造工程でビア40を形成した後に、例えば図11(a)に示すように、第2絶縁層39の上に更に第3絶縁層(ソルダレジスト層)43を形成するようにしてもよい。図11(a)に示すソルダレジスト層43では、パッド5を露出させるために、パッド5の形成される領域に開口部43Xが形成されている。この場合、次に、図10(b)に示すように、上記パッド5上に半導体チップ3のバンプ4をフリップチップ接合した後に、配線基板2と半導体チップ3との間にアンダーフィル樹脂7を流し込む。その後に、加熱処理によりアンダーフィル樹脂7を硬化させて固めることにより、パッド5とバンプ4との接続部位を外部から保護し、実装信頼性を向上させることができる。このとき、アンダーフィル樹脂7がパッド形成領域よりも外側に流れ出たとしても、上記ソルダレジスト層43によってそのアンダーフィル樹脂7をせき止めることができる。このため、アンダーフィル樹脂7が他の実装用パッド等を汚染することを抑制することができる。
【0059】
・また、上記ソルダレジスト層43は、アンダーフィル樹脂7をせき止めるために設ける場合には、配線基板2の周囲(側壁)まで必ずしも形成する必要はなく、アンダーフィル樹脂7をせき止めることのできる幅を有していればよい。
【0060】
・上記実施形態では、ビア37の上にそのビア37の径よりも大きな径の第2配線層38のランドL2を配置するようにした。これに限らず、例えば第2配線層38のランドL2の径を、ビア37の径よりも小さく設定するようにしてもよい。
【0061】
・上記図1〜図11では、ビア40,41(ビアホール39X)の形状がストレート形状となっているが、例えばビア40,41(ビアホール39X)の形状を、上部から下部になるにつれて径が小さくなるテーパ形状としてもよい。
【0062】
・上記実施形態では、レーザ加工法によりビアホール39Xの形成を行ったが、これに限定されない。例えばブラスト法によりビアホール39Xの形成を行うようにしてもよい。
【0063】
・上記実施形態では、第2配線層38の形成される層数を1層としたが、複数の層に第2配線層38を形成するようにしてもよい。
・上記実施形態では、平面視においてマトリクス状に配設されたパッド5を有する配線基板2に具体化したが、これに限らず、例えばペリフェラル状に配設されたパッドを有する配線基板に具体化してもよい。
【0064】
・上記実施形態では、配線基板2に半導体チップ3を実装する場合について説明したが、被実装体としては半導体チップ3に制限されない。例えば配線基板2の上に別の配線基板を積み重ねる構造を有するフリップチップ実装タイプのパッケージ(パッケージ・オン・パッケージ)にも、本発明を適用することが可能である。
【0065】
・上記実施形態において、第1配線層33の下層の構造については特に限定されない。例えばコア基板10の構造及び材質は特に限定されない。また、コア基板10上に形成される下層配線とそれを覆う絶縁層の層数についても特に限定されない。
【符号の説明】
【0066】
1 半導体装置
2 配線基板
3 半導体チップ(被実装体)
5 パッド
33 第1配線層
36 第1絶縁層
38 第2配線層
38A 接続部
39 第2絶縁層
39X ビアホール
40,41 ビア
42,43 第3絶縁層
L1〜L3 ランド
【特許請求の範囲】
【請求項1】
ランドを備えた第1配線層と、
前記第1配線層の上に形成された第1絶縁層と、
前記第1絶縁層の上に形成された第2配線層と、
前記第2配線層の上に形成された第2絶縁層と、
前記第1絶縁層及び前記第2絶縁層の厚み方向に貫通して充填され、前記第1配線層のランドに接続されたビアと、を含み、
前記ビアは、被実装体が接続されるパッドを有し、
前記第2配線層は、前記ビアの径よりも幅が小さく設定され、前記ビアに接続される接続部を有することを特徴とする配線基板。
【請求項2】
前記ビアは前記第2配線層においてランドレスビアであって、前記第2絶縁層から露出され、且つ前記第2絶縁層と面一である前記ビアの端面が前記パッドであることを特徴とする請求項1に記載の配線基板。
【請求項3】
前記ビアは、当該ビアの径よりも大きな径のランドを有し、
前記ランドの上に形成され、前記ランドの一部を前記パッドとして露出させる第3絶縁層を更に有することを特徴とする請求項1に記載の配線基板。
【請求項4】
前記ビアの径は、前記パッドの径よりも小さく設定されていることを特徴とする請求項3に記載の配線基板。
【請求項5】
前記第1絶縁層及び前記第2絶縁層の材料を非感光性樹脂としたことを特徴とする請求項1〜4のいずれか1つに記載の配線基板。
【請求項6】
前記パッドは、平面視においてマトリクス状に形成されることを特徴とする請求項1〜5のいずれか1つに記載の配線基板。
【請求項7】
請求項1〜6のいずれか1つの配線基板と、
前記パッドにフリップチップ接続される半導体チップと、
を有することを特徴とする半導体装置。
【請求項8】
ランドを備えた第1配線層の上に第1絶縁層を形成する工程と、
前記第1絶縁層の上に、接続部を備えた第2配線層を形成する工程と、
前記第2配線層の上に第2絶縁層を形成する工程と、
前記接続部と対向する位置の前記第1絶縁層及び前記第2絶縁層を前記第1配線層のランドに到達するまで貫通して、前記接続部よりも大きい径を有するビアホールを形成する工程と、
前記ビアホールにビアを充填することで、前記ビアと前記第1配線層及び前記第2配線層とを電気的に接続する工程と、を有することを特徴とする配線基板の製造方法。
【請求項9】
前記ビアの端面を、被実装体が接続されるパッドとして前記第2絶縁層から露出する工程を有することを特徴とする請求項8に記載の配線基板の製造方法。
【請求項10】
前記ビアを充填する工程は、前記ビアの上に当該ビアの径よりも大きい径のランドを形成する工程を含み、
前記ビアのランドを覆う第3絶縁層を形成する工程と、
前記ビアのランドの一部を、被実装体が接続されるパッドとして前記第3絶縁層から露出する工程と
を更に有することを特徴とする請求項8に記載の配線基板の製造方法。
【請求項1】
ランドを備えた第1配線層と、
前記第1配線層の上に形成された第1絶縁層と、
前記第1絶縁層の上に形成された第2配線層と、
前記第2配線層の上に形成された第2絶縁層と、
前記第1絶縁層及び前記第2絶縁層の厚み方向に貫通して充填され、前記第1配線層のランドに接続されたビアと、を含み、
前記ビアは、被実装体が接続されるパッドを有し、
前記第2配線層は、前記ビアの径よりも幅が小さく設定され、前記ビアに接続される接続部を有することを特徴とする配線基板。
【請求項2】
前記ビアは前記第2配線層においてランドレスビアであって、前記第2絶縁層から露出され、且つ前記第2絶縁層と面一である前記ビアの端面が前記パッドであることを特徴とする請求項1に記載の配線基板。
【請求項3】
前記ビアは、当該ビアの径よりも大きな径のランドを有し、
前記ランドの上に形成され、前記ランドの一部を前記パッドとして露出させる第3絶縁層を更に有することを特徴とする請求項1に記載の配線基板。
【請求項4】
前記ビアの径は、前記パッドの径よりも小さく設定されていることを特徴とする請求項3に記載の配線基板。
【請求項5】
前記第1絶縁層及び前記第2絶縁層の材料を非感光性樹脂としたことを特徴とする請求項1〜4のいずれか1つに記載の配線基板。
【請求項6】
前記パッドは、平面視においてマトリクス状に形成されることを特徴とする請求項1〜5のいずれか1つに記載の配線基板。
【請求項7】
請求項1〜6のいずれか1つの配線基板と、
前記パッドにフリップチップ接続される半導体チップと、
を有することを特徴とする半導体装置。
【請求項8】
ランドを備えた第1配線層の上に第1絶縁層を形成する工程と、
前記第1絶縁層の上に、接続部を備えた第2配線層を形成する工程と、
前記第2配線層の上に第2絶縁層を形成する工程と、
前記接続部と対向する位置の前記第1絶縁層及び前記第2絶縁層を前記第1配線層のランドに到達するまで貫通して、前記接続部よりも大きい径を有するビアホールを形成する工程と、
前記ビアホールにビアを充填することで、前記ビアと前記第1配線層及び前記第2配線層とを電気的に接続する工程と、を有することを特徴とする配線基板の製造方法。
【請求項9】
前記ビアの端面を、被実装体が接続されるパッドとして前記第2絶縁層から露出する工程を有することを特徴とする請求項8に記載の配線基板の製造方法。
【請求項10】
前記ビアを充填する工程は、前記ビアの上に当該ビアの径よりも大きい径のランドを形成する工程を含み、
前記ビアのランドを覆う第3絶縁層を形成する工程と、
前記ビアのランドの一部を、被実装体が接続されるパッドとして前記第3絶縁層から露出する工程と
を更に有することを特徴とする請求項8に記載の配線基板の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【公開番号】特開2012−104774(P2012−104774A)
【公開日】平成24年5月31日(2012.5.31)
【国際特許分類】
【出願番号】特願2010−254494(P2010−254494)
【出願日】平成22年11月15日(2010.11.15)
【出願人】(000190688)新光電気工業株式会社 (1,516)
【Fターム(参考)】
【公開日】平成24年5月31日(2012.5.31)
【国際特許分類】
【出願日】平成22年11月15日(2010.11.15)
【出願人】(000190688)新光電気工業株式会社 (1,516)
【Fターム(参考)】
[ Back to top ]