配線基板およびその実装構造体ならびに配線基板の製造方法
【課題】本発明は、電気的信頼性を向上させる要求に応える配線基板およびその実装構造体ならびに配線基板の製造方法を提供するものである。
【解決手段】本発明の一形態にかかる配線基板３は、基材１１および樹脂部１０を含む基体７と、該基体７の一主面に部分的に形成された第１導電層１３ａと、基体７の他主面に部分的に形成された第２導電層１３ｂと、基体７を貫通して第１導電層１３ａおよび第２導電層１３ｂに接続したスルーホール導体８とを備え、該スルーホール導体８は、第２導電層１３ｂから第１導電層１３ａに向かって幅が狭くなっており、第２導電層１３ｂの厚みは、第１導電層１３ａの厚みよりも大きい。
【解決手段】本発明の一形態にかかる配線基板３は、基材１１および樹脂部１０を含む基体７と、該基体７の一主面に部分的に形成された第１導電層１３ａと、基体７の他主面に部分的に形成された第２導電層１３ｂと、基体７を貫通して第１導電層１３ａおよび第２導電層１３ｂに接続したスルーホール導体８とを備え、該スルーホール導体８は、第２導電層１３ｂから第１導電層１３ａに向かって幅が狭くなっており、第２導電層１３ｂの厚みは、第１導電層１３ａの厚みよりも大きい。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子機器（たとえば各種オーディオビジュアル機器、家電機器、通信機器、コンピュータ機器およびその周辺機器）等に使用される配線基板およびその実装構造体ならびに配線基板の製造方法に関するものである。
【背景技術】
【０００２】
従来、電子機器における実装構造体としては、配線基板に電子部品を実装したものが使用されている。
【０００３】
特許文献１には、両面銅張積層板にレーザ加工を行って貫通スルーホールを形成し、該貫通スルーホールをメッキ金属で封止した配線基板が記載されている。
【０００４】
ところで、両面銅張積層板にレーザ加工を行う際、レーザの入射側には熱が強く印加されるため、絶縁基材を構成する樹脂材料に損傷が生じやすい。それ故、貫通スルーホールのレーザ入射側において、絶縁基材とメッキ金属との剥離が生じて該メッキ金属に断線が生じやすくなり、ひいては配線基板の電気的信頼性が低下しやすい。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０００‐７７８０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、電気的信頼性を向上させる要求に応える配線基板およびその実装構造体ならびに配線基板の製造方法を提供するものである。
【課題を解決するための手段】
【０００７】
本発明の一形態にかかる配線基板は、基材および樹脂部を含む基体と、該基体の一主面に部分的に形成された第１導電層と、前記基体の他主面に部分的に形成された第２導電層と、前記基体を貫通して前記第１導電層および前記第２導電層に接続したスルーホール導体とを備え、該スルーホール導体は、前記第２導電層から前記第１導電層に向かって幅が狭くなっており、前記第２導電層の厚みは、前記第１導電層の厚みよりも大きい。
【０００８】
本発明の一形態にかかる実装構造体は、上記配線基板と、該配線基板の前記第１導電層側の主面に実装され、前記第１導電層に電気的に接続された電子部品とを備える。
【０００９】
本発明の一形態にかかる配線基板の製造方法は、基材および樹脂部を含む基体と、該基体の一主面に形成された第１導電材料層と、前記基体の他主面に形成された第２導電材料層とを備え、前記第２導電材料層の厚みが前記第１導電材料層の厚みよりも大きい積層板を準備する工程と、前記積層板の前記第２導電材料層側の主面にレーザ光を照射することによって、前記第２導電材料層側から前記第１導電材料層側に向かって前記基体にスルーホールを形成する工程と、前記スルーホール内にスルーホール導体を形成する工程と、前記第１導電材料層をパターニングして第１導電層を形成する工程と、前記第２導電材料層をパターニングして第２導電層を形成する工程とを備える。
【発明の効果】
【００１０】
本発明の一形態にかかる配線基板およびその実装構造体ならびに配線基板の製造方法に
よれば、レーザ光の入射側における基体の損傷を低減し、ひいては電気的信頼性に優れた配線基板および実装構造体を得ることができる。
【図面の簡単な説明】
【００１１】
【図１】図１（ａ）は、本発明の一実施形態にかかる実装構造体を厚み方向に切断した断面図であり、図１（ｂ）は、図１（ａ）の第２ランド部１５ｂと第２ビア導体１４ｂとの接続態様を表す平面図である。
【図２】図２（ａ）および（ｃ）は、図１に示す実装構造体の製造工程を説明する厚み方向に切断した断面図である。
【図３】図３（ａ）および（ｂ）は、図１に示す実装構造体の製造工程を説明する厚み方向に切断した断面図である。
【発明を実施するための形態】
【００１２】
以下に、本発明の一実施形態に係る実装構造体を、図面に基づいて詳細に説明する。
【００１３】
図１（ａ）に示した実装構造体１は、例えば各種オーディオビジュアル機器、家電機器、通信機器、コンピュータ装置またはその周辺機器などの電子機器に使用されるものである。この実装構造体１は、電子部品２と、電子部品２がフリップチップ実装された配線基板３と、電子部品２および配線基板３に接続された導体バンプ４と、を含んでいる。
【００１４】
電子部品２は、例えばＩＣまたはＬＳＩ等の半導体素子として機能するものであり、例えばシリコン、ゲルマニウム、ガリウム砒素、ガリウム砒素リン、窒化ガリウムまたは炭化珪素等の半導体材料により形成することができる。この電子部品２は、厚みが例えば０．１ｍｍ以上１ｍｍ以下に設定されており、平面方向（ＸＹ平面方向）および厚み方向（Ｚ方向）への熱膨張率が例えば３ｐｐｍ／℃以上５ｐｐｍ／℃以下に設定されている。
【００１５】
なお、電子部品２の熱膨張率は、市販のＴＭＡ装置を用いてＪＩＳＫ７１９７‐１９９１に準じた測定方法により測定される。以下、各部材の熱膨張率は、電子部品２と同様に測定される。
【００１６】
配線基板３は、コア基板５と、該コア基板５の上下に形成された一対の配線層６と、を含んでいる。この配線基板３は、一主面に電子部品２が実装され、他主面がマザーボード（図示せず）に実装される。
【００１７】
コア基板５は、配線基板３の強度を高めるものであり、基体７と、該基体７を厚み方向に貫通するスルーホールＴに形成された筒状のスルーホール導体８と、該スルーホール導体８の内部に配された柱状の絶縁体９と、を含んでいる。
【００１８】
基体７は、コア基板５の主要部をなして剛性を高めるものであり、樹脂部１０と、樹脂部１０により被覆された基材１１と、該樹脂部１０により被覆された無機絶縁フィラーと、を含んでいる。基体７の厚みは、例えば０．１ｍｍ以上１ｍｍ以下に設定されている。基体７の平面方向への熱膨張率は、例えば５ｐｐｍ／℃以上３０ｐｐｍ／℃以下に設定され、基体７の厚み方向への熱膨張率は、例えば１５ｐｐｍ／℃以上５０ｐｐｍ／℃以下に設定され、ヤング率が例えば１５ＧＰａ以上４５ＧＰａ以下に設定されている。
【００１９】
なお、基体７のヤング率は、ＭＴＳシステムズ社製Ｎａｎｏ Ｉｎｄｅｎｔｏｒ ＸＰ／ＤＣＭを用いて測定される。以下、各部材のヤング率は、基体７と同様に測定される。
【００２０】
基体７の樹脂部１０は、例えばエポキシ樹脂、ビスマレイミドトリアジン樹脂、シアネート樹脂、ポリフェニレンエーテル樹脂、全芳香族ポリアミド樹脂またはポリイミド樹脂
等の熱硬化性樹脂により形成することができる。なお、基体７の樹脂部１０は、例えばフッ素樹脂、芳香族液晶ポリエステル樹脂、ポリエーテルケトン樹脂、ポリフェニレンエーテル樹脂またはポリイミド樹脂等の熱可塑性樹脂を用いても構わない。
【００２１】
基体７の基材１１としては、繊維により構成された織布を用いることができ、基材１１を構成する繊維としては、例えばガラス繊維、樹脂繊維、炭素繊維または金属繊維等を使用することができる。なお、基材１１として、不織布または繊維を一方向に配列したもの（ＵＤ）を使用しても構わない。
【００２２】
基体７の無機絶縁フィラーは、基体７を高剛性および低熱膨張にするものであり、例えば酸化ケイ素等の無機絶縁材料によって形成されている。
【００２３】
スルーホール導体８は、コア基板５の上下の配線層６を電気的に接続するものであり、例えば銅等を含む導電材料により形成することができる。
【００２４】
ここで、スルーホール導体８が被着されるスルーホールＴは、底面が円形の柱状であって、コア基板５のマザーボード側から電子部品２側に向かって幅狭となるようにテーパー状に形成されている。その結果、スルーホールＴを電子部品２側で小径化することができ、配線を微細化することができる。このテーパー状のスルーホールＴは、レーザ加工により形成され、レーザ光の入射側から出射側に向かって幅狭となる。
【００２５】
絶縁体９は、後述するビア導体１４の支持面を形成するものであり、例えばエポキシ樹脂等の樹脂材料により形成することができる。
【００２６】
一方、コア基板５の上下には、上述した如く、一対の配線層６が形成されている。配線層６は、基体７上に積層された複数の絶縁層１２と、基体７上または絶縁層１２上に形成された導電層１３と、絶縁層１２を厚み方向に貫通するビア孔Ｖに形成され、導電層１３に接続されたビア導体１４と、を含んでいる。
【００２７】
絶縁層１２は、導電層１３を支持する支持部材として機能するだけでなく、導電層１３同士の短絡を防ぐ絶縁部材として機能するものであり、例えば、エポキシ樹脂等の樹脂材料と、該樹脂材料により被覆された、酸化ケイ素等の粒子からなる無機絶縁フィラーとを含んでいる。この絶縁層１２は、厚みが例えば５μｍ以上４０μｍ以下に設定され、平面方向および厚み方向への熱膨張率が例えば１５ｐｐｍ／℃以上４５ｐｐｍ／℃以下に設定され、ヤング率が例えば５ＧＰａ以上４０ＧＰａ以下に設定されている。
【００２８】
導電層１３は、接地用配線、電力供給用配線または信号用配線として機能するものであり、例えば銅等を含む導電材料により形成することができる。この導電層１３は、厚みが４μｍ以上１５μｍ以下に設定され、平面方向および厚み方向への熱膨張率が例えば１６ｐｐｍ／℃以上１９ｐｐｍ／℃以下に設定され、ヤング率が６０ＧＰa以上１３０ＧＰａ
以下に設定されている。
【００２９】
ビア導体１４は、厚み方向に互いに離間した導電層１３同士を相互に接続するものであり、例えば銅等を含む導電材料により形成することができる。このビア導体１４は、例えば、コア基板５に向かって幅狭となる柱状に形成されるとともに底面が円形状に形成されており、ビア導体１４の貫通方向に沿った断面における最大幅は、例えば１５μｍ以上４０μｍ以下に設定され、ビア導体１４の貫通方向に沿った断面における最小幅は、例えば１０μｍ以上３０μｍ以下に設定され、各方向への熱膨張率が例えば１６ｐｐｍ／℃以上１９ｐｐｍ／℃以下に設定され、ヤング率が６０ＧＰa以上１３０ＧＰａ以下に設定され
ている。
【００３０】
ここで、便宜上、絶縁層１２の内、基体７の電子部品２側の主面に配された絶縁層１２を第１絶縁層１２ａとし、基体７のマザーボード側の主面に配された絶縁層１２を第２絶縁層１２ｂとする。なお、本実施形態において、第１絶縁層１２ａの厚みと第２絶縁層１２ｂの厚みは同一であり、第１絶縁層１２ａの厚みは、第２絶縁層１２ｂの厚みの例えば０．９倍以上１．１倍以下に設定されている。
【００３１】
また、導電層１３の内、基体７の第１絶縁層１２ａ側の主面に配された導電層１３を第１導電層１３ａとし、基体７の第２絶縁層１２ｂ側の主面に配された導電層１３を第２導電層１３ｂとし、第２絶縁層１２ｂの第２導電層１３ｂと反対側の主面に配された導電層１３を第３導電層１３ｃとする。なお、上述したスルーホールＴは、第２導電層１３ｂから第１導電層１３ａに向かって幅狭なテーパー状となっている。
【００３２】
また、第２導電層１３ｂは、平板状であって円柱状の第１ランド部１５ａを有しており、第３導電層１３ｃは、平面視したときに第１ランド部１５ａと重なる位置に配された平板状であって円柱状の第２ランド部１５ｂを有している。第１ランド部１５ａの厚み方向に沿った断面における幅は、例えば４０μｍ以上１００μｍ以下に設定され、第２ランド部１５ｂの厚み方向に沿った断面における幅は、例えば４０μｍ以上１００μｍ以下に設定されている。また、第１ランド部１５ａの厚み方向に沿った断面における幅は、第２ランド部１５ｂの厚み方向に沿った断面における幅と同一に設定されており、第２ランド部１５ｂの厚み方向に沿った断面における幅の例えば０．９倍以上１．１倍以下に設定されている。また、第１ランド部１５ａと第２ランド部１５ｂとは、平面視にて図心が同じ箇所に配されており、第１ランド部１５ａと第２ランド部１５ｂとの平面視における図心同士の距離は、平面視にて円形状である第１ランド部１５ａおよび第２ランド部１５ｂの径の例えば１０％以下である。
【００３３】
また、ビア導体１４の内、第１絶縁層１２ａを貫通するビア導体１４を第１ビア導体１４ａとし、第２絶縁層１２ｂを貫通するビア導体１４を第２ビア導体１４ｂとし、第３絶縁層１２ｃを貫通するビア導体１４を第３ビア導体１４ｃとする。
【００３４】
ところで、第２導電層１３ｂから第１導電層１３ａに向かって幅狭なテーパー状のスルーホールＴを基体７に形成する際、基体７は、第２導電層１３ａ側からレーザ光が入射されるため、第２導電層１３ｂ側において熱が印加されやすい。
【００３５】
一方、本実施形態の配線基板３においては、第２導電層１３ｂの厚みが第１導電層１３ａの厚みよりも大きい。その結果、基体７よりも熱伝導率の高い第２導電層１３ｂの厚みを大きくすることによって、レーザ光の熱を良好に拡散させることができるため、基体７の第２導電層１３ｂ側における損傷を低減することができる。したがって、第２導電層１３ｂ側におけるスルーホールＴ内壁とスルーホール導体８との剥離を低減することができるため、スルーホール導体８の断線を低減することができ、ひいては信頼性に優れた配線基板３を提供することができる。
【００３６】
さらに、基体７の第２導電層１３ｂ側における損傷を低減することによって、第２導電層１３ｂ側におけるスルーホールＴ内壁で樹脂部１０と基材１１との剥離を低減することができる。したがって、該剥離箇所へのスルーホール導体８の侵入を低減することができるため、隣接するスルーホール導体８同士の絶縁信頼性を高め、ひいてはスルーホール導体８を近接させて高密度化することができる。
【００３７】
その上、第１導電層１３ａの厚みを小さくすることによって、基体７の電子部品２側に配された第１導電層１３ａを微細化することができ、ひいては電子部品２側の配線層６を
高密度化することができる。
【００３８】
なお、第１導電層１３ａの厚みは、例えば５μｍ以上１５μｍ以下に設定され、第２導電層１３ｂの厚みは、例えば８μｍ以上１８μｍ以下に設定されている。また、第２導電層１３ｂの厚みは、第１導電層１３ａの厚みの例えば１．２倍以上１．７倍以下に設定されている。
【００３９】
ところで、第２導電層１３ｂの厚みを第１導電層１３ａの厚みよりも大きくすると、基体７の上下に配された第１導電層１３ａと第２導電層１３ｂとの体積に差が出やすい。
【００４０】
一方、本実施形態においては、第２導電層１３ｂの平面視における面積は、第１導電層１３ａの平面視における面積よりも小さい。すなわち、第２導電層１３ｂの残銅率が第１導電層１３ａの残銅率よりも小さい。その結果、第２導電層１３ｂの厚みを第１導電層１３ａの厚みよりも大きくした場合において、基体７の上下に配された第１導電層１３ａと第２導電層１３ｂとの体積の差を低減することができるため、該体積の差に起因した基体７の反りを低減することができ、ひいては配線基板の信頼性を高めることができる。
【００４１】
なお、第１導電層１３ａの残銅率は、例えば５０％以上７０％以下に設定され、第２導電層１３ｂの残銅率は、例えば４０％以上６０％以下に設定されている。また、第２導電層１３ｂの残銅率は、第１導電層１３ｂの残銅率の例えば１．２倍以上１．５倍以下に設定されている。ここで、第１導電層１３ａの残銅率は、配線基板３の第１導電層１３ａが形成された層を平面視した場合において、該層全体における第１導電層１３ａが占める割合を測定することによって求められる。また、第２導電層１３ｂの残銅率は、第１導電層１３ａと同様に求められる。また、第１導電層１３ａおよび第２導電層１３ｂの残銅率は、第１導電層１３ａおよび第２導電層１３ｂに形成されるパーフォレーション（貫通孔）の大きさや数を調節することによって、調節することができる。
【００４２】
一方、本実施形態において、第２ビア導体１４ｂの最大幅は、第１ビア導体１４ａの最大幅よりも小さい。ここで、本実施形態においては、上述した如く、第１絶縁層１１ａの厚みと第２絶縁層１１ｂの厚みは同一であり、且つ第２導電層１３ａの厚みが大きいため、第２ビア導体１４ｂを第１ビア導体１４ａと同様の条件で形成すると、第２ビア導体１４ｂの最小幅は第１ビア導体１４ａよりも大きくなりやすいが、第２ビア導体１４ｂの最大幅を第１ビア導体１４ａの最大幅よりも小さくすることによって、第２ビア導体１４ｂの最小幅を第１ビア導体１４ａの最小幅に近づけつつ、第２ビア導体１４ｂを小型化することができる。
【００４３】
さらに、第２ビア導体１４ｂの最小幅は、第１ビア導体１４ａの最小幅と同一であることが望ましい。その結果、第２ビア導体１４ｂと第２導電層１３ｂとの接続信頼性を担保することができる。
【００４４】
なお、第１ビア導体１４ａの最大幅は、例えば１５μｍ以上３５μｍ以下に設定され、第２ビア導体１４ｂの最大幅は、例えば１０μｍ以上３０μｍ以下に設定されている。また、第２ビア導体１４ｂの最大幅は、第１ビア導体１４ａの最大幅の例えば０．６倍以上０．８倍以下に設定されている。
【００４５】
また、第１ビア導体１４ａの最小幅は、例えば１０μｍ以上３０μｍ以下に設定され、第２ビア導体１４ｂの最小幅は、例えば５μｍ以上２５μｍ以下に設定されている。また、第２ビア導体１４ｂの最小幅は、第１ビア導体１４ａの最小幅の例えば０．９倍以上１．１倍以下に設定されている。
【００４６】
また、この第２ビア導体１４ｂは、複数形成されているとともに第２導電層１３ｂの第１ランド部１５ａおよび第３導電層１３ｃの第２ランド部１５ｂに接続されている。その結果、複数の第２ビア導体１４ｂによって第１ランド部１５ａと第２ランド部１５ｂとを接続するため、第２ビア導体１４ｂの最大幅を第１ビア導体１４ａよりも小さくしたとしても、第１ランド部１５ａと第２ランド部１５ｂとの接続強度を高めることができる。
【００４７】
この第２ランド部１５ｂには、図１（ｂ）に示すように、４つの第２ビア導体１４ｂが接続されていることが望まく、該４つの第２ビア導体１４ｂは十字状に配されていることが望ましい。その結果、複数の第２ビア導体１４ｂそれぞれに応力を分散させることができ、第２ランド部１５ｂと第２ビア導体１４ｂとの接続信頼性を高めることができる。
【００４８】
また、第２ランド部１５ｂに接続した第３ビア導体１４ｃは、図１（ｂ）に示すように、平面視において、十字状に配された４つの第２ビア導体１４ｂの図心に配されている。その結果、複数の第２ビア導体１４ｂそれぞれに応力を分散させることができ、第２ランド部１５ｂと第２ビア導体１４ｂとの接続信頼性を高めることができるとともに、第２ランド部１５ｂと第３ビア導体１４ｃとの接続部にて応力を分散させることができ、第２ランド部１５ｂと第３ビア導体１４ｃとの接続信頼性を高めることができる。なお、第３ビア導体１４ｃは、第２ランド部１５ｂの図心に配されていることが望ましい。
【００４９】
かくして、上述した実装構造体１は、配線基板３を介して供給される電源や信号に基づいて電子部品２を駆動若しくは制御することにより、所望の機能を発揮する。
【００５０】
次に、上述した実装構造体１の製造方法を、図２から図３に基づいて説明する。
【００５１】
（１）図２（ａ）ないし（ｃ）に示すように、コア基板５を準備する。具体的には、例えば以下のように行う。
【００５２】
まず、図２（ａ）に示すように、例えば未硬化樹脂を含む前駆体シートを複数積層するとともに最外層に金属箔を積層し、該積層体を加熱加圧して硬化させることにより、金属箔からなる第１導電材料層１３ａｘおよび第２導電材料層１３ｂｘが上下に形成された基体７を作製する。次に、図２（ｂ）に示すように、第２導電材料層１３ｂｘにレーザ光を照射し（照射方向Ｌ）、第２導電材料層１３ｂｘ側から第１導電層１３ａｘ側に向かって基体７を貫通するスルーホールＴを形成する。次に、図２（ｃ）に示すように、無電解めっき法、電解めっき法、スパッタリング法または蒸着法またはＣＶＤ法等を用いて、スルーホールＴの内壁に導電材料を被着させることによって、スルーホール導体８を形成する。次に、エッチング法およびフォトリソグラフィ技術を用いて、第１導電材料層１３ａｘをパターニングして第１導電層１３ａを形成し、第２導電材料層１３ｂｘをパターニングして第２導電層１３ｂを形成する。次に、スルーホール導体８に取り囲まれた領域に樹脂材料を充填して絶縁体９を形成する。
【００５３】
一方、本実施形態においては、第２導電材料層１３ｂｘの厚みが、第１導電材料層１３ａｘの厚みよりも大きい。その結果、レーザ光を用いて、第２導電材料層１３ｂｘ側から第１導電層１３ａｘ側に向かって基体７を貫通する際に、レーザ光の出射側よりも熱が大量に印加されやすい入射側において、基体７よりも熱伝導率の高い第２導電材料層１３ｂｘの厚みを大きくすることによって、基体７の第２導電材料層１３ｂｘ側（レーザ光の入射側）における熱を良好に拡散させることができるため、基体７の第２導電材料層１３ｂｘ側における損傷を低減することができる。したがって、スルーホールＴの第２導電材料層１３ｂｘ側の内壁にスルーホール導体８を良好に被着させることができ、該スルーホール導体８の断線を低減することができる。
【００５４】
さらに、レーザ光を用いて、第２導電材料層１３ｂｘ側から第１導電層１３ａｘ側に向かって基体７を貫通しているため、基体７に第２導電材料層１３ｂｘ側から第１導電材料層１３ａｘ側に向かって幅狭なスルーホールＴを形成することができる。その結果、基体７の電子部品２側の主面においてスルーホールＴの開口を小型化し、配線密度を高めることができる。
【００５５】
その上、第１導電材料層１３ａｘの厚みが小さいため、エネルギーが低下して加工性にばらつきが出やすいレーザ光の出射側において、第１導電材料層１３ａｘの加工に要するエネルギーを低減して加工性のばらつきを低減し、ひいては各スルーホールＴの形状のばらつきを低減することができる。
【００５６】
また、第１導電材料層１３ａｘの厚みが小さいため、第１導電材料層１３ａｘをパターニングする際に容易に微細化することができる。
【００５７】
ここで、第１導電材料層１３ａｘよりも厚みの大きい第２導電材料層１３ｂｘは、第１導電材料層１３ａｘに用いる金属箔よりも厚みの大きい金属箔を第２導電材料層１３ｂｘに用いることによって、形成することができる。
【００５８】
また、第２導電材料層１３ｂｘに照射するレーザ光は、ＹＡＧレーザまたはＹＶＯ４レーザ等のＵＶレーザを用いることが望ましい。その結果、レーザ光の波長が短いことから銅に吸収されやすいため、基体７に印加される熱を低減しつつ、厚みの大きい第２導電材料層１３ｂｘを容易に貫通させることができる。このＵＶレーザは、レーザ光の波長が例えば２００ｎｍ以上３８０ｎｍ以下に設定され、レーザ光の１パルス(ショット)当たりのエネルギーが例えば０．１μＪ以上１００μＪ以下に設定され、レーザ光のパルス幅が例えば１０ｎｓ(ナノ秒)以上１００ｎｓ以下に設定され、レーザ光のショット数が例えば１００以上１０,０００以下に設定されている。
【００５９】
また、第１導電材料層１３ａｘおよび第２導電材料層１３ｂｘを所望の形状にパターニングすることによって、第１導電層１３ａおよび第２導電層１３ｂの残銅率を調節することができる。
【００６０】
以上のようにして、コア基板５を作製することができる。
【００６１】
（２）図３（ａ）および（ｂ）に示すように、コア基板５の両側に一対の配線層６を形成する。具体的には、例えば以下のように行う。
【００６２】
まず、図３（ａ）に示すように、未硬化の樹脂をコア基板５上に配置し、樹脂を加熱して流動密着させつつ、更に加熱して樹脂を硬化させることにより、コア基板５上に絶縁層１２を形成する。次に、ＹＡＧレーザまたはＹＶＯ４レーザ等のＵＶレーザを用いて、絶縁層１２にビア孔Ｖを形成し、該ビア孔Ｖ内に導電層１３の少なくとも一部を露出させる。次に、セミアディティブ法、サブトラクティブ法またはフルアディティブ法等により、貫通孔にビア導体１４を形成するとともに絶縁層１２上に導電層１３を形成する。
【００６３】
これらの工程を繰り返すことにより、図３（ｂ）に示すように、配線層６を形成することできる。
【００６４】
ここで、ＵＶレーザを用いてビア孔Ｖを形成することによって、ビア孔Ｖを小径化することができる。
【００６５】
また、ビア孔Ｖを形成する際にレーザ光の照射エネルギー、ショット数、回転半径また
はアパチャーを調節することによって、第２ビア導体１４ｂの最大幅を第１ビア導体１４ａの最大幅よりも小さくすることができる。
【００６６】
以上のようにして、コア基板５上に配線層６を形成し、配線基板３を作製することができる。なお、本工程を繰り返すことにより、配線層６をより多層化させることができる。
【００６７】
（３）配線基板３に導体バンプ４を介して電子部品２をフリップチップ実装することにより、図１（ａ）に示す実装構造体１を作製することができる。
【００６８】
本発明は上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良、組み合わせ等が可能である。
【００６９】
例えば、上述した実施形態において、配線基板が配線層およびコア基板を含む構成を例に説明したが、配線基板はコア基板のみを含んでいても構わない。
【００７０】
また、上述した実施形態において、配線層が絶縁層を２層含む構成を例に説明したが、配線層は、絶縁層を１層含んでいても構わないし、絶縁層を３層以上含んでいても構わない。
【００７１】
また、上述した実施形態において、第１絶縁層および第２絶縁層の厚みが同一である構成を例に説明したが、第１絶縁層の厚みは、第２絶縁層の厚みよりも大きくても構わない。この場合、第２導電層の厚みが第１導電層の厚みよりも大きいことに起因した基体の反りを低減することができる。
【００７２】
また、上述した実施形態において、電子部品側の配線層の層数とマザーボード側の配線層の層数が同一である構成を例に説明したが、電子部品側の配線層の層数は、マザーボード側の配線層の層数よりも多くても構わない。この場合、第２導電層の厚みが第１導電層の厚みよりも大きいことに起因した基体の反りを低減することができるとともに、電子部品側の配線層を高密度化することができる。
【００７３】
また、上述した実施形態において、基体７の熱膨張率の分布について詳細に説明してないが、基体７は、第１導電層側から第２導電層側に向かって熱膨張率が小さくなっていても構わない。この場合、第２導電層の厚みが第１導電層の厚みよりも大きいことに起因した基体の反りを低減することができる。
【００７４】
また、上述した実施形態の（１）の工程において、第１導電材料層よりも厚みの大きい第２導電材料層を形成する方法として、第１導電材料層に用いる金属箔よりも厚みの大きい金属箔を第２導電材料層に用いる方法を例に説明したが、第１導電材料層よりも厚みの大きい第２導電材料層を形成する方法としては、第１導電材料層および第２導電材料層を形成した後に第１導電材料層を選択的にエッチングする方法を用いても構わないし、無電解めっき法、電解めっき法、スパッタ法、蒸着法またはＣＶＤ法によって第１導電材料層および第２導電材料層を基体に被着させ、該被着量を調節する方法を用いても構わない。
【符号の説明】
【００７５】
１ 実装構造体
２ 電子部品
３ 配線基板
４ 導体バンプ
５ コア基板
６ 配線層
７ 基体
８ スルーホール導体
９ 絶縁体
１０ 樹脂部
１１ 基材
１２ 絶縁層
１３ 導電層
１４ ビア導体
１５ａ 第１ランド部
１５ｂ 第２ランド部
Ｔ スルーホール
Ｖ ビア孔
Ｌ 照射方向
【技術分野】
【０００１】
本発明は、電子機器（たとえば各種オーディオビジュアル機器、家電機器、通信機器、コンピュータ機器およびその周辺機器）等に使用される配線基板およびその実装構造体ならびに配線基板の製造方法に関するものである。
【背景技術】
【０００２】
従来、電子機器における実装構造体としては、配線基板に電子部品を実装したものが使用されている。
【０００３】
特許文献１には、両面銅張積層板にレーザ加工を行って貫通スルーホールを形成し、該貫通スルーホールをメッキ金属で封止した配線基板が記載されている。
【０００４】
ところで、両面銅張積層板にレーザ加工を行う際、レーザの入射側には熱が強く印加されるため、絶縁基材を構成する樹脂材料に損傷が生じやすい。それ故、貫通スルーホールのレーザ入射側において、絶縁基材とメッキ金属との剥離が生じて該メッキ金属に断線が生じやすくなり、ひいては配線基板の電気的信頼性が低下しやすい。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０００‐７７８０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、電気的信頼性を向上させる要求に応える配線基板およびその実装構造体ならびに配線基板の製造方法を提供するものである。
【課題を解決するための手段】
【０００７】
本発明の一形態にかかる配線基板は、基材および樹脂部を含む基体と、該基体の一主面に部分的に形成された第１導電層と、前記基体の他主面に部分的に形成された第２導電層と、前記基体を貫通して前記第１導電層および前記第２導電層に接続したスルーホール導体とを備え、該スルーホール導体は、前記第２導電層から前記第１導電層に向かって幅が狭くなっており、前記第２導電層の厚みは、前記第１導電層の厚みよりも大きい。
【０００８】
本発明の一形態にかかる実装構造体は、上記配線基板と、該配線基板の前記第１導電層側の主面に実装され、前記第１導電層に電気的に接続された電子部品とを備える。
【０００９】
本発明の一形態にかかる配線基板の製造方法は、基材および樹脂部を含む基体と、該基体の一主面に形成された第１導電材料層と、前記基体の他主面に形成された第２導電材料層とを備え、前記第２導電材料層の厚みが前記第１導電材料層の厚みよりも大きい積層板を準備する工程と、前記積層板の前記第２導電材料層側の主面にレーザ光を照射することによって、前記第２導電材料層側から前記第１導電材料層側に向かって前記基体にスルーホールを形成する工程と、前記スルーホール内にスルーホール導体を形成する工程と、前記第１導電材料層をパターニングして第１導電層を形成する工程と、前記第２導電材料層をパターニングして第２導電層を形成する工程とを備える。
【発明の効果】
【００１０】
本発明の一形態にかかる配線基板およびその実装構造体ならびに配線基板の製造方法に
よれば、レーザ光の入射側における基体の損傷を低減し、ひいては電気的信頼性に優れた配線基板および実装構造体を得ることができる。
【図面の簡単な説明】
【００１１】
【図１】図１（ａ）は、本発明の一実施形態にかかる実装構造体を厚み方向に切断した断面図であり、図１（ｂ）は、図１（ａ）の第２ランド部１５ｂと第２ビア導体１４ｂとの接続態様を表す平面図である。
【図２】図２（ａ）および（ｃ）は、図１に示す実装構造体の製造工程を説明する厚み方向に切断した断面図である。
【図３】図３（ａ）および（ｂ）は、図１に示す実装構造体の製造工程を説明する厚み方向に切断した断面図である。
【発明を実施するための形態】
【００１２】
以下に、本発明の一実施形態に係る実装構造体を、図面に基づいて詳細に説明する。
【００１３】
図１（ａ）に示した実装構造体１は、例えば各種オーディオビジュアル機器、家電機器、通信機器、コンピュータ装置またはその周辺機器などの電子機器に使用されるものである。この実装構造体１は、電子部品２と、電子部品２がフリップチップ実装された配線基板３と、電子部品２および配線基板３に接続された導体バンプ４と、を含んでいる。
【００１４】
電子部品２は、例えばＩＣまたはＬＳＩ等の半導体素子として機能するものであり、例えばシリコン、ゲルマニウム、ガリウム砒素、ガリウム砒素リン、窒化ガリウムまたは炭化珪素等の半導体材料により形成することができる。この電子部品２は、厚みが例えば０．１ｍｍ以上１ｍｍ以下に設定されており、平面方向（ＸＹ平面方向）および厚み方向（Ｚ方向）への熱膨張率が例えば３ｐｐｍ／℃以上５ｐｐｍ／℃以下に設定されている。
【００１５】
なお、電子部品２の熱膨張率は、市販のＴＭＡ装置を用いてＪＩＳＫ７１９７‐１９９１に準じた測定方法により測定される。以下、各部材の熱膨張率は、電子部品２と同様に測定される。
【００１６】
配線基板３は、コア基板５と、該コア基板５の上下に形成された一対の配線層６と、を含んでいる。この配線基板３は、一主面に電子部品２が実装され、他主面がマザーボード（図示せず）に実装される。
【００１７】
コア基板５は、配線基板３の強度を高めるものであり、基体７と、該基体７を厚み方向に貫通するスルーホールＴに形成された筒状のスルーホール導体８と、該スルーホール導体８の内部に配された柱状の絶縁体９と、を含んでいる。
【００１８】
基体７は、コア基板５の主要部をなして剛性を高めるものであり、樹脂部１０と、樹脂部１０により被覆された基材１１と、該樹脂部１０により被覆された無機絶縁フィラーと、を含んでいる。基体７の厚みは、例えば０．１ｍｍ以上１ｍｍ以下に設定されている。基体７の平面方向への熱膨張率は、例えば５ｐｐｍ／℃以上３０ｐｐｍ／℃以下に設定され、基体７の厚み方向への熱膨張率は、例えば１５ｐｐｍ／℃以上５０ｐｐｍ／℃以下に設定され、ヤング率が例えば１５ＧＰａ以上４５ＧＰａ以下に設定されている。
【００１９】
なお、基体７のヤング率は、ＭＴＳシステムズ社製Ｎａｎｏ Ｉｎｄｅｎｔｏｒ ＸＰ／ＤＣＭを用いて測定される。以下、各部材のヤング率は、基体７と同様に測定される。
【００２０】
基体７の樹脂部１０は、例えばエポキシ樹脂、ビスマレイミドトリアジン樹脂、シアネート樹脂、ポリフェニレンエーテル樹脂、全芳香族ポリアミド樹脂またはポリイミド樹脂
等の熱硬化性樹脂により形成することができる。なお、基体７の樹脂部１０は、例えばフッ素樹脂、芳香族液晶ポリエステル樹脂、ポリエーテルケトン樹脂、ポリフェニレンエーテル樹脂またはポリイミド樹脂等の熱可塑性樹脂を用いても構わない。
【００２１】
基体７の基材１１としては、繊維により構成された織布を用いることができ、基材１１を構成する繊維としては、例えばガラス繊維、樹脂繊維、炭素繊維または金属繊維等を使用することができる。なお、基材１１として、不織布または繊維を一方向に配列したもの（ＵＤ）を使用しても構わない。
【００２２】
基体７の無機絶縁フィラーは、基体７を高剛性および低熱膨張にするものであり、例えば酸化ケイ素等の無機絶縁材料によって形成されている。
【００２３】
スルーホール導体８は、コア基板５の上下の配線層６を電気的に接続するものであり、例えば銅等を含む導電材料により形成することができる。
【００２４】
ここで、スルーホール導体８が被着されるスルーホールＴは、底面が円形の柱状であって、コア基板５のマザーボード側から電子部品２側に向かって幅狭となるようにテーパー状に形成されている。その結果、スルーホールＴを電子部品２側で小径化することができ、配線を微細化することができる。このテーパー状のスルーホールＴは、レーザ加工により形成され、レーザ光の入射側から出射側に向かって幅狭となる。
【００２５】
絶縁体９は、後述するビア導体１４の支持面を形成するものであり、例えばエポキシ樹脂等の樹脂材料により形成することができる。
【００２６】
一方、コア基板５の上下には、上述した如く、一対の配線層６が形成されている。配線層６は、基体７上に積層された複数の絶縁層１２と、基体７上または絶縁層１２上に形成された導電層１３と、絶縁層１２を厚み方向に貫通するビア孔Ｖに形成され、導電層１３に接続されたビア導体１４と、を含んでいる。
【００２７】
絶縁層１２は、導電層１３を支持する支持部材として機能するだけでなく、導電層１３同士の短絡を防ぐ絶縁部材として機能するものであり、例えば、エポキシ樹脂等の樹脂材料と、該樹脂材料により被覆された、酸化ケイ素等の粒子からなる無機絶縁フィラーとを含んでいる。この絶縁層１２は、厚みが例えば５μｍ以上４０μｍ以下に設定され、平面方向および厚み方向への熱膨張率が例えば１５ｐｐｍ／℃以上４５ｐｐｍ／℃以下に設定され、ヤング率が例えば５ＧＰａ以上４０ＧＰａ以下に設定されている。
【００２８】
導電層１３は、接地用配線、電力供給用配線または信号用配線として機能するものであり、例えば銅等を含む導電材料により形成することができる。この導電層１３は、厚みが４μｍ以上１５μｍ以下に設定され、平面方向および厚み方向への熱膨張率が例えば１６ｐｐｍ／℃以上１９ｐｐｍ／℃以下に設定され、ヤング率が６０ＧＰa以上１３０ＧＰａ
以下に設定されている。
【００２９】
ビア導体１４は、厚み方向に互いに離間した導電層１３同士を相互に接続するものであり、例えば銅等を含む導電材料により形成することができる。このビア導体１４は、例えば、コア基板５に向かって幅狭となる柱状に形成されるとともに底面が円形状に形成されており、ビア導体１４の貫通方向に沿った断面における最大幅は、例えば１５μｍ以上４０μｍ以下に設定され、ビア導体１４の貫通方向に沿った断面における最小幅は、例えば１０μｍ以上３０μｍ以下に設定され、各方向への熱膨張率が例えば１６ｐｐｍ／℃以上１９ｐｐｍ／℃以下に設定され、ヤング率が６０ＧＰa以上１３０ＧＰａ以下に設定され
ている。
【００３０】
ここで、便宜上、絶縁層１２の内、基体７の電子部品２側の主面に配された絶縁層１２を第１絶縁層１２ａとし、基体７のマザーボード側の主面に配された絶縁層１２を第２絶縁層１２ｂとする。なお、本実施形態において、第１絶縁層１２ａの厚みと第２絶縁層１２ｂの厚みは同一であり、第１絶縁層１２ａの厚みは、第２絶縁層１２ｂの厚みの例えば０．９倍以上１．１倍以下に設定されている。
【００３１】
また、導電層１３の内、基体７の第１絶縁層１２ａ側の主面に配された導電層１３を第１導電層１３ａとし、基体７の第２絶縁層１２ｂ側の主面に配された導電層１３を第２導電層１３ｂとし、第２絶縁層１２ｂの第２導電層１３ｂと反対側の主面に配された導電層１３を第３導電層１３ｃとする。なお、上述したスルーホールＴは、第２導電層１３ｂから第１導電層１３ａに向かって幅狭なテーパー状となっている。
【００３２】
また、第２導電層１３ｂは、平板状であって円柱状の第１ランド部１５ａを有しており、第３導電層１３ｃは、平面視したときに第１ランド部１５ａと重なる位置に配された平板状であって円柱状の第２ランド部１５ｂを有している。第１ランド部１５ａの厚み方向に沿った断面における幅は、例えば４０μｍ以上１００μｍ以下に設定され、第２ランド部１５ｂの厚み方向に沿った断面における幅は、例えば４０μｍ以上１００μｍ以下に設定されている。また、第１ランド部１５ａの厚み方向に沿った断面における幅は、第２ランド部１５ｂの厚み方向に沿った断面における幅と同一に設定されており、第２ランド部１５ｂの厚み方向に沿った断面における幅の例えば０．９倍以上１．１倍以下に設定されている。また、第１ランド部１５ａと第２ランド部１５ｂとは、平面視にて図心が同じ箇所に配されており、第１ランド部１５ａと第２ランド部１５ｂとの平面視における図心同士の距離は、平面視にて円形状である第１ランド部１５ａおよび第２ランド部１５ｂの径の例えば１０％以下である。
【００３３】
また、ビア導体１４の内、第１絶縁層１２ａを貫通するビア導体１４を第１ビア導体１４ａとし、第２絶縁層１２ｂを貫通するビア導体１４を第２ビア導体１４ｂとし、第３絶縁層１２ｃを貫通するビア導体１４を第３ビア導体１４ｃとする。
【００３４】
ところで、第２導電層１３ｂから第１導電層１３ａに向かって幅狭なテーパー状のスルーホールＴを基体７に形成する際、基体７は、第２導電層１３ａ側からレーザ光が入射されるため、第２導電層１３ｂ側において熱が印加されやすい。
【００３５】
一方、本実施形態の配線基板３においては、第２導電層１３ｂの厚みが第１導電層１３ａの厚みよりも大きい。その結果、基体７よりも熱伝導率の高い第２導電層１３ｂの厚みを大きくすることによって、レーザ光の熱を良好に拡散させることができるため、基体７の第２導電層１３ｂ側における損傷を低減することができる。したがって、第２導電層１３ｂ側におけるスルーホールＴ内壁とスルーホール導体８との剥離を低減することができるため、スルーホール導体８の断線を低減することができ、ひいては信頼性に優れた配線基板３を提供することができる。
【００３６】
さらに、基体７の第２導電層１３ｂ側における損傷を低減することによって、第２導電層１３ｂ側におけるスルーホールＴ内壁で樹脂部１０と基材１１との剥離を低減することができる。したがって、該剥離箇所へのスルーホール導体８の侵入を低減することができるため、隣接するスルーホール導体８同士の絶縁信頼性を高め、ひいてはスルーホール導体８を近接させて高密度化することができる。
【００３７】
その上、第１導電層１３ａの厚みを小さくすることによって、基体７の電子部品２側に配された第１導電層１３ａを微細化することができ、ひいては電子部品２側の配線層６を
高密度化することができる。
【００３８】
なお、第１導電層１３ａの厚みは、例えば５μｍ以上１５μｍ以下に設定され、第２導電層１３ｂの厚みは、例えば８μｍ以上１８μｍ以下に設定されている。また、第２導電層１３ｂの厚みは、第１導電層１３ａの厚みの例えば１．２倍以上１．７倍以下に設定されている。
【００３９】
ところで、第２導電層１３ｂの厚みを第１導電層１３ａの厚みよりも大きくすると、基体７の上下に配された第１導電層１３ａと第２導電層１３ｂとの体積に差が出やすい。
【００４０】
一方、本実施形態においては、第２導電層１３ｂの平面視における面積は、第１導電層１３ａの平面視における面積よりも小さい。すなわち、第２導電層１３ｂの残銅率が第１導電層１３ａの残銅率よりも小さい。その結果、第２導電層１３ｂの厚みを第１導電層１３ａの厚みよりも大きくした場合において、基体７の上下に配された第１導電層１３ａと第２導電層１３ｂとの体積の差を低減することができるため、該体積の差に起因した基体７の反りを低減することができ、ひいては配線基板の信頼性を高めることができる。
【００４１】
なお、第１導電層１３ａの残銅率は、例えば５０％以上７０％以下に設定され、第２導電層１３ｂの残銅率は、例えば４０％以上６０％以下に設定されている。また、第２導電層１３ｂの残銅率は、第１導電層１３ｂの残銅率の例えば１．２倍以上１．５倍以下に設定されている。ここで、第１導電層１３ａの残銅率は、配線基板３の第１導電層１３ａが形成された層を平面視した場合において、該層全体における第１導電層１３ａが占める割合を測定することによって求められる。また、第２導電層１３ｂの残銅率は、第１導電層１３ａと同様に求められる。また、第１導電層１３ａおよび第２導電層１３ｂの残銅率は、第１導電層１３ａおよび第２導電層１３ｂに形成されるパーフォレーション（貫通孔）の大きさや数を調節することによって、調節することができる。
【００４２】
一方、本実施形態において、第２ビア導体１４ｂの最大幅は、第１ビア導体１４ａの最大幅よりも小さい。ここで、本実施形態においては、上述した如く、第１絶縁層１１ａの厚みと第２絶縁層１１ｂの厚みは同一であり、且つ第２導電層１３ａの厚みが大きいため、第２ビア導体１４ｂを第１ビア導体１４ａと同様の条件で形成すると、第２ビア導体１４ｂの最小幅は第１ビア導体１４ａよりも大きくなりやすいが、第２ビア導体１４ｂの最大幅を第１ビア導体１４ａの最大幅よりも小さくすることによって、第２ビア導体１４ｂの最小幅を第１ビア導体１４ａの最小幅に近づけつつ、第２ビア導体１４ｂを小型化することができる。
【００４３】
さらに、第２ビア導体１４ｂの最小幅は、第１ビア導体１４ａの最小幅と同一であることが望ましい。その結果、第２ビア導体１４ｂと第２導電層１３ｂとの接続信頼性を担保することができる。
【００４４】
なお、第１ビア導体１４ａの最大幅は、例えば１５μｍ以上３５μｍ以下に設定され、第２ビア導体１４ｂの最大幅は、例えば１０μｍ以上３０μｍ以下に設定されている。また、第２ビア導体１４ｂの最大幅は、第１ビア導体１４ａの最大幅の例えば０．６倍以上０．８倍以下に設定されている。
【００４５】
また、第１ビア導体１４ａの最小幅は、例えば１０μｍ以上３０μｍ以下に設定され、第２ビア導体１４ｂの最小幅は、例えば５μｍ以上２５μｍ以下に設定されている。また、第２ビア導体１４ｂの最小幅は、第１ビア導体１４ａの最小幅の例えば０．９倍以上１．１倍以下に設定されている。
【００４６】
また、この第２ビア導体１４ｂは、複数形成されているとともに第２導電層１３ｂの第１ランド部１５ａおよび第３導電層１３ｃの第２ランド部１５ｂに接続されている。その結果、複数の第２ビア導体１４ｂによって第１ランド部１５ａと第２ランド部１５ｂとを接続するため、第２ビア導体１４ｂの最大幅を第１ビア導体１４ａよりも小さくしたとしても、第１ランド部１５ａと第２ランド部１５ｂとの接続強度を高めることができる。
【００４７】
この第２ランド部１５ｂには、図１（ｂ）に示すように、４つの第２ビア導体１４ｂが接続されていることが望まく、該４つの第２ビア導体１４ｂは十字状に配されていることが望ましい。その結果、複数の第２ビア導体１４ｂそれぞれに応力を分散させることができ、第２ランド部１５ｂと第２ビア導体１４ｂとの接続信頼性を高めることができる。
【００４８】
また、第２ランド部１５ｂに接続した第３ビア導体１４ｃは、図１（ｂ）に示すように、平面視において、十字状に配された４つの第２ビア導体１４ｂの図心に配されている。その結果、複数の第２ビア導体１４ｂそれぞれに応力を分散させることができ、第２ランド部１５ｂと第２ビア導体１４ｂとの接続信頼性を高めることができるとともに、第２ランド部１５ｂと第３ビア導体１４ｃとの接続部にて応力を分散させることができ、第２ランド部１５ｂと第３ビア導体１４ｃとの接続信頼性を高めることができる。なお、第３ビア導体１４ｃは、第２ランド部１５ｂの図心に配されていることが望ましい。
【００４９】
かくして、上述した実装構造体１は、配線基板３を介して供給される電源や信号に基づいて電子部品２を駆動若しくは制御することにより、所望の機能を発揮する。
【００５０】
次に、上述した実装構造体１の製造方法を、図２から図３に基づいて説明する。
【００５１】
（１）図２（ａ）ないし（ｃ）に示すように、コア基板５を準備する。具体的には、例えば以下のように行う。
【００５２】
まず、図２（ａ）に示すように、例えば未硬化樹脂を含む前駆体シートを複数積層するとともに最外層に金属箔を積層し、該積層体を加熱加圧して硬化させることにより、金属箔からなる第１導電材料層１３ａｘおよび第２導電材料層１３ｂｘが上下に形成された基体７を作製する。次に、図２（ｂ）に示すように、第２導電材料層１３ｂｘにレーザ光を照射し（照射方向Ｌ）、第２導電材料層１３ｂｘ側から第１導電層１３ａｘ側に向かって基体７を貫通するスルーホールＴを形成する。次に、図２（ｃ）に示すように、無電解めっき法、電解めっき法、スパッタリング法または蒸着法またはＣＶＤ法等を用いて、スルーホールＴの内壁に導電材料を被着させることによって、スルーホール導体８を形成する。次に、エッチング法およびフォトリソグラフィ技術を用いて、第１導電材料層１３ａｘをパターニングして第１導電層１３ａを形成し、第２導電材料層１３ｂｘをパターニングして第２導電層１３ｂを形成する。次に、スルーホール導体８に取り囲まれた領域に樹脂材料を充填して絶縁体９を形成する。
【００５３】
一方、本実施形態においては、第２導電材料層１３ｂｘの厚みが、第１導電材料層１３ａｘの厚みよりも大きい。その結果、レーザ光を用いて、第２導電材料層１３ｂｘ側から第１導電層１３ａｘ側に向かって基体７を貫通する際に、レーザ光の出射側よりも熱が大量に印加されやすい入射側において、基体７よりも熱伝導率の高い第２導電材料層１３ｂｘの厚みを大きくすることによって、基体７の第２導電材料層１３ｂｘ側（レーザ光の入射側）における熱を良好に拡散させることができるため、基体７の第２導電材料層１３ｂｘ側における損傷を低減することができる。したがって、スルーホールＴの第２導電材料層１３ｂｘ側の内壁にスルーホール導体８を良好に被着させることができ、該スルーホール導体８の断線を低減することができる。
【００５４】
さらに、レーザ光を用いて、第２導電材料層１３ｂｘ側から第１導電層１３ａｘ側に向かって基体７を貫通しているため、基体７に第２導電材料層１３ｂｘ側から第１導電材料層１３ａｘ側に向かって幅狭なスルーホールＴを形成することができる。その結果、基体７の電子部品２側の主面においてスルーホールＴの開口を小型化し、配線密度を高めることができる。
【００５５】
その上、第１導電材料層１３ａｘの厚みが小さいため、エネルギーが低下して加工性にばらつきが出やすいレーザ光の出射側において、第１導電材料層１３ａｘの加工に要するエネルギーを低減して加工性のばらつきを低減し、ひいては各スルーホールＴの形状のばらつきを低減することができる。
【００５６】
また、第１導電材料層１３ａｘの厚みが小さいため、第１導電材料層１３ａｘをパターニングする際に容易に微細化することができる。
【００５７】
ここで、第１導電材料層１３ａｘよりも厚みの大きい第２導電材料層１３ｂｘは、第１導電材料層１３ａｘに用いる金属箔よりも厚みの大きい金属箔を第２導電材料層１３ｂｘに用いることによって、形成することができる。
【００５８】
また、第２導電材料層１３ｂｘに照射するレーザ光は、ＹＡＧレーザまたはＹＶＯ４レーザ等のＵＶレーザを用いることが望ましい。その結果、レーザ光の波長が短いことから銅に吸収されやすいため、基体７に印加される熱を低減しつつ、厚みの大きい第２導電材料層１３ｂｘを容易に貫通させることができる。このＵＶレーザは、レーザ光の波長が例えば２００ｎｍ以上３８０ｎｍ以下に設定され、レーザ光の１パルス(ショット)当たりのエネルギーが例えば０．１μＪ以上１００μＪ以下に設定され、レーザ光のパルス幅が例えば１０ｎｓ(ナノ秒)以上１００ｎｓ以下に設定され、レーザ光のショット数が例えば１００以上１０,０００以下に設定されている。
【００５９】
また、第１導電材料層１３ａｘおよび第２導電材料層１３ｂｘを所望の形状にパターニングすることによって、第１導電層１３ａおよび第２導電層１３ｂの残銅率を調節することができる。
【００６０】
以上のようにして、コア基板５を作製することができる。
【００６１】
（２）図３（ａ）および（ｂ）に示すように、コア基板５の両側に一対の配線層６を形成する。具体的には、例えば以下のように行う。
【００６２】
まず、図３（ａ）に示すように、未硬化の樹脂をコア基板５上に配置し、樹脂を加熱して流動密着させつつ、更に加熱して樹脂を硬化させることにより、コア基板５上に絶縁層１２を形成する。次に、ＹＡＧレーザまたはＹＶＯ４レーザ等のＵＶレーザを用いて、絶縁層１２にビア孔Ｖを形成し、該ビア孔Ｖ内に導電層１３の少なくとも一部を露出させる。次に、セミアディティブ法、サブトラクティブ法またはフルアディティブ法等により、貫通孔にビア導体１４を形成するとともに絶縁層１２上に導電層１３を形成する。
【００６３】
これらの工程を繰り返すことにより、図３（ｂ）に示すように、配線層６を形成することできる。
【００６４】
ここで、ＵＶレーザを用いてビア孔Ｖを形成することによって、ビア孔Ｖを小径化することができる。
【００６５】
また、ビア孔Ｖを形成する際にレーザ光の照射エネルギー、ショット数、回転半径また
はアパチャーを調節することによって、第２ビア導体１４ｂの最大幅を第１ビア導体１４ａの最大幅よりも小さくすることができる。
【００６６】
以上のようにして、コア基板５上に配線層６を形成し、配線基板３を作製することができる。なお、本工程を繰り返すことにより、配線層６をより多層化させることができる。
【００６７】
（３）配線基板３に導体バンプ４を介して電子部品２をフリップチップ実装することにより、図１（ａ）に示す実装構造体１を作製することができる。
【００６８】
本発明は上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良、組み合わせ等が可能である。
【００６９】
例えば、上述した実施形態において、配線基板が配線層およびコア基板を含む構成を例に説明したが、配線基板はコア基板のみを含んでいても構わない。
【００７０】
また、上述した実施形態において、配線層が絶縁層を２層含む構成を例に説明したが、配線層は、絶縁層を１層含んでいても構わないし、絶縁層を３層以上含んでいても構わない。
【００７１】
また、上述した実施形態において、第１絶縁層および第２絶縁層の厚みが同一である構成を例に説明したが、第１絶縁層の厚みは、第２絶縁層の厚みよりも大きくても構わない。この場合、第２導電層の厚みが第１導電層の厚みよりも大きいことに起因した基体の反りを低減することができる。
【００７２】
また、上述した実施形態において、電子部品側の配線層の層数とマザーボード側の配線層の層数が同一である構成を例に説明したが、電子部品側の配線層の層数は、マザーボード側の配線層の層数よりも多くても構わない。この場合、第２導電層の厚みが第１導電層の厚みよりも大きいことに起因した基体の反りを低減することができるとともに、電子部品側の配線層を高密度化することができる。
【００７３】
また、上述した実施形態において、基体７の熱膨張率の分布について詳細に説明してないが、基体７は、第１導電層側から第２導電層側に向かって熱膨張率が小さくなっていても構わない。この場合、第２導電層の厚みが第１導電層の厚みよりも大きいことに起因した基体の反りを低減することができる。
【００７４】
また、上述した実施形態の（１）の工程において、第１導電材料層よりも厚みの大きい第２導電材料層を形成する方法として、第１導電材料層に用いる金属箔よりも厚みの大きい金属箔を第２導電材料層に用いる方法を例に説明したが、第１導電材料層よりも厚みの大きい第２導電材料層を形成する方法としては、第１導電材料層および第２導電材料層を形成した後に第１導電材料層を選択的にエッチングする方法を用いても構わないし、無電解めっき法、電解めっき法、スパッタ法、蒸着法またはＣＶＤ法によって第１導電材料層および第２導電材料層を基体に被着させ、該被着量を調節する方法を用いても構わない。
【符号の説明】
【００７５】
１ 実装構造体
２ 電子部品
３ 配線基板
４ 導体バンプ
５ コア基板
６ 配線層
７ 基体
８ スルーホール導体
９ 絶縁体
１０ 樹脂部
１１ 基材
１２ 絶縁層
１３ 導電層
１４ ビア導体
１５ａ 第１ランド部
１５ｂ 第２ランド部
Ｔ スルーホール
Ｖ ビア孔
Ｌ 照射方向
【特許請求の範囲】
【請求項１】
基材および樹脂部を含む基体と、該基体の一主面に部分的に形成された第１導電層と、前記基体の他主面に部分的に形成された第２導電層と、前記基体を貫通して前記第１導電層および前記第２導電層に接続したスルーホール導体とを備え、
該スルーホール導体は、前記第２導電層から前記第１導電層に向かって幅が狭くなっており、
前記第２導電層の厚みは、前記第１導電層の厚みよりも大きいことを特徴とする配線基板。
【請求項２】
請求項１に記載の配線基板において、
前記第２導電層の平面視における面積は、前記第１導電層の平面視における面積よりも小さいことを特徴とする配線基板。
【請求項３】
請求項１に記載の配線基板において、
前記基体の前記第１導電層側の主面に配された第１絶縁層と、
該第１絶縁層を貫通して前記第１導電層に接続した第１ビア導体と、
前記基体の前記第２導電層側の主面に配された第２絶縁層と、
該第２絶縁層を貫通して前記第２導電層に接続した第２ビア導体と
をさらに備え、
前記第２ビア導体の最大幅は、前記第１ビア導体の最大幅よりも小さいことを特徴とする配線基板。
【請求項４】
請求項３に記載の配線基板において、
前記第２絶縁層の前記第２導電層と反対側の主面に配された第３導電層をさらに備え、前記第２導電層は、平板状の第１ランド部を有しており、
前記第３導電層は、平板状の第２ランド部を有しており、
前記第２ビア導体は、複数形成されているとともに前記第１ランド部および前記第２ランド部に接続されていることを特徴とする配線基板。
【請求項５】
請求項１に記載の配線基板と、
該配線基板の前記第１導電層側の主面に実装され、前記第１導電層に電気的に接続された電子部品と
を備えたことを特徴とする実装構造体。
【請求項６】
基材および樹脂部を含む基体と、該基体の一主面に形成された第１導電材料層と、前記基体の他主面に形成された第２導電材料層とを備え、前記第２導電材料層の厚みが前記第１導電材料層の厚みよりも大きい積層板を準備する工程と、
前記積層板の前記第２導電材料層側の主面にレーザ光を照射することによって、前記第２導電材料層側から前記第１導電材料層側に向かって前記基体にスルーホールを形成する工程と、
前記スルーホール内にスルーホール導体を形成する工程と、
前記第１導電材料層をパターニングして第１導電層を形成する工程と、
前記第２導電材料層をパターニングして第２導電層を形成する工程と
を備えたことを特徴とする配線基板の製造方法。
【請求項１】
基材および樹脂部を含む基体と、該基体の一主面に部分的に形成された第１導電層と、前記基体の他主面に部分的に形成された第２導電層と、前記基体を貫通して前記第１導電層および前記第２導電層に接続したスルーホール導体とを備え、
該スルーホール導体は、前記第２導電層から前記第１導電層に向かって幅が狭くなっており、
前記第２導電層の厚みは、前記第１導電層の厚みよりも大きいことを特徴とする配線基板。
【請求項２】
請求項１に記載の配線基板において、
前記第２導電層の平面視における面積は、前記第１導電層の平面視における面積よりも小さいことを特徴とする配線基板。
【請求項３】
請求項１に記載の配線基板において、
前記基体の前記第１導電層側の主面に配された第１絶縁層と、
該第１絶縁層を貫通して前記第１導電層に接続した第１ビア導体と、
前記基体の前記第２導電層側の主面に配された第２絶縁層と、
該第２絶縁層を貫通して前記第２導電層に接続した第２ビア導体と
をさらに備え、
前記第２ビア導体の最大幅は、前記第１ビア導体の最大幅よりも小さいことを特徴とする配線基板。
【請求項４】
請求項３に記載の配線基板において、
前記第２絶縁層の前記第２導電層と反対側の主面に配された第３導電層をさらに備え、前記第２導電層は、平板状の第１ランド部を有しており、
前記第３導電層は、平板状の第２ランド部を有しており、
前記第２ビア導体は、複数形成されているとともに前記第１ランド部および前記第２ランド部に接続されていることを特徴とする配線基板。
【請求項５】
請求項１に記載の配線基板と、
該配線基板の前記第１導電層側の主面に実装され、前記第１導電層に電気的に接続された電子部品と
を備えたことを特徴とする実装構造体。
【請求項６】
基材および樹脂部を含む基体と、該基体の一主面に形成された第１導電材料層と、前記基体の他主面に形成された第２導電材料層とを備え、前記第２導電材料層の厚みが前記第１導電材料層の厚みよりも大きい積層板を準備する工程と、
前記積層板の前記第２導電材料層側の主面にレーザ光を照射することによって、前記第２導電材料層側から前記第１導電材料層側に向かって前記基体にスルーホールを形成する工程と、
前記スルーホール内にスルーホール導体を形成する工程と、
前記第１導電材料層をパターニングして第１導電層を形成する工程と、
前記第２導電材料層をパターニングして第２導電層を形成する工程と
を備えたことを特徴とする配線基板の製造方法。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２０１２−１５６３６８（Ｐ２０１２−１５６３６８Ａ）
【公開日】平成２４年８月１６日（２０１２．８．１６）
【国際特許分類】
【出願番号】特願２０１１−１５２５７（Ｐ２０１１−１５２５７）
【出願日】平成２３年１月２７日（２０１１．１．２７）
【出願人】（０００００６６３３）京セラ株式会社 (13,660)
【Ｆターム（参考）】
【公開日】平成２４年８月１６日（２０１２．８．１６）
【国際特許分類】
【出願日】平成２３年１月２７日（２０１１．１．２７）
【出願人】（０００００６６３３）京セラ株式会社 (13,660)
【Ｆターム（参考）】
[ Back to top ]