配線基板およびその製造方法

【課題】半導体素子の電極端子と半田を介して接続するための素子接続パッドの幅を十分に確保し、半導体素子の電極端子と素子接続パッドとを半田を介して強固に接続することが可能な配線基板を提供することにある。
【解決手段】絶縁基体１上に半導体素子接続用の帯状配線導体２が複数並んで形成されているとともに、帯状配線導体２の一部に半導体素子Ｓの電極端子がフリップチップ接続される素子接続パッド３が形成されており、かつ絶縁基体１上および帯状配線導体２上に、素子接続パッド３を露出させる開口部４を有するソルダーレジスト層５が被着されている配線基板１０であって、帯状配線導体２は、ソルダーレジスト層７が被着する表面が粗化処理されているとともに素子接続パッド３の露出面が前記粗化処理された表面よりも外側に膨出した平滑面である。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明は配線基板およびその製造方法に関し、より詳細には、例えば半導体素子をフリップチップ接続により搭載するのに好適な配線基板およびその製造方法に関する。
【背景技術】
【０００２】
従来から、半導体素子として、多数の電極端子を、その一方の主面の外周に沿って配設したペリフェラル型や、一方の主面の全域に電極端子を配設したエリア型の半導体素子がある。
このような半導体素子を配線基板に搭載する方法として、フリップチップ接続により接続する方法がある。フリップチップ接続とは、配線基板上に設けた半導体素子接続用の配線導体の一部を半導体素子の電極端子の配置に対応した並びに露出させ、この半導体素子接続用の配線導体の露出部と前記半導体素子の電極端子とを対向させ、これらを半田等の導電バンプを介して電気的に接続する方法である。
【０００３】
図８は、ペリフェラル型の半導体素子をフリップチップ接続により搭載した従来の配線基板を示す断面図であり、図９は図８に示す配線基板の平面図である。
図８、図９に示すように、従来の配線基板１００は、絶縁基体１０１の上面に半導体素子接続用の帯状配線導体１０２が複数並んで形成されているとともに、帯状配線導体１０２の一部に半導体素子
Ｓの電極端子がフリップチップ接続される素子接続パッド１０３が形成されている。また、絶縁基体１０１の上および帯状配線導体１０２の上には、素子接続パッド１０３を露出させる開口部１０４を有するソルダーレジスト層１０５が被着されている。
【０００４】
そして、この配線基板１００においては、素子接続パッド１０３に半田１０６をめっきや溶着により予め被着させておくとともに、半導体素子Ｓの電極端子と半田１０６とを当接させた状態で加熱し、半田１０６を溶融させ、半導体素子Ｓの電極端子と素子接続パッド１０３とを半田１０６を介して電気的に接続することによって半導体素子Ｓが配線基板１００上に実装される。
【０００５】
ところで、この配線基板１００においては、ソルダーレジスト層１０５と帯状配線導体１０２との密着度を向上させるため、帯状配線導体１０２のソルダーレジスト層１０５で被覆される面が粗化面となっている。また、素子接続パッド１０３の露出面は、半田１０６との接合を良好とするために粗化面が除去されて平滑な面になっている。このような粗化面および平滑面は、通常、図１０（ａ），（ｂ）に示すように、絶縁基体１０１の上面に素子接続パッド１０３を有する帯状配線導体１０２を形成後、図１１（ａ），（ｂ）に示すように、帯状配線導体１０２の側面および上面の全面を粗化液で化学的に粗化し、次に図１２（ａ），（ｂ）に示すように、素子接続パッド１０３を露出させる開口部１０４を有するソルダーレジスト層１０５を形成した後、図１３（ａ），（ｂ）に示すように、開口部１０４から露出する帯状配線導体１０２の表面をエッチングして粗化面を除去して平滑にすることにより形成される。
【０００６】
ところが近年、半導体素子は、その高集積度化が急激に進み、半導体素子における電極端子のピッチは例えば５０μｍ以下と狭ピッチになってきており、これに伴い、素子接続パッド１０３の幅が狭くなってくる。この状況の中で、絶縁基体１０１の上面に帯状配線導体１０２を形成後、帯状配線導体１０２の側面および上面の全面を化学的に粗化し、次に素子接続パッド１０３を露出させる開口部１０４を有するソルダーレジスト層１０５を形成した後、開口部１０４から露出する帯状配線導体１０２の表面をエッチングして粗化面を除去して平滑にする工程を行なうと、素子接続パッド１０３は、粗化の際および粗化面を除去して平滑にするエッチングの際にその露出表面が１．５〜２μｍ程度の厚みだけ除去される。その結果、素子接続パッド１０３の幅が狭くなりすぎて半導体素子Ｓの電極端子と素子接続パッド１０３とを半田１０６を介して強固に接続するのに必要な幅が十分に確保することができないという問題点がでてきた。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００７−３１７８９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の配線基板の製造方法は、かかる従来の問題点に鑑み案出されたものであり、その課題は、半導体素子の電極端子のピッチが狭くなったとしても、半導体素子の電極端子と半田を介して接続するための素子接続パッドの幅を十分に確保することができ、それにより半導体素子の電極端子と素子接続パッドとを半田を介して強固に接続することができる配線基板を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の配線基板は、絶縁基体上に半導体素子接続用の帯状配線導体が複数並んで形成されているとともに、帯状配線導体の一部に半導体素子の電極端子がフリップチップ接続される素子接続パッドが形成されており、かつ絶縁基体上および帯状配線導体上に、素子接続パッドを露出させる開口部を有するソルダーレジスト層が被着されている配線基板であって、帯状配線導体は、ソルダーレジスト層が被着する表面が粗化処理されているとともに素子接続パッドの露出面が前記粗化処理された表面よりも外側に膨出した平滑面であることを特徴とするものである。
【００１０】
また、本発明の配線基板の製造方法は、絶縁基体上に半導体素子の電極端子がフリップチップ接続される素子接続パッドを有する帯状配線導体を複数並べて形成する工程と、帯状配線導体における素子接続パッドをエッチングレジストで選択的に覆うとともに該エッチングレジストから露出する帯状配線導体の表面を粗化処理した後、エッチングレジストを除去する工程と、絶縁基体上および帯状配線導体上に、素子接続パッドを露出させる開口部を有するソルダーレジスト層を被着させる工程とを備えることを特徴とするものである。
【発明の効果】
【００１１】
本発明の配線基板によれば、素子接続パッドの表面は、該素子接続パッドが形成された帯状配線導体における粗化処理された表面よりも外側に膨出する平滑面となっていることから、その幅を十分に確保することができる。したがって、半導体素子の電極端子と半田を介して接続するための素子接続パッドの幅を十分に確保し、半導体素子の電極端子と素子接続パッドとを半田を介して強固に接続することができる。
また、本発明の配線基板の製造方法によれば、絶縁基体上に半導体素子の電極端子がフリップチップ接続される素子接続パッドを有する帯状配線導体を複数並べて形成し、次に、帯状配線導体における素子接続パッドをエッチングレジストで選択的に覆うとともに該エッチングレジストから露出する帯状配線導体の表面を粗化処理した後、エッチングレジストを除去し、次に絶縁基体上および帯状配線導体上に、素子接続パッドを露出させる開口部を有するソルダーレジスト層を被着させることから、素子接続パッドは粗化によりその幅が減少することはなく、しかも素子接続パッドの露出面は粗化されていないのでエッチングにより平滑にする必要もないので、素子接続パッドの幅が粗化やエッチングにより狭くなることはない。したがって、半導体素子の電極端子と半田を介して接続するための素子接続パッドの幅を十分に確保し、半導体素子の電極端子と素子接続パッドとを半田を介して強固に接続することが可能な配線基板を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】図１は、本発明の配線基板の実施形態の一例を示す概略断面図である。
【図２】図２は、図１に示す配線基板の概略平面図である。
【図３】図３（ａ）は、本発明の配線基板の製造方法の実施形態の一例を説明するための概略断面図であり、図３（ｂ）はその概略平面図である。
【図４】図４（ａ），（ｂ）は、本発明の配線基板の製造方法の実施形態の一例を説明するための概略断面図とその概略平面図である。
【図５】図５（ａ），（ｂ）は、本発明の配線基板の製造方法の実施形態の一例を説明するための概略断面図とその概略平面図である。
【図６】図６（ａ），（ｂ）は、本発明の配線基板の製造方法の実施形態の一例を説明するための概略断面図とその概略平面図である。
【図７】図７（ａ），（ｂ）は、本発明の配線基板の製造方法の実施形態の一例を説明するための概略断面図とその概略平面図である。
【図８】図８は、従来の配線基板を示す概略断面図である。
【図９】図９は、図８に示す配線基板の概略平面図である。
【図１０】図１０（ａ），（ｂ）は、従来の配線基板の製造方法を説明するための概略断面図とその概略平面図である。
【図１１】図１１（ａ），（ｂ）は、従来の配線基板の製造方法を説明するための概略断面図とその概略平面図である。
【図１２】図１２（ａ），（ｂ）は、従来の配線基板の製造方法を説明するための概略断面図とその概略平面図である。
【図１３】図１３（ａ），（ｂ）は、従来の配線基板の製造方法を説明するための概略断面図とその概略平面図である。
【発明を実施するための形態】
【００１３】
以下、本発明にかかる配線基板およびその製造方法について図面を参照して詳細に説明する。図１、図２に示すように、本例の配線基板１０は、絶縁基体１の上面に半導体素子接続用の帯状配線導体２が複数並んで形成されているとともに、帯状配線導体２の一部に半導体素子Ｓの電極端子がフリップチップ接続される素子接続パッド３が形成されている。また、絶縁基体１の上および帯状配線導体２の上には、素子接続パッド３を露出させる開口部４を有するソルダーレジスト層５が被着されている。
【００１４】
そして、この配線基板１０においては、素子接続パッド３に半田６をめっきや溶着により予め被着させておくとともに、半導体素子Ｓの電極端子と半田６とを当接させた状態で加熱し、半田６を溶融させ、半導体素子Ｓの電極端子と素子接続パッド３とを半田６を介して電気的に接続することによって半導体素子Ｓが配線基板１０上に実装される。
【００１５】
この配線基板１０においては、図３（ａ），（ｂ）に示すように、ソルダーレジスト層５と帯状配線導体２との密着度を向上させるため、帯状配線導体２のソルダーレジスト層５で被覆される面が図中、ギザギザの線で示すように、粗化液で粗化処理された粗化面となっている。また、素子接続パッド３の露出面は、半田６との接合を良好なものとするために粗化処理されておらず、粗化面よりも外側に膨出した平滑面となっている。このように、素子接続パッド３の表面は、素子接続パッド３が形成された帯状配線導体２における粗化処理された表面よりも外側に膨出する平滑面となっていることから、その幅を十分に確保することができる。したがって、半導体素子Ｓの電極端子と半田６を介して接続するための素子接続パッド３の幅が十分に確保され、半導体素子Ｓの電極端子と素子接続パッド３とを半田６を介して強固に接続することができる。
【００１６】
このように、帯状配線導体２のソルダーレジスト層５で被覆される面を粗化面とするとともに、素子接続パッド３の露出面を前記粗化面よりも外側に膨出した平滑面とするには、まず、図４（ａ），（ｂ）に示すように、絶縁基体１の上面に帯状配線導体２を形成する。絶縁基体１は、例えばガラス繊維基材にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させて熱硬化させた絶縁材料やエポキシ樹脂の熱硬化性樹脂に無機絶縁性フィラーを分散させた樹脂フィルムを熱硬化させた絶縁材料を単独で、或いは複数積層して形成することができる。帯状配線導体２は、例えば銅箔や銅めっき層から成り、周知のセミアディティブ法を採用することにより絶縁基体１の上面に複数を並べて形成することができる。このとき、帯状配線導体２の側面および上面は平滑な面となっている。
【００１７】
次に、図５（ａ），（ｂ）に示すように、絶縁基体１の上面における素子接続パッド３およびその近傍を覆うようにしてエッチングレジスト７を被着させる。エッチングレジスト７は、例えば光感光性アルカリ現像型ドライフィルムレジストを使用し、素子接続パッド３およびその近傍を覆うようにしてレジストが帯状に残るように感光させ、現像処理を行なうことにより形成される。
【００１８】
次に、図６（ａ），（ｂ）に示すように、エッチングレジスト７から露出する帯状配線導体２の表面を粗化液で粗化処理して粗化面を形成する。粗化処理は、例えば硫酸・過酸化水素エッチング剤及び汚れ除去剤で脱脂した後、銅系の錯化剤を含む溶剤でエッチングを行った後、塩酸にて粗化面に残った銅化合物を除去することにより行なわれる。このとき、粗化面のエッチング量は粗化前の帯状配線導体２の表面から０．２〜１．２μｍであり、表面粗さは通常０．３μｍ〜１．２μｍである。
【００１９】
次に、図７（ａ），（ｂ）に示すように、エッチングレジスト７を除去する。エッチングレジスト７の除去には、アルカリ系のレジスト剥離液を用いればよい。
【００２０】
最後に、図３（ａ），（ｂ）に示したように、素子接続パッド３を露出させる開口部４を有するソルダーレジスト層５を被着させることにより図１，２に示した配線基板１０が完成する。なお、ソルダーレジスト層５は、例えばアクリル変性エポキシ樹脂等を含有する光感光性樹脂等を塗布あるいは、シート状のものを貼着した後、開口部４を有するように露光および現像した後、硬化させることにより形成される。なお、帯状配線導体２の粗化面の一部がソルダーレジスト５の開口部４内に３００〜６００μｍ程度の長さで露出することが好ましい。
【００２１】
このように、本発明の配線基板の製造方法によれば、絶縁基体１上に半導体素子Ｓの電極端子がフリップチップ接続される素子接続パッド３を有する帯状配線導体２を複数並べて形成し、次に、帯状配線導体２における素子接続パッド３をエッチングレジスト７で選択的に覆うとともにエッチングレジスト７から露出する帯状配線導体２の表面を粗化処理した後、エッチングレジスト７を除去し、次に絶縁基体１上および帯状配線導体２上に、素子接続パッド３を露出させる開口部４を有するソルダーレジスト層５を被着させることから、素子接続パッド３は粗化によりその幅が減少することはなく、しかも素子接続パッド３の露出面は粗化されていないのでエッチングにより平滑にする必要もないので、素子接続パッド３の幅が粗化やエッチングにより狭くなることはない。したがって、半導体素子Ｓの電極端子と半田を介して接続するための素子接続パッド３の幅を十分に確保し、半導体素子Ｓの電極端子と素子接続パッド３とを半田６を介して強固に接続することが可能な配線基板を提供することができる。
【００２２】
なお、本発明は上述の実施形態の一例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能であり、上述の実施形態例では、素子接続パッド３は長方形であったが、素子接続パッド３は長方形に限らず、正方形、円形、紡錘形等の他の形状であってもよい。また上述の実施の形態例ではペリフェラル型の半導体素子を搭載する場合を示したが、エリア型の半導体素子を搭載する配線基板に適用してもよ。
【符号の説明】
【００２３】
１絶縁基体
２帯状配線導体
３素子接続パッド
４開口部
５ソルダーレジスト
６半田
７エッチングレジスト
１０配線基板
Ｓ半導体素子

【特許請求の範囲】
【請求項１】
絶縁基体上に半導体素子接続用の帯状配線導体が複数並んで形成されているとともに、該帯状配線導体の一部に半導体素子の電極端子がフリップチップ接続される素子接続パッドが形成されており、かつ前記絶縁基体上および前記帯状配線導体上に、前記素子接続パッドを露出させる開口部を有するソルダーレジスト層が被着されている配線基板であって、前記帯状配線導体は、ソルダーレジスト層が被着する表面が粗化処理されているとともに素子接続パッドの露出面が前記粗化処理された表面よりも外側に膨出した平滑面であることを特徴とする配線基板。
【請求項２】
絶縁基体上に半導体素子の電極端子がフリップチップ接続される素子接続パッドを有する帯状配線導体を複数並べて形成する工程と、前記帯状配線導体における前記素子接続パッドをエッチングレジストで選択的に覆うとともに該エッチングレジストから露出する前記帯状配線導体の表面を粗化処理した後、前記エッチングレジストを除去する工程と、前記絶縁基体上および前記帯状配線導体上に、前記素子接続パッドを露出させる開口部を有するソルダーレジスト層を被着させる工程とを備えることを特徴とする配線基板の製造方法。

【図１】