配線基板およびその製造方法
【課題】半導体素子接続パッドを形成する配線導体とソルダーレジスト層との間に半田が滲入して潜り込むことを有効に防止することが可能な配線基板およびその製造方法を提供すること。
【解決手段】上面に配線導体２から成る複数の半導体素子接続パッド３および半導体素子接続パッド３の外周部を覆い、且つ半導体素子接続パッド３の中央部を露出させる開口部４ａを有するソルダーレジスト層４を順次被着させるとともに、開口部４ａから露出する半導体素子接続パッド３に半田バンプ５を溶着させて成る配線基板であって、配線導体２は、ソルダーレジスト層４で覆われた面が十点平均粗さＲｚで２．５〜４μｍの粗化面であり、且つ開口部４ａから露出する面を開口部４ａの下端から１〜４μｍの深さに漸次凹んだ凹面とした。
【解決手段】上面に配線導体２から成る複数の半導体素子接続パッド３および半導体素子接続パッド３の外周部を覆い、且つ半導体素子接続パッド３の中央部を露出させる開口部４ａを有するソルダーレジスト層４を順次被着させるとともに、開口部４ａから露出する半導体素子接続パッド３に半田バンプ５を溶着させて成る配線基板であって、配線導体２は、ソルダーレジスト層４で覆われた面が十点平均粗さＲｚで２．５〜４μｍの粗化面であり、且つ開口部４ａから露出する面を開口部４ａの下端から１〜４μｍの深さに漸次凹んだ凹面とした。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子を搭載するための配線基板およびその製造方法に関するものである。
【背景技術】
【０００２】
半導体集積回路素子等の半導体素子を搭載するために用いられる配線基板には、ガラス基材および熱硬化性樹脂から成る絶縁板と銅箔等から成る配線導体とを交互に複数積層して成るプリント配線基板や、ガラス基材および熱硬化性樹脂から成る絶縁板上に熱硬化性樹脂およびフィラーから成る絶縁層と銅めっき層から成る配線導体とを複数積層して成るビルドアップ配線基板が用いられている。このようなプリント配線基板やビルドアップ配線基板の上面には、半導体素子の電極を接続するために格子状の並びに配列された配線導体から成る半導体素子接続パッドおよびこの半導体素子接続パッドの中央部を露出させる開口部を有する紫外線硬化型の感光性樹脂の硬化物から成るソルダーレジスト層が順次被着されている。さらに、ソルダーレジスト層の開口部から露出した半導体素子接続パッド上には半導体素子の電極と半導体素子接続パッドとを接合するための半田バンプが形成されている。
【０００３】
そして、このような配線基板においては、半導体素子をその各電極がそれぞれ対応する半田バンプに当接するようにして配線基板の上面に載置するとともに、これらを例えば電気炉等の加熱装置で約２６０℃程度に加熱して半田バンプを溶融させて半田バンプと半導体素子の電極とを接合させることによって、半導体素子が配線基板上に実装される。
【０００４】
しかしながら、半導体素子を配線基板上に実装する際に、溶融した半田の一部がソルダーレジスト層の開口部の縁から半導体素子接続パッドを形成する配線導体とソルダーレジスト層との間に滲入して潜り込んでしまうという現象が発生することがある。このような半田の潜り込みは、半田を溶融させる際の２６０℃の高温時におけるソルダーレジスト層の弾性率の低下が原因のひとつとして考えられており、そのためソルダーレジスト層の形成時に紫外線硬化と熱硬化とを併用してソルダーレジスト層の架橋密度を上げて高温時の弾性率を高めることがなされている。さらに、半導体素子接続パッドを形成する配線導体の表面の算術平均粗さＲａを０．５μｍ以上とすることにより、半田の潜り込みを抑制することも提案されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−２４４０００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、ソルダーレジスト層の形成時に紫外線硬化と熱硬化とを併用したとしても架橋密度を高めることには限度があり、そのためソルダーレジスト層の高温時の弾性率が不十分なままであったり、さらに半導体素子接続パッドを形成する配線導体表面の算術平均粗さＲａを０．５μｍ以上としても、半田を溶融させる際の熱応力が半導体素子接続パッドとソルダーレジスト層の開口縁との間に大きく印加されると、そこを起点にして半導体素子接続パッドとソルダーレジスト層との間に微小な剥離が発生したりして、そこを起点として滲入する半田の潜り込みを有効に防止することができなかった。
【０００７】
本発明は、かかる従来の問題点に鑑み案出されたものであり、その課題は、半田を溶融させる際の熱応力が半導体素子接続パッドとソルダーレジスト層の開口縁との間に大きく印加されたとしても、その熱応力を良好に分散させることで半導体素子接続パッドを形成する配線導体とソルダーレジスト層との間に半田が滲入して潜り込むことを有効に防止することが可能な配線基板およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の配線基板は、上面に配線導体から成る複数の半導体素子接続パッドおよび該半導体素子接続パッドの外周部を覆い、且つ半導体素子接続パッドの中央部を露出させる開口部を有するソルダーレジスト層を順次被着させるとともに、ソルダーレジスト層の開口部から露出する半導体素子接続パッドに半田バンプを溶着させて成る配線基板であって、半導体素子接続パッドを形成する配線導体は、ソルダーレジスト層で覆われた面が十点平均粗さＲｚで２．５〜４μｍの粗化面であり、且つソルダーレジスト層の開口部から露出する面が該開口部の下端から１〜４μｍの深さに漸次凹んだ凹面であることを特徴とするものである。
【０００９】
本発明の配線基板の製造方法は、絶縁基板の上面に複数の半導体素子接続パッドを有する配線導体を形成し、次に配線導体の露出する表面を化学的にエッチングして十点平均粗さＲｚが２．５〜４μｍの粗化面とし、次に絶縁基板および配線導体の上に半導体素子接続パッドの外周部を覆い、且つ半導体素子接続パッドの中央部を露出させる開口部を有するソルダーレジスト層を形成し、次にソルダーレジスト層の開口部から露出する半導体素子接続パッドの表面を機械的および／または化学的に研磨してソルダーレジスト層の開口部下端から１〜４μｍの深さに漸次凹んだ凹面とし、次にソルダーレジスト層の開口部から露出する半導体素子接続パッドの凹面に半田バンプを形成することを特徴とするものである。
【発明の効果】
【００１０】
本発明の配線基板によれば、半導体素子接続パッドを形成する配線導体は、ソルダーレジスト層で覆われた面が十点平均粗さＲｚで２．５〜４μｍの粗化面であることから、この粗化面を介して配線導体とソルダーレジスト層とが強固に密着するとともに配線導体の粗化面が半田の滲入を防止するための障壁として作用する。また、ソルダーレジスト層の開口部から露出する半導体素子接続パッドの面が該開口部の下端から１〜４μｍの深さに漸次凹んだ凹面となっていることから、半田を溶融させる際の熱応力が半導体素子接続パッドとソルダーレジスト層の開口縁との間に大きく印加されたとしても、その熱応力は、開口部の下端から１〜４μｍの深さに漸次凹む凹面により良好に分散される。したがって、半導体素子接続パッドとソルダーレジスト層との間に微小な剥離が発生することが抑制され、それにより半田の潜り込みが有効に防止される。
【００１１】
また、本発明の配線基板の製造方法によれば、半導体素子接続パッドを形成する配線導体の露出する表面を化学的にエッチングして十点平均粗さＲｚが２．５〜４μｍの粗化面とした後、ソルダーレジスト層を形成することから、配線導体とソルダーレジスト層とが粗化面を介して強固に密着するとともに配線導体の粗化面を半田の滲入を防止するための障壁とすることができる。また、ソルダーレジスト層の開口部から露出する半導体素子接続パッドの面を開口部の下端から１〜４μｍの深さに漸次凹んだ凹面とすることから、半田を溶融させる際の熱応力が半導体素子接続パッドとソルダーレジスト層の開口縁との間に大きく印加されたとしても、その熱応力を、開口部の下端から１〜４μｍの深さに漸次凹む凹面により良好に分散させることができる。したがって、半導体素子接続パッドとソルダーレジスト層との間に微小な剥離が発生することが抑制され、それにより半田の潜り込みが有効に防止可能な配線基板を提供できる。
【図面の簡単な説明】
【００１２】
【図１】図１は、本発明の配線基板の実施形態の一例を示す断面模式図である。
【図２】図２は、図１に示す配線基板の要部拡大断面模式図である。
【図３】図3（ａ）〜（ｄ）は、本発明の配線基板の製造方法を説明するための工程毎の断面模式図である。
【発明を実施するための形態】
【００１３】
次に、本発明の配線基板の実施形態の一例を図１および図２を基にして詳細に説明する。図１は本発明の配線基板１０の実施形態の一例を示す断面模式図であり、図２は図１に示す配線基板１０の要部拡大断面模式図である。これらの図中、１は絶縁基板、２は配線導体、３は半導体素子接続パッド、４はソルダーレジスト層、５は半田バンプであり、主としてこれらにより本発明の配線基板１０が構成される。
【００１４】
なお、本例の配線基板１０では、ガラス織物に熱硬化性樹脂を含浸させて成る絶縁板１ａの上下面に熱硬化性樹脂から成る絶縁層１ｂを２層ずつ積層して絶縁基板１を形成しており、最表層の絶縁層１ｂ上にソルダーレジスト層４が積層されている。また絶縁基板１の上面中央部には半導体素子Ｓが搭載される搭載部Ａが形成されており、この搭載部Ａにはそれぞれ半導体素子Ｓの電極Ｔが電気的に接続される半導体素子接続パッド３が形成されている。また、絶縁基板１の下面には外部電気回路基板に電気的に接続される外部接続パッド６が形成されており、絶縁基板１の上面から下面にかけてはそれぞれ対応する半導体素子パッド３と外部接続パッド６とを互いに電気的に接続する配線導体２が配設されている。さらに、半導体素子接続パッド３には半田バンプ５が溶着されており、半導体素子Ｓをその各電極Ｔがそれぞれ対応する半田バンプ５に当接するようにして配線基板１０の上面に載置するとともに、これらを例えば電気炉等の加熱装置で約２６０℃程度に加熱して半田バンプ５を溶融させて半田バンプ５と半導体素子Ｓの電極Ｔとを接合させることによって、半導体素子Ｓが配線基板１０上に実装される。
【００１５】
絶縁板１ａは、本例の配線基板１０におけるコア部材であり、例えばガラス繊維束を縦横に織り込んだガラス織物にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させて成る。この絶縁板１ａは、例えば厚みが０．３〜１．５ｍｍ程度であり、その上面から下面にかけて直径が０．１〜１ｍｍ程度の複数のスルーホール７を有している。そして、その上下面および各スルーホール７の内面には配線導体２の一部が被着されており、上下面の配線導体２がスルーホール７を介して電気的に接続されている。
【００１６】
このような絶縁板１ａは、ガラス織物に未硬化の熱硬化性樹脂を含浸させた絶縁シートを熱硬化させた後、これに上面から下面にかけてドリル加工を施すことにより製作される。なお、絶縁板１ａ上下面の配線導体２は、絶縁板１ａ用の絶縁シートの上下全面に厚みが３〜５０μｍ程度の銅箔を貼着しておくとともにこの銅箔をシートの硬化後にエッチング加工することにより所定のパターンに形成される。また、スルーホール７内面の配線導体２は、絶縁板１ａにスルーホール７を設けた後に、このスルーホール７内面に無電解めっき法および電解めっき法により厚みが３〜５０μｍ程度の銅めっき膜を析出させることにより形成される。
【００１７】
さらに、絶縁板１ａは、そのスルーホール７の内部にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成る孔埋め樹脂８が充填されている。孔埋め樹脂８は、スルーホール７を塞ぐことによりスルーホール７の直上および直下に配線導体２および各絶縁層１ｂを形成可能とするためのものであり、未硬化のペースト状の熱硬化性樹脂をスルーホール７内にスクリーン印刷法により充填し、それを熱硬化させた後、その上下面を略平坦に研磨することにより形成される。そして、この孔埋め樹脂８を含む絶縁板１ａの上下面に絶縁層１ｂがそれぞれ２層ずつ積層されている。
【００１８】
絶縁板１ａの上下面に積層された各絶縁層１ｂは、エポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成り、それぞれの厚みが２０〜６０μｍ程度であり、各層の上面から下面にかけて直径が３０〜１００μｍ程度の複数のビアホール９を有している。これらの各絶縁層１ｂは、配線導体２を高密度に配線するための絶縁間隔を提供するためのものである。そして、上層の配線導体２と下層の配線導体２とをビアホール９を介して電気的に接続することにより高密度配線が立体的に形成可能となっている。このような各絶縁層１ｂは、厚みが２０〜６０μｍ程度の未硬化の熱硬化性樹脂から成る絶縁フィルムを絶縁板１ａの上下面に貼着し、これを熱硬化させるとともにレーザ加工によりビアホール９を穿孔し、さらにその上に同様にして次の絶縁層１ｂを順次積み重ねることによって形成される。なお、各絶縁層１ｂの表面およびビアホール９内に被着された配線導体２は、各絶縁層１ｂを形成する毎に各絶縁層１ｂの表面およびビアホール９内に５〜５０μｍ程度の厚みの銅めっき膜を周知のセミアディティブ法等のパターン形成法により所定のパターンに被着させることによって形成される。
【００１９】
絶縁基板１の上面の搭載部Ａに形成された半導体素子接続パッド３は、ソルダーレジスト層４から露出する直径が５０〜１５０μｍ程度の円形であり、搭載部Ａ内の領域にピッチが１００〜２５０μｍ程度の格子状の並びに多数配列形成されている。このような半導体素子接続パッド３は、半導体素子Ｓの電極Ｔを配線導体２に電気的に接続するための端子部として機能し、最上層の絶縁層１ｂ上に形成された配線導体２の一部を、ソルダーレジスト層４に設けた直径が５０〜１５０μｍ程度の円形の開口部４ａ内に露出させることにより形成されている。
【００２０】
また、絶縁基板１の下面に形成された外部接続パッド６は、ソルダーレジスト層４から露出する直径が３００〜５００μｍ程度の円形であり、絶縁基板１下面の略全領域にピッチが６００〜１０００μｍ程度の格子状の並びに多数配列形成されている。外部接続パッド６は、配線導体２を外部電気回路基板に電気的に接続するための端子部として機能し、最下層の絶縁層１ｂ上に形成された配線導体２の一部を、ソルダーレジスト層４に設けた直径が３００〜５００μｍの円形の開口部４ｂ内に露出させることにより形成されている。
【００２１】
ソルダーレジスト層４は、アクリル変性エポキシ樹脂等の感光性を有する熱硬化性の樹脂から成り、その厚みが１０〜３０μｍ程度であり、上述したように半導体素子接続パッド３を露出させる開口部４ａや外部接続パッド６を露出させる開口部４ｂを有している。それにより最表層における配線導体２を保護するとともに、開口部４ａや４ｂを介して半導体素子接続パッド３や外部接続パッド６と半導体素子Ｓや外部電気回路基板との接続を可能としている。このようなソルダーレジスト層４は、感光性を有する樹脂ペーストまたは樹脂フィルムを最上層および最下層の絶縁層１ｂの表面に塗布または貼着するとともにフォトリソグラフィー技術を採用して開口部４ａや４ｂを有するパターンに露光および現像した後、紫外線硬化および熱硬化させることにより形成される。
【００２２】
半導体素子接続パッド３に溶着された半田バンプ５は、例えば鉛−錫合金等の鉛含有半田や錫−銀−銅合金等の鉛フリー半田から成り、半導体素子接続パッド３と半導体素子Ｓの電極Ｔとを電気的に接続するための接続部材として機能する。そして、半導体素子Ｓの電極Ｔを半田バンプ５に接触させた状態で半田バンプ５を溶融させることにより半導体素子接続パッド３と半導体素子Ｓの電極Ｔとが半田バンプ５を介して電気的に接続されることとなる。このように半田バンプ５を半導体素子接続パッド３に予め溶着させておくことにより半導体素子接続パッド３への電極Ｔの接続の作業性が極めて良好なものとなる。なお、半導体素子Ｓの電極Ｔを半田バンプ５に接触させるのに先立って、半田バンプ５の上端部をプレスして平坦にしておくと、半導体素子Ｓの電極Ｔと半田バンプ５とを接触させることが容易かつ確実なものとなる。従って、半導体素子Ｓの電極Ｔを半田バンプ５に接触させるのに先立って、半田バンプ５の上端部をプレスして平坦にしておくことが好ましい。
【００２３】
このような半田バンプ５は、各半導体素子接続パッド３に対応する位置に格子状の並びに配列形成されたバンプ形成用開口部を有する印刷マスクを用いて半田バンプ５用の半田ペーストを各半導体素子接続パッド３上に印刷塗布するとともに印刷された半田ペースト中の半田を加熱溶融させることにより各半導体素子接続パッド３上に溶着される。
【００２４】
なお、本例の配線基板１０においては、図２に示すように、最上層の絶縁層１ｂ上に被着された配線導体２は、ソルダーレジスト層４で覆われた面が、十点平均粗さＲｚで２．５〜４μｍであるとともに、ソルダーレジスト層４の開口部４ａから露出する面が開口部４ａの下端から１〜４μｍの深さに漸次凹んだ凹面となっている。このように、半導体素子接続パッド３を形成する配線導体２は、ソルダーレジスト層４で覆われた面が十点平均粗さＲｚで２．５〜４μｍの粗化面であることから、この粗化面を介して配線導体２とソルダーレジスト層４とが強固に密着するとともに配線導体２の粗化面が半田の滲入を防止するための障壁として機能する。また、ソルダーレジスト層４の開口部４ａから露出する半導体素子接続パッド３の面が開口部４ａの下端から１〜４μｍの深さに漸次凹んだ凹面となっていることから、半田バンプ５を溶融させる際の熱応力が半導体素子接続パッド３とソルダーレジスト層４の開口部４ａの縁との間に大きく印加されたとしても、その熱応力は、開口部４ａの下端から１〜４μｍの深さに漸次凹んだ凹面により良好に分散され、半導体素子接続パッド３とソルダーレジスト層４との間に微小な剥離が発生することが有効に防止される。したがって、本例の配線基板１０によれば、配線導体２とソルダーレジスト層４との間に半田が滲入して潜り込むことを有効に防止することができる。
【００２５】
なお、最上層の絶縁層１ｂ上に被着された配線導体２におけるソルダーレジスト層４で覆われた粗化面の十点平均粗さＲｚが２．５μｍ未満であると、配線導体２とソルダーレジスト層４との密着が弱いとともに粗化面の凹凸が半田の滲入を防止するための障壁としての機能が低いものとなる傾向にあり、逆に４μｍを超えると、粗化が過剰となり、そのような過剰な粗化を行なうため配線導体２を所定の形状や寸法に形成することが困難となる。したがって、最上層の絶縁層１ｂ上に被着された配線導体２におけるソルダーレジスト層４で覆われた粗化面の十点平均粗さＲｚは、２．５〜４μｍの範囲が好ましい。また、ソルダーレジスト層４の開口部４ａから露出する半導体素子接続パッド３の面が開口部４ａの下端よりも１μｍ未満低い凹面である場合、半田バンプ５を溶融させる際に半導体素子接続パッド３とソルダーレジスト層４の開口部４ａの縁との間に印加される熱応力を良好に分散させることができずに、半導体素子接続パッド３とソルダーレジスト層４との間に微小なクラックが発生し、そこを起点として配線導体２とソルダーレジスト層４との間に半田が侵入して潜り込んでしまい易くなり、逆に開口部４ａの下端よりも４μｍを超えて低い凹面である場合、そのような凹面を形成するために半導体素子接続パッド３の上面がソルダーレジスト層４の下側までえぐれてしまい、そのえぐれた箇所を起点にして半導体素子接続パッド３とソルダーレジスト層４との間に微小なクラックが発生し、同様に配線導体２とソルダーレジスト層４との間に半田が滲入して潜り込んでしまい易くなる。したがって、ソルダーレジスト層４から露出する半導体素子接続パッド３の面は開口部４ａの下端から１〜４μｍの深さに凹んだ凹面であることが好ましい。
【００２６】
次に、本発明の配線基板の製造方法における実施形態の一例を図３（ａ）〜（ｄ）を基に説明する。なお、図３（ａ）〜（ｄ）において、前述した配線基板１０と同様の部分には同様の符号を付し、その詳細な説明は省略する。
【００２７】
先ず、図３（ａ）に示すように、最上層の絶縁層１ｂ上に配線導体２により半導体素子接続パッド３を形成する。この配線導体２は上述した配線基板の実施形態の一例において説明したように、周知のセミアディティブ法等のパターン形成法を用いることにより形成される。
【００２８】
次に、図３（ｂ）に示すように、半導体素子接続パッド３を形成する配線導体２の表面を例えば蟻酸を含む粗化液でエッチングすることにより十点平均粗さＲｚが２．５〜４μｍとなるように粗化する。なお、配線導体２の表面における十点平均粗さＲｚの大きさは、粗化液で配線導体２の表面をエッチングする際のエッチング時間により調整すればよい。すなわち、配線導体２の表面を粗化液でエッチングする時間が短ければ、配線導体２の表面における十点平均粗さＲｚの値は小さくなり、逆にエッチングする時間が長ければ、Ｒｚの値が大きくなる。
【００２９】
次に、図３（ｃ）に示すように、最上層の絶縁層１ｂ上および配線導体２の上に半導体素子接続パッド３の外周部を覆うとともに半導体素子接続パッド３の中央部を露出させる開口部４ａを有するソルダーレジスト層４を形成する。このようなソルダーレジスト層４は、上述した配線基板の実施形態の一例において説明したように、感光性を有する樹脂ペーストまたは樹脂フィルムを最上層の絶縁層１ｂの表面に塗布または貼着するとともにフォトリソグラフィー技術を採用して開口部４ａを有するパターンに露光および現像した後、紫外線硬化および熱硬化させることにより形成される。このとき、配線導体２は、ソルダーレジスト層４で覆われた面が十点平均粗さＲｚで２．５〜４μｍの粗化面となっていることから、この粗化面を介して配線導体２とソルダーレジスト層４とが強固に密着するとともに、配線導体２の粗化面が半田の侵入を防止するための障壁として機能する。この場合、最上層の絶縁層１ｂ上に被着された配線導体２におけるソルダーレジスト層４で覆われた粗化面の十点平均粗さＲｚが２．５μｍ未満であると、配線導体２とソルダーレジスト層４との密着が弱いとともに粗化面の凹凸が半田の滲入を防止するための障壁としての機能が低いものとなる傾向にあり、逆に４μｍを超えると、粗化が過剰となり、そのような過剰な粗化を行なうため配線導体２を所定の形状や寸法に形成することが困難となる。したがって、最上層の絶縁層１ｂ上に被着された配線導体２におけるソルダーレジスト層４で覆われた粗化面の十点平均粗さＲｚは、２．５〜４μｍの範囲とすることが好ましい。
【００３０】
次に、図３（ｄ）に示すように、ソルダーレジスト層４の開口部４ａから露出する半導体素子接続パッド３の表面を、機械的および／または化学的に研磨して開口部４ａの下端から１〜４μｍの深さに漸次凹んだ凹面とする。ソルダーレジスト層４の開口部４ａから露出する半導体素子接続パッド３の表面を、開口部４ａの下端から１〜４μｍの深さに漸次凹んだ凹面とするには、先ず開口部４ａから露出する半導体素子接続パッド３の表面をウエットブラスト法を採用して研磨することにより粗化面を潰して滑らかにするとともに開口部４ａの下端から０．５〜２μｍ程度の深さに漸次凹んだ凹面とするとともに、さらに過酸化水素水および硫酸を含むソフトエッチング液により０．５〜２μｍ程度エッチングすることにより凹面を深くする方法が採用される。ウエットブラスト法における研磨では、開口４ａの縁に近接する部位では開口部４ａの縁に衝突した砥粒の流れが乱れるため、開口部４ａの縁近傍の半導体素子接続パッド３表面への研磨の圧力が低下して研磨量が少なくなるとともに開口部４ａの縁から離れるにつれて研磨の圧力が高くなり研削量が増加するので、半導体素子接続パッド３の露出面を開口部４ａの下端から漸次凹む凹面とすることができる。さらにソフトエッチングを行なうことにより凹面の深さを１〜４μｍとすることができる。なお、ウエットブラスト法に代えて砥粒をエアにより吹付けるサンドブラスト法等が採用可能である。ブラスト法またはソフトエッチングを単独で用いることも可能である。
【００３１】
このように、ソルダーレジスト層４の開口部４ａから露出する半導体素子接続パッド３の面を、開口部４ａの下端から１〜４μｍの深さに漸次凹んだ凹面とすることから、半田を溶融させる際の熱応力が半導体素子接続パッド３とソルダーレジスト層４の開口部４ａの縁との間に大きく印加されたとしても、その熱応力はソルダーレジスト層４の開口部４ａの下端から１〜４μｍの深さに漸次凹む凹面により良好に分散される。したがって、半導体素子接続パッド３とソルダーレジスト層４との間に微小なクラックが発生することが抑制される。なお、ソルダーレジスト層４の開口部４ａから露出する半導体素子接続パッド３の面が開口部４ａの下端よりも１μｍ未満低い凹面である場合、半田バンプ５を溶融させる際に半導体素子接続パッド３とソルダーレジスト層４の開口部４ａの縁との間に印加される熱応力を良好に分散させることができずに、半導体素子接続パッド３とソルダーレジスト層４との間に微小なクラックが発生し、そこを起点として配線導体２とソルダーレジスト層４との間に半田が侵入して潜り込んでしまい易くなり、逆に開口部４ａの下端よりも４μｍを超えて低い凹面である場合、そのような凹面を形成するために半導体素子接続パッド３の上面がソルダーレジスト層４の下側までえぐれてしまい、そのえぐれた箇所を起点にして半導体素子接続パッド３とソルダーレジスト層４との間に微小なクラックが発生し、同様に配線導体２とソルダーレジスト層４との間に半田が滲入して潜り込んでしまい易くなる。したがって、ソルダーレジスト層４から露出する半導体素子接続パッド３の面は開口部４ａの下端から１〜４μｍの深さに凹んだ凹面とすることが好ましい。
【００３２】
そして、最後に開口部４ａから露出する半導体素子接続パッド３上に半田バンプ５を溶着することにより図１および図２に示した本発明による配線基板１０が完成する。なお、半導体素子接続パッド３上に半田バンプ５を溶着するには、上述した配線基板の実施形態の一例において説明したように、各半導体素子接続パッド３に対応する位置に格子状の並びに配列形成されたバンプ形成用開口部を有する印刷マスクを用いて半田バンプ５用の半田ペーストを各半導体素子接続パッド３上に印刷塗布するとともに印刷された半田ペースト中の半田を加熱溶融させればよい。
【実施例１】
【００３３】
次に、本発明の実施例を説明する。先ず、ガラス織物にビスマレイミドトリアジン樹脂を含浸させて成る厚みが０．４ｍｍの絶縁板に厚みが５μｍの銅箔が張着されて成る両面銅張り板に直径が２００μｍのスルーホールを５００μｍピッチで穿孔した。次に、スルーホール内を過マンガン酸カリウム溶液でデスミア処理した後、スルーホール内および銅箔の表面に厚みが１μｍの無電解銅めっきを被着し、次いで無電解銅めっき層上に厚みが１０μｍの電解めっき層を被着させた。次に、スルーホール内にエポキシ樹脂およびシリカフィラーを含有するペーストを充填するとともに熱硬化させてスルーホール内を孔埋め樹脂で埋めた後、この両面銅張り板の上下面をロール研磨機により研磨して平坦とした。次に孔埋め樹脂上を含む両面銅張り板の上下面に無電解銅めっきを１μｍの厚みに被着させた後、次いで電解銅めっき層を１０μｍの厚みに被着させた。次にサブトラクティブ法を用いて両面銅張り板上の銅箔および銅めっき層をエッチングして絶縁板の両面に配線導体を形成してコア基板を作製した。
【００３４】
次に、コア基板の両面に厚みが３５μｍのエポキシ樹脂およびシリカフィラーを含有す未硬化の樹脂フィルムを貼着するとともに熱硬化させて絶縁層を形成した後、この絶縁層にレーザ加工により直径が７０μｍのビアホールを穿孔した。次に樹脂層の表面およびビアホール内を過マンガン酸カリウム水溶液でデスミア処理した後、絶縁層の表面およびビアホール内に厚みが１μｍの無電解銅めっきを被着させた。次に、無電解めっき層上に直径が１９０μｍの半導体素子接続パッド形成用の開口を含む配線導体形成用の開口パターンを有する厚みが２５μｍのめっきレジスト層を被着させるとともに開口パターンから露出する無電解めっき層上に厚みが１５μｍの電解銅めっき層を被着させた。次に無電解銅めっき層上からめっきレジスト層を剥離して除去するとともに、めっきレジスト層の剥離により露出した無電解銅めっき層を過酸化水素水と硫酸を含有するエッチング液で除去することにより直径が１９０μｍの半導体素子接続パッドを２５０μｍのピッチで７８４個有する最上層の配線導体を形成した。
【００３５】
次に、最上層の配線導体の表面を蟻酸を含有するエッチング液によりその十点平均粗さＲｚが２．５〜４μｍとなるようエッチングして粗化した。次に最上層の絶縁層および配線導体の上にアクリル変性エポキシ樹脂とシリカフィラーとを含有するソルダーレジスト用の感光性樹脂ペーストを配線導体上での厚みが２０μｍとなるようにスクリーン印刷により塗布するとともに半導体素子接続パッドの中央部に直径が１３０μｍの開口部を有するように露光および現像した後、紫外線硬化および熱硬化を行いソルダーレジスト層を形成した。
【００３６】
次に、ソルダーレジスト層および露出する半導体素子接続パッドの表面をウエットブラスト法により物理的に研磨した。この研磨により半導体素子接続パッドの露出面がソルダーレジスト層の開口部の下端から０．５〜２μｍ程度の深さに漸次凹んだ凹面となった。次に、凹面となった半導体素子接続パッドの表面を過酸化水素水と硫酸を含むエッチング液でエッチングすることにより凹面におけるソルダーレジスト層の開口部の下端からの深さを１〜４μｍの深さとした。
【００３７】
次に、半導体素子接続パッドの上に直径が１３５μｍの開口を有する厚みが４０μｍのステンレス製の印刷マスクを配するとともにスクリーン印刷法により半田ペーストを印刷塗布した後、半田ペースト中の半田を約２６０℃の温度に加熱溶融して半導体素子接続パッドに半田バンプを溶着させることにより本発明の試料（試料Ｎｏ．２，４，５，７）を得た。
【００３８】
また、比較のためにソルダーレジスト層で覆われた配線導体の十点平均粗さＲｚを２μｍとした試料（試料Ｎｏ．１）および４．５μｍとした試料（試料Ｎｏ．８）を準備した。さらに、半導体素子接続パッドの露出部がソルダーレジスト層の開口部の下端からの０．５μｍ以下の深さに凹む試料（試料Ｎｏ．３）および４．５μｍに凹む試料（試料Ｎｏ．６）を準備した。
【００３９】
次に、この時点で、４０倍の光学式顕微鏡で検査して半田潜りの有無を確認し、さらに半田バンプが溶着された試料を２５０℃で５分間加熱して１回目の熱負荷を与えた後、再度２５０℃で４分間加熱して２回目の熱負荷を与え、更に再度２５０℃で４分間加熱して３回目の熱負荷を与えた後、４０倍の光学式顕微鏡で検査して半田潜りの有無を確認した。その結果を表１に示す。
【００４０】
【表１】
【００４１】
表１に示すように、本発明の範囲内である試料（試料Ｎｏ．２，４，５，７）では半田バンプの形成直後にも３回目の熱負荷後にも半田潜りは見られなかった。それに対し、比較のための試料（試料Ｎｏ．１，３，６）では、半田バンプ形成直後には半田潜りは見られないものの、熱負荷後に半田もぐりが確認された。また、比較のための試料（試料Ｎｏ．８）では熱負荷後にも半田潜りは見られなかったものの、エッチングが過多となり特に配線導体の線幅が細くなる形状異常が発生した。
【符号の説明】
【００４２】
１ 絶縁基板
２ 配線導体
３ 半導体素子接続パッド
４ ソルダーレジスト層
４ａ ソルダーレジスト層の開口部
５ 半田バンプ
１０ 配線基板
【技術分野】
【０００１】
本発明は、半導体素子を搭載するための配線基板およびその製造方法に関するものである。
【背景技術】
【０００２】
半導体集積回路素子等の半導体素子を搭載するために用いられる配線基板には、ガラス基材および熱硬化性樹脂から成る絶縁板と銅箔等から成る配線導体とを交互に複数積層して成るプリント配線基板や、ガラス基材および熱硬化性樹脂から成る絶縁板上に熱硬化性樹脂およびフィラーから成る絶縁層と銅めっき層から成る配線導体とを複数積層して成るビルドアップ配線基板が用いられている。このようなプリント配線基板やビルドアップ配線基板の上面には、半導体素子の電極を接続するために格子状の並びに配列された配線導体から成る半導体素子接続パッドおよびこの半導体素子接続パッドの中央部を露出させる開口部を有する紫外線硬化型の感光性樹脂の硬化物から成るソルダーレジスト層が順次被着されている。さらに、ソルダーレジスト層の開口部から露出した半導体素子接続パッド上には半導体素子の電極と半導体素子接続パッドとを接合するための半田バンプが形成されている。
【０００３】
そして、このような配線基板においては、半導体素子をその各電極がそれぞれ対応する半田バンプに当接するようにして配線基板の上面に載置するとともに、これらを例えば電気炉等の加熱装置で約２６０℃程度に加熱して半田バンプを溶融させて半田バンプと半導体素子の電極とを接合させることによって、半導体素子が配線基板上に実装される。
【０００４】
しかしながら、半導体素子を配線基板上に実装する際に、溶融した半田の一部がソルダーレジスト層の開口部の縁から半導体素子接続パッドを形成する配線導体とソルダーレジスト層との間に滲入して潜り込んでしまうという現象が発生することがある。このような半田の潜り込みは、半田を溶融させる際の２６０℃の高温時におけるソルダーレジスト層の弾性率の低下が原因のひとつとして考えられており、そのためソルダーレジスト層の形成時に紫外線硬化と熱硬化とを併用してソルダーレジスト層の架橋密度を上げて高温時の弾性率を高めることがなされている。さらに、半導体素子接続パッドを形成する配線導体の表面の算術平均粗さＲａを０．５μｍ以上とすることにより、半田の潜り込みを抑制することも提案されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−２４４０００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、ソルダーレジスト層の形成時に紫外線硬化と熱硬化とを併用したとしても架橋密度を高めることには限度があり、そのためソルダーレジスト層の高温時の弾性率が不十分なままであったり、さらに半導体素子接続パッドを形成する配線導体表面の算術平均粗さＲａを０．５μｍ以上としても、半田を溶融させる際の熱応力が半導体素子接続パッドとソルダーレジスト層の開口縁との間に大きく印加されると、そこを起点にして半導体素子接続パッドとソルダーレジスト層との間に微小な剥離が発生したりして、そこを起点として滲入する半田の潜り込みを有効に防止することができなかった。
【０００７】
本発明は、かかる従来の問題点に鑑み案出されたものであり、その課題は、半田を溶融させる際の熱応力が半導体素子接続パッドとソルダーレジスト層の開口縁との間に大きく印加されたとしても、その熱応力を良好に分散させることで半導体素子接続パッドを形成する配線導体とソルダーレジスト層との間に半田が滲入して潜り込むことを有効に防止することが可能な配線基板およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の配線基板は、上面に配線導体から成る複数の半導体素子接続パッドおよび該半導体素子接続パッドの外周部を覆い、且つ半導体素子接続パッドの中央部を露出させる開口部を有するソルダーレジスト層を順次被着させるとともに、ソルダーレジスト層の開口部から露出する半導体素子接続パッドに半田バンプを溶着させて成る配線基板であって、半導体素子接続パッドを形成する配線導体は、ソルダーレジスト層で覆われた面が十点平均粗さＲｚで２．５〜４μｍの粗化面であり、且つソルダーレジスト層の開口部から露出する面が該開口部の下端から１〜４μｍの深さに漸次凹んだ凹面であることを特徴とするものである。
【０００９】
本発明の配線基板の製造方法は、絶縁基板の上面に複数の半導体素子接続パッドを有する配線導体を形成し、次に配線導体の露出する表面を化学的にエッチングして十点平均粗さＲｚが２．５〜４μｍの粗化面とし、次に絶縁基板および配線導体の上に半導体素子接続パッドの外周部を覆い、且つ半導体素子接続パッドの中央部を露出させる開口部を有するソルダーレジスト層を形成し、次にソルダーレジスト層の開口部から露出する半導体素子接続パッドの表面を機械的および／または化学的に研磨してソルダーレジスト層の開口部下端から１〜４μｍの深さに漸次凹んだ凹面とし、次にソルダーレジスト層の開口部から露出する半導体素子接続パッドの凹面に半田バンプを形成することを特徴とするものである。
【発明の効果】
【００１０】
本発明の配線基板によれば、半導体素子接続パッドを形成する配線導体は、ソルダーレジスト層で覆われた面が十点平均粗さＲｚで２．５〜４μｍの粗化面であることから、この粗化面を介して配線導体とソルダーレジスト層とが強固に密着するとともに配線導体の粗化面が半田の滲入を防止するための障壁として作用する。また、ソルダーレジスト層の開口部から露出する半導体素子接続パッドの面が該開口部の下端から１〜４μｍの深さに漸次凹んだ凹面となっていることから、半田を溶融させる際の熱応力が半導体素子接続パッドとソルダーレジスト層の開口縁との間に大きく印加されたとしても、その熱応力は、開口部の下端から１〜４μｍの深さに漸次凹む凹面により良好に分散される。したがって、半導体素子接続パッドとソルダーレジスト層との間に微小な剥離が発生することが抑制され、それにより半田の潜り込みが有効に防止される。
【００１１】
また、本発明の配線基板の製造方法によれば、半導体素子接続パッドを形成する配線導体の露出する表面を化学的にエッチングして十点平均粗さＲｚが２．５〜４μｍの粗化面とした後、ソルダーレジスト層を形成することから、配線導体とソルダーレジスト層とが粗化面を介して強固に密着するとともに配線導体の粗化面を半田の滲入を防止するための障壁とすることができる。また、ソルダーレジスト層の開口部から露出する半導体素子接続パッドの面を開口部の下端から１〜４μｍの深さに漸次凹んだ凹面とすることから、半田を溶融させる際の熱応力が半導体素子接続パッドとソルダーレジスト層の開口縁との間に大きく印加されたとしても、その熱応力を、開口部の下端から１〜４μｍの深さに漸次凹む凹面により良好に分散させることができる。したがって、半導体素子接続パッドとソルダーレジスト層との間に微小な剥離が発生することが抑制され、それにより半田の潜り込みが有効に防止可能な配線基板を提供できる。
【図面の簡単な説明】
【００１２】
【図１】図１は、本発明の配線基板の実施形態の一例を示す断面模式図である。
【図２】図２は、図１に示す配線基板の要部拡大断面模式図である。
【図３】図3（ａ）〜（ｄ）は、本発明の配線基板の製造方法を説明するための工程毎の断面模式図である。
【発明を実施するための形態】
【００１３】
次に、本発明の配線基板の実施形態の一例を図１および図２を基にして詳細に説明する。図１は本発明の配線基板１０の実施形態の一例を示す断面模式図であり、図２は図１に示す配線基板１０の要部拡大断面模式図である。これらの図中、１は絶縁基板、２は配線導体、３は半導体素子接続パッド、４はソルダーレジスト層、５は半田バンプであり、主としてこれらにより本発明の配線基板１０が構成される。
【００１４】
なお、本例の配線基板１０では、ガラス織物に熱硬化性樹脂を含浸させて成る絶縁板１ａの上下面に熱硬化性樹脂から成る絶縁層１ｂを２層ずつ積層して絶縁基板１を形成しており、最表層の絶縁層１ｂ上にソルダーレジスト層４が積層されている。また絶縁基板１の上面中央部には半導体素子Ｓが搭載される搭載部Ａが形成されており、この搭載部Ａにはそれぞれ半導体素子Ｓの電極Ｔが電気的に接続される半導体素子接続パッド３が形成されている。また、絶縁基板１の下面には外部電気回路基板に電気的に接続される外部接続パッド６が形成されており、絶縁基板１の上面から下面にかけてはそれぞれ対応する半導体素子パッド３と外部接続パッド６とを互いに電気的に接続する配線導体２が配設されている。さらに、半導体素子接続パッド３には半田バンプ５が溶着されており、半導体素子Ｓをその各電極Ｔがそれぞれ対応する半田バンプ５に当接するようにして配線基板１０の上面に載置するとともに、これらを例えば電気炉等の加熱装置で約２６０℃程度に加熱して半田バンプ５を溶融させて半田バンプ５と半導体素子Ｓの電極Ｔとを接合させることによって、半導体素子Ｓが配線基板１０上に実装される。
【００１５】
絶縁板１ａは、本例の配線基板１０におけるコア部材であり、例えばガラス繊維束を縦横に織り込んだガラス織物にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させて成る。この絶縁板１ａは、例えば厚みが０．３〜１．５ｍｍ程度であり、その上面から下面にかけて直径が０．１〜１ｍｍ程度の複数のスルーホール７を有している。そして、その上下面および各スルーホール７の内面には配線導体２の一部が被着されており、上下面の配線導体２がスルーホール７を介して電気的に接続されている。
【００１６】
このような絶縁板１ａは、ガラス織物に未硬化の熱硬化性樹脂を含浸させた絶縁シートを熱硬化させた後、これに上面から下面にかけてドリル加工を施すことにより製作される。なお、絶縁板１ａ上下面の配線導体２は、絶縁板１ａ用の絶縁シートの上下全面に厚みが３〜５０μｍ程度の銅箔を貼着しておくとともにこの銅箔をシートの硬化後にエッチング加工することにより所定のパターンに形成される。また、スルーホール７内面の配線導体２は、絶縁板１ａにスルーホール７を設けた後に、このスルーホール７内面に無電解めっき法および電解めっき法により厚みが３〜５０μｍ程度の銅めっき膜を析出させることにより形成される。
【００１７】
さらに、絶縁板１ａは、そのスルーホール７の内部にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成る孔埋め樹脂８が充填されている。孔埋め樹脂８は、スルーホール７を塞ぐことによりスルーホール７の直上および直下に配線導体２および各絶縁層１ｂを形成可能とするためのものであり、未硬化のペースト状の熱硬化性樹脂をスルーホール７内にスクリーン印刷法により充填し、それを熱硬化させた後、その上下面を略平坦に研磨することにより形成される。そして、この孔埋め樹脂８を含む絶縁板１ａの上下面に絶縁層１ｂがそれぞれ２層ずつ積層されている。
【００１８】
絶縁板１ａの上下面に積層された各絶縁層１ｂは、エポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成り、それぞれの厚みが２０〜６０μｍ程度であり、各層の上面から下面にかけて直径が３０〜１００μｍ程度の複数のビアホール９を有している。これらの各絶縁層１ｂは、配線導体２を高密度に配線するための絶縁間隔を提供するためのものである。そして、上層の配線導体２と下層の配線導体２とをビアホール９を介して電気的に接続することにより高密度配線が立体的に形成可能となっている。このような各絶縁層１ｂは、厚みが２０〜６０μｍ程度の未硬化の熱硬化性樹脂から成る絶縁フィルムを絶縁板１ａの上下面に貼着し、これを熱硬化させるとともにレーザ加工によりビアホール９を穿孔し、さらにその上に同様にして次の絶縁層１ｂを順次積み重ねることによって形成される。なお、各絶縁層１ｂの表面およびビアホール９内に被着された配線導体２は、各絶縁層１ｂを形成する毎に各絶縁層１ｂの表面およびビアホール９内に５〜５０μｍ程度の厚みの銅めっき膜を周知のセミアディティブ法等のパターン形成法により所定のパターンに被着させることによって形成される。
【００１９】
絶縁基板１の上面の搭載部Ａに形成された半導体素子接続パッド３は、ソルダーレジスト層４から露出する直径が５０〜１５０μｍ程度の円形であり、搭載部Ａ内の領域にピッチが１００〜２５０μｍ程度の格子状の並びに多数配列形成されている。このような半導体素子接続パッド３は、半導体素子Ｓの電極Ｔを配線導体２に電気的に接続するための端子部として機能し、最上層の絶縁層１ｂ上に形成された配線導体２の一部を、ソルダーレジスト層４に設けた直径が５０〜１５０μｍ程度の円形の開口部４ａ内に露出させることにより形成されている。
【００２０】
また、絶縁基板１の下面に形成された外部接続パッド６は、ソルダーレジスト層４から露出する直径が３００〜５００μｍ程度の円形であり、絶縁基板１下面の略全領域にピッチが６００〜１０００μｍ程度の格子状の並びに多数配列形成されている。外部接続パッド６は、配線導体２を外部電気回路基板に電気的に接続するための端子部として機能し、最下層の絶縁層１ｂ上に形成された配線導体２の一部を、ソルダーレジスト層４に設けた直径が３００〜５００μｍの円形の開口部４ｂ内に露出させることにより形成されている。
【００２１】
ソルダーレジスト層４は、アクリル変性エポキシ樹脂等の感光性を有する熱硬化性の樹脂から成り、その厚みが１０〜３０μｍ程度であり、上述したように半導体素子接続パッド３を露出させる開口部４ａや外部接続パッド６を露出させる開口部４ｂを有している。それにより最表層における配線導体２を保護するとともに、開口部４ａや４ｂを介して半導体素子接続パッド３や外部接続パッド６と半導体素子Ｓや外部電気回路基板との接続を可能としている。このようなソルダーレジスト層４は、感光性を有する樹脂ペーストまたは樹脂フィルムを最上層および最下層の絶縁層１ｂの表面に塗布または貼着するとともにフォトリソグラフィー技術を採用して開口部４ａや４ｂを有するパターンに露光および現像した後、紫外線硬化および熱硬化させることにより形成される。
【００２２】
半導体素子接続パッド３に溶着された半田バンプ５は、例えば鉛−錫合金等の鉛含有半田や錫−銀−銅合金等の鉛フリー半田から成り、半導体素子接続パッド３と半導体素子Ｓの電極Ｔとを電気的に接続するための接続部材として機能する。そして、半導体素子Ｓの電極Ｔを半田バンプ５に接触させた状態で半田バンプ５を溶融させることにより半導体素子接続パッド３と半導体素子Ｓの電極Ｔとが半田バンプ５を介して電気的に接続されることとなる。このように半田バンプ５を半導体素子接続パッド３に予め溶着させておくことにより半導体素子接続パッド３への電極Ｔの接続の作業性が極めて良好なものとなる。なお、半導体素子Ｓの電極Ｔを半田バンプ５に接触させるのに先立って、半田バンプ５の上端部をプレスして平坦にしておくと、半導体素子Ｓの電極Ｔと半田バンプ５とを接触させることが容易かつ確実なものとなる。従って、半導体素子Ｓの電極Ｔを半田バンプ５に接触させるのに先立って、半田バンプ５の上端部をプレスして平坦にしておくことが好ましい。
【００２３】
このような半田バンプ５は、各半導体素子接続パッド３に対応する位置に格子状の並びに配列形成されたバンプ形成用開口部を有する印刷マスクを用いて半田バンプ５用の半田ペーストを各半導体素子接続パッド３上に印刷塗布するとともに印刷された半田ペースト中の半田を加熱溶融させることにより各半導体素子接続パッド３上に溶着される。
【００２４】
なお、本例の配線基板１０においては、図２に示すように、最上層の絶縁層１ｂ上に被着された配線導体２は、ソルダーレジスト層４で覆われた面が、十点平均粗さＲｚで２．５〜４μｍであるとともに、ソルダーレジスト層４の開口部４ａから露出する面が開口部４ａの下端から１〜４μｍの深さに漸次凹んだ凹面となっている。このように、半導体素子接続パッド３を形成する配線導体２は、ソルダーレジスト層４で覆われた面が十点平均粗さＲｚで２．５〜４μｍの粗化面であることから、この粗化面を介して配線導体２とソルダーレジスト層４とが強固に密着するとともに配線導体２の粗化面が半田の滲入を防止するための障壁として機能する。また、ソルダーレジスト層４の開口部４ａから露出する半導体素子接続パッド３の面が開口部４ａの下端から１〜４μｍの深さに漸次凹んだ凹面となっていることから、半田バンプ５を溶融させる際の熱応力が半導体素子接続パッド３とソルダーレジスト層４の開口部４ａの縁との間に大きく印加されたとしても、その熱応力は、開口部４ａの下端から１〜４μｍの深さに漸次凹んだ凹面により良好に分散され、半導体素子接続パッド３とソルダーレジスト層４との間に微小な剥離が発生することが有効に防止される。したがって、本例の配線基板１０によれば、配線導体２とソルダーレジスト層４との間に半田が滲入して潜り込むことを有効に防止することができる。
【００２５】
なお、最上層の絶縁層１ｂ上に被着された配線導体２におけるソルダーレジスト層４で覆われた粗化面の十点平均粗さＲｚが２．５μｍ未満であると、配線導体２とソルダーレジスト層４との密着が弱いとともに粗化面の凹凸が半田の滲入を防止するための障壁としての機能が低いものとなる傾向にあり、逆に４μｍを超えると、粗化が過剰となり、そのような過剰な粗化を行なうため配線導体２を所定の形状や寸法に形成することが困難となる。したがって、最上層の絶縁層１ｂ上に被着された配線導体２におけるソルダーレジスト層４で覆われた粗化面の十点平均粗さＲｚは、２．５〜４μｍの範囲が好ましい。また、ソルダーレジスト層４の開口部４ａから露出する半導体素子接続パッド３の面が開口部４ａの下端よりも１μｍ未満低い凹面である場合、半田バンプ５を溶融させる際に半導体素子接続パッド３とソルダーレジスト層４の開口部４ａの縁との間に印加される熱応力を良好に分散させることができずに、半導体素子接続パッド３とソルダーレジスト層４との間に微小なクラックが発生し、そこを起点として配線導体２とソルダーレジスト層４との間に半田が侵入して潜り込んでしまい易くなり、逆に開口部４ａの下端よりも４μｍを超えて低い凹面である場合、そのような凹面を形成するために半導体素子接続パッド３の上面がソルダーレジスト層４の下側までえぐれてしまい、そのえぐれた箇所を起点にして半導体素子接続パッド３とソルダーレジスト層４との間に微小なクラックが発生し、同様に配線導体２とソルダーレジスト層４との間に半田が滲入して潜り込んでしまい易くなる。したがって、ソルダーレジスト層４から露出する半導体素子接続パッド３の面は開口部４ａの下端から１〜４μｍの深さに凹んだ凹面であることが好ましい。
【００２６】
次に、本発明の配線基板の製造方法における実施形態の一例を図３（ａ）〜（ｄ）を基に説明する。なお、図３（ａ）〜（ｄ）において、前述した配線基板１０と同様の部分には同様の符号を付し、その詳細な説明は省略する。
【００２７】
先ず、図３（ａ）に示すように、最上層の絶縁層１ｂ上に配線導体２により半導体素子接続パッド３を形成する。この配線導体２は上述した配線基板の実施形態の一例において説明したように、周知のセミアディティブ法等のパターン形成法を用いることにより形成される。
【００２８】
次に、図３（ｂ）に示すように、半導体素子接続パッド３を形成する配線導体２の表面を例えば蟻酸を含む粗化液でエッチングすることにより十点平均粗さＲｚが２．５〜４μｍとなるように粗化する。なお、配線導体２の表面における十点平均粗さＲｚの大きさは、粗化液で配線導体２の表面をエッチングする際のエッチング時間により調整すればよい。すなわち、配線導体２の表面を粗化液でエッチングする時間が短ければ、配線導体２の表面における十点平均粗さＲｚの値は小さくなり、逆にエッチングする時間が長ければ、Ｒｚの値が大きくなる。
【００２９】
次に、図３（ｃ）に示すように、最上層の絶縁層１ｂ上および配線導体２の上に半導体素子接続パッド３の外周部を覆うとともに半導体素子接続パッド３の中央部を露出させる開口部４ａを有するソルダーレジスト層４を形成する。このようなソルダーレジスト層４は、上述した配線基板の実施形態の一例において説明したように、感光性を有する樹脂ペーストまたは樹脂フィルムを最上層の絶縁層１ｂの表面に塗布または貼着するとともにフォトリソグラフィー技術を採用して開口部４ａを有するパターンに露光および現像した後、紫外線硬化および熱硬化させることにより形成される。このとき、配線導体２は、ソルダーレジスト層４で覆われた面が十点平均粗さＲｚで２．５〜４μｍの粗化面となっていることから、この粗化面を介して配線導体２とソルダーレジスト層４とが強固に密着するとともに、配線導体２の粗化面が半田の侵入を防止するための障壁として機能する。この場合、最上層の絶縁層１ｂ上に被着された配線導体２におけるソルダーレジスト層４で覆われた粗化面の十点平均粗さＲｚが２．５μｍ未満であると、配線導体２とソルダーレジスト層４との密着が弱いとともに粗化面の凹凸が半田の滲入を防止するための障壁としての機能が低いものとなる傾向にあり、逆に４μｍを超えると、粗化が過剰となり、そのような過剰な粗化を行なうため配線導体２を所定の形状や寸法に形成することが困難となる。したがって、最上層の絶縁層１ｂ上に被着された配線導体２におけるソルダーレジスト層４で覆われた粗化面の十点平均粗さＲｚは、２．５〜４μｍの範囲とすることが好ましい。
【００３０】
次に、図３（ｄ）に示すように、ソルダーレジスト層４の開口部４ａから露出する半導体素子接続パッド３の表面を、機械的および／または化学的に研磨して開口部４ａの下端から１〜４μｍの深さに漸次凹んだ凹面とする。ソルダーレジスト層４の開口部４ａから露出する半導体素子接続パッド３の表面を、開口部４ａの下端から１〜４μｍの深さに漸次凹んだ凹面とするには、先ず開口部４ａから露出する半導体素子接続パッド３の表面をウエットブラスト法を採用して研磨することにより粗化面を潰して滑らかにするとともに開口部４ａの下端から０．５〜２μｍ程度の深さに漸次凹んだ凹面とするとともに、さらに過酸化水素水および硫酸を含むソフトエッチング液により０．５〜２μｍ程度エッチングすることにより凹面を深くする方法が採用される。ウエットブラスト法における研磨では、開口４ａの縁に近接する部位では開口部４ａの縁に衝突した砥粒の流れが乱れるため、開口部４ａの縁近傍の半導体素子接続パッド３表面への研磨の圧力が低下して研磨量が少なくなるとともに開口部４ａの縁から離れるにつれて研磨の圧力が高くなり研削量が増加するので、半導体素子接続パッド３の露出面を開口部４ａの下端から漸次凹む凹面とすることができる。さらにソフトエッチングを行なうことにより凹面の深さを１〜４μｍとすることができる。なお、ウエットブラスト法に代えて砥粒をエアにより吹付けるサンドブラスト法等が採用可能である。ブラスト法またはソフトエッチングを単独で用いることも可能である。
【００３１】
このように、ソルダーレジスト層４の開口部４ａから露出する半導体素子接続パッド３の面を、開口部４ａの下端から１〜４μｍの深さに漸次凹んだ凹面とすることから、半田を溶融させる際の熱応力が半導体素子接続パッド３とソルダーレジスト層４の開口部４ａの縁との間に大きく印加されたとしても、その熱応力はソルダーレジスト層４の開口部４ａの下端から１〜４μｍの深さに漸次凹む凹面により良好に分散される。したがって、半導体素子接続パッド３とソルダーレジスト層４との間に微小なクラックが発生することが抑制される。なお、ソルダーレジスト層４の開口部４ａから露出する半導体素子接続パッド３の面が開口部４ａの下端よりも１μｍ未満低い凹面である場合、半田バンプ５を溶融させる際に半導体素子接続パッド３とソルダーレジスト層４の開口部４ａの縁との間に印加される熱応力を良好に分散させることができずに、半導体素子接続パッド３とソルダーレジスト層４との間に微小なクラックが発生し、そこを起点として配線導体２とソルダーレジスト層４との間に半田が侵入して潜り込んでしまい易くなり、逆に開口部４ａの下端よりも４μｍを超えて低い凹面である場合、そのような凹面を形成するために半導体素子接続パッド３の上面がソルダーレジスト層４の下側までえぐれてしまい、そのえぐれた箇所を起点にして半導体素子接続パッド３とソルダーレジスト層４との間に微小なクラックが発生し、同様に配線導体２とソルダーレジスト層４との間に半田が滲入して潜り込んでしまい易くなる。したがって、ソルダーレジスト層４から露出する半導体素子接続パッド３の面は開口部４ａの下端から１〜４μｍの深さに凹んだ凹面とすることが好ましい。
【００３２】
そして、最後に開口部４ａから露出する半導体素子接続パッド３上に半田バンプ５を溶着することにより図１および図２に示した本発明による配線基板１０が完成する。なお、半導体素子接続パッド３上に半田バンプ５を溶着するには、上述した配線基板の実施形態の一例において説明したように、各半導体素子接続パッド３に対応する位置に格子状の並びに配列形成されたバンプ形成用開口部を有する印刷マスクを用いて半田バンプ５用の半田ペーストを各半導体素子接続パッド３上に印刷塗布するとともに印刷された半田ペースト中の半田を加熱溶融させればよい。
【実施例１】
【００３３】
次に、本発明の実施例を説明する。先ず、ガラス織物にビスマレイミドトリアジン樹脂を含浸させて成る厚みが０．４ｍｍの絶縁板に厚みが５μｍの銅箔が張着されて成る両面銅張り板に直径が２００μｍのスルーホールを５００μｍピッチで穿孔した。次に、スルーホール内を過マンガン酸カリウム溶液でデスミア処理した後、スルーホール内および銅箔の表面に厚みが１μｍの無電解銅めっきを被着し、次いで無電解銅めっき層上に厚みが１０μｍの電解めっき層を被着させた。次に、スルーホール内にエポキシ樹脂およびシリカフィラーを含有するペーストを充填するとともに熱硬化させてスルーホール内を孔埋め樹脂で埋めた後、この両面銅張り板の上下面をロール研磨機により研磨して平坦とした。次に孔埋め樹脂上を含む両面銅張り板の上下面に無電解銅めっきを１μｍの厚みに被着させた後、次いで電解銅めっき層を１０μｍの厚みに被着させた。次にサブトラクティブ法を用いて両面銅張り板上の銅箔および銅めっき層をエッチングして絶縁板の両面に配線導体を形成してコア基板を作製した。
【００３４】
次に、コア基板の両面に厚みが３５μｍのエポキシ樹脂およびシリカフィラーを含有す未硬化の樹脂フィルムを貼着するとともに熱硬化させて絶縁層を形成した後、この絶縁層にレーザ加工により直径が７０μｍのビアホールを穿孔した。次に樹脂層の表面およびビアホール内を過マンガン酸カリウム水溶液でデスミア処理した後、絶縁層の表面およびビアホール内に厚みが１μｍの無電解銅めっきを被着させた。次に、無電解めっき層上に直径が１９０μｍの半導体素子接続パッド形成用の開口を含む配線導体形成用の開口パターンを有する厚みが２５μｍのめっきレジスト層を被着させるとともに開口パターンから露出する無電解めっき層上に厚みが１５μｍの電解銅めっき層を被着させた。次に無電解銅めっき層上からめっきレジスト層を剥離して除去するとともに、めっきレジスト層の剥離により露出した無電解銅めっき層を過酸化水素水と硫酸を含有するエッチング液で除去することにより直径が１９０μｍの半導体素子接続パッドを２５０μｍのピッチで７８４個有する最上層の配線導体を形成した。
【００３５】
次に、最上層の配線導体の表面を蟻酸を含有するエッチング液によりその十点平均粗さＲｚが２．５〜４μｍとなるようエッチングして粗化した。次に最上層の絶縁層および配線導体の上にアクリル変性エポキシ樹脂とシリカフィラーとを含有するソルダーレジスト用の感光性樹脂ペーストを配線導体上での厚みが２０μｍとなるようにスクリーン印刷により塗布するとともに半導体素子接続パッドの中央部に直径が１３０μｍの開口部を有するように露光および現像した後、紫外線硬化および熱硬化を行いソルダーレジスト層を形成した。
【００３６】
次に、ソルダーレジスト層および露出する半導体素子接続パッドの表面をウエットブラスト法により物理的に研磨した。この研磨により半導体素子接続パッドの露出面がソルダーレジスト層の開口部の下端から０．５〜２μｍ程度の深さに漸次凹んだ凹面となった。次に、凹面となった半導体素子接続パッドの表面を過酸化水素水と硫酸を含むエッチング液でエッチングすることにより凹面におけるソルダーレジスト層の開口部の下端からの深さを１〜４μｍの深さとした。
【００３７】
次に、半導体素子接続パッドの上に直径が１３５μｍの開口を有する厚みが４０μｍのステンレス製の印刷マスクを配するとともにスクリーン印刷法により半田ペーストを印刷塗布した後、半田ペースト中の半田を約２６０℃の温度に加熱溶融して半導体素子接続パッドに半田バンプを溶着させることにより本発明の試料（試料Ｎｏ．２，４，５，７）を得た。
【００３８】
また、比較のためにソルダーレジスト層で覆われた配線導体の十点平均粗さＲｚを２μｍとした試料（試料Ｎｏ．１）および４．５μｍとした試料（試料Ｎｏ．８）を準備した。さらに、半導体素子接続パッドの露出部がソルダーレジスト層の開口部の下端からの０．５μｍ以下の深さに凹む試料（試料Ｎｏ．３）および４．５μｍに凹む試料（試料Ｎｏ．６）を準備した。
【００３９】
次に、この時点で、４０倍の光学式顕微鏡で検査して半田潜りの有無を確認し、さらに半田バンプが溶着された試料を２５０℃で５分間加熱して１回目の熱負荷を与えた後、再度２５０℃で４分間加熱して２回目の熱負荷を与え、更に再度２５０℃で４分間加熱して３回目の熱負荷を与えた後、４０倍の光学式顕微鏡で検査して半田潜りの有無を確認した。その結果を表１に示す。
【００４０】
【表１】
【００４１】
表１に示すように、本発明の範囲内である試料（試料Ｎｏ．２，４，５，７）では半田バンプの形成直後にも３回目の熱負荷後にも半田潜りは見られなかった。それに対し、比較のための試料（試料Ｎｏ．１，３，６）では、半田バンプ形成直後には半田潜りは見られないものの、熱負荷後に半田もぐりが確認された。また、比較のための試料（試料Ｎｏ．８）では熱負荷後にも半田潜りは見られなかったものの、エッチングが過多となり特に配線導体の線幅が細くなる形状異常が発生した。
【符号の説明】
【００４２】
１ 絶縁基板
２ 配線導体
３ 半導体素子接続パッド
４ ソルダーレジスト層
４ａ ソルダーレジスト層の開口部
５ 半田バンプ
１０ 配線基板
【特許請求の範囲】
【請求項１】
上面に配線導体から成る複数の半導体素子接続パッドおよび該半導体素子接続パッドの外周部を覆い、且つ該半導体素子接続パッドの中央部を露出させる開口部を有するソルダーレジスト層を順次被着させるとともに、前記開口部から露出する前記半導体素子接続パッドに半田バンプを溶着させて成る配線基板であって、前記配線導体は、前記ソルダーレジスト層で覆われた面が十点平均粗さＲｚで２．５〜４μｍの粗化面であり、かつ前記開口部から露出する面が該開口部の下端から１〜４μｍの深さに漸次凹んだ凹面であることを特徴とする配線基板。
【請求項２】
絶縁基板の上面に複数の半導体素子接続パッドを有する配線導体を形成する工程と、前記配線導体の露出する表面を化学的にエッチングして十点平均粗さＲｚが２．５〜４μｍの粗化面とする工程と、前記絶縁基板および前記配線導体の上に前記半導体素子接続パッドの外周部を覆い、且つ該半導体素子接続パッドの中央部を露出させる開口部を有するソルダーレジスト層を形成する工程と、前記開口部から露出する前記半導体素子接続パッドの表面を機械的および／または化学的に研磨して前記開口部下端から１〜４μｍの深さに漸次凹んだ凹面とする工程と、前記開口部から露出する前記半導体素子接続パッドの前記凹面に半田バンプを形成することを特徴とする配線基板の製造方法。
【請求項３】
前記研磨は、ウエットブラスト法および該ウエットブラスト法の後の化学的エッチングにより行なわれることを特徴とする請求項２記載の配線基板の製造方法。
【請求項１】
上面に配線導体から成る複数の半導体素子接続パッドおよび該半導体素子接続パッドの外周部を覆い、且つ該半導体素子接続パッドの中央部を露出させる開口部を有するソルダーレジスト層を順次被着させるとともに、前記開口部から露出する前記半導体素子接続パッドに半田バンプを溶着させて成る配線基板であって、前記配線導体は、前記ソルダーレジスト層で覆われた面が十点平均粗さＲｚで２．５〜４μｍの粗化面であり、かつ前記開口部から露出する面が該開口部の下端から１〜４μｍの深さに漸次凹んだ凹面であることを特徴とする配線基板。
【請求項２】
絶縁基板の上面に複数の半導体素子接続パッドを有する配線導体を形成する工程と、前記配線導体の露出する表面を化学的にエッチングして十点平均粗さＲｚが２．５〜４μｍの粗化面とする工程と、前記絶縁基板および前記配線導体の上に前記半導体素子接続パッドの外周部を覆い、且つ該半導体素子接続パッドの中央部を露出させる開口部を有するソルダーレジスト層を形成する工程と、前記開口部から露出する前記半導体素子接続パッドの表面を機械的および／または化学的に研磨して前記開口部下端から１〜４μｍの深さに漸次凹んだ凹面とする工程と、前記開口部から露出する前記半導体素子接続パッドの前記凹面に半田バンプを形成することを特徴とする配線基板の製造方法。
【請求項３】
前記研磨は、ウエットブラスト法および該ウエットブラスト法の後の化学的エッチングにより行なわれることを特徴とする請求項２記載の配線基板の製造方法。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２０１１−１８１６２９（Ｐ２０１１−１８１６２９Ａ）
【公開日】平成２３年９月１５日（２０１１．９．１５）
【国際特許分類】
【出願番号】特願２０１０−４３３５１（Ｐ２０１０−４３３５１）
【出願日】平成２２年２月２６日（２０１０．２．２６）
【出願人】（３０４０２４８９８）京セラＳＬＣテクノロジー株式会社 (213)
【Ｆターム（参考）】
【公開日】平成２３年９月１５日（２０１１．９．１５）
【国際特許分類】
【出願日】平成２２年２月２６日（２０１０．２．２６）
【出願人】（３０４０２４８９８）京セラＳＬＣテクノロジー株式会社 (213)
【Ｆターム（参考）】
[ Back to top ]