電力変換装置
【課題】コンデンサの配線に寄生するインダクタンスをより小さくすることができる電力変換装置を提供する。
【解決手段】基板22に半導体チップ23が実装され、正極用配線部材27及び負極用配線部材28での平板状の本体部27a,28aが基板22の上方において基板22と平行に、かつ相互に電気的に絶縁された状態で近接して重なるように配置されている。コンデンサ17が負極用配線部材28の本体部28a上に配置されている。正極用配線部材27及び負極用配線部材28は、本体部27a,28aから基板22に向かって延びる垂下部27b,28bが平板状に形成され、かつ、垂下部27b,28bは基板22との接合部の直近まで平行状態で互いに近接した状態に保持されている。
【解決手段】基板22に半導体チップ23が実装され、正極用配線部材27及び負極用配線部材28での平板状の本体部27a,28aが基板22の上方において基板22と平行に、かつ相互に電気的に絶縁された状態で近接して重なるように配置されている。コンデンサ17が負極用配線部材28の本体部28a上に配置されている。正極用配線部材27及び負極用配線部材28は、本体部27a,28aから基板22に向かって延びる垂下部27b,28bが平板状に形成され、かつ、垂下部27b,28bは基板22との接合部の直近まで平行状態で互いに近接した状態に保持されている。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電力変換装置に関する。
【背景技術】
【0002】
スイッチング素子とコンデンサを備えた電力変換装置において、特許文献1には、配線に寄生するインダクタンスを小さくする構造が開示されている。詳しくは、図11(a),(b)に示すように、ベース100の上面に6枚の絶縁基板101が設けられ、各絶縁基板101にはコレクタパターン102とエミッタパターン103が形成され、コレクタパターン102にはスイッチングチップ104とダイオードチップ105が搭載され、スイッチングチップ104及びダイオードチップ105とエミッタパターン103との間をボンディングワイヤ106で接続している。P側導体107は、平板状の主導体107aから3箇所において下方に突設する接続導体107bにより絶縁基板101に接続されている。同様に、N側導体108は、平板状の主導体108aから3箇所において下方に突設する接続導体108bにより絶縁基板101に接続されている。主導体107a,108aは絶縁され積層状に設けられている。また、主導体107a,108aの端部において帯状の副導体107c,108cが絶縁され積層状に設けられ、副導体107c,108cの端部が外部接続端子P10,N10となっている。
【特許文献1】特開2005−347561号公報
【発明の開示】
【発明が解決しようとする課題】
【0003】
ところが、コンデンサの配線に寄生するインダクタンスを小さくするには、コンデンサ配線部材における外部接続端子P10,N10の部分について工夫するだけでは不十分であり、更に配線に寄生するインダクタンスを小さくする必要がある。
【0004】
本発明はこのような背景の下になされたものであって、その目的は、コンデンサの配線に寄生するインダクタンスをより小さくすることができる電力変換装置を提供することにある。
【課題を解決するための手段】
【0005】
請求項1に記載の発明では、スイッチング素子が実装された基板と、平板状の本体部が前記基板の上方において前記基板と平行に、かつ相互に電気的に絶縁された状態で近接して重なるように配置された正極用配線部材及び負極用配線部材と、正極端子が前記正極用配線部材の本体部に接続され、負極端子が前記負極用配線部材の本体部に接続されたコンデンサと、を備え、前記正極用配線部材及び負極用配線部材は、前記本体部から前記基板に向かって延びる基板側延設部が平板状に形成され、かつ、前記基板側延設部は前記基板との接合部の直近まで平行状態で互いに近接した状態に保持されていることを要旨とする。
【0006】
請求項1に記載の発明によれば、正極用配線部材及び負極用配線部材は、本体部から基板に向かって延びる基板側延設部が平板状に形成され、かつ、基板側延設部は基板との接合部の直近まで平行状態で互いに近接した状態に保持されているので、互いに逆方向に流れる電流に対応する基板側延設部においてインダクタンスを低減することができる。
【0007】
請求項2に記載の発明では、請求項1に記載の電力変換装置において、前記正極用配線部材の本体部と負極用配線部材の本体部との間、及び、正極用配線部材の基板側延設部と負極用配線部材の基板側延設部との間には絶縁部材が配置されている。こうすると、正極用配線部材と負極用配線部材とを絶縁する上で好ましいものとなる。
【0008】
請求項3に記載の発明では、請求項1または2に記載の電力変換装置において前記正極用配線部材及び負極用配線部材における基板側延設部には電流の流れを規制する切り欠き部が設けられている。こうすると、電流の流れが規制されることにより、電流の流れの影響が抑制される。
【0009】
請求項4に記載の発明では、請求項3に記載の電力変換装置において前記切り欠き部の幅はゲルの通過に支障のない大きさに形成されている。こうすると、切り欠きを通してゲルを容易に通過させることができ、ゲルを効率良く必要な位置に入れることができる。
【0010】
請求項5の発明では、請求項1〜4のいずれか1項に記載の電力変換装置において前記基板と平行に配置した前記正極用配線部材の本体部及び負極用配線部材の本体部のうちの前記基板と対向しない一方の本体部上にコンデンサが搭載されている。こうすると、コンデンサをスイッチング素子を含めた基板側部品に一体化することができる。
【発明の効果】
【0011】
本発明によれば、コンデンサの配線に寄生するインダクタンスをより小さくすることができる電力変換装置を提供することがきる。
【発明を実施するための最良の形態】
【0012】
以下、本発明を3相用のインバータ装置に具体化した一実施形態を図1〜図9にしたがって説明する。
先ずインバータ装置の回路構成を説明する。図1(a)に示すように、インバータ装置11は、6個のスイッチング素子Q1〜Q6を有するインバータ回路12を備えている。各スイッチング素子Q1〜Q6には、MOSFET(metal oxide semiconductor 電界効果トランジスタ)が使用されている。インバータ回路12は、第1及び第2のスイッチング素子Q1,Q2、第3及び第4のスイッチング素子Q3,Q4、第5及び第6のスイッチング素子Q5,Q6がそれぞれ直列に接続されている。各スイッチング素子Q1〜Q6のドレインとソース間には、ダイオードD1〜D6が、逆並列に接続されている。第1、第3及び第5のスイッチング素子Q1,Q3,Q5及び各第1、第3及び第5のスイッチング素子Q1,Q3,Q5に接続されたダイオードD1,D3,D5の組はそれぞれ上アームと呼ばれる。また、第2、第4及び第6のスイッチング素子Q2,Q4,Q6及び第2、第4及び第6のスイッチング素子Q2,Q4,Q6に接続されたダイオードD2,D4,D6の組はそれぞれ下アームと呼ばれる。
【0013】
第1、第3及び第5のスイッチング素子Q1,Q3,Q5のドレインが、配線13を介して電源入力用のプラス入力端子14に接続され、第2、第4及び第6のスイッチング素子Q2,Q4,Q6のソースが、配線15を介して電源入力用のマイナス入力端子16に接続されている。配線13及び配線15間にはコンデンサ17が複数並列に接続されている。この実施形態ではコンデンサ17として電解コンデンサが使用され、コンデンサ17の正極(プラス)端子が配線13に接続され、コンデンサ17の負極(マイナス)端子が配線15に接続されている。
【0014】
スイッチング素子Q1,Q2の間の接合点はU相端子Uに、スイッチング素子Q3,Q4の間の接合点はV相端子Vに、スイッチング素子Q5,Q6の間の接合点はW相端子Wに、それぞれ接続されている。各スイッチング素子Q1〜Q6のゲートは駆動信号入力端子G1〜G6に接続されている。各スイッチング素子Q1〜Q6のソースは信号端子S1〜S6に接続されている。
【0015】
図1(a)では各上アーム及び各下アームがそれぞれ、1個のスイッチング素子及び1個のダイオードで構成されているが、各アームを流れる電流量が大きな場合は、各アームを図1(b)に示すようにスイッチング素子QとダイオードDの組が複数並列に接続された構成としても差し支えない。この実施形態では各アームはそれぞれ4組のスイッチング素子Q及びダイオードDで構成されている。
【0016】
次にインバータ装置11の構造を説明する。
図2は、インバータ装置のカバーを省略した模式斜視図であり、図3は同じく平面図である。図4について(a)は図3のA−A線断面図であり、(b)は(a)の一部省略部分拡大図である。図5は基板上の結線状態を示す部分平面図である。図6について、(a)は図3のB−B線断面図であり、(b)は(a)の部分拡大図である。図7について、(a)はチップ部品が実装されたセラミック基板21の模式斜視図であり、(b)はセラミック基板21が実装された金属ベース20の模式斜視図である。図8について、(a)は金属ベース20に支持枠30が取り付けられた状態の模式斜視図であり、(b)は出力電極部材32U,32V,32Wを取り付けた状態の模式斜視図である。
【0017】
図2及び図3に示すように、インバータ装置11は、銅製の金属ベース20と、絶縁基板としてのセラミック基板21とで構成された基板22上に半導体チップ23が実装されている。半導体チップ23は、1個のスイッチング素子(MOSFET)及び1個のダイオードが一つのデバイスとして組み込まれている。即ち、半導体チップ23は、図1(b)に示される一つのスイッチング素子Q及び一つのダイオードDを備えたデバイスとなる。
【0018】
セラミック基板21は、図5に示すように、表面に回路パターン24a,24b,24c,24dを有し、図4(b)に示すように、裏面にセラミック基板21と金属ベース20とを接合する接合層として機能する金属板25を有するセラミック板26で構成されている。セラミック板26は、例えば、窒化アルミニウム、アルミナ、窒化ケイ素等により形成され、回路パターン24a,24b,24c,24d及び金属板25は、例えば、アルミニウムや銅等で形成されている。セラミック基板21は、金属板25を介して半田(図示せず)で金属ベース20に接合されている。以下、この明細書では、金属ベース20をインバータ装置11の底部(下部)として説明する。
【0019】
図5に示すように回路パターン24aはゲート信号用の回路パターン、回路パターン24bはドレイン用の回路パターン、回路パターン24cはソース用の回路パターン、回路パターン24dはソース信号用の回路パターンである。各回路パターン24a,24b,24c,24dは帯状に形成されている。ドレイン用の回路パターン24bと、ソース用の回路パターン24cとは、隣接して平行に延びるように形成され、ゲート信号用の回路パターン24a及びソース信号用の回路パターン24dは、回路パターン24cと反対側において回路パターン24bと平行に延びるように形成されている。半導体チップ23は、ドレイン用の回路パターン24b上に半田で接合されている。半導体チップ23は、ゲートとゲート信号用の回路パターン24aとの間、ソースとソース用の回路パターン24cとの間及びソースとソース信号用の回路パターン24dとの間をワイヤボンディングにより電気的に接続されている。
【0020】
図7(b)に示すように、金属ベース20はほぼ矩形状に形成され、セラミック基板21も矩形状に形成されている。セラミック基板21は12個設けられ、長手方向が金属ベース20の長手方向と直交する状態で各列6個となるように2列、6行に配置されている。そして、各行の2個のセラミック基板21上に配置された半導体チップ23がインバータ回路12の各アームを構成する。この実施形態では、半導体チップ23は、各セラミック基板21上に2個ずつ実装されており、4個の半導体チップ23がそれぞれ1つのアームを構成する。図5に示すように半導体チップ23は回路パターン24bの長手方向中央部にスペースが存在し、スペースの両側に半導体チップ23が1個ずつ位置するように配置されている。
【0021】
図3,4に示すように、基板22の上には板状の正極用配線部材27及び負極用配線部材28が配置されている。この実施形態では、正極用配線部材27の上方に負極用配線部材28が配置されている。正極用配線部材27は図1(a)における配線13を、負極用配線部材28は図1(a)における配線15をそれぞれ構成する。
【0022】
図4において正極用配線部材27及び負極用配線部材28について、長方形の平板状をなす本体部27a,28aは、基板22の上方において基板22と平行に、かつ相互に絶縁された状態で近接して重なるように配置されている。基板側延設部としての垂下部27b,28bが、本体部27a,28aの幅方向の端部両側から屈曲し基板22側に向かって延びている。垂下部27b,28bは、図4(b)等に示すように本体部27a,28aの幅方向の中心線に対して線対称に設けられている。垂下部27b,28bは、互いに重なる状態で配置されている。このように正極用配線部材27及び負極用配線部材28は、本体部27a,28aから基板22に向かって延びる基板側延設部としての垂下部27b,28bが平板状に形成され、かつ、垂下部27b,28bは基板22(セラミック基板21)との接合部の直近まで平行状態で互いに近接した状態に保持されている。
【0023】
垂下部27b,28bの下端から端子部27c,28cが下方に延び、さらに、その下端から本体部27a,28aと平行に延びるように屈曲形成されている(図2参照)。端子部27c,28cは複数(この実施形態では3対6個)設けられている。端子部27cの先端において接合部27c1が、上アームを構成するセラミック基板21上のドレイン用の回路パターン24bの中央部に超音波接合されている。一方、端子部28cの先端において接合部28c1が、下アームを構成するセラミック基板21上のソース用の回路パターン24cの中央部に超音波接合されている。そして、各接合部27c1,28c1は、図3に示すように配線部材27,28の同じ側に配置された各端子部27c,28cの超音波接合箇所が一直線上に位置するように設けられて、各回路パターン24b,24cに超音波接合されている。
【0024】
図6において垂下部27b,28bには切り欠き部27d,28dが複数、それぞれ対向するように設けられている。この切り欠き部27d,28dは電流の流れを規制する機能を有する。つまり、図1(a),図6(a)における正極用配線部材27を通して上アームに入る電流i1,i2,i3を規制できるとともに負極用配線部材28を通して下アームから出る電流i4,i5,i6を規制できる。また、切り欠き部27d,28dの幅はゲルの通過に支障のない大きさに形成されている。
【0025】
一方、正極用配線部材27の本体部27aと負極用配線部材28の本体部28aとの間には、両者の電気的絶縁性を確保するための絶縁シート29(図4(b)に図示)が配置されている。絶縁シート29として樹脂シートを挙げることができる。また、正極用配線部材27の本体部27a、負極用配線部材28の本体部28a及び絶縁シート29にはコンデンサ17の正極端子17a及び負極端子17bを挿通可能な長孔が形成されている。
【0026】
図2,3に示すように、金属ベース20には、その周縁に沿うように電気的絶縁性の支持枠30が、全てのセラミック基板21を枠内に収容する状態に固定されている。正極用配線部材27の本体部27aの長手方向の一端部には、外部電源入力用のプラス入力端子14が形成されている。プラス入力端子14は、一部が支持枠30の外側に位置するように配置されている。負極用配線部材28の本体部28aには、その長手方向の正極用配線部材27のプラス入力端子14が形成された側と反対側の端部に、外部電源入力用のマイナス入力端子16が形成されている。マイナス入力端子16も、一部が支持枠30の外側に位置するように配置されている。
【0027】
図4に示すように、負極用配線部材28の本体部28a上、即ち正極用配線部材27の本体部27a及び負極用配線部材28の本体部28aうちの基板22と対向しない一方の配線部材の本体部上に、複数(この実施形態では4個)のコンデンサ17が正極端子17a及び負極端子17bが下向きになる状態で電気的な絶縁部材(図示せず)を介して配置されている。各コンデンサ17は、正極端子17a及び負極端子17bがコンデンサ本体の一方の側に設けられ、正極端子17aが正極用配線部材27の本体部27aに接続され、負極端子17bが負極用配線部材28の本体部28aに接続されている。
【0028】
図2及び図3等に示すように、インバータ装置11の3つの出力電極部材32U,32V,32Wは、側面ほぼL字状に形成されるとともに、上方に向かって延びる部分が支持枠30の近くに位置し、横方向に延びる部分が正極用配線部材27の本体部27aの下方においてその長手方向と直交する状態で配置されている。正極用配線部材27と出力電極部材32U,32V,32Wとは、シリコーンゲル36(図4(a)に図示)で絶縁が確保されている。また、ゲル36を用いて正極用配線部材27の垂下部27bと負極用配線部材28の垂下部28bとの絶縁が確保されている。出力電極部材32Uは、第1のスイッチング素子Q1及びダイオードD1で構成される上アームのソース用の回路パターン24cと、第2のスイッチング素子Q2及びダイオードD2で構成される下アームのドレイン用の回路パターン24bとに超音波接合されている。出力電極部材32Vは、第3のスイッチング素子Q3及びダイオードD3で構成される上アームのソース用の回路パターン24cと、第4のスイッチング素子Q4及びダイオードD4で構成される下アームのドレイン用の回路パターン24bとに超音波接合されている。出力電極部材32Wは、第5のスイッチング素子Q5及びダイオードD5で構成される上アームのソース用の回路パターン24cと、第6のスイッチング素子Q6及びダイオードD6で構成される下アームのドレイン用の回路パターン24bとに超音波接合されている。
【0029】
図3等に示すように、各出力電極部材32U,32V,32Wは、セラミック基板21とほぼ同じ幅の銅板をプレス加工することで形成されている。図5に示すように、各出力電極部材32U,32V,32Wには、上アームを構成する2個のセラミック基板21の回路パターン24bのほぼ中央部と、下アームを構成する2個のセラミック基板21の回路パターン24cのほぼ中央部にそれぞれ接合される合計4個の接合部35がそれぞれ設けられている。図8(b)に示すように各出力電極部材32U,32V,32Wは、ほぼL字状に屈曲され、かつ2個の接合部35が水平に延びる部分の先端両側で、2個の接合部35が屈曲部寄りでそれぞれ下側に突出するように形成されている。各出力電極部材32U,32V,32Wは、各2個の接合部35の間に負極用配線部材28の端子部28cを配置可能な空間50が設けられている。そして、各2個の接合部35は、図3に示すように、正極用配線部材27及び負極用配線部材28の接合部27c1,28c1と一直線上に位置するように回路パターン24b,24c上に接合されている。
【0030】
図3,5に示すように、各アームに対応するそれぞれ2個のセラミック基板21のうち、出力電極部材32U,32V,32Wの先端側と対応するセラミック基板21のゲート信号用の回路パターン24aには、駆動信号入力端子G1〜G6の第1端部が、ソース信号用の回路パターン24dには信号端子S1〜S6の第1端部が、それぞれ接合されている。各端子G1〜G6,S1〜S6は、図3に示すように、第2端部が支持枠30から突出するように、支持枠30を貫通する状態で支持枠30に一体成形されている。なお、図5において各アームを構成する2個のセラミック基板21上に形成された、回路パターン24a同士及び回路パターン24d同士はそれぞれワイヤボンディングで電気的に接続されている。
【0031】
図4(a)に示すように、支持枠30内には半導体チップ23の絶縁性確保や保護のためにシリコーンゲル36が充填、硬化されている。そして、金属ベース20上には、基板22の半導体チップ23、即ちスイッチング素子Q1〜Q6が実装された側の面、正極用配線部材27、負極用配線部材28、コンデンサ17、出力電極部材32U,32V,32W及び支持枠30を囲繞するカバー37がボルトにより固定されるようになっている。
【0032】
次に前記のように構成されたインバータ装置11の製造方法を説明する。
先ずセラミック基板21上への半導体チップ23の実装工程が行われる。この工程では、図7(a)に示すように、セラミック基板21のドレイン用の回路パターン24b上に2個の半導体チップ23を、回路パターン24bの長手方向の中央部にスペースが存在するように半田付けにより接合する。次に図5に示したように半導体チップ23のゲートとゲート信号用の回路パターン24aとの間、半導体チップ23のソースとソース用の回路パターン24cとの間及び半導体チップ23のソースとソース信号用の回路パターン24dとの間をワイヤボンディングにより電気的に接続する。
【0033】
次にセラミック基板21を金属ベース20上に接合する工程が行われる。この工程では、図7(b)に示すように、半導体チップ23が実装されたセラミック基板21を金属ベース20上に、6行2列に半田付けで接合し、図5に示すように同じアームを構成する各2個のセラミック基板21のゲート信号用の回路パターン24a同士及びソース信号用の回路パターン24d同士をワイヤボンディングにより電気的に接続する。
【0034】
次に出力電極部材32U,32V,32Wをセラミック基板21に接合する工程が行われる。この工程では、図8(a)に示すように、先ず駆動信号入力端子G1〜G6及び信号端子S1〜S6が装備された支持枠30を、金属ベース20上にセラミック基板21を囲むように固定する。支持枠30の固定は接着剤やねじを用いて行われる。次に出力電極部材32U,32V,32Wを、図8(b)に示すように、各接合部35がドレイン用の回路パターン24b及びソース用の回路パターン24cのほぼ中央部と当接するように配置する(図5参照)。そして、超音波接合により各接合部35を順次回路パターン24b及び回路パターン24cに接合する。また、駆動信号入力端子G1〜G6の第1端部を回路パターン24aに、信号端子S1〜S6の第1端部を回路パターン24dに、それぞれ超音波接合により接合する。
【0035】
次に図9におけるコンデンサアッシー(組立品)38を組み立てる工程が行われる。この工程では、4個のコンデンサ17を正極端子17a及び負極端子17bが上向きになる状態において、所定間隔で1列に治具で固定する。その状態で絶縁材を介して負極用配線部材28を各コンデンサ17の負極端子17bにねじで固定する。次に絶縁シート29を負極用配線部材28の本体部28aとの間に配置した状態で正極用配線部材27をコンデンサ17の正極端子17aにねじで固定する。以上により、正極用配線部材27の本体部27a及び負極用配線部材28の本体部28a間の絶縁が確保された状態で、コンデンサ17の正極端子17aに正極用配線部材27が、負極端子17bに負極用配線部材28がそれぞれ電気的に接合されたコンデンサアッシー38(図9参照)が組み立てられる。
【0036】
次にセラミック基板21にコンデンサアッシー38を超音波接合する工程が行われる。この工程では、先ず、コンデンサアッシー38をセラミック基板21上に載置する。図9に示すように、コンデンサアッシー38は、セラミック基板21の上方から支持枠30内の所定位置に配置される。この状態では、図3に示すように、正極用配線部材27及び負極用配線部材28の幅方向の同じ側に配置された各接合部27c1,28c1が一直線上に位置する状態になる。
【0037】
その状態で各接合部27c1,28c1を順に超音波接合で回路パターン24b,24cに接合する。接合部27c1,28c1とコンデンサ17とが近いため、端子部27c,28cの接合に半田付けを用いる場合、一般の耐熱性を特に考慮していないコンデンサを使用すると、半田付けのための加熱によりコンデンサ17が悪影響を受ける虞がある。しかし、接合部27c1,28c1の接合が超音波接合で行われるため、コンデンサ17に加わる熱量が小さくなり、耐熱性の高い特殊なコンデンサを使用する必要がない。
【0038】
次に図4に示すように半導体チップ23や各接合部等湿気や酸化を嫌う部分の電気的絶縁及び保護のため、支持枠30内へのシリコーンゲル36の注入、硬化処理が行われる(シリコーンゲル36の充填、硬化が行われる)。ここで、図6に示すごとく正極用配線部材27及び負極用配線部材28の垂下部27b,28bに切り欠き部27d,28dが形成されているため、切り欠き部27d,28dがない場合に比較して、シリコーンゲルの注入時にシリコーンゲルが正極用配線部材27と負極用配線部材28との間に容易に流入する。そして、最後に図4(a)に示すようにカバー37が金属ベース20にボルトにより固定されて、インバータ装置11が完成する。
【0039】
次に前記のように構成されたインバータ装置11の作用を説明する。
インバータ装置11は、例えば、車両の電源装置の一部を構成するものとして使用される。図1においてインバータ装置11は、プラス入力端子14及びマイナス入力端子16が直流電源(図示せず)に接続され、U相端子U、V相端子V及びW相端子Wがモータ(図示せず)に接続され、駆動信号入力端子G1〜G6及び信号端子S1〜S6が制御装置(図示せず)に接続された状態で使用される。
【0040】
上アームの第1、第3及び第5のスイッチング素子Q1,Q3,Q5及び下アームの第2、第4及び第6のスイッチング素子Q2,Q4,Q6がそれぞれ所定周期でオン、オフ制御されることによりモータに交流が供給されてモータが駆動される。
【0041】
図2等において正極用配線部材27及び負極用配線部材28には、スイッチング素子Q1〜Q6のスイッチング時に急峻に立ち上がる電流又は立ち下がる電流が流れ、その電流は正極用配線部材27及び負極用配線部材28で逆方向となる。正極用配線部材27及び負極用配線部材28の本体部27a,28aは平行な平板状に形成され、互いに近接して配置されているため、相互インダクタンスの効果により配線インダクタンスが低減する。また、垂下部27b,28bも平行に近接して配置されているため、即ち、互いに逆方向に流れる電流に対応する垂下部27b,28bにおいてインダクタンスをより低減することができる。
【0042】
このようにしてコンデンサ17から半導体チップ23の直近までの配線のインダクタンスを低減でき、スイッチング素子Q1〜Q6のスイッチング動作時に発生するサージ電圧を抑制して半導体チップ23の破損を防止することができる。
【0043】
また、正極用配線部材27及び負極用配線部材28における垂下部27b,28bには電流の流れを規制する切り欠き部27d,28dが設けられているので、各相間の影響が抑制される。
【0044】
上記実施形態によれば、以下のような効果を得ることができる。
(1)正極用配線部材27及び負極用配線部材28は、本体部27a,28aから基板22に向かって延びる基板側延設部としての垂下部27b,28bが平板状に形成され、かつ、基板22との接合部の直近まで平行状態で互いに近接した状態に保持されている。これにより、コンデンサの配線に寄生するインダクタンスをより小さくすることができる。
【0045】
(2)正極用配線部材27の本体部27aと負極用配線部材28の本体部28aとの間、及び、正極用配線部材27の垂下部27bと負極用配線部材28の垂下部28bとの間には絶縁部材としての絶縁シート29及びゲル36が配置されているので、正極用配線部材27及び負極用配線部材28とを絶縁する上で好ましいものとなる。
【0046】
(3)正極用配線部材27及び負極用配線部材28における垂下部(基板側延設部)27b,28bには電流の流れを規制する切り欠き部27d,28dが設けられているので、電流の流れが規制されることにより、電流の流れの影響、具体的には各相間の影響を抑制することができる。
【0047】
(4)切り欠き部27d,28dの幅はゲル36の通過に支障のない大きさに形成されているので、切り欠き部27d,28dを通してゲル36を容易に通過させることができ、ゲル36を効率良く必要な位置に入れることができる。
【0048】
(5)基板22と平行に配置した正極用配線部材27の本体部27a及び負極用配線部材28の本体部28aのうちのセラミック基板21と対向しない一方の本体部28a上にコンデンサ17が搭載されているので、コンデンサ17をスイッチング素子としての半導体チップ23を含めた基板21側部品に一体化することができる。
【0049】
実施形態は前記に限定されるものではなく、例えば、次のように具体化してもよい。
○ 図4(b)での絶縁シート29に代わり板状のもの(例えば樹脂板)を用いることができ、他にも、正極用配線部材27及び負極用配線部材28の全体をゲルで絶縁してもよい。
【0050】
○ 正極用配線部材27及び負極用配線部材28とセラミック基板21との接合は超音波接合以外にもレーザ溶接や半田付け等でもよい。同様に、出力電極部材32U,32V,32Wとセラミック基板21との接合は超音波接合以外にもレーザ溶接や半田付け等でもよい。さらに、駆動信号入力端子G1〜G6及び信号端子S1〜S6とセラミック基板21との接合は超音波接合以外にもレーザ溶接や半田付け等でもよい。
【0051】
○ 正極用配線部材27及び負極用配線部材28の本体部27a,28aは、基板22と平行に、かつ相互に絶縁された状態で近接して重なるように配置されていればよく、負極用配線部材28が上側、即ち基板22と対向しない側に配置される構成に限らず、正極用配線部材27が上側に配置される構成としてもよい。しかし、電解コンデンサの場合、外側がグランドのため、負極用配線部材28が上側に配置される方が好ましい。
【0052】
○ コンデンサ17の配置は、基板22と対応する位置、即ち金属ベース20の上方に限らない。例えば、図10に示すように、金属ベース20の側方に配置してもよい。正極用配線部材27及び負極用配線部材28は、負極用配線部材28の本体部28aがコンデンサ17側、即ち下側になるように平行に配置されるとともに、垂下部27b,28b,端子部27c,28cが正極用配線部材27の本体部27a及び負極用配線部材28の本体部28aの先端から下方に屈曲形成されている。そして、正極用配線部材27の接合部27c1がセラミック基板21上のドレイン用の回路パターン24bに接合され、負極用配線部材28の接合部28c1がセラミック基板21上のソース用の回路パターン24cに接合されている。この実施形態では、各アームが1個のセラミック基板21上に2個の半導体チップ23が実装された構成で、図10の紙面と垂直方向にセラミック基板21が6列に配置された構成になっている。そして、図10では回路パターン24b以外の回路基板や出力電極部材32U等の図示を省略している。この場合も、正極用配線部材27及び負極用配線部材28は、本体部27a,28aから基板21に向かって延びる基板側延設部としての垂下部27b,28bが平板状に形成され、かつ、基板21との接合部の直近まで平行状態で互いに近接した状態に保持されており、コンデンサの配線に寄生するインダクタンスをより小さくすることができる。また、正極用配線部材27及び負極用配線部材28における垂下部(基板側延設部)27b,28bは電流の流れを規制する切り欠き部27d,28dを設けることにより、電流の流れの影響、具体的には各相間の影響が抑制することができる。なお、図10では、セラミック基板21を金属ベース20に接合するための半田H及び半導体チップ23を回路パターン24bに接合するための半田Hを図示している。
【0053】
○ 各アームを2個のセラミック基板21で構成する代わりに、1個のセラミック基板21で構成してもよく、この場合、ゲート信号用の回路パターン24a間及びソース信号用の回路パターン24d間をそれぞれ電気的に接続するワイヤボンディングが不要になる。また、各アームのドレイン用の回路パターン24b及びソース用の回路パターン24cと、正極用配線部材27、負極用配線部材28及び出力電極部材32U,32V,32Wの各接合部27c1,28c1,35との接合箇所は2箇所でなく、1箇所ずつでもよくなる。
【0054】
○ 各アームを構成するセラミック基板21を1個にしてセラミック基板21の数を少なくする構成に限らず、1個のセラミック基板21上に複数のアームを構成するようにしてもよい。
【0055】
○ 金属ベース20をアルミニウム系金属で形成し、セラミック基板21として、両面にアルミニウム層が形成されたDBA(Direct Brazing Aluminum )基板を用い、DBA 基板の表面に回路パターン24a,24b,24c,24dを形成し、裏面を金属ベース20にアルミニウム系ろう材によりろう付けしてもよい。
【0056】
○ セラミック基板21に代えて、絶縁基板として金属基板の表面に絶縁層を形成し、絶縁層上に回路パターン24a,24b,24c,24dを形成した構成の物を使用してもよい。
【0057】
○ 金属ベース20上に絶縁基板を半田付けあるいはろう付けで接合する代わりに、金属ベース20上に絶縁層を形成し、その絶縁層上に回路パターン24a,24b,24c,24dを形成してもよい。この場合、部品点数が少なくなるとともに、絶縁基板を金属ベース20上に接合する工程が不要になる。
【0058】
○ コンデンサ17の数は4個に限らず、インバータ装置11の定格電流値及び使用するコンデンサの容量により決まり、3個以下でも5個以上でもよい。
○ コンデンサ17は電解コンデンサに限らず、例えば電気二重層コンデンサであってもよい。
【0059】
○ スイッチング素子Q,Q1〜Q6はMOSFETに限らず、他のパワートランジスタ(例えば、IGBT(絶縁ゲートバイポーラ型トランジスタ))やサイリスタを使用してもよい。
【0060】
○ 各アームを構成するスイッチング素子Q及びダイオードDの組は4組に限らず、各アームを流れる電流量の大きさによって3組以下でも5組以上でもよい。また、複数組に限らず、1組のスイッチング素子Q及びダイオードDの組で構成されてもよい。
【0061】
○ 1組のスイッチング素子及びダイオードは、1個の半導体チップ23としてパッケージ化される構成に限らず、スイッチング素子及びダイオードがそれぞれ回路パターン上に実装された構成でもよい。
【0062】
○ インバータ装置11は、3相交流を出力する構成に限らず、単相交流を出力する構成としてもよい。単相交流を出力する構成では上アーム及び下アームの組が2組存在する。
【0063】
○ 電力変換装置は、インバータ装置11に限らず、例えば、DC−DCコンバータに適用してもよい。
○ コンデンサ17の正極端子17aと正極用配線部材27との接合及び負極端子17bと負極用配線部材28との接合は、ねじによる締め付け固定に限らず、コンデンサ17に対する熱の影響が半田付けに比較して小さな接合方法、例えば、精密抵抗溶接やレーザビーム溶接で行ってもよい。
【図面の簡単な説明】
【0064】
【図1】(a)はインバータの回路図、(b)は一つのアームの回路図。
【図2】インバータ装置のカバーを省略した模式斜視図。
【図3】同じく平面図。
【図4】(a)は図3のA−A線断面図、(b)は(a)の一部省略部分拡大図。
【図5】基板上の結線状態を示す部分平面図。
【図6】(a)は図3のB−B線断面図、(b)は(a)の部分拡大図。
【図7】(a)はチップ部品が実装されたセラミック基板の模式斜視図、(b)はセラミック基板が実装された金属ベースの模式斜視図。
【図8】(a)は金属ベースに支持枠が取り付けられた状態の模式斜視図、(b)は出力電極部材を取り付けた状態の模式斜視図。
【図9】コンデンサアッシー、金属ベース、支持枠及び出力電極部材の関係を示す模式斜視図。
【図10】別の実施形態の断面図。
【図11】(a)は従来技術の斜視図、(b)は同じく分解斜視図。
【符号の説明】
【0065】
Q,Q1,Q2,Q3,Q4,Q5,Q6…スイッチング素子、11…インバータ装置、17…コンデンサ、17a…正極端子、17b…負極端子、20…金属ベース、21…セラミック基板、22…基板、23…スイッチング素子としての半導体チップ、24b,24c…回路パターン、26…セラミック板、27…正極用配線部材、27a…本体部、27b…基板側延設部としての垂下部、27c…端子部、27c1…接合部、27d…切り欠き部、28…負極用配線部材、28a…本体部、28b…基板側延設部としての垂下部、28c…端子部、28c1…接合部、28d…切り欠き部。
【技術分野】
【0001】
本発明は、電力変換装置に関する。
【背景技術】
【0002】
スイッチング素子とコンデンサを備えた電力変換装置において、特許文献1には、配線に寄生するインダクタンスを小さくする構造が開示されている。詳しくは、図11(a),(b)に示すように、ベース100の上面に6枚の絶縁基板101が設けられ、各絶縁基板101にはコレクタパターン102とエミッタパターン103が形成され、コレクタパターン102にはスイッチングチップ104とダイオードチップ105が搭載され、スイッチングチップ104及びダイオードチップ105とエミッタパターン103との間をボンディングワイヤ106で接続している。P側導体107は、平板状の主導体107aから3箇所において下方に突設する接続導体107bにより絶縁基板101に接続されている。同様に、N側導体108は、平板状の主導体108aから3箇所において下方に突設する接続導体108bにより絶縁基板101に接続されている。主導体107a,108aは絶縁され積層状に設けられている。また、主導体107a,108aの端部において帯状の副導体107c,108cが絶縁され積層状に設けられ、副導体107c,108cの端部が外部接続端子P10,N10となっている。
【特許文献1】特開2005−347561号公報
【発明の開示】
【発明が解決しようとする課題】
【0003】
ところが、コンデンサの配線に寄生するインダクタンスを小さくするには、コンデンサ配線部材における外部接続端子P10,N10の部分について工夫するだけでは不十分であり、更に配線に寄生するインダクタンスを小さくする必要がある。
【0004】
本発明はこのような背景の下になされたものであって、その目的は、コンデンサの配線に寄生するインダクタンスをより小さくすることができる電力変換装置を提供することにある。
【課題を解決するための手段】
【0005】
請求項1に記載の発明では、スイッチング素子が実装された基板と、平板状の本体部が前記基板の上方において前記基板と平行に、かつ相互に電気的に絶縁された状態で近接して重なるように配置された正極用配線部材及び負極用配線部材と、正極端子が前記正極用配線部材の本体部に接続され、負極端子が前記負極用配線部材の本体部に接続されたコンデンサと、を備え、前記正極用配線部材及び負極用配線部材は、前記本体部から前記基板に向かって延びる基板側延設部が平板状に形成され、かつ、前記基板側延設部は前記基板との接合部の直近まで平行状態で互いに近接した状態に保持されていることを要旨とする。
【0006】
請求項1に記載の発明によれば、正極用配線部材及び負極用配線部材は、本体部から基板に向かって延びる基板側延設部が平板状に形成され、かつ、基板側延設部は基板との接合部の直近まで平行状態で互いに近接した状態に保持されているので、互いに逆方向に流れる電流に対応する基板側延設部においてインダクタンスを低減することができる。
【0007】
請求項2に記載の発明では、請求項1に記載の電力変換装置において、前記正極用配線部材の本体部と負極用配線部材の本体部との間、及び、正極用配線部材の基板側延設部と負極用配線部材の基板側延設部との間には絶縁部材が配置されている。こうすると、正極用配線部材と負極用配線部材とを絶縁する上で好ましいものとなる。
【0008】
請求項3に記載の発明では、請求項1または2に記載の電力変換装置において前記正極用配線部材及び負極用配線部材における基板側延設部には電流の流れを規制する切り欠き部が設けられている。こうすると、電流の流れが規制されることにより、電流の流れの影響が抑制される。
【0009】
請求項4に記載の発明では、請求項3に記載の電力変換装置において前記切り欠き部の幅はゲルの通過に支障のない大きさに形成されている。こうすると、切り欠きを通してゲルを容易に通過させることができ、ゲルを効率良く必要な位置に入れることができる。
【0010】
請求項5の発明では、請求項1〜4のいずれか1項に記載の電力変換装置において前記基板と平行に配置した前記正極用配線部材の本体部及び負極用配線部材の本体部のうちの前記基板と対向しない一方の本体部上にコンデンサが搭載されている。こうすると、コンデンサをスイッチング素子を含めた基板側部品に一体化することができる。
【発明の効果】
【0011】
本発明によれば、コンデンサの配線に寄生するインダクタンスをより小さくすることができる電力変換装置を提供することがきる。
【発明を実施するための最良の形態】
【0012】
以下、本発明を3相用のインバータ装置に具体化した一実施形態を図1〜図9にしたがって説明する。
先ずインバータ装置の回路構成を説明する。図1(a)に示すように、インバータ装置11は、6個のスイッチング素子Q1〜Q6を有するインバータ回路12を備えている。各スイッチング素子Q1〜Q6には、MOSFET(metal oxide semiconductor 電界効果トランジスタ)が使用されている。インバータ回路12は、第1及び第2のスイッチング素子Q1,Q2、第3及び第4のスイッチング素子Q3,Q4、第5及び第6のスイッチング素子Q5,Q6がそれぞれ直列に接続されている。各スイッチング素子Q1〜Q6のドレインとソース間には、ダイオードD1〜D6が、逆並列に接続されている。第1、第3及び第5のスイッチング素子Q1,Q3,Q5及び各第1、第3及び第5のスイッチング素子Q1,Q3,Q5に接続されたダイオードD1,D3,D5の組はそれぞれ上アームと呼ばれる。また、第2、第4及び第6のスイッチング素子Q2,Q4,Q6及び第2、第4及び第6のスイッチング素子Q2,Q4,Q6に接続されたダイオードD2,D4,D6の組はそれぞれ下アームと呼ばれる。
【0013】
第1、第3及び第5のスイッチング素子Q1,Q3,Q5のドレインが、配線13を介して電源入力用のプラス入力端子14に接続され、第2、第4及び第6のスイッチング素子Q2,Q4,Q6のソースが、配線15を介して電源入力用のマイナス入力端子16に接続されている。配線13及び配線15間にはコンデンサ17が複数並列に接続されている。この実施形態ではコンデンサ17として電解コンデンサが使用され、コンデンサ17の正極(プラス)端子が配線13に接続され、コンデンサ17の負極(マイナス)端子が配線15に接続されている。
【0014】
スイッチング素子Q1,Q2の間の接合点はU相端子Uに、スイッチング素子Q3,Q4の間の接合点はV相端子Vに、スイッチング素子Q5,Q6の間の接合点はW相端子Wに、それぞれ接続されている。各スイッチング素子Q1〜Q6のゲートは駆動信号入力端子G1〜G6に接続されている。各スイッチング素子Q1〜Q6のソースは信号端子S1〜S6に接続されている。
【0015】
図1(a)では各上アーム及び各下アームがそれぞれ、1個のスイッチング素子及び1個のダイオードで構成されているが、各アームを流れる電流量が大きな場合は、各アームを図1(b)に示すようにスイッチング素子QとダイオードDの組が複数並列に接続された構成としても差し支えない。この実施形態では各アームはそれぞれ4組のスイッチング素子Q及びダイオードDで構成されている。
【0016】
次にインバータ装置11の構造を説明する。
図2は、インバータ装置のカバーを省略した模式斜視図であり、図3は同じく平面図である。図4について(a)は図3のA−A線断面図であり、(b)は(a)の一部省略部分拡大図である。図5は基板上の結線状態を示す部分平面図である。図6について、(a)は図3のB−B線断面図であり、(b)は(a)の部分拡大図である。図7について、(a)はチップ部品が実装されたセラミック基板21の模式斜視図であり、(b)はセラミック基板21が実装された金属ベース20の模式斜視図である。図8について、(a)は金属ベース20に支持枠30が取り付けられた状態の模式斜視図であり、(b)は出力電極部材32U,32V,32Wを取り付けた状態の模式斜視図である。
【0017】
図2及び図3に示すように、インバータ装置11は、銅製の金属ベース20と、絶縁基板としてのセラミック基板21とで構成された基板22上に半導体チップ23が実装されている。半導体チップ23は、1個のスイッチング素子(MOSFET)及び1個のダイオードが一つのデバイスとして組み込まれている。即ち、半導体チップ23は、図1(b)に示される一つのスイッチング素子Q及び一つのダイオードDを備えたデバイスとなる。
【0018】
セラミック基板21は、図5に示すように、表面に回路パターン24a,24b,24c,24dを有し、図4(b)に示すように、裏面にセラミック基板21と金属ベース20とを接合する接合層として機能する金属板25を有するセラミック板26で構成されている。セラミック板26は、例えば、窒化アルミニウム、アルミナ、窒化ケイ素等により形成され、回路パターン24a,24b,24c,24d及び金属板25は、例えば、アルミニウムや銅等で形成されている。セラミック基板21は、金属板25を介して半田(図示せず)で金属ベース20に接合されている。以下、この明細書では、金属ベース20をインバータ装置11の底部(下部)として説明する。
【0019】
図5に示すように回路パターン24aはゲート信号用の回路パターン、回路パターン24bはドレイン用の回路パターン、回路パターン24cはソース用の回路パターン、回路パターン24dはソース信号用の回路パターンである。各回路パターン24a,24b,24c,24dは帯状に形成されている。ドレイン用の回路パターン24bと、ソース用の回路パターン24cとは、隣接して平行に延びるように形成され、ゲート信号用の回路パターン24a及びソース信号用の回路パターン24dは、回路パターン24cと反対側において回路パターン24bと平行に延びるように形成されている。半導体チップ23は、ドレイン用の回路パターン24b上に半田で接合されている。半導体チップ23は、ゲートとゲート信号用の回路パターン24aとの間、ソースとソース用の回路パターン24cとの間及びソースとソース信号用の回路パターン24dとの間をワイヤボンディングにより電気的に接続されている。
【0020】
図7(b)に示すように、金属ベース20はほぼ矩形状に形成され、セラミック基板21も矩形状に形成されている。セラミック基板21は12個設けられ、長手方向が金属ベース20の長手方向と直交する状態で各列6個となるように2列、6行に配置されている。そして、各行の2個のセラミック基板21上に配置された半導体チップ23がインバータ回路12の各アームを構成する。この実施形態では、半導体チップ23は、各セラミック基板21上に2個ずつ実装されており、4個の半導体チップ23がそれぞれ1つのアームを構成する。図5に示すように半導体チップ23は回路パターン24bの長手方向中央部にスペースが存在し、スペースの両側に半導体チップ23が1個ずつ位置するように配置されている。
【0021】
図3,4に示すように、基板22の上には板状の正極用配線部材27及び負極用配線部材28が配置されている。この実施形態では、正極用配線部材27の上方に負極用配線部材28が配置されている。正極用配線部材27は図1(a)における配線13を、負極用配線部材28は図1(a)における配線15をそれぞれ構成する。
【0022】
図4において正極用配線部材27及び負極用配線部材28について、長方形の平板状をなす本体部27a,28aは、基板22の上方において基板22と平行に、かつ相互に絶縁された状態で近接して重なるように配置されている。基板側延設部としての垂下部27b,28bが、本体部27a,28aの幅方向の端部両側から屈曲し基板22側に向かって延びている。垂下部27b,28bは、図4(b)等に示すように本体部27a,28aの幅方向の中心線に対して線対称に設けられている。垂下部27b,28bは、互いに重なる状態で配置されている。このように正極用配線部材27及び負極用配線部材28は、本体部27a,28aから基板22に向かって延びる基板側延設部としての垂下部27b,28bが平板状に形成され、かつ、垂下部27b,28bは基板22(セラミック基板21)との接合部の直近まで平行状態で互いに近接した状態に保持されている。
【0023】
垂下部27b,28bの下端から端子部27c,28cが下方に延び、さらに、その下端から本体部27a,28aと平行に延びるように屈曲形成されている(図2参照)。端子部27c,28cは複数(この実施形態では3対6個)設けられている。端子部27cの先端において接合部27c1が、上アームを構成するセラミック基板21上のドレイン用の回路パターン24bの中央部に超音波接合されている。一方、端子部28cの先端において接合部28c1が、下アームを構成するセラミック基板21上のソース用の回路パターン24cの中央部に超音波接合されている。そして、各接合部27c1,28c1は、図3に示すように配線部材27,28の同じ側に配置された各端子部27c,28cの超音波接合箇所が一直線上に位置するように設けられて、各回路パターン24b,24cに超音波接合されている。
【0024】
図6において垂下部27b,28bには切り欠き部27d,28dが複数、それぞれ対向するように設けられている。この切り欠き部27d,28dは電流の流れを規制する機能を有する。つまり、図1(a),図6(a)における正極用配線部材27を通して上アームに入る電流i1,i2,i3を規制できるとともに負極用配線部材28を通して下アームから出る電流i4,i5,i6を規制できる。また、切り欠き部27d,28dの幅はゲルの通過に支障のない大きさに形成されている。
【0025】
一方、正極用配線部材27の本体部27aと負極用配線部材28の本体部28aとの間には、両者の電気的絶縁性を確保するための絶縁シート29(図4(b)に図示)が配置されている。絶縁シート29として樹脂シートを挙げることができる。また、正極用配線部材27の本体部27a、負極用配線部材28の本体部28a及び絶縁シート29にはコンデンサ17の正極端子17a及び負極端子17bを挿通可能な長孔が形成されている。
【0026】
図2,3に示すように、金属ベース20には、その周縁に沿うように電気的絶縁性の支持枠30が、全てのセラミック基板21を枠内に収容する状態に固定されている。正極用配線部材27の本体部27aの長手方向の一端部には、外部電源入力用のプラス入力端子14が形成されている。プラス入力端子14は、一部が支持枠30の外側に位置するように配置されている。負極用配線部材28の本体部28aには、その長手方向の正極用配線部材27のプラス入力端子14が形成された側と反対側の端部に、外部電源入力用のマイナス入力端子16が形成されている。マイナス入力端子16も、一部が支持枠30の外側に位置するように配置されている。
【0027】
図4に示すように、負極用配線部材28の本体部28a上、即ち正極用配線部材27の本体部27a及び負極用配線部材28の本体部28aうちの基板22と対向しない一方の配線部材の本体部上に、複数(この実施形態では4個)のコンデンサ17が正極端子17a及び負極端子17bが下向きになる状態で電気的な絶縁部材(図示せず)を介して配置されている。各コンデンサ17は、正極端子17a及び負極端子17bがコンデンサ本体の一方の側に設けられ、正極端子17aが正極用配線部材27の本体部27aに接続され、負極端子17bが負極用配線部材28の本体部28aに接続されている。
【0028】
図2及び図3等に示すように、インバータ装置11の3つの出力電極部材32U,32V,32Wは、側面ほぼL字状に形成されるとともに、上方に向かって延びる部分が支持枠30の近くに位置し、横方向に延びる部分が正極用配線部材27の本体部27aの下方においてその長手方向と直交する状態で配置されている。正極用配線部材27と出力電極部材32U,32V,32Wとは、シリコーンゲル36(図4(a)に図示)で絶縁が確保されている。また、ゲル36を用いて正極用配線部材27の垂下部27bと負極用配線部材28の垂下部28bとの絶縁が確保されている。出力電極部材32Uは、第1のスイッチング素子Q1及びダイオードD1で構成される上アームのソース用の回路パターン24cと、第2のスイッチング素子Q2及びダイオードD2で構成される下アームのドレイン用の回路パターン24bとに超音波接合されている。出力電極部材32Vは、第3のスイッチング素子Q3及びダイオードD3で構成される上アームのソース用の回路パターン24cと、第4のスイッチング素子Q4及びダイオードD4で構成される下アームのドレイン用の回路パターン24bとに超音波接合されている。出力電極部材32Wは、第5のスイッチング素子Q5及びダイオードD5で構成される上アームのソース用の回路パターン24cと、第6のスイッチング素子Q6及びダイオードD6で構成される下アームのドレイン用の回路パターン24bとに超音波接合されている。
【0029】
図3等に示すように、各出力電極部材32U,32V,32Wは、セラミック基板21とほぼ同じ幅の銅板をプレス加工することで形成されている。図5に示すように、各出力電極部材32U,32V,32Wには、上アームを構成する2個のセラミック基板21の回路パターン24bのほぼ中央部と、下アームを構成する2個のセラミック基板21の回路パターン24cのほぼ中央部にそれぞれ接合される合計4個の接合部35がそれぞれ設けられている。図8(b)に示すように各出力電極部材32U,32V,32Wは、ほぼL字状に屈曲され、かつ2個の接合部35が水平に延びる部分の先端両側で、2個の接合部35が屈曲部寄りでそれぞれ下側に突出するように形成されている。各出力電極部材32U,32V,32Wは、各2個の接合部35の間に負極用配線部材28の端子部28cを配置可能な空間50が設けられている。そして、各2個の接合部35は、図3に示すように、正極用配線部材27及び負極用配線部材28の接合部27c1,28c1と一直線上に位置するように回路パターン24b,24c上に接合されている。
【0030】
図3,5に示すように、各アームに対応するそれぞれ2個のセラミック基板21のうち、出力電極部材32U,32V,32Wの先端側と対応するセラミック基板21のゲート信号用の回路パターン24aには、駆動信号入力端子G1〜G6の第1端部が、ソース信号用の回路パターン24dには信号端子S1〜S6の第1端部が、それぞれ接合されている。各端子G1〜G6,S1〜S6は、図3に示すように、第2端部が支持枠30から突出するように、支持枠30を貫通する状態で支持枠30に一体成形されている。なお、図5において各アームを構成する2個のセラミック基板21上に形成された、回路パターン24a同士及び回路パターン24d同士はそれぞれワイヤボンディングで電気的に接続されている。
【0031】
図4(a)に示すように、支持枠30内には半導体チップ23の絶縁性確保や保護のためにシリコーンゲル36が充填、硬化されている。そして、金属ベース20上には、基板22の半導体チップ23、即ちスイッチング素子Q1〜Q6が実装された側の面、正極用配線部材27、負極用配線部材28、コンデンサ17、出力電極部材32U,32V,32W及び支持枠30を囲繞するカバー37がボルトにより固定されるようになっている。
【0032】
次に前記のように構成されたインバータ装置11の製造方法を説明する。
先ずセラミック基板21上への半導体チップ23の実装工程が行われる。この工程では、図7(a)に示すように、セラミック基板21のドレイン用の回路パターン24b上に2個の半導体チップ23を、回路パターン24bの長手方向の中央部にスペースが存在するように半田付けにより接合する。次に図5に示したように半導体チップ23のゲートとゲート信号用の回路パターン24aとの間、半導体チップ23のソースとソース用の回路パターン24cとの間及び半導体チップ23のソースとソース信号用の回路パターン24dとの間をワイヤボンディングにより電気的に接続する。
【0033】
次にセラミック基板21を金属ベース20上に接合する工程が行われる。この工程では、図7(b)に示すように、半導体チップ23が実装されたセラミック基板21を金属ベース20上に、6行2列に半田付けで接合し、図5に示すように同じアームを構成する各2個のセラミック基板21のゲート信号用の回路パターン24a同士及びソース信号用の回路パターン24d同士をワイヤボンディングにより電気的に接続する。
【0034】
次に出力電極部材32U,32V,32Wをセラミック基板21に接合する工程が行われる。この工程では、図8(a)に示すように、先ず駆動信号入力端子G1〜G6及び信号端子S1〜S6が装備された支持枠30を、金属ベース20上にセラミック基板21を囲むように固定する。支持枠30の固定は接着剤やねじを用いて行われる。次に出力電極部材32U,32V,32Wを、図8(b)に示すように、各接合部35がドレイン用の回路パターン24b及びソース用の回路パターン24cのほぼ中央部と当接するように配置する(図5参照)。そして、超音波接合により各接合部35を順次回路パターン24b及び回路パターン24cに接合する。また、駆動信号入力端子G1〜G6の第1端部を回路パターン24aに、信号端子S1〜S6の第1端部を回路パターン24dに、それぞれ超音波接合により接合する。
【0035】
次に図9におけるコンデンサアッシー(組立品)38を組み立てる工程が行われる。この工程では、4個のコンデンサ17を正極端子17a及び負極端子17bが上向きになる状態において、所定間隔で1列に治具で固定する。その状態で絶縁材を介して負極用配線部材28を各コンデンサ17の負極端子17bにねじで固定する。次に絶縁シート29を負極用配線部材28の本体部28aとの間に配置した状態で正極用配線部材27をコンデンサ17の正極端子17aにねじで固定する。以上により、正極用配線部材27の本体部27a及び負極用配線部材28の本体部28a間の絶縁が確保された状態で、コンデンサ17の正極端子17aに正極用配線部材27が、負極端子17bに負極用配線部材28がそれぞれ電気的に接合されたコンデンサアッシー38(図9参照)が組み立てられる。
【0036】
次にセラミック基板21にコンデンサアッシー38を超音波接合する工程が行われる。この工程では、先ず、コンデンサアッシー38をセラミック基板21上に載置する。図9に示すように、コンデンサアッシー38は、セラミック基板21の上方から支持枠30内の所定位置に配置される。この状態では、図3に示すように、正極用配線部材27及び負極用配線部材28の幅方向の同じ側に配置された各接合部27c1,28c1が一直線上に位置する状態になる。
【0037】
その状態で各接合部27c1,28c1を順に超音波接合で回路パターン24b,24cに接合する。接合部27c1,28c1とコンデンサ17とが近いため、端子部27c,28cの接合に半田付けを用いる場合、一般の耐熱性を特に考慮していないコンデンサを使用すると、半田付けのための加熱によりコンデンサ17が悪影響を受ける虞がある。しかし、接合部27c1,28c1の接合が超音波接合で行われるため、コンデンサ17に加わる熱量が小さくなり、耐熱性の高い特殊なコンデンサを使用する必要がない。
【0038】
次に図4に示すように半導体チップ23や各接合部等湿気や酸化を嫌う部分の電気的絶縁及び保護のため、支持枠30内へのシリコーンゲル36の注入、硬化処理が行われる(シリコーンゲル36の充填、硬化が行われる)。ここで、図6に示すごとく正極用配線部材27及び負極用配線部材28の垂下部27b,28bに切り欠き部27d,28dが形成されているため、切り欠き部27d,28dがない場合に比較して、シリコーンゲルの注入時にシリコーンゲルが正極用配線部材27と負極用配線部材28との間に容易に流入する。そして、最後に図4(a)に示すようにカバー37が金属ベース20にボルトにより固定されて、インバータ装置11が完成する。
【0039】
次に前記のように構成されたインバータ装置11の作用を説明する。
インバータ装置11は、例えば、車両の電源装置の一部を構成するものとして使用される。図1においてインバータ装置11は、プラス入力端子14及びマイナス入力端子16が直流電源(図示せず)に接続され、U相端子U、V相端子V及びW相端子Wがモータ(図示せず)に接続され、駆動信号入力端子G1〜G6及び信号端子S1〜S6が制御装置(図示せず)に接続された状態で使用される。
【0040】
上アームの第1、第3及び第5のスイッチング素子Q1,Q3,Q5及び下アームの第2、第4及び第6のスイッチング素子Q2,Q4,Q6がそれぞれ所定周期でオン、オフ制御されることによりモータに交流が供給されてモータが駆動される。
【0041】
図2等において正極用配線部材27及び負極用配線部材28には、スイッチング素子Q1〜Q6のスイッチング時に急峻に立ち上がる電流又は立ち下がる電流が流れ、その電流は正極用配線部材27及び負極用配線部材28で逆方向となる。正極用配線部材27及び負極用配線部材28の本体部27a,28aは平行な平板状に形成され、互いに近接して配置されているため、相互インダクタンスの効果により配線インダクタンスが低減する。また、垂下部27b,28bも平行に近接して配置されているため、即ち、互いに逆方向に流れる電流に対応する垂下部27b,28bにおいてインダクタンスをより低減することができる。
【0042】
このようにしてコンデンサ17から半導体チップ23の直近までの配線のインダクタンスを低減でき、スイッチング素子Q1〜Q6のスイッチング動作時に発生するサージ電圧を抑制して半導体チップ23の破損を防止することができる。
【0043】
また、正極用配線部材27及び負極用配線部材28における垂下部27b,28bには電流の流れを規制する切り欠き部27d,28dが設けられているので、各相間の影響が抑制される。
【0044】
上記実施形態によれば、以下のような効果を得ることができる。
(1)正極用配線部材27及び負極用配線部材28は、本体部27a,28aから基板22に向かって延びる基板側延設部としての垂下部27b,28bが平板状に形成され、かつ、基板22との接合部の直近まで平行状態で互いに近接した状態に保持されている。これにより、コンデンサの配線に寄生するインダクタンスをより小さくすることができる。
【0045】
(2)正極用配線部材27の本体部27aと負極用配線部材28の本体部28aとの間、及び、正極用配線部材27の垂下部27bと負極用配線部材28の垂下部28bとの間には絶縁部材としての絶縁シート29及びゲル36が配置されているので、正極用配線部材27及び負極用配線部材28とを絶縁する上で好ましいものとなる。
【0046】
(3)正極用配線部材27及び負極用配線部材28における垂下部(基板側延設部)27b,28bには電流の流れを規制する切り欠き部27d,28dが設けられているので、電流の流れが規制されることにより、電流の流れの影響、具体的には各相間の影響を抑制することができる。
【0047】
(4)切り欠き部27d,28dの幅はゲル36の通過に支障のない大きさに形成されているので、切り欠き部27d,28dを通してゲル36を容易に通過させることができ、ゲル36を効率良く必要な位置に入れることができる。
【0048】
(5)基板22と平行に配置した正極用配線部材27の本体部27a及び負極用配線部材28の本体部28aのうちのセラミック基板21と対向しない一方の本体部28a上にコンデンサ17が搭載されているので、コンデンサ17をスイッチング素子としての半導体チップ23を含めた基板21側部品に一体化することができる。
【0049】
実施形態は前記に限定されるものではなく、例えば、次のように具体化してもよい。
○ 図4(b)での絶縁シート29に代わり板状のもの(例えば樹脂板)を用いることができ、他にも、正極用配線部材27及び負極用配線部材28の全体をゲルで絶縁してもよい。
【0050】
○ 正極用配線部材27及び負極用配線部材28とセラミック基板21との接合は超音波接合以外にもレーザ溶接や半田付け等でもよい。同様に、出力電極部材32U,32V,32Wとセラミック基板21との接合は超音波接合以外にもレーザ溶接や半田付け等でもよい。さらに、駆動信号入力端子G1〜G6及び信号端子S1〜S6とセラミック基板21との接合は超音波接合以外にもレーザ溶接や半田付け等でもよい。
【0051】
○ 正極用配線部材27及び負極用配線部材28の本体部27a,28aは、基板22と平行に、かつ相互に絶縁された状態で近接して重なるように配置されていればよく、負極用配線部材28が上側、即ち基板22と対向しない側に配置される構成に限らず、正極用配線部材27が上側に配置される構成としてもよい。しかし、電解コンデンサの場合、外側がグランドのため、負極用配線部材28が上側に配置される方が好ましい。
【0052】
○ コンデンサ17の配置は、基板22と対応する位置、即ち金属ベース20の上方に限らない。例えば、図10に示すように、金属ベース20の側方に配置してもよい。正極用配線部材27及び負極用配線部材28は、負極用配線部材28の本体部28aがコンデンサ17側、即ち下側になるように平行に配置されるとともに、垂下部27b,28b,端子部27c,28cが正極用配線部材27の本体部27a及び負極用配線部材28の本体部28aの先端から下方に屈曲形成されている。そして、正極用配線部材27の接合部27c1がセラミック基板21上のドレイン用の回路パターン24bに接合され、負極用配線部材28の接合部28c1がセラミック基板21上のソース用の回路パターン24cに接合されている。この実施形態では、各アームが1個のセラミック基板21上に2個の半導体チップ23が実装された構成で、図10の紙面と垂直方向にセラミック基板21が6列に配置された構成になっている。そして、図10では回路パターン24b以外の回路基板や出力電極部材32U等の図示を省略している。この場合も、正極用配線部材27及び負極用配線部材28は、本体部27a,28aから基板21に向かって延びる基板側延設部としての垂下部27b,28bが平板状に形成され、かつ、基板21との接合部の直近まで平行状態で互いに近接した状態に保持されており、コンデンサの配線に寄生するインダクタンスをより小さくすることができる。また、正極用配線部材27及び負極用配線部材28における垂下部(基板側延設部)27b,28bは電流の流れを規制する切り欠き部27d,28dを設けることにより、電流の流れの影響、具体的には各相間の影響が抑制することができる。なお、図10では、セラミック基板21を金属ベース20に接合するための半田H及び半導体チップ23を回路パターン24bに接合するための半田Hを図示している。
【0053】
○ 各アームを2個のセラミック基板21で構成する代わりに、1個のセラミック基板21で構成してもよく、この場合、ゲート信号用の回路パターン24a間及びソース信号用の回路パターン24d間をそれぞれ電気的に接続するワイヤボンディングが不要になる。また、各アームのドレイン用の回路パターン24b及びソース用の回路パターン24cと、正極用配線部材27、負極用配線部材28及び出力電極部材32U,32V,32Wの各接合部27c1,28c1,35との接合箇所は2箇所でなく、1箇所ずつでもよくなる。
【0054】
○ 各アームを構成するセラミック基板21を1個にしてセラミック基板21の数を少なくする構成に限らず、1個のセラミック基板21上に複数のアームを構成するようにしてもよい。
【0055】
○ 金属ベース20をアルミニウム系金属で形成し、セラミック基板21として、両面にアルミニウム層が形成されたDBA(Direct Brazing Aluminum )基板を用い、DBA 基板の表面に回路パターン24a,24b,24c,24dを形成し、裏面を金属ベース20にアルミニウム系ろう材によりろう付けしてもよい。
【0056】
○ セラミック基板21に代えて、絶縁基板として金属基板の表面に絶縁層を形成し、絶縁層上に回路パターン24a,24b,24c,24dを形成した構成の物を使用してもよい。
【0057】
○ 金属ベース20上に絶縁基板を半田付けあるいはろう付けで接合する代わりに、金属ベース20上に絶縁層を形成し、その絶縁層上に回路パターン24a,24b,24c,24dを形成してもよい。この場合、部品点数が少なくなるとともに、絶縁基板を金属ベース20上に接合する工程が不要になる。
【0058】
○ コンデンサ17の数は4個に限らず、インバータ装置11の定格電流値及び使用するコンデンサの容量により決まり、3個以下でも5個以上でもよい。
○ コンデンサ17は電解コンデンサに限らず、例えば電気二重層コンデンサであってもよい。
【0059】
○ スイッチング素子Q,Q1〜Q6はMOSFETに限らず、他のパワートランジスタ(例えば、IGBT(絶縁ゲートバイポーラ型トランジスタ))やサイリスタを使用してもよい。
【0060】
○ 各アームを構成するスイッチング素子Q及びダイオードDの組は4組に限らず、各アームを流れる電流量の大きさによって3組以下でも5組以上でもよい。また、複数組に限らず、1組のスイッチング素子Q及びダイオードDの組で構成されてもよい。
【0061】
○ 1組のスイッチング素子及びダイオードは、1個の半導体チップ23としてパッケージ化される構成に限らず、スイッチング素子及びダイオードがそれぞれ回路パターン上に実装された構成でもよい。
【0062】
○ インバータ装置11は、3相交流を出力する構成に限らず、単相交流を出力する構成としてもよい。単相交流を出力する構成では上アーム及び下アームの組が2組存在する。
【0063】
○ 電力変換装置は、インバータ装置11に限らず、例えば、DC−DCコンバータに適用してもよい。
○ コンデンサ17の正極端子17aと正極用配線部材27との接合及び負極端子17bと負極用配線部材28との接合は、ねじによる締め付け固定に限らず、コンデンサ17に対する熱の影響が半田付けに比較して小さな接合方法、例えば、精密抵抗溶接やレーザビーム溶接で行ってもよい。
【図面の簡単な説明】
【0064】
【図1】(a)はインバータの回路図、(b)は一つのアームの回路図。
【図2】インバータ装置のカバーを省略した模式斜視図。
【図3】同じく平面図。
【図4】(a)は図3のA−A線断面図、(b)は(a)の一部省略部分拡大図。
【図5】基板上の結線状態を示す部分平面図。
【図6】(a)は図3のB−B線断面図、(b)は(a)の部分拡大図。
【図7】(a)はチップ部品が実装されたセラミック基板の模式斜視図、(b)はセラミック基板が実装された金属ベースの模式斜視図。
【図8】(a)は金属ベースに支持枠が取り付けられた状態の模式斜視図、(b)は出力電極部材を取り付けた状態の模式斜視図。
【図9】コンデンサアッシー、金属ベース、支持枠及び出力電極部材の関係を示す模式斜視図。
【図10】別の実施形態の断面図。
【図11】(a)は従来技術の斜視図、(b)は同じく分解斜視図。
【符号の説明】
【0065】
Q,Q1,Q2,Q3,Q4,Q5,Q6…スイッチング素子、11…インバータ装置、17…コンデンサ、17a…正極端子、17b…負極端子、20…金属ベース、21…セラミック基板、22…基板、23…スイッチング素子としての半導体チップ、24b,24c…回路パターン、26…セラミック板、27…正極用配線部材、27a…本体部、27b…基板側延設部としての垂下部、27c…端子部、27c1…接合部、27d…切り欠き部、28…負極用配線部材、28a…本体部、28b…基板側延設部としての垂下部、28c…端子部、28c1…接合部、28d…切り欠き部。
【特許請求の範囲】
【請求項1】
スイッチング素子が実装された基板と、
平板状の本体部が前記基板の上方において前記基板と平行に、かつ相互に電気的に絶縁された状態で近接して重なるように配置された正極用配線部材及び負極用配線部材と、
正極端子が前記正極用配線部材の本体部に接続され、負極端子が前記負極用配線部材の本体部に接続されたコンデンサと、
を備え、
前記正極用配線部材及び負極用配線部材は、前記本体部から前記基板に向かって延びる基板側延設部が平板状に形成され、かつ、前記基板側延設部は前記基板との接合部の直近まで平行状態で互いに近接した状態に保持されていることを特徴とする電力変換装置。
【請求項2】
前記正極用配線部材の本体部と負極用配線部材の本体部との間、及び、正極用配線部材の基板側延設部と負極用配線部材の基板側延設部との間には絶縁部材が配置されていることを特徴とする請求項1に記載の電力変換装置。
【請求項3】
前記正極用配線部材及び負極用配線部材における基板側延設部には電流の流れを規制する切り欠き部が設けられていることを特徴とする請求項1または2に記載の電力変換装置。
【請求項4】
前記切り欠き部の幅はゲルの通過に支障のない大きさに形成されていることを特徴とする請求項3に記載の電力変換装置。
【請求項5】
前記基板と平行に配置した前記正極用配線部材の本体部及び負極用配線部材の本体部のうちの前記基板と対向しない一方の本体部上にコンデンサが搭載されていることを特徴とする請求項1〜4のいずれか1項に記載の電力変換装置。
【請求項1】
スイッチング素子が実装された基板と、
平板状の本体部が前記基板の上方において前記基板と平行に、かつ相互に電気的に絶縁された状態で近接して重なるように配置された正極用配線部材及び負極用配線部材と、
正極端子が前記正極用配線部材の本体部に接続され、負極端子が前記負極用配線部材の本体部に接続されたコンデンサと、
を備え、
前記正極用配線部材及び負極用配線部材は、前記本体部から前記基板に向かって延びる基板側延設部が平板状に形成され、かつ、前記基板側延設部は前記基板との接合部の直近まで平行状態で互いに近接した状態に保持されていることを特徴とする電力変換装置。
【請求項2】
前記正極用配線部材の本体部と負極用配線部材の本体部との間、及び、正極用配線部材の基板側延設部と負極用配線部材の基板側延設部との間には絶縁部材が配置されていることを特徴とする請求項1に記載の電力変換装置。
【請求項3】
前記正極用配線部材及び負極用配線部材における基板側延設部には電流の流れを規制する切り欠き部が設けられていることを特徴とする請求項1または2に記載の電力変換装置。
【請求項4】
前記切り欠き部の幅はゲルの通過に支障のない大きさに形成されていることを特徴とする請求項3に記載の電力変換装置。
【請求項5】
前記基板と平行に配置した前記正極用配線部材の本体部及び負極用配線部材の本体部のうちの前記基板と対向しない一方の本体部上にコンデンサが搭載されていることを特徴とする請求項1〜4のいずれか1項に記載の電力変換装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【公開番号】特開2009−213270(P2009−213270A)
【公開日】平成21年9月17日(2009.9.17)
【国際特許分類】
【出願番号】特願2008−54049(P2008−54049)
【出願日】平成20年3月4日(2008.3.4)
【出願人】(000003218)株式会社豊田自動織機 (4,162)
【Fターム(参考)】
【公開日】平成21年9月17日(2009.9.17)
【国際特許分類】
【出願日】平成20年3月4日(2008.3.4)
【出願人】(000003218)株式会社豊田自動織機 (4,162)
【Fターム(参考)】
[ Back to top ]