電子チップ搭載システム、特にチップカードのメモリ内での敏感データの安全化保存方法と、その方法を実施する搭載システム
【課題】 本発明は、電子チップ搭載システム、特にチップカードＣＰのメモリＭ内へ、敏感といわれるデータ、たとえば暗号鍵を安全に記録する方法に関するものである。
【解決手段】 メモリＭは、物理的に区別される２つの保存機構１、２、たとえば、「ＲＯＭ」タイプの固定メモリ１と、「ＥＥＰＲＯＭ」タイプの再プログラミング可能なメモリ２とを備える。敏感データは、定められた論理コンフィギュレーションによって、少なくとも２つの部分ｄ、ｄ’に分断され、それらの部分の各々は、区別されたメモリ機構１、２の１つ内に記録される。検証のための追加データ、すなわち、チェックサムまたはハッシュデータは、敏感データｄの第１部分と同時に、メモリの第１機構１内に追加として記録することができる。本発明はまた、電子チップ搭載システム、特にチップカードＣＰに関するものである。
【解決手段】 メモリＭは、物理的に区別される２つの保存機構１、２、たとえば、「ＲＯＭ」タイプの固定メモリ１と、「ＥＥＰＲＯＭ」タイプの再プログラミング可能なメモリ２とを備える。敏感データは、定められた論理コンフィギュレーションによって、少なくとも２つの部分ｄ、ｄ’に分断され、それらの部分の各々は、区別されたメモリ機構１、２の１つ内に記録される。検証のための追加データ、すなわち、チェックサムまたはハッシュデータは、敏感データｄの第１部分と同時に、メモリの第１機構１内に追加として記録することができる。本発明はまた、電子チップ搭載システム、特にチップカードＣＰに関するものである。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子チップ搭載システムのメモリ内の敏感データの安全化された記録方法に関するものである。
【０００２】
本発明はとりわけチップカードに適用される。
【０００３】
本発明はまた、この方法の実施のための搭載システムに関する。
【０００４】
本発明の枠組みにおいて、「搭載システム」という用語は、一般に、マイクロコンプレッサまたはマイクロコントローラによって構成される、メモリ手段およびデータの処理を有する電子チップを自由に使用できるという事実を共通に有する各種のシステムまたは装置を意味する。このような搭載システムは、特にチップカードによって構成することができる。
【０００５】
同様に、「敏感」という用語は、最も一般的な意味に理解されなければならない。この用語は、チップカードに備えられている１つまたは複数のタイプのメモリ内に保存された、あらゆる種類の秘密または少なくともコンフィデンシャルなデータ、特に、暗号化アルゴリズム、暗号化秘密鍵、識別データまたは秘密の性格を有する情報等に関するものである。この種のデータを、以下では総称して「秘密」データと呼ぶ。
【０００６】
本発明はまた、限定的ではないが、とりわけ、チップカードの安全化された予備初期化のために使用されることから、保存された秘密鍵の保存に適用される。実際に、安全性に関する機能はチップカードに割り当てられることはよく知られている。そこでもまた、安全性という用語は、広範な意味で理解されなければならない。この用語は、実際に種々のコンセプト、すなわち秘密性、認証等をカバーするものである。
【０００７】
以下では、わかりやすくするために、本発明の範囲を決して限定するものではなく、反対記載がない限り、本発明の好ましい適用例が示される。
【背景技術】
【０００８】
通常、従来の技術において、チップカード内に含まれた秘密は、同一のメモリゾーン内に直線的に保存される。とりわけ、秘密は、読取り専用の固定メモリ（「ＲＯＭ」）または半固定メモリ、すなわち、たとえば「ＥＥＰＲＯＭ」（「電気的に消去可能でプログラミング可能な読取り専用メモリ」）と呼ばれるタイプの、読取り専用の電気的消去による再プログラミング可能なメモリ内に保存される。ところで、電子チップメモリは、不正行為者の標的であり、明らかにすることができる侵入行為は、次第に数多く、巧妙になってきている。
【０００９】
とりわけ、「ＲＯＭ」メモリの「ダンピング」（「からにすること」またはメモリのコピー）は、チップカードに対して常に心配の種になっている。
【００１０】
従来、敏感と呼ばれるデータを含む「ＥＥＰＲＯＭ」タイプのメモリは、現時点で知られている大半の攻撃を受けやすい。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明の目的は、以上にいくつかの例を挙げた、従来の技術の装置の不都合を解消することにある。
【課題を解決するための手段】
【００１２】
本発明は、チップカード、より一般的には、電子チップ搭載システムのメモリ内への敏感データの安全化された保存方法を目的とする。
【００１３】
本発明は、また、その方法を実施するための電子チップ搭載システムに関するものである。電子チップは、一般に、オペレーティングシステム（または「ＯＳ」）のコマンドの下で、メモリ手段およびデータ処理手段を備える。
【００１４】
そのため、有利な特徴によれば、秘密は、電子チップに備えられる複数のメモリ手段内に物理的および論理的に「スプリット」される。
【００１５】
有利な実施形態においては、前記電子チップのメモリは、区別された２つの部分に分割され、第１の部分は「ＲＯＭ」タイプのメモリによって、より一般的には読取り専用固定メモリで構成され、第２の部分は、「ＥＥＰＲＯＭ」タイプのメモリ、より一般的には再プログラミング可能な半固定メモリで構成される。
【００１６】
本発明の方法の第１の変形形態によれば、同一の秘密は、物理的に区別された２つまたはそれ以上のメモリ部分間で「スプリット」される。
【００１７】
とりわけ、本発明の好ましい適用分野においては、「ＥＥＰＲＯＭ」タイプのメモリ部分にまた、以下「製造者」と呼ばれるエンティティによってプログラミングされるデータを除いてはデータが入れられていない場合には、この方法によって、予備初期化段階でのチップカードの認証が可能になる。
【００１８】
本発明の枠組みにおいて、「予備初期化」という用語は一般的な意味と理解される。それは特に、従来のチップカードの製造段階またはオープン型と呼ばれるチップカードの初期化段階に先立つ段階に関する。
【００１９】
さらに有利な実施形態によれば、秘密を構成するデータの大部分は、「ＲＯＭ」メモリに保存される。これらデータのわずかな部分が、「ＥＥＰＲＯＭ」メモリに保存される。
【００２０】
本発明のこの追加的特徴によれば、秘密鍵は、こうして、「ＲＯＭ」タイプのメモリの部分内にその非常に大きな部分が入れられる。上述のオペレーシングシステムが秘密鍵を全面的に使用することができるようにするためには、製造者は、「ＥＥＰＲＯＭ」タイプのメモリの部分内に秘密鍵のより小さな部分を書き込むだけでよい。その独自の保存によって、秘密鍵は、２つの部分に分けて、区別された２つのサービスを行う製造者に送られ、その結果、秘密を転送する場合に、不正行為のリスクを減少させることができる点が注目される。
【００２１】
したがって、この独自の保存は、製造者によるプローブ下によってプログラミングされたオクテット数を最小化することができ、その結果、製造コストを減少させるという利点を有する。実際に、高い安全性を保証するために、現在使用されている鍵は非常に長い。したがって、「ＲＯＭ」における大部分を移すことによって、「ＥＥＰＲＯＭ」で通常実行される、非常に長いこれらの鍵の保存を軽減することができる。
【００２２】
第２の変形実施形態によれば、第１の秘密は、メモリの第１部分内に保存され、第１の秘密から派生した１つまたは複数の他の秘密は、直接的または間接的に、物理的に区別されたメモリの少なくとも他の一部分内に保存される。この追加的秘密は、有利には暗号化によって得ることができる。
【００２３】
例として、本発明による方法の通常の適用分野において、（対称）暗号鍵は、チップカードのマスキングの時に、「ＲＯＭ」タイプのチップカードの第１のメモリゾーン内に存在する。コンフィデンシャル情報は、チップカードを使用する際に、「ＥＥＰＲＯＭ」タイプの第２のメモリゾーン内に保存される。この情報は、「ＲＯＭ」ゾーン内に存在する上述の暗号鍵とともに（たとえば、「ＤＥＳ」トリプルと呼ばれるアルゴリズムを用いて）暗号化される。この方法には大きな利点がある。というのも、メモリの「ダンピング」に対する保護に加えて、情報もまた、チップカード内に書き込まれると保護されることがわかるからである。鍵を「書き込む」エンティティもそれを知らない。
【００２４】
以上のことから、実施形態、またはそれらの実施形態の当該の変形形態がいかなるものであれ、メモリのいずれかの部分への不正侵入が成功したからといって、秘密を完全に知ることができるわけではないという結果になる。現実に、メモリの別々の部分間の秘密のエレメントの配分が、妥当に行われる限り、不正に得られた秘密の部分的知識は、たとえば、上記の部分的知識の完全な秘密を演繹することとなるかもしれない、適切な数学的処理を用いた暗号文の解読を考えても、その後も決して秘密を完全に知ることを可能にはできない。この妥当な配分は、それ自体、当業者によって可能である。したがって、最終的に侵入は失敗に終わると考えられる。
【００２５】
さらに、以下に、より詳細に示すように、本発明の方法を、それ自体知られている確認、認証および／または暗号化措置と結びつけることができるが、得られた安全性は、本発明に固有の措置によってさらに強化される。
【００２６】
したがって本発明は、物理的に区別された少なくとも２つのメモリ手段を有する電子チップ搭載システムのメモリ内への敏感と呼ばれるデータの安全化された記録方法であって、前記の敏感データは、定められた論理コンフィギュレーションによって少なくとも２つの部分に分断され、分断された前記２つの部分の各々は、物理的に区別された前記メモリ手段の１つの中に記録されることを特徴とする方法を主な対象とする。
【００２７】
本発明はまた、この方法を実施するための電子チップ搭載システムを対象とする。
【００２８】
独自の実施形態によれば、この方法は、前記の敏感データが第１（ｄ）および第２（ｄ’）の部分に分断され、それぞれ、物理的に区別された第１（１）および第２（２）のメモリ手段内に記録され、前記敏感データに対するチェックサムと呼ばれる、前記の第１の部分（ｄ）の記録に付随するオペレーションが行われ、その結果は、情報データの形で現れ、さらに前記の情報データは前記の第１のメモリ手段（１）内に記録され、されに、前記の情報データの読取りと、前記の敏感データに対するチェックサムの追加オペレーションと、前記敏感データを使用するたびに、その完全性を証明することができるように、読取られた前記情報データと前記の追加チェックサム制御オペレーションの結果との比較とを含むことを特徴とする。
【００２９】
他の独自の実施形態によれば、この方法は、前記の敏感データが第１の部分（ｄ）と第２の部分（ｄ’）に分断され、各々、物理的に区別された第１（１）と第２（２）のメモリ手段内に記録され、前記敏感データのハッシュと呼ばれる前記の第１の部分（ｄ）の記録に付随するオペレーションが行われ、その結果が情報データ（Ｈ）の形態で現れ、さらに前記の情報データ（Ｈ）は前記の第１のメモリ手段（１）内に記録され、さらに前記の情報データ（Ｈ）の読取り、前記の敏感データのハッシュ追加オペレーションと、前記敏感データを使用するたびに、その完全性を証明することができるように、読取られた前記情報データと前記の追加ハッシュオペレーションの結果との比較とを含むことを特徴とする。
【発明を実施するための最良の形態】
【００３０】
ここで、添付図を参照して、より詳細に本発明を説明しよう。
【００３１】
本明細書の冒頭に記したように、本発明の好ましい適用、すなわち、チップカードの初期化段階の安全化の場合を以下に説明する。
【００３２】
より厳密に、以下にｄの参照記号が付される非対称秘密鍵の保存への適用における本発明による方法をここで説明しよう。この鍵ｄによって、チップカードは、適切な非対称アルゴリズムによって暗号文を作成することができる。この暗号文は、チップカードの認証端末に戻される場合には、その認証に利用することができる。
【００３３】
図１は、チップカードＣＰのアーキテクチャ例を概略的に示している。このチップカードは、メモリＭを有するが、そのメモリＭ自体は、示された例においては、「ＲＡＭ（ランダムアクセスメモリ）」と呼ばれるタイプのランダムアクセスメモリ３と、「ＲＯＭ」タイプの固定部分１と「ＥＥＰＲＯＭ」と呼ばれる半固定部分２または類似の部分とを有する非揮発性メモリで構成される。チップカードＣＰは、さらに、データ処理手段、たとえば、オペレーティングシステム４と協働する、ＣＰＵと参照符号が付されたマイクロプロセッサを備える。オペレーティングシステムは、メモリＭの「ＲＯＭ」ゾーン１および／または「ＥＰＲＯＭ」ゾーン２内に全体または一部を保存することができる一連のマイクロ命令で構成される１つのソフトウェアである。
【００３４】
本発明の特徴によれば、鍵ｄの保存は、メモリＭの物理的に区別された少なくとも２つの部分内で行われる。より厳密には、ここに図示された例においては、この鍵ｄの保存は、メモリＭの非揮発性部分、すなわち「ＲＯＭ」タイプの固定メモリの部分１と、「ＥＥＰＲＯＭ」タイプの半固定メモリの一部または類似のメモリ２内で実行される。
【００３５】
したがって、秘密鍵ｄは、「製造者」と呼ばれるエンティティに到着する前に存在する、「ＲＯＭ」１における部分と、「ＥＥＰＲＯＭ」２において製造者によって「プローブ下」と呼ばれるオペレーションの際に書き込まれた部分とで構成される。「ＥＥＰＲＯＭ」２においてプログラミングされたオクテットは、安全性オクテットとして処理された、きわめて敏感なデータである。そのことは、当然のことながら、秘密鍵ｄが、マスキングの時点ですでに知られていることを前提とする。
【００３６】
例として、わかりやすくするために、以下に、１０２４ビット（すなわち１２８オクテット）の秘密鍵ｄの場合を見てみよう。
【００３７】
本発明の方法の好ましい実施形態においては、鍵ｄは、全面的に「ＲＯＭ」１に存在するが、特定のオクテットは偽りであるかまたは改ざんされる。例として、１６オクテットのブロックごとに１オクテットが偽りであり、誤まった値が自発的に「ＲＯＭ」コード内に書き込まれたと想定する。
【００３８】
図１には、参照記号Ｂ１からＢ８における鍵ｄの種々のブロックが示されている。誤ったオクテットには参照記号Ｏ１からＯ８が付されている。参照記号Ｏ’１からＯ’８が付されているオクテットの正しい値は、対応する８オクテットの形で「ＥＥＰＲＯＭ」２に保存される。これらのオクテットＯ’１からＯ’８は、部分的鍵ｄ’を形成する。
【００３９】
したがって、この例において、８オクテット（すなわち１２８／１６＝８）は、「ＥＥＰＲＯＭ」２内にプログラミングされなければならない。しかし、「ＥＥＰＲＯＭ」２への保存は任意とすることができ、データ処理手段ＣＰＵと協働するオペレーティングシステム４は、使用するときに、ｄ”と呼ぶことができる正確かつ完全な鍵の「ＲＡＭ」３への再構成を引き受けることをよく理解しなければならない。この再構成は、すでに説明した例においては、単に、誤ったオクテットＯ１からＯ８を正しいオクテットＯ’１からＯ’８に置き換えることによって行われる。
【００４０】
したがって、手段はなんであれ、特に、上述の「ダンピング」の不正オペレーションによって鍵ｄあるいはｄ’の１つを知ることから、「秘密全体」、すなわち完全な正しい鍵ｄ”を推測することはできないことが認められる。
【００４１】
すでに述べたように、すぐれた安全性を得るために、鍵は一般に、上述したように、たとえば１２８オクテットまたは１０２４ビットと長い。本発明による方法は、安全性の度合いに加えて、鍵全体ｄの非常に小さい部分、すなわち８オクテットまたは６４ビットのみを、「ＥＥＰＲＯＭ」２に記録すればよいようにすることが可能である。鍵のこの部分だけが、製造者によって、「プローブ」の下に書き込まれなければならず、このオペレーションは時間もコストもかかるので、そのことは大きなメリットとなる。
【００４２】
２つのタイプのメモリ、「ＲＯＭ」１と「ＥＥＰＲＯＭ」２間の鍵の数多くの他の配分コンフィギュレーションが可能であることをよく理解しなければならない。２列のオクテットは、単に１対１に対応していなければならない。しかしながら、当業者は、この配分が、２つの部分的な鍵ｄ（完全に正確な鍵ｄ”と同じ長さを有するが、部分的に「改ざんされた」）またはｄ’を知り、数学的またはその他の方法によって、この部分的な知識から鍵全体を演繹することを可能にすることがないことに注意しなければならない。図１を参照して以上に説明した配分は、当該の鍵の長さについてはこの必要条件を満たしてくれる。
【００４３】
得られた安全性をさらに高めるための、本発明の方法の追加変形実施形態においては、秘密鍵ｄの完全性を保証することができ、「ＲＯＭ」１と「ＥＥＰＲＯＭ」２のメモリの完全性を長期に保つことを可能にする情報データの「ＲＯＭ」１への保存が考えられる。このデータは、「チェックサム」という呼称の下に知られている、秘密鍵についてのチェックサム計算の形態をとることができるだろう。このデータは、この同じ鍵の「ハッシュ」の機能を用いて得ることもできる。そのために、後者の場合には、有利には略語「ＳＨＡ−１」で知られたタイプのアルゴリズムが使用される。したがって、この独自のアルゴリズムは、チップカード内に挿入されなければならない。このハッシュ機能の結果は１６０ビットの長さである。前記データを得ることができる最初のオペレーションは、「ＲＯＭ」１における鍵ｄの記録に付随する。
【００４４】
「チェックサム」または「ハッシュ」は、秘密鍵が使用されるたびに実行され、「ＲＯＭ」１メモリ内に記録された情報データと比較される。
【００４５】
図２は、メモリ「ＲＯＭ」１にこのような「ハッシュ」データを保存するチップカードＣＰのアーキテクチャを概略的に示している。図１と共通のエレメントには、同じ参照番号が付されているので、必要な場合にしか再び説明しない。
【００４６】
データＨは「ＲＯＭ」１に保存され、「ＲＯＭ」１および「ＥＥＰＲＯＭ」２メモリゾーンの完全性を保つために、鍵を使用するたびに確認される。この確認は、データ処理手段ＣＰＵのコマンドおよびメモリ内に記録されたプログラムの下で実行される。
【００４７】
こうした説明段階まで、少なくとも暗黙のうちに、メモリＭの物理的に区別された２つの部分間に配分された秘密データは、同一およびただ１つの秘密を構成することを推測してきた。
【００４８】
本発明による方法の追加変形実施形態においては、「ＲＯＭ」１メモリに保存された秘密データは、第１の秘密を構成することができる。第１の秘密データから派生した第２の秘密データは、第２の秘密を構成することができる。本発明による特徴の１つによれば、これらのデータは、こうして、メモリＭの物理的に区別された第２の部分内に、たとえば「ＥＥＰＲＯＭ」２で、保存される。これらのデータは、有利にも、対称的または非対称タイプの適切な何らかのアルゴリズムを使用することによって、第１のデータの暗号化から得ることができる。秘密は、本発明による方法の意味において、「分かれ」または「分割され」ており、メモリＭのただ１つの部分の知識から演繹することができないとみなすことができる。
【００４９】
以上のことから、本発明は定められた目的をきちんと達成することが容易に認められる。
【００５０】
本発明は、チップカード、より一般的には電子チップ搭載システムのメモリの物理的に区別された少なくとも２つの部分内に物理的に配分させることによって、鍵または類似のもののような、敏感データの保存のために高い安全レベルを可能にする。
【００５１】
しかしながら、本発明は、特に図１および２を参照して明確に説明してきた実施例のみに限定されるわけではないことを明白しなければならない。
【００５２】
特に、物理的に区別されたメモリの２つ以上の部分内に秘密データを分配することができる。同様に、分配されたデータが、同一かつ単一の秘密を示さない場合には、第１から派生した秘密の数は１つより大きくすることもできる。同様に、連続して秘密を派生させ、それらを、物理的に区別されるメモリの部分内に別々に記録させることもできる。
【００５３】
本発明は、以上に、より詳細に説明してきたチップカードの予備初期化段階の認証適用に限定されるものではない。それはまた、敏感データ、暗号鍵また他のものなど搭載システムのメモリ内に保存されなければならないものには全て適用することができる。
【図面の簡単な説明】
【００５４】
【図１】秘密鍵の記録にこの方法を適用するために、本発明の態様によってチップカードのメモリコンフィギュレーションの一例を概略的に示す図である。
【図２】図１のチップカードのメモリコンフィギュレーションの変形実施形態を概略的に示す図である。
【技術分野】
【０００１】
本発明は、電子チップ搭載システムのメモリ内の敏感データの安全化された記録方法に関するものである。
【０００２】
本発明はとりわけチップカードに適用される。
【０００３】
本発明はまた、この方法の実施のための搭載システムに関する。
【０００４】
本発明の枠組みにおいて、「搭載システム」という用語は、一般に、マイクロコンプレッサまたはマイクロコントローラによって構成される、メモリ手段およびデータの処理を有する電子チップを自由に使用できるという事実を共通に有する各種のシステムまたは装置を意味する。このような搭載システムは、特にチップカードによって構成することができる。
【０００５】
同様に、「敏感」という用語は、最も一般的な意味に理解されなければならない。この用語は、チップカードに備えられている１つまたは複数のタイプのメモリ内に保存された、あらゆる種類の秘密または少なくともコンフィデンシャルなデータ、特に、暗号化アルゴリズム、暗号化秘密鍵、識別データまたは秘密の性格を有する情報等に関するものである。この種のデータを、以下では総称して「秘密」データと呼ぶ。
【０００６】
本発明はまた、限定的ではないが、とりわけ、チップカードの安全化された予備初期化のために使用されることから、保存された秘密鍵の保存に適用される。実際に、安全性に関する機能はチップカードに割り当てられることはよく知られている。そこでもまた、安全性という用語は、広範な意味で理解されなければならない。この用語は、実際に種々のコンセプト、すなわち秘密性、認証等をカバーするものである。
【０００７】
以下では、わかりやすくするために、本発明の範囲を決して限定するものではなく、反対記載がない限り、本発明の好ましい適用例が示される。
【背景技術】
【０００８】
通常、従来の技術において、チップカード内に含まれた秘密は、同一のメモリゾーン内に直線的に保存される。とりわけ、秘密は、読取り専用の固定メモリ（「ＲＯＭ」）または半固定メモリ、すなわち、たとえば「ＥＥＰＲＯＭ」（「電気的に消去可能でプログラミング可能な読取り専用メモリ」）と呼ばれるタイプの、読取り専用の電気的消去による再プログラミング可能なメモリ内に保存される。ところで、電子チップメモリは、不正行為者の標的であり、明らかにすることができる侵入行為は、次第に数多く、巧妙になってきている。
【０００９】
とりわけ、「ＲＯＭ」メモリの「ダンピング」（「からにすること」またはメモリのコピー）は、チップカードに対して常に心配の種になっている。
【００１０】
従来、敏感と呼ばれるデータを含む「ＥＥＰＲＯＭ」タイプのメモリは、現時点で知られている大半の攻撃を受けやすい。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明の目的は、以上にいくつかの例を挙げた、従来の技術の装置の不都合を解消することにある。
【課題を解決するための手段】
【００１２】
本発明は、チップカード、より一般的には、電子チップ搭載システムのメモリ内への敏感データの安全化された保存方法を目的とする。
【００１３】
本発明は、また、その方法を実施するための電子チップ搭載システムに関するものである。電子チップは、一般に、オペレーティングシステム（または「ＯＳ」）のコマンドの下で、メモリ手段およびデータ処理手段を備える。
【００１４】
そのため、有利な特徴によれば、秘密は、電子チップに備えられる複数のメモリ手段内に物理的および論理的に「スプリット」される。
【００１５】
有利な実施形態においては、前記電子チップのメモリは、区別された２つの部分に分割され、第１の部分は「ＲＯＭ」タイプのメモリによって、より一般的には読取り専用固定メモリで構成され、第２の部分は、「ＥＥＰＲＯＭ」タイプのメモリ、より一般的には再プログラミング可能な半固定メモリで構成される。
【００１６】
本発明の方法の第１の変形形態によれば、同一の秘密は、物理的に区別された２つまたはそれ以上のメモリ部分間で「スプリット」される。
【００１７】
とりわけ、本発明の好ましい適用分野においては、「ＥＥＰＲＯＭ」タイプのメモリ部分にまた、以下「製造者」と呼ばれるエンティティによってプログラミングされるデータを除いてはデータが入れられていない場合には、この方法によって、予備初期化段階でのチップカードの認証が可能になる。
【００１８】
本発明の枠組みにおいて、「予備初期化」という用語は一般的な意味と理解される。それは特に、従来のチップカードの製造段階またはオープン型と呼ばれるチップカードの初期化段階に先立つ段階に関する。
【００１９】
さらに有利な実施形態によれば、秘密を構成するデータの大部分は、「ＲＯＭ」メモリに保存される。これらデータのわずかな部分が、「ＥＥＰＲＯＭ」メモリに保存される。
【００２０】
本発明のこの追加的特徴によれば、秘密鍵は、こうして、「ＲＯＭ」タイプのメモリの部分内にその非常に大きな部分が入れられる。上述のオペレーシングシステムが秘密鍵を全面的に使用することができるようにするためには、製造者は、「ＥＥＰＲＯＭ」タイプのメモリの部分内に秘密鍵のより小さな部分を書き込むだけでよい。その独自の保存によって、秘密鍵は、２つの部分に分けて、区別された２つのサービスを行う製造者に送られ、その結果、秘密を転送する場合に、不正行為のリスクを減少させることができる点が注目される。
【００２１】
したがって、この独自の保存は、製造者によるプローブ下によってプログラミングされたオクテット数を最小化することができ、その結果、製造コストを減少させるという利点を有する。実際に、高い安全性を保証するために、現在使用されている鍵は非常に長い。したがって、「ＲＯＭ」における大部分を移すことによって、「ＥＥＰＲＯＭ」で通常実行される、非常に長いこれらの鍵の保存を軽減することができる。
【００２２】
第２の変形実施形態によれば、第１の秘密は、メモリの第１部分内に保存され、第１の秘密から派生した１つまたは複数の他の秘密は、直接的または間接的に、物理的に区別されたメモリの少なくとも他の一部分内に保存される。この追加的秘密は、有利には暗号化によって得ることができる。
【００２３】
例として、本発明による方法の通常の適用分野において、（対称）暗号鍵は、チップカードのマスキングの時に、「ＲＯＭ」タイプのチップカードの第１のメモリゾーン内に存在する。コンフィデンシャル情報は、チップカードを使用する際に、「ＥＥＰＲＯＭ」タイプの第２のメモリゾーン内に保存される。この情報は、「ＲＯＭ」ゾーン内に存在する上述の暗号鍵とともに（たとえば、「ＤＥＳ」トリプルと呼ばれるアルゴリズムを用いて）暗号化される。この方法には大きな利点がある。というのも、メモリの「ダンピング」に対する保護に加えて、情報もまた、チップカード内に書き込まれると保護されることがわかるからである。鍵を「書き込む」エンティティもそれを知らない。
【００２４】
以上のことから、実施形態、またはそれらの実施形態の当該の変形形態がいかなるものであれ、メモリのいずれかの部分への不正侵入が成功したからといって、秘密を完全に知ることができるわけではないという結果になる。現実に、メモリの別々の部分間の秘密のエレメントの配分が、妥当に行われる限り、不正に得られた秘密の部分的知識は、たとえば、上記の部分的知識の完全な秘密を演繹することとなるかもしれない、適切な数学的処理を用いた暗号文の解読を考えても、その後も決して秘密を完全に知ることを可能にはできない。この妥当な配分は、それ自体、当業者によって可能である。したがって、最終的に侵入は失敗に終わると考えられる。
【００２５】
さらに、以下に、より詳細に示すように、本発明の方法を、それ自体知られている確認、認証および／または暗号化措置と結びつけることができるが、得られた安全性は、本発明に固有の措置によってさらに強化される。
【００２６】
したがって本発明は、物理的に区別された少なくとも２つのメモリ手段を有する電子チップ搭載システムのメモリ内への敏感と呼ばれるデータの安全化された記録方法であって、前記の敏感データは、定められた論理コンフィギュレーションによって少なくとも２つの部分に分断され、分断された前記２つの部分の各々は、物理的に区別された前記メモリ手段の１つの中に記録されることを特徴とする方法を主な対象とする。
【００２７】
本発明はまた、この方法を実施するための電子チップ搭載システムを対象とする。
【００２８】
独自の実施形態によれば、この方法は、前記の敏感データが第１（ｄ）および第２（ｄ’）の部分に分断され、それぞれ、物理的に区別された第１（１）および第２（２）のメモリ手段内に記録され、前記敏感データに対するチェックサムと呼ばれる、前記の第１の部分（ｄ）の記録に付随するオペレーションが行われ、その結果は、情報データの形で現れ、さらに前記の情報データは前記の第１のメモリ手段（１）内に記録され、されに、前記の情報データの読取りと、前記の敏感データに対するチェックサムの追加オペレーションと、前記敏感データを使用するたびに、その完全性を証明することができるように、読取られた前記情報データと前記の追加チェックサム制御オペレーションの結果との比較とを含むことを特徴とする。
【００２９】
他の独自の実施形態によれば、この方法は、前記の敏感データが第１の部分（ｄ）と第２の部分（ｄ’）に分断され、各々、物理的に区別された第１（１）と第２（２）のメモリ手段内に記録され、前記敏感データのハッシュと呼ばれる前記の第１の部分（ｄ）の記録に付随するオペレーションが行われ、その結果が情報データ（Ｈ）の形態で現れ、さらに前記の情報データ（Ｈ）は前記の第１のメモリ手段（１）内に記録され、さらに前記の情報データ（Ｈ）の読取り、前記の敏感データのハッシュ追加オペレーションと、前記敏感データを使用するたびに、その完全性を証明することができるように、読取られた前記情報データと前記の追加ハッシュオペレーションの結果との比較とを含むことを特徴とする。
【発明を実施するための最良の形態】
【００３０】
ここで、添付図を参照して、より詳細に本発明を説明しよう。
【００３１】
本明細書の冒頭に記したように、本発明の好ましい適用、すなわち、チップカードの初期化段階の安全化の場合を以下に説明する。
【００３２】
より厳密に、以下にｄの参照記号が付される非対称秘密鍵の保存への適用における本発明による方法をここで説明しよう。この鍵ｄによって、チップカードは、適切な非対称アルゴリズムによって暗号文を作成することができる。この暗号文は、チップカードの認証端末に戻される場合には、その認証に利用することができる。
【００３３】
図１は、チップカードＣＰのアーキテクチャ例を概略的に示している。このチップカードは、メモリＭを有するが、そのメモリＭ自体は、示された例においては、「ＲＡＭ（ランダムアクセスメモリ）」と呼ばれるタイプのランダムアクセスメモリ３と、「ＲＯＭ」タイプの固定部分１と「ＥＥＰＲＯＭ」と呼ばれる半固定部分２または類似の部分とを有する非揮発性メモリで構成される。チップカードＣＰは、さらに、データ処理手段、たとえば、オペレーティングシステム４と協働する、ＣＰＵと参照符号が付されたマイクロプロセッサを備える。オペレーティングシステムは、メモリＭの「ＲＯＭ」ゾーン１および／または「ＥＰＲＯＭ」ゾーン２内に全体または一部を保存することができる一連のマイクロ命令で構成される１つのソフトウェアである。
【００３４】
本発明の特徴によれば、鍵ｄの保存は、メモリＭの物理的に区別された少なくとも２つの部分内で行われる。より厳密には、ここに図示された例においては、この鍵ｄの保存は、メモリＭの非揮発性部分、すなわち「ＲＯＭ」タイプの固定メモリの部分１と、「ＥＥＰＲＯＭ」タイプの半固定メモリの一部または類似のメモリ２内で実行される。
【００３５】
したがって、秘密鍵ｄは、「製造者」と呼ばれるエンティティに到着する前に存在する、「ＲＯＭ」１における部分と、「ＥＥＰＲＯＭ」２において製造者によって「プローブ下」と呼ばれるオペレーションの際に書き込まれた部分とで構成される。「ＥＥＰＲＯＭ」２においてプログラミングされたオクテットは、安全性オクテットとして処理された、きわめて敏感なデータである。そのことは、当然のことながら、秘密鍵ｄが、マスキングの時点ですでに知られていることを前提とする。
【００３６】
例として、わかりやすくするために、以下に、１０２４ビット（すなわち１２８オクテット）の秘密鍵ｄの場合を見てみよう。
【００３７】
本発明の方法の好ましい実施形態においては、鍵ｄは、全面的に「ＲＯＭ」１に存在するが、特定のオクテットは偽りであるかまたは改ざんされる。例として、１６オクテットのブロックごとに１オクテットが偽りであり、誤まった値が自発的に「ＲＯＭ」コード内に書き込まれたと想定する。
【００３８】
図１には、参照記号Ｂ１からＢ８における鍵ｄの種々のブロックが示されている。誤ったオクテットには参照記号Ｏ１からＯ８が付されている。参照記号Ｏ’１からＯ’８が付されているオクテットの正しい値は、対応する８オクテットの形で「ＥＥＰＲＯＭ」２に保存される。これらのオクテットＯ’１からＯ’８は、部分的鍵ｄ’を形成する。
【００３９】
したがって、この例において、８オクテット（すなわち１２８／１６＝８）は、「ＥＥＰＲＯＭ」２内にプログラミングされなければならない。しかし、「ＥＥＰＲＯＭ」２への保存は任意とすることができ、データ処理手段ＣＰＵと協働するオペレーティングシステム４は、使用するときに、ｄ”と呼ぶことができる正確かつ完全な鍵の「ＲＡＭ」３への再構成を引き受けることをよく理解しなければならない。この再構成は、すでに説明した例においては、単に、誤ったオクテットＯ１からＯ８を正しいオクテットＯ’１からＯ’８に置き換えることによって行われる。
【００４０】
したがって、手段はなんであれ、特に、上述の「ダンピング」の不正オペレーションによって鍵ｄあるいはｄ’の１つを知ることから、「秘密全体」、すなわち完全な正しい鍵ｄ”を推測することはできないことが認められる。
【００４１】
すでに述べたように、すぐれた安全性を得るために、鍵は一般に、上述したように、たとえば１２８オクテットまたは１０２４ビットと長い。本発明による方法は、安全性の度合いに加えて、鍵全体ｄの非常に小さい部分、すなわち８オクテットまたは６４ビットのみを、「ＥＥＰＲＯＭ」２に記録すればよいようにすることが可能である。鍵のこの部分だけが、製造者によって、「プローブ」の下に書き込まれなければならず、このオペレーションは時間もコストもかかるので、そのことは大きなメリットとなる。
【００４２】
２つのタイプのメモリ、「ＲＯＭ」１と「ＥＥＰＲＯＭ」２間の鍵の数多くの他の配分コンフィギュレーションが可能であることをよく理解しなければならない。２列のオクテットは、単に１対１に対応していなければならない。しかしながら、当業者は、この配分が、２つの部分的な鍵ｄ（完全に正確な鍵ｄ”と同じ長さを有するが、部分的に「改ざんされた」）またはｄ’を知り、数学的またはその他の方法によって、この部分的な知識から鍵全体を演繹することを可能にすることがないことに注意しなければならない。図１を参照して以上に説明した配分は、当該の鍵の長さについてはこの必要条件を満たしてくれる。
【００４３】
得られた安全性をさらに高めるための、本発明の方法の追加変形実施形態においては、秘密鍵ｄの完全性を保証することができ、「ＲＯＭ」１と「ＥＥＰＲＯＭ」２のメモリの完全性を長期に保つことを可能にする情報データの「ＲＯＭ」１への保存が考えられる。このデータは、「チェックサム」という呼称の下に知られている、秘密鍵についてのチェックサム計算の形態をとることができるだろう。このデータは、この同じ鍵の「ハッシュ」の機能を用いて得ることもできる。そのために、後者の場合には、有利には略語「ＳＨＡ−１」で知られたタイプのアルゴリズムが使用される。したがって、この独自のアルゴリズムは、チップカード内に挿入されなければならない。このハッシュ機能の結果は１６０ビットの長さである。前記データを得ることができる最初のオペレーションは、「ＲＯＭ」１における鍵ｄの記録に付随する。
【００４４】
「チェックサム」または「ハッシュ」は、秘密鍵が使用されるたびに実行され、「ＲＯＭ」１メモリ内に記録された情報データと比較される。
【００４５】
図２は、メモリ「ＲＯＭ」１にこのような「ハッシュ」データを保存するチップカードＣＰのアーキテクチャを概略的に示している。図１と共通のエレメントには、同じ参照番号が付されているので、必要な場合にしか再び説明しない。
【００４６】
データＨは「ＲＯＭ」１に保存され、「ＲＯＭ」１および「ＥＥＰＲＯＭ」２メモリゾーンの完全性を保つために、鍵を使用するたびに確認される。この確認は、データ処理手段ＣＰＵのコマンドおよびメモリ内に記録されたプログラムの下で実行される。
【００４７】
こうした説明段階まで、少なくとも暗黙のうちに、メモリＭの物理的に区別された２つの部分間に配分された秘密データは、同一およびただ１つの秘密を構成することを推測してきた。
【００４８】
本発明による方法の追加変形実施形態においては、「ＲＯＭ」１メモリに保存された秘密データは、第１の秘密を構成することができる。第１の秘密データから派生した第２の秘密データは、第２の秘密を構成することができる。本発明による特徴の１つによれば、これらのデータは、こうして、メモリＭの物理的に区別された第２の部分内に、たとえば「ＥＥＰＲＯＭ」２で、保存される。これらのデータは、有利にも、対称的または非対称タイプの適切な何らかのアルゴリズムを使用することによって、第１のデータの暗号化から得ることができる。秘密は、本発明による方法の意味において、「分かれ」または「分割され」ており、メモリＭのただ１つの部分の知識から演繹することができないとみなすことができる。
【００４９】
以上のことから、本発明は定められた目的をきちんと達成することが容易に認められる。
【００５０】
本発明は、チップカード、より一般的には電子チップ搭載システムのメモリの物理的に区別された少なくとも２つの部分内に物理的に配分させることによって、鍵または類似のもののような、敏感データの保存のために高い安全レベルを可能にする。
【００５１】
しかしながら、本発明は、特に図１および２を参照して明確に説明してきた実施例のみに限定されるわけではないことを明白しなければならない。
【００５２】
特に、物理的に区別されたメモリの２つ以上の部分内に秘密データを分配することができる。同様に、分配されたデータが、同一かつ単一の秘密を示さない場合には、第１から派生した秘密の数は１つより大きくすることもできる。同様に、連続して秘密を派生させ、それらを、物理的に区別されるメモリの部分内に別々に記録させることもできる。
【００５３】
本発明は、以上に、より詳細に説明してきたチップカードの予備初期化段階の認証適用に限定されるものではない。それはまた、敏感データ、暗号鍵また他のものなど搭載システムのメモリ内に保存されなければならないものには全て適用することができる。
【図面の簡単な説明】
【００５４】
【図１】秘密鍵の記録にこの方法を適用するために、本発明の態様によってチップカードのメモリコンフィギュレーションの一例を概略的に示す図である。
【図２】図１のチップカードのメモリコンフィギュレーションの変形実施形態を概略的に示す図である。
【特許請求の範囲】
【請求項１】
物理的に区別された少なくとも２つのメモリ手段を備える、電子チップ搭載システムのメモリ内への敏感と呼ばれるデータの安全化された記録方法であって、前記の敏感データが、定められた論理コンフィギュレーションによって、少なくとも２つの部分（ｄ、ｄ’）に分割され、分割された前記部分（ｄ、ｄ’）の各々が、物理的に区別された前記のメモリ手段（１、２）の１つの中に記録されることを特徴とする方法。
【請求項２】
前記敏感データが、少なくとも２つの部分（ｄ、ｄ’）に分断され、単一の秘密を構成し、さらに分断された前記部分の各々は、物理的に区別された前記メモリ手段（１、２）の１つの中に記録されることを特徴とする請求項１に記載の方法。
【請求項３】
前記の敏感データは少なくとも２つの部分（ｄ、ｄ’）に分断され、前記の第１部分（ｄ）は第１の秘密を構成し、前記の追加部分（ｄ’）の各々は、追加秘密を構成するために前記の第１の部分（ｄ）から派生し、さらに前記の分断された部分の各々は、物理的に区別された前記のメモリ手段（１、２）の１つの中に記録されることを特徴とする請求項１に記載の方法。
【請求項４】
前記敏感データが、定められたオクテット数に等しい長さの二進ワードであり、物理的に区別されたメモリの２つの手段（１、２）内に記録されるように分断され、さらに、第１の部分が、前記の敏感データと同じ長さのオクテット（Ｂ１〜Ｂ８）のブロックで構成された第１の二進ワード（ｄ）であり、この第１の部分（ｄ）が、あらかじめ設定されたコンフィギュレーションによって前記ワード（ｄ）内に配分された、正確なオクテットと改ざんされたオクテット（Ｏ１〜Ｏ８）の列を備え、前記の第２の部分は、これらの改ざんされたオクテット（Ｏ１〜Ｏ８）を補正することができ、前記の第１（ｄ）および第２（ｄ’）の部分から前記敏感データを再構成することができるように、改ざんされた前記オクテット（Ｏ１〜Ｏ８）数に等しい長さを有し、改ざんされた前記オクテット（Ｏ１〜Ｏ８）と１対１に対応するオクテット（Ｏ’１〜Ｏ’８）で構成される第２の二進ワード（ｄ’）であることを特徴とする請求項１に記載の方法。
【請求項５】
前記の敏感データが暗号鍵であることを特徴とする請求項４に記載の方法。
【請求項６】
前記の敏感データが、各々、物理的に区別された第１（１）および第２（２）のメモリ手段内に記録された第１（ｄ）および第２（ｄ’）の部分に分断され、前記の敏感データに対するチェックサムと呼ばれる前記第１部分（ｄ）の記録に付随したオペレーションが行われ、その結果は、情報データの形で現れ、さらに前記の情報データが、前記の第１のメモリ手段（１）内に記録され、さらに、前記の情報データの読取りと、前記の敏感データについての追加チェックサムオペレーションと、その完全性を証明することができるように、前記の敏感データを使用するごとに、読取られた前記情報データと前記の追加チェックサムオペレーションの結果との間の比較とを含むことを特徴とする請求項１に記載の方法。
【請求項７】
前記の敏感データが、各々、物理的に区別された第１（１）および第２（２）のメモリ手段内に記録された第１（ｄ）および第２（ｄ’）の部分に分断され、前記の敏感データのハッシュと呼ばれる、前記第１部分（ｄ）の記録に付随したオペレーションが行われ、その結果は、情報データ（Ｈ）の形で現れ、さらに前記の情報データ（Ｈ）が、前記の第１のメモリ手段（１）内に記録され、前記の情報データ（Ｈ）の読取りと、前記の敏感データの追加ハッシュオペレーションと、その完全性を証明することができるように、前記の敏感データを使用するごとに、前記読取られた情報データと前記の追加ハッシュオペレーションの結果との間の比較とを含むことを特徴とする請求項１に記載の方法。
【請求項８】
前記のハッシュオペレーションが、「ＳＨＡ−１」と呼ばれるハッシュアルゴリズムの前記の敏感データへの適用によって得られることを特徴とする請求項７に記載の方法。
【請求項９】
敏感と呼ばれる少なくとも１つのデータの記録のためにメモリ手段を備えた電子チップ搭載システムであって、前記のメモリ手段が、物理的に区別された少なくとも２つのメモリ機構を備え、前記の敏感データが、定められたコンフィギュレーションの少なくとも２つの部分（ｄ、ｄ’）に分断され、前記のメモリ機構（１、２）の各々は、敏感データの前記部分（ｄ、ｄ’）の１つを記録することを特徴とする搭載システム。
【請求項１０】
前記メモリ手段（Ｍ）が、「ＲＯＭ」と呼ばれるタイプの第１の読取り専用固定メモリ機構（１）と、「ＥＥＰＲＯＭ」と呼ばれるタイプの、読取り専用の電気的手段による消去によって再プログラミング可能な第２のメモリ機構（２）とを有し、前記の第１（１）および第２（２）のメモリ機構は前記の敏感データの分断された前記部分（ｄ、ｄ’）の１つを記録することを特徴とする請求項９に記載のシステム。
【請求項１１】
チップカード（ＣＰ）によって構成されることを特徴とする請求項９に記載のシステム。
【特許請求の範囲】
【請求項１】
物理的に区別された少なくとも２つのメモリ装置を備える、電子チップ搭載システムのメモリ内への敏感データの安全化された記録方法であって、
定められたオクテット数に等しい長さの二進ワードにより構成される、前記敏感データを供給し、
敏感データを、定められた論理コンフィギュレーションによって、少なくとも２つの部分に分割し、
前記電子チップ搭載システム内で前記敏感データの再構成を必要とするように、分割された前記部分を、物理的に区別された前記の少なくとも２つのメモリ装置のそれぞれのものの中に記録する方法。
【請求項２】
前記敏感データの前記少なくとも２つの部分は単一の秘密の異なる部分である、請求項１に記載の方法。
【請求項３】
前記の敏感データの前記の第１部分は第１の秘密を構成し、前記の敏感データの前記の第２部分は、追加秘密を構成するために前記の第１の部分から派生される、請求項１に記載の方法。
【請求項４】
前記の敏感データが、各々、物理的に区別された前記第１および第２のメモリ装置内に記録された第１および第２の部分に分断され、更に、
前記第２のメモリ装置への前記第２の部分の記録に付随して、前記の敏感データに対するチェックサムオペレーションを行い、前記チェックサムオペレーションは、情報データを発生し、
前記の情報データを、前記の第１のメモリ装置内に記録し、
前記の情報データを読取り、
前記の敏感データについての追加チェックサムオペレーションを行い、
前記の敏感データの完全性を証明することができるように、前記の読取りステップで読取られた前記情報データと前記の追加チェックサムオペレーションの結果との間の比較を行うことを含む、請求項１に記載の方法。
【請求項５】
前記の敏感データが、各々、物理的に区別された前記第１および第２のメモリ装置内に記録された第１および第２の部分に分断され、更に、
前記第２のメモリ装置への前記第２の部分の記録に付随して、前記の敏感データのハッシュオペレーションを行い、前記ハッシュ関数は、情報データを発生し、
前記の情報データを、前記の第１のメモリ装置内に記録し、
前記の情報データを読取り、
前記の敏感データの追加ハッシュオペレーションを行い、
前記の敏感データの完全性を証明することができるように、前記読取りステップで読取られた前記情報データと前記の追加ハッシュオペレーションの結果との間の比較を行う、請求項１に記載の方法。
【請求項６】
前記のハッシュオペレーションが、「ＳＨＡ−１」アルゴリズムを前記の敏感データへ適用することを含む、特徴とする請求項５に記載の方法。
【請求項７】
前記分割された部分は、前記電子チップ搭載システムを構成するスマートカードのメモリ（Ｍ）内の、物理的に区別された前記の少なくとも２つのメモリ装置のそれぞれのものの中へ記憶される、請求項１に記載の方法。
【請求項１】
物理的に区別された少なくとも２つのメモリ手段を備える、電子チップ搭載システムのメモリ内への敏感と呼ばれるデータの安全化された記録方法であって、前記の敏感データが、定められた論理コンフィギュレーションによって、少なくとも２つの部分（ｄ、ｄ’）に分割され、分割された前記部分（ｄ、ｄ’）の各々が、物理的に区別された前記のメモリ手段（１、２）の１つの中に記録されることを特徴とする方法。
【請求項２】
前記敏感データが、少なくとも２つの部分（ｄ、ｄ’）に分断され、単一の秘密を構成し、さらに分断された前記部分の各々は、物理的に区別された前記メモリ手段（１、２）の１つの中に記録されることを特徴とする請求項１に記載の方法。
【請求項３】
前記の敏感データは少なくとも２つの部分（ｄ、ｄ’）に分断され、前記の第１部分（ｄ）は第１の秘密を構成し、前記の追加部分（ｄ’）の各々は、追加秘密を構成するために前記の第１の部分（ｄ）から派生し、さらに前記の分断された部分の各々は、物理的に区別された前記のメモリ手段（１、２）の１つの中に記録されることを特徴とする請求項１に記載の方法。
【請求項４】
前記敏感データが、定められたオクテット数に等しい長さの二進ワードであり、物理的に区別されたメモリの２つの手段（１、２）内に記録されるように分断され、さらに、第１の部分が、前記の敏感データと同じ長さのオクテット（Ｂ１〜Ｂ８）のブロックで構成された第１の二進ワード（ｄ）であり、この第１の部分（ｄ）が、あらかじめ設定されたコンフィギュレーションによって前記ワード（ｄ）内に配分された、正確なオクテットと改ざんされたオクテット（Ｏ１〜Ｏ８）の列を備え、前記の第２の部分は、これらの改ざんされたオクテット（Ｏ１〜Ｏ８）を補正することができ、前記の第１（ｄ）および第２（ｄ’）の部分から前記敏感データを再構成することができるように、改ざんされた前記オクテット（Ｏ１〜Ｏ８）数に等しい長さを有し、改ざんされた前記オクテット（Ｏ１〜Ｏ８）と１対１に対応するオクテット（Ｏ’１〜Ｏ’８）で構成される第２の二進ワード（ｄ’）であることを特徴とする請求項１に記載の方法。
【請求項５】
前記の敏感データが暗号鍵であることを特徴とする請求項４に記載の方法。
【請求項６】
前記の敏感データが、各々、物理的に区別された第１（１）および第２（２）のメモリ手段内に記録された第１（ｄ）および第２（ｄ’）の部分に分断され、前記の敏感データに対するチェックサムと呼ばれる前記第１部分（ｄ）の記録に付随したオペレーションが行われ、その結果は、情報データの形で現れ、さらに前記の情報データが、前記の第１のメモリ手段（１）内に記録され、さらに、前記の情報データの読取りと、前記の敏感データについての追加チェックサムオペレーションと、その完全性を証明することができるように、前記の敏感データを使用するごとに、読取られた前記情報データと前記の追加チェックサムオペレーションの結果との間の比較とを含むことを特徴とする請求項１に記載の方法。
【請求項７】
前記の敏感データが、各々、物理的に区別された第１（１）および第２（２）のメモリ手段内に記録された第１（ｄ）および第２（ｄ’）の部分に分断され、前記の敏感データのハッシュと呼ばれる、前記第１部分（ｄ）の記録に付随したオペレーションが行われ、その結果は、情報データ（Ｈ）の形で現れ、さらに前記の情報データ（Ｈ）が、前記の第１のメモリ手段（１）内に記録され、前記の情報データ（Ｈ）の読取りと、前記の敏感データの追加ハッシュオペレーションと、その完全性を証明することができるように、前記の敏感データを使用するごとに、前記読取られた情報データと前記の追加ハッシュオペレーションの結果との間の比較とを含むことを特徴とする請求項１に記載の方法。
【請求項８】
前記のハッシュオペレーションが、「ＳＨＡ−１」と呼ばれるハッシュアルゴリズムの前記の敏感データへの適用によって得られることを特徴とする請求項７に記載の方法。
【請求項９】
敏感と呼ばれる少なくとも１つのデータの記録のためにメモリ手段を備えた電子チップ搭載システムであって、前記のメモリ手段が、物理的に区別された少なくとも２つのメモリ機構を備え、前記の敏感データが、定められたコンフィギュレーションの少なくとも２つの部分（ｄ、ｄ’）に分断され、前記のメモリ機構（１、２）の各々は、敏感データの前記部分（ｄ、ｄ’）の１つを記録することを特徴とする搭載システム。
【請求項１０】
前記メモリ手段（Ｍ）が、「ＲＯＭ」と呼ばれるタイプの第１の読取り専用固定メモリ機構（１）と、「ＥＥＰＲＯＭ」と呼ばれるタイプの、読取り専用の電気的手段による消去によって再プログラミング可能な第２のメモリ機構（２）とを有し、前記の第１（１）および第２（２）のメモリ機構は前記の敏感データの分断された前記部分（ｄ、ｄ’）の１つを記録することを特徴とする請求項９に記載のシステム。
【請求項１１】
チップカード（ＣＰ）によって構成されることを特徴とする請求項９に記載のシステム。
【特許請求の範囲】
【請求項１】
物理的に区別された少なくとも２つのメモリ装置を備える、電子チップ搭載システムのメモリ内への敏感データの安全化された記録方法であって、
定められたオクテット数に等しい長さの二進ワードにより構成される、前記敏感データを供給し、
敏感データを、定められた論理コンフィギュレーションによって、少なくとも２つの部分に分割し、
前記電子チップ搭載システム内で前記敏感データの再構成を必要とするように、分割された前記部分を、物理的に区別された前記の少なくとも２つのメモリ装置のそれぞれのものの中に記録する方法。
【請求項２】
前記敏感データの前記少なくとも２つの部分は単一の秘密の異なる部分である、請求項１に記載の方法。
【請求項３】
前記の敏感データの前記の第１部分は第１の秘密を構成し、前記の敏感データの前記の第２部分は、追加秘密を構成するために前記の第１の部分から派生される、請求項１に記載の方法。
【請求項４】
前記の敏感データが、各々、物理的に区別された前記第１および第２のメモリ装置内に記録された第１および第２の部分に分断され、更に、
前記第２のメモリ装置への前記第２の部分の記録に付随して、前記の敏感データに対するチェックサムオペレーションを行い、前記チェックサムオペレーションは、情報データを発生し、
前記の情報データを、前記の第１のメモリ装置内に記録し、
前記の情報データを読取り、
前記の敏感データについての追加チェックサムオペレーションを行い、
前記の敏感データの完全性を証明することができるように、前記の読取りステップで読取られた前記情報データと前記の追加チェックサムオペレーションの結果との間の比較を行うことを含む、請求項１に記載の方法。
【請求項５】
前記の敏感データが、各々、物理的に区別された前記第１および第２のメモリ装置内に記録された第１および第２の部分に分断され、更に、
前記第２のメモリ装置への前記第２の部分の記録に付随して、前記の敏感データのハッシュオペレーションを行い、前記ハッシュ関数は、情報データを発生し、
前記の情報データを、前記の第１のメモリ装置内に記録し、
前記の情報データを読取り、
前記の敏感データの追加ハッシュオペレーションを行い、
前記の敏感データの完全性を証明することができるように、前記読取りステップで読取られた前記情報データと前記の追加ハッシュオペレーションの結果との間の比較を行う、請求項１に記載の方法。
【請求項６】
前記のハッシュオペレーションが、「ＳＨＡ−１」アルゴリズムを前記の敏感データへ適用することを含む、特徴とする請求項５に記載の方法。
【請求項７】
前記分割された部分は、前記電子チップ搭載システムを構成するスマートカードのメモリ（Ｍ）内の、物理的に区別された前記の少なくとも２つのメモリ装置のそれぞれのものの中へ記憶される、請求項１に記載の方法。
【図１】
【図２】
【図２】
【公開番号】特開２００６−４８７０４（Ｐ２００６−４８７０４Ａ）
【公開日】平成１８年２月１６日（２００６．２．１６）
【国際特許分類】
【外国語出願】
【出願番号】特願２００５−２２５１０７（Ｐ２００５−２２５１０７）
【出願日】平成１７年８月３日（２００５．８．３）
【分割の表示】特願２００２−５０２７３４（Ｐ２００２−５０２７３４）の分割
【原出願日】平成１３年６月８日（２００１．６．８）
【出願人】（５９５１４３０７８）
【Ｆターム（参考）】
【公開日】平成１８年２月１６日（２００６．２．１６）
【国際特許分類】
【出願番号】特願２００５−２２５１０７（Ｐ２００５−２２５１０７）
【出願日】平成１７年８月３日（２００５．８．３）
【分割の表示】特願２００２−５０２７３４（Ｐ２００２−５０２７３４）の分割
【原出願日】平成１３年６月８日（２００１．６．８）
【出願人】（５９５１４３０７８）
【Ｆターム（参考）】
[ Back to top ]