電子部品、およびその製造方法
【課題】アイソレーション特性を改善することができる電子部品を実現する。
【解決手段】送信フィルタチップ3と受信フィルタチップ2との間に、金属製でかつパッケージ基板1に対して離間した壁部6を形成したことにより、送信フィルタ側から受信フィルタ側への電磁波の漏洩を低減することができ、アイソレーション特性を改善することができる。
【解決手段】送信フィルタチップ3と受信フィルタチップ2との間に、金属製でかつパッケージ基板1に対して離間した壁部6を形成したことにより、送信フィルタ側から受信フィルタ側への電磁波の漏洩を低減することができ、アイソレーション特性を改善することができる。
【発明の詳細な説明】
【技術分野】
【0001】
本願の開示は、電子部品、およびその製造方法に関する。
【背景技術】
【0002】
電子部品の一つとして、弾性表面波デバイス(以下、SAWデバイスと称する)が知られている。弾性表面波デバイスは、例えばテレビジョン受像機、ビデオテープレコーダ、DVD(Digital Versatile Disk)レコーダ、携帯電話機等のフィルタ素子や発振子に広く用いられている。
【0003】
現在、SAWデバイスは、例えば45MHz〜2GHzの周波数帯域における無線信号を処理する各種回路に採用されている。SAWデバイスが採用されている回路は、例えば送信用バンドパスフィルタ、受信用バンドパスフィルタ、局部発信フィルタ、アンテナ共用器、中間周波フィルタ、FM変調器等がある。また、先に述べた受信用フィルタと送信用フィルタを一つにまとめた回路として、デュープレクサがある。
【0004】
図1は、デュープレクサの概略構成を示すブロック図である。図1に示すように、デュープレクサ102は、位相整合回路103、受信フィルタ104、および送信フィルタ105が一体になっている。デュープレクサ102は、アンテナ101を介して入力される受信信号を受信フィルタ104において所定の周波数帯域のみの信号を抽出し、端子106から出力する。また、端子107を介して入力される送信信号は、送信フィルタ105を介してアンテナ101から出力される。
【0005】
近年、これらの信号処理機器は小型化が進み、使用されるSAWデバイスなどの電子部品も小型化の要求が強くなってきている。特に、携帯電話機等の携帯用電子機器には、表面実装で且つ低背のSAWデバイスが要求されるようになってきた。
【0006】
これらの要求を満足するSAWデバイスが、特許文献1に開示されている。特許文献1には、パッケージ基板とSAWデバイスチップと周辺部をはんだなどの金属材料によりロウ付け封止する構造が開示されている。
【0007】
図2は、特許文献1に開示されているSAWデバイスの断面図である。図2において、SAWデバイスチップは、圧電基板210上の一主面にSAWを励起及び受信するための電極211が形成されている。圧電基板210の同一主面には、電気信号を入出力するための電極パッド212が配されている。電極パッド212は、はんだ等の金属材料とロウ付けできる金属層を含んでいる。更に、SAWデバイスチップの外周表面には、はんだによりロウ付け封止を行うための封止部203が配されている。封止部203は、電極パッド212と同様に、はんだ等の金属材料とロウ付けできる金属層を含んでいる。
【0008】
パッケージ基板220は、外部端子222と、その反対側の面に形成されSAWデバイスチップ210と電気的に接続するためのパッド部233と、SAWデバイスチップ210の封止部203と対向する封止部232とを備えている。パッド部233と封止部232とは、共にはんだ等の金属材料とロウ付けできる金属層を含んでいる。
【0009】
外部端子222とパッド部233とは、パッケージ基板220内を貫通する貫通配線221で電気的に接続されている。SAWデバイスチップ210とパッケージ基板220は、金属バンプ240を介して、いわゆるフリップチップ接合されている。
【0010】
更に、SAWデバイスチップ210とパッケージ基板220との対向領域において、SAWデバイスチップ210の外周縁近傍は、封止はんだ241により気密封止されている。
【0011】
図3は、図2に示すパッケージ構造を利用した弾性波デバイスを備えたデュープレクサの斜視図である。図3に示すように、デュープレクサは、セラミック基板301上に、受信フィルタチップ302、送信フィルタチップ303、および、整合回路チップ304を実装している。また、デュープレクサは、受信フィルタチップ302、送信フィルタチップ303、および、整合回路チップ304を覆うように金属蓋305(図3における破線)が配され、封止されている。
【0012】
図4は、図3に示すデュープレクサのアイソレーション特性である。図4において、低周波側が送信フィルタ帯域のアイソレーション特性を示し、高周波側が受信フィルタ帯域のアイソレーション特性を示している。
【先行技術文献】
【特許文献】
【0013】
特開2004−129193号公報
【発明の概要】
【発明が解決しようとする課題】
【0014】
しかしながら、図3に示すように背面側(受信フィルタチップ302などが実装された側)が金属蓋305で封止されたデュープレクサは、金属蓋305で封止されていないデュープレクサよりも、送信フィルタの帯域のアイソレーション特性が悪いという問題がある。すなわち、デュープレクサの背面を金属で封止することで、送信フィルタの電磁界が受信フィルタ側にも広がり、アイソレーション特性を悪化させていた。
【0015】
本発明は、アイソレーション特性を改善することができる電子部品およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0016】
本願に開示する電子部品は、基板と、前記基板上に搭載された複数のデバイスチップと、前記デバイスチップの少なくとも上部を覆うように配され、導電性を有する蓋体とを備えた、電子部品であって、前記複数のデバイスチップの間に配され、導電性を有する壁部を、さらに備え、前記壁部は、前記蓋体に結合し、前記基板とは離間しているものである。
【0017】
本願に開示する電子部品の第1の製造方法は、基板に複数のデバイスチップを実装する工程と、前記複数のデバイスチップにおける所定の隙間にボンディングワイヤを実装する工程と、前記デバイスチップ上に金属めっきフィルムを配置する工程と、前記金属めっきフィルムの半田を加熱溶融しかつ加圧し、前記金属めっきフィルムから溶解した金属を前記ボンディングワイヤに密着させる工程とを有するものである。
【0018】
本願に開示する電子部品の第2の製造方法は、基板に複数のデバイスチップを実装する工程と、前記デバイスチップに濡れ性かつ導電性を付与することが可能な液体に、前記デバイスチップの一部を浸漬する工程と、前記デバイスチップにおける少なくとも前記液体が付着した領域に、金属めっきフィルムを配置する工程と、前記金属めっきフィルムから溶解した金属を加熱溶融しかつ加圧し、前記デバイスチップと前記パッケージ基板とを密着させる工程とを有し、前記浸漬工程では、前記液体を、前記複数のデバイスチップにおける所定の隙間に付着するものである。
【0019】
本願に開示する電子部品の第3の製造方法は、 パッケージ基板に複数のデバイスチップを実装する工程と、導体基板をエッチング処理して凹凸を形成する工程と、前記パッケージ基板と前記導体基板とを貼り合わせる工程とを有し、前記導体基板に凹凸を形成する工程では、前記デバイスチップを収容可能な凹部と、前記パッケージ基板と前記導体基板とを貼り合わせた際に、前記複数のデバイスチップにおける所定の隙間に配置される凸部とを形成するものである。
【発明の効果】
【0020】
本願の開示によれば、アイソレーション特性を改善することができる。
【図面の簡単な説明】
【0021】
【図1】デュープレクサのブロック図
【図2】特許文献1に開示されている電子部品の断面図
【図3】特許文献1に開示されている構造を有するデュープレクサの斜視図
【図4】デュープレクサのアイソレーション特性を示す特性図
【図5A】実施の形態にかかる電子部品の斜視図
【図5B】図5AにおけるZ−Z部の断面図
【図6A】アイソレーション特性を示す特性図
【図6B】図6AにおけるY部の拡大図
【図7A】実施の形態にかかる電子部品の断面図
【図7B】アイソレーション特性の間隙依存性を示す特性図
【図8A】(a)は電子部品の第1の製造方法を説明するための平面図、(b)は(a)におけるW−W部の断面図
【図8B】(a)は電子部品の第1の製造方法を説明するための平面図、(b)は(a)におけるW−W部の断面図
【図8C】(a)は電子部品の第1の製造方法を説明するための平面図、(b)は(a)におけるW−W部の断面図
【図8D】(a)は電子部品の第1の製造方法を説明するための平面図、(b)は(a)におけるW−W部の断面図
【図9A】(a)は電子部品の第2の製造方法を説明するための平面図、(b)は(a)におけるW−W部の断面図
【図9B】(a)は電子部品の第2の製造方法を説明するための平面図、(b)は(a)におけるW−W部の断面図
【図9C】(a)は電子部品の第2の製造方法を説明するための平面図、(b)は(a)におけるW−W部の断面図
【図9D】(a)は電子部品の第2の製造方法を説明するための平面図、(b)は(a)におけるW−W部の断面図
【図10A】(a)は電子部品の第2の製造方法を説明するための平面図、(b)は(a)におけるW−W部の断面図
【図10B】(a)は蓋体の平面図、(b)は(a)におけるX−X部の断面図
【図10C】電子部品の第2の製造方法を説明するための断面図
【図10D】電子部品の第2の製造方法を説明するための断面図
【図11】通信モジュールのブロック図
【図12】通信装置のブロック図
【発明を実施するための形態】
【0022】
本発明の実施形態における電子部品は、上記構成を基本として、以下のような態様をとることができる。
【0023】
すなわち、電子部品において、前記デバイスチップは、少なくとも2つの弾性波フィルタである構成とすることができる。
【0024】
電子部品において、前記壁部は、前記蓋体に一体形成されている構成とすることができる。
【0025】
電子部品において、前記デバイスチップは、少なくとも送信用フィルタおよび受信用フィルタを備えたデュープレクサである構成とすることができる。
【0026】
電子部品において、前記送信用フィルタを有するデバイスチップと前記受信用フィルタを有するデバイスチップとの間に、前記壁部を配置した構成とすることができる。
【0027】
電子部品において、整合回路を有するデバイスチップをさらに備えた構成とすることができる。
【0028】
電子部品において、前記整合回路を有するデバイスチップと、前記送信用フィルタを有するデバイスチップとの間に、前記壁部を配置した構成とすることができる。
【0029】
電子部品において、前記壁部と前記基板との間隙の寸法は、前記デバイスチップと前記基板との間隔の2倍よりも大きく、かつ、前記間隔と前記デバイスチップの3/5の寸法との合計値よりも小さい構成とすることができる。
【0030】
電子部品において、前記デバイスチップは、前記基板上にフリップチップボンディングで実装されている構成とすることができる。
【0031】
電子部品において、前記蓋体は、少なくとも前記基板および前記デバイスチップに接する箇所が半田で形成されている構成とすることができる。
【0032】
電子部品において、前記蓋体は、シリコンで形成されている構成とすることができる。
【0033】
電子部品において、前記蓋体は、前記デバイスチップに対向する面に金属層が形成されている構成とすることができる。
【0034】
電子部品の製造方法は、セラミックで形成された基板に複数のデバイスチップを実装する工程と、前記複数のデバイスチップにおける所定の隙間にボンディングワイヤを実装する工程と、前記デバイスチップ上に半田めっきフィルムを配置する工程と、前記半田めっきフィルムの半田を加熱溶融しかつ加圧し、前記半田と前記ボンディングワイヤに密着させる工程とを有する。
【0035】
電子部品の製造方法は、セラミックで形成された基板に複数のデバイスチップを実装する工程と、前記デバイスチップに濡れ性かつ導電性を付与することが可能な液体に、前記デバイスチップの一部を浸漬する工程と、前記デバイスチップにおける少なくとも前記液体が付着した領域に、半田めっきフィルムを配置する工程と、前記半田めっきフィルムの半田を加熱溶融しかつ加圧し、前記デバイスチップと前記パッケージ基板とを密着させる工程とを有し、前記浸漬工程では、前記液体を、前記複数のデバイスチップにおける所定の隙間に付着する。
【0036】
電子部品の製造方法において、前記液体は、無電解のすずめっき液を主成分とする方法とすることができる。
【0037】
電子部品の製造方法は、セラミックで形成されたパッケージ基板に複数のデバイスチップを実装する工程と、シリコン基板をエッチング処理して凹凸を形成する工程と、前記パッケージ基板と前記シリコン基板とを貼り合わせる工程とを有し、前記シリコン基板に凹凸を形成する工程では、前記デバイスチップを収容可能な凹部と、前記パッケージ基板と前記シリコン基板とを貼り合わせた際に、前記複数のデバイスチップにおける所定の隙間に配置される凸部とを形成する。
【0038】
電子部品の製造方法において、前記シリコン基板の凹凸を形成した面に金属層を形成する工程を、さらに有する方法とすることができる。
【0039】
電子部品の製造方法において、前記パッケージ基板とシリコン基板を貼り合わせる工程の前に、前記シリコン基板における前記パッケージ基板に接する箇所に、導電性接着層を形成する工程を有する方法とすることができる。
【0040】
(実施の形態)
〔1.電子部品の構成〕
図5Aは、本実施の形態の電子部品の一例であるデュープレクサの斜視図である。図5Bは、図5AにおけるZ−Z部の断面図である。なお、本実施の形態では、電子部品の一例としてデュープレクサを挙げたが、少なくとも複数のフィルタを備えた電子部品であればよく、例えば受信フィルタを複数備えたデュアルフィルタであってもよい。
【0041】
図5A及び図5Bに示すように、デュープレクサは、パッケージ基板1上に、受信フィルタチップ2、送信フィルタチップ3、および整合回路チップ4が実装されている。受信フィルタチップ2、送信フィルタチップ3、および整合回路チップ4は、金属製の蓋体5によって覆われている。蓋体5は、例えば半田で形成することができる。送信フィルタチップ3と、受信フィルタチップ2および整合回路チップ4との間の間隙には、壁部6が配されている。
【0042】
壁部6は、蓋体5の内面に一体形成されている。壁部6は、金属で形成されている。壁部6は、受信フィルタチップ2などのデバイスチップの基板に対して濡れ性がよい金属で形成することが好ましい。壁部6の材料は、例えば半田を用いることができ、これにより半田で形成された蓋体5と同時に形成することができる。壁部6の材料として半田を用いる場合は、一般的なデバイスチップの基板(例えば、ニオブ酸リチウム、タンタル酸リチウム)に対する濡れ性が悪いため、濡れ性を補う手段を設けることが好ましい。半田の濡れ性を補う手段については、〔第1の製造方法〕及び〔第2の製造方法〕の欄で後述する。また、壁部6は、パッケージ基板1に対して離間している。すなわち、壁部6の下端6aとパッケージ基板1との間には、間隙7が存在する。
【0043】
図6Aは、図5A及び図5Bに示すデュープレクサを電磁界シミュレーションで解析した結果を示す。図6Bは、図6AにおけるY部の拡大図である。図6A及び図6Bにおいて、実線の特性が図5A及び図5Bに示すデュープレクサにおける解析結果で、破線の特性が従来のデュープレクサ(例えば図3参照)における解析結果である。受信フィルタチップ2と送信フィルタチップ3との間に金属製の壁部6を備えたことで、送信フィルタチップ3から発する電磁波が受信フィルタチップ2側へ漏洩しにくくなるため、図6A及び図6Bに示すようにデュープレクサの送信帯域および受信帯域のアイソレーション特性を改善することができる。
【0044】
以下、壁部6とパッケージ基板1との間隙と、アイソレーション特性との関係について説明する。
【0045】
アイソレーション特性の解析に用いたデュープレクサは、図7Aに示す構造のデュープレクサである。図7Aにおいて、Auバンプ8の厚さT1は20μmとした。パッケージ基板1に搭載されているデバイスチップの厚さは、受信フィルタチップ2及び送信フィルタチップ3の厚さT2を250μmとし、整合回路チップ4(図7Aには不図示)を300μmとした。パッケージ基板1の厚さT3は196μmとした。整合回路チップ4が受信フィルタチップ2及び送信フィルタチップ3より厚いため、パッケージ基板1上の蓋体5の高さT5は385μmで、上部の厚さT4は115μmとなっている。また、壁部6の厚さT6は、50〜100μmとした。
【0046】
図7Aに示すデュープレクサにおいて、パッケージ基板1と壁部6との間隙寸法Gを変化させて、受信フィルタチップ2及び送信フィルタチップ3のアイソレーション特性を測定した。図7Bは、アイソレーション特性の間隙依存性を測定した結果である。図7Bにおいて、実線の特性は、送信フィルタチップ3の帯域抑圧の改善度合いの差分を示し、破線の特性は。受信フィルタチップ2の帯域抑圧の改善度合いの差分を示す。図7Bの破線に示すように、受信帯域のアイソレーション特性は、間隙Gを200μm以下にすることにより改善することがわかった。一方、主たる改善の目的である送信帯域のアイソレーション特性に関しては、図7Bの実線に示すように、間隙Gが45μmから180μmの範囲のときに0.1dB以上の改善が見られた。
【0047】
本実施の形態によれば、間隙Gを、デバイスチップとパッケージ基板1の間隙、つまり、Auバンプ8の厚さT1の2倍相当よりも大きく、Auバンプ8の厚さT1にデバイスチップの厚さT2の約3/5の厚さを合算した程度の範囲にすることにより、送信帯域および受信帯域ともにアイソレーション特性を改善することができる。すなわち、アイソレーション特性改善の観点から、間隙Gは、
(T1×2)<G<(T1+T2×3/5) ・・・(式1)
とすることが好ましい。
【0048】
〔2.電子部品の製造方法〕
〔2−1.第1の製造方法〕
図8A〜図8Dは、本実施の形態の電子部品の一例であるデュープレクサの第1の製造方法を示す。図8A〜図8Dに示す製造方法は、蓋体が半田で形成されているデュープレクサの製造方法である。図8A〜図8Dにおける(a)はデュープレクサの平面図を示し、(b)は(a)におけるW−W部の断面図を示す。
【0049】
まず、図8Aに示すように、多面取りが可能なセラミックで形成されたパッケージ基板11に、デバイスチップを実装する。なお、パッケージ基板11に実装するデバイスチップは、本例では受信フィルタチップ12、送信フィルタチップ13、および整合回路チップ14とした。各デバイスチップは、Auバンプ18を介して、パッケージ基板11上の配線パターンに電気的に接合されている。また、デバイスチップの基板は、ニオブ酸リチウム、タンタル酸リチウムを用いることができる。
【0050】
次に、図8Bに示すように、パッケージ基板11の両端にあらかじめ設けたダミー端子16に、Auワイヤ15をボンディングする。Auワイヤ15は、パッケージ基板11に実装したデバイスチップ間の間隙に配置する。本実施の形態では、送信フィルタチップ13と、受信フィルタチップ12および整合回路チップ14との間にAuワイヤ15を通した。なお、図8Bでは、一つの電子部品に対して一本のAuワイヤ15を配置している構成について図示しているが、実際は、大型のパッケージ基板(例えば50mm角)に複数組のデバイスチップを受信フィルタチップ12と送信フィルタチップ13との境界線が一列に並ぶように整列実装し、一列に並んだ境界線に一本のAuワイヤ15を配置する。
【0051】
また、一般に、フリップチップボンディングした際、各デバイスチップ間には50μm程度の隙間G1が形成される。この場合、例えば、外径G2がφ30μmのAuワイヤ15を用いることで、デバイスチップ間にAuワイヤ15を配置することが可能となる。また、Auワイヤ15のボンディングの際の角度などを調整することで、所望の位置にAuワイヤ15を保持することができる。ここで、Auワイヤ15とパッケージ基板11との間隙G3を、予め計算により求めた寸法となるようにAuワイヤ15を配置する。間隙G3は、前述の式1に示す範囲内に収まる寸法とすることが好ましい。
【0052】
次に、図8Cに示すように、あらかじめ半田めっきが施された金属シート(以下、半田フィルムと称する)17を、デバイスチップが実装されたパッケージ基板11の上に載せる。次に、半田フィルム17を上から加熱溶融しかつ加圧することで半田封止を行う。その際、半田フィルム17に対する加圧の圧力を調整することで、溶融した半田をデバイスチップ間(特に、送信フィルタチップ13と受信フィルタチップ12及び整合回路チップ14との間)の間隙に押し込み、Auワイヤ15と接触させる。Auワイヤ15は、半田に対する濡れ性が良いため、溶融した半田が濡れる。また、Auワイヤ15は、加熱時に熱によって溶融し、半田と結合する。溶融したAuワイヤ15と半田とが結合した状態で冷却させることで、半田とAuとが一体化した状態で固化し、半田封止が完成する。これにより、Auワイヤ15が配された位置まで金属の壁部を形成することができる。また、半田は、パッケージ基板11に実装されたデバイスチップを覆い、パッケージ基板11に接合する。
【0053】
次に、図8Dに示すように、パッケージ基板11をデュープレクサ毎にダイシングして個片化する。これにより、デュープレクサが完成する。
【0054】
以上のように第1の製造方法によれば、半田で壁部を形成する際に、半田に対する濡れ性がよい材料(本例ではAuワイヤ15)を送信フィルタチップ13と受信フィルタチップ12及び整合回路チップ14との間に配置することにより、溶融した半田をデバイスチップ間に導くことができるので、壁部を形成することができる。
【0055】
なお、本製造方法においては、半田に対する濡れ性を補う手段としてAuワイヤを用いたが、半田に対する濡れ性が良い材料であればAuに限らない。
【0056】
また、本製造方法においては、複数のデュープレクサに対して一本のAuワイヤを配置する方法としたが、一つのデュープレクサに対して一本のAuワイヤを配置してもよい。
【0057】
また、本製造方法においては、蓋体5、壁部6を半田で形成したが、本実施の形態における効果を得ることができれば半田以外の金属で形成することができる。
【0058】
また、本製造方法においては、パッケージ基板11をセラミック基板で実現したが、これには限らない。パッケージ基板11は、樹脂プリント基板などで実現することができる。
【0059】
〔2−2.第2の製造方法〕
図9A〜図9Dは、本実施の形態の電子部品の一例であるデュープレクサの第2の製造方法を示す。図9A〜図9Dに示す製造方法は、蓋体が半田で形成されているデュープレクサの製造方法である。図9A〜図9Dにおける(a)はデュープレクサの平面図を示し、(b)は(a)におけるW−W部の断面図を示す。図9A〜図9Dにおいて、図8A〜図8Dに示すデュープレクサと同様の構成要素については同一符号を付与した。
【0060】
まず、図9Aに示すように、多面取りが可能なセラミックで形成されたパッケージ基板11に、デバイスチップを実装する。実装するデバイスチップは、本例では受信フィルタチップ12、送信フィルタチップ13、および整合回路チップ14とした。各デバイスチップは、Auバンプ18を介して、パッケージ基板11上の配線パターンに電気的に接合されている。また、デバイスチップの基板は、ニオブ酸リチウム(LiNbO3)、タンタル酸リチウム(LiTaO3)を用いることができる。
【0061】
次に、図9Bに示すように、パッケージ基板11に実装されたデバイスチップの裏面側を、液槽20内の液体21に浸漬させる。本実施の形態では、液槽20内に、デバイスチップの裏面(Auバンプ18に接合されている面の裏面で、例えば図9Bに示す面12a及び13a)の半田に対する濡れ性を改善する液体21を充填している。液体21は、例えば無電解用の錫めっき液を用いることが好ましい。無電解用のめっき液は、一般に導電性の微粒子をワーク表面に付着させることで、めっきが可能となる液体である。デバイスチップの裏面および側面(裏面に隣接する面で、例えば図9Bに示す面12b及び13b)は、一般に粗面化されていることから、導電性微粒子が付着しやすい。
【0062】
次に、図9Cに示すように、あらかじめ半田めっきが施された金属シート(以下、半田フィルムと称する)17を、デバイスチップが実装されたパッケージ基板11の上に載せる。次に、半田フィルム17を上から加熱溶融しかつ加圧することで半田封止を行う。半田フィルム17を溶融する際、溶融した半田はデバイスチップの裏面および側面における導電性微粒子が付着している領域まで濡れる。したがって、図9Bに示す工程において液体21へデバイスチップを浸漬する際は、液体21の液面とパッケージ基板11の表面との間隙G4が、予め計算により求めた寸法となるように液体21への浸漬量を設定する。間隙G4は、前述の式1に示す寸法Gの範囲内に収まる寸法とすることが好ましい。これにより、図9Cに示す工程において、デバイスチップにおける所望の高さまで半田を付着させることができる。
【0063】
溶融した半田は、冷却することで固化し、半田封止が完成する。これにより、図9Bに示す工程において導電性微粒子を付着した領域まで、金属(半田)の壁部17aを形成することができる。また、半田は、パッケージ基板11に実装されたデバイスチップを覆い、パッケージ基板11に接合する。
【0064】
次に、図9Dに示すように、パッケージ基板11を各デュープレクサ毎にダイシングして個片化する。これにより、デュープレクサが完成する。
【0065】
以上のように第2の製造方法においては、半田で壁部17aを形成する前に、デバイスチップを、半田の濡れ性を改善する液体21内へ浸漬させているため、デバイスチップに対する半田の濡れ性を改善することができ、高精度に壁部17aを形成することができる。
【0066】
また、溶融半田の濡れ性を改善するために、デバイスチップを液体21内へ浸漬させているだけであるため、プロセスが簡便になるという利点がある。
【0067】
また、本製造方法においては、蓋体5、壁部6を半田で形成したが、本実施の形態における効果を得ることができれば半田以外の金属で形成することができる。
【0068】
また、本製造方法においては、パッケージ基板11をセラミック基板で実現したが、これには限らない。パッケージ基板11は、樹脂プリント基板などで実現することができる。
【0069】
〔2−3.第3の製造方法〕
図10A〜図10Dは、本実施の形態の電子部品の一例であるデュープレクサの第3の製造方法を示す。図10A〜図10Dに示す製造方法は、蓋体がシリコンで形成されたデュープレクサの製造方法である。図10A〜図10Bにおける(a)はデュープレクサまたは蓋体の平面図を示す。図10A(b)は、図10A(a)におけるW−W部の断面図を示す。図10B(b)は、図10B(a)におけるX−X部の断面図を示す。図10Cおよび図10Dは、デュープレクサの断面図を示す。図10A〜図10Dにおいて、図8A〜図8Dに示すデュープレクサと同様の構成要素については同一符号を付与した。
【0070】
まず、図10Aに示すように、多面取りが可能なセラミックで形成されたパッケージ基板11に、デバイスチップを実装する。パッケージ基板11に実装するデバイスチップは、本例では受信フィルタチップ12、送信フィルタチップ13、および整合回路チップ14とした。各デバイスチップは、Auバンプ18を介して、パッケージ基板11上の配線パターンに電気的に接合されている。
【0071】
一方、図10Bに示すように、蓋体19を作製する。具体的には、ウェットエッチング、ドライエッチング、サンドブラストなどの化学あるいは物理エッチング処理を行い、シリコン基板に凹部19a,19b,19c、壁部19dを形成する。凹部19aは、少なくとも受信フィルタチップ12を収容可能な内寸を有するように形成する。凹部19bは、少なくとも送信フィルタチップ13を収容可能な内寸を有するように形成する。凹部19cは、少なくとも整合回路チップ14を収容可能な内寸を有するように形成する。壁部19dは、蓋体19全体の厚さ寸法との差寸法G5が、予め計算により求めた寸法となるように形成する。寸法G5は、前述の式1に示す寸法Gの範囲内に収まる寸法とすることが好ましい。また、壁部19dの幅寸法G6は、少なくとも送信フィルタチップ13と受信フィルタチップ12及び整合回路チップ14との間隙G7(図10A参照)よりも小さい寸法になるように形成する。なお、蓋体19に凹凸を形成する方法としては、MEMS(Micro Electro Mechanical Systems)などのデバイス形成に使われる一般的なシリコンの加工方法を利用できる。また、蓋体19の材料として、高抵抗のシリコンを使用した場合は、蓋体19における凹凸を形成する面に、蒸着などの方法で導電層を形成することが好ましい。
【0072】
次に、蓋体9におけるパッケージ基板11と接する部分に、導電性の接着層22を形成する。接着層22は、例えば半田ペーストを塗布焼成することで形成することができる。
【0073】
次に、図10Cに示すように、パッケージ基板11と蓋体19とを当接させて加熱する。この時、蓋体19に形成された凹部19aに受信フィルタチップ12が収容し、凹部19bに送信フィルタチップ13が収容し、凹部19c(図10B参照)に整合回路チップ14(図10A参照)が収容するように、蓋体19をパッケージ基板11に当接させる。加熱処理を行うことにより、接着層22が溶融し、パッケージ基板11と蓋体19とを接着させることができる。
【0074】
次に、図10Dに示すように、パッケージ基板11を各デュープレクサ毎にダイシングして個片化する。これにより、デュープレクサが完成する。壁部19dは、図10B(b)に示すように蓋体19に対して寸法G5の差寸法を有するように形成されているため、図10Dに示すようにパッケージ基板11に接合した状態でパッケージ基板11との間に寸法G5の間隙が形成される。
【0075】
本製造方法によれば、シリコンの加工技術を使えるので、寸法精度が優れた蓋体19を形成することができる。したがって、壁部19dの寸法精度を向上させることができる。
【0076】
〔3.通信モジュールの構成〕
図11は、本実施の形態にかかる電子部品の構造を有するデュープレクサを備えた通信モジュールの一例を示す。図11に示すように、デュープレクサ62は、受信フィルタ62aと送信フィルタ62bとを備えている。また、受信フィルタ62aには、例えばバランス出力に対応した受信端子63a及び63bが接続されている。また、送信フィルタ62bは、パワーアンプ64を介して送信端子65に接続している。ここで、デュープレクサ62には、本実施の形態にかかる電子部品の構造を有するデュープレクサで実現することができる。
【0077】
受信動作を行う際、受信フィルタ62aは、アンテナ端子61を介して入力される受信信号のうち、所定の周波数帯域の信号のみを通過させ、受信端子63a及び63bから外部へ出力する。また、送信動作を行う際、送信フィルタ62bは、送信端子65から入力されてパワーアンプ64で増幅された送信信号のうち、所定の周波数帯域の信号のみを通過させ、アンテナ端子61から外部へ出力する。
【0078】
以上のように本実施の形態にかかる電子部品の構造を有するデュープレクサを、通信モジュールに備えることで、アイソレーション特性を改善した通信モジュールを実現することができる。
【0079】
なお、図11に示す通信モジュールの構成は一例であり、他の形態の通信モジュールに本発明の電子部品を搭載しても、同様の効果が得られる。
【0080】
〔4.通信装置の構成〕
図12は、本実施の形態にかかる電子部品の構造を有するデュープレクサ、または前述の通信モジュールを備えた通信装置の一例として、携帯電話端末のRFブロックを示す。また、図12に示す構成は、GSM(Global System for Mobile Communications)通信方式及びW−CDMA(Wideband Code Division Multiple Access)通信方式に対応した携帯電話端末の構成を示す。また、本実施の形態におけるGSM通信方式は、850MHz帯、950MHz帯、1.8GHz帯、1.9GHz帯に対応している。また、携帯電話端末は、図12に示す構成以外にマイクロホン、スピーカー、液晶ディスプレイなどを備えているが、本実施の形態における説明では不要であるため図示を省略した。ここで、デュープレクサ73は、本実施の形態にかかる電子部品の構造を有するデュープレクサで実現することができる。
【0081】
まず、アンテナ71を介して入力される受信信号は、その通信方式がW−CDMAかGSMかによってアンテナスイッチ回路72で、動作の対象とするLSIを選択する。入力される受信信号がW−CDMA通信方式に対応している場合は、受信信号をデュープレクサ73に出力するように切り換える。デュープレクサ73に入力される受信信号は、受信フィルタ73aで所定の周波数帯域に制限されて、バランス型の受信信号がLNA74に出力される。LNA74は、入力される受信信号を増幅し、LSI76に出力する。LSI76では、入力される受信信号に基づいて音声信号への復調処理を行ったり、携帯電話端末内の各部を動作制御したりする。
【0082】
一方、信号を送信する場合は、LSI76は送信信号を生成する。生成された送信信号は、パワーアンプ75で増幅されて送信フィルタ73bに入力される。送信フィルタ73bは、入力される送信信号のうち所定の周波数帯域の信号のみを通過させる。送信フィルタ73bから出力される送信信号は、アンテナスイッチ回路72を介してアンテナ71から外部に出力される。
【0083】
また、入力される受信信号がGSM通信方式に対応した信号である場合は、アンテナスイッチ回路72は、周波数帯域に応じて受信フィルタ77〜80のうちいずれか一つを選択し、受信信号を出力する。受信フィルタ77〜80のうちいずれか一つで帯域制限された受信信号は、LSI83に入力される。LSI83は、入力される受信信号に基づいて音声信号への復調処理を行ったり、携帯電話端末内の各部を動作制御したりする。一方、信号を送信する場合は、LSI83は送信信号を生成する。生成された送信信号は、パワーアンプ81または82で増幅されて、アンテナスイッチ回路72を介してアンテナ71から外部に出力される。
【0084】
本実施の形態にかかる電子部品の構造を有するデュープレクサ、またはそのようなデュープレクサを備えた通信モジュールを通信装置に備えることで、アイソレーション特性を改善した通信装置を実現することができる。
【0085】
〔5.実施の形態の効果、他〕
本実施の形態にかかる電子部品によれば、送信フィルタと受信フィルタとの間に壁部を形成したことにより、送信フィルタ側から受信フィルタ側への電磁波の漏洩を低減することができ、アイソレーション特性を改善することができる。
【0086】
また、本実施の形態にかかる電子部品によれば、パッケージ基板の配線レイアウトを変更することなく、アイソレーション特性を改善することができる。一般的に、送信フィルタと受信フィルタとの間のアイソレーション特性を改善するためには、送信フィルタチップと受信フィルタチップとの間にグランドパターンを形成すればよい。しかし、パッケージ基板として用いられるセラミック基板は、予め配線パターンが焼成されているため、容易に配線パターンのレイアウトを変更することができず、送信フィルタチップと受信フィルタチップとの間にグランドパターンを新たに追加することが困難である。そこで本実施の形態のように、送信フィルタチップと受信フィルタチップとの間に壁部を配置し、なおかつ壁部をパッケージ基板から離間させて配置したことにより、パッケージ基板上にグランドパターンを新たに追加する必要がない。よって、パッケージ基板の配線レイアウトを変更することなく、アイソレーション特性を改善することができる。
【産業上の利用可能性】
【0087】
本発明の電子部品は、各種電子機器のフィルタ素子や発振子などに用いることができる弾性表面波デバイスなどの電子部品に有用である。また、そのような電子部品の製造方法に有用である。
【符号の説明】
【0088】
1 パッケージ基板
2 受信フィルタチップ
3 送信フィルタチップ
4 整合回路チップ
5 蓋体
6 壁部
【技術分野】
【0001】
本願の開示は、電子部品、およびその製造方法に関する。
【背景技術】
【0002】
電子部品の一つとして、弾性表面波デバイス(以下、SAWデバイスと称する)が知られている。弾性表面波デバイスは、例えばテレビジョン受像機、ビデオテープレコーダ、DVD(Digital Versatile Disk)レコーダ、携帯電話機等のフィルタ素子や発振子に広く用いられている。
【0003】
現在、SAWデバイスは、例えば45MHz〜2GHzの周波数帯域における無線信号を処理する各種回路に採用されている。SAWデバイスが採用されている回路は、例えば送信用バンドパスフィルタ、受信用バンドパスフィルタ、局部発信フィルタ、アンテナ共用器、中間周波フィルタ、FM変調器等がある。また、先に述べた受信用フィルタと送信用フィルタを一つにまとめた回路として、デュープレクサがある。
【0004】
図1は、デュープレクサの概略構成を示すブロック図である。図1に示すように、デュープレクサ102は、位相整合回路103、受信フィルタ104、および送信フィルタ105が一体になっている。デュープレクサ102は、アンテナ101を介して入力される受信信号を受信フィルタ104において所定の周波数帯域のみの信号を抽出し、端子106から出力する。また、端子107を介して入力される送信信号は、送信フィルタ105を介してアンテナ101から出力される。
【0005】
近年、これらの信号処理機器は小型化が進み、使用されるSAWデバイスなどの電子部品も小型化の要求が強くなってきている。特に、携帯電話機等の携帯用電子機器には、表面実装で且つ低背のSAWデバイスが要求されるようになってきた。
【0006】
これらの要求を満足するSAWデバイスが、特許文献1に開示されている。特許文献1には、パッケージ基板とSAWデバイスチップと周辺部をはんだなどの金属材料によりロウ付け封止する構造が開示されている。
【0007】
図2は、特許文献1に開示されているSAWデバイスの断面図である。図2において、SAWデバイスチップは、圧電基板210上の一主面にSAWを励起及び受信するための電極211が形成されている。圧電基板210の同一主面には、電気信号を入出力するための電極パッド212が配されている。電極パッド212は、はんだ等の金属材料とロウ付けできる金属層を含んでいる。更に、SAWデバイスチップの外周表面には、はんだによりロウ付け封止を行うための封止部203が配されている。封止部203は、電極パッド212と同様に、はんだ等の金属材料とロウ付けできる金属層を含んでいる。
【0008】
パッケージ基板220は、外部端子222と、その反対側の面に形成されSAWデバイスチップ210と電気的に接続するためのパッド部233と、SAWデバイスチップ210の封止部203と対向する封止部232とを備えている。パッド部233と封止部232とは、共にはんだ等の金属材料とロウ付けできる金属層を含んでいる。
【0009】
外部端子222とパッド部233とは、パッケージ基板220内を貫通する貫通配線221で電気的に接続されている。SAWデバイスチップ210とパッケージ基板220は、金属バンプ240を介して、いわゆるフリップチップ接合されている。
【0010】
更に、SAWデバイスチップ210とパッケージ基板220との対向領域において、SAWデバイスチップ210の外周縁近傍は、封止はんだ241により気密封止されている。
【0011】
図3は、図2に示すパッケージ構造を利用した弾性波デバイスを備えたデュープレクサの斜視図である。図3に示すように、デュープレクサは、セラミック基板301上に、受信フィルタチップ302、送信フィルタチップ303、および、整合回路チップ304を実装している。また、デュープレクサは、受信フィルタチップ302、送信フィルタチップ303、および、整合回路チップ304を覆うように金属蓋305(図3における破線)が配され、封止されている。
【0012】
図4は、図3に示すデュープレクサのアイソレーション特性である。図4において、低周波側が送信フィルタ帯域のアイソレーション特性を示し、高周波側が受信フィルタ帯域のアイソレーション特性を示している。
【先行技術文献】
【特許文献】
【0013】
特開2004−129193号公報
【発明の概要】
【発明が解決しようとする課題】
【0014】
しかしながら、図3に示すように背面側(受信フィルタチップ302などが実装された側)が金属蓋305で封止されたデュープレクサは、金属蓋305で封止されていないデュープレクサよりも、送信フィルタの帯域のアイソレーション特性が悪いという問題がある。すなわち、デュープレクサの背面を金属で封止することで、送信フィルタの電磁界が受信フィルタ側にも広がり、アイソレーション特性を悪化させていた。
【0015】
本発明は、アイソレーション特性を改善することができる電子部品およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0016】
本願に開示する電子部品は、基板と、前記基板上に搭載された複数のデバイスチップと、前記デバイスチップの少なくとも上部を覆うように配され、導電性を有する蓋体とを備えた、電子部品であって、前記複数のデバイスチップの間に配され、導電性を有する壁部を、さらに備え、前記壁部は、前記蓋体に結合し、前記基板とは離間しているものである。
【0017】
本願に開示する電子部品の第1の製造方法は、基板に複数のデバイスチップを実装する工程と、前記複数のデバイスチップにおける所定の隙間にボンディングワイヤを実装する工程と、前記デバイスチップ上に金属めっきフィルムを配置する工程と、前記金属めっきフィルムの半田を加熱溶融しかつ加圧し、前記金属めっきフィルムから溶解した金属を前記ボンディングワイヤに密着させる工程とを有するものである。
【0018】
本願に開示する電子部品の第2の製造方法は、基板に複数のデバイスチップを実装する工程と、前記デバイスチップに濡れ性かつ導電性を付与することが可能な液体に、前記デバイスチップの一部を浸漬する工程と、前記デバイスチップにおける少なくとも前記液体が付着した領域に、金属めっきフィルムを配置する工程と、前記金属めっきフィルムから溶解した金属を加熱溶融しかつ加圧し、前記デバイスチップと前記パッケージ基板とを密着させる工程とを有し、前記浸漬工程では、前記液体を、前記複数のデバイスチップにおける所定の隙間に付着するものである。
【0019】
本願に開示する電子部品の第3の製造方法は、 パッケージ基板に複数のデバイスチップを実装する工程と、導体基板をエッチング処理して凹凸を形成する工程と、前記パッケージ基板と前記導体基板とを貼り合わせる工程とを有し、前記導体基板に凹凸を形成する工程では、前記デバイスチップを収容可能な凹部と、前記パッケージ基板と前記導体基板とを貼り合わせた際に、前記複数のデバイスチップにおける所定の隙間に配置される凸部とを形成するものである。
【発明の効果】
【0020】
本願の開示によれば、アイソレーション特性を改善することができる。
【図面の簡単な説明】
【0021】
【図1】デュープレクサのブロック図
【図2】特許文献1に開示されている電子部品の断面図
【図3】特許文献1に開示されている構造を有するデュープレクサの斜視図
【図4】デュープレクサのアイソレーション特性を示す特性図
【図5A】実施の形態にかかる電子部品の斜視図
【図5B】図5AにおけるZ−Z部の断面図
【図6A】アイソレーション特性を示す特性図
【図6B】図6AにおけるY部の拡大図
【図7A】実施の形態にかかる電子部品の断面図
【図7B】アイソレーション特性の間隙依存性を示す特性図
【図8A】(a)は電子部品の第1の製造方法を説明するための平面図、(b)は(a)におけるW−W部の断面図
【図8B】(a)は電子部品の第1の製造方法を説明するための平面図、(b)は(a)におけるW−W部の断面図
【図8C】(a)は電子部品の第1の製造方法を説明するための平面図、(b)は(a)におけるW−W部の断面図
【図8D】(a)は電子部品の第1の製造方法を説明するための平面図、(b)は(a)におけるW−W部の断面図
【図9A】(a)は電子部品の第2の製造方法を説明するための平面図、(b)は(a)におけるW−W部の断面図
【図9B】(a)は電子部品の第2の製造方法を説明するための平面図、(b)は(a)におけるW−W部の断面図
【図9C】(a)は電子部品の第2の製造方法を説明するための平面図、(b)は(a)におけるW−W部の断面図
【図9D】(a)は電子部品の第2の製造方法を説明するための平面図、(b)は(a)におけるW−W部の断面図
【図10A】(a)は電子部品の第2の製造方法を説明するための平面図、(b)は(a)におけるW−W部の断面図
【図10B】(a)は蓋体の平面図、(b)は(a)におけるX−X部の断面図
【図10C】電子部品の第2の製造方法を説明するための断面図
【図10D】電子部品の第2の製造方法を説明するための断面図
【図11】通信モジュールのブロック図
【図12】通信装置のブロック図
【発明を実施するための形態】
【0022】
本発明の実施形態における電子部品は、上記構成を基本として、以下のような態様をとることができる。
【0023】
すなわち、電子部品において、前記デバイスチップは、少なくとも2つの弾性波フィルタである構成とすることができる。
【0024】
電子部品において、前記壁部は、前記蓋体に一体形成されている構成とすることができる。
【0025】
電子部品において、前記デバイスチップは、少なくとも送信用フィルタおよび受信用フィルタを備えたデュープレクサである構成とすることができる。
【0026】
電子部品において、前記送信用フィルタを有するデバイスチップと前記受信用フィルタを有するデバイスチップとの間に、前記壁部を配置した構成とすることができる。
【0027】
電子部品において、整合回路を有するデバイスチップをさらに備えた構成とすることができる。
【0028】
電子部品において、前記整合回路を有するデバイスチップと、前記送信用フィルタを有するデバイスチップとの間に、前記壁部を配置した構成とすることができる。
【0029】
電子部品において、前記壁部と前記基板との間隙の寸法は、前記デバイスチップと前記基板との間隔の2倍よりも大きく、かつ、前記間隔と前記デバイスチップの3/5の寸法との合計値よりも小さい構成とすることができる。
【0030】
電子部品において、前記デバイスチップは、前記基板上にフリップチップボンディングで実装されている構成とすることができる。
【0031】
電子部品において、前記蓋体は、少なくとも前記基板および前記デバイスチップに接する箇所が半田で形成されている構成とすることができる。
【0032】
電子部品において、前記蓋体は、シリコンで形成されている構成とすることができる。
【0033】
電子部品において、前記蓋体は、前記デバイスチップに対向する面に金属層が形成されている構成とすることができる。
【0034】
電子部品の製造方法は、セラミックで形成された基板に複数のデバイスチップを実装する工程と、前記複数のデバイスチップにおける所定の隙間にボンディングワイヤを実装する工程と、前記デバイスチップ上に半田めっきフィルムを配置する工程と、前記半田めっきフィルムの半田を加熱溶融しかつ加圧し、前記半田と前記ボンディングワイヤに密着させる工程とを有する。
【0035】
電子部品の製造方法は、セラミックで形成された基板に複数のデバイスチップを実装する工程と、前記デバイスチップに濡れ性かつ導電性を付与することが可能な液体に、前記デバイスチップの一部を浸漬する工程と、前記デバイスチップにおける少なくとも前記液体が付着した領域に、半田めっきフィルムを配置する工程と、前記半田めっきフィルムの半田を加熱溶融しかつ加圧し、前記デバイスチップと前記パッケージ基板とを密着させる工程とを有し、前記浸漬工程では、前記液体を、前記複数のデバイスチップにおける所定の隙間に付着する。
【0036】
電子部品の製造方法において、前記液体は、無電解のすずめっき液を主成分とする方法とすることができる。
【0037】
電子部品の製造方法は、セラミックで形成されたパッケージ基板に複数のデバイスチップを実装する工程と、シリコン基板をエッチング処理して凹凸を形成する工程と、前記パッケージ基板と前記シリコン基板とを貼り合わせる工程とを有し、前記シリコン基板に凹凸を形成する工程では、前記デバイスチップを収容可能な凹部と、前記パッケージ基板と前記シリコン基板とを貼り合わせた際に、前記複数のデバイスチップにおける所定の隙間に配置される凸部とを形成する。
【0038】
電子部品の製造方法において、前記シリコン基板の凹凸を形成した面に金属層を形成する工程を、さらに有する方法とすることができる。
【0039】
電子部品の製造方法において、前記パッケージ基板とシリコン基板を貼り合わせる工程の前に、前記シリコン基板における前記パッケージ基板に接する箇所に、導電性接着層を形成する工程を有する方法とすることができる。
【0040】
(実施の形態)
〔1.電子部品の構成〕
図5Aは、本実施の形態の電子部品の一例であるデュープレクサの斜視図である。図5Bは、図5AにおけるZ−Z部の断面図である。なお、本実施の形態では、電子部品の一例としてデュープレクサを挙げたが、少なくとも複数のフィルタを備えた電子部品であればよく、例えば受信フィルタを複数備えたデュアルフィルタであってもよい。
【0041】
図5A及び図5Bに示すように、デュープレクサは、パッケージ基板1上に、受信フィルタチップ2、送信フィルタチップ3、および整合回路チップ4が実装されている。受信フィルタチップ2、送信フィルタチップ3、および整合回路チップ4は、金属製の蓋体5によって覆われている。蓋体5は、例えば半田で形成することができる。送信フィルタチップ3と、受信フィルタチップ2および整合回路チップ4との間の間隙には、壁部6が配されている。
【0042】
壁部6は、蓋体5の内面に一体形成されている。壁部6は、金属で形成されている。壁部6は、受信フィルタチップ2などのデバイスチップの基板に対して濡れ性がよい金属で形成することが好ましい。壁部6の材料は、例えば半田を用いることができ、これにより半田で形成された蓋体5と同時に形成することができる。壁部6の材料として半田を用いる場合は、一般的なデバイスチップの基板(例えば、ニオブ酸リチウム、タンタル酸リチウム)に対する濡れ性が悪いため、濡れ性を補う手段を設けることが好ましい。半田の濡れ性を補う手段については、〔第1の製造方法〕及び〔第2の製造方法〕の欄で後述する。また、壁部6は、パッケージ基板1に対して離間している。すなわち、壁部6の下端6aとパッケージ基板1との間には、間隙7が存在する。
【0043】
図6Aは、図5A及び図5Bに示すデュープレクサを電磁界シミュレーションで解析した結果を示す。図6Bは、図6AにおけるY部の拡大図である。図6A及び図6Bにおいて、実線の特性が図5A及び図5Bに示すデュープレクサにおける解析結果で、破線の特性が従来のデュープレクサ(例えば図3参照)における解析結果である。受信フィルタチップ2と送信フィルタチップ3との間に金属製の壁部6を備えたことで、送信フィルタチップ3から発する電磁波が受信フィルタチップ2側へ漏洩しにくくなるため、図6A及び図6Bに示すようにデュープレクサの送信帯域および受信帯域のアイソレーション特性を改善することができる。
【0044】
以下、壁部6とパッケージ基板1との間隙と、アイソレーション特性との関係について説明する。
【0045】
アイソレーション特性の解析に用いたデュープレクサは、図7Aに示す構造のデュープレクサである。図7Aにおいて、Auバンプ8の厚さT1は20μmとした。パッケージ基板1に搭載されているデバイスチップの厚さは、受信フィルタチップ2及び送信フィルタチップ3の厚さT2を250μmとし、整合回路チップ4(図7Aには不図示)を300μmとした。パッケージ基板1の厚さT3は196μmとした。整合回路チップ4が受信フィルタチップ2及び送信フィルタチップ3より厚いため、パッケージ基板1上の蓋体5の高さT5は385μmで、上部の厚さT4は115μmとなっている。また、壁部6の厚さT6は、50〜100μmとした。
【0046】
図7Aに示すデュープレクサにおいて、パッケージ基板1と壁部6との間隙寸法Gを変化させて、受信フィルタチップ2及び送信フィルタチップ3のアイソレーション特性を測定した。図7Bは、アイソレーション特性の間隙依存性を測定した結果である。図7Bにおいて、実線の特性は、送信フィルタチップ3の帯域抑圧の改善度合いの差分を示し、破線の特性は。受信フィルタチップ2の帯域抑圧の改善度合いの差分を示す。図7Bの破線に示すように、受信帯域のアイソレーション特性は、間隙Gを200μm以下にすることにより改善することがわかった。一方、主たる改善の目的である送信帯域のアイソレーション特性に関しては、図7Bの実線に示すように、間隙Gが45μmから180μmの範囲のときに0.1dB以上の改善が見られた。
【0047】
本実施の形態によれば、間隙Gを、デバイスチップとパッケージ基板1の間隙、つまり、Auバンプ8の厚さT1の2倍相当よりも大きく、Auバンプ8の厚さT1にデバイスチップの厚さT2の約3/5の厚さを合算した程度の範囲にすることにより、送信帯域および受信帯域ともにアイソレーション特性を改善することができる。すなわち、アイソレーション特性改善の観点から、間隙Gは、
(T1×2)<G<(T1+T2×3/5) ・・・(式1)
とすることが好ましい。
【0048】
〔2.電子部品の製造方法〕
〔2−1.第1の製造方法〕
図8A〜図8Dは、本実施の形態の電子部品の一例であるデュープレクサの第1の製造方法を示す。図8A〜図8Dに示す製造方法は、蓋体が半田で形成されているデュープレクサの製造方法である。図8A〜図8Dにおける(a)はデュープレクサの平面図を示し、(b)は(a)におけるW−W部の断面図を示す。
【0049】
まず、図8Aに示すように、多面取りが可能なセラミックで形成されたパッケージ基板11に、デバイスチップを実装する。なお、パッケージ基板11に実装するデバイスチップは、本例では受信フィルタチップ12、送信フィルタチップ13、および整合回路チップ14とした。各デバイスチップは、Auバンプ18を介して、パッケージ基板11上の配線パターンに電気的に接合されている。また、デバイスチップの基板は、ニオブ酸リチウム、タンタル酸リチウムを用いることができる。
【0050】
次に、図8Bに示すように、パッケージ基板11の両端にあらかじめ設けたダミー端子16に、Auワイヤ15をボンディングする。Auワイヤ15は、パッケージ基板11に実装したデバイスチップ間の間隙に配置する。本実施の形態では、送信フィルタチップ13と、受信フィルタチップ12および整合回路チップ14との間にAuワイヤ15を通した。なお、図8Bでは、一つの電子部品に対して一本のAuワイヤ15を配置している構成について図示しているが、実際は、大型のパッケージ基板(例えば50mm角)に複数組のデバイスチップを受信フィルタチップ12と送信フィルタチップ13との境界線が一列に並ぶように整列実装し、一列に並んだ境界線に一本のAuワイヤ15を配置する。
【0051】
また、一般に、フリップチップボンディングした際、各デバイスチップ間には50μm程度の隙間G1が形成される。この場合、例えば、外径G2がφ30μmのAuワイヤ15を用いることで、デバイスチップ間にAuワイヤ15を配置することが可能となる。また、Auワイヤ15のボンディングの際の角度などを調整することで、所望の位置にAuワイヤ15を保持することができる。ここで、Auワイヤ15とパッケージ基板11との間隙G3を、予め計算により求めた寸法となるようにAuワイヤ15を配置する。間隙G3は、前述の式1に示す範囲内に収まる寸法とすることが好ましい。
【0052】
次に、図8Cに示すように、あらかじめ半田めっきが施された金属シート(以下、半田フィルムと称する)17を、デバイスチップが実装されたパッケージ基板11の上に載せる。次に、半田フィルム17を上から加熱溶融しかつ加圧することで半田封止を行う。その際、半田フィルム17に対する加圧の圧力を調整することで、溶融した半田をデバイスチップ間(特に、送信フィルタチップ13と受信フィルタチップ12及び整合回路チップ14との間)の間隙に押し込み、Auワイヤ15と接触させる。Auワイヤ15は、半田に対する濡れ性が良いため、溶融した半田が濡れる。また、Auワイヤ15は、加熱時に熱によって溶融し、半田と結合する。溶融したAuワイヤ15と半田とが結合した状態で冷却させることで、半田とAuとが一体化した状態で固化し、半田封止が完成する。これにより、Auワイヤ15が配された位置まで金属の壁部を形成することができる。また、半田は、パッケージ基板11に実装されたデバイスチップを覆い、パッケージ基板11に接合する。
【0053】
次に、図8Dに示すように、パッケージ基板11をデュープレクサ毎にダイシングして個片化する。これにより、デュープレクサが完成する。
【0054】
以上のように第1の製造方法によれば、半田で壁部を形成する際に、半田に対する濡れ性がよい材料(本例ではAuワイヤ15)を送信フィルタチップ13と受信フィルタチップ12及び整合回路チップ14との間に配置することにより、溶融した半田をデバイスチップ間に導くことができるので、壁部を形成することができる。
【0055】
なお、本製造方法においては、半田に対する濡れ性を補う手段としてAuワイヤを用いたが、半田に対する濡れ性が良い材料であればAuに限らない。
【0056】
また、本製造方法においては、複数のデュープレクサに対して一本のAuワイヤを配置する方法としたが、一つのデュープレクサに対して一本のAuワイヤを配置してもよい。
【0057】
また、本製造方法においては、蓋体5、壁部6を半田で形成したが、本実施の形態における効果を得ることができれば半田以外の金属で形成することができる。
【0058】
また、本製造方法においては、パッケージ基板11をセラミック基板で実現したが、これには限らない。パッケージ基板11は、樹脂プリント基板などで実現することができる。
【0059】
〔2−2.第2の製造方法〕
図9A〜図9Dは、本実施の形態の電子部品の一例であるデュープレクサの第2の製造方法を示す。図9A〜図9Dに示す製造方法は、蓋体が半田で形成されているデュープレクサの製造方法である。図9A〜図9Dにおける(a)はデュープレクサの平面図を示し、(b)は(a)におけるW−W部の断面図を示す。図9A〜図9Dにおいて、図8A〜図8Dに示すデュープレクサと同様の構成要素については同一符号を付与した。
【0060】
まず、図9Aに示すように、多面取りが可能なセラミックで形成されたパッケージ基板11に、デバイスチップを実装する。実装するデバイスチップは、本例では受信フィルタチップ12、送信フィルタチップ13、および整合回路チップ14とした。各デバイスチップは、Auバンプ18を介して、パッケージ基板11上の配線パターンに電気的に接合されている。また、デバイスチップの基板は、ニオブ酸リチウム(LiNbO3)、タンタル酸リチウム(LiTaO3)を用いることができる。
【0061】
次に、図9Bに示すように、パッケージ基板11に実装されたデバイスチップの裏面側を、液槽20内の液体21に浸漬させる。本実施の形態では、液槽20内に、デバイスチップの裏面(Auバンプ18に接合されている面の裏面で、例えば図9Bに示す面12a及び13a)の半田に対する濡れ性を改善する液体21を充填している。液体21は、例えば無電解用の錫めっき液を用いることが好ましい。無電解用のめっき液は、一般に導電性の微粒子をワーク表面に付着させることで、めっきが可能となる液体である。デバイスチップの裏面および側面(裏面に隣接する面で、例えば図9Bに示す面12b及び13b)は、一般に粗面化されていることから、導電性微粒子が付着しやすい。
【0062】
次に、図9Cに示すように、あらかじめ半田めっきが施された金属シート(以下、半田フィルムと称する)17を、デバイスチップが実装されたパッケージ基板11の上に載せる。次に、半田フィルム17を上から加熱溶融しかつ加圧することで半田封止を行う。半田フィルム17を溶融する際、溶融した半田はデバイスチップの裏面および側面における導電性微粒子が付着している領域まで濡れる。したがって、図9Bに示す工程において液体21へデバイスチップを浸漬する際は、液体21の液面とパッケージ基板11の表面との間隙G4が、予め計算により求めた寸法となるように液体21への浸漬量を設定する。間隙G4は、前述の式1に示す寸法Gの範囲内に収まる寸法とすることが好ましい。これにより、図9Cに示す工程において、デバイスチップにおける所望の高さまで半田を付着させることができる。
【0063】
溶融した半田は、冷却することで固化し、半田封止が完成する。これにより、図9Bに示す工程において導電性微粒子を付着した領域まで、金属(半田)の壁部17aを形成することができる。また、半田は、パッケージ基板11に実装されたデバイスチップを覆い、パッケージ基板11に接合する。
【0064】
次に、図9Dに示すように、パッケージ基板11を各デュープレクサ毎にダイシングして個片化する。これにより、デュープレクサが完成する。
【0065】
以上のように第2の製造方法においては、半田で壁部17aを形成する前に、デバイスチップを、半田の濡れ性を改善する液体21内へ浸漬させているため、デバイスチップに対する半田の濡れ性を改善することができ、高精度に壁部17aを形成することができる。
【0066】
また、溶融半田の濡れ性を改善するために、デバイスチップを液体21内へ浸漬させているだけであるため、プロセスが簡便になるという利点がある。
【0067】
また、本製造方法においては、蓋体5、壁部6を半田で形成したが、本実施の形態における効果を得ることができれば半田以外の金属で形成することができる。
【0068】
また、本製造方法においては、パッケージ基板11をセラミック基板で実現したが、これには限らない。パッケージ基板11は、樹脂プリント基板などで実現することができる。
【0069】
〔2−3.第3の製造方法〕
図10A〜図10Dは、本実施の形態の電子部品の一例であるデュープレクサの第3の製造方法を示す。図10A〜図10Dに示す製造方法は、蓋体がシリコンで形成されたデュープレクサの製造方法である。図10A〜図10Bにおける(a)はデュープレクサまたは蓋体の平面図を示す。図10A(b)は、図10A(a)におけるW−W部の断面図を示す。図10B(b)は、図10B(a)におけるX−X部の断面図を示す。図10Cおよび図10Dは、デュープレクサの断面図を示す。図10A〜図10Dにおいて、図8A〜図8Dに示すデュープレクサと同様の構成要素については同一符号を付与した。
【0070】
まず、図10Aに示すように、多面取りが可能なセラミックで形成されたパッケージ基板11に、デバイスチップを実装する。パッケージ基板11に実装するデバイスチップは、本例では受信フィルタチップ12、送信フィルタチップ13、および整合回路チップ14とした。各デバイスチップは、Auバンプ18を介して、パッケージ基板11上の配線パターンに電気的に接合されている。
【0071】
一方、図10Bに示すように、蓋体19を作製する。具体的には、ウェットエッチング、ドライエッチング、サンドブラストなどの化学あるいは物理エッチング処理を行い、シリコン基板に凹部19a,19b,19c、壁部19dを形成する。凹部19aは、少なくとも受信フィルタチップ12を収容可能な内寸を有するように形成する。凹部19bは、少なくとも送信フィルタチップ13を収容可能な内寸を有するように形成する。凹部19cは、少なくとも整合回路チップ14を収容可能な内寸を有するように形成する。壁部19dは、蓋体19全体の厚さ寸法との差寸法G5が、予め計算により求めた寸法となるように形成する。寸法G5は、前述の式1に示す寸法Gの範囲内に収まる寸法とすることが好ましい。また、壁部19dの幅寸法G6は、少なくとも送信フィルタチップ13と受信フィルタチップ12及び整合回路チップ14との間隙G7(図10A参照)よりも小さい寸法になるように形成する。なお、蓋体19に凹凸を形成する方法としては、MEMS(Micro Electro Mechanical Systems)などのデバイス形成に使われる一般的なシリコンの加工方法を利用できる。また、蓋体19の材料として、高抵抗のシリコンを使用した場合は、蓋体19における凹凸を形成する面に、蒸着などの方法で導電層を形成することが好ましい。
【0072】
次に、蓋体9におけるパッケージ基板11と接する部分に、導電性の接着層22を形成する。接着層22は、例えば半田ペーストを塗布焼成することで形成することができる。
【0073】
次に、図10Cに示すように、パッケージ基板11と蓋体19とを当接させて加熱する。この時、蓋体19に形成された凹部19aに受信フィルタチップ12が収容し、凹部19bに送信フィルタチップ13が収容し、凹部19c(図10B参照)に整合回路チップ14(図10A参照)が収容するように、蓋体19をパッケージ基板11に当接させる。加熱処理を行うことにより、接着層22が溶融し、パッケージ基板11と蓋体19とを接着させることができる。
【0074】
次に、図10Dに示すように、パッケージ基板11を各デュープレクサ毎にダイシングして個片化する。これにより、デュープレクサが完成する。壁部19dは、図10B(b)に示すように蓋体19に対して寸法G5の差寸法を有するように形成されているため、図10Dに示すようにパッケージ基板11に接合した状態でパッケージ基板11との間に寸法G5の間隙が形成される。
【0075】
本製造方法によれば、シリコンの加工技術を使えるので、寸法精度が優れた蓋体19を形成することができる。したがって、壁部19dの寸法精度を向上させることができる。
【0076】
〔3.通信モジュールの構成〕
図11は、本実施の形態にかかる電子部品の構造を有するデュープレクサを備えた通信モジュールの一例を示す。図11に示すように、デュープレクサ62は、受信フィルタ62aと送信フィルタ62bとを備えている。また、受信フィルタ62aには、例えばバランス出力に対応した受信端子63a及び63bが接続されている。また、送信フィルタ62bは、パワーアンプ64を介して送信端子65に接続している。ここで、デュープレクサ62には、本実施の形態にかかる電子部品の構造を有するデュープレクサで実現することができる。
【0077】
受信動作を行う際、受信フィルタ62aは、アンテナ端子61を介して入力される受信信号のうち、所定の周波数帯域の信号のみを通過させ、受信端子63a及び63bから外部へ出力する。また、送信動作を行う際、送信フィルタ62bは、送信端子65から入力されてパワーアンプ64で増幅された送信信号のうち、所定の周波数帯域の信号のみを通過させ、アンテナ端子61から外部へ出力する。
【0078】
以上のように本実施の形態にかかる電子部品の構造を有するデュープレクサを、通信モジュールに備えることで、アイソレーション特性を改善した通信モジュールを実現することができる。
【0079】
なお、図11に示す通信モジュールの構成は一例であり、他の形態の通信モジュールに本発明の電子部品を搭載しても、同様の効果が得られる。
【0080】
〔4.通信装置の構成〕
図12は、本実施の形態にかかる電子部品の構造を有するデュープレクサ、または前述の通信モジュールを備えた通信装置の一例として、携帯電話端末のRFブロックを示す。また、図12に示す構成は、GSM(Global System for Mobile Communications)通信方式及びW−CDMA(Wideband Code Division Multiple Access)通信方式に対応した携帯電話端末の構成を示す。また、本実施の形態におけるGSM通信方式は、850MHz帯、950MHz帯、1.8GHz帯、1.9GHz帯に対応している。また、携帯電話端末は、図12に示す構成以外にマイクロホン、スピーカー、液晶ディスプレイなどを備えているが、本実施の形態における説明では不要であるため図示を省略した。ここで、デュープレクサ73は、本実施の形態にかかる電子部品の構造を有するデュープレクサで実現することができる。
【0081】
まず、アンテナ71を介して入力される受信信号は、その通信方式がW−CDMAかGSMかによってアンテナスイッチ回路72で、動作の対象とするLSIを選択する。入力される受信信号がW−CDMA通信方式に対応している場合は、受信信号をデュープレクサ73に出力するように切り換える。デュープレクサ73に入力される受信信号は、受信フィルタ73aで所定の周波数帯域に制限されて、バランス型の受信信号がLNA74に出力される。LNA74は、入力される受信信号を増幅し、LSI76に出力する。LSI76では、入力される受信信号に基づいて音声信号への復調処理を行ったり、携帯電話端末内の各部を動作制御したりする。
【0082】
一方、信号を送信する場合は、LSI76は送信信号を生成する。生成された送信信号は、パワーアンプ75で増幅されて送信フィルタ73bに入力される。送信フィルタ73bは、入力される送信信号のうち所定の周波数帯域の信号のみを通過させる。送信フィルタ73bから出力される送信信号は、アンテナスイッチ回路72を介してアンテナ71から外部に出力される。
【0083】
また、入力される受信信号がGSM通信方式に対応した信号である場合は、アンテナスイッチ回路72は、周波数帯域に応じて受信フィルタ77〜80のうちいずれか一つを選択し、受信信号を出力する。受信フィルタ77〜80のうちいずれか一つで帯域制限された受信信号は、LSI83に入力される。LSI83は、入力される受信信号に基づいて音声信号への復調処理を行ったり、携帯電話端末内の各部を動作制御したりする。一方、信号を送信する場合は、LSI83は送信信号を生成する。生成された送信信号は、パワーアンプ81または82で増幅されて、アンテナスイッチ回路72を介してアンテナ71から外部に出力される。
【0084】
本実施の形態にかかる電子部品の構造を有するデュープレクサ、またはそのようなデュープレクサを備えた通信モジュールを通信装置に備えることで、アイソレーション特性を改善した通信装置を実現することができる。
【0085】
〔5.実施の形態の効果、他〕
本実施の形態にかかる電子部品によれば、送信フィルタと受信フィルタとの間に壁部を形成したことにより、送信フィルタ側から受信フィルタ側への電磁波の漏洩を低減することができ、アイソレーション特性を改善することができる。
【0086】
また、本実施の形態にかかる電子部品によれば、パッケージ基板の配線レイアウトを変更することなく、アイソレーション特性を改善することができる。一般的に、送信フィルタと受信フィルタとの間のアイソレーション特性を改善するためには、送信フィルタチップと受信フィルタチップとの間にグランドパターンを形成すればよい。しかし、パッケージ基板として用いられるセラミック基板は、予め配線パターンが焼成されているため、容易に配線パターンのレイアウトを変更することができず、送信フィルタチップと受信フィルタチップとの間にグランドパターンを新たに追加することが困難である。そこで本実施の形態のように、送信フィルタチップと受信フィルタチップとの間に壁部を配置し、なおかつ壁部をパッケージ基板から離間させて配置したことにより、パッケージ基板上にグランドパターンを新たに追加する必要がない。よって、パッケージ基板の配線レイアウトを変更することなく、アイソレーション特性を改善することができる。
【産業上の利用可能性】
【0087】
本発明の電子部品は、各種電子機器のフィルタ素子や発振子などに用いることができる弾性表面波デバイスなどの電子部品に有用である。また、そのような電子部品の製造方法に有用である。
【符号の説明】
【0088】
1 パッケージ基板
2 受信フィルタチップ
3 送信フィルタチップ
4 整合回路チップ
5 蓋体
6 壁部
【特許請求の範囲】
【請求項1】
基板と、
前記基板上に搭載された複数のデバイスチップと、
前記デバイスチップの少なくとも上部を覆うように配され、導電性を有する蓋体とを備えた、電子部品であって、
前記複数のデバイスチップの間に配され、導電性を有する壁部を、さらに備え、
前記壁部は、前記蓋体に結合し、前記基板とは離間している、電子部品。
【請求項2】
前記壁部は、前記蓋体に一体形成されている、請求項1記載の電子部品。
【請求項3】
前記壁部と前記基板との間隙の寸法は、前記デバイスチップと前記基板との間隔の2倍よりも大きく、かつ、前記間隔と前記デバイスチップの3/5の寸法との合計値よりも小さい、請求項1記載の電子部品。
【請求項4】
請求項1〜3のうち何れか一項に記載の電子部品を備えた、通信モジュール。
【請求項5】
請求項4に記載の通信モジュールを備えた、通信装置。
【請求項6】
基板に複数のデバイスチップを実装する工程と、
前記複数のデバイスチップにおける所定の隙間にボンディングワイヤを実装する工程と、
前記デバイスチップ上に金属めっきフィルムを配置する工程と、
前記金属めっきフィルムの半田を加熱溶融しかつ加圧し、前記金属めっきフィルムから溶解した金属を前記ボンディングワイヤに密着させる工程とを有する、電子部品の製造方法。
【請求項7】
基板に複数のデバイスチップを実装する工程と、
前記デバイスチップに濡れ性かつ導電性を付与することが可能な液体に、前記デバイスチップの一部を浸漬する工程と、
前記デバイスチップにおける少なくとも前記液体が付着した領域に、金属めっきフィルムを配置する工程と、
前記金属めっきフィルムから溶解した金属を加熱溶融しかつ加圧し、前記デバイスチップと前記パッケージ基板とを密着させる工程とを有し、
前記浸漬工程では、前記液体を、前記複数のデバイスチップにおける所定の隙間に付着する、電子部品の製造方法。
【請求項8】
パッケージ基板に複数のデバイスチップを実装する工程と、
導体基板をエッチング処理して凹凸を形成する工程と、
前記パッケージ基板と前記導体基板とを貼り合わせる工程とを有し、
前記導体基板に凹凸を形成する工程では、
前記デバイスチップを収容可能な凹部と、
前記パッケージ基板と前記導体基板とを貼り合わせた際に、前記複数のデバイスチップにおける所定の隙間に配置される凸部とを形成する、電子部品の製造方法。
【請求項1】
基板と、
前記基板上に搭載された複数のデバイスチップと、
前記デバイスチップの少なくとも上部を覆うように配され、導電性を有する蓋体とを備えた、電子部品であって、
前記複数のデバイスチップの間に配され、導電性を有する壁部を、さらに備え、
前記壁部は、前記蓋体に結合し、前記基板とは離間している、電子部品。
【請求項2】
前記壁部は、前記蓋体に一体形成されている、請求項1記載の電子部品。
【請求項3】
前記壁部と前記基板との間隙の寸法は、前記デバイスチップと前記基板との間隔の2倍よりも大きく、かつ、前記間隔と前記デバイスチップの3/5の寸法との合計値よりも小さい、請求項1記載の電子部品。
【請求項4】
請求項1〜3のうち何れか一項に記載の電子部品を備えた、通信モジュール。
【請求項5】
請求項4に記載の通信モジュールを備えた、通信装置。
【請求項6】
基板に複数のデバイスチップを実装する工程と、
前記複数のデバイスチップにおける所定の隙間にボンディングワイヤを実装する工程と、
前記デバイスチップ上に金属めっきフィルムを配置する工程と、
前記金属めっきフィルムの半田を加熱溶融しかつ加圧し、前記金属めっきフィルムから溶解した金属を前記ボンディングワイヤに密着させる工程とを有する、電子部品の製造方法。
【請求項7】
基板に複数のデバイスチップを実装する工程と、
前記デバイスチップに濡れ性かつ導電性を付与することが可能な液体に、前記デバイスチップの一部を浸漬する工程と、
前記デバイスチップにおける少なくとも前記液体が付着した領域に、金属めっきフィルムを配置する工程と、
前記金属めっきフィルムから溶解した金属を加熱溶融しかつ加圧し、前記デバイスチップと前記パッケージ基板とを密着させる工程とを有し、
前記浸漬工程では、前記液体を、前記複数のデバイスチップにおける所定の隙間に付着する、電子部品の製造方法。
【請求項8】
パッケージ基板に複数のデバイスチップを実装する工程と、
導体基板をエッチング処理して凹凸を形成する工程と、
前記パッケージ基板と前記導体基板とを貼り合わせる工程とを有し、
前記導体基板に凹凸を形成する工程では、
前記デバイスチップを収容可能な凹部と、
前記パッケージ基板と前記導体基板とを貼り合わせた際に、前記複数のデバイスチップにおける所定の隙間に配置される凸部とを形成する、電子部品の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5A】
【図5B】
【図6A】
【図6B】
【図7A】
【図7B】
【図8A】
【図8B】
【図8C】
【図8D】
【図9A】
【図9B】
【図9C】
【図9D】
【図10A】
【図10B】
【図10C】
【図10D】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5A】
【図5B】
【図6A】
【図6B】
【図7A】
【図7B】
【図8A】
【図8B】
【図8C】
【図8D】
【図9A】
【図9B】
【図9C】
【図9D】
【図10A】
【図10B】
【図10C】
【図10D】
【図11】
【図12】
【公開番号】特開2010−177559(P2010−177559A)
【公開日】平成22年8月12日(2010.8.12)
【国際特許分類】
【出願番号】特願2009−20356(P2009−20356)
【出願日】平成21年1月30日(2009.1.30)
【出願人】(000204284)太陽誘電株式会社 (964)
【Fターム(参考)】
【公開日】平成22年8月12日(2010.8.12)
【国際特許分類】
【出願日】平成21年1月30日(2009.1.30)
【出願人】(000204284)太陽誘電株式会社 (964)
【Fターム(参考)】
[ Back to top ]