電子部品の実装構造及び実装方法
【課題】配線基板と電子部品との間の導通性に優れ、かつ安価で信頼性が高く、製造工程数、資源消費の観点から環境に優しい電子部品の実装構造及び電子部品の実装方法を提供する。
【解決手段】接合材55は導電性樹脂からなり、接合材55は基板5上におけるLSIパッケージ19の実装領域Jよりも外側まで引き出されて基板表層配線に接続されていることを特徴とする。
【解決手段】接合材55は導電性樹脂からなり、接合材55は基板5上におけるLSIパッケージ19の実装領域Jよりも外側まで引き出されて基板表層配線に接続されていることを特徴とする。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、導電性樹脂を用いた電子部品の実装構造、及びこの構造を有する電子部品の製造方法に関する。
【背景技術】
【0002】
従来、エリアアレイBGA(Ball Grid Alley)タイプの半導体パッケージの実装には、ビルドアップ基板が用いられてきた。ビルドアップ基板とは、ベースとなるコア基材上に配線形成、絶縁材形成、及びビア加工を繰り返し行なうことで形成され、ビアを介して各層の配線同士が接続されてなる多層構造の配線基板である。ここで、ビルドアップ基板の作製方法及びBGAタイプの半導体パッケージをビルドアップ基板に実装する際の実装方法について、図15〜図18を用いて詳述する。
まず、図15(a)に示すようなコア基材27を作製する。具体的に、表裏2層もしくは多層とし、層間を電気的に接続するために、IVH(Inner Via Hall)3を形成する。このIVH3は、ドリルを用いて貫通孔3aを開けた後にめっき処理を施して得ることができる。そして、コア基材27の表裏面にIVH3を介して電気的接続される基板内層配線37を形成する。
次に、図15(b)に示すように、コア基材27の表裏面に基板内層配線37を被覆する絶縁材28を形成した後、図15(c)に示すように、絶縁材28における所望の位置にビア(めっき前)2bを穿つ。続いて、図15(d)に示すように、絶縁材28及びビア2bの表面を粗化した後、めっきを析出させるためのシード層29を絶縁材28表面及びビア2bの内面全体に形成する。シード層29は、Pd等の触媒に浸漬させた後めっき付けするか、或いは、スパッタを用いて成膜する。
【0003】
その後、図16(a)に示すように、めっきパターン部以外に、フォトリソグラフィー法等を用いてめっきレジスト30を形成し、このめっきレジスト30の開口部30aから露出しているシード層29上にめっき24を析出させる(図16(b))。その後、図16(c)に示すように、めっきレジスト30を除去する。図16(d)に示すように、めっきレジスト30の除去後、めっき24が形成されていない部分、すなわちパターン部以外のシード層29が消失するまでエッチングする。そして、めっき24が残存した部分は、ビア2、基板表層配線33及び電極パッド36として形成される。
最後に、図17(a)に示すように、はんだ付けされる箇所(電極パッド36)のみを開口させた状態で絶縁材28上にソルダーレジスト35を形成することで、ビルドアップ基板34が完成する。なお、図15(b)から図16(d)までの工程を所望の回数繰り返すことにより、より多層のビルドアップ基板34を得ることもできる。
【0004】
完成したビルドアップ基板34への電子部品の一般的な実装方法としては、まず図17(b)に示すように、メタルマスク32の開口部がビルドアップ基板34の電極パッド36に重なるように位置合わせして、スキージ31にてはんだペースト18を印刷供給する。そして、図17(c)に示すように、BGAタイプのLSIパッケージ19(電子部品)等のピン(外部電極)22と電極パッド36とを位置合わせ搭載後、リフロー炉に投入してはんだペースト18を溶融させ、LSIパッケージ19のピン22に凝固させる。
【0005】
図18はビルドアップ基板の斜視図である。
この場合、図18に示すように、ビルドアップ基板34におけるLSIパッケージ19の実装領域J’には、LSIパッケージ19のピン22に対応して複数の電極パッド36が行列方向に配列されている。この場合、LSIパッケージ19の内周列側のピン22(電極パッド36)から外側まで配線を引き出すには、LSIパッケージ19の外周列側のピン22(電極パッド36)間に配線(例えば、図18中符号33a)を通す必要がある。しかしながら、ピン22間に通せる配線数はピンピッチ及び配線幅により制限を受けるため、CSP(Chip Size Package)等の比較的多ピン、狭ピッチでピン22の配列数が多いLSIパッケージ19では引出しが困難である場合が多い。
図19は17(c)のD部拡大断面図である。これを回避するため、図18,図19に示すように、ビア2を用いてLSIパッケージ19の内周列側のピン22を一旦ビルドアップ基板34の基板内層配線(例えば、図18中符号37a)に接続し、基板内層配線37aを介してLSIパッケージ19の外側まで引き出すことが考えられる。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2005−71825号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
上述した従来のビルドアップ基板34は、コア基材27の作製後に配線層(配線33,37等)をビルドアップしていく方法であるため、工程数が増えること、ビルドアップ用の絶縁材28が薄く製造が比較的難しいこと、絶縁材28が高価であること、ビルドアップ用の製造ラインが必要なこと等の理由により、一般的な貫通スルーホールを用いたプリント基板と比較して高価となる課題があった。
【0008】
ところで、近年、従来のフォトリソグラフィー法による配線技術に代わるものとして、樹脂に導電性の金属フィラーが含まれた導電性樹脂を用いる技術が提案されている(例えば、特許文献1参照)。例えば、LSIパッケージ19を導電性樹脂38により接続する場合には、図20に示すように、まず電極パッド36上にペースト状の導電性樹脂38を印刷塗布する。そして、この導電性樹脂38の上にLSIパッケージ19のピン22を搭載した後、導電性樹脂38を硬化させる。これにより、LSIパッケージ19のピン22と電極パッド36とを接合できると考えられる。この場合、実装領域J’におけるビルドアップ基板34の厚さ方向に沿ってLSIパッケージ19の電極パッド19a/ピン22(Sn)/導電性樹脂38/電極パッド36/ビルドアップ基板34の順で積層された状態となる。
【0009】
ここで、上述した導電性樹脂38に混入される金属フィラー40としては、一般的にAgが用いられている。この場合、導電性金属材料からなる電極パッド19a,36間ではんだやSn系めっきが施された端子電極を持つ部品(例えば、LSIパッケージ19のピン22)を導電性樹脂38により接合すると、ピン22に含まれるSnが導電性樹脂38の金属フィラー40(Ag)中に拡散してピン22と導電性樹脂38との接合界面にボイド39を形成し、導通不良の原因となる課題があった。
【0010】
そこで、本発明は上記の事情に鑑みてなされたものであり、配線基板と電子部品との間の導通性に優れ、かつ安価で信頼性が高く、製造工程数、資源消費の観点から環境に優しい電子部品の実装構造及び電子部品の実装方法を提供することにある。
【課題を解決するための手段】
【0011】
上記問題を解決するために、本発明は、表層及び内層に配線を有し、層間の前記配線同士が貫通スルーホールによって接続された配線基板上に、外部電極を有する電子部品が接合材を介して実装されてなる電子部品の実装構造であって、前記接合材は導電性樹脂からなり、前記接合材は前記配線基板上における前記電子部品との対向領域よりも外側まで引き出されて前記配線に接続されていることを特徴とする。
【発明の効果】
【0012】
本発明によれば、接合材が、外部電極を配線基板上に実装するためのパッドとしての機能に加え、接合材としての機能も兼ねる構造となる。さらに、接合材が電子部品との対向領域よりも外側まで引き出されているため、導電性金属材料からなる電極パッド間で導電性材料を用いて外部電極を接続する場合に比べて、金属材料(電子部品の電極パッド及び配線)間の距離が拡大される。これにより、導電性樹脂中の金属フィラーに外部電極(Sn)が拡散するのを抑制することができ、高信頼性な実装構造を得ることができる。
また、導電性樹脂は、単純、かつ少ない工程数にて比較的微細なパターン形成が可能なこと、パターン形成に必要な設備が印刷機と樹脂硬化用の炉のみであること等から、安価な製造コストを低減できる。また、工程数が少ないこと、必要な箇所のみに部材を供給する完全アディティブ工法であること、樹脂材料が熱硬化性樹脂の場合には鉛フリーはんだと比較して低温で硬化可能なこと等から、低環境負荷を実現できる。
【図面の簡単な説明】
【0013】
【図1】第1実施形態における電子部品の実装構造を概略的に示す断面図である。
【図2】第1実施形態における配線基板の斜視図である。
【図3】第1実施形態における接合部詳細を概略的に示す断面図である。
【図4】接合部詳細の他の形態を概略的に示す断面図である。
【図5】接合部詳細の他の形態を概略的に示す断面図である。
【図6】接合部詳細の他の形態を概略的に示す断面図である
【図7】第1実施形態における電子部品の実装方法を示す工程図である。
【図8】第1実施形態における電子部品の実装方法を示す工程図である。
【図9】第1実施形態の変形例における電子部品の実装構造を概略的に示す断面図である。
【図10】第1実施形態の変形例における電子部品の実装方法を示す工程図である。
【図11】第2実施形態における電子部品の実装構造を概略的に示す断面図である。
【図12】第2実施形態における電子部品の実装方法を示す工程図である。
【図13】第2実施形態の変形例における電子部品の実装構造を概略的に示す断面図である。
【図14】第2実施形態の変形例における電子部品の実装方法を示す工程図である。
【図15】従来用いられているビルドアップ基板の製造方法を概略的に示す断面図である。
【図16】従来用いられているビルドアップ基板の製造方法を概略的に示す断面図である。
【図17】従来用いられているビルドアップ基板の製造方法を概略的に示す断面図である。
【図18】従来のビルドアップ基板のBGA実装部を立体的に示す概略図である。
【図19】従来の電子部品の実装構造の接合部詳細を示す断面図である。
【図20】従来の電子部品の実装構造の接合部詳細を示す断面図である。
【発明を実施するための形態】
【0014】
次に、本発明の実施形態を図面に基づいて説明する。なお、以下の説明では、同じ機能を有する構成には同じ符号を付け、その説明を省略する場合がある。
(第1実施形態)
(電子部品の実装構造)
本発明の第1実施形態における電子部品の実装構造について説明する。図1は第1実施形態における電子部品の実装構造を示す概略的な断面図であり、図2は基板の斜視図である。なお、以下の説明では本発明の電子部品の実装構造を、基板上に複数の電子部品が実装されてなる半導体装置を例にして説明する。
図1,図2に示すように、本実施形態の半導体装置50は、貫通スルーホール基板5(以下、基板5という)と、基板5上に実装された複数の電子部品51とを有している。
【0015】
基板5は配線パターンが形成された配線層と絶縁層とが交互に積層されてなる多層基板であって、各配線層間に形成された配線パターン(基板内層配線10)と、基板5の最上層及び最下層の表面に形成された基板表層配線9と、基板5の全層を厚さ方向に沿って貫通する複数の貫通孔4と、各貫通孔4内に形成され、基板内層配線10及び基板表層配線9間を電気的に接続する貫通スルーホール6とを主に有している。なお、基板5(各絶縁層)は、ガラスエポキシ、ポリイミド等、配線を形成可能であれば材質上制限はされない。
【0016】
基板5の最上層及び最下層において、貫通スルーホール6の周囲にはスルーホールランド7が形成され、このスルーホールランド7から基板5の面方向に沿って基板表層配線9が延在している。なお、基板内層配線10や基板表層配線9、貫通スルーホール6等の配線パターンは、例えばCu等の導電性金属材料により構成されている。また、基板5上において、スルーホールランド7上や基板表層配線9の基端側、基板表層配線9の非形成領域、(すなわち基板表層配線9の先端側や、電子部品51の実装領域を除く領域)は、ソルダーレジスト8によって被覆されている。
【0017】
電子部品51は、LSIパッケージ19や、受動部品20、その他の部品(例えば、コネクタ21等)を有している。この場合、受動部品20及びコネクタ21等については、基板表層配線9の先端に形成された基板電極パッド11上にはんだ17を介して実装されている。
【0018】
図3は図1のA部拡大図である。
図1〜図3に示すように、LSIパッケージ19は、エリアアレイBGAタイプの半導体パッケージであって、下面に行列方向に沿って複数の電極パッド19aが露出するとともに、各電極パッド19a上にははんだ等からなる球状のピン22が形成されている。そして、LSIパッケージ19は、導電性樹脂材料からなる接合材55によって基板5上に実装されている。
【0019】
接合材55は、基板5上において、LSIパッケージ19のピン22に対応して形成された複数の導電性樹脂パッド13(以下、樹脂パッド13という)と、樹脂パッド13と基板表層配線9の先端側とを接続する導電性樹脂配線12(以下、樹脂配線12という)とを有している。これら樹脂パッド13及び樹脂配線12は同一材料により一体的に形成されている。
【0020】
樹脂パッド13は、基板5上において、LSIパッケージ19の各ピン22と対向する領域に配置され、LSIパッケージ19の電極パッド19aとの間でピン22を挟み込むように形成されている。すなわち、樹脂パッド13は、基板5上におけるLSIパッケージ19の実装領域J(基板5上におけるLSIパッケージ19の平面視外形との対向(直下)領域)に行列方向に沿って配列されており、樹脂パッド13とピン22とが直接接合されることで、LSIパッケージ19が基板5に実装されている。
樹脂配線12は、樹脂パッド13と基板表層配線9とを接続するものであり、基端側が樹脂パッド13に接続され、先端側がLSIパッケージ19の実装領域Jの外側で基板表層配線9に接続されている。この場合、複数の樹脂パッド13のうち、LSIパッケージ19の実装領域Jの内周列側に配置された樹脂パッド13から引き出された樹脂配線12は、外側に配置された樹脂パッド13間を通ってLSIパッケージ19の実装領域Jの外側まで引き出されている。すなわち、本実施形態では、基板5上におけるLSIパッケージ19の実装領域Jには、LSIパッケージ19のピン22と1対1で対応する導電性金属材料からなる電極パッドは形成されていない。
【0021】
このように、本実施形態の半導体装置50では、LSIパッケージ19のピン22直下に導電性金属材料からなる電極パッドは配されず、樹脂配線12と同一材料で一括、一体にて形成された樹脂パッド13によりピン22が接合されている。すなわち、樹脂パッド13は、ピン22を基板5上に実装するためのパッドとしての機能に加え、接合材としての機能も兼ねる構造となっている。さらに、樹脂配線12は基板5上に形成された基板表層配線9と接続される構造となる。よって、半導体装置50は、LSIパッケージ19側から基板5の厚さ方向に沿って、電極パッド19a/ピン22(はんだ)/樹脂パッド13/基板5の順で積層された状態となる。
【0022】
なお、接合材55に用いる導電性樹脂は、樹脂16中に導電性の金属フィラー14が配合されてなる。本実施形態の接合材55を構成する樹脂16は、所望の導電率、印刷性、硬化特性、信頼性等が得られれば特に制限されるものではなく、例えばエポキシ系、ポリエステル系、フェノール系、ウレタン系、アクリル系等、各種の樹脂を用いることができる。また、これらの樹脂材料を混合した樹脂16を用いてもよいが、接着強度及び樹脂自身の強度の観点から、少なくとも一部にエポキシ系の樹脂を含有していることが好ましい。また、接合材55の導電性確保の面から、樹脂16中の金属フィラー14の割合を、80wt%〜95wt%とすることが好ましい。これに加え、樹脂16中での導電経路増加、及び樹脂強度向上による導電性の向上のため、1wt%以下程度のカーボンナノチューブを分散配合することがより好ましい。
さらに、後述するが導電性材料の印刷塗布方法をスクリーン印刷とし、印刷後の厚みをできる限り大きく取ることが望ましい。これらの施策により、導電性を確保しつつ、基板5やピン22との密着性や部品接合に必要な強度を得ることができる。
【0023】
また、樹脂16中に含まれる金属フィラー14は、例えば、Au、Ag、Cu、Ni等の粉末もしくは、Cu、Ni等にAuまたはAgの被覆をした粉末とすることができる。またその形状は、限定されず、燐片状、球状、もしくはこれらの組合せ等とすることができる。この場合、金属フィラー14の径(長軸方向)を0.1〜5μm程度とすることで、線幅が30μm以下の比較的微細な樹脂配線12を容易に形成できる。
【0024】
ところで、上述した従来の電子部品の実装構造では、図20に示すように、導電性樹脂38ではんだやSn系めっきの部品と接合する際、LSIパッケージ19の電極パッド19aと、ビルドアップ基板34の電極パッド36との間に、ピン22(はんだ)と導電性樹脂38を挟み込む構造となっている(電極パッド19a/ピン22(はんだ)/導電性樹脂38/電極パッド36/ビルドアップ基板34)。この場合、高温放置試験等でピン22に含まれるSnが金属フィラー14中に拡散してボイド39を形成し、接合強度劣化、導通不良を招く問題がある。
【0025】
これに対して、本願発明者ははんだに含まれるSnの拡散が、SnとAgとを接触させた状態で金属間に挟み込まない限り、ほとんど進行しないことを見出した。
すなわち、本実施形態では、LSIパッケージ19が導電性樹脂からなる樹脂パッド13によって基板5上に実装されるとともに、樹脂配線12によってLSIパッケージ19の実装領域Jの外側で基板表層配線9に接続されている構成とした。
この構成によれば、導電性金属材料からなる電極パッド36とピン22とを導電性樹脂38により接続する従来の場合に比べて、金属材料(LSIパッケージ19のピン22及び基板表層配線9)の間の距離が拡大されるため、ピン22に含まれるSnが導電性樹脂中の金属フィラー14に拡散するのを抑制することができる。これにより、ピン22と樹脂パッド13との接合強度及び導通性を維持できるので、高信頼性な実装構造を得ることができる。すなわち、本実施形態では基板5におけるLSIパッケージ19の実装領域Jに電極パッド19aと同一材料からなる電極パッドは存在せず、SnとAgとを同一の金属材料で挟み込む構造とはなり得ない。そのため、Snの拡散を抑制することができ、導電性樹脂を用いた接合材55の信頼性を著しく高めることができる。
【0026】
また、上述したように従来の電子部品の実装構造では、図18,図19に示すように、LSIパッケージ19の内周列側から配線を引き出す場合、電極パッド36の間に基板表層配線9aを通す方法がある。しかしながら、ピン22間に通せる配線数はピンピッチおよび配線幅により制限を受けるため、CSPなどの比較的多ピン、狭ピッチでの列数が多いパッケージでは引出しが困難である場合が多い。またビルドアップ基板34を用いた場合には、パッケージのインタポーザ等を除き、コスト等の面から一般的には線幅75μm以上の基板表層配線9が用いられる。この場合、例えば0.5mmピッチのCSPでは、ピン22間に配線1本を通すのが限界であり、最外周から3列目以降はビア2を介して基板内層配線10aで引き出すしかない。
【0027】
これに対して、本実施形態ではLSIパッケージの実装領域J上での配線パターンを導電性樹脂(樹脂配線12)により形成しているため、比較的微細な配線パターンを形成できる。この場合、ピン22(樹脂パッド13)のピッチが0.5mm程度の微細なピッチの場合であっても、ピン22間に2〜3本程度の樹脂配線12を通すことができる。また、フルグリッドのBGAでなければ、LSIパッケージ19の内周側に樹脂配線12を引き出し、貫通スルーホール6を介して基板内層配線10、もしくは基板5の裏面に形成された基板表層配線9にて引き出せば良い。
このように、図3に示すような貫通スルーホール6のみで層間の配線が接続されてなる基板5を用いて、外周から4列程度の樹脂配線12の引出しが可能となる。そのため、ビルドアップ基板34(図18参照)と比較して基板コストを大幅に低減することができる。
さらに、上述したように、本実施形態の半導体装置50は、樹脂配線12と同一材料で一括、一体にて形成された樹脂パッド13とピン22が接合されており、樹脂パッド13は接合材も兼ねる構造となっているため、はんだペースト等の実装材料費、及び実装プロセス費が低減できるメリットもある。
【0028】
図4は接合部詳細の他の形態を示す断面図である。
ところで、上述したLSIパッケージ19では、図4に示すように、ピン22の表面に酸化膜23が存在している場合があり、これによりピン22の導電性が低下し、電子部品51を実装した場合に高抵抗となる問題がある。
そこで、多面体、多角柱、多角錐または円錐等、断面視で複数の頂点部56を有する多角形状に形成され、かつ長辺が10nm以上に形成された金属フィラー15を樹脂16中の少なくとも一部に配合し、この金属フィラー15の頂点部56がピン22の酸化膜23を突き破り、ピン22の内部に侵入するような接合構造とすることが好ましい。これにより、酸化膜23の影響を受けない、安定した電気的導通が得られる。
【0029】
図5は接合部詳細の他の形態を示す断面図である。
また、図5に示すように、金属フィラー14のうち、少なくとも一部の金属フィラー58が、表面に多面体、多角柱、多角錐、円錐、楕円体等の突起部57を有し、金属フィラー58の突起部57がピン22の酸化膜23を突き破り、ピン22の内部に侵入するような実装構造とすることも好ましい。この場合も、上述したように酸化膜23の影響を受けない、安定した電気的導通が得られる。
【0030】
なお、部品搭載時に、LSIパッケージ19のピン22と、基板5との間隔が、頂点部56や突起部57を持つ金属フィラー15,58の径以下になるよう押込み量を調整することで、ピン22の表面に金属フィラー15,58が突き刺さり、ピン22表面の酸化膜23を突き破って、より安定な電気的接合が得られる。この間隔は、必ずしも頂点部56,57を持つ金属フィラー15,58の径以下とする必要はないが、小さくするほど金属フィラー15,58がピン22の酸化膜23を突き破る可能性が高くなる。
【0031】
図6は接合部詳細の他の形態を示す断面図である。
さらに、図6に示すように、ピン22における樹脂パッド13と接触する部分の少なくとも一部に、厚さ30nm以下の金属ナノ粒子焼成膜(金属膜)25を設けることも好ましい。このとき用いる金属ナノ粒子は、Au、Ag等の貴金属が好ましく、ピン22の融点以下の温度にて焼成可能で、ドデシルアミン等のキュア時に酸素と反応して脱離する分散剤を用いることが必要である。これにより、ピン22に金属ナノ粒子を塗布、キュアすると、分散剤の脱離に伴ってピン22の酸化膜23を還元するとともに、キュア後は貴金属からなる金属ナノ粒子焼成膜25がピン22の表面を覆うため、再酸化を抑制できる。さらに、ナノAgを用いた場合には、導電性樹脂の金属フィラー14として一般的なAgと同一の金属であるため、良好な電気的接続が得られる利点もある。なお、図示はしないが、ナノAgや分散剤、フラックス等、酸化膜還元効果のある材料を、予め接合材55(導電性樹脂)に含有させておくこともできる。これにより、接合材55のキュア時に、ピン22の酸化膜23を除去し、良好な電気的接続を得ることができる。
【0032】
また、本実施形態の半導体装置50において樹脂配線12のさらなる高密度化を図るには、金属フィラー14の少なくとも一部に粒子径が20nm程度以下の微粒子を含有した導電性樹脂を原料として用いることが好ましい。このような金属微粒子を含有することにより、導電性樹脂の印刷性が向上し、狭ピッチ化に対応可能なだけでなく、微粒子同士が融着して導電率の向上も同時に実現できる。また、粒子径が20nm程度以下の金属では、比較的低温(150〜230℃程度)で金属微粒子を焼結させることができるので、金属フィラー14同士の焼結に伴って接合材55の導電率向上が図れるとともに、上述した金属ナノ粒子焼成膜25とも融着し、接合材55の導電率をさらに向上できる。このとき、搭載したLSIパッケージ19の接合力は、導電性樹脂中の樹脂16が担うが、LSIパッケージ19のピン22を形成する金属と導電性樹脂中の金属フィラー14が直接融着或いはアンカー効果によって当該接合がなされてもよいし、双方の結合力で結合されていてもよい。なお、樹脂16及びナノサイズの金属フィラー14は、ピン22の融点以下で硬化、焼結が可能な材料および加熱プロセスによって形成することが好ましい。
【0033】
(電子部品の実装方法)
次に、本発明の電子部品の実装方法として、上述した半導体装置50の製造方法について説明する。図7,8は、本実施形態における電子部品の実装方法の例を概略的に示す断面図である。
まず、図7(a)に示すように、少なくとも一方の面に、樹脂配線12及び樹脂パッド13が形成可能な基板5を準備する(準備工程)。この基板5は、表面に基板表層配線9、電極パッド11及びソルダーレジスト8等が予め設けてある。この場合、LSIパッケージ19の実装領域Jには、基板表層配線9は形成されていない。また、基板5上におけるLSIパッケージ19の実装領域Jには、このLSIパッケージ19のピン22と1対1で対応する導電性金属材料からなる電極パッドは形成されていない。
【0034】
次に、図7(b)に示すように、基板5上にペースト状の導電性樹脂を所望の形状にて印刷塗布し、樹脂配線(未硬化)12a及び樹脂パッド(未硬化)13aを形成する(塗布工程)。なお、導電性樹脂の印刷は、所定のパターンが形成できる方法であれば、その塗布方法は限定されず、マスクを用いたスクリーン印刷法や、ディスペンス法、インクジェット法等によって基板5表面に所定パターンとなるように塗布することができる。
【0035】
次いで、図7(c)に示すように、未硬化の樹脂パッド13aとLSIパッケージ19のピン22とを位置合わせした状態でLSIパッケージ19を基板5上に搭載し、その後、導電性樹脂をキュアする(実装工程)。これにより、樹脂配線(硬化後)12と樹脂パッド(硬化後)13を得ることができ、両者の導電性発現と、LSIパッケージ19のピン22との接合を同時に実現することができる。
【0036】
この際、導電性樹脂キュア時の加熱炉の設定温度は、鉛フリーはんだと比較して低くできるため、省エネルギー化に貢献できるとともに、LSIパッケージ19及び基板5への熱負荷が少なく、高信頼性の実装構造を提供できる。また、導電性樹脂は、単純、かつ少ない工程数にて比較的微細なパターン形成が可能なこと、パターン形成に必要な設備が印刷機と樹脂硬化用の炉のみであること等から、安価な製造コストを低減できる。また、樹脂パッド13及び樹脂配線12が同一材料にて一体形成されること、必要な箇所のみに部材を供給する完全アディティブ工法であること、樹脂材料が熱硬化性樹脂の場合には鉛フリーはんだと比較して低温で硬化可能なこと等から、工程削減及び廃棄部材の低減が可能であり、低コストにて環境調和型(低環境負荷)の製品が提供できる。なお、実装工程に先立って、上述した図6に示すような金属ナノ粒子焼成膜25をピン22の表面に設けても構わない。
【0037】
続いて、図8(a)に示すように、他の電子部品51(受動部品20及びコネクタ21等)を実装するため、基板5表面に形成された電極パッド11上に、はんだペースト18を供給する(はんだペースト供給工程)。はんだペースト18の塗布方法は特に限定されないが、メタルマスクを用いた印刷法やディスペンス法などにより供給することができる。但し、メタルマスクを用いた印刷法を実施する場合には、既にLSIパッケージ19が実装されているため、メタルマスクにおけるLSIパッケージ19の実装領域にザグリを設ける必要がある。
【0038】
最後に、図8(b)に示すように、受動部品20やコネクタ21をはんだペースト18上に搭載し、はんだペースト18を溶融、凝固して接合させる。これにより、本実施形態の半導体装置50が完成する。
このとき、リフロー炉ではんだ付けする場合には、先に実装したLSIパッケージ19のピン22も同時に溶融する可能性があり、これにより、樹脂パッド13中の金属フィラー14が、溶融したピン22に拡散する可能性がある。そのため、LSIパッケージ19上に昇温抑制部材26を設け、LSIパッケージ19のピン22の昇温、溶融を防ぐことが好ましい。昇温抑制部材26は、ピン22の溶融が抑制できるだけの熱容量を持っていれば良く、材質、形状は特に限定されないが、金属ブロックや、フィンのついたヒートシンク状の金属が好ましい。なお、この昇温抑制部材26は、はんだ付け後に取り外しても良いし、そのまま残してLSIパッケージ19の放熱部材として利用しても良い。この他のはんだ付け方法として、LSIパッケージ19のピン22が溶融しないよう、はんだコテによる手付けや、ホットノズルを用いた局所加熱を用いる方法もある。
【0039】
以上説明したように、本実施形態における電子部品の実装方法によれば、基板低コスト化、実装工程削減などが可能となり、安価で環境負荷が低く、高信頼性の電子機器製品を提供できる。
加えて、本実施形態によれば、電子部品51の形態(部品搭載位置、さらには搭載部品の形態やピンピッチ等)が変更になった場合でも、基板5自体の改版が必要ないという利点もある。すなわち、電子部品51の形態に併せて導電性樹脂印刷用のスクリーンマスク、もしくは描画パターンデータを変更するだけでよいので、設計自由度の高い半導体装置50の提供が可能となる。よって、電子部品51の多様化に容易に対応できる。
【0040】
(変形例)
図9は第1実施形態における半導体装置の変形例を示す断面図である。
上述した第1実施形態では、LSIパッケージ19のみが接合材55(樹脂パッド13)上に実装される場合について説明したが、図9に示す半導体装置100では、受動部品20やコネクタ21等の他の電子部品51についても導電性樹脂を用いた接合材155によって実装しても構わない。この場合、接合材155は、受動部品20やコネクタ21の電極パッド20a,21aに接続される樹脂パッド113と、樹脂パッド113から受動部品20及びコネクタ21の実装領域K,Lの外側まで引き出され、基板表層配線9に接続された樹脂配線112とが一体的に形成されたものである。すなわち、本変形例では、基板5上における各受動部品20及びコネクタ21の実装領域K,Lには、各電極パッド20a,21aと1対1で対応する金属製の電極パッドは形成されていない。
【0041】
図10は、上述した変形例の電子部品の実装方法の例を概略的に示す断面図である。
図10(a),(b)に示すように、本変形例の半導体装置100を製造する場合、基板表層配線9は基板5における各電子部品51の実装領域J,K,Lの外側に形成されている。そして、上述した塗布工程において、LSIパッケージ19の実装領域Jに加え、受動部品20、コネクタ21等の実装領域K,L上にも、樹脂配線(未硬化)112a及び樹脂パッド(未硬化)113aを塗布する。そして、実装工程において、未硬化の樹脂パッド113aと受動部品20及びコネクタ21の電極パッド20a,21aとを位置合わせした状態で、受動部品20及びコネクタ21を基板5上に搭載し、その後、導電性樹脂をキュアする。これにより、受動部品20及びコネクタ21が、LSIパッケージ19と同時に接合される。以上により、上述した図9に示す半導体装置100を製造できる。
このような実装方法とすることで、受動部品20及びコネクタ21等を別途はんだ付けする必要がなく、接合部材、実装プロセスを低減でき、コスト低減、環境負荷低減の効果が得られる。
【0042】
(第2実施形態)
次に、本発明の第2実施形態について説明する。図11は、第2の実施形態の電子部品の実装構造(半導体装置)を示す概略的な断面図である。以下の説明では、上述した第1実施形態と同様の構成については同一の符号を付し、説明を省略する。
図11に示すように、本実施形態の半導体装置200は、基板5におけるスルーホールランド7上や基板表層配線9の基端側、基板表層配線9の非形成領域に加え、LSIパッケージ19の実装領域Jを覆うようにソルダーレジスト201が形成されており、基板表層配線9から引き出された樹脂配線12がソルダーレジスト201上を乗り上げるように形成されている。そして、樹脂配線12の先端には樹脂パッド13が形成され、この樹脂パッド13上にLSIパッケージ19が実装されている。この場合、LSIパッケージ19の実装領域Jにおいて、基板5に対して垂直方向の部材構成は、電極パッド19a/ピン22(はんだ)/樹脂パッド13/ソルダーレジスト201/基板5となる。
【0043】
次に、上述した第2実施形態の電子部品の実装方法(半導体装置の製造方法)について説明する。図12は第2実施形態における半導体装置の製造方法を示す工程図であり、半導体装置の断面図である。
図12(a)に示すように、まずソルダーレジスト201が形成された基板5を準備する。その後、第1実施形態と同様に、図12(b)に示すように、ペースト状の樹脂配線(未硬化)12a、及び樹脂電極パッド(未硬化)13aをソルダーレジスト201上に印刷形成し、図12(c)に示すように、LSIパッケージ19搭載後、未硬化の樹脂配線(未硬化)12a、及び樹脂電極パッド(未硬化)13aをキュアして、配線形成とLSIパッケージ19の実装を同時に実施する。なお、その後の受動部品20及びコネクタ21のはんだ付け方法は、第1実施形態と同様である。
【0044】
本実施形態によれば、第1実施形態と同様の効果を奏するとともに、基板5上におけるソルダーレジスト201で覆われている部分に基板表層配線9を形成することが可能なため、実質配線層数が増加し、配線引き回しの自由度が向上する効果がある。さらに、基板5の基材の表面と比較して、ソルダーレジスト201は表面状態が滑らかであり、接合材55の印刷性が向上できる。また、ソルダーレジスト201の表面が滑らかなため、基材で発生しやすい凹部内への接合材55の染込みと、これに伴う部品接合に寄与する樹脂量の減少を防ぐこともできる。これらの効果により、配線密度が高く、信頼性の高い配線、および接合材が得られる。
【0045】
(変形例)
次に、第2実施形態の変形例について説明する。図13は変形例の半導体装置を示す断面図である。
図13は、第2実施形態の変形例における半導体装置を概略的に示す断面図である。本変形例は、図13に示すように、基板5における受動部品20及びコネクタ21等の実装領域K,Lにも、ソルダーレジスト251を形成している点で、上述した第2実施形態及び第1実施形態の変形例と相違している。すなわち、本変形例の半導体装置250は、基板5上におけるスルーホールランド7上や基板表層配線9の基端側、基板表層配線9の非形成領域、及びLSIパッケージ19の実装領域Jに加え、受動部品20及びコネクタ21の実装領域K,Lにソルダーレジスト251が形成されている。そして、受動部品20及びコネクタ21の実装領域K,Lにおいて、ソルダーレジスト251上に受動部品20及びコネクタ21が実装される接合材255が形成されている。この場合、接合材255は、受動部品20やコネクタ21の電極パッド20a,21aに接続される樹脂パッド213と、樹脂パッド213から受動部品20及びコネクタ21の実装領域K,Lの外側まで引き出され、基板表層配線9に接続された樹脂配線212とが一体的に形成されたものである。
【0046】
図14は、変形例の電子部品の実装方法(半導体装置の製造方法)の例を概略的に示す断面図である。本変形例の半導体装置250を製造する場合には、上述した第1実施形態の変形例とほぼ同様の方法により製造することができる。具体的には、図14(a)に示すように、まずソルダーレジスト251が形成された基板5を準備する。そして、図14(b)に示すように、塗布工程において、LSIパッケージ19の実装領域Jに加え、受動部品20、コネクタ21等の実装領域K,Lのソルダーレジスト251上にも、樹脂配線(未硬化)212a及び樹脂パッド(未硬化)213aを塗布する。そして、実装工程において、未硬化の樹脂パッド213aと受動部品20及びコネクタ21の電極パッド20a,21aとを位置合わせした状態で、受動部品20及びコネクタ21を基板5上に搭載し、その後、導電性樹脂をキュアする。これにより、受動部品20及びコネクタ21が、LSIパッケージ19と同時に接合される。以上により、上述した図13に示す半導体装置250を製造できる。
このような実装方法とすることで、受動部品20及びコネクタ21等を別途はんだ付けする必要がなく、接合部材、実装プロセスを低減でき、コスト低減、環境負荷低減の効果が得られる。
【0047】
なお、本発明の技術範囲は、上述した各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において、上述した実施形態に種々の変更を加えたものを含む。すなわち、上述した実施形態で挙げた構成等はほんの一例に過ぎず、適宜変更が可能である。
例えば、上述した実施形態では基板5の片面のみに電子部品51を実装した場合を例としているが、同様の方法にて基板5の両面に電子部品51を実装してもよい。さらに、本実施形態の基板5に実装する電子部品51は、上述したLSIパッケージ19や、受動部品20、コネクタ21に限られることはない。
【0048】
(付記1)前記配線基板上に前記電子部品が複数実装され、前記電子部品のうち、エリアアレイタイプの前記電子部品は、前記接合材に実装され、その他の前記電子部品は前記配線基板上にはんだにて実装されている電子部品の実装構造。
【0049】
(付記2)前記配線基板はガラスエポキシからなり、前記樹脂配線が、前記配線基板上に印刷形成されている電子部品の実装構造。
【0050】
(付記3)前記電子部品の前記外部電極表面には、Snが含まれている電子部品の実装構造。
【0051】
(付記4)前記導電性樹脂に含まれる金属フィラーの材料が、Au、Ag、Cu、Niもしくは、Cu、Niの表面をAuまたはAgで被覆したものである電子部品の実装構造。
【0052】
(付記5)前記導電性樹脂中には、カーボンナノチューブが含まれている電子部品の実装構造。
【0053】
(付記6)表層及び内層に配線を有し、層間の前記配線同士が貫通スルーホールによって接続された配線基板上に、外部電極を有する複数の電子部品が接合材を介して実装されてなる電子部品の実装方法であって、前記配線基板上における前記電子部品との対向領域よりも外側で、前記表層の前記配線と接続するように導電性樹脂からなる前記接合材を塗布する塗布工程と、前記導電性樹脂上に、前記複数の電子部品のうち、少なくともエリアアレイタイプの電子部品を実装する第1実装工程と、前記複数の電子部品のうち、前記エリアアレイタイプの電子部品以外の前記電子部品をはんだにて前記配線基板上に実装する第2実装工程と、を有している電子部品の実装方法。
【0054】
(付記7)前記実装工程に先立って、前記実装工程で実装する前記電子部品の前記外部電極表面における少なくとも一部に、直径30nm以下の金属粒子を塗布、焼成して金属膜を形成する金属膜形成工程を有し、前記第1実装工程では、前記金属膜と前記導電性樹脂とを接触させた状態で前記電子部品を実装する電子部品の実装方法。
【0055】
(付記8)前記塗布工程では、スクリーン印刷法、ディスペンス法、またはインクジェット法により前記導電性樹脂を形成する電子部品の実装方法。
【符号の説明】
【0056】
5: 貫通スルーホール基板(配線基板)
6: 貫通スルーホール
8,201,251: ソルダーレジスト
9: 基板表層配線(配線)
10:基板内層配線(配線)
11:基板電極パッド
12,112,212:導電性樹脂配線(樹脂配線)
13,113,213:樹脂パッド(パッド部)
14,15,58:金属フィラー
56:頂点部(頂点)
57:突起部
17:はんだ
18:はんだペースト
19:LSIパッケージ(電子部品)
20:受動部品(その他の電子部品)
21:コネクタ(その他の電子部品)
22:ピン(外部電極)
23:酸化膜
25:金属ナノ粒子焼成膜(金属膜)
55,155,255:接合材
【技術分野】
【0001】
本発明は、導電性樹脂を用いた電子部品の実装構造、及びこの構造を有する電子部品の製造方法に関する。
【背景技術】
【0002】
従来、エリアアレイBGA(Ball Grid Alley)タイプの半導体パッケージの実装には、ビルドアップ基板が用いられてきた。ビルドアップ基板とは、ベースとなるコア基材上に配線形成、絶縁材形成、及びビア加工を繰り返し行なうことで形成され、ビアを介して各層の配線同士が接続されてなる多層構造の配線基板である。ここで、ビルドアップ基板の作製方法及びBGAタイプの半導体パッケージをビルドアップ基板に実装する際の実装方法について、図15〜図18を用いて詳述する。
まず、図15(a)に示すようなコア基材27を作製する。具体的に、表裏2層もしくは多層とし、層間を電気的に接続するために、IVH(Inner Via Hall)3を形成する。このIVH3は、ドリルを用いて貫通孔3aを開けた後にめっき処理を施して得ることができる。そして、コア基材27の表裏面にIVH3を介して電気的接続される基板内層配線37を形成する。
次に、図15(b)に示すように、コア基材27の表裏面に基板内層配線37を被覆する絶縁材28を形成した後、図15(c)に示すように、絶縁材28における所望の位置にビア(めっき前)2bを穿つ。続いて、図15(d)に示すように、絶縁材28及びビア2bの表面を粗化した後、めっきを析出させるためのシード層29を絶縁材28表面及びビア2bの内面全体に形成する。シード層29は、Pd等の触媒に浸漬させた後めっき付けするか、或いは、スパッタを用いて成膜する。
【0003】
その後、図16(a)に示すように、めっきパターン部以外に、フォトリソグラフィー法等を用いてめっきレジスト30を形成し、このめっきレジスト30の開口部30aから露出しているシード層29上にめっき24を析出させる(図16(b))。その後、図16(c)に示すように、めっきレジスト30を除去する。図16(d)に示すように、めっきレジスト30の除去後、めっき24が形成されていない部分、すなわちパターン部以外のシード層29が消失するまでエッチングする。そして、めっき24が残存した部分は、ビア2、基板表層配線33及び電極パッド36として形成される。
最後に、図17(a)に示すように、はんだ付けされる箇所(電極パッド36)のみを開口させた状態で絶縁材28上にソルダーレジスト35を形成することで、ビルドアップ基板34が完成する。なお、図15(b)から図16(d)までの工程を所望の回数繰り返すことにより、より多層のビルドアップ基板34を得ることもできる。
【0004】
完成したビルドアップ基板34への電子部品の一般的な実装方法としては、まず図17(b)に示すように、メタルマスク32の開口部がビルドアップ基板34の電極パッド36に重なるように位置合わせして、スキージ31にてはんだペースト18を印刷供給する。そして、図17(c)に示すように、BGAタイプのLSIパッケージ19(電子部品)等のピン(外部電極)22と電極パッド36とを位置合わせ搭載後、リフロー炉に投入してはんだペースト18を溶融させ、LSIパッケージ19のピン22に凝固させる。
【0005】
図18はビルドアップ基板の斜視図である。
この場合、図18に示すように、ビルドアップ基板34におけるLSIパッケージ19の実装領域J’には、LSIパッケージ19のピン22に対応して複数の電極パッド36が行列方向に配列されている。この場合、LSIパッケージ19の内周列側のピン22(電極パッド36)から外側まで配線を引き出すには、LSIパッケージ19の外周列側のピン22(電極パッド36)間に配線(例えば、図18中符号33a)を通す必要がある。しかしながら、ピン22間に通せる配線数はピンピッチ及び配線幅により制限を受けるため、CSP(Chip Size Package)等の比較的多ピン、狭ピッチでピン22の配列数が多いLSIパッケージ19では引出しが困難である場合が多い。
図19は17(c)のD部拡大断面図である。これを回避するため、図18,図19に示すように、ビア2を用いてLSIパッケージ19の内周列側のピン22を一旦ビルドアップ基板34の基板内層配線(例えば、図18中符号37a)に接続し、基板内層配線37aを介してLSIパッケージ19の外側まで引き出すことが考えられる。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2005−71825号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
上述した従来のビルドアップ基板34は、コア基材27の作製後に配線層(配線33,37等)をビルドアップしていく方法であるため、工程数が増えること、ビルドアップ用の絶縁材28が薄く製造が比較的難しいこと、絶縁材28が高価であること、ビルドアップ用の製造ラインが必要なこと等の理由により、一般的な貫通スルーホールを用いたプリント基板と比較して高価となる課題があった。
【0008】
ところで、近年、従来のフォトリソグラフィー法による配線技術に代わるものとして、樹脂に導電性の金属フィラーが含まれた導電性樹脂を用いる技術が提案されている(例えば、特許文献1参照)。例えば、LSIパッケージ19を導電性樹脂38により接続する場合には、図20に示すように、まず電極パッド36上にペースト状の導電性樹脂38を印刷塗布する。そして、この導電性樹脂38の上にLSIパッケージ19のピン22を搭載した後、導電性樹脂38を硬化させる。これにより、LSIパッケージ19のピン22と電極パッド36とを接合できると考えられる。この場合、実装領域J’におけるビルドアップ基板34の厚さ方向に沿ってLSIパッケージ19の電極パッド19a/ピン22(Sn)/導電性樹脂38/電極パッド36/ビルドアップ基板34の順で積層された状態となる。
【0009】
ここで、上述した導電性樹脂38に混入される金属フィラー40としては、一般的にAgが用いられている。この場合、導電性金属材料からなる電極パッド19a,36間ではんだやSn系めっきが施された端子電極を持つ部品(例えば、LSIパッケージ19のピン22)を導電性樹脂38により接合すると、ピン22に含まれるSnが導電性樹脂38の金属フィラー40(Ag)中に拡散してピン22と導電性樹脂38との接合界面にボイド39を形成し、導通不良の原因となる課題があった。
【0010】
そこで、本発明は上記の事情に鑑みてなされたものであり、配線基板と電子部品との間の導通性に優れ、かつ安価で信頼性が高く、製造工程数、資源消費の観点から環境に優しい電子部品の実装構造及び電子部品の実装方法を提供することにある。
【課題を解決するための手段】
【0011】
上記問題を解決するために、本発明は、表層及び内層に配線を有し、層間の前記配線同士が貫通スルーホールによって接続された配線基板上に、外部電極を有する電子部品が接合材を介して実装されてなる電子部品の実装構造であって、前記接合材は導電性樹脂からなり、前記接合材は前記配線基板上における前記電子部品との対向領域よりも外側まで引き出されて前記配線に接続されていることを特徴とする。
【発明の効果】
【0012】
本発明によれば、接合材が、外部電極を配線基板上に実装するためのパッドとしての機能に加え、接合材としての機能も兼ねる構造となる。さらに、接合材が電子部品との対向領域よりも外側まで引き出されているため、導電性金属材料からなる電極パッド間で導電性材料を用いて外部電極を接続する場合に比べて、金属材料(電子部品の電極パッド及び配線)間の距離が拡大される。これにより、導電性樹脂中の金属フィラーに外部電極(Sn)が拡散するのを抑制することができ、高信頼性な実装構造を得ることができる。
また、導電性樹脂は、単純、かつ少ない工程数にて比較的微細なパターン形成が可能なこと、パターン形成に必要な設備が印刷機と樹脂硬化用の炉のみであること等から、安価な製造コストを低減できる。また、工程数が少ないこと、必要な箇所のみに部材を供給する完全アディティブ工法であること、樹脂材料が熱硬化性樹脂の場合には鉛フリーはんだと比較して低温で硬化可能なこと等から、低環境負荷を実現できる。
【図面の簡単な説明】
【0013】
【図1】第1実施形態における電子部品の実装構造を概略的に示す断面図である。
【図2】第1実施形態における配線基板の斜視図である。
【図3】第1実施形態における接合部詳細を概略的に示す断面図である。
【図4】接合部詳細の他の形態を概略的に示す断面図である。
【図5】接合部詳細の他の形態を概略的に示す断面図である。
【図6】接合部詳細の他の形態を概略的に示す断面図である
【図7】第1実施形態における電子部品の実装方法を示す工程図である。
【図8】第1実施形態における電子部品の実装方法を示す工程図である。
【図9】第1実施形態の変形例における電子部品の実装構造を概略的に示す断面図である。
【図10】第1実施形態の変形例における電子部品の実装方法を示す工程図である。
【図11】第2実施形態における電子部品の実装構造を概略的に示す断面図である。
【図12】第2実施形態における電子部品の実装方法を示す工程図である。
【図13】第2実施形態の変形例における電子部品の実装構造を概略的に示す断面図である。
【図14】第2実施形態の変形例における電子部品の実装方法を示す工程図である。
【図15】従来用いられているビルドアップ基板の製造方法を概略的に示す断面図である。
【図16】従来用いられているビルドアップ基板の製造方法を概略的に示す断面図である。
【図17】従来用いられているビルドアップ基板の製造方法を概略的に示す断面図である。
【図18】従来のビルドアップ基板のBGA実装部を立体的に示す概略図である。
【図19】従来の電子部品の実装構造の接合部詳細を示す断面図である。
【図20】従来の電子部品の実装構造の接合部詳細を示す断面図である。
【発明を実施するための形態】
【0014】
次に、本発明の実施形態を図面に基づいて説明する。なお、以下の説明では、同じ機能を有する構成には同じ符号を付け、その説明を省略する場合がある。
(第1実施形態)
(電子部品の実装構造)
本発明の第1実施形態における電子部品の実装構造について説明する。図1は第1実施形態における電子部品の実装構造を示す概略的な断面図であり、図2は基板の斜視図である。なお、以下の説明では本発明の電子部品の実装構造を、基板上に複数の電子部品が実装されてなる半導体装置を例にして説明する。
図1,図2に示すように、本実施形態の半導体装置50は、貫通スルーホール基板5(以下、基板5という)と、基板5上に実装された複数の電子部品51とを有している。
【0015】
基板5は配線パターンが形成された配線層と絶縁層とが交互に積層されてなる多層基板であって、各配線層間に形成された配線パターン(基板内層配線10)と、基板5の最上層及び最下層の表面に形成された基板表層配線9と、基板5の全層を厚さ方向に沿って貫通する複数の貫通孔4と、各貫通孔4内に形成され、基板内層配線10及び基板表層配線9間を電気的に接続する貫通スルーホール6とを主に有している。なお、基板5(各絶縁層)は、ガラスエポキシ、ポリイミド等、配線を形成可能であれば材質上制限はされない。
【0016】
基板5の最上層及び最下層において、貫通スルーホール6の周囲にはスルーホールランド7が形成され、このスルーホールランド7から基板5の面方向に沿って基板表層配線9が延在している。なお、基板内層配線10や基板表層配線9、貫通スルーホール6等の配線パターンは、例えばCu等の導電性金属材料により構成されている。また、基板5上において、スルーホールランド7上や基板表層配線9の基端側、基板表層配線9の非形成領域、(すなわち基板表層配線9の先端側や、電子部品51の実装領域を除く領域)は、ソルダーレジスト8によって被覆されている。
【0017】
電子部品51は、LSIパッケージ19や、受動部品20、その他の部品(例えば、コネクタ21等)を有している。この場合、受動部品20及びコネクタ21等については、基板表層配線9の先端に形成された基板電極パッド11上にはんだ17を介して実装されている。
【0018】
図3は図1のA部拡大図である。
図1〜図3に示すように、LSIパッケージ19は、エリアアレイBGAタイプの半導体パッケージであって、下面に行列方向に沿って複数の電極パッド19aが露出するとともに、各電極パッド19a上にははんだ等からなる球状のピン22が形成されている。そして、LSIパッケージ19は、導電性樹脂材料からなる接合材55によって基板5上に実装されている。
【0019】
接合材55は、基板5上において、LSIパッケージ19のピン22に対応して形成された複数の導電性樹脂パッド13(以下、樹脂パッド13という)と、樹脂パッド13と基板表層配線9の先端側とを接続する導電性樹脂配線12(以下、樹脂配線12という)とを有している。これら樹脂パッド13及び樹脂配線12は同一材料により一体的に形成されている。
【0020】
樹脂パッド13は、基板5上において、LSIパッケージ19の各ピン22と対向する領域に配置され、LSIパッケージ19の電極パッド19aとの間でピン22を挟み込むように形成されている。すなわち、樹脂パッド13は、基板5上におけるLSIパッケージ19の実装領域J(基板5上におけるLSIパッケージ19の平面視外形との対向(直下)領域)に行列方向に沿って配列されており、樹脂パッド13とピン22とが直接接合されることで、LSIパッケージ19が基板5に実装されている。
樹脂配線12は、樹脂パッド13と基板表層配線9とを接続するものであり、基端側が樹脂パッド13に接続され、先端側がLSIパッケージ19の実装領域Jの外側で基板表層配線9に接続されている。この場合、複数の樹脂パッド13のうち、LSIパッケージ19の実装領域Jの内周列側に配置された樹脂パッド13から引き出された樹脂配線12は、外側に配置された樹脂パッド13間を通ってLSIパッケージ19の実装領域Jの外側まで引き出されている。すなわち、本実施形態では、基板5上におけるLSIパッケージ19の実装領域Jには、LSIパッケージ19のピン22と1対1で対応する導電性金属材料からなる電極パッドは形成されていない。
【0021】
このように、本実施形態の半導体装置50では、LSIパッケージ19のピン22直下に導電性金属材料からなる電極パッドは配されず、樹脂配線12と同一材料で一括、一体にて形成された樹脂パッド13によりピン22が接合されている。すなわち、樹脂パッド13は、ピン22を基板5上に実装するためのパッドとしての機能に加え、接合材としての機能も兼ねる構造となっている。さらに、樹脂配線12は基板5上に形成された基板表層配線9と接続される構造となる。よって、半導体装置50は、LSIパッケージ19側から基板5の厚さ方向に沿って、電極パッド19a/ピン22(はんだ)/樹脂パッド13/基板5の順で積層された状態となる。
【0022】
なお、接合材55に用いる導電性樹脂は、樹脂16中に導電性の金属フィラー14が配合されてなる。本実施形態の接合材55を構成する樹脂16は、所望の導電率、印刷性、硬化特性、信頼性等が得られれば特に制限されるものではなく、例えばエポキシ系、ポリエステル系、フェノール系、ウレタン系、アクリル系等、各種の樹脂を用いることができる。また、これらの樹脂材料を混合した樹脂16を用いてもよいが、接着強度及び樹脂自身の強度の観点から、少なくとも一部にエポキシ系の樹脂を含有していることが好ましい。また、接合材55の導電性確保の面から、樹脂16中の金属フィラー14の割合を、80wt%〜95wt%とすることが好ましい。これに加え、樹脂16中での導電経路増加、及び樹脂強度向上による導電性の向上のため、1wt%以下程度のカーボンナノチューブを分散配合することがより好ましい。
さらに、後述するが導電性材料の印刷塗布方法をスクリーン印刷とし、印刷後の厚みをできる限り大きく取ることが望ましい。これらの施策により、導電性を確保しつつ、基板5やピン22との密着性や部品接合に必要な強度を得ることができる。
【0023】
また、樹脂16中に含まれる金属フィラー14は、例えば、Au、Ag、Cu、Ni等の粉末もしくは、Cu、Ni等にAuまたはAgの被覆をした粉末とすることができる。またその形状は、限定されず、燐片状、球状、もしくはこれらの組合せ等とすることができる。この場合、金属フィラー14の径(長軸方向)を0.1〜5μm程度とすることで、線幅が30μm以下の比較的微細な樹脂配線12を容易に形成できる。
【0024】
ところで、上述した従来の電子部品の実装構造では、図20に示すように、導電性樹脂38ではんだやSn系めっきの部品と接合する際、LSIパッケージ19の電極パッド19aと、ビルドアップ基板34の電極パッド36との間に、ピン22(はんだ)と導電性樹脂38を挟み込む構造となっている(電極パッド19a/ピン22(はんだ)/導電性樹脂38/電極パッド36/ビルドアップ基板34)。この場合、高温放置試験等でピン22に含まれるSnが金属フィラー14中に拡散してボイド39を形成し、接合強度劣化、導通不良を招く問題がある。
【0025】
これに対して、本願発明者ははんだに含まれるSnの拡散が、SnとAgとを接触させた状態で金属間に挟み込まない限り、ほとんど進行しないことを見出した。
すなわち、本実施形態では、LSIパッケージ19が導電性樹脂からなる樹脂パッド13によって基板5上に実装されるとともに、樹脂配線12によってLSIパッケージ19の実装領域Jの外側で基板表層配線9に接続されている構成とした。
この構成によれば、導電性金属材料からなる電極パッド36とピン22とを導電性樹脂38により接続する従来の場合に比べて、金属材料(LSIパッケージ19のピン22及び基板表層配線9)の間の距離が拡大されるため、ピン22に含まれるSnが導電性樹脂中の金属フィラー14に拡散するのを抑制することができる。これにより、ピン22と樹脂パッド13との接合強度及び導通性を維持できるので、高信頼性な実装構造を得ることができる。すなわち、本実施形態では基板5におけるLSIパッケージ19の実装領域Jに電極パッド19aと同一材料からなる電極パッドは存在せず、SnとAgとを同一の金属材料で挟み込む構造とはなり得ない。そのため、Snの拡散を抑制することができ、導電性樹脂を用いた接合材55の信頼性を著しく高めることができる。
【0026】
また、上述したように従来の電子部品の実装構造では、図18,図19に示すように、LSIパッケージ19の内周列側から配線を引き出す場合、電極パッド36の間に基板表層配線9aを通す方法がある。しかしながら、ピン22間に通せる配線数はピンピッチおよび配線幅により制限を受けるため、CSPなどの比較的多ピン、狭ピッチでの列数が多いパッケージでは引出しが困難である場合が多い。またビルドアップ基板34を用いた場合には、パッケージのインタポーザ等を除き、コスト等の面から一般的には線幅75μm以上の基板表層配線9が用いられる。この場合、例えば0.5mmピッチのCSPでは、ピン22間に配線1本を通すのが限界であり、最外周から3列目以降はビア2を介して基板内層配線10aで引き出すしかない。
【0027】
これに対して、本実施形態ではLSIパッケージの実装領域J上での配線パターンを導電性樹脂(樹脂配線12)により形成しているため、比較的微細な配線パターンを形成できる。この場合、ピン22(樹脂パッド13)のピッチが0.5mm程度の微細なピッチの場合であっても、ピン22間に2〜3本程度の樹脂配線12を通すことができる。また、フルグリッドのBGAでなければ、LSIパッケージ19の内周側に樹脂配線12を引き出し、貫通スルーホール6を介して基板内層配線10、もしくは基板5の裏面に形成された基板表層配線9にて引き出せば良い。
このように、図3に示すような貫通スルーホール6のみで層間の配線が接続されてなる基板5を用いて、外周から4列程度の樹脂配線12の引出しが可能となる。そのため、ビルドアップ基板34(図18参照)と比較して基板コストを大幅に低減することができる。
さらに、上述したように、本実施形態の半導体装置50は、樹脂配線12と同一材料で一括、一体にて形成された樹脂パッド13とピン22が接合されており、樹脂パッド13は接合材も兼ねる構造となっているため、はんだペースト等の実装材料費、及び実装プロセス費が低減できるメリットもある。
【0028】
図4は接合部詳細の他の形態を示す断面図である。
ところで、上述したLSIパッケージ19では、図4に示すように、ピン22の表面に酸化膜23が存在している場合があり、これによりピン22の導電性が低下し、電子部品51を実装した場合に高抵抗となる問題がある。
そこで、多面体、多角柱、多角錐または円錐等、断面視で複数の頂点部56を有する多角形状に形成され、かつ長辺が10nm以上に形成された金属フィラー15を樹脂16中の少なくとも一部に配合し、この金属フィラー15の頂点部56がピン22の酸化膜23を突き破り、ピン22の内部に侵入するような接合構造とすることが好ましい。これにより、酸化膜23の影響を受けない、安定した電気的導通が得られる。
【0029】
図5は接合部詳細の他の形態を示す断面図である。
また、図5に示すように、金属フィラー14のうち、少なくとも一部の金属フィラー58が、表面に多面体、多角柱、多角錐、円錐、楕円体等の突起部57を有し、金属フィラー58の突起部57がピン22の酸化膜23を突き破り、ピン22の内部に侵入するような実装構造とすることも好ましい。この場合も、上述したように酸化膜23の影響を受けない、安定した電気的導通が得られる。
【0030】
なお、部品搭載時に、LSIパッケージ19のピン22と、基板5との間隔が、頂点部56や突起部57を持つ金属フィラー15,58の径以下になるよう押込み量を調整することで、ピン22の表面に金属フィラー15,58が突き刺さり、ピン22表面の酸化膜23を突き破って、より安定な電気的接合が得られる。この間隔は、必ずしも頂点部56,57を持つ金属フィラー15,58の径以下とする必要はないが、小さくするほど金属フィラー15,58がピン22の酸化膜23を突き破る可能性が高くなる。
【0031】
図6は接合部詳細の他の形態を示す断面図である。
さらに、図6に示すように、ピン22における樹脂パッド13と接触する部分の少なくとも一部に、厚さ30nm以下の金属ナノ粒子焼成膜(金属膜)25を設けることも好ましい。このとき用いる金属ナノ粒子は、Au、Ag等の貴金属が好ましく、ピン22の融点以下の温度にて焼成可能で、ドデシルアミン等のキュア時に酸素と反応して脱離する分散剤を用いることが必要である。これにより、ピン22に金属ナノ粒子を塗布、キュアすると、分散剤の脱離に伴ってピン22の酸化膜23を還元するとともに、キュア後は貴金属からなる金属ナノ粒子焼成膜25がピン22の表面を覆うため、再酸化を抑制できる。さらに、ナノAgを用いた場合には、導電性樹脂の金属フィラー14として一般的なAgと同一の金属であるため、良好な電気的接続が得られる利点もある。なお、図示はしないが、ナノAgや分散剤、フラックス等、酸化膜還元効果のある材料を、予め接合材55(導電性樹脂)に含有させておくこともできる。これにより、接合材55のキュア時に、ピン22の酸化膜23を除去し、良好な電気的接続を得ることができる。
【0032】
また、本実施形態の半導体装置50において樹脂配線12のさらなる高密度化を図るには、金属フィラー14の少なくとも一部に粒子径が20nm程度以下の微粒子を含有した導電性樹脂を原料として用いることが好ましい。このような金属微粒子を含有することにより、導電性樹脂の印刷性が向上し、狭ピッチ化に対応可能なだけでなく、微粒子同士が融着して導電率の向上も同時に実現できる。また、粒子径が20nm程度以下の金属では、比較的低温(150〜230℃程度)で金属微粒子を焼結させることができるので、金属フィラー14同士の焼結に伴って接合材55の導電率向上が図れるとともに、上述した金属ナノ粒子焼成膜25とも融着し、接合材55の導電率をさらに向上できる。このとき、搭載したLSIパッケージ19の接合力は、導電性樹脂中の樹脂16が担うが、LSIパッケージ19のピン22を形成する金属と導電性樹脂中の金属フィラー14が直接融着或いはアンカー効果によって当該接合がなされてもよいし、双方の結合力で結合されていてもよい。なお、樹脂16及びナノサイズの金属フィラー14は、ピン22の融点以下で硬化、焼結が可能な材料および加熱プロセスによって形成することが好ましい。
【0033】
(電子部品の実装方法)
次に、本発明の電子部品の実装方法として、上述した半導体装置50の製造方法について説明する。図7,8は、本実施形態における電子部品の実装方法の例を概略的に示す断面図である。
まず、図7(a)に示すように、少なくとも一方の面に、樹脂配線12及び樹脂パッド13が形成可能な基板5を準備する(準備工程)。この基板5は、表面に基板表層配線9、電極パッド11及びソルダーレジスト8等が予め設けてある。この場合、LSIパッケージ19の実装領域Jには、基板表層配線9は形成されていない。また、基板5上におけるLSIパッケージ19の実装領域Jには、このLSIパッケージ19のピン22と1対1で対応する導電性金属材料からなる電極パッドは形成されていない。
【0034】
次に、図7(b)に示すように、基板5上にペースト状の導電性樹脂を所望の形状にて印刷塗布し、樹脂配線(未硬化)12a及び樹脂パッド(未硬化)13aを形成する(塗布工程)。なお、導電性樹脂の印刷は、所定のパターンが形成できる方法であれば、その塗布方法は限定されず、マスクを用いたスクリーン印刷法や、ディスペンス法、インクジェット法等によって基板5表面に所定パターンとなるように塗布することができる。
【0035】
次いで、図7(c)に示すように、未硬化の樹脂パッド13aとLSIパッケージ19のピン22とを位置合わせした状態でLSIパッケージ19を基板5上に搭載し、その後、導電性樹脂をキュアする(実装工程)。これにより、樹脂配線(硬化後)12と樹脂パッド(硬化後)13を得ることができ、両者の導電性発現と、LSIパッケージ19のピン22との接合を同時に実現することができる。
【0036】
この際、導電性樹脂キュア時の加熱炉の設定温度は、鉛フリーはんだと比較して低くできるため、省エネルギー化に貢献できるとともに、LSIパッケージ19及び基板5への熱負荷が少なく、高信頼性の実装構造を提供できる。また、導電性樹脂は、単純、かつ少ない工程数にて比較的微細なパターン形成が可能なこと、パターン形成に必要な設備が印刷機と樹脂硬化用の炉のみであること等から、安価な製造コストを低減できる。また、樹脂パッド13及び樹脂配線12が同一材料にて一体形成されること、必要な箇所のみに部材を供給する完全アディティブ工法であること、樹脂材料が熱硬化性樹脂の場合には鉛フリーはんだと比較して低温で硬化可能なこと等から、工程削減及び廃棄部材の低減が可能であり、低コストにて環境調和型(低環境負荷)の製品が提供できる。なお、実装工程に先立って、上述した図6に示すような金属ナノ粒子焼成膜25をピン22の表面に設けても構わない。
【0037】
続いて、図8(a)に示すように、他の電子部品51(受動部品20及びコネクタ21等)を実装するため、基板5表面に形成された電極パッド11上に、はんだペースト18を供給する(はんだペースト供給工程)。はんだペースト18の塗布方法は特に限定されないが、メタルマスクを用いた印刷法やディスペンス法などにより供給することができる。但し、メタルマスクを用いた印刷法を実施する場合には、既にLSIパッケージ19が実装されているため、メタルマスクにおけるLSIパッケージ19の実装領域にザグリを設ける必要がある。
【0038】
最後に、図8(b)に示すように、受動部品20やコネクタ21をはんだペースト18上に搭載し、はんだペースト18を溶融、凝固して接合させる。これにより、本実施形態の半導体装置50が完成する。
このとき、リフロー炉ではんだ付けする場合には、先に実装したLSIパッケージ19のピン22も同時に溶融する可能性があり、これにより、樹脂パッド13中の金属フィラー14が、溶融したピン22に拡散する可能性がある。そのため、LSIパッケージ19上に昇温抑制部材26を設け、LSIパッケージ19のピン22の昇温、溶融を防ぐことが好ましい。昇温抑制部材26は、ピン22の溶融が抑制できるだけの熱容量を持っていれば良く、材質、形状は特に限定されないが、金属ブロックや、フィンのついたヒートシンク状の金属が好ましい。なお、この昇温抑制部材26は、はんだ付け後に取り外しても良いし、そのまま残してLSIパッケージ19の放熱部材として利用しても良い。この他のはんだ付け方法として、LSIパッケージ19のピン22が溶融しないよう、はんだコテによる手付けや、ホットノズルを用いた局所加熱を用いる方法もある。
【0039】
以上説明したように、本実施形態における電子部品の実装方法によれば、基板低コスト化、実装工程削減などが可能となり、安価で環境負荷が低く、高信頼性の電子機器製品を提供できる。
加えて、本実施形態によれば、電子部品51の形態(部品搭載位置、さらには搭載部品の形態やピンピッチ等)が変更になった場合でも、基板5自体の改版が必要ないという利点もある。すなわち、電子部品51の形態に併せて導電性樹脂印刷用のスクリーンマスク、もしくは描画パターンデータを変更するだけでよいので、設計自由度の高い半導体装置50の提供が可能となる。よって、電子部品51の多様化に容易に対応できる。
【0040】
(変形例)
図9は第1実施形態における半導体装置の変形例を示す断面図である。
上述した第1実施形態では、LSIパッケージ19のみが接合材55(樹脂パッド13)上に実装される場合について説明したが、図9に示す半導体装置100では、受動部品20やコネクタ21等の他の電子部品51についても導電性樹脂を用いた接合材155によって実装しても構わない。この場合、接合材155は、受動部品20やコネクタ21の電極パッド20a,21aに接続される樹脂パッド113と、樹脂パッド113から受動部品20及びコネクタ21の実装領域K,Lの外側まで引き出され、基板表層配線9に接続された樹脂配線112とが一体的に形成されたものである。すなわち、本変形例では、基板5上における各受動部品20及びコネクタ21の実装領域K,Lには、各電極パッド20a,21aと1対1で対応する金属製の電極パッドは形成されていない。
【0041】
図10は、上述した変形例の電子部品の実装方法の例を概略的に示す断面図である。
図10(a),(b)に示すように、本変形例の半導体装置100を製造する場合、基板表層配線9は基板5における各電子部品51の実装領域J,K,Lの外側に形成されている。そして、上述した塗布工程において、LSIパッケージ19の実装領域Jに加え、受動部品20、コネクタ21等の実装領域K,L上にも、樹脂配線(未硬化)112a及び樹脂パッド(未硬化)113aを塗布する。そして、実装工程において、未硬化の樹脂パッド113aと受動部品20及びコネクタ21の電極パッド20a,21aとを位置合わせした状態で、受動部品20及びコネクタ21を基板5上に搭載し、その後、導電性樹脂をキュアする。これにより、受動部品20及びコネクタ21が、LSIパッケージ19と同時に接合される。以上により、上述した図9に示す半導体装置100を製造できる。
このような実装方法とすることで、受動部品20及びコネクタ21等を別途はんだ付けする必要がなく、接合部材、実装プロセスを低減でき、コスト低減、環境負荷低減の効果が得られる。
【0042】
(第2実施形態)
次に、本発明の第2実施形態について説明する。図11は、第2の実施形態の電子部品の実装構造(半導体装置)を示す概略的な断面図である。以下の説明では、上述した第1実施形態と同様の構成については同一の符号を付し、説明を省略する。
図11に示すように、本実施形態の半導体装置200は、基板5におけるスルーホールランド7上や基板表層配線9の基端側、基板表層配線9の非形成領域に加え、LSIパッケージ19の実装領域Jを覆うようにソルダーレジスト201が形成されており、基板表層配線9から引き出された樹脂配線12がソルダーレジスト201上を乗り上げるように形成されている。そして、樹脂配線12の先端には樹脂パッド13が形成され、この樹脂パッド13上にLSIパッケージ19が実装されている。この場合、LSIパッケージ19の実装領域Jにおいて、基板5に対して垂直方向の部材構成は、電極パッド19a/ピン22(はんだ)/樹脂パッド13/ソルダーレジスト201/基板5となる。
【0043】
次に、上述した第2実施形態の電子部品の実装方法(半導体装置の製造方法)について説明する。図12は第2実施形態における半導体装置の製造方法を示す工程図であり、半導体装置の断面図である。
図12(a)に示すように、まずソルダーレジスト201が形成された基板5を準備する。その後、第1実施形態と同様に、図12(b)に示すように、ペースト状の樹脂配線(未硬化)12a、及び樹脂電極パッド(未硬化)13aをソルダーレジスト201上に印刷形成し、図12(c)に示すように、LSIパッケージ19搭載後、未硬化の樹脂配線(未硬化)12a、及び樹脂電極パッド(未硬化)13aをキュアして、配線形成とLSIパッケージ19の実装を同時に実施する。なお、その後の受動部品20及びコネクタ21のはんだ付け方法は、第1実施形態と同様である。
【0044】
本実施形態によれば、第1実施形態と同様の効果を奏するとともに、基板5上におけるソルダーレジスト201で覆われている部分に基板表層配線9を形成することが可能なため、実質配線層数が増加し、配線引き回しの自由度が向上する効果がある。さらに、基板5の基材の表面と比較して、ソルダーレジスト201は表面状態が滑らかであり、接合材55の印刷性が向上できる。また、ソルダーレジスト201の表面が滑らかなため、基材で発生しやすい凹部内への接合材55の染込みと、これに伴う部品接合に寄与する樹脂量の減少を防ぐこともできる。これらの効果により、配線密度が高く、信頼性の高い配線、および接合材が得られる。
【0045】
(変形例)
次に、第2実施形態の変形例について説明する。図13は変形例の半導体装置を示す断面図である。
図13は、第2実施形態の変形例における半導体装置を概略的に示す断面図である。本変形例は、図13に示すように、基板5における受動部品20及びコネクタ21等の実装領域K,Lにも、ソルダーレジスト251を形成している点で、上述した第2実施形態及び第1実施形態の変形例と相違している。すなわち、本変形例の半導体装置250は、基板5上におけるスルーホールランド7上や基板表層配線9の基端側、基板表層配線9の非形成領域、及びLSIパッケージ19の実装領域Jに加え、受動部品20及びコネクタ21の実装領域K,Lにソルダーレジスト251が形成されている。そして、受動部品20及びコネクタ21の実装領域K,Lにおいて、ソルダーレジスト251上に受動部品20及びコネクタ21が実装される接合材255が形成されている。この場合、接合材255は、受動部品20やコネクタ21の電極パッド20a,21aに接続される樹脂パッド213と、樹脂パッド213から受動部品20及びコネクタ21の実装領域K,Lの外側まで引き出され、基板表層配線9に接続された樹脂配線212とが一体的に形成されたものである。
【0046】
図14は、変形例の電子部品の実装方法(半導体装置の製造方法)の例を概略的に示す断面図である。本変形例の半導体装置250を製造する場合には、上述した第1実施形態の変形例とほぼ同様の方法により製造することができる。具体的には、図14(a)に示すように、まずソルダーレジスト251が形成された基板5を準備する。そして、図14(b)に示すように、塗布工程において、LSIパッケージ19の実装領域Jに加え、受動部品20、コネクタ21等の実装領域K,Lのソルダーレジスト251上にも、樹脂配線(未硬化)212a及び樹脂パッド(未硬化)213aを塗布する。そして、実装工程において、未硬化の樹脂パッド213aと受動部品20及びコネクタ21の電極パッド20a,21aとを位置合わせした状態で、受動部品20及びコネクタ21を基板5上に搭載し、その後、導電性樹脂をキュアする。これにより、受動部品20及びコネクタ21が、LSIパッケージ19と同時に接合される。以上により、上述した図13に示す半導体装置250を製造できる。
このような実装方法とすることで、受動部品20及びコネクタ21等を別途はんだ付けする必要がなく、接合部材、実装プロセスを低減でき、コスト低減、環境負荷低減の効果が得られる。
【0047】
なお、本発明の技術範囲は、上述した各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において、上述した実施形態に種々の変更を加えたものを含む。すなわち、上述した実施形態で挙げた構成等はほんの一例に過ぎず、適宜変更が可能である。
例えば、上述した実施形態では基板5の片面のみに電子部品51を実装した場合を例としているが、同様の方法にて基板5の両面に電子部品51を実装してもよい。さらに、本実施形態の基板5に実装する電子部品51は、上述したLSIパッケージ19や、受動部品20、コネクタ21に限られることはない。
【0048】
(付記1)前記配線基板上に前記電子部品が複数実装され、前記電子部品のうち、エリアアレイタイプの前記電子部品は、前記接合材に実装され、その他の前記電子部品は前記配線基板上にはんだにて実装されている電子部品の実装構造。
【0049】
(付記2)前記配線基板はガラスエポキシからなり、前記樹脂配線が、前記配線基板上に印刷形成されている電子部品の実装構造。
【0050】
(付記3)前記電子部品の前記外部電極表面には、Snが含まれている電子部品の実装構造。
【0051】
(付記4)前記導電性樹脂に含まれる金属フィラーの材料が、Au、Ag、Cu、Niもしくは、Cu、Niの表面をAuまたはAgで被覆したものである電子部品の実装構造。
【0052】
(付記5)前記導電性樹脂中には、カーボンナノチューブが含まれている電子部品の実装構造。
【0053】
(付記6)表層及び内層に配線を有し、層間の前記配線同士が貫通スルーホールによって接続された配線基板上に、外部電極を有する複数の電子部品が接合材を介して実装されてなる電子部品の実装方法であって、前記配線基板上における前記電子部品との対向領域よりも外側で、前記表層の前記配線と接続するように導電性樹脂からなる前記接合材を塗布する塗布工程と、前記導電性樹脂上に、前記複数の電子部品のうち、少なくともエリアアレイタイプの電子部品を実装する第1実装工程と、前記複数の電子部品のうち、前記エリアアレイタイプの電子部品以外の前記電子部品をはんだにて前記配線基板上に実装する第2実装工程と、を有している電子部品の実装方法。
【0054】
(付記7)前記実装工程に先立って、前記実装工程で実装する前記電子部品の前記外部電極表面における少なくとも一部に、直径30nm以下の金属粒子を塗布、焼成して金属膜を形成する金属膜形成工程を有し、前記第1実装工程では、前記金属膜と前記導電性樹脂とを接触させた状態で前記電子部品を実装する電子部品の実装方法。
【0055】
(付記8)前記塗布工程では、スクリーン印刷法、ディスペンス法、またはインクジェット法により前記導電性樹脂を形成する電子部品の実装方法。
【符号の説明】
【0056】
5: 貫通スルーホール基板(配線基板)
6: 貫通スルーホール
8,201,251: ソルダーレジスト
9: 基板表層配線(配線)
10:基板内層配線(配線)
11:基板電極パッド
12,112,212:導電性樹脂配線(樹脂配線)
13,113,213:樹脂パッド(パッド部)
14,15,58:金属フィラー
56:頂点部(頂点)
57:突起部
17:はんだ
18:はんだペースト
19:LSIパッケージ(電子部品)
20:受動部品(その他の電子部品)
21:コネクタ(その他の電子部品)
22:ピン(外部電極)
23:酸化膜
25:金属ナノ粒子焼成膜(金属膜)
55,155,255:接合材
【特許請求の範囲】
【請求項1】
表層及び内層に配線を有し、層間の前記配線同士が貫通スルーホールによって接続された配線基板上に、外部電極を有する電子部品が接合材を介して実装されてなる電子部品の実装構造であって、
前記接合材は導電性樹脂からなり、
前記接合材は前記配線基板上における前記電子部品との対向領域よりも外側まで引き出されて前記配線に接続されていることを特徴とする電子部品の実装構造。
【請求項2】
前記接合材は、前記外部電極が実装されるパッド部と、
前記パッド部及び前記配線の間を接続する樹脂配線とを有し、
前記パッド部及び前記樹脂配線が、同一材料にて一体的に形成されてなることを特徴とする請求項1記載の電子部品の実装構造。
【請求項3】
前記配線基板と前記接合材との間にソルダーレジストが形成されていることを特徴とする請求項1または請求項2記載の電子部品の実装構造。
【請求項4】
前記外部電極表面の少なくとも一部には、直径30nm以下の金属粒子を焼成して得た金属膜が形成されていることを特徴とする請求項1ないし請求項3の何れか1項に記載の電子部品の実装構造。
【請求項5】
前記導電性樹脂に含まれる金属フィラーのうち、少なくとも一部の前記金属フィラーは、断面視で複数の頂点を有する多角形状に形成されるとともに、長辺が10nm以上に形成され、
前記頂点が前記外部電極内に侵入していることを特徴とする請求項1ないし請求項4の何れか1項に記載の電子部品の実装構造。
【請求項6】
前記導電性樹脂に含まれる金属フィラーのうち、少なくとも一部の前記金属フィラーには、表面から先細るように突出する突起部が形成され、
前記突起部が前記外部電極内に侵入していることを特徴とする請求項1ないし請求項5の何れか1項に記載の電子部品の実装構造。
【請求項7】
表層及び内層に配線を有し、層間の前記配線同士が貫通スルーホールによって接続された配線基板上に、外部電極を有する電子部品が接合材を介して実装されてなる電子部品の実装方法であって、
前記配線基板上に導電性樹脂からなる前記接合材を塗布する塗布工程と、
前記導電性樹脂上に、前記電子部品を実装する実装工程と、を有し、
前記塗布工程では、前記配線基板上における前記電子部品との対向領域よりも外側で、前記表層の前記配線と接続するように前記接合材を塗布することを特徴とする電子部品の実装方法。
【請求項8】
前記導電性樹脂に含まれる金属フィラーのうち、少なくとも一部の前記金属フィラーは、断面視で複数の頂点を有する多角形状に形成されるとともに、長辺が10nm以上に形成され、
前記実装工程では、前記電子部品を前記配線基板に向けて押圧しながら実装して、前記頂点を前記外部電極内に侵入させることを特徴とする請求項7記載の電子部品の実装方法。
【請求項9】
前記導電性樹脂に含まれる金属フィラーのうち、少なくとも一部の前記金属フィラーには、表面から先細るように突出する突起部が形成され、
前記実装工程では、少なくとも前記エリアアレイタイプの電子部品を前記配線基板に向けて押圧しながら実装して、前記突起部を前記外部電極内に侵入させることを特徴とする請求項7または請求項8記載の電子部品の実装方法。
【請求項1】
表層及び内層に配線を有し、層間の前記配線同士が貫通スルーホールによって接続された配線基板上に、外部電極を有する電子部品が接合材を介して実装されてなる電子部品の実装構造であって、
前記接合材は導電性樹脂からなり、
前記接合材は前記配線基板上における前記電子部品との対向領域よりも外側まで引き出されて前記配線に接続されていることを特徴とする電子部品の実装構造。
【請求項2】
前記接合材は、前記外部電極が実装されるパッド部と、
前記パッド部及び前記配線の間を接続する樹脂配線とを有し、
前記パッド部及び前記樹脂配線が、同一材料にて一体的に形成されてなることを特徴とする請求項1記載の電子部品の実装構造。
【請求項3】
前記配線基板と前記接合材との間にソルダーレジストが形成されていることを特徴とする請求項1または請求項2記載の電子部品の実装構造。
【請求項4】
前記外部電極表面の少なくとも一部には、直径30nm以下の金属粒子を焼成して得た金属膜が形成されていることを特徴とする請求項1ないし請求項3の何れか1項に記載の電子部品の実装構造。
【請求項5】
前記導電性樹脂に含まれる金属フィラーのうち、少なくとも一部の前記金属フィラーは、断面視で複数の頂点を有する多角形状に形成されるとともに、長辺が10nm以上に形成され、
前記頂点が前記外部電極内に侵入していることを特徴とする請求項1ないし請求項4の何れか1項に記載の電子部品の実装構造。
【請求項6】
前記導電性樹脂に含まれる金属フィラーのうち、少なくとも一部の前記金属フィラーには、表面から先細るように突出する突起部が形成され、
前記突起部が前記外部電極内に侵入していることを特徴とする請求項1ないし請求項5の何れか1項に記載の電子部品の実装構造。
【請求項7】
表層及び内層に配線を有し、層間の前記配線同士が貫通スルーホールによって接続された配線基板上に、外部電極を有する電子部品が接合材を介して実装されてなる電子部品の実装方法であって、
前記配線基板上に導電性樹脂からなる前記接合材を塗布する塗布工程と、
前記導電性樹脂上に、前記電子部品を実装する実装工程と、を有し、
前記塗布工程では、前記配線基板上における前記電子部品との対向領域よりも外側で、前記表層の前記配線と接続するように前記接合材を塗布することを特徴とする電子部品の実装方法。
【請求項8】
前記導電性樹脂に含まれる金属フィラーのうち、少なくとも一部の前記金属フィラーは、断面視で複数の頂点を有する多角形状に形成されるとともに、長辺が10nm以上に形成され、
前記実装工程では、前記電子部品を前記配線基板に向けて押圧しながら実装して、前記頂点を前記外部電極内に侵入させることを特徴とする請求項7記載の電子部品の実装方法。
【請求項9】
前記導電性樹脂に含まれる金属フィラーのうち、少なくとも一部の前記金属フィラーには、表面から先細るように突出する突起部が形成され、
前記実装工程では、少なくとも前記エリアアレイタイプの電子部品を前記配線基板に向けて押圧しながら実装して、前記突起部を前記外部電極内に侵入させることを特徴とする請求項7または請求項8記載の電子部品の実装方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【公開番号】特開2011−165968(P2011−165968A)
【公開日】平成23年8月25日(2011.8.25)
【国際特許分類】
【出願番号】特願2010−27999(P2010−27999)
【出願日】平成22年2月10日(2010.2.10)
【出願人】(000004237)日本電気株式会社 (19,353)
【Fターム(参考)】
【公開日】平成23年8月25日(2011.8.25)
【国際特許分類】
【出願日】平成22年2月10日(2010.2.10)
【出願人】(000004237)日本電気株式会社 (19,353)
【Fターム(参考)】
[ Back to top ]