電気光学装置、半導体装置、表示装置およびこれを備える電子機器
【課題】光センサーの熱電流を効果的に除去する。
【解決手段】液晶パネル９１１と、該パネル基板の面に光を照射するバックライトユニット９２６と、周囲の光の照度を検出する光センサー３５０と、前記光検出結果に応じて前記照明装置を制御する中央演算回路７８１とを備え、前記光検出部は、前記パネル基板に設けられ、光の照度に応じて２つの端子間に流れる電流の変化を検出する受光センサー３５０Ｐと、前記受光センサーと直列に接続され、光の照度に応じて２つの端子間に流れる電流の変化を検出する遮光センサー３５０Ｄと、前記第１と第２の光センサー間の接続端（配線ＳＥＮＳＥ）の電位を電位ＶＶＣＨＧに設定する電位設定部を備え、前記第１の光センサーの他方端（配線ＶＳＨ）の電位を電位ＶＶＳＨ、前記第２の光センサーの他方端（配線ＶＳＬ）の電位を電位ＶＶＳＬとすると、前記各電位は、ＶＶＳＨ＞ＶＶＣＨＧ＞ＶＶＳＬを満たす。
【解決手段】液晶パネル９１１と、該パネル基板の面に光を照射するバックライトユニット９２６と、周囲の光の照度を検出する光センサー３５０と、前記光検出結果に応じて前記照明装置を制御する中央演算回路７８１とを備え、前記光検出部は、前記パネル基板に設けられ、光の照度に応じて２つの端子間に流れる電流の変化を検出する受光センサー３５０Ｐと、前記受光センサーと直列に接続され、光の照度に応じて２つの端子間に流れる電流の変化を検出する遮光センサー３５０Ｄと、前記第１と第２の光センサー間の接続端（配線ＳＥＮＳＥ）の電位を電位ＶＶＣＨＧに設定する電位設定部を備え、前記第１の光センサーの他方端（配線ＶＳＨ）の電位を電位ＶＶＳＨ、前記第２の光センサーの他方端（配線ＶＳＬ）の電位を電位ＶＶＳＬとすると、前記各電位は、ＶＶＳＨ＞ＶＶＣＨＧ＞ＶＶＳＬを満たす。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、電気光学装置、半導体装置、表示装置およびこれを備える電子機器に関する。
【背景技術】
【０００２】
近年、表示装置上、特に薄膜トランジスターを用いた液晶表示装置において光センサー機能を搭載する技術の開発が進んでいる（例えば特許文献１）。光センサーとしては薄膜トランジスター、ＰＩＮダイオード、ＰＮダイオードなどがあげられる。いずれの場合も受光部はシリコン薄膜であって、製造上のコストを増大させないため、表示部のスイッチング素子を構成するシリコン薄膜と同一製造工程で製造されることが望ましい。光センサーを薄膜トランジスター、ＰＩＮダイオード、ＰＮダイオードなどで構成する場合、センサーに流れる電流は照射する光の照度に応じて変化する光電流とセンサーの絶対温度の指数関数で増大する熱電流の和になる。このため、比較的高温でも正しい照度を得るためにはこの熱電流を効果的に除去する必要がある。このため、熱電流リファレンスのための遮光された遮光センサーと、遮光されていない受光センサーを配置する場合がある。特許文献１では遮光センサーと受光センサーを直列に接続して差分電流を取り出す手法が提案されている。
【０００３】
【特許文献１】特開２００６−１１８９６５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
複数の光センサーを直列配置し、電流の差分から熱電流をキャンセルする場合、従来は動作中に遮光センサーの両端にかかる電位と受光センサーの両端にかかる電位が大きく異なり、このために正しく熱電流をキャンセルできなかった。
【課題を解決するための手段】
【０００５】
本発明は、第１および第２の基板間に電気光学物質（実施の形態では、ネマティック相液晶材料９２２）が挟持されてなるパネル（実施の形態では、液晶パネル９１１）と、該パネルの前記第１（実施の形態では、アクティブマトリクス基板１０１）若しくは第２の基板（実施の形態では、対向基板９１２）の面に光を照射する照明装置（実施の形態では、バックライトユニット９２６、導光板９２７）と、周囲の光の照度を検出する光検出部（実施の形態では、検出回路３６０、受光センサー３５０Ｐ他）と、前記光検出部による検出結果に応じて前記照明装置を制御する照明制御部（実施の形態では、中央演算回路７８１、外部電源回路７８４）とを備えた電気光学装置であって、前記光検出部は、前記第１若しくは第２の基板に設けられ、光の照度に応じて２つの端子間に流れる電流の変化を検出する第１の光センサー（実施の形態では、受光センサー３５０Ｐ）と、前記第１の光センサーと直列に接続され、光の照度に応じて２つの端子間に流れる電流の変化を検出する第２の光センサー（実施の形態では、遮光センサー３５０Ｄ）と、前記第１と第２の光センサー間の接続端（実施の形態では、配線ＳＥＮＳＥ）の電位を電位ＶＶＣＨＧに設定する電位設定部（実施の形態では、配線ＲＳＴ他）とを備え、前記第１の光センサーの他方端（実施の形態では、配線ＶＳＨ）の電位を電位ＶＶＳＨ、前記第２の光センサーの他方端（実施の形態では、配線ＶＳＬ）の電位を電位ＶＶＳＬとすると、前記各電位は、ＶＶＳＨ＞ＶＶＣＨＧ＞ＶＶＳＬを満たすことを特徴とした電気光学装置である。これによれば、従来のもののように電位ＶＶＣＨＧ＝電位ＶＶＳＨもしくは電位ＶＶＣＨＧ＝電位ＶＶＳＬとする場合に比べ、第１の光センサーに印加されるバイアスと第２の光センサーに印加されるバイアスが近くなるため、両者の熱電流がより近くなり、高精度で熱電流をキャンセルできる優れた電気光学装置とすることができる。
【０００６】
また本発明は、基板上に形成された半導体装置であって、光の照度に応じて２つの端子間に流れる電流の変化を検出する第１の光センサー（実施の形態では、受光センサー３５０Ｐ）と、前記第１の光センサーと直列に接続され、光の照度に応じて２つの端子間に流れる電流の変化を検出する第２の光センサー（実施の形態では、遮光センサー３５０Ｄ）と、前記の第１の光センサーの一端（実施の形態では、配線ＶＳＨ）の電位を電位ＶＶＳＨに設定し、前記の第２の光センサーの一端（実施の形態では、配線ＶＳＬ）の電位を電位ＶＶＳＬに設定し、前記の第１の光センサーと第２の光センサーの接続端（実施の形態では、配線ＳＥＮＳＥ）を特定のタイミング（実施の形態では、ｔ＝０）で電位ＶＶＣＨＧに設定する電位設定部を備え、前記各電位は、電位ＶＶＳＨ＞電位ＶＶＣＨＧ＞電位ＶＶＳＬを満たすことを特徴とした半導体装置である。これによれば、従来の電位ＶＶＣＨＧ＝電位ＶＶＳＨもしくは電位ＶＶＣＨＧ＝電位ＶＶＳＬとする場合に比べ、第１の光センサーに印加されるバイアスと第２の光センサーに印加されるバイアスが近くなるため、両者の熱電流がより近くなり、高精度で熱電流をキャンセルできる優れた半導体装置とすることができる。
【０００７】
また本発明は、さらに、前記接続端（実施の形態では、配線ＳＥＮＳＥ）はポリシリコン薄膜トランジスターで構成された検出回路に接続され、前記電位ＶＶＣＨＧ、電位ＶＶＳＨ、電位ＶＶＳＬの関係が、｜ＶＶＣＨＧ−（ＶＶＳＨ＋ＶＶＳＬ）÷２｜が０．３Ｖから１．０Ｖの間であることを特徴とした半導体装置である。このように、第１の光センサーに印加されるバイアスと第２の光センサーに印加されるバイアスを近くするため、前記接続端（配線ＳＥＮＳＥ）の初期の電位ＶＶＣＨＧはなるべく（ＶＶＳＨ＋ＶＶＳＬ）÷２に近い方がよいが、十分高温では接続端（配線ＳＥＮＳＥ）の最終到達電位は（ＶＶＳＨ＋ＶＶＳＬ）÷２にほぼ近くなる。検出回路をポリシリコン薄膜トランジスターで構成すると、回路内の薄膜トランジスターの閾値ばらつきが存在し、このため検出回路の動作電圧がレンジで０．３Ｖから１．０Ｖ程度ばらついてしまう。そこで、この動作電圧のばらつき分、（ＶＶＳＨ＋ＶＶＳＬ）÷２よりずらした電位を初期電位とすれば、検出回路が動作しないということが無く、かつ第１の光センサーに印加されるバイアスと第２の光センサーに印加されるバイアスを可能な限り近づけることができる。
【０００８】
また本発明は、前記検出回路は前記接続端（実施の形態では、配線ＳＥＮＳＥ）の電位が一定の電位になったタイミング（ｔ＝ｔ０）で出力状態が変化し、前記一定の電位になったタイミング（ｔ＝ｔ０）では、接続端（配線ＳＥＮＳＥ）の電位ＶＳＥＮＳＥと、電位ＶＶＳＨと電位ＶＶＳＬの平均電圧（（ＶＶＳＨ＋ＶＶＳＬ）÷２）の差異は最大で１．０Ｖであることを特徴とする。このように設定すると、第１の光センサーに印加されるバイアスと第２の光センサーに印加されるバイアスを可能な限り近づける最適設定ができ、検出精度が最善となる。
【０００９】
また本発明は前記第１の光センサー及び前記第２の光センサーは薄膜ポリシリコンを用いたＰＩＮ接合ダイオードもしくはＰＮ接合ダイオードであることを特徴とする。このようなダイオードはポリシリコン薄膜トランジスターを用いた半導体装置上に製造上の追加工程無く形成できるメリットを有するが、光電流に対する熱電流の比が単結晶ウェハ上に形成したフォトセンサー類より大きく、また印加されるバイアスによって熱電流が変動するため、本発明を適用するのにふさわしい。
【００１０】
また、本発明はこれらの半導体装置を用いた表示装置を提案する。これにより、製造コストの上昇無く、表示装置上に設けられたフォトセンサーの温度依存性を向上させ、より精度の良い光検出を可能とする。
【００１１】
また、本発明ではこれらの表示装置を用いた電子機器を提案する。温度によらず精度の良い光センサーを内蔵しているので容易に外光にあわせてバックライトを制御でき、消費電力を無意味に増大させることが無く、コストも上昇しない。
【発明を実施するための最良の形態】
【００１２】
以下、本発明に係る電気光学装置、半導体装置、表示装置およびこれを備える電子機器の実施の形態について、図面に基づいて説明する。
【００１３】
［第１の実施の形態］
図１は本実施例に係る液晶表示装置９１０の斜視構成図（一部断面図）である。液晶表示装置９１０は、アクティブマトリクス基板１０１と対向基板９１２とをシール材９２３により一定の間隔で貼り合わせ、ネマティック相液晶材料９２２を挟持した液晶パネル９１１を備える。アクティブマトリクス基板１０１上には図示しないがポリイミドなどからなる配向材料が塗布されラビング処理されて配向膜が形成されている。また、対向基板９１２は、図示しないが画素に対応したカラーフィルタと、光抜けを防止し、コントラストを向上させるための低反射・低透過率樹脂よりなるブラックマトリクス９４０と、アクティブマトリクス基板１０１上の対向導通部３３０−１〜３３０−２と短絡される共通電位が供給されるＩＴＯ膜でなる対向電極９３０が形成される。ネマティック相液晶材料９２２と接触する面にはポリイミドなどからなる配向材料が塗布され、アクティブマトリクス基板１０１の配向膜のラビング処理の方向とは直交する方向にラビング処理されている。
【００１４】
さらに対向基板９１２の外側には、上偏光板９２４を、アクティブマトリクス基板１０１の外側には、下偏光板９２５を各々配置し、互いの偏光方向が直交するよう（クロスニコル状）に配置する。さらに下偏光板９２５下には、バックライトユニット９２６と導光板９２７が配置され、バックライトユニット９２６から導光板９２７に向かって光が照射され、導光板９２７はバックライトユニット９２６からの光をアクティブマトリクス基板１０１に向かって垂直かつ均一な面光源となるように光を反射屈折させることで液晶表示装置９１０の光源として機能する。バックライトユニット９２６は、本実施例ではＬＥＤユニットであるが、冷陰極間（ＣＣＦＬ）であってもよい。バックライトユニット９２６はコネクタ９２９を通じて電子機器本体に接続され、電源を供給されるが、本実施例では電源が適宜適切な電流・電圧に調整されることでバックライトユニット９２６からの光量が調整される機能を有する。
【００１５】
図示しないが、さらに必要に応じて、周囲を外殻で覆っても良いし、あるいは上偏光板９２４のさらに上に保護用のガラスやアクリル板を取り付けても良いし、視野角改善のため光学補償フィルムを貼っても良い。
【００１６】
また、液晶表示装置９１０の外周部には光センサー受光開口部９９０が設けられる。また、アクティブマトリクス基板１０１は、対向基板９１２から張り出す張り出し部１０２が設けられ、その張り出し部１０２にある信号入力端子３２０には、ＦＰＣ（可撓性基板）９２８が実装され電気的に接続されている。ＦＰＣ（可撓性基板）９２８は電子機器本体に接続され、必要な電源、制御信号等を供給される。
【００１７】
さらに液晶表示装置９１０上には６個の光センサーの受光開口部９９０−１〜９９０−６が設けられる。この受光開口部９９０−１〜９９０−６は対向電極９３０上のブラックマトリクス９４０を部分的に除去することで形成されており、外部の光がアクティブマトリクス基板１０１上に到達するようになっている。各受光開口部９９０−１〜９９０−６の周囲は対向電極９３０上のブラックマトリクス９４０は除去されておらず、外光はアクティブマトリクス基板１０１上に到達しないようになっている。
【００１８】
図２はアクティブマトリクス基板１０１のブロック図である。アクティブマトリクス基板１０１上には、４８０本の走査線２０１−１〜２０１−４８０と１９２０本のデータ線２０２−１〜２０２−１９２０が直交して形成されており、４８０本の容量線２０３−１〜２０３−４８０は走査線２０１−１〜２０１−４８０と並行に配置されている。容量線２０３−１〜２０３−４８０は相互に短絡され、共通電位配線３３５と接続され、さらに２個の対向導通部３３０−１〜３３０−２と接続されて信号入力端子３２０より０Ｖ−５Ｖの反転信号、反転時間は３５μ秒である共通電位を与えられる。走査線２０１−１〜２０１−４８０は走査線駆動回路３０１に接続され、またデータ線２０２−１〜２０２−１９２０はデータ線駆動回路３０２に接続され、それぞれ適切に駆動される。また走査線駆動回路３０１、データ線駆動回路３０２は信号入力端子３２０から駆動に必要な信号を供給される。信号入力端子３２０は張り出し部１０２上に配置される。一方、走査線駆動回路３０１、データ線駆動回路３０２は対向基板９１２と重なる領域、すなわち張り出し部１０２外に配置される。走査線駆動回路３０１、データ線駆動回路３０２は、低温ポリシリコンＴＦＴプロセスによりアクティブマトリクス基板上に駆動に必要な回路機能をに集積するシステム・オン・グラス（ＳＯＧ）技術により、アクティブマトリクス基板上にポリシリコン薄膜トランジスターを集積することで形成されており、後述する画素スイッチング素子４０１−ｎ−ｍと同一工程で製造される、いわゆる駆動回路内蔵型の液晶表示装置となっている。
【００１９】
また６個の受光開口部９９０−１〜９９０−６と平面的に重なる領域にそれぞれ６個の受光センサー３５０Ｐ−１〜３５０Ｐ−６が形成され、それと交互になるように６個の遮光センサー３５０Ｄ−１〜３５０Ｄ−６が形成される。この受光センサー３５０Ｐ−１〜３５０Ｐ−６と遮光センサー３５０Ｄ−１〜３５０Ｄ−６もシステム・オン・グラス（ＳＯＧ）技術により、アクティブマトリクス基板上に形成される。このようにガラス基板上に画素スイッチング素子４０１−ｎ−ｍと同一工程で製造することで、製造コストを下げることができる。
【００２０】
受光センサー３５０Ｐ−１〜３５０Ｐ−６は受光開口部９９０−１〜９９０−６と平面的に重なっており外光がセンサーに到達するが、遮光センサー３５０Ｄ−１〜３５０Ｄ−６は受光開口部９９０−１〜９９０−６と平面的に重なっておらず、外光は対向電極９３０上のブラックマトリクス９４０で吸収されほとんど到達しない。受光センサー３５０Ｐ−１〜３５０Ｐ−６は配線ＰＢＴ、配線ＶＳＨ、配線ＳＥＮＳＥと、遮光センサー３５０Ｄ−１〜３５０Ｄ−６は配線ＤＢＴ、配線ＶＳＬ、配線ＳＥＮＳＥと接続される。これらの配線ＰＢＴ、配線ＶＳＨ、配線ＳＥＮＳＥ、配線ＤＢＴ、配線ＶＳＬは検出回路３６０に接続される。検出回路３６０は受光センサー３５０Ｐ−１〜３５０Ｐ−６と遮光センサー３５０Ｄ−１〜３５０Ｄ−６からの外光照度と相関を持つ出力アナログ電流に対応したパルス長の二値出力信号ＯＵＴに変換し、信号入力端子３２０へ出力する。また、配線ＶＣＨＧ、配線ＲＳＴ、配線ＶＳＬ、配線ＶＳＨも信号入力端子３２０を介して検出回路３６０に供給される。
【００２１】
詳細は後述するが、受光センサー３５０Ｐ−１〜３５０Ｐ−６はバックライト遮光電極６１１Ｐ−１〜６１１Ｐ−６、遮光センサー３５０Ｄ−１〜３５０Ｄ−６はバックライト遮光電極６１１Ｄ−１〜６１１Ｄ−６とそれぞれ平面的に重なり、それぞれバックライトからの光は遮蔽されているので、バックライトからの光によって外光の検出精度が低下することがないように構成されている。また、受光センサー３５０Ｐ−１〜３５０Ｐ−６は透明電極６１２Ｐ−１〜６１２Ｐ−６、遮光センサー３５０Ｄ−１〜３５０Ｄ−６は透明電極６１２Ｄ−１〜６１２Ｄ−６とも重なっており、表示領域３１０を駆動する際に発生した電磁ノイズによって検出精度が低下することもない。これらの構成によって、受光センサー３５０Ｐ−１〜３５０Ｐ−６および遮光センサー３５０Ｄ−１〜３５０Ｄ−６は表示領域３１０近くに配置しても検出精度が低下しないので、従来の製品よりデザイン的な自由度が向上している。本実施例では受光開口部９９０−１〜９９０−６のサイズ、すなわち各受光センサー３５０Ｐ−１〜３５０Ｐ−６上のブラックマトリクス９４０の開口サイズは１０ｍｍ×０．３ｍｍに設定し、受光開口部９９０−１〜９９０−６の端部から表示領域３１０までの距離は０．５ｍｍとした。
【００２２】
図３は図２の点線３１０部で示す表示領域のｍ番目のデータ線２０２−ｍとｎ番目の走査線２０１−ｎの交差部付近の回路図である。走査線２０１−ｎとデータ線２０２−ｍの各交点にはＮチャネル型電界効果ポリシリコン薄膜トランジスターよりなる画素スイッチング素子４０１−ｎ−ｍが形成されており、そのゲート電極は走査線２０１−ｎに、ソース・ドレイン電極はそれぞれデータ線２０２−ｍと画素電極４０２−ｎ−ｍに接続されている。画素電極４０２−ｎ−ｍ及び同一電位に短絡される電極は容量線２０３−ｎと補助容量コンデンサー４０３−ｎ−ｍを形成し、また液晶表示装置として組み立てられた際には液晶素子をはさんで対向電極９３０（コモン電極）とやはりコンデンサーを形成する。
【００２３】
図４は本実施例での電子機器の具体的な構成を示すブロック図である。液晶表示装置９１０は図１で説明した液晶表示装置であって、外部電源回路７８４、映像処理回路７８０がＦＰＣ（可撓性基板）９２８およびコネクタ９２９を通じて必要な信号と電源を液晶表示装置９１０に供給する。中央演算回路７８１は外部Ｉ／Ｆ回路７８２を介して入出力機器７８３からの入力データを取得する。ここで入出力機器７８３とは例えばキーボード、マウス、トラックボール、ＬＥＤ、スピーカー、アンテナなどである。中央演算回路７８１は外部からのデータをもとに各種演算処理を行い、結果をコマンドとして映像処理回路７８０あるいは外部Ｉ／Ｆ回路７８２へ転送する。映像処理回路７８０は中央演算回路７８１からのコマンドに基づき映像情報を更新し、液晶表示装置９１０への信号を変更することで、液晶表示装置９１０の表示映像が変化する。また、液晶表示装置９１０上の検出回路３６０からの二値出力信号ＯＵＴがＦＰＣ（可撓性基板）９２８を通じて中央演算回路７８１に入力され、中央演算回路７８１は二値出力信号ＯＵＴのパルス長を対応する離散値に変換する。次に中央演算回路７８１はＥＥＰＲＯＭ（Electronically Erasable and Programmable Read Only Memory）よりなる参照テーブル７８５にアクセスし、変換した離散値を適切なバックライトユニット９２６の電圧に対応する値に再変換し、外部電源回路７８４に送信する。外部電源回路７８４はこの送信された値に対応した電圧の電位電源を液晶表示装置９１０内のバックライトユニット９２６にコネクタ９２９を通じて供給する。バックライトユニット９２６の輝度は外部電源回路７８４より供給される電圧によって変化するので、液晶表示装置９１０の全白表示時輝度も変化することになる。ここで電子機器とは具体的にはモニター、ＴＶ、ノートパソコン、ＰＤＡ、デジタルカメラ、ビデオカメラ、携帯電話、携帯フォトビューワー、携帯ビデオプレイヤー、携帯ＤＶＤプレイヤー、携帯オーディオプレイヤーなどである。
【００２４】
なお、本実施例では電子機器上の中央演算回路７８１によってバックライトユニット９２６の輝度を制御したが、例えば液晶表示装置９１０内にドライバーＩＣ及びＥＥＰＲＯＭを備えた構成とし、このドライバーＩＣに二値出力信号ＯＵＴから離散値への変換機能、ＥＥＰＲＯＭを参照しての再変換機能、バックライトユニット９２６への出力電圧の調整機能を持たせても良い。また、参照テーブルを用いず、数値計算によって離散値からバックライトユニット９２６の電圧に対応する値に再変換するように構成しても良い。
【００２５】
図５は図３で示した画素表示領域の回路図の実際の構成を示す平面図である。図５の凡例に示す通り、各網掛けの異なる部位はそれぞれ異なる材料配線であることを示し、同じ網掛けで示した部位は同じ材料配線であることを示す。クロム薄膜（Ｃｒ）、ポリシリコン薄膜（Ｐｏｌｙ−Ｓｉ）、モリブデン薄膜（Ｍｏ）、アルミ・ネオジウム合金薄膜（ＡｌＮｄ）、酸化インディウム・錫薄膜（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｃｅｄ＝ＩＴＯ）の５層薄膜より構成されてなり、それぞれの層間には酸化シリコン、窒化シリコン、有機絶縁膜のいずれかあるいはそれらを積層した絶縁膜が形成される。具体的にはクロム薄膜（Ｃｒ）は膜厚１００ｎｍ、ポリシリコン薄膜（Ｐｏｌｙ−Ｓｉ）は膜厚５０ｎｍ、モリブデン薄膜（Ｍｏ）は膜厚２００ｎｍ、アルミ・ネオジウム合金薄膜（ＡｌＮｄ）は膜厚５００ｎｍ、酸化インディウム・錫薄膜（ＩＴＯ）は膜厚１００ｎｍとする。また、クロム薄膜（Ｃｒ）とポリシリコン薄膜（Ｐｏｌｙ−Ｓｉ）の間には１００ｎｍの窒化シリコン膜と１００ｎｍの酸化シリコン膜を積層した下地絶縁膜が形成され、ポリシリコン薄膜（Ｐｏｌｙ−Ｓｉ）とモリブデン薄膜（Ｍｏ）の間には１００ｎｍの酸化シリコン膜からなるゲート絶縁膜が形成され、モリブデン薄膜（Ｍｏ）とアルミ・ネオジウム合金薄膜（ＡｌＮｄ）の間には２００ｎｍの窒化シリコン膜と５００ｎｍの酸化シリコン膜を積層した層間絶縁膜が形成され、アルミ・ネオジウム合金薄膜（ＡｌＮｄ）と酸化インディウム・錫薄膜（ＩＴＯ）の間には２００ｎｍの窒化シリコン膜と平均１μｍの有機平坦化膜を積層した保護絶縁膜が形成され、互いの配線間を絶縁しており、適切な位置にコンタクトホールを開口して互いに接続される。なお、図５中にはクロム薄膜（Ｃｒ）パターンは存在しない。
【００２６】
図５で示すように、データ線２０２−ｍはアルミ・ネオジウム合金薄膜（ＡｌＮｄ）により形成され、コンタクトホールを介して画素スイッチング素子４０１−ｎ−ｍのソース電極に接続される。走査線２０１−ｎはモリブデン薄膜（Ｍｏ）で構成され、画素スイッチング素子４０１−ｎ−ｍのゲート電極を兼用する。容量線２０３−ｎは走査線２０１−ｎと同じ配線材料から構成され、画素電極４０２−ｎ−ｍは酸化インディウム・錫薄膜よりなり、画素スイッチング素子４０１−ｎ−ｍのドレイン電極にコンタクトホールを通じて接続される。また、画素スイッチング素子４０１−ｎ−ｍのドレイン電極はリンを高濃度ドープされたｎ＋型ポリシリコン薄膜よりなる容量部電極６０５にも接続され、容量線２０３−ｎと平面的に重なって補助容量コンデンサー４０３−ｎ−ｍを構成する。
【００２７】
図６は画素スイッチング素子４０１−ｎ−ｍの構造を説明するための図５のＡ−Ａ'線部に対応する液晶表示装置９１０の一部の断面構造を示す図である。なお、図を見やすくするために縮尺は一定でない。アクティブマトリクス基板１０１は無アルカリガラスよりなる厚さ０．６ｍｍの絶縁基板であって、その上に２００ｎｍの窒化シリコン膜と３００ｎｍの酸化シリコン膜を積層した下地絶縁膜を介してポリシリコン薄膜よりなるシリコンアイランド６０２が配置され、走査線２０１−ｎはシリコンアイランド６０２と前述のゲート絶縁膜を挟んで上方に配置される。走査線２０１−ｎとオーバーラップする領域ではシリコンアイランド６０２はリンイオンが全く、あるいはごく低濃度しかドープされていない真性半導体領域６０２Ｉであり、その左右にリンイオンが低濃度にドープされたシート抵抗２０ｋΩ程度のｎ−領域６０２Ｌが存在し、さらにその左右にリンイオンが高濃度にドープされたシート抵抗１ｋΩ程度のｎ＋領域６０２Ｎが存在する、ＬＤＤ（Lightly Doped Drain）構造である。左右のｎ＋領域６０２Ｎは層間絶縁膜にそれぞれ形成したコンタクトホールを介してソース電極６０３、ドレイン電極６０４と接続しており、ソース電極６０３はデータ線２０２−ｍと、ドレイン電極６０４は層間絶縁膜にそれぞれ形成した画素電極４０２−ｎ−ｍとそれぞれ接続している。画素電極４０２−ｎ−ｍと対向基板９１２上の対向電極９３０との間にはネマティック相液晶材料９２２が存在する。また、画素電極４０２−ｎ−ｍと一部重なるようにしてブラックマトリクス９４０が対向基板９１２上に形成されている。なお、画素スイッチング素子４０１−ｎ−ｍの光リーク電流が問題になる場合はシリコンアイランド６０２下にＣｒ膜よりなる遮光層を形成しても良い。本実施例では光リーク電流はほとんど問題ではなく、かつこのような構造をとると、画素スイッチング素子４０１−ｎ−ｍの移動度が下がるため、シリコンアイランド６０２下のＣｒ膜は除去する構成を選択した。
【００２８】
図７は補助容量コンデンサー４０３−ｎ−ｍの構造を説明するための図５のＢ−Ｂ'線部に対応する液晶表示装置９１０の一部の断面構造を示す図であり、ドレイン電極６０４と繋がる容量部電極６０５と容量線２０３−ｎがゲート絶縁膜をはさんで重なることで蓄積容量を形成している。
【００２９】
図８は受光センサー３５０Ｐ−１（第１の光センサー）と遮光センサー３５０Ｄ−１（第１の光センサー）付近の拡大平面図である。なお、図を見やすくするために縦と横の縮尺は一定でない。また、凡例は図５と同様である。受光センサー３５０Ｐ−１は太点線で示す受光開口部９９０−１と平面的に重なっており、外光が照射されるようになっている。受光センサー３５０Ｐ−１は４箇所の孤立した受光部３５０Ｐ−１Ｉとそれに隣り合う配線ＳＥＮＳＥに接続されるアノード領域３５０Ｐ−１Ｐと、配線ＶＳＨに接続されるカソード領域３５０Ｐ−１Ｎとによって構成される。受光部３５０Ｐ−１Ｉ、アノード領域３５０Ｐ−１Ｐ、カソード領域３５０Ｐ−１Ｎはいずれも同一のポリシリコン薄膜アイランドがドープ濃度の違いによって分離されることで構成され、アノード領域３５０Ｐ−１Ｐは比較的高濃度のボロンイオンがドープされ、カソード領域３５０Ｐ−１Ｎは比較的高濃度のリンイオンがドープされ、受光部３５０Ｐ−１Ｉはごく低濃度でしかボロンイオン・リンイオンを含まない。また、アノード領域３５０Ｐ−１Ｐ、カソード領域３５０Ｐ−１Ｎ、受光部３５０Ｐ−１Ｉはそれぞれ幅１０μｍであって、受光部３５０Ｐ−１Ｉの長さはそれぞれ１０００μｍである。このように受光センサー３５０Ｐ−１は複数の並列接続されたＰＩＮ接合ダイオードを構成している。受光センサー３５０Ｐ−１及び遮光センサー３５０Ｄ−１の表示領域３１０に近い側には共通電位配線３３５が配置されるが、本実施例では受光センサー３５０Ｐ−１及び遮光センサー３５０Ｄ−１には接続されず、電磁ノイズの影響を避けるため１００μｍ離して配置している。
【００３０】
遮光センサー３５０Ｄ−１は４箇所の孤立した受光部３５０Ｄ−１Ｉとそれに隣り合う配線ＶＳＬに接続されるアノード領域３５０Ｄ−１Ｐと、配線ＳＥＮＳＥに接続されるカソード領域３５０Ｄ−１Ｎとによって構成される。カソードとアノードが接続される配線が異なることと、受光開口部９９０−１と平面的に重なっていないこと以外は受光センサー３５０Ｐ−１と遮光センサー３５０Ｄ−１は同一の構成であるので、これ以上の説明は省略する。また、受光センサー３５０Ｐ−２〜３５０Ｐ−５は受光センサー３５０Ｐ−１と、遮光センサー３５０Ｄ−２〜３５０Ｄ−５は遮光センサー３５０Ｄ−１と、それぞれ配置位置を除いて同様の構成であるので説明は省略する。
【００３１】
図９は受光センサー３５０Ｐ−１の構造を説明するための図８の線Ｃ−Ｃ'線部に対応する液晶表示装置９１０の一部の断面構造を示す図である。アクティブマトリクス基板１０１上には下地絶縁膜を介してバックライト遮光電極６１１Ｐ−１（第１の遮光電極）が配置され、その上に薄膜ポリシリコンよりなる受光センサー３５０Ｐ−１がゲート絶縁膜を挟んで形成される。受光センサー３５０Ｐ−１が４箇所の受光部３５０Ｐ−１Ｉとそれに隣り合う配線ＶＳＬに接続されるアノード領域３５０Ｐ−１Ｐと、配線ＳＥＮＳＥに接続されるカソード領域３５０Ｐ−１Ｎとによって構成されるのは前述の通りである。受光センサー３５０Ｐ−１の上方には層間絶縁膜、平坦化絶縁膜を介して酸化インディウム・錫薄膜（ＩＴＯ）よりなる透明電極６１２Ｐ−１（第１の透明電極）が配置され、受光部３５０Ｐ−１Ｉに対する電界シールドとして機能する。
【００３２】
透明電極６１２Ｐ−１の上方はネマティック相液晶材料９２２が封入され、対向基板９１２上の対向電極９３０が配置される。なお、受光センサー３５０Ｐ−１配置位置によってはネマティック相液晶材料９２２のかわりにシール材９２３が配置されることもある。受光開口部９９０−１は対向基板９１２上のブラックマトリクス９４０を部分的に除去することで形成されてなる。図示しないが、遮光センサー３５０Ｄ−１上には受光開口部は存在しないので、ブラックマトリクス９４０は除去されない。
【００３３】
対向基板９１２の上方からは外光ＬＡが照射され、他方、アクティブマトリクス基板１０１の下方からはバックライトユニット９２６からの光（バックライト光ＬＢ）が照射される構成となっている。
【００３４】
なお、本実施例では実施していないが、受光開口部９９０−１部に光学的な補正層を入れてもよい。例えば対向基板９１２に形成される画素に対応したカラーフィルタを構成する色材のうちの一つあるいは複数を受光開口部９９０−１と重ねて形成して、視感度分光特性と受光センサー３５０Ｐ−１をより一致させるようにしてもよい。例えばグリーンの画素に対応する色材を受光開口部９９０−１上に重ねて形成すれば、短波長と長波長側をカットするため、受光センサー３５０Ｐ−１の分光特性が視感度分光特性より短波長あるいは長波長にずれていても補正できる。その他、反射防止膜や干渉層、偏光層等と目的に応じて受光開口部９９０−１部を重ねればよい。また、本図では図示してないが、上偏光板９２４は受光開口部９９０−１と重ねてもよいし、除去しても良い。重ねた方が受光開口部９９０−１は目立たなくなるが、除去すると光感度が向上する。
【００３５】
本実施例では液晶表示装置９１０は低消費電力化のため、共通電位配線３３５に反転信号を印加する共通電極反転駆動（コモンＡＣ駆動）を行っているので、対向電極９３０には振幅０Ｖ〜５Ｖ、周波数１４ＫＨｚのＡＣ信号が印加される。しかしながら対向電極９３０より生じる電磁波は透明電極６１２Ｐ−１によってシールドされるため、対向電極９３０反転時に受光センサー３５０Ｐ−１にノイズがほとんどのることがない。同様に下方からの電磁ノイズに対してはバックライト遮光電極６１１Ｐ−１がシールドとして機能する。
【００３６】
図１０は図８の線Ｄ−Ｄ'線部に対応する液晶表示装置９１０の一部の断面構造を示す図である。下地絶縁膜上に形成されるバックライト遮光電極６１１Ｐ−１（第１の遮光電極）とバックライト遮光電極６１１Ｄ−１（第２の遮光電極）は遮光電極間隙６１１Ｇによって互いに離間しており、別々の電位を与えられる。また平坦化絶縁膜上に形成される透明電極６１２Ｐ−１（第１の透明電極）と透明電極６１２Ｄ−１（第２の透明電極）も透明電極間隙６１２Ｇによって互いに離間しており、別々の電位を与えられる。バックライト遮光電極６１１Ｐ−１と透明電極６１２Ｐ−１は互いに中間電極６１３Ｐ−１とゲート絶縁膜、層間絶縁膜および平坦化絶縁膜に形成されたコンタクトホールを介して接続されており、最終的に配線ＰＢＴに接続される。バックライト遮光電極６１１Ｄ−１と透明電極６１２Ｄ−１は互いに中間電極６１３Ｄ−１とゲート絶縁膜、層間絶縁膜および平坦化絶縁膜に形成されたコンタクトホールを介して接続されており、最終的に配線ＤＢＴに接続される。
【００３７】
ここで遮光電極間隙６１１Ｇと透明電極間隙６１２Ｇはアクティブマトリクス基板１０１および対向基板９１２の鉛直方向において互いに重ならない。このように構成すると、平面的に上下ともにシールドされていない領域がなくなるので、間隙から進入する電磁ノイズが左右に広がりにくくなり、間隙によるシールド性能の低下を軽減できる。
【００３８】
また、遮光電極間隙６１１Ｇと重なるようにモリブデン薄膜（Ｍｏ）よりなる間隙遮光体６１０が形成される。これにより、遮光電極間隙６１１Ｇより進入するバックライト光が各種絶縁膜やガラスの界面等で多重反射され、迷光となって受光センサー３５０Ｐ−１や遮光センサー３５０Ｄ−１に到達する割合を飛躍的に軽減できる。
【００３９】
以上のような構成による受光センサー３５０Ｐ−１〜３５０Ｐ−６、遮光センサー３５０Ｄ−１〜３５０Ｄ−６の等価回路が図１１である。各受光センサー３５０Ｐ−１〜３５０Ｐ−６、遮光センサー３５０Ｄ−１〜３５０Ｄ−６はそれぞれ、４つのＰＩＮダイオードが並列に接続されている。また、各受光センサー３５０Ｐ−１〜３５０Ｐ−６も互いに並列に接続されており、遮光センサー３５０Ｄ−１〜３５０Ｄ−６も互いに並列に接続されている。ゆえに最終的に図１１は図１２の回路図と等価である。すなわち、遮光センサー３５０Ｄ−１〜３５０Ｄ−６はチャネル幅２４０００μｍ、チャネル長１０μｍのＰＩＮダイオードであり、そのアノードは配線ＶＳＬに接続され、そのカソードは配線ＳＥＮＳＥに接続される。また、遮光センサー３５０Ｄ−１〜３５０Ｄ−６と平面的に重なるバックライト遮光電極６１１Ｄ−１〜６１１Ｄ−６及び透明電極６１２Ｄ−１〜６１２Ｄ−６は配線ＤＢＴに接続される。受光センサー３５０Ｐ−１〜３５０Ｐ−６はチャネル幅２４０００μｍ、チャネル長１０μｍのＰＩＮダイオードであり、そのアノードは配線ＳＥＮＳＥに接続され、そのカソードは配線ＶＳＨに接続される。また、受光センサー３５０Ｐ−１〜３５０Ｐ−６と平面的に重なるバックライト遮光電極６１１Ｐ−１〜６１１Ｐ−６及び透明電極６１２Ｐ−１〜６１２Ｐ−６は配線ＰＢＴに接続される。
【００４０】
図１３は一定の外光照度ＬＸが液晶表示装置９１０に照射された時の受光センサー３５０Ｐ−１〜３５０Ｐ−６と遮光センサー３５０Ｄ−１〜３５０Ｄ−６を構成するＰＩＮダイオードの特性を示したグラフである。横軸はバイアス電位Ｖｄ（＝アノード電位−カソード電位）であり、縦軸はアノード−カソード間に流れる電流量Ｉｄである。実線で示したグラフ（Ａ）は受光センサー３５０Ｐ−１〜３５０Ｐ−６の特性であり、破線で示したグラフ（Ｂ）は遮光センサー３５０Ｄ−１〜３５０Ｄ−６の特性である。このように順バイアス領域（Ｉｄ＞０）ではほぼ両者は一致するが、逆バイアス領域（Ｉｄ＜０）では受光センサー３５０Ｐ−１〜３５０Ｐ−６のグラフ（Ｂ）方が電流の絶対値が大きくなる。これは遮光センサー３５０Ｄ−１〜３５０Ｄ−６には外光が照射されないため、温度に起因する熱リーク電流量Ｉｌｅａｋのみが流れるが、受光センサー３５０Ｐ−１〜３５０Ｐ−６を構成するＰＩＮダイオードの受光部３５０Ｐ−１Ｉ〜３５０Ｐ−６Ｉに光が照射されるとキャリア対が生成され、光電流量Ｉｐｈｏｔｏが流れるため、受光センサー３５０Ｐ−１〜３５０Ｐ−６では光電流量と熱電流量の和、Ｉｐｈｏｔｏ＋Ｉｌｅａｋが流れるためである。熱リーク電流量ＩｌｅａｋはＶｄ（＝アノード電位−カソード電位）依存性を示し、−５．０≦Ｖｄ≦−１．５の領域では傾きＫＡ（ＫＡ＞０）の直線として近似できる。ここでＫＡは温度に対する関数であって、温度が上昇すると指数関数的に上昇する。このＶｄ領域（Ｖｄ＝−５．０≦Ｖｄ≦−１．５）では受光センサー３５０Ｐ−１〜３５０Ｐ−６に流れる光電流量Ｉｐｈｏｔｏはほぼ一定の値を有し、外光照度ＬＸに比例する（以下、Ｉｐｈｏｔｏ＝ＬＸ×ｋとする）。ゆえに、受光センサー３５０Ｐ−１〜３５０Ｐ−６に流れる電流（グラフ（Ａ））、遮光センサー３５０Ｄ−１〜３５０Ｄ−６に流れる電流（グラフ（Ｂ））ともに−５．０≦Ｖｄ≦−１．５の領域では傾きＫＡ（ＫＡ＞０）の直線である。
【００４１】
ここで遮光センサー３５０Ｄ−１〜３５０Ｄ−６と受光センサー３５０Ｐ−１〜３５０Ｐ−６のＶｄを同じになるようにバイアスを設定する、すなわち配線ＳＥＮＳＥの電位ＶＳＥＮＳＥを配線ＶＳＨの電位ＶＶＳＨと配線ＶＳＬの電位ＶＶＳＬのちょうど中間である（ＶＶＳＨ＋ＶＶＳＬ）÷２に設定すると、Ｖｄ（＝アノード電位−カソード電位）は受光センサー３５０Ｐ−１〜３５０Ｐ−６と遮光センサー３５０Ｄ−１〜３５０Ｄ−６で同一になるから、それぞれに流れる熱電流量（Ｉｌｅａｋ）も全く一致する。このとき、配線ＶＳＨに流れる電流量（＝受光センサー３５０Ｐ−１〜３５０Ｐ−６に流れる電流量）はＩｐｈｏｔｏ＋Ｉｌｅａｋであり、配線ＶＳＬにながれる電流量（＝遮光センサー３５０Ｄ−１〜３５０Ｄ−６に流れる電流量）はＩｌｅａｋであるので、キルヒホッフ第１法則から配線ＳＥＮＳＥに流れる電流量はＩｐｈｏｔｏ＝ＬＸ×ｋとなって、外光照度ＬＸに比例する。なお実施例では受光センサーを高電位側に、遮光センサーを低電位側に接続したが、もちろん別でも差し支えないし、結論は同じである。
【００４２】
図１４は検出回路３６０の回路図である。配線ＶＣＨＧ、配線ＲＳＴ、配線ＶＳＬ、配線ＶＳＨ、配線ＯＵＴは信号入力端子３２０と接続され、また配線ＶＳＬ、配線ＶＳＨ、配線ＳＥＮＳＥ、配線ＰＢＴ、配線ＤＢＴ配線は受光センサー３５０Ｐ−１〜３５０Ｐ−６及び遮光センサー３５０Ｄ−１〜３５０Ｄ−６に接続される。ここで配線ＶＣＨＧ、配線ＶＳＬ、配線ＶＳＨは外部電源回路７８４より供給されるＤＣ電源に接続され、ＶＣＨＧ配線は電位ＶＶＣＨＧ（＝１．５Ｖ）、ＶＳＬ配線は電位ＶＶＳＬ（＝０．０Ｖ）、ＶＳＨ配線は電位ＶＶＳＨ（＝５．０Ｖ）を供給される。なお、ここでＶＳＬ配線の電位ＶＶＳＬは液晶表示装置９１０のＧＮＤである。
【００４３】
配線ＳＥＮＳＥは第１のコンデンサーＣ１と、第３のコンデンサーＣ３の各一端に接続される。また、初期充電トランジスターＮＣのドレイン電極に接続される。第３のコンデンサーＣ３の他端は配線ＶＳＬに接続される。第１のコンデンサーＣ１の他端はノードＡに接続される。初期充電トランジスターＮＣのソース電極は配線ＶＣＨＧに接続され、電位ＶＶＣＨ（＝１．５Ｖ）電源を供給される。初期充電トランジスターＮＣのゲート電極は配線ＲＳＴに接続される。ノードＡはさらに第１のＮ型トランジスターＮ１のゲート電極と第１のＰ型トランジスターＰ１のゲート電極とリセットトランジスターＮＲのドレイン電極に接続され、さらに第２のコンデンサーＣ２の一端に接続される。第２のコンデンサーＣ２の他端は配線ＲＳＴに接続される。
【００４４】
第１のＮ型トランジスターＮ１のドレイン電極と第１のＰ型トランジスターＰ１のドレイン電極とリセットトランジスターＮＲのソース電極はノードＢに接続され、ノードＢはさらに第２のＮ型トランジスターＮ２のゲート電極と第２のＰ型トランジスターＰ２のゲート電極に接続される。第２のＮ型トランジスターＮ２のドレイン電極と第２のＰ型トランジスターＰ２のドレイン電極はノードＣに接続され、ノードＣはさらに第３のＮ型トランジスターＮ３のゲート電極と第３のＰ型トランジスターＰ３のゲート電極に接続される。第３のＮ型トランジスターＮ３のドレイン電極と第３のＰ型トランジスターＰ３のドレイン電極はノードＤに接続され、ノードＤはさらに第４のＮ型トランジスターＮ４のゲート電極と第４のＰ型トランジスターＰ４のゲート電極に接続される。第４のＮ型トランジスターＮ４のドレイン電極と第４のＰ型トランジスターＰ４のドレイン電極は配線ＯＵＴに接続され、配線ＯＵＴはさらに第５のＮ型トランジスターＮ５のドレイン電極にも接続される。第５のＮ型トランジスターＮ５のゲート電極と第５のＰ型トランジスターＰ５のゲート電極は配線ＲＳＴに接続され、第５のＰ型トランジスターＰ５のドレイン電極は第４のＰ型トランジスターＰ４のソース電極に接続される。第１〜第５のＮ型トランジスターＮ１〜Ｎ５のソース電極は配線ＶＳＬに接続され、電位ＶＶＳＬ（＝０Ｖ）を供給されてなる。また第１〜第３のＰ型トランジスターＰ１〜Ｐ３及び第５のＰ型トランジスターＰ５のソース電極は配線ＶＳＨに接続され、電位ＶＶＳＨ（＝＋５Ｖ）を供給されてなる。
【００４５】
また、検出回路３６０には配線ＰＢＴと配線ＤＢＴに印加する電位をトランジスターの閾値電圧（Ｖｔｈ）から自動的に補正する自己補正電圧回路３６１も備えてなる。自己補正電圧回路３６１は第６のＮ型トランジスターＮ１１と、第６のＰ型トランジスターＰ１１のドレイン電極及びゲート電極がそれぞれ配線ＰＢＴに接続され、第７のＮ型トランジスターＮ２１と、第７のＰ型トランジスターＰ２１のドレイン電極及びゲート電極がそれぞれ配線ＤＢＴに接続され、第６のＮ型トランジスターＮ１１と、第７のＮ型トランジスターＮ２１のソース電極は配線ＶＳＬに接続されて電位ＶＶＳＬ（＝０Ｖ）を供給され、第６のＰ型トランジスターＰ１１と、第７のＰ型トランジスターＰ２１のソース電極は配線ＶＳＨに接続され、電位ＶＶＳＨ（＝＋５Ｖ）を供給されて構成される。
【００４６】
また、検出回路３６０は画素電極４０２−ｎ−ｍを構成する酸化インディウム・錫薄膜（ＩＴＯ）と同一の膜で形成されたシールド電極３６９によって全面を覆われる。シールド電極３６９は配線ＶＳＬを通じて液晶表示装置９１０のＧＮＤ電位に接続され、電磁ノイズに対するシールドとして機能する。
【００４７】
ここで本実施例では第１のＮ型トランジスターＮ１のチャネル幅は１０μｍであり、第２のＮ型トランジスターＮ２のチャネル幅は３５μｍであり、第３のＮ型トランジスターＮ３のチャネル幅は１００μｍであり、第４のＮ型トランジスターＮ４のチャネル幅は１５０μｍであり、第５のＮ型トランジスターＮ５のチャネル幅は１５０μｍであり、第６のＮ型トランジスターＮ１１のチャネル幅は４μｍであり、第７のＮ型トランジスターＮ２１のチャネル幅は２００μｍであり、第１のＰ型トランジスターＰ１のチャネル幅は１０μｍであり、第２のＰ型トランジスターＰ２のチャネル幅は３５μｍであり、第３のＰ型トランジスターＰ３のチャネル幅は１００μｍであり、第４のＰ型トランジスターＰ４のチャネル幅は３００μｍであり、第５のＰ型トランジスターＰ５のチャネル幅は３００μｍであり、第６のＰ型トランジスターＰ１１のチャネル幅は２００μｍであり、第７のＰ型トランジスターＰ２１のチャネル幅は４μｍであり、リセットトランジスターＮＲのチャネル幅は２μｍであり、初期充電トランジスターＮＣのチャネル幅は５０μｍであり、全てのＮ型トランジスターのチャネル長は８μｍであり、全てのＰ型トランジスターのチャネル長は６μｍであり、全てのＮ型トランジスターの移動度は８０ｃｍ2／Ｖｓｅｃであり、全てのＰ型トランジスターの移動度は６０ｃｍ2／Ｖｓｅｃであり、全てのＮ型トランジスターの閾値電圧（Ｖｔｈ）は＋１．０Ｖであり、全てのＰ型トランジスターの閾値電圧（Ｖｔｈ）は−１．０Ｖであり、第１のコンデンサーＣ１の容量は１ｐＦであり、第２のコンデンサーＣ２の容量は１００ｆＦであり、第３のコンデンサーＣ３の容量は１００ｐＦである。
【００４８】
配線ＲＳＴは電位振幅０−５Ｖのパルス波であって、周期５１０ｍ秒毎にパルス長１００μ秒の間Ｈｉｇｈ電位（５Ｖ）に保持され、残りの５０９．９ｍ秒間はＬｏｗ電位（０Ｖ）に保持される。ＲＳＴ配線が５１０ｍ秒毎にＨｉｇｈ（５Ｖ）になると、初期充電トランジスターＮＣとリセットトランジスターＮＲがＯＮし、配線ＳＥＮＳＥにはＶＣＨＧ配線の電位（１．５Ｖ）がチャージされ、ノードＡとノードＢは短絡する。第１のＮ型トランジスターＮ１と第１のＰ型トランジスターＰ１はインバーター回路を構成するから、インバーター回路のＩＮ／ＯＵＴが短絡される。このとき、ノードＡとノードＢの電位は最終的に以下の数式で表される電位ＶＳに到達する（詳細なる計算は例えばＫａｎｇ Ｌｅｂｌｅｂｉｃｉ著”ＣＭＯＳ Ｄｉｇｉｔａｌ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ” Ｔｈｉｒｄ Ｅｄｉｔｉｏｎ Ｐ２０６などを参照）。
【００４９】
【数１】
【００５０】
ここで、Ｗｎ：第１のＮ型トランジスターＮ１のチャネル幅、Ｌｎ：第１のＮ型トランジスターＮ１のチャネル長、μｎ：第１のＮ型トランジスターＮ１の移動度、Ｖｔｈｎ：第１のＮ型トランジスターＮ１の閾値電圧、Ｗｐ：第１のＰ型トランジスターＰ１のチャネル幅、Ｌｐ：第１のＰ型トランジスターＰ１のチャネル長、μｐ：第１のＰ型トランジスターＰ１の移動度、Ｖｔｈｐ：第１のＰ型トランジスターＰ１の閾値電圧であるので、本実施例においてはＶＳ＝２．５（Ｖ）と計算される。なお、配線ＲＳＴがＨｉｇｈ（５Ｖ）である間は第５のＮ型トランジスターＮ５がＯＮし、第５のＰ型トランジスターＰ５がＯＦＦしているのでＯＵＴ配線は０Ｖである。
【００５１】
ＲＳＴ配線が１００μ秒後にＬｏｗ（０Ｖ）になると、リセットトランジスターＮＲがＯＦＦし、ノードＡとノードＢは電気的に切り離される。この時、第１のＮ型トランジスターＮ１と第１のＰ型トランジスターＰ１で構成されるインバーター回路はノードＡの電位がＶＳより低ければノードＢにＶＳより高い電位を出力し、ノードＡの電位がＶＳより高ければノードＢにＶＳより低い電位を出力する。第２のＮ型トランジスターＮ２と第２のＰ型トランジスターＰ２および第３のＮ型トランジスターＮ３と第３のＰ型トランジスターＰ３もそれぞれインバーター回路を構成するが、後述する製造ばらつきを０とすると、同様に入力段の電位がＶＳより低ければＶＳより高い電位を、入力段の電位がＶＳより高ければＶＳより低い電位を、それぞれ出力する。
【００５２】
この時、入力段の電位のＶＳとの差より出力段の電位のＶＳとの差はより大きくなり、配線ＶＳＨの電位ＶＶＳＨ（＝＋５Ｖ）もしくは配線ＶＳＬの電位ＶＶＳＬ（＝０Ｖ）へと近づく。結果、ノードＡの電位がＶＳより低ければノードＤはほぼＶＳＨ配線の電位ＶＶＳＨ（＝＋５Ｖ）となり、ノードＡの電位がＶＳより高ければノードＤはほぼＶＳＬ配線の電位ＶＶＳＬ（＝０Ｖ）となる。第４のＮ型トランジスターＮ４及び第５のＮ型トランジスターＮ５、第４のＰ型トランジスターＰ４及び第５のＰ型トランジスターＰ５はＮＯＲ回路を構成してなるので、ＲＳＴ配線の電位がＬｏｗ（０Ｖ）である期間ではノードＤがＨｉｇｈ（＋５Ｖ）であればＬｏｗ（０Ｖ）を、ノードＤがＬｏｗ（０Ｖ）であればＨｉｇｈ（＋５Ｖ）を、それぞれＯＵＴ配線へ出力する。すなわち、ＲＳＴ配線の電位がＬｏｗ（０Ｖ）である期間ではノードＡの電位がＶＳより低ければＯＵＴ配線への出力はＬｏｗ（０Ｖ）であり、ノードＡの電位がＶＳより高ければＯＵＴ配線への出力はＨｉｇｈ（＋５Ｖ）となる。
【００５３】
ノードＡは前述の通り、配線ＲＳＴがＬｏｗ（０Ｖ）になってリセットトランジスターＮＲがＯＦＦし、ノードＡとノードＢは電気的に切り離されるが、これと同時に第２のコンデンサーＣ２の結合によって配線ＲＳＴと同時に電位が下がる。ここで第１のコンデンサーＣ１の容量ＣＣ１（＝１ｐＦ）がコンデンサーＣ２の容量ＣＣ２（＝１００ｆＦ）及び第１のＮ型トランジスターＮ１、第１のＰ型トランジスターＰ１、リセットトランジスターＮＲのゲート・ドレイン間容量（本実施例ではいずれも１０ｆＦ以下）より十分大きければ、またリセットトランジスターＮＲの書き込みインピーダンスと第１のコンデンサーＣ１の容量の積（本実施例では約１μ秒）が配線ＲＳＴの電位の立ち下げ期間（本実施例では１００ｎ秒）より十分大きければ配線ＲＳＴがＬｏｗ（０Ｖ）になったとき（以下これを時間ｔ＝０とする）のノードＡの電位（以下、ＶＡ（ｔ）とする）は以下の式で表される。
【００５４】
【数２】
【００５５】
ここで外光とＩｐｈｏｔｏの関係は前述の通り、このバイアス条件では外光が受光センサー３５０Ｐ−１を照らす外光照度ＬＸに比例してＶｄには依存せずＩｐｈｏｔｏ＝ＬＸ・ｋとなる（ｋは一定の係数）。ＲＳＴ配線がＬｏｗ（０Ｖ）になると、ノードＡはフローティング状態であるので、第２のコンデンサーＣ２の容量ＣＣ２及び第１のＮ型トランジスターＮ１、第１のＰ型トランジスターＰ１のゲート・ソース間容量を無視すればほぼ実効的な容量は第３のコンデンサーＣ３の容量ＣＣ３のみとなって、配線ＳＥＮＳＥの電位ＶＳＥＮＳＥ（ｔ）は以下の式で示すように変化する。
【００５６】
【数３】
【００５７】
なお、ここでは説明のために受光センサー３５０Ｐ−１及び遮光センサー３５０Ｄ−１、及び引き回し配線での付加容量を無視して説明をしている。これらの付加容量分は上記のＣＣ３に加算すればよい。また、受光センサー３５０Ｐ−１及び遮光センサー３５０Ｄ−１、及び引き回し配線での付加容量が十分大きい場合は第３のコンデンサーＣ３は無くても良い。従って、ＣＣ３の値は受光センサー３５０Ｐ−１及び遮光センサー３５０Ｄ−１、及び引き回し配線の付加容量から下限が決定される。
【００５８】
ＶＡ（ｔ）はＶＳＥＮＳＥ（ｔ）が変化すると容量結合で同じ電位分変化する。従って、ノードＡの電位ＶＡは以下のような式で表される。
【００５９】
【数４】
【００６０】
ここでＶＡ（ｔ）＝ＶＳとなる時間ｔ０は、以下のような式で表される。
【００６１】
【数５】
【００６２】
すなわち、時間ｔ０でＯＵＴ出力はＬｏｗ（０Ｖ）→Ｈｉｇｈ（５Ｖ）へと反転することになり、この時間ｔ０から外光照度ＬＸは容易にもとまる。
ここで、ｔ＝ｔ０でＶＡ＝ＶＳとなったときのＶＳＥＮＳＥ（ｔ０）は、
【００６３】
【数６】
となるが、この時、ＶＳＥＮＳＥ（ｔ０）≦（ＶＶＳＨ−ＶＶＳＬ）÷２であるようにＶＶＣＨＧを設定することが必要である。というのも、ｔ→∞におけるＶＳＥＮＳＥ（ｔ→∞）は以下の数式で表され、これ以上はＶＳＥＮＳＥ（ｔ）は上昇しなくなるのである（すなわち数式３が成立しなくなる）。
【００６４】
【数７】
【００６５】
傾きＫＡは温度の指数関数で上昇するので、温度が十分高いと、ＶＳＥＮＳＥ（ｔ→∞）→（ＶＶＳＨ＋ＶＶＳＬ）÷２であることが理解できる。
【００６６】
さて、検出回路３６０内でトランジスターのばらつきが無い理想状態では前述の通り、ノードＡの電位がＶＡ（ｔ０）＝ＶＳ＝２．５となった時に配線ＯＵＴへの出力が反転するのであるが、実際にはポリシリコン薄膜トランジスターで構成されているので、配線ＯＵＴへの出力が反転するタイミングはノードＡの電位がＶＡ（ｔ０）＝ＶＳ±ΔＶとばらつく。これは主に第１のＮ型トランジスターＮ１の閾値電圧と第１のＰ型トランジスターＰ１の閾値電圧の和Ｖｔｈ１と第２のＮ型トランジスターＮ２と第２のＰ型トランジスターＰ２の閾値電圧の和Ｖｔｈ２の差によって決まり、Ｖｔｈ１−Ｖｔｈ２の最大・最小値が±ΔＶを規定する。このΔＶは製造プロセスによって異なるが、ポリシリコン薄膜を用いたトランジスターにおいては我々の調査した範囲では製造バラツキの少ないプロセスにおいてΔＶ＝０．１５Ｖ程度、典型的にはΔＶ＝０．２５Ｖ程度であり、最も製造バラツキの多いプロセスにおいてΔＶ＝０．５Ｖ程度であった。本実施例ではΔＶが最大製造ばらつきから０．５Ｖ未満との結論を得て、これを規格とした。従って、ＶＡ（ｔ０）は２．０〜３．０の範囲でばらつく。従って、ＶＡ（０）≦２．０でないと数式２より、最初から検出回路３６０は反転してしまう。するとＶＡ（ｔ０）＝３．０の時に、ＶＡ（ｔ０）−ＶＡ（０）≧１．０Ｖになるから、結局、ＶＣＨＧと（ＶＶＳＨ＋ＶＶＳＬ）÷２の差は１．０Ｖ以上である必要がある。
【００６７】
一方、熱リーク電流量Ｉｌｅａｋを精度よく除去するためには検出中、すなわちｔ＝０からｔ＝ｔ０におけるＶＳＥＮＳＥ（ｔ）を（ＶＶＳＨ＋ＶＶＳＬ）÷２に極力近づける必要がある。そこで、本実施例ではＶＣＨＧ＝１．５Ｖと設定した。このとき、ＶＳＥＮＳＥ（ｔ＝ｔ０）＝１．５Ｖ〜２．５Ｖであり、従って０≦｜ＶＳＥＮＳＥ（ｔ＝ｔ０）−（ＶＶＳＨ＋ＶＶＳＬ）÷２｜≦１．０である。
【００６８】
なお、本実施例では受光センサーを高バイアス側に置いたが、受光センサーを低バイアス側に置く場合（すなわち、ＶＶＳＨ＝０Ｖ、ＶＶＳＬ＝５Ｖとする場合）はＶＶＣＨＧの値は（ＶＶＳＨ＋ＶＶＳＬ）÷２をΔＶのばらつき分高い電位に設定すればよく、このような他の前提を本実施例と同じと仮定すればＶＣＨＧ＝３．５Ｖである。
【００６９】
検出回路３６０はＲＳＴ配線がＬｏｗ（０Ｖ）である間、ノードＡがフローティング状態となり、ここに電磁ノイズが進入してノードＡの電位が変化すると誤動作する。従って、電磁ノイズの防止が極めて重要であり、このためにシールド電極３６９を配置している。
【００７０】
さて本構成のようなラテラル構造のＰＩＮ型ダイオードやＰＮ型ダイオードは垂直方向の電界に対して光電流量Ｉｐｈｏｔｏが変化するという問題がある。本実施例にあわせて具体的に言うと、配線ＰＢＴに接続される透明電極６１２Ｐ−１〜６１２Ｐ−６とバックライト遮光電極６１１Ｐ−１〜６１１Ｐ−６の電位（以下、ＶＰＢＴ）が受光センサー３５０Ｐ−１〜３５０Ｐ−６の特性に、配線ＤＢＴに接続される透明電極６１２Ｄ−１〜６１２Ｄ−６とバックライト遮光電極６１１Ｐ−１〜６１１Ｐ−６の電位（以下、ＶＤＢＴ）が遮光センサー３５０Ｄ−１〜３５０Ｄ−６の特性に、それぞれ影響する。
【００７１】
図１５は受光センサー３５０Ｐ−１〜３５０Ｐ−６及び遮光センサー３５０Ｄ−１〜３５０Ｄ−６を構成するダイオードの特性について、遮光電極（及び透明電極）−カソード電極間の電位差を横軸にとり、ＰＩＮダイオードの２３℃、バイアスＶｄ＝−２．５Ｖ、外光１０００ルクス条件におけるアノード・カソード間電流を縦軸にとった時のグラフである。本実施例では横軸は受光センサー３５０Ｐ−１〜３５０Ｐ−６ではＶＰＢＴ−ＶＶＳＨ、遮光センサー３５０Ｄ−１〜３５０Ｄ−６ではＶＤＢＴ−ＶＳＥＮＳＥに相当する。
【００７２】
実線（Ａ）はピーク電流を示す横軸の電圧値が複数サンプル数を測定したうち、中央値を示したサンプルの結果であり、点線（Ｂ）は同じくピーク電流を示す横軸の電圧値が複数サンプル測定したうち、最大値を示したサンプルの結果であり、破線（Ｃ）は同じくピーク電流を示す横軸の電圧値が複数サンプル測定したうち、最小値を示したサンプルの結果である。いずれもある適正電圧をピークにもつことがわかる（この光電流がピークになる遮光電極（及び透明電極）−カソード電極間の電位差を以下ＶＭＡＸと呼ぶ）。これは遮光電極（及び透明電極）−カソード電極間の電位差が適正電圧であるとＰＩＮ接合ダイオードの受光部（図８における受光部３５０Ｐ−１Ｉ、受光部３５０Ｄ−１Ｉが相当する）が空乏化して全域で光によってキャリアが励起されるのに対し、遮光電極（及び透明電極）−カソード電極間の電位差が適正電圧よりプラスになると受光部がＮ型化、同じく適正電圧よりマイナスになると受光部がＰ型化し、空乏層の幅が狭くなり、光によってキャリアが励起される面積が制限されるためである。従って、光電流を十分に得るためにはＶＰＢＴ，ＶＤＢＴを適正に制御し、ＶＭＡＸ点になるようにする必要がある。図１５のグラフ（Ａ）からわかるように、製造バラツキの中央値において遮光層及び透明電極の電位はカソード電極に印加している電位から１．４Ｖ程度低い電位にすることが好ましい。しかし、グラフ（Ａ）とグラフ（Ｂ）とグラフ（Ｃ）を比較してわかるように、実際には製造ばらつきによって適正電位ＶＭＡＸは若干ずれる。これは、ポリシリコン薄膜中の欠陥準位や下地絶縁膜・ゲート絶縁膜界面の固定電荷などが製造工程でばらつくために発生する現象である。
【００７３】
図１６は同一基板上に作成した薄膜トランジスターとＰＩＮダイオードの相関を示す散布図である。Ｎ型薄膜トランジスターの閾値電圧（ＶｔｈＮ）とＰ型薄膜トランジスターの閾値電圧（ＶｔｈＰ）の平均を横軸に、ＰＩＮダイオードの光電流を最大にする適正電位ＶＭＡＸを縦軸にしている。図１６から分かるとおり、薄膜トランジスターの閾値とＰＩＮダイオードの光電流を最大にする適正電位ＶＭＡＸは強い正の相関を有する。本実施例では図１６グラフ（Ａ）のように、遮光電極（及び透明電極）がカソード電極電位に比べ１．４Ｖ程度低い時に光電流は最大値を示し（ＶＭＡＸ）、この時のＮ型薄膜トランジスターの閾値電圧（ＶｔｈＮ）は＋１．０Ｖ、とＰ型薄膜トランジスターの閾値電圧（ＶｔｈＰ）は−１．０Ｖであるのが製造ばらつき中の平均的な状態であり、製造ばらつきでＶｔｈＮとＶｔｈＰの平均が１ＶずれるとＶＭＡＸも１Ｖずれる、ほぼｙ＝ｘ（点線）の正の相関を示していた。
【００７４】
以上をふまえ、本実施例では薄膜トランジスターの閾値（Ｖｔｈ）をもとに電圧を自己補正し、配線ＰＢＴと配線ＤＢＴに電圧を印加する自己補正電圧回路３６１を用いている。本実施例での製造ばらつき中の平均的な値では、ＶｔｈＮ＝＋１．０、ＶｔｈＰ＝−１．０であって、このとき自己補正電圧回路３６１は配線ＰＢＴには３．６Ｖが、配線ＤＢＴには１．４Ｖを印加する。受光センサー３５０Ｐ−１〜３５０Ｐ−６ではカソードは配線ＶＳＨと接続され５．０Ｖであるから、バックライト遮光電極６１１Ｐ−１〜６１１Ｐ−６及び透明電極６１２Ｐ−１〜６１２Ｐ−６とカソードの電位差は−１．４Ｖとなり、これが光電流を得られる最適電位（ＶＭＡＸ）となる。製造ばらつきでトランジスターの特性が変動し、例えばＶｔｈＮ＝＋１．５、ＶｔｈＰ＝−０．５であれば配線ＰＢＴには４．１Ｖが、配線ＤＢＴには１．９Ｖが印加される。同様に例えばＶｔｈＮ＝＋０．５、ＶｔｈＰ＝−１．５であれば配線ＰＢＴには３．１Ｖが、配線ＤＢＴには０．９Ｖがそれぞれ印加される。いずれの場合もトランジスターのしきい値が変動するとそれにあわせて配線ＰＢＴと配線ＤＢＴに印加される電位も変動するので、常に光電流がほぼ最大に得られるのである。
【００７５】
図１７は図１６の自己補正電圧回路３６１の別なる構成である第２の自己補正電圧回路３６１'を示す回路図である。第８のＮ型トランジスターＮ３１のゲート電極とドレイン電極と第８のＰ型トランジスターＰ３１のゲート電極とドレイン電極は全てノードＥに接続される。また、ノードＥは第９のＰ型トランジスターＰ４１のゲート電極と、第９のＮ型トランジスターＮ４１のゲート電極にも接続される。第９のＰ型トランジスターＰ４１のソース電極は配線ＰＢＴに接続され、ドレイン電極は配線ＶＳＬに接続される。また、第１０のＰ型トランジスターＰ４２のドレイン電極は配線ＰＢＴに接続され、ソース電極は配線ＶＳＨに接続され、ゲート電極は調整電源配線Ｖｏｆｆ１に接続される。る。第９のＮ型トランジスターＮ４１のソース電極は配線ＤＢＴに接続され、ドレイン電極は配線ＶＳＨに接続される。第１０のＮ型トランジスターＮ４２のドレイン電極は配線ＤＢＴに接続され、ソース電極は配線ＶＳＬに接続され、ゲート電極は調整電源配線Ｖｏｆｆ２に接続される。調整電源配線Ｖｏｆｆ１及び調整電源配線Ｖｏｆｆ２は信号入力端子３２０を通じて外部電源回路７８４より供給される電源であって、調整電源配線Ｖｏｆｆ１は３．９Ｖ、調整電源配線Ｖｏｆｆ２は１．１Ｖに設定される。
【００７６】
ここで、第８のＮ型トランジスターＮ３１のチャネル幅は１０μｍ、第８のＰ型トランジスターＰ３１のチャネル幅は１０μｍ、第９のＮ型トランジスターＮ４１のチャネル幅は１００μｍ、第１０のＮ型トランジスターＮ４２のチャネル幅は１００μｍ、第９のＰ型トランジスターＰ４１のチャネル幅は１００μｍ、第１０のＰ型トランジスターＰ４２のチャネル幅は１００μｍであり、全てのＮ型トランジスターのチャネル長は８μｍであり、全てのＰ型トランジスターのチャネル長は６μｍであり、全てのＮ型トランジスターの移動度は８０ｃｍ2／Ｖｓｅｃであり、全てのＰ型トランジスターの移動度は６０ｃｍ2／Ｖｓｅｃである。以上のように構成すると、第２の自己補正電圧回路３６１'より配線ＤＢＴに出力される電圧および配線ＰＢＴに出力される電圧と薄膜トランジスターの閾値電圧（Ｖｔｈ）の関係は図１４の自己補正電圧回路３６１の時と全く同様になる。
【００７７】
図１４の自己補正電圧回路３６１の構成と比較して図１７の第２の自己補正電圧回路３６１'の構成は調整電源配線Ｖｏｆｆ１及び調整電源配線Ｖｏｆｆ２の電位を調整することでアクティブマトリクス基板１０１を変更することなく配線ＤＢＴに出力される電圧および配線ＰＢＴに出力される電圧を調整可能である点が利点である。一方、素子数、配線数、端子数が増大するため、回路面積の観点からは不利な構成となっているので、いずれを採用するかはそれぞれの長短所をふまえた上で任意に決定すればよい。また、本発明はこれらの回路構成に限定されるものではなく、その他、既知のあらゆる電圧回路を自己補正電圧回路３６１の代わりに使用して差し支えない。また、配線ＤＢＴおよび配線ＰＢＴを信号入力端子３２０を介して外部電源回路７８４に接続し、適切な電位を外部電源回路７８４から供給してもよい。この場合、外部電源回路７８４から出力する電位の設定値をＥＥＰＲＯＭなどに製品毎に書き込むことで製品ばらつきに対する制御も可能となる。
【００７８】
なお、今回の実施例では受光センサー３５０Ｐ−１〜３５０Ｐ−６および遮光センサー３５０Ｄ−１〜３５０Ｄ−６に接続する電源の配線ＶＳＨと電源の配線ＶＳＬを検出回路３６０の駆動電源としても用いたが、これらは別の電源配線としてもよい。このように構成すると、配線や端子数が増大する一方で、検出回路３６０の動作ノイズが受光センサー３５０Ｐ−１〜３５０Ｐ−６および遮光センサー３５０Ｄ−１〜３５０Ｄ−６に影響しにくいという利点がある。
【００７９】
本実施例では、中央演算回路７８１が端子ＯＵＴの信号を監視し、反転した時間ｔ０から離散値Ｖ１０をまず得る。離散値Ｖ１０は任意の回数サンプリングされ、この平均値Ｖ１０＿を得る。このＶ１０＿から参照テーブル７８５を参照し、Ｖ１０＿に対応する適切なバックライトユニット９２６の電圧設定値Ｖ２０を得る。中央演算回路７８１はこのＶ２０値を外部電源回路７８４に送ることでバックライトユニット９２６の輝度が変更される。これにより液晶表示装置９１０の全白表示時輝度が変化し、ユーザーにとって過剰な輝度を抑えることで視認性を向上させるとともに消費電力の増大を抑えることができるのである。
【００８０】
本実施例では外部光の検出照度とバックライト輝度の関係は図１８のように設定した。検出照度３００（ルクス）まではバックライトの照度を緩やかに上げ、３００ルクス以上では比較的傾きを大きくして照度を上げる。検出照度２０００ルクスで輝度はＭＡＸとなって以降は同じ状態となる。このように設定すると、外光が３００ルクス以下で周囲がごく暗く、ユーザーの瞳孔が開いている時にはまぶしくない程度にバックライトを抑え、３００ルクス〜２０００ルクスまでの外光が液晶パネルに映り込む領域では周囲の明るさに合わせて輝度を急速に上げて視認性を低下させないことが出来る。
【００８１】
一方、本実施例のように透過型ではなく、半透過型液晶を使う場合は図１９のようにすればよい。外光照度５０００ルクスまでは同様であるが、それ以上では反射部分だけで十分な視認性になるため、バックライトを完全にＯＦＦし、消費電力を節約できるようになっているため、特に屋外で使用すると搭載する電子機器のバッテリー駆動時間が飛躍的に延びる。
【００８２】
もちろん、この制御カーブは一例であって、用途に応じ、どのようなカーブの設定にしてもよいし、ちらつきを抑えるためにカーブにヒステリシスを持たせるなどしてもよい。また、測定毎に輝度調整するのではなく、複数回数を測定し、平均や中央値をとって輝度を調整するなどしてもよい。
【００８３】
［第２の実施の形態］
図２０は第２の実施例に係るアクティブマトリクス基板１０１Ｂのブロック図であって第１の実施例における図２で説明されたアクティブマトリクス基板１０１にかわるものであり、以下、第１の実施例の図２でのアクティブマトリクス基板１０１との相違点を中心に説明する。本実施例では配線ＤＢＴ、配線ＰＢＴは存在せず、受光センサー３５０Ｐ−１〜３５０Ｐ−６は受光センサー３５１Ｐ−１〜３５１Ｐ−６に、遮光センサー３５０Ｄ−１〜３５０Ｄ−６は遮光センサー３５１Ｄ−１〜３５１Ｄ−６にそれぞれ置き換えられる。受光センサー３５１Ｐ−１〜３５１Ｐ−６は配線ＳＥＮＳＥ及び配線ＶＳＨに接続され、遮光センサー３５１Ｄ−１〜３５１Ｄ−６は配線ＶＳＬと配線ＳＥＮＳＥと配線ＶＣＨＧに接続される。検出回路３６０は検出回路３６２に置き換えられる。その他の点においては第１の実施例と相違無いので、同じ記号を付与することで説明は省略する。
【００８４】
図２１は検出回路３６２の回路図であり、第１の実施例の図１４に示した検出回路３６０との相違点を説明する。本実施例では配線ＤＢＴ、配線ＰＢＴは存在せず、また自己補正電圧回路３６１も存在しない。変わりに配線ＶＣＨＧを遮光センサー３５１Ｄ−１〜３５１Ｄ−６へそのまま出力している。また、シールド電極３６９は存在しない。これにより、第１の実施例に比べ、回路の付加容量が小さくなり、より高速かつ精度よく動作可能になっているが、一方で電磁ノイズには弱くなっており、シールド電極３６９の有無は検出回路の配置位置等による電磁ノイズの大小で決めればよい。
【００８５】
実施例における、配線ＶＣＨＧに与えられる電位は２．０Ｖであり、第２のコンデンサーの容量ＣＣ２は５０ｆＦであって後述の理由により第１の実施例とは異なる。一方、本実施例における配線ＶＳＨに与えられる電位は５．０Ｖであり、配線ＶＳＬに与えられる電位は０．０Ｖであり、配線ＲＳＴに与えられる信号は電位振幅０−５Ｖのパルス波であって、周期５１０ｍ秒毎にパルス長１００μ秒の間Ｈｉｇｈ電位（５Ｖ）に保持され、残りの５０９．９ｍ秒間はＬｏｗ電位（０Ｖ）に保持される。これらは第１の実施例と相違無い。また、第１のコンデンサーＣ１、第３のコンデンサーＣ３の容量、初期充電トランジスターＮＣ、初期充電トランジスターＮＣ、第１〜第５のＮ型トランジスターＮ１〜Ｎ５、第１〜第５のＰ型トランジスターＰ１〜Ｐ５の構成、サイズ、移動度、閾値電圧（Ｖｔｈ）の設定は全て第１の実施例と同様であるので説明は省略する。
【００８６】
図２２は受光センサー３５１Ｐ−１（第１の光センサー）と遮光センサー３５１Ｄ−１（第１の光センサー）付近の拡大平面図である。第１の実施例の図８と比較しながら説明する。受光センサー３５１Ｐ−１は受光開口部９９０−１と平面的に重なっていて外光が照射されるようになっており、受光部３５１Ｐ−１Ｉ、アノード領域３５１Ｐ−１Ｐ、カソード領域３５１Ｐ−１Ｎによって構成され、遮光センサー３５１Ｄ−１は受光開口部９９０−１とは平面的に重なっておらず、受光部３５１Ｄ−１Ｉ、アノード領域３５１Ｄ−１Ｐ、カソード領域３５１Ｄ−１Ｎによって構成される。
【００８７】
受光部３５１Ｐ−１Ｉ、アノード領域３５１Ｐ−１Ｐ、カソード領域３５１Ｐ−１Ｎ、受光部３５１Ｄ−１Ｉ、アノード領域３５１Ｄ−１Ｐ、カソード領域３５１Ｄ−１Ｎはそれぞれ第１の実施例における受光部３５０Ｐ−１Ｉ、アノード領域３５０Ｐ−１Ｐ、カソード領域３５０Ｐ−１Ｎ、受光部３５０Ｄ−１Ｉ、アノード領域３５０Ｄ−１Ｐ、カソード領域３５０Ｄ−１Ｎと構成・サイズ・接続先等は何ら変わりはないので説明は省略する。本実施例では受光センサー３５１Ｐ−１と重なるバックライト遮光電極６１４Ｐ−１は中間電極６１６Ｐ−１を通じて配線ＶＳＨに接続され、遮光センサー３５１Ｄ−１と重なるバックライト遮光電極６１４Ｄ−１は中間電極６１６Ｄ−１を通じて配線ＶＣＨＧに接続される。また、受光センサー３５１Ｐ−１に重なる透明電極６１５は遮光センサー３５１Ｄ−１にも重なり、互いに分離されておらず、従って第１の実施例における透明電極間隙６１２Ｇは存在しない。透明電極６１４は受光センサー３５１Ｐ−１及び遮光センサー３５１Ｄ−１の表示領域３１０に近い側に配置される共通電位配線３３５が配置され、共通電位を与えられる。本実施例では共通電位配線３３５にはＤＣ電位が印加され、その電位は４．０Ｖである。
【００８８】
本実施例では受光センサー３５１Ｐ−１〜３５１Ｐ−６のバックライト遮光電極６１４Ｐ−１〜６１４Ｐ−６にはカソードと同一の電位ＶＶＳＨ（＝５Ｖ）が接続される。一方、遮光センサー３５０Ｄ−１〜３５０Ｄ−６のバックライト遮光電極６１４Ｄ−１〜６１４Ｄ−６には電位ＶＶＣＨＧ（＝２．０Ｖ）が接続され、ＲＳＴ信号がＨｉｇｈ（５Ｖ）からＬｏｗ（０Ｖ）になった直後はカソードと同一の電位であり、配線ＯＵＴに出力される電位がＬｏｗ（０Ｖ）からＨｉｇｈ（５Ｖ）になった瞬間にはカソードの電位は２．５Ｖに上がっているので、これより０．５Ｖ低い電位となる。
【００８９】
図２３は受光センサー３５１Ｐ−１〜３５１Ｐ−６及び遮光センサー３５１Ｄ−１〜３５１Ｄ−６を構成するダイオードの特性について、遮光電極−カソード電極間の電位差を横軸にとり、ＰＩＮダイオードの２３℃、バイアスＶｄ＝−２．５Ｖ、外光１０００ルクス条件におけるアノード・カソード間電流を縦軸にとった時のグラフであって、第１の実施例の図１５にかわるグラフである。実線（Ａ）はピーク電流を示す横軸の電圧値が複数サンプルを測定したうち、中央値を示したサンプルの結果であり、点線（Ｂ）は同じくピーク電流を示す横軸の電圧値が複数回サンプルしたうち、最大値を示したサンプルの結果であり、破線（Ｃ）は同じくピーク電流を示す横軸の電圧値が複数回サンプルしたうち、最小値を示したサンプルの結果である。第１の実施例と比較し、本実施例では実線（Ａ）・点線（Ｂ）・破線（Ｃ）間の差異が少なく、遮光電極−カソード電極間の電位差を０〜０．５Ｖに固定しても差し支えない。このような構成により、第１の実施例に比べ素子数・配線数が低減できるというメリットがある。また、本実施例の構成ではバックライト遮光電極６１４Ｐ−１及びバックライト遮光電極６１４Ｄ−１の電位が外部電源回路の電源と接続されるため、第１の実施例のように自己補正電圧回路３６１に接続するより出力インピーダンスが低くなり、電磁ノイズに対するシールド性能が向上するというメリットもある。第１の実施例のように自己補正電圧回路を設けるか本実施例にように自己補正電圧回路を設けずに固定電位を遮光層に印加するかは製造工程のばらつきを測定して判断すればよい。
【００９０】
本実施例では薄膜トランジスター閾値のばらつきに起因する検出回路３６２のばらつきΔＶも第１の実施例より小さく、ΔＶ＝０．２５Ｖであった。このため、ＶＶＣＨＧをより（ＶＶＳＨ＋ＶＶＳＬ）÷２に近づけて２．０Ｖとし、ＣＣ２を５０ｆＦとしている。これにより、本実施例ではＶＳＥＮＳＥ（ｔ＝ｔ０）＝２．０Ｖ〜２．５Ｖであり、従って０≦｜ＶＳＥＮＳＥ（ｔ＝ｔ０）−（ＶＶＳＨ＋ＶＶＳＬ）÷２｜≦０．５である。
【００９１】
また、本実施例では透明電極６１５は遮光センサー３５１Ｄ−１〜３５１Ｄ−６、受光センサー３５１Ｐ−１〜３５１Ｐ−６両方に重なり、同じ電位（共通電位）を印加される。
【００９２】
本実施例ではバックライト遮光電極６１４Ｐ−１と受光層としての受光部３５１Ｐ−１Ｉの間の単位面積あたり容量およびバックライト遮光電極６１４Ｄ−１と受光層としての受光部３５１Ｄ−１Ｉの間の単位面積あたり容量は２２２μＦ／μｍ2であり、透明電極６１５と受光層としての受光部３５１Ｐ−１Ｉの間の単位面積あたり容量および透明電極６１５と受光層としての受光部３５１Ｄ−１Ｉの間の単位面積あたり容量は１８μＦ／μｍ2である。従って、受光層への電位の影響はバックライト遮光電極６１４Ｐ−１、バックライト遮光電極６１４Ｄ−１の方が透明電極６１５に比べ、１２倍以上大きい。例えば、バックライト遮光電極６１４Ｐ−１、バックライト遮光電極６１４Ｄ−１の電位が１Ｖずれた時の影響は透明電極６１５の電位が１２Ｖずれた時の影響に等しい。
【００９３】
本実施例では透明電極６１５の電位と受光センサー３５１Ｐ−１のカソード領域３５１Ｐ−１Ｎ間の電位差は−１．０Ｖであり、透明電極６１５の電位と遮光センサー３５１Ｄ−１のカソード領域３５１Ｄ−１Ｎ間の電位差は＋２．０〜２．５Ｖであって、最大３．５Ｖの差異があるが、これはバックライト遮光電極の電位に換算するとわずか０．３Ｖ程度の差異にしかならず、無視できる。このように、受光層と平面的に重なる電極が複数ある場合、受光層との単位面積あたりの容量が大きい側の電極の電位を最適化すれば、受光層との単位面積あたりの容量が小さい側の電位は必ずしも最適化しなくてもよい。本実施例では透明電極６１４を１枚の大きな電極として遮光センサー３５１Ｄ−１〜３５１Ｄ−６、受光センサー３５１Ｐ−１〜３５１Ｐ−６と重ねており、出力インピーダンスが低い共通電位電源に接続することで、遮光センサー３５１Ｄ−１〜３５１Ｄ−６、受光センサー３５１Ｐ−１〜３５１Ｐ−６に対する電磁ノイズのシールド性能を向上させている。
【００９４】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００９５】
例えば、本実施例では透明電極６１４を共通電位配線３３５と接続したが、出力インピーダンスの比較的低い配線であれば他の配線でもよく、例えば液晶表示装置９１０のＧＮＤと接続されている配線ＶＳＬと接続しても良い。
【００９６】
アクティブマトリクス基板１０１Ｂを用いた液晶表示装置の実施例については第１の実施例の図１に示す液晶表示装置９１０のアクティブマトリクス基板１０１をアクティブマトリクス基板１０１Ｂに置き換えるだけであるので説明を省略する。また、液晶表示装置９１０を用いた電子機器についても第１の実施例の図４の説明の通りであるので詳細は省略する。
【００９７】
なお、本実施例では中間電極６１６Ｄ−１〜６１６Ｄ−６をカソード電極としてのカソード領域３５１Ｄ−１Ｎ〜３５１Ｄ−６Ｎに、中間電極６１６Ｐ−１〜６１６Ｐ−６をカソード電極としてのカソード領域３５１Ｐ−１Ｎ〜３５１Ｐ−６Ｎに、それぞれ接続して配線ＶＣＨＧを廃してもよい。このような構成をとったときの受光センサー３５１Ｐ−１と遮光センサー３５１Ｄ−１の別なる平面図が図２４である。このような構成をとると、バックライト遮光電極６１４Ｐ−１〜６１４Ｐ−６とカソード領域３５１Ｐ−１Ｎ〜３５１Ｐ−６Ｎ間の電位差およびバックライト遮光電極６１４Ｄ−１〜６１４Ｄ−６とカソード領域３５１Ｄ−１Ｎ〜３５１Ｄ−６Ｎ間の電位差は常に０Ｖとなるので、受光センサー３５１Ｐ−１〜３５１Ｐ−６と遮光センサー３５１Ｄ−１〜３５１Ｄ−６に流れる熱リーク電流量Ｉｌｅａｋは常に一定となるというメリットがある一方、バックライト遮光電極６１４Ｄ−１は配線ＳＥＮＳＥに接続され、配線ＳＥＮＳＥは配線ＲＳＴの電位がＬｏｗ（０Ｖ）である期間は電位に接続されない、フローティング状態であるので、電磁ノイズの影響を受けやすいという問題点がある。どちらを選択するかは電磁ノイズの影響等を評価して決めればよい。
【００９８】
［産業上の利用可能性］
本発明は実施例の形態に限定されるものではなく、ＴＮモードではなく垂直配向モード（ＶＡモード）、横電界を利用したＩＰＳモード、フリンジ電界を利用したＦＦＳモードなどの液晶表示装置に利用しても構わない。また、全透過型のみならず全反射型、反射透過兼用型であっても構わない。また、液晶表示装置ではなく、有機ＥＬディスプレイ、フィールドエミッション型ディスプレイに用いても良いし、液晶表示装置以外の半導体装置に用いても良い。
【００９９】
また、本実施例で示したような外光にあわせた表示輝度の制御だけでなく、表示装置の輝度や色度を測定してこれをフィードバックし、ムラや経年変化のない表示装置に用いても構わない。
【図面の簡単な説明】
【０１００】
【図１】本発明の実施例に係る液晶表示装置９１０の斜視図。
【図２】本発明の第１の実施例に係るアクティブマトリクス基板１０１の構成図。
【図３】本発明の実施例に係るアクティブマトリクス基板１０１の画素回路図。
【図４】本発明の電子機器の実施例を示すブロック図。
【図５】本発明の実施例に係るアクティブマトリクス基板１０１の画素部の平面図。
【図６】図５Ａ−Ａ'に沿った断面図。
【図７】図５Ｂ−Ｂ'に沿った断面図。
【図８】本発明の第１の実施例に係る受光センサー３５０Ｐ−１、遮光センサー３５０Ｄ−１の平面図。
【図９】図８Ｃ−Ｃ'に沿った断面図。
【図１０】図８Ｄ−Ｄ'に沿った断面図。
【図１１】本発明の第１の実施例に係る受光センサー３５０Ｐ−１〜３５０Ｐ−６、遮光センサー３５０Ｄ−１〜３５０Ｄ−６の等価回路図。
【図１２】本発明の第１の実施例に係る受光センサー３５０Ｐ−１〜３５０Ｐ−６、遮光センサー３５０Ｄ−１〜３５０Ｄ−６の簡略化した等価回路図。
【図１３】本発明の第１の実施例に係る受光センサー３５０Ｐ−１〜３５０Ｐ−６、遮光センサー３５０Ｄ−１〜３５０Ｄ−６を構成するＰＩＮダイオードの特性を示したグラフ。
【図１４】本発明の第１の実施例に係る検出回路３６０の回路図。
【図１５】本発明の第１の実施例に係るＰＩＮダイオードの電流と遮光電極−カソード電極間電位のグラフ。
【図１６】本発明の実施例に係る薄膜トランジスターとＰＩＮダイオードの特性相関を示す散布図。
【図１７】本発明の第１の実施例の別なる構成例に係る第２の自己補正電圧回路３６１'の回路図。
【図１８】本発明の実施例に係る外部光の検出照度とバックライト輝度の設定図。
【図１９】半透過液晶表示装置のための外部光の検出照度とバックライト輝度の設定図。
【図２０】本発明の第２の実施例に係るアクティブマトリクス基板１０１Ｂのブロック図。
【図２１】本発明の第２の実施例に係る検出回路３６２の回路図。
【図２２】本発明の第２の実施例に係る受光センサー３５１Ｐ−１、遮光センサー３５１Ｄ−１の平面図。
【図２３】本発明の第２の実施例に係るＰＩＮダイオードの電流と遮光電極−カソード電極間電位のグラフ。
【図２４】本発明の第２の実施例の別構成例に係る受光センサー３５１Ｐ−１、遮光センサー３５１Ｄ−１の平面図。
【符号の説明】
【０１０１】
１０１，１０１Ｂ…アクティブマトリクス基板（本発明の「第１の基板」、「半導体装置」の一例）、１０２…張り出し部、２０１−１〜２０１−４８０…走査線、２０２−１〜２０２−１９２０…データ線、３０１…走査線駆動回路、３０２…データ線駆動回路、３２０…信号入力端子、３３０−１〜３３０−２…対向導通部、３３５…共通電位配線、３５０Ｐ−１〜３５０Ｐ−６，３５１Ｐ−１〜３５１Ｐ−６…受光センサー（本発明の「第１の光センサー」の一例）、３５０Ｄ−１〜３５０Ｄ−６，３５１Ｄ−１〜３５１Ｄ−６…遮光センサー（本発明の「第２の光センサー」の一例）、３６０，３６２…検出回路（本発明の「光検出部」の一例）、３６１，３６１'…自己補正電圧回路、６１１Ｐ−１〜６１１Ｐ−６，６１１Ｄ−１〜６１１Ｄ−６…バックライト遮光電極、６１２Ｐ−１〜６１２Ｐ−６，６１２Ｄ−１〜６１２Ｄ−６…透明電極、７８１…中央演算回路、７８４…外部電源回路、９１０…液晶表示装置、９１１…液晶パネル（本発明の「パネル」の一例）、９１２…対向基板（本発明の「第２の基板」の一例）、９２２…ネマティック相液晶材料、９２３…シール材、９２６…バックライトユニット、９２７…導光板、９４０…ブラックマトリクス、９９０−１〜９９０−６…受光開口部、ＶＶＳＨ…配線ＶＳＨの電位、ＶＶＳＬ…配線ＶＳＬの電位、ＶＳＥＮＳＥ…配線ＳＥＮＳＥの電位、ＬＡ…外光、ＬＢ…バックライト光。
【技術分野】
【０００１】
本発明は、例えば、電気光学装置、半導体装置、表示装置およびこれを備える電子機器に関する。
【背景技術】
【０００２】
近年、表示装置上、特に薄膜トランジスターを用いた液晶表示装置において光センサー機能を搭載する技術の開発が進んでいる（例えば特許文献１）。光センサーとしては薄膜トランジスター、ＰＩＮダイオード、ＰＮダイオードなどがあげられる。いずれの場合も受光部はシリコン薄膜であって、製造上のコストを増大させないため、表示部のスイッチング素子を構成するシリコン薄膜と同一製造工程で製造されることが望ましい。光センサーを薄膜トランジスター、ＰＩＮダイオード、ＰＮダイオードなどで構成する場合、センサーに流れる電流は照射する光の照度に応じて変化する光電流とセンサーの絶対温度の指数関数で増大する熱電流の和になる。このため、比較的高温でも正しい照度を得るためにはこの熱電流を効果的に除去する必要がある。このため、熱電流リファレンスのための遮光された遮光センサーと、遮光されていない受光センサーを配置する場合がある。特許文献１では遮光センサーと受光センサーを直列に接続して差分電流を取り出す手法が提案されている。
【０００３】
【特許文献１】特開２００６−１１８９６５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
複数の光センサーを直列配置し、電流の差分から熱電流をキャンセルする場合、従来は動作中に遮光センサーの両端にかかる電位と受光センサーの両端にかかる電位が大きく異なり、このために正しく熱電流をキャンセルできなかった。
【課題を解決するための手段】
【０００５】
本発明は、第１および第２の基板間に電気光学物質（実施の形態では、ネマティック相液晶材料９２２）が挟持されてなるパネル（実施の形態では、液晶パネル９１１）と、該パネルの前記第１（実施の形態では、アクティブマトリクス基板１０１）若しくは第２の基板（実施の形態では、対向基板９１２）の面に光を照射する照明装置（実施の形態では、バックライトユニット９２６、導光板９２７）と、周囲の光の照度を検出する光検出部（実施の形態では、検出回路３６０、受光センサー３５０Ｐ他）と、前記光検出部による検出結果に応じて前記照明装置を制御する照明制御部（実施の形態では、中央演算回路７８１、外部電源回路７８４）とを備えた電気光学装置であって、前記光検出部は、前記第１若しくは第２の基板に設けられ、光の照度に応じて２つの端子間に流れる電流の変化を検出する第１の光センサー（実施の形態では、受光センサー３５０Ｐ）と、前記第１の光センサーと直列に接続され、光の照度に応じて２つの端子間に流れる電流の変化を検出する第２の光センサー（実施の形態では、遮光センサー３５０Ｄ）と、前記第１と第２の光センサー間の接続端（実施の形態では、配線ＳＥＮＳＥ）の電位を電位ＶＶＣＨＧに設定する電位設定部（実施の形態では、配線ＲＳＴ他）とを備え、前記第１の光センサーの他方端（実施の形態では、配線ＶＳＨ）の電位を電位ＶＶＳＨ、前記第２の光センサーの他方端（実施の形態では、配線ＶＳＬ）の電位を電位ＶＶＳＬとすると、前記各電位は、ＶＶＳＨ＞ＶＶＣＨＧ＞ＶＶＳＬを満たすことを特徴とした電気光学装置である。これによれば、従来のもののように電位ＶＶＣＨＧ＝電位ＶＶＳＨもしくは電位ＶＶＣＨＧ＝電位ＶＶＳＬとする場合に比べ、第１の光センサーに印加されるバイアスと第２の光センサーに印加されるバイアスが近くなるため、両者の熱電流がより近くなり、高精度で熱電流をキャンセルできる優れた電気光学装置とすることができる。
【０００６】
また本発明は、基板上に形成された半導体装置であって、光の照度に応じて２つの端子間に流れる電流の変化を検出する第１の光センサー（実施の形態では、受光センサー３５０Ｐ）と、前記第１の光センサーと直列に接続され、光の照度に応じて２つの端子間に流れる電流の変化を検出する第２の光センサー（実施の形態では、遮光センサー３５０Ｄ）と、前記の第１の光センサーの一端（実施の形態では、配線ＶＳＨ）の電位を電位ＶＶＳＨに設定し、前記の第２の光センサーの一端（実施の形態では、配線ＶＳＬ）の電位を電位ＶＶＳＬに設定し、前記の第１の光センサーと第２の光センサーの接続端（実施の形態では、配線ＳＥＮＳＥ）を特定のタイミング（実施の形態では、ｔ＝０）で電位ＶＶＣＨＧに設定する電位設定部を備え、前記各電位は、電位ＶＶＳＨ＞電位ＶＶＣＨＧ＞電位ＶＶＳＬを満たすことを特徴とした半導体装置である。これによれば、従来の電位ＶＶＣＨＧ＝電位ＶＶＳＨもしくは電位ＶＶＣＨＧ＝電位ＶＶＳＬとする場合に比べ、第１の光センサーに印加されるバイアスと第２の光センサーに印加されるバイアスが近くなるため、両者の熱電流がより近くなり、高精度で熱電流をキャンセルできる優れた半導体装置とすることができる。
【０００７】
また本発明は、さらに、前記接続端（実施の形態では、配線ＳＥＮＳＥ）はポリシリコン薄膜トランジスターで構成された検出回路に接続され、前記電位ＶＶＣＨＧ、電位ＶＶＳＨ、電位ＶＶＳＬの関係が、｜ＶＶＣＨＧ−（ＶＶＳＨ＋ＶＶＳＬ）÷２｜が０．３Ｖから１．０Ｖの間であることを特徴とした半導体装置である。このように、第１の光センサーに印加されるバイアスと第２の光センサーに印加されるバイアスを近くするため、前記接続端（配線ＳＥＮＳＥ）の初期の電位ＶＶＣＨＧはなるべく（ＶＶＳＨ＋ＶＶＳＬ）÷２に近い方がよいが、十分高温では接続端（配線ＳＥＮＳＥ）の最終到達電位は（ＶＶＳＨ＋ＶＶＳＬ）÷２にほぼ近くなる。検出回路をポリシリコン薄膜トランジスターで構成すると、回路内の薄膜トランジスターの閾値ばらつきが存在し、このため検出回路の動作電圧がレンジで０．３Ｖから１．０Ｖ程度ばらついてしまう。そこで、この動作電圧のばらつき分、（ＶＶＳＨ＋ＶＶＳＬ）÷２よりずらした電位を初期電位とすれば、検出回路が動作しないということが無く、かつ第１の光センサーに印加されるバイアスと第２の光センサーに印加されるバイアスを可能な限り近づけることができる。
【０００８】
また本発明は、前記検出回路は前記接続端（実施の形態では、配線ＳＥＮＳＥ）の電位が一定の電位になったタイミング（ｔ＝ｔ０）で出力状態が変化し、前記一定の電位になったタイミング（ｔ＝ｔ０）では、接続端（配線ＳＥＮＳＥ）の電位ＶＳＥＮＳＥと、電位ＶＶＳＨと電位ＶＶＳＬの平均電圧（（ＶＶＳＨ＋ＶＶＳＬ）÷２）の差異は最大で１．０Ｖであることを特徴とする。このように設定すると、第１の光センサーに印加されるバイアスと第２の光センサーに印加されるバイアスを可能な限り近づける最適設定ができ、検出精度が最善となる。
【０００９】
また本発明は前記第１の光センサー及び前記第２の光センサーは薄膜ポリシリコンを用いたＰＩＮ接合ダイオードもしくはＰＮ接合ダイオードであることを特徴とする。このようなダイオードはポリシリコン薄膜トランジスターを用いた半導体装置上に製造上の追加工程無く形成できるメリットを有するが、光電流に対する熱電流の比が単結晶ウェハ上に形成したフォトセンサー類より大きく、また印加されるバイアスによって熱電流が変動するため、本発明を適用するのにふさわしい。
【００１０】
また、本発明はこれらの半導体装置を用いた表示装置を提案する。これにより、製造コストの上昇無く、表示装置上に設けられたフォトセンサーの温度依存性を向上させ、より精度の良い光検出を可能とする。
【００１１】
また、本発明ではこれらの表示装置を用いた電子機器を提案する。温度によらず精度の良い光センサーを内蔵しているので容易に外光にあわせてバックライトを制御でき、消費電力を無意味に増大させることが無く、コストも上昇しない。
【発明を実施するための最良の形態】
【００１２】
以下、本発明に係る電気光学装置、半導体装置、表示装置およびこれを備える電子機器の実施の形態について、図面に基づいて説明する。
【００１３】
［第１の実施の形態］
図１は本実施例に係る液晶表示装置９１０の斜視構成図（一部断面図）である。液晶表示装置９１０は、アクティブマトリクス基板１０１と対向基板９１２とをシール材９２３により一定の間隔で貼り合わせ、ネマティック相液晶材料９２２を挟持した液晶パネル９１１を備える。アクティブマトリクス基板１０１上には図示しないがポリイミドなどからなる配向材料が塗布されラビング処理されて配向膜が形成されている。また、対向基板９１２は、図示しないが画素に対応したカラーフィルタと、光抜けを防止し、コントラストを向上させるための低反射・低透過率樹脂よりなるブラックマトリクス９４０と、アクティブマトリクス基板１０１上の対向導通部３３０−１〜３３０−２と短絡される共通電位が供給されるＩＴＯ膜でなる対向電極９３０が形成される。ネマティック相液晶材料９２２と接触する面にはポリイミドなどからなる配向材料が塗布され、アクティブマトリクス基板１０１の配向膜のラビング処理の方向とは直交する方向にラビング処理されている。
【００１４】
さらに対向基板９１２の外側には、上偏光板９２４を、アクティブマトリクス基板１０１の外側には、下偏光板９２５を各々配置し、互いの偏光方向が直交するよう（クロスニコル状）に配置する。さらに下偏光板９２５下には、バックライトユニット９２６と導光板９２７が配置され、バックライトユニット９２６から導光板９２７に向かって光が照射され、導光板９２７はバックライトユニット９２６からの光をアクティブマトリクス基板１０１に向かって垂直かつ均一な面光源となるように光を反射屈折させることで液晶表示装置９１０の光源として機能する。バックライトユニット９２６は、本実施例ではＬＥＤユニットであるが、冷陰極間（ＣＣＦＬ）であってもよい。バックライトユニット９２６はコネクタ９２９を通じて電子機器本体に接続され、電源を供給されるが、本実施例では電源が適宜適切な電流・電圧に調整されることでバックライトユニット９２６からの光量が調整される機能を有する。
【００１５】
図示しないが、さらに必要に応じて、周囲を外殻で覆っても良いし、あるいは上偏光板９２４のさらに上に保護用のガラスやアクリル板を取り付けても良いし、視野角改善のため光学補償フィルムを貼っても良い。
【００１６】
また、液晶表示装置９１０の外周部には光センサー受光開口部９９０が設けられる。また、アクティブマトリクス基板１０１は、対向基板９１２から張り出す張り出し部１０２が設けられ、その張り出し部１０２にある信号入力端子３２０には、ＦＰＣ（可撓性基板）９２８が実装され電気的に接続されている。ＦＰＣ（可撓性基板）９２８は電子機器本体に接続され、必要な電源、制御信号等を供給される。
【００１７】
さらに液晶表示装置９１０上には６個の光センサーの受光開口部９９０−１〜９９０−６が設けられる。この受光開口部９９０−１〜９９０−６は対向電極９３０上のブラックマトリクス９４０を部分的に除去することで形成されており、外部の光がアクティブマトリクス基板１０１上に到達するようになっている。各受光開口部９９０−１〜９９０−６の周囲は対向電極９３０上のブラックマトリクス９４０は除去されておらず、外光はアクティブマトリクス基板１０１上に到達しないようになっている。
【００１８】
図２はアクティブマトリクス基板１０１のブロック図である。アクティブマトリクス基板１０１上には、４８０本の走査線２０１−１〜２０１−４８０と１９２０本のデータ線２０２−１〜２０２−１９２０が直交して形成されており、４８０本の容量線２０３−１〜２０３−４８０は走査線２０１−１〜２０１−４８０と並行に配置されている。容量線２０３−１〜２０３−４８０は相互に短絡され、共通電位配線３３５と接続され、さらに２個の対向導通部３３０−１〜３３０−２と接続されて信号入力端子３２０より０Ｖ−５Ｖの反転信号、反転時間は３５μ秒である共通電位を与えられる。走査線２０１−１〜２０１−４８０は走査線駆動回路３０１に接続され、またデータ線２０２−１〜２０２−１９２０はデータ線駆動回路３０２に接続され、それぞれ適切に駆動される。また走査線駆動回路３０１、データ線駆動回路３０２は信号入力端子３２０から駆動に必要な信号を供給される。信号入力端子３２０は張り出し部１０２上に配置される。一方、走査線駆動回路３０１、データ線駆動回路３０２は対向基板９１２と重なる領域、すなわち張り出し部１０２外に配置される。走査線駆動回路３０１、データ線駆動回路３０２は、低温ポリシリコンＴＦＴプロセスによりアクティブマトリクス基板上に駆動に必要な回路機能をに集積するシステム・オン・グラス（ＳＯＧ）技術により、アクティブマトリクス基板上にポリシリコン薄膜トランジスターを集積することで形成されており、後述する画素スイッチング素子４０１−ｎ−ｍと同一工程で製造される、いわゆる駆動回路内蔵型の液晶表示装置となっている。
【００１９】
また６個の受光開口部９９０−１〜９９０−６と平面的に重なる領域にそれぞれ６個の受光センサー３５０Ｐ−１〜３５０Ｐ−６が形成され、それと交互になるように６個の遮光センサー３５０Ｄ−１〜３５０Ｄ−６が形成される。この受光センサー３５０Ｐ−１〜３５０Ｐ−６と遮光センサー３５０Ｄ−１〜３５０Ｄ−６もシステム・オン・グラス（ＳＯＧ）技術により、アクティブマトリクス基板上に形成される。このようにガラス基板上に画素スイッチング素子４０１−ｎ−ｍと同一工程で製造することで、製造コストを下げることができる。
【００２０】
受光センサー３５０Ｐ−１〜３５０Ｐ−６は受光開口部９９０−１〜９９０−６と平面的に重なっており外光がセンサーに到達するが、遮光センサー３５０Ｄ−１〜３５０Ｄ−６は受光開口部９９０−１〜９９０−６と平面的に重なっておらず、外光は対向電極９３０上のブラックマトリクス９４０で吸収されほとんど到達しない。受光センサー３５０Ｐ−１〜３５０Ｐ−６は配線ＰＢＴ、配線ＶＳＨ、配線ＳＥＮＳＥと、遮光センサー３５０Ｄ−１〜３５０Ｄ−６は配線ＤＢＴ、配線ＶＳＬ、配線ＳＥＮＳＥと接続される。これらの配線ＰＢＴ、配線ＶＳＨ、配線ＳＥＮＳＥ、配線ＤＢＴ、配線ＶＳＬは検出回路３６０に接続される。検出回路３６０は受光センサー３５０Ｐ−１〜３５０Ｐ−６と遮光センサー３５０Ｄ−１〜３５０Ｄ−６からの外光照度と相関を持つ出力アナログ電流に対応したパルス長の二値出力信号ＯＵＴに変換し、信号入力端子３２０へ出力する。また、配線ＶＣＨＧ、配線ＲＳＴ、配線ＶＳＬ、配線ＶＳＨも信号入力端子３２０を介して検出回路３６０に供給される。
【００２１】
詳細は後述するが、受光センサー３５０Ｐ−１〜３５０Ｐ−６はバックライト遮光電極６１１Ｐ−１〜６１１Ｐ−６、遮光センサー３５０Ｄ−１〜３５０Ｄ−６はバックライト遮光電極６１１Ｄ−１〜６１１Ｄ−６とそれぞれ平面的に重なり、それぞれバックライトからの光は遮蔽されているので、バックライトからの光によって外光の検出精度が低下することがないように構成されている。また、受光センサー３５０Ｐ−１〜３５０Ｐ−６は透明電極６１２Ｐ−１〜６１２Ｐ−６、遮光センサー３５０Ｄ−１〜３５０Ｄ−６は透明電極６１２Ｄ−１〜６１２Ｄ−６とも重なっており、表示領域３１０を駆動する際に発生した電磁ノイズによって検出精度が低下することもない。これらの構成によって、受光センサー３５０Ｐ−１〜３５０Ｐ−６および遮光センサー３５０Ｄ−１〜３５０Ｄ−６は表示領域３１０近くに配置しても検出精度が低下しないので、従来の製品よりデザイン的な自由度が向上している。本実施例では受光開口部９９０−１〜９９０−６のサイズ、すなわち各受光センサー３５０Ｐ−１〜３５０Ｐ−６上のブラックマトリクス９４０の開口サイズは１０ｍｍ×０．３ｍｍに設定し、受光開口部９９０−１〜９９０−６の端部から表示領域３１０までの距離は０．５ｍｍとした。
【００２２】
図３は図２の点線３１０部で示す表示領域のｍ番目のデータ線２０２−ｍとｎ番目の走査線２０１−ｎの交差部付近の回路図である。走査線２０１−ｎとデータ線２０２−ｍの各交点にはＮチャネル型電界効果ポリシリコン薄膜トランジスターよりなる画素スイッチング素子４０１−ｎ−ｍが形成されており、そのゲート電極は走査線２０１−ｎに、ソース・ドレイン電極はそれぞれデータ線２０２−ｍと画素電極４０２−ｎ−ｍに接続されている。画素電極４０２−ｎ−ｍ及び同一電位に短絡される電極は容量線２０３−ｎと補助容量コンデンサー４０３−ｎ−ｍを形成し、また液晶表示装置として組み立てられた際には液晶素子をはさんで対向電極９３０（コモン電極）とやはりコンデンサーを形成する。
【００２３】
図４は本実施例での電子機器の具体的な構成を示すブロック図である。液晶表示装置９１０は図１で説明した液晶表示装置であって、外部電源回路７８４、映像処理回路７８０がＦＰＣ（可撓性基板）９２８およびコネクタ９２９を通じて必要な信号と電源を液晶表示装置９１０に供給する。中央演算回路７８１は外部Ｉ／Ｆ回路７８２を介して入出力機器７８３からの入力データを取得する。ここで入出力機器７８３とは例えばキーボード、マウス、トラックボール、ＬＥＤ、スピーカー、アンテナなどである。中央演算回路７８１は外部からのデータをもとに各種演算処理を行い、結果をコマンドとして映像処理回路７８０あるいは外部Ｉ／Ｆ回路７８２へ転送する。映像処理回路７８０は中央演算回路７８１からのコマンドに基づき映像情報を更新し、液晶表示装置９１０への信号を変更することで、液晶表示装置９１０の表示映像が変化する。また、液晶表示装置９１０上の検出回路３６０からの二値出力信号ＯＵＴがＦＰＣ（可撓性基板）９２８を通じて中央演算回路７８１に入力され、中央演算回路７８１は二値出力信号ＯＵＴのパルス長を対応する離散値に変換する。次に中央演算回路７８１はＥＥＰＲＯＭ（Electronically Erasable and Programmable Read Only Memory）よりなる参照テーブル７８５にアクセスし、変換した離散値を適切なバックライトユニット９２６の電圧に対応する値に再変換し、外部電源回路７８４に送信する。外部電源回路７８４はこの送信された値に対応した電圧の電位電源を液晶表示装置９１０内のバックライトユニット９２６にコネクタ９２９を通じて供給する。バックライトユニット９２６の輝度は外部電源回路７８４より供給される電圧によって変化するので、液晶表示装置９１０の全白表示時輝度も変化することになる。ここで電子機器とは具体的にはモニター、ＴＶ、ノートパソコン、ＰＤＡ、デジタルカメラ、ビデオカメラ、携帯電話、携帯フォトビューワー、携帯ビデオプレイヤー、携帯ＤＶＤプレイヤー、携帯オーディオプレイヤーなどである。
【００２４】
なお、本実施例では電子機器上の中央演算回路７８１によってバックライトユニット９２６の輝度を制御したが、例えば液晶表示装置９１０内にドライバーＩＣ及びＥＥＰＲＯＭを備えた構成とし、このドライバーＩＣに二値出力信号ＯＵＴから離散値への変換機能、ＥＥＰＲＯＭを参照しての再変換機能、バックライトユニット９２６への出力電圧の調整機能を持たせても良い。また、参照テーブルを用いず、数値計算によって離散値からバックライトユニット９２６の電圧に対応する値に再変換するように構成しても良い。
【００２５】
図５は図３で示した画素表示領域の回路図の実際の構成を示す平面図である。図５の凡例に示す通り、各網掛けの異なる部位はそれぞれ異なる材料配線であることを示し、同じ網掛けで示した部位は同じ材料配線であることを示す。クロム薄膜（Ｃｒ）、ポリシリコン薄膜（Ｐｏｌｙ−Ｓｉ）、モリブデン薄膜（Ｍｏ）、アルミ・ネオジウム合金薄膜（ＡｌＮｄ）、酸化インディウム・錫薄膜（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｃｅｄ＝ＩＴＯ）の５層薄膜より構成されてなり、それぞれの層間には酸化シリコン、窒化シリコン、有機絶縁膜のいずれかあるいはそれらを積層した絶縁膜が形成される。具体的にはクロム薄膜（Ｃｒ）は膜厚１００ｎｍ、ポリシリコン薄膜（Ｐｏｌｙ−Ｓｉ）は膜厚５０ｎｍ、モリブデン薄膜（Ｍｏ）は膜厚２００ｎｍ、アルミ・ネオジウム合金薄膜（ＡｌＮｄ）は膜厚５００ｎｍ、酸化インディウム・錫薄膜（ＩＴＯ）は膜厚１００ｎｍとする。また、クロム薄膜（Ｃｒ）とポリシリコン薄膜（Ｐｏｌｙ−Ｓｉ）の間には１００ｎｍの窒化シリコン膜と１００ｎｍの酸化シリコン膜を積層した下地絶縁膜が形成され、ポリシリコン薄膜（Ｐｏｌｙ−Ｓｉ）とモリブデン薄膜（Ｍｏ）の間には１００ｎｍの酸化シリコン膜からなるゲート絶縁膜が形成され、モリブデン薄膜（Ｍｏ）とアルミ・ネオジウム合金薄膜（ＡｌＮｄ）の間には２００ｎｍの窒化シリコン膜と５００ｎｍの酸化シリコン膜を積層した層間絶縁膜が形成され、アルミ・ネオジウム合金薄膜（ＡｌＮｄ）と酸化インディウム・錫薄膜（ＩＴＯ）の間には２００ｎｍの窒化シリコン膜と平均１μｍの有機平坦化膜を積層した保護絶縁膜が形成され、互いの配線間を絶縁しており、適切な位置にコンタクトホールを開口して互いに接続される。なお、図５中にはクロム薄膜（Ｃｒ）パターンは存在しない。
【００２６】
図５で示すように、データ線２０２−ｍはアルミ・ネオジウム合金薄膜（ＡｌＮｄ）により形成され、コンタクトホールを介して画素スイッチング素子４０１−ｎ−ｍのソース電極に接続される。走査線２０１−ｎはモリブデン薄膜（Ｍｏ）で構成され、画素スイッチング素子４０１−ｎ−ｍのゲート電極を兼用する。容量線２０３−ｎは走査線２０１−ｎと同じ配線材料から構成され、画素電極４０２−ｎ−ｍは酸化インディウム・錫薄膜よりなり、画素スイッチング素子４０１−ｎ−ｍのドレイン電極にコンタクトホールを通じて接続される。また、画素スイッチング素子４０１−ｎ−ｍのドレイン電極はリンを高濃度ドープされたｎ＋型ポリシリコン薄膜よりなる容量部電極６０５にも接続され、容量線２０３−ｎと平面的に重なって補助容量コンデンサー４０３−ｎ−ｍを構成する。
【００２７】
図６は画素スイッチング素子４０１−ｎ−ｍの構造を説明するための図５のＡ−Ａ'線部に対応する液晶表示装置９１０の一部の断面構造を示す図である。なお、図を見やすくするために縮尺は一定でない。アクティブマトリクス基板１０１は無アルカリガラスよりなる厚さ０．６ｍｍの絶縁基板であって、その上に２００ｎｍの窒化シリコン膜と３００ｎｍの酸化シリコン膜を積層した下地絶縁膜を介してポリシリコン薄膜よりなるシリコンアイランド６０２が配置され、走査線２０１−ｎはシリコンアイランド６０２と前述のゲート絶縁膜を挟んで上方に配置される。走査線２０１−ｎとオーバーラップする領域ではシリコンアイランド６０２はリンイオンが全く、あるいはごく低濃度しかドープされていない真性半導体領域６０２Ｉであり、その左右にリンイオンが低濃度にドープされたシート抵抗２０ｋΩ程度のｎ−領域６０２Ｌが存在し、さらにその左右にリンイオンが高濃度にドープされたシート抵抗１ｋΩ程度のｎ＋領域６０２Ｎが存在する、ＬＤＤ（Lightly Doped Drain）構造である。左右のｎ＋領域６０２Ｎは層間絶縁膜にそれぞれ形成したコンタクトホールを介してソース電極６０３、ドレイン電極６０４と接続しており、ソース電極６０３はデータ線２０２−ｍと、ドレイン電極６０４は層間絶縁膜にそれぞれ形成した画素電極４０２−ｎ−ｍとそれぞれ接続している。画素電極４０２−ｎ−ｍと対向基板９１２上の対向電極９３０との間にはネマティック相液晶材料９２２が存在する。また、画素電極４０２−ｎ−ｍと一部重なるようにしてブラックマトリクス９４０が対向基板９１２上に形成されている。なお、画素スイッチング素子４０１−ｎ−ｍの光リーク電流が問題になる場合はシリコンアイランド６０２下にＣｒ膜よりなる遮光層を形成しても良い。本実施例では光リーク電流はほとんど問題ではなく、かつこのような構造をとると、画素スイッチング素子４０１−ｎ−ｍの移動度が下がるため、シリコンアイランド６０２下のＣｒ膜は除去する構成を選択した。
【００２８】
図７は補助容量コンデンサー４０３−ｎ−ｍの構造を説明するための図５のＢ−Ｂ'線部に対応する液晶表示装置９１０の一部の断面構造を示す図であり、ドレイン電極６０４と繋がる容量部電極６０５と容量線２０３−ｎがゲート絶縁膜をはさんで重なることで蓄積容量を形成している。
【００２９】
図８は受光センサー３５０Ｐ−１（第１の光センサー）と遮光センサー３５０Ｄ−１（第１の光センサー）付近の拡大平面図である。なお、図を見やすくするために縦と横の縮尺は一定でない。また、凡例は図５と同様である。受光センサー３５０Ｐ−１は太点線で示す受光開口部９９０−１と平面的に重なっており、外光が照射されるようになっている。受光センサー３５０Ｐ−１は４箇所の孤立した受光部３５０Ｐ−１Ｉとそれに隣り合う配線ＳＥＮＳＥに接続されるアノード領域３５０Ｐ−１Ｐと、配線ＶＳＨに接続されるカソード領域３５０Ｐ−１Ｎとによって構成される。受光部３５０Ｐ−１Ｉ、アノード領域３５０Ｐ−１Ｐ、カソード領域３５０Ｐ−１Ｎはいずれも同一のポリシリコン薄膜アイランドがドープ濃度の違いによって分離されることで構成され、アノード領域３５０Ｐ−１Ｐは比較的高濃度のボロンイオンがドープされ、カソード領域３５０Ｐ−１Ｎは比較的高濃度のリンイオンがドープされ、受光部３５０Ｐ−１Ｉはごく低濃度でしかボロンイオン・リンイオンを含まない。また、アノード領域３５０Ｐ−１Ｐ、カソード領域３５０Ｐ−１Ｎ、受光部３５０Ｐ−１Ｉはそれぞれ幅１０μｍであって、受光部３５０Ｐ−１Ｉの長さはそれぞれ１０００μｍである。このように受光センサー３５０Ｐ−１は複数の並列接続されたＰＩＮ接合ダイオードを構成している。受光センサー３５０Ｐ−１及び遮光センサー３５０Ｄ−１の表示領域３１０に近い側には共通電位配線３３５が配置されるが、本実施例では受光センサー３５０Ｐ−１及び遮光センサー３５０Ｄ−１には接続されず、電磁ノイズの影響を避けるため１００μｍ離して配置している。
【００３０】
遮光センサー３５０Ｄ−１は４箇所の孤立した受光部３５０Ｄ−１Ｉとそれに隣り合う配線ＶＳＬに接続されるアノード領域３５０Ｄ−１Ｐと、配線ＳＥＮＳＥに接続されるカソード領域３５０Ｄ−１Ｎとによって構成される。カソードとアノードが接続される配線が異なることと、受光開口部９９０−１と平面的に重なっていないこと以外は受光センサー３５０Ｐ−１と遮光センサー３５０Ｄ−１は同一の構成であるので、これ以上の説明は省略する。また、受光センサー３５０Ｐ−２〜３５０Ｐ−５は受光センサー３５０Ｐ−１と、遮光センサー３５０Ｄ−２〜３５０Ｄ−５は遮光センサー３５０Ｄ−１と、それぞれ配置位置を除いて同様の構成であるので説明は省略する。
【００３１】
図９は受光センサー３５０Ｐ−１の構造を説明するための図８の線Ｃ−Ｃ'線部に対応する液晶表示装置９１０の一部の断面構造を示す図である。アクティブマトリクス基板１０１上には下地絶縁膜を介してバックライト遮光電極６１１Ｐ−１（第１の遮光電極）が配置され、その上に薄膜ポリシリコンよりなる受光センサー３５０Ｐ−１がゲート絶縁膜を挟んで形成される。受光センサー３５０Ｐ−１が４箇所の受光部３５０Ｐ−１Ｉとそれに隣り合う配線ＶＳＬに接続されるアノード領域３５０Ｐ−１Ｐと、配線ＳＥＮＳＥに接続されるカソード領域３５０Ｐ−１Ｎとによって構成されるのは前述の通りである。受光センサー３５０Ｐ−１の上方には層間絶縁膜、平坦化絶縁膜を介して酸化インディウム・錫薄膜（ＩＴＯ）よりなる透明電極６１２Ｐ−１（第１の透明電極）が配置され、受光部３５０Ｐ−１Ｉに対する電界シールドとして機能する。
【００３２】
透明電極６１２Ｐ−１の上方はネマティック相液晶材料９２２が封入され、対向基板９１２上の対向電極９３０が配置される。なお、受光センサー３５０Ｐ−１配置位置によってはネマティック相液晶材料９２２のかわりにシール材９２３が配置されることもある。受光開口部９９０−１は対向基板９１２上のブラックマトリクス９４０を部分的に除去することで形成されてなる。図示しないが、遮光センサー３５０Ｄ−１上には受光開口部は存在しないので、ブラックマトリクス９４０は除去されない。
【００３３】
対向基板９１２の上方からは外光ＬＡが照射され、他方、アクティブマトリクス基板１０１の下方からはバックライトユニット９２６からの光（バックライト光ＬＢ）が照射される構成となっている。
【００３４】
なお、本実施例では実施していないが、受光開口部９９０−１部に光学的な補正層を入れてもよい。例えば対向基板９１２に形成される画素に対応したカラーフィルタを構成する色材のうちの一つあるいは複数を受光開口部９９０−１と重ねて形成して、視感度分光特性と受光センサー３５０Ｐ−１をより一致させるようにしてもよい。例えばグリーンの画素に対応する色材を受光開口部９９０−１上に重ねて形成すれば、短波長と長波長側をカットするため、受光センサー３５０Ｐ−１の分光特性が視感度分光特性より短波長あるいは長波長にずれていても補正できる。その他、反射防止膜や干渉層、偏光層等と目的に応じて受光開口部９９０−１部を重ねればよい。また、本図では図示してないが、上偏光板９２４は受光開口部９９０−１と重ねてもよいし、除去しても良い。重ねた方が受光開口部９９０−１は目立たなくなるが、除去すると光感度が向上する。
【００３５】
本実施例では液晶表示装置９１０は低消費電力化のため、共通電位配線３３５に反転信号を印加する共通電極反転駆動（コモンＡＣ駆動）を行っているので、対向電極９３０には振幅０Ｖ〜５Ｖ、周波数１４ＫＨｚのＡＣ信号が印加される。しかしながら対向電極９３０より生じる電磁波は透明電極６１２Ｐ−１によってシールドされるため、対向電極９３０反転時に受光センサー３５０Ｐ−１にノイズがほとんどのることがない。同様に下方からの電磁ノイズに対してはバックライト遮光電極６１１Ｐ−１がシールドとして機能する。
【００３６】
図１０は図８の線Ｄ−Ｄ'線部に対応する液晶表示装置９１０の一部の断面構造を示す図である。下地絶縁膜上に形成されるバックライト遮光電極６１１Ｐ−１（第１の遮光電極）とバックライト遮光電極６１１Ｄ−１（第２の遮光電極）は遮光電極間隙６１１Ｇによって互いに離間しており、別々の電位を与えられる。また平坦化絶縁膜上に形成される透明電極６１２Ｐ−１（第１の透明電極）と透明電極６１２Ｄ−１（第２の透明電極）も透明電極間隙６１２Ｇによって互いに離間しており、別々の電位を与えられる。バックライト遮光電極６１１Ｐ−１と透明電極６１２Ｐ−１は互いに中間電極６１３Ｐ−１とゲート絶縁膜、層間絶縁膜および平坦化絶縁膜に形成されたコンタクトホールを介して接続されており、最終的に配線ＰＢＴに接続される。バックライト遮光電極６１１Ｄ−１と透明電極６１２Ｄ−１は互いに中間電極６１３Ｄ−１とゲート絶縁膜、層間絶縁膜および平坦化絶縁膜に形成されたコンタクトホールを介して接続されており、最終的に配線ＤＢＴに接続される。
【００３７】
ここで遮光電極間隙６１１Ｇと透明電極間隙６１２Ｇはアクティブマトリクス基板１０１および対向基板９１２の鉛直方向において互いに重ならない。このように構成すると、平面的に上下ともにシールドされていない領域がなくなるので、間隙から進入する電磁ノイズが左右に広がりにくくなり、間隙によるシールド性能の低下を軽減できる。
【００３８】
また、遮光電極間隙６１１Ｇと重なるようにモリブデン薄膜（Ｍｏ）よりなる間隙遮光体６１０が形成される。これにより、遮光電極間隙６１１Ｇより進入するバックライト光が各種絶縁膜やガラスの界面等で多重反射され、迷光となって受光センサー３５０Ｐ−１や遮光センサー３５０Ｄ−１に到達する割合を飛躍的に軽減できる。
【００３９】
以上のような構成による受光センサー３５０Ｐ−１〜３５０Ｐ−６、遮光センサー３５０Ｄ−１〜３５０Ｄ−６の等価回路が図１１である。各受光センサー３５０Ｐ−１〜３５０Ｐ−６、遮光センサー３５０Ｄ−１〜３５０Ｄ−６はそれぞれ、４つのＰＩＮダイオードが並列に接続されている。また、各受光センサー３５０Ｐ−１〜３５０Ｐ−６も互いに並列に接続されており、遮光センサー３５０Ｄ−１〜３５０Ｄ−６も互いに並列に接続されている。ゆえに最終的に図１１は図１２の回路図と等価である。すなわち、遮光センサー３５０Ｄ−１〜３５０Ｄ−６はチャネル幅２４０００μｍ、チャネル長１０μｍのＰＩＮダイオードであり、そのアノードは配線ＶＳＬに接続され、そのカソードは配線ＳＥＮＳＥに接続される。また、遮光センサー３５０Ｄ−１〜３５０Ｄ−６と平面的に重なるバックライト遮光電極６１１Ｄ−１〜６１１Ｄ−６及び透明電極６１２Ｄ−１〜６１２Ｄ−６は配線ＤＢＴに接続される。受光センサー３５０Ｐ−１〜３５０Ｐ−６はチャネル幅２４０００μｍ、チャネル長１０μｍのＰＩＮダイオードであり、そのアノードは配線ＳＥＮＳＥに接続され、そのカソードは配線ＶＳＨに接続される。また、受光センサー３５０Ｐ−１〜３５０Ｐ−６と平面的に重なるバックライト遮光電極６１１Ｐ−１〜６１１Ｐ−６及び透明電極６１２Ｐ−１〜６１２Ｐ−６は配線ＰＢＴに接続される。
【００４０】
図１３は一定の外光照度ＬＸが液晶表示装置９１０に照射された時の受光センサー３５０Ｐ−１〜３５０Ｐ−６と遮光センサー３５０Ｄ−１〜３５０Ｄ−６を構成するＰＩＮダイオードの特性を示したグラフである。横軸はバイアス電位Ｖｄ（＝アノード電位−カソード電位）であり、縦軸はアノード−カソード間に流れる電流量Ｉｄである。実線で示したグラフ（Ａ）は受光センサー３５０Ｐ−１〜３５０Ｐ−６の特性であり、破線で示したグラフ（Ｂ）は遮光センサー３５０Ｄ−１〜３５０Ｄ−６の特性である。このように順バイアス領域（Ｉｄ＞０）ではほぼ両者は一致するが、逆バイアス領域（Ｉｄ＜０）では受光センサー３５０Ｐ−１〜３５０Ｐ−６のグラフ（Ｂ）方が電流の絶対値が大きくなる。これは遮光センサー３５０Ｄ−１〜３５０Ｄ−６には外光が照射されないため、温度に起因する熱リーク電流量Ｉｌｅａｋのみが流れるが、受光センサー３５０Ｐ−１〜３５０Ｐ−６を構成するＰＩＮダイオードの受光部３５０Ｐ−１Ｉ〜３５０Ｐ−６Ｉに光が照射されるとキャリア対が生成され、光電流量Ｉｐｈｏｔｏが流れるため、受光センサー３５０Ｐ−１〜３５０Ｐ−６では光電流量と熱電流量の和、Ｉｐｈｏｔｏ＋Ｉｌｅａｋが流れるためである。熱リーク電流量ＩｌｅａｋはＶｄ（＝アノード電位−カソード電位）依存性を示し、−５．０≦Ｖｄ≦−１．５の領域では傾きＫＡ（ＫＡ＞０）の直線として近似できる。ここでＫＡは温度に対する関数であって、温度が上昇すると指数関数的に上昇する。このＶｄ領域（Ｖｄ＝−５．０≦Ｖｄ≦−１．５）では受光センサー３５０Ｐ−１〜３５０Ｐ−６に流れる光電流量Ｉｐｈｏｔｏはほぼ一定の値を有し、外光照度ＬＸに比例する（以下、Ｉｐｈｏｔｏ＝ＬＸ×ｋとする）。ゆえに、受光センサー３５０Ｐ−１〜３５０Ｐ−６に流れる電流（グラフ（Ａ））、遮光センサー３５０Ｄ−１〜３５０Ｄ−６に流れる電流（グラフ（Ｂ））ともに−５．０≦Ｖｄ≦−１．５の領域では傾きＫＡ（ＫＡ＞０）の直線である。
【００４１】
ここで遮光センサー３５０Ｄ−１〜３５０Ｄ−６と受光センサー３５０Ｐ−１〜３５０Ｐ−６のＶｄを同じになるようにバイアスを設定する、すなわち配線ＳＥＮＳＥの電位ＶＳＥＮＳＥを配線ＶＳＨの電位ＶＶＳＨと配線ＶＳＬの電位ＶＶＳＬのちょうど中間である（ＶＶＳＨ＋ＶＶＳＬ）÷２に設定すると、Ｖｄ（＝アノード電位−カソード電位）は受光センサー３５０Ｐ−１〜３５０Ｐ−６と遮光センサー３５０Ｄ−１〜３５０Ｄ−６で同一になるから、それぞれに流れる熱電流量（Ｉｌｅａｋ）も全く一致する。このとき、配線ＶＳＨに流れる電流量（＝受光センサー３５０Ｐ−１〜３５０Ｐ−６に流れる電流量）はＩｐｈｏｔｏ＋Ｉｌｅａｋであり、配線ＶＳＬにながれる電流量（＝遮光センサー３５０Ｄ−１〜３５０Ｄ−６に流れる電流量）はＩｌｅａｋであるので、キルヒホッフ第１法則から配線ＳＥＮＳＥに流れる電流量はＩｐｈｏｔｏ＝ＬＸ×ｋとなって、外光照度ＬＸに比例する。なお実施例では受光センサーを高電位側に、遮光センサーを低電位側に接続したが、もちろん別でも差し支えないし、結論は同じである。
【００４２】
図１４は検出回路３６０の回路図である。配線ＶＣＨＧ、配線ＲＳＴ、配線ＶＳＬ、配線ＶＳＨ、配線ＯＵＴは信号入力端子３２０と接続され、また配線ＶＳＬ、配線ＶＳＨ、配線ＳＥＮＳＥ、配線ＰＢＴ、配線ＤＢＴ配線は受光センサー３５０Ｐ−１〜３５０Ｐ−６及び遮光センサー３５０Ｄ−１〜３５０Ｄ−６に接続される。ここで配線ＶＣＨＧ、配線ＶＳＬ、配線ＶＳＨは外部電源回路７８４より供給されるＤＣ電源に接続され、ＶＣＨＧ配線は電位ＶＶＣＨＧ（＝１．５Ｖ）、ＶＳＬ配線は電位ＶＶＳＬ（＝０．０Ｖ）、ＶＳＨ配線は電位ＶＶＳＨ（＝５．０Ｖ）を供給される。なお、ここでＶＳＬ配線の電位ＶＶＳＬは液晶表示装置９１０のＧＮＤである。
【００４３】
配線ＳＥＮＳＥは第１のコンデンサーＣ１と、第３のコンデンサーＣ３の各一端に接続される。また、初期充電トランジスターＮＣのドレイン電極に接続される。第３のコンデンサーＣ３の他端は配線ＶＳＬに接続される。第１のコンデンサーＣ１の他端はノードＡに接続される。初期充電トランジスターＮＣのソース電極は配線ＶＣＨＧに接続され、電位ＶＶＣＨ（＝１．５Ｖ）電源を供給される。初期充電トランジスターＮＣのゲート電極は配線ＲＳＴに接続される。ノードＡはさらに第１のＮ型トランジスターＮ１のゲート電極と第１のＰ型トランジスターＰ１のゲート電極とリセットトランジスターＮＲのドレイン電極に接続され、さらに第２のコンデンサーＣ２の一端に接続される。第２のコンデンサーＣ２の他端は配線ＲＳＴに接続される。
【００４４】
第１のＮ型トランジスターＮ１のドレイン電極と第１のＰ型トランジスターＰ１のドレイン電極とリセットトランジスターＮＲのソース電極はノードＢに接続され、ノードＢはさらに第２のＮ型トランジスターＮ２のゲート電極と第２のＰ型トランジスターＰ２のゲート電極に接続される。第２のＮ型トランジスターＮ２のドレイン電極と第２のＰ型トランジスターＰ２のドレイン電極はノードＣに接続され、ノードＣはさらに第３のＮ型トランジスターＮ３のゲート電極と第３のＰ型トランジスターＰ３のゲート電極に接続される。第３のＮ型トランジスターＮ３のドレイン電極と第３のＰ型トランジスターＰ３のドレイン電極はノードＤに接続され、ノードＤはさらに第４のＮ型トランジスターＮ４のゲート電極と第４のＰ型トランジスターＰ４のゲート電極に接続される。第４のＮ型トランジスターＮ４のドレイン電極と第４のＰ型トランジスターＰ４のドレイン電極は配線ＯＵＴに接続され、配線ＯＵＴはさらに第５のＮ型トランジスターＮ５のドレイン電極にも接続される。第５のＮ型トランジスターＮ５のゲート電極と第５のＰ型トランジスターＰ５のゲート電極は配線ＲＳＴに接続され、第５のＰ型トランジスターＰ５のドレイン電極は第４のＰ型トランジスターＰ４のソース電極に接続される。第１〜第５のＮ型トランジスターＮ１〜Ｎ５のソース電極は配線ＶＳＬに接続され、電位ＶＶＳＬ（＝０Ｖ）を供給されてなる。また第１〜第３のＰ型トランジスターＰ１〜Ｐ３及び第５のＰ型トランジスターＰ５のソース電極は配線ＶＳＨに接続され、電位ＶＶＳＨ（＝＋５Ｖ）を供給されてなる。
【００４５】
また、検出回路３６０には配線ＰＢＴと配線ＤＢＴに印加する電位をトランジスターの閾値電圧（Ｖｔｈ）から自動的に補正する自己補正電圧回路３６１も備えてなる。自己補正電圧回路３６１は第６のＮ型トランジスターＮ１１と、第６のＰ型トランジスターＰ１１のドレイン電極及びゲート電極がそれぞれ配線ＰＢＴに接続され、第７のＮ型トランジスターＮ２１と、第７のＰ型トランジスターＰ２１のドレイン電極及びゲート電極がそれぞれ配線ＤＢＴに接続され、第６のＮ型トランジスターＮ１１と、第７のＮ型トランジスターＮ２１のソース電極は配線ＶＳＬに接続されて電位ＶＶＳＬ（＝０Ｖ）を供給され、第６のＰ型トランジスターＰ１１と、第７のＰ型トランジスターＰ２１のソース電極は配線ＶＳＨに接続され、電位ＶＶＳＨ（＝＋５Ｖ）を供給されて構成される。
【００４６】
また、検出回路３６０は画素電極４０２−ｎ−ｍを構成する酸化インディウム・錫薄膜（ＩＴＯ）と同一の膜で形成されたシールド電極３６９によって全面を覆われる。シールド電極３６９は配線ＶＳＬを通じて液晶表示装置９１０のＧＮＤ電位に接続され、電磁ノイズに対するシールドとして機能する。
【００４７】
ここで本実施例では第１のＮ型トランジスターＮ１のチャネル幅は１０μｍであり、第２のＮ型トランジスターＮ２のチャネル幅は３５μｍであり、第３のＮ型トランジスターＮ３のチャネル幅は１００μｍであり、第４のＮ型トランジスターＮ４のチャネル幅は１５０μｍであり、第５のＮ型トランジスターＮ５のチャネル幅は１５０μｍであり、第６のＮ型トランジスターＮ１１のチャネル幅は４μｍであり、第７のＮ型トランジスターＮ２１のチャネル幅は２００μｍであり、第１のＰ型トランジスターＰ１のチャネル幅は１０μｍであり、第２のＰ型トランジスターＰ２のチャネル幅は３５μｍであり、第３のＰ型トランジスターＰ３のチャネル幅は１００μｍであり、第４のＰ型トランジスターＰ４のチャネル幅は３００μｍであり、第５のＰ型トランジスターＰ５のチャネル幅は３００μｍであり、第６のＰ型トランジスターＰ１１のチャネル幅は２００μｍであり、第７のＰ型トランジスターＰ２１のチャネル幅は４μｍであり、リセットトランジスターＮＲのチャネル幅は２μｍであり、初期充電トランジスターＮＣのチャネル幅は５０μｍであり、全てのＮ型トランジスターのチャネル長は８μｍであり、全てのＰ型トランジスターのチャネル長は６μｍであり、全てのＮ型トランジスターの移動度は８０ｃｍ2／Ｖｓｅｃであり、全てのＰ型トランジスターの移動度は６０ｃｍ2／Ｖｓｅｃであり、全てのＮ型トランジスターの閾値電圧（Ｖｔｈ）は＋１．０Ｖであり、全てのＰ型トランジスターの閾値電圧（Ｖｔｈ）は−１．０Ｖであり、第１のコンデンサーＣ１の容量は１ｐＦであり、第２のコンデンサーＣ２の容量は１００ｆＦであり、第３のコンデンサーＣ３の容量は１００ｐＦである。
【００４８】
配線ＲＳＴは電位振幅０−５Ｖのパルス波であって、周期５１０ｍ秒毎にパルス長１００μ秒の間Ｈｉｇｈ電位（５Ｖ）に保持され、残りの５０９．９ｍ秒間はＬｏｗ電位（０Ｖ）に保持される。ＲＳＴ配線が５１０ｍ秒毎にＨｉｇｈ（５Ｖ）になると、初期充電トランジスターＮＣとリセットトランジスターＮＲがＯＮし、配線ＳＥＮＳＥにはＶＣＨＧ配線の電位（１．５Ｖ）がチャージされ、ノードＡとノードＢは短絡する。第１のＮ型トランジスターＮ１と第１のＰ型トランジスターＰ１はインバーター回路を構成するから、インバーター回路のＩＮ／ＯＵＴが短絡される。このとき、ノードＡとノードＢの電位は最終的に以下の数式で表される電位ＶＳに到達する（詳細なる計算は例えばＫａｎｇ Ｌｅｂｌｅｂｉｃｉ著”ＣＭＯＳ Ｄｉｇｉｔａｌ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ” Ｔｈｉｒｄ Ｅｄｉｔｉｏｎ Ｐ２０６などを参照）。
【００４９】
【数１】
【００５０】
ここで、Ｗｎ：第１のＮ型トランジスターＮ１のチャネル幅、Ｌｎ：第１のＮ型トランジスターＮ１のチャネル長、μｎ：第１のＮ型トランジスターＮ１の移動度、Ｖｔｈｎ：第１のＮ型トランジスターＮ１の閾値電圧、Ｗｐ：第１のＰ型トランジスターＰ１のチャネル幅、Ｌｐ：第１のＰ型トランジスターＰ１のチャネル長、μｐ：第１のＰ型トランジスターＰ１の移動度、Ｖｔｈｐ：第１のＰ型トランジスターＰ１の閾値電圧であるので、本実施例においてはＶＳ＝２．５（Ｖ）と計算される。なお、配線ＲＳＴがＨｉｇｈ（５Ｖ）である間は第５のＮ型トランジスターＮ５がＯＮし、第５のＰ型トランジスターＰ５がＯＦＦしているのでＯＵＴ配線は０Ｖである。
【００５１】
ＲＳＴ配線が１００μ秒後にＬｏｗ（０Ｖ）になると、リセットトランジスターＮＲがＯＦＦし、ノードＡとノードＢは電気的に切り離される。この時、第１のＮ型トランジスターＮ１と第１のＰ型トランジスターＰ１で構成されるインバーター回路はノードＡの電位がＶＳより低ければノードＢにＶＳより高い電位を出力し、ノードＡの電位がＶＳより高ければノードＢにＶＳより低い電位を出力する。第２のＮ型トランジスターＮ２と第２のＰ型トランジスターＰ２および第３のＮ型トランジスターＮ３と第３のＰ型トランジスターＰ３もそれぞれインバーター回路を構成するが、後述する製造ばらつきを０とすると、同様に入力段の電位がＶＳより低ければＶＳより高い電位を、入力段の電位がＶＳより高ければＶＳより低い電位を、それぞれ出力する。
【００５２】
この時、入力段の電位のＶＳとの差より出力段の電位のＶＳとの差はより大きくなり、配線ＶＳＨの電位ＶＶＳＨ（＝＋５Ｖ）もしくは配線ＶＳＬの電位ＶＶＳＬ（＝０Ｖ）へと近づく。結果、ノードＡの電位がＶＳより低ければノードＤはほぼＶＳＨ配線の電位ＶＶＳＨ（＝＋５Ｖ）となり、ノードＡの電位がＶＳより高ければノードＤはほぼＶＳＬ配線の電位ＶＶＳＬ（＝０Ｖ）となる。第４のＮ型トランジスターＮ４及び第５のＮ型トランジスターＮ５、第４のＰ型トランジスターＰ４及び第５のＰ型トランジスターＰ５はＮＯＲ回路を構成してなるので、ＲＳＴ配線の電位がＬｏｗ（０Ｖ）である期間ではノードＤがＨｉｇｈ（＋５Ｖ）であればＬｏｗ（０Ｖ）を、ノードＤがＬｏｗ（０Ｖ）であればＨｉｇｈ（＋５Ｖ）を、それぞれＯＵＴ配線へ出力する。すなわち、ＲＳＴ配線の電位がＬｏｗ（０Ｖ）である期間ではノードＡの電位がＶＳより低ければＯＵＴ配線への出力はＬｏｗ（０Ｖ）であり、ノードＡの電位がＶＳより高ければＯＵＴ配線への出力はＨｉｇｈ（＋５Ｖ）となる。
【００５３】
ノードＡは前述の通り、配線ＲＳＴがＬｏｗ（０Ｖ）になってリセットトランジスターＮＲがＯＦＦし、ノードＡとノードＢは電気的に切り離されるが、これと同時に第２のコンデンサーＣ２の結合によって配線ＲＳＴと同時に電位が下がる。ここで第１のコンデンサーＣ１の容量ＣＣ１（＝１ｐＦ）がコンデンサーＣ２の容量ＣＣ２（＝１００ｆＦ）及び第１のＮ型トランジスターＮ１、第１のＰ型トランジスターＰ１、リセットトランジスターＮＲのゲート・ドレイン間容量（本実施例ではいずれも１０ｆＦ以下）より十分大きければ、またリセットトランジスターＮＲの書き込みインピーダンスと第１のコンデンサーＣ１の容量の積（本実施例では約１μ秒）が配線ＲＳＴの電位の立ち下げ期間（本実施例では１００ｎ秒）より十分大きければ配線ＲＳＴがＬｏｗ（０Ｖ）になったとき（以下これを時間ｔ＝０とする）のノードＡの電位（以下、ＶＡ（ｔ）とする）は以下の式で表される。
【００５４】
【数２】
【００５５】
ここで外光とＩｐｈｏｔｏの関係は前述の通り、このバイアス条件では外光が受光センサー３５０Ｐ−１を照らす外光照度ＬＸに比例してＶｄには依存せずＩｐｈｏｔｏ＝ＬＸ・ｋとなる（ｋは一定の係数）。ＲＳＴ配線がＬｏｗ（０Ｖ）になると、ノードＡはフローティング状態であるので、第２のコンデンサーＣ２の容量ＣＣ２及び第１のＮ型トランジスターＮ１、第１のＰ型トランジスターＰ１のゲート・ソース間容量を無視すればほぼ実効的な容量は第３のコンデンサーＣ３の容量ＣＣ３のみとなって、配線ＳＥＮＳＥの電位ＶＳＥＮＳＥ（ｔ）は以下の式で示すように変化する。
【００５６】
【数３】
【００５７】
なお、ここでは説明のために受光センサー３５０Ｐ−１及び遮光センサー３５０Ｄ−１、及び引き回し配線での付加容量を無視して説明をしている。これらの付加容量分は上記のＣＣ３に加算すればよい。また、受光センサー３５０Ｐ−１及び遮光センサー３５０Ｄ−１、及び引き回し配線での付加容量が十分大きい場合は第３のコンデンサーＣ３は無くても良い。従って、ＣＣ３の値は受光センサー３５０Ｐ−１及び遮光センサー３５０Ｄ−１、及び引き回し配線の付加容量から下限が決定される。
【００５８】
ＶＡ（ｔ）はＶＳＥＮＳＥ（ｔ）が変化すると容量結合で同じ電位分変化する。従って、ノードＡの電位ＶＡは以下のような式で表される。
【００５９】
【数４】
【００６０】
ここでＶＡ（ｔ）＝ＶＳとなる時間ｔ０は、以下のような式で表される。
【００６１】
【数５】
【００６２】
すなわち、時間ｔ０でＯＵＴ出力はＬｏｗ（０Ｖ）→Ｈｉｇｈ（５Ｖ）へと反転することになり、この時間ｔ０から外光照度ＬＸは容易にもとまる。
ここで、ｔ＝ｔ０でＶＡ＝ＶＳとなったときのＶＳＥＮＳＥ（ｔ０）は、
【００６３】
【数６】
となるが、この時、ＶＳＥＮＳＥ（ｔ０）≦（ＶＶＳＨ−ＶＶＳＬ）÷２であるようにＶＶＣＨＧを設定することが必要である。というのも、ｔ→∞におけるＶＳＥＮＳＥ（ｔ→∞）は以下の数式で表され、これ以上はＶＳＥＮＳＥ（ｔ）は上昇しなくなるのである（すなわち数式３が成立しなくなる）。
【００６４】
【数７】
【００６５】
傾きＫＡは温度の指数関数で上昇するので、温度が十分高いと、ＶＳＥＮＳＥ（ｔ→∞）→（ＶＶＳＨ＋ＶＶＳＬ）÷２であることが理解できる。
【００６６】
さて、検出回路３６０内でトランジスターのばらつきが無い理想状態では前述の通り、ノードＡの電位がＶＡ（ｔ０）＝ＶＳ＝２．５となった時に配線ＯＵＴへの出力が反転するのであるが、実際にはポリシリコン薄膜トランジスターで構成されているので、配線ＯＵＴへの出力が反転するタイミングはノードＡの電位がＶＡ（ｔ０）＝ＶＳ±ΔＶとばらつく。これは主に第１のＮ型トランジスターＮ１の閾値電圧と第１のＰ型トランジスターＰ１の閾値電圧の和Ｖｔｈ１と第２のＮ型トランジスターＮ２と第２のＰ型トランジスターＰ２の閾値電圧の和Ｖｔｈ２の差によって決まり、Ｖｔｈ１−Ｖｔｈ２の最大・最小値が±ΔＶを規定する。このΔＶは製造プロセスによって異なるが、ポリシリコン薄膜を用いたトランジスターにおいては我々の調査した範囲では製造バラツキの少ないプロセスにおいてΔＶ＝０．１５Ｖ程度、典型的にはΔＶ＝０．２５Ｖ程度であり、最も製造バラツキの多いプロセスにおいてΔＶ＝０．５Ｖ程度であった。本実施例ではΔＶが最大製造ばらつきから０．５Ｖ未満との結論を得て、これを規格とした。従って、ＶＡ（ｔ０）は２．０〜３．０の範囲でばらつく。従って、ＶＡ（０）≦２．０でないと数式２より、最初から検出回路３６０は反転してしまう。するとＶＡ（ｔ０）＝３．０の時に、ＶＡ（ｔ０）−ＶＡ（０）≧１．０Ｖになるから、結局、ＶＣＨＧと（ＶＶＳＨ＋ＶＶＳＬ）÷２の差は１．０Ｖ以上である必要がある。
【００６７】
一方、熱リーク電流量Ｉｌｅａｋを精度よく除去するためには検出中、すなわちｔ＝０からｔ＝ｔ０におけるＶＳＥＮＳＥ（ｔ）を（ＶＶＳＨ＋ＶＶＳＬ）÷２に極力近づける必要がある。そこで、本実施例ではＶＣＨＧ＝１．５Ｖと設定した。このとき、ＶＳＥＮＳＥ（ｔ＝ｔ０）＝１．５Ｖ〜２．５Ｖであり、従って０≦｜ＶＳＥＮＳＥ（ｔ＝ｔ０）−（ＶＶＳＨ＋ＶＶＳＬ）÷２｜≦１．０である。
【００６８】
なお、本実施例では受光センサーを高バイアス側に置いたが、受光センサーを低バイアス側に置く場合（すなわち、ＶＶＳＨ＝０Ｖ、ＶＶＳＬ＝５Ｖとする場合）はＶＶＣＨＧの値は（ＶＶＳＨ＋ＶＶＳＬ）÷２をΔＶのばらつき分高い電位に設定すればよく、このような他の前提を本実施例と同じと仮定すればＶＣＨＧ＝３．５Ｖである。
【００６９】
検出回路３６０はＲＳＴ配線がＬｏｗ（０Ｖ）である間、ノードＡがフローティング状態となり、ここに電磁ノイズが進入してノードＡの電位が変化すると誤動作する。従って、電磁ノイズの防止が極めて重要であり、このためにシールド電極３６９を配置している。
【００７０】
さて本構成のようなラテラル構造のＰＩＮ型ダイオードやＰＮ型ダイオードは垂直方向の電界に対して光電流量Ｉｐｈｏｔｏが変化するという問題がある。本実施例にあわせて具体的に言うと、配線ＰＢＴに接続される透明電極６１２Ｐ−１〜６１２Ｐ−６とバックライト遮光電極６１１Ｐ−１〜６１１Ｐ−６の電位（以下、ＶＰＢＴ）が受光センサー３５０Ｐ−１〜３５０Ｐ−６の特性に、配線ＤＢＴに接続される透明電極６１２Ｄ−１〜６１２Ｄ−６とバックライト遮光電極６１１Ｐ−１〜６１１Ｐ−６の電位（以下、ＶＤＢＴ）が遮光センサー３５０Ｄ−１〜３５０Ｄ−６の特性に、それぞれ影響する。
【００７１】
図１５は受光センサー３５０Ｐ−１〜３５０Ｐ−６及び遮光センサー３５０Ｄ−１〜３５０Ｄ−６を構成するダイオードの特性について、遮光電極（及び透明電極）−カソード電極間の電位差を横軸にとり、ＰＩＮダイオードの２３℃、バイアスＶｄ＝−２．５Ｖ、外光１０００ルクス条件におけるアノード・カソード間電流を縦軸にとった時のグラフである。本実施例では横軸は受光センサー３５０Ｐ−１〜３５０Ｐ−６ではＶＰＢＴ−ＶＶＳＨ、遮光センサー３５０Ｄ−１〜３５０Ｄ−６ではＶＤＢＴ−ＶＳＥＮＳＥに相当する。
【００７２】
実線（Ａ）はピーク電流を示す横軸の電圧値が複数サンプル数を測定したうち、中央値を示したサンプルの結果であり、点線（Ｂ）は同じくピーク電流を示す横軸の電圧値が複数サンプル測定したうち、最大値を示したサンプルの結果であり、破線（Ｃ）は同じくピーク電流を示す横軸の電圧値が複数サンプル測定したうち、最小値を示したサンプルの結果である。いずれもある適正電圧をピークにもつことがわかる（この光電流がピークになる遮光電極（及び透明電極）−カソード電極間の電位差を以下ＶＭＡＸと呼ぶ）。これは遮光電極（及び透明電極）−カソード電極間の電位差が適正電圧であるとＰＩＮ接合ダイオードの受光部（図８における受光部３５０Ｐ−１Ｉ、受光部３５０Ｄ−１Ｉが相当する）が空乏化して全域で光によってキャリアが励起されるのに対し、遮光電極（及び透明電極）−カソード電極間の電位差が適正電圧よりプラスになると受光部がＮ型化、同じく適正電圧よりマイナスになると受光部がＰ型化し、空乏層の幅が狭くなり、光によってキャリアが励起される面積が制限されるためである。従って、光電流を十分に得るためにはＶＰＢＴ，ＶＤＢＴを適正に制御し、ＶＭＡＸ点になるようにする必要がある。図１５のグラフ（Ａ）からわかるように、製造バラツキの中央値において遮光層及び透明電極の電位はカソード電極に印加している電位から１．４Ｖ程度低い電位にすることが好ましい。しかし、グラフ（Ａ）とグラフ（Ｂ）とグラフ（Ｃ）を比較してわかるように、実際には製造ばらつきによって適正電位ＶＭＡＸは若干ずれる。これは、ポリシリコン薄膜中の欠陥準位や下地絶縁膜・ゲート絶縁膜界面の固定電荷などが製造工程でばらつくために発生する現象である。
【００７３】
図１６は同一基板上に作成した薄膜トランジスターとＰＩＮダイオードの相関を示す散布図である。Ｎ型薄膜トランジスターの閾値電圧（ＶｔｈＮ）とＰ型薄膜トランジスターの閾値電圧（ＶｔｈＰ）の平均を横軸に、ＰＩＮダイオードの光電流を最大にする適正電位ＶＭＡＸを縦軸にしている。図１６から分かるとおり、薄膜トランジスターの閾値とＰＩＮダイオードの光電流を最大にする適正電位ＶＭＡＸは強い正の相関を有する。本実施例では図１６グラフ（Ａ）のように、遮光電極（及び透明電極）がカソード電極電位に比べ１．４Ｖ程度低い時に光電流は最大値を示し（ＶＭＡＸ）、この時のＮ型薄膜トランジスターの閾値電圧（ＶｔｈＮ）は＋１．０Ｖ、とＰ型薄膜トランジスターの閾値電圧（ＶｔｈＰ）は−１．０Ｖであるのが製造ばらつき中の平均的な状態であり、製造ばらつきでＶｔｈＮとＶｔｈＰの平均が１ＶずれるとＶＭＡＸも１Ｖずれる、ほぼｙ＝ｘ（点線）の正の相関を示していた。
【００７４】
以上をふまえ、本実施例では薄膜トランジスターの閾値（Ｖｔｈ）をもとに電圧を自己補正し、配線ＰＢＴと配線ＤＢＴに電圧を印加する自己補正電圧回路３６１を用いている。本実施例での製造ばらつき中の平均的な値では、ＶｔｈＮ＝＋１．０、ＶｔｈＰ＝−１．０であって、このとき自己補正電圧回路３６１は配線ＰＢＴには３．６Ｖが、配線ＤＢＴには１．４Ｖを印加する。受光センサー３５０Ｐ−１〜３５０Ｐ−６ではカソードは配線ＶＳＨと接続され５．０Ｖであるから、バックライト遮光電極６１１Ｐ−１〜６１１Ｐ−６及び透明電極６１２Ｐ−１〜６１２Ｐ−６とカソードの電位差は−１．４Ｖとなり、これが光電流を得られる最適電位（ＶＭＡＸ）となる。製造ばらつきでトランジスターの特性が変動し、例えばＶｔｈＮ＝＋１．５、ＶｔｈＰ＝−０．５であれば配線ＰＢＴには４．１Ｖが、配線ＤＢＴには１．９Ｖが印加される。同様に例えばＶｔｈＮ＝＋０．５、ＶｔｈＰ＝−１．５であれば配線ＰＢＴには３．１Ｖが、配線ＤＢＴには０．９Ｖがそれぞれ印加される。いずれの場合もトランジスターのしきい値が変動するとそれにあわせて配線ＰＢＴと配線ＤＢＴに印加される電位も変動するので、常に光電流がほぼ最大に得られるのである。
【００７５】
図１７は図１６の自己補正電圧回路３６１の別なる構成である第２の自己補正電圧回路３６１'を示す回路図である。第８のＮ型トランジスターＮ３１のゲート電極とドレイン電極と第８のＰ型トランジスターＰ３１のゲート電極とドレイン電極は全てノードＥに接続される。また、ノードＥは第９のＰ型トランジスターＰ４１のゲート電極と、第９のＮ型トランジスターＮ４１のゲート電極にも接続される。第９のＰ型トランジスターＰ４１のソース電極は配線ＰＢＴに接続され、ドレイン電極は配線ＶＳＬに接続される。また、第１０のＰ型トランジスターＰ４２のドレイン電極は配線ＰＢＴに接続され、ソース電極は配線ＶＳＨに接続され、ゲート電極は調整電源配線Ｖｏｆｆ１に接続される。る。第９のＮ型トランジスターＮ４１のソース電極は配線ＤＢＴに接続され、ドレイン電極は配線ＶＳＨに接続される。第１０のＮ型トランジスターＮ４２のドレイン電極は配線ＤＢＴに接続され、ソース電極は配線ＶＳＬに接続され、ゲート電極は調整電源配線Ｖｏｆｆ２に接続される。調整電源配線Ｖｏｆｆ１及び調整電源配線Ｖｏｆｆ２は信号入力端子３２０を通じて外部電源回路７８４より供給される電源であって、調整電源配線Ｖｏｆｆ１は３．９Ｖ、調整電源配線Ｖｏｆｆ２は１．１Ｖに設定される。
【００７６】
ここで、第８のＮ型トランジスターＮ３１のチャネル幅は１０μｍ、第８のＰ型トランジスターＰ３１のチャネル幅は１０μｍ、第９のＮ型トランジスターＮ４１のチャネル幅は１００μｍ、第１０のＮ型トランジスターＮ４２のチャネル幅は１００μｍ、第９のＰ型トランジスターＰ４１のチャネル幅は１００μｍ、第１０のＰ型トランジスターＰ４２のチャネル幅は１００μｍであり、全てのＮ型トランジスターのチャネル長は８μｍであり、全てのＰ型トランジスターのチャネル長は６μｍであり、全てのＮ型トランジスターの移動度は８０ｃｍ2／Ｖｓｅｃであり、全てのＰ型トランジスターの移動度は６０ｃｍ2／Ｖｓｅｃである。以上のように構成すると、第２の自己補正電圧回路３６１'より配線ＤＢＴに出力される電圧および配線ＰＢＴに出力される電圧と薄膜トランジスターの閾値電圧（Ｖｔｈ）の関係は図１４の自己補正電圧回路３６１の時と全く同様になる。
【００７７】
図１４の自己補正電圧回路３６１の構成と比較して図１７の第２の自己補正電圧回路３６１'の構成は調整電源配線Ｖｏｆｆ１及び調整電源配線Ｖｏｆｆ２の電位を調整することでアクティブマトリクス基板１０１を変更することなく配線ＤＢＴに出力される電圧および配線ＰＢＴに出力される電圧を調整可能である点が利点である。一方、素子数、配線数、端子数が増大するため、回路面積の観点からは不利な構成となっているので、いずれを採用するかはそれぞれの長短所をふまえた上で任意に決定すればよい。また、本発明はこれらの回路構成に限定されるものではなく、その他、既知のあらゆる電圧回路を自己補正電圧回路３６１の代わりに使用して差し支えない。また、配線ＤＢＴおよび配線ＰＢＴを信号入力端子３２０を介して外部電源回路７８４に接続し、適切な電位を外部電源回路７８４から供給してもよい。この場合、外部電源回路７８４から出力する電位の設定値をＥＥＰＲＯＭなどに製品毎に書き込むことで製品ばらつきに対する制御も可能となる。
【００７８】
なお、今回の実施例では受光センサー３５０Ｐ−１〜３５０Ｐ−６および遮光センサー３５０Ｄ−１〜３５０Ｄ−６に接続する電源の配線ＶＳＨと電源の配線ＶＳＬを検出回路３６０の駆動電源としても用いたが、これらは別の電源配線としてもよい。このように構成すると、配線や端子数が増大する一方で、検出回路３６０の動作ノイズが受光センサー３５０Ｐ−１〜３５０Ｐ−６および遮光センサー３５０Ｄ−１〜３５０Ｄ−６に影響しにくいという利点がある。
【００７９】
本実施例では、中央演算回路７８１が端子ＯＵＴの信号を監視し、反転した時間ｔ０から離散値Ｖ１０をまず得る。離散値Ｖ１０は任意の回数サンプリングされ、この平均値Ｖ１０＿を得る。このＶ１０＿から参照テーブル７８５を参照し、Ｖ１０＿に対応する適切なバックライトユニット９２６の電圧設定値Ｖ２０を得る。中央演算回路７８１はこのＶ２０値を外部電源回路７８４に送ることでバックライトユニット９２６の輝度が変更される。これにより液晶表示装置９１０の全白表示時輝度が変化し、ユーザーにとって過剰な輝度を抑えることで視認性を向上させるとともに消費電力の増大を抑えることができるのである。
【００８０】
本実施例では外部光の検出照度とバックライト輝度の関係は図１８のように設定した。検出照度３００（ルクス）まではバックライトの照度を緩やかに上げ、３００ルクス以上では比較的傾きを大きくして照度を上げる。検出照度２０００ルクスで輝度はＭＡＸとなって以降は同じ状態となる。このように設定すると、外光が３００ルクス以下で周囲がごく暗く、ユーザーの瞳孔が開いている時にはまぶしくない程度にバックライトを抑え、３００ルクス〜２０００ルクスまでの外光が液晶パネルに映り込む領域では周囲の明るさに合わせて輝度を急速に上げて視認性を低下させないことが出来る。
【００８１】
一方、本実施例のように透過型ではなく、半透過型液晶を使う場合は図１９のようにすればよい。外光照度５０００ルクスまでは同様であるが、それ以上では反射部分だけで十分な視認性になるため、バックライトを完全にＯＦＦし、消費電力を節約できるようになっているため、特に屋外で使用すると搭載する電子機器のバッテリー駆動時間が飛躍的に延びる。
【００８２】
もちろん、この制御カーブは一例であって、用途に応じ、どのようなカーブの設定にしてもよいし、ちらつきを抑えるためにカーブにヒステリシスを持たせるなどしてもよい。また、測定毎に輝度調整するのではなく、複数回数を測定し、平均や中央値をとって輝度を調整するなどしてもよい。
【００８３】
［第２の実施の形態］
図２０は第２の実施例に係るアクティブマトリクス基板１０１Ｂのブロック図であって第１の実施例における図２で説明されたアクティブマトリクス基板１０１にかわるものであり、以下、第１の実施例の図２でのアクティブマトリクス基板１０１との相違点を中心に説明する。本実施例では配線ＤＢＴ、配線ＰＢＴは存在せず、受光センサー３５０Ｐ−１〜３５０Ｐ−６は受光センサー３５１Ｐ−１〜３５１Ｐ−６に、遮光センサー３５０Ｄ−１〜３５０Ｄ−６は遮光センサー３５１Ｄ−１〜３５１Ｄ−６にそれぞれ置き換えられる。受光センサー３５１Ｐ−１〜３５１Ｐ−６は配線ＳＥＮＳＥ及び配線ＶＳＨに接続され、遮光センサー３５１Ｄ−１〜３５１Ｄ−６は配線ＶＳＬと配線ＳＥＮＳＥと配線ＶＣＨＧに接続される。検出回路３６０は検出回路３６２に置き換えられる。その他の点においては第１の実施例と相違無いので、同じ記号を付与することで説明は省略する。
【００８４】
図２１は検出回路３６２の回路図であり、第１の実施例の図１４に示した検出回路３６０との相違点を説明する。本実施例では配線ＤＢＴ、配線ＰＢＴは存在せず、また自己補正電圧回路３６１も存在しない。変わりに配線ＶＣＨＧを遮光センサー３５１Ｄ−１〜３５１Ｄ−６へそのまま出力している。また、シールド電極３６９は存在しない。これにより、第１の実施例に比べ、回路の付加容量が小さくなり、より高速かつ精度よく動作可能になっているが、一方で電磁ノイズには弱くなっており、シールド電極３６９の有無は検出回路の配置位置等による電磁ノイズの大小で決めればよい。
【００８５】
実施例における、配線ＶＣＨＧに与えられる電位は２．０Ｖであり、第２のコンデンサーの容量ＣＣ２は５０ｆＦであって後述の理由により第１の実施例とは異なる。一方、本実施例における配線ＶＳＨに与えられる電位は５．０Ｖであり、配線ＶＳＬに与えられる電位は０．０Ｖであり、配線ＲＳＴに与えられる信号は電位振幅０−５Ｖのパルス波であって、周期５１０ｍ秒毎にパルス長１００μ秒の間Ｈｉｇｈ電位（５Ｖ）に保持され、残りの５０９．９ｍ秒間はＬｏｗ電位（０Ｖ）に保持される。これらは第１の実施例と相違無い。また、第１のコンデンサーＣ１、第３のコンデンサーＣ３の容量、初期充電トランジスターＮＣ、初期充電トランジスターＮＣ、第１〜第５のＮ型トランジスターＮ１〜Ｎ５、第１〜第５のＰ型トランジスターＰ１〜Ｐ５の構成、サイズ、移動度、閾値電圧（Ｖｔｈ）の設定は全て第１の実施例と同様であるので説明は省略する。
【００８６】
図２２は受光センサー３５１Ｐ−１（第１の光センサー）と遮光センサー３５１Ｄ−１（第１の光センサー）付近の拡大平面図である。第１の実施例の図８と比較しながら説明する。受光センサー３５１Ｐ−１は受光開口部９９０−１と平面的に重なっていて外光が照射されるようになっており、受光部３５１Ｐ−１Ｉ、アノード領域３５１Ｐ−１Ｐ、カソード領域３５１Ｐ−１Ｎによって構成され、遮光センサー３５１Ｄ−１は受光開口部９９０−１とは平面的に重なっておらず、受光部３５１Ｄ−１Ｉ、アノード領域３５１Ｄ−１Ｐ、カソード領域３５１Ｄ−１Ｎによって構成される。
【００８７】
受光部３５１Ｐ−１Ｉ、アノード領域３５１Ｐ−１Ｐ、カソード領域３５１Ｐ−１Ｎ、受光部３５１Ｄ−１Ｉ、アノード領域３５１Ｄ−１Ｐ、カソード領域３５１Ｄ−１Ｎはそれぞれ第１の実施例における受光部３５０Ｐ−１Ｉ、アノード領域３５０Ｐ−１Ｐ、カソード領域３５０Ｐ−１Ｎ、受光部３５０Ｄ−１Ｉ、アノード領域３５０Ｄ−１Ｐ、カソード領域３５０Ｄ−１Ｎと構成・サイズ・接続先等は何ら変わりはないので説明は省略する。本実施例では受光センサー３５１Ｐ−１と重なるバックライト遮光電極６１４Ｐ−１は中間電極６１６Ｐ−１を通じて配線ＶＳＨに接続され、遮光センサー３５１Ｄ−１と重なるバックライト遮光電極６１４Ｄ−１は中間電極６１６Ｄ−１を通じて配線ＶＣＨＧに接続される。また、受光センサー３５１Ｐ−１に重なる透明電極６１５は遮光センサー３５１Ｄ−１にも重なり、互いに分離されておらず、従って第１の実施例における透明電極間隙６１２Ｇは存在しない。透明電極６１４は受光センサー３５１Ｐ−１及び遮光センサー３５１Ｄ−１の表示領域３１０に近い側に配置される共通電位配線３３５が配置され、共通電位を与えられる。本実施例では共通電位配線３３５にはＤＣ電位が印加され、その電位は４．０Ｖである。
【００８８】
本実施例では受光センサー３５１Ｐ−１〜３５１Ｐ−６のバックライト遮光電極６１４Ｐ−１〜６１４Ｐ−６にはカソードと同一の電位ＶＶＳＨ（＝５Ｖ）が接続される。一方、遮光センサー３５０Ｄ−１〜３５０Ｄ−６のバックライト遮光電極６１４Ｄ−１〜６１４Ｄ−６には電位ＶＶＣＨＧ（＝２．０Ｖ）が接続され、ＲＳＴ信号がＨｉｇｈ（５Ｖ）からＬｏｗ（０Ｖ）になった直後はカソードと同一の電位であり、配線ＯＵＴに出力される電位がＬｏｗ（０Ｖ）からＨｉｇｈ（５Ｖ）になった瞬間にはカソードの電位は２．５Ｖに上がっているので、これより０．５Ｖ低い電位となる。
【００８９】
図２３は受光センサー３５１Ｐ−１〜３５１Ｐ−６及び遮光センサー３５１Ｄ−１〜３５１Ｄ−６を構成するダイオードの特性について、遮光電極−カソード電極間の電位差を横軸にとり、ＰＩＮダイオードの２３℃、バイアスＶｄ＝−２．５Ｖ、外光１０００ルクス条件におけるアノード・カソード間電流を縦軸にとった時のグラフであって、第１の実施例の図１５にかわるグラフである。実線（Ａ）はピーク電流を示す横軸の電圧値が複数サンプルを測定したうち、中央値を示したサンプルの結果であり、点線（Ｂ）は同じくピーク電流を示す横軸の電圧値が複数回サンプルしたうち、最大値を示したサンプルの結果であり、破線（Ｃ）は同じくピーク電流を示す横軸の電圧値が複数回サンプルしたうち、最小値を示したサンプルの結果である。第１の実施例と比較し、本実施例では実線（Ａ）・点線（Ｂ）・破線（Ｃ）間の差異が少なく、遮光電極−カソード電極間の電位差を０〜０．５Ｖに固定しても差し支えない。このような構成により、第１の実施例に比べ素子数・配線数が低減できるというメリットがある。また、本実施例の構成ではバックライト遮光電極６１４Ｐ−１及びバックライト遮光電極６１４Ｄ−１の電位が外部電源回路の電源と接続されるため、第１の実施例のように自己補正電圧回路３６１に接続するより出力インピーダンスが低くなり、電磁ノイズに対するシールド性能が向上するというメリットもある。第１の実施例のように自己補正電圧回路を設けるか本実施例にように自己補正電圧回路を設けずに固定電位を遮光層に印加するかは製造工程のばらつきを測定して判断すればよい。
【００９０】
本実施例では薄膜トランジスター閾値のばらつきに起因する検出回路３６２のばらつきΔＶも第１の実施例より小さく、ΔＶ＝０．２５Ｖであった。このため、ＶＶＣＨＧをより（ＶＶＳＨ＋ＶＶＳＬ）÷２に近づけて２．０Ｖとし、ＣＣ２を５０ｆＦとしている。これにより、本実施例ではＶＳＥＮＳＥ（ｔ＝ｔ０）＝２．０Ｖ〜２．５Ｖであり、従って０≦｜ＶＳＥＮＳＥ（ｔ＝ｔ０）−（ＶＶＳＨ＋ＶＶＳＬ）÷２｜≦０．５である。
【００９１】
また、本実施例では透明電極６１５は遮光センサー３５１Ｄ−１〜３５１Ｄ−６、受光センサー３５１Ｐ−１〜３５１Ｐ−６両方に重なり、同じ電位（共通電位）を印加される。
【００９２】
本実施例ではバックライト遮光電極６１４Ｐ−１と受光層としての受光部３５１Ｐ−１Ｉの間の単位面積あたり容量およびバックライト遮光電極６１４Ｄ−１と受光層としての受光部３５１Ｄ−１Ｉの間の単位面積あたり容量は２２２μＦ／μｍ2であり、透明電極６１５と受光層としての受光部３５１Ｐ−１Ｉの間の単位面積あたり容量および透明電極６１５と受光層としての受光部３５１Ｄ−１Ｉの間の単位面積あたり容量は１８μＦ／μｍ2である。従って、受光層への電位の影響はバックライト遮光電極６１４Ｐ−１、バックライト遮光電極６１４Ｄ−１の方が透明電極６１５に比べ、１２倍以上大きい。例えば、バックライト遮光電極６１４Ｐ−１、バックライト遮光電極６１４Ｄ−１の電位が１Ｖずれた時の影響は透明電極６１５の電位が１２Ｖずれた時の影響に等しい。
【００９３】
本実施例では透明電極６１５の電位と受光センサー３５１Ｐ−１のカソード領域３５１Ｐ−１Ｎ間の電位差は−１．０Ｖであり、透明電極６１５の電位と遮光センサー３５１Ｄ−１のカソード領域３５１Ｄ−１Ｎ間の電位差は＋２．０〜２．５Ｖであって、最大３．５Ｖの差異があるが、これはバックライト遮光電極の電位に換算するとわずか０．３Ｖ程度の差異にしかならず、無視できる。このように、受光層と平面的に重なる電極が複数ある場合、受光層との単位面積あたりの容量が大きい側の電極の電位を最適化すれば、受光層との単位面積あたりの容量が小さい側の電位は必ずしも最適化しなくてもよい。本実施例では透明電極６１４を１枚の大きな電極として遮光センサー３５１Ｄ−１〜３５１Ｄ−６、受光センサー３５１Ｐ−１〜３５１Ｐ−６と重ねており、出力インピーダンスが低い共通電位電源に接続することで、遮光センサー３５１Ｄ−１〜３５１Ｄ−６、受光センサー３５１Ｐ−１〜３５１Ｐ−６に対する電磁ノイズのシールド性能を向上させている。
【００９４】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００９５】
例えば、本実施例では透明電極６１４を共通電位配線３３５と接続したが、出力インピーダンスの比較的低い配線であれば他の配線でもよく、例えば液晶表示装置９１０のＧＮＤと接続されている配線ＶＳＬと接続しても良い。
【００９６】
アクティブマトリクス基板１０１Ｂを用いた液晶表示装置の実施例については第１の実施例の図１に示す液晶表示装置９１０のアクティブマトリクス基板１０１をアクティブマトリクス基板１０１Ｂに置き換えるだけであるので説明を省略する。また、液晶表示装置９１０を用いた電子機器についても第１の実施例の図４の説明の通りであるので詳細は省略する。
【００９７】
なお、本実施例では中間電極６１６Ｄ−１〜６１６Ｄ−６をカソード電極としてのカソード領域３５１Ｄ−１Ｎ〜３５１Ｄ−６Ｎに、中間電極６１６Ｐ−１〜６１６Ｐ−６をカソード電極としてのカソード領域３５１Ｐ−１Ｎ〜３５１Ｐ−６Ｎに、それぞれ接続して配線ＶＣＨＧを廃してもよい。このような構成をとったときの受光センサー３５１Ｐ−１と遮光センサー３５１Ｄ−１の別なる平面図が図２４である。このような構成をとると、バックライト遮光電極６１４Ｐ−１〜６１４Ｐ−６とカソード領域３５１Ｐ−１Ｎ〜３５１Ｐ−６Ｎ間の電位差およびバックライト遮光電極６１４Ｄ−１〜６１４Ｄ−６とカソード領域３５１Ｄ−１Ｎ〜３５１Ｄ−６Ｎ間の電位差は常に０Ｖとなるので、受光センサー３５１Ｐ−１〜３５１Ｐ−６と遮光センサー３５１Ｄ−１〜３５１Ｄ−６に流れる熱リーク電流量Ｉｌｅａｋは常に一定となるというメリットがある一方、バックライト遮光電極６１４Ｄ−１は配線ＳＥＮＳＥに接続され、配線ＳＥＮＳＥは配線ＲＳＴの電位がＬｏｗ（０Ｖ）である期間は電位に接続されない、フローティング状態であるので、電磁ノイズの影響を受けやすいという問題点がある。どちらを選択するかは電磁ノイズの影響等を評価して決めればよい。
【００９８】
［産業上の利用可能性］
本発明は実施例の形態に限定されるものではなく、ＴＮモードではなく垂直配向モード（ＶＡモード）、横電界を利用したＩＰＳモード、フリンジ電界を利用したＦＦＳモードなどの液晶表示装置に利用しても構わない。また、全透過型のみならず全反射型、反射透過兼用型であっても構わない。また、液晶表示装置ではなく、有機ＥＬディスプレイ、フィールドエミッション型ディスプレイに用いても良いし、液晶表示装置以外の半導体装置に用いても良い。
【００９９】
また、本実施例で示したような外光にあわせた表示輝度の制御だけでなく、表示装置の輝度や色度を測定してこれをフィードバックし、ムラや経年変化のない表示装置に用いても構わない。
【図面の簡単な説明】
【０１００】
【図１】本発明の実施例に係る液晶表示装置９１０の斜視図。
【図２】本発明の第１の実施例に係るアクティブマトリクス基板１０１の構成図。
【図３】本発明の実施例に係るアクティブマトリクス基板１０１の画素回路図。
【図４】本発明の電子機器の実施例を示すブロック図。
【図５】本発明の実施例に係るアクティブマトリクス基板１０１の画素部の平面図。
【図６】図５Ａ−Ａ'に沿った断面図。
【図７】図５Ｂ−Ｂ'に沿った断面図。
【図８】本発明の第１の実施例に係る受光センサー３５０Ｐ−１、遮光センサー３５０Ｄ−１の平面図。
【図９】図８Ｃ−Ｃ'に沿った断面図。
【図１０】図８Ｄ−Ｄ'に沿った断面図。
【図１１】本発明の第１の実施例に係る受光センサー３５０Ｐ−１〜３５０Ｐ−６、遮光センサー３５０Ｄ−１〜３５０Ｄ−６の等価回路図。
【図１２】本発明の第１の実施例に係る受光センサー３５０Ｐ−１〜３５０Ｐ−６、遮光センサー３５０Ｄ−１〜３５０Ｄ−６の簡略化した等価回路図。
【図１３】本発明の第１の実施例に係る受光センサー３５０Ｐ−１〜３５０Ｐ−６、遮光センサー３５０Ｄ−１〜３５０Ｄ−６を構成するＰＩＮダイオードの特性を示したグラフ。
【図１４】本発明の第１の実施例に係る検出回路３６０の回路図。
【図１５】本発明の第１の実施例に係るＰＩＮダイオードの電流と遮光電極−カソード電極間電位のグラフ。
【図１６】本発明の実施例に係る薄膜トランジスターとＰＩＮダイオードの特性相関を示す散布図。
【図１７】本発明の第１の実施例の別なる構成例に係る第２の自己補正電圧回路３６１'の回路図。
【図１８】本発明の実施例に係る外部光の検出照度とバックライト輝度の設定図。
【図１９】半透過液晶表示装置のための外部光の検出照度とバックライト輝度の設定図。
【図２０】本発明の第２の実施例に係るアクティブマトリクス基板１０１Ｂのブロック図。
【図２１】本発明の第２の実施例に係る検出回路３６２の回路図。
【図２２】本発明の第２の実施例に係る受光センサー３５１Ｐ−１、遮光センサー３５１Ｄ−１の平面図。
【図２３】本発明の第２の実施例に係るＰＩＮダイオードの電流と遮光電極−カソード電極間電位のグラフ。
【図２４】本発明の第２の実施例の別構成例に係る受光センサー３５１Ｐ−１、遮光センサー３５１Ｄ−１の平面図。
【符号の説明】
【０１０１】
１０１，１０１Ｂ…アクティブマトリクス基板（本発明の「第１の基板」、「半導体装置」の一例）、１０２…張り出し部、２０１−１〜２０１−４８０…走査線、２０２−１〜２０２−１９２０…データ線、３０１…走査線駆動回路、３０２…データ線駆動回路、３２０…信号入力端子、３３０−１〜３３０−２…対向導通部、３３５…共通電位配線、３５０Ｐ−１〜３５０Ｐ−６，３５１Ｐ−１〜３５１Ｐ−６…受光センサー（本発明の「第１の光センサー」の一例）、３５０Ｄ−１〜３５０Ｄ−６，３５１Ｄ−１〜３５１Ｄ−６…遮光センサー（本発明の「第２の光センサー」の一例）、３６０，３６２…検出回路（本発明の「光検出部」の一例）、３６１，３６１'…自己補正電圧回路、６１１Ｐ−１〜６１１Ｐ−６，６１１Ｄ−１〜６１１Ｄ−６…バックライト遮光電極、６１２Ｐ−１〜６１２Ｐ−６，６１２Ｄ−１〜６１２Ｄ−６…透明電極、７８１…中央演算回路、７８４…外部電源回路、９１０…液晶表示装置、９１１…液晶パネル（本発明の「パネル」の一例）、９１２…対向基板（本発明の「第２の基板」の一例）、９２２…ネマティック相液晶材料、９２３…シール材、９２６…バックライトユニット、９２７…導光板、９４０…ブラックマトリクス、９９０−１〜９９０−６…受光開口部、ＶＶＳＨ…配線ＶＳＨの電位、ＶＶＳＬ…配線ＶＳＬの電位、ＶＳＥＮＳＥ…配線ＳＥＮＳＥの電位、ＬＡ…外光、ＬＢ…バックライト光。
【特許請求の範囲】
【請求項１】
第１および第２の基板間に電気光学物質が挟持されてなるパネルと、前記パネルの前記第１若しくは第２の基板の面に光を照射する照明装置と、周囲の光の照度を検出する光検出部と、前記光検出部による検出結果に応じて前記照明装置を制御する照明制御部とを備えた電気光学装置であって、
前記光検出部は、前記第１若しくは第２の基板に設けられ、光の照度に応じて２つの端子間に流れる電流の変化を検出する第１の光センサーと、
前記第１の光センサーと直列に接続され、光の照度に応じて２つの端子間に流れる電流の変化を検出する第２の光センサーと、
前記第１と第２の光センサー間の接続端の電位を電位ＶＶＣＨＧに設定する電位設定部とを備え、
前記第１の光センサーの他方端の電位を電位ＶＶＳＨ、前記第２の光センサーの他方端の電位を電位ＶＶＳＬとすると、
前記各電位は、ＶＶＳＨ＞ＶＶＣＨＧ＞ＶＶＳＬを満たす
ことを特徴とした電気光学装置。
【請求項２】
基板上に形成された半導体装置であって、
光の照度に応じて２つの端子間に流れる電流の変化を検出する第１の光センサーと、
前記第１の光センサーと直列に接続され、光の照度に応じて２つの端子間に流れる電流の変化を検出する第２の光センサーと、
前記の第１の光センサーの一端の電位を電位ＶＶＳＨに設定し、前記の第２の光センサーの一端の電位を電位ＶＶＳＬに設定し、前記の第１の光センサーと第２の光センサーの接続端を特定のタイミングで電位ＶＶＣＨＧに設定する電位設定部を備え、
前記各電位は、電位ＶＶＳＨ＞電位ＶＶＣＨＧ＞電位ＶＶＳＬを満たす
ことを特徴とした半導体装置。
【請求項３】
前記接続端はポリシリコン薄膜トランジスターで構成された検出回路に接続され、
前記電位ＶＶＣＨＧ、電位ＶＶＳＨ、電位ＶＶＳＬの関係が、
｜ＶＶＣＨＧ−（ＶＶＳＨ＋ＶＶＳＬ）÷２｜が０．３Ｖから１．０Ｖの間である
ことを特徴とした請求項２に記載の半導体装置。
【請求項４】
前記検出回路は前記接続端の電位が一定の電位になったタイミングで出力状態が変化し、
前記一定の電位になったタイミングでは、接続端の電位ＶＳＥＮＳＥと、電位ＶＶＳＨと電位ＶＶＳＬの平均電圧（（ＶＶＳＨ＋ＶＶＳＬ）÷２）の差異は最大で１．０Ｖである
ことを特徴とした請求項３に記載の半導体装置。
【請求項５】
前記第１の光センサー及び前記第２の光センサーは薄膜ポリシリコンを用いたＰＩＮ接合ダイオードもしくはＰＮ接合ダイオードであることを特徴とした請求項２から請求項４のいずれか一項に記載の半導体装置。
【請求項６】
請求項２から請求項５のいずれか一項に記載の半導体装置を用いた表示装置。
【請求項７】
請求項６に記載の表示装置を用いた電子機器。
【請求項１】
第１および第２の基板間に電気光学物質が挟持されてなるパネルと、前記パネルの前記第１若しくは第２の基板の面に光を照射する照明装置と、周囲の光の照度を検出する光検出部と、前記光検出部による検出結果に応じて前記照明装置を制御する照明制御部とを備えた電気光学装置であって、
前記光検出部は、前記第１若しくは第２の基板に設けられ、光の照度に応じて２つの端子間に流れる電流の変化を検出する第１の光センサーと、
前記第１の光センサーと直列に接続され、光の照度に応じて２つの端子間に流れる電流の変化を検出する第２の光センサーと、
前記第１と第２の光センサー間の接続端の電位を電位ＶＶＣＨＧに設定する電位設定部とを備え、
前記第１の光センサーの他方端の電位を電位ＶＶＳＨ、前記第２の光センサーの他方端の電位を電位ＶＶＳＬとすると、
前記各電位は、ＶＶＳＨ＞ＶＶＣＨＧ＞ＶＶＳＬを満たす
ことを特徴とした電気光学装置。
【請求項２】
基板上に形成された半導体装置であって、
光の照度に応じて２つの端子間に流れる電流の変化を検出する第１の光センサーと、
前記第１の光センサーと直列に接続され、光の照度に応じて２つの端子間に流れる電流の変化を検出する第２の光センサーと、
前記の第１の光センサーの一端の電位を電位ＶＶＳＨに設定し、前記の第２の光センサーの一端の電位を電位ＶＶＳＬに設定し、前記の第１の光センサーと第２の光センサーの接続端を特定のタイミングで電位ＶＶＣＨＧに設定する電位設定部を備え、
前記各電位は、電位ＶＶＳＨ＞電位ＶＶＣＨＧ＞電位ＶＶＳＬを満たす
ことを特徴とした半導体装置。
【請求項３】
前記接続端はポリシリコン薄膜トランジスターで構成された検出回路に接続され、
前記電位ＶＶＣＨＧ、電位ＶＶＳＨ、電位ＶＶＳＬの関係が、
｜ＶＶＣＨＧ−（ＶＶＳＨ＋ＶＶＳＬ）÷２｜が０．３Ｖから１．０Ｖの間である
ことを特徴とした請求項２に記載の半導体装置。
【請求項４】
前記検出回路は前記接続端の電位が一定の電位になったタイミングで出力状態が変化し、
前記一定の電位になったタイミングでは、接続端の電位ＶＳＥＮＳＥと、電位ＶＶＳＨと電位ＶＶＳＬの平均電圧（（ＶＶＳＨ＋ＶＶＳＬ）÷２）の差異は最大で１．０Ｖである
ことを特徴とした請求項３に記載の半導体装置。
【請求項５】
前記第１の光センサー及び前記第２の光センサーは薄膜ポリシリコンを用いたＰＩＮ接合ダイオードもしくはＰＮ接合ダイオードであることを特徴とした請求項２から請求項４のいずれか一項に記載の半導体装置。
【請求項６】
請求項２から請求項５のいずれか一項に記載の半導体装置を用いた表示装置。
【請求項７】
請求項６に記載の表示装置を用いた電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【公開番号】特開２００８−２０９５５６（Ｐ２００８−２０９５５６Ａ）
【公開日】平成２０年９月１１日（２００８．９．１１）
【国際特許分類】
【出願番号】特願２００７−４５０４９（Ｐ２００７−４５０４９）
【出願日】平成１９年２月２６日（２００７．２．２６）
【出願人】（３０４０５３８５４）エプソンイメージングデバイス株式会社 (2,386)
【Ｆターム（参考）】
【公開日】平成２０年９月１１日（２００８．９．１１）
【国際特許分類】
【出願日】平成１９年２月２６日（２００７．２．２６）
【出願人】（３０４０５３８５４）エプソンイメージングデバイス株式会社 (2,386)
【Ｆターム（参考）】
[ Back to top ]