ＤＣ−ＤＣコンバータ
【課題】発熱による性能劣化を抑制し、かつ小型の半導体モジュールの形態としたＤＣ−ＤＣコンバータを得る。
【解決手段】このＤＣ−ＤＣコンバータ１０においては、金属で構成されたリードフレーム１１〜１６上に絶縁性材料で構成された基板２０が搭載される。リードフレーム１１〜１６上には、基板２０の他に、その周囲に、インダクタ３１、ダイオード３２、シャント抵抗３３、ＭＯＳＦＥＴ３４、３５が搭載される。インダクタ３１、ダイオード３２，ＭＯＳＦＥＴ３４、３５が発生する熱は、リードフレーム１１、１２、１４、１５によって効率的に放熱される。制御用ＩＣ２１、２２は熱伝導率の低い材料で構成された基板２０を介してリードフレーム１４に搭載される。
【解決手段】このＤＣ−ＤＣコンバータ１０においては、金属で構成されたリードフレーム１１〜１６上に絶縁性材料で構成された基板２０が搭載される。リードフレーム１１〜１６上には、基板２０の他に、その周囲に、インダクタ３１、ダイオード３２、シャント抵抗３３、ＭＯＳＦＥＴ３４、３５が搭載される。インダクタ３１、ダイオード３２，ＭＯＳＦＥＴ３４、３５が発生する熱は、リードフレーム１１、１２、１４、１５によって効率的に放熱される。制御用ＩＣ２１、２２は熱伝導率の低い材料で構成された基板２０を介してリードフレーム１４に搭載される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電圧の変換を行い、電源回路として用いられるＤＣ−ＤＣコンバータの構造に関する。
【背景技術】
【０００２】
電子機器においては、様々なデバイスが搭載され、それぞれが最適条件で動作することによって電子機器が動作する。電子機器の電源としては、ＡＣ１００Ｖが用いられる場合が多いが、一般に、この交流電圧はＡＣ−ＤＣコンバータで整流され、直流電圧に変換されてから各デバイスに供給される。ただし、デバイス毎に動作の最適電圧は異なるため、この電源電圧は各デバイス毎に最適化されてから各デバイスに供給される。こうした各デバイス毎に設けられた電源回路はＰＯＬ（Ｐｏｉｎｔ ｏｆ Ｌｏａｄ）と呼ばれ、具体的には、ＤＣ−ＤＣコンバータが用いられる。ＤＣ−ＤＣコンバータの回路は、制御回路（制御ＩＣ）、スイッチング素子（ローサイドＭＯＳＦＥＴ、ハイサイドＭＯＳＦＥＴ）、及び電子部品（抵抗、コンデンサ、インダクタ、ダイオード等）で構成され、他のデバイス（ＣＰＵ等）と同様に、これらの構成要素がパッケージ内に封入された半導体モジュールの形態とされる。
【０００３】
ＤＣ−ＤＣコンバータに限らず、一般に半導体モジュールには、小型であることが要求される。半導体モジュールを小型化するためには、その構成要素を高密度で実装することが必要である。また、一般に半導体素子（制御ＩＣ等）は高温で性能が劣化するため、この際には、動作時に発熱する電子部品（インダクタ、スイッチング素子等）の放熱を高効率で行えることも必要である。
【０００４】
ＤＣ−ＤＣコンバータを小型化する技術としては、例えば、特許文献１に、インダクタを多層基板内に形成し、この多層基板上に制御ＩＣやインダクタ以外の電子素子を搭載する技術が記載されている。この技術においては、比較的大面積であるインダクタ（コイル）が基板内に形成されるため、この半導体モジュールを特に小型化することができる。
【０００５】
また、特許文献２には、複数の銅基板（リードフレーム）を用い、その上に各構成要素（制御ＩＣ、電子素子）を配置し、各構成要素間の電気的接続は、リードフレーム間を適宜接続することによって行う技術が記載されている。この技術においては、リードフレームの構成を最適化することにより、高密度の実装を行うことができると同時に、動作時における各構成要素の放熱を熱伝導率の高いリードフレームから行うことができるため、放熱を高効率で行うことができる。
【０００６】
これらの技術により、ＤＣ−ＤＣコンバータを半導体モジュールの形態として構成することができる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００５−１２４２７１号公報
【特許文献２】特表２００８−５４５２８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１に記載の技術においては、使用時の発熱が特に大きなインダクタが、多層配線基板中に形成される。インダクタの発する熱は、多層配線基板によっては放熱されにくい一方で、多層配線基板上に搭載された制御ＩＣに伝わりやすい。前記の通り、制御ＩＣの性能は高温で劣化する。また、インダクタが高温になれば、インダクタの性能も劣化する。このため、このＤＣ−ＤＣコンバータの性能は劣化することがあった。
【０００９】
一方、特許文献２に記載の技術においては、熱伝導率の高いリードフレームによって良好な放熱特性が得られるものの、一つのリードフレームは単一の導体であるため、複数のリードフレームの構成（個々のリードフレームの形状、各リードフレームの配置）は回路構成によって制限される。従って、その設計の自由度は低く、高密度の実装は実際には困難であり、このＤＣ−ＤＣコンバータを小型の半導体モジュールとすることは困難であった。
【００１０】
従って、発熱による性能劣化を抑制し、かつ小型の半導体モジュールの形態としたＤＣ−ＤＣコンバータを得ることは困難であった。
【００１１】
本発明は、かかる問題点に鑑みてなされたものであり、上記問題点を解決する発明を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明は、上記課題を解決すべく、以下に掲げる構成とした。
本発明のＤＣ−ＤＣコンバータは、制御ＩＣチップと複数の電子部品とが実装されて半導体モジュールとして構成されたＤＣ−ＤＣコンバータであって、前記複数の電子部品のうちの一部を搭載し、金属で構成されるリードフレームと、前記リードフレームに搭載された電子部品以外の前記電子部品と前記制御ＩＣチップとを表面に搭載し、前記リードフレーム上に搭載され、絶縁性材料で構成される基板と、を具備することを特徴とする。
本発明のＤＣ−ＤＣコンバータにおいて、前記基板の内部には配線層が形成されることを特徴とする。
本発明のＤＣ−ＤＣコンバータにおいて、前記基板は接着剤を介して前記リードフレーム上に搭載されることを特徴とする。
本発明のＤＣ−ＤＣコンバータは、前記リードフレームを複数具備し、前記複数の電子部品の中にはインダクタが含まれ、該インダクタは、該インダクタの両端子にそれぞれ接続された２つのリードフレーム上に搭載されることを特徴とする。
本発明のＤＣ−ＤＣコンバータは、ＤＩＰ（Ｄｕａｌ Ｉｎ−ｌｉｎｅ Ｐａｃｋａｇｅ）型パッケージ中に実装されることを特徴とする。
【発明の効果】
【００１３】
本発明は以上のように構成されているので、発熱による性能劣化を抑制し、かつ小型の半導体モジュールの形態としたＤＣ−ＤＣコンバータを得ることができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態に係るＤＣ−ＤＣコンバータ（半導体モジュール）の構成を示す透視斜視図である。
【図２】本発明の実施の形態に係るＤＣ−ＤＣコンバータの回路構成を示す図である。
【図３】本発明の実施の形態に係るＤＣ−ＤＣコンバータにおけるリードフレームの構成を示す平面図である。
【図４】本発明の実施の形態に係るＤＣ−ＤＣコンバータにおいて、リードフレーム上に搭載する基板、電子部品の構成を示す平面図である。
【図５】本発明の実施の形態に係るＤＣ−ＤＣコンバータにおいて用いられる基板上の制御ＩＣ及び電子部品の構成を示す図である。
【図６】本発明の実施の形態に係るＤＣ−ＤＣコンバータにおけるリードフレーム上の２箇所の断面図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施の形態となるＤＣ−ＤＣコンバータにつき説明する。このＤＣ−ＤＣコンバータ１０は、２つの制御ＩＣと、複数の電子部品（抵抗、コンデンサ、インダクタ、スイッチング素子、ダイオード等）とで構成され、一体化された半導体モジュールとなっている。図１はこの半導体モジュールの透視斜視図であり、図２はその回路構成図である。ここで、その回路構成全体はＤＣ−ＤＣコンバータとして一般的に知られるものであり、図２における破線内の構成要素が、図１に示される半導体モジュール内に設置されている。この回路は、インダクタ３１、ＭＯＳＦＥＴ３４、３５、制御回路ブロック３６、補助電源回路３７、過電流検出部３８等で構成されている。
【００１６】
このＤＣ−ＤＣコンバータ１０においては、金属で構成されたリードフレーム１１〜１６上に絶縁性材料で構成された基板２０が搭載される。リードフレーム１１〜１６を構成する金属としては、熱伝導率が高く、機械的強度が高い銅又は銅合金が特に好ましい。リードフレーム１１〜１６上には、基板２０の他に、その周囲に、インダクタ３１、補助電源回路３７に含まれるダイオード３２、過電流検出部３８に含まれるシャント抵抗３３、ＭＯＳＦＥＴ３４、３５が搭載される。この構造全体は、樹脂等で構成されたモールド材７０によって矩形体形状に封止されており、実際には、図示していないＤＩＰ（Ｄｕａｌ Ｉｎ−ｌｉｎｅ Ｐａｃｋａｇｅ）型のパッケージに収納されている。
【００１７】
基板２０上には、制御ＩＣ２１、２２、及び複数の電子部品２３が搭載される。ここでいう複数の電子部品２３とは、回路図（図２）における前記のインダクタ３１、ダイオード３２、シャント抵抗３３、ＭＯＳＦＥＴ３４、３５、制御ＩＣ２１、２２以外の構成要素（抵抗、コンデンサ、ダイオード）である。図２（回路図）における制御回路ブロック３６は、複数の電子部品２３のうちのいずれかと、制御ＩＣ２１とで構成される。補助電源回路３７は、制御ＩＣ２２と、ダイオード３２、及び複数の電子部品２３のうちのいずれか（制御回路ブロック３６に含まれるものを除く）で構成される。過電流検出部３８は、シャント抵抗３３と、複数の電子部品２３のうちのいずれか（制御回路ブロック３６、補助電源回路３７に含まれるものを除く）とで構成される。すなわち、このＤＣ−ＤＣコンバータ１０においては、前記のリードフレーム上に直接搭載された構成要素以外の構成要素は全て基板２０上に搭載される。
【００１８】
図３は、この構成におけるリードフレーム１１〜１６の形状及びその配置を示す図である。図３に示されるように、リードフレーム１１〜１６は、全体として図３中における破線で示された矩形を形成するように配列されており、各々は分離され、電気的に独立である。各リードフレームの一辺には、矩形状のピンが突出して形成されており、このピンは、リードフレーム１１〜１６全体が構成する矩形の一辺にくるように設けられている。また、各リードフレームのピンと同様の形状をし、各リードフレームとは独立した複数の独立ピン１７が、各リードフレームのピンと同様に配置される。各リードフレームのピン、及び独立ピン１７は、このＤＣ−ＤＣコンバータ（半導体モジュール）１０と、外部との電気的接続点となっており、図１における矩形体形状のモールド材７０を構成する面から突出する形態とされる。これらのピン及び独立ピン１７は、ＤＩＰ型パッケージのピンとなる。
【００１９】
リードフレーム１１〜１６上における、基板２０、インダクタ３１、ダイオード３２、シャント抵抗３３、ＭＯＳＦＥＴ３４、３５の配置を図４に示す。インダクタ３１の両端子は、インダクタ３１を構成するチップの裏面に形成された電極及びこれに接続されたはんだ又は導電性接着剤（以下、はんだ等：図示せず）を介し、それぞれリードフレーム１１、１２に接続される。同様に、ダイオード３２における一方の端子はリードフレーム１５に、シャント抵抗３３の両端子はそれぞれリードフレーム１４、１５に、ＭＯＳＦＥＴ３４、３５のドレイン端子はそれぞれリードフレーム１４、１１に接続される。ダイオード３２における他方の端子と基板２０、リードフレーム１３と基板２０、ＭＯＳＦＥＴ３４、３５のゲートと基板２０、ＭＯＳＦＥＴ３４のソースとリードフレーム１１、ＭＯＳＦＥＴ３５のソースとリードフレーム１６とは、図１に示されるように、それぞれボンディングワイヤ４０で接続される。なお、図４においては、基板２０内と基板２０外とを接続するボンディングワイヤ４０の記載は省略されている。
【００２０】
基板２０上における制御ＩＣ２１、２２、複数の電子部品２３の配置を示したのが図５である。基板２０は絶縁性材料で構成され、その表面は絶縁性であるが、金属で構成された基板上パッド５０が多数形成されている。制御ＩＣ２１、２２は、それぞれ基板２０の表面に接着剤又ははんだ（図示せず）で接続されている。図２に示された制御ＩＣ２１、２２における端子はそれぞれの表面のチップ上パッド５１に接続されており、チップ上パッド５１と基板上パッド５０とは、図５に示されるように、ボンディングワイヤ４０で接続される。基板上パッド５０は、後述する基板２０内の配線層に接続される。なお、制御ＩＣ２１、２２と基板２０との接合を接着剤で行う場合、この接着剤は絶縁性であっても導電性であってもよい。
【００２１】
基板２０上において、後述するように、電子部品２３は、はんだ等で基板上パッド５０上に接続される。電子部品（抵抗、コンデンサ等）２３の両端子は、その底部に形成されており、この部分がはんだ等によってそれぞれ１対の基板上パッド５０に接続される。
【００２２】
図６は、この構造の断面を示す図であり、図６（ａ）は図４におけるＡ−Ａにおける断面、図６（ｂ）はＢ−Ｂにおける断面をそれぞれ示す。図６（ａ）においては、インダクタ３１がリードフレーム１１、１２上に固定される形態が、図６（ｂ）においては、基板２０がリードフレーム１４上に固定される形態及び基板２０の断面構造が示されている。なお、ここで、モールド材７０の記載は省略されている。
【００２３】
図６（ａ）に示されるように、インダクタ３１は、はんだ等で形成され導電性であるはんだ層５２によってリードフレーム１１、１２に接続される。なお、前記の通り、インダクタ３１の裏面（リードフレーム側の面）には、インダクタ３１の両端子に接続された電極が形成されており、この両電極は、それぞれ、はんだ層５２を介してリードフレーム１１、１２にそれぞれ接続される。従って、インダクタ３１は、この構成によって図２に示された回路中に組み込まれる。この構成は、インダクタ３１だけでなく、シャント抵抗３３についても同様である。また、ダイオード３２、ＭＯＳＦＥＴ３４、３５がそれぞれリードフレーム１５、１４、１１に接合される構造も、これらにおいては裏面に形成された電極が一つである点を除き、同様である。
【００２４】
一方、図６（ｂ）に示されるように、基板２０は、例えばエポキシ系樹脂で構成されたソルダーレジスト層５３を介し、接着剤５４を用いてリードフレーム１４上に接続される。
【００２５】
また、この基板２０は、第１、第２、第３の絶縁層２０１、２０２、２０３が積層されて構成される。第１、第２、第３の絶縁層２０１、２０２、２０３は、例えば絶縁性の樹脂材料でそれぞれ形成され、高い絶縁耐圧を有する。また、この材料の熱伝導率はリードフレーム１１〜１６を構成する銅又は銅合金と比べると低い。第１の絶縁層２０１と第２の絶縁層２０２の間には第１内部配線層２０４が、第２の絶縁層２０２と第３の絶縁層２０３の間には第２内部配線層２０５が、それぞれ形成されているまた、第３の絶縁層２０３の裏面（図６中下側の面）には、金属層２０６が全面にわたり形成されている。第１内部配線層２０４、第２内部配線層２０５、金属層２０６、及び基板上パッド５０は、同様の金属で構成される。
【００２６】
また、基板上パッド５０と第１内部配線層２０４、第１内部配線層２０４と第２内部配線層２０５とは、それぞれＢＨＶ（Ｂｌｉｎｄ Ｖｉａ Ｈｏｌｅ）配線２０７で接続される。ＢＨＶ配線２０７は、第１の絶縁層２０１、あるいは第２の絶縁層２０２にレーザー加工によって開口部を設け、この開口部に金属のめっき処理等を行うことによって形成される。金属層２０６が基板２０の裏面の全面にわたり形成されているのに対し、第１内部配線層２０４、第２内部配線層２０５、及び複数のＢＨＶ配線２０７は、複数の電子部品２３等を含んだ形で図２の構成の回路が構成されるように、それぞれパターニングされる。従って、第１内部配線層２０４、第２内部配線層２０５、及び複数のＢＨＶ配線２０７は、基板２０内の配線を構成する。
【００２７】
金属層２０６と第２内部配線層２０５との間にはＢＨＶ配線２０７は形成されていないため、金属層２０６と基板２０内の配線、あるいは基板上パッド５０とは電気的に接続されない。従って、基板２０内の配線とリードフレーム１４との間の絶縁性が保たれる。
【００２８】
なお、上記の構造の基板２０は、一般に知られる多層配線基板と同様であり、その材料、製造方法も一般に知られるものが用いられる。
【００２９】
また、前記の通り、基板２０上においては、電子部品２３は基板上パッド５０上にはんだ層５２によって接合され、基板２０内の配線（ＢＨＶ配線２０７、第１内部配線層２０４）に電気的に接続される。
【００３０】
基板２０とリードフレーム１４とは、絶縁性のソルダーレジスト層５３、接着剤５４によって接合され、かつ金属層２０６と第２内部配線層２０５とは電気的に接続されていないため、基板２０内の配線とリードフレーム１４とは電気的に独立となる。この構成は、リードフレーム１４との間の耐圧を確保する必要がある電子部品２３を基板２０に搭載する際には有利である。この場合、基板２０内の配線と金属層２０６とは第３の絶縁層２０３により、金属層２０６とリードフレーム１４とはソルダーレジスト層５３によりそれぞれ絶縁されるため、接着剤５４として、絶縁性が高いものを用いる必要はない。
【００３１】
以上の構成により、このＤＣ−ＤＣコンバータ１０は、半導体モジュールとなる。この半導体モジュールにおいては、図２の回路における破線で囲まれた箇所の構成要素が全て搭載されている。
【００３２】
図２の回路の動作時において大電流が流れ、特に高温となりやすいのは、インダクタ３１、ダイオード３２，ＭＯＳＦＥＴ３４、３５であり、特にインダクタ３１の発熱が大きい。上記の構成において、これらは、熱伝導率が高く放熱効果の大きなリードフレーム１１、１２、１４、１５上にはんだ層によって接合される。従って、インダクタ３１、ダイオード３２，ＭＯＳＦＥＴ３４、３５が発生する熱は、リードフレーム１１、１２、１４、１５によって効率的に放熱される。この放熱により、インダクタ３１の効率を向上させることができる。
【００３３】
一方、基板２０に搭載された制御ＩＣ２１、２２、電子部品２３は、いずれも動作時の発熱量が小さい。また、制御ＩＣ２１、２２は半導体集積回路であるため、高温におけるその性能劣化が大きい。上記の構造においては、これらは熱伝導率の低い材料で構成された基板２０を介してリードフレーム１４に搭載される。更に、このリードフレーム１４は、最も発熱の大きなインダクタ３１を搭載するリードフレーム１１、１２とは別体である。従って、インダクタ３１の発熱が制御ＩＣ２１、２２に伝達することを抑制することができ、熱による制御ＩＣ２１、２２の性能劣化を抑制することができる。ＭＯＳＦＥＴ３４、３５の発熱が制御ＩＣ２１、２２に与える悪影響も同様に低減される。
【００３４】
特許文献２に記載の技術においても、インダクタ、ダイオード，ＭＯＳＦＥＴ等の発する熱はリードフレームによって効率的に放熱される。しかしながら、インダクタ、ダイオード，ＭＯＳＦＥＴ等の発する熱が、制御ＩＣを搭載したリードフレームを介して、制御ＩＣに伝わりやすい。これに対して、上記のＤＣ−ＤＣコンバータ１０においては、制御ＩＣは基板を介してリードフレームに搭載されるため、インダクタ、ダイオード，ＭＯＳＦＥＴ等の発する熱が制御ＩＣに伝達することが抑制され、制御ＩＣの性能劣化が抑制される。また、特許文献１に記載の技術においては、制御ＩＣを搭載する基板内にインダクタが形成されるため、上記のＤＣ−ＤＣコンバータ１０と比べて、インダクタの発熱が制御ＩＣに与える悪影響は大きく、その放熱効果も不充分である。
【００３５】
また、特許文献２に記載の技術では、例えば図２に示されるＤＣ−ＤＣコンバータ回路における各構成要素を接続する配線は、リードフレームもしくはボンディングワイヤで形成される。従って、各リードフレームの形状や配置はこの構成要素の配置で決定される。一方で、各リードフレームは各構成要素を搭載するための機械的支持基板ともなっているため、充分な機械的強度が得られるように各リードフレームの形状や配置を設定することも必要である。従って、これらの全ての条件が満たされるように、各構成要素の配置やこれに伴う各リードフレームの形状や配置を設定することが必要になり、結局、設計の自由度が低くなる。故に、各構成要素を高密度に実装して小型の半導体モジュールとすることは実際には困難である。
【００３６】
これに対して、このＤＣ−ＤＣコンバータ１０においては、図２に示されるＤＣ−ＤＣコンバータ回路における特に発熱量の大きな電子部品（インダクタ３１、ＭＯＳＦＥＴ３４、３５等）をリードフレーム上に搭載し、発熱量の小さな電子部品は、制御ＩＣ２１、２２と共に基板２０に搭載することができる。基板２０においては、前記の通り多層配線構造を用いることができるため、設計の自由度は高い。また、リードフレーム上に直接搭載される電子部品は全体の一部であり、その数は少ない。例えば、リードフレームの数は図３の場合で６個と少なく、かつ、図３に示されるように、全体として矩形を形成するように隙間を小さくしてこれらを配列することができる。故に、このＤＣ−ＤＣコンバータ１０における設計の自由度は高く、実装の高密度化が図れ、これを小型の半導体モジュールとすることができる。また、図３に示されるように、矩形形状を構成するようにリードフレームを配置して各ピンを取り出す構成とすることが容易であるため、特にＤＩＰ型のパッケージに適合させることも容易である。
【００３７】
なお、上記の例においては、基板２０の裏面に設けた金属層２０６を電気的に独立させた構成とした。しかしながら、逆に金属層２０６を基板２０内の配線と接続させ、ソルダーレジスト層５３を用いず、金属層２０６とリードフレーム１４との接続をインダクタ３１等と同様にはんだ層により行えば、基板２０とリードフレーム１４との接続をインダクタ３１等と同様に行うこともできる。
【００３８】
また、上記の例では、電子部品のうち、インダクタ、ダイオード、シャント抵抗、ＭＯＳＦＥＴをリードフレーム上に直接搭載し、他の電子部品を基板に搭載する構成としたが、これに限られるものではない。発熱量の大きな電子部品はリードフレーム上に直接搭載することが必要であるが、発熱量が小さな電子部品は、リードフレーム、基板のどちらに搭載してもよく、回路構成に応じて適宜設定できる。前記の通り、この際の設計の自由度は高く、高密度化、高性能化に応じた設計が容易である。
【００３９】
あるいは、基板に搭載する電子部品の数が少ない場合には、基板内の配線を設けず、基板表面にのみ配線を設けた構成としてもよい。すなわち、基板における配線も適宜設定することが可能である。
【００４０】
また、前記の例では、ＤＩＰ型のパッケージを用いてこのＤＣ−ＤＣコンバータを半導体モジュールとする構成としたが、これに限られるものではない。例えば、ＳＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）型、ＳＯＮ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｎｏｎｌｅａｄ）型、リード出しＳＯＮ型等、任意の形態のパッケージに適合させることが可能なことは明らかである。
【符号の説明】
【００４１】
１０ ＤＣ−ＤＣコンバータ（半導体モジュール）
１１〜１６ リードフレーム
１７ 独立ピン
２０ 基板
２１、２２ 制御ＩＣ
２３ 電子部品
３１ インダクタ
３２ ダイオード
３３ シャント抵抗
３４、３５ ＭＯＳＦＥＴ
３６ 制御回路ブロック
３７ 補助電源回路
３８ 過電流検出部
４０ ボンディングワイヤ
５０ 基板上パッド
５１ チップ上パッド
５２ はんだ層
５３ ソルダーレジスト層
５４ 接着剤
７０ モールド材
２０１ 第１の絶縁層
２０２ 第２の絶縁層
２０３ 第３の絶縁層
２０４ 第１内部配線層（基板内の配線）
２０５ 第２内部配線層（基板内の配線）
２０６ 金属層
２０７ ＢＨＶ配線（基板内の配線）
【技術分野】
【０００１】
本発明は、直流電圧の変換を行い、電源回路として用いられるＤＣ−ＤＣコンバータの構造に関する。
【背景技術】
【０００２】
電子機器においては、様々なデバイスが搭載され、それぞれが最適条件で動作することによって電子機器が動作する。電子機器の電源としては、ＡＣ１００Ｖが用いられる場合が多いが、一般に、この交流電圧はＡＣ−ＤＣコンバータで整流され、直流電圧に変換されてから各デバイスに供給される。ただし、デバイス毎に動作の最適電圧は異なるため、この電源電圧は各デバイス毎に最適化されてから各デバイスに供給される。こうした各デバイス毎に設けられた電源回路はＰＯＬ（Ｐｏｉｎｔ ｏｆ Ｌｏａｄ）と呼ばれ、具体的には、ＤＣ−ＤＣコンバータが用いられる。ＤＣ−ＤＣコンバータの回路は、制御回路（制御ＩＣ）、スイッチング素子（ローサイドＭＯＳＦＥＴ、ハイサイドＭＯＳＦＥＴ）、及び電子部品（抵抗、コンデンサ、インダクタ、ダイオード等）で構成され、他のデバイス（ＣＰＵ等）と同様に、これらの構成要素がパッケージ内に封入された半導体モジュールの形態とされる。
【０００３】
ＤＣ−ＤＣコンバータに限らず、一般に半導体モジュールには、小型であることが要求される。半導体モジュールを小型化するためには、その構成要素を高密度で実装することが必要である。また、一般に半導体素子（制御ＩＣ等）は高温で性能が劣化するため、この際には、動作時に発熱する電子部品（インダクタ、スイッチング素子等）の放熱を高効率で行えることも必要である。
【０００４】
ＤＣ−ＤＣコンバータを小型化する技術としては、例えば、特許文献１に、インダクタを多層基板内に形成し、この多層基板上に制御ＩＣやインダクタ以外の電子素子を搭載する技術が記載されている。この技術においては、比較的大面積であるインダクタ（コイル）が基板内に形成されるため、この半導体モジュールを特に小型化することができる。
【０００５】
また、特許文献２には、複数の銅基板（リードフレーム）を用い、その上に各構成要素（制御ＩＣ、電子素子）を配置し、各構成要素間の電気的接続は、リードフレーム間を適宜接続することによって行う技術が記載されている。この技術においては、リードフレームの構成を最適化することにより、高密度の実装を行うことができると同時に、動作時における各構成要素の放熱を熱伝導率の高いリードフレームから行うことができるため、放熱を高効率で行うことができる。
【０００６】
これらの技術により、ＤＣ−ＤＣコンバータを半導体モジュールの形態として構成することができる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００５−１２４２７１号公報
【特許文献２】特表２００８−５４５２８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１に記載の技術においては、使用時の発熱が特に大きなインダクタが、多層配線基板中に形成される。インダクタの発する熱は、多層配線基板によっては放熱されにくい一方で、多層配線基板上に搭載された制御ＩＣに伝わりやすい。前記の通り、制御ＩＣの性能は高温で劣化する。また、インダクタが高温になれば、インダクタの性能も劣化する。このため、このＤＣ−ＤＣコンバータの性能は劣化することがあった。
【０００９】
一方、特許文献２に記載の技術においては、熱伝導率の高いリードフレームによって良好な放熱特性が得られるものの、一つのリードフレームは単一の導体であるため、複数のリードフレームの構成（個々のリードフレームの形状、各リードフレームの配置）は回路構成によって制限される。従って、その設計の自由度は低く、高密度の実装は実際には困難であり、このＤＣ−ＤＣコンバータを小型の半導体モジュールとすることは困難であった。
【００１０】
従って、発熱による性能劣化を抑制し、かつ小型の半導体モジュールの形態としたＤＣ−ＤＣコンバータを得ることは困難であった。
【００１１】
本発明は、かかる問題点に鑑みてなされたものであり、上記問題点を解決する発明を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明は、上記課題を解決すべく、以下に掲げる構成とした。
本発明のＤＣ−ＤＣコンバータは、制御ＩＣチップと複数の電子部品とが実装されて半導体モジュールとして構成されたＤＣ−ＤＣコンバータであって、前記複数の電子部品のうちの一部を搭載し、金属で構成されるリードフレームと、前記リードフレームに搭載された電子部品以外の前記電子部品と前記制御ＩＣチップとを表面に搭載し、前記リードフレーム上に搭載され、絶縁性材料で構成される基板と、を具備することを特徴とする。
本発明のＤＣ−ＤＣコンバータにおいて、前記基板の内部には配線層が形成されることを特徴とする。
本発明のＤＣ−ＤＣコンバータにおいて、前記基板は接着剤を介して前記リードフレーム上に搭載されることを特徴とする。
本発明のＤＣ−ＤＣコンバータは、前記リードフレームを複数具備し、前記複数の電子部品の中にはインダクタが含まれ、該インダクタは、該インダクタの両端子にそれぞれ接続された２つのリードフレーム上に搭載されることを特徴とする。
本発明のＤＣ−ＤＣコンバータは、ＤＩＰ（Ｄｕａｌ Ｉｎ−ｌｉｎｅ Ｐａｃｋａｇｅ）型パッケージ中に実装されることを特徴とする。
【発明の効果】
【００１３】
本発明は以上のように構成されているので、発熱による性能劣化を抑制し、かつ小型の半導体モジュールの形態としたＤＣ−ＤＣコンバータを得ることができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態に係るＤＣ−ＤＣコンバータ（半導体モジュール）の構成を示す透視斜視図である。
【図２】本発明の実施の形態に係るＤＣ−ＤＣコンバータの回路構成を示す図である。
【図３】本発明の実施の形態に係るＤＣ−ＤＣコンバータにおけるリードフレームの構成を示す平面図である。
【図４】本発明の実施の形態に係るＤＣ−ＤＣコンバータにおいて、リードフレーム上に搭載する基板、電子部品の構成を示す平面図である。
【図５】本発明の実施の形態に係るＤＣ−ＤＣコンバータにおいて用いられる基板上の制御ＩＣ及び電子部品の構成を示す図である。
【図６】本発明の実施の形態に係るＤＣ−ＤＣコンバータにおけるリードフレーム上の２箇所の断面図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施の形態となるＤＣ−ＤＣコンバータにつき説明する。このＤＣ−ＤＣコンバータ１０は、２つの制御ＩＣと、複数の電子部品（抵抗、コンデンサ、インダクタ、スイッチング素子、ダイオード等）とで構成され、一体化された半導体モジュールとなっている。図１はこの半導体モジュールの透視斜視図であり、図２はその回路構成図である。ここで、その回路構成全体はＤＣ−ＤＣコンバータとして一般的に知られるものであり、図２における破線内の構成要素が、図１に示される半導体モジュール内に設置されている。この回路は、インダクタ３１、ＭＯＳＦＥＴ３４、３５、制御回路ブロック３６、補助電源回路３７、過電流検出部３８等で構成されている。
【００１６】
このＤＣ−ＤＣコンバータ１０においては、金属で構成されたリードフレーム１１〜１６上に絶縁性材料で構成された基板２０が搭載される。リードフレーム１１〜１６を構成する金属としては、熱伝導率が高く、機械的強度が高い銅又は銅合金が特に好ましい。リードフレーム１１〜１６上には、基板２０の他に、その周囲に、インダクタ３１、補助電源回路３７に含まれるダイオード３２、過電流検出部３８に含まれるシャント抵抗３３、ＭＯＳＦＥＴ３４、３５が搭載される。この構造全体は、樹脂等で構成されたモールド材７０によって矩形体形状に封止されており、実際には、図示していないＤＩＰ（Ｄｕａｌ Ｉｎ−ｌｉｎｅ Ｐａｃｋａｇｅ）型のパッケージに収納されている。
【００１７】
基板２０上には、制御ＩＣ２１、２２、及び複数の電子部品２３が搭載される。ここでいう複数の電子部品２３とは、回路図（図２）における前記のインダクタ３１、ダイオード３２、シャント抵抗３３、ＭＯＳＦＥＴ３４、３５、制御ＩＣ２１、２２以外の構成要素（抵抗、コンデンサ、ダイオード）である。図２（回路図）における制御回路ブロック３６は、複数の電子部品２３のうちのいずれかと、制御ＩＣ２１とで構成される。補助電源回路３７は、制御ＩＣ２２と、ダイオード３２、及び複数の電子部品２３のうちのいずれか（制御回路ブロック３６に含まれるものを除く）で構成される。過電流検出部３８は、シャント抵抗３３と、複数の電子部品２３のうちのいずれか（制御回路ブロック３６、補助電源回路３７に含まれるものを除く）とで構成される。すなわち、このＤＣ−ＤＣコンバータ１０においては、前記のリードフレーム上に直接搭載された構成要素以外の構成要素は全て基板２０上に搭載される。
【００１８】
図３は、この構成におけるリードフレーム１１〜１６の形状及びその配置を示す図である。図３に示されるように、リードフレーム１１〜１６は、全体として図３中における破線で示された矩形を形成するように配列されており、各々は分離され、電気的に独立である。各リードフレームの一辺には、矩形状のピンが突出して形成されており、このピンは、リードフレーム１１〜１６全体が構成する矩形の一辺にくるように設けられている。また、各リードフレームのピンと同様の形状をし、各リードフレームとは独立した複数の独立ピン１７が、各リードフレームのピンと同様に配置される。各リードフレームのピン、及び独立ピン１７は、このＤＣ−ＤＣコンバータ（半導体モジュール）１０と、外部との電気的接続点となっており、図１における矩形体形状のモールド材７０を構成する面から突出する形態とされる。これらのピン及び独立ピン１７は、ＤＩＰ型パッケージのピンとなる。
【００１９】
リードフレーム１１〜１６上における、基板２０、インダクタ３１、ダイオード３２、シャント抵抗３３、ＭＯＳＦＥＴ３４、３５の配置を図４に示す。インダクタ３１の両端子は、インダクタ３１を構成するチップの裏面に形成された電極及びこれに接続されたはんだ又は導電性接着剤（以下、はんだ等：図示せず）を介し、それぞれリードフレーム１１、１２に接続される。同様に、ダイオード３２における一方の端子はリードフレーム１５に、シャント抵抗３３の両端子はそれぞれリードフレーム１４、１５に、ＭＯＳＦＥＴ３４、３５のドレイン端子はそれぞれリードフレーム１４、１１に接続される。ダイオード３２における他方の端子と基板２０、リードフレーム１３と基板２０、ＭＯＳＦＥＴ３４、３５のゲートと基板２０、ＭＯＳＦＥＴ３４のソースとリードフレーム１１、ＭＯＳＦＥＴ３５のソースとリードフレーム１６とは、図１に示されるように、それぞれボンディングワイヤ４０で接続される。なお、図４においては、基板２０内と基板２０外とを接続するボンディングワイヤ４０の記載は省略されている。
【００２０】
基板２０上における制御ＩＣ２１、２２、複数の電子部品２３の配置を示したのが図５である。基板２０は絶縁性材料で構成され、その表面は絶縁性であるが、金属で構成された基板上パッド５０が多数形成されている。制御ＩＣ２１、２２は、それぞれ基板２０の表面に接着剤又ははんだ（図示せず）で接続されている。図２に示された制御ＩＣ２１、２２における端子はそれぞれの表面のチップ上パッド５１に接続されており、チップ上パッド５１と基板上パッド５０とは、図５に示されるように、ボンディングワイヤ４０で接続される。基板上パッド５０は、後述する基板２０内の配線層に接続される。なお、制御ＩＣ２１、２２と基板２０との接合を接着剤で行う場合、この接着剤は絶縁性であっても導電性であってもよい。
【００２１】
基板２０上において、後述するように、電子部品２３は、はんだ等で基板上パッド５０上に接続される。電子部品（抵抗、コンデンサ等）２３の両端子は、その底部に形成されており、この部分がはんだ等によってそれぞれ１対の基板上パッド５０に接続される。
【００２２】
図６は、この構造の断面を示す図であり、図６（ａ）は図４におけるＡ−Ａにおける断面、図６（ｂ）はＢ−Ｂにおける断面をそれぞれ示す。図６（ａ）においては、インダクタ３１がリードフレーム１１、１２上に固定される形態が、図６（ｂ）においては、基板２０がリードフレーム１４上に固定される形態及び基板２０の断面構造が示されている。なお、ここで、モールド材７０の記載は省略されている。
【００２３】
図６（ａ）に示されるように、インダクタ３１は、はんだ等で形成され導電性であるはんだ層５２によってリードフレーム１１、１２に接続される。なお、前記の通り、インダクタ３１の裏面（リードフレーム側の面）には、インダクタ３１の両端子に接続された電極が形成されており、この両電極は、それぞれ、はんだ層５２を介してリードフレーム１１、１２にそれぞれ接続される。従って、インダクタ３１は、この構成によって図２に示された回路中に組み込まれる。この構成は、インダクタ３１だけでなく、シャント抵抗３３についても同様である。また、ダイオード３２、ＭＯＳＦＥＴ３４、３５がそれぞれリードフレーム１５、１４、１１に接合される構造も、これらにおいては裏面に形成された電極が一つである点を除き、同様である。
【００２４】
一方、図６（ｂ）に示されるように、基板２０は、例えばエポキシ系樹脂で構成されたソルダーレジスト層５３を介し、接着剤５４を用いてリードフレーム１４上に接続される。
【００２５】
また、この基板２０は、第１、第２、第３の絶縁層２０１、２０２、２０３が積層されて構成される。第１、第２、第３の絶縁層２０１、２０２、２０３は、例えば絶縁性の樹脂材料でそれぞれ形成され、高い絶縁耐圧を有する。また、この材料の熱伝導率はリードフレーム１１〜１６を構成する銅又は銅合金と比べると低い。第１の絶縁層２０１と第２の絶縁層２０２の間には第１内部配線層２０４が、第２の絶縁層２０２と第３の絶縁層２０３の間には第２内部配線層２０５が、それぞれ形成されているまた、第３の絶縁層２０３の裏面（図６中下側の面）には、金属層２０６が全面にわたり形成されている。第１内部配線層２０４、第２内部配線層２０５、金属層２０６、及び基板上パッド５０は、同様の金属で構成される。
【００２６】
また、基板上パッド５０と第１内部配線層２０４、第１内部配線層２０４と第２内部配線層２０５とは、それぞれＢＨＶ（Ｂｌｉｎｄ Ｖｉａ Ｈｏｌｅ）配線２０７で接続される。ＢＨＶ配線２０７は、第１の絶縁層２０１、あるいは第２の絶縁層２０２にレーザー加工によって開口部を設け、この開口部に金属のめっき処理等を行うことによって形成される。金属層２０６が基板２０の裏面の全面にわたり形成されているのに対し、第１内部配線層２０４、第２内部配線層２０５、及び複数のＢＨＶ配線２０７は、複数の電子部品２３等を含んだ形で図２の構成の回路が構成されるように、それぞれパターニングされる。従って、第１内部配線層２０４、第２内部配線層２０５、及び複数のＢＨＶ配線２０７は、基板２０内の配線を構成する。
【００２７】
金属層２０６と第２内部配線層２０５との間にはＢＨＶ配線２０７は形成されていないため、金属層２０６と基板２０内の配線、あるいは基板上パッド５０とは電気的に接続されない。従って、基板２０内の配線とリードフレーム１４との間の絶縁性が保たれる。
【００２８】
なお、上記の構造の基板２０は、一般に知られる多層配線基板と同様であり、その材料、製造方法も一般に知られるものが用いられる。
【００２９】
また、前記の通り、基板２０上においては、電子部品２３は基板上パッド５０上にはんだ層５２によって接合され、基板２０内の配線（ＢＨＶ配線２０７、第１内部配線層２０４）に電気的に接続される。
【００３０】
基板２０とリードフレーム１４とは、絶縁性のソルダーレジスト層５３、接着剤５４によって接合され、かつ金属層２０６と第２内部配線層２０５とは電気的に接続されていないため、基板２０内の配線とリードフレーム１４とは電気的に独立となる。この構成は、リードフレーム１４との間の耐圧を確保する必要がある電子部品２３を基板２０に搭載する際には有利である。この場合、基板２０内の配線と金属層２０６とは第３の絶縁層２０３により、金属層２０６とリードフレーム１４とはソルダーレジスト層５３によりそれぞれ絶縁されるため、接着剤５４として、絶縁性が高いものを用いる必要はない。
【００３１】
以上の構成により、このＤＣ−ＤＣコンバータ１０は、半導体モジュールとなる。この半導体モジュールにおいては、図２の回路における破線で囲まれた箇所の構成要素が全て搭載されている。
【００３２】
図２の回路の動作時において大電流が流れ、特に高温となりやすいのは、インダクタ３１、ダイオード３２，ＭＯＳＦＥＴ３４、３５であり、特にインダクタ３１の発熱が大きい。上記の構成において、これらは、熱伝導率が高く放熱効果の大きなリードフレーム１１、１２、１４、１５上にはんだ層によって接合される。従って、インダクタ３１、ダイオード３２，ＭＯＳＦＥＴ３４、３５が発生する熱は、リードフレーム１１、１２、１４、１５によって効率的に放熱される。この放熱により、インダクタ３１の効率を向上させることができる。
【００３３】
一方、基板２０に搭載された制御ＩＣ２１、２２、電子部品２３は、いずれも動作時の発熱量が小さい。また、制御ＩＣ２１、２２は半導体集積回路であるため、高温におけるその性能劣化が大きい。上記の構造においては、これらは熱伝導率の低い材料で構成された基板２０を介してリードフレーム１４に搭載される。更に、このリードフレーム１４は、最も発熱の大きなインダクタ３１を搭載するリードフレーム１１、１２とは別体である。従って、インダクタ３１の発熱が制御ＩＣ２１、２２に伝達することを抑制することができ、熱による制御ＩＣ２１、２２の性能劣化を抑制することができる。ＭＯＳＦＥＴ３４、３５の発熱が制御ＩＣ２１、２２に与える悪影響も同様に低減される。
【００３４】
特許文献２に記載の技術においても、インダクタ、ダイオード，ＭＯＳＦＥＴ等の発する熱はリードフレームによって効率的に放熱される。しかしながら、インダクタ、ダイオード，ＭＯＳＦＥＴ等の発する熱が、制御ＩＣを搭載したリードフレームを介して、制御ＩＣに伝わりやすい。これに対して、上記のＤＣ−ＤＣコンバータ１０においては、制御ＩＣは基板を介してリードフレームに搭載されるため、インダクタ、ダイオード，ＭＯＳＦＥＴ等の発する熱が制御ＩＣに伝達することが抑制され、制御ＩＣの性能劣化が抑制される。また、特許文献１に記載の技術においては、制御ＩＣを搭載する基板内にインダクタが形成されるため、上記のＤＣ−ＤＣコンバータ１０と比べて、インダクタの発熱が制御ＩＣに与える悪影響は大きく、その放熱効果も不充分である。
【００３５】
また、特許文献２に記載の技術では、例えば図２に示されるＤＣ−ＤＣコンバータ回路における各構成要素を接続する配線は、リードフレームもしくはボンディングワイヤで形成される。従って、各リードフレームの形状や配置はこの構成要素の配置で決定される。一方で、各リードフレームは各構成要素を搭載するための機械的支持基板ともなっているため、充分な機械的強度が得られるように各リードフレームの形状や配置を設定することも必要である。従って、これらの全ての条件が満たされるように、各構成要素の配置やこれに伴う各リードフレームの形状や配置を設定することが必要になり、結局、設計の自由度が低くなる。故に、各構成要素を高密度に実装して小型の半導体モジュールとすることは実際には困難である。
【００３６】
これに対して、このＤＣ−ＤＣコンバータ１０においては、図２に示されるＤＣ−ＤＣコンバータ回路における特に発熱量の大きな電子部品（インダクタ３１、ＭＯＳＦＥＴ３４、３５等）をリードフレーム上に搭載し、発熱量の小さな電子部品は、制御ＩＣ２１、２２と共に基板２０に搭載することができる。基板２０においては、前記の通り多層配線構造を用いることができるため、設計の自由度は高い。また、リードフレーム上に直接搭載される電子部品は全体の一部であり、その数は少ない。例えば、リードフレームの数は図３の場合で６個と少なく、かつ、図３に示されるように、全体として矩形を形成するように隙間を小さくしてこれらを配列することができる。故に、このＤＣ−ＤＣコンバータ１０における設計の自由度は高く、実装の高密度化が図れ、これを小型の半導体モジュールとすることができる。また、図３に示されるように、矩形形状を構成するようにリードフレームを配置して各ピンを取り出す構成とすることが容易であるため、特にＤＩＰ型のパッケージに適合させることも容易である。
【００３７】
なお、上記の例においては、基板２０の裏面に設けた金属層２０６を電気的に独立させた構成とした。しかしながら、逆に金属層２０６を基板２０内の配線と接続させ、ソルダーレジスト層５３を用いず、金属層２０６とリードフレーム１４との接続をインダクタ３１等と同様にはんだ層により行えば、基板２０とリードフレーム１４との接続をインダクタ３１等と同様に行うこともできる。
【００３８】
また、上記の例では、電子部品のうち、インダクタ、ダイオード、シャント抵抗、ＭＯＳＦＥＴをリードフレーム上に直接搭載し、他の電子部品を基板に搭載する構成としたが、これに限られるものではない。発熱量の大きな電子部品はリードフレーム上に直接搭載することが必要であるが、発熱量が小さな電子部品は、リードフレーム、基板のどちらに搭載してもよく、回路構成に応じて適宜設定できる。前記の通り、この際の設計の自由度は高く、高密度化、高性能化に応じた設計が容易である。
【００３９】
あるいは、基板に搭載する電子部品の数が少ない場合には、基板内の配線を設けず、基板表面にのみ配線を設けた構成としてもよい。すなわち、基板における配線も適宜設定することが可能である。
【００４０】
また、前記の例では、ＤＩＰ型のパッケージを用いてこのＤＣ−ＤＣコンバータを半導体モジュールとする構成としたが、これに限られるものではない。例えば、ＳＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）型、ＳＯＮ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｎｏｎｌｅａｄ）型、リード出しＳＯＮ型等、任意の形態のパッケージに適合させることが可能なことは明らかである。
【符号の説明】
【００４１】
１０ ＤＣ−ＤＣコンバータ（半導体モジュール）
１１〜１６ リードフレーム
１７ 独立ピン
２０ 基板
２１、２２ 制御ＩＣ
２３ 電子部品
３１ インダクタ
３２ ダイオード
３３ シャント抵抗
３４、３５ ＭＯＳＦＥＴ
３６ 制御回路ブロック
３７ 補助電源回路
３８ 過電流検出部
４０ ボンディングワイヤ
５０ 基板上パッド
５１ チップ上パッド
５２ はんだ層
５３ ソルダーレジスト層
５４ 接着剤
７０ モールド材
２０１ 第１の絶縁層
２０２ 第２の絶縁層
２０３ 第３の絶縁層
２０４ 第１内部配線層（基板内の配線）
２０５ 第２内部配線層（基板内の配線）
２０６ 金属層
２０７ ＢＨＶ配線（基板内の配線）
【特許請求の範囲】
【請求項１】
制御ＩＣチップと複数の電子部品とが実装されて半導体モジュールとして構成されたＤＣ−ＤＣコンバータであって、
前記複数の電子部品のうちの一部を搭載し、金属で構成されるリードフレームと、
前記リードフレームに搭載された電子部品以外の前記電子部品と前記制御ＩＣチップとを表面に搭載し、前記リードフレーム上に搭載され、絶縁性材料で構成される基板と、
を具備することを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
前記基板の内部には配線層が形成されることを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項３】
前記基板は接着剤を介して前記リードフレーム上に搭載されることを特徴とする請求項１又は２に記載のＤＣ−ＤＣコンバータ。
【請求項４】
前記リードフレームを複数具備し、
前記複数の電子部品の中にはインダクタが含まれ、該インダクタは、該インダクタの両端子にそれぞれ接続された２つのリードフレーム上に搭載されることを特徴とする請求項１から請求項３までのいずれか１項に記載のＤＣ−ＤＣコンバータ。
【請求項５】
ＤＩＰ（Ｄｕａｌ Ｉｎ−ｌｉｎｅ Ｐａｃｋａｇｅ）型パッケージ中に実装されることを特徴とする請求項１から請求項４までのいずれか１項に記載のＤＣ−ＤＣコンバータ。
【請求項１】
制御ＩＣチップと複数の電子部品とが実装されて半導体モジュールとして構成されたＤＣ−ＤＣコンバータであって、
前記複数の電子部品のうちの一部を搭載し、金属で構成されるリードフレームと、
前記リードフレームに搭載された電子部品以外の前記電子部品と前記制御ＩＣチップとを表面に搭載し、前記リードフレーム上に搭載され、絶縁性材料で構成される基板と、
を具備することを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
前記基板の内部には配線層が形成されることを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項３】
前記基板は接着剤を介して前記リードフレーム上に搭載されることを特徴とする請求項１又は２に記載のＤＣ−ＤＣコンバータ。
【請求項４】
前記リードフレームを複数具備し、
前記複数の電子部品の中にはインダクタが含まれ、該インダクタは、該インダクタの両端子にそれぞれ接続された２つのリードフレーム上に搭載されることを特徴とする請求項１から請求項３までのいずれか１項に記載のＤＣ−ＤＣコンバータ。
【請求項５】
ＤＩＰ（Ｄｕａｌ Ｉｎ−ｌｉｎｅ Ｐａｃｋａｇｅ）型パッケージ中に実装されることを特徴とする請求項１から請求項４までのいずれか１項に記載のＤＣ−ＤＣコンバータ。
【図６】
【図１】
【図２】
【図３】
【図４】
【図５】
【図１】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１０−２５１５８２（Ｐ２０１０−２５１５８２Ａ）
【公開日】平成２２年１１月４日（２０１０．１１．４）
【国際特許分類】
【出願番号】特願２００９−１００６８２（Ｐ２００９−１００６８２）
【出願日】平成２１年４月１７日（２００９．４．１７）
【出願人】（０００１０６２７６）サンケン電気株式会社 (982)
【Ｆターム（参考）】
【公開日】平成２２年１１月４日（２０１０．１１．４）
【国際特許分類】
【出願日】平成２１年４月１７日（２００９．４．１７）
【出願人】（０００１０６２７６）サンケン電気株式会社 (982)
【Ｆターム（参考）】
[ Back to top ]