【課題】導電層を自己整合的に形成する場合において、第１の拡散層コンタクトプラグのコンタクトマージンを比較的大きく取る。
【解決手段】半導体装置１０は、第１のシリコンピラー１４Ａと、第１のシリコンピラー１４Ａの上面に設けられ、導電性材料が充填されたスルーホール３０ａを有する層間絶縁膜３０と、スルーホール３０ａの上側開口部に設けられた第１の拡散層コンタクトプラグＤＣ１とを備え、スルーホール３０ａの下側開口部の面積は前記第１のシリコンピラー１４Ａの上面の面積に等しくなっているとともに、スルーホール３０ａの上側開口部の面積はスルーホール３０ａの下側開口部の面積より大きくなっており、それによって、スルーホール３０ａ内の導電性材料の第１の拡散層コンタクトプラグＤＣ１との接続面の面積が第１のシリコンピラー１４Ａの上面の面積より大きくなっている。 （もっと読む）

【課題】低電圧動作のトランジスタ群と高耐圧（高電圧動作）のトランジスタ群とを同一半導体基板に形成して、高耐圧のトランジスタ群のゲート電極の低抵抗化を可能にする。
【解決手段】半導体基板１１に、第１トランジスタ群と、第１トランジスタ群の動作電圧よりも低い動作電圧の第２トランジスタ群とを備え、第１トランジスタ群は、半導体基板１１上に第１ゲート絶縁膜１３を介して形成された第１ゲート電極１５と、この第１ゲート電極１５上に形成されたシリサイド層４０とを有し、第２トランジスタ群は、半導体基板１１上の絶縁膜（ライナー膜３６、第１層間絶縁膜３８）に形成したゲート形成溝４２に第２ゲート絶縁膜４３を介して形成された第２ゲート電極４７、４８を有し、第１トランジスタ群の第１ゲート電極１５上のシリサイド層４０を被覆する保護膜４１が形成されていることを特徴とする。 （もっと読む）

【課題】膜厚変動を抑制することにより、トランジスタ特性のばらつきを低減できる製造制御装置及び製造制御方法を提供する。
【解決手段】第１半導体ウェハ上に絶縁膜を堆積する成膜装置３０を制御する制御パラメータ（堆積時間ｔ_target）を算出する製造制御装置２０であって、第２半導体ウェハの第２ウェハ表面積Ｌ₁が大きいほど、成膜装置３０に絶縁膜を厚く堆積させる制御パラメータ（堆積時間ｔ_target）を算出する。また、製造制御装置２０は、第２ウェハ表面積Ｌ₁が大きいほど堆積時間ｔ_targetが長くなるように堆積時間ｔ_targetを算出する堆積時間算出部１１６を備えてもよい。 （もっと読む）

【課題】（１１０）面を主面とする半導体基板に形成されたｐ型ＭＩＳトランジスタを備えた半導体装置において、ｐ型ＭＩＳトランジスタのさらなる性能向上を図る。
【解決手段】半導体装置は、（１１０）面を主面とする半導体基板１０に形成されたｐ型ＭＩＳトランジスタＰＴｒを備えた半導体装置である。ｐ型ＭＩＳトランジスタＰＴｒは、半導体基板１０における第１の活性領域１０ａ上に形成された第１のゲート絶縁膜１３ａと、第１のゲート絶縁膜１３ａ上に形成され第１の金属膜１４ａ及び第１の金属膜１４ａ上に形成された第１のシリコン膜１５ａからなる第１のゲート電極１４Ａとを備えている。第１の金属膜１４ａは、膜厚が１ｎｍ以上であって且つ１０ｎｍ以下である。 （もっと読む）

【課題】半導体デバイスに対する多様な要求に対し、柔軟に対応することができる半導体デバイスを提供する。
【解決手段】基板（２）と、ゲート絶縁膜（６）を介して基板（２）の上に設けられるゲート電極（３）と、ゲート電極（３）に隣接して配置されるサイドウォール（５）とを具備する半導体装置（１）を構成する。ゲート電極（３）は、引き出し電極部分（３−２）と実効ゲート電極部分（３−１）とを備えることが好ましい。また、引き出し電極部分（３−２）は、第１方向に沿って延伸する素子分離（９）の上に形成され、第１方向に沿った第１側面（１６）（１７）を有する部分とする。実効ゲート電極部分（３−１）は、素子分離（９）で分離される領域の上に形成され、第１側面（１６）（１７）を含む面に交差する面に沿った第２側面を有する部分とする。サイドウォール（５）は、第１側面（１６）（１７）を覆うことなく第２側面を覆うものとする。 （もっと読む）

【課題】ｎ型ＭＯＳトランジスタ、ｐ型ＭＯＳトランジスタにおいて共通のゲート絶縁膜構造及びゲート電極材料を用いながら、各々のトランジスタのしきい値電圧を適正な値へ設定し、且つゲート絶縁膜における酸素欠損に伴う移動度の低下を抑制する。
【解決手段】メタルゲート電極及び高誘電率ゲート絶縁膜を用いた半導体装置の製造方法であって、ｎ型半導体領域２００及びｐ型半導体領域３００上にそれぞれ、シリコン酸化物からなる第１のゲート絶縁膜、Ｌａ，Ａｌ，Ｏを含む第２のゲート絶縁膜、Ｈｆを含む第３のゲート絶縁膜を積層し、その上に金属膜からなるゲート電極を形成し、次いでｐ型半導体領域３００上の、第１のゲート絶縁膜，第２のゲート絶縁膜，第３のゲート絶縁膜，及びゲート電極の積層構造を、水素拡散防止膜３５０で被覆した後、水素雰囲気で熱処理を施す。 （もっと読む）

【課題】ゲートストリップを二回のカット工程によって端部を改善する製造方法の提供。
【解決手段】第１アクティブ領域４０と、第２アクティブ領域４２とを有する基板を提供するステップと、基板にゲート電極層を形成するステップと、第１ゲートストリップ６０と、第１ゲートストリップに実質的に平行する第２ゲートストリップ６２と、第１アクティブ領域と第２アクティブ領域の間に位置して、第１ゲートストリップと第２ゲートストリップに平行していないが、互いに接続する犠牲ストリップ６６とを残すように、ゲート電極層をエッチングするステップと、第１ゲートストリップと第２ゲートストリップの一部を覆い、犠牲ストリップ及び第１ゲートストリップと第２ゲートストリップの一部を開口部に露出させる遮蔽部を形成するステップと、開口部に露出される犠牲ストリップ及び第１ゲートストリップと第２ゲートストリップの一部をエッチングするステップを含む。 （もっと読む）

【課題】層間絶縁膜を表面研磨する工程を経て形成される半導体装置の信頼性を向上させる。
【解決手段】シリコン基板１の主面ｓ１上に、高耐圧ゲート絶縁膜ＩＧ１および高耐圧ゲート電極ＥＧ１からなる高耐圧ゲートＧ１を形成した後、サリサイドブロック膜ＳＡＢ、層間絶縁膜ＩＬを順に形成し、その層間絶縁膜ＩＬをＣＭＰにより研磨する。サリサイドブロック膜ＳＡＢは、下層から順に酸化シリコンを主体とする絶縁膜である保護酸化膜ｔ１と、窒化シリコンを主体とする絶縁膜である保護窒化膜ｔ２とによって形成する。また、層間絶縁膜ＩＬの研磨は、高耐圧ゲートＧ１上面のサリサイドブロック膜ＳＡＢに達するまで研磨する。 （もっと読む）

【課題】良好な絶縁性を確保しつつ極めて高い誘電率を有するゲート絶縁膜の機能と、空乏層が形成されることのない金属性のゲート電極の機能とを備え、ゲート電圧のチャネル領域への静電的支配力を可及的に大きくすることのできる半導体装置を提供することを可能にする。
【解決手段】第１導電型の第１半導体層１２に離間して設けられた第２導電型の第１ソース領域１２ａおよび第１ドレイン領域１２ｂと、第１ソース領域と第１ドレイン領域との間の第１半導体層に設けられる第１チャネル領域１２ｃと、第１チャネル領域上に設けられたハーフメタル強磁性金属の第１ゲート電極６０と、第１ソース領域に接続するように設けられたハーフメタル強磁性金属の第１ソース電極５０ａと、を備え、第１ゲート電極の磁化６４ｃの向きが、第１ソース電極の磁化６４ａの向きと略反平行である。 （もっと読む）

【課題】デュアルメタルゲート構造を有する半導体装置において、ゲート電極除去する工程において、ゲート絶縁膜に与える損傷を抑える。
【解決手段】 第１のトランジスタと第２のトランジスタとを備える半導体装置において、第１のトランジスタは、第１の仕事関数を有する第１の材料からなる第１のゲート電極と、第１のゲート絶縁膜とを含む。また、第２のトランジスタは、第２の仕事関数を有する第２の材料からなる第２のゲート電極と、第２のゲート絶縁膜とを含む。ここで、第１のゲート絶縁膜は、高誘電率膜と、第１の高誘電率膜上に形成された第１の絶縁膜とを含むものとする。第２のゲート絶縁膜においては、高誘電率膜上部に形成した第１の絶縁膜を、第１のゲート電極を除去した後に除去する。 （もっと読む）

【課題】ダミーゲートを高選択的に除去することのできる半導体装置の製造方法を提供すること。
【解決手段】半導体装置１の製造工程において、シリコン基板２上にゲート絶縁膜８を形成し、このゲート絶縁膜８上にダミーゲート３２を形成する。ダミーゲート３２の側面には、サイドウォール１０を形成する。サイドウォール１０の形成後、ダミーゲート３２を被覆する第１絶縁層１７を形成し、第１絶縁層１７の表面がダミーゲート３２の表面と面一となるように加工する。第１絶縁層１７の加工後、ダミーゲート３２に、ダミーゲート３２とサイドウォール１０とのエッチング選択比を確保可能なエッチング液を供給することにより、ダミーゲート３２をウェットエッチングする。そして、ダミーゲート３２のエッチングにより現れるゲート絶縁膜８上に、金属材料からなるゲート電極９を形成する。 （もっと読む）

【課題】半導体装置の絶縁膜の上に形成される金属配線または金属電極の接着力を向上させる。
【解決手段】窒化タングステン６ｂをタングステン６ｃの側面にまで設けて、タングステン６ｃと窒化タングステン６ｂとが接触している面積を増やす。ゲート絶縁膜２上に、ゲート絶縁膜２との接着力が強いポリシリコンサイドウォール５を配置する。タングステン６ｃの側面にある窒化タングステン６ｂにはポリシリコンサイドウォール５を密着させる。 （もっと読む）

【課題】コンタクトの位置ずれが回路の特性に与える影響を低減した半導体装置を提供する。
【解決手段】この半導体装置は、半導体層１０に設けられた素子分離膜２０と、素子分離膜２０により区画された素子形成領域と、素子形成領域上及び素子分離膜２０上を延伸しているゲート配線１４０と、ゲート配線１４０の側壁に形成されたサイドウォール１５０と、素子分離膜２０上に位置するゲート配線１４０に接続するコンタクト２００とを備える。ゲート配線１４０の側壁は、少なくとも上部においてコンタクト２００に接触してる領域１４４を有する。 （もっと読む）

【課題】ゲートラストプロセスで作製するトランジスタにおいて、活性領域と素子分離領域の高さばらつきのためゲートのポリシリコンを抜くことができないことにより、ゲートの抵抗にばらつきが生じるのを防ぐことを目的とする。
【解決手段】本発明に係る半導体装置の製造方法は、第１のゲート部３０及び第２のゲート部３１の上面が共に露出するように、酸化膜１６、ＰＭＤ１９、及び第１のゲート部３０又は第２のゲート部３１の一部を研磨除去する工程、露出された部分より、ポリシリコン１２を抜く工程、第１のゲート部３０及び第２のゲート部３１を覆うメタルを形成する工程を備える。また、第１のゲート部３０及び第２のゲート部３１の上面が共に露出するようにメタルを研磨除去し、第１のゲート部３０と第２のゲート部３１で厚みの異なるメタルを残す工程を備えて構成される。 （もっと読む）

【課題】加工精度を改善し、かつ厚い配線を得るための半導体装置の製造方法を提供することを課題とする。
【解決手段】絶縁性基板上に形成された導電性膜上に配線形成領域を覆う第１のフォトレジストパターンを形成する工程と、前記第１のフォトレジストパターンをマスクとする異方性エッチングにより前記導電性膜の上部を除去することで第１溝を形成する工程と、前記第１のフォトレジストパターンを除去した後、前記第１溝の底部の少なくとも一部が露出した開口を有する第２のフォトレジストパターンを形成する工程と、前記第２のフォトレジストパターンをマスクとする異方性エッチングにより前記第１溝の底部に露出する前記導電性膜の下部を少なくとも除去することで第２溝を形成する工程を備えることで、前記第１溝と第２溝に由来する配線分離溝と、前記配線分離溝により分離された配線とを形成することを特徴とする半導体装置の製造方法により上記課題を解決する。 （もっと読む）

【課題】複数のライン状のパターンの端部におけるレジストパターン倒れ等の加工プロセスの問題を回避する。
【解決手段】 半導体基板上に被パターニング部材を形成した後に、被パターニング部材をパターニングして、複数のライン状のパターンを並列に形成するとともにライン状のパターンの端部から所定間隔をもってライン状のパターンの長手方向と垂直な方向にダミーパターンを形成する。 （もっと読む）

【課題】装置の性能の劣化を抑制することができる半導体装置を提供すること。
【解決手段】ＳｉＣ基板１１と、このＳｉＣ基板１１上に形成されたＡｌＧａＮ層１３と、このＡｌＧａＮ層１３上にそれぞれ離間して形成されたソース電極１５及びドレイン電極１４と、これらのソース電極１５、ドレイン電極１４間に形成され、ソース電極１５及びドレイン電極１４に対して平行な開口部１６を有する第１の絶縁膜１７と、この第１の絶縁膜１７の開口部１６に形成されたゲート電極１８と、このゲート電極１８が形成された第１の絶縁膜１７上に形成された第２の絶縁膜１９と、この第２の絶縁膜１９及びソース電極１５上に形成され、ドレイン電極１４側の端部２０１が、第２の絶縁膜１９と離間したソースフィールドプレート電極２０と、を具備する半導体装置。 （もっと読む）

【課題】金属ゲートを形成した後に形成される絶縁膜中の水素の影響を抑制して、しきい値電圧Ｖthを所望の値（例えば０．３Ｖ）以下にすることを可能にする。
【解決手段】半導体基板１１上に第１絶縁膜４１が形成され、第１絶縁膜４１に溝部４２が形成され、溝部４２の第１絶縁膜４１側の半導体基板１１上にサイドウォールスペーサ３１が形成され、溝部４２内にゲート絶縁膜２１を介してゲート電極２２が形成され、ゲート電極２２の両側の半導体基板１１にエクステンション領域２３，２４を介してソース・ドレイン領域２５，２６が形成され、第１絶縁膜４１上にゲート電極２２上を被覆する第２絶縁膜４３を有し、サイドウォールスペーサ３１は水素の通過を阻止する絶縁膜からなり、ゲート電極２２上に水素の通過を阻止する水素バリア膜３３が形成され、水素バリア膜３３はゲート電極２２上の周囲でサイドウォールスペーサ３１と接続されている。 （もっと読む）

【課題】同じ導電型を有するトランジスタであっても、用途に応じて特性を好ましいものにする。
【解決手段】半導体装置１００は、半導体基板１０２上に形成された同じ導電型を有する第１のトランジスタ２１０および第２のトランジスタ２１２を含む。第１のトランジスタ２１０は、ゲート絶縁膜としてＨｆ含有ゲート絶縁膜１０６を含み、第２のトランジスタ２１２は、ゲート絶縁膜としてシリコン酸化膜１２４を含むとともにＨｆ含有膜を含まない。 （もっと読む）

【課題】ゲートラストプロセスの適用に際して、トランジスタのフリンジ容量及びゲート抵抗の低減と、実効的なゲート長の短縮を実現する。
【解決手段】本発明の半導体装置の製造方法は、半導体基板１上にゲート絶縁膜２、第１のダミーゲート部３及び第２のダミーゲート部４を順に積層して形成する工程と、それらをパターン加工するとともに、第１のダミーゲート部３をゲート長方向Ｘで第２のダミーゲート部４よりも後退させることにより、ノッチ部６を形成する工程と、ゲート絶縁膜２、第１のダミーゲート部３及び第２のダミーゲート部４の側方に絶縁材料からなる側壁７を形成し、かつ当該絶縁材料でノッチ部６を埋め込む工程と、第１，第２のダミーゲート部３，４を除去して、当該除去部分の底部にゲート絶縁膜２及びノッチ部６を残す工程と、除去部分を導電材料で埋め込むことによりゲート電極を形成する工程とを有する。 （もっと読む）