半導体装置の製造方法
【課題】ダミーゲートを高選択的に除去することのできる半導体装置の製造方法を提供すること。
【解決手段】半導体装置1の製造工程において、シリコン基板2上にゲート絶縁膜8を形成し、このゲート絶縁膜8上にダミーゲート32を形成する。ダミーゲート32の側面には、サイドウォール10を形成する。サイドウォール10の形成後、ダミーゲート32を被覆する第1絶縁層17を形成し、第1絶縁層17の表面がダミーゲート32の表面と面一となるように加工する。第1絶縁層17の加工後、ダミーゲート32に、ダミーゲート32とサイドウォール10とのエッチング選択比を確保可能なエッチング液を供給することにより、ダミーゲート32をウェットエッチングする。そして、ダミーゲート32のエッチングにより現れるゲート絶縁膜8上に、金属材料からなるゲート電極9を形成する。
【解決手段】半導体装置1の製造工程において、シリコン基板2上にゲート絶縁膜8を形成し、このゲート絶縁膜8上にダミーゲート32を形成する。ダミーゲート32の側面には、サイドウォール10を形成する。サイドウォール10の形成後、ダミーゲート32を被覆する第1絶縁層17を形成し、第1絶縁層17の表面がダミーゲート32の表面と面一となるように加工する。第1絶縁層17の加工後、ダミーゲート32に、ダミーゲート32とサイドウォール10とのエッチング選択比を確保可能なエッチング液を供給することにより、ダミーゲート32をウェットエッチングする。そして、ダミーゲート32のエッチングにより現れるゲート絶縁膜8上に、金属材料からなるゲート電極9を形成する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【0002】
近年、半導体装置の微細化に伴い、金属材料からなるメタルゲート電極が、従来のポリシリコンゲート電極に代えて用いられている。
【0003】
MOSFETにおけるメタルゲート電極は、いわゆるダマシンゲート技術により形成される。ダマシンゲート技術では、たとえば、ゲート絶縁膜上に、ポリシリコンからなるダミーゲートが形成される。次いで、ダミーゲートの側面に、ダミーゲートを取り囲む酸化シリコンからなるサイドウォールが形成される。その後、ダミーゲートがドライエッチングにより除去される。次いで、ゲート絶縁膜上におけるサイドウォールで取り囲まれる部分に、金属材料が埋設される。こうして、メタルゲート電極が形成される。
【特許文献1】特開2004−363628号公報
【発明の開示】
【発明が解決しようとする課題】
【0004】
ところが、ドライエッチングでは、ダミーゲートのみを高選択的にエッチングすることが困難である。そのため、サイドウォールにおけるダミーゲートと接していた部分(サイドウォールの内壁)に、ダミーゲートの材料であるポリシリコンが残存する場合がある。
【0005】
その一方で、ポリシリコンを完全に除去するために過剰にドライエッチングすると、ダミーゲート下方のゲート絶縁膜にダメージを与えるおそれがある。そのため、ダミーゲートの除去後にゲート絶縁膜を再形成する必要があり、非常に手間である。
【0006】
本発明の目的は、ダミーゲートを高選択的に除去することのできる半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【0007】
上記目的を達成するための請求項1記載の発明は、半導体基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にダミーゲートを形成する工程と、前記ダミーゲートの側面に、前記ゲート絶縁膜の材料とは異なる絶縁材料からなるサイドウォールを形成する工程と、前記サイドウォールの形成後、前記ダミーゲートを被覆するように、前記半導体基板上に絶縁層を積層する工程と、前記絶縁層を、その表面が前記ダミーゲートの表面と面一となるように加工する工程と、前記絶縁層の加工後、前記ダミーゲートに、前記ダミーゲートと前記サイドウォールとのエッチング選択比を確保可能なエッチング液を供給することにより、前記ダミーゲートを除去する工程と、前記ダミーゲートの除去により現れる前記ゲート絶縁膜上に、金属材料からなるゲート電極を形成する工程とを含む、半導体装置の製造方法である。
【0008】
この方法によれば、半導体基板上にゲート絶縁膜が形成される。ゲート絶縁膜上には、ダミーゲートが形成される。ダミーゲートの側面には、ゲート絶縁膜の材料とは異なる絶縁材料からなるサイドウォールが形成される。ダミーゲートは、サイドウォールの形成後、半導体基板上に積層される絶縁層により被覆される。この絶縁層は、その表面がダミーゲートの表面と面一になるように加工される。つまり、この加工により、ダミーゲートの表面が絶縁層から露出する。絶縁層の加工後は、ダミーゲートとサイドウォールとのエッチング選択比を確保可能なエッチング液の供給により、ダミーゲートが除去される。そして、ダミーゲートの除去により現れるゲート絶縁膜上に、金属材料からなるゲート電極が形成される。
【0009】
ダミーゲートの除去に当たって、ダミーゲートとサイドウォールとのエッチング選択比を確保可能なエッチング液がダミーゲートに供給され、それによってダミーゲートがウェットエッチングされる。そのため、ダミーゲートをドライエッチングにより除去する場合に比べて、ダミーゲートを高選択的に除去することができる。その結果、ダミーゲート除去時におけるゲート絶縁膜へのダメージを低減することができる。したがって、ダミーゲート除去後においても、ゲート絶縁膜をその形成時における状態に維持することができる。そのため、ダミーゲートの除去後にゲート絶縁膜を再形成する手間を省略することができる。
【0010】
また、請求項2記載の発明は、前記エッチング液が、前記ゲート絶縁膜と前記ダミーゲートとのエッチング選択比を確保可能な液である、請求項1に記載の半導体装置の製造方法である。
【0011】
この方法では、エッチング液がゲート絶縁膜とダミーゲートとのエッチング選択比を確保可能な液であるので、ダミーゲート除去時におけるゲート絶縁膜へのダメージを一層低減することができる。
【0012】
また、請求項3記載の発明は、前記ゲート絶縁膜が高誘電率材料からなり、前記ダミーゲートがポリシリコンからなる、請求項1または2に記載の半導体装置の製造方法である。
【0013】
ゲート絶縁膜が高誘電率材料からなるので、ゲート絶縁膜の膜厚が小さくてもゲートリーク電流の発生を抑制することができる。そのため、この方法により、微細化に対応した半導体装置を作製することができる。また、ダミーゲートがポリシリコンからなる。ポリシリコンは加工性に優れるため、この方法では、ダミーゲートを簡易に形成することができる。
【発明を実施するための最良の形態】
【0014】
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
【0015】
図1は、本発明の一実施形態に係る半導体装置を示す模式的な断面図である。
【0016】
半導体装置1は、P型のシリコン基板2上に、MOSFET3を有している。
【0017】
半導体基板としてのシリコン基板2の表層部には、シリコン基板2を複数の領域に分離する浅いトレンチ4が形成されている。トレンチ4には、酸化シリコン5が埋め込まれている。そして、シリコン基板2には、トレンチ4により分離(STI:Shallow Trench Isolation)されたアクティブ領域が形成されている。図1に示されるアクティブ領域は、MOSFET3が形成される素子形成領域6である。
【0018】
素子形成領域6は、P型のシリコン基板2の導電型が維持されたP型領域7を有している。P型領域7は、P型不純物が、たとえば、5E17〜1E19cm−3でドープされた領域である。なお、P型不純物としては、たとえば、B(ホウ素)などを用いることができる。
【0019】
P型領域7の表面には、ゲート絶縁膜8が形成されている。ゲート絶縁膜8は、たとえば、高誘電率材料(High−k材料)からなる。具体的には、HfO2、HfSiON、SiON、Si3N4、Al2O3、Ta2O5、TiO2、La2O3、CeO2、ZrO2、HfO2、SrTiO3、Pr2O3などからなる。また、ゲート絶縁膜8の厚さは、たとえば、1〜10nmである。
【0020】
ゲート絶縁膜8上には、ゲート電極9が形成されている。ゲート電極9は、金属材料からなるメタルゲート電極であり、たとえば、Hf、Zr、Al、Ti、Ta、Moなどからなる。また、ゲート電極9の厚さは、たとえば、50〜150nmである。
【0021】
また、P型領域7上には、ゲート電極9の側壁を全周にわたって取り囲むサイドウォール10が形成されている。サイドウォール10は、たとえば、酸化シリコンからなる。
【0022】
P型領域7には、ゲート絶縁膜8と対向する領域(チャネル領域)を挟む一方側(図1における左側)および他方側(図1における右側)に、それぞれN型のソース領域11およびN型のドレイン領域12が形成されている。
【0023】
ソース領域11は、N型不純物が低濃度および高濃度で二重拡散された構造をなしている。具体的には、N型不純物が低濃度で拡散されたN−型の低濃度ソース領域13(たとえば、N型不純物濃度:1E19〜5E20cm−3)と、N型不純物が高濃度で拡散されたN+型の高濃度ソース領域14(たとえば、N型不純物濃度:1E20〜1E21cm−3)とを有している。
【0024】
低濃度ソース領域13は、P型領域7の表面からその深さ方向に広がり、その一部がゲート絶縁膜8を介してゲート電極9の幅方向一方側縁部に対向するように形成されている。また、低濃度ソース領域13の深さは、たとえば、10〜50nmである。
【0025】
高濃度ソース領域14は、P型領域7の表面から低濃度ソース領域13を貫通して深さ方向に広がり、サイドウォール10に対して自己整合的に形成されている。また、高濃度ソース領域14の深さは、たとえば、50〜150nmである。
【0026】
ドレイン領域12は、ソース領域11と同様にN型不純物が低濃度および高濃度で二重拡散された、いわゆる二重拡散ドレイン(LDD:Lightly Doped Drain)構造をなしている。具体的には、N型不純物が低濃度で拡散したN−型の低濃度ドレイン領域15(たとえば、N型不純物濃度:1E19〜5E20cm−3)と、N型不純物が高濃度で拡散したN+型の高濃度ドレイン領域16(たとえば、N型不純物濃度:1E20〜1E21cm−3)とを有している。
【0027】
低濃度ドレイン領域15は、P型領域7の表面からその深さ方向に広がり、その一部がゲート絶縁膜8を介してゲート電極9の幅方向他方側縁部に対向するように形成されている。また、低濃度ドレイン領域15の深さは、たとえば、低濃度ソース領域13の深さと同じである。
【0028】
高濃度ドレイン領域16は、P型領域7の表面から低濃度ドレイン領域15を貫通して深さ方向に広がり、サイドウォール10に対して自己整合的に形成されている。また、高濃度ドレイン領域16の深さは、たとえば、高濃度ソース領域14の深さと同じである。
【0029】
そして、シリコン基板2上には、絶縁膜としての第1絶縁層17および第2絶縁層18がこの順に積層されている。
【0030】
第1絶縁層17は、シリコン基板2の表面およびサイドウォール10の側面に形成されたストッパ膜19と、ストッパ膜19上に形成された第1層間絶縁膜20とからなる。
【0031】
ストッパ膜19は、第1層間絶縁膜20をCMP処理するときの研磨ストッパとなる膜であり、たとえば、窒化シリコン(SiN)からなる。
【0032】
第1層間絶縁膜20は、たとえば、酸化シリコン(SiO2)からなる。
【0033】
また、ストッパ膜19および第1層間絶縁膜20の厚さは、第1絶縁層17の表面がゲート電極9の表面と面一となる厚さであり、たとえば、ストッパ膜19の厚さが10〜100nmであり、第1層間絶縁膜20の厚さが50〜150nmである。第1絶縁層17の表面とゲート電極9の表面とが面一であることにより、ゲート電極9は、第1絶縁層17の表面上に露出している。
【0034】
第2絶縁層18は、酸化シリコンからなる第2層間絶縁膜の単層膜である。また、第2絶縁層18の厚さは、たとえば、50〜600nmである。
【0035】
第1絶縁層17および第2絶縁層18には、ソース領域11およびドレイン領域12に対向する部分に、これらを連続して貫通するソースコンタクトホール21およびドレインコンタクトホール22が形成されている。
【0036】
ソースコンタクトホール21には、ソースコンタクトプラグ23が埋設されている。ソースコンタクトプラグ23は、アルミニウムからなり、ソース領域11に接触(コンタクト)している。そして、第2絶縁層18上には、ソースコンタクトプラグ23と一体をなす、アルミニウムからなるソース配線24が形成されている。
【0037】
ドレインコンタクトホール22には、ドレインコンタクトプラグ25が埋設されている。ドレインコンタクトプラグ25は、アルミニウムからなり、ドレイン領域12に接触(コンタクト)している。そして、第2絶縁層18上には、ドレインコンタクトプラグ25と一体をなす、アルミニウムからなるドレイン配線26が形成されている。
【0038】
また、ゲート電極9には、ゲート配線27が接続されている。
【0039】
図2A〜図2Mは、図1の半導体装置の製造方法を示す模式的な断面図である。
【0040】
まず、図2Aに示すように、反応性イオンエッチングにより、シリコン基板2にトレンチ4が形成される。そして、CVD(Chemical Vapor Deposition:化学気相成長)法などにより、シリコン基板2上に酸化シリコンが堆積された後、トレンチ4外の酸化シリコンが除去される。これにより、トレンチ4内に酸化シリコン5が埋め込まれる。こうして、シリコン基板2には、トレンチ4により絶縁分離された素子形成領域6が形成される。素子形成領域6において、トレンチ4により囲まれる部分は、シリコン基板2の導電型が維持されたP型領域7とされる。次いで、CVD法などにより、シリコン基板2の表面全域に、ゲート絶縁膜8の材料(高誘電率材料)が堆積されることにより、高誘電率絶縁膜31が形成される。
【0041】
次いで、CVD法などにより、高誘電率絶縁膜31の表面全域に、ポリシリコンが堆積される。次いで、堆積されたポリシリコン上に、窒化シリコン膜が積層される。続いて、公知のフォトリソグラフィ技術およびエッチング技術により、窒化シリコン膜がパターニングされてハードマスクが形成される。そして、このハードマスクをマスクとしてポリシリコンがドライエッチングされることにより、図2Bに示すように、高誘電率絶縁膜31上にダミーゲート32が形成される。
【0042】
次いで、図2Cに示すように、P型領域7の表層部に、N型不純物が注入される(たとえば、1E19〜5E20cm−2)。そして、アニール処理(たとえば、アニール温度800〜1100℃)によりN型不純物が活性化されて、P型領域7の表層部に、低濃度ソース領域13および低濃度ドレイン領域15が形成される。
【0043】
次いで、図2Dに示すように、高誘電率絶縁膜31におけるダミーゲート32から露出する部分がエッチングされる。これにより、ゲート絶縁膜8が形成される。
【0044】
続いて、図2Eに示すように、CVD法などにより、シリコン基板2上にサイドウォール10の材料膜が積層される。この材料膜は、ダミーゲート32の除去のために所定のエッチング液を用いたときに、ダミーゲート32との間にエッチング選択比を有する材料からなり、たとえば、酸化シリコンからなる。そして、積層された酸化シリコン膜がエッチバックされることにより、ダミーゲート32の側面にサイドウォール10が形成される。
【0045】
次いで、図2Fに示すように、ダミーゲート32およびサイドウォール10をマスクとして用いるイオン注入により、P型領域7の表層部にN型不純物が注入される(たとえば、5E17〜1E19cm−2)。そして、アニール処理(たとえば、アニール温度800〜1100℃)によりN型不純物が活性化されて、高濃度ソース領域14および高濃度ドレイン領域16が、マスクに対して自己整合的に形成される。これにより、ソース領域11およびドレイン領域12が形成される。
【0046】
次いで、図2Gに示すように、CVD法などにより、シリコン基板2上に、窒化シリコンおよび酸化シリコンが連続して積層される。これにより、窒化シリコンからなるストッパ膜19および第1層間絶縁膜20からなる第1絶縁層17が形成される。
【0047】
次いで、図2Hに示すように、CMP処理により、第1層間絶縁膜20が研磨される。このCMP処理は、CMP処理装置のパッドがストッパ膜19に達するまで続けられる。パッドがストッパ膜19に達すると、CMP処理装置においてパッドの回転数の変化が検知され、この検知に基づきパッドの回転が停止される(CMP処理が停止される)。
【0048】
次いで、図2Iに示すように、公知のエッチング技術(ドライエッチングおよびウェットエッチング)により、第1絶縁層17の上面(表面)がダミーゲート32の表面と面一となるように、ダミーゲート32の上面を覆うストッパ膜19が除去される。これにより、ダミーゲート32の上面が第1絶縁層17から露出する。
【0049】
次いで、図2Jに示すように、ダミーゲート32に、ダミーゲート32と、サイドウォール10およびゲート絶縁膜8とのエッチング選択比を確保可能なエッチング液が供給される。エッチング液としては、たとえば、水酸化カリウム(KOH)水溶液、水酸化テトラメチルアンモニウム(TMAH)水溶液などを用いることができる。エッチング液の供給によりダミーゲート32が除去され、サイドウォール10の内壁およびゲート絶縁膜8の上面が現れる。
【0050】
次いで、図2Kに示すように、スパッタ法などにより、シリコン基板2上に、上記したゲート電極9の電極材料(ゲート電極材料33)が堆積される。ゲート電極材料33は、サイドウォール10の内壁で囲まれる部分を埋め尽くし、第1絶縁層17を覆い尽くすまで堆積される。
【0051】
次いで、図2Lに示すように、CMP処理により、ゲート電極材料33が研磨される。このCMP処理は、CMP処理装置のパッドが第1絶縁層17に達するまで続けられる。パッドが第1絶縁層1に達すると、CMP処理装置においてパッドの回転数の変化が検知され、この検知に基づきパッドの回転が停止される(CMP処理が停止される)。これにより、サイドウォール10の内壁で囲まれる部分に埋設されたゲート電極9が形成される。
【0052】
次いで、図2Mに示すように、CVD法などにより、第1絶縁層17上に酸化シリコンが堆積される。これにより、第2絶縁層18が形成される。次いで、公知のフォトリソグラフィ技術およびエッチング技術により、第2絶縁層18および第1絶縁層17に、ソースコンタクトホール21およびドレインコンタクトホール22が形成される。そして、第2絶縁層18上に、各コンタクトプラグ(23,25)および各配線(24,26)の材料であるアルミニウムが堆積される。そして、公知のフォトリソグラフィ技術およびエッチング技術により、堆積されたアルミニウムがパターニングされる。これにより、ソースコンタクトプラグ23およびドレインコンタクトプラグ25、ならびにソース配線24およびドレイン配線26が形成される。
【0053】
また、ゲート配線27が形成される。こうして、MOSFET3を有する半導体装置1が得られる。
【0054】
上記の方法によれば、ダミーゲート32の除去に当たって、ダミーゲート32とサイドウォール10とのエッチング選択比を確保可能なエッチング液がダミーゲート32に供給され、それによってダミーゲート32がウェットエッチングされる(図2J参照)。そのため、ダミーゲート32をドライエッチングにより除去する場合に比べて、ダミーゲート32を高選択的に除去することができる。その結果、ダミーゲート32除去時におけるゲート絶縁膜8へのダメージを低減することができる。
【0055】
とりわけ上記の方法では、上記エッチング液がゲート絶縁膜8とダミーゲート32とのエッチング選択比も確保可能な液である。そのため、ダミーゲート32除去時におけるゲート絶縁膜8へのダメージを一層低減することができる。
【0056】
上記の結果、ダミーゲート32の除去後においても、ゲート絶縁膜8をその形成時における状態に維持することができる。そのため、ダミーゲート32の除去後にゲート絶縁膜8を再形成する手間を省略することができる。さらに、ゲート絶縁膜8の再形成を省略できることから、ダミーゲート32の除去後における、シリコン基板2が高温雰囲気に晒される工程(たとえば、CVD工程など)の工程数を低減することができる。その結果、シリコン基板2が高温雰囲気に晒されることにより発生する、ソース領域11および/またはドレイン領域12における不純物拡散やシリサイド化などを抑制することができる。
【0057】
また、ゲート絶縁膜8が高誘電率材料からなるので、ゲート絶縁膜8の膜厚が小さくてもゲートリーク電流の発生を抑制することができる。そのため、上記の方法により、微細化に対応した半導体装置を作製することができる。また、ダミーゲート32がポリシリコンからなる。ポリシリコンは加工性に優れるため、上記の方法では、ダミーゲート32を簡易に形成することができる。
【0058】
以上、本発明の一実施形態について説明したが、本発明は、他の形態で実施することもできる。
たとえば、半導体装置1の各半導体部分の導電型を反転した構成が採用されてもよい。すなわち、半導体装置1において、P型の部分がN型であり、N型の部分がP型であってもよい。
【0059】
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【図面の簡単な説明】
【0060】
【図1】本発明の一実施形態に係る半導体装置を示す模式的な断面図である。
【図2A】図1の半導体装置の製造方法を示す模式的な断面図である。
【図2B】図2Aの次の工程を示す断面図である。
【図2C】図2Bの次の工程を示す断面図である。
【図2D】図2Cの次の工程を示す断面図である。
【図2E】図2Dの次の工程を示す断面図である。
【図2F】図2Eの次の工程を示す断面図である。
【図2G】図2Fの次の工程を示す断面図である。
【図2H】図2Gの次の工程を示す断面図である。
【図2I】図2Hの次の工程を示す断面図である。
【図2J】図2Iの次の工程を示す断面図である。
【図2K】図2Jの次の工程を示す断面図である。
【図2L】図2Kの次の工程を示す断面図である。
【図2M】図2Lの次の工程を示す断面図である。
【符号の説明】
【0061】
1 半導体装置
2 シリコン基板
8 ゲート絶縁膜
9 ゲート電極
10 サイドウォール
17 第1絶縁層
32 ダミーゲート
33 ゲート電極材料
【技術分野】
【0001】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【0002】
近年、半導体装置の微細化に伴い、金属材料からなるメタルゲート電極が、従来のポリシリコンゲート電極に代えて用いられている。
【0003】
MOSFETにおけるメタルゲート電極は、いわゆるダマシンゲート技術により形成される。ダマシンゲート技術では、たとえば、ゲート絶縁膜上に、ポリシリコンからなるダミーゲートが形成される。次いで、ダミーゲートの側面に、ダミーゲートを取り囲む酸化シリコンからなるサイドウォールが形成される。その後、ダミーゲートがドライエッチングにより除去される。次いで、ゲート絶縁膜上におけるサイドウォールで取り囲まれる部分に、金属材料が埋設される。こうして、メタルゲート電極が形成される。
【特許文献1】特開2004−363628号公報
【発明の開示】
【発明が解決しようとする課題】
【0004】
ところが、ドライエッチングでは、ダミーゲートのみを高選択的にエッチングすることが困難である。そのため、サイドウォールにおけるダミーゲートと接していた部分(サイドウォールの内壁)に、ダミーゲートの材料であるポリシリコンが残存する場合がある。
【0005】
その一方で、ポリシリコンを完全に除去するために過剰にドライエッチングすると、ダミーゲート下方のゲート絶縁膜にダメージを与えるおそれがある。そのため、ダミーゲートの除去後にゲート絶縁膜を再形成する必要があり、非常に手間である。
【0006】
本発明の目的は、ダミーゲートを高選択的に除去することのできる半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【0007】
上記目的を達成するための請求項1記載の発明は、半導体基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にダミーゲートを形成する工程と、前記ダミーゲートの側面に、前記ゲート絶縁膜の材料とは異なる絶縁材料からなるサイドウォールを形成する工程と、前記サイドウォールの形成後、前記ダミーゲートを被覆するように、前記半導体基板上に絶縁層を積層する工程と、前記絶縁層を、その表面が前記ダミーゲートの表面と面一となるように加工する工程と、前記絶縁層の加工後、前記ダミーゲートに、前記ダミーゲートと前記サイドウォールとのエッチング選択比を確保可能なエッチング液を供給することにより、前記ダミーゲートを除去する工程と、前記ダミーゲートの除去により現れる前記ゲート絶縁膜上に、金属材料からなるゲート電極を形成する工程とを含む、半導体装置の製造方法である。
【0008】
この方法によれば、半導体基板上にゲート絶縁膜が形成される。ゲート絶縁膜上には、ダミーゲートが形成される。ダミーゲートの側面には、ゲート絶縁膜の材料とは異なる絶縁材料からなるサイドウォールが形成される。ダミーゲートは、サイドウォールの形成後、半導体基板上に積層される絶縁層により被覆される。この絶縁層は、その表面がダミーゲートの表面と面一になるように加工される。つまり、この加工により、ダミーゲートの表面が絶縁層から露出する。絶縁層の加工後は、ダミーゲートとサイドウォールとのエッチング選択比を確保可能なエッチング液の供給により、ダミーゲートが除去される。そして、ダミーゲートの除去により現れるゲート絶縁膜上に、金属材料からなるゲート電極が形成される。
【0009】
ダミーゲートの除去に当たって、ダミーゲートとサイドウォールとのエッチング選択比を確保可能なエッチング液がダミーゲートに供給され、それによってダミーゲートがウェットエッチングされる。そのため、ダミーゲートをドライエッチングにより除去する場合に比べて、ダミーゲートを高選択的に除去することができる。その結果、ダミーゲート除去時におけるゲート絶縁膜へのダメージを低減することができる。したがって、ダミーゲート除去後においても、ゲート絶縁膜をその形成時における状態に維持することができる。そのため、ダミーゲートの除去後にゲート絶縁膜を再形成する手間を省略することができる。
【0010】
また、請求項2記載の発明は、前記エッチング液が、前記ゲート絶縁膜と前記ダミーゲートとのエッチング選択比を確保可能な液である、請求項1に記載の半導体装置の製造方法である。
【0011】
この方法では、エッチング液がゲート絶縁膜とダミーゲートとのエッチング選択比を確保可能な液であるので、ダミーゲート除去時におけるゲート絶縁膜へのダメージを一層低減することができる。
【0012】
また、請求項3記載の発明は、前記ゲート絶縁膜が高誘電率材料からなり、前記ダミーゲートがポリシリコンからなる、請求項1または2に記載の半導体装置の製造方法である。
【0013】
ゲート絶縁膜が高誘電率材料からなるので、ゲート絶縁膜の膜厚が小さくてもゲートリーク電流の発生を抑制することができる。そのため、この方法により、微細化に対応した半導体装置を作製することができる。また、ダミーゲートがポリシリコンからなる。ポリシリコンは加工性に優れるため、この方法では、ダミーゲートを簡易に形成することができる。
【発明を実施するための最良の形態】
【0014】
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
【0015】
図1は、本発明の一実施形態に係る半導体装置を示す模式的な断面図である。
【0016】
半導体装置1は、P型のシリコン基板2上に、MOSFET3を有している。
【0017】
半導体基板としてのシリコン基板2の表層部には、シリコン基板2を複数の領域に分離する浅いトレンチ4が形成されている。トレンチ4には、酸化シリコン5が埋め込まれている。そして、シリコン基板2には、トレンチ4により分離(STI:Shallow Trench Isolation)されたアクティブ領域が形成されている。図1に示されるアクティブ領域は、MOSFET3が形成される素子形成領域6である。
【0018】
素子形成領域6は、P型のシリコン基板2の導電型が維持されたP型領域7を有している。P型領域7は、P型不純物が、たとえば、5E17〜1E19cm−3でドープされた領域である。なお、P型不純物としては、たとえば、B(ホウ素)などを用いることができる。
【0019】
P型領域7の表面には、ゲート絶縁膜8が形成されている。ゲート絶縁膜8は、たとえば、高誘電率材料(High−k材料)からなる。具体的には、HfO2、HfSiON、SiON、Si3N4、Al2O3、Ta2O5、TiO2、La2O3、CeO2、ZrO2、HfO2、SrTiO3、Pr2O3などからなる。また、ゲート絶縁膜8の厚さは、たとえば、1〜10nmである。
【0020】
ゲート絶縁膜8上には、ゲート電極9が形成されている。ゲート電極9は、金属材料からなるメタルゲート電極であり、たとえば、Hf、Zr、Al、Ti、Ta、Moなどからなる。また、ゲート電極9の厚さは、たとえば、50〜150nmである。
【0021】
また、P型領域7上には、ゲート電極9の側壁を全周にわたって取り囲むサイドウォール10が形成されている。サイドウォール10は、たとえば、酸化シリコンからなる。
【0022】
P型領域7には、ゲート絶縁膜8と対向する領域(チャネル領域)を挟む一方側(図1における左側)および他方側(図1における右側)に、それぞれN型のソース領域11およびN型のドレイン領域12が形成されている。
【0023】
ソース領域11は、N型不純物が低濃度および高濃度で二重拡散された構造をなしている。具体的には、N型不純物が低濃度で拡散されたN−型の低濃度ソース領域13(たとえば、N型不純物濃度:1E19〜5E20cm−3)と、N型不純物が高濃度で拡散されたN+型の高濃度ソース領域14(たとえば、N型不純物濃度:1E20〜1E21cm−3)とを有している。
【0024】
低濃度ソース領域13は、P型領域7の表面からその深さ方向に広がり、その一部がゲート絶縁膜8を介してゲート電極9の幅方向一方側縁部に対向するように形成されている。また、低濃度ソース領域13の深さは、たとえば、10〜50nmである。
【0025】
高濃度ソース領域14は、P型領域7の表面から低濃度ソース領域13を貫通して深さ方向に広がり、サイドウォール10に対して自己整合的に形成されている。また、高濃度ソース領域14の深さは、たとえば、50〜150nmである。
【0026】
ドレイン領域12は、ソース領域11と同様にN型不純物が低濃度および高濃度で二重拡散された、いわゆる二重拡散ドレイン(LDD:Lightly Doped Drain)構造をなしている。具体的には、N型不純物が低濃度で拡散したN−型の低濃度ドレイン領域15(たとえば、N型不純物濃度:1E19〜5E20cm−3)と、N型不純物が高濃度で拡散したN+型の高濃度ドレイン領域16(たとえば、N型不純物濃度:1E20〜1E21cm−3)とを有している。
【0027】
低濃度ドレイン領域15は、P型領域7の表面からその深さ方向に広がり、その一部がゲート絶縁膜8を介してゲート電極9の幅方向他方側縁部に対向するように形成されている。また、低濃度ドレイン領域15の深さは、たとえば、低濃度ソース領域13の深さと同じである。
【0028】
高濃度ドレイン領域16は、P型領域7の表面から低濃度ドレイン領域15を貫通して深さ方向に広がり、サイドウォール10に対して自己整合的に形成されている。また、高濃度ドレイン領域16の深さは、たとえば、高濃度ソース領域14の深さと同じである。
【0029】
そして、シリコン基板2上には、絶縁膜としての第1絶縁層17および第2絶縁層18がこの順に積層されている。
【0030】
第1絶縁層17は、シリコン基板2の表面およびサイドウォール10の側面に形成されたストッパ膜19と、ストッパ膜19上に形成された第1層間絶縁膜20とからなる。
【0031】
ストッパ膜19は、第1層間絶縁膜20をCMP処理するときの研磨ストッパとなる膜であり、たとえば、窒化シリコン(SiN)からなる。
【0032】
第1層間絶縁膜20は、たとえば、酸化シリコン(SiO2)からなる。
【0033】
また、ストッパ膜19および第1層間絶縁膜20の厚さは、第1絶縁層17の表面がゲート電極9の表面と面一となる厚さであり、たとえば、ストッパ膜19の厚さが10〜100nmであり、第1層間絶縁膜20の厚さが50〜150nmである。第1絶縁層17の表面とゲート電極9の表面とが面一であることにより、ゲート電極9は、第1絶縁層17の表面上に露出している。
【0034】
第2絶縁層18は、酸化シリコンからなる第2層間絶縁膜の単層膜である。また、第2絶縁層18の厚さは、たとえば、50〜600nmである。
【0035】
第1絶縁層17および第2絶縁層18には、ソース領域11およびドレイン領域12に対向する部分に、これらを連続して貫通するソースコンタクトホール21およびドレインコンタクトホール22が形成されている。
【0036】
ソースコンタクトホール21には、ソースコンタクトプラグ23が埋設されている。ソースコンタクトプラグ23は、アルミニウムからなり、ソース領域11に接触(コンタクト)している。そして、第2絶縁層18上には、ソースコンタクトプラグ23と一体をなす、アルミニウムからなるソース配線24が形成されている。
【0037】
ドレインコンタクトホール22には、ドレインコンタクトプラグ25が埋設されている。ドレインコンタクトプラグ25は、アルミニウムからなり、ドレイン領域12に接触(コンタクト)している。そして、第2絶縁層18上には、ドレインコンタクトプラグ25と一体をなす、アルミニウムからなるドレイン配線26が形成されている。
【0038】
また、ゲート電極9には、ゲート配線27が接続されている。
【0039】
図2A〜図2Mは、図1の半導体装置の製造方法を示す模式的な断面図である。
【0040】
まず、図2Aに示すように、反応性イオンエッチングにより、シリコン基板2にトレンチ4が形成される。そして、CVD(Chemical Vapor Deposition:化学気相成長)法などにより、シリコン基板2上に酸化シリコンが堆積された後、トレンチ4外の酸化シリコンが除去される。これにより、トレンチ4内に酸化シリコン5が埋め込まれる。こうして、シリコン基板2には、トレンチ4により絶縁分離された素子形成領域6が形成される。素子形成領域6において、トレンチ4により囲まれる部分は、シリコン基板2の導電型が維持されたP型領域7とされる。次いで、CVD法などにより、シリコン基板2の表面全域に、ゲート絶縁膜8の材料(高誘電率材料)が堆積されることにより、高誘電率絶縁膜31が形成される。
【0041】
次いで、CVD法などにより、高誘電率絶縁膜31の表面全域に、ポリシリコンが堆積される。次いで、堆積されたポリシリコン上に、窒化シリコン膜が積層される。続いて、公知のフォトリソグラフィ技術およびエッチング技術により、窒化シリコン膜がパターニングされてハードマスクが形成される。そして、このハードマスクをマスクとしてポリシリコンがドライエッチングされることにより、図2Bに示すように、高誘電率絶縁膜31上にダミーゲート32が形成される。
【0042】
次いで、図2Cに示すように、P型領域7の表層部に、N型不純物が注入される(たとえば、1E19〜5E20cm−2)。そして、アニール処理(たとえば、アニール温度800〜1100℃)によりN型不純物が活性化されて、P型領域7の表層部に、低濃度ソース領域13および低濃度ドレイン領域15が形成される。
【0043】
次いで、図2Dに示すように、高誘電率絶縁膜31におけるダミーゲート32から露出する部分がエッチングされる。これにより、ゲート絶縁膜8が形成される。
【0044】
続いて、図2Eに示すように、CVD法などにより、シリコン基板2上にサイドウォール10の材料膜が積層される。この材料膜は、ダミーゲート32の除去のために所定のエッチング液を用いたときに、ダミーゲート32との間にエッチング選択比を有する材料からなり、たとえば、酸化シリコンからなる。そして、積層された酸化シリコン膜がエッチバックされることにより、ダミーゲート32の側面にサイドウォール10が形成される。
【0045】
次いで、図2Fに示すように、ダミーゲート32およびサイドウォール10をマスクとして用いるイオン注入により、P型領域7の表層部にN型不純物が注入される(たとえば、5E17〜1E19cm−2)。そして、アニール処理(たとえば、アニール温度800〜1100℃)によりN型不純物が活性化されて、高濃度ソース領域14および高濃度ドレイン領域16が、マスクに対して自己整合的に形成される。これにより、ソース領域11およびドレイン領域12が形成される。
【0046】
次いで、図2Gに示すように、CVD法などにより、シリコン基板2上に、窒化シリコンおよび酸化シリコンが連続して積層される。これにより、窒化シリコンからなるストッパ膜19および第1層間絶縁膜20からなる第1絶縁層17が形成される。
【0047】
次いで、図2Hに示すように、CMP処理により、第1層間絶縁膜20が研磨される。このCMP処理は、CMP処理装置のパッドがストッパ膜19に達するまで続けられる。パッドがストッパ膜19に達すると、CMP処理装置においてパッドの回転数の変化が検知され、この検知に基づきパッドの回転が停止される(CMP処理が停止される)。
【0048】
次いで、図2Iに示すように、公知のエッチング技術(ドライエッチングおよびウェットエッチング)により、第1絶縁層17の上面(表面)がダミーゲート32の表面と面一となるように、ダミーゲート32の上面を覆うストッパ膜19が除去される。これにより、ダミーゲート32の上面が第1絶縁層17から露出する。
【0049】
次いで、図2Jに示すように、ダミーゲート32に、ダミーゲート32と、サイドウォール10およびゲート絶縁膜8とのエッチング選択比を確保可能なエッチング液が供給される。エッチング液としては、たとえば、水酸化カリウム(KOH)水溶液、水酸化テトラメチルアンモニウム(TMAH)水溶液などを用いることができる。エッチング液の供給によりダミーゲート32が除去され、サイドウォール10の内壁およびゲート絶縁膜8の上面が現れる。
【0050】
次いで、図2Kに示すように、スパッタ法などにより、シリコン基板2上に、上記したゲート電極9の電極材料(ゲート電極材料33)が堆積される。ゲート電極材料33は、サイドウォール10の内壁で囲まれる部分を埋め尽くし、第1絶縁層17を覆い尽くすまで堆積される。
【0051】
次いで、図2Lに示すように、CMP処理により、ゲート電極材料33が研磨される。このCMP処理は、CMP処理装置のパッドが第1絶縁層17に達するまで続けられる。パッドが第1絶縁層1に達すると、CMP処理装置においてパッドの回転数の変化が検知され、この検知に基づきパッドの回転が停止される(CMP処理が停止される)。これにより、サイドウォール10の内壁で囲まれる部分に埋設されたゲート電極9が形成される。
【0052】
次いで、図2Mに示すように、CVD法などにより、第1絶縁層17上に酸化シリコンが堆積される。これにより、第2絶縁層18が形成される。次いで、公知のフォトリソグラフィ技術およびエッチング技術により、第2絶縁層18および第1絶縁層17に、ソースコンタクトホール21およびドレインコンタクトホール22が形成される。そして、第2絶縁層18上に、各コンタクトプラグ(23,25)および各配線(24,26)の材料であるアルミニウムが堆積される。そして、公知のフォトリソグラフィ技術およびエッチング技術により、堆積されたアルミニウムがパターニングされる。これにより、ソースコンタクトプラグ23およびドレインコンタクトプラグ25、ならびにソース配線24およびドレイン配線26が形成される。
【0053】
また、ゲート配線27が形成される。こうして、MOSFET3を有する半導体装置1が得られる。
【0054】
上記の方法によれば、ダミーゲート32の除去に当たって、ダミーゲート32とサイドウォール10とのエッチング選択比を確保可能なエッチング液がダミーゲート32に供給され、それによってダミーゲート32がウェットエッチングされる(図2J参照)。そのため、ダミーゲート32をドライエッチングにより除去する場合に比べて、ダミーゲート32を高選択的に除去することができる。その結果、ダミーゲート32除去時におけるゲート絶縁膜8へのダメージを低減することができる。
【0055】
とりわけ上記の方法では、上記エッチング液がゲート絶縁膜8とダミーゲート32とのエッチング選択比も確保可能な液である。そのため、ダミーゲート32除去時におけるゲート絶縁膜8へのダメージを一層低減することができる。
【0056】
上記の結果、ダミーゲート32の除去後においても、ゲート絶縁膜8をその形成時における状態に維持することができる。そのため、ダミーゲート32の除去後にゲート絶縁膜8を再形成する手間を省略することができる。さらに、ゲート絶縁膜8の再形成を省略できることから、ダミーゲート32の除去後における、シリコン基板2が高温雰囲気に晒される工程(たとえば、CVD工程など)の工程数を低減することができる。その結果、シリコン基板2が高温雰囲気に晒されることにより発生する、ソース領域11および/またはドレイン領域12における不純物拡散やシリサイド化などを抑制することができる。
【0057】
また、ゲート絶縁膜8が高誘電率材料からなるので、ゲート絶縁膜8の膜厚が小さくてもゲートリーク電流の発生を抑制することができる。そのため、上記の方法により、微細化に対応した半導体装置を作製することができる。また、ダミーゲート32がポリシリコンからなる。ポリシリコンは加工性に優れるため、上記の方法では、ダミーゲート32を簡易に形成することができる。
【0058】
以上、本発明の一実施形態について説明したが、本発明は、他の形態で実施することもできる。
たとえば、半導体装置1の各半導体部分の導電型を反転した構成が採用されてもよい。すなわち、半導体装置1において、P型の部分がN型であり、N型の部分がP型であってもよい。
【0059】
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【図面の簡単な説明】
【0060】
【図1】本発明の一実施形態に係る半導体装置を示す模式的な断面図である。
【図2A】図1の半導体装置の製造方法を示す模式的な断面図である。
【図2B】図2Aの次の工程を示す断面図である。
【図2C】図2Bの次の工程を示す断面図である。
【図2D】図2Cの次の工程を示す断面図である。
【図2E】図2Dの次の工程を示す断面図である。
【図2F】図2Eの次の工程を示す断面図である。
【図2G】図2Fの次の工程を示す断面図である。
【図2H】図2Gの次の工程を示す断面図である。
【図2I】図2Hの次の工程を示す断面図である。
【図2J】図2Iの次の工程を示す断面図である。
【図2K】図2Jの次の工程を示す断面図である。
【図2L】図2Kの次の工程を示す断面図である。
【図2M】図2Lの次の工程を示す断面図である。
【符号の説明】
【0061】
1 半導体装置
2 シリコン基板
8 ゲート絶縁膜
9 ゲート電極
10 サイドウォール
17 第1絶縁層
32 ダミーゲート
33 ゲート電極材料
【特許請求の範囲】
【請求項1】
半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にダミーゲートを形成する工程と、
前記ダミーゲートの側面に、前記ゲート絶縁膜の材料とは異なる絶縁材料からなるサイドウォールを形成する工程と、
前記サイドウォールの形成後、前記ダミーゲートを被覆するように、前記半導体基板上に絶縁層を積層する工程と、
前記絶縁層を、その表面が前記ダミーゲートの表面と面一となるように加工する工程と、
前記絶縁層の加工後、前記ダミーゲートに、前記ダミーゲートと前記サイドウォールとのエッチング選択比を確保可能なエッチング液を供給することにより、前記ダミーゲートを除去する工程と、
前記ダミーゲートの除去により現れる前記ゲート絶縁膜上に、金属材料からなるゲート電極を形成する工程とを含む、半導体装置の製造方法。
【請求項2】
前記エッチング液が、前記ゲート絶縁膜と前記ダミーゲートとのエッチング選択比を確保可能な液である、請求項1に記載の半導体装置の製造方法。
【請求項3】
前記ゲート絶縁膜が高誘電率材料からなり、前記ダミーゲートがポリシリコンからなる、請求項1または2に記載の半導体装置の製造方法。
【請求項1】
半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にダミーゲートを形成する工程と、
前記ダミーゲートの側面に、前記ゲート絶縁膜の材料とは異なる絶縁材料からなるサイドウォールを形成する工程と、
前記サイドウォールの形成後、前記ダミーゲートを被覆するように、前記半導体基板上に絶縁層を積層する工程と、
前記絶縁層を、その表面が前記ダミーゲートの表面と面一となるように加工する工程と、
前記絶縁層の加工後、前記ダミーゲートに、前記ダミーゲートと前記サイドウォールとのエッチング選択比を確保可能なエッチング液を供給することにより、前記ダミーゲートを除去する工程と、
前記ダミーゲートの除去により現れる前記ゲート絶縁膜上に、金属材料からなるゲート電極を形成する工程とを含む、半導体装置の製造方法。
【請求項2】
前記エッチング液が、前記ゲート絶縁膜と前記ダミーゲートとのエッチング選択比を確保可能な液である、請求項1に記載の半導体装置の製造方法。
【請求項3】
前記ゲート絶縁膜が高誘電率材料からなり、前記ダミーゲートがポリシリコンからなる、請求項1または2に記載の半導体装置の製造方法。
【図1】
【図2A】
【図2B】
【図2C】
【図2D】
【図2E】
【図2F】
【図2G】
【図2H】
【図2I】
【図2J】
【図2K】
【図2L】
【図2M】
【図2A】
【図2B】
【図2C】
【図2D】
【図2E】
【図2F】
【図2G】
【図2H】
【図2I】
【図2J】
【図2K】
【図2L】
【図2M】
【公開番号】特開2010−129978(P2010−129978A)
【公開日】平成22年6月10日(2010.6.10)
【国際特許分類】
【出願番号】特願2008−306673(P2008−306673)
【出願日】平成20年12月1日(2008.12.1)
【出願人】(000116024)ローム株式会社 (3,539)
【Fターム(参考)】
【公開日】平成22年6月10日(2010.6.10)
【国際特許分類】
【出願日】平成20年12月1日(2008.12.1)
【出願人】(000116024)ローム株式会社 (3,539)
【Fターム(参考)】
[ Back to top ]