【課題】工程を簡素化して歩留まりを向上すると共に、安定した形状の電極を再現性よく得ることができる半導体装置の製造方法を提供する。
【解決手段】第１のレジスト膜１１と、第１のレジスト膜１１の開口よりも小さな開口を有する第２のレジスト膜１２とを用いて、ＳｉＯ_２絶縁膜１０を異方性ドライエッチングによってエッチングして、ＳｉＯ_２絶縁膜１０にテーパ状の開口部１０１を形成する。このため、ＧａＮ層１を斜めに設置し直してＳｉＯ_２絶縁膜１０をエッチングする必要がなく、ＧａＮ層１を水平に設置したままＳｉＯ_２絶縁膜１０をエッチングすることができ、工程を簡素化できる。 （もっと読む）

【課題】半導体装置の高集積化を図り、単位面積あたりの記憶容量を増加させる。
【解決手段】半導体装置は、半導体基板に設けられた第１のトランジスタと、第１のトランジスタ上に設けられた第２のトランジスタとを有する。また、第２のトランジスタの半導体層は、半導体層の上側で配線と接し、下側で第１のトランジスタのゲート電極と接する。このような構造とすることにより、配線及び第１のトランジスタのゲート電極を、第２のトランジスタのソース電極及びドレイン電極として機能させることができる。これにより、半導体装置の占有面積を低減することができる。 （もっと読む）

【課題】耐圧が数ボルトから数十ボルト程度のショットキダイオード等のガラス封止型のダイオードにおいては、半田の融点よりもずっと高い封止処理温度が適用されるため、通常、バンプ電極材料としては、銀等の比較的融点の高い金属材料が使用される。しかし、バンプ電極の厚さは、パッシベーション膜や表面電極膜の厚さと比較して、著しく厚いので、バンプ電極とチップ上面の連結部外周部、すなわち、バンプ電極内側外壁には、応力が集中しやすく、この応力により、パッシベーション膜にクラックが発生することがある。
【解決手段】本願発明は、ダイオード等のガラス封止型半導体装置の製造方法において、表面メタル電極の外周とバンプ電極の内側外壁の位置を相互に相違した位置に設定するものである。 （もっと読む）

【課題】高温動作において配線の金属材料と半導体領域に接続する電極との反応が生じにくく、かつ、高温動作において歪みが生じにくい電力用半導体装置を実現する。
【解決手段】第１金属層１４は、ゲート電極９とソース電極１１との上に形成され、かつ、Ｐｔ，Ｔｉ，Ｍｏ，Ｗ，Ｔａのうち少なくとも１種を含んでいる。第２金属層１５は、第１金属層１４上に形成され、かつ、Ｍｏ，Ｗ，Ｃｕのうち少なくとも１種を含んでいる。層間絶縁膜１０は、ｐ型ＳｉＣ領域１３およびゲート絶縁膜８またはゲート電極９の表面上であってソース電極１１が形成された領域以外の領域において形成されている。第１金属層１４および第２金属層１５は、層間絶縁膜１０上に延在している。 （もっと読む）

【課題】タングステン膜を使用した部分の抵抗を低減した半導体装置を提供する。
【解決手段】半導体装置の製造方法では、基板内に設けた開口部内、又は基板上にタングステン膜を形成する。タングステン膜の形成後、エッチバック又はエッチングを行う前にタングステン膜に対してアニール処理を行う。これにより、タングステン膜の結晶状態を変化させる。 （もっと読む）

【課題】Ａｌ原子を有するコンタクト電極が用いられる場合に、絶縁膜の絶縁信頼性を向上させることができる炭化珪素半導体装置の製造方法を提供する。
【解決手段】基板面１２Ｂを有する炭化珪素基板１０が準備される。基板面１２Ｂの一部を覆うように絶縁膜１５が形成される。絶縁膜１５に接触するように基板面上にコンタクト電極１６が形成される。コンタクト電極１６はＡｌ、ＴｉおよびＳｉ原子を含有する。コンタクト電極１６は、Ｓｉ原子およびＴｉ原子の少なくともいずれかと、Ａｌ原子とを含有する合金から作られた合金膜５０を含む。炭化珪素基板１０とコンタクト電極１６とがオーミックに接続されるようにコンタクト電極１６がアニールされる。 （もっと読む）

【課題】ＤＲＡＭセルとロジックを混載したＬＳＩデバイスにおけるアスペクト比の大きいコンタクト構造において、素子分離絶縁膜および不純物拡散層のオーバエッチングを抑制して、接合リークを抑制することを課題とする。
【解決手段】周辺ＭＯＳトランジスタを覆う第１エッチングストッパ層１２１と、ＤＲＡＭメモリセルのキャパシタ部上層に第２エッチングストッパ層１２２が形成され、周辺ＭＯＳトランジスタの不純物拡散層１１３は、第１、第２エッチングストッパ層１２１、１２２を貫通する電極層１３１により、上記キャパシタ部上層に形成された金属配線層と接続され、不純物拡散層１１３の少なくとも一つは素子分離絶縁膜１０２の境界上に電極層１３１を接続し、素子分離絶縁膜１０２上に形成された電極層１３１の底部の不純物拡散層１１３表面からの深さ寸法は、不純物拡散層１１３の接合深さ寸法もより短く形成されたものである。 （もっと読む）

【課題】埋込み部を形成する際のエッチングにより埋込みゲートが損傷をきたし、ゲート領域劣化が生じ得る。
【解決手段】ショットキーコンタクトなどのゲートコンタクトを形成する前にゲート埋込み部のアニーリングを行うことにより、ゲートリークが低減され、かつ／またはトランジスタなどの半導体デバイス内に高品質のゲートコンタクトを提供することができる。アニーリング中に封入層を使用することで、トランジスタのゲート埋込み部内の半導体への損傷がさらに低減される。アニーリングを、例えばデバイスのオーミックコンタクトのアニーリングによって提供することができる。 （もっと読む）

【課題】 表面ラフネスの精度をさらに改善でき、コンタクトホールやラインなどの微細化の進展に対応可能なアモルファスシリコン膜を成膜できる半導体装置の製造方法を提供すること。
【解決手段】 半導体装置内部のコンタクトホール５及び／又はラインが形成された層間絶縁膜である下地２を加熱し、加熱した下地２にアミノシラン系ガスを流し、下地２の表面にシード層３を形成する工程と、下地２を加熱し、加熱した下地２の表面のシード層３にアミノ基を含まないシラン系ガスを供給し、アミノ基を含まないシラン系ガスを熱分解させることで、シード層３上にアモルファスシリコン膜４を形成する工程と、を備える。 （もっと読む）

【課題】しきい値電圧の経時的な低下を抑制でき、またアルミ配線による絶縁膜の腐食やＡｌスパイクに起因するゲート・ソース間の短絡を防止できる半導体装置を提供する。
【解決手段】半導体装置のＭＯＳＦＥＴセルは、ポリシリコンのゲート電極６およびｎ^-ドリフト層２の上部に形成されたｎ⁺ソース領域４を備える。ゲート電極６上は層間絶縁膜７によって覆われており、Ａｌのソース電極１０１は、層間絶縁膜７上に延在する。またゲート電極６にはＡｌのゲートパッド１０２が接続される。ソース電極１０１と層間絶縁膜７との間、並びにゲートパッド１０２とゲート電極６との間のそれぞれに、Ａｌの拡散を抑制するバリアメタル層９９が配設される。 （もっと読む）

【課題】高性能の窒化ガリウム系トランジスタを製造するための、誘電体膜付の半導体エ
ピタキシャル結晶基板を提供すること。
【解決手段】下地基板１上にエピタキシャル法によって、バッファ層２、チャネル層３、
及び電子供給層４から成る窒化ガリウム半導体結晶層を形成した後、エピタキシャル成長
炉内で連続してＡｌＮを電子供給層４上に誘電体膜の前駆体として積層し、しかる後、積
層した前駆体に対して酸化処理を施すことによって誘電体膜５を形成する。 （もっと読む）

【課題】低コストで高い信頼性を有する、半導体装置およびその製造方法を提供すること。
【解決手段】ｎ型半導体基板の一方の主面に、ｐ型ベース領域とｎ型エミッタ領域と所要の位置にゲート絶縁膜を介して載置されるゲート電極とからなるＭＯＳゲート構造と該ＭＯＳゲート構造を沿面方向に取り巻く耐圧構造部とを有し、他方の主面に１μｍ以下の浅い逆阻止接合を有するｐ型コレクタ層を備える半導体装置において、前記コレクタ層の他方の主面上に、バッファ絶縁層を介して被覆されるコレクタ電極が、前記バッファ絶縁層に設けられたコンタクトホールを通して前記コレクタ層と導電接触する半導体装置とする。 （もっと読む）

【課題】ゲート絶縁膜をＨｉｇｈ−ｋ材料で構成し、ゲート電極をメタル材料で構成するＨＫ／ＭＧトランジスタを有する半導体装置において、安定した動作特性を得ることのできる技術を提供する。
【解決手段】素子分離部２で囲まれた活性領域１４に位置し、後の工程でコア用ｎＭＩＳのゲートＧが形成される領域Ｇａ１のみに、Ｎｃｈ用ゲートスタック構造ＮＧを構成する積層膜を形成し、上記領域Ｇａ１以外の領域ＮＧａ１には、Ｐｃｈ用ゲートスタック構造ＰＧを構成する積層膜を形成する。これにより、コア用ｎＭＩＳのゲートＧが形成される領域Ｇａ１へ素子分離部２から引き寄せられる酸素原子の供給量を減少させる。 （もっと読む）

【課題】基板表面にシリサイド膜が形成された半導体装置において、ゲート電極パターンの粗密に関わらず、コンタクトの深さの差を緩和する。
【解決手段】半導体装置１００は、活性領域（１０４）に、表面にシリコン酸化膜１２２ａが選択的に形成されたシリサイド膜１２０ａを形成する工程と、その上に、シリコン酸化膜１２０ａとの間でエッチング選択比を有するライナー絶縁膜１２４を形成する工程と、その上に、ライナー絶縁膜１２４との間でエッチング選択比を有する絶縁膜（１２６）を形成する工程と、絶縁膜（１２６）、ライナー絶縁膜１２４、およびシリコン酸化膜１２２ａを貫通してシリサイド膜１２０ａに達する第１のコンタクトホール１４４を形成する工程と、により製造される。 （もっと読む）

【課題】縦型トランジスタとしての機能が低下することなく、安定性の高い半導体装置を提供する。
【解決手段】活性領域Ｔ及び活性領域Ｔを区画する素子分離領域３が形成されて成る半導体基板１と、活性領域Ｔに設けられた凹部９内に形成され、上面が半導体基板１の主面からなる第１ピラー１Ａと、活性領域Ｔ及び素子分離領域３に渡って形成され、第１ピラー１Ａに隣接する第２ピラー２と、第１ピラー１Ａ及び第２ピラー２の各側面を覆うように形成されたゲート電極層１０と、第１ピラー１Ａ上に形成されたエピタキシャル半導体層６と、を具備してなり、第２ピラー２が、活性領域Ｔ内において第1ピラー１Ａから離間して形成された半導体凸部１Ｂと、素子分離領域３に埋設された埋め込み絶縁膜からなる絶縁体凸部３Ａとから構成され、半導体凸部１Ｂの上面が埋め込み絶縁膜の一部によって被覆されていることを特徴とする。 （もっと読む）

【課題】サリサイドプロセスにより金属シリサイド層を形成した半導体装置の信頼性を向上させる。
【解決手段】部分反応方式のサリサイドプロセスによりゲート電極８ａ、８ｂ、ｎ^＋型半導体領域９ｂおよびｐ^＋型半導体領域１０ｂの表面に金属シリサイド層４１を形成する。金属シリサイド層４１を形成する際の第１の熱処理では、熱伝導型アニール装置を用いて半導体ウエハを熱処理し、第２の熱処理では、マイクロ波アニール装置を用いて半導体ウエハを熱処理することにより、第２の熱処理を低温化し、金属シリサイド層４１の異常成長を防ぐ。これにより金属シリサイド層４１の接合リーク電流を低減する。 （もっと読む）

【課題】ドーパントの濃度をより高く確保しつつも、ドーパントが拡散されるジャンクション深さを制御することができ、改善された接触抵抗を実現し、チャネル領域との離隔間隔を減らしてチャネルのしきい電圧（Ｖｔ）を改善できる埋没ジャンクションを有する垂直型トランジスタ及びその形成方法を提供すること。
【解決手段】半導体基板に第１の側面に反対される第２の側面を有して突出した壁体）を形成し、壁体の第１の側面の一部を選択的に開口する開口部を有する片側コンタクトマスクを形成した後、開口部に露出した第１の側面部分に互いに拡散度が異なる不純物を拡散させて第１の不純物層及び該第１の不純物層を覆う第２の不純物層を形成することを特徴とする。 （もっと読む）

【課題】Ｇｅ半導体層に、極浅かつ高濃度のキャリアからなるｎ型不純物領域を形成する。
【解決手段】ｎ型とｐ型のうちの一方の導電型の半導体基板と、半導体基板表面に選択的に設けられ、一方の導電型と異なる導電型の一対の不純物拡散領域と、一対の不純物拡散領域により挟まれた半導体基板上に設けられたゲート絶縁層と、ゲート絶縁層の上に設けられたゲート電極とを備え、不純物拡散領域の少なくとも一部は、基板に含まれる不純物と同じ導電型で、かつ基板の不純物濃度より高い不純物濃度を有する。 （もっと読む）

【課題】縦型トランジスタの特性を悪化させることなく縦型トランジスタの設置面積を削減できる高集積化に適した半導体装置およびその製造方法を提供する。
【解決手段】一定の間隔を空けて配置された複数のピラー３０が備えられ、複数のピラー３０が、縦型トランジスタＴのチャネルとして機能する半導体層からなるチャネルピラー１と、不純物拡散層からなり、前記チャネルピラー１の下部に接続されて縦型トランジスタＴの一方のソースドレインとして機能する下部拡散層４に電気的に接続された引き上げコンタクトプラグ２とを含む半導体装置とする。 （もっと読む）

【課題】本発明は、製造工程の煩雑化および製造プロセスの長時間化を抑制できると共に、量産性に優れた半導体装置の製造方法を提供する。
【解決手段】本発明に係る半導体装置の製造方法では、ゲート電極７上に、積層膜１９を形成する。そして、層間絶縁膜８形成後、層間絶縁膜８等に対してエッチング処理を施す。これにより、ソース領域３およびｐ＋ベースコンタクト領域５が底面から露出した第１のコンタクトホール１２を形成すると同時に、積層膜１９が底面から露出した第２のコンタクトホール１３を形成する。ここで、当該エッチング処理は、積層膜１９のエッチングレートが層間絶縁膜８のエッチングレートよりも遅くなるエッチング条件により、実施する。 （もっと読む）