【課題】低いシート抵抗を得る不純物活性化方法、および、ソース・ドレイン拡張部を均一な深さで再現性よく形成する製造方法を提供。
【解決手段】半導体基板２１において半導体基板２１よりも不純物濃度が高いボロンイオン注入層４３が形成されており、ボロンイオン注入層４３にパルス幅が１０〜１０００フェムト秒のパルスレーザー光を照射して、ボロンイオン注入層４３を活性化させる。パルスレーザー光におけるパルス幅、レーザーフルーエンスおよび照射パルス数を含む照射条件を変更することにより、パルスレーザー光照射後のボロンイオン注入層４３のシート抵抗を制御する。 （もっと読む）

【課題】パターン間でのシリサイド反応の格差を抑制し、且つ、ニッケルシリサイドの表面の結晶粒上への局所的な酸化物の形成を抑制しながら未反応金属を除去する。
【解決手段】シリコン層上及び絶縁層上にニッケル（Ｎｉ）膜とキャップ膜をこの順に成膜する（ステップＳ１、Ｓ２）。電気炉を用いた第１熱処理によりニッケル膜をシリコン層と反応させてニッケルシリサイドを形成する（ステップＳ３）。ＳＰＭを用いて未反応金属を除去する除去処理を行う（ステップＳ４）。ニッケル膜は５０Å以上１５０Å以下の膜厚に形成する。キャップ膜は５０Å以上４５０Å以下の膜厚に形成する。ＳＰＭとしては、６１重量％以上８２重量％以下のＨ_２ＳＯ_４と、５重量％以上１２重量％以下のＨ_２Ｏ_２と、１３重量％以上２８重量％以下のＨ_２Ｏと、により構成されたものを用いる。除去処理の処理時間の長さは、２０秒以上２００秒以下とする。 （もっと読む）

【課題】高誘電体絶縁膜及びメタルゲート電極を有する半導体装置において、高仕事関数を得ると共にＮＢＴＩ信頼性劣化を低減する。
【解決手段】半導体装置１００において、基板１０１上に、高誘電体ゲート絶縁膜１０９を介してメタルゲート電極１１０が形成されている。高誘電体ゲート絶縁膜１０９とメタルゲート電極１１０との界面におけるメタルゲート電極１１０の側に、ハロゲン元素が偏析している。 （もっと読む）

【課題】高誘電率材料を含むゲート絶縁膜と、高融点金属等を含むゲート電極とを備え、消費電力の低減と高速動作化とが図られた半導体装置及びその製造方法を提供する。
【解決手段】半導体装置の製造方法は、高誘電率膜を含む絶縁膜１０１ａを形成する工程（ａ）と、上面に酸化膜が形成され、高融点金属または高融点金属の化合物の少なくとも一方を含む第１の導電膜１０２ａを形成する工程（ｂ）と、酸化膜１０３ａを間に挟んで第１の導電膜１０２ａ上に、シリコンを含む第２の導電膜１０４ａを形成する工程（ｃ）と、第１の導電膜１０２ａおよび第２の導電膜１０４ａに対してイオン注入を行い、酸化膜１０３ａの構成材料を前記第２の導電膜１０４ａ中のシリコンと混合させてミキシング層１０３ｂを形成する工程（ｄ）と、熱処理を行ってミキシング層１０３ｂを導電層１０３ｃにする工程（ｅ）とを備える。 （もっと読む）

マルチレイヤ構造を製造する方法は、積層体をアニールする工程を含み、該アニール工程は、不活性ガスの存在下で前記積層体を加熱する工程を含むことができ、前記積層体はカドミウムおよび錫を含む層を含む。
（もっと読む）

【課題】本発明は、最適な仕事関数を有するメタルゲート電極を持つ半導体装置及びその製造方法に関する。
【解決手段】n チャネルMIS トランジスタを含む半導体装置であり、n チャネルMIS トランジスタは、基板上に形成されたp 型半導体領域、p 型半導体領域に形成されたソース領域１０２及びドレイン領域１０４、ソース領域１０２及びドレイン領域１０４間のp 型半導体領域上に形成されたゲート絶縁膜１０６、ゲート絶縁膜１０６上に形成された金属層１０８及び化合物層１１０からなる積層構造を持つゲート電極を有する。金属層１０８は2 nm未満の厚さ及び4.3 eV以下の仕事関数を有し、化合物層１１０は4.4 eVを越える仕事関数を有しかつAl及び金属層１０８とは異なる金属を含んでいる。 （もっと読む）

【課題】酸化処理前における基板表面の初期酸化を抑えることができるとともに、自然酸化膜を除去できるようにする。
【解決手段】基板を処理室内に搬入する工程と、処理室内に酸素含有ガスと水素含有ガスとを供給して前記基板を処理する工程と、処理後の基板を処理室内より搬出する工程とを有し、処理工程では、処理室内の圧力を大気圧未満の圧力として処理室内に水素含有ガスを先行して導入し、続いて水素含有ガスの導入を維持した状態で酸素含有ガスを導入し、その後、水素含有ガスの導入を維持した状態で酸素含有ガスの導入を停止する。 （もっと読む）

【課題】低コストかつ低抵抗の半導体装置およびその製造方法を提供すること。
【解決手段】基板と、前記基板上に形成された半導体層と、前記半導体層上に形成され、該半導体層の表面方向における幅が該半導体層の表面と垂直方向における高さ以上である櫛歯状の電極と、を備える。また、基板上に半導体層を形成する半導体層形成工程と、前記半導体層上に、前記半導体層の表面方向における幅が該半導体層の表面と垂直方向における高さ以上である櫛歯状の電極を形成する電極形成工程と、を含む。 （もっと読む）

【課題】Ｉｎ、Ｇａ及びＺｎを含むアモルファス酸化物からなる半導体層にダメージを与えず、また、オフ電流の小さい薄膜トランジスタを提供する。
【解決手段】Ｉｎ、Ｇａ及びＺｎを含むアモルファス酸化物からなる半導体層を備え、ゲート電極から見てソース領域又はドレイン領域の手前側にソース電極又はドレイン電極が形成されてなるボトムゲート型薄膜トランジスタを構成する。このような構造を持つ薄膜トランジスタではドレイン電極等の金属層のエッチングによって半導体層がダメージを受けることはない。また、裏面照射によって紫外線の照射された半導体層部分を高導電率化するものであるため、半導体層へのダメージが生じないため信頼性が向上する。また、ソース電極又はドレイン電極によって紫外線が遮光された半導体層の領域は照射前の導電率と同じとなるため、オフ電流の値を小さくすることができる。 （もっと読む）

【課題】 トランジスタのスイッチング速度低下を防止することが可能な半導体装置の製造方法を提供する。
【解決手段】 本発明では、半導体基板１００上にゲート絶縁膜１０４を形成する工程と、ゲート絶縁膜１０４上に金属膜１０７を形成する工程と、金属膜１０７上に金属シリコン化合物膜１０８を連続して堆積する工程と、金属シリコン化合物膜１０８上にシリコン膜１１０を形成する工程と、金属膜１０７、金属シリコン化合物膜１０８及びシリコン膜１１０を加工する工程と、を備える。 （もっと読む）

【課題】低抵抗の電極や配線を有する半導体装置を実現する。
【解決手段】本実施形態による配線は、ｐ型不純物が導入されたｐ型不純物層部分と、ｎ型不純物が導入されたｎ型不純物層部分と、ｐ型及びｎ型不純物が導入された（ｐ＋ｎ）型不純物層部分と、を含む半導体層と、少なくとも（ｐ＋ｎ）型不純物層部分上に形成されたシリサイド層と、を備え、（ｐ＋ｎ）型不純物層部分に含まれるｐ型不純物とｎ型不純物の総濃度は、５Ｅ２０ｃｍ^−３未満である。 （もっと読む）

【課題】 特定の金属を含有する透明導電材料を画素電極、透明電極に使用することにより、バリヤーメタル等を堆積するための工程が不要な簡略化されたＴＦＴ（薄膜トランジスタ）基板の製造方法を提供することである。
【解決手段】 酸化インジウムを主成分とし、Ｗ、Ｍｏ、Ｎｂ、Ｎｉ、Ｐｔ、Ｐｄからなる第１金属群Ｍ１から選ばれた１種又は２種以上の金属又はその金属の酸化物と、ランタノイド系金属からなる第２金属群Ｍ２から選ばれた１種又は２種以上の金属の酸化物と、を含むスパッタリングターゲットを利用して、透明導電膜を作製する。この透明導電膜を画素電極として利用することによって、ソース電極７等との接触抵抗を小さく抑えることができる。更に、バリヤーメタル等を用いる必要がなくなったため、バリヤーメタル等を堆積する工程をなくすことができ、ＴＦＴ基板の製造工程が簡略化される。 （もっと読む）

【課題】非極性溶媒への分散性に優れ、非極性溶媒を用いた塗布法にも適用でき、導電性、電荷注入性に優れる金属複合体、及び、その組成物を提供する。
【解決手段】分子量２００以上の共役化合物がアスペクト比１．５以上の金属ナノ構造体に吸着されてなる金属複合体、及び、該金属複合体と、分子量２００以上の共役化合物とを含有する組成物。 （もっと読む）

【課題】低温での熱処理を適用した場合でも十分に低い電気抵抗を示すと共に、直接接続された透明画素電極とのコンタクト抵抗が十分に低減され、かつ現像液耐性に優れた表示装置用Ａｌ合金膜を提供する。
【解決手段】表示装置の基板上で透明導電膜と直接接続されるＡｌ合金膜であって、上記Ａｌ合金膜は、グループＡに属するＮｉおよび／またはＣｏの元素を２．０原子％以下（０原子％を含まない）、並びにグループＢに属する少なくとも一種の元素を０．０５〜２．５原子％含み、上記グループＢの元素はＧｄ、Ｎｄ、Ｌａ、Ｙ、Ｓｃ、Ｐｒ、Ｄｙ、Ｃｅ、Ｈｏ、Ｅｒ、Ｔｂ、Ｐｍ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、Ｚｒ、Ｚｎ、Ｍｇ、Ｔｉ、Ｍｎ、およびＧｅから構成されている。 （もっと読む）

【課題】スパッタリングターゲット及びこれを利用して製造される半導体素子を提供する。
【解決手段】重量％で０．０１％以上から１％未満のＮｉ、及び残部としてＷ及びその他の不回避な不純物で構成されるスパッタリングターゲットであり、また、バリア層と、バリア層上のシード層と、シード層上の導電層と、を備え、導電層は、重量％で０．０１％以上から１％未満のＮｉ、及び残部としてＷ及びその他の不回避な不純物で構成される、タングステンとニッケルとの合金薄膜を備える半導体素子である。 （もっと読む）

【課題】Ｃｕ系材料の特徴である低電気抵抗を維持しつつ、ガラス基板との密着性に優れると共に、エッチング時にアンダーカットを生じることなく良好にテーパ状にエッチングできるＣｕ合金膜を提供する。
【解決手段】ガラス基板と直接接触する表示装置用Ｃｕ合金膜であって、該Ｃｕ合金膜は、該基板と直接接触する第一層と該第一層上に形成される第二層とを含み、前記第一層が、窒素を０．４原子％以上５．０原子％未満含むと共に、Ｎｉ、Ａｌ、Ｚｎ、ＭｎおよびＦｅよりなる群から選択される１種以上の元素（Ｘ元素）を０．１原子％以上０．５原子％以下、および／または、Ｇｅ、Ｈｆ、Ｎｂ、ＭｏおよびＷよりなる群から選択される１種以上の元素（Ｚ元素）を０．１原子％以上０．３原子％以下含むものであり、かつ前記第一層の膜厚が２ｎｍ以上１００ｎｍ以下であることを特徴とする表示装置用Ｃｕ合金膜。 （もっと読む）

【課題】低電圧動作のトランジスタ群と高耐圧（高電圧動作）のトランジスタ群とを同一半導体基板に形成して、高耐圧のトランジスタ群のゲート電極の低抵抗化を可能にする。
【解決手段】半導体基板１１に、第１トランジスタ群と、第１トランジスタ群の動作電圧よりも低い動作電圧の第２トランジスタ群とを備え、第１トランジスタ群は、半導体基板１１上に第１ゲート絶縁膜１３を介して形成された第１ゲート電極１５と、この第１ゲート電極１５上に形成されたシリサイド層４０とを有し、第２トランジスタ群は、半導体基板１１上の絶縁膜（ライナー膜３６、第１層間絶縁膜３８）に形成したゲート形成溝４２に第２ゲート絶縁膜４３を介して形成された第２ゲート電極４７、４８を有し、第１トランジスタ群の第１ゲート電極１５上のシリサイド層４０を被覆する保護膜４１が形成されていることを特徴とする。 （もっと読む）

【課題】縦型トランジスタにおいて、柱状半導体層上部のシリサイドの細線効果を低減すること、また、シリサイドと上部拡散層間の界面抵抗を低減することによりトランジスタ特性を改善すること、またコンタクトとゲート間のショートが発生しない構造を実現すること。
【解決手段】柱状半導体層と、前記柱状半導体層の底部に形成される第1のドレイン又はソース領域と、該柱状半導体層の側壁を包囲するように第１の絶縁膜を介して形成されるゲート電極と、前記柱状半導体層上面上部に形成されるエピタキシャル半導体層とを含み、前記第２のソース又はドレイン領域が少なくとも前記エピタキシャル半導体層に形成され、前記第２のソース又はドレイン領域の上面の面積は、前記柱状半導体層の上面の面積よりも大きいことを特徴とするＭＯＳトランジスタ。 （もっと読む）

【課題】 平面表示装置等の配線膜のプロセス温度域で、低抵抗化が可能であるとともに、ガラス基板やＳｉ層への密着性が良好で、かつＳｉ拡散バリア性を有するＣｕ系配線膜を形成するために使用されるスパッタリングターゲットを提供する。
【解決手段】 Ｃｕと添加元素と酸素の総和を１００原子％とした時に、添加元素としてＢを０．１〜１．０原子％、さらにＢと化合物を発現する元素の少なくとも１種類以上を０．１〜２．０原子％含むとともに、酸素を３．０〜１０原子％含有し、残部がＣｕと不可避的不純物からなるスパッタリングターゲットである。 （もっと読む）

【課題】 平面表示装置等の配線膜のプロセス温度域での低抵抗化が可能であるとともに、ガラス基板やＳｉ層、ＳｉＮ_Ｘ保護膜層との密着性に優れる酸素含有Ｃｕ合金膜の製造方法を提供する。
【解決手段】 添加元素としてＢを０．１〜１．０原子％、さらにＢと化合物を発現する元素の少なくとも１種類以上を０．１〜２．０原子％含み、残部Ｃｕおよび不可避的不純物からなるＣｕ合金ターゲットを用いてＡｒおよび酸素ガスを導入した雰囲気中でスパッタリングし、酸素含有Ｃｕ合金膜を得ることを特徴とする酸素含有Ｃｕ合金膜の製造方法である。 （もっと読む）