【課題】製造コストの高騰、および故障の発生を抑えつつ小形化を実現する。
【解決手段】複数のプローブ１２と、各プローブ１２を保持する保持部１１とを備え、保持部１１は、挿通孔１１ｃを有する板状体で構成され、プローブ１２は、先端部２１ｃが保持部１１の下面１１ａから突出するように挿通孔１１ｃに挿通された被覆導線２１で構成されると共に、挿通孔１１ｃの中心軸Ａに沿って移動可能でかつ他の被覆導線２１に対して絶縁された状態で挿通孔１１ｃに充填された弾性材料１３を介して保持部１１に保持されている。 （もっと読む）

【課題】半導体チップの小型化を維持して半導体装置の組み立てのワイヤボンディング性を向上させる。
【解決手段】プローブピンを接触させるプローブ接触面６ｄとワイヤ５を接続するワイヤ接続面６ｅとが形成され、さらにプローブ接触面６ｄは主面６ａに対して傾斜した面であり、かつワイヤ接続面６ｅはプローブ接触面６ｄと異なった角度の面である電極パッド６ｃを備えたメモリチップ６と、メモリチップ６が搭載されたタブ２ｃと、複数のインナリード２ａ及びアウタリード２ｂと、メモリチップ６の電極パッド６ｃのワイヤ接続面６ｅとインナリード２ａとを接続する複数のワイヤ５とを有している。 （もっと読む）

【課題】ショートやリークの発生の防止、および円滑なプロービングを実現する。
【解決手段】第１挿通孔３１ａが形成された第１支持部３１および第２挿通孔３２ａが形成された第２支持部３２を有する本体部１１と、先端部２１および基端部２２が第１挿通孔３１ａおよび第２挿通孔３２ａにそれぞれ挿通された状態で本体部１１によって支持されて中央部２３がプロービング時に湾曲可能に構成されると共に中央部２３の直径が第１挿通孔３１ａの直径よりも大径となる厚みで中央部２３の周面に第１絶縁層２４が形成されたプローブピン１２とを備え、プローブピン１２における先端部２１の表面の一部であって回路基板１００の端子１０１に接触する部位を除く予め決め規定された先端領域Ａには、先端領域Ａの直径が第１挿通孔３１ａの直径よりも小径となる厚みで第２絶縁層２５が形成されている。 （もっと読む）

【課題】配線層とビア層との剥離箇所を簡単に特定できる技術を提供する。
【解決手段】第１層配線層のパターンの導体部は、所定の方向Ｘに沿って、複数本、点線状に設けられた導体部と、前記方向Ｘに交差する所定の方向Ｙに沿って、複数本、点線状に設けられた導体部とを具備し、第２層配線層のパターンの導体部は、所定の方向Ｘに沿って、複数本、点線状に設けられた導体部と、前記方向Ｘに交差する所定の方向Ｙに沿って、複数本、点線状に設けられた導体部とを具備し、前記方向Ｘ（方向Ｙ）に沿って設けられた第１層配線層と第２層配線層とは、平面視において、互いに、食い違うように、かつ、全体で、一つの連続した線が描かれるように設けられてなり、第１層配線層と第２層配線層とは、両方向ともに平面視において共通する或る位置において、電気的に接続し一つのラインに沿った一つの導通ラインが構成されている。 （もっと読む）

【課題】ＴＥＧパターンを有する半導体基板を用いて、ダイシング時の不良を抑制した半導体装置を提供する。
【解決手段】ダイシングにより半導体チップ２ａに個片化される、または個片化された半導体基板と、半導体基板上に形成された層間絶縁層と、層間絶縁層内に設けられ、半導体チップ２ａの周縁部に沿って形成されたシールリング５ａと、一端がシールリング５ａに接続し、他端が半導体チップ２ａの外周の端面に向けて延在するＴＥＧ配線７を備えている。 （もっと読む）

【課題】半導体チップ製造分野の局所領域ナビゲーション用の改良された高精度ビーム配置法を提供すること。
【解決手段】例えばメモリ・アレイまたは類似の構造内の個々のビット・セルの欠陥を特徴づけまたは補正するために、本発明の好ましい実施形態を使用して、メモリ・アレイまたは類似の構造内の単一のビット・セルへ迅速にナビゲートすることができる。アレイの（Ｘ軸またはＹ軸に沿った）１つのエッジのセルの「ストリップ」を走査するために高解像度走査を使用して、所望のセルを含む列の位置を特定し、続いて、位置が特定された列に沿って（もう一方の方向に）、所望のセル位置に到達するまで同様に高速走査する。これによって、アレイ全体を画像化するのにかかる時間の大きな消費なしに、パターン認識ツールを使用して、所望のセルへナビゲートするのに必要なセルを自動的に「数える」ことが可能になる。 （もっと読む）

【課題】プローブカードの熱変形の影響によるプローブのコンタクト位置ずれなどを防止した半導体検査装置を提供すること。
【解決手段】プローブカード１に、発熱体４ａおよび４ｂと、発熱体４ａおよび４ｂによって高温にされたプローブカード１表面の温度を計測する温度センサ６とが設けられる。測定装置７は、発熱体４ａおよび４ｂに電流を印加する電流印加部８と、温度センサ６の電流値を計測することによって、プローブカード１表面の温度を計測する電流計測部９とを含み、電流計測部９によって計測された電流値に応じて、電流印加部８を制御することによりプローブカード１表面の温度を制御する。したがって、プローブカード１の表面温度を一定値に保つことができ、プローブカード１の熱変形の影響によるプローブ２のコンタクト位置ずれなどを防止することが可能となる。 （もっと読む）

【課題】ウェハに含まれる半導体集積回路の電気的特性の測定には、測定対象となる全ての半導体集積回路が専用の測定回路を備えている必要があるが、全ての半導体集積回路に対して専用の測定回路を配設すると、半導体集積回路の面積が増加してしまう問題がある。そのため、半導体集積回路の面積を増加させることなく、半導体集積回路の電気的特性の測定を可能とする半導体試験装置が望まれる。
【解決手段】半導体試験装置は、第１の半導体集積回路と、電気的特性を測定するための測定回路及び測定端子と、前記測定回路に近接する第２の半導体集積回路と、を含むウェハの特性の測定を行う測定部と、第２の半導体集積回路に対して実施するウェハテストから得られる第１の電気的特性と、測定端子から測定した第２の半導体集積回路についての第２の電気的特性と、の相関に基づいて第１の半導体集積回路について第２の電気的特性を推定する制御部と、を備えている。 （もっと読む）

【課題】電気的接続装置の支持体の被検査体に対向する対向面領域に異物が付着したことを検知し、異物が付着した状態で電気検査が繰り返されることを防止することにある。
【解決手段】電気的接続装置は、電極が設けられた平面を有する被検査体の電気検査に用いられ、前記被検査体の前記平面に間隔をおいて該平面に対向して配置される対向面領域を備える支持体と、前記電極に接触されるべき針先部を有し、該針先部が前記電極に接触可能に前記対向面領域から突出する複数のプローブと、前記対向面領域に張り巡らされた少なくとも１つの配線であって互いに近接して並行に延び前記対向面領域から露出する複数の近接部分を有する配線と、前記近接部分での短絡又は前記配線の断線を検知可能な電気計測装置に前記配線を電気的に接続するための、各配線に電気的に接続された検知用電極とを含む。 （もっと読む）

【課題】配線抵抗に起因した電圧降下を抑制し、検査工程での誤判定を受けにくい半導体チップおよび半導体ウェハを提供する。更に、配線抵抗に起因した電圧降下を抑制し、検査工程で誤判定を受けにくい半導体チップの検査方法を提供する。
【解決手段】電極パッド領域は、絶縁膜（７）上で一列に配列されたｎ個（ｎ≧３）の電極パッド（４_ｍ−４から４_ｍ＋４）を備える。内部セル領域は、電極パッド領域側に配列されている半導体回路（３_ｌ−３から３_ｌ＋３）にそれぞれ接続された配線（ＶＤＤＬ）をｎ個の電極パッドの配列方向に備える。ｎ個の電極パッドの内、第１の電極パッド（４_ｍ−１）と、第１の電極パッドから１個の電極パッドを隔てた第２の電極パッド（４_ｍ＋１）とが、絶縁膜中で互いに接続され、かつ、配線Ｌ_ｍ−１およびＬ_ｍ＋１によって、配線（ＶＤＤＬ）にそれぞれ接続されている。 （もっと読む）

【課題】 集積回路の検査精度を向上させることができる集積回路検査装置を提供する。
【解決手段】 集積回路検査装置１は、半導体基板２１、及び半導体基板２１の表面２１ａ側に形成された回路部２２を有する集積回路２０を検査するための装置である。集積回路検査装置１は、集積回路２０に照射される光Ｌを発生する光発生部３と、集積回路２０に照射される光Ｌの波長幅を調整する波長幅調整部５，１４と、集積回路２０に照射される光Ｌの照射位置を調整する照射位置調整部８と、光発生部３からの光Ｌが半導体基板２１の裏面２１ｂを介して回路部２２に照射されたときに、集積回路２０からの光Ｌを検出する光検出部１２と、を備えている。 （もっと読む）

【課題】自動検査、特に、製造欠陥の解析の方法及びシステムを提供する。
【解決手段】欠陥解析方法は、検査パラメータ値のそれぞれの範囲によって特徴付けられる複数の欠陥部類に対する単一部類分類子を識別する段階を含む。各単一部類分類子は、それぞれの部類に対して、検査パラメータ値に基づいてそれぞれの部類に属する欠陥を識別し、一方でそれぞれの部類に入っていない欠陥を未知欠陥として識別するように構成される。検査パラメータ値に基づいて複数の欠陥部類のうちの１つに各欠陥を割り当てるように構成された多重部類分類子が識別される。検査データが受信され、欠陥を欠陥部類のうちの１つに割り当てるために、単一部類及び多重部類分類子の両方が適用される。 （もっと読む）

【課題】本発明は、テスト時に半導体の終端部での放電を防止することが可能な半導体テスト治具を提供することを目的とする。
【解決手段】本発明による半導体テスト治具は、プローブピン３と、プローブピン３を平面視で囲むように設けられた絶縁物２とが配設された土台１と、土台１のプローブピン３および絶縁物２が配設された側の面に対向して配置され、土台１側の面上に被検体４を載置することが可能なステージ６とを備え、ステージ６に被検体４を載置して土台１とステージ６とが接近する方向に移動する際、プローブピン３が被検体４に形成された電極と接触すると共に、絶縁物２が被検体４に接触することを特徴とする。 （もっと読む）

【課題】 プローバーテストの製品への影響をさらに軽減して、より一層信頼性の高い半導体装置を提供する。
【解決手段】 半導体装置１００を、半導体基板１０ａと、半導体基板１０ａの一方の面上に形成された絶縁膜１０ｂと、縦孔配線部３０と、金属膜１１と、導電性保護膜１２とを備える構成とする。金属膜１１は、絶縁膜１０ｂ内に形成され、縦孔配線部３０と電気的に接続される。そして、導電性保護膜１２は、絶縁膜１０ｂ内において金属膜１１に接して形成され、かつ、金属膜１１の膜面において製造途中で行うプローバーテスト時のプローブの接触領域を含む領域に形成される。 （もっと読む）

【課題】完成前の加工段階では良好な加工性を備え、完成品状態で十分な硬度を有するプローブピンを提供する。
【解決手段】Inまたは/およびSn：0.2〜1.2mass%、Pd：35〜50mass%、Cu：25〜40mass%、Ag：15〜40mass%および不可避不純物からなる合金を、55〜99.6%の加工率[加工率(%)=((加工前の断面積−加工後の断面積)/加工前の断面積)×100とする]でプローブピン用材料に加工する。280〜440のビッカース硬さを有し上記加工率のプローブピン用材料を、所望の形状に加工した後、300〜500℃で加熱、析出処理する。 （もっと読む）

【課題】多数の内部回路を同時に動作させることで、半導体装置の電源電圧が降下する場合がある。その結果、本来は良品である半導体装置が不良品と判定され、歩留りが悪化するという問題がある。そのため、電圧降下の影響を考慮し、試験規格を補正する半導体試験装置及び半導体試験方法が望まれる。
【解決手段】半導体装置は、被試験対象の半導体装置上の第１の測定点における第１の電圧の測定が可能な第１のプローブと、第１の測定点とは異なる第２の測定点における第２の電圧の測定が可能な第２のプローブと、予め定められている試験規格電圧では、半導体装置が動作しない場合に、第１及び第２の電圧に基づいて試験規格電圧を補正する制御部と、を備えている。 （もっと読む）

【課題】検査時におけるゲート電極パッドへのストレスを低減し得る半導体装置を提供する。
【解決手段】一実施形態に係る半導体装置は、ＭＯＳＦＥＴ構造を有する複数の単位セルを含む半導体装置であって、各単位セルのＭＯＳＦＥＴ構造が有するゲート電極に電気的に接続されるゲート電極配線２４と、ゲート電極配線に電気的に接続されており各ゲート電極を外部接続するためのゲート電極パッド３０と、ゲート電極配線に電気的に接続されており検査用プローブが接触されるプローブ用電極パッド５８とを備える。 （もっと読む）

【課題】従来のプローブカードでは、セラミック基板の両面を高精度に形成しなければならない。
【解決手段】電子部品に電気信号を授受するための複数のプローブを有するプローブユニット７と、プローブユニット７が設けられた第１面１２ａを有し、且つ、前記複数のプローブに電気的に接続する第１配線が設けられたプローブ基板５と、プローブ基板５の第１面１２ａ側に設けられ、前記第１配線に電気的に接続する第２配線を有するメイン基板３と、を有し、メイン基板３は、第１面１２ａに対して平面視で、プローブユニット７を囲む領域の外側に設けられている、ことを特徴とするプローブカード。 （もっと読む）

【課題】 屈曲部に柔軟性を持たせたバーチカルプローブと、このバーチカルプローブを備えた狭小ピッチ対応のプローブヘッドを提供する。
【解決手段】 プローブヘッド１は、プローブハウジング２と、傾斜して配置されたバーチカルプローブ３とを備え、プローブハウジング２の上面２ａには複数の第１のスルーホール２ｂ、２ｂ…が設けられて、底面２ｆには第２のスルーホール２ｅ、２ｅ…が設けられ、第１のスルーホールおよび第２のスルーホール間に空洞部２ｍが形成され、これらの間にバーチカルプローブが挿着され、プローブ上部３ａおよびプローブ下部３ｂの幅より狭くなった屈曲部３ｅが設けられ、プローブ下部にはプローブ先端３ｄ側に向かって幅３ｇを更に狭くする段差３ｆを備え、段差がプローブハウジングの第２のスルーホールの淵部２ｇに係止され、バーチカルプローブは屈曲方向に変形して上下に伸縮して良好な電気的接続をする。 （もっと読む）

【課題】簡単な構成で複数のチップに対して異なる試験を実施することはできるプローブカードを提供する。
【解決手段】本発明の一形態に係るプローブカードは、複数のチャネル１１〜１４から第１の試験を実行するための試験信号を伝送する第１の伝送路１７が略集約され、半導体ウェハのチップ３に第１の試験を実行する第１の試験部２１と、複数のチャネル１１〜１４から第２の試験を実行するための試験信号を伝送する第２の伝送路１８が略集約され、半導体ウェハ３のチップ３ａに第２の試験を実行する第２の試験部２２と、を備える。 （もっと読む）