【課題】測定針の位置を正確に認識して測定針を正確に半導体装置の電極パッドに接触させることができる半導体検査装置を提供すること。
【解決手段】検査ボード２と、前記検査ボード２に接続された測定針３と、前記測定針３の先端部側を、測定対象の半導体装置１２に対して垂直となるように規制する規制板４と、前記測定針３の先端部の位置を光学的に検出し、前記測定対象の半導体装置１２を所定の検査位置に移動させることができるステージ１１とを備え、前記規制板４の前記ステージ１１に対向する面に、前記測定針３の先端部の位置を示す指標６が配置されている。 （もっと読む）

【課題】ショートやリークの発生の防止、および円滑なプロービングを実現する。
【解決手段】第１挿通孔３１ａが形成された第１支持部３１および第２挿通孔３２ａが形成された第２支持部３２を有する本体部１１と、先端部２１および基端部２２が第１挿通孔３１ａおよび第２挿通孔３２ａにそれぞれ挿通された状態で本体部１１によって支持されて中央部２３がプロービング時に湾曲可能に構成されると共に中央部２３の直径が第１挿通孔３１ａの直径よりも大径となる厚みで中央部２３の周面に第１絶縁層２４が形成されたプローブピン１２とを備え、プローブピン１２における先端部２１の表面の一部であって回路基板１００の端子１０１に接触する部位を除く予め決め規定された先端領域Ａには、先端領域Ａの直径が第１挿通孔３１ａの直径よりも小径となる厚みで第２絶縁層２５が形成されている。 （もっと読む）

【課題】プローブとプローブ支持基板との絶縁性を十分に確保すると共に経時的に安定化させることができるプローブ支持基板の製造方法を提供する。
【解決手段】本発明のプローブ支持基板１０は、プローブ支持基板１０は、複数の金属薄板１１と第１、第２の金属薄板１３、１４が積層され且つ互いに接合された積層体と、積層体の上面に形成されて複数のプローブ２０を積層体から電気的に絶縁する絶縁被膜１６と、を備え、複数の金属薄板１１、１３、１４のうちの第２の金属薄板１３には、プローブ２０のリード部２０Ｃを摺動可能に支持し且つプローブ２０の支持位置を決める位置決め孔１７Ａを有する絶縁性の支持薄板１７が複数個所で一体化して形成されており、且つ、これらの支持薄板１７がその両面に配置された第１、第３の金属薄板１１、１４によって挟持されていると共に位置決め孔１７Ａが貫通孔１０Ａ内に位置している。 （もっと読む）

【課題】半導体基板の金属汚染評価をＤＬＴＳ法によってより一層高感度に行うための手段を提供する。
【解決手段】半導体試料上の半導体接合に対して空乏層を形成するための逆方向電圧Ｖ_Rと該空乏層にキャリアを捕獲するための弱電圧Ｖ₁とを交互かつ周期的に印加することで発生するＤＬＴＳ信号を温度を変化させながら測定し第一のＤＬＴＳスペクトルを得て、又上記半導体接合に対して、上記Ｖ_Rを周期的に印加することで発生するＤＬＴＳ信号を温度を変化させながら測定し第二のＤＬＴＳスペクトルを得て、第二のＤＬＴＳスペクトル、または第二のＤＬＴＳスペクトルを直線ないし曲線近似して得られたスペクトルを補正用スペクトルとして、該補正用スペクトルと前記第一のＤＬＴＳスペクトルとの差分スペクトルを得る。前記差分スペクトルを評価用ＤＬＴＳスペクトルとして用いる。 （もっと読む）

【課題】ＬＳＩ素子や、ＬＥＤ素子およびレーザ素子などの発光素子などの検査および処理対象のデバイスに対して検査するＥＳＤ耐性試験の結果や通常動作試験の結果、不良デバイスを正常な絶縁状態に回復させるリペア装置およびリペア方法を提供する。
【解決手段】高電圧電源２により充電される複数の高圧コンデンサ７からの各電荷ストレスを複数のデバイス６にそれぞれ一括して同時に印加する電圧印加手段および電流供給手段としての電圧印加および電流供給回路２０と、高電圧電源２から電流を電圧印加および電流供給回路２０により電荷ストレス印加後の複数のデバイス６に供給した状態で、当該複数のデバイス６がリーク欠陥デバイスであるかどうかを自動判定する判定手段とを有し不良と判定された場合、規定回数に達するまで、ＥＳＤ耐性試験のフローを繰り返す。 （もっと読む）

【課題】製造コストの高騰、および故障の発生を抑えつつ小形化を実現する。
【解決手段】複数のプローブ１２と、各プローブ１２を保持する保持部１１とを備え、保持部１１は、挿通孔１１ｃを有する板状体で構成され、プローブ１２は、先端部２１ｃが保持部１１の下面１１ａから突出するように挿通孔１１ｃに挿通された被覆導線２１で構成されると共に、挿通孔１１ｃの中心軸Ａに沿って移動可能でかつ他の被覆導線２１に対して絶縁された状態で挿通孔１１ｃに充填された弾性材料１３を介して保持部１１に保持されている。 （もっと読む）

【課題】プローブの支持孔を所望の位置に高精度に形成することができるプローブ支持基板の製造方法を提供する。
【解決手段】本発明のプローブ支持基板の製造方法では、第１の金属薄板１１にプローブ２０より大径の孔１１Ａを複数のプローブ２０の配列パターンに即して複数形成し、複数の大径孔１１Ａの互いに対応する大径孔１１Ａ同士をそれぞれ位置合わせして第１の金属薄板１１を複数枚積層して第１の積層体１２を得る。次いで、第１の積層体１２の主面に第２の金属薄板１３を積層して第２の積層体１４を得た後、第２の積層体１４を加熱、加圧して複数の第１の金属薄板１１と第２の金属薄板１３をそれぞれ互いに接合し、複数のプローブ２０の位置決め孔１３Ａを、複数の大径孔１１Ａに対応させてプローブ２０の外径に即した大きさで第２の金属薄板１３に形成する。 （もっと読む）

【課題】プローブカードの熱変形の影響によるプローブのコンタクト位置ずれなどを防止した半導体検査装置を提供すること。
【解決手段】プローブカード１に、発熱体４ａおよび４ｂと、発熱体４ａおよび４ｂによって高温にされたプローブカード１表面の温度を計測する温度センサ６とが設けられる。測定装置７は、発熱体４ａおよび４ｂに電流を印加する電流印加部８と、温度センサ６の電流値を計測することによって、プローブカード１表面の温度を計測する電流計測部９とを含み、電流計測部９によって計測された電流値に応じて、電流印加部８を制御することによりプローブカード１表面の温度を制御する。したがって、プローブカード１の表面温度を一定値に保つことができ、プローブカード１の熱変形の影響によるプローブ２のコンタクト位置ずれなどを防止することが可能となる。 （もっと読む）

【課題】電気的接続装置の支持体の被検査体に対向する対向面領域に異物が付着したことを検知し、異物が付着した状態で電気検査が繰り返されることを防止することにある。
【解決手段】電気的接続装置は、電極が設けられた平面を有する被検査体の電気検査に用いられ、前記被検査体の前記平面に間隔をおいて該平面に対向して配置される対向面領域を備える支持体と、前記電極に接触されるべき針先部を有し、該針先部が前記電極に接触可能に前記対向面領域から突出する複数のプローブと、前記対向面領域に張り巡らされた少なくとも１つの配線であって互いに近接して並行に延び前記対向面領域から露出する複数の近接部分を有する配線と、前記近接部分での短絡又は前記配線の断線を検知可能な電気計測装置に前記配線を電気的に接続するための、各配線に電気的に接続された検知用電極とを含む。 （もっと読む）

【課題】ウェハに含まれる半導体集積回路の電気的特性の測定には、測定対象となる全ての半導体集積回路が専用の測定回路を備えている必要があるが、全ての半導体集積回路に対して専用の測定回路を配設すると、半導体集積回路の面積が増加してしまう問題がある。そのため、半導体集積回路の面積を増加させることなく、半導体集積回路の電気的特性の測定を可能とする半導体試験装置が望まれる。
【解決手段】半導体試験装置は、第１の半導体集積回路と、電気的特性を測定するための測定回路及び測定端子と、前記測定回路に近接する第２の半導体集積回路と、を含むウェハの特性の測定を行う測定部と、第２の半導体集積回路に対して実施するウェハテストから得られる第１の電気的特性と、測定端子から測定した第２の半導体集積回路についての第２の電気的特性と、の相関に基づいて第１の半導体集積回路について第２の電気的特性を推定する制御部と、を備えている。 （もっと読む）

【課題】本発明は、テスト時に半導体の終端部での放電を防止することが可能な半導体テスト治具を提供することを目的とする。
【解決手段】本発明による半導体テスト治具は、プローブピン３と、プローブピン３を平面視で囲むように設けられた絶縁物２とが配設された土台１と、土台１のプローブピン３および絶縁物２が配設された側の面に対向して配置され、土台１側の面上に被検体４を載置することが可能なステージ６とを備え、ステージ６に被検体４を載置して土台１とステージ６とが接近する方向に移動する際、プローブピン３が被検体４に形成された電極と接触すると共に、絶縁物２が被検体４に接触することを特徴とする。 （もっと読む）

【課題】 集積回路の検査精度を向上させることができる集積回路検査装置を提供する。
【解決手段】 集積回路検査装置１は、半導体基板２１、及び半導体基板２１の表面２１ａ側に形成された回路部２２を有する集積回路２０を検査するための装置である。集積回路検査装置１は、集積回路２０に照射される光Ｌを発生する光発生部３と、集積回路２０に照射される光Ｌの波長幅を調整する波長幅調整部５，１４と、集積回路２０に照射される光Ｌの照射位置を調整する照射位置調整部８と、光発生部３からの光Ｌが半導体基板２１の裏面２１ｂを介して回路部２２に照射されたときに、集積回路２０からの光Ｌを検出する光検出部１２と、を備えている。 （もっと読む）

【課題】複数の接触端子と複数のチップ電極の接触圧力のばらつきを低減する。
【解決手段】薄膜シート（第１シート）２は、複数のコンタクタ（接触端子）３が形成された主面（接触端子形成面）２ａ、および主面２ａの反対側に位置する裏面２ｂを有する。また、薄膜シート２には、主面２ａと裏面２ｂの間に複数の配線２３、ダミー配線２６が配置される。複数のコンタクタ３が配列されるコンタクタ群（第１接触端子群）の端部に配置されるコンタクタ３ｅとダミー配線２６の間には、薄膜シート２の主面２ａから裏面２ｂまでを貫通する開口部から成るスリット２ｄが、配線２３に沿って形成されている。 （もっと読む）

【課題】本発明は、低コストかつ短時間でデバイスの高周波特性を測定する高周波特性測定装置を提供することを目的とする。
【解決手段】本願の発明に係る高周波特性測定装置は、実装前のデバイスにプローブ針を当てて高周波特性を測定する高周波特性測定装置であって、入力整合回路が形成された入力整合回路基板と、該入力整合回路基板と電気的に接続された第１同軸コネクタと、該入力整合回路基板と電気的に接続された複数の第１プローブ針と、出力整合回路が形成された出力整合回路基板と、該出力整合回路基板と電気的に接続された第２同軸コネクタと、該出力整合回路基板と電気的に接続された複数の第２プローブ針と、を備えたことを特徴とする。 （もっと読む）

【課題】 屈曲部に柔軟性を持たせたバーチカルプローブと、このバーチカルプローブを備えた狭小ピッチ対応のプローブヘッドを提供する。
【解決手段】 プローブヘッド１は、プローブハウジング２と、傾斜して配置されたバーチカルプローブ３とを備え、プローブハウジング２の上面２ａには複数の第１のスルーホール２ｂ、２ｂ…が設けられて、底面２ｆには第２のスルーホール２ｅ、２ｅ…が設けられ、第１のスルーホールおよび第２のスルーホール間に空洞部２ｍが形成され、これらの間にバーチカルプローブが挿着され、プローブ上部３ａおよびプローブ下部３ｂの幅より狭くなった屈曲部３ｅが設けられ、プローブ下部にはプローブ先端３ｄ側に向かって幅３ｇを更に狭くする段差３ｆを備え、段差がプローブハウジングの第２のスルーホールの淵部２ｇに係止され、バーチカルプローブは屈曲方向に変形して上下に伸縮して良好な電気的接続をする。 （もっと読む）

【課題】 狭小な電極パッドが狭ピッチで配置された半導体デバイスの電気的特性試験が可能な電気的接触子ユニットを提供する。
【解決手段】 コンタクトプローブ１ａ（１ｂ）は、一端にコンタクト部１０が形成されたコンタクト軸１１と、コンタクト軸１１から互いに反対方向へ分岐し、ガイド板３（４）に当接する一対のアーム部１２ａ（１２ｂ）とを備えている。このため、コンタクト部１０を検査対象物に接触させることによって受ける圧力を一対のアーム部１２ａ（１２ｂ）に分散させ、弾性変形したアーム部１２ａ（１２ｂ）の反発力のうち、ガイド板３（４）に平行な成分を打ち消すことにより、コンタクト部１０のスクラブ量を抑制することができる。従って、十分なオーバードライブ量と、適度なスクラブ量とを確保し、コンタクト部１０が検査対象物の電極パッドから外れるのを抑制することができる。 （もっと読む）

【課題】従来のプローブカードでは、セラミック基板の両面を高精度に形成しなければならない。
【解決手段】電子部品に電気信号を授受するための複数のプローブを有するプローブユニット７と、プローブユニット７が設けられた第１面１２ａを有し、且つ、前記複数のプローブに電気的に接続する第１配線が設けられたプローブ基板５と、プローブ基板５の第１面１２ａ側に設けられ、前記第１配線に電気的に接続する第２配線を有するメイン基板３と、を有し、メイン基板３は、第１面１２ａに対して平面視で、プローブユニット７を囲む領域の外側に設けられている、ことを特徴とするプローブカード。 （もっと読む）

【課題】完成前の加工段階では良好な加工性を備え、完成品状態で十分な硬度を有するプローブピンを提供する。
【解決手段】Inまたは/およびSn：0.2〜1.2mass%、Pd：35〜50mass%、Cu：25〜40mass%、Ag：15〜40mass%および不可避不純物からなる合金を、55〜99.6%の加工率[加工率(%)=((加工前の断面積−加工後の断面積)/加工前の断面積)×100とする]でプローブピン用材料に加工する。280〜440のビッカース硬さを有し上記加工率のプローブピン用材料を、所望の形状に加工した後、300〜500℃で加熱、析出処理する。 （もっと読む）

【課題】検査時におけるゲート電極パッドへのストレスを低減し得る半導体装置を提供する。
【解決手段】一実施形態に係る半導体装置は、ＭＯＳＦＥＴ構造を有する複数の単位セルを含む半導体装置であって、各単位セルのＭＯＳＦＥＴ構造が有するゲート電極に電気的に接続されるゲート電極配線２４と、ゲート電極配線に電気的に接続されており各ゲート電極を外部接続するためのゲート電極パッド３０と、ゲート電極配線に電気的に接続されており検査用プローブが接触されるプローブ用電極パッド５８とを備える。 （もっと読む）

【課題】欠陥検出の精度を向上させることのできる欠陥検査方法を提供する。
【解決手段】ウェハ上に欠陥があるか否かを検査する第１の欠陥検査処理（ステップＳ１１）を実行した後、その第１の欠陥検査処理にて検出された欠陥により、不良チップを判定する（ステップＳ１２，Ｓ１３）。続いて、不良チップを除いて、その不良チップに隣接するチップに欠陥があるか否かを、第１の欠陥検査処理よりも検査感度を上げて検査する（ステップＳ１６）。 （もっと読む）