【課題】良好な側壁形状の開口を有する半導体装置の製造方法および半導体装置を提供する。
【解決手段】ＧａＡｓ基板１０１上に形成された誘電体膜１０２の一部を誘電体膜１０２の表面から所定の深さまでエッチングする第１のエッチング工程と、第１のエッチング工程により誘電体膜１０２がエッチングされた第１のエッチング領域１１において誘電体膜１０２をエッチングしてＧａＡｓ基板１０１の表面を露出し、かつ、第１のエッチング領域１１を包含する第２のエッチング領域１２において第１のエッチング領域１１以外の領域に配置された誘電体膜１０２を所定の膜厚までエッチングする第２のエッチング工程とを含む。 （もっと読む）

【課題】シリコン等をエッチングするための反応ガスの利用効率を高め、エッチングレートを高くする。
【解決手段】被処理物９を搬入側排気チャンバー２０、処理チャンバー１０、搬出側排気チャンバー３０の順に搬送する。処理チャンバー１０内に反応ガスを導入する。排気手段５によって、排気チャンバー２０，３０の内圧が外部の圧力及び処理チャンバー１０の内圧より低圧になるよう、排気チャンバー２０，３０内のガスを吸引して排気する。好ましくは、連通口１３，１４におけるガス流の流速を０．３ｍ／ｓｅｃ〜０．７ｍ／ｓｅｃとする。 （もっと読む）

【課題】段差を有する膜構造を高精度にエッチングするプラズマ処理装置またはドライエッチング方法を提供する。
【解決手段】真空容器１０７と、この真空容器内部の処理室内に配置されその上面にエッチング対象のウェハ１１２が載せられる下部電極１１３と、下部電極１１３にバイアス電位を形成するための高周波電力を供給するバイアス印加装置１１８，１２０と、前記処理室内に反応性ガスを導入するガス供給手段１１１と、前記処理室内にプラズマを生成するための電界を供給する電界供給手段１０１〜１０３と、前記高周波電力により前記ウェハ１１２に入射する前記プラズマ中のイオンのエネルギーの分布を調節する調節装置１２７とを備えたプラズマ処理装置。 （もっと読む）

【課題】プラズマエッチングリアクタの静電チャックの寿命を向上させるチャンバ洗浄機構を提供する。
【解決手段】一実施形態において、プラズマを生成するよう構成されたプラズマ処理チャンバ１００は、基板を受けるよう構成された内側下部電極１３１と、内側下部電極の外側に配置された外側下部電極１３３とを備えた下部電極アセンブリを備えている。プラズマ処理チャンバは、上部電極１１１を備え内側下部電極１３１と外側下部電極１３３との真上に配置された上部電極アセンブリ１１２を、さらに備える。 （もっと読む）

【課題】極めて微細なパターンを形成できるフォトマスクブランク及びそのフォトマスクブランクに微細パターンを形成したフォトマスクを提供する。
【解決手段】透明基板上に、少なくとも２層からなる薄膜を有するフォトマスクブランクであって、前記薄膜は、タンタル、窒素、およびキセノンを含む材料からなる第１の層と、該第１の層の上面に積層されるタンタル、酸素、およびアルゴンを含む材料からなる第２の層とを有することを特徴とする。 （もっと読む）

【課題】レジストパターンの形成において、残膜をエッチングする工程後のレジストパターンの凸部の幅が、残膜をエッチングする工程前におけるレジストパターンの凸部の幅以上の所望の幅となることを可能とする。
【解決手段】凹凸パターンが転写されたレジスト膜２の残膜エッチング工程が、エッチングの際に堆積物４を生成する堆積性ガスを含有する第１のエッチングガスを用いて、レジストパターンにおける凸部の側壁に堆積物４が堆積しかつ残膜がエッチングされる条件でレジスト膜２をエッチングする第１のエッチング工程を含み、堆積物４を含めた上記凸部の幅が残膜エッチング工程前における上記凸部の幅以上の所望の幅となるように第１のエッチング工程以後の工程によってレジスト膜２をエッチングする。 （もっと読む）

【課題】無機膜をマスクとして有機膜をエッチングする場合に、ボーイング等のエッチング形状不良を生じさせずにエッチングすることができるプラズマエッチング方法を提供すること。
【解決手段】処理容器内に、その表面がシリコン含有物からなる上部電極と、被処理基板が載置される下部電極とが配置され、上部電極と下部電極との間にプラズマを形成して被処理基板に対してプラズマエッチングを行うプラズマエッチング装置を用い、無機膜をマスクとして被処理基板の有機膜をプラズマエッチングするにあたり、有機膜を途中までプラズマエッチングし、その後、プラズマを形成しつつ上部電極に負の直流電圧を印加して、エッチング部位の側壁に上部電極のシリコン含有物を含む保護膜を形成し、その後、プラズマエッチングを継続する。 （もっと読む）

【課題】シリコン絶縁層とシリコン基板とを貫通する孔の加工の精度を配線が含まれる領域にて高めることのできるシリコン基板のエッチング方法、及びシリコン基板のエッチング装置を提供する。
【解決手段】ダミー配線１３ｄ，１５ｄの埋め込まれた凹部を有して該凹部の内面にはバリアメタル層１３ｂ，１５ｂが形成されたシリコン絶縁層１３ａ，１５ａを有するシリコン基板１１に対して、シリコン絶縁層１３ａ，１５ａとシリコン基板１１とを貫通する孔をダミー配線１３ｄ，１５ｄが含まれる領域に形成する。ダミー配線１３ｄ，１５ｄ、バリアメタル層１３ｂ，１５ｂ、シリコン絶縁層１３ａ，１５ａをエッチングした後にシリコン基板１１をエッチングする。加えて、シリコン基板１１のエッチングを終了する前に、シリコン絶縁層１３ａ，１５ａ及びシリコン基板１１の少なくとも１つを希ガスでスパッタする。 （もっと読む）

【課題】基板に対してプラズマ処理を行う装置についてダミー基板を用いずにプラズマによりクリーニングするにあたり、載置台表面の損傷を抑制することのできる技術を提供すること。
【解決手段】プラズマエッチング処理後に、サセプタ３の表面を露出した状態でプラズマエッチング装置の真空容器１の内部をプラズマＰによりクリーニングし真空容器１の内部に付着した反応生成物Ａを除去する。このとき、プラズマＰに直流電圧を印加する。これにより、高密度なプラズマＰを得ながらそのプラズマＰのイオンエネルギーを低減させることができるため、良好なクリーニングを行いつつサセプタ３の表面の損傷を抑えることができる。 （もっと読む）

【課題】 反射電極の表面にダメージを与えることなく、異物を除去する技術が望まれている。
【解決手段】 半導体ウエハのチップ領域に、複数の反射電極を形成する。反射電極の表面を覆うように、半導体ウエハの上に絶縁膜を形成する。反射電極が絶縁膜で覆われた状態で、チップ領域とは異なるナンバリング領域に、凹凸による識別標識を形成する。識別標識を形成した後、反射電極の上面が露出するまで絶縁膜を除去する。 （もっと読む）

【課題】 ワーク表面に均一な濃度で処理ガスを吹き付けることができる表面処理用ノズル装置を提供する。
【解決手段】
ノズル装置のガス通路は、処理ガスが供給されるガス供給口と、上記ガス供給口からの処理ガスを分け、一直線上に間隔をおいて水平に並んだ多数の分岐下流端１２ｂへと送る通路分岐部と、これら分岐下流端１２ｂの配列方向と平行をなして直線的に連続して延びる合流部８０と、流れ方向変更部９０と、吹出スリット６１とを有している。流れ方向変更部９０は、多数の分岐下流端１２ｂから合流部８０へ送られてきた処理ガスを、下向きに送る第１通路部分９１と、上向きに送る第２通路部分９２と、下向きに送る第３通路部分９３とを有し、この第３通路部分９３からの処理ガスが吹出スリット６１からワークＷに向かって下向きに吹き付けられる。 （もっと読む）

【課題】パターンの微細化、特に、ＳＲＡＭのセル面積を縮小するためには、隣接ゲートの端部間距離を縮小することが重要となる。しかし、２８ｎｍテクノロジノードにおいては、ＡｒＦによる単一回露光でパターンを転写することは、一般に困難である。従って、通常、複数回の露光、エッチング等を繰り返すことによって、微細パターンを形成しているが、ゲートスタック材にＨｉｇｈ−ｋ絶縁膜やメタル電極部材が使用されているため、酸化耐性やウエットエッチ耐性が低い等の問題がある。
【解決手段】本願発明は、メモリ領域におけるｈｉｇｈ−ｋゲート絶縁膜およびメタル電極膜を有するゲート積層膜のパターニングにおいて、最初に、第１のレジスト膜を用いて、隣接ゲート電極間切断領域のエッチングを実行し不要になった第１のレジスト膜を除去した後、第２のレジスト膜を用いて、ライン＆スペースパターンのエッチングを実行するものである。 （もっと読む）

【課題】イットリア部品の製造方法を提供する。
【解決手段】固形イットリアサンプルが処理開始時に用意される。固形イットリアサンプルを高温環境に曝露することでイットリアサンプルを焼結し、機械加工して部品を形成し、部品を既定の加熱速度で加熱してアニーリングする。部品を一定のアニーリング温度で維持し、部品を既定の冷却速度で冷却することを含む。この方法を用いて製造したバルクイットリア部品は、例えば応力の軽減や強化された耐化学薬品性を含む、特性の改善を示すことが判明した。 （もっと読む）

【課題】プラズマの逆流を防止して冷却板の損傷を防ぐことができ、被処理基板に面内均一なプラズマ処理を行わせることができるプラズマ処理装置用電極板を提供する。
【解決手段】電極板３は、厚さ方向に貫通する通気孔１１が複数設けられてなり、通気孔１１は、径が大きい第１穴部２１と、第１穴部２１より径が小さい第２穴部２２とが互いに連通して形成されており、第１穴部２１は被処理基板側の放射面３ａに開口し、電極板３の中央部に配置される通気孔１１の第２穴部２２の長さＢは、電極板３の外周部に配置される通気孔１１の第２穴部２２に比べて短く設定されている。 （もっと読む）

【課題】効率良く多段の良好な形状の階段状の構造を形成することのできる半導体装置の製造方法及びコンピュータ記録媒体を提供する。
【解決手段】第１の誘電率の第１の膜と、第１の誘電率とは異なる第２の誘電率の第２の膜とが交互に積層された多層膜と、多層膜の上層に位置しエッチングマスクとして機能するフォトレジスト層とを有する基板をエッチングして、階段状の構造を形成する半導体装置の製造方法であって、フォトレジスト層をマスクとして第１の膜をプラズマエッチングする第１工程と、水素含有プラズマにフォトレジスト層を晒す第２工程と、フォトレジスト層をトリミングする第３工程と、第３工程によってトリミングしたフォトレジスト層及び第１工程でプラズマエッチングした第１の膜をマスクとして第２の膜をエッチングする第４工程とを有し、第１工程乃至第４工程を繰り返して行うことにより、多層膜を階段状の構造とする。 （もっと読む）

【課題】被処理基板の第１面の表面処理を抑制又は防止しながら、第１面とは反対側の第２面を反応ガスにて表面処理する。
【解決手段】搬送手段２にて被処理基板９を搬送路３に沿って搬送し、反応室１０に搬入する。被処理基板９の第１面９ａを搬送路３と直交する方向の第１側に向け、かつ第２面９ｂを第２側に向ける。反応ガスを供給部３０の供給口３９から反応室１０に供給する。反応室１０内の搬送路３より第１側の第１室部１１のうち被処理基板９にて第２室部１２と隔てられた第１隔室部分１１ａに置換手段５０から不活性ガスからなる置換ガスを供給し、第１隔室部分１１ａのガスを置換ガスに置換する。 （もっと読む）

【課題】窓部の損傷を低減させることができるプラズマ処理装置およびプラズマ処理方法を提供する。
【解決手段】プラズマ処理装置は処理容器２と、前記処理容器の内部を減圧する減圧部９と、被処理物を載置する載置部４と、内部にガスを供給するガス供給部１８と、電磁波を透過させる窓部３と、前記窓部の外方に配置され、電磁場を発生させる複数の導体部２１と複数の容量部とを有した負荷部２０と、前記負荷部２０に電力を印加する電源６ｂと、を備えている。前記導体部２１と前記容量部とは電気的に交互に接続され、被処理物のプラズマ処理を行う場合には、前記容量部同士の間に設けられた前記導体部２１において電位差の虚数成分が０（ゼロ）となる位置が生じるようにされ、前記負荷部２０の第１の端子と、第２の端子と、の間における電位差の虚数成分の値が電位差の実数成分の値以下とされている。 （もっと読む）

【課題】
半導体工業で求められている、フッ素以外のハロゲンを実質上含まないモノフルオロメタンを実用的かつ効率的に製造する方法を提供する。
【解決手段】
本発明は、１−メトキシ−１，１，２，２−テトラフルオロエタンを触媒と接触させて熱分解する熱分解工程と、熱分解生成物からモノフルオロメタンを回収する工程とを少なくとも有するモノフルオロメタンの製造方法であり、回収する工程において行われる分離は、蒸留、吸収、反応などによることができる。 （もっと読む）

【課題】低コストでしきい値電圧のバラツキの少ないノーマリーオフ化されたＨＥＭＴを提供する。
【解決手段】基板１０の上方に半導体層２１〜２４を形成する工程と、半導体層２３〜２４にフッ素成分を含むガスを用いたドライエッチングによりリセス５１となる開口部を形成する工程と、半導体層を加熱することによりリセス５１の側面及び底面に付着しているフッ素を半導体層２２〜２４に拡散させフッ素を含む領域を形成する工程と、リセス５１の内面及び半導体層２２〜２４上に絶縁膜３０を形成する工程と、リセス５１が形成されている領域に絶縁膜３０を介し電極４１を形成する工程と、を有する。 （もっと読む）

【課題】基板の温度が１００℃以下の低温環境下において、基板上の被処理膜をエッチングする際のマスクを所定のパターンに適切に形成する。
【解決手段】ウェハＷの被処理膜４００上に反射防止膜４０１とレジストパターン４０２が形成される（図１０（ａ））。レジストパターン４０２がトリミングされると共に、反射防止膜４０１がエッチングされる（図１０（ｂ））。ウェハＷの温度を１００℃以下に維持した状態でプラズマ処理を行い、レジストパターン４０２及び反射防止膜パターン４０３上に、１００ＭＰａ以下の膜ストレスを有するシリコン窒化膜４０４が成膜される（図１０（ｃ））。シリコン窒化膜４０４がエッチングされ、レジストパターン４０２及び反射防止膜パターン４０３が除去されて、被処理膜４００上にシリコン窒化膜パターン４０５が形成される（図１０（ｄ））。 （もっと読む）