【課題】高い電荷移動度を有し、大面積表示装置に対して均一な電気的特性を得ることができる薄膜トランジスタ表示板及びその製造方法を提供する。
【解決手段】絶縁基板上に形成されたゲート電極と、前記ゲート電極上に形成されたＳｉＮｘから構成された第１ゲート絶縁膜と、前記第１ゲート絶縁膜の上に形成されたＳｉＯｘから構成された第２ゲート絶縁膜と、前記ゲート電極と重畳するように形成され、チャネル部を有する酸化物半導体層と、前記酸化物半導体層及び前記ゲート電極の上部に形成されたＳｉＯｘから構成された保護膜とを含み、前記保護膜はドレイン電極拡張部を露出するコンタクトホールを含む。ここで、前記コンタクトホールは、ドレイン電極拡張部を直接的に露出する部分の保護膜が、その上部の保護膜よりさらに狭い領域を占める形状を有する。 （もっと読む）

【課題】少ない層間接続プロセス工程数で、コンタクト部分の面積を小さくすることのできる半導体装置及び製造方法を提供する。
【解決手段】多層導体配線１０は、スルーホール１５は、導体１３の一部は、ひさし部１３Ｃとしてスルーホール１５の内側に露出する。そして、スルーホール１５のスルーホール用孔の内側に埋め込まれた埋め込み金属１６とひさし部１３Ｃとで、側面コンタクト構造を形成することができる。 （もっと読む）

【課題】シリコン基板裏面をソース電極として使用するＬＤＭＯＳＦＥＴにおいて、出力効率向上のため、基板抵抗を下げようとして高濃度ボロンドープ基板を用いると、ソースドレイン間のリーク不良が、多発することが、本願発明者等によって明らかにされた。更に、この不良解析の結果、ソース不純物ドープ領域からＰ型エピタキシ層を貫通してＰ型基板に至るＰ型ポリシリコンプラグに起因する不所望な応力が、このリーク不良の原因であることが明らかにされた。
【解決手段】本願発明は、ＬＤＭＯＳＦＥＴを含む半導体装置であって、ＬＤＭＯＳＦＥＴのソース不純物ドープ領域の近傍の上面から下方に向けてエピタキシ層内をシリコン基板の近傍まで延び、前記エピタキシ層内にその下端があるシリコンを主要な成分とする導電プラグを有する。 （もっと読む）

【課題】Ｄ−ＲＡＭのキャパシタを形成するシリンダのドライエッチ加工において、従来技術の製造方法ではアスペクト比が高いシリンダやコンタクトの形状がボーイング形状となり隣接するホール間ショートの問題やホール内に形成する電極成膜のカバレッジ異常などの問題が発生する。
【解決手段】本発明ではシリコン酸化膜４ａにコンタクトホールを形成する際にボーイングが発生する部分にＬｏｗ−ｋ膜の炭化シリコン酸化膜５を挿入して積層構造とし、ドライエッチでシリコン酸化膜４ａのエッチング速度に対し、炭化シリコン酸化膜５のエッチング速度が１／５〜１／１０と遅い条件にすることでボーイング形状の抑制を可能にした。 （もっと読む）

【課題】本発明ではフォトリソグラフィー技術解像限界付近のパターン形成を安定して形成すると共に、コンタクトプラグなどの構造物における目合わせずれや接触面積の縮小による接触電気抵抗の増大や接続不良を解決する。
【解決手段】半導体基板上に形成された絶縁材料層１００に、第１の方向に延在し、底部の幅Ｗ１より上部の幅Ｗ２が広い第１の溝１０１を形成する工程と、第１の溝１０１内に、溝の上端より低い位置まで埋め込み層１０２を形成する工程と、埋め込み層１０２上に露出している第１の溝１０１の側壁を覆うサイドウォール１０３を形成する工程と、サイドウォール１０３をマスクとして埋め込み層１０２をエッチングして第１の方向に分離する工程と、
を含むことを特徴とする。 （もっと読む）

【課題】半導体基板のタングステンの腐食を抑制でき、かつ、半導体基板上のプラズマエッチング残渣及び／又はアッシング残渣の除去性に優れた洗浄組成物、並びに、前記洗浄組成物を用いた半導体装置の製造方法及び洗浄方法を提供すること。
【解決手段】（成分ａ）水、（成分ｂ）アミン化合物、（成分ｃ）ヒドロキシルアミン及び／又はその塩、（成分ｄ）第４級アンモニウム化合物、（成分ｅ）有機酸、並びに、（成分ｆ）水溶性有機溶剤、を含み、ｐＨが６〜９であることを特徴とする、半導体基板上に形成されたプラズマエッチング残渣及び／又はアッシング残渣除去用の洗浄組成物、並びに、前記洗浄組成物を用いた半導体装置の製造方法及び洗浄方法。 （もっと読む）

【課題】任意の方向に傾斜した開口部を形成可能な基板の製造方法、半導体装置の製造方法、およびこれを適用した半導体装置を備えた電気光学装置を提供すること。
【解決手段】本適用例の素子基板１０１の製造方法は、素子基板１０１上に設けられた半導体装置としてのＴＦＴ１１０を覆うと共に第１開口部としての孔１０４ａが設けられた第２絶縁膜としての層間絶縁膜１０４をマスクとして、素子基板１０１の面法線１０１ａと交差する一の方向からドライエッチングを第１絶縁膜としてのゲート絶縁膜１０３に施して、孔１０４ａに連通すると共にＴＦＴ１１０のドレイン電極１１０ｄに開口する第２開口部としての孔１０３ａを形成する。 （もっと読む）

【課題】異種金属が露出した基板表面の洗浄において卑金属の溶解を防止する。。
【解決手段】基板保持台２６に保持された基板２４表面の周縁部の上方にノズル２１を配置し、カーボン電極２３Ａを通じて電圧発生装置２９により電圧を印加された薬液２１３をノズル２１から基板２４表面の周縁部に供給する。次に、薬液２１３をノズル２１から供給しながら、基板２４表面の中央部の上方にノズル２１を移動させた後、薬液２１３をノズル２１から基板２４表面の中央部に供給する。 （もっと読む）

【課題】コンタクトホールをより微細に形成することができる薄膜のパターニング方法及び表示パネルの製造方法を提供する。
【解決手段】所定の段差部を有した絶縁層２５を形成する工程と、スパッタ法により前記段差部を覆うようにして前記絶縁層２５上に犠牲層２８を成膜する工程と、前記段差部に対応する領域における前記犠牲層２８のうちの少なくとも一部の除去と、前記除去により前記犠牲層２８から露出された領域における前記絶縁層２５の除去とを、ドライエッチングにより連続して行う工程と、前記ドライエッチングで残存した前記犠牲層２８の少なくとも一部をウェットエッチングにより除去する工程と、を有する。 （もっと読む）

【課題】配線溝パターンの深さを精密に制御でき、かつ当該配線溝パターンのダメージ形成を抑制できる半導体装置の製造方法を提供する。
【解決手段】拡散防止膜ＡＤＦ上に、第２の低誘電率膜ＬＯＷＫ２ｃ、第３の低誘電率膜ＬＯＷＫ３ｃ、マスク層となるべき膜がこの順に積層される。マスク層となるべき膜をエッチングし、底面が第３の低誘電率膜ＬＯＷＫ３ｃの表面により構成される配線溝パターンを形成することにより、マスク層ＳＩＯ２ｄが形成される。アッシング処理により第１のレジストマスクが除去される。マスク層の配線溝パターンを用いて、底面が第２の低誘電率膜ＬＯＷＫ２ｃとなるように、配線溝ＴＲＣＨが形成される。充填される銅金属ＣＵａの頂面から第３の低誘電率膜ＬＯＷＫ３ｃまでの層がＣＭＰ法により除去される。上記各低誘電率膜はＦＳＧよりも誘電率が低く、第２の低誘電率膜ＬＯＷＫ２ｃは第３の低誘電率膜ＬＯＷＫ３ｃよりも誘電率が低い。 （もっと読む）

【課題】イオンエネルギー分布の制御に加えて正イオンによるチャージアップの緩和を行うことで、加工形状の制御をさらに高精度に行うことができる半導体装置の製造方法及び半導体製造装置を提供する。
【解決手段】半導体製造装置としてのプラズマ処理装置１０は、チャンバー１１と、チャンバー１１に設けられ、半導体ウエハＷが配置されるウエハ設置電極１２と、ウエハ設置電極１２に対向するようにチャンバー１１内に設けられた対向電極１３と、ウエハ設置電極１２に高周波電圧を印加する高周波電源１４と、ウエハ設置電極１２に高周波電圧と重畳するように負の第１のＤＣパルス電圧Ｖ_１を印加する第１のＤＣパルス電源１７Ａと、第１のＤＣパルス電圧Ｖ_１のオフ期間に、対向電極１３に負の第２のＤＣパルス電圧Ｖ_２を印加する第２のＤＣパルス電源１７Ｂとを備える。 （もっと読む）

【課題】形成されるパターンのアスペクト比が高くてもパターンが歪むのを防止することができるエッチング処理方法を提供する。
【解決手段】処理室１５内部にプラズマ生成用の高周波電力５５が印加され、サセプタ１２にイオン引き込み用の高周波電力５６が印加され、上部電極板２７に負の電位の直流電力が印加される基板処理装置１０において、ウエハＷ上のフォトレジスト膜４５において形成されたパターン４４の形状を改良する際、フォトレジスト膜４５をプラズマでエッチングし、該フォトレジスト膜４５を用いてＳｉＯ_２膜４０をプラズマでエッチングする際、負の電位の直流電力を上部電極板２７に印加するとともに、プラズマ生成用の高周波電力５５及びイオン引き込み用の高周波電力５６をパルス波状に印加してプラズマ生成用の高周波電力５５及びイオン引き込み用の高周波電力５６が印加されない状態を作り出す。 （もっと読む）

【課題】深さが深いホールであっても、良好な形状にエッチングすることのできるプラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体を提供する。
【解決手段】所定のパターンが形成されたフォトレジスト層と、フォトレジスト層の下層に位置する有機系の反射防止膜と、反射防止膜の下層に位置するＳｉＯＮ膜と、ＳｉＯＮ膜の下層に位置するアモルファスカーボン層と、により多層マスクを構成し、アモルファスカーボン層の下層に位置するシリコン酸化膜又はシリコン窒化膜を最終的なマスクとなるアモルファスカーボン層のパターンによりプラズマエッチングするプラズマエッチング方法であって、シリコン酸化膜又はシリコン窒化膜のプラズマエッチングを開始する際の初期マスクが、アモルファスカーボン層の上にＳｉＯＮ膜が残った状態であり、かつ、アモルファスカーボン層の膜厚／残ったＳｉＯＮ膜の膜厚≦１４である。 （もっと読む）

【課題】基板上に形成された配線用パターンの底部までＣｕ埋め込みが可能な基板の配線方法を提供する。
【解決手段】真空状態に保持された処理容器１００内にて配線用パターンが形成された基板を配線する方法であって、ウエハ上の配線用パターンを所望のクリーニングガスにより洗浄する前工程と、前工程後、クラスタ化された金属ガス（金属ガスクラスタＣｇ）を用いて配線用パターン内に金属ナノ粒子を埋め込む埋め込み工程と、を含むことを特徴とする基板の配線方法が提供される。 （もっと読む）

【課題】従来技術ではデュアルダマシン構造Ｖｉａ工程のＬｏｗ−Ｋ膜エッチング後の孔底部のエッチングにおいて、ストッパ膜のエッチングが進行しない課題があった。
【解決手段】本発明はプラズマエッチングするデュアルダマシンプロセスにおいて、デュアルダマシンプロセスのＶｉａ加工方法は、Ｖｉａパターニングされた上層レジスト膜をマスクとして反射防止膜をエッチングする第１ステップと、上層レジスト膜及び反射防止膜をマスクとして下層レジスト膜をエッチングする第２ステップと、下層レジスト膜をマスクとして前記Ｌｏｗ−Ｋ膜をエッチングする第３ステップと、ストッパ膜のエッチング前にプラズマ処理を行う第４ステップと、ストッパ膜をエッチングする第５ステップとを有することである。 （もっと読む）

【課題】ホール形状を垂直として微細化を図ることができるとともに、従来に比べて工程数を削減することができ、生産性の向上を図ることのできる半導体装置の製造方法を提供する。
【解決手段】基板にホールを形成するホール形成工程と、前記ホール内にポリイミド膜を形成するポリイミド膜形成工程と、前記基板を、前記ホール内の側壁部の前記ポリイミド膜を覆うマスクを使用せずに異方性エッチングして、前記ホール内の側壁部の前記ポリイミド膜を残したまま、前記ホール内の底部の前記ポリイミド膜の少なくとも一部を除去して貫通させるプラズマエッチング工程と、前記ホール内に導体金属を充填する導体金属充填工程とを具備した半導体装置の製造方法。 （もっと読む）

【課題】経済性を備え、地球環境に対する影響が小さく、かつ必要とされる性能を有するドライエッチング剤を提供する。
【解決手段】（Ａ）３，３，３−トリフルオロプロピンと、（Ｂ）Ｏ_２、Ｏ_３、ＣＯ、ＣＯ_２、ＣＯＣｌ_２、及びＣＯＦ_２からなる群より選ばれる少なくとも１種のガスを含むドライエッチング剤を用いることにより、酸化物、窒化物、炭化物、フッ化物、オキシフッ化物、シリサイド及びこれらの合金等を好適にエッチングできる。ドライエッチング剤は、大気中での分解性があり、地球温暖化への寄与もＣＦ_４やＣＦ_３Ｈ等のＰＦＣ類やＨＦＣ類より格段に低く、環境への負荷が低い。さらに、第二のガスとして、含酸素ガス、含ハロゲンガス、あるいは第三のガスとして不活性ガスと混合することで、飛躍的にプロセスウインドウを広げることができ、特殊な基板の励起操作等なしに高アスペクト比が要求される加工にも対応できる。 （もっと読む）

【課題】経済性を備え、地球環境に対する影響が小さく、かつ必要とされる性能を有するドライエッチング剤を提供する。
【解決手段】化学式ＣＦ_３Ｃ≡ＣＸ（但し、ＸはＦ、Ｃｌ、Ｂｒ、Ｉ、ＣＨ_３、ＣＦＨ_２、又はＣＦ_２Ｈを表す。）で表される化合物を含むドライエッチング剤を用いることにより、酸化物、窒化物、炭化物、フッ化物、オキシフッ化物、シリサイド及びこれらの合金等を好適にエッチングできる。ドライエッチング剤は、大気中での分解性があり、地球温暖化への寄与もＣＦ_４やＣＦ_３Ｈ等のＰＦＣ類やＨＦＣ類より格段に低く、環境への負荷が低い。さらに、第二のガスとして、含酸素ガス、含ハロゲンガス、あるいは第三のガスとして不活性ガスと混合することで、飛躍的にプロセスウインドウを広げることができ、特殊な基板の励起操作等なしに高アスペクト比が要求される加工にも対応できる。 （もっと読む）

【課題】ＤＲＡＭ素子のような半導体装置において、半導体基板の溝部におけるゲート電極の埋設状態が良好となり、配線抵抗が低減され、素子特性に優れた半導体装置の製造方法を提供する。
【解決手段】シリコン基板１の表面にゲート電極溝１３を形成する工程と、ゲート電極溝１３の内面に第１のバリア膜１６ａを形成する工程と、第１のバリア膜１６ａをエッチバックして、ゲート電極溝１３の底面に第１のバリア膜１６ａの一部を残存させながら除去する工程と、ゲート電極溝１３の内面と残存した第１のバリア膜１６ａの表面に第２のバリア膜１６ｂを形成する工程と、第２のバリア膜１６ａの表面にタングステン膜を形成する工程と、このタングステン膜及び第２のバリア膜１６ｂをエッチバックしてゲート電極溝１３内にそれぞれ一部を残存させながら各膜を一括除去する工程と、を具備する。 （もっと読む）

マスク層の下にアンダーカット形状を形成するエッチングプロセスによって基板にビアが形成される。ビアはコンフォーマルな絶縁層で覆われ、この構造にエッチングプロセスを実施して水平面から絶縁層を取り除くと共にビアの垂直な側壁の絶縁層を残す。ビアの上部領域はエッチバックプロセスの際、アンダーカットハードマスクによって保護される。
（もっと読む）