【課題】パワーＭＩＳＦＥＴのゲート抵抗を低減し、装置の特性の向上を図る。
【解決手段】チップ領域ＣＡのＹ方向にストライプ状に形成された複数の溝の内部の多結晶シリコン膜よりなるゲート部と電気的に接続されるゲート電極ＧＥを、前記ストライプ状の溝の間に形成されるソース領域と電気的に接続されるソース電極ＳＥと同層の膜で形成し、さらに、ゲート電極ＧＥを、チップ領域ＣＡの周辺に沿って形成されたゲート電極部Ｇ１と、チップ領域ＣＡをＸ方向に２分割するよう配置されたゲートフィンガー部Ｇ２とで構成し、ソース電極ＳＥを、ゲートフィンガー部Ｇ２の上部に位置する部分と、下部に位置する部分とで構成し、ゲート電極ＧＥおよびソース電極ＳＥをバンプ電極を介してリードフレームと接続する。 （もっと読む）

【課題】Ｃｕ配線層上にＣｕワイヤを実装可能とする半導体装置を提供すること。
【解決手段】本発明の半導体装置は、シリコン基板１上に形成される保護層６と、前記保護層６に形成され、前記シリコン基板１に形成される半導体素子と電気的に接続するＣｕ配線層９と、前記Ｃｕ配線層９を被覆し、前記保護層６上に形成される樹脂膜１０と、前記樹脂膜１０に形成される開口領域１１を介して前記Ｃｕ配線層９と接続するパッド電極１２と、前記パッド電極１２上にワイヤボンディングされるＣｕワイヤ１３とを有することを特徴とする。 （もっと読む）

【課題】パワーＭＯＳＦＥＴにおいては、アルミニウム系ソース電極下のアルミニウム拡散バリア・メタル膜として、チタンおよび窒化チタンからなるチタン系バリア・メタル膜が広く使用されている。しかし、本願発明者らが検討したところによると、チタン系バリア・メタル膜を使用すると、ウエハの反りが増大して、ウエハ・ハンドリングが困難となり、ウエハ割れやウエハ欠け等の問題が不可避となることが明らかとなった。この傾向は、最小寸法が０．３５マクロ・メートル以下の製品において特に顕著である。
【解決手段】本願発明は、アルミニウム系メタル層と下層のシリコン系半導体層の間のバリア・メタル層として、タングステン系バリア・メタル膜（ＴｉＷ等のタングステンを主要な成分とする合金膜）をスパッタリング成膜によって形成する際、スパッタリング成膜チャンバの気圧を１．２パスカル以下とするものである。 （もっと読む）

【課題】消費電流及び抗折強度に優れる半導体装置の製造方法を実現する。
【解決手段】
半導体装置の製造方法は、第１面の表面部に設けられた拡散領域１２を備える半導体基板１１を準備する工程（ａ）と、半導体基板１１の第１面上に第１金属配線１４ａ及び１４ｂを形成する工程（ｂ）と、半導体基板１１を厚さ方向に貫通する貫通孔１５を形成する工程（ｃ）と、貫通孔１５内に、第１金属配線１４ｂの裏面から半導体基板１１の第２面にまで延びる貫通電極１６を形成する工程（ｄ）と、半導体基板１１の第２面に凹部１７を形成する工程（ｅ）と、凹部１７内に、貫通電極１６と電気的に接続された第２金属配線１８を形成する工程（ｆ）とを備える。 （もっと読む）

【課題】スパッタリングターゲット及びこれを利用して製造される半導体素子を提供する。
【解決手段】重量％で０．０１％以上から１％未満のＮｉ、及び残部としてＷ及びその他の不回避な不純物で構成されるスパッタリングターゲットであり、また、バリア層と、バリア層上のシード層と、シード層上の導電層と、を備え、導電層は、重量％で０．０１％以上から１％未満のＮｉ、及び残部としてＷ及びその他の不回避な不純物で構成される、タングステンとニッケルとの合金薄膜を備える半導体素子である。 （もっと読む）

【課題】外部から侵入する水分に起因した再配線どうしのショートが防止された半導体装置を提供する。
【解決手段】本発明の半導体装置１０は、半導体基板１２と、半導体基板１２上に形成された第１樹脂層３０と、第１樹脂層３０の上面に形成されてパッド部４４を構成する再配線４８と、この再配線４８および第１樹脂層３０の上面を被覆する第２樹脂層３２とを備えている。そして、パッド部４４は、第２樹脂層の開口部１３から露出する露出領域４４Ａと、第２樹脂層３２により被覆される被覆領域４４Ｂとから成り、この被覆領域４４Ｂの幅（Ｌ１）を１０μｍ以上としている。 （もっと読む）

【課題】最新の０．１５μｍパワーＭＯＳＦＥＴにおいては、微細化によるセル・ピッチの縮小のためトレンチ部（ソース・コンタクト用の溝）において、アルミニウム・ボイド（アルミニウム系電極内に形成されるボイド）が多発することが、本願発明者らによって明らかにされた。この欠陥の発生は、主にアスペクト比が前世代の０．８４から一挙に２．８に上昇したことによると考えられる。
【解決手段】本願の一つの発明は、アスペクト比の大きい繰り返し溝等の凹部をアルミニウム系メタルで埋め込む際に、アルミニウム系メタル・シード膜の形成から埋め込みに至るまで、イオン化スパッタリングにより、実行するものである。 （もっと読む）

【目的】配線抵抗の上昇を抑制したまま、ＥＭ特性を改善させる半導体装置或いはその製造方法を提供することを目的とする。
【構成】本発明の一態様の半導体装置の製造方法は、基体上に絶縁膜を形成する工程（Ｓ１０４）と、絶縁膜に開口部を形成する工程（Ｓ１０６）と、開口部内に、ケイ化物の形成エネルギーがＣｕケイ化物の形成エネルギーよりも小さい金属含有膜を形成する工程（Ｓ１０８）と、前記金属含有膜が形成された開口部内に銅（Ｃｕ）膜を埋め込む工程（Ｓ１１２）と、Ｃｕ膜上に、３００℃未満の温度でＣｕとＳｉとを含有する化合物膜を選択的に形成する工程（Ｓ１２０）と、を備えたことを特徴とする。 （もっと読む）

【課題】Ｗ−ＣＳＰにおいて、絶縁樹脂を塗布した後の半導体ウエハーの反りを防止することで薄型、小型化された半導体装置を提供する。
絶縁樹脂からのアウトガスの発生量が少ない半導体装置を提供する。
【解決手段】
半導体基板１上に形成された絶縁層１２と、この絶縁層１２上に形成されたインダクター１３と、このインダクター１３を被覆する樹脂封止層１４とを備えてなり、前記インダクター１３が形成されていない領域の絶縁層１２の少なくとも一部が除去されている。 （もっと読む）

【課題】電極と配線との接続信頼性の高い半導体装置と、その半導体装置の製造方法を提供する。
【解決手段】
半導体装置の製造方法は、半導体基板１０と、半導体基板１０の第１の面１１の上に設けられた電極１４と、第１の面１１の上に設けられ、電極１４の第１の部分の上に位置する開口部１６ａを有する絶縁膜１６と、を有する構造体１を用意する工程と、電極１４の前記第１の部分の上から絶縁膜１６の上に至るまで第１の金属層１７を形成する工程と、第１の金属層１７を形成する工程の後、電極１４の前記第１の部分の上に位置する第１の金属層１７の第１の部分１９の上、並びに絶縁膜１６の上に樹脂層３０を形成する工程と、樹脂層３０の第１の部分は残し、樹脂層３０の少なくとも第１の金属層１７の第１の部分１９の上に位置する第２の部分を除去して、樹脂突起１８を形成する工程と、第１の金属層１７の上から樹脂突起１８の上に至るまで、電極１４と電気的に接続する第２の金属層２０を形成する工程と、を有する。 （もっと読む）

【課題】端子間の接合性に優れ高い信頼性を備えたものにするとともに、端子の狭ピッチ化も容易に対応できる半導体装置、半導体装置の製造方法、及び電子機器を提供する。
【解決手段】本発明の半導体装置１は、半導体基板１０と、半導体基板１０に形成された貫通孔７内に設けられるとともに、半導体基板１０の能動面１０Ａと反対側の裏面１０Ｂに部分的に突出する貫通電極５と、を有し、貫通電極５は、樹脂コア９と、樹脂コア９の少なくとも一部を覆う導電膜１５と、を有し、貫通孔７は、内壁面７ａの少なくとも一部が能動面１０Ａ側に向かって貫通孔７の内径を狭めるテーパー形状となっている。 （もっと読む）

【課題】ウェハ面内の再配線層の厚みのばらつきを低減し、所望の電気的特性を得ることのできる多層再配線構造を有するＷＣＳＰ型の半導体装置及びその製造方法を提供する。
【解決手段】第１の再配線層を形成する工程において、第１の導電材料をめっき法により成長させて第１の再配線層より厚い第１の導電材料層を形成し、第１のレジスト膜及び第１の導電材料層を主面側から研磨して表面を平坦化して、第１の再配線層を形成する処理、及び、第２の再配線層を形成する工程において、第２の導電材料をめっき法により成長させて第２の再配線層より厚い第２の導電材料層を形成し、第２のレジスト膜及び第２の導電材料層を主面側から研磨して表面を平坦化して、第２の再配線層を形成する処理の少なくとも一方の処理を行う。 （もっと読む）

【課題】低抵抗な電極部を有し、且つパターニング工程数の削減可能な半導体装置及びその製造方法を提供する。
【解決手段】拡散層が形成された半導体基板の上に第１の金属層を形成する工程と、前記第１の金属層の上に開口部を有する絶縁層を形成する工程と、前記絶縁層の開口部において、前記第１の金属層の上に第２の金属層を形成する工程と、前記絶縁層を除去する工程と、前記第２の金属層の露出面に前記第２の金属層よりもイオン化傾向の小さい金属を含む第３の金属層を被覆する工程と、前記第３の金属層をマスクとして前記第１の金属層を除去することにより、前記第１の金属層と前記第２の金属層と前記第３の金属層とを有する電極配線を形成する工程と、を備えたことを特徴とする半導体装置の製造方法が提供される。 （もっと読む）

【課題】 改善されたはんだバンプ接続を有する構造体及びそのような構造体を製造する方法を提供する。
【解決手段】 改善されたはんだバンプ接続を有する構造体及びこのような構造体を製造する方法が、提供される。この構造体は、コンタクト・パッドを露出させるように誘電体層内に形成されたビアと、ビア内及び誘電体層の上に形成されたキャプチャ・パッドとを含む。キャプチャ・パッドは、セグメント化された構造部を形成するように、誘電体層の上に開口部を有する。はんだバンプは、キャプチャ・パッド及び誘電体層の上の開口部上に堆積される。 （もっと読む）

【課題】端子間の接合性に優れ高い信頼性を備えたものにするとともに、端子の狭ピッチ化も容易に対応できる電子装置、電子装置の製造方法、電子機器を提供する。
【解決手段】本発明の半導体装置１は、半導体基板１０と、半導体基板１０に形成された貫通孔７内に設けられるとともに半導体基板１０の能動面１０Ａ側に部分的に突出する貫通電極５と、を有し、貫通電極５は、樹脂コア９と、樹脂コア９の少なくとも一部を覆う導電膜１５と、を有する。 （もっと読む）

【課題】段差上に被覆された被エッチング膜を大幅にオーバーエッチングすることなく、エッチング残渣を除去することができるとともに、下地酸化膜を薄膜化することができる半導体装置の製造方法を提供する。
【解決手段】配線パターンが形成された半導体基板上に酸化膜を被覆する工程と、酸化膜上に導電材料の被エッチング膜を被覆する工程と、炭素を含まず硫黄を含む化合物を添加して、被エッチング膜を酸化膜に対して選択性を持たせつつプラズマエッチングしてパターニングする工程とを含む。 （もっと読む）

【課題】窒化シリコン膜と電極パッドとの界面から水分が浸入することを抑制し、半導体装置の信頼性を向上させること。
【解決手段】半導体層２と、半導体層２上に設けられたＡｕからなる電極パッド１０と、電極パッド１０上にその端部が位置するように、半導体層２上及び電極パッド１０上に設けられた窒化シリコン膜６と、電極パッド１０の上面の一部及び窒化シリコン膜６の端部に接し、かつ電極パッド１０の上面の他部が露出するように設けられたＴｉ、Ｔａ及びＰｔのいずれかからなる金属層１４と、を具備する半導体装置。 （もっと読む）

【課題】複数の半導体チップを多数積層した半導体装置において、生産性を損なうことなく高性能化する。
【解決手段】シリコン基板１の主面ｓ１上に順に形成された複数の素子、層間絶縁膜２およびパッド３と、パッド３に電気的に接続するバンプ電極４と、シリコン基板１の裏面ｓ２に形成され、バンプ電極４に電気的に接続する裏面電極６とを有する半導体装置である。バンプ電極４は、パッド３を貫通し、シリコン基板１側に向かって突出するような突出部ｄ１を有する。また、裏面電極６は、シリコン基板１の裏面ｓ２側から主面ｓ１側に向かって、バンプ電極４の突出部ｄ１に達し、パッド３には達しないような裏面電極用孔部７の内側を覆うようにして形成されていることで、バンプ電極４と電気的に接続されている。 （もっと読む）

【課題】ｐ電極にＴＣＯ膜を用いたＧａＮ系ＬＥＤ素子に関して、その高出力化および信頼性向上の少なくともいずれかを実現すること。
【解決手段】ｎ型ＧａＮ系半導体層の上にＧａＮ系半導体からなる活性層とｐ型ＧａＮ系半導体層とを順次積層してなり、前記ｐ型ＧａＮ系半導体層の前記活性層側の主面とは反対側の主面上に形成されたＴＣＯ膜と該ＴＣＯ膜に接続されたｐ側ボンディングパッドとを含むｐ電極と、前記ＴＣＯ膜の前記ｐ型ＧａＮ系半導体層側とは反対側の主面上の一部に形成された抵抗制御膜と、前記ｐ型ＧａＮ系半導体層と前記ＴＣＯ膜との界面に形成されて前記抵抗制御膜の下方の領域において前記活性層を流れる電流を減少させる抵抗増加領域と、前記ｎ型層に接続されたｎ側ボンディングパッドと、を有するＧａＮ系ＬＥＤ素子。 （もっと読む）

【課題】 貫通電極を有する半導体装置及び製造方法において、半導体装置の信頼性及び歩留りの向上を図る。
【解決手段】 電極パッド１２に対応した位置で半導体基板１１を貫通する貫通孔２を形成する。次に、貫通孔２を含む半導体基板１１の裏面上に絶縁膜１を形成する。次に、少なくとも貫通孔開口部の絶縁膜１の表面に金属もしくは無機絶縁膜から密着安定化層３を形成する。
密着安定化層３の上に、ボトムエッチングのマスクとなるレジスト層４を形成する。次に、ボトムエッチングを行い、電極パッド１２を露出させる。次に、レジスト層４を剥離して、ボトムエッチング後であっても凹凸のない絶縁膜１を得る。その後、低温プロセスで、バリア層５、シード層６、導電層７を形成して、パターニングを行い、密着安定化層３を有する貫通電極８付半導体装置を作る。 （もっと読む）