ＧａＮ系ＬＥＤ素子およびその製造方法
【課題】ｐ電極にＴＣＯ膜を用いたＧａＮ系ＬＥＤ素子に関して、その高出力化および信頼性向上の少なくともいずれかを実現すること。
【解決手段】ｎ型ＧａＮ系半導体層の上にＧａＮ系半導体からなる活性層とｐ型ＧａＮ系半導体層とを順次積層してなり、前記ｐ型ＧａＮ系半導体層の前記活性層側の主面とは反対側の主面上に形成されたＴＣＯ膜と該ＴＣＯ膜に接続されたｐ側ボンディングパッドとを含むｐ電極と、前記ＴＣＯ膜の前記ｐ型ＧａＮ系半導体層側とは反対側の主面上の一部に形成された抵抗制御膜と、前記ｐ型ＧａＮ系半導体層と前記ＴＣＯ膜との界面に形成されて前記抵抗制御膜の下方の領域において前記活性層を流れる電流を減少させる抵抗増加領域と、前記ｎ型層に接続されたｎ側ボンディングパッドと、を有するＧａＮ系ＬＥＤ素子。
【解決手段】ｎ型ＧａＮ系半導体層の上にＧａＮ系半導体からなる活性層とｐ型ＧａＮ系半導体層とを順次積層してなり、前記ｐ型ＧａＮ系半導体層の前記活性層側の主面とは反対側の主面上に形成されたＴＣＯ膜と該ＴＣＯ膜に接続されたｐ側ボンディングパッドとを含むｐ電極と、前記ＴＣＯ膜の前記ｐ型ＧａＮ系半導体層側とは反対側の主面上の一部に形成された抵抗制御膜と、前記ｐ型ＧａＮ系半導体層と前記ＴＣＯ膜との界面に形成されて前記抵抗制御膜の下方の領域において前記活性層を流れる電流を減少させる抵抗増加領域と、前記ｎ型層に接続されたｎ側ボンディングパッドと、を有するＧａＮ系ＬＥＤ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ｐ型およびｎ型のＧａＮ系半導体で発光素子構造を構成したｐｎ接合型のＧａＮ系ＬＥＤ素子とその製造方法に関し、とりわけ、ｐ電極にＴＣＯ（Transparent Conductive Oxide；透明導電性酸化物）膜を用いたＧａＮ系ＬＥＤ素子とその製造方法に関する。
【背景技術】
【０００２】
ＧａＮ系半導体は化学式ＡｌaＩｎbＧａ1−a−bＮ（０≦ａ≦１、０≦ｂ≦１、０≦ａ＋ｂ≦１）で表される化合物半導体であり、３族窒化物半導体、窒化物系半導体などとも呼ばれる。
現在一般的となっているＧａＮ系ＬＥＤ素子は量子井戸構造の活性層を含むダブルヘテロｐｎ接合型の発光素子構造を基本構造として有するものであり、典型的には、サファイア基板上にＧａＮ系半導体からなるｎ型層と活性層とｐ型層を順次形成して積層し、ｐ型層の表面と、一部露出させたｎ型層の表面に、それぞれｐ電極とｎ電極とを形成した構造を有している。この典型的なＧａＮ系ＬＥＤ素子の構造は、基板平面を水平面と見立てたとき、素子の同一面側に設けられた２つの電極間を電流が水平方向に流れることから、水平電極型構造と呼ばれることがある。
活性層の材料にＩｎＧａＮを用いたＧａＮ系ＬＥＤ素子は緑色〜近紫外の光を発生することが可能であり、輝度も高いことから、信号機やディスプレイ装置等の用途で実用化されている。しかし、屋内外の照明や自動車のヘッドランプなどの用途に使用するためには、更なる高出力化が必要といわれている。
【０００３】
ＧａＮ系ＬＥＤ素子の高出力化の一手段としてｐ電極をＴＣＯ膜で形成することが有効であることが知られている（特許文献１）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−２１０８６７号公報
【特許文献２】特開平９−１２９９２２号公報
【特許文献３】国際公開第９８／４２０３０号パンフレット
【特許文献４】特開２０００−１６４９２８号公報
【特許文献５】特開平１０−３４１０３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に開示されたＧａＮ系ＬＥＤ素子は、ｐ電極の構造として、ｐ型層上を覆うようにＴＣＯ膜からなる透明電極（オーミック電極）を設け、その上の一部に金属ワイヤを接続するためのｐ側ボンディングパッドを設けた構造を有している。このような、ｐ電極構造を有するＧａＮ系ＬＥＤ素子では、活性層で生じる光をボンディングパッドが遮蔽することが従来から問題視されている。この問題を解決するためには、ボンディングパッド直下の領域において活性層を流れる電流を減少させて、該領域における発光を抑制すればよいので、そのための手段としてｐ型層とＴＣＯ膜との接触を防止するための絶縁膜をボンディングパッドの直下に設けた構成が考案されている（例えば、特許文献２、３、４）。
【０００６】
それに対して、本発明者らはｐ電極にＴＣＯ膜を用いたＧａＮ系ＬＥＤ素子において、従来技術とは全く異なる手段によって、活性層を流れる電流を特定の領域にて減少させ得ることを見出し、本発明をなすに至った。
【０００７】
本発明の具体的な目的は、ｐ電極にＴＣＯ膜を用いたＧａＮ系ＬＥＤ素子に関して、その高出力化および信頼性向上の少なくともいずれかを実現することである。
【課題を解決するための手段】
【０００８】
本発明の実施形態として、次に掲げるＧａＮ系ＬＥＤ素子およびその製造方法を提供する。
（１）ｎ型ＧａＮ系半導体層の上にＧａＮ系半導体からなる活性層とｐ型ＧａＮ系半導体層とを順次積層してなり、
前記ｐ型ＧａＮ系半導体層の前記活性層側の主面とは反対側の主面上に形成されたＴＣＯ膜と該ＴＣＯ膜に接続されたｐ側ボンディングパッドとを含むｐ電極と、
前記ＴＣＯ膜の前記ｐ型ＧａＮ系半導体層側とは反対側の主面上の一部に形成された抵抗制御膜と、
前記ｐ型ＧａＮ系半導体層と前記ＴＣＯ膜との界面に形成されて前記抵抗制御膜の下方の領域において前記活性層を流れる電流を減少させる抵抗増加領域と、
前記ｎ型層に接続されたｎ側ボンディングパッドと、
を有するＧａＮ系ＬＥＤ素子。
（２）前記ｐ側ボンディングパッドが前記ＴＣＯ膜上に形成され、前記抵抗制御膜の少なくとも一部が前記ｐ側ボンディングパッドと前記ＴＣＯ膜との間の一部に挿入されている、前記（１）に記載のＧａＮ系ＬＥＤ素子。
（３）水平電極型の素子構造が形成されるように前記ｎ側ボンディングパッドが前記ｎ型ＧａＮ系半導体層の一部露出面上に設けられ、前記ＴＣＯ膜が前記ｐ側ボンディングパッドと前記ｎ側ボンディングパッドとの間に挟まれたパッド間領域を有しており、前記抵抗制御膜の少なくとも一部が前記パッド間領域上に形成されている、前記（１）または（２）に記載のＧａＮ系ＬＥＤ素子。
（４）前記ｐ側ボンディングパッドに覆われた領域を除く前記ＴＣＯ膜上において、前記抵抗制御膜が前記パッド間領域の内側にのみ形成されている、前記（３）に記載のＧａＮ系ＬＥＤ素子。
（５）前記抵抗制御膜が絶縁性無機材料からなる、前記（１）〜（４）のいずれかに記載のＧａＮ系ＬＥＤ素子。
（６）基板上にｎ型ＧａＮ系半導体層とＧａＮ系半導体からなる活性層とｐ型ＧａＮ系半導体層とが順次積層されてなる積層体と、前記ｐ型ＧａＮ系半導体層の前記活性層側の主面とは反対側の主面上に形成されたＴＣＯ膜と、を有する半導体ウェハを準備するステップと、
前記ＴＣＯ膜の前記ｐ型ＧａＮ系半導体層側とは反対側の主面上の一部に抵抗制御膜を形成するステップと、
前記ＴＣＯ膜上にｐ側ボンディングパッドを形成するステップと、を有し、
前記抵抗制御膜が形成される部分に対応する領域において前記ｐ型ＧａＮ系半導体層と前記ＴＣＯ膜との界面の抵抗が上昇するように、前記抵抗制御膜を形成するステップでは前記抵抗制御膜を形成しようとする領域を除く前記ＴＣＯ膜の露出面を保護膜で覆った状態で前記抵抗制御膜をスパッタリング法により形成する、
ＧａＮ系ＬＥＤ素子の製造方法。
（７）前記（６）に記載の製造方法を用いて形成されるＧａＮ系ＬＥＤ素子。
【発明の効果】
【０００９】
本発明によれば、ＴＣＯ膜をｐ電極に用いたＧａＮ系ＬＥＤ素子に関して、その高出力化および信頼性向上の少なくともいずれかが実現される。
【図面の簡単な説明】
【００１０】
【図１】本発明の一実施形態に係るＧａＮ系ＬＥＤ素子の構造を示す断面図である。
【図２】本発明の一実施形態に係るＧａＮ系ＬＥＤ素子の構造を示す図であり、図２（ａ）は素子を電極配置面側から見た平面図、図２（ｂ）は図２（ａ）のＸ−Ｘ線の位置における断面図である。
【図３】「パッド間領域」の定義を説明するための図である。
【図４】本発明の一実施形態に係るＧａＮ系ＬＥＤ素子の構造を示す図であり、図４（ａ）は素子を電極配置面側から見た平面図、図４（ｂ）は図４（ａ）のＸ−Ｘ線の位置における断面図である。
【図５】本発明の一実施形態に係るＧａＮ系ＬＥＤ素子の構造を示す図であり、図５（ａ）は素子を電極配置面側から見た平面図、図５（ｂ）は図５（ａ）のＸ−Ｘ線の位置における断面図である。
【図６】本発明の一実施形態に係るＧａＮ系ＬＥＤ素子の構造を示す断面図である。
【図７】本発明の一実施形態に係るＧａＮ系ＬＥＤ素子の構造を示す断面図である。
【図８】参考実験例に係る方法を用いて作製した後、加速劣化条件下で連続点灯させたＧａＮ系ＬＥＤチップに含まれるエピタキシャル層表面のカソードルミネッセンス像である。
【図９】参考実験例に係る方法を用いて作製したままのＧａＮ系ＬＥＤチップに含まれるエピタキシャル層表面のカソードルミネッセンス像である。
【発明を実施するための形態】
【００１１】
（参考実験例）
通常のＭＯＶＰＥ法を用いて、直径２インチのｃ面サファイア基板上にバッファ層を介して膜厚４μｍのアンドープＧａＮ層、ＳｉドープＧａＮからなる膜厚４μｍのｎ型ＧａＮコンタクト層、ＩｎＧａＮ／ＧａＮ多重量子井戸活性層、ＭｇドープＡｌ０．１Ｇａ０．９Ｎからなる膜厚１７０ｎｍのｐ型クラッド層、ＭｇドープＡｌ０．０３Ｇａ０．９７Ｎからなる膜厚４０ｎｍのｐ型コンタクト層を順次積層することにより、エピタキシャルウェハを作製した。
【００１２】
次に、このエピタキシャルウェハのｐ型コンタクト層上に、ｐ側のオーミック電極とするためのＩＴＯ膜を、電子ビーム蒸着法を用いて約０．２μｍの厚さに形成した。そして、形成後のＩＴＯ膜に対し大気雰囲気中、５００℃、２０分間の熱処理を施した。熱処理後、塩酸エッチングにより不要部分を溶解除去することによって、このＩＴＯ膜を所定の形状に成形した。
【００１３】
次に、エピタキシャル層のｎ電極を形成すべき場所にＲＩＥ（反応性イオンエッチング）によって凹部を形成して、該凹部の底にｎ型コンタクト層を露出させた。
【００１４】
次に、リフトオフ法を用いて、上記工程で露出させたｎ型コンタクト層表面へのｎ電極（ボンディングパッドを兼用）の形成と、ＩＴＯ膜表面へのｐ側ボンディングパッドの形成とを、同時に行った。
【００１５】
リフトオフ法はウェハ表面に目的の薄膜を所望のパターンに形成するための技法であり、当該技術分野においてはよく知られた技法であるが、簡単に説明すれば；
(i)ウェハ表面にフォトレジスト膜を形成し、フォトリソグラフィによりこのフォトレジスト膜に所定の開口部パターンを設けたうえで；
(ii)ウェハ上に目的の薄膜を形成し；
(iii)しかる後にフォトレジスト膜を除去する（このとき目的の薄膜のうちフォトレジスト膜上に形成された部分がリフトオフされる）；
というステップを経ることによって、目的の薄膜を(i)でフォトレジスト膜に設けた開口部パターンと同じパターンに形成するというものである。
【００１６】
本参考実験例においては厚さ６μｍに形成したフォトレジスト膜を用いて、リフトオフ法によるｎ電極およびｐ側ボンディングパッドの形成を行った。フォトレジストにはナフトキノンジアジド−ノボラック樹脂系のポジ型フォトレジスト（ＡＺエレクトロニックマテリアル株式会社製、製品名：ＡＺ Ｐ４６２０）を用いた。ウェハ表面に塗布したフォトレジストに対しては、１００℃、３０分間のベーキングを行った後、露光および現像を行った。現像後のフォトレジストのベーキングは行わなかった。電極(ボンディングパッド）用のメタル膜は、厚さ１００ｎｍのＴｉＷ膜の上に厚さ５００ｎｍのＡｕ膜を積層した二層構造膜とした。従って、このメタル膜の膜厚に対してフォトレジスト膜の膜厚は１０倍である。ＴｉＷ膜とＡｕ膜はいずれもスパッタリング法を用いて形成した。ＴｉＷ膜を形成する際は、ターゲットにＴｉ含有量が１０ｗｔ％のＴｉ−Ｗターゲット、スパッタガスにＡｒ（アルゴン）を使用し、ＲＦ電力２００Ｗ、スパッタガス圧１．０×１０−1Ｐａという条件でスパッタリングを行った。メタル膜の形成後、リムーバ液を用いてフォトレジスト膜をウェハから除去することにより、メタル膜は所定の電極形状に成形された。
【００１７】
次いで、ｎ電極およびｐ側ボンディングパッドの表面を除くウェハ表面に、電子ビーム蒸着法を用いて酸化ケイ素からなる保護被覆（パッシベーション膜）を形成した。その後、サファイア基板の裏面をラッピングしてウェハの厚さを８０μｍまで薄くしたうえで、スクライバーを用いてウェハを分割し、３５０μｍ角の板状のＧａＮ系ＬＥＤチップを得た。このチップの順方向電圧Ｖｆ（２０ｍＡ）は３．３Ｖであった。
【００１８】
上記手順にて作製したＬＥＤチップを加速劣化条件の下で劣化させた。具体的には、ＬＥＤチップをサブマウントを介してステム上にフリップチップ実装し、ｐｎ接合部の温度が２３０℃となるように、環境温度１００℃、順方向電流１１４ｍＡという条件で、１０００時間連続点灯させた。このようにして劣化させた後、ＬＥＤチップをサブマウントから取り外し、酸を用いてエピタキシャル層の表面から保護被覆とＩＴＯ膜を除去したうえで、エピタキシャル層の表面（ｐ型コンタクト層の表面）のカソードルミネッセンス（ＣＬ）像を取得した。取得したＣＬ像を図８に示す。
【００１９】
図８に示されているように、連続点灯により劣化させたＬＥＤチップに含まれるエピタキシャル層の表面では、転位欠陥が存在する部分に現れる暗点（発光再結合の効率が局所的に低いために暗く見える部分）の密度が、ボンディングパッドの直下の領域と、その周囲の領域とで明確に異なっていた。すなわち、転位欠陥の密度が、ｐ側ボンディングパッド直下の領域ではその周囲の領域と比べて明らかに低かった。
【００２０】
一方、同様にして取得した、作製したままのＬＥＤチップに含まれるエピタキシャル層表面のＣＬ像を図９に示す。図９から明らかなように、劣化していない状態では、エピタキシャル層の表面における転移欠陥の分布は一様であった。
【００２１】
本発明者等は上記条件でＬＥＤチップを点灯させたときのｐｎ接合部の温度を熱電対を用いた方法により測定したが、ｐ側ボンディングパッド直下とその周囲の領域との間に有意な温度差は認められなかった。このことから、連続点灯により劣化させたチップのエピタキシャル層に見られた、ボンディングパッド直下とその周囲の領域との間における明らかな転位密度の違いは、熱的な作用のみにより形成されたものではないと本発明者らは結論した。本発明者らの考えは、連続点灯に伴う欠陥密度の増加には電気的な作用が関与しており、ｐ側ボンディングパッドの直下ではＩＴＯ膜からｐ型層に注入されるキャリアの密度が低いために、欠陥密度の増加が抑えられたというものである。このボンディングパッド直下における注入キャリア密度の低下には、ボンディングパッドの形成方法が関係している。ボンディングパッドを構成するメタル膜をスパッタリングにより形成する際、ボンディングパッドを形成すべき領域以外では、ＩＴＯ膜の表面は厚いフォトレジスト膜により保護されている。一方、ボンディングパッドを形成しようとする領域ではＩＴＯ膜の表面が露出している。そのために、ボンディングパッドの形成時、この領域ではスパッタ粒子や高エネルギー粒子の衝撃によって、薄いＩＴＯ膜に覆われただけのｐ型層の表面がダメージを受ける。その結果として、ＩＴＯ膜とｐ型層との間の抵抗がボンディングパッドの直下において相対的に高くなり、ひいては、ＬＥＤチップに順方向電流を供給したときに、ＩＴＯ膜からｐ型層へのキャリア注入がボンディングパッドの直下では起こり難くなる。
【００２２】
ダメージ部における抵抗の増加は次のように説明される。即ち、ＧａＮ系半導体ではＶ族成分である窒素の蒸気圧が高いことに起因して、ダメージ部には窒素空孔が高濃度に形成される。この窒素空孔はドナーとなるので、ｐ型ＧａＮ系半導体においては自己補償によるｐ型キャリア濃度の低下を引き起こす。それが原因となって、半導体の抵抗率や半導体−電極間の接触抵抗が上昇する。特に、ワイドギャップ半導体であるＧａＮ系半導体では本質的にｐ型キャリアの生成効率が低い、即ち、ｐ型層のキャリア濃度が基本的に低いことから、ダメージを受けることによってキャリア濃度の更なる低下が生じたときの接触抵抗の増加が著しいものとなる。
【００２３】
本発明者らは、この参考実験例に基づき次のように考えた。
（ア）ボンディングパッド用の金属材料に代えて無機材料を使用し上記参考実験例と同様の条件で無機スパッタ膜を形成した場合には、該無機スパッタ膜の直下においてｐ型層／ＩＴＯ膜界面に抵抗増加領域が形成されるであろう。そして、別途ＩＴＯ膜上にボンディングパッドを形成してＬＥＤ素子に通電した場合には、該無機スパッタ膜の直下においてｐ型層に注入されるキャリア密度の低下が生じるであろう。
（イ）上記参考実験例においてボンディングパッドをＩＴＯ膜上にスパッタ形成する際にボンディングパッドとは別に金属スパッタ膜を同時に形成した場合には、ボンディングパッドを通じてＬＥＤ素子に通電したときに、ボンディングパッド直下のみならず該金属スパッタ膜の直下においてもｐ型層に注入されるキャリア密度の低下が生じるであろう。
（ウ）ｐ型層に注入されるキャリア密度が低下した領域の下方では、活性層を流れる電流も減少する。よって、ＴＣＯ膜上へのスパッタ膜形成によってその直下におけるｐ型層／ＴＣＯ膜界面の接触抵抗を制御し、それによって、その下方に、活性層を流れる電流が減少した領域を、該スパッタ膜の平面形状に略対応した形状に形成することが可能であろう。
（エ）スパッタ膜直下のｐ型層／ＴＣＯ膜界面に一旦形成された抵抗増加領域は、後でこのスパッタ膜を除去しても残るので、スパッタ膜をＬＥＤ素子に残留させることが好ましくない場合にはこれを除去することもできるであろう。
【００２４】
（実施形態１）
本発明の実施形態１に係るＧａＮ系ＬＥＤ素子の模式断面図を図１に示す。このＧａＮ系ＬＥＤ素子１０は、基板１１上に、それぞれＧａＮ系半導体からなるｎ型層１２と活性層１３とｐ型層１４とを順次積層し、ｐ型層１４の表面にＴＣＯ膜１５とｐ側ボンディングパッド１６とからなるｐ電極を形成し、基板１１の裏面にｎ側ボンディングパッド１７を形成してなる構造を有している。電極構造の観点からいうと、このＧａＮ系ＬＥＤ素子１０は垂直電極型構造を有している。ＴＣＯ膜１５とｐ側ボンディングパッド１６との間の一部には抵抗制御膜ＲＦが挿入されている。
【００２５】
抵抗制御膜ＲＦ直下におけるｐ型層１４とＴＣＯ膜１５との界面には、抵抗制御膜ＲＦの形成時に形成された抵抗増加領域が存在している。この抵抗増加領域ではｐ型層１４とＴＣＯ膜１５との界面を横切る方向の電気抵抗が他の領域に比べて高くなっている。そのため、ｐ側ボンディングパッド１６とｎ側ボンディングパッド１７を通してＬＥＤ素子１０に順方向電圧を印加したとき、ｐ型層１４とＴＣＯ膜１５との界面を横切って流れる電流がこの抵抗増加領域では少なくなる。このことは、抵抗増加領域の下方において活性層１３を流れる電流が減少することを意味する。このような抵抗増加領域がｐ側ボンディングパッド１６に覆われた抵抗制御膜ＲＦの下方に存在することから、ＧａＮ系ＬＥＤ素子１０ではｐ側ボンディングパッド１６の下方における活性層１３の発光が抑制されている。
【００２６】
ＧａＮ系ＬＥＤ素子１０は次のようにして製造することができる。
まず、通常のＭＯＶＰＥ法を用いて基板１１上にＧａＮ系半導体結晶を成長させて、ｎ型層１２と活性層１３とｐ型層１４とを順次積層したエピタキシャルウェハを作製する。垂直電極型構造とするために基板１１には導電性を有する基板を用いる。導電性基板としては、例えば、炭化ケイ素、ケイ素、ＧａＮ系半導体、ヒ化ガリウム、リン化ガリウム、酸化ガリウム、酸化亜鉛、ホウ化ジルコニウム、ホウ化チタンなどからなる単結晶基板が例示される。
【００２７】
次に、上記形成したエピタキシャルウェハのｐ型層１４上に、オーミック電極とするためのＴＣＯ膜１５を真空蒸着法を用いて形成する。このＴＣＯ膜１５の膜厚は例えば０．０１μｍ〜０．２μｍとすることができるが、好ましくは０．０１μｍ〜０．１５μｍであり、より好ましくは０．０１μｍ〜０．１０μｍ、特に好ましくは０．０１μｍ〜０．０５μｍである。ＴＣＯ膜１５の膜厚を小さくする程、後の工程にて抵抗制御膜ＲＦの下方に形成される抵抗増加領域における、ＴＣＯ膜とｐ型層１４との間の抵抗が顕著に大きくなる。なぜなら、膜厚の減少とともに、抵抗制御膜の形成時にｐ型層表面を保護する保護材としてのＴＣＯ膜の作用が小さくなるからである。
ＴＣＯ膜１５は、成膜後、湿式または乾式エッチングによって不要部分を除去することにより所定の電極形状にパターニングする。パターニングの前または後にウェハに熱処理を行ってもよい。
【００２８】
次に、リフトオフ法を用いて、後の工程でｐ側ボンディングパッド１６を形成すべきＴＣＯ膜１５上の領域の一部に、スパッタリングによって抵抗制御膜ＲＦを形成する。
この工程では、抵抗制御膜ＲＦが形成される部分に対応する領域においてｐ型層１５の表面がスパッタリングに起因するダメージを受け、ｐ型層１４とＴＣＯ膜１５との界面に抵抗増加領域が形成されるよう、スパッタリング条件を設定する。
【００２９】
抵抗制御膜ＲＦの材料はスパッタ膜を形成し得る金属または無機材料であればよく、ＧａＮ系ＬＥＤ素子の構成材料として必要な強度と耐久性を有するものの中から適宜選択することができる。望ましくは、できるだけ光吸収が小さい材料を選択する。金属材料であれば銀白色を呈するものが好ましく、特に好ましいものとしてＡｇ（銀）、Ａｌ（アルミニウム）、Ｒｈ（ロジウム）、Ｐｔ（白金）が例示される。
無機材料であれば、活性層１３のバンドギャップよりも大きなバンドギャップを有する絶縁性無機材料が好ましく、とりわけ、化学的安定性の高い金属酸化物、金属窒化物または金属酸窒化物、具体的には酸化ケイ素、酸窒化ケイ素、窒化ケイ素、酸化アルミニウム、窒化アルミニウム、酸化ジルコニウム、酸化ニオブなどの材料が好ましく例示される。絶縁性材料に比べると短波長領域での光吸収が大きい点で劣るが、各種のＴＣＯも使用可能である。
上記例示した中では、光吸収が小さいという点で、絶縁性無機材料が最も好ましい材料である。
【００３０】
次に、ＴＣＯ膜１５上にｐ側ボンディングパッド１６を形成する。ｐ側ボンディングパッド１６は抵抗制御膜ＲＦを覆うように形成する。ｐ側ボンディングパッド１６は金属材料のみで構成してもよいが、好ましい実施形態では、ＴＣＯ膜１５および抵抗制御膜ＲＦと接する下層部をＴＣＯで形成し、その上に上層部として金属層を形成した積層膜としてもよい。
次に、エピタキシャル層の上面側からエッチングを行い、ウェハ上の各素子の少なくとも発光層１３が独立するように素子間分離溝を形成する。
【００３１】
次に、電子ビーム蒸着法を用いて、エピタキシャル層を形成した側のウェハ表面を全面的に覆う透明な保護被覆（図示せず）を形成する。保護被覆の材料は、好ましくは金属酸化物、金属窒化物、金属酸窒化物などである。保護被覆の形成後、ｐ側ボンディングパッド１６の表面をドライエッチングにより露出させる。
次に、基板１１の裏面上にｎ側ボンディングパッド１７を形成する。ｎ側ボンディングパッド１７を基板１１の裏面に直接形成しないで、それよりも面積の大きなＴＣＯ膜を介して形成してもよい。ｎ側ボンディングパッド１７の形成の順序に特に限定はなく、例えば、ｐ電極の形成より先に行ってもよい。
最後に、ダイサー、スクライバーなどを用いた公知の方法によりウェハからＧａＮ系ＬＥＤ素子１０を切り出してチップとする。
【００３２】
このようにして作製されるＧａＮ系ＬＥＤ素子１０は、フェースアップ実装して用い得ることは勿論、基板１１が発光層１３で生じる光に対して透過性を有する場合には、フェースダウン実装（フリップチップ実装、ジャンクションダウン実装などともいう）して用いることもできる。
【００３３】
（実施形態２）
本発明の実施形態２に係るＧａＮ系ＬＥＤ素子を図２に模式的に示す。図２（ａ）はＬＥＤ素子を電極配置面側から見た平面図、図２（ｂ）は図２（ａ）のＸ−Ｘ線の位置における断面図である。
このＧａＮ系ＬＥＤ素子２０は、基板２１上に、それぞれＧａＮ系半導体からなるｎ型層２２と活性層２３とｐ型層２４とを順次積層し、ｐ型層２４の表面にＴＣＯ膜２５とｐ側ボンディングパッド２６とからなるｐ電極を形成し、エッチングにより一部露出したｎ型層２２の表面にｎ側ボンディングパッド２７（オーミック電極を兼用）を形成してなる構造を有している。電極構造の観点からいうと、このＧａＮ系ＬＥＤ素子２０は水平電極型構造を有している。
ＴＣＯ膜２５上の一部には抵抗制御膜ＲＦが形成されている。
【００３４】
ＧａＮ系ＬＥＤ素子２０における抵抗制御膜ＲＦは、図２（ａ）に示すように、ＴＣＯ膜２５のうち、ｐ側ボンディングパッド２６とｎ側ボンディングパッド２７との間に挟まれた領域である「パッド間領域」上に形成されている。ここで、本明細書にいう「パッド間領域」は、素子を平面視したとき２つのボンディングパッドに接する接線を外縁とする領域とする。図３（ａ）はこれを説明するための図であり、図中の２本の二点鎖線がそれぞれ２つのパッドに接する接線を示している。パッド間領域は２本の二点鎖線の間に挟まれた領域に含まれる。
ボンディングパッドは金属ワイヤやハンダとの接続に主として用いる本体部に加えて、該本体部から細長く伸びるアーム部を有していてもよいが、ボンディングパッドがこのように本体部とアーム部とを有する場合には、図３（ｂ）に示すようにアーム部を無視し、本体部のみを考慮してパッド間領域の外縁となる接線を定義する。
【００３５】
ＴＣＯ膜のパッド間領域は従来技術のＧａＮ系ＬＥＤ素子においては電流集中が生じていた領域である（例えば、特開平１０−３４１０３８を参照）。ＧａＮ系ＬＥＤ素子２０ではＴＣＯ膜２５のパッド間領域上に抵抗制御膜ＲＦを形成することにより、その下方におけるｐ型層２４とＴＣＯ膜２５との界面に抵抗増加領域が形成されているために、ＴＣＯ膜２５のパッド間領域への電流集中が抑制されている。ＴＣＯ膜の特定領域への電流集中を抑制することにより、活性層を流れる電流の面内分布を一様にすることができる。それによって、発光層の多くの部分を有効に利用できるようになるために、ＬＥＤ素子の発光効率が向上する。また、ＴＣＯ膜や活性層の特定部位にかかっていた高い負荷が緩和されることにより、ＬＥＤ素子の信頼性が向上する。
【００３６】
ＧａＮ系ＬＥＤ素子２０は次のようにして製造することができる。
まず、通常のＭＯＶＰＥ法を用いて基板２１上にＧａＮ系半導体結晶を成長させて、ｎ型層２２と活性層２３とｐ型層２４とを順次積層したエピタキシャルウェハを作製する。基板２１はＧａＮ系半導体結晶のエピタキシャル成長に適したものであればよく、サファイア、スピネル、炭化ケイ素、ケイ素、ＧａＮ系半導体（ＧａＮ、ＡｌＧａＮなど）、ヒ化ガリウム、リン化ガリウム、酸化ガリウム、酸化亜鉛、ＬＧＯ、ＮＧＯ、ＬＡＯ、ホウ化ジルコニウム、ホウ化チタンなどの材料からなる結晶基板（単結晶基板、テンプレート）を、好ましく用いることができる。透光性
の基板としては、当該素子の発光波長に応じて、サファイア、スピネル、炭化ケイ素、ＧａＮ系半導体、リン化ガリウム、酸化ガリウム、酸化亜鉛、ＬＧＯ、ＮＧＯ、ＬＡＯなどから選択される材料で構成される基板を好ましく用いることができる。
【００３７】
次に、上記形成したエピタキシャルウェハのｐ型層２４上に、オーミック電極とするためのＴＣＯ膜２５を真空蒸着法を用いて形成する。このＴＣＯ膜２５の膜厚は例えば０．０１μｍ〜０．２μｍとすることができるが、好ましくは０．０１μｍ〜０．１５μｍであり、より好ましくは０．０１μｍ〜０．１０μｍ、特に好ましくは０．０１μｍ〜０．０５μｍである。ＴＣＯ膜１５の膜厚を小さくする程、後の工程にて抵抗制御膜ＲＦの下方に形成される抵抗増加領域における、ＴＣＯ膜とｐ型層１４との間の抵抗が顕著に大きくなる。なぜなら、膜厚の減少とともに、抵抗制御膜の形成時にｐ型層表面を保護する保護材としてのＴＣＯ膜の作用が小さくなるからである。
ＴＣＯ膜２５は、成膜後、湿式または乾式エッチングによって不要部分を除去することにより所定の電極形状にパターニングする。パターニングの前または後にウェハに熱処理を行ってもよい。
【００３８】
次に、エピタキシャル層のｎ側ボンディングパッド２７を形成すべき場所にＲＩＥ（反応性イオンエッチング）によって凹部を形成して、該凹部の底にｎ型層２２を露出させる。このとき同時に該凹部と同じ深さを有する素子分離溝を形成してウェハ上の各素子の発光層２３を独立させる。
【００３９】
次に、ＴＣＯ膜２５上へのｐ側ボンディングパッド２６の形成と、上記工程で露出したｎ型層２２表面へのｎ側ボンディングパッド２７の形成を行う。これらは、いずれを先に形成してもよいが、好ましくは工程数を削減するために同時形成する。ｎ側ボンディングパッド電極２７はオーミック電極を兼用させる関係から、少なくともｎ型層２２に接する部分を、ｎ型ＧａＮ系半導体とオーミック接触する材料（Ｔｉ、Ｗ、ＴｉＷ、Ｖ、Ａｌ、ＴＣＯなど）で形成する。あるいは、ｎ側ボンディングパッド２７をｎ型層２２の表面に直接形成しないで、それよりも面積の大きなＴＣＯ膜を介して形成してもよい。各ボンディングパッドの少なくとも表層部は、金属ワイヤやハンダなどが良好に接合し得るように、金属材料で形成する。
【００４０】
次に、リフトオフ法を用いて、ＴＣＯ膜２５のパッド間領域上にスパッタリングによって抵抗制御膜ＲＦを形成する。抵抗制御膜ＲＦが形成される部分に対応する領域においてｐ型層２５の表面がスパッタリングに起因するダメージを受け、ｐ型層２４とＴＣＯ膜２５との界面に抵抗増加領域が形成されるようスパッタリング条件を設定する点は、前述の実施形態１の場合と同じである。
【００４１】
抵抗制御膜ＲＦの材料はスパッタ膜を形成し得る金属または無機材料であればよく、ＧａＮ系ＬＥＤ素子の構成材料として必要な強度と耐久性を有するものから適宜選択することができる。望ましくは、光吸収が小さく、かつ、導電性を有さない材料を選択する。導電性材料を用いると抵抗制御膜ＲＦ自体が電流の拡散経路となるので、電流集中を抑制する効果が低下してしまう。よって、ＧａＮ系ＬＥＤ素子２０における抵抗制御膜ＲＦの最も好ましい材料は、活性層２３のバンドギャップよりも大きなバンドギャップを有する絶縁性無機材料である。その中でも、化学的安定性の高い金属酸化物、金属窒化物または金属酸窒化物、具体的には酸化ケイ素、酸窒化ケイ素、窒化ケイ素、酸化アルミニウム、窒化アルミニウム、酸化ジルコニウム、酸化ニオブなどの材料が特に好ましい点は、前述の実施形態１の場合と同じである。
抵抗制御膜ＲＦ、ｐ側ボンディングパッド２６、ｎ側ボンディングパッド２７の形成の順序に特に限定はなく、例えば、ボンディングパッドの形成より先に抵抗制御膜を形成してもよい。
【００４２】
次に、電子ビーム蒸着法を用いて、エピタキシャル層を形成した側のウェハ表面を全面的に覆う透明な保護被覆（図示せず）を形成する。保護被覆の材料は、好ましくは金属酸化物、金属窒化物、金属酸窒化物などである。保護被覆の形成後、ｐ側ボンディングパッド２６とｎ側ボンディングパッド２７の表面をドライエッチングにより露出させる。
最後に、必要に応じて基板の裏面をラッピングしてウェハの厚さを薄くしたうえで、ダイサー、スクライバーなどを用いた公知の方法によりウェハからＧａＮ系ＬＥＤ素子２０を切り出してチップとする。
【００４３】
このようにして作製されるＧａＮ系ＬＥＤ素子２０は、フェースアップ実装して用い得ることは勿論、基板２１が発光層２３で生じる光に対して透過性を有する場合には、フェースダウン実装して用いることもできる。あるいは、フェースダウン実装する場合において、特表２００７−５１７４０４号公報（ＷＯ２００５／０６２９０５号公報）に開示された技術を用いることにより、基板２１をＬＥＤ素子実装後に除去することができる。
【００４４】
（実施形態３）
本発明の実施形態３に係るＧａＮ系ＬＥＤ素子を図４に模式的に示す。図４（ａ）はＬＥＤ素子を電極配置面側から見た平面図、図４（ｂ）は図４（ａ）のＸ−Ｘ線の位置における断面図である。
このＧａＮ系ＬＥＤ素子３０は、基板３１上に、それぞれＧａＮ系半導体からなるｎ型層３２と活性層３３とｐ型層３４とを順次積層し、ｐ型層３４の表面にＴＣＯ膜３５とｐ側ボンディングパッド３６とからなるｐ電極を形成し、エッチングにより一部露出したｎ型層３２の表面にｎ側ボンディングパッド３７（オーミック電極を兼用）を形成してなる構造を有している。２つのボンディングパッド３６、３７は、それぞれ本体部と該本体部から細長く伸びたアーム部３６ａ、３７ａを有している。アーム部３６ａ、３７ａは素子の面方向の電流拡散を補助するために設けられた部分であり、通常、金属ワイヤの接合部位として使用されることはない。電極構造の観点からいうと、このＧａＮ系ＬＥＤ素子３０は水平電極型構造を有している。ＴＣＯ膜３５上の一部には抵抗制御膜ＲＦが形成されている。図４（ａ）においては、ボンディングパッド３６の下に隠れた抵抗制御膜ＲＦの輪郭線を破線で示している。
【００４５】
本実施形態３に係るＧａＮ系ＬＥＤ素子３０が前述の実施形態２に係るＧａＮ系ＬＥＤ素子２０と異なる点は、前述の実施形態２に係るＧａＮ系ＬＥＤ素子２０では抵抗制御膜ＲＦがＴＣＯ膜２５のパッド間領域上のみに形成されているのに対し、ＧａＮ系ＬＥＤ素子３０では抵抗制御膜ＲＦがＴＣＯ膜３５のパッド間領域上のみではなく、その一部がｐ側ボンディングパッド３６に覆われた領域にも形成されている点である。このように構成されることにより、ＧａＮ系ＬＥＤ素子３０においては、ｐ側ボンディングパッド３６の下方の領域における活性層３３の発光が
抑制されるとともに、ＴＣＯ膜３５のパッド間領域への電流集中が抑制されている。
【００４６】
（実施形態４）
本発明の実施形態４に係るＧａＮ系ＬＥＤ素子を図５に模式的に示す。図５（ａ）はＬＥＤ素子を電極配置面側から見た平面図、図５（ｂ）は図５（ａ）のＸ−Ｘ線の位置における断面図である。
このＧａＮ系ＬＥＤ素子４０は、基板４１上に、それぞれＧａＮ系半導体からなるｎ型層４２と活性層４３とｐ型層４４とを順次積層し、ｐ型層４４の表面にＴＣＯ膜４５とｐ側ボンディングパッド４６とからなるｐ電極を形成し、エッチングにより一部露出したｎ型層４２の表面にｎ側ボンディングパッド４７（オーミック電極を兼用）を形成してなる構造を有している。電極構造の観点からいうと、このＧａＮ系ＬＥＤ素子４０は水平電極型構造を有している。
ＴＣＯ膜４５上の一部には抵抗制御膜ＲＦが形成されている。前述の実施形態３に係るＧａＮ系ＬＥＤ素子３０と同様に、ＧａＮ系ＬＥＤ素子４０では抵抗制御膜ＲＦが一部ではＴＣＯ膜４５とｐ側ボンディングパッド４６との間の一部に挿入されており、他の一部ではＴＣＯ膜４５のパッド間領域上に形成されている。図５（ａ）においては、抵抗制御膜ＲＦの輪郭線のうちボンディングパッド４６の下に隠れた部分と反射膜４９の下に隠れた部分を破線で示している。
【００４７】
前述の各実施形態に係るＧａＮ系ＬＥＤ素子とは異なり、ＧａＮ系ＬＥＤ素子４０は、更に、ＴＣＯ膜４５上に抵抗制御膜ＲＦの一部を挟んで形成された反射膜４９を有している。反射膜４９はＴＣＯ膜膜の電流拡散性に実質的な影響を与えないよう、少なくともＴＣＯ膜と接する部分が絶縁性材料で形成されている。反射膜４９は誘電体多層膜型の反射膜であり得る。反射膜４９はまた、誘電体膜（多層膜型の反射膜を含み得る）上に金属膜を積層した多層膜構造を有し得る。この場合の好ましい金属膜の材料は、Ａｇ（銀）、Ａｌ（アルミニウム）、Ｒｈ（ロジウム）、Ｐｔ（白金）である。
本実施形態４に係るＧａＮ系ＬＥＤ素子４０は好適にはフェースダウン実装して用いる。フェースダウン実装後、特表２００７−５１７４０４号公報（ＷＯ２００５／０６２９０５号公報）に開示された技術を用いることにより、基板４１を除去することができる。
【００４８】
上記各実施形態において、抵抗制御膜を形成する工程で考慮すべき重要なポイントは次の２つである。
【００４９】
第一のポイントは、ＴＣＯ膜の表面に抵抗制御膜が堆積される領域に対応して、ｐ型層とＴＣＯ膜との間の抵抗が部分的に増加した抵抗増加領域が形成されるよう、スパッタリング条件を設定することである。この抵抗の増加は、前述のようにスパッタ粒子や高エネルギー粒子の衝撃に起因して生じると考えられるので、例えば、スパッタリング雰囲気を低圧とすることによって、促進することができる。なぜなら、低圧雰囲気下では、スパッタ粒子や高エネルギー粒子が雰囲気ガス分子との衝突によりエネルギーを失うことなくウェハ表面に到達する確率が高くなるからである。一般的には、高エネルギー粒子は基板やスパッタ膜を損傷させるので、できるだけ基板に入射させないようにすることが好ましいとされるが、それとは対照的に、上記の抵抗増加領域の形成にあたっては、高エネルギー粒子の作用を好ましく利用することができる。
【００５０】
第二のポイントは、リフトオフ用のフォトレジスト膜に覆われた領域では、ｐ型層とＴＣＯ膜との間の抵抗が抵抗制御膜の形成の前後で実質的に変わらないよう、使用するスパッタリング条件に応じて十分な保護効果が生じるようにフォトレジスト膜の膜厚を決定することである。電界メッキ法によるバンプ（微小電極）形成などを主な用途とする、１０μｍ以上の厚膜形成が可能なフォトレジストが市販されており、好ましく用いることができる。
【００５１】
（変形実施形態１）
上記各実施形態では、ＴＣＯ膜１５、２５、３５、４５が単層構造であるが、これを２層以上のＴＣＯ膜を積層した多層構造とすることができる。特に、ＴＣＯ膜１５、２５、３５、４５を多層構造とする場合、任意の２層の間に抵抗制御膜ＲＦを挟んだ構造を採用することが可能である。
一例として、上記実施形態２において、ＴＣＯ膜２５を下部層２５ａおよび上部層２５ｂからなる２層構造としたＧａＮ系ＬＥＤ素子の断面図を図６に示す。このＬＥＤ素子では、ＴＣＯ膜の下層部２５ａを薄く形成する（例えば、０．０１〜０．０２μｍ）ことによって、抵抗制御膜ＲＦの下方に形成される抵抗増加領域におけるＴＣＯ膜２５とｐ型層２４との間の抵抗を十分に高くしつつ、ＴＣＯ膜２５が担うべき層方向（厚さ方向に直交する方向）の電流拡散機能が確保されるように、ＴＣＯ膜の上層部２５ｂの膜厚を設定することが可能である。
【００５２】
（変形実施形態２）
上記各実施形態では、抵抗制御膜を形成する工程において、抵抗増加領域を形成しない領域の保護に用いる保護膜をＬＥＤ素子構造から除去しているが、必須ではない。上記実施形態２を変形して、この保護膜を構造中に残したＧａＮ系ＬＥＤ素子の断面図を図７に示す。
図７に示すＧａＮ系ＬＥＤ素子は、ボンディングパッドの表面を除くＬＥＤ素子の上面を覆う保護被覆２８を有している。この保護被覆は、ＴＣＯ膜２５上を覆う一部分を除いて、下部被覆２８ａと上部被覆２８ｂからなる２層構造となっている。このＬＥＤ素子の製造工程では、下部被覆２８ａが、抵抗制御膜の形成工程において保護膜として利用される。即ち、この工程では、ｐ型層２４とＴＣＯ膜２５の界面に抵抗増加領域を設ける予定の領域の上方に、開口部を有するパターンに、下部被覆２８ａを形成した後、その上から、スパッタリング法を用いて上部被覆２８ｂを形成する。このとき、上部被覆２８ｂのうち、下部被覆２８ａの開口部を通してＴＣＯ膜２５上に直接堆積される部分が抵抗制御膜ＲＦとして作用し、該部分の下方に抵抗増加領域が形成される。
【００５３】
以下では、上記の各実施形態に係るＧａＮ系ＬＥＤ素子の各部の好ましい態様について説明する。
上記の各実施形態において、ＧａＮ系半導体層のエピタキシャル成長に用いる基板は、表面にマスク層を形成したり、表面を加工して凹凸面にしたものであってもよい。それによって、ＧａＮ系半導体結晶中の転位密度の低減に有効なＥＬＯ（Epitaxial Lateral Overgrowth）やファセット成長を発生させることができる。
【００５４】
ＧａＮ系半導体層（ｎ型層、活性層、ｐ型層）の形成方法はＭＯＶＰＥ法（有機金属化合物気相成長法）に限定されるものではなく、ＭＢＥ法（分子ビームエピタキシー法）、ＨＶＰＥ法（ハイドライド気相成長法）、ＰＬＤ法（パルスレーザデポジション法）、スパッタリング法など、ＧａＮ系半導体結晶のエピタキシャル成長に適した公知の方法を適宜用いることができる。
ＧａＮ系半導体結晶と格子整合しない基板を用いる場合には、基板とＧａＮ系半導体膜との間にバッファ層を介在させることが望ましい。公知技術を参照して、ＧａＮ系半導体またはその他の材料からなる低温バッファ層、高温バッファ層（単結晶バッファ層）、超格子バッファ層などのバッファ層を、適宜選択して用いることができる。垂直電極型の素子構造を採用する場合には、基板とｎ型層とが電気的に接続される必要があることから、バッファ層にもドーピングを行って導電性を付与してもよい。
【００５５】
基板上にＧａＮ系半導体膜が積層された構造を得るための他の方法として、成長用基板の上にエピタキシャル成長法によりＧａＮ系半導体膜を形成した後、エッチング、研削、研磨、レーザリフトオフなどの方法を用いてＧａＮ系半導体膜から成長用基板を除去し、除去後のＧａＮ系半導体膜に別途準備した基板を貼り合わせる方法も使用可能である。あるいは、成長用基板を除去したＧａＮ系半導体膜の表面に電解メッキまたは無電解メッキによって金属層を５０μｍ以上の厚さに堆積させ、該金属層を基板とする方法も採用可能である。
【００５６】
ｎ型層１２、２２、３２、４２は、Ｓｉ、Ｇｅなどのｎ型不純物を添加したＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＧａＮで形成することができる。好ましくは、Ｓｉを１×１０18ｃｍ−3〜１×１０19ｃｍ−3の濃度に添加したＡｌaＧａ1−aＮ（０≦ａ≦０．０５）を用いて、２μｍ〜６μｍの厚さに形成する。
【００５７】
活性層１３、２３、３３、４３は、ダブルヘテロ構造が構成されるようにそのバンドギャップエネルギーを定める。活性層は好ましくは量子井戸構造とし、更に好ましくは多重量子井戸構造とする。量子井戸構造における井戸層はＩｎＧａＮ、ＡｌＩｎＧａＮなど、Ｉｎを含む結晶で形成することが好ましい。
【００５８】
ｐ型層１４、２４、３４、４４は、Ｍｇ、Ｚｎなどのｐ型不純物を添加したＧａＮ、ＡｌＧａＮ、ＩｎＧａＮまたはＡｌＩｎＧａＮで形成することができる。好ましくは、Ｍｇを２×１０19ｃｍ−3〜１×１０20ｃｍ−3の濃度に添加したＡｌaＧａ1−aＮ（０≦ａ≦０．２）を用いて、０．１μｍ〜２．０μｍ、より好ましくは０．１μｍ〜０．５μｍの厚さに形成する。結晶成長工程でｐ型不純物が水素パッシベーションされた場合には、アニーリング処理などを行って水素を解離させて、ｐ型不純物を活性化させる。
【００５９】
ｎ型層およびｐ型層のそれぞれは、厚さ方向に均質である必要はなく、各層の内部において不純物濃度、結晶組成などが厚さ方向に連続的または不連続的に変化していてもよい。
ｎ型層またはｐ型層の内部、基板とｎ型層との間、ｎ型層と活性層との間、活性層とｐ型層との間、などには、公知技術を適宜参酌して、キャリアブロック層、反射層、反射防止層、歪緩和層、応力緩和層、転位低減層、静電気破壊防止層、不純物拡散防止層、超格子層など、各種の目的、機能又は構造を有する層を設けることができる。
【００６０】
ｐ側ボンディングパッド１６、２６、３６、４６、ｎ側ボンディングパッド電極１７、２７、３７、４７の表層部に用いる金属材料としては、Ａｇ（銀）、Ａｕ（金）、Ｓｎ（錫）、Ｉｎ（インジウム）、Ｂｉ（ビスマス）、Ｃｕ（銅）、Ｚｎ（亜鉛）などが好ましく例示される。ボンディングパッドの膜厚は、例えば、０．２μｍ〜２μｍとすることができる。
【００６１】
ＴＣＯ膜１５、２５、３５、４５は、酸化インジウム系、酸化亜鉛系、酸化錫系、酸化チタン系など、公知となっている各種のＴＣＯを用いて形成することができる。具体的には、ＩＴＯ（インジウム錫酸化物）、ＩＺＯ（インジウム亜鉛酸化物）、ＡＺＯ（アルミニウム亜鉛酸化物）、ＧＺＯ（ガリウム亜鉛酸化物）、ＦＴＯ（フッ素ドープ酸化錫）などが例示される。
【００６２】
ＴＣＯ膜の形成方法に限定はなく、公知技術を参照して適宜な方法を採用すればよい。具体的には、真空蒸着法の他、イオンビームアシスト蒸着法、イオンプレーティング法、レーザアブレーション法、ＣＶＤ法、ゾル−ゲル法、スプレー法、スピンコート法、ディップ法などが例示される。スパッタリング法を用いることも妨げられるものではなく、スパッタリング雰囲気の圧力を高くするなどして、高エネルギー粒子がｐ型層の表面に入射するのを防止すれば、スパッタリング法でもｐ型層との抵抗が低いＴＣＯ膜を形成することが可能である。
【００６３】
本発明は本明細書に明示的に記載した実施形態に限定されるものではなく、発明の趣旨を損なわない範囲内で種々の変形が可能である。
【符号の説明】
【００６４】
１０、２０、３０、４０ ＧａＮ系ＬＥＤ素子
１１、２１、３１、４１ 基板
１２、２２、３２、４２ ｎ型層
１３、２３、３３、４３ 活性層
１４、２４、３４、４４ ｐ型層
１５、２５、３５、４５ ＴＣＯ膜
１６、２６、３６、４６ ｐ側ボンディングパッド
１７、２７、３７、４７ ｎ側ボンディングパッド
２８ 保護被覆
ＲＦ 抵抗制御膜
４９ 反射膜
【技術分野】
【０００１】
本発明は、ｐ型およびｎ型のＧａＮ系半導体で発光素子構造を構成したｐｎ接合型のＧａＮ系ＬＥＤ素子とその製造方法に関し、とりわけ、ｐ電極にＴＣＯ（Transparent Conductive Oxide；透明導電性酸化物）膜を用いたＧａＮ系ＬＥＤ素子とその製造方法に関する。
【背景技術】
【０００２】
ＧａＮ系半導体は化学式ＡｌaＩｎbＧａ1−a−bＮ（０≦ａ≦１、０≦ｂ≦１、０≦ａ＋ｂ≦１）で表される化合物半導体であり、３族窒化物半導体、窒化物系半導体などとも呼ばれる。
現在一般的となっているＧａＮ系ＬＥＤ素子は量子井戸構造の活性層を含むダブルヘテロｐｎ接合型の発光素子構造を基本構造として有するものであり、典型的には、サファイア基板上にＧａＮ系半導体からなるｎ型層と活性層とｐ型層を順次形成して積層し、ｐ型層の表面と、一部露出させたｎ型層の表面に、それぞれｐ電極とｎ電極とを形成した構造を有している。この典型的なＧａＮ系ＬＥＤ素子の構造は、基板平面を水平面と見立てたとき、素子の同一面側に設けられた２つの電極間を電流が水平方向に流れることから、水平電極型構造と呼ばれることがある。
活性層の材料にＩｎＧａＮを用いたＧａＮ系ＬＥＤ素子は緑色〜近紫外の光を発生することが可能であり、輝度も高いことから、信号機やディスプレイ装置等の用途で実用化されている。しかし、屋内外の照明や自動車のヘッドランプなどの用途に使用するためには、更なる高出力化が必要といわれている。
【０００３】
ＧａＮ系ＬＥＤ素子の高出力化の一手段としてｐ電極をＴＣＯ膜で形成することが有効であることが知られている（特許文献１）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−２１０８６７号公報
【特許文献２】特開平９−１２９９２２号公報
【特許文献３】国際公開第９８／４２０３０号パンフレット
【特許文献４】特開２０００−１６４９２８号公報
【特許文献５】特開平１０−３４１０３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に開示されたＧａＮ系ＬＥＤ素子は、ｐ電極の構造として、ｐ型層上を覆うようにＴＣＯ膜からなる透明電極（オーミック電極）を設け、その上の一部に金属ワイヤを接続するためのｐ側ボンディングパッドを設けた構造を有している。このような、ｐ電極構造を有するＧａＮ系ＬＥＤ素子では、活性層で生じる光をボンディングパッドが遮蔽することが従来から問題視されている。この問題を解決するためには、ボンディングパッド直下の領域において活性層を流れる電流を減少させて、該領域における発光を抑制すればよいので、そのための手段としてｐ型層とＴＣＯ膜との接触を防止するための絶縁膜をボンディングパッドの直下に設けた構成が考案されている（例えば、特許文献２、３、４）。
【０００６】
それに対して、本発明者らはｐ電極にＴＣＯ膜を用いたＧａＮ系ＬＥＤ素子において、従来技術とは全く異なる手段によって、活性層を流れる電流を特定の領域にて減少させ得ることを見出し、本発明をなすに至った。
【０００７】
本発明の具体的な目的は、ｐ電極にＴＣＯ膜を用いたＧａＮ系ＬＥＤ素子に関して、その高出力化および信頼性向上の少なくともいずれかを実現することである。
【課題を解決するための手段】
【０００８】
本発明の実施形態として、次に掲げるＧａＮ系ＬＥＤ素子およびその製造方法を提供する。
（１）ｎ型ＧａＮ系半導体層の上にＧａＮ系半導体からなる活性層とｐ型ＧａＮ系半導体層とを順次積層してなり、
前記ｐ型ＧａＮ系半導体層の前記活性層側の主面とは反対側の主面上に形成されたＴＣＯ膜と該ＴＣＯ膜に接続されたｐ側ボンディングパッドとを含むｐ電極と、
前記ＴＣＯ膜の前記ｐ型ＧａＮ系半導体層側とは反対側の主面上の一部に形成された抵抗制御膜と、
前記ｐ型ＧａＮ系半導体層と前記ＴＣＯ膜との界面に形成されて前記抵抗制御膜の下方の領域において前記活性層を流れる電流を減少させる抵抗増加領域と、
前記ｎ型層に接続されたｎ側ボンディングパッドと、
を有するＧａＮ系ＬＥＤ素子。
（２）前記ｐ側ボンディングパッドが前記ＴＣＯ膜上に形成され、前記抵抗制御膜の少なくとも一部が前記ｐ側ボンディングパッドと前記ＴＣＯ膜との間の一部に挿入されている、前記（１）に記載のＧａＮ系ＬＥＤ素子。
（３）水平電極型の素子構造が形成されるように前記ｎ側ボンディングパッドが前記ｎ型ＧａＮ系半導体層の一部露出面上に設けられ、前記ＴＣＯ膜が前記ｐ側ボンディングパッドと前記ｎ側ボンディングパッドとの間に挟まれたパッド間領域を有しており、前記抵抗制御膜の少なくとも一部が前記パッド間領域上に形成されている、前記（１）または（２）に記載のＧａＮ系ＬＥＤ素子。
（４）前記ｐ側ボンディングパッドに覆われた領域を除く前記ＴＣＯ膜上において、前記抵抗制御膜が前記パッド間領域の内側にのみ形成されている、前記（３）に記載のＧａＮ系ＬＥＤ素子。
（５）前記抵抗制御膜が絶縁性無機材料からなる、前記（１）〜（４）のいずれかに記載のＧａＮ系ＬＥＤ素子。
（６）基板上にｎ型ＧａＮ系半導体層とＧａＮ系半導体からなる活性層とｐ型ＧａＮ系半導体層とが順次積層されてなる積層体と、前記ｐ型ＧａＮ系半導体層の前記活性層側の主面とは反対側の主面上に形成されたＴＣＯ膜と、を有する半導体ウェハを準備するステップと、
前記ＴＣＯ膜の前記ｐ型ＧａＮ系半導体層側とは反対側の主面上の一部に抵抗制御膜を形成するステップと、
前記ＴＣＯ膜上にｐ側ボンディングパッドを形成するステップと、を有し、
前記抵抗制御膜が形成される部分に対応する領域において前記ｐ型ＧａＮ系半導体層と前記ＴＣＯ膜との界面の抵抗が上昇するように、前記抵抗制御膜を形成するステップでは前記抵抗制御膜を形成しようとする領域を除く前記ＴＣＯ膜の露出面を保護膜で覆った状態で前記抵抗制御膜をスパッタリング法により形成する、
ＧａＮ系ＬＥＤ素子の製造方法。
（７）前記（６）に記載の製造方法を用いて形成されるＧａＮ系ＬＥＤ素子。
【発明の効果】
【０００９】
本発明によれば、ＴＣＯ膜をｐ電極に用いたＧａＮ系ＬＥＤ素子に関して、その高出力化および信頼性向上の少なくともいずれかが実現される。
【図面の簡単な説明】
【００１０】
【図１】本発明の一実施形態に係るＧａＮ系ＬＥＤ素子の構造を示す断面図である。
【図２】本発明の一実施形態に係るＧａＮ系ＬＥＤ素子の構造を示す図であり、図２（ａ）は素子を電極配置面側から見た平面図、図２（ｂ）は図２（ａ）のＸ−Ｘ線の位置における断面図である。
【図３】「パッド間領域」の定義を説明するための図である。
【図４】本発明の一実施形態に係るＧａＮ系ＬＥＤ素子の構造を示す図であり、図４（ａ）は素子を電極配置面側から見た平面図、図４（ｂ）は図４（ａ）のＸ−Ｘ線の位置における断面図である。
【図５】本発明の一実施形態に係るＧａＮ系ＬＥＤ素子の構造を示す図であり、図５（ａ）は素子を電極配置面側から見た平面図、図５（ｂ）は図５（ａ）のＸ−Ｘ線の位置における断面図である。
【図６】本発明の一実施形態に係るＧａＮ系ＬＥＤ素子の構造を示す断面図である。
【図７】本発明の一実施形態に係るＧａＮ系ＬＥＤ素子の構造を示す断面図である。
【図８】参考実験例に係る方法を用いて作製した後、加速劣化条件下で連続点灯させたＧａＮ系ＬＥＤチップに含まれるエピタキシャル層表面のカソードルミネッセンス像である。
【図９】参考実験例に係る方法を用いて作製したままのＧａＮ系ＬＥＤチップに含まれるエピタキシャル層表面のカソードルミネッセンス像である。
【発明を実施するための形態】
【００１１】
（参考実験例）
通常のＭＯＶＰＥ法を用いて、直径２インチのｃ面サファイア基板上にバッファ層を介して膜厚４μｍのアンドープＧａＮ層、ＳｉドープＧａＮからなる膜厚４μｍのｎ型ＧａＮコンタクト層、ＩｎＧａＮ／ＧａＮ多重量子井戸活性層、ＭｇドープＡｌ０．１Ｇａ０．９Ｎからなる膜厚１７０ｎｍのｐ型クラッド層、ＭｇドープＡｌ０．０３Ｇａ０．９７Ｎからなる膜厚４０ｎｍのｐ型コンタクト層を順次積層することにより、エピタキシャルウェハを作製した。
【００１２】
次に、このエピタキシャルウェハのｐ型コンタクト層上に、ｐ側のオーミック電極とするためのＩＴＯ膜を、電子ビーム蒸着法を用いて約０．２μｍの厚さに形成した。そして、形成後のＩＴＯ膜に対し大気雰囲気中、５００℃、２０分間の熱処理を施した。熱処理後、塩酸エッチングにより不要部分を溶解除去することによって、このＩＴＯ膜を所定の形状に成形した。
【００１３】
次に、エピタキシャル層のｎ電極を形成すべき場所にＲＩＥ（反応性イオンエッチング）によって凹部を形成して、該凹部の底にｎ型コンタクト層を露出させた。
【００１４】
次に、リフトオフ法を用いて、上記工程で露出させたｎ型コンタクト層表面へのｎ電極（ボンディングパッドを兼用）の形成と、ＩＴＯ膜表面へのｐ側ボンディングパッドの形成とを、同時に行った。
【００１５】
リフトオフ法はウェハ表面に目的の薄膜を所望のパターンに形成するための技法であり、当該技術分野においてはよく知られた技法であるが、簡単に説明すれば；
(i)ウェハ表面にフォトレジスト膜を形成し、フォトリソグラフィによりこのフォトレジスト膜に所定の開口部パターンを設けたうえで；
(ii)ウェハ上に目的の薄膜を形成し；
(iii)しかる後にフォトレジスト膜を除去する（このとき目的の薄膜のうちフォトレジスト膜上に形成された部分がリフトオフされる）；
というステップを経ることによって、目的の薄膜を(i)でフォトレジスト膜に設けた開口部パターンと同じパターンに形成するというものである。
【００１６】
本参考実験例においては厚さ６μｍに形成したフォトレジスト膜を用いて、リフトオフ法によるｎ電極およびｐ側ボンディングパッドの形成を行った。フォトレジストにはナフトキノンジアジド−ノボラック樹脂系のポジ型フォトレジスト（ＡＺエレクトロニックマテリアル株式会社製、製品名：ＡＺ Ｐ４６２０）を用いた。ウェハ表面に塗布したフォトレジストに対しては、１００℃、３０分間のベーキングを行った後、露光および現像を行った。現像後のフォトレジストのベーキングは行わなかった。電極(ボンディングパッド）用のメタル膜は、厚さ１００ｎｍのＴｉＷ膜の上に厚さ５００ｎｍのＡｕ膜を積層した二層構造膜とした。従って、このメタル膜の膜厚に対してフォトレジスト膜の膜厚は１０倍である。ＴｉＷ膜とＡｕ膜はいずれもスパッタリング法を用いて形成した。ＴｉＷ膜を形成する際は、ターゲットにＴｉ含有量が１０ｗｔ％のＴｉ−Ｗターゲット、スパッタガスにＡｒ（アルゴン）を使用し、ＲＦ電力２００Ｗ、スパッタガス圧１．０×１０−1Ｐａという条件でスパッタリングを行った。メタル膜の形成後、リムーバ液を用いてフォトレジスト膜をウェハから除去することにより、メタル膜は所定の電極形状に成形された。
【００１７】
次いで、ｎ電極およびｐ側ボンディングパッドの表面を除くウェハ表面に、電子ビーム蒸着法を用いて酸化ケイ素からなる保護被覆（パッシベーション膜）を形成した。その後、サファイア基板の裏面をラッピングしてウェハの厚さを８０μｍまで薄くしたうえで、スクライバーを用いてウェハを分割し、３５０μｍ角の板状のＧａＮ系ＬＥＤチップを得た。このチップの順方向電圧Ｖｆ（２０ｍＡ）は３．３Ｖであった。
【００１８】
上記手順にて作製したＬＥＤチップを加速劣化条件の下で劣化させた。具体的には、ＬＥＤチップをサブマウントを介してステム上にフリップチップ実装し、ｐｎ接合部の温度が２３０℃となるように、環境温度１００℃、順方向電流１１４ｍＡという条件で、１０００時間連続点灯させた。このようにして劣化させた後、ＬＥＤチップをサブマウントから取り外し、酸を用いてエピタキシャル層の表面から保護被覆とＩＴＯ膜を除去したうえで、エピタキシャル層の表面（ｐ型コンタクト層の表面）のカソードルミネッセンス（ＣＬ）像を取得した。取得したＣＬ像を図８に示す。
【００１９】
図８に示されているように、連続点灯により劣化させたＬＥＤチップに含まれるエピタキシャル層の表面では、転位欠陥が存在する部分に現れる暗点（発光再結合の効率が局所的に低いために暗く見える部分）の密度が、ボンディングパッドの直下の領域と、その周囲の領域とで明確に異なっていた。すなわち、転位欠陥の密度が、ｐ側ボンディングパッド直下の領域ではその周囲の領域と比べて明らかに低かった。
【００２０】
一方、同様にして取得した、作製したままのＬＥＤチップに含まれるエピタキシャル層表面のＣＬ像を図９に示す。図９から明らかなように、劣化していない状態では、エピタキシャル層の表面における転移欠陥の分布は一様であった。
【００２１】
本発明者等は上記条件でＬＥＤチップを点灯させたときのｐｎ接合部の温度を熱電対を用いた方法により測定したが、ｐ側ボンディングパッド直下とその周囲の領域との間に有意な温度差は認められなかった。このことから、連続点灯により劣化させたチップのエピタキシャル層に見られた、ボンディングパッド直下とその周囲の領域との間における明らかな転位密度の違いは、熱的な作用のみにより形成されたものではないと本発明者らは結論した。本発明者らの考えは、連続点灯に伴う欠陥密度の増加には電気的な作用が関与しており、ｐ側ボンディングパッドの直下ではＩＴＯ膜からｐ型層に注入されるキャリアの密度が低いために、欠陥密度の増加が抑えられたというものである。このボンディングパッド直下における注入キャリア密度の低下には、ボンディングパッドの形成方法が関係している。ボンディングパッドを構成するメタル膜をスパッタリングにより形成する際、ボンディングパッドを形成すべき領域以外では、ＩＴＯ膜の表面は厚いフォトレジスト膜により保護されている。一方、ボンディングパッドを形成しようとする領域ではＩＴＯ膜の表面が露出している。そのために、ボンディングパッドの形成時、この領域ではスパッタ粒子や高エネルギー粒子の衝撃によって、薄いＩＴＯ膜に覆われただけのｐ型層の表面がダメージを受ける。その結果として、ＩＴＯ膜とｐ型層との間の抵抗がボンディングパッドの直下において相対的に高くなり、ひいては、ＬＥＤチップに順方向電流を供給したときに、ＩＴＯ膜からｐ型層へのキャリア注入がボンディングパッドの直下では起こり難くなる。
【００２２】
ダメージ部における抵抗の増加は次のように説明される。即ち、ＧａＮ系半導体ではＶ族成分である窒素の蒸気圧が高いことに起因して、ダメージ部には窒素空孔が高濃度に形成される。この窒素空孔はドナーとなるので、ｐ型ＧａＮ系半導体においては自己補償によるｐ型キャリア濃度の低下を引き起こす。それが原因となって、半導体の抵抗率や半導体−電極間の接触抵抗が上昇する。特に、ワイドギャップ半導体であるＧａＮ系半導体では本質的にｐ型キャリアの生成効率が低い、即ち、ｐ型層のキャリア濃度が基本的に低いことから、ダメージを受けることによってキャリア濃度の更なる低下が生じたときの接触抵抗の増加が著しいものとなる。
【００２３】
本発明者らは、この参考実験例に基づき次のように考えた。
（ア）ボンディングパッド用の金属材料に代えて無機材料を使用し上記参考実験例と同様の条件で無機スパッタ膜を形成した場合には、該無機スパッタ膜の直下においてｐ型層／ＩＴＯ膜界面に抵抗増加領域が形成されるであろう。そして、別途ＩＴＯ膜上にボンディングパッドを形成してＬＥＤ素子に通電した場合には、該無機スパッタ膜の直下においてｐ型層に注入されるキャリア密度の低下が生じるであろう。
（イ）上記参考実験例においてボンディングパッドをＩＴＯ膜上にスパッタ形成する際にボンディングパッドとは別に金属スパッタ膜を同時に形成した場合には、ボンディングパッドを通じてＬＥＤ素子に通電したときに、ボンディングパッド直下のみならず該金属スパッタ膜の直下においてもｐ型層に注入されるキャリア密度の低下が生じるであろう。
（ウ）ｐ型層に注入されるキャリア密度が低下した領域の下方では、活性層を流れる電流も減少する。よって、ＴＣＯ膜上へのスパッタ膜形成によってその直下におけるｐ型層／ＴＣＯ膜界面の接触抵抗を制御し、それによって、その下方に、活性層を流れる電流が減少した領域を、該スパッタ膜の平面形状に略対応した形状に形成することが可能であろう。
（エ）スパッタ膜直下のｐ型層／ＴＣＯ膜界面に一旦形成された抵抗増加領域は、後でこのスパッタ膜を除去しても残るので、スパッタ膜をＬＥＤ素子に残留させることが好ましくない場合にはこれを除去することもできるであろう。
【００２４】
（実施形態１）
本発明の実施形態１に係るＧａＮ系ＬＥＤ素子の模式断面図を図１に示す。このＧａＮ系ＬＥＤ素子１０は、基板１１上に、それぞれＧａＮ系半導体からなるｎ型層１２と活性層１３とｐ型層１４とを順次積層し、ｐ型層１４の表面にＴＣＯ膜１５とｐ側ボンディングパッド１６とからなるｐ電極を形成し、基板１１の裏面にｎ側ボンディングパッド１７を形成してなる構造を有している。電極構造の観点からいうと、このＧａＮ系ＬＥＤ素子１０は垂直電極型構造を有している。ＴＣＯ膜１５とｐ側ボンディングパッド１６との間の一部には抵抗制御膜ＲＦが挿入されている。
【００２５】
抵抗制御膜ＲＦ直下におけるｐ型層１４とＴＣＯ膜１５との界面には、抵抗制御膜ＲＦの形成時に形成された抵抗増加領域が存在している。この抵抗増加領域ではｐ型層１４とＴＣＯ膜１５との界面を横切る方向の電気抵抗が他の領域に比べて高くなっている。そのため、ｐ側ボンディングパッド１６とｎ側ボンディングパッド１７を通してＬＥＤ素子１０に順方向電圧を印加したとき、ｐ型層１４とＴＣＯ膜１５との界面を横切って流れる電流がこの抵抗増加領域では少なくなる。このことは、抵抗増加領域の下方において活性層１３を流れる電流が減少することを意味する。このような抵抗増加領域がｐ側ボンディングパッド１６に覆われた抵抗制御膜ＲＦの下方に存在することから、ＧａＮ系ＬＥＤ素子１０ではｐ側ボンディングパッド１６の下方における活性層１３の発光が抑制されている。
【００２６】
ＧａＮ系ＬＥＤ素子１０は次のようにして製造することができる。
まず、通常のＭＯＶＰＥ法を用いて基板１１上にＧａＮ系半導体結晶を成長させて、ｎ型層１２と活性層１３とｐ型層１４とを順次積層したエピタキシャルウェハを作製する。垂直電極型構造とするために基板１１には導電性を有する基板を用いる。導電性基板としては、例えば、炭化ケイ素、ケイ素、ＧａＮ系半導体、ヒ化ガリウム、リン化ガリウム、酸化ガリウム、酸化亜鉛、ホウ化ジルコニウム、ホウ化チタンなどからなる単結晶基板が例示される。
【００２７】
次に、上記形成したエピタキシャルウェハのｐ型層１４上に、オーミック電極とするためのＴＣＯ膜１５を真空蒸着法を用いて形成する。このＴＣＯ膜１５の膜厚は例えば０．０１μｍ〜０．２μｍとすることができるが、好ましくは０．０１μｍ〜０．１５μｍであり、より好ましくは０．０１μｍ〜０．１０μｍ、特に好ましくは０．０１μｍ〜０．０５μｍである。ＴＣＯ膜１５の膜厚を小さくする程、後の工程にて抵抗制御膜ＲＦの下方に形成される抵抗増加領域における、ＴＣＯ膜とｐ型層１４との間の抵抗が顕著に大きくなる。なぜなら、膜厚の減少とともに、抵抗制御膜の形成時にｐ型層表面を保護する保護材としてのＴＣＯ膜の作用が小さくなるからである。
ＴＣＯ膜１５は、成膜後、湿式または乾式エッチングによって不要部分を除去することにより所定の電極形状にパターニングする。パターニングの前または後にウェハに熱処理を行ってもよい。
【００２８】
次に、リフトオフ法を用いて、後の工程でｐ側ボンディングパッド１６を形成すべきＴＣＯ膜１５上の領域の一部に、スパッタリングによって抵抗制御膜ＲＦを形成する。
この工程では、抵抗制御膜ＲＦが形成される部分に対応する領域においてｐ型層１５の表面がスパッタリングに起因するダメージを受け、ｐ型層１４とＴＣＯ膜１５との界面に抵抗増加領域が形成されるよう、スパッタリング条件を設定する。
【００２９】
抵抗制御膜ＲＦの材料はスパッタ膜を形成し得る金属または無機材料であればよく、ＧａＮ系ＬＥＤ素子の構成材料として必要な強度と耐久性を有するものの中から適宜選択することができる。望ましくは、できるだけ光吸収が小さい材料を選択する。金属材料であれば銀白色を呈するものが好ましく、特に好ましいものとしてＡｇ（銀）、Ａｌ（アルミニウム）、Ｒｈ（ロジウム）、Ｐｔ（白金）が例示される。
無機材料であれば、活性層１３のバンドギャップよりも大きなバンドギャップを有する絶縁性無機材料が好ましく、とりわけ、化学的安定性の高い金属酸化物、金属窒化物または金属酸窒化物、具体的には酸化ケイ素、酸窒化ケイ素、窒化ケイ素、酸化アルミニウム、窒化アルミニウム、酸化ジルコニウム、酸化ニオブなどの材料が好ましく例示される。絶縁性材料に比べると短波長領域での光吸収が大きい点で劣るが、各種のＴＣＯも使用可能である。
上記例示した中では、光吸収が小さいという点で、絶縁性無機材料が最も好ましい材料である。
【００３０】
次に、ＴＣＯ膜１５上にｐ側ボンディングパッド１６を形成する。ｐ側ボンディングパッド１６は抵抗制御膜ＲＦを覆うように形成する。ｐ側ボンディングパッド１６は金属材料のみで構成してもよいが、好ましい実施形態では、ＴＣＯ膜１５および抵抗制御膜ＲＦと接する下層部をＴＣＯで形成し、その上に上層部として金属層を形成した積層膜としてもよい。
次に、エピタキシャル層の上面側からエッチングを行い、ウェハ上の各素子の少なくとも発光層１３が独立するように素子間分離溝を形成する。
【００３１】
次に、電子ビーム蒸着法を用いて、エピタキシャル層を形成した側のウェハ表面を全面的に覆う透明な保護被覆（図示せず）を形成する。保護被覆の材料は、好ましくは金属酸化物、金属窒化物、金属酸窒化物などである。保護被覆の形成後、ｐ側ボンディングパッド１６の表面をドライエッチングにより露出させる。
次に、基板１１の裏面上にｎ側ボンディングパッド１７を形成する。ｎ側ボンディングパッド１７を基板１１の裏面に直接形成しないで、それよりも面積の大きなＴＣＯ膜を介して形成してもよい。ｎ側ボンディングパッド１７の形成の順序に特に限定はなく、例えば、ｐ電極の形成より先に行ってもよい。
最後に、ダイサー、スクライバーなどを用いた公知の方法によりウェハからＧａＮ系ＬＥＤ素子１０を切り出してチップとする。
【００３２】
このようにして作製されるＧａＮ系ＬＥＤ素子１０は、フェースアップ実装して用い得ることは勿論、基板１１が発光層１３で生じる光に対して透過性を有する場合には、フェースダウン実装（フリップチップ実装、ジャンクションダウン実装などともいう）して用いることもできる。
【００３３】
（実施形態２）
本発明の実施形態２に係るＧａＮ系ＬＥＤ素子を図２に模式的に示す。図２（ａ）はＬＥＤ素子を電極配置面側から見た平面図、図２（ｂ）は図２（ａ）のＸ−Ｘ線の位置における断面図である。
このＧａＮ系ＬＥＤ素子２０は、基板２１上に、それぞれＧａＮ系半導体からなるｎ型層２２と活性層２３とｐ型層２４とを順次積層し、ｐ型層２４の表面にＴＣＯ膜２５とｐ側ボンディングパッド２６とからなるｐ電極を形成し、エッチングにより一部露出したｎ型層２２の表面にｎ側ボンディングパッド２７（オーミック電極を兼用）を形成してなる構造を有している。電極構造の観点からいうと、このＧａＮ系ＬＥＤ素子２０は水平電極型構造を有している。
ＴＣＯ膜２５上の一部には抵抗制御膜ＲＦが形成されている。
【００３４】
ＧａＮ系ＬＥＤ素子２０における抵抗制御膜ＲＦは、図２（ａ）に示すように、ＴＣＯ膜２５のうち、ｐ側ボンディングパッド２６とｎ側ボンディングパッド２７との間に挟まれた領域である「パッド間領域」上に形成されている。ここで、本明細書にいう「パッド間領域」は、素子を平面視したとき２つのボンディングパッドに接する接線を外縁とする領域とする。図３（ａ）はこれを説明するための図であり、図中の２本の二点鎖線がそれぞれ２つのパッドに接する接線を示している。パッド間領域は２本の二点鎖線の間に挟まれた領域に含まれる。
ボンディングパッドは金属ワイヤやハンダとの接続に主として用いる本体部に加えて、該本体部から細長く伸びるアーム部を有していてもよいが、ボンディングパッドがこのように本体部とアーム部とを有する場合には、図３（ｂ）に示すようにアーム部を無視し、本体部のみを考慮してパッド間領域の外縁となる接線を定義する。
【００３５】
ＴＣＯ膜のパッド間領域は従来技術のＧａＮ系ＬＥＤ素子においては電流集中が生じていた領域である（例えば、特開平１０−３４１０３８を参照）。ＧａＮ系ＬＥＤ素子２０ではＴＣＯ膜２５のパッド間領域上に抵抗制御膜ＲＦを形成することにより、その下方におけるｐ型層２４とＴＣＯ膜２５との界面に抵抗増加領域が形成されているために、ＴＣＯ膜２５のパッド間領域への電流集中が抑制されている。ＴＣＯ膜の特定領域への電流集中を抑制することにより、活性層を流れる電流の面内分布を一様にすることができる。それによって、発光層の多くの部分を有効に利用できるようになるために、ＬＥＤ素子の発光効率が向上する。また、ＴＣＯ膜や活性層の特定部位にかかっていた高い負荷が緩和されることにより、ＬＥＤ素子の信頼性が向上する。
【００３６】
ＧａＮ系ＬＥＤ素子２０は次のようにして製造することができる。
まず、通常のＭＯＶＰＥ法を用いて基板２１上にＧａＮ系半導体結晶を成長させて、ｎ型層２２と活性層２３とｐ型層２４とを順次積層したエピタキシャルウェハを作製する。基板２１はＧａＮ系半導体結晶のエピタキシャル成長に適したものであればよく、サファイア、スピネル、炭化ケイ素、ケイ素、ＧａＮ系半導体（ＧａＮ、ＡｌＧａＮなど）、ヒ化ガリウム、リン化ガリウム、酸化ガリウム、酸化亜鉛、ＬＧＯ、ＮＧＯ、ＬＡＯ、ホウ化ジルコニウム、ホウ化チタンなどの材料からなる結晶基板（単結晶基板、テンプレート）を、好ましく用いることができる。透光性
の基板としては、当該素子の発光波長に応じて、サファイア、スピネル、炭化ケイ素、ＧａＮ系半導体、リン化ガリウム、酸化ガリウム、酸化亜鉛、ＬＧＯ、ＮＧＯ、ＬＡＯなどから選択される材料で構成される基板を好ましく用いることができる。
【００３７】
次に、上記形成したエピタキシャルウェハのｐ型層２４上に、オーミック電極とするためのＴＣＯ膜２５を真空蒸着法を用いて形成する。このＴＣＯ膜２５の膜厚は例えば０．０１μｍ〜０．２μｍとすることができるが、好ましくは０．０１μｍ〜０．１５μｍであり、より好ましくは０．０１μｍ〜０．１０μｍ、特に好ましくは０．０１μｍ〜０．０５μｍである。ＴＣＯ膜１５の膜厚を小さくする程、後の工程にて抵抗制御膜ＲＦの下方に形成される抵抗増加領域における、ＴＣＯ膜とｐ型層１４との間の抵抗が顕著に大きくなる。なぜなら、膜厚の減少とともに、抵抗制御膜の形成時にｐ型層表面を保護する保護材としてのＴＣＯ膜の作用が小さくなるからである。
ＴＣＯ膜２５は、成膜後、湿式または乾式エッチングによって不要部分を除去することにより所定の電極形状にパターニングする。パターニングの前または後にウェハに熱処理を行ってもよい。
【００３８】
次に、エピタキシャル層のｎ側ボンディングパッド２７を形成すべき場所にＲＩＥ（反応性イオンエッチング）によって凹部を形成して、該凹部の底にｎ型層２２を露出させる。このとき同時に該凹部と同じ深さを有する素子分離溝を形成してウェハ上の各素子の発光層２３を独立させる。
【００３９】
次に、ＴＣＯ膜２５上へのｐ側ボンディングパッド２６の形成と、上記工程で露出したｎ型層２２表面へのｎ側ボンディングパッド２７の形成を行う。これらは、いずれを先に形成してもよいが、好ましくは工程数を削減するために同時形成する。ｎ側ボンディングパッド電極２７はオーミック電極を兼用させる関係から、少なくともｎ型層２２に接する部分を、ｎ型ＧａＮ系半導体とオーミック接触する材料（Ｔｉ、Ｗ、ＴｉＷ、Ｖ、Ａｌ、ＴＣＯなど）で形成する。あるいは、ｎ側ボンディングパッド２７をｎ型層２２の表面に直接形成しないで、それよりも面積の大きなＴＣＯ膜を介して形成してもよい。各ボンディングパッドの少なくとも表層部は、金属ワイヤやハンダなどが良好に接合し得るように、金属材料で形成する。
【００４０】
次に、リフトオフ法を用いて、ＴＣＯ膜２５のパッド間領域上にスパッタリングによって抵抗制御膜ＲＦを形成する。抵抗制御膜ＲＦが形成される部分に対応する領域においてｐ型層２５の表面がスパッタリングに起因するダメージを受け、ｐ型層２４とＴＣＯ膜２５との界面に抵抗増加領域が形成されるようスパッタリング条件を設定する点は、前述の実施形態１の場合と同じである。
【００４１】
抵抗制御膜ＲＦの材料はスパッタ膜を形成し得る金属または無機材料であればよく、ＧａＮ系ＬＥＤ素子の構成材料として必要な強度と耐久性を有するものから適宜選択することができる。望ましくは、光吸収が小さく、かつ、導電性を有さない材料を選択する。導電性材料を用いると抵抗制御膜ＲＦ自体が電流の拡散経路となるので、電流集中を抑制する効果が低下してしまう。よって、ＧａＮ系ＬＥＤ素子２０における抵抗制御膜ＲＦの最も好ましい材料は、活性層２３のバンドギャップよりも大きなバンドギャップを有する絶縁性無機材料である。その中でも、化学的安定性の高い金属酸化物、金属窒化物または金属酸窒化物、具体的には酸化ケイ素、酸窒化ケイ素、窒化ケイ素、酸化アルミニウム、窒化アルミニウム、酸化ジルコニウム、酸化ニオブなどの材料が特に好ましい点は、前述の実施形態１の場合と同じである。
抵抗制御膜ＲＦ、ｐ側ボンディングパッド２６、ｎ側ボンディングパッド２７の形成の順序に特に限定はなく、例えば、ボンディングパッドの形成より先に抵抗制御膜を形成してもよい。
【００４２】
次に、電子ビーム蒸着法を用いて、エピタキシャル層を形成した側のウェハ表面を全面的に覆う透明な保護被覆（図示せず）を形成する。保護被覆の材料は、好ましくは金属酸化物、金属窒化物、金属酸窒化物などである。保護被覆の形成後、ｐ側ボンディングパッド２６とｎ側ボンディングパッド２７の表面をドライエッチングにより露出させる。
最後に、必要に応じて基板の裏面をラッピングしてウェハの厚さを薄くしたうえで、ダイサー、スクライバーなどを用いた公知の方法によりウェハからＧａＮ系ＬＥＤ素子２０を切り出してチップとする。
【００４３】
このようにして作製されるＧａＮ系ＬＥＤ素子２０は、フェースアップ実装して用い得ることは勿論、基板２１が発光層２３で生じる光に対して透過性を有する場合には、フェースダウン実装して用いることもできる。あるいは、フェースダウン実装する場合において、特表２００７−５１７４０４号公報（ＷＯ２００５／０６２９０５号公報）に開示された技術を用いることにより、基板２１をＬＥＤ素子実装後に除去することができる。
【００４４】
（実施形態３）
本発明の実施形態３に係るＧａＮ系ＬＥＤ素子を図４に模式的に示す。図４（ａ）はＬＥＤ素子を電極配置面側から見た平面図、図４（ｂ）は図４（ａ）のＸ−Ｘ線の位置における断面図である。
このＧａＮ系ＬＥＤ素子３０は、基板３１上に、それぞれＧａＮ系半導体からなるｎ型層３２と活性層３３とｐ型層３４とを順次積層し、ｐ型層３４の表面にＴＣＯ膜３５とｐ側ボンディングパッド３６とからなるｐ電極を形成し、エッチングにより一部露出したｎ型層３２の表面にｎ側ボンディングパッド３７（オーミック電極を兼用）を形成してなる構造を有している。２つのボンディングパッド３６、３７は、それぞれ本体部と該本体部から細長く伸びたアーム部３６ａ、３７ａを有している。アーム部３６ａ、３７ａは素子の面方向の電流拡散を補助するために設けられた部分であり、通常、金属ワイヤの接合部位として使用されることはない。電極構造の観点からいうと、このＧａＮ系ＬＥＤ素子３０は水平電極型構造を有している。ＴＣＯ膜３５上の一部には抵抗制御膜ＲＦが形成されている。図４（ａ）においては、ボンディングパッド３６の下に隠れた抵抗制御膜ＲＦの輪郭線を破線で示している。
【００４５】
本実施形態３に係るＧａＮ系ＬＥＤ素子３０が前述の実施形態２に係るＧａＮ系ＬＥＤ素子２０と異なる点は、前述の実施形態２に係るＧａＮ系ＬＥＤ素子２０では抵抗制御膜ＲＦがＴＣＯ膜２５のパッド間領域上のみに形成されているのに対し、ＧａＮ系ＬＥＤ素子３０では抵抗制御膜ＲＦがＴＣＯ膜３５のパッド間領域上のみではなく、その一部がｐ側ボンディングパッド３６に覆われた領域にも形成されている点である。このように構成されることにより、ＧａＮ系ＬＥＤ素子３０においては、ｐ側ボンディングパッド３６の下方の領域における活性層３３の発光が
抑制されるとともに、ＴＣＯ膜３５のパッド間領域への電流集中が抑制されている。
【００４６】
（実施形態４）
本発明の実施形態４に係るＧａＮ系ＬＥＤ素子を図５に模式的に示す。図５（ａ）はＬＥＤ素子を電極配置面側から見た平面図、図５（ｂ）は図５（ａ）のＸ−Ｘ線の位置における断面図である。
このＧａＮ系ＬＥＤ素子４０は、基板４１上に、それぞれＧａＮ系半導体からなるｎ型層４２と活性層４３とｐ型層４４とを順次積層し、ｐ型層４４の表面にＴＣＯ膜４５とｐ側ボンディングパッド４６とからなるｐ電極を形成し、エッチングにより一部露出したｎ型層４２の表面にｎ側ボンディングパッド４７（オーミック電極を兼用）を形成してなる構造を有している。電極構造の観点からいうと、このＧａＮ系ＬＥＤ素子４０は水平電極型構造を有している。
ＴＣＯ膜４５上の一部には抵抗制御膜ＲＦが形成されている。前述の実施形態３に係るＧａＮ系ＬＥＤ素子３０と同様に、ＧａＮ系ＬＥＤ素子４０では抵抗制御膜ＲＦが一部ではＴＣＯ膜４５とｐ側ボンディングパッド４６との間の一部に挿入されており、他の一部ではＴＣＯ膜４５のパッド間領域上に形成されている。図５（ａ）においては、抵抗制御膜ＲＦの輪郭線のうちボンディングパッド４６の下に隠れた部分と反射膜４９の下に隠れた部分を破線で示している。
【００４７】
前述の各実施形態に係るＧａＮ系ＬＥＤ素子とは異なり、ＧａＮ系ＬＥＤ素子４０は、更に、ＴＣＯ膜４５上に抵抗制御膜ＲＦの一部を挟んで形成された反射膜４９を有している。反射膜４９はＴＣＯ膜膜の電流拡散性に実質的な影響を与えないよう、少なくともＴＣＯ膜と接する部分が絶縁性材料で形成されている。反射膜４９は誘電体多層膜型の反射膜であり得る。反射膜４９はまた、誘電体膜（多層膜型の反射膜を含み得る）上に金属膜を積層した多層膜構造を有し得る。この場合の好ましい金属膜の材料は、Ａｇ（銀）、Ａｌ（アルミニウム）、Ｒｈ（ロジウム）、Ｐｔ（白金）である。
本実施形態４に係るＧａＮ系ＬＥＤ素子４０は好適にはフェースダウン実装して用いる。フェースダウン実装後、特表２００７−５１７４０４号公報（ＷＯ２００５／０６２９０５号公報）に開示された技術を用いることにより、基板４１を除去することができる。
【００４８】
上記各実施形態において、抵抗制御膜を形成する工程で考慮すべき重要なポイントは次の２つである。
【００４９】
第一のポイントは、ＴＣＯ膜の表面に抵抗制御膜が堆積される領域に対応して、ｐ型層とＴＣＯ膜との間の抵抗が部分的に増加した抵抗増加領域が形成されるよう、スパッタリング条件を設定することである。この抵抗の増加は、前述のようにスパッタ粒子や高エネルギー粒子の衝撃に起因して生じると考えられるので、例えば、スパッタリング雰囲気を低圧とすることによって、促進することができる。なぜなら、低圧雰囲気下では、スパッタ粒子や高エネルギー粒子が雰囲気ガス分子との衝突によりエネルギーを失うことなくウェハ表面に到達する確率が高くなるからである。一般的には、高エネルギー粒子は基板やスパッタ膜を損傷させるので、できるだけ基板に入射させないようにすることが好ましいとされるが、それとは対照的に、上記の抵抗増加領域の形成にあたっては、高エネルギー粒子の作用を好ましく利用することができる。
【００５０】
第二のポイントは、リフトオフ用のフォトレジスト膜に覆われた領域では、ｐ型層とＴＣＯ膜との間の抵抗が抵抗制御膜の形成の前後で実質的に変わらないよう、使用するスパッタリング条件に応じて十分な保護効果が生じるようにフォトレジスト膜の膜厚を決定することである。電界メッキ法によるバンプ（微小電極）形成などを主な用途とする、１０μｍ以上の厚膜形成が可能なフォトレジストが市販されており、好ましく用いることができる。
【００５１】
（変形実施形態１）
上記各実施形態では、ＴＣＯ膜１５、２５、３５、４５が単層構造であるが、これを２層以上のＴＣＯ膜を積層した多層構造とすることができる。特に、ＴＣＯ膜１５、２５、３５、４５を多層構造とする場合、任意の２層の間に抵抗制御膜ＲＦを挟んだ構造を採用することが可能である。
一例として、上記実施形態２において、ＴＣＯ膜２５を下部層２５ａおよび上部層２５ｂからなる２層構造としたＧａＮ系ＬＥＤ素子の断面図を図６に示す。このＬＥＤ素子では、ＴＣＯ膜の下層部２５ａを薄く形成する（例えば、０．０１〜０．０２μｍ）ことによって、抵抗制御膜ＲＦの下方に形成される抵抗増加領域におけるＴＣＯ膜２５とｐ型層２４との間の抵抗を十分に高くしつつ、ＴＣＯ膜２５が担うべき層方向（厚さ方向に直交する方向）の電流拡散機能が確保されるように、ＴＣＯ膜の上層部２５ｂの膜厚を設定することが可能である。
【００５２】
（変形実施形態２）
上記各実施形態では、抵抗制御膜を形成する工程において、抵抗増加領域を形成しない領域の保護に用いる保護膜をＬＥＤ素子構造から除去しているが、必須ではない。上記実施形態２を変形して、この保護膜を構造中に残したＧａＮ系ＬＥＤ素子の断面図を図７に示す。
図７に示すＧａＮ系ＬＥＤ素子は、ボンディングパッドの表面を除くＬＥＤ素子の上面を覆う保護被覆２８を有している。この保護被覆は、ＴＣＯ膜２５上を覆う一部分を除いて、下部被覆２８ａと上部被覆２８ｂからなる２層構造となっている。このＬＥＤ素子の製造工程では、下部被覆２８ａが、抵抗制御膜の形成工程において保護膜として利用される。即ち、この工程では、ｐ型層２４とＴＣＯ膜２５の界面に抵抗増加領域を設ける予定の領域の上方に、開口部を有するパターンに、下部被覆２８ａを形成した後、その上から、スパッタリング法を用いて上部被覆２８ｂを形成する。このとき、上部被覆２８ｂのうち、下部被覆２８ａの開口部を通してＴＣＯ膜２５上に直接堆積される部分が抵抗制御膜ＲＦとして作用し、該部分の下方に抵抗増加領域が形成される。
【００５３】
以下では、上記の各実施形態に係るＧａＮ系ＬＥＤ素子の各部の好ましい態様について説明する。
上記の各実施形態において、ＧａＮ系半導体層のエピタキシャル成長に用いる基板は、表面にマスク層を形成したり、表面を加工して凹凸面にしたものであってもよい。それによって、ＧａＮ系半導体結晶中の転位密度の低減に有効なＥＬＯ（Epitaxial Lateral Overgrowth）やファセット成長を発生させることができる。
【００５４】
ＧａＮ系半導体層（ｎ型層、活性層、ｐ型層）の形成方法はＭＯＶＰＥ法（有機金属化合物気相成長法）に限定されるものではなく、ＭＢＥ法（分子ビームエピタキシー法）、ＨＶＰＥ法（ハイドライド気相成長法）、ＰＬＤ法（パルスレーザデポジション法）、スパッタリング法など、ＧａＮ系半導体結晶のエピタキシャル成長に適した公知の方法を適宜用いることができる。
ＧａＮ系半導体結晶と格子整合しない基板を用いる場合には、基板とＧａＮ系半導体膜との間にバッファ層を介在させることが望ましい。公知技術を参照して、ＧａＮ系半導体またはその他の材料からなる低温バッファ層、高温バッファ層（単結晶バッファ層）、超格子バッファ層などのバッファ層を、適宜選択して用いることができる。垂直電極型の素子構造を採用する場合には、基板とｎ型層とが電気的に接続される必要があることから、バッファ層にもドーピングを行って導電性を付与してもよい。
【００５５】
基板上にＧａＮ系半導体膜が積層された構造を得るための他の方法として、成長用基板の上にエピタキシャル成長法によりＧａＮ系半導体膜を形成した後、エッチング、研削、研磨、レーザリフトオフなどの方法を用いてＧａＮ系半導体膜から成長用基板を除去し、除去後のＧａＮ系半導体膜に別途準備した基板を貼り合わせる方法も使用可能である。あるいは、成長用基板を除去したＧａＮ系半導体膜の表面に電解メッキまたは無電解メッキによって金属層を５０μｍ以上の厚さに堆積させ、該金属層を基板とする方法も採用可能である。
【００５６】
ｎ型層１２、２２、３２、４２は、Ｓｉ、Ｇｅなどのｎ型不純物を添加したＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＧａＮで形成することができる。好ましくは、Ｓｉを１×１０18ｃｍ−3〜１×１０19ｃｍ−3の濃度に添加したＡｌaＧａ1−aＮ（０≦ａ≦０．０５）を用いて、２μｍ〜６μｍの厚さに形成する。
【００５７】
活性層１３、２３、３３、４３は、ダブルヘテロ構造が構成されるようにそのバンドギャップエネルギーを定める。活性層は好ましくは量子井戸構造とし、更に好ましくは多重量子井戸構造とする。量子井戸構造における井戸層はＩｎＧａＮ、ＡｌＩｎＧａＮなど、Ｉｎを含む結晶で形成することが好ましい。
【００５８】
ｐ型層１４、２４、３４、４４は、Ｍｇ、Ｚｎなどのｐ型不純物を添加したＧａＮ、ＡｌＧａＮ、ＩｎＧａＮまたはＡｌＩｎＧａＮで形成することができる。好ましくは、Ｍｇを２×１０19ｃｍ−3〜１×１０20ｃｍ−3の濃度に添加したＡｌaＧａ1−aＮ（０≦ａ≦０．２）を用いて、０．１μｍ〜２．０μｍ、より好ましくは０．１μｍ〜０．５μｍの厚さに形成する。結晶成長工程でｐ型不純物が水素パッシベーションされた場合には、アニーリング処理などを行って水素を解離させて、ｐ型不純物を活性化させる。
【００５９】
ｎ型層およびｐ型層のそれぞれは、厚さ方向に均質である必要はなく、各層の内部において不純物濃度、結晶組成などが厚さ方向に連続的または不連続的に変化していてもよい。
ｎ型層またはｐ型層の内部、基板とｎ型層との間、ｎ型層と活性層との間、活性層とｐ型層との間、などには、公知技術を適宜参酌して、キャリアブロック層、反射層、反射防止層、歪緩和層、応力緩和層、転位低減層、静電気破壊防止層、不純物拡散防止層、超格子層など、各種の目的、機能又は構造を有する層を設けることができる。
【００６０】
ｐ側ボンディングパッド１６、２６、３６、４６、ｎ側ボンディングパッド電極１７、２７、３７、４７の表層部に用いる金属材料としては、Ａｇ（銀）、Ａｕ（金）、Ｓｎ（錫）、Ｉｎ（インジウム）、Ｂｉ（ビスマス）、Ｃｕ（銅）、Ｚｎ（亜鉛）などが好ましく例示される。ボンディングパッドの膜厚は、例えば、０．２μｍ〜２μｍとすることができる。
【００６１】
ＴＣＯ膜１５、２５、３５、４５は、酸化インジウム系、酸化亜鉛系、酸化錫系、酸化チタン系など、公知となっている各種のＴＣＯを用いて形成することができる。具体的には、ＩＴＯ（インジウム錫酸化物）、ＩＺＯ（インジウム亜鉛酸化物）、ＡＺＯ（アルミニウム亜鉛酸化物）、ＧＺＯ（ガリウム亜鉛酸化物）、ＦＴＯ（フッ素ドープ酸化錫）などが例示される。
【００６２】
ＴＣＯ膜の形成方法に限定はなく、公知技術を参照して適宜な方法を採用すればよい。具体的には、真空蒸着法の他、イオンビームアシスト蒸着法、イオンプレーティング法、レーザアブレーション法、ＣＶＤ法、ゾル−ゲル法、スプレー法、スピンコート法、ディップ法などが例示される。スパッタリング法を用いることも妨げられるものではなく、スパッタリング雰囲気の圧力を高くするなどして、高エネルギー粒子がｐ型層の表面に入射するのを防止すれば、スパッタリング法でもｐ型層との抵抗が低いＴＣＯ膜を形成することが可能である。
【００６３】
本発明は本明細書に明示的に記載した実施形態に限定されるものではなく、発明の趣旨を損なわない範囲内で種々の変形が可能である。
【符号の説明】
【００６４】
１０、２０、３０、４０ ＧａＮ系ＬＥＤ素子
１１、２１、３１、４１ 基板
１２、２２、３２、４２ ｎ型層
１３、２３、３３、４３ 活性層
１４、２４、３４、４４ ｐ型層
１５、２５、３５、４５ ＴＣＯ膜
１６、２６、３６、４６ ｐ側ボンディングパッド
１７、２７、３７、４７ ｎ側ボンディングパッド
２８ 保護被覆
ＲＦ 抵抗制御膜
４９ 反射膜
【特許請求の範囲】
【請求項１】
ｎ型ＧａＮ系半導体層の上にＧａＮ系半導体からなる活性層とｐ型ＧａＮ系半導体層とを順次積層してなり、
前記ｐ型ＧａＮ系半導体層の前記活性層側の主面とは反対側の主面上に形成されたＴＣＯ膜と該ＴＣＯ膜に接続されたｐ側ボンディングパッドとを含むｐ電極と、
前記ＴＣＯ膜の前記ｐ型ＧａＮ系半導体層側とは反対側の主面上の一部に形成された抵抗制御膜と、
前記ｐ型ＧａＮ系半導体層と前記ＴＣＯ膜との界面に形成されて前記抵抗制御膜の下方の領域において前記活性層を流れる電流を減少させる抵抗増加領域と、
前記ｎ型層に接続されたｎ側ボンディングパッドと、
を有するＧａＮ系ＬＥＤ素子。
【請求項２】
前記ｐ側ボンディングパッドが前記ＴＣＯ膜上に形成され、前記抵抗制御膜の少なくとも一部が前記ｐ側ボンディングパッドと前記ＴＣＯ膜との間の一部に挿入されている、請求項１に記載のＧａＮ系ＬＥＤ素子。
【請求項３】
水平電極型の素子構造が形成されるように前記ｎ側ボンディングパッドが前記ｎ型ＧａＮ系半導体層の一部露出面上に設けられ、前記ＴＣＯ膜が前記ｐ側ボンディングパッドと前記ｎ側ボンディングパッドとの間に挟まれたパッド間領域を有しており、前記抵抗制御膜の少なくとも一部が前記パッド間領域上に形成されている、請求項１または２に記載のＧａＮ系ＬＥＤ素子。
【請求項４】
前記ｐ側ボンディングパッドに覆われた領域を除く前記ＴＣＯ膜上において、前記抵抗制御膜が前記パッド間領域の内側にのみ形成されている、請求項３に記載のＧａＮ系ＬＥＤ素子。
【請求項５】
前記抵抗制御膜が絶縁性無機材料からなる、請求項１〜４のいずれかに記載のＧａＮ系ＬＥＤ素子。
【請求項６】
基板上にｎ型ＧａＮ系半導体層とＧａＮ系半導体からなる活性層とｐ型ＧａＮ系半導体層とが順次積層されてなる積層体と、前記ｐ型ＧａＮ系半導体層の前記活性層側の主面とは反対側の主面上に形成されたＴＣＯ膜と、を有する半導体ウェハを準備するステップと、
前記ＴＣＯ膜の前記ｐ型ＧａＮ系半導体層側とは反対側の主面上の一部に抵抗制御膜を形成するステップと、
前記ＴＣＯ膜上にｐ側ボンディングパッドを形成するステップと、を有し、
前記抵抗制御膜が形成される部分に対応する領域において前記ｐ型ＧａＮ系半導体層と前記ＴＣＯ膜との界面の抵抗が上昇するように、前記抵抗制御膜を形成するステップでは前記抵抗制御膜を形成しようとする領域を除く前記ＴＣＯ膜の露出面を保護膜で覆った状態で前記抵抗制御膜をスパッタリング法により形成する、
ＧａＮ系ＬＥＤ素子の製造方法。
【請求項７】
請求項６に記載の製造方法を用いて形成されるＧａＮ系ＬＥＤ素子。
【請求項１】
ｎ型ＧａＮ系半導体層の上にＧａＮ系半導体からなる活性層とｐ型ＧａＮ系半導体層とを順次積層してなり、
前記ｐ型ＧａＮ系半導体層の前記活性層側の主面とは反対側の主面上に形成されたＴＣＯ膜と該ＴＣＯ膜に接続されたｐ側ボンディングパッドとを含むｐ電極と、
前記ＴＣＯ膜の前記ｐ型ＧａＮ系半導体層側とは反対側の主面上の一部に形成された抵抗制御膜と、
前記ｐ型ＧａＮ系半導体層と前記ＴＣＯ膜との界面に形成されて前記抵抗制御膜の下方の領域において前記活性層を流れる電流を減少させる抵抗増加領域と、
前記ｎ型層に接続されたｎ側ボンディングパッドと、
を有するＧａＮ系ＬＥＤ素子。
【請求項２】
前記ｐ側ボンディングパッドが前記ＴＣＯ膜上に形成され、前記抵抗制御膜の少なくとも一部が前記ｐ側ボンディングパッドと前記ＴＣＯ膜との間の一部に挿入されている、請求項１に記載のＧａＮ系ＬＥＤ素子。
【請求項３】
水平電極型の素子構造が形成されるように前記ｎ側ボンディングパッドが前記ｎ型ＧａＮ系半導体層の一部露出面上に設けられ、前記ＴＣＯ膜が前記ｐ側ボンディングパッドと前記ｎ側ボンディングパッドとの間に挟まれたパッド間領域を有しており、前記抵抗制御膜の少なくとも一部が前記パッド間領域上に形成されている、請求項１または２に記載のＧａＮ系ＬＥＤ素子。
【請求項４】
前記ｐ側ボンディングパッドに覆われた領域を除く前記ＴＣＯ膜上において、前記抵抗制御膜が前記パッド間領域の内側にのみ形成されている、請求項３に記載のＧａＮ系ＬＥＤ素子。
【請求項５】
前記抵抗制御膜が絶縁性無機材料からなる、請求項１〜４のいずれかに記載のＧａＮ系ＬＥＤ素子。
【請求項６】
基板上にｎ型ＧａＮ系半導体層とＧａＮ系半導体からなる活性層とｐ型ＧａＮ系半導体層とが順次積層されてなる積層体と、前記ｐ型ＧａＮ系半導体層の前記活性層側の主面とは反対側の主面上に形成されたＴＣＯ膜と、を有する半導体ウェハを準備するステップと、
前記ＴＣＯ膜の前記ｐ型ＧａＮ系半導体層側とは反対側の主面上の一部に抵抗制御膜を形成するステップと、
前記ＴＣＯ膜上にｐ側ボンディングパッドを形成するステップと、を有し、
前記抵抗制御膜が形成される部分に対応する領域において前記ｐ型ＧａＮ系半導体層と前記ＴＣＯ膜との界面の抵抗が上昇するように、前記抵抗制御膜を形成するステップでは前記抵抗制御膜を形成しようとする領域を除く前記ＴＣＯ膜の露出面を保護膜で覆った状態で前記抵抗制御膜をスパッタリング法により形成する、
ＧａＮ系ＬＥＤ素子の製造方法。
【請求項７】
請求項６に記載の製造方法を用いて形成されるＧａＮ系ＬＥＤ素子。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１０−１３５７４３（Ｐ２０１０−１３５７４３Ａ）
【公開日】平成２２年６月１７日（２０１０．６．１７）
【国際特許分類】
【出願番号】特願２００９−１８５１２０（Ｐ２００９−１８５１２０）
【出願日】平成２１年８月７日（２００９．８．７）
【出願人】（０００００５９６８）三菱化学株式会社 (4,356)
【Ｆターム（参考）】
【公開日】平成２２年６月１７日（２０１０．６．１７）
【国際特許分類】
【出願日】平成２１年８月７日（２００９．８．７）
【出願人】（０００００５９６８）三菱化学株式会社 (4,356)
【Ｆターム（参考）】
[ Back to top ]