【課題】メモリ・ロジック混載型の半導体装置の高性能化を可能にする技術を提供する。
【解決手段】ストッパ膜１７は、ストッパ膜１３及び層間絶縁膜１４から成る絶縁層上に形成されている。コンタクトプラグ１６，６５，６６のそれぞれは、その上面がストッパ膜１７から露出するように、ソース・ドレイン領域９，５９とそれぞれ電気的に接続されてストッパ膜１３、層間絶縁膜１４及びストッパ膜１７に設けられている。絶縁層２０は、ストッパ膜１７及びコンタクトプラグ１６，６５，６６の上に設けられている。キャパシタ８２の下部電極は、メモリ形成領域において、コンタクトプラグ６６の上面とストッパ膜１７の上面とに接触するように絶縁層２０内に設けられている。 （もっと読む）

【課題】相互接続構造の珪化物層と、ロープロファイルバンプを含む、バンプ間ショートを防止したパワーＭＯＳＦＥＴからなる半導体デバイスおよび製造方法を提供する。
【解決手段】基板上にソース領域１６０およびドレイン領域１７０を有し、珪化物層１７４が、ソース領域およびドレイン領域の上に配置されている。第１の相互接続層１９４が、珪化物層上に形成されており、ソース領域に接続される第１のランナー１９６と、ドレイン領域に接続される第２のランナー１９８とが配置される。第２の相互接続層２１４が、第１の相互接続層上に形成されており、第１のランナーに接続される第３のランナー２１６と、第２のランナーに接続される第４のランナー２１８とを含む。第３の相互接続層２３４が形成され、ソースパッド２３６、ソースバンプ２４０が電気的に接続される。 （もっと読む）

【課題】王水を用いることなくニッケルプラチナ膜の未反応部分を選択的に除去しうるとともに、プラチナの残滓が半導体基板上に付着するのを防止しうる半導体装置の製造方法を提供する。
【解決手段】シリコン基板１０上に、ゲート電極１６と、ゲート電極１６の両側のシリコン基板１０内に形成されたソース／ドレイン拡散層２４とを有するＭＯＳトランジスタ２６を形成し、シリコン基板１０上に、ゲート電極１６及びソース／ドレイン拡散層２４を覆うようにＮｉＰｔ膜２８を形成し、熱処理を行うことにより、ＮｉＰｔ膜２８とソース／ドレイン拡散層２４の上部とを反応させ、ソース／ドレイン拡散層２４上に、Ｎｉ（Ｐｔ）Ｓｉ膜３４ａ、３４ｂを形成し、過酸化水素を含む７１℃以上の薬液を用いて、ＮｉＰｔ膜２８のうちの未反応の部分を選択的に除去するとともに、Ｎｉ（Ｐｔ）Ｓｉ膜３４ａ、３４ｂの表面に酸化膜を形成する。 （もっと読む）

【課題】王水を用いることなくニッケルプラチナ膜の未反応部分を選択的に除去しうるとともに、プラチナの残滓が半導体基板上に付着するのを防止しうる半導体装置の製造方法を提供する。
【解決手段】シリコン基板１０上に、ゲート電極１６と、ゲート電極１６の両側のシリコン基板１０内に形成されたソース／ドレイン拡散層２４とを有するＭＯＳトランジスタ２６を形成し、シリコン基板１０上に、ゲート電極１６及びソース／ドレイン拡散層２４を覆うようにＮｉＰｔ膜２８を形成し、熱処理を行うことにより、ＮｉＰｔ膜２８とソース／ドレイン拡散層２４の上部とを反応させ、ソース／ドレイン拡散層２４上に、Ｎｉ（Ｐｔ）Ｓｉ膜３４ａ、３４ｂを形成し、過酸化水素を含む７１℃以上の薬液を用いて、ＮｉＰｔ膜２８のうちの未反応の部分を選択的に除去するとともに、Ｎｉ（Ｐｔ）Ｓｉ膜３４ａ、３４ｂの表面に酸化膜を形成する。 （もっと読む）

【課題】 ボンディングパッドを有する半導体デバイス及びその製造方法を提供する。
【解決手段】 表面側及び裏面側を有するデバイス基板、前記デバイス基板の前記表面側に配置され、n層数の金属層を有する相互接続構造、及び前記相互接続構造を通過して延伸し、前記n層数の金属層の前記第n番目の金属層に直接接触するボンディングパッドを含む半導体デバイス。半導体デバイスは、前記デバイス基板の前記裏面側に配置された遮蔽構造、及び、前記デバイス基板の前記表面側に配置され、前記デバイス基板の前記裏面側から前記放射線検出領域に向けて投射された放射線を検出することができる放射線検出領域をさらに備える。 （もっと読む）

【課題】半導体装置の製造後におけるチャージ蓄積用素子からのチャージの放電を防止してデバイス機能素子のチャージダメージを低減する半導体装置及びその製造方法を提供する。
【解決手段】 半導体基板上に形成されたデバイス機能素子と、半導体基板上に形成されたチャージ蓄積用素子と、半導体基板上に形成され、デバイス機能素子とチャージ蓄積用素子との間に接続され、電気的に書き換え可能な不揮発性メモリトランジスタにより形成された分離用素子とを有する。 （もっと読む）

【課題】３次元積層ＩＣデバイスにおいて、相互接続領域のコンタクトレベルのスタックへの電気接続形成工程を簡略化する製造方法を提供する。
【解決手段】各コンタクトレベルは導電層と絶縁層とを有する。コンタクト開口を作り出すために、第１のコンタクトレベルを露出させるように上部層の一部が除去される。Ｎ個のマスクを用いて、最大２^Ｎ個のコンタクトレベルまでコンタクト開口がエッチングされる。各マスクは、コンタクト開口のうちの実効的に半数をエッチングするために使用される。Ｎが３であるとき、第１のマスクにより１つのコンタクトレベルがエッチングされ、第２のマスクにより２つのコンタクトレベルがエッチングされ、第３のマスクにより４つのコンタクトレベルがエッチングされる。コンタクト開口の側壁に誘電体層が形成され得る。コンタクト開口内に導電体が形成され、前記誘電体層が該導電体を前記側壁から電気的に絶縁する。 （もっと読む）

【課題】素子に不具合が生じることが抑制された電子デバイス、及び、その製造方法を提供する。
【解決手段】接合された２つの基板（１０，５０）に素子（２０，６０）と貫通電極（３０）とが形成されて成る電子デバイスであって、素子（２０，６０）は、２つの基板（１０，５０）の少なくとも一方に形成され、貫通電極（３０）は、２つの基板（１０，５０）の少なくとも一方に形成されており、貫通電極（３０）は、一方の基板（１０）における他方の基板（５０）との接合面（１０ａ）側から、その裏面（１０ｂ）まで除去されて成るトレンチ（３１）と、該トレンチ（３１）を構成する壁面の一部に形成された導電膜（３５）と、を有する。 （もっと読む）

【課題】微細な貫通孔を有する膜を形成することが可能な膜の製造方法、およびこの方法を用いた表示装置の製造方法を提供する。
【解決手段】ペースト充填用の凹部を有すると共に凹部内に凸部を有し、凸部の上面に撥液性領域を有する凹版を用い、凹部に充填されたペーストを基材に転写することにより、基材上に、貫通孔を有する膜を形成する膜の製造方法。基板に、ＴＦＴ，絶縁膜および有機ＥＬ素子を順に形成する工程を含み、絶縁膜を形成する工程において、ペースト充填用の凹部を有すると共に凹部内に凸部を有し、凸部の上面に撥液性領域を有する凹版を用い、凹部に充填されたペーストを基材に転写することにより、基材上に、貫通孔を有する膜を形成する表示装置の製造方法。 （もっと読む）

【課題】３層以上の配線を接続する際に、最も効率的にかつ最小面積で接続を行えるコンタクト構造を実現可能な半導体装置およびその製造方法、並びに表示装置を提供する。
【解決手段】基板２０１上に３層以上のｎ層の導電層２０２〜２０４が積層して形成され、ｎ層の導電層がコンタクトパターンを介して接続され、コンタクトパターンが形成される一つの主コンタクト領域には、（ｎ−１）個の導電層２０２，２０３を接続する（ｎ−１）個の接続領域２１１，２１２を有し、（ｎ−１）個の導電層のうち基板２０１に対する積層方向（基板２０１の主面に対する法線方向）において第１層より上層の導電層は、その終端部がコンタクトパターンＣＰＴＮの縁の一部に臨むように形成され、（ｎ−１）個の導電層は、第ｎ層の導電層により電気的に接続されている。第ｎ層の導電層は、コンタクトパターンＣＰＴＮであるコンタクト孔を埋めつくよう形成されている。 （もっと読む）

【課題】簡易な構成であり且つトランジスタ毎にしきい値電圧が異なる半導体集積回路のトランジスタ素子の提供。
【解決手段】ソース領域１６Ａ，１６Ｄ、ドレイン領域１６Ｂ，１６Ｃおよびチャネル領域を備えた支持基板（Ｓｉ基板２）上に、ゲート電極１０とゲート電極１０を覆う中間膜１８とを備える第１および第２のトランジスタ構造を、少なくとも有し、前記第１のトランジスタ構造におけるゲート電極１０とチャネル領域とが重なる領域には、中間膜１８上に、第１のトランジスタ構造のしきい値電圧に変動を及ぼす範囲でゲート電極１０とチャネル領域とが重なる領域の大部分を覆うよう支持基板（Ｓｉ基板２）に応力を印加する応力膜２２を有し、前記第２のトランジスタ構造におけるゲート電極１０とチャネル領域とが重なる領域には、中間膜１８上に、支持基板（Ｓｉ基板２）に応力を印加する応力膜２２を有さない半導体集積回路のトランジスタ素子。 （もっと読む）

【課題】発熱体である抵抗から熱容量の大きいアノード領域への放熱を阻止し、ジュール熱を効率的に抵抗で消費するようにして、電気ヒューズの切断電力の低減化を図る。
【解決手段】絶縁膜５上にポリシリコン層６を形成し、該ポリシリコン層６上の一部に絶縁膜マスクを形成する。次に、該絶縁膜マスク層で被覆された以外のポリシリコン層６上にシリサイド層７を形成する。次にフォトエッチング工程を経てシリサイド層７、ポリシリコン層６をエッチングし、アノード領域１、カソード領域２及びアノード領域１とカソード領域２を接続するリンク領域３からなる電気ヒューズを形成する。電気ヒューズは、アノード領域１とリンク領域３の境界を挟んでリンク領域３方向からアノード領域１の一部に延在する非シリサイド領域を具備する。リンク領域３の非シリサイド領域は高抵抗領域１１を構成し、アノード領域１の非シリサイド領域は熱伝導阻止層１ｂを構成する。 （もっと読む）

【課題】配線にＣｕを用いる配線の電気抵抗値とＴＦＴの電気特性値を均一にするアクティブマトリクス型表示装置及びその製造方法を提供する。
【解決手段】基板およびＴＦＴを有する表示装置の製造方法であって、ＴＦＴは、電極および電極近接層を有し、電極は、銅および銅以外の添加元素を含み、以下の工程を含む表示装置の製造方法（Ａ）基板の上に電極および電極近接層が形成される工程、（Ｂ）電極または電極近接層がオゾン水で洗浄される工程、（Ｃ）前記（Ｂ）の工程後の熱処理により、電極と電極近接層との界面に、酸素を含む酸化物膜が形成される工程。 （もっと読む）

【課題】基板及び／又は絶縁膜との高い密着性を有し、且つ、液晶表示装置などの製造過程で施される熱処理後も低い電気抵抗率を有する新規なＣｕ合金膜を提供する。
【解決手段】基板上にて、基板及び／又は絶縁膜と直接接触するＣｕ合金膜であって、前記Ｃｕ合金膜は基板側から順に、合金成分としてＸ（Ｘは、Ａｇ、Ａｕ、Ｃ、Ｗ、Ｃａ、Ｍｇ、Ａｌ、Ｓｎ、ＢおよびＮｉよりなる群から選択される少なくとも一種の元素）を含有するＣｕ−Ｍｎ−Ｘ合金層（第一層）と、純Ｃｕ、またはＣｕを主成分とするＣｕ合金であって前記第一層よりも電気抵抗率の低いＣｕ合金からなる層（第二層）で構成されたＣｕ合金膜である。 （もっと読む）

【課題】多層配線を形成する際における配線の加工に要する工程を簡便にすることを課題
とする。また、開口径の比較的大きいコンタクトホールに液滴吐出技術やナノインプリン
ト技術を用いた場合、開口の形状に沿った配線となり、開口の部分は他の箇所より凹む形
状となりやすかった。
【解決手段】高強度、且つ、繰り返し周波数の高いパルスのレーザ光を透光性を有する絶
縁膜に照射して貫通した開口を形成する。大きな接触面積を有する１つの開口を形成する
のではなく、微小な接触面積を有する開口を複数設け、部分的な凹みを低減して配線の太
さを均一にし、且つ、接触抵抗も確保する。 （もっと読む）

【課題】新規な電極構造を有する、横電界方式の液晶表示装置とその作製方法の提案。
【解決手段】絶縁表面を有する第１基板と、絶縁表面上の第１導電膜及び第２導電膜と、第１導電膜上の第１絶縁膜と、第２導電膜上の第２絶縁膜と、第１基板と対峙する第２基板と、第１基板と第２基板の間に位置する液晶層と、を有し、第１導電膜の一部は第１絶縁膜の側部にも位置し、なおかつ、第２導電膜の一部は第２絶縁膜の側部にも位置し、液晶層は、ブルー相を示す液晶を含んでいる液晶表示装置。 （もっと読む）

【課題】素子基板に絶縁膜を成膜した際にフッ素が混入しても、電界効果型トランジスターに特性異常が発生することを防止することのできる電気光学装置の製造方法を提供すること。
【解決手段】素子基板１０にシリコン酸化膜からなる絶縁膜１２を成膜する第１絶縁膜成膜工程の後、画素トランジスター３０（電界効果型トランジスター）の半導体層１ａを形成する半導体層形成工程を行う前に、絶縁膜１２に水素を導入する第１絶縁膜水素導入工程を行う。また、シリコン酸化膜からなる層間絶縁膜４１を形成する第２絶縁膜成膜工程の後、層間絶縁膜４１に対して水素の導入を行う第２絶縁膜水素導入工程を行う。このため、絶縁膜１２や層間絶縁膜４１にフッ素が混入していた場合でも、かかるフッ素は、水素と結合してフッ化水素として放出される。 （もっと読む）

【課題】安定した性能と高い生産性とを実現する不揮発性半導体記憶装置及びその製造方法を提供する。
【解決手段】実施形態によれば、メモリセルアレイ部と、第１平面内においてメモリセルアレイ部と並置されたコンタクト部と、を備えた不揮発性半導体記憶装置が提供される。メモリセルアレイ部は、積層体、半導体層、メモリ膜を含む。積層体は、第１平面に対して垂直な第１軸に沿って積層された複数の電極膜とそれらの間の電極間絶縁膜とを含む。半導体層は電極膜の側面に対向する。メモリ膜は電極膜と半導体層との間に設けられ電荷保持層を含む。コンタクト部は、コンタクト部絶縁層と複数のコンタクト電極とを含む。コンタクト部絶縁層は、コンタクト部絶縁膜と粒子とを含む。コンタクト電極はコンタクト部絶縁層を第１軸に沿って貫通する。コンタクト電極は電極膜に接続される。 （もっと読む）

【課題】ダイシング面からチップ領域への水分の浸入を抑制しつつ、スクライブ領域とチップ領域とを配線により接続する。
【解決手段】半導体装置は、チップ領域１６と、スクライブ領域１５と、２重に配置された第１シールリング１８及び第２シールリング１７と、チップ領域１６からスクライブ領域１５まで延伸する配線６０と、を有する。半導体装置は、２重に配置された第１シールリング１８及び第２シールリング１７のうちの一方のシールリングが配線６０を通すためにシールしていない層を、他方のシールリングでシールする構造となっている。 （もっと読む）

【課題】絶縁耐量を改善することができる半導体装置を得る。
【解決手段】Ｓｉ基板１０（基板）上にゲート抵抗７（下配線）が設けられている。ゲート抵抗７を層間絶縁膜１２が覆っている。層間絶縁膜１２上に、互いに分離したアルミ配線５ａ，５ｂ（第１及び第２の上配線）が設けられている。アルミ配線５ａ，５ｂを半絶縁性の保護膜４が覆っている。ゲート抵抗７の直上であってアルミ配線５ａとアルミ配線５ｂとの間の領域に、保護膜４が設けられていない。 （もっと読む）