【課題】貫通孔内に配した樹脂が熱膨張することによって電極を破損することを防止した貫通配線付き接合基板の提供。
【解決手段】
一面１ａに電極層２が形成された第一基板１、及び電極層２と接合樹脂層３を介して、第一基板１と接合された第二基板４とを備えた貫通配線付き接合基板１０Ａであって、第一基板１の他面１ｂ側から電極層２が露出するまで第一基板１を貫通する貫通孔５と、貫通孔５の内部において、貫通孔５の内側面５ｃ及び電極層２を覆う貫通配線層６と、貫通配線層６を覆い貫通孔５の内部に充填された充填樹脂部７とを有し、充填樹脂部７を構成する樹脂のヤング率は、接合樹脂層３を構成する樹脂のヤング率よりも小さいことを特徴とする貫通配線付き接合基板１０Ａ。 （もっと読む）

【課題】基板を貼り合わせて電極接合を行う半導体素子において、電極の腐食を防ぐ半導体装置の製造方法を提供する。
【解決手段】第１接合部４０と第２接合部６０とが電極形成面を対向させて接合された半導体装置において、第１接合部４０の絶縁層５１と、絶縁層５１の表面に形成された接合電極４１と、絶縁層５１表面に形成され、絶縁層５１を介して接合電極４１の周囲を囲む保護層４４とを備える。さらに第２接合部６０の絶縁層７１と、絶縁層７１の表面に形成された接合電極６１と、絶縁層７１表面に形成され、絶縁層７１を介して接合電極６１の周囲を囲む保護層６４とを備える。 （もっと読む）

【課題】 より信頼性の高い接合界面を有する半導体装置を提供する。
【解決手段】 半導体装置１を、接合界面Ｓｊ側の表面に形成された第１金属膜１６を有する第１半導体部１０と、接合界面Ｓｊで第１金属膜１６と接合された第２金属膜２６を有する第２半導体部２０と、界面バリア部２８とを備える構成とする。第２金属膜２６の接合界面Ｓｊ側の表面面積は第１金属膜１６の接合界面Ｓｊ側の表面面積より小さくする。そして、第１金属膜１６の接合界面Ｓｊ側の面領域のうち第２金属膜２６と接合しない面領域を含む領域に界面バリア部２８を設ける。 （もっと読む）

【課題】２枚の基板の貼り合わせによって電極間接合がなされた構成において、電極材料の拡散を防止しつつも貼り合わせ強度が確保され、これによって信頼性の向上が図られた三次元構造の半導体装置を提供する。
【解決手段】第１電極３３、および第１電極３３の拡散防止材料で構成され第１電極３３の周囲を覆う第１絶縁膜３５を含むと共に、第１電極３３と第１絶縁膜３５とで貼合せ面４１が構成された第１基板２と、第１基板２に貼り合わせて設けられ、第１電極３３に接合された第２電極６７、および第２電極６７の拡散防止材料で構成され第２電極６７の周囲を覆う第２絶縁膜６９を含むと共に、第２電極６７と第２絶縁膜６９とで第１基板２に対する貼合せ面７１が構成された第２基板７とを備えた。 （もっと読む）

【課題】有機化合物ガスによる基板処理を清浄に行うことが可能となる金属付着物の除去方法および基板処理装置を提供する。
【解決手段】金属付着物の除去方法は、金属層が形成された被処理基板を処理する処理空間を内部に有する処理容器の内部に付着した金属付着物を昇華させるように、前記処理容器内部の温度と、前記処理空間の圧力とを、制御する。 （もっと読む）

【課題】半導体装置の性能を向上させる。
【解決手段】半導体基板１のｎＭＩＳ形成領域１Ａにｎチャネル型ＭＩＳＦＥＴＱｎを、半導体基板１のｐＭＩＳ形成領域１Ｂにｐチャネル型ＭＩＳＦＥＴＱｐを、それぞれ形成してから、ｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐを覆うように引張応力の窒化シリコン膜５を形成し、ｎＭＩＳ形成領域１ＡおよびｐＭＩＳ形成領域１Ｂの窒化シリコン膜５に紫外線照射処理を施す。その後、ｎＭＩＳ形成領域１Ａの窒化シリコン膜５を覆いかつｐＭＩＳ形成領域１Ｂの窒化シリコン膜５を露出するマスク層６ａを形成してから、ｐＭＩＳ形成領域１Ｂの窒化シリコン膜５をプラズマ処理することで、ｐＭＩＳ形成領域１Ｂの窒化シリコン膜５の引張応力を緩和させる。 （もっと読む）

【課題】半導体チップのバンプ電極と実装基板の配線との接続信頼性を向上できる技術を提供する。特に、バンプ電極下の最上層配線層に配線を配置しても、バンプ電極の平坦性を確保してバンプ電極とガラス基板に形成されている配線との接続信頼性を向上できる技術を提供する。
【解決手段】バンプ電極ＢＰ１の非重複領域Ｙ直下にある最上層配線層に電源配線や信号配線からなる配線Ｌ１と、ダミーパターンＤＰを形成する。ダミーパターンＤＰは、配線Ｌ１間のスペースを埋めるように配置され、配線Ｌ１とスペースによって最上層配線層に生じる凹凸を緩和する。さらに、最上層配線層を覆うように形成される表面保護膜に対してＣＭＰ法による平坦化処理を実施する。 （もっと読む）

【課題】前記半導体装置をスクライブ工程により切り離す際に、クラックが歪みを蓄積した保護膜を伝播して半導体装置内部に侵入するのを抑制し、半導体装置の製造歩留まりを向上させる。
【解決手段】半導体装置は、活性素子が形成された素子領域を有する基板と、前記基板上に形成され、多層配線構造を含む積層体と、前記積層体中に、前記素子領域を囲んで連続的に延在する耐湿リングと、前記積層体中、前記耐湿リングの外側に、前記耐湿リングに沿って連続的に、前記基板の表面に達して形成された保護溝部と、前記保護溝部の底面の一部及び前記保護溝部の内側の側壁面に連続して形成された保護膜と、を有する。 （もっと読む）

【課題】シリコン基板表面に到達する深い溝部であっても、所望の保護溝部形成を安定して行うことができる半導体装置およびその製造方法を提供する。
【解決手段】半導体装置は、活性素子が形成された素子領域を有する基板と、前記基板上に形成され、多層配線構造を含む積層体と、前記積層体中に、前記素子領域を囲んで連続的に延在する耐湿リングと、前記積層体中、前記耐湿リングの外側に、前記耐湿リングに沿って連続的に、前記基板の表面に達して形成された保護溝部と、前記積層体上に形成され、前記保護溝部の外縁に沿って延在する第１のマスクパターンと、前記積層体上に形成され、前記保護溝部の内縁に沿って延在する第２の金属マスクパターンと、を有する。 （もっと読む）

【課題】絶縁膜上に下地金属層と上部金属層からなる配線を備えた半導体装置において、下地金属層のサイドエッチングによる絶縁膜と上部金属層との密着性の劣化を抑制することができる半導体装置、及び、その製造方法を提供する。
【解決手段】配線本体１６が形成される絶縁膜１４の上面には、配線本体１６のパターンに対応し、かつ、絶縁膜１４の上面から所定の深さの凹部１４ａが設けられ、当該凹部１４ａを含む絶縁膜１４上面に、配線の一部であり、かつ、密着層であるチタン薄膜１５を介して配線本体１６が設けられている。凹部１４ａの幅は、配線本体１６の幅よりも狭くなるように設定される。チタン薄膜１５は配線本体１６の配線幅よりも狭く形成されている。 （もっと読む）

【課題】 絶縁膜に、底面及び側面の形状を良好に保って配線溝を形成する技術が望まれている。
【解決手段】 基板の上に、仮のパターンを形成する。仮のパターンを囲むように、基板の上に層間絶縁膜を形成する。層間絶縁膜を形成した後、仮のパターンを除去する。仮のパターンが除去されることによって現れた凹部の側面及び底面に、第１のバリア膜及びシード膜を形成する。シード膜の上に、配線材料を堆積させることにより、凹部を配線材料で埋め込む。 （もっと読む）

【課題】 対象セルのワード線に隣接するワード線の電位の影響に伴う対象セルのビット線への電界を緩和する。
【解決手段】 半導体基板１００に形成され、半導体素子１０１を形成するための活性領域と、半導体基板１００内に形成され、活性領域を分離するための素子分離領域（ＳＴＩ１０２、ＮＦ１０４）と、素子分離領域（ＳＴＩ１０２、ＮＦ１０４）内に設けられた空洞部１０５を有する半導体装置。 （もっと読む）

【課題】装置の信頼性や、製品の歩留まりなどを向上させる。
【解決手段】第１の開口と第２の開口との内部に金属材料を埋め込んで第１プラグと第２プラグとを設けると共に、第１プラグと第２プラグとの間を接続する接続配線を設けることで、接続導電層を形成する。そして、接続導電層において接続配線の上面を被覆するようにパッシベーション膜を形成する。このパッシベーション膜の形成工程では、高密度プラズマＣＶＤ法などのように埋め込み性に優れた成膜法で、ＳｉＯ_２などの絶縁膜を成膜することによって、パッシベーション膜を形成する。 （もっと読む）

【課題】 タングステン膜を成膜する際に半導体ウェーハがエッチングされることを抑制する成膜装置及び成膜方法を提供することである。
【解決手段】 実施形態に係る成膜装置は、半導体ウェーハを載置するためのステージと、前記ステージ上に載置される半導体ウェーハの周縁部を覆うように配置されるエッジカット部を備え、前記半導体ウェーハ上にタングステン膜を成膜する。前記エッジカット部は、前記半導体ウェーハの周縁部と接触可能に設けられた第１のエッジカット部と、前記第１のエッジカット部に接続され、前記半導体ウェーハと実質的に垂直な方向に上下動可能な接続部と、前記接続部に接続され、前記接続部の上下動により前記半導体ウェーハの内側面に当接するように配置された第２のエッジカット部と、を備える。 （もっと読む）

【課題】多層配線内の信号線とそれに接続されるビアとを共に同軸構造にする。
【解決手段】多層配線には、例えば、異なる層に設けられる信号線１０，２０と、これらの信号線１０，２０間を接続する接続部３０（ビア）が設けられる。信号線１０，２０は、配線層及び配線層間を接続する接続層で囲み、同軸構造とする。更に、信号線１０，２０間を接続する接続部３０も、配線層及び配線層間を接続する接続層で囲み、同軸構造とする。信号線１０，２０のほか接続部３０も同軸構造とすることで、信号線１０，２０及び接続部３０を伝送される信号の、周囲からの、又は周囲への、電磁気的な影響が効果的に抑制されるようになる。 （もっと読む）

【課題】基体上に成膜特性（反射率、及び密着性）に優れた膜状のアルミニウム体を形成することができるアルミニウム体を備えた基体の製造方法を提供する。
【解決手段】基体をプラズマ処理するプラズマ処理工程と、プラズマ処理された基体上に、アミン化合物と水素化アルミニウムとの錯体及び有機溶媒を含有するアルミニウム体形成用組成物を塗布して、上記基体上に上記組成物からなる塗布層を形成させる塗布工程と、上記塗布層に加熱および光照射の少なくともいずれか一方を行うことにより、膜状のアルミニウム体を形成させるアルミニウム膜形成工程と、を含むアルミニウム体を備えた基体の製造方法。 （もっと読む）

【課題】高精細化に伴う、貫通孔の微細化とさらに高アスペクト化の貫通電極を有する半導体装置の製造方法を提案する。
【解決手段】半導体基板１の厚み方向に貫通する貫通電極４を有する半導体装置の製造方法であって、半導体基板１の第１の面１ａから第１孔１０を開口する第１の工程と、第１孔１０を含む半導体基板１の第１の面１ａに絶縁膜２を形成する第２の工程と、半導体基板１の第１の面１ａと反対の面である第２の面１ｂから、少なくとも２つの第１孔１０を含んで第１孔１０へ貫通する第２孔１１を開口する第３の工程と、第２孔１１側よりスパッタ法によりシード層３を成膜する第４の工程と、シード層３に金属材料４ａをメッキ法により半導体基板１の第１の面１ａに達するまで第１孔１０を埋める第５の工程と、半導体基板１の第２の面１ｂを第２孔１１の深さ寸法より深く、厚み方向に研削する第６の工程と、を含む。 （もっと読む）

【課題】大電流を流す第１ビアおよび第１配線を有し、且つ、当該第１ビアおよび第１配線が形成された第１面が平坦な半導体装置を提供する。
【解決手段】第１基板１００と、第１基板１００の第１面側から、当該第１基板１００を貫通する第１ビア４２０と、第１基板１００の第１面に埋設され、少なくとも一つ以上の第１ビア４２０の一端と接続する第１配線４４０と、を備えている。また、第１ビア４２０は、当該第１ビア４２０の側面と当該第１ビア４２０の底面とのなす角θ_１が、第１配線４４０の側面と第１配線４４０の底面とのなす角θ_２より大きい傾斜部を有している。 （もっと読む）

【課題】クラック伝播を抑制できる新規な構造を有する半導体装置を提供する。
【解決手段】半導体装置は、半導体基板と、半導体基板に形成された半導体素子と、半導体素子を囲む第１金属リングと、半導体素子を覆って形成され、内部に前記第１金属リングが配置された絶縁膜と、絶縁膜に形成された溝とを有し、第１金属リングは、複数の金属層が積層されて形成され、各々の金属層の外側の側面が一致しているか、または、下側に位置する金属層の外側の側面よりも上側に位置する金属層の外側の側面が内側に位置しており、溝の底面は、第１金属リングより内側に配置された第１部分で、第１金属リングの最上層に位置する金属層の上面以下である。 （もっと読む）

【課題】浮遊状態の配線と洗浄水との間において高い密度で電荷が移動することに起因する配線の高抵抗化を防ぐ。
【解決手段】半導体製造装置の製造工程中において、半導体基板１Ｓなどと絶縁された浮遊状態となる銅配線である第１層配線Ｌ１の上面に、電気的に機能する接続ビアＰＬ２と電気的に機能しないダミービアＤＰ２とを接続させて形成する。これにより、第１層配線Ｌ１の上面に接続ビアＰＬ２を形成するためのビアホールを形成した後の洗浄工程中に、第１層配線Ｌ１に溜まった電荷が洗浄水中に移動する際、前記電荷をダミービアＤＰ２形成用のビアホールにも分散させることで、接続ビアＰＬ２形成用のビアホールの底部のみに前記電荷が集中することを防ぐ。 （もっと読む）