【課題】半導体基板に設けられた穴に、絶縁体を介して２つの導電体を充填してなる電極部を有する半導体装置において、２つの導電体間の容量を大きくするのに適した構成を提供する。
【解決手段】半導体基板１０の第１の領域１には、表面１１に開口する複数個の有底穴２０が設けられ、第２の領域２には貫通穴３０が設けられ、有底穴２０は貫通穴３０よりも小さい穴幅を有する。絶縁体５０を両導電体４０、６０で挟んでなる積層構造体が、有底穴２０および貫通穴３０に充填され、さらに、第１の領域１において複数個の有底穴２０間にて連続して形成されており、第１の領域１は、当該積層構造体による容量形成部として構成される。有底穴６０における各導電体４０、６０は、それぞれ貫通穴３０における各導電体４０、６０に電気的に接続されて、半導体基板１０の表裏両面１１、１２に取りだされている。 （もっと読む）

【課題】印刷法にて、容易にヴィアホール等のパターンを形成する方法を提供する事。
【解決手段】基板上に設けられた第一高分子材料からなる第一薄膜をパターニングする際に、第一高分子材料を溶解する第一溶媒に第二高分子材料を溶解させた高分子溶液を準備し、これを第一薄膜に滴下する高分子溶液滴下工程と、第一溶媒が乾燥した後に第一薄膜を第二溶媒に触れさせる第二溶媒接触工程と、を含み、第二溶媒は第一高分子材料を溶解せず、第二高分子材料を溶解する溶媒とする。 （もっと読む）

【課題】ソース・ドレイン領域とコンタクトプラグの接続部分の電気抵抗が低減され、かつ短チャネル効果の発生が抑えられたトランジスタを有する、ｎ型およびｐ型トランジスタを含む半導体装置、およびその半導体装置の製造方法を提供すること。
【解決手段】不純物高濃度領域を有する半導体装置を提供する。前記不純物高濃度領域は、第１のソース・ドレイン領域内の前記第１のソース・ドレイン領域と前記第１のコンタクトプラグとの界面近傍に形成される。前記不純物高濃度領域の前記第１のコンタクトプラグの底面の長手方向の前記第１のコンタクトプラグの前記底面の輪郭からの前記不純物高濃度領域の輪郭の広がり幅の少なくとも一方は、前記第１のコンタクトプラグの前記底面の短手方向の前記第１のコンタクトプラグの前記底面の輪郭からの前記不純物高濃度領域の輪郭の広がり幅よりも大きい。 （もっと読む）

【課題】リークパスを確実に防止することができる、半導体装置及び半導体装置の製造方法を提供する。
【解決手段】半導体装置は、ゲート絶縁膜を介して半導体基板上に設けられたゲート電極と、前記ゲート電極の側部に設けられた側壁絶縁膜と、前記半導体基板内における前記ゲート絶縁膜を挟むような位置に形成され、前記側壁絶縁膜により覆われた被覆領域と前記側壁絶縁膜により覆われていない露出領域とを有する、ソース又はドレイン領域と、前記ゲート電極及び前記側壁絶縁膜を覆うように形成された、エッチングストッパ膜と、前記半導体基板上に、前記エッチングストッパ膜を埋め込むように設けられた、層間絶縁膜と、前記層間絶縁膜を貫通するように設けられ、前記露出領域に接続される、第１セルコンタクトプラグとを具備する。前記エッチングストッパ膜は、前記被覆領域と前記露出領域との境界部分が完全に覆われるように、前記露出領域の一部を覆っている。 （もっと読む）

【課題】ボンディングパッドの直下の酸化膜を壊すことなくウエハテストを行う。
【解決手段】半導体基板９と、半導体基板９上に形成された５層の配線層と、前記５層の配線層のうち、最上層の第５配線層５に形成され、それぞれ一部が露出した複数のボンディングパッド５ｅと、半導体基板９上に形成され、かつボンディングパッド５ｅの下において平面視でボンディングパッド５ｅと重なる位置に配置され、さらにボンディングパッド５ｅと電気的に接続されたトランジスタ素子等の能動素子と、を有しており、ボンディングパッド５ｅの直下には、５層の配線層のうちのいずれの配線層も設けられていない緩衝膜７が形成されている。 （もっと読む）

【課題】信号線の上面に微小な凹凸が形成されても、伝送線路の伝送特性が劣化することを抑制できるようにする。
【解決手段】信号線５２２は、多層配線層４００及び再配線層５００の第ａ層（ａ≧２）に形成されている。プレーン配線４４４は多層配線層４００及び再配線層５００の第ｂ層（ｂ＜ａ）に形成されており、平面視で信号線５２２と重なっている。２つのコプレーナ配線５２４は多層配線層４００及び再配線層５００の第ｃ層（ｂ≦ｃ≦ａ）に形成されており、平面視で信号線５２２と平行に延伸しており、かつ信号線５２２を挟んでいる。信号線５２２からプレーン配線４４４までの距離ｈは、信号線５２２からコプレーナ配線５２４までの距離ｗより短い。信号線５２２の上方のうち、信号線５２２からｗと同じ高さの範囲内には、電源線、グランド線、及び他の信号線が位置していない。 （もっと読む）

【課題】工程数を増やさずに、安価な装置を用いてプロ―ビング位置の目視観察を可能にする。
【解決手段】本発明の半導体装置は、多層配線層（図示せず）と、多層配線層の最上層に形成され、ボンディング領域Ｐ１と試験用プローブ接触領域Ｐ２とを含むボンディングパッド２００を有する。ボンディングパッド２００には、ボンディング領域Ｐ１と試験用プローブ接触領域Ｐ２との境界を表す凹部２０２が形成されている。 （もっと読む）

【課題】上部拡散層が平面積の狭いものであっても、上部拡散層および上部拡散層上に設けられた配線とのコンタクト抵抗を大きくすることなく、上部拡散層と配線とを接続できる半導体装置を提供する。
【解決手段】柱状半導体５と、柱状半導体５上に形成された上部拡散層１５と、上部拡散層１５上に形成された接続プラグ２４とを備え、上部拡散層１５が、平面視島状の複数の島状部を有するものであり、接続プラグ２４が、導電材料からなり、前記複数の島状部から選ばれる第１島状部と前記第１島状部に隣接する第２島状部との間の隙間を跨って、前記第１島状部の上面の少なくとも一部から前記第２島状部の上面の少なくとも一部まで連続して配置されている半導体装置とする。 （もっと読む）

【課題】チップ面積及びコストを増大させることなく、熱抵抗を低減できる半導体装置及び半導体装置の製造方法を提供する。
【解決手段】半導体装置１００は、半導体層１ａと配線層１ｂとを有する半導体基板１と、半導体層１ａの中央部に半導体層１ａの表面から所定の深さまで形成された活性領域３と、活性領域３及び活性領域３の周辺の配線層１ｂに形成され、半導体層１ａと電気的に接続された接続用電極４と、半導体層１ａから発生する熱を放熱する放熱部とを備え、放熱部は、半導体層１ａの裏面から活性領域３の近傍まで凹状に形成された少なくとも１の第１の孔５に充填された放熱体７を有する。 （もっと読む）

【課題】配線破断を軽減する構造を有する液晶表示装置の製造方法を提供する。
【解決手段】基板上にゲート配線及び信号配線、ゲート絶縁膜、半導体パターン、データ配線、保護膜、ドレーン電極を露出させる第１接触孔及び信号配線を露出させ、側辺の長さが幅より大きく形成される複数の第２接触孔、第１及び第２接触孔を通じてドレーン電極に連結される画素電極及び信号配線に連結される信号配線補助パッドを形成する液晶表示装置の製造方法であって、信号配線を形成する段階では、信号配線に一対一に対応する複数の信号リードを有する信号伝送用フィルムを含み、信号伝送用フィルムには複数の信号リードのうちの高電圧信号を伝送する第１信号リードと低電圧信号を伝送する第２信号リードとの間にダミーリードが形成され、ダミーリードに対応するダミー配線が基板に形成され、ダミー配線は信号配線より酸化傾向が小さい特性を有する導電物質で形成される。 （もっと読む）

【課題】ゲート電極と第１のコンタクトプラグとが接触する接触幅を充分に確保する。
【解決手段】半導体基板１０の上に、エッチングストッパー膜１７、第１の層間絶縁膜１８及び第２の層間絶縁膜１９を順次形成する。次に、第１，第２の層間絶縁膜１８，１９を貫通し、且つ、エッチングストッパー膜１７を露出する第１のホール２３を形成する。次に、酸素ガスを含むプラズマを用いたプラズマ処理により、第２の層間絶縁膜１９における第１のホール２３の側壁に露出する部分を変質して、第１の変質層２５を形成する。次に、第１の変質層２５を除去して、第２のホール２７を形成する。次に、エッチングストッパー膜１７における第２のホール２７に露出する部分を除去して、第１のコンタクトホール２９を形成する。次に、第１のコンタクトホール２９に、第１のコンタクトプラグ３２Ａを形成する。 （もっと読む）

【解決手段】
各々が能動回路領域を含むチップの積層体において、多重チップ積層体内の複数のスルーシリコンビア（ＴＳＶ）開口をパターニングし、エッチングし、そして熱的伝導性材料で充填することによって、多重チップ積層体からの熱を熱的に伝導させるための複数のＴＳＶ構造が形成され、複数のＴＳＶ開口は、いずれの能動回路領域をも貫通せずに多重チップ積層体の実質的に全体を通って延びる第１の大きなＴＳＶ開口と、能動回路領域まで下に延びるが通過はしない第２の小さい開口と、を含む。 （もっと読む）

【課題】フリップチップ構造を有する半導体集積回路装置において、パッドからチップ内部素子へ加わる応力の影響に起因するタイミング信頼性の劣化を低コストで防止する。
【解決手段】フリップチップ構造を有する半導体集積回路装置において、応力の影響を受ける半導体チップ１０１の外周列におけるパッド１０２の構造及び配置位置等について、応力の影響に起因するＬＳＩの動作不具合が発生しにくいように予めレイアウトする。 （もっと読む）

【課題】 パッド内での過度の電流集中を抑制することが可能なパッド構造を有する半導体装置を提供する。
【解決手段】 半導体基板の上に、絶縁性材料からなる第１の絶縁膜が形成されている。第１の絶縁膜の上に、導電材料からなるパッド部が形成されている。パッド部に電気的に連続し、第１の幅Ｗ１を有する配線部が形成されている。第１の絶縁膜の上であって、パッド部の外周線から第２の幅Ｗ２より内側の第１の領域に、複数の第２の絶縁膜が配置されている。配線部とパッド部との境界線に最も近い第２の絶縁膜を連ねる直線のうち、配線部をパッド部内に延長した領域と重なる部分が、パッド部の導電材料と交差する長さをＬ３としたとき、Ｗ１≦２×Ｗ２＋Ｌ３を満たす。 （もっと読む）

【課題】１メモリセルが６トランジスタを有するＳＲＡＭにおいて、コンタクトの微細化をするとリークの発生を回避できる半導体記憶装置及びその製造方法を提供する。
【解決手段】１メモリセルが第１及び第２ドライバトランジスタ（ＤＴｒ１、ＤＴｒ２）、第１及び第２転送トランジスタ（ＴＴｒ１，ＴＴｒ２）並びに第１及び第２ロードトランジスタ（ＬＴＲ１，ＬＴｒ２）の６トランジスタを有するＳＲＡＭにおいて第１ドライバトランジスタと第２ドライバトランジスタのソースドレイン領域に基準電位を印加するための接地コンタクトＣｇと、第１ロードトランジスタと第２ロードトランジスタのソースドレイン領域に電源電位を印加するための電源電位コンタクトＣｃの径が、共通コンタクトＣｓを除く他のコンタクト（Ｃｂ，Ｃｎ，Ｃｗ）の径より大きく形成された構成とする。 （もっと読む）

【課題】電子回路の小型化を実現する。
【解決手段】ＭＯＳトランジスタ２０が、格子状に形成されたゲート電極２２と、ゲート電極２２で囲まれたソース領域２３およびドレイン領域２４と、ゲート電極２２の格子の一方向に沿って配置され、ソース領域２３およびドレイン領域２４とコンタクトを介して接続するソース用メタル配線２７およびドレイン用メタル配線２８を有する。ソース領域２３およびドレイン領域２４のそれぞれは、各メタル配線の長さ方向に長辺を有する長方形状に形成される。ソース用メタル配線２７およびドレイン用メタル配線２８は、その長さ方向にジグザグ形状に形成されて、それぞれソース用コンタクト２５およびドレイン用コンタクト２６に接続する。 （もっと読む）

【課題】電流許容値の低下を抑制する。
【解決手段】Ｙ方向に沿って延在する延在ゲート電極Ｇ１１と、Ｙ方向に沿って延在するダミーゲート電極ＤＭ１と、Ｙ方向に沿って延在する延在ソース電極Ｓ１１と、Ｙ方向に沿って延在する延在ドレイン電極Ｄ１１とを含む。延在ソース電極Ｇ１１は、Ｘ方向においてダミーゲート電極ＤＭ１を覆う形状を有する。また、延在ドレイン電極Ｇ１１は、Ｘ方向においてダミーゲート電極ＤＭ１を覆う形状を有する。 （もっと読む）

【課題】多層配線構造において、測定パッドとバンプ等形成用の外部接続パッドの構造をそれぞれの用途に合わせて最適化する。
【解決手段】半導体装置１００は、測定パッド２と外部接続パッド３を有している。測定パッド２は、その周端部に沿って２０個のビアコンタクトが配置され、当該ビアコンタクトが形成されていない平坦な中央部を有し、当該中央部は、測定用のプローブ針が接触されるプローブ針接触領域２Ａになっている。外部接続パッド３は、９個のビアコンタクトが配置され、当該ビアコンタクトが配置されることにより凹凸のある領域を有し、当該領域は、外部接続媒体が形成される外部接続媒体形成領域３Ａになっている。 （もっと読む）

【課題】電極パッドからの水分の拡散を防止できると共に、絶縁膜の薄膜化及び低誘電率化に対応できるようにする。
【解決手段】半導体装置は、半導体基板１１の上方に形成され、外部との電気的な接続を取る接続部２５である電極パッドと、半導体基板と接続部との間に積層された絶縁膜１４等にそれぞれ形成され、上層の配線３４が接続部と接続された複数の第１配線層及び該第１配線層同士を接続するビア３１よりなる積層構造体２７と、複数の絶縁膜に積層構造体の周囲を隙間なく囲むように形成され、複数の第２配線層４０等及び該第２配線層同士を線状に接続するラインビア４１よりなるリング構造体２８と、接続部と内部回路とを電気的に接続する引き出し配線３２Ａとを有している。積層構造体とリング構造体とは複数の第１配線層の少なくとも１つによって互いに接続されており、引き出し配線はリング構造体と接続されている。 （もっと読む）

【課題】半導体装置の微細化を犠牲とすることなく、ビアの冗長性を向上させ、歩留まりが高い半導体装置を実現できるようにする。
【解決手段】半導体装置は、半導体基板の上に形成された第１の配線２１１ａと、第１の配線２１１ａよりも上層に形成された第３の配線２３１ａと、第１の配線２１１ａと第３の配線２３１ａとを接続する第１のビア２２１ａとを備えている。第１のビア２２１ａの形成位置と第３の配線２３１ａの端部との間隔ｔ１は、第２の配線と第２の配線よりも上層の第４の配線とを接続する第２のビアの形成位置と第４の配線の端部との間隔よりも小さい。第１のビア２２１ａの半導体基板と平行な方向の断面積は、第２のビアの半導体基板と平行な方向の断面積よりも大きい。 （もっと読む）