【課題】焼成無しで、酸素雰囲気に安定であり、かつ低抵抗な配線材料を提供する。また、従来の配線材料よりも低い温度で還元焼成できる配線材料を提供する。
【解決手段】銅と窒素を含む配線材料であって、当該配線材料には、添加材料として、エリンガム図において銅よりも酸化しやすい材料が０．５atm％以上１０atm％以下添加されている。添加材料として、例えば、Ｓｉ、Ｚｒ、Ｔｉ、Ｎｉ、Ｓｎ、Ｍｎ、Ａｌのうち少なくとも１種類の金属を含む。この配線材料を加熱還元して低抵抗化する場合、１０００Ｐａ以下に減圧した雰囲気で加熱を行うことが好ましい。 （もっと読む）

【課題】パターン形成のタクトタイムの短縮を実現し、ＰＤＰ製造のトータル的低コスト化が可能な白黒二層構造のバス電極パターン形成方法を提供する。
【解決手段】本発明に係る白黒二層構造のバス電極パターン形成方法は、基材上に、耐熱顔料を含む塗膜を形成する工程と、上記塗膜の上に、導電性粉末を含む塗膜を形成し、二層塗膜を得る工程と、上記二層塗膜に対し、レーザー照射によりパターンを描画するレーザー照射工程と、上記パターン以外の部分を除去する工程とを含むことを特徴とする。 （もっと読む）

【課題】カーボンナノチューブを用いて、高精細な配線を、簡単に、かつ生産性良く形成できる半導体装置の製造方法を提供する。
【解決手段】エアロゾルジェット手段により、カーボンナノチューブ含有分散液を、基板３上にエアロゾル状態にて吹き付け、電極１に接続するカーボンナノチューブからなる配線２を形成する。配線はカーボンナノチューブがネットワーク状に絡み合った構造になっているので導電性が高い。 （もっと読む）

【課題】触媒層の凝集を抑制し、また炭素の拡散性を制御して、欠陥の無いグラファイト膜を形成することができるグラフェン構造を含むグラファイト膜による配線パターンの形成方法の提供。
【解決手段】触媒層の凝集を抑制し、また炭素の拡散速度を適切に速度に調節することができる合金層又は積層体からなる触媒層を利用して、グラフェン構造を有するグラファイト膜で構成された配線パターンの形成方法を提供する。 （もっと読む）

【課題】めっき工程の埋設不良を抑制する。
【解決手段】半導体基板１００上に設けられた層間絶縁膜３２０に開口部を形成する工程と、開口部上面にバリア層３４０を形成するバリア層形成工程と、バリア層３４０上に配線シード層を形成する配線シード層形成工程を有する。また、バリア層形成工程は、選択成膜工程と、スパッタエッチング工程を有する。バリア層３４０の選択成膜工程は、バリア層３４０を、開口部の平面部３４２のみに選択的に成膜する。次いで、バリア層３４０のスパッタエッチング工程は、平面部３４２のバリア層３４０をスパッタエッチングしながらバリア層３４０のスパッタ粒子を開口部の側壁部３４４に堆積させる。 （もっと読む）

【課題】簡単な工程で絶縁膜、半導体膜、導電膜等の膜パターンを有する基板を作製する方法、さらには、低コストで、スループットや歩留まりの高い半導体装置の作製方法を提供することを目的とする。
【解決手段】基板上に形成された絶縁膜、半導体膜又は導電膜上に接して第１の膜を形成する工程と、第１の膜上に第１のマスク材料を含有する溶液を吐出して第１の膜上に第１のマスクを形成する工程と、第１のマスクを用いて第１の膜をパターニングして絶縁膜、半導体膜又は導電膜表面上に塗れ性の低い領域と塗れ性の高い領域を形成する工程と、第１のマスクを除去する工程と、塗れ性の低い領域に挟まれた塗れ性の高い領域に、第２のマスク材料を含有する溶液を吐出して第２のマスクを形成する工程と、第２のマスクを用いて、パターニングされた第１の膜をエッチングするとともに絶縁膜、半導体膜又は導電膜をエッチングする。 （もっと読む）

【課題】印刷法にて、回路基板に容易にヴィアホールを開口できる回路基板の製造方法を提供する事。
【解決手段】基板上に第一導電体を形成する第一導電体形成工程を行い、次に第一導電体を被覆する様に第一絶縁膜を成膜する第一絶縁膜成膜工程を行い、次に第一導電体上の第一絶縁膜に貫通孔３２を開口して、第一導電体の表面を露出させる貫通孔形成工程を行い、次に第一導電体の表面を撥液化させる撥液化工程を行い、次に貫通孔３２以外の領域に前駆体樹脂を印刷し、印刷後に前駆体樹脂を硬化して第二絶縁膜を形成する第二絶縁膜形成工程を行う。 （もっと読む）

【課題】半導体領域に酸化物半導体を用いた、高耐圧で、大電流の制御が可能であり、かつ量産性に優れた半導体素子を提供することを課題の一とする。また、該半導体素子を用いた半導体装置を提供することを課題の一とする。また、該半導体素子の作製方法を提供することを課題の一とする。
【解決手段】半導体領域に酸化物半導体を用いたトランジスタと、トランジスタのゲート電極層、ソース電極層及びドレイン電極層の各々と電気的に接続した貫通電極を備えた半導体チップを積層し、トランジスタを電気的に並列接続することによって、実質的にＷ長の長い半導体素子を提供する。 （もっと読む）

【課題】 従来の方法と比較して、短時間で凹部の全体に導電材を埋め込むことができる技術を提供する。
【解決手段】 本願に係る導電材の埋め込み方法は、半導体装置の製造過程において表面に形成される凹部２２に導電材を埋め込む方法に関する。この方法は、凹部２２の少なくとも底面に露出する下地層１０の表面に不純物２４ａを定着させる不純物定着工程と、不純物２４ａが定着した下地層１０を利用して導電材をＶＬＳ成長させて、凹部の全体に導電材を埋め込むＶＬＳ成長工程とを有する。この方法では、ＶＬＳ成長によって凹部２２に導電材を埋め込むため、短時間で導電材を埋め込むことができる。 （もっと読む）

【課題】真空装置を使用せずに、トランジスタ等の半導体装置に適用できるＭＯＳ構造の積層膜を形成する。
【解決手段】成膜方法は、半導体膜３を有する基板に、ポリシラン溶液を塗布し、半導体膜３上にポリシラン膜５を形成する工程（ＳＴＥＰ１）と、ポリシラン膜５上に、金属塩溶液を塗布し、金属イオン含有膜７を形成することにより、ポリシラン膜５をポリシロキサン膜５Ａへ、金属イオン含有膜７を金属微粒子含有膜７Ａへ、それぞれ改質する工程（ＳＴＥＰ２）を備え、ＭＯＳ構造の積層膜１００を形成する。 （もっと読む）

【課題】インクからナノ粒子の集合体をより確実に取り除き、これによって機能性に優れたパターンを形成可能とする。
【解決手段】ナノ粒子を含むインクの調製方法であって、インクを遠心分離し、ナノ粒子の集合体を取り除くことを特徴とする。 （もっと読む）

【課題】有機絶縁層を有する電子素子の配線短絡を簡素な工程により絶縁することが可能な電子素子の製造方法および電子素子を提供する。
【解決手段】配線層２１，２２の上に有機絶縁層１２を形成したのち、配線層２１，２２の短絡部２３に、有機絶縁層１２に対して透過性を持つ波長のレーザ光ＬＢを有機絶縁層１２を介して照射、または基板１１に対して透過性を持つ波長のレーザ光ＬＢを基板１１を介して照射する。レーザ照射領域２４では短絡部２３が消失して、配線層２１と配線層２２との間の絶縁が回復する。短絡部２３の上下に接する有機絶縁層１２または基板１１は残されている一方、レーザ照射領域２４（短絡部２３が消失した部分）には空洞２５が生じる。 （もっと読む）

【課題】
支持基板上に形成された第１導電層と、層間絶縁層上に形成された第２導電層とをコンタクトホールによって電気的に接続した半導体装置において、安価に、前記第１導電層と第２導電層とのコンタクト不良を抑制した半導体装置及びその製造方法を提供する。
【解決手段】
開口部内における第１導電層１０２の状態は、開口部端部付近１０２ｂよりも中心部付近１０２ｃにおいて表面粗さがより大きい、もしくは導電性は薄膜の粒径がより大きくなるように形成されている。従って、コンタクトホール１０４における第１導電層１０２と第２導電層１０５との電気的接続が良好となってコンタクト不良の発生を抑制可能としている。 （もっと読む）

【課題】微細パターン形成が可能であり、かつ、貴金属材料の使用量が少なくでき、低コスト化が可能な電極を形成できる感光性ペースト組成物を提供する。
【解決手段】樹脂粒子表面を金属で被覆した金属被覆樹脂粒子、反応性モノマー、カルボキシル基を含有するポリマーおよび光重合開始剤を含有する感光性ペースト組成物とする。 （もっと読む）

【課題】半導体素子を破壊することを防止しつつ半導体素子の金属膜に対し安価に成膜できるとともに容易に厚膜化できる成膜付半導体素子の製造方法を提供すること。
【解決手段】シリコン層１１に重ねてアルミ膜１２を有する半導体素子１０に対しコールドスプレー装置３０によって成膜する成膜付半導体素子の製造方法は、第１工程と、第２工程とを有する。第１工程では、コールドスプレー装置３０が、アルミ膜１２の厚さＶ１より小さい粒径Ｒ１の第１銅粉末４１を噴射することにより、アルミ膜１２の表面に下地層２１を形成する。第２工程では、コールドスプレー装置３０が、第１銅粉末の粒径Ｒ１より大きく且つ下地層２１の表面からアルミ膜１２とシリコン層１１との境界面までの寸法Ｖ２より小さい粒径Ｒ２の第２銅粉末４２を噴射することにより下地層２１に重ねて厚膜層２２を形成する。 （もっと読む）

【課題】応力による半導体回路の特性劣化を抑制した半導体デバイスを提供する。
【解決手段】縦導体は、半導体基板の厚み方向に設けられた微細孔を満たし、第１結晶組織３０１と第２結晶組織３０２とを含むナノコンポジット結晶構造を有する。ナノコンポジット結晶構造において、第１結晶組織３０１及び第２結晶組織３０２の少なくとも一方は、ナノサイズである。 （もっと読む）

【課題】ストレスによる半導体回路の特性変動・劣化を抑制した半導体デバイスを提供する。
【解決手段】縦導体３は、半導体回路に隣接して半導体層１の厚み方向に設けられ、少なくとも一つは、半導体層１と対面する領域に、等軸晶領域を有するか、または、凝固点と融解点との温度差が５０℃以上である。 （もっと読む）

【課題】半導体素子の特性を損なうことなく微細化に伴うコンタクト不良を低減した、電気的特性の良好な半導体装置を提供する。またこのような半導体装置の作製方法を提供する。
【解決手段】半導体層と電気的に接続する金属、又は金属化合物からなる下部電極を設け、この下部電極の一部が露出するように層間絶縁層に形成されたコンタクトホール内に、接続電極となる導電性シリコンウィスカーを形成する。その後、導電性シリコンウィスカーと電気的に接続する上部電極を形成すればよい。またこのように作製したコンタクトを用いて半導体装置を作製すればよい。 （もっと読む）

【課題】本発明は、パターンの製造方法に関し、特に、レーザーを用いてパターンを製造する方法に関する。
【解決手段】パターンの製造方法は、基板上に金属有機インク層（20）を形成する第1の段階；前記金属有機インク層（20）を半固体状態に硬化させる第2の段階；前記半固体状態の金属有機インク層（20）にレーザー光を照射し、照射された部分が固体状態に硬化されてパターンが形成される第3の段階、および、前記半固体状態の金属有機インク層（20）を除去して、前記パターンだけを残す第4の段階を含む。 （もっと読む）

【課題】精確かつシャープな輪郭を有する平坦な構造体を、既存のジェット方法を用いて製造する方法を提供する。
【解決手段】基板２を準備するステップと、第１構造体３を基板２の上にジェット方法によって印刷するステップであって、該印刷された第１構造体３が少なくとも１つの第１角部５を含む、ステップと、第２構造体をジェット方法によって、第１構造体３の第１角部５から該第１構造体３の外側にある終点まで、第２構造体４が第１構造体とコンタクトするように印刷するステップであって、該印刷は、第２構造体４とコンタクトする第１構造体３の材料が少なくとも部分的に流体状態にある間に実施される、ステップと、第１構造体３および／または第２構造体４を電気的にコンタクトさせるステップ、とを有することを特徴とする。 （もっと読む）