【課題】集束イオンビームを用いて配線パターンにおける短絡欠陥部を除去した場合における短絡欠陥部の周辺や下部の絶縁膜受けるダメージを低減する。
【解決手段】半導体装置の製造方法は、主表面に配線パターンが配された半導体基板を有した半導体装置の製造方法であって、集束イオンビームを用いて、前記配線パターンにおける短絡欠陥部における面方向の内側に位置する第１の照射領域を選択的に除去する第１の照射工程と、前記第１の照射工程の後に、集束イオンビームを用いて、前記短絡欠陥部における面方向の外側に位置する領域を含む第２の照射領域を除去する第２の照射工程とを備える。 （もっと読む）

【課題】エレクトロマイグレイション耐性の高いエアブリッジ配線を具備した半導体装置及びその製造方法を提供すること。
【解決手段】第１の配線と、第１の配線から空間によって隔てられた状態で、前記第１の配線の上を横切る第２の配線と、前記第１及び第２の配線に接続された半導体素子を具備し、前記第２の配線は、下から順に、タンタル層、タンタルナイトライド層、及び金層が積層されて形成されていること。 （もっと読む）

【課題】接合リーク電流の低減が図られる半導体装置の製造方法を提供する。
【解決手段】半導体基板１に所定の深さのトレンチが形成され、そのトレンチ５内に分離酸化膜６が形成される。不純物イオンを注入することにより、分離酸化膜６の表面に、分離酸化膜６のエッチング特性とは異なるエッチング特性を有する改質層７が形成される。半導体基板の領域に、トランジスタ等の所定の半導体素子が形成される。半導体基板１上に、エッチングストッパ膜１０および層間絶縁膜１６が形成される。その層間絶縁膜１６およびエッチングストッパ膜に、金属シリサイド９の表面を露出するコンタクトホール１６ａ，１６ｂが形成される。コンタクトホール１６ａ，１６ｂ内にプラグ１８ａ，１８ｂが形成される。 （もっと読む）

【課題】本発明は、配線上面部からの金属拡散を抑制することができる、半導体装置の製造方法を提供することを目的とする。
【解決手段】本発明では、半導体基板上の第一層間膜１内に形成された溝２内に、銅と第一金属元素とを含有する銅シード膜４を形成する。その後、銅メッキ処理を施す。その後、銅層の酸化が行われない第一雰囲気中にて第一熱処理を行う。そして、余分な銅合金金属層を除去し、溝２内に銅合金配線６を形成する。その後、酸素を含有する第二雰囲気中にて第二熱処理を行うことにより、銅合金配線６表面に、第一金属元素の酸化物である酸化物層７を形成する。 （もっと読む）

【課題】Ｃｕ配線層に形成したキャップメタル層による層間絶縁膜上への拡散を抑制でき、かつ、接続抵抗の上昇を抑制できる埋め込み配線を有する半導体装置の製造方法を得る。
【解決手段】Ｃｕ配線部ＣＬ１及びシリサイド領域６ｓ及び非シリサイド領域６ｎよりなるキャップメタル層６上に形成される接続孔８の底面において、Ａｒスパッタ処理により、バリアメタル層１３ａ及びキャップメタル層６のシリサイド領域６ｓを選択的に除去する。この際、Ａｒのスパッタ時間を調整することにより、接続孔８の底面において、キャップメタル層６の非シリサイド領域６ｎは残留するようにする。その後、バリアメタル層の再成膜処理、Ｃｕシード層及びＣｕめっき層を形成し、最終的に接続孔８及び配線用溝９内に埋め込まれる第２のＣｕ配線部を形成する。 （もっと読む）

本発明は、無応力電気化学銅研磨（ＳＦＰ）の処理、ＳＦＰ処理の間に形成された酸化タンタル又は酸化チタンの除去、及び、ＸｅＦ_２ガス相エッチングバリア層Ｔａ／ＴａＮ又はＴｉ／ＴｉＮ処理、からなる半導体処理の方法及び装置に関する。第１に、板状の銅フィルムの少なくとも一部がＳＦＰにて研磨される。第２に、ＳＦＰ処理の間に形成されたバリア金属酸化物がエッチング液によりエッチングされる。最後に、バリア層Ｔａ／ＴａＮ又はＴｉ／ＴｉＮがＸｅＦ_２ガス相エッチングにより除去される。そのため装置は３つのサブ系からなり、それらは無応力銅電解研磨系、バリア層酸化物フィルム除去系、及び、バリア層Ｔａ／ＴａＮ又はＴｉ／ＴｉＮガス相エッチング系である。
（もっと読む）

【課題】 グラフェンナノデバイスの製造を提供する。
【解決手段】 ナノスケールのグラフェン構造製造技術が提供される。マスクとして有用な酸化物ナノワイヤが、グラフェン層上に形成され、次にイオンビームエッチングが実施される。ナノスケールグラフェン構造は、イオンビームエッチング後、残った酸化物ナノワイヤを除去することにより製造される。 （もっと読む）

【課題】溝の側面上における金属膜の膜剥がれの発生を防止することができながら、Ｃｕ配線中のＭｎの残留量を低減させることができる、半導体装置の製造方法を提供する。
【解決手段】第１配線５上に、ＳｉおよびＯを含む第２絶縁層６が形成された後、第２絶縁層６に、第２溝１１およびビアホール１２が形成される。次に、スパッタ法により、溝の内面およびビアホールの内面に、ＭｎＯからなる金属膜１８が被着される。このとき、第２溝１１の内面およびビアホール１２の側面には、スパッタリングのエネルギーによって、金属膜１８中のＭｎＯが入り込み、ＭｎＳｉＯからなる第２バリア膜１３が形成される。そして、金属膜１８におけるビアホール１２の底面に形成された部分が除去された後、ビアホール１２にビア１５が埋設されるとともに、第２溝１１に第２配線１４が埋設される。 （もっと読む）

【課題】溝の側面上における合金膜の膜剥がれの発生を防止することができる、半導体装置の製造方法を提供する。
【解決手段】ＳｉおよびＯを含む絶縁材料からなる第２絶縁層６に、第２溝１１が形成され、第２溝１１と第１溝３とが対向する部分にビアホール１２が貫通形成された後、スパッタ法により、ＣｕＭｎ合金からなる合金膜１８が第２溝１１およびビアホール１２の側面および底面に被着される。そして、合金膜１８における第２溝１１の底面および第１配線５上に被着された部分が薄くされる。その後、合金膜１８上に、Ｃｕを主成分とする金属材料からなる第２配線１４が形成される。第２配線１４の形成後、熱処理により、第２配線と第２絶縁層６との間に、ＭｎＳｉＯからなる第２バリア膜１３が形成される。 （もっと読む）

【課題】強誘電体メモリとその製造方法において、デバイスの信頼性を向上させること。
【解決手段】シリコン基板３０と、シリコン基板３０に形成されたトランジスタTR₁〜TR₃と、トランジスタTR₁〜TR₃を覆い、コンタクトホール４５ａが形成された層間絶縁膜４５と、コンタクトホール４５ａ内に形成され、トランジスタTR₁〜TR₃と電気的に接続されたコンタクトプラグ５０と、コンタクトプラグ５０の上に形成された強誘電体キャパシタQとを有し、コンタクトプラグ５０は、第１のグルー膜４２、第１のメタル膜４３、及び第２のメタル膜４８をこの順に形成してなる強誘電体メモリによる。 （もっと読む）

本発明は、ガリウムで汚染された層（１２０），（２２０）の電子ビーム誘起エッチング方法に関する。本方法は、エッチングガスとして、少なくとも１種類の第１ハロゲン化合物を、電子ビームが層（１２０），（２２０）に衝突する位置に供給する方法ステップ、および、ガリウムを同位置において除去する前駆体ガスとして、少なくとも１種類の第２ハロゲン化合物を供給する方法ステップ、を含むものである。 （もっと読む）

【課題】ビアホール開口後の洗浄において、ウエハがチャージアップした場合に下層配線に電荷が励起され、ビアホール底部で酸化反応が生じることによる配線の通電不良を防ぐ。
【解決手段】電気的に機能する第１の配線１１１ａに隣接して、電気的に機能せず基板や他の配線から独立した第１のダミー配線１１２ａを形成し、チャージアップによって励起される電荷を第１の配線１１１ａと第１のダミー配線１１２ａに分散させる事により、配線上に形成されたビアホール２１３ａ底部での酸化反応によって生成されるＴｉ酸化物３０の量を減少させる。 （もっと読む）

【課題】ハロゲンによる銅の腐食を生じさせずに銅を異方性エッチングすることができる銅の異方性ドライエッチング方法を提供すること。
【解決手段】基板に形成された銅膜を異方的にドライエッチングする銅の異方性ドライエッチング方法は、銅膜に対して異方性酸化処理を施す工程と、酸化処理によって形成された酸化銅をハロゲンを含有しない有機酸によりドライエッチングする工程とを含む。 （もっと読む）

【課題】導電性プラグの上に低誘電率絶縁膜を堆積させる場合、低誘電率絶縁膜の膜厚均一性の悪化による配線のオープン不良もしくはショート不良の発生を抑え、また低誘電率絶縁膜の機械強度や密着性の低下による信頼性の低下を抑えることを目的とする。
【解決手段】半導体装置の製造方法は、半導体基板の上に、第１の絶縁膜を形成する工程（ａ）と、工程（ａ）の後に、第１の絶縁膜を貫通する導電性プラグを形成する工程（ｂ）と、工程（ｂ）の後に、導電性プラグの上面に保護膜を形成する工程（ｃ）と、工程（ｃ）の後に、第１の絶縁膜の上および保護膜の上に第２の絶縁膜を形成する工程（ｄ）と、工程（ｄ）の後に、保護膜の上面に達するように第２の絶縁膜を貫通する配線溝を形成する工程（ｅ）と、工程（ｅ）の後に、保護膜を除去する工程（ｆ）と、工程（ｆ）の後に、配線溝内に配線を形成する工程（ｇ）とを備えている。 （もっと読む）

【課題】破壊検査をしなくても、形成された貫通孔に係る良否の状態を推定することができ、貫通電極の品質が保証された半導体装置を提供する。
【解決手段】本発明に係る半導体装置１は、半導体基板２の一方の面２ａに配された絶縁層３と、前記絶縁層上に配された導電層３と、前記半導体基板の他方の面２ｂから前記導電層の少なくとも一部が露呈するように前記半導体基板内に配された第一貫通孔６と、前記半導体基板の他方の面から前記絶縁層の少なくとも一部が露呈するように前記半導体基板内に配された第二貫通孔７と、を少なくとも備えたことを特徴とする。 （もっと読む）

【課題】Ｃｕを主体とする配線について、配線抵抗を低く維持するとともに、ストレスマイグレーション耐性及びエレクトロマイグレーション耐性を向上し得る半導体装置及びその製造方法を提供する。
【解決手段】半導体基板１０の上方に形成された層間絶縁膜２８、３０と、層間絶縁膜２８、３０に形成されたビアホール３４及び配線溝３６内に形成され、Ｔａ膜より成るバリアメタル膜３８と、バリアメタル膜３８上に形成されたＴｉ膜４０と、バリアメタル膜３８及びＴｉ膜４０が形成されたビアホール３４及び配線溝３６内にそれぞれ埋め込まれ、Ｃｕより成る導体プラグ４４及び配線４６とを有し、Ｔｉ膜４０の膜厚が、配線溝３６の底部において４ｎｍ以下になっている。 （もっと読む）

【課題】製造工程を複雑化することなく、配線の信頼性低下を招かない、配線構造を有する半導体装置及びその製造方法を得る。
【解決手段】接続孔３０の底面及び側面上並びに配線用溝３１の底面及び側面上にＴａ／ＴａＮ積層バリア層１２を介して、ＮｉＦｅ磁性層１３をＰＶＤ装置のＮｉＦｅチャンバを用いたＰＶＤ法によって成膜する。次に、同一のＰＶＤ装置の同一のＮｉＦｅチャンバを用いて、成膜条件を変更することにより、接続孔３０及び配線用溝３１の底面上及び層間絶縁膜１１の表面上におけるＮｉＦｅ磁性層１３を選択的に除去する。さらに、同一のＰＶＤ装置のＴａチャンバ及びＣｕチャンバを用いて、接続孔３０の底面及び側面上並びに配線用溝３１の底面及び側面上にＴａバリア層及びＣｕシード層を順次形成する。 （もっと読む）

【課題】 ビア開口の下部分を多層ライナで内側を覆うことにより強化したエレクトロマイグレーション耐性を有する相互接続構造体を提供する。
【解決手段】 多層ライナは、誘電体材料のパターン付けされた表面から外側に、拡散障壁、マルチ材料層、及び金属含有ハード・マスクを含む。マルチ材料層は、下層の誘電体キャッピング層からの残留物からなる第１材料層と、下層の金属キャッピング層からの残留物からなる第２材料層とを含む。本発明はまた、誘電体材料内に形成されたビア開口の下部分内に多層ライナを含む相互接続構造体を形成する方法を提供する。 （もっと読む）

【課題】ビアホールの形成に関連する歩留まりの低下を抑制し、また、スループットを向上することができる半導体装置の製造方法を提供する。
【解決手段】絶縁性基板１上にＧａＮ層２及びｎ型ＡｌＧａＮ層３を形成し、その後、ゲート電極４ｇ、ソース電極４ｓ及びドレイン電極４ｄを形成する。次に、ソース電極４ｓ、ＧａＮ層２及びｎ型ＡｌＧａＮ層３に、少なくとも絶縁性基板１の表面まで到達する開口部６を形成する。次いで、開口部６内にＮｉ層８を形成する。その後、Ｎｉ層８をエッチングストッパとするドライエッチングを高速で行うことにより、絶縁性基板１に、その裏面側からＮｉ層８まで到達するビアホール１ｓを、冷却等によりその側壁に化合物膜１９を堆積させながら形成する。そして、ビアホール１ｓ内から絶縁性基板１の裏面にわたってビア配線１６を形成する。 （もっと読む）

【課題】基板に与える損傷を抑制できる導電部材の形成方法を提供する。アンダーカットの発生を抑制できる導電部材の形成方法を提供する。
【解決手段】基板を準備する段階と、基板の少なくとも一部を覆うリフトオフ層を形成する段階と、リフトオフ層に、基板の表面の一部を露出させる第１開口部を形成する段階と、リフトオフ層と第１開口部に露出した基板の表面とを覆うシード層を形成する段階と、シード層の表面に、レジスト層を形成する段階と、レジスト層に、少なくとも一部が第１開口部と重なり、かつ、シード層の一部を露出させる第２開口部を形成する段階と、第２開口部の内部に、導電部材を形成する段階と、レジスト層の少なくとも一部を除去する段階と、リフトオフ層をリフトオフ法により除去して、レジスト層とリフトオフ層との間のシード層を除去する段階とを備える。 （もっと読む）