【課題】接続する素子の駆動電圧によってトランジスタのドレイン電圧が決定される。トランジスタの小型化にともないドレイン領域に集中する電界強度が高まり、ホットキャリアが生成し易くなる。ドレイン領域に電界が集中し難いトランジスタを提供することを課題の一とする。また、トランジスタを有する表示装置を提供することを課題の一とする。
【解決手段】高い導電率を有する第１配線層および第２配線層の端部とゲート電極層の重なりをなくすことにより、第１電極層及び第２電極層近傍に電界が集中する現象を緩和してホットキャリアの発生を抑制し、加えて第１配線層および第２配線層より高抵抗の第１電極層および第２電極層をドレイン電極層として用いてトランジスタを構成する。 （もっと読む）

【課題】酸化物半導体層を用いた薄膜トランジスタにおいて、酸化物半導体層とソース電極層又はドレイン電極層との間のコンタクト抵抗を低減し、電気特性を安定させた薄膜トランジスタを提供する。また、該薄膜トランジスタの作製方法を提供する。
【解決手段】酸化物半導体層を用いた薄膜トランジスタにおいて、酸化物半導体層より導電率の高いバッファ層を形成し、酸化物半導体層とソース電極層又はドレイン電極層とがバッファ層を介して電気的に接続されるように薄膜トランジスタを形成する。また、バッファ層に逆スパッタ処理及び窒素雰囲気下での熱処理を行うことにより、酸化物半導体層より導電率の高いバッファ層を形成する。 （もっと読む）

【課題】酸化物半導体層を用いた薄膜トランジスタにおいて、酸化物半導体層とソース電極層又はドレイン電極層との間のコンタクト抵抗を低減し、電気特性を安定させた薄膜トランジスタを提供する。
【解決手段】酸化物半導体層を用いた薄膜トランジスタにおいて、酸化物半導体層の上に高抵抗領域及び低抵抗領域を有するバッファ層を形成し、酸化物半導体層とソース電極層又はドレイン電極層とがバッファ層の低抵抗領域を介して接触するように薄膜トランジスタを形成する。 （もっと読む）

【課題】最新の０．１５μｍパワーＭＯＳＦＥＴにおいては、微細化によるセル・ピッチの縮小のためトレンチ部（ソース・コンタクト用の溝）において、アルミニウム・ボイド（アルミニウム系電極内に形成されるボイド）が多発することが、本願発明者らによって明らかにされた。この欠陥の発生は、主にアスペクト比が前世代の０．８４から一挙に２．８に上昇したことによると考えられる。
【解決手段】本願の一つの発明は、アスペクト比の大きい繰り返し溝等の凹部をアルミニウム系メタルで埋め込む際に、アルミニウム系メタル・シード膜の形成から埋め込みに至るまで、イオン化スパッタリングにより、実行するものである。 （もっと読む）

【課題】高温雰囲気を維持した状態で溶融金属をハンドリングする必要をなくして工程及び装置を簡略化することができ、また導電ペーストを用いる場合と比較して高密度に金属を貫通孔内に充填することができる貫通電極の形成方法を提供する。
【解決手段】Ｓｉ基板１０の表面に開口を有する第１の非貫通孔２１と、第１の非貫通孔２１の底部に第１の非貫通孔２１よりも小さな開口を有する第２の非貫通孔２２とを形成し、第１の非貫通孔２１の底部に固体金属５０を載置する。Ｓｉ基板１０を減圧雰囲気下に置き、固体金属５０の軟化点近傍まで加熱する。加熱状態を維持して減圧雰囲気から加圧雰囲気に移行し、軟化或いは溶融した金属５０を第２の非貫通孔２２に充填する。 （もっと読む）

【課題】難エッチング材料を不活性ガスによりエッチングする際に残渣なく加工する方法を提供する。
【解決手段】難エッチング性の金属薄膜２上に、断面形状がハンマーヘッド型となるようにレジスト４を形成した後に前記金属薄膜をドライエッチングし、その後前記レジストを除去する。前記ハンマーヘッド型の断面形状を有するレジストパターンは、現像液に対する溶解速度が異なる２種類のレジストを積層塗布して露光・現像することによって得る。 （もっと読む）

【課題】固体撮像装置が形成されるチップ面積の縮小化が図られ、チップ単体のコストの低減が図られた固体撮像装置を提供する。また、その固体撮像装置を用いることにより、小型化が図られた電子機器を提供する。
【解決手段】本発明の固体撮像装置は、光電変換部ＰＤが形成された第１の基板８０と、電荷蓄積容量部６１及び複数のＭＯＳトランジスタが形成された第２の基板８１が張り合わされた構成とされている。また、第１の基板８０と、第２の基板８１にはそれぞれ接続電極（２６，２７，５６，５７）が形成されており、第１の基板８０と第２の基板８１は、接続電極により電気的に接続されている。これにより、グローバルシャッタ機能を有する固体撮像装置をより小さい面積に形成することが可能となる。 （もっと読む）

【目的】従来よりも比抵抗の低いＷ膜のプラグ或いは配線が得られる半導体装置の製造方法を提供することを目的とする。
【構成】本発明の一態様の半導体装置の製造方法は、基体上に絶縁膜を形成する工程（Ｓ１０４）と、前記絶縁膜に開口部を形成する工程（Ｓ１０６）と、前記開口部の少なくとも底面に、ルテニウム（Ｒｕ）膜を形成する工程（Ｓ１１２）と、前記Ｒｕ膜が形成された前記開口部内に、水素（Ｈ_２）還元による化学気相成長（ＣＶＤ）法によりタングステン（Ｗ）膜を埋め込む工程（Ｓ１１４）と、を備えたことを特徴とする。 （もっと読む）

【課題】一般的なウエハ・レベル・パッケージ・プロセスでは、メッキ・プロセス中におけるスクライブ領域のアルミニウム系パッド電極の腐食を防止するために、製品領域における有機系保護膜と同層のパッド保護用樹脂膜でパッド電極をカバーしている。しかし、これでは再配線形成後にスクライブ領域のパッド電極に対するプローブ検査が実行できない。
【解決手段】本願発明は、ウエハ・レベル・パッケージ方式の半導体集積回路装置の製造方法において、チップ領域およびスクライブ領域の有機系保護膜を相互に連結した一体の膜パターンとし、ペレタイズ工程においては、スクライブ領域中央部の有機系保護膜を含む表層部分を先ず、レーザ・グルービングで除去することで幅広の溝を形成し、その後、この溝内の中央部をダイシング処理することで、ここのチップ領域に分離するものである。 （もっと読む）

【課題】線幅やホール径が小さな凹部や高アスペクト比の凹部に対して十分な埋め込みを行うことが可能な成膜方法を提供する。
【解決手段】凹部６を有する絶縁層４が表面に形成された被処理体Ｗに対して薄膜を形成する成膜方法において、前記凹部内の表面を含めて前記被処理体の表面にＴｉを含むバリヤ層１２を形成するバリヤ層形成工程と、前記バリヤ層上にＲｕを含むシード層１６を形成するシード層形成工程と、前記シード層上に前記シード層に対する導通性を補助するためにＣｕを含む補助シード層１６４を形成する補助シード層形成工程とを有する。 （もっと読む）

【課題】 ビアホールの微細化及び高アスペクト比化が進むと、銅からなるシード層でビアホールの内面を連続的に覆うことが困難になる。
【解決手段】 半導体基板(10)の上に絶縁膜(20)が形成されている。絶縁膜に凹部(21)が形成されている。凹部の内面を第１の導電膜(22)が覆う。島状組織(25)が、第１の導電膜の表面に離散的に分布する。島状組織は、銅に対して、第１の導電膜の濡れ性よりも高い濡れ性を有する。凹部が、銅または銅合金からなる導電部材(31)で充填されている。 （もっと読む）

【課題】半導体装置の製造方法において歩留まりを向上させること。
【解決手段】シリコン基板３０の上方に金属からなる第１の配線６６を形成する工程と、第１の配線６６の上に層間絶縁膜６９を形成する工程と、第１の配線６６の表面が露出する開口６９ａを層間絶縁膜６９に形成する工程と、開口６９ａの内面及び層間絶縁膜６９の表面に、上記金属の拡散を抑制するバリアメタル膜７２を形成する工程と、バリアメタル膜７２上に第１の導電膜７３を形成する工程と、第１の導電膜７３の表面を化学機械研磨法により研磨し、バリアメタル膜７２の表面を露出させる工程と、開口６９ａの内の第１の導電膜７３上及びバリアメタル膜７２上に、第２の導電膜８０を形成する工程と、第２の導電膜８０を、開口６９ａよりも拡大した領域に残して選択的に除去し、第２の配線８０ａを形成する工程とを有する半導体装置の製造方法による。 （もっと読む）

【課題】貫通電極と半導体基板との間でリーク電流が発生することを抑制することができる半導体装置、半導体装置の製造方法、貫通電極、貫通電極の製造方法、発振器、及び電子機器を提供する。
【解決手段】半導体装置は、半導体基板と、半導体基板の第一の面に形成された第一の導電膜と、第一の面に略平行な第二の面に形成された第二の導電膜と、半導体基板に形成された貫通孔に配設されており、当該貫通孔に倣う形状を有し、第一の導電膜と第二の導電膜とに接続された貫通電極と、を有し、貫通孔は、第一の面及び第二の面に略垂直な側壁部と、側壁部と第一の面又は第二の面とを接続するそれぞれ１以上の接続壁とを備える。 （もっと読む）

【課題】工程数の増加を抑えながら、ビア間の耐圧の低下を抑制することができる半導体装置の製造方法を提供する。
【解決手段】配線２上に低誘電率膜５及び６を形成した後、低誘電率膜５及び６上にハードマスク７、８及び９を形成する。ハードマスク７〜９上にレジストマスクを形成する。レジストマスクを用いて低誘電率膜５及び６にビアホール１１を形成する。レジストマスクをアッシングする。このとき、レジストマスクから生じる飛散物をビアホール１１の少なくとも側面に付着させて保護膜１２を形成する。その後、ビアホール１１を配線２まで到達させ、ビアホール１１内に導電材を埋め込む。 （もっと読む）

【課題】アクティブマトリクス型表示装置等の半導体装置において、トランジスタの駆動能力を低下させることなく寄生容量の容量値を低減することを課題の一とする。または、寄生容量の容量値を低減した半導体装置を低コストに提供することを課題の一とする。
【解決手段】トランジスタのゲート電極と同一の材料層で形成される配線と、ソース電極またはドレイン電極と同一の材料層で形成される配線との間に、ゲート絶縁層以外の絶縁層を設ける。 （もっと読む）

【課題】はんだ直接付けとワイヤボンディングとを両立できるアルミ電極を半導体チップ上に具備した半導体装置を提供する。
【解決手段】半導体チップ１に設けられたＡｌ電極４上に生成したＡｌ酸化皮膜５の適当な箇所に、該皮膜５を貫通してＡｌ電極４まで届く微小金属１１を形成させており、酸化物貫通微少金属を具備した一種類のＡｌ電極をはんだ直接付け及びワイヤボンディング両用とすることが出来る。 （もっと読む）

【課題】本発明は、半導体基板の凹部内に形成される構成要素を有する半導体装置において歩留の低下およびデバイスの信頼性の低下を防止することが可能な半導体装置およびそれを用いた電子機器ならびに半導体装置の製造方法を提供することを目的とする。
【解決手段】本発明の半導体装置は、絶縁膜８および貫通電極６が形成される貫通孔７が形成された半導体基板１を備え、半導体基板１の貫通孔７は、深さ方向に徐々に開口径が小さくなる形状を有し、貫通孔７の内壁には、貫通孔７の開口端よりも開口径が小さい段が形成されている。 （もっと読む）

【課題】シリコン・チップ中のプログラム可能ヒューズ式スルーシリコン・ビア（ＴＳＶ）を、同一のチップ中の非プログラム型ＴＳＶと併せ提供する。
【解決手段】該プログラム可能ヒューズ式ＴＳＶには、該ＴＳＶ構造内に、チップ表面コンタクト・パッドに隣接するＴＳＶの導電路の断面を限定する側壁スペーサを有する部域を用いることができる。プログラミング回路による十分な電流の印加により、金属のエレクトロマイグレーションが生じ、コンタクト・パッド中にボイド、しかしてオープン回路、が生成される。プログラミングは、多階層チップ・スタック中の２つの隣接するチップ上の相補的回路によって実行することができる。 （もっと読む）

【課題】ダマシン配線構造を有する半導体装置に形成される配線表面の酸化物部を選択的に除去する。
【解決手段】ダマシン配線構造を有する半導体装置を製造するに際し、配線表面を、Ｘｅのプラズマで逆スパッタリングする。本発明によれば、Ｘｅのプラズマガスで逆スパッタリングすることにより、配線表面の酸化物部等を選択的に効率よく除去でき、ダマシン配線構造において、上下配線間のコンタクト抵抗の増大を回避できる。また、配線の上に形成されたＣＦなどの絶縁膜へのダメージを抑制でき、絶縁膜の誘電率変動も抑制できる。 （もっと読む）

【課題】多層配線構造において、下層金属配線への接続用スルーホール内にボイドが発生することを防止する半導体装置の製造方法を提供する。
【解決手段】半導体基板上に金属配線３を形成し、全面に層間絶縁膜４を形成する。絶縁膜内にスルーホールを形成する。スパッタエッチングにより、スルーホール開口部に傾斜部を設け断面を大きくするとともに金属配線の表面の酸化Ａｌを除去する。半導体基板を冷却し、基板温度２０℃〜４０℃で、スルーホールの内面を含む全面に第１のチタン膜６、窒化チタン膜７、第２のチタン膜８、第１のＡｌ層９ａを形成する。続いて基板を加熱して第２のＡｌ層９ｂをリフローしながら形成した後、第３のＡｌ層９ｃを形成する。 （もっと読む）