固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器
【課題】固体撮像装置が形成されるチップ面積の縮小化が図られ、チップ単体のコストの低減が図られた固体撮像装置を提供する。また、その固体撮像装置を用いることにより、小型化が図られた電子機器を提供する。
【解決手段】本発明の固体撮像装置は、光電変換部ＰＤが形成された第１の基板８０と、電荷蓄積容量部６１及び複数のＭＯＳトランジスタが形成された第２の基板８１が張り合わされた構成とされている。また、第１の基板８０と、第２の基板８１にはそれぞれ接続電極（２６，２７，５６，５７）が形成されており、第１の基板８０と第２の基板８１は、接続電極により電気的に接続されている。これにより、グローバルシャッタ機能を有する固体撮像装置をより小さい面積に形成することが可能となる。
【解決手段】本発明の固体撮像装置は、光電変換部ＰＤが形成された第１の基板８０と、電荷蓄積容量部６１及び複数のＭＯＳトランジスタが形成された第２の基板８１が張り合わされた構成とされている。また、第１の基板８０と、第２の基板８１にはそれぞれ接続電極（２６，２７，５６，５７）が形成されており、第１の基板８０と第２の基板８１は、接続電極により電気的に接続されている。これにより、グローバルシャッタ機能を有する固体撮像装置をより小さい面積に形成することが可能となる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に関し、特に、グローバルシャッタ機能を有するＣＭＯＳ型の固体撮像装置とその製造方法に関する。また、その固体撮像装置の駆動方法及び、その固体撮像装置を用いた電子機器に関する。
【背景技術】
【０００２】
近年、ビデオカメラや電子スチルカメラなどが広く一般に普及している。これらのカメラには、ＣＣＤ（Charge Coupled Device）型や増幅型の固体撮像装置が使用されている。増幅型の固体撮像装置では、受光画素の光電変換部にて生成、蓄積された信号電荷を画素に設けられた増幅部に導き、増幅部で増幅された信号を画素から出力する。そして、増幅型の固体撮像装置では、このような画素がマトリクス状に複数配置されている。増幅型の固体撮像装置には、例えば増幅部に接合型電界効果トランジスタを用いた固体撮像装置や、増幅部にＣＭＯＳ（Complementary Metal Oxide Semiconductor）トランジスタを用いたＣＭＯＳ型固体撮像装置等がある。
【０００３】
従来、一般的なＣＭＯＳ型固体撮像装置では、二次元マトリクス状に配列された各画素の光電変換部で生成・蓄積された信号電荷を、行毎に順次読み出す方式が採られている。この場合、各画素の光電変換部における露光のタイミングは、信号電荷の読み出しの開始と終了によって決まるため、画素毎に露光のタイミングが異なる。このため、このようなＣＭＯＳ型固体撮像装置を用いて速い動きの被写体を撮像する場合には、被写体が歪んで撮像されるという問題がある。
【０００４】
以上のような問題を解決するために、近年、信号電荷の蓄積の同時刻性を実現する同時撮像機能（グローバルシャッタ機能）が提案されており、また、グローバルシャッタ機能を有するＣＭＯＳ型固体撮像装置の用途も多くなってきている。
【０００５】
グローバルシャッタ機能を有するＣＭＯＳ型固体撮像装置では、通常、光電変換部で生成された信号電荷を読み出し時まで蓄えておくために、遮光性を持った蓄積容量部を有することが必要となる（例えば特許文献１参照）。このような従来のＣＭＯＳ型固体撮像装置では、全画素を同時に露光した後、各光電変換部にて生成された信号電荷を全画素同時に各蓄積容量部に転送して一旦蓄積しておき、この信号電荷を所定の読み出しタイミングで順次画素信号に変換するようにしている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００４−１１１５９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来のグローバルシャッタ機能を有するＣＭＯＳ型固体撮像装置では、光電変換部と蓄積容量部とを基板の同一平面上に作りこまねばならならず、チップ面積の増大が避けられない。さらに、年々微細化と多画素化が進む固体撮像装置の市場において、チップ面積の増大によるコスト増の負担は深刻なものとなりつつある。また、光電変換部と蓄積容量部とを基板の同一平面上に形成する場合、基板の面積が蓄積容量部に採られるため、面積光電変換部の受光面積が小さくなる問題がある。
【０００８】
上述の点に鑑み、本発明は、固体撮像装置が形成されるチップ面積の縮小化が図られ、チップ単体のコストの低減が図られた固体撮像装置を提供する。また、その固体撮像装置を用いることにより、小型化が図られた電子機器を提供する。
【課題を解決するための手段】
【０００９】
上記課題を解決し、本発明の目的を達成するため、本発明の固体撮像装置は、光電変換部が形成された第１の基板と、複数のＭＯＳトランジスタが形成された第２の基板が張り合わされた構成とされている。また、第１の基板又は第２の基板には、電荷蓄積容量部が形成されている。
光電変換部は、入射光に応じた信号電荷を生成して蓄積する領域である。また、電荷蓄積容量部は、光電変換部から転送された信号電荷を蓄積する領域である。また、複数のＭＯＳトランジスタは、電荷蓄積容量部に蓄積された信号電荷を転送するために構成されるものである。そして、これらの光電変換部、電荷蓄積容量部、及び複数のＭＯＳトランジスタにより、画素が形成されている。また、第１の基板と、第２の基板にはそれぞれ接続電極が形成されており、第１の基板と第２の基板は、接続電極により電気的に接続されている。
【００１０】
本発明の固体撮像装置では、第１の基板と第２の基板が接続電極によって電気的に接続されることにより、第１の基板と第２の基板が一体化されている。また、第１の基板に光電変換部が形成されており、第２の基板に複数のＭＯＳトランジスタが形成されているので、第１の基板に形成される光電変換部の面積を大きく確保することができる。
【００１１】
本発明の固体撮像装置の製造方法は、第１の基板に入射光に応じた信号電荷を生成して蓄積する光電変換部と、表面に露出するように形成された接続電極を形成する工程を有する。また、光電変換部から転送される信号電荷を蓄積する電荷蓄積容量部を第１の基板又は第２の基板に形成する工程を有する。また、電荷蓄積容量部に蓄積された信号電荷を順次転送するための複数のＭＯＳトランジスタと、表面に露出するように形成された接続電極を第２の基板に形成する工程を有する。また、第２の基板表面に露出された接続電極と、第１の基板表面に露出された接続電極とが電気的に接続されるように、第２の基板上部の光入射側に第１の基板を貼り合わせる工程を有する。
【００１２】
本発明の固体撮像装置の駆動方法は、上述した本発明の固体撮像装置において、全画素同時刻に光電変換部において信号電荷の蓄積を開始する工程、全画素同時刻に、光電変換部において蓄積された信号電荷を電荷蓄積容量部に転送する工程を有する。そして、画素毎に、電荷蓄積容量部に蓄積された信号電荷を複数のＭＯＳトランジスタを介して順次転送する工程を有する。
【００１３】
本発明の電子機器は、光学レンズと、上述した本発明の固体撮像装置と、固体撮像装置から出力される出力信号を処理する信号処理回路とを有して構成されている。
【発明の効果】
【００１４】
本発明によれば、固体撮像装置が形成されるチップ面積の縮小化が図られると共に、チップ単体のコストの低減が図られる。また、本発明の固体撮像装置を用いることにより、小型化が図られた電子機器が得られる。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１の実施形態に係る固体撮像装置の全体を示す概略構成図である。
【図２】本発明の第１の実施形態に係る固体撮像装置の１画素分の概略断面構成図である。
【図３】Ａ，Ｂ 本発明の第１の実施形態に係る固体撮像装置の製造途中における概略断面構成図である。
【図４】Ａ，Ｂ 第１の基板における第１接続電極及び第２接続電極の製造工程図、及び、第２の基板における第１接続電極及び第２接続電極の製造工程図（その１）である。
【図５】Ａ，Ｂ 第１の基板における第１接続電極及び第２接続電極の製造工程図、及び、第２の基板における第１接続電極及び第２接続電極の製造工程図（その２）である。
【図６】Ａ，Ｂ 第１の基板における第１接続電極及び第２接続電極の製造工程図、及び、第２の基板における第１接続電極及び第２接続電極の製造工程図（その３）である。
【図７】第１の基板における第１接続電極及び第２接続電極と、第２の基板における第１接続電極及び第２接続電極の接着方法を示す図である。
【図８】第１の基板における第１接続電極及び第２接続電極と、第２の基板における第１接続電極及び第２接続電極の接着方法を示す図である。
【図９】本発明の第１の実施形態における固体撮像装置の１画素分の回路構成である。
【図１０】本発明の第１の実施形態における固体撮像装置の、隣接する２行２列、４画素分の回路構成である。
【図１１】本発明の第１の実施形態における固体撮像装置の駆動方法を示すタイミングチャートの一例である。
【図１２】本発明の第２の実施形態に係る固体撮像装置の概略断面構成図である。
【図１３】本発明の第３の実施形態に係る電子機器の概略構成図である。
【発明を実施するための形態】
【００１６】
以下に、本発明の実施形態に係る固体撮像装置とその製造方法、及び電子機器の一例を、図１〜図１３を参照しながら説明する。本発明の実施形態は以下の順で説明する。なお、本発明は以下の例に限定されるものではない。
１．第１の実施形態：固体撮像装置
１．１ 固体撮像装置全体の構成
１．２ 要部の構成
１．３ 固体撮像装置の製造方法
１．４ 固体撮像装置の回路構成
１．５ 固体撮像装置の駆動方法
２．第２の実施形態：固体撮像装置
３．第３の実施形態：電子機器
【００１７】
〈１．第１の実施形態：固体撮像装置〉
［１．１ 固体撮像装置全体の構成］
図１は、本発明の第１の実施形態に係る固体撮像装置１の全体を示す概略構成図である。
本実施形態例の固体撮像装置１は、シリコンからなる基板１１上に配列された複数の画素２から構成される画素部３と、垂直駆動回路４と、カラム信号処理回路５と、水平駆動回路６と、出力回路７と、制御回路８等を有して構成される。
【００１８】
画素２は、フォトダイオードからなる光電変換部と、電荷蓄積容量部と、複数のＭＯＳトランジスタとから構成され、基板１１上に、２次元アレイ状に規則的に複数配列される。画素２を構成するＭＯＳトランジスタは、転送トランジスタ、リセットトランジスタ、選択トランジスタ、アンプトランジスタで構成される４つのＭＯＳトランジスタであってもよく、また、選択トランジスタを除いた３つのＭＯＳトランジスタであってもよい。
【００１９】
画素部３は、２次元アレイ状に規則的に複数配列された画素２から構成される。画素部３は、実際に光を受光し光電変換によって生成された信号電荷を増幅してカラム信号処理回路５に読み出す有効画素領域と、黒レベルの基準になる光学的黒を出力するための黒基準画素領域（図示せず）とから構成されている。黒基準画素領域は、通常は、有効画素領域の外周部に形成されるものである。
【００２０】
制御回路８は、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路４、カラム信号処理回路５、及び水平駆動回路６等の動作の基準となるクロック信号や制御信号などを生成する。そして、制御回路８で生成されたクロック信号や制御信号などは、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６等に入力される。
【００２１】
垂直駆動回路４は、例えばシフトレジスタによって構成され、画素部３の各画素２を行単位で順次垂直方向に選択走査する。そして、各画素２のフォトダイオードにおいて受光量に応じて生成した信号電荷に基づく画素信号を、垂直信号線を通してカラム信号処理回路５に供給する。
【００２２】
カラム信号処理回路５は、例えば、画素２の列毎に配置されており、１行分の画素２から出力される信号を画素列毎に黒基準画素領域（図示しないが、有効画素領域の周囲に形成される）からの信号によって、ノイズ除去や信号増幅等の信号処理を行う。カラム信号処理回路５の出力段には、水平選択スイッチ（図示せず）が水平信号線１０とのあいだに設けられている。
【００２３】
水平駆動回路６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から画素信号を水平信号線１０に出力させる。
【００２４】
出力回路７は、カラム信号処理回路５の各々から水平信号線１０を通して、順次に供給される信号に対し信号処理を行い出力する。
【００２５】
［１．２ 要部の構成］
次に、図２〜図３を用いて、本実施形態例の固体撮像装置１の要部の概略構成について説明する。図２は、本実施形態例に係る固体撮像装置１の１画素分の概略断面構成図であり、図３Ａ，Ｂは、図２に示す固体撮像装置の製造途中における概略断面構成図である。
【００２６】
本実施形態例の固体撮像装置１は、図１に示すように、光電変換部ＰＤが形成された第１の基板８０と、電荷蓄積容量部６１及び複数のＭＯＳトランジスタが形成された第２の基板８１とを有して構成されている。そして、第１の基板８０及び第２の基板８１は、積層して張り合わされた構成とされている。また、光電変換部ＰＤが形成された第１の基板８０側が、光Ｌが入射される光入射面を構成しており、第１の基板８０の光入射面上には、カラーフィルタ５９、及びオンチップレンズ６０が形成されている。
【００２７】
図３Ａ，Ｂを用いて、第１の基板８０及び第２の基板８１の構成について詳述する。
【００２８】
まず、第１の基板８０について説明する。
第１の基板８０は、図３Ａに示すように、光電変換部ＰＤと、第１転送トランジスタＴｒ１のドレインとされる不純物領域１６が形成された半導体基板１２と、その半導体基板１２上部に形成された、多層配線層１７とから構成されている。
【００２９】
半導体基板１２は、Ｎ型のシリコン基板により形成され、その半導体基板１２上部には、Ｐ型ウェル層１３が形成されている。Ｐ型ウェル層１３は半導体基板１２にＰ型の不純物をイオン注入することにより形成することができる。
【００３０】
光電変換部ＰＤは、Ｐ型ウェル層１３に形成されたＮ型ウェル層１４と、Ｎ型ウェル層１４に接する領域であって、Ｐ型ウェル層１３の表面側に形成されたＰ＋型不純物領域１５により構成されている。Ｎ型ウェル層１４は、Ｐ型ウェル層１３の所望の領域にＮ型の不純物をイオン注入することにより形成されている。また、Ｐ＋型不純物領域１５は、Ｐ型ウェル層１３の所望の領域にＰ型の不純物を高濃度にイオン注入することにより形成されている。この光電変換部ＰＤにおいては、Ｐ＋型不純物領域１５とＮ型ウェル層１４とのｐｎ接合、及びＮ型ウェル層１４とＰ型ウェル層１３とのｐｎ接合の効果により、ＨＡＤ（Hole Accumulation Diode:登録商標）構造が構成される。
このような構成を有する光電変換部ＰＤでは、入射した光Ｌの光量に応じた信号電荷が生成され、Ｐ＋型不純物領域１５とＮ型ウェル層１４との間に形成された空乏層に光電変換された信号電荷が蓄積される。
【００３１】
不純物領域１６は、Ｐ型ウェル層１３表面側であって、光電変換部ＰＤから所定の距離だけ離した領域に形成されており、光電変換部ＰＤから転送されてくる信号電荷を一時的に蓄積する領域とされる。この不純物領域１６は、Ｐ型ウェル層１３の所望の領域にＮ型の不純物を高濃度にイオン注入することにより形成される。
本実施形態例では、光電変換部ＰＤと不純物領域１６との間の領域が、第１転送トランジスタＴｒ１のチャネル部とされる。
【００３２】
多層配線層１７は、半導体基板１２の、光電変換部ＰＤや不純物領域１６が形成されたＰ型ウェル層１３上部に形成されている。多層配線層１７では、第１転送トランジスタＴｒ１を構成するゲート電極１９と、ゲート電極１９上部に形成される第１配線層Ｍ１と、第１配線層Ｍ１上部に形成される第２配線層Ｍ２とが、層間絶縁膜１８を介して積層されて構成されている。
【００３３】
ゲート電極１９は、Ｐ型ウェル層１３に形成された光電変換部ＰＤと不純物領域１６との間のチャネル部上部に、図示しないゲート絶縁膜を介して形成されている。
【００３４】
第１配線層Ｍ１では、第１接続配線２３と第２接続配線２２とがそれぞれ構成されている。第１接続配線２３は、層間絶縁膜１８に形成されたコンタクト部２１を介して不純物領域１６に接続されている。また、第２接続配線２２は、層間絶縁膜１８に形成されたコンタクト部２０を介してゲート電極１９に接続されている。
【００３５】
第２配線層Ｍ２では、第１接続電極２７と第２接続電極２６とがそれぞれ構成されており、第１接続電極２７及び第２接続電極２６は、多層配線層１７表面に露出して形成されている。第１接続電極２７は、層間絶縁膜１８に形成されたコンタクト部２４を介して、第１配線層Ｍ１からなる第１接続配線２３に接続されている。また、第２接続電極２６は、層間絶縁膜１８に形成されたコンタクト部２５を介して、第１配線層Ｍ１からなる第２接続配線２２に接続されている。
【００３６】
以上の構成を有する第１の基板８０においては、半導体基板１２の第１接続電極２７、第２接続電極２６が形成される側とは反対側が光入射側とされる。また、後述するが、第１の基板における半導体基板１２は、後の工程で所定の厚さにまで除去されるものである。
【００３７】
次に、第２の基板８１について説明する。
第２の基板８１は、図３Ｂに示すように、複数のＭＯＳトランジスタのソース・ドレインとされる不純物領域３０，３１，３２，３４，３５が形成された半導体基板２８と、その半導体基板２８上部に形成された多層配線層３６とから構成されている。そして、多層配線層３６には、電荷蓄積容量部６１が形成されている。本実施形態例において、第２の基板８１において形成される複数のＭＯＳトランジスタは、第２転送トランジスタＴｒ２と、リセットトランジスタＴｒ３と、増幅トランジスタＴｒ４と、選択トランジスタＴｒ５である。
【００３８】
半導体基板２８は、Ｎ型のシリコン基板により形成され、この半導体基板２８上部には、Ｐ型ウェル層２９が形成されている。Ｐ型ウェル層２９は半導体基板２８にＰ型の不純物をイオン注入することにより形成することができる。
第２転送トランジスタＴｒ２、リセットトランジスタＴｒ３、増幅トランジスタＴｒ４、選択トランジスタＴｒ５を構成する各不純物領域３０，３１，３２，３４，３５は、Ｐ型ウェル層２９表面側の所望の領域に、それぞれ形成されている。これらの不純物領域３０，３１，３２，３４，３５は、Ｐ型ウェル層２９の所望の領域にＮ型の不純物を高濃度にイオン注入することにより形成されるものである。
【００３９】
不純物領域３０は、第２転送トランジスタＴｒ２のソースとされる。また、不純物領域３１は、第２転送トランジスタＴｒ２のドレインと、リセットトランジスタＴｒ３のソースに共用され、信号電荷が読み出されるフローティングディフュージョン領域として用いられる。また、不純物領域３２は、リセットトランジスタＴｒ３のドレインと、増幅トランジスタＴｒ４のソースに共用される。また、不純物領域３４は、増幅トランジスタＴｒ４のドレインと、選択トランジスタＴｒ５のソースに共用される。また、不純物領域３５は、選択トランジスタＴｒ５のドレインとされる。そして、各不純物領域３０，３１，３２，３４，３５間のＰ型ウェル層２９領域は、各ＭＯＳトランジスタを構成するチャネル部とされる。
【００４０】
多層配線層３６は、半導体基板２８の、不純物領域３０，３１，３２，３４，３５が形成されたＰ型ウェル層２９上部に形成されている。多層配線層３６では、各ＭＯＳトランジスタを構成するゲート電極３８，３９，４０，４１と、第１配線層Ｍ１’と、第２配線層Ｍ２’と、第３配線層Ｍ３’が、層間絶縁膜３７を介して積層されて構成されている。
【００４１】
各ゲート電極３８，３９，４０，４１は、各ＭＯＳトランジスタを構成するチャネル部上に、図示しないゲート絶縁膜を介して形成されている。不純物領域３０と不純物領域３１間のＰ型ウェル層２９上部に形成されるゲート電極３８は、第２転送トランジスタＴｒ２のゲート電極３８とされる。また、不純物領域３１と不純物領域３２間のＰ型ウェル層２９上部に形成されるゲート電極３９は、リセットトランジスタＴｒ３のゲート電極とされる。また、不純物領域３２と不純物領域３４間のＰ型ウェル層２９上部に形成されるゲート電極４０は、増幅トランジスタＴｒ４のゲート電極とされる。また、不純物領域３４と不純物領域３５間のＰ型ウェル層２９上部に形成されるゲート電極４１は、選択トランジスタＴｒ５のゲート電極とされる。
【００４２】
第１配線層Ｍ１’は、ゲート電極３８，３９，４０，４１上部に層間絶縁膜３７を介して形成されており、この第１配線層Ｍ１’では第１接続配線５０、第２接続配線４９、選択配線４８、及び垂直信号線９がそれぞれ構成されている。第１接続配線５０は、層間絶縁膜３７に形成されたコンタクト部４２を介して、第２転送トランジスタＴｒ２のソースとされる不純物領域３０に接続されている。第２接続配線４９は、層間絶縁膜３７に形成されたコンタクト部４３，４４を介して、それぞれ不純物領域３１及び増幅トランジスタＴｒ４のゲート電極４０に接続されている。すなわち、第２接続配線４９により、フローティングディフュージョン領域である不純物領域３１と増幅トランジスタＴｒ４のゲート電極４０は電気的に接続されている。また、選択配線４８は、層間絶縁膜３７に形成されたコンタクト部４５を介して選択トランジスタＴｒ５のゲート電極４１に接続されている。そして、選択トランジスタＴｒ５のゲート電極４１には、選択配線４８から、選択パルスが供給される。また、垂直信号線９は、層間絶縁膜３７に形成されたコンタクト部４６を介して、選択トランジスタＴｒ５のドレインである不純物領域３５に接続されている。
【００４３】
第２配線層Ｍ２’では、第３接続配線５２、及び電荷保持用電極５１が構成されている。第３接続配線５２は、層間絶縁膜３７に形成されたコンタクト部４７を介して第１接続配線５０に接続されている。また、電荷保持用電極５１は、所定の領域に延在して形成されている。この電荷保持用電極５１は、後述するが、電荷蓄積容量部６１を構成する電極である。このため、電荷保持用電極５１は電荷蓄積容量部６１の容量値が十分に得られる大きさに形成されている。また、この電荷保持用電極５１には、図示しない第２の基板８１の多層配線層３６に形成された第１転送配線が接続されており、第１転送配線から電荷保持用電極５１には、第１転送パルスが供給される。
【００４４】
そして、第２配線層Ｍ２’の第３接続配線５２及び電荷保持用電極５１上部には、誘電体層５３が形成され、第３配線層Ｍ３’は、誘電体層５３を介して第２配線層Ｍ２’上部に形成されている。すなわち、誘電体層５３は、第２配線層Ｍ２’と第３配線層Ｍ３’の間に挟まれて構成されている。この誘電体層５３の材料としては、高誘電体材料であるＴａＯ，ＨｆＯ，ＡｌＯ等を用いることができる。
【００４５】
第３配線層Ｍ３’では、第１接続電極５６と第２接続電極５７とがそれぞれ構成されており、第１接続電極５６及び第２接続電極５７は、多層配線層３６表面に露出して形成されている。第１接続電極５６は、誘電体層５３に形成されたコンタクト部５５を介して、第２配線層Ｍ２’からなる第３接続配線５２に接続され、また、第２配線層Ｍ２’で構成された電荷保持用電極５１上部に延在して形成されている。また、第２接続電極５７は、誘電体層５３に形成されたコンタクト部５４を介して、第２配線層Ｍ２’からなる電荷保持用電極５１に接続されている。本実施形態例では、電荷保持用電極５１と、その上部に誘電体層５３を介して形成される第１接続電極５６により、電荷蓄積容量部６１が形成されている。
【００４６】
なお、図３Ｂにおいては図示を省略するが、第２転送トランジスタＴｒ２のゲート電極３８には、第２転送パルスを供給するための第２転送配線が接続されている。同じく、リセットトランジスタＴｒ３のゲート電極３９にも、リセットパルスを供給するためのリセット配線が接続されている。そして、これらの第２転送配線及びリセット配線は多層配線層３６に形成されている所望の配線層によって形成されている。
【００４７】
そして、本実施形態例の固体撮像装置１は、第２の基板８１上部に、第１の基板８０及び第２の基板８１の互いの第１接続電極５６，１９、及び第２接続電極５７，２６同士が接続されるように第１の基板８０が積層された構成とされている。そして、第１の基板８０と第２の基板が張り合わされることにより、第１転送トランジスタＴｒ１を構成する不純物領域１６と、電荷蓄積容量部６１と、第２転送トランジスタＴｒ２を構成する不純物領域３０が電気的に接続される。また、本実施形態例の固体撮像装置１では、第１の基板８０と第２の基板８１が積層されて張り合わされることにより、光電変換部ＰＤと電荷蓄積容量部６１が立体的に積層される。
【００４８】
また、本実施形態例の固体撮像装置１では、第１接続電極５６は遮光膜を兼ねるものであり、第２転送トランジスタＴｒ２のソースとなる不純物領域３０は第１接続電極５６に遮光されている。このため、不純物領域３０への光の入射が抑制され、不要な信号電荷の発生が抑制されるので、混色が低減される。そしてこの場合、光電変換部ＰＤの開口部分を除く全ての領域が遮光されることが好ましい。
【００４９】
次に、第１の基板８０と第２の基板８１を積層して形成する本実施形態例の固体撮像装置１の製造方法について説明する。
【００５０】
［１．３ 固体撮像装置の製造方法］
図４Ａ，図５Ａ，図６Ａは、第１の基板８０における第１接続電極２７及び第２接続電極２６の製造工程図であり、図４Ｂ，図５Ｂ，図６Ｂは、第２の基板８１における第１接続電極５６及び第２接続電極５７の製造工程図である。また、図７、及び図８は、第１接続電極２７，５６及び第２接続電極２６，５７同士の接着方法を示す図である。なお、第１の基板８０における第１接続電極２７及び第２接続電極２６、及び、第２の基板８１における第１接続電極５６及び第２接続電極５７を形成する前段の工程は、通常の固体撮像装置の製造方法と同様であるから説明を省略する。また、図４〜図８において、図２、及び図３に対応する部分には同一符号を付す。
【００５１】
図４Ａに示すように、第１の基板８０において、第１配線層Ｍ１を被覆する層間絶縁膜１８を形成した後、第２配線層Ｍ２からなる第１接続電極２７及び第２接続電極２６を形成する。第１接続電極２７は、コンタクト部２４を介して第１接続配線２３に接続されるように形成され、また、第２接続電極２６は、第２接続配線２２にコンタクト部２５を介して接続されるように形成する。
第２の基板８１においても同様に、図４Ｂに示すように、第２配線層Ｍ２’を被覆する層間絶縁膜３７を形成した後第３配線層Ｍ３’からなる第１接続電極５６及び第２接続電極５７を形成する。第１接続電極５６は、コンタクト部５５を介して第３接続配線５２に接続されるように形成され、また、第２接続電極５７は、電荷保持用電極５１にコンタクト部５４を介して接続されるように形成する。
そして、本実施形態例では、これらの第１接続電極２７，５６、及び第２接続電極２６，５７はそれぞれアルミニウムにより形成されている。
【００５２】
その後、図５Ａに示すように、第１の基板８０において、アルミニウムから成る第１接続電極２７及び第２接続電極２６を形成した後、第１接続電極２７及び第２接続電極２６を被覆するように接着剤を塗布し、接着剤層１８ａを形成する。
同様に、図５Ｂに示すように、第２の基板８１において、アルミニウムから成る第１接続電極５６及び第２接続電極５７を形成した後、第１接続電極５６及び第２接続電極５７を被覆するように接着剤を塗布し、接着剤層３７ａを形成する。
この接着剤層１８ａ，３７ａは、層間絶縁膜１８，３７を兼ねるものである。
【００５３】
その後、図６Ａ，Ｂに示すように、接着剤層１８ａ，３７ａを酸素プラズマエッチングにより除去し、第１の基板８０及び第２の基板８１の第１接続電極２７，５６及び第２接続電極２６，５７の表面を露出させる。その後、例えば、アルゴンスパッタにより、それぞれの電極表面を活性化し、活性化層１８ｂ，３７ｂを形成する。
【００５４】
その後、図７に示すように、第２の基板８１の活性化層３７ｂに、第１の基板８０の活性化層１８ｂが張り合わされるように圧着する。そうすると、活性化された電極面同士が圧着されることにより、第１の基板８０及び第２の基板８１は、一体化すると共に、それぞれの第１接続電極２７と第１接続電極５６、及び第２接続電極２６と第２接続電極５７とが互いに電気的に接合する。
【００５５】
以上のようにして接着されることにより、第１の基板８０と第２の基板８１が一体化され、電気的にも接続される。
【００５６】
第１の基板８０と第２の基板８１とが接続された後、図８に示すように、第１の基板８０の光入射側の半導体基板１２をエッチングにより除去し、光電変換部ＰＤの機能するため（光電変換部ＰＤで光が吸収されるため）に必要な厚さまで薄肉化する。
【００５７】
その後、図２に示すように、第１の基板８０上部の光入射面側に、カラーフィルタ５９、及び、オンチップレンズ６０等を順に形成して、本実施形態例の固体撮像装置１が完成する。カラーフィルタ５９及びオンチップレンズ６０等も、通常の固体撮像装置の製造方法と同様にして形成する。
【００５８】
［１．４ 固体撮像装置の回路構成］
次に、図９を用いて、本実施形態例の固体撮像装置１の駆動方法について説明する。図９は、本実施形態例の固体撮像装置１の１画素分の回路構成であり、図１０は、隣接する２行２列、４画素分の回路構成である。
【００５９】
図９の線ａは、第１の基板８０に形成された第１接続電極２７及び第２接続電極２６と、第２の基板８１に形成された第１接続電極５６と第２接続電極５７との電極接続面である。
【００６０】
光電変換部ＰＤであるフォトダイオードのアノード側は接地され、カソード側は、第１転送トランジスタＴｒ１のソースに接続されている。また、図２では図示を省略しているが、図９，１０に示すように、第１の基板８０には、光電変換部用リセットトランジスタＴｒ６が構成されており、光電変換部ＰＤのカソード側には、光電変換部用リセットトランジスタＴｒ６のドレインが接続されている。光電変換部用リセットトランジスタＴｒ６のソースには電源電圧ＶＤＤを印加するための電源電圧配線８５が接続されている。また、光電変換部用リセットトランジスタＴｒ６のゲート電極６２にはリセットパルスφＰＤＲＳＴを供給するためのリセット配線７５が接続されている。
【００６１】
第１転送トランジスタＴｒ１のドレインは、電荷蓄積容量部６１を構成する第１接続電極５６を介して、第２転送トランジスタＴｒ２のソースに接続されている。第１転送トランジスタＴｒ１のゲート電極３８には、第１転送パルスφＴＲＧ１が供給される第１転送配線８４が接続されている。また、第１転送配線８４は、電荷蓄積容量部６１を構成する電荷保持用電極５１に接続されている。
【００６２】
第２転送トランジスタＴｒ２のドレインは、リセットトランジスタＴｒ３のソースに接続されるとともに、増幅トランジスタＴｒ４のゲート電極４０に接続されている。第２転送トランジスタＴｒ２のゲート電極３８には第２転送パルスφＴＲＧ２が供給するための第２転送配線６３が接続されている。
【００６３】
リセットトランジスタＴｒ３のドレインには電源電圧ＶＤＤを印加するための電源電圧配線８８が接続されており、リセットトランジスタＴｒ３のゲート電極３９にはリセットパルスφＲＳＴを供給するためのリセット配線６４が接続されている。
【００６４】
増幅トランジスタＴｒ４のソースには電源電圧ＶＤＤを印加するための電源電圧配線８８が接続されており、増幅トランジスタＴｒ４のドレインは選択トランジスタＴｒ５のソースに接続されている。
【００６５】
選択トランジスタＴｒ５のゲート電極４１には選択パルスφＳＥＬを供給するための選択配線４８が接続されており、選択トランジスタＴｒ５のドレインは垂直信号線９に接続されている。
【００６６】
そして、図１０に示すように、画素２が二次元マトリクス状に配列される固体撮像装置１においては、各ゲート電極３８，３９，４１に行毎に共通の第２転送配線６３、リセット配線６４、選択配線４８が接続される。そして、各ゲート電極３８，３９，４１に入力される第２転送パルスφＴＲＧ２、リセットパルスφＲＳＴ、選択パルスφＳＥＬは、垂直駆動回路４から供給されている。また、図示しないが光電変換部用リセットトランジスタＴｒ６のゲート電極６２に供給されるリセットパルスφＰＤＲＳＴ、第１転送トランジスタＴｒ１のゲート電極１９に供給される第１転送パルスφＴＲＧ１も垂直駆動回路４により供給される。
【００６７】
また、選択トランジスタＴｒ５のドレインには列ごとに共通の垂直信号線９が接続される。
垂直信号線９の後段には、列ごとに設けられたカラム信号処理回路５が接続されている。そして、カラム信号処理回路５の後段には水平駆動回路６からの水平選択パルスが入力される水平トランジスタＴｒ７が接続されている。
【００６８】
［１．５ 固体撮像装置の駆動方法］
次に、以上の回路構成を有する固体撮像装置１における駆動方法を、図１１に示すタイミングチャート及び、図１０の回路構成を用いて説明する。
【００６９】
まず、リセットパルスφＰＤＲＳＴをハイにして、全画素の光電変換部用リセットトランジスタＴｒ６を同時にオンすることにより、全画素の光電変換部ＰＤの電位を電源電圧ＶＤＤと同電位になるようにリセットする。すなわち、この動作により、全画素の光電変換部ＰＤに貯まっていた不要な電荷が排出され、光電変換部ＰＤの電位が一定値（ＶＤＤ）にリセットされる。
【００７０】
次に、リセットパルスφＰＤＲＳＴをローにして、全画素の光電変換部用リセットトランジスタＴｒ６を同時にオフし、全画素の光電変換部ＰＤにおいて信号電荷の生成・蓄積を開始する。信号電荷は、光電変換部ＰＤに入射した光の光量に応じて生成され、生成された信号電荷は、光電変換部ＰＤにおけるｐｎ接合の効果によりできる電位の井戸に蓄積される。このとき、電荷蓄積容量部６１に貯まっていた信号電荷は、前の読み出し時に順次読み出されて電荷蓄積容量部６１は空になっていると仮定するが、別途、電荷蓄積容量部６１をリセットするタイミングを設けても良い。
【００７１】
次いで、リセットパルスφＰＤＲＳＴをローにしてから所定の蓄積時間を経過する前に、第１転送パルスφＴＲＧ１をハイにして、全画素の第１転送トランジスタＴｒ１を同時にオンして、光電変換部ＰＤに貯まっている信号電荷を不純物領域１６に転送する。そうすると、不純物領域１６、不純物領域３０、及び電荷蓄積容量部６１は電気的に接続されているので、信号電荷は第１の基板８０に形成された不純物領域１６、不純物領域３０、及び電荷蓄積容量部６１に一時的に蓄積される。また、このように第１転送パルスφＴＲＧ１がハイになっている間は、信号電荷は、電荷蓄積容量部６１に主に蓄積されている。
【００７２】
その後、第１転送パルスφＴＲＧ１をローにして全画素の第１転送トランジスタＴｒ１をオフすることにより、主に電荷蓄積容量部６１に蓄積されていた信号電荷が、不純物領域１６及び不純物領域３０の空乏層に転送される。図１１に示すように、リセットパルスφＰＤＲＳＴをローにしてから第１転送パルスφＴＲＧ１を再度ローにするまでの時間が蓄積露光時間（電子シャッタの時間）となる。なお、第１転送パルスφＴＲＧ１をハイにして、光電変換部ＰＤから電荷蓄積容量部６１へ信号電荷を転送する際には、第１転送パルスφＴＲＧ１の電位は、光電変換部ＰＤからの信号電荷を完全転送できる電位にする。
【００７３】
次に、リセットパルスφＰＤＲＳＴをハイにして、全画素の光電変換部用リセットトランジスタＴｒ６をオンして光電変換部ＰＤをリセットする。これにより、電荷蓄積容量部６１に貯まっている信号電荷を読み出す間に、光電変換部ＰＤに蓄積され、光電変換部ＰＤの最大蓄積電荷量を超えた分の信号電荷が、電荷蓄積容量部６１へ溢れてしまうのを防ぐ。あるいは、次の信号電荷の蓄積に備えて、光電変換部ＰＤを電源電圧ＶＤＤと同電位にリセットする。電荷蓄積容量部６１や、不純物領域１６、３０に信号電荷を蓄積している間は、第１転送パルスφＴＲＧ１の電位として、電荷蓄積容量部６１の表面に反転層を形成するような電位を加えてもよい。これにより、信号電荷の蓄積中に、暗電流の発生を抑制することができる。
【００７４】
その後、選択パルスφＳＥＬ（１）をハイにして、１行目の選択トランジスタＴｒ５をオンし、１行目の画素２を選択する。この１行目の選択パルスφＳＥＬ（１）をハイにした状態において、リセットパルスφＲＳＴ（１）をハイにして、１行目のリセットトランジスタＴｒ３をオンする。これにより、増幅トランジスタＴｒ４のゲート電極４０に接続されているフローティングディフュージョン領域となる不純物領域３１の電位が電源電圧ＶＤＤと同電位にリセットされる。このとき、増幅トランジスタＴｒ４のリセット時出力は、垂直信号線９を介してカラム信号処理回路５に保存される。
【００７５】
次いで、第２転送パルスφＴＲＧ２（１）をハイにして、１行目の画素２の第２転送トランジスタＴｒ２をオンし、１行目の画素２の不純物領域３０、及び不純物領域１６にある信号電荷をフローティングディフュージョン領域である不純物領域３１に転送する。このとき、第２転送パルスφＴＲＧ２（１）の電位は、不純物領域３０、及び不純物領域１６から不純物領域３１へ信号電荷を完全転送できる電位にする。不純物領域３１に信号電荷が読み出されることにより、フローティングディフュージョン領域である不純物領域３１の電位が変化し、その電位変化に応じた信号電圧が増幅トランジスタＴｒ４のゲート電極４０に印加される。そして、増幅トランジスタＴｒ４により増幅された信号電圧が、垂直信号線９に出力される。
【００７６】
そして、垂直信号線９に出力された信号電圧は、カラム信号処理回路５へ送られる。カラム信号処理回路５では、先ほど保存されたリセット時出力と、増幅された信号電圧との差を１行目の画素２の画素信号として出力する。そして、これらの１行目の画素２の画素信号は、水平駆動回路６により水平トランジスタＴｒ７を順次オンすることにより、出力回路７を経て出力端子Ｖｏｕｔからシリアルに出力される。
【００７７】
その後、選択パルスφＳＥＬ（１）をローにした後、選択パルスφＳＥＬ（２）をハイにして、２行目の選択トランジスタＴｒ５をオンし、２行目の画素２を選択する。この２行目の選択トランジスタＴｒ５の選択パルスφＳＥＬ（２）をハイにした状態において第２転送パルスφＴＲＧ２（２）、リセットパルスφＲＳＴ（２）の状態を、１行目の第２転送パルスφＴＲＧ２（１）、リセットパルスφＲＳＴ（１）と同様に駆動する。これにより、２行目の画素２に関して、先に説明した１行面と同様の読み出し動作が行われる。
【００７８】
以上の説明からわかるように、本実施形態例の固体撮像装置１では、光電変換部ＰＤにおいて信号電荷を生成、蓄積する蓄積露光時間は全画素同時刻に行われる。そして、全画素同時刻に蓄積された信号電荷は、それぞれの電荷蓄積容量部６１で蓄積保持され、ライン順次で、不純物領域３１に読み出され、信号電荷の電位に応じて増幅された信号電圧が垂直信号線９を介して出力される。
【００７９】
本実施形態例の固体撮像装置１によれば、従来のグローバルシャッタ機能を有する固体撮像装置と回路構成自体に大きな変更はないが、光電変換部ＰＤと、回路部分とを別の基板に形成することにより、光電変換部ＰＤの開口面積を大きくすることができる。すなわち、本実施形態例では、第１の基板８０における受光面の有効面積の全てを、光電変換部ＰＤとして用いることができるので、光電変換部ＰＤ自体の面積を確保することもでき、また、開口面積も大きくすることができる。これにより、受光感度の向上が図られる。
【００８０】
また、第１の基板８０に形成される光電変換部ＰＤと、第２の基板８１に形成される複数のＭＯＳトランジスタは、従来の固体撮像装置１の製造方法においても、それぞれ、独立の工程で形成されるものである。そのため、一つの基板に全て形成することで共通化できる工程を除けば、本実施形態例の第１の基板８０を形成する工程と、第２の基板８１を形成する工程を足し合わせた工程数は、従来の固体撮像装置の製造における工程数に近くなる。すなわち、従来の１つの基板に全ての要素を形成する固体撮像装置と、第１の基板８０と第２の基板８１にそれぞれ必要な要素を形成する本実施形態例の固体撮像装置１とは、製造工程数はそれほど変わらない。一方、本実施形態例の固体撮像装置１では、光電変換部ＰＤを形成する第１の基板８０と、電荷蓄積容量部６１と複数のＭＯＳトランジスタを形成する第２の基板８１を別個に形成するため、１つの基板面積を小さくすることができる。このため、固体撮像装置１が形成されたチップ面積の縮小化が図られ、１枚のウェハーからとれるチップの数を増やすことができる。
このように、本実施形態例では、工程数は変わらず、１枚のウェハーからとれるチップ数を増やすことができるので、理論上は、チップ単体のコストを安くすることができる。
【００８１】
また、本実施形態例の固体撮像装置１では、第１の基板８０と第２の基板８１とが電気的に接続されるため、複数のＭＯＳトランジスタを駆動する回路構成は、全て第２の基板８１に形成すればよく、回路が複雑なることがない。
【００８２】
以上のように、本実施形態例の固体撮像装置１によれば、各画素２が、電荷蓄積容量部６１を保有することで、全画素同時の電子シャッタ動作（グローバルシャッタ動作）を行うことができる。また、電荷蓄積容量部６１と、光電変換部ＰＤとを立体的に積層することにより、光電変換部ＰＤの受光面積を最大限に活用することで、小さい面積で最大の受光感度を得ることが可能になる。同じ性能の素子を従来の固体撮像装置よりはるかに小さい面積で実現えきるので、チップ単体のコストを下げると同時に、映像機器等、電子機器の小型化に適した固体撮像装置を得ることができる。
【００８３】
〈２．第２の実施形態：固体撮像装置〉
次に、本発明の第２の実施形態に係る固体撮像装置について説明する。図１２は、本発明の第２の実施形態に係る固体撮像装置９０の全体を示す概略構成図である。
本実施形態例の固体撮像装置９０は、第１の実施形態における固体撮像装置１と、電荷蓄積容量部の構成が異なるものである。また、本実施形態例の固体撮像装置９０の全体構成は、図１と同様であるから、重複説明を省略する。図１２において、図２に対応する部分には同一符号付し、重複説明を省略する。
【００８４】
本実施形態例の第２の基板９１は、図１２に示すように、所望の不純物領域３１，３２，３３，３４，３５及び、埋め込み型の電荷蓄積容量部７４が形成された半導体基板２８と、所望の配線、及び電極が形成される多層配線層７６とから構成されている。第２の基板９１において形成される複数のＭＯＳトランジスタは、第２転送トランジスタＴｒ２と、リセットトランジスタＴｒ３と、増幅トランジスタＴｒ４と、選択トランジスタＴｒ５である。
【００８５】
半導体基板７８は、Ｎ型のシリコン基板により形成され、半導体基板７８上部の、ＭＯＳトランジスタ及び電荷蓄積容量部７４が形成される領域には、Ｐ型ウェル層７９が形成されている。Ｐ型ウェル層７９は半導体基板７８にＰ型の不純物をイオン注入することにより形成することができる。
【００８６】
第２転送トランジスタＴｒ２、リセットトランジスタＴｒ３、増幅トランジスタＴｒ４、選択トランジスタＴｒ５を構成する各不純物領域３１，３２，３４，３５は、Ｐ型ウェル層表面側の所望の領域に、それぞれ形成されている。これらの不純物領域３１，３２，３４，３５は、Ｐ型ウェル層７９の所望の領域にＮ型の不純物を高濃度にイオン注入することにより形成される。
不純物領域３１は、第２転送トランジスタＴｒ２のドレインと、リセットトランジスタＴｒ３のソースに共用される、信号電荷が読み出されるフローティングディフュージョン領域として用いられる。また、不純物領域３２は、リセットトランジスタＴｒ３のドレインと、増幅トランジスタＴｒ４のソースに共用される。また、不純物領域３４は、増幅トランジスタＴｒ４のドレインと、選択トランジスタＴｒ５のソースに共用される。また、不純物領域３５は、選択トランジスタＴｒ５のドレインとされる。
【００８７】
電荷蓄積容量部７４は、半導体基板７８の溝部７０に形成された第１電極層７２、誘電体層７１、第２電極層７３により構成されている。すなわち、本実施形態例の電荷蓄積容量部７４は、トレンチキャパシタを構成している。
【００８８】
溝部７０は、Ｐ型ウェル層７９表面から、半導体基板７８のＮ領域に達する深さにまで開口することにより形成されている。そして、第１電極層７２は、溝部７０底部の周辺領域を囲む領域に、半導体基板７８のＮ領域に接するように形成されたＮ型の不純物領域により構成されている。この第１電極層７２は、Ｐ型ウェル層７９と、半導体基板７８を構成するＮ領域との界面に、Ｎ型の不純物をイオン注入することにより形成する。誘電体層７１は、溝部７０内表面に形成されたシリコン酸化膜により形成されている。第２電極層７３は、誘電体層７１を介して溝部７０内を埋め込むように形成された多結晶シリコンにより形成されている。この第２電極層７３を構成する多結晶シリコンは、Ｎ型の不純物がドープされていることが好ましい。そして、電荷蓄積容量部７４を構成する第２電極層７３は、半導体基板７８の表面側で、電荷蓄積容量部７４と、不純物領域３１との間に形成される第２転送トランジスタＴｒ２のチャネル部となる領域に接続されるように形成されている。
【００８９】
また、本実施形態例では、半導体基板７８のＰ型ウェル層７９が形成された領域以外の表面に、Ｎ型の不純物が高濃度にイオン注入され不純物領域３３が形成されている。そして、この不純物領域３３と第１電極層７２は、半導体基板７８を構成する同電位のＮ領域によって電気的に接続される構成とされている。
【００９０】
このような構成の電荷蓄積容量部７４における第２電極層７３は、第２転送トランジスタＴｒ２のソースとされる。そして、電荷蓄積容量部７４、及び各不純物領域３１，３２，３４，３５との間のＰ型ウェル層７９の領域は各ＭＯＳトランジスタのチャネル部とされる。
【００９１】
多層配線層７６は、半導体基板７８上部に形成されている。多層配線層７６では、ＭＯＳトランジスタを構成するゲート電極３８，３９，４０，４１と、第１配線層Ｍ１’と、第２配線層Ｍ２’が、層間絶縁膜７７を介して積層されて構成されている。
【００９２】
ゲート電極３８，３９，４０，４１は、各チャネル部上部に、図示しないゲート絶縁膜を介して形成されている。電荷蓄積容量部７４と不純物領域３１間のＰ型ウェル層７９上部に形成されるゲート電極３８は、第２転送トランジスタＴｒ２のゲート電極とされる。また、不純物領域３１と不純物領域３２間のＰ型ウェル層７９上部に形成されるゲート電極３９は、リセットトランジスタＴｒ３のゲート電極とされる。また、不純物領域３２と不純物領域３４間のＰ型ウェル層７９上部に形成されるゲート電極４０は、増幅トランジスタＴｒ４のゲート電極とされる。また、不純物領域３４と不純物領域３５間のＰ型ウェル層７９上部に形成されるゲート電極４１は、選択トランジスタＴｒ５のゲート電極とされる。
【００９３】
第１配線層Ｍ１’では、第１接続配線５０、第２接続配線４９、選択配線４８、及び垂直信号線９がそれぞれ構成されている。第１接続配線５０は、層間絶縁膜７７に形成されたコンタクト部４２を介して、第２転送トランジスタＴｒ２のソースとされる第２電極層７３に接続されている。第２接続配線４９は、層間絶縁膜７７に形成されたコンタクト部４３，４４を介して、それぞれ不純物領域３１及び増幅トランジスタＴｒ４のゲート電極４０に接続されている。すなわち、第２接続配線４９により、フローティングディフュージョン領域となる不純物領域３１と増幅トランジスタＴｒ４のゲート電極４０は電気的に接続されている。また、選択配線４８は、層間絶縁膜７７に形成されたコンタクト部４５を介して選択トランジスタＴｒ５のゲート電極４１に接続されている。選択配線４８により、選択トランジスタＴｒ５のゲート電極４１には、選択パルスが供給される。また、垂直信号線９は、層間絶縁膜７７に形成されたコンタクト部４６を介して、選択トランジスタＴｒ５のドレインである不純物領域３５に接続されている。
【００９４】
第２配線層Ｍ２’では、第１接続電極８６と第２接続電極８７とがそれぞれ構成されており、第１接続電極８６及び第２接続電極８７は、多層配線層７６表面に露出して形成されている。第１接続電極８６は、層間絶縁膜７７に形成されたコンタクト部８２を介して、第１配線層Ｍ１’からなる第１接続配線５０に接続されている。また、第２接続電極８７は、層間絶縁膜７７に形成されたコンタクト部８３を介して半導体基板７８を構成するＮ領域に形成された不純物領域３３に接続されている。また、この第２接続電極８７には、図示しない第２の基板９１の多層配線層７６に形成された第１転送配線が接続されており、第１転送配線から、第１転送トランジスタＴｒ１のゲート電極１９、及び不純物領域３３には、第１転送パルスが供給される。
【００９５】
なお、図１２においては図示を省略するが、第２転送トランジスタＴｒ２のゲート電極３８には、第２転送パルスを供給する第２転送配線が接続されている。同じく、リセットトランジスタＴｒ３のゲート電極３９にも、リセットパルスを供給するリセット配線が接続されている。そして、これらの第２転送配線及びリセット配線は多層配線層の、所望の配線層によって形成されている。
【００９６】
そして、本実施形態例の固体撮像装置９０は、第２の基板９１上部に、第１の基板８０及び第２の基板９１の互いの第１接続電極２７，８６、第２接続電極２６，８７同士が接続されるように第１の基板８０が積層された構成とされている。
【００９７】
本実施形態例の固体撮像装置９０においても、第１の実施形態における固体撮像装置１と同様の方法により、第１の基板８０と第２の基板９１が張り合わされる。また、本実施形態例の固体撮像装置９０においても、第１の実施形態におけり固体撮像装置１と同様の回路構成を有する。
【００９８】
本実施形態例の固体撮像装置９０では、第１転送トランジスタＴｒ１のゲート電極１９に供給される第１転送パルスがハイにされることにより、第１転送トランジスタＴｒ１がオンされて、信号電荷は、光電変換部ＰＤから不純物領域１６に転送される。このとき、第２の基板９１の第１電極層７２には、ゲート電極１９と同電位が供給されているので、信号電荷は、第１の基板８０の不純物領域１６と、第２の基板９１に形成された電荷蓄積容量部７４によって一時的に保持される。このとき、信号電荷は、主に、電荷蓄積容量部７４に蓄積される。その後、画素毎にフローティングディフュージョン領域である不純物領域３１に転送され画素毎に読み出される。このような駆動方法は第１の実施形態における固体撮像装置１と同様である。
【００９９】
本実施形態例の固体撮像装置９０によれば、電荷蓄積容量部７４を半導体基板７８に形成された溝部７０に形成することで、電荷蓄積容量部を構成する配線層を減らすことができる他、第１の実施形態における固体撮像装置１と同様の効果を得ることができる。
【０１００】
上述の第１の実施形態、及び第２の実施形態では、電荷蓄積容量部を第２の基板側に形成する例としたが、第１の基板側に形成してもよい。しかし、受光面積を大きくとるという目的からは、第１の基板に形成することが好ましい。
【０１０１】
また、上述の第１の実施形態、及び第２の実施形態では、入射光量に応じた信号電荷を物理量として検知する単位画素が行列状に配置されてなるＣＭＯＳ型固体撮像装置に適用した場合を例に挙げて説明した。しかしながら、本発明はＣＭＯＳ型固体撮像装置への適用に限られるものではない。また画素が二次元マトリックス状に形成された画素部の画素列ごとにカラム回路を配置してなるカラム方式の固体撮像装置全般に限定するものでもない。
【０１０２】
また、本発明は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像装置にも適用可能である。また、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像装置（物理量分布検知装置）全般に対して適用可能である。
【０１０３】
さらに、本発明は、画素部の各単位画素を行単位で順に走査して各単位画素から画素信号を読み出す固体撮像装置に限られるものではない。画素単位で任意の画素を選択して、当該選択画素から画素単位で信号を読み出すＸ−Ｙアドレス型の固体撮像装置に対しても適用可能である。
なお、固体撮像装置はワンチップとして形成された形態であってもよいし、画素部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
【０１０４】
また、本発明は、固体撮像装置への適用に限られるものではなく、撮像装置にも適用可能である。ここで、撮像装置とは、デジタルスチルカメラやビデオカメラ等のカメラシステムや、携帯電話機などの撮像機能を有する電子機器のことを言う。なお、電子機器に搭載される上記モジュール状の形態、即ちカメラモジュールを撮像装置とする場合もある。
【０１０５】
〈３．第３の実施形態：電子機器〉
次に、本発明の第３の実施形態に係る電子機器について説明する。図１３は、本発明の第３の実施形態に係る電子機器２００の概略構成図である。
本実施形態例の電子機器２００は、上述した本発明の第１の実施形態における固体撮像装置１を電子機器（カメラ）に用いた場合の実施形態を示す。
【０１０６】
図１３に、本実施形態例に係る電子機器２００の概略断面構成を示す。本実施形態に係る電子機器２００は、静止画撮影が可能なデジタルカメラを例としたものである。
【０１０７】
本実施形態に係る電子機器２００は、固体撮像装置１と、光学レンズ２１０と、シャッタ装置２１１と、駆動回路２１２と、信号処理回路２１３とを有する。
【０１０８】
光学レンズ２１０は、被写体からの像光（入射光）を固体撮像装置１の撮像面上に結像させる。これにより固体撮像装置１内に一定期間当該信号電荷が蓄積される。
シャッタ装置２１１は、固体撮像装置１への光照射期間および遮光期間を制御する。
駆動回路２１２は、固体撮像装置１の転送動作およびシャッタ装置２１１のシャッタ動作を制御する駆動信号を供給する。駆動回路２１２から供給される駆動信号（タイミング信号）により、固体撮像装置１の信号転送を行なう。信号処理回路２１３は、各種の信号処理を行う。信号処理が行われた映像信号は、メモリなどの記憶媒体に記憶され、あるいはモニタに出力される。
【０１０９】
本実施形態例の電子機器２００では、固体撮像装置１の微細化が可能であるため、電子機器２００全体の小型化が可能とされる。また、固体撮像装置１を形成するコストが低減されるため、電子機器２００の製造コストも低減される。
【０１１０】
このように、固体撮像装置１を適用できる電子機器２００としては、カメラに限られるものではなく、デジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置に適用可能である。
【０１１１】
本実施形態例においては、固体撮像装置１を電子機器に用いる構成としたが、前述した第２の実施形態における固体撮像装置を用いることもできる。
【符号の説明】
【０１１２】
１ 固体撮像装置
２ 画素
３ 画素部
４ 垂直駆動回路
５ カラム信号処理回路
６ 水平駆動回路
７ 出力回路
８ 制御回路
９ 垂直信号線
１０ 水平信号線
１１ 基板
１２ 半導体基板
１３ Ｐ型ウェル層
１４ Ｎ型ウェル層
１５ Ｐ＋型不純物領域
１６ 不純物領域
１７ 多層配線層
１８ 層間絶縁膜
１８ａ 接着剤層
１８ｂ 活性化層
１９ ゲート電極
２２ 第２接続配線
２３ 第１接続配線
２６ 第２接続電極
２７ 第１接続電極
２８ 半導体基板
２９ Ｐ型ウェル層
３０〜３５ 不純物領域
３６ 多層配線層
３７ 層間絶縁膜
３７ａ 接着剤層
３７ｂ 活性化層
３８〜４１ ゲート電極
４８ 選択配線
４９ 第２接続配線
５０ 第１接続配線
５１ 電荷保持用電極
５２ 第３接続配線
５３ 誘電体層
５６ 第１接続電極
５７ 第２接続電極
５９ カラーフィルタ
６０ オンチップレンズ
６１ 電荷蓄積容量部
８０ 第１の基板
８１ 第２の基板
【技術分野】
【０００１】
本発明は、固体撮像装置に関し、特に、グローバルシャッタ機能を有するＣＭＯＳ型の固体撮像装置とその製造方法に関する。また、その固体撮像装置の駆動方法及び、その固体撮像装置を用いた電子機器に関する。
【背景技術】
【０００２】
近年、ビデオカメラや電子スチルカメラなどが広く一般に普及している。これらのカメラには、ＣＣＤ（Charge Coupled Device）型や増幅型の固体撮像装置が使用されている。増幅型の固体撮像装置では、受光画素の光電変換部にて生成、蓄積された信号電荷を画素に設けられた増幅部に導き、増幅部で増幅された信号を画素から出力する。そして、増幅型の固体撮像装置では、このような画素がマトリクス状に複数配置されている。増幅型の固体撮像装置には、例えば増幅部に接合型電界効果トランジスタを用いた固体撮像装置や、増幅部にＣＭＯＳ（Complementary Metal Oxide Semiconductor）トランジスタを用いたＣＭＯＳ型固体撮像装置等がある。
【０００３】
従来、一般的なＣＭＯＳ型固体撮像装置では、二次元マトリクス状に配列された各画素の光電変換部で生成・蓄積された信号電荷を、行毎に順次読み出す方式が採られている。この場合、各画素の光電変換部における露光のタイミングは、信号電荷の読み出しの開始と終了によって決まるため、画素毎に露光のタイミングが異なる。このため、このようなＣＭＯＳ型固体撮像装置を用いて速い動きの被写体を撮像する場合には、被写体が歪んで撮像されるという問題がある。
【０００４】
以上のような問題を解決するために、近年、信号電荷の蓄積の同時刻性を実現する同時撮像機能（グローバルシャッタ機能）が提案されており、また、グローバルシャッタ機能を有するＣＭＯＳ型固体撮像装置の用途も多くなってきている。
【０００５】
グローバルシャッタ機能を有するＣＭＯＳ型固体撮像装置では、通常、光電変換部で生成された信号電荷を読み出し時まで蓄えておくために、遮光性を持った蓄積容量部を有することが必要となる（例えば特許文献１参照）。このような従来のＣＭＯＳ型固体撮像装置では、全画素を同時に露光した後、各光電変換部にて生成された信号電荷を全画素同時に各蓄積容量部に転送して一旦蓄積しておき、この信号電荷を所定の読み出しタイミングで順次画素信号に変換するようにしている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００４−１１１５９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来のグローバルシャッタ機能を有するＣＭＯＳ型固体撮像装置では、光電変換部と蓄積容量部とを基板の同一平面上に作りこまねばならならず、チップ面積の増大が避けられない。さらに、年々微細化と多画素化が進む固体撮像装置の市場において、チップ面積の増大によるコスト増の負担は深刻なものとなりつつある。また、光電変換部と蓄積容量部とを基板の同一平面上に形成する場合、基板の面積が蓄積容量部に採られるため、面積光電変換部の受光面積が小さくなる問題がある。
【０００８】
上述の点に鑑み、本発明は、固体撮像装置が形成されるチップ面積の縮小化が図られ、チップ単体のコストの低減が図られた固体撮像装置を提供する。また、その固体撮像装置を用いることにより、小型化が図られた電子機器を提供する。
【課題を解決するための手段】
【０００９】
上記課題を解決し、本発明の目的を達成するため、本発明の固体撮像装置は、光電変換部が形成された第１の基板と、複数のＭＯＳトランジスタが形成された第２の基板が張り合わされた構成とされている。また、第１の基板又は第２の基板には、電荷蓄積容量部が形成されている。
光電変換部は、入射光に応じた信号電荷を生成して蓄積する領域である。また、電荷蓄積容量部は、光電変換部から転送された信号電荷を蓄積する領域である。また、複数のＭＯＳトランジスタは、電荷蓄積容量部に蓄積された信号電荷を転送するために構成されるものである。そして、これらの光電変換部、電荷蓄積容量部、及び複数のＭＯＳトランジスタにより、画素が形成されている。また、第１の基板と、第２の基板にはそれぞれ接続電極が形成されており、第１の基板と第２の基板は、接続電極により電気的に接続されている。
【００１０】
本発明の固体撮像装置では、第１の基板と第２の基板が接続電極によって電気的に接続されることにより、第１の基板と第２の基板が一体化されている。また、第１の基板に光電変換部が形成されており、第２の基板に複数のＭＯＳトランジスタが形成されているので、第１の基板に形成される光電変換部の面積を大きく確保することができる。
【００１１】
本発明の固体撮像装置の製造方法は、第１の基板に入射光に応じた信号電荷を生成して蓄積する光電変換部と、表面に露出するように形成された接続電極を形成する工程を有する。また、光電変換部から転送される信号電荷を蓄積する電荷蓄積容量部を第１の基板又は第２の基板に形成する工程を有する。また、電荷蓄積容量部に蓄積された信号電荷を順次転送するための複数のＭＯＳトランジスタと、表面に露出するように形成された接続電極を第２の基板に形成する工程を有する。また、第２の基板表面に露出された接続電極と、第１の基板表面に露出された接続電極とが電気的に接続されるように、第２の基板上部の光入射側に第１の基板を貼り合わせる工程を有する。
【００１２】
本発明の固体撮像装置の駆動方法は、上述した本発明の固体撮像装置において、全画素同時刻に光電変換部において信号電荷の蓄積を開始する工程、全画素同時刻に、光電変換部において蓄積された信号電荷を電荷蓄積容量部に転送する工程を有する。そして、画素毎に、電荷蓄積容量部に蓄積された信号電荷を複数のＭＯＳトランジスタを介して順次転送する工程を有する。
【００１３】
本発明の電子機器は、光学レンズと、上述した本発明の固体撮像装置と、固体撮像装置から出力される出力信号を処理する信号処理回路とを有して構成されている。
【発明の効果】
【００１４】
本発明によれば、固体撮像装置が形成されるチップ面積の縮小化が図られると共に、チップ単体のコストの低減が図られる。また、本発明の固体撮像装置を用いることにより、小型化が図られた電子機器が得られる。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１の実施形態に係る固体撮像装置の全体を示す概略構成図である。
【図２】本発明の第１の実施形態に係る固体撮像装置の１画素分の概略断面構成図である。
【図３】Ａ，Ｂ 本発明の第１の実施形態に係る固体撮像装置の製造途中における概略断面構成図である。
【図４】Ａ，Ｂ 第１の基板における第１接続電極及び第２接続電極の製造工程図、及び、第２の基板における第１接続電極及び第２接続電極の製造工程図（その１）である。
【図５】Ａ，Ｂ 第１の基板における第１接続電極及び第２接続電極の製造工程図、及び、第２の基板における第１接続電極及び第２接続電極の製造工程図（その２）である。
【図６】Ａ，Ｂ 第１の基板における第１接続電極及び第２接続電極の製造工程図、及び、第２の基板における第１接続電極及び第２接続電極の製造工程図（その３）である。
【図７】第１の基板における第１接続電極及び第２接続電極と、第２の基板における第１接続電極及び第２接続電極の接着方法を示す図である。
【図８】第１の基板における第１接続電極及び第２接続電極と、第２の基板における第１接続電極及び第２接続電極の接着方法を示す図である。
【図９】本発明の第１の実施形態における固体撮像装置の１画素分の回路構成である。
【図１０】本発明の第１の実施形態における固体撮像装置の、隣接する２行２列、４画素分の回路構成である。
【図１１】本発明の第１の実施形態における固体撮像装置の駆動方法を示すタイミングチャートの一例である。
【図１２】本発明の第２の実施形態に係る固体撮像装置の概略断面構成図である。
【図１３】本発明の第３の実施形態に係る電子機器の概略構成図である。
【発明を実施するための形態】
【００１６】
以下に、本発明の実施形態に係る固体撮像装置とその製造方法、及び電子機器の一例を、図１〜図１３を参照しながら説明する。本発明の実施形態は以下の順で説明する。なお、本発明は以下の例に限定されるものではない。
１．第１の実施形態：固体撮像装置
１．１ 固体撮像装置全体の構成
１．２ 要部の構成
１．３ 固体撮像装置の製造方法
１．４ 固体撮像装置の回路構成
１．５ 固体撮像装置の駆動方法
２．第２の実施形態：固体撮像装置
３．第３の実施形態：電子機器
【００１７】
〈１．第１の実施形態：固体撮像装置〉
［１．１ 固体撮像装置全体の構成］
図１は、本発明の第１の実施形態に係る固体撮像装置１の全体を示す概略構成図である。
本実施形態例の固体撮像装置１は、シリコンからなる基板１１上に配列された複数の画素２から構成される画素部３と、垂直駆動回路４と、カラム信号処理回路５と、水平駆動回路６と、出力回路７と、制御回路８等を有して構成される。
【００１８】
画素２は、フォトダイオードからなる光電変換部と、電荷蓄積容量部と、複数のＭＯＳトランジスタとから構成され、基板１１上に、２次元アレイ状に規則的に複数配列される。画素２を構成するＭＯＳトランジスタは、転送トランジスタ、リセットトランジスタ、選択トランジスタ、アンプトランジスタで構成される４つのＭＯＳトランジスタであってもよく、また、選択トランジスタを除いた３つのＭＯＳトランジスタであってもよい。
【００１９】
画素部３は、２次元アレイ状に規則的に複数配列された画素２から構成される。画素部３は、実際に光を受光し光電変換によって生成された信号電荷を増幅してカラム信号処理回路５に読み出す有効画素領域と、黒レベルの基準になる光学的黒を出力するための黒基準画素領域（図示せず）とから構成されている。黒基準画素領域は、通常は、有効画素領域の外周部に形成されるものである。
【００２０】
制御回路８は、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路４、カラム信号処理回路５、及び水平駆動回路６等の動作の基準となるクロック信号や制御信号などを生成する。そして、制御回路８で生成されたクロック信号や制御信号などは、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６等に入力される。
【００２１】
垂直駆動回路４は、例えばシフトレジスタによって構成され、画素部３の各画素２を行単位で順次垂直方向に選択走査する。そして、各画素２のフォトダイオードにおいて受光量に応じて生成した信号電荷に基づく画素信号を、垂直信号線を通してカラム信号処理回路５に供給する。
【００２２】
カラム信号処理回路５は、例えば、画素２の列毎に配置されており、１行分の画素２から出力される信号を画素列毎に黒基準画素領域（図示しないが、有効画素領域の周囲に形成される）からの信号によって、ノイズ除去や信号増幅等の信号処理を行う。カラム信号処理回路５の出力段には、水平選択スイッチ（図示せず）が水平信号線１０とのあいだに設けられている。
【００２３】
水平駆動回路６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から画素信号を水平信号線１０に出力させる。
【００２４】
出力回路７は、カラム信号処理回路５の各々から水平信号線１０を通して、順次に供給される信号に対し信号処理を行い出力する。
【００２５】
［１．２ 要部の構成］
次に、図２〜図３を用いて、本実施形態例の固体撮像装置１の要部の概略構成について説明する。図２は、本実施形態例に係る固体撮像装置１の１画素分の概略断面構成図であり、図３Ａ，Ｂは、図２に示す固体撮像装置の製造途中における概略断面構成図である。
【００２６】
本実施形態例の固体撮像装置１は、図１に示すように、光電変換部ＰＤが形成された第１の基板８０と、電荷蓄積容量部６１及び複数のＭＯＳトランジスタが形成された第２の基板８１とを有して構成されている。そして、第１の基板８０及び第２の基板８１は、積層して張り合わされた構成とされている。また、光電変換部ＰＤが形成された第１の基板８０側が、光Ｌが入射される光入射面を構成しており、第１の基板８０の光入射面上には、カラーフィルタ５９、及びオンチップレンズ６０が形成されている。
【００２７】
図３Ａ，Ｂを用いて、第１の基板８０及び第２の基板８１の構成について詳述する。
【００２８】
まず、第１の基板８０について説明する。
第１の基板８０は、図３Ａに示すように、光電変換部ＰＤと、第１転送トランジスタＴｒ１のドレインとされる不純物領域１６が形成された半導体基板１２と、その半導体基板１２上部に形成された、多層配線層１７とから構成されている。
【００２９】
半導体基板１２は、Ｎ型のシリコン基板により形成され、その半導体基板１２上部には、Ｐ型ウェル層１３が形成されている。Ｐ型ウェル層１３は半導体基板１２にＰ型の不純物をイオン注入することにより形成することができる。
【００３０】
光電変換部ＰＤは、Ｐ型ウェル層１３に形成されたＮ型ウェル層１４と、Ｎ型ウェル層１４に接する領域であって、Ｐ型ウェル層１３の表面側に形成されたＰ＋型不純物領域１５により構成されている。Ｎ型ウェル層１４は、Ｐ型ウェル層１３の所望の領域にＮ型の不純物をイオン注入することにより形成されている。また、Ｐ＋型不純物領域１５は、Ｐ型ウェル層１３の所望の領域にＰ型の不純物を高濃度にイオン注入することにより形成されている。この光電変換部ＰＤにおいては、Ｐ＋型不純物領域１５とＮ型ウェル層１４とのｐｎ接合、及びＮ型ウェル層１４とＰ型ウェル層１３とのｐｎ接合の効果により、ＨＡＤ（Hole Accumulation Diode:登録商標）構造が構成される。
このような構成を有する光電変換部ＰＤでは、入射した光Ｌの光量に応じた信号電荷が生成され、Ｐ＋型不純物領域１５とＮ型ウェル層１４との間に形成された空乏層に光電変換された信号電荷が蓄積される。
【００３１】
不純物領域１６は、Ｐ型ウェル層１３表面側であって、光電変換部ＰＤから所定の距離だけ離した領域に形成されており、光電変換部ＰＤから転送されてくる信号電荷を一時的に蓄積する領域とされる。この不純物領域１６は、Ｐ型ウェル層１３の所望の領域にＮ型の不純物を高濃度にイオン注入することにより形成される。
本実施形態例では、光電変換部ＰＤと不純物領域１６との間の領域が、第１転送トランジスタＴｒ１のチャネル部とされる。
【００３２】
多層配線層１７は、半導体基板１２の、光電変換部ＰＤや不純物領域１６が形成されたＰ型ウェル層１３上部に形成されている。多層配線層１７では、第１転送トランジスタＴｒ１を構成するゲート電極１９と、ゲート電極１９上部に形成される第１配線層Ｍ１と、第１配線層Ｍ１上部に形成される第２配線層Ｍ２とが、層間絶縁膜１８を介して積層されて構成されている。
【００３３】
ゲート電極１９は、Ｐ型ウェル層１３に形成された光電変換部ＰＤと不純物領域１６との間のチャネル部上部に、図示しないゲート絶縁膜を介して形成されている。
【００３４】
第１配線層Ｍ１では、第１接続配線２３と第２接続配線２２とがそれぞれ構成されている。第１接続配線２３は、層間絶縁膜１８に形成されたコンタクト部２１を介して不純物領域１６に接続されている。また、第２接続配線２２は、層間絶縁膜１８に形成されたコンタクト部２０を介してゲート電極１９に接続されている。
【００３５】
第２配線層Ｍ２では、第１接続電極２７と第２接続電極２６とがそれぞれ構成されており、第１接続電極２７及び第２接続電極２６は、多層配線層１７表面に露出して形成されている。第１接続電極２７は、層間絶縁膜１８に形成されたコンタクト部２４を介して、第１配線層Ｍ１からなる第１接続配線２３に接続されている。また、第２接続電極２６は、層間絶縁膜１８に形成されたコンタクト部２５を介して、第１配線層Ｍ１からなる第２接続配線２２に接続されている。
【００３６】
以上の構成を有する第１の基板８０においては、半導体基板１２の第１接続電極２７、第２接続電極２６が形成される側とは反対側が光入射側とされる。また、後述するが、第１の基板における半導体基板１２は、後の工程で所定の厚さにまで除去されるものである。
【００３７】
次に、第２の基板８１について説明する。
第２の基板８１は、図３Ｂに示すように、複数のＭＯＳトランジスタのソース・ドレインとされる不純物領域３０，３１，３２，３４，３５が形成された半導体基板２８と、その半導体基板２８上部に形成された多層配線層３６とから構成されている。そして、多層配線層３６には、電荷蓄積容量部６１が形成されている。本実施形態例において、第２の基板８１において形成される複数のＭＯＳトランジスタは、第２転送トランジスタＴｒ２と、リセットトランジスタＴｒ３と、増幅トランジスタＴｒ４と、選択トランジスタＴｒ５である。
【００３８】
半導体基板２８は、Ｎ型のシリコン基板により形成され、この半導体基板２８上部には、Ｐ型ウェル層２９が形成されている。Ｐ型ウェル層２９は半導体基板２８にＰ型の不純物をイオン注入することにより形成することができる。
第２転送トランジスタＴｒ２、リセットトランジスタＴｒ３、増幅トランジスタＴｒ４、選択トランジスタＴｒ５を構成する各不純物領域３０，３１，３２，３４，３５は、Ｐ型ウェル層２９表面側の所望の領域に、それぞれ形成されている。これらの不純物領域３０，３１，３２，３４，３５は、Ｐ型ウェル層２９の所望の領域にＮ型の不純物を高濃度にイオン注入することにより形成されるものである。
【００３９】
不純物領域３０は、第２転送トランジスタＴｒ２のソースとされる。また、不純物領域３１は、第２転送トランジスタＴｒ２のドレインと、リセットトランジスタＴｒ３のソースに共用され、信号電荷が読み出されるフローティングディフュージョン領域として用いられる。また、不純物領域３２は、リセットトランジスタＴｒ３のドレインと、増幅トランジスタＴｒ４のソースに共用される。また、不純物領域３４は、増幅トランジスタＴｒ４のドレインと、選択トランジスタＴｒ５のソースに共用される。また、不純物領域３５は、選択トランジスタＴｒ５のドレインとされる。そして、各不純物領域３０，３１，３２，３４，３５間のＰ型ウェル層２９領域は、各ＭＯＳトランジスタを構成するチャネル部とされる。
【００４０】
多層配線層３６は、半導体基板２８の、不純物領域３０，３１，３２，３４，３５が形成されたＰ型ウェル層２９上部に形成されている。多層配線層３６では、各ＭＯＳトランジスタを構成するゲート電極３８，３９，４０，４１と、第１配線層Ｍ１’と、第２配線層Ｍ２’と、第３配線層Ｍ３’が、層間絶縁膜３７を介して積層されて構成されている。
【００４１】
各ゲート電極３８，３９，４０，４１は、各ＭＯＳトランジスタを構成するチャネル部上に、図示しないゲート絶縁膜を介して形成されている。不純物領域３０と不純物領域３１間のＰ型ウェル層２９上部に形成されるゲート電極３８は、第２転送トランジスタＴｒ２のゲート電極３８とされる。また、不純物領域３１と不純物領域３２間のＰ型ウェル層２９上部に形成されるゲート電極３９は、リセットトランジスタＴｒ３のゲート電極とされる。また、不純物領域３２と不純物領域３４間のＰ型ウェル層２９上部に形成されるゲート電極４０は、増幅トランジスタＴｒ４のゲート電極とされる。また、不純物領域３４と不純物領域３５間のＰ型ウェル層２９上部に形成されるゲート電極４１は、選択トランジスタＴｒ５のゲート電極とされる。
【００４２】
第１配線層Ｍ１’は、ゲート電極３８，３９，４０，４１上部に層間絶縁膜３７を介して形成されており、この第１配線層Ｍ１’では第１接続配線５０、第２接続配線４９、選択配線４８、及び垂直信号線９がそれぞれ構成されている。第１接続配線５０は、層間絶縁膜３７に形成されたコンタクト部４２を介して、第２転送トランジスタＴｒ２のソースとされる不純物領域３０に接続されている。第２接続配線４９は、層間絶縁膜３７に形成されたコンタクト部４３，４４を介して、それぞれ不純物領域３１及び増幅トランジスタＴｒ４のゲート電極４０に接続されている。すなわち、第２接続配線４９により、フローティングディフュージョン領域である不純物領域３１と増幅トランジスタＴｒ４のゲート電極４０は電気的に接続されている。また、選択配線４８は、層間絶縁膜３７に形成されたコンタクト部４５を介して選択トランジスタＴｒ５のゲート電極４１に接続されている。そして、選択トランジスタＴｒ５のゲート電極４１には、選択配線４８から、選択パルスが供給される。また、垂直信号線９は、層間絶縁膜３７に形成されたコンタクト部４６を介して、選択トランジスタＴｒ５のドレインである不純物領域３５に接続されている。
【００４３】
第２配線層Ｍ２’では、第３接続配線５２、及び電荷保持用電極５１が構成されている。第３接続配線５２は、層間絶縁膜３７に形成されたコンタクト部４７を介して第１接続配線５０に接続されている。また、電荷保持用電極５１は、所定の領域に延在して形成されている。この電荷保持用電極５１は、後述するが、電荷蓄積容量部６１を構成する電極である。このため、電荷保持用電極５１は電荷蓄積容量部６１の容量値が十分に得られる大きさに形成されている。また、この電荷保持用電極５１には、図示しない第２の基板８１の多層配線層３６に形成された第１転送配線が接続されており、第１転送配線から電荷保持用電極５１には、第１転送パルスが供給される。
【００４４】
そして、第２配線層Ｍ２’の第３接続配線５２及び電荷保持用電極５１上部には、誘電体層５３が形成され、第３配線層Ｍ３’は、誘電体層５３を介して第２配線層Ｍ２’上部に形成されている。すなわち、誘電体層５３は、第２配線層Ｍ２’と第３配線層Ｍ３’の間に挟まれて構成されている。この誘電体層５３の材料としては、高誘電体材料であるＴａＯ，ＨｆＯ，ＡｌＯ等を用いることができる。
【００４５】
第３配線層Ｍ３’では、第１接続電極５６と第２接続電極５７とがそれぞれ構成されており、第１接続電極５６及び第２接続電極５７は、多層配線層３６表面に露出して形成されている。第１接続電極５６は、誘電体層５３に形成されたコンタクト部５５を介して、第２配線層Ｍ２’からなる第３接続配線５２に接続され、また、第２配線層Ｍ２’で構成された電荷保持用電極５１上部に延在して形成されている。また、第２接続電極５７は、誘電体層５３に形成されたコンタクト部５４を介して、第２配線層Ｍ２’からなる電荷保持用電極５１に接続されている。本実施形態例では、電荷保持用電極５１と、その上部に誘電体層５３を介して形成される第１接続電極５６により、電荷蓄積容量部６１が形成されている。
【００４６】
なお、図３Ｂにおいては図示を省略するが、第２転送トランジスタＴｒ２のゲート電極３８には、第２転送パルスを供給するための第２転送配線が接続されている。同じく、リセットトランジスタＴｒ３のゲート電極３９にも、リセットパルスを供給するためのリセット配線が接続されている。そして、これらの第２転送配線及びリセット配線は多層配線層３６に形成されている所望の配線層によって形成されている。
【００４７】
そして、本実施形態例の固体撮像装置１は、第２の基板８１上部に、第１の基板８０及び第２の基板８１の互いの第１接続電極５６，１９、及び第２接続電極５７，２６同士が接続されるように第１の基板８０が積層された構成とされている。そして、第１の基板８０と第２の基板が張り合わされることにより、第１転送トランジスタＴｒ１を構成する不純物領域１６と、電荷蓄積容量部６１と、第２転送トランジスタＴｒ２を構成する不純物領域３０が電気的に接続される。また、本実施形態例の固体撮像装置１では、第１の基板８０と第２の基板８１が積層されて張り合わされることにより、光電変換部ＰＤと電荷蓄積容量部６１が立体的に積層される。
【００４８】
また、本実施形態例の固体撮像装置１では、第１接続電極５６は遮光膜を兼ねるものであり、第２転送トランジスタＴｒ２のソースとなる不純物領域３０は第１接続電極５６に遮光されている。このため、不純物領域３０への光の入射が抑制され、不要な信号電荷の発生が抑制されるので、混色が低減される。そしてこの場合、光電変換部ＰＤの開口部分を除く全ての領域が遮光されることが好ましい。
【００４９】
次に、第１の基板８０と第２の基板８１を積層して形成する本実施形態例の固体撮像装置１の製造方法について説明する。
【００５０】
［１．３ 固体撮像装置の製造方法］
図４Ａ，図５Ａ，図６Ａは、第１の基板８０における第１接続電極２７及び第２接続電極２６の製造工程図であり、図４Ｂ，図５Ｂ，図６Ｂは、第２の基板８１における第１接続電極５６及び第２接続電極５７の製造工程図である。また、図７、及び図８は、第１接続電極２７，５６及び第２接続電極２６，５７同士の接着方法を示す図である。なお、第１の基板８０における第１接続電極２７及び第２接続電極２６、及び、第２の基板８１における第１接続電極５６及び第２接続電極５７を形成する前段の工程は、通常の固体撮像装置の製造方法と同様であるから説明を省略する。また、図４〜図８において、図２、及び図３に対応する部分には同一符号を付す。
【００５１】
図４Ａに示すように、第１の基板８０において、第１配線層Ｍ１を被覆する層間絶縁膜１８を形成した後、第２配線層Ｍ２からなる第１接続電極２７及び第２接続電極２６を形成する。第１接続電極２７は、コンタクト部２４を介して第１接続配線２３に接続されるように形成され、また、第２接続電極２６は、第２接続配線２２にコンタクト部２５を介して接続されるように形成する。
第２の基板８１においても同様に、図４Ｂに示すように、第２配線層Ｍ２’を被覆する層間絶縁膜３７を形成した後第３配線層Ｍ３’からなる第１接続電極５６及び第２接続電極５７を形成する。第１接続電極５６は、コンタクト部５５を介して第３接続配線５２に接続されるように形成され、また、第２接続電極５７は、電荷保持用電極５１にコンタクト部５４を介して接続されるように形成する。
そして、本実施形態例では、これらの第１接続電極２７，５６、及び第２接続電極２６，５７はそれぞれアルミニウムにより形成されている。
【００５２】
その後、図５Ａに示すように、第１の基板８０において、アルミニウムから成る第１接続電極２７及び第２接続電極２６を形成した後、第１接続電極２７及び第２接続電極２６を被覆するように接着剤を塗布し、接着剤層１８ａを形成する。
同様に、図５Ｂに示すように、第２の基板８１において、アルミニウムから成る第１接続電極５６及び第２接続電極５７を形成した後、第１接続電極５６及び第２接続電極５７を被覆するように接着剤を塗布し、接着剤層３７ａを形成する。
この接着剤層１８ａ，３７ａは、層間絶縁膜１８，３７を兼ねるものである。
【００５３】
その後、図６Ａ，Ｂに示すように、接着剤層１８ａ，３７ａを酸素プラズマエッチングにより除去し、第１の基板８０及び第２の基板８１の第１接続電極２７，５６及び第２接続電極２６，５７の表面を露出させる。その後、例えば、アルゴンスパッタにより、それぞれの電極表面を活性化し、活性化層１８ｂ，３７ｂを形成する。
【００５４】
その後、図７に示すように、第２の基板８１の活性化層３７ｂに、第１の基板８０の活性化層１８ｂが張り合わされるように圧着する。そうすると、活性化された電極面同士が圧着されることにより、第１の基板８０及び第２の基板８１は、一体化すると共に、それぞれの第１接続電極２７と第１接続電極５６、及び第２接続電極２６と第２接続電極５７とが互いに電気的に接合する。
【００５５】
以上のようにして接着されることにより、第１の基板８０と第２の基板８１が一体化され、電気的にも接続される。
【００５６】
第１の基板８０と第２の基板８１とが接続された後、図８に示すように、第１の基板８０の光入射側の半導体基板１２をエッチングにより除去し、光電変換部ＰＤの機能するため（光電変換部ＰＤで光が吸収されるため）に必要な厚さまで薄肉化する。
【００５７】
その後、図２に示すように、第１の基板８０上部の光入射面側に、カラーフィルタ５９、及び、オンチップレンズ６０等を順に形成して、本実施形態例の固体撮像装置１が完成する。カラーフィルタ５９及びオンチップレンズ６０等も、通常の固体撮像装置の製造方法と同様にして形成する。
【００５８】
［１．４ 固体撮像装置の回路構成］
次に、図９を用いて、本実施形態例の固体撮像装置１の駆動方法について説明する。図９は、本実施形態例の固体撮像装置１の１画素分の回路構成であり、図１０は、隣接する２行２列、４画素分の回路構成である。
【００５９】
図９の線ａは、第１の基板８０に形成された第１接続電極２７及び第２接続電極２６と、第２の基板８１に形成された第１接続電極５６と第２接続電極５７との電極接続面である。
【００６０】
光電変換部ＰＤであるフォトダイオードのアノード側は接地され、カソード側は、第１転送トランジスタＴｒ１のソースに接続されている。また、図２では図示を省略しているが、図９，１０に示すように、第１の基板８０には、光電変換部用リセットトランジスタＴｒ６が構成されており、光電変換部ＰＤのカソード側には、光電変換部用リセットトランジスタＴｒ６のドレインが接続されている。光電変換部用リセットトランジスタＴｒ６のソースには電源電圧ＶＤＤを印加するための電源電圧配線８５が接続されている。また、光電変換部用リセットトランジスタＴｒ６のゲート電極６２にはリセットパルスφＰＤＲＳＴを供給するためのリセット配線７５が接続されている。
【００６１】
第１転送トランジスタＴｒ１のドレインは、電荷蓄積容量部６１を構成する第１接続電極５６を介して、第２転送トランジスタＴｒ２のソースに接続されている。第１転送トランジスタＴｒ１のゲート電極３８には、第１転送パルスφＴＲＧ１が供給される第１転送配線８４が接続されている。また、第１転送配線８４は、電荷蓄積容量部６１を構成する電荷保持用電極５１に接続されている。
【００６２】
第２転送トランジスタＴｒ２のドレインは、リセットトランジスタＴｒ３のソースに接続されるとともに、増幅トランジスタＴｒ４のゲート電極４０に接続されている。第２転送トランジスタＴｒ２のゲート電極３８には第２転送パルスφＴＲＧ２が供給するための第２転送配線６３が接続されている。
【００６３】
リセットトランジスタＴｒ３のドレインには電源電圧ＶＤＤを印加するための電源電圧配線８８が接続されており、リセットトランジスタＴｒ３のゲート電極３９にはリセットパルスφＲＳＴを供給するためのリセット配線６４が接続されている。
【００６４】
増幅トランジスタＴｒ４のソースには電源電圧ＶＤＤを印加するための電源電圧配線８８が接続されており、増幅トランジスタＴｒ４のドレインは選択トランジスタＴｒ５のソースに接続されている。
【００６５】
選択トランジスタＴｒ５のゲート電極４１には選択パルスφＳＥＬを供給するための選択配線４８が接続されており、選択トランジスタＴｒ５のドレインは垂直信号線９に接続されている。
【００６６】
そして、図１０に示すように、画素２が二次元マトリクス状に配列される固体撮像装置１においては、各ゲート電極３８，３９，４１に行毎に共通の第２転送配線６３、リセット配線６４、選択配線４８が接続される。そして、各ゲート電極３８，３９，４１に入力される第２転送パルスφＴＲＧ２、リセットパルスφＲＳＴ、選択パルスφＳＥＬは、垂直駆動回路４から供給されている。また、図示しないが光電変換部用リセットトランジスタＴｒ６のゲート電極６２に供給されるリセットパルスφＰＤＲＳＴ、第１転送トランジスタＴｒ１のゲート電極１９に供給される第１転送パルスφＴＲＧ１も垂直駆動回路４により供給される。
【００６７】
また、選択トランジスタＴｒ５のドレインには列ごとに共通の垂直信号線９が接続される。
垂直信号線９の後段には、列ごとに設けられたカラム信号処理回路５が接続されている。そして、カラム信号処理回路５の後段には水平駆動回路６からの水平選択パルスが入力される水平トランジスタＴｒ７が接続されている。
【００６８】
［１．５ 固体撮像装置の駆動方法］
次に、以上の回路構成を有する固体撮像装置１における駆動方法を、図１１に示すタイミングチャート及び、図１０の回路構成を用いて説明する。
【００６９】
まず、リセットパルスφＰＤＲＳＴをハイにして、全画素の光電変換部用リセットトランジスタＴｒ６を同時にオンすることにより、全画素の光電変換部ＰＤの電位を電源電圧ＶＤＤと同電位になるようにリセットする。すなわち、この動作により、全画素の光電変換部ＰＤに貯まっていた不要な電荷が排出され、光電変換部ＰＤの電位が一定値（ＶＤＤ）にリセットされる。
【００７０】
次に、リセットパルスφＰＤＲＳＴをローにして、全画素の光電変換部用リセットトランジスタＴｒ６を同時にオフし、全画素の光電変換部ＰＤにおいて信号電荷の生成・蓄積を開始する。信号電荷は、光電変換部ＰＤに入射した光の光量に応じて生成され、生成された信号電荷は、光電変換部ＰＤにおけるｐｎ接合の効果によりできる電位の井戸に蓄積される。このとき、電荷蓄積容量部６１に貯まっていた信号電荷は、前の読み出し時に順次読み出されて電荷蓄積容量部６１は空になっていると仮定するが、別途、電荷蓄積容量部６１をリセットするタイミングを設けても良い。
【００７１】
次いで、リセットパルスφＰＤＲＳＴをローにしてから所定の蓄積時間を経過する前に、第１転送パルスφＴＲＧ１をハイにして、全画素の第１転送トランジスタＴｒ１を同時にオンして、光電変換部ＰＤに貯まっている信号電荷を不純物領域１６に転送する。そうすると、不純物領域１６、不純物領域３０、及び電荷蓄積容量部６１は電気的に接続されているので、信号電荷は第１の基板８０に形成された不純物領域１６、不純物領域３０、及び電荷蓄積容量部６１に一時的に蓄積される。また、このように第１転送パルスφＴＲＧ１がハイになっている間は、信号電荷は、電荷蓄積容量部６１に主に蓄積されている。
【００７２】
その後、第１転送パルスφＴＲＧ１をローにして全画素の第１転送トランジスタＴｒ１をオフすることにより、主に電荷蓄積容量部６１に蓄積されていた信号電荷が、不純物領域１６及び不純物領域３０の空乏層に転送される。図１１に示すように、リセットパルスφＰＤＲＳＴをローにしてから第１転送パルスφＴＲＧ１を再度ローにするまでの時間が蓄積露光時間（電子シャッタの時間）となる。なお、第１転送パルスφＴＲＧ１をハイにして、光電変換部ＰＤから電荷蓄積容量部６１へ信号電荷を転送する際には、第１転送パルスφＴＲＧ１の電位は、光電変換部ＰＤからの信号電荷を完全転送できる電位にする。
【００７３】
次に、リセットパルスφＰＤＲＳＴをハイにして、全画素の光電変換部用リセットトランジスタＴｒ６をオンして光電変換部ＰＤをリセットする。これにより、電荷蓄積容量部６１に貯まっている信号電荷を読み出す間に、光電変換部ＰＤに蓄積され、光電変換部ＰＤの最大蓄積電荷量を超えた分の信号電荷が、電荷蓄積容量部６１へ溢れてしまうのを防ぐ。あるいは、次の信号電荷の蓄積に備えて、光電変換部ＰＤを電源電圧ＶＤＤと同電位にリセットする。電荷蓄積容量部６１や、不純物領域１６、３０に信号電荷を蓄積している間は、第１転送パルスφＴＲＧ１の電位として、電荷蓄積容量部６１の表面に反転層を形成するような電位を加えてもよい。これにより、信号電荷の蓄積中に、暗電流の発生を抑制することができる。
【００７４】
その後、選択パルスφＳＥＬ（１）をハイにして、１行目の選択トランジスタＴｒ５をオンし、１行目の画素２を選択する。この１行目の選択パルスφＳＥＬ（１）をハイにした状態において、リセットパルスφＲＳＴ（１）をハイにして、１行目のリセットトランジスタＴｒ３をオンする。これにより、増幅トランジスタＴｒ４のゲート電極４０に接続されているフローティングディフュージョン領域となる不純物領域３１の電位が電源電圧ＶＤＤと同電位にリセットされる。このとき、増幅トランジスタＴｒ４のリセット時出力は、垂直信号線９を介してカラム信号処理回路５に保存される。
【００７５】
次いで、第２転送パルスφＴＲＧ２（１）をハイにして、１行目の画素２の第２転送トランジスタＴｒ２をオンし、１行目の画素２の不純物領域３０、及び不純物領域１６にある信号電荷をフローティングディフュージョン領域である不純物領域３１に転送する。このとき、第２転送パルスφＴＲＧ２（１）の電位は、不純物領域３０、及び不純物領域１６から不純物領域３１へ信号電荷を完全転送できる電位にする。不純物領域３１に信号電荷が読み出されることにより、フローティングディフュージョン領域である不純物領域３１の電位が変化し、その電位変化に応じた信号電圧が増幅トランジスタＴｒ４のゲート電極４０に印加される。そして、増幅トランジスタＴｒ４により増幅された信号電圧が、垂直信号線９に出力される。
【００７６】
そして、垂直信号線９に出力された信号電圧は、カラム信号処理回路５へ送られる。カラム信号処理回路５では、先ほど保存されたリセット時出力と、増幅された信号電圧との差を１行目の画素２の画素信号として出力する。そして、これらの１行目の画素２の画素信号は、水平駆動回路６により水平トランジスタＴｒ７を順次オンすることにより、出力回路７を経て出力端子Ｖｏｕｔからシリアルに出力される。
【００７７】
その後、選択パルスφＳＥＬ（１）をローにした後、選択パルスφＳＥＬ（２）をハイにして、２行目の選択トランジスタＴｒ５をオンし、２行目の画素２を選択する。この２行目の選択トランジスタＴｒ５の選択パルスφＳＥＬ（２）をハイにした状態において第２転送パルスφＴＲＧ２（２）、リセットパルスφＲＳＴ（２）の状態を、１行目の第２転送パルスφＴＲＧ２（１）、リセットパルスφＲＳＴ（１）と同様に駆動する。これにより、２行目の画素２に関して、先に説明した１行面と同様の読み出し動作が行われる。
【００７８】
以上の説明からわかるように、本実施形態例の固体撮像装置１では、光電変換部ＰＤにおいて信号電荷を生成、蓄積する蓄積露光時間は全画素同時刻に行われる。そして、全画素同時刻に蓄積された信号電荷は、それぞれの電荷蓄積容量部６１で蓄積保持され、ライン順次で、不純物領域３１に読み出され、信号電荷の電位に応じて増幅された信号電圧が垂直信号線９を介して出力される。
【００７９】
本実施形態例の固体撮像装置１によれば、従来のグローバルシャッタ機能を有する固体撮像装置と回路構成自体に大きな変更はないが、光電変換部ＰＤと、回路部分とを別の基板に形成することにより、光電変換部ＰＤの開口面積を大きくすることができる。すなわち、本実施形態例では、第１の基板８０における受光面の有効面積の全てを、光電変換部ＰＤとして用いることができるので、光電変換部ＰＤ自体の面積を確保することもでき、また、開口面積も大きくすることができる。これにより、受光感度の向上が図られる。
【００８０】
また、第１の基板８０に形成される光電変換部ＰＤと、第２の基板８１に形成される複数のＭＯＳトランジスタは、従来の固体撮像装置１の製造方法においても、それぞれ、独立の工程で形成されるものである。そのため、一つの基板に全て形成することで共通化できる工程を除けば、本実施形態例の第１の基板８０を形成する工程と、第２の基板８１を形成する工程を足し合わせた工程数は、従来の固体撮像装置の製造における工程数に近くなる。すなわち、従来の１つの基板に全ての要素を形成する固体撮像装置と、第１の基板８０と第２の基板８１にそれぞれ必要な要素を形成する本実施形態例の固体撮像装置１とは、製造工程数はそれほど変わらない。一方、本実施形態例の固体撮像装置１では、光電変換部ＰＤを形成する第１の基板８０と、電荷蓄積容量部６１と複数のＭＯＳトランジスタを形成する第２の基板８１を別個に形成するため、１つの基板面積を小さくすることができる。このため、固体撮像装置１が形成されたチップ面積の縮小化が図られ、１枚のウェハーからとれるチップの数を増やすことができる。
このように、本実施形態例では、工程数は変わらず、１枚のウェハーからとれるチップ数を増やすことができるので、理論上は、チップ単体のコストを安くすることができる。
【００８１】
また、本実施形態例の固体撮像装置１では、第１の基板８０と第２の基板８１とが電気的に接続されるため、複数のＭＯＳトランジスタを駆動する回路構成は、全て第２の基板８１に形成すればよく、回路が複雑なることがない。
【００８２】
以上のように、本実施形態例の固体撮像装置１によれば、各画素２が、電荷蓄積容量部６１を保有することで、全画素同時の電子シャッタ動作（グローバルシャッタ動作）を行うことができる。また、電荷蓄積容量部６１と、光電変換部ＰＤとを立体的に積層することにより、光電変換部ＰＤの受光面積を最大限に活用することで、小さい面積で最大の受光感度を得ることが可能になる。同じ性能の素子を従来の固体撮像装置よりはるかに小さい面積で実現えきるので、チップ単体のコストを下げると同時に、映像機器等、電子機器の小型化に適した固体撮像装置を得ることができる。
【００８３】
〈２．第２の実施形態：固体撮像装置〉
次に、本発明の第２の実施形態に係る固体撮像装置について説明する。図１２は、本発明の第２の実施形態に係る固体撮像装置９０の全体を示す概略構成図である。
本実施形態例の固体撮像装置９０は、第１の実施形態における固体撮像装置１と、電荷蓄積容量部の構成が異なるものである。また、本実施形態例の固体撮像装置９０の全体構成は、図１と同様であるから、重複説明を省略する。図１２において、図２に対応する部分には同一符号付し、重複説明を省略する。
【００８４】
本実施形態例の第２の基板９１は、図１２に示すように、所望の不純物領域３１，３２，３３，３４，３５及び、埋め込み型の電荷蓄積容量部７４が形成された半導体基板２８と、所望の配線、及び電極が形成される多層配線層７６とから構成されている。第２の基板９１において形成される複数のＭＯＳトランジスタは、第２転送トランジスタＴｒ２と、リセットトランジスタＴｒ３と、増幅トランジスタＴｒ４と、選択トランジスタＴｒ５である。
【００８５】
半導体基板７８は、Ｎ型のシリコン基板により形成され、半導体基板７８上部の、ＭＯＳトランジスタ及び電荷蓄積容量部７４が形成される領域には、Ｐ型ウェル層７９が形成されている。Ｐ型ウェル層７９は半導体基板７８にＰ型の不純物をイオン注入することにより形成することができる。
【００８６】
第２転送トランジスタＴｒ２、リセットトランジスタＴｒ３、増幅トランジスタＴｒ４、選択トランジスタＴｒ５を構成する各不純物領域３１，３２，３４，３５は、Ｐ型ウェル層表面側の所望の領域に、それぞれ形成されている。これらの不純物領域３１，３２，３４，３５は、Ｐ型ウェル層７９の所望の領域にＮ型の不純物を高濃度にイオン注入することにより形成される。
不純物領域３１は、第２転送トランジスタＴｒ２のドレインと、リセットトランジスタＴｒ３のソースに共用される、信号電荷が読み出されるフローティングディフュージョン領域として用いられる。また、不純物領域３２は、リセットトランジスタＴｒ３のドレインと、増幅トランジスタＴｒ４のソースに共用される。また、不純物領域３４は、増幅トランジスタＴｒ４のドレインと、選択トランジスタＴｒ５のソースに共用される。また、不純物領域３５は、選択トランジスタＴｒ５のドレインとされる。
【００８７】
電荷蓄積容量部７４は、半導体基板７８の溝部７０に形成された第１電極層７２、誘電体層７１、第２電極層７３により構成されている。すなわち、本実施形態例の電荷蓄積容量部７４は、トレンチキャパシタを構成している。
【００８８】
溝部７０は、Ｐ型ウェル層７９表面から、半導体基板７８のＮ領域に達する深さにまで開口することにより形成されている。そして、第１電極層７２は、溝部７０底部の周辺領域を囲む領域に、半導体基板７８のＮ領域に接するように形成されたＮ型の不純物領域により構成されている。この第１電極層７２は、Ｐ型ウェル層７９と、半導体基板７８を構成するＮ領域との界面に、Ｎ型の不純物をイオン注入することにより形成する。誘電体層７１は、溝部７０内表面に形成されたシリコン酸化膜により形成されている。第２電極層７３は、誘電体層７１を介して溝部７０内を埋め込むように形成された多結晶シリコンにより形成されている。この第２電極層７３を構成する多結晶シリコンは、Ｎ型の不純物がドープされていることが好ましい。そして、電荷蓄積容量部７４を構成する第２電極層７３は、半導体基板７８の表面側で、電荷蓄積容量部７４と、不純物領域３１との間に形成される第２転送トランジスタＴｒ２のチャネル部となる領域に接続されるように形成されている。
【００８９】
また、本実施形態例では、半導体基板７８のＰ型ウェル層７９が形成された領域以外の表面に、Ｎ型の不純物が高濃度にイオン注入され不純物領域３３が形成されている。そして、この不純物領域３３と第１電極層７２は、半導体基板７８を構成する同電位のＮ領域によって電気的に接続される構成とされている。
【００９０】
このような構成の電荷蓄積容量部７４における第２電極層７３は、第２転送トランジスタＴｒ２のソースとされる。そして、電荷蓄積容量部７４、及び各不純物領域３１，３２，３４，３５との間のＰ型ウェル層７９の領域は各ＭＯＳトランジスタのチャネル部とされる。
【００９１】
多層配線層７６は、半導体基板７８上部に形成されている。多層配線層７６では、ＭＯＳトランジスタを構成するゲート電極３８，３９，４０，４１と、第１配線層Ｍ１’と、第２配線層Ｍ２’が、層間絶縁膜７７を介して積層されて構成されている。
【００９２】
ゲート電極３８，３９，４０，４１は、各チャネル部上部に、図示しないゲート絶縁膜を介して形成されている。電荷蓄積容量部７４と不純物領域３１間のＰ型ウェル層７９上部に形成されるゲート電極３８は、第２転送トランジスタＴｒ２のゲート電極とされる。また、不純物領域３１と不純物領域３２間のＰ型ウェル層７９上部に形成されるゲート電極３９は、リセットトランジスタＴｒ３のゲート電極とされる。また、不純物領域３２と不純物領域３４間のＰ型ウェル層７９上部に形成されるゲート電極４０は、増幅トランジスタＴｒ４のゲート電極とされる。また、不純物領域３４と不純物領域３５間のＰ型ウェル層７９上部に形成されるゲート電極４１は、選択トランジスタＴｒ５のゲート電極とされる。
【００９３】
第１配線層Ｍ１’では、第１接続配線５０、第２接続配線４９、選択配線４８、及び垂直信号線９がそれぞれ構成されている。第１接続配線５０は、層間絶縁膜７７に形成されたコンタクト部４２を介して、第２転送トランジスタＴｒ２のソースとされる第２電極層７３に接続されている。第２接続配線４９は、層間絶縁膜７７に形成されたコンタクト部４３，４４を介して、それぞれ不純物領域３１及び増幅トランジスタＴｒ４のゲート電極４０に接続されている。すなわち、第２接続配線４９により、フローティングディフュージョン領域となる不純物領域３１と増幅トランジスタＴｒ４のゲート電極４０は電気的に接続されている。また、選択配線４８は、層間絶縁膜７７に形成されたコンタクト部４５を介して選択トランジスタＴｒ５のゲート電極４１に接続されている。選択配線４８により、選択トランジスタＴｒ５のゲート電極４１には、選択パルスが供給される。また、垂直信号線９は、層間絶縁膜７７に形成されたコンタクト部４６を介して、選択トランジスタＴｒ５のドレインである不純物領域３５に接続されている。
【００９４】
第２配線層Ｍ２’では、第１接続電極８６と第２接続電極８７とがそれぞれ構成されており、第１接続電極８６及び第２接続電極８７は、多層配線層７６表面に露出して形成されている。第１接続電極８６は、層間絶縁膜７７に形成されたコンタクト部８２を介して、第１配線層Ｍ１’からなる第１接続配線５０に接続されている。また、第２接続電極８７は、層間絶縁膜７７に形成されたコンタクト部８３を介して半導体基板７８を構成するＮ領域に形成された不純物領域３３に接続されている。また、この第２接続電極８７には、図示しない第２の基板９１の多層配線層７６に形成された第１転送配線が接続されており、第１転送配線から、第１転送トランジスタＴｒ１のゲート電極１９、及び不純物領域３３には、第１転送パルスが供給される。
【００９５】
なお、図１２においては図示を省略するが、第２転送トランジスタＴｒ２のゲート電極３８には、第２転送パルスを供給する第２転送配線が接続されている。同じく、リセットトランジスタＴｒ３のゲート電極３９にも、リセットパルスを供給するリセット配線が接続されている。そして、これらの第２転送配線及びリセット配線は多層配線層の、所望の配線層によって形成されている。
【００９６】
そして、本実施形態例の固体撮像装置９０は、第２の基板９１上部に、第１の基板８０及び第２の基板９１の互いの第１接続電極２７，８６、第２接続電極２６，８７同士が接続されるように第１の基板８０が積層された構成とされている。
【００９７】
本実施形態例の固体撮像装置９０においても、第１の実施形態における固体撮像装置１と同様の方法により、第１の基板８０と第２の基板９１が張り合わされる。また、本実施形態例の固体撮像装置９０においても、第１の実施形態におけり固体撮像装置１と同様の回路構成を有する。
【００９８】
本実施形態例の固体撮像装置９０では、第１転送トランジスタＴｒ１のゲート電極１９に供給される第１転送パルスがハイにされることにより、第１転送トランジスタＴｒ１がオンされて、信号電荷は、光電変換部ＰＤから不純物領域１６に転送される。このとき、第２の基板９１の第１電極層７２には、ゲート電極１９と同電位が供給されているので、信号電荷は、第１の基板８０の不純物領域１６と、第２の基板９１に形成された電荷蓄積容量部７４によって一時的に保持される。このとき、信号電荷は、主に、電荷蓄積容量部７４に蓄積される。その後、画素毎にフローティングディフュージョン領域である不純物領域３１に転送され画素毎に読み出される。このような駆動方法は第１の実施形態における固体撮像装置１と同様である。
【００９９】
本実施形態例の固体撮像装置９０によれば、電荷蓄積容量部７４を半導体基板７８に形成された溝部７０に形成することで、電荷蓄積容量部を構成する配線層を減らすことができる他、第１の実施形態における固体撮像装置１と同様の効果を得ることができる。
【０１００】
上述の第１の実施形態、及び第２の実施形態では、電荷蓄積容量部を第２の基板側に形成する例としたが、第１の基板側に形成してもよい。しかし、受光面積を大きくとるという目的からは、第１の基板に形成することが好ましい。
【０１０１】
また、上述の第１の実施形態、及び第２の実施形態では、入射光量に応じた信号電荷を物理量として検知する単位画素が行列状に配置されてなるＣＭＯＳ型固体撮像装置に適用した場合を例に挙げて説明した。しかしながら、本発明はＣＭＯＳ型固体撮像装置への適用に限られるものではない。また画素が二次元マトリックス状に形成された画素部の画素列ごとにカラム回路を配置してなるカラム方式の固体撮像装置全般に限定するものでもない。
【０１０２】
また、本発明は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像装置にも適用可能である。また、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像装置（物理量分布検知装置）全般に対して適用可能である。
【０１０３】
さらに、本発明は、画素部の各単位画素を行単位で順に走査して各単位画素から画素信号を読み出す固体撮像装置に限られるものではない。画素単位で任意の画素を選択して、当該選択画素から画素単位で信号を読み出すＸ−Ｙアドレス型の固体撮像装置に対しても適用可能である。
なお、固体撮像装置はワンチップとして形成された形態であってもよいし、画素部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
【０１０４】
また、本発明は、固体撮像装置への適用に限られるものではなく、撮像装置にも適用可能である。ここで、撮像装置とは、デジタルスチルカメラやビデオカメラ等のカメラシステムや、携帯電話機などの撮像機能を有する電子機器のことを言う。なお、電子機器に搭載される上記モジュール状の形態、即ちカメラモジュールを撮像装置とする場合もある。
【０１０５】
〈３．第３の実施形態：電子機器〉
次に、本発明の第３の実施形態に係る電子機器について説明する。図１３は、本発明の第３の実施形態に係る電子機器２００の概略構成図である。
本実施形態例の電子機器２００は、上述した本発明の第１の実施形態における固体撮像装置１を電子機器（カメラ）に用いた場合の実施形態を示す。
【０１０６】
図１３に、本実施形態例に係る電子機器２００の概略断面構成を示す。本実施形態に係る電子機器２００は、静止画撮影が可能なデジタルカメラを例としたものである。
【０１０７】
本実施形態に係る電子機器２００は、固体撮像装置１と、光学レンズ２１０と、シャッタ装置２１１と、駆動回路２１２と、信号処理回路２１３とを有する。
【０１０８】
光学レンズ２１０は、被写体からの像光（入射光）を固体撮像装置１の撮像面上に結像させる。これにより固体撮像装置１内に一定期間当該信号電荷が蓄積される。
シャッタ装置２１１は、固体撮像装置１への光照射期間および遮光期間を制御する。
駆動回路２１２は、固体撮像装置１の転送動作およびシャッタ装置２１１のシャッタ動作を制御する駆動信号を供給する。駆動回路２１２から供給される駆動信号（タイミング信号）により、固体撮像装置１の信号転送を行なう。信号処理回路２１３は、各種の信号処理を行う。信号処理が行われた映像信号は、メモリなどの記憶媒体に記憶され、あるいはモニタに出力される。
【０１０９】
本実施形態例の電子機器２００では、固体撮像装置１の微細化が可能であるため、電子機器２００全体の小型化が可能とされる。また、固体撮像装置１を形成するコストが低減されるため、電子機器２００の製造コストも低減される。
【０１１０】
このように、固体撮像装置１を適用できる電子機器２００としては、カメラに限られるものではなく、デジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置に適用可能である。
【０１１１】
本実施形態例においては、固体撮像装置１を電子機器に用いる構成としたが、前述した第２の実施形態における固体撮像装置を用いることもできる。
【符号の説明】
【０１１２】
１ 固体撮像装置
２ 画素
３ 画素部
４ 垂直駆動回路
５ カラム信号処理回路
６ 水平駆動回路
７ 出力回路
８ 制御回路
９ 垂直信号線
１０ 水平信号線
１１ 基板
１２ 半導体基板
１３ Ｐ型ウェル層
１４ Ｎ型ウェル層
１５ Ｐ＋型不純物領域
１６ 不純物領域
１７ 多層配線層
１８ 層間絶縁膜
１８ａ 接着剤層
１８ｂ 活性化層
１９ ゲート電極
２２ 第２接続配線
２３ 第１接続配線
２６ 第２接続電極
２７ 第１接続電極
２８ 半導体基板
２９ Ｐ型ウェル層
３０〜３５ 不純物領域
３６ 多層配線層
３７ 層間絶縁膜
３７ａ 接着剤層
３７ｂ 活性化層
３８〜４１ ゲート電極
４８ 選択配線
４９ 第２接続配線
５０ 第１接続配線
５１ 電荷保持用電極
５２ 第３接続配線
５３ 誘電体層
５６ 第１接続電極
５７ 第２接続電極
５９ カラーフィルタ
６０ オンチップレンズ
６１ 電荷蓄積容量部
８０ 第１の基板
８１ 第２の基板
【特許請求の範囲】
【請求項１】
第１の基板に形成された光電変換部であって、入射光に応じた信号電荷を生成して蓄積する光電変換部と、前記第１の基板又は第２の基板に形成された電荷蓄積容量部であって、前記光電変換部から転送される信号電荷を一時的に保持する電荷蓄積容量部と、前記第２の基板に形成された複数のＭＯＳトランジスタであって、前記電荷蓄積容量部に蓄積された信号電荷を転送するための複数のＭＯＳトランジスタと、を有する複数の画素と、
前記第１の基板に形成された接続電極と、
前記第１の基板に形成された接続電極と電気的に接続される前記第２の基板に形成された接続電極と、
を含む固体撮像装置。
【請求項２】
前記第１の基板に形成された接続電極と、前記第２の基板に形成された接続電極との電気的接続は、前記第１の基板が光入射側にくるように、前記第１の基板と前記第２の基板を貼り合わせることによってなされている
請求項１記載の固体撮像装置。
【請求項３】
前記第１の基板は、光電変換部で生成され、蓄積された信号電荷を前記電荷蓄積容量部に転送する第１転送トランジスタを有し、
前記第２の基板は、前記電荷蓄積容量部に蓄積された信号電荷をフローティングディフュージョン領域に転送する第２転送トランジスタを有し、
前記第１転送トランジスタのドレインと、前記電荷蓄積容量部と、前記第２転送トランジスタのソースは電気的に接続されている
請求項２記載の固体撮像措置。
【請求項４】
前記電荷蓄積容量部は、誘電体層と、前記誘電体層を狭持して形成される２つの配線層とにより形成される
請求項３記載の固体撮像装置。
【請求項５】
前記第２の基板に形成された接続電極は、前記第２転送トランジスタのソースとなる領域を遮光するための遮光膜を兼ねる
請求項４記載の固体撮像装置。
【請求項６】
前記電荷蓄積容量部は、前記第２の基板を構成する半導体基板に形成された溝部と、前記溝部内表面に形成された第１電極層と、前記第１電極層が形成された溝部内に誘電体層を介して埋め込まれた第２電極層とにより形成される
請求項１記載の固体撮像装置。
【請求項７】
第１の基板に、入射光に応じた信号電荷を生成して蓄積する光電変換部と、表面に露出するように形成された接続電極を形成する工程、
前記第１の基板又は第２の基板に前記光電変換部から転送される信号電荷を蓄積する電荷蓄積容量部を形成する工程、
前記第２の基板に、前記電荷蓄積容量部に蓄積された信号電荷を順次転送するための複数のＭＯＳトランジスタと、表面に露出するように形成された接続電極を形成する工程、
前記第２の基板表面に露出された前記接続電極と、前記第１の基板表面に露出された前記接続電極とが電気的に接続されるように前記第２の基板上部の光入射側に前記第１の基板を貼り合わせる工程、
を含む固体撮像装置の製造方法。
【請求項８】
前記第１の基板、及び前記第２の基板のそれぞれの接続電極の表面への露出は、接続電極が形成された後、前記接続電極を被覆するように接着剤層を形成し、前記接着剤層をエッチングすることにより行い、
前記第１の基板と前記第２の基板の貼り合わせは、前記第１の基板及び前記第２の基板表面に露出されたそれぞれの接続配線表面を活性化した後に、圧着することにより行う
請求項７記載の固体撮像装置の製造方法。
【請求項９】
前記電荷蓄積容量部は、誘電体層と、前記誘電体層を狭持して形成される２つの配線層とを形成することにより形成する
請求項８記載の固体撮像装置の製造方法。
【請求項１０】
前記電荷蓄積容量部は、前記第２の基板を構成する半導体基板に溝部を形成し、前記溝部内表面に第１電極層を形成し、前記第１電極層が形成された溝部内に、誘電体層を介して第２電極層を形成することにより形成する
請求項８記載の固体撮像装置の製造方法。
【請求項１１】
第１の基板に形成された光電変換部であって、入射光に応じた信号電荷を生成して蓄積する光電変換部と、前記第１の基板又は第２の基板に形成された電荷蓄積容量部であって、前記光電変換部から転送される信号電荷を蓄積する電荷蓄積容量部と、前記第２の基板に形成された複数のＭＯＳトランジスタであって、前記電荷蓄積容量部に蓄積された信号電荷を転送するための複数のＭＯＳトランジスタと、を有する複数の画素と、
前記第１の基板に形成された接続電極と、
前記第１の基板に形成された接続電極と電気的に接続される前記第２の基板に形成された接続電極と、を含む固体撮像装置において、
全画素同時刻に、前記光電変換部において信号電荷の蓄積を開始する工程、
全画素同時刻に、前記光電変換部において蓄積された信号電荷を、前記電荷蓄積容量部に転送する工程、
画素毎に、前記電荷蓄積容量部に蓄積された信号電荷を前記複数のＭＯＳトランジスタを介して順次転送する工程、
を含む固体撮像装置の駆動方法。
【請求項１２】
光学レンズと、
第１の基板に形成された光電変換部であって、入射光に応じた信号電荷を生成して蓄積する光電変換部と、前記第２の基板に形成された電荷蓄積容量部であって、前記光電変換部から転送される信号電荷を蓄積する電荷蓄積容量部と、前記第２の基板に形成された複数のＭＯＳトランジスタであって、前記電荷蓄積容量部に蓄積された信号電荷を転送するための複数のＭＯＳトランジスタと、を有する複数の画素と、前記第１の基板に形成された接続電極と、前記第１の基板に形成された接続電極と電気的に接続される前記第２の基板に形成された接続電極と、を含む固体撮像装置と、
前記固体撮像装置から出力される出力信号を処理する信号処理回路と、
を含む電子機器。
【請求項１】
第１の基板に形成された光電変換部であって、入射光に応じた信号電荷を生成して蓄積する光電変換部と、前記第１の基板又は第２の基板に形成された電荷蓄積容量部であって、前記光電変換部から転送される信号電荷を一時的に保持する電荷蓄積容量部と、前記第２の基板に形成された複数のＭＯＳトランジスタであって、前記電荷蓄積容量部に蓄積された信号電荷を転送するための複数のＭＯＳトランジスタと、を有する複数の画素と、
前記第１の基板に形成された接続電極と、
前記第１の基板に形成された接続電極と電気的に接続される前記第２の基板に形成された接続電極と、
を含む固体撮像装置。
【請求項２】
前記第１の基板に形成された接続電極と、前記第２の基板に形成された接続電極との電気的接続は、前記第１の基板が光入射側にくるように、前記第１の基板と前記第２の基板を貼り合わせることによってなされている
請求項１記載の固体撮像装置。
【請求項３】
前記第１の基板は、光電変換部で生成され、蓄積された信号電荷を前記電荷蓄積容量部に転送する第１転送トランジスタを有し、
前記第２の基板は、前記電荷蓄積容量部に蓄積された信号電荷をフローティングディフュージョン領域に転送する第２転送トランジスタを有し、
前記第１転送トランジスタのドレインと、前記電荷蓄積容量部と、前記第２転送トランジスタのソースは電気的に接続されている
請求項２記載の固体撮像措置。
【請求項４】
前記電荷蓄積容量部は、誘電体層と、前記誘電体層を狭持して形成される２つの配線層とにより形成される
請求項３記載の固体撮像装置。
【請求項５】
前記第２の基板に形成された接続電極は、前記第２転送トランジスタのソースとなる領域を遮光するための遮光膜を兼ねる
請求項４記載の固体撮像装置。
【請求項６】
前記電荷蓄積容量部は、前記第２の基板を構成する半導体基板に形成された溝部と、前記溝部内表面に形成された第１電極層と、前記第１電極層が形成された溝部内に誘電体層を介して埋め込まれた第２電極層とにより形成される
請求項１記載の固体撮像装置。
【請求項７】
第１の基板に、入射光に応じた信号電荷を生成して蓄積する光電変換部と、表面に露出するように形成された接続電極を形成する工程、
前記第１の基板又は第２の基板に前記光電変換部から転送される信号電荷を蓄積する電荷蓄積容量部を形成する工程、
前記第２の基板に、前記電荷蓄積容量部に蓄積された信号電荷を順次転送するための複数のＭＯＳトランジスタと、表面に露出するように形成された接続電極を形成する工程、
前記第２の基板表面に露出された前記接続電極と、前記第１の基板表面に露出された前記接続電極とが電気的に接続されるように前記第２の基板上部の光入射側に前記第１の基板を貼り合わせる工程、
を含む固体撮像装置の製造方法。
【請求項８】
前記第１の基板、及び前記第２の基板のそれぞれの接続電極の表面への露出は、接続電極が形成された後、前記接続電極を被覆するように接着剤層を形成し、前記接着剤層をエッチングすることにより行い、
前記第１の基板と前記第２の基板の貼り合わせは、前記第１の基板及び前記第２の基板表面に露出されたそれぞれの接続配線表面を活性化した後に、圧着することにより行う
請求項７記載の固体撮像装置の製造方法。
【請求項９】
前記電荷蓄積容量部は、誘電体層と、前記誘電体層を狭持して形成される２つの配線層とを形成することにより形成する
請求項８記載の固体撮像装置の製造方法。
【請求項１０】
前記電荷蓄積容量部は、前記第２の基板を構成する半導体基板に溝部を形成し、前記溝部内表面に第１電極層を形成し、前記第１電極層が形成された溝部内に、誘電体層を介して第２電極層を形成することにより形成する
請求項８記載の固体撮像装置の製造方法。
【請求項１１】
第１の基板に形成された光電変換部であって、入射光に応じた信号電荷を生成して蓄積する光電変換部と、前記第１の基板又は第２の基板に形成された電荷蓄積容量部であって、前記光電変換部から転送される信号電荷を蓄積する電荷蓄積容量部と、前記第２の基板に形成された複数のＭＯＳトランジスタであって、前記電荷蓄積容量部に蓄積された信号電荷を転送するための複数のＭＯＳトランジスタと、を有する複数の画素と、
前記第１の基板に形成された接続電極と、
前記第１の基板に形成された接続電極と電気的に接続される前記第２の基板に形成された接続電極と、を含む固体撮像装置において、
全画素同時刻に、前記光電変換部において信号電荷の蓄積を開始する工程、
全画素同時刻に、前記光電変換部において蓄積された信号電荷を、前記電荷蓄積容量部に転送する工程、
画素毎に、前記電荷蓄積容量部に蓄積された信号電荷を前記複数のＭＯＳトランジスタを介して順次転送する工程、
を含む固体撮像装置の駆動方法。
【請求項１２】
光学レンズと、
第１の基板に形成された光電変換部であって、入射光に応じた信号電荷を生成して蓄積する光電変換部と、前記第２の基板に形成された電荷蓄積容量部であって、前記光電変換部から転送される信号電荷を蓄積する電荷蓄積容量部と、前記第２の基板に形成された複数のＭＯＳトランジスタであって、前記電荷蓄積容量部に蓄積された信号電荷を転送するための複数のＭＯＳトランジスタと、を有する複数の画素と、前記第１の基板に形成された接続電極と、前記第１の基板に形成された接続電極と電気的に接続される前記第２の基板に形成された接続電極と、を含む固体撮像装置と、
前記固体撮像装置から出力される出力信号を処理する信号処理回路と、
を含む電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２０１０−２１９３３９（Ｐ２０１０−２１９３３９Ａ）
【公開日】平成２２年９月３０日（２０１０．９．３０）
【国際特許分類】
【出願番号】特願２００９−６４９５６（Ｐ２００９−６４９５６）
【出願日】平成２１年３月１７日（２００９．３．１７）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２２年９月３０日（２０１０．９．３０）
【国際特許分類】
【出願日】平成２１年３月１７日（２００９．３．１７）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]