【課題】基板に与える損傷を抑制できる導電部材の形成方法を提供する。アンダーカットの発生を抑制できる導電部材の形成方法を提供する。
【解決手段】基板を準備する段階と、基板の少なくとも一部を覆うリフトオフ層を形成する段階と、リフトオフ層に、基板の表面の一部を露出させる第１開口部を形成する段階と、リフトオフ層と第１開口部に露出した基板の表面とを覆うシード層を形成する段階と、シード層の表面に、レジスト層を形成する段階と、レジスト層に、少なくとも一部が第１開口部と重なり、かつ、シード層の一部を露出させる第２開口部を形成する段階と、第２開口部の内部に、導電部材を形成する段階と、レジスト層の少なくとも一部を除去する段階と、リフトオフ層をリフトオフ法により除去して、レジスト層とリフトオフ層との間のシード層を除去する段階とを備える。 （もっと読む）

【課題】本発明は、マスクを追加することなく、周辺ロジック部で形成されるクラッド配線構造の配線を１層に抑えた半導体装置及びその製造方法を提供することを目的とする。
【解決手段】本発明の１つの実施形態は、（ａ）クラッド配線構造を採用する第１配線が形成された層上の磁気メモリ部に磁気トンネル接合構造ＭＴＪを形成する工程と、（ｂ）磁気メモリ部及び周辺ロジック部上に層間絶縁膜６を堆積し、磁気トンネル接合構造ＭＴＪ上の層間絶縁膜６にクラッド配線構造を採用する第２配線を形成する工程と、（ｃ）第２配線の一部を選択的にエッチングすることで第２配線にリセス部４２を形成する工程と、（ｄ）リセス部４２を利用してセルフアラインにて第２配線の上部にクラッド部４１を形成する工程と、（ｅ）クラッド部４１を形成後に周辺ロジック部のロジック配線を形成する工程とを備える半導体装置を製造する方法である。 （もっと読む）

【課題】配線抵抗およびビア抵抗のばらつきを配線層全体として抑制できる半導体装置およびその製造方法を提供する。
【解決手段】ビア深さＢＤＥの深い第１のビアホールＶＨ内の導電層（配線層ＩＬ２）と配線層ＩＬ１との接触部の抵抗は、ビア深さＢＤＥの浅い第２のビアホールＶＨ内の導電層（配線層ＩＬ２）と配線層ＩＬ１との接触部の抵抗よりも小さくなっている。 （もっと読む）

【課題】ガスクラスターイオンビーム処理プロセスの適用により、集積回路の相互接続構造に使用される、銅の相互接続配線層の表面上で、層をキャップ化する、改良された集積相互接続、集積回路の構造を形成する方法ならびに機器である。
【解決手段】
銅の拡散が抑制され、電気泳動寿命が向上し、選択金属キャップ化技術の使用、およびそれに付随した問題が解消される。銅のキャップ化処理、清浄化処理、エッチング処理、および膜形成処理用の、ガスクラスターイオンビーム処理モジュールを含む、各種クラスターツール構成について示した。 （もっと読む）

【課題】 キーホール・シームの形成を排除した信頼性が高い高アスペクト比のコンタクト構造体を含む半導体構造を提供する。
【解決手段】 キーホール・シームの形成は、本発明においては、誘電体材料内部に存在する高アスペクト比のコンタクト開口部内に高密度化貴金属含有ライナを設けることによって排除される。高密度化貴金属含有ライナは拡散バリアの上に配置され、これら両方の要素は、本発明のコンタクト構造体の導電性材料を、下層の半導体構造体の導電性材料から分離する。本発明の高密度化貴金属含有ライナは、第１の抵抗率を有する貴金属含有材料の堆積、及び、堆積した貴金属含有材料の抵抗率をより低い抵抗率に減少させる高密度化処理プロセス（熱又はプラズマ）を、堆積した貴金属含有材料に施すことによって形成される。 （もっと読む）

【課題】貫通孔底部にノッチを有する半導体装置のノッチ部に被覆性良好な連続した金属膜を積層するプロセスを提供し、半導体装置の歩留まりと信頼性向上をはかること。
【解決手段】ノッチ部を含む貫通孔にＣＶＤ絶縁膜を積層した後に、バリア層およびシード層のメタル層をスパッタ法により形成する。メタル層のスパッタ成膜中に基板バイアス（負電圧）を印加して、アルゴンやクリプトン等の希ガスのプロセスガスイオンを貫通孔内部へ引き込み、既にある程度貫通孔底部に積層したメタル層をスパッタエッチングするか、貫通孔底部にメタル層を積層すると同時にスパッタエッチングしたメタル材料を貫通孔底部周辺のノッチ部分へ飛散させる。飛散したメタル材料はノッチ部分の絶縁膜上に付着し積層する。Ａｒ＋イオン等により飛散されたメタルは高いエネルギーを有する為、メタル層がノッチ内部へ強固に付着する。 （もっと読む）

【課題】微細コンタクト孔の形状寸法を安定させつつ、コンタクト抵抗ばらつきを低減することができる、半導体装置およびその製造方法を提供する。
【解決手段】半導体基板１１上にニッケルを含む金属シリサイド層１２を形成し、その最表面１２ａを窒化した半導体装置を構成する。この構造によれば、金属シリサイド層最表面１２ａの窒化により、金属シリサイド層１２中に存在するシリコンのダングリングボンドと窒素が結合するため、金属シリサイド層１２中への酸素の拡散を抑制することができる。したがって、金属シリサイド層１２の酸化による電気的絶縁を低減できるため、コンタクト抵抗を安定化することができる。 （もっと読む）

【解決手段】
半導体デバイスの高性能な金属化システムにおいてビア開口をパターニングする間、開口（２２１Ａ）が導電性キャップ層（２１３）を通って延び、適切なイオン衝撃が確立されて下層の金属領域（２１２）の材質が導電性キャップ層（２１３）の露出した側壁部分へ再分配され、それにより保護材質（２１２Ｐ）が確立される。その結果、後続のウエット化学的エッチング処理（２１５）において、導電性キャップ層（２１３）の過度な材質除去の可能性を大幅に低減することができる。 （もっと読む）

【課題】薄膜特性及び接着性が改善が可能な基板構造形成方法及びこれを用いて形成された基板構造を提供する
【解決手段】基板構造を形成する方法は、基板１０をエッチングして垂直面５１を有するエッチング部５０を形成する段階と、基板１０の全面上にまたは基板１０に部分的に拡散物質層６０を形成する段階と、拡散物質層６０を熱処理して、一部が上記エッチング部５０の表面の下へと拡散したシード層６０’を形成する段階、及びシード層６０’上に金属層７０を形成する段階とを含む。上記方法によれば、シード層６０’によって基板１０のエッチング部５０の表面特性が改善されることもあるので、エッチング部５０の垂直面５１に接着性に優れ且つ均一な厚さの金属層７０を形成することができる。 （もっと読む）

【課題】一般に電流量確保のため、ショットキー接合領域上に多数のコンタクト電極をマトリクス上に密集配置することが行われ、コンタクトホールの底のシリサイド層の表面をスパッタ・エッチング処理することが広く行われているが、このようにショットキー接合領域上に電極を配置した構造では、このスパッタ・エッチング量の変化により、ショットキー・バリア・ダイオードの逆方向リーク電流が変動する問題を解決するため、特性ばらつきの少ないショットキー・バリア・ダイオード（ＳＢＤ）の半導体集積回路装置への組み込み技術を提供する。
【解決手段】周辺の素子分離領域に接したガードリング９上に、コンタクト電極１１を配置したショットキー・バリア・ダイオードを有する半導体集積回路装置。 （もっと読む）

【課題】 半導体基板のストリートに合金層を形成すること無く、しかもバリア層の横方向エッチングであるサイドエッチング量が少ない半導体装置および半導体装置の製造方法を提供する。
【解決手段】 半導体装置の入出力端子となる電極パッド２と、電極パッド２上に順次設けるバリア層および共通電極層６と、この共通電極層６上に設ける突起電極１１を有する半導体装置において、バリア層は、２層からなるとともに、突起電極１１材料または共通電極層６材料と電極パッド２材料とが相互に拡散することを抑制する材料からなり、共通電極層６側の第２のバリア層５は、電極パッド２側の第１のバリア層４より膜厚が薄い半導体装置およびその製造方法により、第２のバリア層５のサイドエッチング量を少なくすることが可能となり、さらに半導体基板のストリートに合金層が形成されることはない。 （もっと読む）

【課題】 耐湿（耐水分、耐水素）性の優れた強誘電体膜を有するキャパシタのパッド構造を備え、パッドに傷が生じても、水素、水分に対する耐性を回復することのできる半導体装置の製造方法及び半導体装置を提供する。
【解決手段】 半導体基板の上方に電極間に挟まれた強誘電体膜を備えたキャパシタを形成する工程と、半導体基板の上方にキャパシタの電極と電気的に接続されるパッド電極を形成する工程と、半導体基板の上方にパッド電極を保護する保護膜を形成する工程と、保護膜にパッド電極の少なくとも一部が露出する開口部を形成する工程と、パッド電極の表面に測定端子を当てる工程と、測定端子を当てたパッド電極の表面をエッチングする工程と、保護膜とパッド電極の開口部を覆う水素吸蔵膜を形成する工程と、を含む。 （もっと読む）

【課題】絶縁膜に設けたホールパターンに形成された導電体膜の断線を防止できる構造を備えた半導体装置を提供する。
【解決手段】半導体装置の製造方法は、第１の導電体膜上に絶縁膜を形成し、絶縁膜を露出する開口部を有するマスク膜を用いた異方性エッチングにより、開口部に露出した絶縁膜の上部に凹部を形成すると共に、マスク膜の側壁部下部に反応生成物を付着させる。次に、等方性エッチングにより、マスク膜の側壁部を水平方向に後退させると共に、異方性エッチングにより、凹部の底部に露出した絶縁膜を垂直方向に掘り下げながら、マスク膜の側壁部下部に付着した反応生成物を除去する。次に、異方性エッチングにより、凹部の周囲に存在する絶縁膜を鉛直方向に掘り下げて段差部を形成すると共に、凹部の底部を貫通させて第１の導電体膜を露出させる。その後、第１の導電体膜の上に第２の導電体膜を形成する。 （もっと読む）

集積回路中の銅線を完全に取り囲んでいるケイ酸マンガン層及び窒化ケイ素マンガン層を組み込んだ集積回路用の配線構造、及びその製造方法を提供する。ケイ酸マンガンは、銅が配線から拡散しないためのバリアを形成し、それにより、絶縁体が磁気尚早に損しないよう保護し、トランジスタが銅により劣化しないように保護する。また、ケイ酸マンガン及び窒化ケイ素マンガンは、銅と絶縁体の間の強い接着を促進し、これゆえに製造及び使用の間のデバイスの機械的な完全性が保持される。また、銅−ケイ酸マンガン界面及び窒化ケイ素マンガン界面における強い接着は、デバイスの使用の間の銅のエレクトロマイグレーションによる損傷から保護する。また、マンガン含有シースは、銅がその周囲の酸素又は水により腐食しないよう保護する。 （もっと読む）

【課題】貫通孔を有するシリコンウエハの貫通孔にオーバーハング形状や内部ボイドがなくめっきを充填する方法を提供すること。
【解決手段】シリコンウエハ内の貫通孔開口部と同位置に開口部を有するプレートを一定の距離をおいてシリコンウエハの貫通孔開口部にプレート開口部を合わせて、めっき電極側に向けて配置してめっきを行う。プレート開口径は貫通孔開口径より少し小さくする。プレート開口径と貫通孔開口径Ｒの差を２ｘとしたとき、ｘ／Ｒを0.1〜0.3、シリコンウエハとプレートの距離を0.05ｍｍ〜1.0ｍｍとしたときに、前記課題を実現できる。プレートは、多孔質セラミックのような絶縁体でかつ多孔質材料が望ましく、シリコンウエハ表面のめっき成長も抑制できる。 （もっと読む）

【課題】微細なコンタクト構造であっても、低コンタクト抵抗のコンタクト構造を形成することができる半導体装置およびその製造方法を提供する。
【解決手段】シリコン基板１１の表面部に形成された不純物領域１５と、不純物領域１５の表面から所定深さにわたって形成された金属シリサイド層１６とを備える。シリコン基板１１上には層間絶縁膜１８が形成され、層間絶縁膜１８を貫通して底部が金属シリサイド層１６に到達するコンタクトホール１９が形成されている。コンタクトホール１９は、金属シリサイド層１６からなる側壁の面積が、金属シリサイド層１６からなる底面の面積よりも大きい開口部になっている。さらに、コンタクトホール１９の、金属シリサイド層１６からなる側壁および底面に接触するコンタクトプラグ２１がコンタクトホール１９に埋め込まれている。 （もっと読む）

【課題】アライメントマークの形成に関連する歩留まりの低下を抑制することができる半導体装置及びその製造方法を提供する。
【解決手段】ＧａＮ層２及びｎ型ＡｌＧａＮ層３に、絶縁性基板１の表面まで到達する開口部６を形成する。次に、開口部６内にソース電極４ｓに接続されるＮｉ層８を導電性エッチングストッパとして形成すると共に、ｎ型ＡｌＧａＮ層３上にアライメントマーク８ａを形成する。次に、絶縁性基板１の裏面にフォトレジスト膜を形成し、アライメントマーク８ａを基準として、ビア用遮光部及びアライメント用遮光部が設けられたフォトマスクの位置合わせを行う。次に、フォトマスクを用いてフォトレジスト膜からビアホール形成用レジストパターンを形成する。次に、ビアホール形成用レジストパターンを用いて、絶縁性基板１に、その裏面側からＮｉ層８まで到達するビアホール１ｓを形成する。そして、ビア配線１６を形成する。 （もっと読む）

【課題】Ｒｕ材料をＣｕ配線のバリアメタル膜として使用した際、ＣＭＰ時にＣｕ溶出の発生しないＣｕ配線形成方法を提供する。
【解決手段】層間絶縁膜上面の第１のバリアメタル上に形成された第２のバリアメタル膜（Ｒｕ膜）を除去する工程（ｄ）と、前記工程（ｄ）の後に、前記第１及び第２のバリアメタル膜上にシード銅（Ｃｕ）膜を堆積する工程（ｅ）とを有する。このように、シード銅膜を形成する前に、上面の第２のバリアメタル膜を除去してしまうことにより、この第２のバリアメタル膜と銅との電池効果で、銅がスラリー中に溶出することを防ぐ。 （もっと読む）

【課題】バリア膜を薄くする場合であっても良好なバリア性を確保し得る半導体装置及びその製造方法を提供する。
【解決手段】半導体基板１０上に形成された第１の導電体３２と、半導体基板上及び第１の導電体上に形成され、第１の導電体に達するコンタクトホール５２と、コンタクトホールの上部に接続された溝５４とが形成された、酸素を含む絶縁膜４８と、コンタクトホールの側面並びに溝の側面及び底面に形成された酸化ジルコニウム膜６２と、コンタクトホール内及び溝内における酸化ジルコニウム膜上に形成されたジルコニウム膜６４と、コンタクトホール内及び溝内に埋め込まれたＣｕより第２の導電体７０とを有している。 （もっと読む）

【課題】 半導体装置及びその製造方法に関し、ダマシン構造を有する銅多層配線を構成するトレンチのＣＭＰ工程後に露出した低誘電率膜表面のダメージを回避して配線信頼性を確保するとともに、直列抵抗の増大を抑制する。
【解決手段】 ポーラス絶縁膜に設けた凹部に埋め込まれた第１の金属膜の少なくとも頂面を、前記ポーラス絶縁膜の頂面と整合する高さまでＺｒ及びＢを含む第２の金属膜で覆う。 （もっと読む）