【課題】基板の側端部に由来する塵の発生を防止して、半導体装置の歩留まりを向上させる。
【解決手段】基板の少なくとも側端部を覆うように保護膜を形成する第１の工程と、フォトレジストパターンを用いたエッチングにより基板の第１の主面に第１の主面に対向して見た形状が環状となる溝を形成する第２の工程と、溝を埋め込むように絶縁膜を形成することにより、絶縁リングを形成する第３の工程と、を有することを特徴とする半導体装置の製造方法。 （もっと読む）

【課題】多孔質低誘電率絶縁膜が用いられていても、絶縁破壊耐性に優れた配線構造の半導体装置を提供する。
【解決手段】ＣＭＰ処理工程を経て配線膜が構成される半導体装置の製造方法であって、ＣＭＰ処理によって汚染された多孔質低誘電率絶縁膜に対して、酸処理、アニール処理、あるいは汚染個所の清浄化処理工程を施し、前記多孔質低誘電率絶縁膜表面の有機成分量、水分量、銅、ナトリウム、カリウム等の残存量を規定値以下に低減する。 （もっと読む）

【課題】装置の信頼性や、製品の歩留まりなどを向上させる。
【解決手段】第１の開口と第２の開口との内部に金属材料を埋め込んで第１プラグと第２プラグとを設けると共に、第１プラグと第２プラグとの間を接続する接続配線を設けることで、接続導電層を形成する。そして、接続導電層において接続配線の上面を被覆するようにパッシベーション膜を形成する。このパッシベーション膜の形成工程では、高密度プラズマＣＶＤ法などのように埋め込み性に優れた成膜法で、ＳｉＯ_２などの絶縁膜を成膜することによって、パッシベーション膜を形成する。 （もっと読む）

【課題】良好なエアギャップを有する半導体装置およびその製造方法を提供する。
【解決手段】実施形態の半導体装置の製造方法は、基体上にライン・アンド・スペース構造を形成する工程と、前記ライン・アンド・スペース構造のラインの側壁および上面に絶縁膜材料で第１の膜を成膜する工程と、前記第１の膜を選択的に除去して前記ライン構造の頂面を露出させる工程と、前記ライン・アンド・スペース構造を跨ぐ第２の膜を塗布成膜法により成膜する工程と、前記第２の膜を熱処理により硬化させる工程と、を持つ。前記第１の膜の厚さは前記スペースの幅の１／２未満であり、前記第２の膜は、前記第１の膜に対する濡れ性が悪い材料で前記ライン・アンド・スペース構造を覆うことにより成膜される。 （もっと読む）

【課題】貫通電極の基板等との熱膨張率差に起因する変形を抑えるにあたり、製造プロセスの工程数を増加させることなく貫通電極の側面形状に起因するデバイス特性の劣化を抑止する、信頼性の高い電子デバイスを提供する。
【解決手段】基板１と、基板１の表面上方に形成された配線１８と、基板１の裏面から基板１を貫通しており、基板１の深さ方向において、第１の開孔１Ａａと、第１の開孔１Ａａよりも開口総面積が小さい第２の開孔１Ａｂとが接続された貫通孔１Ａに形成されてなる貫通ビア３０とを含み、貫通ビア３０は、第１の開孔１Ａａに形成された第１の電極部３０ａと、第２の開孔１Ａｂに形成された第２の電極部３０ｂとが、最外側面が一体形成される。 （もっと読む）

【課題】信頼性が高く、ソースとドレインの間にリーク電流が生じにくく、コンタクト抵抗が小さい半導体装置を提供する。
【解決手段】酸化物半導体膜により形成されるトランジスタの電極膜上に酸化物半導体膜に接して設けられた第１の絶縁膜、及び第２の絶縁膜を積層して形成し、第２の絶縁膜上にエッチングマスクを形成し、エッチングマスクの開口部と重畳する部分の第１の絶縁膜及び第２の絶縁膜をエッチングして電極膜を露出する開口部を形成し、第１の絶縁膜及び第２の絶縁膜の開口部をアルゴンプラズマに曝し、エッチングマスクを除去し、第１の絶縁膜及び第２の絶縁膜の開口部に導電膜を形成し、第１の絶縁膜は加熱により酸素の一部が脱離する絶縁膜であり、第２の絶縁膜は第１の絶縁膜よりもエッチングされにくく、第１の絶縁膜よりもガス透過性が低い。または逆スパッタリングを行ってもよい。 （もっと読む）

【課題】より小さな単位に切り離しも可能なマルチコア半導装置において、前記より小さな単位に切り離した場合に相互接続配線を伝って生じる可能性のある水の侵入を阻止する。
【解決手段】半導体装置は、素子領域を有する半導体基板と、前記素子領域に形成され、第１の開口部を有する内側シールリングと、前記素子領域に形成され、第２の開口部を有する外側シールリングと、前記半導体基板上に形成された、各々配線層を含む複数の層間絶縁膜を積層した積層体よりなる多層配線構造と、前記多層配線構造に含まれる第１の層間絶縁膜とその上の第２の層間絶縁膜の間に形成された耐湿膜と、前記耐湿膜の下側および上側のいずれか一方である第１の側を延在し、前記第１の開口部を通過する第１の部分と、前記耐湿膜の下側および上側の他方である第２の側を延在し、前記第２の開口部を通過する第２の部分と、前記第１の部分と前記第２の部分とを、前記耐湿膜を貫通して接続するビアプラグとを含む配線パターンと、を有する。 （もっと読む）

【課題】大電流を流す第１ビアおよび第１配線を有し、且つ、当該第１ビアおよび第１配線が形成された第１面が平坦な半導体装置を提供する。
【解決手段】第１基板１００と、第１基板１００の第１面側から、当該第１基板１００を貫通する第１ビア４２０と、第１基板１００の第１面に埋設され、少なくとも一つ以上の第１ビア４２０の一端と接続する第１配線４４０と、を備えている。また、第１ビア４２０は、当該第１ビア４２０の側面と当該第１ビア４２０の底面とのなす角θ_１が、第１配線４４０の側面と第１配線４４０の底面とのなす角θ_２より大きい傾斜部を有している。 （もっと読む）

【課題】ボンディングパッド構造を有する裏面照射型センサーとその製造方法を提供する。
【解決手段】本発明は半導体構造を提供する。半導体構造は、正面と背面を有する装置基板;装置基板の正面上に設置される相互接続構造;および、相互接続構造に接続されるボンディングパッドを含む。ボンディングパッドは、誘電材料層中の凹部領域;凹部領域間に挿入される誘電材料層の誘電体メサ; および、凹部領域中と誘電体メサ上に設置される金属層を含む。 （もっと読む）

【課題】高精細化に伴う、貫通孔の微細化とさらに高アスペクト化の貫通電極を有する半導体装置の製造方法を提案する。
【解決手段】半導体基板１の厚み方向に貫通する貫通電極４を有する半導体装置の製造方法であって、半導体基板１の第１の面１ａから第１孔１０を開口する第１の工程と、第１孔１０を含む半導体基板１の第１の面１ａに絶縁膜２を形成する第２の工程と、半導体基板１の第１の面１ａと反対の面である第２の面１ｂから、少なくとも２つの第１孔１０を含んで第１孔１０へ貫通する第２孔１１を開口する第３の工程と、第２孔１１側よりスパッタ法によりシード層３を成膜する第４の工程と、シード層３に金属材料４ａをメッキ法により半導体基板１の第１の面１ａに達するまで第１孔１０を埋める第５の工程と、半導体基板１の第２の面１ｂを第２孔１１の深さ寸法より深く、厚み方向に研削する第６の工程と、を含む。 （もっと読む）

【課題】チャネル形成領域に対しトランジスタの電流駆動能力を向上させる方向に応力をかけ、さらに電流駆動能力が向上し、性能が向上された半導体装置を提供する。
【解決手段】半導体基板１ａの活性領域１ｃが素子分離絶縁膜２で区画され、チャネル形成領域、ゲート絶縁膜、ゲート電極８ａ、ソース・ドレイン領域及び被覆応力膜を有するＮＴｒを有し、ソース・ドレイン領域の両側部に位置する素子分離絶縁膜２ａの表面は、ソース・ドレイン領域の表面より低い位置に形成されており、ゲート電極８ａ、活性領域１ｃ、及び表面がソース・ドレイン領域の表面より低い位置に形成された素子分離絶縁膜２ａを被覆して、チャネル形成領域に対し引張応力を印加する被覆応力膜が形成されている構成とする。 （もっと読む）

【課題】クラック伝播を抑制できる新規な構造を有する半導体装置を提供する。
【解決手段】半導体装置は、半導体基板と、半導体基板に形成された半導体素子と、半導体素子を囲む第１金属リングと、半導体素子を覆って形成され、内部に前記第１金属リングが配置された絶縁膜と、絶縁膜に形成された溝とを有し、第１金属リングは、複数の金属層が積層されて形成され、各々の金属層の外側の側面が一致しているか、または、下側に位置する金属層の外側の側面よりも上側に位置する金属層の外側の側面が内側に位置しており、溝の底面は、第１金属リングより内側に配置された第１部分で、第１金属リングの最上層に位置する金属層の上面以下である。 （もっと読む）

【課題】浮遊状態の配線と洗浄水との間において高い密度で電荷が移動することに起因する配線の高抵抗化を防ぐ。
【解決手段】半導体製造装置の製造工程中において、半導体基板１Ｓなどと絶縁された浮遊状態となる銅配線である第１層配線Ｌ１の上面に、電気的に機能する接続ビアＰＬ２と電気的に機能しないダミービアＤＰ２とを接続させて形成する。これにより、第１層配線Ｌ１の上面に接続ビアＰＬ２を形成するためのビアホールを形成した後の洗浄工程中に、第１層配線Ｌ１に溜まった電荷が洗浄水中に移動する際、前記電荷をダミービアＤＰ２形成用のビアホールにも分散させることで、接続ビアＰＬ２形成用のビアホールの底部のみに前記電荷が集中することを防ぐ。 （もっと読む）

【課題】Ｓｉ−ＣＭＯＳプロセス時術とコンパチブルなＨＥＭＴ装置の製造法を提供する。
【解決手段】基板１０１を提供するステップと、III族窒化物層のスタックを基板上に形成するステップと、窒化シリコンからなり、スタックの上方層に対して上に位置すると共に当接する第１パッシベーション層３０１を形成し、第１パッシベーション層が、現場でスタックに堆積されるステップと、第１パッシベーション層に対して上に位置すると共に当接する誘電体層を形成するステップと、窒化シリコンからなり、誘電体層に対して上に位置すると共に当接する第２パッシベーション層３０３を形成し、第２パッシベーション層が、ＬＰＣＶＤ、ＭＯＣＶＤ又は同等の手法によって４５０℃より高い温度で堆積されるステップと、ソースドレイン・オーミック接触とゲート電極６０１を形成するステップとを備える。 （もっと読む）

【課題】縦型トランジスタのＴＤＤＢ耐性を向上させ、かつ、閾値電圧がばらつくことも抑制する。
【解決手段】ゲート電極１２０の上端は、半導体基板１００の表面よりも下に位置している。絶縁層３４０は、ゲート電極１２０上及びその周囲に位置する半導体基板１００上に形成されている。絶縁層３４０は、第１絶縁膜３４２及び低酸素透過性絶縁膜３４４を有している。第１絶縁膜３４２は、例えばＮＳＧ膜であり、低酸素透過性絶縁膜３４４は、例えばＳｉＮ膜である。さらに、低酸素透過性絶縁膜３４４上には、第２絶縁膜３４６が形成されている。第２絶縁膜３４６は、例えばＢＰＳＧ膜である。絶縁層３４０を形成した後、酸化雰囲気で処理することにより、縦型ＭＯＳトランジスタ２０のＴＤＤＢ耐性が向上する。また、絶縁層３４０が低酸素透過性絶縁膜３４４を有することにより、縦型ＭＯＳトランジスタ２０の閾値電圧がばらつくことを抑制できる。 （もっと読む）

【課題】抵抗変化メモリの製造プロセスにおけるＰＥＰ数を削減する。
【解決手段】実施形態に係わる抵抗変化メモリは、第１の方向及びこれに直交する第２の方向にそれぞれ交互に配置される複数の抵抗変化素子ＭＴＪ及び複数のビアＶ０と、複数の抵抗変化素子ＭＴＪの側壁上に配置される複数の側壁絶縁層ＰＬとを備える。複数の抵抗変化素子ＭＴＪは、一定ピッチで格子状に配置され、複数の側壁絶縁層ＰＬの側壁に垂直な方向の厚さは、複数の側壁絶縁層ＰＬが互いに部分的に接触し、複数の側壁絶縁層ＰＬ間に複数のホールが形成される値に設定される。複数のビアＶ０は、これら複数のホール内に配置される。 （もっと読む）

【課題】携帯電話などに使用されるハイパワーアンプの出力段は、多数のＬＤＭＯＳＦＥＴセルを集積し、通常、複数のＬＤＭＯＳＦＥＴを構成するＬＤＭＯＳＦＥＴ部を有する。このＬＤＭＯＳＦＥＴセルにおいては、裏面のソース電極と表面のソース領域との間の抵抗を低減するために、半導体基板に高濃度にボロンドープされたポリシリコンプラグが埋め込まれている。本願発明者らが、このポリシリコンプラグについて、検討したところによって、熱処理に起因してポリシリコンプラグの固相エピタキシャル成長により、ポリシリコンプラグが収縮し、それによってシリコン基板に歪が発生し、リーク不良等の原因となることが明らかとなった。
【解決手段】本願発明は、ＬＤＭＯＳＦＥＴを有する半導体集積回路装置において、半導体基板に埋め込まれたシリコン系導電プラグのボロン濃度が、固溶限界内に於いて、８．１ｘ１０^２０ａｔｏｍ/ｃｍ^３以上である。 （もっと読む）

【課題】マスク倒れを防止でき、しかもＡｌＣｕ配線のサイドエッチングを防止することができる半導体装置およびその製造方法を提供すること。
【解決手段】第２層間膜１７上に、下側ＴｉＮ／Ｔｉ膜２９、ＡｌＣｕ膜３０および上側ＴｉＮ／Ｔｉ膜３１を順に積層することによってＡｌＣｕ配線層３４を形成する。次に、ＡｌＣｕ配線層３４上に、ＳｉＯ_２からなるハードマスク３７を形成する。そして、このハードマスク３７を利用してＡｌＣｕ配線層３４をドライエッチングすることにより、第１ＡｌＣｕ配線２０を形成する。第１ＡｌＣｕ配線２０の形成後、この配線２０を窒素プラズマに曝露する。これにより、既存の側壁保護膜３２にＡｌＮが合わさって側壁保護膜３２を分厚くすることができる。 （もっと読む）

【課題】メタルゲート電極とポリシリコン抵抗素子とを同じ半導体基板に混載するとともに、半導体装置の設計の自由度を向上し、また、半導体装置の小型化を図る。
【解決手段】半導体基板１の主面上にゲート絶縁膜を介してＭＩＳＦＥＴ用のメタルゲート電極が形成され、また、半導体基板１の主面上に積層パターンＬＰを介してポリシリコン抵抗素子用のシリコン膜パターンＳＰが形成されている。メタルゲート電極は金属膜とその上のシリコン膜とを有し、積層パターンＬＰは絶縁膜３ａとその上の金属膜４ａとその上の絶縁膜５ａとを有し、絶縁膜３ａは、前記ゲート絶縁膜と同層の絶縁膜により形成され、金属膜４ａはメタルゲート電極の金属膜と同層の金属膜により形成され、シリコン膜パターンＳＰは、メタルゲート電極のシリコン膜と同層のシリコン膜により形成されている。シリコン膜パターンＳＰは、平面視で絶縁膜５ａに内包されている。 （もっと読む）

【課題】微細な貫通孔を有する膜を形成することが可能な膜の製造方法、およびこの方法を用いた表示装置の製造方法を提供する。
【解決手段】第１パターンおよび第２パターンを有する凹版を用いて、第１パターンの膜を基材へ形成する第１転写工程と、第１パターンの膜上に第２パターンの膜を形成して、基材上に貫通孔を有する膜を形成する第２転写工程とを備えた膜の製造方法。基板に、ＴＦＴ，絶縁膜および有機ＥＬ素子を順に形成する工程を含み、絶縁膜を形成する工程は、第１パターンおよび第２パターンを有する凹版を用いて、第１パターンの膜を基材へ形成する第１転写工程と、第１パターンの膜上に第２パターンの膜を形成して、基材上に貫通孔を有する膜を形成する第２転写工程とを備えた表示装置の製造方法。 （もっと読む）