半導体装置およびその製造方法
【課題】良好なエアギャップを有する半導体装置およびその製造方法を提供する。
【解決手段】実施形態の半導体装置の製造方法は、基体上にライン・アンド・スペース構造を形成する工程と、前記ライン・アンド・スペース構造のラインの側壁および上面に絶縁膜材料で第１の膜を成膜する工程と、前記第１の膜を選択的に除去して前記ライン構造の頂面を露出させる工程と、前記ライン・アンド・スペース構造を跨ぐ第２の膜を塗布成膜法により成膜する工程と、前記第２の膜を熱処理により硬化させる工程と、を持つ。前記第１の膜の厚さは前記スペースの幅の１／２未満であり、前記第２の膜は、前記第１の膜に対する濡れ性が悪い材料で前記ライン・アンド・スペース構造を覆うことにより成膜される。
【解決手段】実施形態の半導体装置の製造方法は、基体上にライン・アンド・スペース構造を形成する工程と、前記ライン・アンド・スペース構造のラインの側壁および上面に絶縁膜材料で第１の膜を成膜する工程と、前記第１の膜を選択的に除去して前記ライン構造の頂面を露出させる工程と、前記ライン・アンド・スペース構造を跨ぐ第２の膜を塗布成膜法により成膜する工程と、前記第２の膜を熱処理により硬化させる工程と、を持つ。前記第１の膜の厚さは前記スペースの幅の１／２未満であり、前記第２の膜は、前記第１の膜に対する濡れ性が悪い材料で前記ライン・アンド・スペース構造を覆うことにより成膜される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年の半導体装置の微細化においては、高速化・低消費電力化に寄与するために抵抗および容量のより一層の低減が求められている。例えば、容量の低減に注目した場合、低誘電率の層間絶縁膜の開発は急務であり、低誘電率化の一つの方法として、例えば配線間のスペースにエアギャップを有する半導体装置が知られている。
【０００３】
エアギャップを形成する技術の一つとして塗布成膜法カバレッジの悪いＣＶＤ法を用いる方法が知られているが、段差被覆性が悪い条件を用いたとしても、配線間の全部または一部が覆われてしまう。
【０００４】
このように、従来から、配線間にほとんど絶縁膜が埋め込まれない、すなわち空隙率の大きいエアギャップを形成することは容易でなかった。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−２９５９３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明が解決しようとする課題は、空隙率の大きいエアギャップを有する半導体装置およびその製造方法を提供することである。
【課題を解決するための手段】
【０００７】
実施形態の半導体装置の製造方法は、基体上にライン・アンド・スペース構造を形成する工程と、前記ライン・アンド・スペース構造のラインの側壁および上面に絶縁膜材料で第１の膜を成膜する工程と、前記第１の膜を選択的に除去して前記ライン領域の頂面を露出させる工程と、前記ライン・アンド・スペース領域を跨ぐ第２の膜を塗布成膜法により成膜する工程と、前記第２の膜を熱処理により硬化させる工程と、を持つ。前記第１の膜の厚さは前記スペースの幅の１／２未満であり、前記第２の膜は、前記第１の膜に対して濡れ性の悪い材料で前記ライン・アンド・スペース構造を覆うように成膜される。
【図面の簡単な説明】
【０００８】
【図１Ａ】実施形態１による半導体装置の主要部を示す略示断面図。
【図１Ｂ】図１Ａに示す半導体装置の変形例の一つを示す略示断面図。
【図２Ａ】実施形態１による半導体装置の製造方法を説明する略示断面図。
【図２Ｂ】実施形態１による半導体装置の製造方法を説明する略示断面図。
【図２Ｃ】実施形態１による半導体装置の製造方法を説明する略示断面図。
【図２Ｄ】実施形態１による半導体装置の製造方法を説明する略示断面図。
【図３】実施形態１による半導体装置の製造方法を説明する略示断面図。
【図４】実施形態１による半導体装置の製造方法を説明する略示断面図。
【図５】実施形態１による半導体装置の製造方法を説明する略示断面図。
【図６】実施形態１による半導体装置の製造方法を説明する略示断面図。
【図７】実施形態１による半導体装置の製造方法を説明する略示断面図。
【図８】実施形態２による半導体装置の製造方法を説明する略示断面図。
【図９】実施形態２による半導体装置の主要部を示す略示断面図。
【図１０】図９示す半導体装置の変形例の１つを示す略示断面図。
【図１１】実施形態３による半導体装置の製造方法を説明する略示断面図。
【図１２】実施形態３による半導体装置の製造方法を説明する略示断面図。
【図１３】実施形態３による半導体装置の製造方法を説明する略示断面図。
【発明を実施するための形態】
【０００９】
以下、実施の形態のいくつかについて図面を参照しながら説明する。図面においては、同一の部分には同一の参照番号を付し、その重複説明を適宜省略する。
【００１０】
（１）実施形態１による半導体装置
図１Ａは、実施形態１による半導体装置の主要部を示す略示断面図である。図１Ａに示す半導体装置は、基板Ｓと、ライン・アンド・スペース構造体１と、第１絶縁膜３と、第２絶縁膜７とを備える。
基板Ｓは、シリコン基板であり、本実施形態において例えば基体に対応する。基板Ｓは、シリコン基板に限ることは勿論なく、例えばガラス基板でもセラミック基板でもよい。
【００１１】
ライン・アンド・スペース構造体１は、シリコン基板上に所定の間隔でラインパターンとスペースパターンとが交互に繰り返し配置されたものである。ラインパターンは金属で形成され、本実施形態において金属配線をなす。
第１絶縁膜３は、ライン・アンド・スペース構造体１の金属配線の側面および底面に、例えばシリコン窒化膜で成膜される。第１絶縁膜３の厚さは、スペースの幅をＷ１とすると、（１／２）×Ｗ１未満である。本実施形態において、第１絶縁膜３は例えば第１の膜に対応する。
【００１２】
第２絶縁膜７は、絶縁膜３に対して濡れ性の悪い材料、例えばＭＳＱ（Ｍｅｔｈｙｌ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）などの炭素を含有したシリコン酸化膜で、ライン・アンド・スペース構造体１のスペースを跨ぐようにライン・アンド・スペース構造体１の上に形成される。本実施形態において、第２絶縁膜７は例えば第２の膜に対応する。このような構造により、図１Ａの半導体装置において、ライン・アンド・スペース構造体１の各金属配線間には、第１絶縁膜３および第２絶縁膜７で囲まれたエアギャップが形成される。後に製造方法の実施の形態として説明するように、実際の製造工程においては第２絶縁膜７の材料であるＭＳＱが若干量だけスペース内に流れ込む場合があるために、第２絶縁膜７のスペース内の底面が図１の点線に示す形状になることがあり、さらに、図１Ｂの変形例の一点鎖線に示すような形状になることもあるが、図１Ｂの一点鎖線を超えて流れ込むことは無く、少なくとも第１絶縁膜３の底面は全て露出している。この結果、本実施形態の半導体装置は、良好なエアギャップ構造を備える。これにより、配線抵抗および容量のいずれにおいても低減された半導体装置が提供される。
【００１３】
なお、上述の説明では第２絶縁膜７として濡れ性の悪い材料であるＭＳＱを一例として示したが、ここでいう「濡れ性」は、下地材料上に第２絶縁膜７を、液体状の原材料薬液を用いて塗布成膜法により形成する場合において、仮に薬液が孤立した状態を保てるような微少量だけを滴下した場合に、その薬液の表面張力や下地材料と薬液との界面張力によって決まる、接触角を用いて定量的に定義することができる。一般に、「濡れ性」は固体上に液体をおいたときの広がり方で表すことができ、固体と液体とがある角度θで接触しているとき、上記角度θを接触角といい、接触角θが小さいほど濡れ性がよく、接触角θが大きいほど濡れ性が悪い、といわれる。本件明細書における「濡れ性」とは、下地材料の上に絶縁膜を形成する際に、該絶縁膜を形成するための材料を含有する薬液を下地材料に滴下したときの接触角から定量化することができる。本実施形態においては、第２絶縁膜７を形成するための、第２絶縁膜７の材料を含有する薬液を、下地材料に滴下したときの接触角から定量化できる。接触角の実際の測定においては薬液は固化しており、固体（下地絶縁膜３）上に固体（第２の絶縁膜７）が形成された構造となるが、薬液を用いた塗布成膜法によるＭＳＱ等の形成においては、その固化時においても形状が大きく変わることはないため、濡れ性の評価が可能になる。
【００１４】
図１Ａに示す半導体装置の製造方法を、実施形態１および２による半導体装置の製造方法として図１Ａ乃至図８を参照しながら説明する。
【００１５】
（２）実施形態１による半導体装置の製造方法
図２Ａ乃至図７は、実施形態１による半導体装置の製造方法を説明する略示断面図である。
まず、図２Ａに示すように、基板Ｓ上に、金属の積層膜２を形成し、次に、図２Ｂに示すように、フォトレジストＲを形成する。次に、ドライエッチングにより図２Ｃに示すように積層膜２を選択的に除去し、最後にフォトレジストＲを除去することにより、図２Ｄに示すようにライン・アンド・スペース構造体１を形成する。
【００１６】
次に、図３に示すように、例えばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いてライン・アンド・スペース構造体１の表面、および基板Ｓで表面が露出した領域上にのみ絶縁膜材料、例えばシリコン窒化膜で第１絶縁膜４を成膜する。このとき、第１の絶縁膜４の厚さは、ライン・アンド・スペース構造体１のスペースの幅をＷ１とすると、（１／２）×Ｗ１未満とする。
続いて、図４に示すように、スペース内部への埋め込みが可能な、第１絶縁膜４に対して良好な濡れ性を有する材料、例えばアモルファスシリコン膜、あるいはシリコン酸化膜を、第３の膜６として、ライン・アンド・スペース構造体１を覆うように成膜する。これにより、第３の膜６は各スペース内部を充填する。
【００１７】
次に、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）により第３の膜６、および第１の絶縁膜４のうちラインの上部に成膜された部分を除去し、図５に示すように、ライン・アンド・スペース構造体１の頂面を露出させる。これにより、第１絶縁膜４および第３絶縁膜６は、それぞれ第１絶縁膜３および第３の膜５となる。
【００１８】
その後、図６に示すように、スペース内部に埋め込まれた第３の膜５をウェットエッチングにより除去する。
【００１９】
続いて、絶縁膜３に対して濡れ性の悪い材料、例えばＭＳＱなどの炭素を含有したシリコン酸化膜で第２絶縁膜８をライン・アンド・スペース構造体１へ塗布成膜法により成膜する。このとき第２絶縁膜８は、絶縁膜３に対する濡れ性の悪さのため、スペース領域の第１絶縁膜３上には成膜されない。これにより、図７に示すように、スペース領域に第２絶縁膜８が流れ込まれずに第１絶縁膜３が存在しないライン上部に成膜される。これにより、各スペース領域を跨いでライン・アンド・スペース構造体１の頂面を繋ぐように第２絶縁膜８が成膜される。絶縁膜３に対する第２絶縁膜８の濡れ性の評価のため、第２絶縁膜８の材料を含有する薬液を下地の絶縁膜３に滴下したときの接触角を測定したところ、約９０度であった。
【００２０】
その後は、高温での熱処理を行うことで第２絶縁膜８を硬化させて第２絶縁膜７とする。これにより、スペース内、即ち、金属配線間にエアギャップが良好に形成されて図１に示す半導体装置が提供される。
【００２１】
本実施形態によれば、ライン・アンド・スペース構造体１を覆うように第１絶縁膜４に対して良好な濡れ性を有する材料で第３の絶縁膜６を成膜することにより各スペース領域を第３の絶縁膜６で一旦充填するので、その後のＣＭＰ工程において、パターン倒れの懸念が解消される。これにより、エアギャップ構造を安定的に形成することができる。第１絶縁膜４に対する第３の絶縁膜６の濡れ性の評価のため、第３の絶縁膜６の材料を含有する薬液を下地の絶縁膜４に滴下したときの接触角を測定したところ、約４０度であった。
【００２２】
（３）実施形態２による半導体装置の製造方法
図８は、実施形態２による半導体装置の製造方法を説明する略示断面図である。
まず、前述した実施形態１による半導体装置の製造方法と同様にして基板Ｓ上にライン・アンド・スペース構造体１を形成し（図２参照）、例えばＣＶＤ法を用いてライン・アンド・スペース構造体１の表面に絶縁膜材料、例えばシリコン窒化膜で第１絶縁膜４を成膜する（図３参照）。このとき、第１絶縁膜４の厚さは、ライン・アンド・スペース構造体１のスペースの幅をＷ１とすると、（１／２）×Ｗ１未満とする。
【００２３】
次いで、スペース領域を除いて、ライン・アンド・スペース構造体１の頂面に形成されている第１絶縁膜４をＣＭＰによって除去することにより、図８に示すように、第１絶縁膜３とする。
【００２４】
続いて、前述した実施形態１と同様に、第１絶縁膜３に対して濡れ性の悪い絶縁膜材料、例えばＭＳＱなどの炭素を含有したシリコン酸化膜をライン・アンド・スペース構造体１上へ塗布成膜法により成膜し、スペース領域を跨いでライン・アンド・スペース構造体１の頂面を繋ぐ第２絶縁膜８を成膜し（図７参照）、その後は、高温の熱処理で第２絶縁膜８を硬化させて第２絶縁膜７とすることにより、スペース領域、即ち、金属配線間にエアギャップが形成されて図１に示す半導体装置が提供される。なお、第２絶縁膜８の材料を含有する薬液を下地の第１絶縁膜３に滴下した際の接触角は約８０度であった。
【００２５】
本実施形態によれば、上述した実施形態１による製造方法のように、第１絶縁膜４に対して良好な濡れ性を有する第３の絶縁膜６で各スペース領域を一旦充填することなく、第２絶縁膜８を直接ライン・アンド・スペース構造体１上に成膜するので、実施形態１と比較してより少ない工程数で良好なエアギャップを金属配線間に形成することができる。
【００２６】
また、上述した実施形態１および２の半導体装置の製造方法によれば、塗布材料であるＭＳＱなどの炭素を含有したシリコン酸化膜について、本来持ち得る絶縁膜としての特性を劣化させることなく、エアギャップを良好に形成させることが可能となる。これにより、低誘電率化が実現されるとともに、機械強度や耐熱性に優れた層間絶縁膜を備える半導体装置が提供される。
【００２７】
（４）実施形態２による半導体装置
図９は、本実施形態による半導体装置の主要部を示す略示断面図である。図９に示す半導体装置は、基板Ｓと、シリコン酸化膜２２と、ライン・アンド・スペース構造体と、側壁膜２５と、エアギャップ形成用絶縁膜３０と、を備える。
基板Ｓは、シリコン基板であり、本実施形態において例えば基体に対応する。基板Ｓは、シリコン基板に限ることはなく、例えばガラス基板でもセラミック基板でもよい。
【００２８】
シリコン酸化膜２２は、基板Ｓ上に形成される。シリコン酸化膜２２上には、間隔Ｗ２で互いに平行に配置されたラインパターンで構成されるライン・アンド・スペース構造体が形成される。各ラインパターンは、金属配線層２３とプラズマシリコン窒化膜２４が順次に形成された積層体で構成される。ラインパターンの側壁には、例えばシリコン酸化膜で側壁膜２５が成膜される。そして、ライン・アンド・スペース構造体の上には、スペース領域を跨いでプラズマシリコン窒化膜２４および側壁膜２５の頂面を繋ぐように、側壁膜２５に対して濡れ性の悪い材料、例えばＭＳＱなどの炭素を含有したシリコン酸化膜でエアギャップ形成用絶縁膜３０が成膜されている。スペース領域の底面（シリコン酸化膜２２の上面）は少なくともその全面が露出しており、本実施形態において、エアギャップ形成用絶縁膜３０のスペース領域における底面の高さは、金属配線層２３の底面よりも高い。また、エアギャップ形成用絶縁膜３０のスペース領域における底面の高さが金属配線層２３の頂面よりも高いとさらに望ましい。配線間容量がさらに低減されるからである。このように、本実施形態では、配線間容量に寄与する、金属配線層２３の側面にエアギャップ形成用絶縁膜３０が形成されていないので、ラインパターン間でエアギャップが良好に形成されている。本実施形態において、側壁膜２５は例えば第１の膜に対応し、エアギャップ形成用絶縁膜３０は例えば第２の膜に対応する。
【００２９】
図９に示す半導体装置について、ライン幅３０ｎｍおよびスペース幅３０ｎｍの場合で配線間容量を測定したところ、エアギャップを形成していない場合の構造の容量の約６５％にまで容量が低減しており、また、その容量のばらつきは、平均値に対して１σがわずか±５％であった。
【００３０】
以上述べた実施形態１および２による半導体装置においては、ライン・アンド・スペース構造体のスペース内にエアギャップが良好に形成されているので、配線抵抗および容量のいずれもが低減されており、高速動作・低消費電力の双方が実現される。
【００３１】
図９では、金属配線２３の上にシリコン窒化膜２４が形成され、これらの積層体の側壁にシリコン酸化膜で側壁膜２５が形成された構造を示したが、これら材料の組み合わせに限られるものでは決してない。本実施形態のライン・アンド・スペース構造体で、その上面に塗布・形成される膜の材料とラインパターンの側面に形成される材料とが互いに異なっており、かつ、ラインパターンの側面に形成される材料に対して、上面に塗布・形成される膜の濡れ性が悪ければ、図９の構造と同様の効果を得ることができる。例えば、側壁膜として有機系の膜でもよいし、他の低誘電率絶縁膜材料でもよい。その場合は、金属配線２３の上でエアギャップ形成用絶縁膜３０と接する膜は、図９のシリコン窒素化膜２４でなく、他の材料、例えばシリコン酸化膜でもよい。
【００３２】
このような構造の一例を本実施形態の変形例として図１０に示す。図１０に示す半導体装置の側壁膜２８においては、シリコン酸化膜中に炭素（Ｃ）が５％以上の濃度で含まれている。また、金属配線２３の上にはシリコン酸化膜２９が成膜されてその頂面でエアギャップ形成用絶縁膜３０と接している。
【００３３】
側壁膜として炭素（Ｃ）を含む材料、または低誘電率材料を用いることにより、これらの材料の濡れ性が悪いために良好なエアギャップが形成されることに加え、これらの材料の比誘電率が、概略２．５〜３．５であり、シリコン酸化膜の４．２、またはシリコン窒化膜の７．５よりも小さいので、配線間容量をさらに低減することができる。
【００３４】
（５）実施形態３による半導体装置の製造方法
図９に示す半導体装置の製造方法を、実施形態３による半導体装置の製造方法として以下に説明する。図１１乃至図１３は、本実施形態による半導体装置の製造方法を説明する略示断面図である。
【００３５】
まず、基板Ｓ上にシリコン酸化膜２２を成膜し、次いで、金属、プラズマシリコン窒化膜２３をシリコン酸化膜２２上に積層した後、図示しないフォトレジストを形成して既知のドライエッチングを行って該積層体を選択的に除去し、最後にフォトレジストを除去して図１１に示すように、金属配線２３およびプラズマシリコン窒化膜２４でなるラインパターンが所定間隔Ｗ２で互いに平行に配置されたライン・アンド・スペース構造体を形成する。
【００３６】
このとき、シリコン窒化膜２４の肩部は、シリコン窒化膜２４と金属配線２３の加工のためのエッチングの際に、レジスト自体がエッチングされることにより、なだらかな傾きを持つ形状となる。また、本実施形態において、金属配線２３の幅、およびその間隔の幅Ｗ２は、例えばいずれも２５ｎｍとなっており、金属配線２３の材料は、例えばタングステン（Ｗ）であり、その厚さは１００ｎｍ、その上層のシリコン窒化膜は７５ｎｍとなっている。
【００３７】
次いで、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）−ＣＶＤ法により、図１２に示すようにシリコン酸化膜２６を成膜し、金属配線２３の側面をカバーする。本実施形態において、シリコン酸化膜２６の厚さは例えば４ｎｍである。この厚さは、後の工程で隙間をエアギャップとして残すため、スペース幅Ｗ２の１／２未満であることが望ましい。この一方、シリコン酸化膜２６の厚さは、後工程による加工でシリコン酸化膜２６自体が消滅しない程度、即ち概略２ｎｍ程度以上は必要である。
【００３８】
続いて、シリコン酸化膜２６のうち金属配線２３の側面に形成されている部分を残すように、ドライエッチングを行い、図１３に示すような側壁膜２５を形成する。これは公知の異方性のあるドライエッチングにより形成することができる。図１３の例においても、側壁膜２５の厚さはスペース幅Ｗ２の１／２未満であることが望ましい。
【００３９】
その後は、前述した実施形態１および２と同様にして、側壁膜２５に対して濡れ性が悪い材料、例えばＭＳＱなどの炭素を含有したシリコン酸化膜をライン・アンド・スペース構造体上に塗布して高温の熱処理で硬化させてエアギャップ形成用絶縁膜３０とする。エアギャップ形成用絶縁膜３０は、側壁膜２５に対する濡れ性の悪さから、スペース領域に入らずに、プラズマシリコン窒化膜２４の頂面および側壁膜２５の上端部にのみ成膜する。これにより、図９に示す配線間エアギャップ構造が提供される。なお、エアギャップ形成用絶縁膜３０の材料を含有する薬液を下地の側壁膜２５に滴下した際の接触角は約６５度であった。
【００４０】
また、側壁膜２５に代えて、側壁膜２８としてＣを５％以上の濃度で含むシリコン酸化膜を用いてもよく、この場合には配線間の容量をさらに下げることができる。
【００４１】
このように、本実施形態によれば、特性ばらつきの少ないエアギャップ構造を安定的に形成することができる。
【００４２】
なお、上述の実施形態では、ライン・アンド・スペース構造体にエアギャップ構造を形成する場合を取り挙げて説明したが、これに限ることなく、トレンチ構造にも適用でき、同様のエアギャップ構造を実現することができる。
【００４３】
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【００４４】
また、塗布成膜法により絶縁膜を形成した場合に、その濡れ性は下地材料、および塗布材料によって異なるが、濡れ性の悪さを特長として成膜する場合には概略６０度以上の接触角があれば、また、濡れ性のよさを特長として成膜する場合には概略４５度以下の接触角であれば、それぞれ本発明の趣旨を反映したエアギャップ構造の形成が可能である。
【符号の説明】
【００４５】
１…ライン・アンド・スペース構造体、２…金属の積層膜、３，４…絶縁膜、５，６…絶縁膜（下地に対する濡れ性が良好）、７，８，３０…エアギャップ形成用絶縁膜（下地材料により濡れ性が異なる）、２２，２５，２６，２９…シリコン酸化膜、２３…金属配線層、２４…プラズマシリコン窒化膜、２８…炭素を含むシリコン酸化膜、Ｒ…フォトレジスト、Ｓ…基板、Ｗ１…スペース幅、Ｗ２…スペース幅
【技術分野】
【０００１】
本発明の実施形態は、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年の半導体装置の微細化においては、高速化・低消費電力化に寄与するために抵抗および容量のより一層の低減が求められている。例えば、容量の低減に注目した場合、低誘電率の層間絶縁膜の開発は急務であり、低誘電率化の一つの方法として、例えば配線間のスペースにエアギャップを有する半導体装置が知られている。
【０００３】
エアギャップを形成する技術の一つとして塗布成膜法カバレッジの悪いＣＶＤ法を用いる方法が知られているが、段差被覆性が悪い条件を用いたとしても、配線間の全部または一部が覆われてしまう。
【０００４】
このように、従来から、配線間にほとんど絶縁膜が埋め込まれない、すなわち空隙率の大きいエアギャップを形成することは容易でなかった。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−２９５９３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明が解決しようとする課題は、空隙率の大きいエアギャップを有する半導体装置およびその製造方法を提供することである。
【課題を解決するための手段】
【０００７】
実施形態の半導体装置の製造方法は、基体上にライン・アンド・スペース構造を形成する工程と、前記ライン・アンド・スペース構造のラインの側壁および上面に絶縁膜材料で第１の膜を成膜する工程と、前記第１の膜を選択的に除去して前記ライン領域の頂面を露出させる工程と、前記ライン・アンド・スペース領域を跨ぐ第２の膜を塗布成膜法により成膜する工程と、前記第２の膜を熱処理により硬化させる工程と、を持つ。前記第１の膜の厚さは前記スペースの幅の１／２未満であり、前記第２の膜は、前記第１の膜に対して濡れ性の悪い材料で前記ライン・アンド・スペース構造を覆うように成膜される。
【図面の簡単な説明】
【０００８】
【図１Ａ】実施形態１による半導体装置の主要部を示す略示断面図。
【図１Ｂ】図１Ａに示す半導体装置の変形例の一つを示す略示断面図。
【図２Ａ】実施形態１による半導体装置の製造方法を説明する略示断面図。
【図２Ｂ】実施形態１による半導体装置の製造方法を説明する略示断面図。
【図２Ｃ】実施形態１による半導体装置の製造方法を説明する略示断面図。
【図２Ｄ】実施形態１による半導体装置の製造方法を説明する略示断面図。
【図３】実施形態１による半導体装置の製造方法を説明する略示断面図。
【図４】実施形態１による半導体装置の製造方法を説明する略示断面図。
【図５】実施形態１による半導体装置の製造方法を説明する略示断面図。
【図６】実施形態１による半導体装置の製造方法を説明する略示断面図。
【図７】実施形態１による半導体装置の製造方法を説明する略示断面図。
【図８】実施形態２による半導体装置の製造方法を説明する略示断面図。
【図９】実施形態２による半導体装置の主要部を示す略示断面図。
【図１０】図９示す半導体装置の変形例の１つを示す略示断面図。
【図１１】実施形態３による半導体装置の製造方法を説明する略示断面図。
【図１２】実施形態３による半導体装置の製造方法を説明する略示断面図。
【図１３】実施形態３による半導体装置の製造方法を説明する略示断面図。
【発明を実施するための形態】
【０００９】
以下、実施の形態のいくつかについて図面を参照しながら説明する。図面においては、同一の部分には同一の参照番号を付し、その重複説明を適宜省略する。
【００１０】
（１）実施形態１による半導体装置
図１Ａは、実施形態１による半導体装置の主要部を示す略示断面図である。図１Ａに示す半導体装置は、基板Ｓと、ライン・アンド・スペース構造体１と、第１絶縁膜３と、第２絶縁膜７とを備える。
基板Ｓは、シリコン基板であり、本実施形態において例えば基体に対応する。基板Ｓは、シリコン基板に限ることは勿論なく、例えばガラス基板でもセラミック基板でもよい。
【００１１】
ライン・アンド・スペース構造体１は、シリコン基板上に所定の間隔でラインパターンとスペースパターンとが交互に繰り返し配置されたものである。ラインパターンは金属で形成され、本実施形態において金属配線をなす。
第１絶縁膜３は、ライン・アンド・スペース構造体１の金属配線の側面および底面に、例えばシリコン窒化膜で成膜される。第１絶縁膜３の厚さは、スペースの幅をＷ１とすると、（１／２）×Ｗ１未満である。本実施形態において、第１絶縁膜３は例えば第１の膜に対応する。
【００１２】
第２絶縁膜７は、絶縁膜３に対して濡れ性の悪い材料、例えばＭＳＱ（Ｍｅｔｈｙｌ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）などの炭素を含有したシリコン酸化膜で、ライン・アンド・スペース構造体１のスペースを跨ぐようにライン・アンド・スペース構造体１の上に形成される。本実施形態において、第２絶縁膜７は例えば第２の膜に対応する。このような構造により、図１Ａの半導体装置において、ライン・アンド・スペース構造体１の各金属配線間には、第１絶縁膜３および第２絶縁膜７で囲まれたエアギャップが形成される。後に製造方法の実施の形態として説明するように、実際の製造工程においては第２絶縁膜７の材料であるＭＳＱが若干量だけスペース内に流れ込む場合があるために、第２絶縁膜７のスペース内の底面が図１の点線に示す形状になることがあり、さらに、図１Ｂの変形例の一点鎖線に示すような形状になることもあるが、図１Ｂの一点鎖線を超えて流れ込むことは無く、少なくとも第１絶縁膜３の底面は全て露出している。この結果、本実施形態の半導体装置は、良好なエアギャップ構造を備える。これにより、配線抵抗および容量のいずれにおいても低減された半導体装置が提供される。
【００１３】
なお、上述の説明では第２絶縁膜７として濡れ性の悪い材料であるＭＳＱを一例として示したが、ここでいう「濡れ性」は、下地材料上に第２絶縁膜７を、液体状の原材料薬液を用いて塗布成膜法により形成する場合において、仮に薬液が孤立した状態を保てるような微少量だけを滴下した場合に、その薬液の表面張力や下地材料と薬液との界面張力によって決まる、接触角を用いて定量的に定義することができる。一般に、「濡れ性」は固体上に液体をおいたときの広がり方で表すことができ、固体と液体とがある角度θで接触しているとき、上記角度θを接触角といい、接触角θが小さいほど濡れ性がよく、接触角θが大きいほど濡れ性が悪い、といわれる。本件明細書における「濡れ性」とは、下地材料の上に絶縁膜を形成する際に、該絶縁膜を形成するための材料を含有する薬液を下地材料に滴下したときの接触角から定量化することができる。本実施形態においては、第２絶縁膜７を形成するための、第２絶縁膜７の材料を含有する薬液を、下地材料に滴下したときの接触角から定量化できる。接触角の実際の測定においては薬液は固化しており、固体（下地絶縁膜３）上に固体（第２の絶縁膜７）が形成された構造となるが、薬液を用いた塗布成膜法によるＭＳＱ等の形成においては、その固化時においても形状が大きく変わることはないため、濡れ性の評価が可能になる。
【００１４】
図１Ａに示す半導体装置の製造方法を、実施形態１および２による半導体装置の製造方法として図１Ａ乃至図８を参照しながら説明する。
【００１５】
（２）実施形態１による半導体装置の製造方法
図２Ａ乃至図７は、実施形態１による半導体装置の製造方法を説明する略示断面図である。
まず、図２Ａに示すように、基板Ｓ上に、金属の積層膜２を形成し、次に、図２Ｂに示すように、フォトレジストＲを形成する。次に、ドライエッチングにより図２Ｃに示すように積層膜２を選択的に除去し、最後にフォトレジストＲを除去することにより、図２Ｄに示すようにライン・アンド・スペース構造体１を形成する。
【００１６】
次に、図３に示すように、例えばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いてライン・アンド・スペース構造体１の表面、および基板Ｓで表面が露出した領域上にのみ絶縁膜材料、例えばシリコン窒化膜で第１絶縁膜４を成膜する。このとき、第１の絶縁膜４の厚さは、ライン・アンド・スペース構造体１のスペースの幅をＷ１とすると、（１／２）×Ｗ１未満とする。
続いて、図４に示すように、スペース内部への埋め込みが可能な、第１絶縁膜４に対して良好な濡れ性を有する材料、例えばアモルファスシリコン膜、あるいはシリコン酸化膜を、第３の膜６として、ライン・アンド・スペース構造体１を覆うように成膜する。これにより、第３の膜６は各スペース内部を充填する。
【００１７】
次に、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）により第３の膜６、および第１の絶縁膜４のうちラインの上部に成膜された部分を除去し、図５に示すように、ライン・アンド・スペース構造体１の頂面を露出させる。これにより、第１絶縁膜４および第３絶縁膜６は、それぞれ第１絶縁膜３および第３の膜５となる。
【００１８】
その後、図６に示すように、スペース内部に埋め込まれた第３の膜５をウェットエッチングにより除去する。
【００１９】
続いて、絶縁膜３に対して濡れ性の悪い材料、例えばＭＳＱなどの炭素を含有したシリコン酸化膜で第２絶縁膜８をライン・アンド・スペース構造体１へ塗布成膜法により成膜する。このとき第２絶縁膜８は、絶縁膜３に対する濡れ性の悪さのため、スペース領域の第１絶縁膜３上には成膜されない。これにより、図７に示すように、スペース領域に第２絶縁膜８が流れ込まれずに第１絶縁膜３が存在しないライン上部に成膜される。これにより、各スペース領域を跨いでライン・アンド・スペース構造体１の頂面を繋ぐように第２絶縁膜８が成膜される。絶縁膜３に対する第２絶縁膜８の濡れ性の評価のため、第２絶縁膜８の材料を含有する薬液を下地の絶縁膜３に滴下したときの接触角を測定したところ、約９０度であった。
【００２０】
その後は、高温での熱処理を行うことで第２絶縁膜８を硬化させて第２絶縁膜７とする。これにより、スペース内、即ち、金属配線間にエアギャップが良好に形成されて図１に示す半導体装置が提供される。
【００２１】
本実施形態によれば、ライン・アンド・スペース構造体１を覆うように第１絶縁膜４に対して良好な濡れ性を有する材料で第３の絶縁膜６を成膜することにより各スペース領域を第３の絶縁膜６で一旦充填するので、その後のＣＭＰ工程において、パターン倒れの懸念が解消される。これにより、エアギャップ構造を安定的に形成することができる。第１絶縁膜４に対する第３の絶縁膜６の濡れ性の評価のため、第３の絶縁膜６の材料を含有する薬液を下地の絶縁膜４に滴下したときの接触角を測定したところ、約４０度であった。
【００２２】
（３）実施形態２による半導体装置の製造方法
図８は、実施形態２による半導体装置の製造方法を説明する略示断面図である。
まず、前述した実施形態１による半導体装置の製造方法と同様にして基板Ｓ上にライン・アンド・スペース構造体１を形成し（図２参照）、例えばＣＶＤ法を用いてライン・アンド・スペース構造体１の表面に絶縁膜材料、例えばシリコン窒化膜で第１絶縁膜４を成膜する（図３参照）。このとき、第１絶縁膜４の厚さは、ライン・アンド・スペース構造体１のスペースの幅をＷ１とすると、（１／２）×Ｗ１未満とする。
【００２３】
次いで、スペース領域を除いて、ライン・アンド・スペース構造体１の頂面に形成されている第１絶縁膜４をＣＭＰによって除去することにより、図８に示すように、第１絶縁膜３とする。
【００２４】
続いて、前述した実施形態１と同様に、第１絶縁膜３に対して濡れ性の悪い絶縁膜材料、例えばＭＳＱなどの炭素を含有したシリコン酸化膜をライン・アンド・スペース構造体１上へ塗布成膜法により成膜し、スペース領域を跨いでライン・アンド・スペース構造体１の頂面を繋ぐ第２絶縁膜８を成膜し（図７参照）、その後は、高温の熱処理で第２絶縁膜８を硬化させて第２絶縁膜７とすることにより、スペース領域、即ち、金属配線間にエアギャップが形成されて図１に示す半導体装置が提供される。なお、第２絶縁膜８の材料を含有する薬液を下地の第１絶縁膜３に滴下した際の接触角は約８０度であった。
【００２５】
本実施形態によれば、上述した実施形態１による製造方法のように、第１絶縁膜４に対して良好な濡れ性を有する第３の絶縁膜６で各スペース領域を一旦充填することなく、第２絶縁膜８を直接ライン・アンド・スペース構造体１上に成膜するので、実施形態１と比較してより少ない工程数で良好なエアギャップを金属配線間に形成することができる。
【００２６】
また、上述した実施形態１および２の半導体装置の製造方法によれば、塗布材料であるＭＳＱなどの炭素を含有したシリコン酸化膜について、本来持ち得る絶縁膜としての特性を劣化させることなく、エアギャップを良好に形成させることが可能となる。これにより、低誘電率化が実現されるとともに、機械強度や耐熱性に優れた層間絶縁膜を備える半導体装置が提供される。
【００２７】
（４）実施形態２による半導体装置
図９は、本実施形態による半導体装置の主要部を示す略示断面図である。図９に示す半導体装置は、基板Ｓと、シリコン酸化膜２２と、ライン・アンド・スペース構造体と、側壁膜２５と、エアギャップ形成用絶縁膜３０と、を備える。
基板Ｓは、シリコン基板であり、本実施形態において例えば基体に対応する。基板Ｓは、シリコン基板に限ることはなく、例えばガラス基板でもセラミック基板でもよい。
【００２８】
シリコン酸化膜２２は、基板Ｓ上に形成される。シリコン酸化膜２２上には、間隔Ｗ２で互いに平行に配置されたラインパターンで構成されるライン・アンド・スペース構造体が形成される。各ラインパターンは、金属配線層２３とプラズマシリコン窒化膜２４が順次に形成された積層体で構成される。ラインパターンの側壁には、例えばシリコン酸化膜で側壁膜２５が成膜される。そして、ライン・アンド・スペース構造体の上には、スペース領域を跨いでプラズマシリコン窒化膜２４および側壁膜２５の頂面を繋ぐように、側壁膜２５に対して濡れ性の悪い材料、例えばＭＳＱなどの炭素を含有したシリコン酸化膜でエアギャップ形成用絶縁膜３０が成膜されている。スペース領域の底面（シリコン酸化膜２２の上面）は少なくともその全面が露出しており、本実施形態において、エアギャップ形成用絶縁膜３０のスペース領域における底面の高さは、金属配線層２３の底面よりも高い。また、エアギャップ形成用絶縁膜３０のスペース領域における底面の高さが金属配線層２３の頂面よりも高いとさらに望ましい。配線間容量がさらに低減されるからである。このように、本実施形態では、配線間容量に寄与する、金属配線層２３の側面にエアギャップ形成用絶縁膜３０が形成されていないので、ラインパターン間でエアギャップが良好に形成されている。本実施形態において、側壁膜２５は例えば第１の膜に対応し、エアギャップ形成用絶縁膜３０は例えば第２の膜に対応する。
【００２９】
図９に示す半導体装置について、ライン幅３０ｎｍおよびスペース幅３０ｎｍの場合で配線間容量を測定したところ、エアギャップを形成していない場合の構造の容量の約６５％にまで容量が低減しており、また、その容量のばらつきは、平均値に対して１σがわずか±５％であった。
【００３０】
以上述べた実施形態１および２による半導体装置においては、ライン・アンド・スペース構造体のスペース内にエアギャップが良好に形成されているので、配線抵抗および容量のいずれもが低減されており、高速動作・低消費電力の双方が実現される。
【００３１】
図９では、金属配線２３の上にシリコン窒化膜２４が形成され、これらの積層体の側壁にシリコン酸化膜で側壁膜２５が形成された構造を示したが、これら材料の組み合わせに限られるものでは決してない。本実施形態のライン・アンド・スペース構造体で、その上面に塗布・形成される膜の材料とラインパターンの側面に形成される材料とが互いに異なっており、かつ、ラインパターンの側面に形成される材料に対して、上面に塗布・形成される膜の濡れ性が悪ければ、図９の構造と同様の効果を得ることができる。例えば、側壁膜として有機系の膜でもよいし、他の低誘電率絶縁膜材料でもよい。その場合は、金属配線２３の上でエアギャップ形成用絶縁膜３０と接する膜は、図９のシリコン窒素化膜２４でなく、他の材料、例えばシリコン酸化膜でもよい。
【００３２】
このような構造の一例を本実施形態の変形例として図１０に示す。図１０に示す半導体装置の側壁膜２８においては、シリコン酸化膜中に炭素（Ｃ）が５％以上の濃度で含まれている。また、金属配線２３の上にはシリコン酸化膜２９が成膜されてその頂面でエアギャップ形成用絶縁膜３０と接している。
【００３３】
側壁膜として炭素（Ｃ）を含む材料、または低誘電率材料を用いることにより、これらの材料の濡れ性が悪いために良好なエアギャップが形成されることに加え、これらの材料の比誘電率が、概略２．５〜３．５であり、シリコン酸化膜の４．２、またはシリコン窒化膜の７．５よりも小さいので、配線間容量をさらに低減することができる。
【００３４】
（５）実施形態３による半導体装置の製造方法
図９に示す半導体装置の製造方法を、実施形態３による半導体装置の製造方法として以下に説明する。図１１乃至図１３は、本実施形態による半導体装置の製造方法を説明する略示断面図である。
【００３５】
まず、基板Ｓ上にシリコン酸化膜２２を成膜し、次いで、金属、プラズマシリコン窒化膜２３をシリコン酸化膜２２上に積層した後、図示しないフォトレジストを形成して既知のドライエッチングを行って該積層体を選択的に除去し、最後にフォトレジストを除去して図１１に示すように、金属配線２３およびプラズマシリコン窒化膜２４でなるラインパターンが所定間隔Ｗ２で互いに平行に配置されたライン・アンド・スペース構造体を形成する。
【００３６】
このとき、シリコン窒化膜２４の肩部は、シリコン窒化膜２４と金属配線２３の加工のためのエッチングの際に、レジスト自体がエッチングされることにより、なだらかな傾きを持つ形状となる。また、本実施形態において、金属配線２３の幅、およびその間隔の幅Ｗ２は、例えばいずれも２５ｎｍとなっており、金属配線２３の材料は、例えばタングステン（Ｗ）であり、その厚さは１００ｎｍ、その上層のシリコン窒化膜は７５ｎｍとなっている。
【００３７】
次いで、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）−ＣＶＤ法により、図１２に示すようにシリコン酸化膜２６を成膜し、金属配線２３の側面をカバーする。本実施形態において、シリコン酸化膜２６の厚さは例えば４ｎｍである。この厚さは、後の工程で隙間をエアギャップとして残すため、スペース幅Ｗ２の１／２未満であることが望ましい。この一方、シリコン酸化膜２６の厚さは、後工程による加工でシリコン酸化膜２６自体が消滅しない程度、即ち概略２ｎｍ程度以上は必要である。
【００３８】
続いて、シリコン酸化膜２６のうち金属配線２３の側面に形成されている部分を残すように、ドライエッチングを行い、図１３に示すような側壁膜２５を形成する。これは公知の異方性のあるドライエッチングにより形成することができる。図１３の例においても、側壁膜２５の厚さはスペース幅Ｗ２の１／２未満であることが望ましい。
【００３９】
その後は、前述した実施形態１および２と同様にして、側壁膜２５に対して濡れ性が悪い材料、例えばＭＳＱなどの炭素を含有したシリコン酸化膜をライン・アンド・スペース構造体上に塗布して高温の熱処理で硬化させてエアギャップ形成用絶縁膜３０とする。エアギャップ形成用絶縁膜３０は、側壁膜２５に対する濡れ性の悪さから、スペース領域に入らずに、プラズマシリコン窒化膜２４の頂面および側壁膜２５の上端部にのみ成膜する。これにより、図９に示す配線間エアギャップ構造が提供される。なお、エアギャップ形成用絶縁膜３０の材料を含有する薬液を下地の側壁膜２５に滴下した際の接触角は約６５度であった。
【００４０】
また、側壁膜２５に代えて、側壁膜２８としてＣを５％以上の濃度で含むシリコン酸化膜を用いてもよく、この場合には配線間の容量をさらに下げることができる。
【００４１】
このように、本実施形態によれば、特性ばらつきの少ないエアギャップ構造を安定的に形成することができる。
【００４２】
なお、上述の実施形態では、ライン・アンド・スペース構造体にエアギャップ構造を形成する場合を取り挙げて説明したが、これに限ることなく、トレンチ構造にも適用でき、同様のエアギャップ構造を実現することができる。
【００４３】
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【００４４】
また、塗布成膜法により絶縁膜を形成した場合に、その濡れ性は下地材料、および塗布材料によって異なるが、濡れ性の悪さを特長として成膜する場合には概略６０度以上の接触角があれば、また、濡れ性のよさを特長として成膜する場合には概略４５度以下の接触角であれば、それぞれ本発明の趣旨を反映したエアギャップ構造の形成が可能である。
【符号の説明】
【００４５】
１…ライン・アンド・スペース構造体、２…金属の積層膜、３，４…絶縁膜、５，６…絶縁膜（下地に対する濡れ性が良好）、７，８，３０…エアギャップ形成用絶縁膜（下地材料により濡れ性が異なる）、２２，２５，２６，２９…シリコン酸化膜、２３…金属配線層、２４…プラズマシリコン窒化膜、２８…炭素を含むシリコン酸化膜、Ｒ…フォトレジスト、Ｓ…基板、Ｗ１…スペース幅、Ｗ２…スペース幅
【特許請求の範囲】
【請求項１】
基体上にライン・アンド・スペース構造を形成する工程と、
前記ライン・アンド・スペース構造のラインの側壁および上面に絶縁膜材料で第１の膜をスペースの幅の１／２未満の厚さで成膜する工程と、
前記第１の膜を選択的に除去してラインの頂面を露出させる工程と、
前記第１の膜に対して濡れ性の悪い材料で前記ライン・アンド・スペース構造を覆い、前記ライン・アンド・スペース構造を跨ぐ第２の膜を塗布成膜法により成膜する工程と、
前記第２の膜を熱処理により硬化させる工程と、
を備える、
半導体装置の製造方法。
【請求項２】
前記第１の膜を選択的に除去する工程に先立って、前記第１の膜に対して濡れ性の良好な材料をスペース内に埋め込んで第３の膜を成膜する工程と、
前記第２の膜の成膜前に前記第３の膜を除去する工程と、
をさらに備え
前記ライン・アンド・スペース構造の頂面は、前記第３の膜に引き続いて前記第１の膜を選択的に除去することにより露出する、
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
基体と、
前記基体上に所定間隔で互いに平行に配置されたラインパターンで構成されたライン・アンド・スペース構造と、
前記ラインパターンの側面に絶縁膜材料で形成された第１の膜と、
前記ラインパターン間のスペースを跨ぐように前記ライン・アンド・スペース構造の上に前記第１の膜に対して濡れ性の悪い材料で形成された第２の膜と、
を備え、
前記スペース内には、少なくともその底面の全面が露出するエアギャップが形成された半導体装置。
【請求項４】
前記第２の膜の底面は、前記金属配線の底面よりも上方に位置することを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記ラインパターンは、金属配線と、前記金属配線上に形成された酸化膜との積層体であり、
前記第１の膜は、炭素を含有する酸化膜または低誘電率材料で形成される、
ことを特徴とする請求項３または４に記載の半導体装置。
【請求項１】
基体上にライン・アンド・スペース構造を形成する工程と、
前記ライン・アンド・スペース構造のラインの側壁および上面に絶縁膜材料で第１の膜をスペースの幅の１／２未満の厚さで成膜する工程と、
前記第１の膜を選択的に除去してラインの頂面を露出させる工程と、
前記第１の膜に対して濡れ性の悪い材料で前記ライン・アンド・スペース構造を覆い、前記ライン・アンド・スペース構造を跨ぐ第２の膜を塗布成膜法により成膜する工程と、
前記第２の膜を熱処理により硬化させる工程と、
を備える、
半導体装置の製造方法。
【請求項２】
前記第１の膜を選択的に除去する工程に先立って、前記第１の膜に対して濡れ性の良好な材料をスペース内に埋め込んで第３の膜を成膜する工程と、
前記第２の膜の成膜前に前記第３の膜を除去する工程と、
をさらに備え
前記ライン・アンド・スペース構造の頂面は、前記第３の膜に引き続いて前記第１の膜を選択的に除去することにより露出する、
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
基体と、
前記基体上に所定間隔で互いに平行に配置されたラインパターンで構成されたライン・アンド・スペース構造と、
前記ラインパターンの側面に絶縁膜材料で形成された第１の膜と、
前記ラインパターン間のスペースを跨ぐように前記ライン・アンド・スペース構造の上に前記第１の膜に対して濡れ性の悪い材料で形成された第２の膜と、
を備え、
前記スペース内には、少なくともその底面の全面が露出するエアギャップが形成された半導体装置。
【請求項４】
前記第２の膜の底面は、前記金属配線の底面よりも上方に位置することを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記ラインパターンは、金属配線と、前記金属配線上に形成された酸化膜との積層体であり、
前記第１の膜は、炭素を含有する酸化膜または低誘電率材料で形成される、
ことを特徴とする請求項３または４に記載の半導体装置。
【図１Ａ】
【図１Ｂ】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図２Ｄ】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１Ｂ】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図２Ｄ】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２０１３−２６３４７（Ｐ２０１３−２６３４７Ａ）
【公開日】平成２５年２月４日（２０１３．２．４）
【国際特許分類】
【出願番号】特願２０１１−１５８２８２（Ｐ２０１１−１５８２８２）
【出願日】平成２３年７月１９日（２０１１．７．１９）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２５年２月４日（２０１３．２．４）
【国際特許分類】
【出願日】平成２３年７月１９日（２０１１．７．１９）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]