【課題】ハロゲン酸や酸化剤からなるエッチング液において、高微細パターンのエッチング入りを向上させ、エッチング残りおよびオーバーエッチングのない恒常的に安定して高精細・高輝度のフラットディスプレイに対応した高微細精度の透明導電膜の回路パターンが得られるエッチング液およびエッチング方法を提供すること。
【解決手段】少なくとも下記（ａ）群から選ばれる少なくとも１種のハロゲン酸および／または下記酸化剤（ｂ）とを水に含有してなる透明導電膜用エッチング液において、下記の一般式（１）で表される化合物（Ｗ）を含有することを特徴とする透明導電膜用エッチング液。
・（ａ）群；塩酸、臭化水素酸、ヨウ化水素酸
・酸化剤（ｂ）；塩化第二鉄または硝酸
（Ｒｆ１ＳＯ₂）（Ｒｆ２ＳＯ₂）ＮＸ （１） （もっと読む）

【課題】高抵抗回路の面積の狭小化を図り、集積率の高い半導体装置への高抵抗回路の形成を容易とする。
【解決手段】配線層２に形成された下層配線２０および下層配線２２と、配線層２上に形成された層間絶縁膜１２と、層間絶縁膜１２に形成され、下層配線２０と接続するビア３０と、層間絶縁膜１２に形成され、下層配線２２と接続するビア３２と、層間絶縁膜１２上に形成され、ビア３０とビア３２とを接続する上層配線２４と、を備え、ビア３０およびビア３２の抵抗値は、上層配線２４の抵抗値よりも大きい。 （もっと読む）

【課題】基板上に成膜したＷ膜の膜厚面内均一性を向上させることが可能であり、さらにはパーティクルの発生を減少させることが可能なＷスパッタリングターゲットおよびその製造方法を提供する。
【解決手段】Ｗスパッタリングターゲットは、スパッタリングされる面のＸ線回折により得られた結晶面（１１０）のピークの半値幅が０．３５以下であることを特徴とする。また、本発明の高純度Ｗスパッタリングターゲットの製造方法は、高純度Ｗ粉末を加圧焼結後、得られた焼結体をターゲット形状に加工後、ロータリー研磨およびポリッシングの少なくとも１種の研磨を施し、さらにエッチングおよび逆スパッタリングの少なくとも１種の研磨を施すことにより仕上げ加工することを特徴とする。 （もっと読む）

【課題】低コストで、かつ簡便な方法で、コンタクトプラグ上に形成される銅配線の上面にヒロックが生じて短絡が発生することを抑制可能な半導体装置の製造方法を提供する。
【解決手段】配線１３を覆う層間絶縁膜１５の上面に、層間絶縁膜よりもエッチング速度の遅いエッチングストッパ膜１６を形成する。エッチングストッパ膜のうち、配線と対向する部分を貫通する第１の開口部１６Ａを形成する。エッチングストッパ膜よりも層間絶縁膜がエッチングされやすい条件を用いて、配線の上面が露出するまで第１の開口部の下方に位置する層間絶縁膜をエッチングして、第１の開口部と共にコンタクトホールを構成する第２の開口部１５Ａを形成する。第１の開口部を埋め込むように、コンタクトホール内に導電膜を成膜することでコンタクトプラグ２７を形成する。電解メッキ法により、コンタクトプラグの上面と接触する銅配線３９を形成する。 （もっと読む）

【課題】貫通電極のための開口部を形成する時に、上部配線層の配線とのミスアラインメント問題が発生しない半導体装置を製造する方法の提供。
【解決手段】第１面及び第１面の反対側に第２面を有する基板を準備する段階と、基板の第１面から基板の厚さ方向に延長して貫通電極が形成される領域に犠牲膜パターンを形成する段階と、基板の第１面上に形成され、犠牲膜パターン上に位置する配線を有する上部配線層を形成する段階と、基板の第２面を部分的に除去して犠牲膜パターンを露出させる段階と、犠牲膜パターンを基板の第２面から除去して配線を露出させる開口部を形成する段階と、開口部内に配線と電気的に接続される貫通電極を形成する段階と、を有する。 （もっと読む）

【課題】ウェーハテスト後のウェーハ状態において所望の回路を印刷処理により容易に形成することが可能な半導体製造方法および半導体装置を提供することを課題する。
【解決手段】本発明に係る半導体製造方法は、ウェーハの被描画パターン形成領域に所定の深さを有する溝部を形成する工程、ウェーハに対してトリミング要否の検査を行う工程、前記ウェーハにおけるトリミング必要なウェーハの前記溝部に導電性溶剤を射出し描画パターンを描画する工程、描画パターンを描画した後、脱気および低温アニールする工程、脱気および低温アニールした成膜後、当該成膜表面を平坦化する工程、および平坦化した後、高温アニールする工程、を有する。 （もっと読む）

【課題】製造に際して配線にヒロックが発生せず、かつエッチング形状の制御が容易な液晶表示装置を提供する。
【解決手段】液晶表示装置は、基板上にマトリクス配置された走査線と、信号線１２と、前記走査線及び信号線に接続される薄膜トランジスタと、前記薄膜トランジスタに接続される画素電極２７とを有する液晶表示装置において、前記走査線が下層からアルミニウム−ネオジム合金層２１１と高融点金属層２１２との積層構造からなり、前記信号線１２が下層から高融点金属層２３１とアルミニウム−ネオジム合金層２３２と高融点金属層２３３との３層構造からなり、高融点金属の種類に応じて、ネオジム含有量を調整する。 （もっと読む）

【課題】内部への埋め込み材料を増量させて放熱性向上効果を得ることが可能なビアホール構造を、ビアホール形成のための半導体基板へのエッチングの回数を少なくしつつ製造することのできるビアホールの製造方法およびビアホールを有する半導体素子の製造方法を提供する。
【解決手段】メタルマスク８は、メタルマスク１０の開口２３により露出させられた部分８ａを有する。メタルマスク１０は、メタルマスク８よりも厚く形成する。メタルマスク１０の厚さは、開口２３内のエッチングが半導体デバイス形成層４にほぼ到達すると同時に、開口２２のエッチングがソース電極１に到達する厚さに設定する。 （もっと読む）

【課題】特に半導体集積回路（ＩＣ）デバイス製造の分野において、約１００ｎｍより小さい、好適には約７０ｎｍより小さい、更に好適には約５０ｎｍより小さい、より好適には約３５ｎｍより小さい幅を有するトレンチ、バイアなどの開口部を充填する電着方法を提供する。
【解決手段】０．５ｍｍｏｌ・ｌ^−１と５０ｍｍｏｌ・ｌ^−１との間に含まれる銅イオン濃度と、電着浴の体積あたり０．０５％と１０％との間に含まれる酸濃度とを有する電着浴中に基板を浸責し、銅の堆積物を電着する。 （もっと読む）

【課題】基板表面を腐食することなく微粒子付着による汚染、有機物汚染及び金属汚染を同時に除去することができ、しかも水リンス性も良好で、短時間で基板表面を高清浄化することができる半導体デバイス用基板洗浄液を提供する。
【解決手段】
半導体デバイス製造における化学的機械的研磨工程の後に行われる、半導体デバイス用基板の洗浄工程に用いられる洗浄液であって、以下の成分（Ａ）〜（Ｄ）を含有してなる半導体デバイス用基板洗浄液。
（Ａ）有機酸
（Ｂ）スルホン酸型アニオン性界面活性剤
（Ｃ）ポリビニルピロリドン及びポリエチレンオキシド−ポリプロピレンオキシドブロック共重合体から選ばれる少なくとも１種の高分子凝集剤
（Ｄ）水 （もっと読む）

【課題】より視認が容易なアライメントマークを簡素な工程で形成することが可能な、半導体装置の製造方法を提供する。
【解決手段】半導体基板ＳＵＢの主表面上に、主表面に対して段差を有するパターンＭＫが形成される工程と、パターンＭＫ上に、半導体材料を含む第１の半導体層ＰＳ１が形成される工程と、第１の半導体層ＰＳ１上に、半導体材料を含む第２の半導体層ＰＳ２が形成される工程と、第２の半導体層ＰＳ２上にレジストパターンＲＳが形成される工程とを備えている。レジストパターンＲＳが形成される工程において、パターンＭＫが位置合わせマークとして用いられる。 （もっと読む）

【課題】半導体基板上のタングステン（Ｗ）系金属膜をエッチングし得る半導体基板用エッチング剤、当該エッチング剤を用いるエッチング方法、並びにエッチング剤調製液を提供する。
【解決手段】（Ａ）過酸化水素、（Ｂ）ヒドロキシル基を有するホスホン酸系キレート剤、（Ｃ）塩基性化合物及び（Ｄ−２）無機酸由来のアニオン種並びに炭酸イオン、モノカルボン酸イオン、ヒドロキシトリカルボン酸イオン及びヒドロキシカルボン酸イオンから選ばれる有機酸由来のアニオン種から選ばれる２種以上のアニオン種０．０１重量％〜３重量％を含む溶液からなる、タングステン（Ｗ）系金属膜上部にタングステンよりもイオン化傾向の低い金属バンプ又は金属配線が形成された半導体基板用エッチング剤、該エッチング剤を用いるＷ系金属膜のエッチング方法、並びに上記（Ｂ）、（Ｃ）及び（Ｄ−２）を含む溶液からなる、半導体基板用エッチング剤調製液。 （もっと読む）

【課題】印刷法にて、容易にヴィアホール等のパターンを形成する方法を提供する事。
【解決手段】基板上に設けられた第一高分子材料からなる第一薄膜をパターニングする際に、第一高分子材料を溶解する第一溶媒に第二高分子材料を溶解させた高分子溶液を準備し、これを第一薄膜に滴下する高分子溶液滴下工程と、第一溶媒が乾燥した後に第一薄膜を第二溶媒に触れさせる第二溶媒接触工程と、を含み、第二溶媒は第一高分子材料を溶解せず、第二高分子材料を溶解する溶媒とする。 （もっと読む）

【課題】焼成無しで、酸素雰囲気に安定であり、かつ低抵抗な配線材料を提供する。また、従来の配線材料よりも低い温度で還元焼成できる配線材料を提供する。
【解決手段】銅と窒素を含む配線材料であって、当該配線材料には、添加材料として、エリンガム図において銅よりも酸化しやすい材料が０．５atm％以上１０atm％以下添加されている。添加材料として、例えば、Ｓｉ、Ｚｒ、Ｔｉ、Ｎｉ、Ｓｎ、Ｍｎ、Ａｌのうち少なくとも１種類の金属を含む。この配線材料を加熱還元して低抵抗化する場合、１０００Ｐａ以下に減圧した雰囲気で加熱を行うことが好ましい。 （もっと読む）

【課題】ポリイミド膜上に設けた電極パッドに導体バンプなしにＡlワイヤを確実に接合でき、ポリイミド膜からの電極パッドの剥離や電極パッドとＡlワイヤとの接合不良を防止できるパワーデバイスを提供する。
【解決手段】絶縁基板１上に設けられた半導体素子(２,３,６)と、絶縁基板１上に形成され、半導体素子(２,３,６)を覆う軟質ポリイミド膜１１と、軟質ポリイミド膜１１上に形成された電極パッド９と、電極パッド９にワイヤボンディングにより一端が接合されたＡlワイヤ１２とを備える。 （もっと読む）

【課題】触媒層の凝集を抑制し、また炭素の拡散性を制御して、欠陥の無いグラファイト膜を形成することができるグラフェン構造を含むグラファイト膜による配線パターンの形成方法の提供。
【解決手段】触媒層の凝集を抑制し、また炭素の拡散速度を適切に速度に調節することができる合金層又は積層体からなる触媒層を利用して、グラフェン構造を有するグラファイト膜で構成された配線パターンの形成方法を提供する。 （もっと読む）

【課題】より低抵抗な配線層を有する不揮発性記憶装置を提供する。
【解決手段】実施形態の不揮発性記憶装置は、書き替え可能な複数の不揮発性メモリセルと、前記複数のメモリセルのそれぞれに電気的に接続可能な配線層と、を備えた不揮発性半導体記憶装置である。前記配線層は、絶縁層に設けられたトレンチ内に設けられ、前記配線層は、第１導電層と、前記第１導電層の上に設けられた第２導電層と、を有し、前記配線層が充填されていない前記トレンチに対する前記第１導電層の埋め込み性は、前記配線層が充填されていない前記トレンチに対する前記第２導電層の埋め込み性よりも高く、前記第２導電層の比抵抗は、前記第１導電層の比抵抗よりも低い。 （もっと読む）

【課題】マイクロバンプの半導体素子側への接着力を向上できる半導体装置を提供する。
【解決手段】半導体素子２と半導体素子の電極パッドと、電極パッド２０を露出する開口４１を有するバッファーコート膜４０と、開口を介して電極パッドに電気的に接続されたマイクロバンプ５０とを備え、マイクロバンプと開口の側面４１ｂとの接触面積は、マイクロバンプと開口の底面６０ａとの接触面積より大きいことを特徴とする半導体装置。 （もっと読む）

【課題】 高集積化に有効な複数の配線パターンを含む配線パターン群を備えた半導体装置を提供すること。
【解決手段】 同一の配線用途のＮ（Ｎ≧３）本の配線パターンを含む配線パターン群を含む。Ｎ本の配線パターンの各々は別の層の配線郡内の配線パターンと電気的に接続するための接続領域を含む。Ｎ本の配線パターンは、配線パターンＮ１と、配線パターンＮ１の長手方向と異なる一方向に配置された二つ以上の配線パターンＮｉ（ｉ≧２）を含む。二つ以上の配線パターンＮｉはｉの値が大きいほど配線パターンＮ１から離れた位置に配置され、二つ以上の配線パターンＮｉは少なくとも一つ以上のパターンＮｐ（２≦ｐ＜Ｎ）と少なくとも一つ以上の配線パターンＮｑ（ｐ＜ｑ≦Ｎ）を含む。少なくとも一つ以上の配線パターンＮｐはｐの値が大きいほど長手方向の寸法が長く、少なくとも一つ以上の配線パターンＮｑは、ｑの値が大きいほど、長手方向の寸法が短い。 （もっと読む）

【課題】 フォトリソグラフィ工程の解像限界内で、具現可能なサイズのパターンを利用して超微細な幅及び間隔を持つ高密度パターンを形成できる配置構造を持つ半導体素子及びその半導体素子パターン形成方法を提供する。
【解決手段】 半導体素子は、コネクション領域に隣接するメモリセル領域を含む基板、メモリセル領域からコネクション領域まで第１方向に延びて配され、第１ライン幅及び第１ライン間隔を持つ複数の第１導電ライン、第１導電ラインそれぞれに連結されるように配され、第２ライン幅及び第２ライン間隔を持つ複数の第２導電ライン、コネクション領域に配され、第１導電ラインに電気的に連結された複数のパッド、を備える。半導体素子上のパターン形成方法は、微細ライン幅及び間隔を提供するために２段階のスペーサ形成工程を含むことができる。 （もっと読む）